KR20240061663A - Euv 펠리클 제조시 캐핑층을 보호하기 위한 상온공정 및 이에 의해 제조된 euv 펠리클 - Google Patents

Abstract

본 발명의 실시 예에 따른 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정은 중심층과 캐핑층 및 포토레지스트가 일면부에 배치되며 LSN이 타면부에 배치된 웨이퍼에 적용하는 것으로서, 웨이퍼의 타면부에 있는 LSN의 일부 영역을 패터닝 식각하는 단계; LSN이 패터닝된 웨이퍼를 패터닝의 영역을 제외하고 고분자 보호층으로 코팅하는 단계; 및 고분자 보호층으로 코팅된 웨이퍼의 타면부를 식각액으로 식각하는 단계를 포함한다.

Description

EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정 및 이에 의해 제조된 EUV 펠리클{Normal temperature process for protecting the capping layer when manufacturing EUV pellicle and EUV pellicle manufactured thereby}

본 발명은 EUV 펠리클 및 그 제조방법에 관한 것으로, 더욱 상세하게는, EUV마스크를 보호하기 위한 열적, 광학적, 및 기계적 특성을 만족하는 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정과 이에 의해 제조된 펠리클에 관한 것이다.

현재, 반도체 미세화 기술은 한계에 다다르고 있으며, ITRS(International Technology Roadmap for Semiconductors)자료에 따르면, 차세대 리소그라피의 양산성 있는 기술로 EUV 리소그라피만이 유일한 대안으로 인정받고 있다.

노광 공정에서, 포토마스크의 표면에 대기중 분자 또는 다른 형태의 오염물질이 부착되는 경우, 포토마스크 상에 형성된 광학적 패턴이 손상될 수 있다. 이에 따라, 노광 고정에서는 일정한 주기로 포토마스크를 세정한다. 또한, 포토마스크의 표면에 투명한 펠리클 막(membrane)을 포함하는 펠리클을 배치하여, 오염을 방지할 수 있다.

펠리클 막은 그 광학적 특성으로 인해서, 나노 크기의 박막으로 형성될 수 있다. 다만, 펠리클을 형성하는 과정에서, 펠리클 막이 물리적 또는 화학적인 외부 작용으로 인해서 찢어지거나 변형되는 현상이 발생하는 문제가 있을 수 있다.

이러한 펠리클은 포토공정 중 포토마스크를 오염물질로부터 보호하여 불량률을 개선하기 위한 보호막으로서, 기존 불화 아르곤 등의 노광장비에서 EUV로 광원이 바뀜에 따라 펠리클도 새로운 소재와 공정을 요구하고 있다.

현재, 5nm 공정부터는 EUV 공정 비중이 높아지는 만큼 펠리클 적용이 필수적이기 때문에 5nm 공정 이상의 펠리클 양산화 기술개발이 매우 시급한 실정이다.

기존 렌즈 투과방식에서는 빛이 한 번만 펠리클을 투과하면 되었으나, 반사 구조인 EUV 장비에서는 빛이 들어왔다가 다시 반사되어 빠져나가 광원 손실이 커진다.

즉, EUV 펠리클은 빛이 2번 통과된 후에도 초기 광량의 88% 이상을 보존할 수 있어야 하고 높은 내구적 특성도 요구된다. EUV 노광과정에서 펠리클은 빛이 통과 시 순간적으로 가열과 냉각이 반복되기 때문에 열적 특성이 우수해야 하며, 압력 차이 및 고속 이송 과정에서 발생하는 기계적인 충격도 모두 견딜 수 있어야 하는 기술적 어려움을 가지고 있다.

이처럼 EUV 펠리클은 EUV의 고투과율과 고방사율, 고내화학성, 고내구성 등을 요구하며, EUV에 대한 고내화학성과 고방사율을 확보하기 위해 EUV투과율이 좋은 캐핑층을 펠리클에 사용하고 있다. 캐핑층으로는 루테늄, 금속실리사이드, 그래핀 등이 사용될 수 있다.

이러한 펠리클 제조를 위해서는 실리콘 웨이퍼의 습식 식각이 필요한데, 이때 캐핑층도 습식 식각액(강알칼리성 KOH용액)에 의해 손상되기 때문에, 습식 식각공정 중 캐핑층을 보호하기 위한 보호층이 필요하다. 이와 관련되는 기술로서는, 한국등록특허 제10-1900720호 “극자외선 리소그래피용 펠리클 및 그의 제조방법”을 참조할 수 있다.

기존에는 실리콘 웨이퍼 상의 캐핑층과 포토레지스트 등을 KOH에 대해서 보호하기 위해서 KOH에 대한 내성이 강한 저응력 질화물(low stress nitride: 로우 스트레스 나이트라이드, LSN)을 사용했다.

그러나, 현재의 EUV 5nm 공정에 사용하기 위해 펠리클 두께를 50나노 정도로 만드는 펠리클 제조공정에서는, 증착 온도가 800도 이상인 LSN의 증착 공정에서 캐핑층이 열 영향(thermal attack)에 의한 스트레스를 받게 되어 LSN을 사용 또는 재사용할 수 없게 된다.

이에 따라 현재의 펠리클 제조 공정에서는, 캐피층에 열영향을 발생시키기 않는 온도에서 KOH와 같은 습식 식각액으로부터 실리콘 웨이퍼의 캐핑층을 보호하기 위한 보호층의 형성 공정이 절실히 요구되고 있다.

한국등록특허 제10-1900720호 “극자외선 리소그래피용 펠리클 및 그의 제조방법”

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 포토리소그래피 공정에서 사용되는 PR과 KOH와 같은 강알칼리 용액에 내성이 강하고, 상온 코팅이 가능한 고분자층을 이중층으로 형성하여 습식 식각액으로부터 캐핑층을 보호하며, 습식 식각공정이 완료된 후에도 포토레지스터 제거제(PR remover(아세톤, 현상액 등)로 쉽게 제거가 가능한 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정 및 EUV 펠리클을 제공하는 것이다.

본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

상기와 같은 목적을 달성하기 위한 본 발명의 구성은, 중심층과 캐핑층 및 포토레지스트가 일면부에 배치되며, LSN이 타면부에 배치된 웨이퍼에 적용하는 것으로서, 상기 웨이퍼의 타면부에 있는 LSN의 일부 영역을 패터닝 식각하는 단계; 상기 LSN이 패터닝된 웨이퍼를 상기 패터닝의 영역을 제외하고 고분자 보호층으로 코팅하는 단계; 및 상기 고분자 보호층으로 코팅된 상기 웨이퍼의 타면부를 식각액으로 식각하는 단계를 포함하는 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정을 제공한다.

본 발명의 일 실시 예에 있어서, 상기 웨이퍼를 식각하는 단계에서는, 식각액으로 수산화칼륨(KOH)을 사용할 수 있다.

본 발명의 일 실시 예에 있어서, 상기 웨이퍼를 식각액으로 식각한 후, 상기 웨이퍼의 포토레지스트를 아세톤에서 습식 식각하여 제거할 수 있다.

본 발명의 일 실시 예에 있어서, 상기 LSN은 상기 웨이퍼에서 상기 포토레지스트가 형성되는 일면부의 중앙 영역을 제외한 일면부의 외측 영역과 측면 및 타면부를 코팅하여 배치될 수 있다.

본 발명의 일 실시 예에 있어서, 상기 LSN은 상기 웨이퍼의 상기 고분자 보호층 및 포토레지스트에 각각의 식각 이후, 상기 웨이퍼에 남아 있을 수 있다.

본 발명의 일 실시 예에 있어서, 상기 고분자 보호층은 상기 웨이퍼의 타면부에 있는 상기 LSN을 코팅하도록 배치될 수 있다.

본 발명의 일 실시 예에 있어서, 상기 중심층은 상기 웨이퍼의 일면부에 형성되는 SiC 또는 poly-Si 층으로 마련될 수 있다.

본 발명의 일 실시 예에 있어서, 상기 캐핑층은 상기 웨이퍼의 중심층 상에 상기 원자층 증착 또는 스퍼터 방식에 의해 루테늄, 금속실리사이드, 및 그래핀 중 어느 하나를 형성하여 배치할 수 있다.

본 발명의 다른 구성은, EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정에 의해 제조된 EUV 펠리클을 제공할 수 있다.

상기와 같은 구성에 따른 본 발명의 효과는, 포토리소그래피 공정에서 사용되는 PR과 KOH와 같은 강알칼리 용액에 내성이 강하고, 상온 코팅이 가능한 고분자층을 이중층으로 형성하여 습식 식각액으로부터 캐핑층을 보호하며, 습식 식각공정이 완료된 후에도 포토레지스터 제거제(PR remover(아세톤, 현상액 등)로 쉽게 제거가 가능한 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정 및 EUV 펠리클을 제공할 수 있다.

본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.

도 1은 본 발명의 일 실시 예에 따른 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정의 개념도이다.
도 2는 본 발명의 일 실시 예에 따른 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정에 따른 고분자 보호층이 코팅된 웨이퍼와 이에 적용되는 식각 지그이다.
도 3은 본 발명의 일 실시 예에 따른 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정에서 아세톤을 사용한 고분자 보호층의 식각 공정 개략도이다.
도 4는 본 발명의 다른 실시 예에 따른 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정에서 고분자 보호층이 코팅된 개략적인 단면도이다.
도 5는 도 4의 웨이퍼를 수산화칼륨에서 식각하는 개략적인 단면도이다.
도 6은 도 5의 웨이퍼의 포토레지스트를 아세톤에서 식각하는 개략적인 단면도이다.
도 7은 도 5의 웨이퍼 상의 포토레지스트가 아세톤에 의해 식각 완료된 개략적인 단면도이다.

이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시 예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결(접속, 접촉, 결합)"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하 첨부된 도면을 참고하여 본 발명에 대하여 상세히 설명하기로 한다.

도 1은 본 발명의 일 실시 예에 따른 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정의 개념도이다.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정은, 중심층(110)과 캐핑층(120) 및 포토레지스트(130)가 일면부에 배치되며 LSN(140)이 타면부에 배치된 웨이퍼(100)를 마련하는 단계(P100), 웨이퍼(100)의 타면부에 있는 LSN(140)의 일부 영역을 패터닝 식각하는 단계(P200), LSN(140)이 패터닝된 웨이퍼(100)를 패터닝의 영역을 제외하고 고분자 보호층(150)으로 코팅하는 단계(P300), 및 고분자 보호층(150)으로 코팅된 웨이퍼(100)의 타면부를 식각액으로 패터닝 식각하는 단계(P400)를 포함한다.

웨이퍼(100)는 실리콘 웨이퍼로서, 8inch ~ 12인치의 크기 또는 그 이상을 사용할 수 있으며, 중심층(110)과 캐핑층(120)을 차례대로 적층하여 마련한다.

중심층(110)은 극자외선이 투과 가능하도록 투명하게 형성되는 것으로서, CVD를 이용하여 웨이퍼(100) 상에 증착될 수 있다. 이때, CVD(chemical vapor deposition)는 화학기상증착으로서, 박막 재료를 구성하는 원소를 포함하는 가스를 기판 위에 공급하여 기상 또는 기판 표면에서의 산화환원반응, 열분해, 광분해 또는 치환 중 어느 하나의 화학적 반응으로 박막을 기판 표면에 형성할 수 있다.

중심층(110)은 웨이퍼(100)의 일면부에 형성되는 SiC 또는 poly-Si 층으로 마련될 수 있다.

이러한 중심층(110)은 SiC(탄화규소) 또는 poly-Si(폴리규소, polysilicon)로 형성될 수 있다. 중심층(110)은 펠리클 멤브레인의 주요 지지층으로서, 극자외선(EUV)에 대한 고투과율을 구비하고, 중앙부 처짐에 대한 고응력에 견디는 고내구성을 구비하며, 인산(phosphoric acid) 선택비를 구비할 수 있다.

중심층(110)은 극자외선 투과율이 88% 이상으로 형성될 수 있으며, 고내구성을 구비하면서도 두께가 50nm이하로 형성될 수 있다. 이에 따라, 중심층(110)은 EUV 투과 효율이 증대될 수 있다.

중심층(110)으로 입사되는 극자외선의 반사율을 감소시키는 캐핑층(120)이 중심층(110) 상부에 형성될 수 있다.

캐핑층(120)은 웨이퍼(100)의 중심층(110) 상에 원자층 증착 또는 스퍼터 방식에 의해 루테늄, 금속실리사이드, 및 그래핀 중 어느 하나를 형성하여 배치할 수 있다.

이러한 캐핑층(120)은 극자외선에 대해 고방사율 및 저반사율의 광학적 특성을 구비하고, 800도 이상의 열처리를 필요로 하며, 메탈 실리카(metal silicide)의 사용에서는 인산 선택비를 구비할 수 있다.

더욱이, 캐핑층(120)은 극자외선에 대해 0.1 이상의 방사율을 구비하고 0.05 이하의 반사율을 구비할 수 있다. 그리고, 캐핑층(120)은 EUV투과율 88% 이상 등의 성능을 구비할 수 있다. 이에 따라, 펠리클 멤브레인으로 조사되는 극자외선의 이용률이 현저히 증가되어 극자외선의 손실률을 감소시킬 수 있다.

캐핑층(120)은 ALD(Atomic Layer Deposition) 또는 스퍼터링(Sputtering)을 이용하여 증착될 수 있다. 캐핑층(120)을 형성하기 위하여 스퍼터링(Sputtering) 외 다른 PVD(Physical Vapor Deposition) 공정을 이용할 수도 있다.

이때의 캐핑층(120)은 메탈 실리카(Metal silicide)로 형성될 수 있다. 구체적으로, 캐핑층(120)은 MoSi₂(이산화규소몰리브덴)으로 형성될 수 있다. 다만, 캐핑층(120)을 형성하는 소재가 이에 한정되는 것은 아니고, EUV 고투과율, 고방사율, 저반사율 성능을 만족하고 수소 플라즈마에 내성이 있는 소재 중에 인산에 선택비를 갖는 소재들은 충분히 이용될 수 있다.

한편, 캐핑층(120)에는 열처리가 수행될 수 있다. 중심층(110) 상에 형성된 캐핑층(120)은 열처리 없이 이용될 수도 있으나, 내구성 및 EUV 광학 특성을 개선시키기 위해 열처리를 더 진행할 수도 있다.

웨이퍼(100)은 KOH의 식각 저지액으로서, LSN(140)이 타면부에 한층 이상 코팅될 수 있다. LSN(140)는 LPCVD(Low Pressure Chemical Vapor Deposition)를 이용하여 증착될 수 있다. LPCVD 공정은 저압력에서 진행하는 화학기상 증착방법인 CVD 공정에 비해 고온에서 수행될 수 있다.

LSN은 저응력 질화물 또는 로우 스트레스 나이트라이드(low stress nitride)의 약자이다. 이때, 웨이퍼에는 중심층(110)의 보호와 멤브레인 상태의 응력 제어를 위한 다른 LSN이 중심층(110)의 상부와 하부에 개입되도록 배치될 수 있다. 이러한 다른 LSN의 적층 개수와 두께는, 펠리클의 수율을 높이기 위해 적절히 조절될 수 있으며, 최종 제품 특성에 따라 조금씩 다르게 구현될 수 있다.

이처럼 LSN(140)이 도포된 웨이퍼(100)의 타면부는, LSN(140)이 건식 식각 공정(photolithography)을 통해 일부 영역이 제거된다. 즉, 웨이퍼(100)를 패터닝 (patterning)하기 위한 사전 공정으로서, LSN(140)의 일부 영역을 패터닝 식각하는 단계(P200)가 진행된다. LSN(140)은 건식 식각 공정으로 주로 제거되나 반드시 이로 한정되진 않으며, 적절히 적용 가능한 습식 공정이 이용될 수도 있다.

중심층이(110), 캐피층(120), 및 LSN(130)이 적층된 웨이퍼(100)는 웨이퍼 결합체 또는 박막층결합체로 정의될 수 있다. 이러한 웨이퍼 결합체에는 포토레지스트(130)가 더 포함될 수 있다.

이러한 웨이퍼(100) 결합체에 대한 패터닝은 포토리소그래피(photolithography) 공정으로 수행된다. 포토리소그래피 공정에 의하여, 마스크 상에 설계된 패턴을 웨이퍼(100) 결합체에 구현할 수 있다. 이를 위해서는 먼저, 웨이퍼(100) 결합체의 하부면에 감광제를 코팅하는 감광제 코팅이 수행될 수 있다.

그리고, 감광제 코팅 수행 후, 패턴이 형성된 마스크를 감광제 코팅면 상에 배치시키는 마스크 배치가 수행될 수 있고, 다음으로, 마스크의 패턴에 따라 노출된 감광제 코팅면을 광에 노출시키는 노광이 수행될 수 있다.

그 후, 감광제가 필요 없는 부분을 제거하는 현상이 수행될 수 있다. 여기서, 웨이퍼(100) 결합체는 박막층결합체로서, 광을 받은 부분과 받지 않은 부분으로 구분되는데, 포지티브 레지스트를 감광제로 사용한 경우 광을 받은 부분은 제거되고 광을 받지 않은 부분은 그래도 남게 되며, 네거티브 레지스트를 감광제로 사용한 경우에는 그 반대일 수 있다.

다음으로, 건식식각 또는 습식식각을 이용하여 박막층결합체에 대한 패터닝을 위한 식각을 수행하는 식각 단계가 수행될 수 있다. 상기와 같은 식각 단계 이 후, 박막층결합체의 표면에 남아 있는 감광제를 제거하는 감광제 제거 단계가 수행될 수 있다. 감광제의 제거를 위해 황산(H2SO4) 용액 등이 이용될 수 있으나, 이에 한정되는 것은 아니다.

이후에는, 웨이퍼(100)를 패터닝 식각하기 전에 캐핑층(120)을 KOH 식각액으로부터 캐핑층(120)을 보호하기 위한 공정으로서, 적어도 캐핑층(120)이 있는 웨이퍼(110)의 상면부 영역에서 하부 영역까지 고분자로 감싸는 고분자 보호층(150)의 코팅 단계(P300)가 상온에서 진행된다. 이때 고분자 보호층(150)으로는 러버(rubber)를 사용할 수 있으나, 반드시 이로 제한되지 않으며, 유사한 유연 및 코팅 보호 성질을 고분자 물질을 사용할 수 있다.

이후에는 웨이퍼(100)를 식각하는 단계(P200)가 진행되어 실리콘 웨이퍼를 목적하는 EUV패턴으로 식각하게 된다. 이때, 최상부의 포토레지스트(150)의 바로 아래에 배치되는 캐핑층(130)은 고분자 보호층(150)으로 보호되며, 최하부에 배치되는 웨이퍼(100)의 저면부는 LSN(140)의 패턴에 대응하여 식각된다.

한편, 웨이퍼(100)와 중심층(110) 사이에는 다른 LSN층이 개입되어 배치되어 중심층(110)을 KOH로부터 보호할 수 있다. 이러한 중심층(110)의 하부에 배치되는 다른 LSN 습식 식각에는, H₃PO₄(85%) 인산을 사용할 수 있으며, 캐핑층(capping layer)와 중심층(core layer)가 인산에 선택비를 가지기 때문에 저지층(stopping layer)로 사용된다.

이처럼 웨이퍼(100)를 식각하는 단계(P200)에서는, 식각액으로 수산화칼륨(KOH)을 사용할 수 있으며, 수산화칼륨(KOH)은 펠리클의 기판으로 사용되는 웨이퍼(100)에 대해 EUV가 통과할 영역을 식각하여 패터닝하게 된다. 습식식각에 이용되는 물질이 수산화칼륨(KOH)에 한정되는 것은 아니고, 염산(HCl), 질산(HNO₃), 플루오르화수소(HF) 등도 이용될 수 있다.

웨이퍼(100)의 일 부위에 대한 식각에 수산화칼륨(KOH)이 이용되는 경우, 온도 80℃의 물인 용매에 칼륨 30wt%를 용해시켜 식각액을 제조하고, 이와 같은 식각액과 상기된 웨이퍼(100)의 일 부위를 접촉시켜 습식식각을 수행할 수 있다.

본 실시 예에는, 고분자 보호층(150)이 웨이퍼(100)의 타면부에 있는 LSN(140)을 코팅하도록 배치되어 있다.

이에 따라 웨이퍼(100)의 상온 코팅이 가능한 고분자 보호층(150)을 이중층으로 사용하여 습식 식각액으로부터 캐핑층(120)을 보호하며, 습식식각공정이 완료된 후에는, PR remover (아세톤, 현상액 등)를 사용하여 고분자 보호층(150)을 쉽게 제거할 수 있다.

또한 본 실시 예에서, 웨이퍼(100)를 식각액으로 식각한 후에는, 광보호층으로 남아 있는 웨이퍼(100)의 포토레지스트(130)를 아세톤(170)에서 습식 식각하여 제거할 수 있다.

상기와 같이, 펠리클 제조를 위해서는 실리콘 웨이퍼(100)의 습식 식각이 필요하다. 이때 캐핑층(120)도 습식 식각액(본 실시 예에서는, 강알칼리성 KOH용액을 사용함)에 의해 손상되기 때문에 습식 식각 공정 중 캐핑층(120)을 보호하기 위한 보호층이 필요하게 된다.

한편, 전술한 캐핑층(120)에 대해서 자세하게 설명하면 다음과 같다. 즉, 캐핑층(120)의 하부에는 상부면에 금속 전구체가 증착되어 소정의 패턴을 가지는 금속패턴층이 마련될 수 있다. 구체적으로, 금속 전구체의 증착으로 형성된 복수 개의 돌기가 분산 배치되는 금속패턴이 형성될 수 있다. 여기서, 금속 전구체는 루테늄(Ru) 함유 전구체일 수 있다. 이에 따라, 금속패턴층은 복수 개의 루테늄 나노섬(nano-islands)이 형성된 구조일 수 있다.

상기와 같은 금속패턴층은 중심층(110) 상에 ALD(Atomic Layer Deposition)를 이용하여 증착될 수 있다. 이때, 금속 전구체, 일례로 루테늄(Ru) 함유 전구체는 루테늄 함유 박막을 형성하지 않고, 루테늄 나노섬의 형성을 위한 ALD 공정의 cycle, 공정 온도, 기판 표면처리 방법 또는 전구체 종류와 같은 ALD 공정 조건을 변화시켜 제공될 수 있다.

여기서, 금속 전구체는 루테늄(Ru) 함유 전구체일 수 있으며, 구체적으로, 전구체로서, 0가 루테늄 전구체, 2가 루테늄 전구체(Ru-2) 및 4가 루테늄 전구체(Ru-4)로 이루어진 군에서 선택되는 하나 이상일 수 있으며, 보다 구체적인 일례로 트리카르보닐시클로헥사디엔 루테늄, 부타디엔 루테늄 트리카르보닐, 디메틸 부타디엔 루테늄 트리카르보닐, 루테늄 트리카르보닐, Ru(MeCp)₂, Ru(EtCp)₂, Ru(i-PrCp)₂ 및 RuCp₂에서 선택되는 하나 이상이 이용될 수 있다. 다만, 이에 한정되는 것은 아니다.

상기와 같이 금속 전구체의 cycle 수를 제어할 수 있으며, cycle 수는 전구체의 종류에 따라 가변될 수 있다. 또한, 상기와 같이 금속패턴층의 형성을 위한 ALD 공정의 공정 온도를 제어할 수 있으며, 공정 온도는 상기와 같은 전구체의 종류 또는 cycle 수에 따라 가변될 수 있다.

그리고, 상기와 같이 기판 표면처리, 즉, 본 실시 예의 제조방법에서는, 중심층(120) 상의 박막층 상부면에 대한 표면처리를 수행하는 공정 제어를 통해서, 금속 전구체가 박막을 형성하지 않고, 소정의 금속패턴을 가지는 금속패턴층을 형성할 수 있다.

즉, 이러한 제어의 일례로 중심층(120) 또는 중심층(120) 상의 배치 가능한 박막층 상부면에 대한 표면처리를 수행할 수 있다. 구체적으로, 중심층(120) 또는 중심층(120) 상의 박막층 상부면에 대해 완충산화물식각(BOE, Buffered Oxide Etchant), NH₃ 플라즈마 처리(NH₃ Plasma treatment), N₂ 플라즈마 처리(N₂ Plasma treatment) 등이 이용될 수 있다.

상기와 같은 ALD 공정 조건들의 조절에 의해 금속 전구체, 즉, 루테늄(Ru) 함유 전구체는 박막을 형성하지 않고 복수 개의 돌기 형상으로 중심층(120) 상에 금속패턴층을 형성할 수 있다.

상기와 같이 금속 패턴층의 돌기(나노섬) 형상으로 형성되는 금속(루테늄, Ru)의 너비가 100nm이하인 경우, 금속(루테늄, Ru)의 열방사율은 급격히 증가하게 되며, 금속(루테늄, Ru)의 두께가 3nm로 적용되는 경우에는, 본 실시 예에 따른 펠리클 멤브레인의 온도를 1,000℃ 이상 감소시킬 수 있다. 이에 따라, 본 실시 예에 따른 펠리클 멤브레인의 열방사 효율이 증대되어 열에 대한 내구성이 향상될 수 있다.

도 2는 본 발명의 일 실시 예에 따른 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정에 따른 고분자 보호층이 코팅된 웨이퍼와 이에 적용되는 식각 지그이며, 도 3은 본 발명의 일 실시 예에 따른 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정에서 아세톤을 사용한 고분자 보호층의 식각 공정 개략도이다.

도 2와 도 3을 참조하면, 본 발명의 일 실시 예에 따른 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정에서는, 웨이퍼(100)를 고분자 보호층(150)으로 코팅한 이후, 웨이퍼(100)를 식각 지그(180) 내측으로 위치시켜 고정함으로써 웨이퍼(100)의 타면부를 식각 지그(180)의 외부로 노출시킬 수 있다.

식각 지그(180)는 습식 식각 시 웨이퍼(100)의 한쪽 면에 습식 식각액이 접촉되지 않도록 하기 위해 사용되는 보호 및 에칭 도구로서, 본 실시예에서는 웨이퍼(100)가 습식 식각액에 접촉되지 않은 상태에서 고분자 코팅층이 KOH내성이 있는지를 테스트하기 위해 지그를 사용한 것이다.

이에 따르면, 식각 지그(180)로 KOH에 노출된 고분자 보호층(150)이 있는 웨이퍼(100) 영역은 고분자 보호층(150)이 안정적으로 유지되었으며, 웨이퍼(100)를 아세톤(170)에 담지하여 포토레지스트(130)의 제거시 웨이퍼(100)에서 쉽게 벗겨지는 현상을 확인할 수 있었다.

도 4는 본 발명의 다른 실시 예에 따른 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정에서 고분자 보호층이 코팅된 개략적인 단면도이며, 도 5는 도 4의 웨이퍼를 수산화칼륨에서 식각하는 개략적인 단면도이고, 도 6은 도 5의 웨이퍼의 포토레지스트를 아세톤에서 식각하는 개략적인 단면도이며, 도 7은 도 5의 웨이퍼 상의 포토레지스트가 아세톤에 의해 식각 완료된 개략적인 단면도이다.

도 4를 참조하면, LSN(140)은 웨이퍼(100)에서 포토레지스트(130)가 형성되는 일면부의 중앙 영역을 제외한 일면부의 외측 영역과 측면 및 타면부를 코팅하여 배치될 수 있다.

도 5와 도 6을 참조하면, LSN(140)은 웨이퍼(100)의 고분자 보호층(150) 및 포토레지스트(130)에 대한 각각의 식각 이후, 웨이퍼(100)에 남아 있음을 확인할 수 있다.

본 실시 예에서는, 상온에서 캐핑층을 보호하기 위한 보호층의 형성 공정이 필요하여, 습식 식각액에 견딜 수 있는 고분자 보호층을 사용하여 웨이퍼를 코팅하는 방식을 사용하며, 또한, 포토리소그래피 공정에서 사용되는 포토레지스트(PR)과 강알칼리 용액에 내성이 강하고 상온 코팅이 가능한 고분자층을 이중층으로 사용하여 습식 식각액으로부터 캐핑층을 보호하며 습식 식각 공정이 완료된 후에도, 포토레지스트 제거제(PR remover, 아세톤, 현상액 등)로 쉽게 제거가 가능하게 된다.

한편, 본 발명의 또 다른 실시 예에 따르면, 전술한 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정에 의해 제조된 EUV 펠리클을 제공할 수 있다.

상기와 같은 본 발명의 제조방법에 의해 제조된 EUV 펠리클은, 펠리클 멤브레인으로서, 극자외선 초기 광량의 88% 이상을 보존하면서도 다층막으로 형성되어 높은 내구적, 열적 특성을 구비할 수 있다.

또한, 이러한 EUV 펠리클은 대면적의 웨이퍼를 이용하여 복수 개로 제조할 수 있다. 즉 대면적 웨이퍼를 적용하는 경우, EUV 펠리클 대량 생산이 가능하게 된다.

한편, EUV 펠리클은, 펠리클 멤브레인을 지지하는 펠리클 프레임을 포함할 수 있다. 펠리클 프레임은 펠리클 멤브레인의 가장자리 형상을 따라 형성되어 펠리클 멤브레인을 고정 지지하는 구조로 마련된다.

전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.

본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100: 웨이퍼
110: 중심층
120: 캐핑층
130: 포토레지스트
140: LSN
150: 고분자 보호층
160: 수산화칼륨
170: 아세톤
180: 식각 지그

Claims (9)

1. 중심층과 캐핑층 및 포토레지스트가 일면부에 배치되며, LSN이 타면부에 배치된 웨이퍼에 적용하는 것으로서,
   상기 웨이퍼의 타면부에 있는 LSN의 일부 영역을 패터닝 식각하는 단계;
   상기 LSN이 패터닝된 웨이퍼를 상기 패터닝의 영역을 제외하고 고분자 보호층으로 코팅하는 단계; 및
   상기 고분자 보호층으로 코팅된 상기 웨이퍼의 타면부를 식각액으로 식각하는 단계를 포함하는 것을 특징으로 하는 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정.
2. 청구항 1에 있어서,
   상기 웨이퍼를 식각하는 단계에서는, 식각액으로 수산화칼륨(KOH)을 사용하는 것을 특징으로 하는 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정.
3. 청구항 2에 있어서,
   상기 웨이퍼를 식각액으로 식각한 후, 상기 웨이퍼의 포토레지스트를 아세톤에서 습식 식각하여 제거하는 것을 특징으로 하는 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정.
4. 청구항 1에 있어서,
   상기 LSN은 상기 웨이퍼에서 상기 포토레지스트가 형성되는 일면부의 중앙 영역을 제외한 일면부의 외측 영역과 측면 및 타면부를 코팅하여 배치되는 것을 특징으로 하는 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정.
5. 청구항 4에 있어서,
   상기 LSN은 상기 웨이퍼의 상기 고분자 보호층 및 포토레지스트에 각각의 식각 이후, 상기 웨이퍼에 남아 있는 것을 특징으로 하는 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정.
6. 청구항 4에 있어서,
   상기 고분자 보호층은 상기 웨이퍼의 타면부에 있는 상기 LSN을 코팅하도록 배치되는 것을 특징으로 하는 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정.
7. 청구항 1에 있어서,
   상기 중심층은 상기 웨이퍼의 일면부에 형성되는 SiC 또는 poly-Si 층으로 마련되는 것을 특징으로 하는 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정.
8. 청구항 7에 있어서,
   상기 캐핑층은 상기 웨이퍼의 중심층 상에 상기 원자층 증착 또는 스퍼터 방식에 의해 루테늄, 금속실리사이드, 및 그래핀 중 어느 하나를 형성하여 배치하는 것을 특징으로 하는 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정.
9. 청구항 1 내지 8항 중 어느 한 항에 따른 EUV 펠리클 제조시 캐핑층을 보호하기 위한 상온공정에 의해 제조된 것을 특징으로 하는 EUV 펠리클.

Images