KR20240060799A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20240060799A
KR20240060799A KR1020247009468A KR20247009468A KR20240060799A KR 20240060799 A KR20240060799 A KR 20240060799A KR 1020247009468 A KR1020247009468 A KR 1020247009468A KR 20247009468 A KR20247009468 A KR 20247009468A KR 20240060799 A KR20240060799 A KR 20240060799A
Authority
KR
South Korea
Prior art keywords
light emitting
adhesive
semiconductor light
assembly
emitting device
Prior art date
Application number
KR1020247009468A
Other languages
English (en)
Inventor
김도한
최원석
장원재
김진성
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20240060799A publication Critical patent/KR20240060799A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

디스플레이 장치는 기판과, 기판 상에 배치되고, 조립 홀을 갖는 격벽과, 조립 홀에 반도체 발광 소자와, 조립 홀 내에서 기판과 반도체 발광 소자 사이에 접착부를 포함한다. 접착부는 서로 접하는 접착 입자를 포함한다.

Description

디스플레이 장치
실시예는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 발광 다이오드(Light Emitting Diode)와 같은 자발광 소자를 화소의 광원으로 이용하여 고화질의 영상을 표시한다. 발광 다이오드는 열악한 환경 조건에서도 우수한 내구성을 나타내며, 장수명 및 고휘도가 가능하여 차세대 디스플레이 장치의 광원으로 각광받고 있다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 발광 다이오드를 제조하고, 이를 디스플레이 장치의 패널(이하, "디스플레이 패널"이라 함)에 배치하여 차세대 광원으로 이용하기 위한 연구가 진행되고 있다.
이러한 디스플레이 장치는 평판 디스플레이를 넘어, 플렉서블 디스플레이, 폴더블(folderable) 디스플레이, 스트레처블(strechable) 디스플레이, 롤러블(rollable) 디스플레이 등과 같이 다양한 형태로 확대되고 있다.
고해상도를 구현하기 위해서 점차 화소의 사이즈가 작아지고 있고, 이와 같이 작아진 사이즈의 수많은 화소에 발광 소자가 정렬되어야 하므로, 마이크로 또는 나노 스케일 정도로 작은 초소형의 발광 다이오드의 제조에 대한 연구가 활발하게 이루어지고 있다.
통상 디스플레이 장치는 수 천만 개 이상의 화소를 포함한다. 따라서, 사이즈가 작은 수 천만 개 이상의 화소 각각에 적어도 하나 이상의 발광 소자들을 정렬하는 것이 매우 어렵기 때문에, 최근 디스플레이 패널에 발광 소자들을 정렬하는 방안에 대한 다양한 연구가 활발하게 진행되고 있다.
발광 소자의 사이즈가 작아짐에 따라, 이들 발광 소자를 기판 상에 신속하고 정확하게 전사하는 것이 매우 중요한 해결 과제로 대두되고 있다. 최근 개발되고 있는 전사 기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프 방식(Laser Lift-off method) 또는 자가 조립 방식(self-assembly method) 등이 있다. 특히, 자성체(또는 자석)를 이용하여 발광 소자를 기판 상에 전사하는 자가 조립 방식이 최근 각광받고 있다.
자가 조립 방식에서는 유체가 수용된 소조 내에 수많은 발광 소자가 투하되고 자성체의 이동에 따라 유체 속에 투하된 발광 소자를 기판의 화소로 이동시켜, 발광 소자가 각 화소에 정렬되고 있다. 따라서, 자가 조립 방식은 수많은 발광 소자를 신속하고 정확하게 기판 상에 전사할 수 있어 차세대 전사 방식으로 각광받고 있다.
한편, 기판 상의 화소에 정렬된 발광 소자는 본딩 공정, 배선 연결 공정 등과 같은 후공정이 진행됨으로써, 디스플레이 장치가 제조된다.
이와 같은 후공정이 진행되는 동안 기판 상의 화소에 정렬된 발광 소자가 이탈되지 않도록 고정되어야 한다.
종래에 감광막을 발광 소자 주변에 배치시켜, 이 감광막에 의해 발광 소자를 고정하는 방법이 시도되었다. 감광막은 스핀 코팅 방식에 의해 형성되는데, 이를 위해 기판이 회전된다. 이러한 경우, 기판의 회전에 의해 발광 소자가 이탈되거나 기판 상에서 들뜸으로 해서 본딩 불량이나 배선 연결 불량 등이 발생되는 문제가 있다.
또한, 종래에 기판 상의 화소에 접착 패턴을 형성하여, 이 접착 패턴을 이용하여 발광 소자를 고정하는 방법이 시도되었다. 하지만, 화소의 사이즈가 작아, 서브 화소 단위로 접착 패턴을 형성하기가 어려운 문제가 있다. 미스얼라인에 의해 접착 패턴이 화소 내에 형성되지 않고 화소 사이의 영역에 형성되어 추가적인 불량이 발생되는 문제가 있다. 특히, 점점 더 초고해상도가 요구되는 추세에 비추어, 서브 화소 단위로 접착 패턴을 형성하기 매우 어려운 실정이다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 입자 단위 제어를 통해 서브 화소 단위로 접착부를 형성할 수 있는 디스플레이 장치를 제공하는 것이다.
또한 실시예의 또 다른 목적은 유전영동힘을 반도체 발광 소자의 조립뿐만 아니라 접착부의 형성에도 사용하여 제조 비용을 절감하고 생산성을 향상시킬 수 있는 디스플레이 장치를 제공하는 것이다.
또한 실시예의 또 다른 목적은 수율을 향상과 점등율을 향상시킬 수 있는 디스플레이 장치를 제공하는 것이다.
또한 실시예의 또 다른 목적은 고정성을 강화하여 제품 신뢰성을 제고할 수 있는 디스플레이 장치를 제공하는 것이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 디스플레이 장치는, 기판; 상기 기판 상에 배치되고, 조립 홀을 갖는 격벽; 상기 조립 홀에 반도체 발광 소자; 및 상기 조립 홀 내에서 상기 기판과 상기 반도체 발광 소자 사이에 접착부를 포함하고, 상기 접착부는 서로 접하는 접착 입자를 포함한다.
상기 접착부는, 복수의 제1 접착 입자를 포함하는 제1 접착층; 및 상기 제1 접착층 상에 적층되고, 복수의 제2 접착 입자를 포함하는 제2 접착층을 포함할 수 있다.
상기 디스플레이 장치는, 상기 기판 상에 제1 조립 배선; 상기 기판 상에 제2 조립 배선; 및 상기 제1 조립 배선 및 상기 제2 조립 배선 상에 제1 절연층을 포함하고, 상기 접착부는 상기 조립 홀 내에서 상기 제1 절연층과 상기 반도체 발광 소자 사이에 배치될 수 있다.
상기 디스플레이 장치는, 상기 조립 홀 내에 연결 전극; 상기 격벽 및 상기 반도체 발광 소자 상에 제2 절연층; 및 상기 제2 절연층을 통해 상기 반도체 발광 소자에 연결되는 전극 배선을 포함하고, 상기 연결 전극은 상기 제1 조립 배선 및 상기 제2 조립 배선 중 적어도 하나의 조립 배선을 상기 반도체 발광 소자의 측부에 연결시킬 수 있다.
실시예의 다른 측면에 따르면, 기판과, 상기 기판 상에 제1 조립 배선 및 제2 조립 배선과, 상기 기판 상에 조립 홀을 포함하는 디스플레이 장치의 제조 방법은, 접착 입자가 회석된 유체를 수용하는 챔버를 마련하는 단계; 상기 제1 조립 배선 및 상기 제2 조립 배선에 제1 주파수를 갖는 제1 전압을 인가하여 상기 조립 홀에 상기 접착 입자를 이용하여 접착부를 형성하는 단계; 및 상기 제1 조립 배선 및 상기 제2 조립 배선에 제2 주파수를 갖는 제2 전압을 인가하여 반도체 발광 소자를 상기 조립 홀에 조립하는 단계를 포함한다.
디스플레이 장치의 제조 방법은, 자외선 광을 조사하여 상기 접착부를 경화시키는 단계; 및 상기 기판을 세정하는 단계를 포함할 수 있다.
실시예는 입자 단위 제어를 통해 서브 화소 단위로 접착부(380)를 형성할 수 있다. 고해상도나 초고해상도가 갈수록 서브 화소의 사이즈가 작아져, 접착부(380)의 형성이 어렵다. 하지만, 유전영동힘을 이용하여 접착 입자(381, 382)를 개별적으로 제어하여 조립 홀(345) 내에 접착부(380)를 형성할 수 있다.
구체적으로, 도 12에 도시한 바와 같이, 제1 조립 배선(321) 및 제2 조립 배선(322)에 제1 주파수(f1)를 갖는 제1 전압(V1)이 인가될 수 있다. 제1 주파수(f1)를 갖는 제1 전압(V1)에 의해 제1 조립 배선(321) 및 제2 조립 배선(322) 사이에 제1 유전영동힘이 형성되고, 이 제1 유전영동힘에 의해 조립 홀(345) 부근이나 조립 홀(345)로부터 멀리 떨어진 접착 입자(381, 382)가 조립 홀(345) 내부로 끌어당겨져, 조립 홀(345)의 바닥부, 즉 제1 절연층(330)의 상면에 쌓여, 접착부(380)가 형성될 수 있다.
이후, 도 13에 도시한 바와 같이, 제1 조립 배선(321) 및 제2 조립 배선(322)에 제2 주파수(f2)를 갖는 제2 전압(V2)이 인가될 수 있다. 제2 주파수(f2)를 갖는 제2 전압(V2)에 의해 제1 조립 배선(321) 및 제2 조립 배선(322) 사이에 제2 유전영동힘이 형성되고, 이 제2 유전영동힘에 의해 조립 홀(345) 부근에 위치된 반도체 발광 소자(150)가 조립 홀(345)에 조립될 수 있다.
이후, 건조 공정(도 15), 광 경화 공정(도 16) 및 세정 공정(도 17) 중 적어도 하나 이상의 공정이 수행됨으로써, 접착부(380)의 접착 특성이 강화되어 접착부(380)에 의해 반도체 발광 소자(150)가 기판(310), 즉 제1 절연층(330)에 단단하게 고정될 수 있다.
따라서, 후공정, 예컨대, 연결 전극(350)의 형성 공정, 제2 절연층(360)의 형성 공정, 전극 배선(372)의 형성 공정이 수행되더라도, 접착부(380)에 의해 반도체 발광 소자(150)가 제1 절연층(330)에 단단하게 고정되어 반도체 발광 소자(150)의 이탈을 방지할 수 있다. 이에 따라, 기판(310) 상에 조립된 반도체 발광 소자(150)의 이탈을 차단하거나 이탈되는 개수를 줄여 수율을 향상시킬 수 있어, 복수의 서브 화소에 배치된 반도체 발광 소자(150)의 점등율을 향상시킬 수 있다.
또한, 실시예는 제1 조립 배선(321) 및 제2 조립 배선(322)을 통해 접착부(380)의 형성, 반도체 발광 소자(150)의 조립 그리고 반도체 발광 소자(150)의 발광이 가능하므로, 구조가 단순하고 제조 비용을 절감하며 생산성을 향상시킬 수 있다.
아울러, 접착부(380)는 제품화된 디스플레이 장치에 남아, 반도체 발광 소자(150)의 고정성을 강화하여 제품 신뢰성을 제고할 수 있다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.
도 3는 도 2의 화소의 일 예를 보여주는 회로도이다.
도 4은 도 1의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 5은 도 4의 A2 영역의 확대도이다.
도 6는 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 7은 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 8은 도 7의 반도체 발광 소자를 상세히 도시한 단면도이다.
도 9는 제1 실시예에 따른 접착부를 도시한 단면도이다.
도 10은 제2 실시예에 따른 접착부를 도시한 단면도이다.
도 11 내지 도 21은 실시예에 따른 디스플레이 장치의 제조 방법을 설명하는 도면이다.
도면들에 도시된 구성 요소들의 크기, 형상, 수치 등은 실제와 상이할 수 있다. 또한, 동일한 구성 요소들에 대해서 도면들 간에 서로 상이한 크기, 형상, 수치 등으로 도시되더라도, 이는 도면 상의 하나의 예시일 뿐이며, 동일한 구성 요소들에 대해서는 도면들 간에 서로 동일한 크기, 형상, 수치 등을 가질 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 TV, 샤이니지, 휴대폰, 스마트 폰(smart phone), 자동차용 HUD(head-Up Display), 노트북 컴퓨터(laptop computer)용 백라이트 유닛, VR이나 AR용 디스플레이 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 발광 소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 1을 참조하면, 실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광 소자에 의하여 구현될 수 있다. 실시예에서 발광 소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 3는 도 2의 화소의 일 예를 보여주는 회로도이다.
도 2 및 도 3를 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광 소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 직사각형으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 디스플레이 패널(10)은 원형 또는 타원형으로 형성될 수 있다. 디스플레이 패널(10)의 적어도 일 측은 소정의 곡률로 구부러지도록 형성될 수 있다.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인(VDDL), 저전위 전압이 공급되는 저전위 전압 라인(VSSL) 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 주 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 주 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 주 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 2에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인(VDDL)에 접속될 수 있다. 제1 서브 화소(PX1)는 도 3과 같이 발광 소자(LD)들과 발광 소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광 소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광 소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
발광 소자(LD)는 수평형 발광 소자, 플립칩형 발광 소자 및 수직형 발광 소자 중 하나일 수 있다.
복수의 트랜지스터들은 도 3와 같이 발광 소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인(VDDL)에 접속되는 소스 전극 및 발광 소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전한다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 3에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
제2 서브 화소(PX2)와 제3 서브 화소(PX3)는 제1 서브 화소(PX1)와 실질적으로 동일한 회로도로 표현될 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
타이밍 제어부(22)는 데이터 구동부(21)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.
구동 회로(20)는 디스플레이 패널(10)의 일 측에 마련된 비표시 영역(NDA)에서 배치될 수 있다. 구동 회로(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동 회로(20)는 디스플레이 패널(10)이 아닌 회로 보드(미도시) 상에 장착될 수 있다.
데이터 구동부(21)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착되고, 타이밍 제어부(22)는 회로 보드 상에 장착될 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
회로 보드는 이방성 도전 필름(anisotropic conductive film)을 이용하여 디스플레이 패널(10)의 일 측 가장자리에 마련된 패드들 상에 부착될 수 있다. 이로 인해, 회로 보드의 리드 라인들은 패드들에 전기적으로 연결될 수 있다. 회로 보드는 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다. 회로 보드는 디스플레이 패널(10)의 하부로 벤딩(bending)될 수 있다. 이로 인해, 회로 보드의 일 측은 디스플레이 패널(10)의 일 측 가장자리에 부착되며, 타 측은 디스플레이 패널(10)의 하부에 배치되어 호스트 시스템이 장착되는 시스템 보드에 연결될 수 있다.
전원 공급 회로(50)는 시스템 보드로부터 인가되는 메인 전원으로부터 디스플레이 패널(10)의 구동에 필요한 전압들을 생성하여 디스플레이 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광 소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인(VDDL)과 저전위 전압 라인(VSSL)에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 4은 도3의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 4을 참조하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 2의 PX) 별로 배치된 복수의 반도체 발광 소자(150)를 포함할 수 있다.
예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 반도체 발광 소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 반도체 발광 소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 반도체 발광 소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 반도체 발광 소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다.
도 5은 도 4의 A2 영역의 확대도이다.
도 5을 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 절연층(206) 및 복수의 반도체 발광 소자(150)를 포함할 수 있다. 이보다 더 많은 구성 요소들이 포함될 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 반도체 발광 소자(150)를 조립하기 위해 유전영동힘을 생성하기 위해 구비될 수 있다. 예컨대, 반도체 발광 소자(150)는 수평형 반도체 발광 소자, 플립칩형 반도체 발광 소자 및 수직형 반도체 발광 소자 중 하나일 수 있다.
반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 반도체 발광 소자(150), 녹색 반도체 발광 소자(150G) 및 청색 반도체 발광 소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 그 기판(200) 상에 배치되는 구성 요소들을 지지하는 지지 부재이거나 구성 요소들을 보호하는 보호 부재일 수 있다.
기판(200)은 리지드(rigid) 기판이거나 플렉서블(flexible) 기판일 수 있다. 기판(200)은 사파이어, 유리, 실리콘이나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.
기판(200)은 도 2 및 도 3에 도시된 서브 화소(PX1, PX2, PX3) 내의 회로, 예컨대 트랜지스터(ST, DT), 커패시터(Cst), 신호 배선 등이 구비된 백플레인(backplane)일 수 있지만, 이에 대해서는 한정하지 않는다.
절연층(206)은 폴리이미드, PAC, PEN, PET, 폴리머 등과 같이 절연성과 유연성 있는 유기물 재질이나 실리콘 옥사이드(SiO2)나 실리콘 나이트라이드 계열(SiNx) 등을 같은 무기물 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성을 가져서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
절연층(206)은 반도체 발광 소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다. 따라서, 자가 조립시, 반도체 발광 소자(150)가 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다.
조립 홀(203)은 반도체 발광 소자(150)의 형상에 따라 상이할 수 있다. 예컨대, 적색 반도체 발광 소자, 녹색 반도체 발광 소자 및 청색 반도체 발광 소자 각각은 상이한 형상을 가지며, 이들 반도체 발광 소자 각각의 형상에 대응하는 형상을 갖는 조립 홀(203)을 가질 수 있다. 예컨대, 조립 홀(203)은 적색 반도체 발광 소자가 조립되기 위한 제1 조립 홀, 녹색 반도체 발광 소자가 조립되기 위한 제2 조립 홀 및 청색 반도체 발광 소자가 조립되기 위한 제3 조립 홀을 포함할 수 있다. 예컨대, 적색 반도체 발광 소자는 원형을 가지고, 녹색 반도체 발광 소자는 제1 단축과 제2 장축을 갖는 제1 타원형을 가지며, 청색 반도체 발광 소자는 제2 단축과 제2 장축을 갖는 제2 타원형을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 청색 반도체 발광 소자의 타원형의 제2 장축은 녹색 반도체 발광 소자의 타원형의 제2 장축보다 크고, 청색 반도체 발광 소자의 타원형의 제2 단축은 녹색 반도체 발광 소자의 타원형의 제1 단축보다 작을 수 있다.
도 6는 실시예에 따른 반도체 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 5 및 도 6를 참조하여 반도체 발광 소자의 자가 조립 방식을 설명한다.
기판(200)은 디스플레이 장치의 패널 기판일 수 있다. 이후 설명에서는 기판(200)은 디스플레이 장치의 패널 기판인 경우로 설명하나 실시예가 이에 한정되는 것은 아니다.
기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.
도 6를 참조하면, 반도체 발광 소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
이 후, 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시예에 따라, 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
도 5에 도시한 바와 같이, 기판(200)에는 조립될 반도체 발광 소자(150) 각각에 대응하는 한 쌍의 조립 배선(201, 202)이 배치될 수 있다.
조립 배선(201, 202)은 투명 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 조립 배선(201, 202)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.
조립 배선(201, 202)은 외부에서 공급된 전압에 의해 전기장이 형성되고, 이 전기장에 의해 유전영동힘이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 유전영동힘에 의해 기판(200) 상의 조립 홀(203)에 반도체 발광 소자(150)를 고정시킬 수 있다.
조립 배선(201, 202) 간의 간격은 반도체 발광 소자(150)의 폭 및 조립 홀(203)의 폭보다 작게 형성되어, 전기장을 이용한 반도체 발광 소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
조립 배선(201, 202) 상에는 절연층(206)이 형성되어, 조립 배선(201, 202)을 유체(1200)로부터 보호하고, 조립 배선(201, 202)에 흐르는 전류의 누출을 방지할 수 있다. 절연층(206)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.
또한 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(206)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 절연층(206)은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다.
절연층(206)은 격벽을 가지고, 이 격벽에 의해 조립 홀(203)이 형성될 수 있다. 예컨대, 기판(200)의 형성 시, 절연층(206)의 일부가 제거됨으로써, 반도체 발광 소자(150)들 각각이 절연층(206)의 조립 홀(203)에 조립될 수 있다.
기판(200)에는 반도체 발광 소자(150)들이 결합되는 조립 홀(203)이 형성되고, 조립 홀(203)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(203)은 반도체 발광 소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(203)은 대응하는 위치에 조립될 반도체 발광 소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203)에 다른 발광 소자가 조립되거나 복수의 반도체 발광 소자들이 조립되는 것을 방지할 수 있다.
다시 도 6를 참조하면, 기판(200)이 배치된 후, 자성체를 포함하는 조립 장치(1100)가 기판(200)을 따라 이동할 수 있다. 자성체로 예컨대, 자석이나 전자석이 사용될 수 있다. 조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 반도체 발광 소자(150)는 조립 장치(1100)를 향해 이동할 수 있다.
반도체 발광 소자(150)는 조립 장치(1100)를 향해 이동 중, 조립 홀(203)로 진입하여 기판(200)과 접촉될 수 있다.
이때, 기판(200)에 형성된 조립 배선(201, 202)에 의해 가해지는 전기장에 의해, 기판(200)에 접촉된 반도체 발광 소자(150)가 조립 장치(1100)의 이동에 의해 이탈되는 것이 방지될 수 있다.
즉, 상술한 전자기장을 이용한 자가 조립 방식에 의해, 반도체 발광 소자(150)들 각각이 기판(200)에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
기판(200)의 조립 홀(203) 상에 조립된 반도체 발광 소자(150)와 기판(200) 사이에는 소정의 솔더층(미도시)이 더 형성되어 반도체 발광 소자(150)의 결합력을 향상시킬 수 있다.
이후 반도체 발광 소자(150)에 전극 배선(미도시)이 연결되어 전원을 인가할 수 있다.
다음으로 도시되지 않았지만, 후공정에 의해 적어도 하나 이상의 절연층이 형성될 수 있다. 적어도 하나 이상의 절연층은 투명 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
한편, 실시예는 입자 단위 제어를 통해 서브 화소 별로 조립 홀 내에 접착부를 형성함으로써, 접착부를 매개로 하여 상기 조립 홀 내에 조립된 반도체 발광 소자를 기판에 고정하여 후공정이 수행되더라도 반도체 발광 소자가 이탈되지 않는다. 따라서, 수율 및 점등이 향상될 수 있다. 특히, 입자 단위 제어를 통해 고해상도나 초고해상도에서의 서브 화소의 조립 홀 내에서도 용이하게 접착부를 형성할 수 있어, 고해상도나 초고해상도에서도 수율 및 점등이 향상될 수 있다.
이하에서 누락된 설명은 도 1 내지 도 6 및 해당 도면과 관련하여 상술된 설명으로부터 용이하게 이해될 수 있다.
도 7은 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 7을 참조하면, 실시예에 따른 디스플레이 장치(300)는 기판(310), 격벽(340), 반도체 발광 소자(150) 및 접착부(380)를 포함할 수 있다. 실시예에 따른 디스플레이 장치(300)는 제1 조립 배선(321), 제2 조립 배선(322) 및 제1 절연층(330)을 포함할 수 있다. 실시예에 따른 디스플레이 장치(300)는 연결 전극(350), 제2 절연층(360) 및 전극 배선(372)를 포함할 수 있다. 실시예에 따른 디스플레이 장치(300)는 이보다 더 많은 구성 요소를 포함할 수 있다.
기판(310) 및 격벽(340) 각각은 도 5에 도시한 기판(200) 및 절연층(206)과 동일하므로, 상세한 설명은 생략한다.
격벽(340)은 기판(310) 상에 배치될 수 있다. 예컨대, 격벽(340)은 제1 조립 배선(321) 및 제2 조립 배선(322) 상에 배치될 수 있다. 격벽(340)은 절연층으로 불릴 수 있다. 격벽(340)은 복수의 조립 홀(345)를 가질 수 있다. 조립 홀(345)은 화소의 서브화소에 구비될 수 있지만, 이에 대해서는 한정하지 않는다. 조립 홀(345)은 반도체 발광 소자(150)의 조립을 가이드 및 고정하는 것으로서, 자가조립시 자성체에 의해 이동되는 반도체 발광 소자(150)가 조립 홀(345) 근처에서 조립 홀(345) 내로 이동되어 조립 홀(345)에 고정될 수 있다.
도면에는 조립 홀(345)이 경사진 내 측면을 갖는 것으로 도시되고 있지만, 기판(310)의 상면에 대해 수직인 내 측면을 가질 수도 있다. 경사진 내 측면을 갖는 조립 홀(345)에 의해 반도체 발광 소자(150)가 조립 홀(345) 내로 용이하게 삽입될 수 있다.
제1 조립 배선(321) 및 제2 조립 배선(322)은 기판(310) 상에 배치될 수 있다. 제1 조립 배선(321) 및 제2 조립 배선(322)은 발광 소자(150)를 조립하기 위해 유전영동힘을 생성하기 위해 구비될 수 있다.
도면에는 제1 조립 배선(321) 및 제2 조립 배선(322)가 동일 평면 상에서 서로 이격되는 것으로 도시되고 있지만, 제1 조립 배선(321) 및 제2 조립 배선(322)는 서로 상이한 층에 배치될 수 있다. 예컨대, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 절연층(미도시)가 배치되고, 제1 조립 배선(321) 및 제2 조립 배선(322) 중 하나의 조립 배선은 절연층 아래에 배치되고 다른 조립 배선은 절연층 위에 배치될 수 있다.
제1 및 제2 조립 배선(321, 322) 각각은 도 5에 도시한 전극 배선(201, 202)과 동일하므로, 상세한 설명은 생략한다.
제1 절연층(330)은 기판(310) 상에 배치될 수 있다. 제1 및 제2 조립 배선(321, 322)가 제1 절연층(330)과 기판(310) 사이에 배치될 수 있다. 제1 조립 배선(321)과 제2 조립 배선(322)은 동일한 층, 예컨대 기판(310) 상에 배치될 수 있다. 즉, 제1 조립 배선(321) 및 제2 조립 배선(322)은 기판(310)의 상면에 접할 수 있다. 제1 조립 배선(321)과 제2 조립 배선(322)은 전기적인 쇼트를 방지하기 위해 서로 이격될 수 있다. 제1 조립 배선(321)과 제2 조립 배선(322)에 교류 전압이 인가되어, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 유전영동힘이 형성될 수 있다. 이 유전영동힘에 의해 조립 홀(345) 내 위치된 반도체 발광 소자(150)가 고정될 수 있다. 제1 조립 배선(321)과 제2 조립 배선(322)이 동일한 층 상에 수평으로 나란하게 배치되므로, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 형성된 유전영동힘이 균일하므로, 반도체 발광 소자(150)는 조립 홀(345)의 중심에 정위치될 수 있다.
제1 절연층(330)은 제1 조립 배선(321) 및 제2 조립 배선(322)을 유체(도 6의 1200)로부터 보호하고, 제1 조립 배선(321)과 제2 조립 배선(322)에 흐르는 누설 전류를 방지할 수 있다.
제1 절연층(330)은 유전영동힘을 증가시킬 수 있다. 예컨대, 제1 절연층(330)은 유전층일 수 있다. 제1 절연층(330)은 유전율이 높은 물질로 형성될 수 있다. 유전영동힘은 제1 절연층(330)의 유전율에 비례할 수 있다. 따라서, 유전율이 높은 물질로 이루어진 제1 절연층(330)에 의해 제1 조립 배선(321) 및 제2 조립 배선(322) 사이에 형성된 유전영동힘이 증가되어, 이와 같이 증가된 유전영동힘에 의해 조립 홀(345) 내에 위치된 반도체 발광 소자(150)가 보다 단단하게 고정될 수 있다.
예컨대, 제1 절연층(330)은 실리카, 알루미나 등의 무기 물질 또는 유기 물질이 단일층 또는 다층으로 형성될 수 있다.
예컨대, 제1 절연층(330)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있다. 예컨대, 제1 절연층(330)은 기판(310)과 일체로 이루어져 하나의 기판을 형성할 수도 있다. 즉, 기판(310)에 제1 조립 배선(321)과 제2 조립 배선(322)이 매립될 수 있다.
제1 절연층(330)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 제1 절연층(330)이 전도성 접착층일 경우, 제1 조립 배선(321)과 제2 조립 배선(322)은 절연층으로 둘러싸 제1 조립 배선(321) 및 제2 조립 배선(322) 각각과 전도성 접착층 사이의 전기적인 쇼트를 방지할 수 있다. 예컨대, 제1 절연층(330)은 연성이 있어서 디스플레이 장치(300)의 플렉서블 기능을 가능하게 할 수 있다.
반도체 발광 소자(150)가 기판(310) 상에 구비된 복수의 조립 홀(345) 각각에 배치될 수 있다.
반도체 발광 소자(150)는 반도체 물질, 예컨대 Ⅳ족 화합물 또는 III-V족 화합물로 형성될 수 있다. 반도체 발광 소자(150)는 전기적 신호에 따라 광을 생성하는 부재이다.
일 예로서, 각 조립 홀(345)에 배치된 반도체 발광 소자(150)는 단일 컬러 광을 생성할 수 있다. 예컨대, 반도체 발광 소자(150)는 자외선 광, 보라색 광, 청색 광 등을 생성할 수 있다. 이러한 경우, 각 조립 홀(345)에 배치된 반도체 발광 소자(150)는 광원으로서, 이 광원을 이용하여 다양한 컬러 광을 생성하여 영상을 표시할 수 있다. 다양한 컬러 광을 생성하기 위해 컬러 컨버전층과 컬러 필터가 구비될 수 있다.
다른 예로서, 각 조립 홀(345)에 배치된 반도체 발광 소자(150)는 청색 반도체 발광 소자, 녹색 반도체 발광 소자 및 적색 반도체 발광 소자 중 하나일 수 있다. 예컨대, 3개의 조립 홀(345)이 나란하게 배치된 경우, 제1 조립 홀(345)에 배치된 반도체 발광 소자(150)는 청색 반도체 발광 소자이고 제2 조립 홀(345)에 배치된 반도체 발광 소자(150)는 녹색 반도체 발광 소자이며, 제3 조립 홀(345)에 배치된 반도체 발광 소자(150)는 적색 반도체 발광 소자일 수 있다.
도 8을 참조하여 실시예에 따른 반도체 발광 소자(150)를 보다 상세히 설명한다.
도 8은 도 7의 반도체 발광 소자를 상세히 도시한 단면도이다.
도 8을 참조하면, 실시예에 따른 반도체 발광 소자(150)는 발광부(151, 152, 153), 제1 전극(154), 제2 전극(155) 및 패시베이션층(157)을 포함할 수 있다. 실시예에 따른 반도체 발광 소자(150)는 이보다 더 많은 구성 요소를 포함할 수 있다. 패시베이션층(157)은 절연층, 보호층 등으로 불릴 수 있다.
발광부는 제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)을 포함할 수 있다. 즉, 활성층(152)이 제1 도전형 반도체층(151) 상에 배치되고, 제2 도전형 반도체층(153)이 활성층(152) 상에 배치될 수 있지만, 이에 대해서는 한정하지 않는다.
제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)은 MOCVD와 같은 증착 장비를 이용하여 웨이퍼(미도시) 상에서 순차적으로 성장될 수 있다. 이후, 식각 공정을 이용하여 제2 도전형 반도체층(153), 활성층(152) 및 제1 도전형 반도체층(151)의 순서로 수직 방향을 따라 식각될 수 있다. 이후, 제1 도전형 반도체층(151)의 측면 일부를 제외한 나머지 영역, 즉 제1 도전형 반도체층(151)의 측면의 다른 일부, 활성층(152)의 측면 및 제2 도전형 반도체층(153)의 측면 둘레를 따라 패시베이션층(157)이 형성됨으로써, 반도체 발광 소자(150)가 제조될 수 있다.
제1 도전형 반도체층(151)은 제1 도전형 도펀트를 포함하고, 제2 도전형 반도체층(153)은 제2 도전형 도펀트를 포함할 수 있다. 예컨대, 제1 도전형 도펀트는 실리콘(Si)과 같은 n형 도펀트이고, 제2 도전형 도펀트는 보론(B)과 같은 p형 도펀트일 수 있다.
예컨대, 제1 도전형 반도체층(151)은 전자를 생성하는 장소이고, 제2 도전형 반도체층(153)은 홀을 형성하는 장소일 수 있다. 활성층(152)은 광을 생성하는 장소로서 발광층으로 불릴 수 있다.
제1 전극(154)은 발광부(151, 152, 153)의 하부 상에 배치될 수 있다. 제1 전극(154)은 발광부(151, 152, 153)의 측부 상에 배치될 수 있다. 제2 전극(155)은 발광부(151, 152, 153)의 상부 상에 배치될 수 있다. 제1 전극(154) 및 제2 전극(155)은 발광부(151, 152, 153)에 전류를 공급하여 발광부(151, 152, 153)에서 이 전류에 상응하는 휘도를 갖는 광이 발광될 수 있다.
제1 전극(154) 및 제2 전극(155)은 전기 전도도가 우수한 금속으로 이루어질 수 있다. 제1 전극(154) 및 제2 전극(155)은 적어도 하나 이상의 층으로 이루어질 수 있다. 제1 전극(154) 및 제2 전극(155)은 상이한 금속으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 제1 전극(154) 및 제2 전극(155) 중 적어도 하나의 전극은 자성층을 포함할 수 있다. 예컨대, 도 6에 도시한 바와 같이, 조립 장치(1100)의 자성체에 의해 자화되는 경우, 자성층을 포함하는 반도체 발광 소자(150)가 조립 장치(1100)의 자성체에 인력이 작용하여 자성체를 향해 이동될 수 있다. 따라서, 조립 장치(1100)의 자성체의 이동 방향을 따라 반도체 발광 소자(150)가 이동될 수 있다. 이와 같이 이동 중인 반도체 발광 소자(150)가 기판(310) 상의 조립 홀(345)에 형성된 유전영동힘에 의해 당겨져 조립 홀(345)에 조립될 수 있다.
한편, 제1 전극(154)은 반사층을 포함할 수 있다. 이러한 경우, 활성층(152)에서 생성된 광이 반사됨으로써, 광 추출 효율이 향상되어 휘도가 향상될 수 있다.
패시베이션층(157)는 발광부(151, 152, 153)의 측부 상에 배치될 수 있다. 패시베이션층(157)은 발광부(151, 152, 153)의 상부 상에 배치될 수 있다. 예컨대, 패시베이션층(157)은 발광부(151, 152, 153)의 제2 전극(155) 상에 배치될 수 있다.
예컨대, 패시베이션층(157)은 발광부(151, 152, 153)를 보호할 수 있다.
예컨대, 패시베이션층(157)은 발광부(151, 152, 153)의 누설 전류를 차단할 수 있다. 발광부(151, 152, 153)의 측면, 즉 제1 도전형 반도체층(151)의 측면, 활성층(152)의 측면 및 제2 도전형 반도체층(153)의 측면을 통해 누설 전류가 흐를 수 있다. 제1 도전형 반도체층(151)의 측면, 활성층(152)의 측면 및 제2 도전형 반도체층(153)의 측면에 패시베이션층(157)이 형성됨으로써, 누설 전류가 방지될 수 있다.
예컨대, 패시베이션층(157)은 반도체 발광 소자(150)의 조립을 도와줄 수 있다. 즉, 반도체 발광 소자(150)의 외 측면에 배치된 제1 전극(154)과 패시베이션층(157)의 배치 면적을 조절함으로써, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 형성된 유전영동힘에 의해 반도체 발광 소자(150)가 조립 홀(345) 내로 당겨질 수 있다. 예컨대, 반도체 발광 소자(150)의 제1 전극(154)이 제1 조립 배선(321)과 제2 조립 배선(322)에 근접하도록 배치되고, 패시베이션층(157)이 제1 조립 배선(321)과 제2 조립 배선(322)에서 멀리 배치됨으로써, 유전영동힘에 의해 반도체 발광 소자(150)가 조립 홀(345) 내로 당겨질 수 있다. 따라서, 유전영동힘에 의해 반도체 발광 소자(150)가 조립 홀(345) 내로 당겨진 후 지속적으로 조립 홀(345) 내에 고정될 수 있다. 이후에는 유전영동힘이 발생되지 않더라도 표면 장력이나 반데르발스 힘 등과 같은 자연력에 의해 반도체 발광 소자(150)가 조립 홀(345) 내에 고정될 수 있다.
예컨대, 발광부(151, 152, 153)의 제2 전극(155)의 일부에는 패시베이션층(157)이 형성되지 않은 개구(158)가 형성될 수 있다. 나중에 설명하겠지만, 개구(158)를 통해 전극 배선(372)이 반도체 발광 소자(150)의 제2 전극(155)에 전기적으로 연결될 수 있다.
한편, 패시베이션층(157)은 발광부(151, 152, 153)의 측부 일부에 형성될 수 있다. 즉, 패시베이션층(157)은 발광부(151, 152, 153)의 측부의 일 영역에 배치되고, 제1 전극(154)은 발광부(151, 152, 153)의 측부의 다른 영역에 배치될 수 있다.
제1 전극(154)을 발광부(151, 152, 153)의 측부에 형성하는 것은 연결 전극(350)에 전기적으로 용이하게 연결하기 위함이다. 제1 전극(154)을 발광부(151, 152, 153)의 측부에 보다 넓은 면적으로 형성할수록, 연결 전극(350)과 제1 전극(154) 사이의 접촉 면적이 클 수 있다. 이러한 경우, 발광부(151, 152, 153)에 보다 원활하게 전류가 흘러 보다 많은 광량이 출력되고, 이는 곧 휘도가 향상됨을 의미한다.
다시 도 7를 참조하면, 접착부(380)가 기판(310)과 반도체 발광 소자(150) 사이에 배치됨으로써, 반도체 발광 소자(150)의 고정성을 강화할 수 있다. 예컨대, 접착부(380)는 조립 홀(345) 내에 배치될 수 있다. 예컨대, 접착부(380)는 조립 홀(345) 내에서 기판(310)과 반도체 발광 소자(150) 사이에 배치될 수 있다. 예컨대, 접착부(380)는 조립 홀(345) 내에서 제1 절연층(330)과 반도체 발광 소자(150) 사이에 배치됨으로써, 반도체 발광 소자(150)를 제1 절연층(330)에 부착시켜 반도체 발광 소자(150)의 고정성을 강화할 수 있다.
공정 절차 상, 반도체 발광 소자(150)가 조립된 후, 제1 조립 배선(321) 및/또는 제2 조립 배선(322)이 노출되도록 제1 절연층(330)이 부분적으로 제거되는 공정, 연결 전극(350)이 형성되는 공정, 제2 절연층(360)이 형성되는 공정, 제2 절연층(360)에 콘택홀이 형성되는 공정, 콘택홀을 통해 반도체 발광 소자(150)와 전기적으로 연결되도록 전극 배선(372)이 형성되는 공정 등이 수행될 수 있다.
반도체 발광 소자(150)는 제1 조립 배선(321) 및 제2 조립 배선(322) 사이에 형성된 유전영동힘에 의해 조립 홀(345) 내에 일시적으로 머무르는 것으로서, 이들 각 공정시 반도체 발광 소자(150)가 조립 홀(345) 밖으로 이탈될 수 있다.
상술한 바와 같이, 종래에 조립 홀(345) 내에서 반도체 발광 소자(150) 주변에 형성된 감광막에 의해 반도체 발광 소자(150)를 고정하는 방법이 제시되었다. 감광막을 형성하기 위해 기판이 회전되는 동안 코팅액이 코팅되어 감광막이 형성되는데, 기판의 회전시 반도체 발광 소자(150)가 조립 홀(345)에서 밖으로 이탈된다. 아울러, 연결 전극(350)을 형성하기 위해 감광막을 제거해야 하므로, 추가 공정이 필요하여 제조 비용과 공정 시간이 증가되는 문제가 있다.
다른 방법으로써, 기판 상의 복수의 서브 화소 각각에 접착 패턴을 형성하는 방법이 있다. 하지만, 고해상도나 초고해상도에서 초소형의 접착 패턴을 복수의 서브 화소 각각에 형성하는 것이 물리적으로 그리고 공정상 어려운 문제가 있다. 특히, 공정 오차가 매우 적은 상태에서 미스얼라인시 복수의 서브 화소 각각의 내부가 아닌 복수의 서브 화소 사이에 접착 패턴이 형성되는 불량이 발생될 수 있다.
제1 실시예는 입자 단위 제어를 통해 서브 화소 단위로 접착부(380)를 형성할 수 있다. 이와 같이 서브 화소 단위로 형성된 접착부(380)를 매개로 하여 반도체 발광 소자(150)가 제1 절연층(330)에 안정적으로 고정되므로, 후공정이 수행되더라도 반도체 발광 소자(150)가 조립 홀(345) 밖으로 이탈되지 않아 수율을 향상시키고, 이와 같이 향상된 수율을 통해 불량 발광을 최소화하여 점등율을 향상시킬 수 있다. 입자 단위 제어는 디스플레이 장치(300)의 제조 공정(도 11 내지 도 21)에서 상세히 설명한다.
접착부(380)는 도 9 및 도 10을 참조하여 설명한다.
접착부(380)는 서로 접하는 접착 입자(381, 382)를 포함할 수 있다. 서로 접하는 접착 입자(381, 382)는 적층될 수 있다. 예컨대, 서로 접하는 접착 입자(381, 382)는 수평 방향(x)을 따라 적층될 수 있다. 예컨대, 서로 접하는 접착 입자(381, 382)는 수직 방향(y)을 따라 적층될 수 있다. 예컨대, 서로 접하는 접착 입자(381, 382)는 대각선 방향(xz)을 따라 적층될 수 있다.
도면에는 접착 입자(381, 382)가 동일한 직경을 갖는 것으로 도시되고 있지만, 서로 상이한 직경이나 랜덤한 직경을 가질 수도 있다. 접착 입자(381, 382)가 서로 상이한 직경이나 랜덤한 직경을 가질지라도, 접착 입자(381, 382)는 조립 배선(321, 322) 사이에 형성된 유전영동힘에 의해 조립 홀(345) 내에 서로 접하여 적층될 수 있다.
접착부(380)는 복수의 층을 포함할 수 있다. 예컨대, 접착부(380)는 제1 접착층(380_1) 및 제2 접착층(380_2)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 도면에는 수직 방향(z)을 따라 2개의 층(380_1, 380_2)이 도시되고 있지만, 3개 이상의 층이 포함될 수도 있다.
예컨대, 제1 접착층(380_1)은 복수의 제1 접착 입자(381)를 포함할 수 있다, 제2 접착층(380_2)은 복수의 제2 접착 입자(382)를 포함할 수 있다.
제1 접착 입자(381) 및 제2 접착 입자(382)는 접착 특성을 가질 수 있다. 즉, 제1 접착 입자(381) 및 제2 접착 입자(382) 각각의 표면은 접착력을 갖는 표면이므로, 제1 접착 입자(381) 사이, 제2 접착 입자(382) 사이 그리고 제1 접착 입자(381)와 제2 접착 입자(382) 사이는 서로 접착될 수 있다.
도면에는 제1 접착층의 복수의 제1 접착 입자(381)가 제1 일직선 상에 위치되고, 제2 접착층의 복수의 제2 접착 입자(382)가 제2 일직선 상에 위치되는 것으로 도시되고 있지만, 제1 접착층의 복수의 제1 접착 입자(381)가 일정 범위 내에서 제1 일직선으로부터 벗어나고, 2 접착층의 복수의 제2 접착 입자(382)가 일정 범위 내에서 제2 일직선으으로부터 벗어날 수도 있다, 예컨대, 일정 범위는 제1 접착 입자(381) 또는 제2 접착 입자(382)의 반지름일 수 있지만, 이에 대해서는 한정하지 않는다.
도 9에 도시한 바와 같이, 제1 접착층의 복수의 제1 접착 입자(381)는 수평 방향을 따라 서로 접하고, 제2 접착층의 복수의 제2 접착 입자(382)는 수평 방향을 따라 서로 접할 수 있다. 예컨대, 1 접착층의 복수의 제1 접착 입자(381)는 수평 방향을 따라 서로 중첩되고, 제2 접착층의 복수의 제2 접착 입자(382)는 수평 방향을 따라 서로 중첩될 수 있다.
제1 접착층의 복수의 제1 접착 입자(381)는 수직 방향(z)을 따라 서로 접하고, 제2 접착층의 복수의 제2 접착 입자(382)는 수직 방향을 따라 서로 접할 수 있다. 예컨대, 제1 접착층의 복수의 제1 접착 입자(381)는 수직 방향을 따라 서로 중첩되고, 제2 접착층의 복수의 제2 접착 입자(382)는 수직 방향을 따라 서로 중첩될 수 있다.
도 10에 도시한 바와 같이, 제1 접착층의 복수의 제1 접착 입자(381)는 대각선 방향(xz)을 따라 서로 중첩되고, 제2 접착층의 복수의 제2 접착 입자(382)는 대각선 방향을 따라 서로 중첩될 수 있다. 예컨대, 제1 접착층의 복수의 제1 접착 입자(381)는 대각선 방향을 따라 서로 접하고, 제2 접착층의 복수의 제2 접착 입자(382)는 상기 대각선 방향을 따라 서로 접할 수 있다.
상술한 바와 같이, 접착부(380)에 포함된 제1 접착 입자(381) 사이, 제2 접착 입자(382) 사이 그리고 제1 접착 입자(381)와 제2 접착 입자(382) 사이는 서로 접착되므로, 접착부(380)에 의해 반도체 발광 소자(150)가 제1 절연층(330)에 단단하게 부착되어 후공정이 수행되더라도 반도체 발광 소자(150)가 조립 홀(345) 밖으로 이탈되지 않는다. 따라서, 반도체 발광 소자(150)의 이탈로 인한 수율 및 점등율 저하를 방지할 수 있다.
한편, 접착부(380)는 반도체 발광 소자(150)를 제1 절연층(330)에 단단하게 고정시킬 수 있는 사이즈면 족하다. 따라서, 접착부(380)의 폭(W)은 반도체 발광 소자(150)의 직경(D)보다 작더라도, 접착부(380)가 반도체 발광 소자(150)를 제1 절연층(330)에 단단하게 고정될 수 있다. 이러한 경우, 연결 전극(350)이 반도체 발광 소자(150)와 제1 절연층(330) 사이에서 접착부(380)의 측부에 접할 수 있다. 따라서, 연결 전극(350)이 반도체 발광 소자(150)의 측부뿐만 아니라 반도체 발광 소자(150)의 하부에도 전기적으로 연결됨로, 접촉 면적의 확장으로 보다 원활한 전압 공급이 가능하여 휘도가 향상될 수 있다. 아울러, 연결 전극(350)이 반도체 발광 소자(150), 제1 조립 배선(321) 및/또는 제2 조립 배선(322) 및 격벽(340)뿐만 아니라 접착부(380)의 측부에도 접촉되므로, 연결 전극(350)의 고정성이 강화되어 제품 신뢰성이 제고될 수 있다.
접착부(380)은 비교적 얇은 두께(T)를 가질 수 있다. 예컨대, 접착부(380)의 두께(T)는 10nm 내지 1㎛일 수 있다. 예컨대, 접착부(380)의 두께(T)는 10nm 내지 500nm일 수 있다. 예컨대, 접착부(380)의 두께(T)는 10nm 내지 200nm일 수 있다. 예컨대, 접착부(380)의 두께(T)는 30nm 내지 100nm일 수 있다. 따라서, 접착부(380)의 두께(T)가 얇으므로, 디스플레이 장치(300)의 두께 또한 얇아질 수 있다.
접착부(380)(또는 접착 입자(381, 382))는 유기 물질, 광 경화 물질 및 유전 물질 중 적어도 하나 이상일 수 있다. 예컨대, 접착부(380)는 폴리비닐 알코올(PVA: PolyVinyl Alcohol)일 수 있지만, 이에 대해서는 한정하지 않는다. 접착 입자(381, 382)는 분말 형태로 이루어질 수 있다. 접착 부가 광 경화 물질로 이루어진 경우, 예컨대, 자외선 광에 의해 경화되는 물질일 서 있다. 접착부(380)가 유전 물질로 이루어진 경우, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 형성된 유전영동힘의 영향을 더 크게 받아, 접착부(380)에 포함된 접착 입자(381, 382)의 입자 단위 제어가 용이할 수 있다.
한편, 연결 전극(350)은 조립 홀(345)에 배치될 수 있다. 연결 전극(350)은 연결부, 연결 부재, 연결 금속 등으로 불릴 수 있다.
연결 전극(350)은 반도체 발광 소자(150)를 상기 제1 및 제2 조립 배선(321, 322) 중 적어도 하나의 조립 배선에 연결시킬 수 있다. 연결 전극(350)은 전기 전도도가 우수한 금속으로 이루어질 수 있다. 연결 전극(350)은 적어도 하나 이상의 층으로 이루어질 수 있다. 예컨대, 연결 전극(350)은 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo)의 3층으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 연결 전극(350)은 조립 홀(345) 내에서 반도체 발광 소자(150)의 측부의 둘레를 따라 배치될 수 있다. 예컨대, 연결 전극(350)은 조립 홀(345) 내에서 반도체 발광 소자(150)의 측부의 둘레를 따라 반도체 발공 소자의 측부에 전기적으로 연결될 수 있다.
상술한 바와 같이, 연결 전극(350)은 접착부(380)의 측부에 접하여, 연결 전극(350)의 고정성을 강화할 수 있다.
제2 절연층(360)은 유기 물질이나 무기 물질로 형성될 수 있다. 예컨대, 제2 절연층(360)은 반도체 발광 소자(150) 및 격벽(340) 상에 배치될 수 있다. 제2 절연층(360)은 조립 홀(345)에 배치될 수 있다. 예컨대, 제2 절연층(360)은 조립 홀(345) 내에 연결 전극(350)에 의해 형성된 홈에 배치될 수 있다.
예컨대, 제2 절연층(360)의 일부가 제거되어 반도체 발광 소자(150)의 제2 전극(155)이 노출되는 콘택홀이 형성될 수 있다. 이 콘택홀을 통해 전극 배선(372)가 반도체 발광 소자(150)의 제2 전극(155)에 전기적으로 연결될 수 있다.
전극 배선(372)은 반도체 발광 소자(150)의 제2 전극(155)에 연결될 수 있다. 제1 조립 배선(321) 및 제2 조립 배선(322) 중 적어도 하나의 조립 배선은 제1 전극(154) 배선으로 명명되고, 전극 배선(372)는 제2 전극(155) 배선으로 명명될 수 있다. 이러한 경우, 제1 조립 배선(321) 및 제2 조립 배선(322) 중 적어도 하나의 조립 배선과 조립 배선(372)에 의해 전류가 반도체 발광 소자(150)에 흐르고, 반도체 발광 소자(150)에서 해당 전류에 상응하는 휘도를 갖는 광이 발광될 수 있다.
이하에서 도 11 내지 도 21을 참조하여 실시예에 따른 디스플레이 장치(300)의 제조 방법을 상세히 설명한다.
도 11 내지 도 21은 실시예에 따른 디스플레이 장치의 제조 방법을 설명하는 도면이다.
도 11에 도시한 바와 같이, 챔버(1300)에 접착 입자(381, 382)가 희석된 유체(1200)가 수용될 수 있다. 접착 입자(381, 382)의 희석 비율은 최적화될 수 있다. 예컨대, 유체(1200) 대 접착 입자(381, 382)의 희석 비율은 10: 1 내지 7:3일 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 챔버(1300)의 하측에 기판(310)이 배치될 수 있다. 유체(1200)가 외부로 유출되지 않도록 기판(310)이 챔버(1300)에 기밀을 유지한 채 체결될 수 있다. 도면에는 기판(310)이 챔버(1300)의 하측에 배치되는 것으로 도시되고 있지만, 챔버(1300)의 상측에 배치될 수도 있다.
예컨대, 기판(310)이 챔버(1300)의 하측에 체결된 후, 챔버(1300)에 접착 입자(381, 382)가 희석된 유체(1200)가 수용될 수 있다. 예컨대, 기판(310)이 챔버(1300)의 하측에 체결된 후, 챔버(1300)에 유체(1200)가 수용될 수 있다. 이후, 유체(1200)에 분말 형태를 갖는 접착 입자(381, 382)가 유체(1200)에 분사되고 유체(1200)가 회전봉과 같은 부재로 휘저어줌으로써, 유체(1200)에 접착 입자(381, 382)가 혼합될 수 있다. 유체(1200)에 접착 입자(381, 382)는 랜덤하게 분포할 수 있다. 접착 입자(381, 382)는 유체(1200)의 흐름에 따라 유체(1200) 내에서 이동될 수 있다.
기판(310)은 디스플레이 장치(300)용 기판(310)으로서, 그 기판(310) 상에 제1 조립 배선(321) 및 제2 조립 배선(322), 제1 절연층(330) 및 조립 홀(345)을 갖는 격벽(340)이 배치될 수 있다.
도면에는 하나의 서브 화소에 포함된 하나의 조립 홀(345)이 도시되고 있지만, TV용 디스플레이 장치(300)용 기판(310)의 경우 수 천 만개 내지 수 십 억개의 서브 화소 각각에 조립 홀(345)이 배치될 수 있다. 이들 각 조립 홀(345)에 다양한 컬러 광을 생성하는 반도체 발광 소자(150)가 배치되어 원하는 컬러 영상이 디스플레이될 수 있다.
도 12에 도시한 바와 같이, 제1 조립 배선(321) 및 제2 조립 배선(322)에 제1 주파수(f1)를 갖는 제1 전압(V1)을 인가하여 조립 홀(345)에 접착 입자(381, 382)를 이용하여 접착부(380)를 형성할 수 있다. 제1 전압(V1)은 제1 조립 배선(321)과 제2 조립 배선(322)에 인가된 전위차일 수 있다. 예컨대, 제1 주파수(f1)에 의해 주기적으로 제1 전압(V1)과 그라운드 전압(0V)이 제1 조립 배선(321)과 제2 조립 배선(322)에 교번적으로 인가될 수 있지만, 이에 대해서는 한정하지 않는다.
제1 조립 배선(321) 및 제2 조립 배선(322)에 인가된 제1 주파수(f1)를 갖는 제1 전압(V1)에 의해 제1 유전영동힘이 형성될 수 있다. 제1 유전영동힘에 의해 조립 홀(345)과 조립 홀(345) 부근에 위치된 접착 입자(381, 382)가 조립 홀(345) 내로 당겨질 수 있다. 이와 같이 당겨진 접착 입자(381, 382)는 조립 홀(345)의 바닥부, 즉 제1 절연층(330)의 상면에 쌓일 수 있다.
따라서, 제1 주파수(f1)를 갖는 제1 전압(V1)에 의해 형성된 제1 유전영동힘에 의해 접착 입자(381, 382)가 조립 홀(345) 내부에 끌어당겨지도록 개별 제어가 가능하므로, 접착 입자(381, 382)가 개별적으로 조립 홀(345)의 바닥부에 쌓여 적층 구조를 갖는 접착부(380)가 형성될 수 있다.
원하는 접착 입자(381, 382)의 개수는 제1 전압(V1)의 진폭, 제1 주파수(f1)의 세기, 제1 전압(V1)의 인가 시간 등을 고려하여 설정될 수 있다.
도 13에 도시한 바와 같이, 원하는 접착 입자(381, 382)의 개수가 조립 홀(345)의 바닥부에 쌓인 경우, 제1 조립 배선(321) 및 제2 조립 배선(322)에 제2 주파수(f2)를 갖는 제2 전압(V2)을 인가하여 반도체 발광 소자(150)를 조립 홀(345)에 조립할 수 있다. 제2 전압(V2)은 제1 조립 배선(321)과 제2 조립 배선(322)에 인가된 전위차일 수 있다. 예컨대, 제2 주파수(f2)에 의해 주기적으로 제2 전압(V2)과 그라운드 전압(0V)이 제1 조립 배선(321)과 제2 조립 배선(322)에 교번적으로 인가될 수 있지만, 이에 대해서는 한정하지 않는다.
제1 조립 배선(321) 및 제2 조립 배선(322)에 인가된 제2 주파수(f2)를 갖는 제2 전압(V2)에 의해 제2 유전영동힘이 형성될 수 있다. 제2 유전영동힘에 의해 조립 홀(345) 부근에 위치된 반도체 발광 소자(150)가 조립 홀(345) 내로 당겨질 수 있다. 이와 같이 당겨진 반도체 발광 소자(150)가 조립 홀(345) 내에 적층된 접착 입자(381, 382) 상에 위치될 수 있다.
제1 전압(V1)에서 제2 전압(V2)으로 연속적으로 인가됨으로써, 조립 홀(345)의 바닥부에 접착 입자(381, 382)가 적층된 상태에서 접착 입자(381, 382)가 조립 홀(345) 밖으로 이탈되기 전에 반도체 발광 소자(150)가 조립 홀(345) 내로 당겨짐으로써, 조립 홀(345) 내에 접착 입자(381, 382)가 안정적으로 유지될 수 있다.
접착 입자(381, 382)는 유체(1200) 내에 랜덤하게 분산되어 있고, 접착 입자(381, 382)의 직경이 매우 작아 제1 유전영동힘이 작은 경우, 제1 유전영동힘에 의해 조립 홀(345)의 바닥부로 당겨지지 않을 수 있다. 또한, 접착 입자(381, 382)가 랜덤하게 분산되어 있으므로, 조립 홀(345) 부근에 접착 입자(381, 382)가 충분히 위치되지 않을 수 있다. 따라서, 조립 홀(345)에서 멀리 떨어진 접착 입자(381, 382)도 조립 홀(345) 내부로 끌어당길 필요가 있다. 이를 위해, 제1 유전영동힘이 클 필요가 있다. 따라서, 제1 전압(V1)은 제2 전압(V2) 이상일 수 있다. 즉, 제1 전압(V1)은 제2 전압(V2)과 같거나 클 수 있다. 예컨대, 제1 주파수(f1)는 제2 주파수(f2) 이상일 수 있다. 즉, 제1 주파수(f1)는 제2 주파수(f2)와 같거나 클 수 있다.
제1 전압(V1)이 제2 전압(V2) 이상이거나 제1 주파수(f1)가 제2 주파수(f2) 이상인 경우, 제1 유전영동힘이 크므로, 제1 유전영동힘에 의해 조립 홀(345)에서 멀리 떨어진 접착 입자(381, 382)도 조립 홀(345) 내부로 끌어당겨질 수 있다.
한편, 반도체 발광 소자(150)는 접착 입자(381, 382)에 비해 무겁기 때문에 보다 큰 제2 유전영동힘이 필요할 수 있다. 제2 유전영동힘을 증가시키기 위해서는 주파수나 전압을 증가시켜야 한다. 따라서, 제2 전압(V2)은 제1 전압(V1)보다 클 수 있다. 또한, 제2 주파수(f2)는 제1 주파수(f1)보다 클 수 있다.
도 14에 도시한 바와 같이, 조립 홀(345) 내에 조립된 반도체 발광 소자(150)가 제2 유전영동힘에 의해 지속적으로 조립 홀(345)의 바닥부를 향해 압력이 가해짐으로써, 반도체 발광 소자(150) 아래에 위치된 상기 적층된 접착 입자(381, 382)가 서로 접하도록 위치 정렬될 수 있다. 특히, 접착 입자(381, 382)가 라운드 형상을 가지므로, 반도체 발광 소자(150)에 의해 가해지는 압력에 의해 서로 간에 부딪히면서 기어 맞춤과 같이 서로 간에 최적의 접촉이 되도록 위치 정렬될 수 있다. 이와 같이 위치정렬된 접착 입자(381, 382)에 의해 접착부(380)가 제1 절연층(330)과 반도체 발광 소자(150) 사이에 형성될 수 있다.
도 15에 도시한 바와 같이, 기판(310)을 건조시킬 수 있다. 즉, 챔버(1300)에서 유체(1200)를 배기시킨 후, 챔버(1300)에서 기판(310)을 탈착할 수 있다. 이후, 히터 등을 이용하여 기판(310)을 건조시켜, 기판(310)이나 반도체 발광 소자(150)에 잔류하는 유체(1200)를 제거할 수 있다.
도 16에 도시한 바와 같이, 자외선 광을 조사하여 접착부(380)를 경화할 수 있다. 이를 위해, 접착부(380)에 포함된 접착 입자(381, 382)는 광 경화 물질로 이루어질 수 있다. 접착부(380)가 경화됨으로써, 접착 특성이 강화되어 접착부(380)에 의해 반도체 발광 소자(150)가 제1 절연층(330)에 단단하게 부착될 수 있다.
도 17에 도시한 바와 같이, 유체(1200)를 이용하여 기판(310)을 세정할 수 있다. 예컨대, 유체(1200)는 초순수(DI) 드의 물일 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 유체(1200)에 세정 원액이 혼합될 수 있다.
일 예로서, 유체(1200)가 수용된 용기에 기판(310)이 일정 시간 담궈진 후 기판(310)이 들어올려짐으로써, 기판(310)이 세정될 수 있다.
다른 예로서, 유체(1200)가 기판(310)의 상면으로 분사됨으로써, 기판(310)이 세정될 수 있다.
유체(1200)에 의해 기판(310), 격벽(340), 조립 홀(345) 내부 그리고 반도체 발광 소자(150)에 잔류하는 접착 입자(381, 382)가 제거될 수 있다.
세정 공정은 1회 이상 수행될 수 있다.
예컨대, 먼저 세정 공정(도 17)이 수행된 후, 경화 공정(도 16)이 수행될 수도 있다.
예컨대, 건조 공정(도 15), 경화 공정(도 16) 및 세정 공정(도 17) 중 적어도 하나 이상의 공정은 생략될 수도 있지만, 이에 대해서는 한정하지 않는다.
도 18 및 도 19에 도시한 바와 같이, 연결 전극(350)의 형성 공정이 수행될 수 있다.
즉, 도 18에 도시한 바와 같이, 연결 전극(350)과 전기적인 연결을 위해, 제1 조립 배선(321) 및/또는 제2 조립 배선(322)이 노출되도록 조립 홀(345) 내에서 조립 홀(345) 내 측면과 반도체 발광 소자(150)의 외 측면 사이에 대응하는 제1 절연층(330)이 제거될 수 있다.
예컨대, 격벽(340)과 제1 절연층(330)이 동일 물질로 이루어진 경우, 제1 절연층(330)을 식각하기 위한 식각액에 의해 격벽(340)이 식각되는 것을 방지하기 위해 격벽(340)의 상면에 마스크 패턴이 형성될 수도 있다. 예컨대, 격벽(340)의 내 측면, 즉 조립 홀(345)의 내 측면에도 마스크 패턴이 형성될 수도 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 격벽(340)이 제1 절연층(330)을 식각하기 위한 식각액에 의해 식각되지 않는 경우, 마스크 패턴이 형성되지 않을 수 있다.
이러한 경우, 격벽(340)과 반도체 발광 소자(150) 및/또는 접착부(380)가 마스크로 작용할 수 있다. 즉, 식각액이 조립 홀(345) 내에서 조립 홀(345) 내 측면과 반도체 발광 소자(150)의 외 측면 및/또는 접착부(380)의 측부 사이에 대응하는 제1 절연층(330)에 접함으로써, 제1 절연층(330)이 식각액에 의해 식각될 수 있다. 제1 절연층(330)의 식각은 제1 조립 배선(321) 및/또는 제2 조립 배선(322)이 노출될 때까지 수행될 수 있다.
도 19에 도시한 바와 같이, 증착 공정을 이용하여 기판(310) 상에 금속막을 증착한 후, 패터닝 공정을 수행하여 조립 홀(345) 내에 연결 전극(350)을 형성할 수 있다. 연결 전극(350)은 반도체 발광 소자(150)의 측부, 즉 반도체 발광 소자(150)의 제1 전극(154)의 측부와 제1 조립 배선(321) 및/또는 제2 조립 배선(322)에 전기적으로 연결시킬 수 있다. 이때, 제1 조립 배선(321) 및/또는 제2 조립 배선(322)은 반도체 발광 소자(150)에 전압을 공급하기 위한 전극 배선으로 사용될 수 있다. 따라서, 제1 조립 배선(321) 및/또는 제2 조립 배선(322)은 접착부(380)의 형성과 반도체 발광 소자(150)의 조립하기 위한 유전영동힘을 형성하기 위해 사용될 뿐만 아니라 반도체 발광 소자(150)에 전압을 공급하기 위한 전극 배선으로 사용될 수 있다.
도 20에 도시한 바와 같이, 기판(310) 상에 제2 절연층(360)이 형성되고, 패터닝 공정을 수행하여 반도체 발광 소자(150)의 상부 상에 콘택홀(410)이 형성될 수 있다. 즉, 반도체 발광 소자(150)의 상부의 일부 영역에 대응하는 제2 절연층(360)이 제거됨으로써, 콘택홀(410)이 형성될 수 있다.
도 21에 도시한 바와 같이, 전극 배선(372)이 콘택홀(410)을 통해 반도체 발광 소자(150)의 상부, 즉 반도체 발광 소자(150)의 제2 전극(155)에 전기적으로 연결될 수 있다. 예컨대, 제2 절연층(360) 상에 금속막이 형성되고, 패터닝 공정이 수행되어 콘택홀(410)을 통해 반도체 발광 소자(150)의 상부에 전기적으로 연결된 전극 배선(372)가 형성될 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.
실시예는 반도체 발광 소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 반도체 발광 소자는 마이크로급 반도체 발광 소자나 나노급 반도체 발광 소자일 수 있다.

Claims (20)

  1. 기판;
    상기 기판 상에 배치되고, 조립 홀을 갖는 격벽;
    상기 조립 홀에 반도체 발광 소자; 및
    상기 조립 홀 내에서 상기 기판과 상기 반도체 발광 소자 사이에 접착부를 포함하고,
    상기 접착부는 서로 접하는 접착 입자를 포함하는
    디스플레이 장치.
  2. 제1항에 있어서,
    상기 서로 접하는 접착 입자는 적층되는
    디스플레이 장치.
  3. 제1항에 있어서,
    상기 접착부는 복수의 층을 포함하는
    디스플레이 장치.
  4. 제3항에 있어서,
    상기 접착부는,
    복수의 제1 접착 입자를 포함하는 제1 접착층; 및
    상기 제1 접착층 상에 적층되고, 복수의 제2 접착 입자를 포함하는 제2 접착층을 포함하는
    디스플레이 장치.
  5. 제4항에 있어서,
    상기 복수의 제1 접착 입자는 수평 방향을 따라 서로 접하고,
    상기 복수의 제2 접착 입자는 상기 수평 방향을 따라 서로 접하는
    디스플레이 장치.
  6. 제4항에 있어서,
    상기 복수의 제1 접착 입자는 수평 방향을 따라 서로 중첩되고,
    상기 복수의 제2 접착 입자는 상기 수평 방향을 따라 서로 중첩되는
    디스플레이 장치.
  7. 제4항에 있어서,
    상기 복수의 제1 접착 입자는 수직 방향을 따라 서로 접하고,
    상기 복수의 제2 접착 입자는 상기 수직 방향을 따라 서로 접하는
    디스플레이 장치.
  8. 제4항에 있어서,
    상기 복수의 제1 접착 입자는 수직 방향을 따라 서로 중첩되고,
    상기 복수의 제2 접착 입자는 상기 수직 방향을 따라 서로 중첩되는
    디스플레이 장치.
  9. 제4항에 있어서,
    상기 복수의 제1 접착 입자는 대각선 방향을 따라 서로 접하고,
    상기 복수의 제2 접착 입자는 상기 대각선 방향을 따라 서로 접하는
    디스플레이 장치.
  10. 제4항에 있어서,
    상기 복수의 제1 접착 입자는 대각선 방향을 따라 서로 중첩되고,
    상기 복수의 제2 접착 입자는 상기 대각선 방향을 따라 서로 중첩되는
    디스플레이 장치.
  11. 제1항에 있어서,
    상기 접착부의 폭은 상기 반도체 발광 소자의 직경보다 작은
    디스플레이 장치.
  12. 제1항에 있어서,
    상기 접착부의 두께는 10nm 내지 1㎛인
    디스플레이 장치.
  13. 제1항에 있어서,
    상기 접착부는 유기 물질, 광 경화 물질 및 유전 물질 중 하나인
    디스플레이 장치.
  14. 제1항에 있어서,
    상기 기판 상에 제1 조립 배선;
    상기 기판 상에 제2 조립 배선; 및
    상기 제1 조립 배선 및 상기 제2 조립 배선 상에 제1 절연층을 포함하고,
    상기 접착부는 상기 조립 홀 내에서 상기 제1 절연층과 상기 반도체 발광 소자 사이에 배치되는
    디스플레이 장치.
  15. 제14항에 있어서,
    상기 조립 홀 내에 연결 전극;
    상기 격벽 및 상기 반도체 발광 소자 상에 제2 절연층; 및
    상기 제2 절연층을 통해 상기 반도체 발광 소자에 연결되는 전극 배선을 포함하고,
    상기 연결 전극은 상기 제1 조립 배선 및 상기 제2 조립 배선 중 적어도 하나의 조립 배선을 상기 반도체 발광 소자의 측부에 연결시키는
    디스플레이 장치.
  16. 제15항에 있어서,
    상기 연결 전극은 상기 접착부의 측부에 접하는
    디스플레이 장치.
  17. 기판과, 상기 기판 상에 제1 조립 배선 및 제2 조립 배선과, 상기 기판 상에 조립 홀을 포함하는 디스플레이 장치의 제조 방법에 있어서,
    접착 입자가 회석된 유체를 수용하는 챔버를 마련하는 단계;
    상기 제1 조립 배선 및 상기 제2 조립 배선에 제1 주파수를 갖는 제1 전압을 인가하여 상기 조립 홀에 상기 접착 입자를 이용하여 접착부를 형성하는 단계; 및
    상기 제1 조립 배선 및 상기 제2 조립 배선에 제2 주파수를 갖는 제2 전압을 인가하여 반도체 발광 소자를 상기 조립 홀에 조립하는 단계를 포함하는
    디스플레이 장치의 제조 방법.
  18. 제17항에 있어서,
    자외선 광을 조사하여 상기 접착부를 경화시키는 단계; 및
    상기 기판을 세정하는 단계를 포함하는
    디스플레이 장치의 제조 방법.
  19. 제17항에 있어서,
    상기 제1 전압은 상기 제2 전압 이상인
    디스플레이 장치의 제조 방법.
  20. 제17항에 있어서,
    상기 제1 주파수는 상기 제2 주파수 이상인
    디스플레이 장치의 제조 방법.
KR1020247009468A 2021-09-17 2021-09-17 디스플레이 장치 KR20240060799A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2021/012900 WO2023042946A1 (ko) 2021-09-17 2021-09-17 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20240060799A true KR20240060799A (ko) 2024-05-08

Family

ID=85603029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247009468A KR20240060799A (ko) 2021-09-17 2021-09-17 디스플레이 장치

Country Status (2)

Country Link
KR (1) KR20240060799A (ko)
WO (1) WO2023042946A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5676279B2 (ja) * 2009-02-02 2015-02-25 日本碍子株式会社 粒子の固着方法及び粒子固着体の製造方法
KR20110076191A (ko) * 2009-12-29 2011-07-06 주식회사 하이닉스반도체 반도체 패키지 제조용 접착 필름 및 이를 이용한 반도체 패키지의 제조방법
KR20190075869A (ko) * 2019-06-11 2019-07-01 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200026775A (ko) * 2019-11-28 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200026845A (ko) * 2020-02-20 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
WO2023042946A1 (ko) 2023-03-23

Similar Documents

Publication Publication Date Title
US20220415859A1 (en) Display device using micro led, and manufacturing method therefor
US20220367757A1 (en) Display device using micro-leds and method for manufacturing same
US20220416125A1 (en) Display apparatus using micro led and manufacturing method therefor
TW202011629A (zh) 微發光二極體顯示面板
KR20190099149A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20240060799A (ko) 디스플레이 장치
KR20200019501A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
KR102682779B1 (ko) 기판
EP4383336A1 (en) Display device
KR20240047364A (ko) 디스플레이 장치
EP4391093A1 (en) Semiconductor light emitting element and display device
KR20240090424A (ko) 디스플레이 장치
KR20240090975A (ko) 디스플레이 장치
KR20240073946A (ko) 디스플레이 제조 장치
KR20240046784A (ko) 디스플레이 장치
KR20240073373A (ko) 기판
EP4401135A1 (en) A semiconductor light emitting device and a display device
KR102668393B1 (ko) 디스플레이 화소용 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치
KR20240035866A (ko) 디스플레이 장치
US20240047506A1 (en) Light-emitting element and display device
US20240038823A1 (en) Semiconductor light emitting device package and a display device
KR20240065862A (ko) 반도체 발광 소자를 포함하는 디스플레이 장치
KR20240050446A (ko) 반도체 발광 소자 및 디스플레이 장치
KR20230154704A (ko) 본딩 장치
KR20240093642A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination