KR20240057883A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20240057883A
KR20240057883A KR1020220138645A KR20220138645A KR20240057883A KR 20240057883 A KR20240057883 A KR 20240057883A KR 1020220138645 A KR1020220138645 A KR 1020220138645A KR 20220138645 A KR20220138645 A KR 20220138645A KR 20240057883 A KR20240057883 A KR 20240057883A
Authority
KR
South Korea
Prior art keywords
sub
region
floating diffusion
pixel
transistor
Prior art date
Application number
KR1020220138645A
Other languages
English (en)
Inventor
임정욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220138645A priority Critical patent/KR20240057883A/ko
Priority to US18/315,982 priority patent/US20240234452A9/en
Publication of KR20240057883A publication Critical patent/KR20240057883A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Glass Compositions (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Photoreceptors In Electrophotography (AREA)

Abstract

개선된 이미지 품질을 갖는 이미지 센서가 제공된다. 일 실시예에 따른 이미지 센서는 제1 광전 변환 영역, 제1 플로팅 확산 영역 및 제1 광전 변환 영역에 축적된 전하를 제1 플로팅 확산 영역으로 전달하는 제1 전송 트랜지스터를 포함하는 제1 서브 픽셀, 및 제1 서브 픽셀에 인접 배치되며, 제2 광전 변환 영역, 제2 플로팅 확산 영역 및 제2 광전 변환 영역에 축적된 전하를 제2 플로팅 확산 영역으로 전달하는 제2 전송 트랜지스터를 포함하는 제2 서브 픽셀을 포함하되, 제1 서브 픽셀은 제2 서브 픽셀보다 넓은 면적을 갖고, 제1 광전 변환 영역은 전하의 이동을 부분적으로 차단하도록 구성된 전위 레벨 컨트롤러에 의해 구획된 제1 서브 영역 및 제2 서브 영역을 포함하고, 제1 전송 트랜지스터는 제1 서브 영역에 축적된 전하를 제1 플로팅 확산 영역으로 전달하는 된 제1 서브 전송 트랜지스터 및 제2 서브 영역에 축적된 전하를 제1 플로팅 확산 영역으로 전달하는 제2 서브 전송 트랜지스터를 포함한다.

Description

이미지 센서{Image sensor}
본 발명은 이미지 센서에 관한 것이다.
이미지 감지 장치(image sensing device)는 광학 센서를 이용하여 이미지를 감지하는 장치이다. 이미지 감지 장치는 이미지 센서를 포함한다. 이미지 센서의 유형 중 하나는 CMOS 이미지 센서이다. CMOS 이미지 센서는 2차원적으로 배열된 복수개의 픽셀(PX)들을 구비할 수 있다. 픽셀(PX)들 각각은 포토 다이오드(photodiode, PD)를 포함할 수 있다. 포토다이오드는 입사되는 광을 전기 신호로 변환하는 역할을 할 수 있다.
최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, 스마트폰, 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로봇, 차량 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
본 발명이 해결하고자 하는 과제는 개선된 이미지 품질을 갖는 이미지 센서를 제공하는 것이다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제는 아래의 기재로부터 해당 기술 분야의 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 이미지 센서는 제1 광전 변환 영역, 제1 플로팅 확산 영역 및 상기 제1 광전 변환 영역에 축적된 전하를 상기 제1 플로팅 확산 영역으로 전달하는 제1 전송 트랜지스터를 포함하는 제1 서브 픽셀, 및 상기 제1 서브 픽셀에 인접 배치되며, 제2 광전 변환 영역, 제2 플로팅 확산 영역 및 상기 제2 광전 변환 영역에 축적된 전하를 상기 제2 플로팅 확산 영역으로 전달하는 제2 전송 트랜지스터를 포함하는 제2 서브 픽셀을 포함하되, 상기 제1 서브 픽셀은 상기 제2 서브 픽셀보다 넓은 면적을 갖고, 상기 제1 광전 변환 영역은 전하의 이동을 부분적으로 차단하도록 구성된 전위 레벨 컨트롤러에 의해 구획된 제1 서브 영역 및 제2 서브 영역을 포함하고, 상기 제1 전송 트랜지스터는 상기 제1 서브 영역에 축적된 전하를 상기 제1 플로팅 확산 영역으로 전달하는 된 제1 서브 전송 트랜지스터 및 상기 제2 서브 영역에 축적된 전하를 상기 제1 플로팅 확산 영역으로 전달하는 제2 서브 전송 트랜지스터를 포함한다.
상기 과제를 해결하기 위한 다른 실시예에 따른 이미지 센서는 서로 대향하는 제1 면과 제2 면을 포함하는 기판; 상기 기판을 상기 제1 면으로부터 상기 제2 면으로 관통하여 제1 서브 픽셀 영역과 제2 서브 픽셀 영역을 구획하는 픽셀 분리막; 상기 기판 내의 상기 제1 서브 픽셀 영역 내에 배치된 제1 광전 변환 영역과 제1 플로팅 확산 영역; 상기 기판 내의 상기 제2 서브 픽셀 영역 내에 배치된 제2 광전 변환 영역과 제2 플로팅 확산 영역; 전하의 이동을 부분적으로 차단하도록 구성된 전위 레벨 컨트롤러로서, 상기 기판 내에 배치되며, 상기 제1 광전 변환 영역을 제1 서브 영역과 제2 서브 영역으로 구획하는 전위 레벨 컨트롤러; 및 상기 기판 상에 배치된 전송 게이트로서, 상기 제1 서브 영역 상에 배치되어 상기 제1 서브 영역과 상기 제1 플로팅 확산 영역의 전기적 연결을 제어하는 제1 서브 전송 게이트, 상기 제2 서브 영역 상에 배치되어 상기 제2 서브 영역과 상기 제1 플로팅 확산 영역의 전기적 연결을 제어하는 제2 서브 전송 게이트 및 상기 제2 서브 픽셀 영역 상에 배치되어 상기 제2 광전 변환 영역과 상기 제2 플로팅 확산 영역의 전기적 연결을 제어하는 제2 전송 게이트를 포함하는 전송 게이트를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 일 실시예에 이미지 감지 장치의 블록도이다.
도 2는 일 실시예에 따른 이미지 센서의 적층 구조를 나타낸 개략적인 사시도이다.
도 3은 다른 실시예에 따른 이미지 센서의 적층 구조를 나타낸 개략적인 사시도이다.
도 4는 일 실시예에 따른 이미지 센서의 블록도이다.
도 5는 몇몇 실시예에 따른 이미지 센서의 픽셀의 개략적인 부분 배치도이다.
도 6은 일 실시예에 따른 일 픽셀의 배치도이다.
도 7은 도 6의 VII-VII'선을 따라 자른 단면도이다.
도 8은 도 6의 VIII-VIII'선을 따라 자른 단면도이다.
도 9는 일 실시예에 따른 전위 레벨 컨트롤러에 의해 분할된 제1 서브 픽셀의 전위 레벨을 나타낸 도면이다.
도 10 내지 도 13은 일 실시예에 따른 픽셀의 광 센싱 과정에서의 전하 이동을 설명하기 위한 도면들이다.
도 14 및 도 15는 고조도 상태에서의 일 실시예에 따른 픽셀의 광 센싱 과정에서의 전하 이동을 설명하기 위한 도면들이다.
도 16은 고조도 상태에서의 다른 실시예에 따른 픽셀의 광 센싱 과정에서의 전하 이동을 설명하기 위한 도면이다.
도 17은 일 실시예에 따른 픽셀의 회로도이다.
도 18은 도 17의 회로 구조를 갖는 일 픽셀에 대한 일 실시예에 따른 동작을 설명하기 위한 예시적인 타이밍도이다.
도 19는 도 17의 회로 구조를 갖는 일 픽셀에 대한 다른 실시예에 따른 동작을 설명하기 위한 예시적인 타이밍도이다.
도 20은 도 17의 회로 구조를 갖는 일 픽셀에 대한 또 다른 실시예에 따른 동작을 설명하기 위한 예시적인 타이밍도이다.
도 21은 다른 실시예에 따른 일 픽셀의 배치도이다.
도 22는 또 다른 실시예에 따른 일 픽셀의 배치도이다.
도 23은 도 22의 일 픽셀의 회로도이다.
도 24는 또 다른 실시예에 따른 일 픽셀의 배치도이다.
도 25는 도 24의 일 픽셀의 회로도이다.
도 26 및 도 27은 몇몇 실시예들에 따른 일 픽셀의 배치도이다.
도 28은 또 다른 실시예에 따른 일 픽셀의 배치도이다.
도 29는 도 26의 XXIX-XXIX'선을 따라 자른 단면도이다.
도 30은 또 다른 실시예에 따른 일 픽셀의 단면도이다.
도 31은 몇몇 실시예에 따른 이미지 센서를 포함하는 차량에 대한 도면이다.
이하, 첨부된 도면을 참조하여 다양한 실시예들을 설명하도록 한다.
도 1은 일 실시예에 이미지 감지 장치의 블록도이다.
도 1을 참조하면, 이미지 센싱 장치(1)는 이미지 센서(10)와 이미지 신호 프로세서(900)를 포함할 수 있다.
이미지 센서(10)는 빛을 이용하여 센싱 대상의 이미지를 센싱하여, 픽셀(PX) 신호(SIG_PX)를 생성할 수 있다. 생성된 픽셀(PX) 신호(SIG_PX)는 예를 들어, 디지털 신호일 수 있지만, 이에 제한되는 것은 아니다. 또한, 픽셀(PX) 신호(SIG_PX)는 특정 신호 전압 또는 리셋 전압 등을 포함할 수도 있다. 픽셀(PX) 신호(SIG_PX)는 이미지 신호 프로세서(900)에 제공되어 처리될 수 있다.
이미지 센서(10)는 컨트롤 레지스터 블록(1110), 타이밍 제네레이터(1120), 로우(row) 드라이버(1130), 픽셀 어레이(PA), 리드아웃 회로(1150), 램프신호 생성기(1160), 및 버퍼부(1170)를 포함할 수 있다.
컨트롤 레지스터 블록(1110)은 이미지 센서(10)의 동작을 전체적으로 제어할 수 있다. 컨트롤 레지스터 블록(1110)은 타이밍 제네레이터(1120), 램프신호 생성기(1160) 및 버퍼부(1170)에 직접적으로 동작 신호를 전송할 수 있다.
타이밍 제네레이터(1120)는 이미지 센서(10)의 여러 구성 요소들의 동작 타이밍의 기준이 되는 신호를 발생할 수 있다. 타이밍 제네레이터(1120)에서 발생된 동작 타이밍 기준 신호는 로우 드라이버(1130), 리드아웃 회로(1150), 램프신호 생성기(1160) 등에 전달될 수 있다.
램프신호 생성기(1160)는 리드아웃 회로(1150)에 사용되는 램프 신호를 생성하고 전송할 수 있다. 리드아웃 회로(1150)는 상관 이중 샘플러(CDS), 비교기 등을 포함할 수 있는데, 램프신호 생성기(1160)는 상관 이중 샘플러(CDS), 비교기 등에 사용되는 램프 신호를 생성하고 전송할 수 있다.
버퍼부(1170)는 외부로 제공할 픽셀(PX) 신호(SIG_PX)를 임시적으로 저장하며, 픽셀(PX) 신호(SIG_PX)를 외부 메모리 또는 외부 장치로 전송하는 역할을 할 수 있다. 버퍼부(1170)는 DRAM 또는 SRAM과 같은 메모리를 포함할 수 있다.
픽셀 어레이(PA)는 외부 이미지를 센싱할 수 있다. 픽셀 어레이(PA)는 복수의 픽셀(PX)(또는 단위 픽셀(PX))을 포함할 수 있다. 로우 드라이버(1130)는 픽셀 어레이(PA)의 로우(row)를 선택적으로 활성화시킬 수 있다.
리드아웃 회로(1150)는 픽셀 어레이(PA)로부터 제공받은 픽셀(PX) 신호를 샘플링하고, 이를 램프 신호와 비교한 후, 비교 결과를 바탕으로 아날로그 이미지 신호(데이터)를 디지털 이미지 신호(데이터)로 변환할 수 있다.
이미지 신호 프로세서(900)는 이미지 센서(10)의 버퍼부(1170)로부터 출력된 픽셀(PX) 신호(SIG_PX)를 수신하고 수신된 픽셀(PX) 신호(SIG_PX)를 디스플레이에 용이하도록 가공하거나 처리할 수 있다. 이미지 신호 프로세서(900)는 이미지 센서(10)와 물리적으로 서로 분리되어 배치될 수 있다. 예를 들어, 이미지 센서(10)가 제1 칩에 탑재되고, 이미지 신호 프로세서(900)가 제2 칩에 탑재되어 소정의 인터페이스를 통해 서로 통신할 수 있다. 그러나, 실시예들이 이에 제한되는 것은 아니며, 이미지 센서(10)와 이미지 신호 프로세서(900)는 하나의 패키지, 예컨대 MCP(multi-chip package)로 구현될 수도 있다.
상술한 것처럼, 이미지 센서는 하나의 칩으로 제공될 수 있다. 예를 들어 상술한 모든 기능 블록들이 하나의 칩 내에서 구현될 수 있다. 그러나, 실시예가 이에 제한되는 것은 아니며, 복수의 칩에 기능 블록들이 나뉘어 제공될 수도 있다. 이미지 센서가 복수의 칩으로 제공되는 경우 각 칩들은 적층될 수 있다. 이하에서, 예시적인 이미지 센서의 칩 적층 구조에 대해 설명한다.
도 2는 일 실시예에 따른 이미지 센서의 적층 구조를 나타낸 개략적인 사시도이다. 도 2에서는 제1 방향(X), 제2 방향(Y) 및 제3 방향(Z)이 정의되어 있다. 제1 방향(X), 제2 방향(Y) 및 제3 방향(Z)은 상호 교차한다. 예를 들어, 제1 방향(X), 제2 방향(Y) 및 제3 방향(Z)은 서로 수직으로 교차할 수 있다. 제1 방향(X)과 제2 방향(Y)은 각각 수평 방향에 해당하고, 제3 방향(Z)은 수직 방향에 해당할 수 있다. 소자 내에서 제3 방향(Z)은 두께 방향 및/또는 깊이 방향을 나타낼 수 있다.
도 2를 참조하면, 이미지 센서(10)는 적층된 상부 칩(CHP1)과 하부 칩(CHP2)을 포함할 수 있다. 상부 칩(CHP1)은 픽셀 어레이(PA)를 포함할 수 있다. 하부 칩(CHP2)은 리드아웃 회로(1150)를 포함하는 아날로그 영역과 로직 영역(LC)을 포함할 수 있다. 하부 칩(CHP2)은 상부 칩(CHP1)의 하부에 배치되고, 상부 칩(CHP1)에 전기적으로 연결될 수 있다. 하부 칩(CHP2)은 상부 칩(CHP1)으로부터 픽셀(PX) 신호를 수신할 수 있고, 로직 영역(LC)은 해당 픽셀(PX) 신호를 수신할 수 있다.
하부 칩(CHP2)의 로직 영역(LC)에는 로직 소자들이 배치될 수 있다. 로직 소자들은 픽셀(PX)들로부터의 픽셀(PX) 신호를 처리하기 위한 회로들을 포함할 수 있다. 예를 들어 로직 소자들은 도 1의 컨트롤 레지스터 블록(1110), 타이밍 제네레이터(1120), 로우(row) 드라이버(1130), 리드아웃 회로(1150), 램프신호 생성기(1160) 등을 포함할 수 있다.
도 3은 다른 실시예에 따른 이미지 센서의 적층 구조를 나타낸 개략적인 사시도이다. 도 3의 실시예는 이미지 센서(11)가 메모리 칩(CHP3)을 더 포함하는 점에서 도 2의 실시예와 차이가 있다.
구체적으로 설명하면, 도 3에 도시된 바와 같이, 이미지 센서(11)는 상부 칩(CHP1), 하부 칩(CHP2) 및 메모리 칩(CHP3)을 포함할 수 있다. 상부 칩(CHP1), 하부 칩(CHP2) 및 메모리 칩(CHP3)은 제3 방향(Z)을 따라서 순차적으로 적층될 수 있다. 메모리 칩(CHP3)은 하부 칩(CHP2)의 하부에 배치될 수 있다. 메모리 칩(CHP3)은 메모리 장치를 포함할 수 있다. 예를 들어, 메모리 칩(CHP3)은 DRAM, SRAM 등의 휘발성 메모리 장치를 포함할 수 있다. 메모리 칩(CHP3)은 상부 칩(CHP1) 및 하부 칩(CHP2)으로부터 신호를 전달받아, 메모리 장치를 통하여 신호를 처리할 수 있다. 메모리 칩(CHP3)을 포함하는 이미지 센서(11)는 3 스택 이미지 센서에 해당될 수 있다.
이하, 이미지 센서의 픽셀 어레이(PA)에 대해 더욱 구체적으로 설명한다. 도 4는 일 실시예에 따른 이미지 센서의 블록도이다.
도 4를 참조하면, 픽셀 어레이(PA)는 복수의 픽셀(PX)들을 포함할 수 있다. 픽셀(PX)은 빛을 수신하여 하나의 픽셀(PX)에 해당하는 이미지를 출력하는 센싱 기본 단위일 수 있다. 각 픽셀(PX)은 복수의 서브 픽셀을 포함할 수 있다. 각 서브 픽셀은 광전 변환부를 구비할 수 있다. 복수의 서브 픽셀 중 적어도 일부는 복수의 서브 영역을 포함할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
복수의 픽셀(PX)들은 복수의 로우(row)와 복수의 컬럼(column)을 갖는 2차원 행렬 형상으로 배열될 수 있다. 설명의 편의상 로우는 도 4에서 제1 방향(X)으로 연장하는 배열을, 컬럼은 제2 방향(Y)으로 연장하는 배열을 지칭하지만, 로우와 컬럼이 지칭하는 배열은 서로 뒤바뀔 수도 있다. 또, 도면에서는 로우와 컬럼의 교차에 의해 이루어지는 평면 형상이 직사각 행렬 형상인 경우를 예시하였지만, 픽셀(PX) 배열이 갖는 행렬 형상은 다양하게 변형가능하다. 예를 들어, 로우 또는 컬럼의 연장 방향이 직선이 아닌 지그재그 형상일 수도 있고, 이웃하는 로우/컬럼에 위치하는 픽셀(PX)들이 서로 엇갈리도록 배치될 수도 있다.
로우 드라이버(1130)에는 복수의 구동 신호선(DRS)들이 연결된다. 복수의 구동 신호선(DRS)들은 로우 연장 방향(즉, 제1 방향(X))을 따라 연장할 수 있다. 복수의 구동 신호선(DRS)들은 픽셀(PX)이 배치된 유효 영역인 픽셀 어레이(PA)의 활성 영역을 제1 방향(X)으로 가로지를 수 있다. 복수의 구동 신호선(DRS)들은 로우 드라이버로부터 제공받은 구동 신호를 픽셀(PX)들에 전달할 수 있다. 구동 신호는 예를 들어, 선택 신호, 리셋 신호, 전송 신호 등을 포함할 수 있다.
일 실시예에서, 동일한 로우에 위치하는 픽셀(PX)들은 동일한 구동 신호선(DRS)에 연결될 수 있다. 또, 서로 다른 로우에 위치하는 픽셀(PX)들은 서로 다른 구동 신호선(DRS)들에 연결될 수 있다. 그러나, 실시예가 이에 제한되는 것은 아니며, 동일한 로우에 위치하는 픽셀(PX)들이 서로 다른 구동 신호선(DRS)에 연결되거나, 2 이상의 로우에 위치하는 픽셀(PX)들이 동일한 구동 신호선(DRS)에 연결될 수도 있다.
리드아웃 회로(1150)에는 복수의 출력 신호선(COL)이 연결될 수 있다. 복수의 출력 신호선(COL)은 컬럼 연장 방향(즉, 제2 방향(Y))을 따라 연장할 수 있다. 복수의 출력 신호선(COL)은 픽셀 어레이(PA)의 활성 영역을 제2 방향(Y)으로 가로지를 수 있다. 복수의 출력 신호선(COL)들은 픽셀(PX)들로부터 제공받은 출력 신호를 리드아웃 회로(1150)에 전달할 수 있다.
일 실시예에서, 동일한 컬럼에 위치하는 픽셀(PX)들은 동일한 출력 신호선(COL)에 연결될 수 있다. 또, 서로 다른 컬럼에 위치하는 픽셀(PX)들은 서로 다른 출력 신호선(COL)들에 연결될 수 있다. 그러나, 실시예가 이에 제한되는 것은 아니며, 동일한 컬럼에 위치하는 픽셀(PX)들이 서로 다른 출력 신호선(COL)에 연결되거나, 2 이상의 컬럼에 위치하는 픽셀(PX)들이 동일한 출력 신호선(COL)에 연결될 수도 있다.
도 5는 몇몇 실시예에 따른 이미지 센서의 픽셀의 개략적인 부분 배치도이다.
도 5를 참조하면, 픽셀(PX)은 제1 서브 픽셀(SPX1)과 제2 서브 픽셀(SPX2)을 포함할 수 있다. 하나의 픽셀(PX) 내에 포함된 복수의 서브 픽셀(SPX1, SPX2)은, 이에 제한되는 것은 아니지만, 상이한 면적을 가질 수 있다. 예를 들어, 제1 서브 픽셀(SPX1)이 제2 서브 픽셀(SPX2)보다 더 넓은 면적을 가질 수 있다.
일 실시예에서, 제1 서브 픽셀(SPX1)은 8각형 형상이고, 제2 서브 픽셀(SPX2)은 4각형 형상일 수 있다. 제2 서브 픽셀(SPX2)은 제1 서브 픽셀(SPX1)의 8개의 에지 중 하나의 에지에 인접하여 배치될 수 있다. 제1 서브 픽셀(SPX1)의 일 에지와 제2 서브 픽셀(SPX2)의 일 에지는 서로 접촉할 수 있지만, 이에 제한되지 않는다.
도 6은 일 실시예에 따른 일 픽셀의 배치도이다.
도 5 및 도 6을 참조하면, 각 픽셀(PX)들은 픽셀 분리막(PIL)에 의해 분리될 수 있다. 일 실시예에서, 픽셀 분리막(PIL)은 절연 물질을 포함하며 기판을 관통하는 관통형 분리 절연막일 수 있다. 또한, 하나의 픽셀 내의 제1 서브 픽셀(SPX1)과 제2 서브 픽셀(SPX2) 또한 픽셀 분리막(PIL)에 의해 서로 분리되어 있을 수 있다. 평면도상 픽셀 분리막(PIL)에 의해 정의되는 제1 서브 픽셀(SPX1)(SPX1)의 면적은 제2 서브 픽셀(SPX2)(SPX2)의 면적보다 클 수 있다.
제1 서브 픽셀(SPX1)과 제2 서브 픽셀(SPX2)은 각각 광전 변환 영역(LEC1, LEC2)을 포함할 수 있다. 제1 서브 픽셀(SPX1)은 평면도상 픽셀 분리막(PIL)에 의해 완전히 둘러싸인 제1 광전 변환 영역(LEC1)을 포함할 수 있다. 제2 서브 픽셀(SPX2)은 평면도상 픽셀 분리막(PIL)에 의해 완전히 둘러싸인 제2 광전 변환 영역(LEC2)을 포함할 수 있다. 평면도상 제1 광전 변환 영역(LEC1)은 제2 광전 변환 영역(LEC2)에 비해 넓은 면적을 가질 수 있다.
도시된 바와 같이 제1 광전 변환 영역(LEC1)과 제2 광전 변환 영역(LEC2)은 픽셀 분리막(PIL)에 의해 분리될 수 있다. 따라서, 제1 서브 픽셀(SPX1)의 제1 광전 변환 영역(LEC1)에 생성된 전하와 제2 서브 픽셀(SPX2)의 제2 광전 변환 영역(LEC2)에 생성된 전하는 서로 섞이지 않을 수 있다. 후술하는 바와 같이 제1 서브 픽셀(SPX1)과 제2 서브 픽셀(SPX2)은 별도의 개별 전송 트랜지스터(TST)를 포함하므로, 하나의 픽셀(PX) 내에서 픽셀 분리막(PIL)에 의해 구분된 제1 서브 픽셀(SPX1)과 제2 서브 픽셀(SPX2)에서 생성된 전하는 각각 독립적으로 센싱될 수 있다.
제1 서브 픽셀(SPX1)의 제1 광전 변환 영역(LEC1)은 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)을 포함할 수 있다. 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)은 전위 레벨 컨트롤러(ELC)에 의해 구분될 수 있다.
전위 레벨 컨트롤러(ELC)는 해당 위치의 전위 레벨을 조절하는 역할을 한다. 구체적으로, 전위 레벨 컨트롤러(ELC)는 해당 위치의 전위 레벨을 낮추어, 전위 레벨 컨트롤러(ELC)를 중심으로 전하의 이동을 부분적으로 차단하고, 부분적으로 허용하도록 할 수 있다.
전위 레벨 컨트롤러(ELC)에 의해 조절된 전위 레벨은 전하의 이동을 차단하는 픽셀 분리막(PIL)보다는 높은 수준의 전위를 유지할 수 있다. 이와 같은 구조에서 제1 서브 영역(SBR1)이나 제2 서브 영역(SBR2)에 충전되는 전하량이 특정 조건을 넘어서면, 일부의 전하가 전위 레벨 컨트롤러(ELC)를 넘어 이동할 수 있다. 즉, 전위 레벨 컨트롤러(ELC)는 전하량이 일정 수준 이하인 경우에는 전하의 이동을 차단하고, 전하량이 일정 수준을 넘어서면 전하의 이동을 허용하는 역할을 할 수 있다. 이와 같이 전위 레벨 컨트롤러(ELC)는 부분 분리막으로 기능할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
전위 레벨을 조절하는 전위 레벨 컨트롤러(ELC)는 다양한 형태로 구현될 수 있다. 일 실시예로 도 6에 도시된 것처럼, 전위 레벨 컨트롤러(ELC)은 픽셀 분리막(PIL)과 동일한 관통형 분리 절연막을 활용하여 구현될 수 있다.
예를 들어, 전위 레벨 컨트롤러(ELC)는 제1 서브 픽셀(SPX1)의 테두리에 위치하는 픽셀 분리막(PIL)으로부터 분지된 형상을 가질 수 있다. 즉, 전위 레벨 컨트롤러(ELC)의 일단은 픽셀 분리막(PIL)에 연결될 수 있다. 전위 레벨 컨트롤러(ELC)의 타단은 제1 광전 변환 영역(LEC1) 내부에 위치하며, 제1 서브 픽셀(SPX1)의 테두리에 위치하는 픽셀 분리막(PIL)과 이격될 수 있다.
일 실시예에서, 전위 레벨 컨트롤러(ELC)는 제1 세그먼트(ELC_SG1)와 제2 세그먼트(ELC_SG2)를 포함할 수 있다. 전위 레벨 컨트롤러(ELC)의 제1 세그먼트(ELC_SG1)와 제2 세그먼트(ELC_SG2)는 각각 제1 서브 픽셀(SPX1)의 서로 대향하는 에지에 위치하는 픽셀 분리막(PIL)으로부터 연장된 형상을 가질 수 있다.
예를 들어, 제1 서브 픽셀(SPX1)의 서로 대향하는 2개의 에지를 제1 에지와 제2 에지로 정의한다. 제1 에지와 제2 에지는 동일한 방향으로 연장할 수 있다. 예를 들어, 제1 서브 픽셀(SPX1)의 제1 에지와 제2 에지는 제1 방향(X)으로 연장할 수 있다.
전위 레벨 컨트롤러(ELC)의 제1 세그먼트(ELC_SG1)는 제1 서브 픽셀(SPX1)의 제1 에지에 놓이는 픽셀 분리막(PIL)의 중앙 부분에서 분지하여 제1 방향(X)에 수직한 방향인 제2 방향(Y)을 따라 제2 에지를 향해 연장할 수 있다. 제1 세그먼트(ELC_SG1)의 일단은 제1 에지에 놓이는 픽셀 분리막(PIL) 상에 놓이며 상호 연결될 수 있다.
전위 레벨 컨트롤러(ELC)의 제2 세그먼트(ELC_SG2)는 제1 서브 픽셀(SPX1)의 제2 에지에 놓이는 픽셀 분리막(PIL)의 중앙 부분에서 분지하여 제2 방향(Y)을 따라 제1 에지를 향해 연장할 수 있다. 제2 세그먼트(ELC_SG2)의 일단은 제2 에지에 놓이는 픽셀 분리막(PIL) 상에 놓이며 상호 연결될 수 있다. 설명의 편의상 제1 세그먼트(ELC_SG1)의 연장 방향과 제2 세그먼트(ELC_SG2)의 연장 방향을 모두 제2 방향(Y)으로 지칭하지만, 분지점을 기준으로 한 이들의 연장 방향은 서로 정반대일 수 있다.
제1 세그먼트(ELC_SG1)의 타단과 제2 세그먼트(ELC_SG2)의 타단은 서로 이격될 수 있다. 일 실시예에서, 제1 세그먼트(ELC_SG1)의 타단과 제2 세그먼트(ELC_SG2)의 타단은 제1 플로팅 확산 영역(FD1)과 비중첩하며, 제1 플로팅 확산 영역(FD1)을 기준으로 제2 방향으로 반대편에 위치할 수 있다. 제2 세그먼트(ELC_SG2)는 제1 세그먼트(ELC_SG1)의 연장선 상에 놓일 수 있지만 이에 제한되는 것은 아니다.
전위 레벨 컨트롤러(ELC)의 제1 세그먼트(ELC_SG1)와 제2 세그먼트(ELC_SG2)에 의해 제1 광전 변환 영역(LEC)은 2개의 서브 영역으로 구분될 수 있다. 즉, 전위 레벨 컨트롤러(ELC)는 제1 광전 변환 영역(LEC)을 평면도상 예컨대 좌우 방향으로 분할할 수 있다.
전위 레벨 컨트롤러(ELC)의 제1 방향(X) 일측은 제1 광전 변환 영역(LEC)의 제1 서브 영역(SBR1)으로, 제1 방향(X) 타측은 제1 광전 변환 영역(LEC1)의 제2 서브 영역(SBR2)으로 지칭될 수 있다. 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)의 면적은 동일할 수 있지만, 이에 제한되는 것은 아니다. 제1 광전 변환 영역(LEC1)은 제1 세그먼트(ELC_SG1)와 제2 세그먼트(ELC_SG2)를 통해 각 서브 영역(SBR1, SBR2)이 물리적으로 분리된 분리 구간(CLS)을 포함하며, 나아가 제1 세그먼트(ELC_SG1)와 제2 세그먼트(ELC_SG2)의 이격 영역을 통해 물리적으로 연결된 연결 구간(CNN)을 더 포함할 수 있다. 이처럼 제1 광전 변환 영역(LEC1)이 분리 구간(CLS)과 연결 구간(CNN)을 모두 포함함에 따라, 제1 광전 변환 영역(LEC1)은 전위 레벨 허들을 가질 수 있다.
제1 서브 픽셀(SPX1)과 제2 서브 픽셀(SPX2)은 광전 변환 영역(LEC1, LEC2) 외에 플로팅 확산 영역(FD1, FD2)을 더 포함할 수 있다. 제1 서브 픽셀(SPX1)은 제1 플로팅 확산 영역(FD1)을 포함하며, 제2 서브 픽셀(SPX2)은 제2 플로팅 확산 영역(FD2)을 포함할 수 있다. 제1 플로팅 확산 영역(FD1)은 제1 서브 픽셀(SPX1)의 제1 광전 변환 영역(LEC1)에 중첩하고, 제2 플로팅 확산 영역(FD2)은 제2 서브 픽셀(SPX2)의 제2 광전 변환 영역(LEC2)에 중첩할 수 있지만, 실시예가 이에 제한되는 것은 아니다. 제1 플로팅 확산 영역(FD1)과 제2 플로팅 확산 영역(FD2)은 물리적으로 이격되도록 배치될 수 있다.
제1 서브 픽셀(SPX1)과 제2 서브 픽셀(SPX2)은 광전 변환 영역(LEC1, LEC2)에서 생성된 전하를 플로팅 확산 영역(FD1, FD2)으로 전송하는 전송 게이트를 포함할 수 있다. 제1 서브 픽셀(SPX1)은 제1 광전 변환 영역(LEC1)에서 생성된 전하를 제1 플로팅 확산 영역(FD1)으로 전송하는 제1 전송 게이트(TG1)를 포함하고, 제2 서브 픽셀(SPX2)은 제2 광전 변환 영역(LEC2)에서 생성된 전하를 제2 플로팅 확산 영역(FD2)으로 전송하는 제2 전송 게이트(TG2)를 포함할 수 있다.
제1 전송 게이트(TG1)는 제1 광전 변환 영역(LEC1)의 제1 서브 영역(SBR1)에 중첩하는 제1 서브 전송 게이트(TG1_S1)와 제1 광전 변환 영역(LEC2)의 제2 서브 영역(SBR2)에 중첩하는 제2 서브 전송 게이트(TG1_S2)를 포함할 수 있다. 제1 전송 게이트(TG1)의 제1 서브 전송 게이트(TG1_S1)는 주로 제1 서브 영역(SBR1)에서 생성된 전하를 제1 플로팅 확산 영역(FD1)으로 전송하도록 구성되고, 제1 전송 게이트(TG2)의 제2 서브 전송 게이트(TG1_S2)는 주로 제2 서브 영역(SBR2)에서 생성된 전하를 제1 플로팅 확산 영역(FD1)으로 전송하도록 구성될 수 있다. 제1 서브 전송 게이트(TG1_S1)를 포함하는 제1 서브 전송 트랜지스터(도 17의 "TST1_S1" 참조)와 제2 서브 전송 게이트(TG1_S2)를 포함하는 제2 서브 전송 트랜지스터(도 17의 "TST2_S2" 참조)는 일단에 제1 플로팅 확산 영역(FD1)이 연결될 수 있다. 즉, 제1 서브 전송 트랜지스터(TST1_S1)와 제2 서브 전송 트랜지스터(TST1_S2)는 하나의 플로팅 확산 영역을 공유할 수 있다.
제2 전송 게이트(TG2)를 포함하는 제2 전송 트랜지스터(도 17의 "TST2" 참조)는 일단에 제2 플로팅 확산 영역(FD2)이 연결될 수 있다.
제1 서브 전송 게이트(TG1_S1), 제2 서브 전송 게이트(TG1_S2) 및 제2 전송 게이트(TG2)는 각각 별도의 스캔 신호(또는 전송 신호)를 인가받도록 구성될 수 있다. 예를 들어, 제1 서브 전송 게이트(TG1_S1)는 제1 스캔 라인인 제1 서브 전송 라인(SCL11)에 연결되어 제1 서브 전송 신호(TS1_S1)를 인가받고, 제2 서브 전송 게이트(TG1_S2)는 제2 스캔 라인인 제2 서브 전송 라인(SCL12)에 연결되어 제2 서브 전송 신호(TS1_S2)를 인가받고, 제2 전송 게이트(TG2)는 제3 스캔 라인인 제2 전송 라인(SCL12)에 연결되어 제2 전송 신호(TS2)를 인가받을 수 있다. 그에 따라, 제1 서브 전송 트랜지스터(TST1_S1), 제2 서브 전송 트랜지스터(TST1_S2) 및 제2 전송 트랜지스터(TST2)는 각각 별도의 타이밍에 따라 독립적으로 동작할 수 있다.
제2 광전 변환 영역(LEC1)에 연결된 제2 전송 트랜지스터(TST2)와 제1 광전 변환 영역(LEC1)에 연결된 제1 서브 전송 트랜지스터(TST1_S1) 및 제2 서브 전송 트랜지스터(TST1_S2)가 각각 독립적으로 구동됨에 따라, 이미지 센서는 저조도에서 고조도에 이르는 넓은 다이내믹 레인지를 가질 수 있다. 또, 제1 광전 변환 영역(LEC1)의 각 서브 영역(SBR1, SBR2)을 주로 담당하는 제1 서브 전송 트랜지스터(TST1_S1)와 제2 서브 전송 트랜지스터(TST1_S2)가 개별 구동됨에 따라 서브 영역(SBR1, SBR2)별로 입사된 광량의 차이를 센싱할 수 있고, 그 결과를 토대로 오토 포커싱 기능을 구현할 수 있다. 이에 대한 상세한 설명은 후술된다.
제1 광전 변환 영역(LEC1)은 제1 전송 게이트(TG1) 및 제1 플로팅 확산 영역(FD1)과 중첩하고, 제2 광전 변환 영역(LEC2)은 제2 전송 게이트(TG2) 및 제2 플로팅 확산 영역(FD2)과 중첩할 수 있다. 제1 서브 전송 게이트(TG1_S1)는 제1 서브 영역(SBR1)과 중첩하되, 제2 서브 영역(SBR2)과는 비중첩할 수 있다. 제2 서브 전송 게이트(TG1_S2)는 제2 서브 영역(SBR2)과는 중첩하되, 제1 서브 영역(SBR1)과는 비중첩할 수 있다. 제1 플로팅 확산 영역(FD1)은 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2) 모두와 중첩할 수 있다. 즉, 제1 플로팅 확산 영역(FD1)은 제1 서브 영역(SBR1)으로부터 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)의 경계를 넘어 제2 서브 영역(SBR2)에까지 연장될 수 있다. 제1 서브 전송 게이트(TG1_S1)와 제2 서브 전송 게이트(TG1_S2)는 제1 플로팅 확산 영역(FD1)을 사이에 두고 대향할 수 있다.
도 7은 도 6의 VII-VII'선을 따라 자른 단면도이다. 도 8은 도 6의 VIII-VIII'선을 따라 자른 단면도이다.
도 6 내지 도 8을 참조하면, 이미지 센서(10)에 포함된 픽셀(PX)은 기판(100)을 포함한다. 기판(100) 내에는 광전 변환 영역(LEC1, LEC2), 플로팅 확산 영역(FD1, FD2), 관통형 분리 절연막(THI)이 배치될 수 있다. 기판(100) 상에는 전송 게이트(TG1, TG2), 게이트 절연막(110) 및 게이트 스페이서(120)를 포함할 수 있다.
기판(100)은 반도체 기판일 수 있다. 예를 들어, 기판(100)은 벌크 실리콘 또는 SOI(silicon-on-insulator)일 수 있다. 기판(100)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘 게르마늄, 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있다. 기판(100)은 베이스 기판 상에 에피층이 형성된 것일 수도 있다.
기판(100)은 서로 반대되는 제1 면(100a) 및 제2 면(100b)을 포함할 수 있다. 이하의 실시예들에서, 경우에 따라 제1 면(100a)은 기판(100)의 전면(front side)으로 지칭되고, 제2 면(100b)은 기판(100)의 후면(back side)으로 지칭될 수 있다. 기판(100)의 제2 면(100b)은 광이 입사되는 수광면일 수 있다. 즉, 몇몇 실시예에 따른 이미지 센서는 후면 조사형(BSI) 이미지 센서일 수 있다.
몇몇 실시예에서, 기판(100)은 제1 도전형을 가질 수 있다. 예를 들어, 기판(100)은 p형 불순물(예를 들어, 붕소(B))을 포함할 수 있다. 이하의 실시예들에서 상기 제1 도전형은 p형인 것으로 설명되지만, 이는 예시적인 것일 뿐이고, 상기 제1 도전형은 n형일 수도 있음은 물론이다.
광전 변환 영역(LEC1, LEC2)은 기판(100) 내부에 배치될 수 있다. 광전 변환 영역(LEC1, LEC2)은 제1 면(100a)과 제2 면(100b)의 사이 공간에 위치할 수 있다. 광전 변환 영역(LEC1, LEC2)은 제1 면(100a)과 제2 면(100b)으로부터 각각 소정 거리 이격되어 배치될 수 있다.
광전 변환 영역(LEC1, LEC2)은 상기 제1 도전형과 다른 제2 도전형을 가질 수 있다. 이하의 실시예들에서, 상기 제2 도전형은 n형인 것으로 설명되지만, 이는 예시적인 것일 뿐이고, 상기 제2 도전형은 p형일 수도 있음은 물론이다. 광전 변환 영역(LEC1, LEC2)은 예를 들어, p형인 기판(100) 내에 n형 불순물(예를 들어, 인(P) 또는 비소(As))이 이온 주입되어 형성될 수 있다.
플로팅 확산 영역(FD1, FD2)은 기판(100) 내부에 배치될 수 있다. 플로팅 확산 영역(FD1, FD2)은 기판(100)의 제1 면(100a)에 인접하도록 배치될 수 있다. 제1 플로팅 확산 영역(FD1)은 제1 광전 변환 영역(LEC1)과 수직 방향(제3 방향(Z))으로 중첩하고, 제2 플로팅 확산 영역(FD2)은 제2 광전 변환 영역(LEC2)과 수직 방향(제3 방향(Z))으로 중첩할 수 있다. 제1 및 제2 플로팅 확산 영역(FD1, FD2)은 제3 방향(Z)(즉, 두께 방향)으로 제1 및 제2 광전 변환 영역(LEC1, LEC2)과 이격할 수 있지만 이에 제한되는 것은 아니다.
플로팅 확산 영역(FD1, FD2)은 상기 제2 도전형을 가질 수 있다. 예를 들어, 플로팅 확산 영역(FD1, FD2)은 p형인 기판(100) 내에 n형 불순물이 이온 주입되어 형성된 제1 불순물 영역일 수 있다.
몇몇 실시예에서, 플로팅 확산 영역(FD1, FD2)은 광전 변환 영역(LEC)보다 높은 불순물 농도로 상기 제2 도전형을 가질 수 있다. 예를 들어, 플로팅 확산 영역(FD)은 p형인 기판(100) 내에 고농도의 n형 불순물(n+)이 이온 주입되어 형성될 수 있다.
관통형 분리 절연막(THI)은 기판(100) 내부에 배치될 수 있다. 관통형 분리 절연막(THI)은 소자 분리막의 역할을 할 수 있다. 즉, 관통형 분리 절연막(THI)은 구획하는 영역간 전하의 드리프트를 차단할 수 있다.
관통형 분리 절연막(THI)은 평면도 상 서브 픽셀(SPX1, SPX2)의 경계 영역에 배치된 픽셀 분리막(PIL)과 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)의 경계에 배치된 전위 레벨 컨트롤러(CLS)를 포함할 수 있다.
픽셀 분리막(PIL)은 평면도 상 서브 픽셀(SPX1, SPX2)의 경계를 따라 연속적으로 배치될 수 있다. 평면도 상, 픽셀 분리막(PIL)은 격자 형상을 가질 수 있다. 전위 레벨 컨트롤러(ELC)는 상술한 것처럼 제1 세그먼트(ELC_SG1)와 제2 세그먼트(ELC_SG2)를 포함하며, 제1 광전 변환 영역(LEC1)의 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)이 완전히 소자 분리되지 않도록 평면도상 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)의 경계를 부분적으로 노출할 수 있다.
관통형 분리 절연막(THI)은 기판(100)의 제1 면(100a)으로부터 제2 면(100b)에까지 연장될 수 있다. 연장 방향을 기준으로, 관통형 분리 절연막(THI)의 일단은 기판(100)의 제1 면(100a)에, 타단은 기판(100)의 제2 면(100b)에 놓일 수 있다. 다시 말하면, 관통형 분리 절연막(THI)은 기판(100)을 제3 방향(Z)으로 관통하는 형상을 가질 수 있다.
관통형 분리 절연막(THI)은 기판(100)의 구성 물질을 제거한 후, 제거된 공간에 분리막 물질을 채움으로써 형성될 수 있다.
일 실시예에서, 관통형 분리 절연막(THI)은 배리어층(THI_B)과 필링층(THI_F)을 포함할 수 있다.
배리어층(THI_B)은 관통형 분리 절연막(THI)의 측벽을 이룰 수 있다. 배리어층(THI_B)은 고유전율 절연 물질을 포함할 수 있지만, 이에 제한되는 것은 아니다. 배리어층(THI_B)은 소정 공간을 정의하며, 그 공간 내에 필링층(THI_F)이 배치될 수 있다. 필링층(THI_F)은 갭필(gap-fill) 성능이 우수한 물질 예를 들어, 폴리 실리콘(poly-Si)을 포함할 수 있지만, 이에 제한되는 것은 아니다.
전송 게이트(TG1, TG2)는 기판(100)의 제1 면(100a) 상에 배치된다. 상술한 바와 같이, 전송 게이트(TG1, TG2)는 제1 서브 전송 게이트(TG1_S1), 제2 서브 전송 게이트(TG1_S2) 및 제2 전송 게이트(TG2)를 포함할 수 있고, 이들은 실질적으로 동일한 구조를 가질 수 있다. 예를 들어, 도면에 도시된 것처럼, 제1 서브 전송 게이트(TG1_S1), 제2 서브 전송 게이트(TG1_S2) 및 제2 전송 게이트(TG2)는 각각 부분적으로 기판(100) 내부에 매립되며 평면도상 복수의 게이트 전극부를 포함하는 수직형 다중형 게이트 구조, 예컨대 수직형 이중 게이트 구조를 가질 수 있다. 또, 도시하진 않았지만, 이미지 센서(10)는 리셋 게이트(도 17의 'RG'), 스위치 게이트(도 17의 'SW'), 연결 제어 게이트(도 17의 'DRG') 등과 같은 게이트들을 더 포함할 수 있고, 이들 게이트들도 도시된 전송 게이트(TG1, TG2)와 실질적으로 동일한 구조를 가질 수 있다. 그러나, 실시예들이 이에 제한되는 것은 아니며, 각 게이트들이 서로 다른 구조를 가질 수도 있다. 상기 다른 구조의 예로는 기판 내부에 매립되지 않는 수평형 게이트 구조, 게이트가 하나만 존재하는 단일형 게이트 구조 등을 들 수 있다. 수평형/수직형 게이트 구조와, 단일형/다중형 게이트는 서로 조합되어 적용될 수 있다.
기판(100)은 전송 게이트(TG1, TG2)를 수용하는 트렌치를 포함할 수 있다.
전송 게이트(TG1, TG2)는 예를 들어, 불순물이 도핑된 폴리 실리콘(poly Si), 코발트 실리사이드 등의 금속 실리사이드, 티타늄 질화물 등의 금속 질화물, 및 텅스텐, 구리 및 알루미늄 등의 금속 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
게이트 절연막(110)은 기판(100)의 제1 면(100a) 상에 배치될 수 있다. 게이트 절연막(110)은 전송 게이트(TG)와 기판(100) 사이에 배치될 수 있다. 게이트 절연막(110)은 기판(100)의 제1 면(100a) 상 뿐만 아니라, 기판(100)의 트렌치 상에도 형성될 수 있다. 게이트 절연막(110)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 탄질화물(SiCN) 및 실리콘 산화물보다 유전율이 작은 저유전율(low-k) 물질, 또는 실리콘 산화물보다 유전율이 큰 고유전율((high-k)) 물질 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
게이트 스페이서(120)는 전송 게이트(TG1, TG2)의 측면 상에 배치될 수 있다. 게이트 스페이서(120)는 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물(SiCN), 실리콘 산탄질화물(SiOCN), 실리콘 붕소질화물(SiBN), 실리콘 산붕소질화물(SiOBN), 실리콘 산탄화물(SiOC) 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 게이트 스페이서(120)는 생략될 수도 있다.
전송 게이트(TG1, TG2) 상부에는 제1 층간 절연막(130)이 배치될 수 있다. 제1 층간 절연막(130) 상에는 제1 배선층(WR1)이 배치될 수 있다. 몇몇 실시예에서, 이미지 센서(10)는 제1 배선층(WR1) 상의 제2 층간 절연막(140)과 제2 층간 절연막(140) 상의 제2 배선층(WR1)을 더 포함할 수 있다. 도 7 및 도 8의 단면도에서는 설명의 편의상 도 6의 평면도와는 무관하게 컨택과 배선(WR1, WR2)에 대한 도시가 추가되어 있다. 여기서의 컨택과 배선층(WR1, WR2)에 관한 도시는 단순히 이들의 적층 관계를 설명하기 위한 것이며, 반드시 도 6의 절단선과 일치하는 위치에 배치됨을 의미하는 것은 아니다.
제1 층간 절연막(130)과 제2 층간 절연막(140)은 각각 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 저유전율 물질 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
제1 배선층(WR1)과 제2 배선층(WR2)은 각각 알루미늄(Al), 구리(Cu), 텅스텐(W), 코발트(Co), 루테늄(Ru) 등을 포함할 수 있지만, 이에 제한되는 것은 아니다.
각 배선층(WR1, WR2)은 복수의 배선 또는 전극을 포함하며, 적어도 일부 배선(WR1, WR2)은 층간 절연막(130, 140)을 관통하는 비아를 통해 전송 게이트(TG1, TG2) 및 플로팅 확산 영역(FD1, FD2)과 연결될 수 있다.
제1 서브 전송 게이트(TG1_S1)에 제1 서브 전송 신호(TS1_S1)를 전송하는 제1 서브 전송 라인(SCL11), 제2 서브 전송 게이트(TG1_S2)에 제2 서브 전송 신호(TS1_S2)를 전송하는 제2 서브 전송 라인(SCL12) 및 제2 전송 게이트(TG2)에 제2 전송 신호(TS2)를 전송하는 제2 전송 라인(SCL2)은 각각 제1 배선층(WR1)과 제2 배선층(WR2) 중 어느 하나로 이루어질 수 있다. 도면에서는, 제1 서브 전송 라인(SCL11) 및 제2 전송 라인(SCL2)과 연결된 비아 전극은 제1 배선층(WR1)으로, 제2 서브 전송 라인(SCL12) 및 및 플로팅 확산 영역(FD1, FD2)과 연결된 비아 전극은 제2 배선층(WR2)으로 이루어진 경우를 예시하지만, 비아 전극 또는 배선 라인들은 그 밖에 다양한 배선층의 조합으로 이루어질 있다. 예를 들어, 하나의 배선층만으로 비아 전극들을 형성할 수도 있고, 3 이상의 배선층으로 비아 전극들을 형성할 수도 있다.
이미지 센서(10)는 기판(100)의 제2 면(100b) 상에 배치된 컬러 필터(170), 마이크로 렌즈(180), 그리드 패턴(160) 및 패시배이션층(150)을 더 포함할 수 있다.
구체적으로, 기판의 제2 면(100b) 상에는 패시배이션층(150)이 배치될 수 있다. 패시배이션층(150)은 예를 들어, 고유전율 절연 물질을 포함할 수 있다. 또한, 패시배이션층(150)은 비정질(amorphous) 결정 구조를 포함할 수 있다.
도면에서는 패시배이션층(150)이 하나의 층으로 이루어진 경우를 예시하였지만, 이에 제한되지 않는다. 다른 몇몇 실시예에서, 패시배이션층(150)은 평탄화층 및/또는 반사 방지층을 더 포함할 수 있다. 이 경우, 평탄화층은 예를 들어, 실리콘 산화막 계열의 물질, 실리콘 질화막 계열의 물질, 수지 또는 이들의 조합 중 적어도 하나를 포함할 수 있다. 반사 방지층은 고유전율 물질 예를 들어, 하프늄 산화물(HfO2)을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
컬러 필터(170)는 패시배이션층(150) 상에 배치될 수 있다. 컬러 필터(170)는 각각의 단위 픽셀(PX)에 대응되도록 배열될 수 있다. 예를 들어, 컬러 필터(170)는 제1 방향(X) 및 제2 방향(Y)에 의해 정의되는 평면에서 2차원적으로(예를 들어, 행렬 형태로) 배열될 수 있다.
컬러 필터(170)는 픽셀(PX)마다 배치된 적색(red), 녹색(green), 또는 청색(blue)의 컬러 필터를 포함할 수 있다. 또한, 컬러 필터(170)는 옐로우 필터(yellow filter), 마젠타 필터(magenta filter) 및 시안 필터(cyan filter)를 포함할 수도 있고, 화이트 필터(white filter)를 더 포함할 수도 있다.
하나의 픽셀(PX) 내에 포함된 복수의 서브 픽셀(SPX1, SPX2)에는 동일한 색의 컬러 필터(170)가 배치될 수 있다. 하나의 픽셀(PX) 내에 포함된 각 서브 픽셀(SPX1, SPX2)에 적용되는 컬러 필터(170)는 서브 픽셀(SPX1, SPX2)의 구분과 무관하게 일체로 형성되어 있을 수도 있고, 각 서브 픽셀(SPX1, SPX2)별로 분리되어 적용될 수도 있다.
그리드 패턴(160)은 기판(100)의 제2 면(100b) 상에서 격자 모양으로 형성되어 각각의 픽셀(PX) 및 그에 포함된 각 서브 픽셀(SPX1, SPX2)을 둘러싸도록 배치될 수 있다. 예를 들어, 그리드 패턴(160)은 패시배이션층(150) 상에서 컬러 필터(170)들 사이에 배치될 수 있다. 그리드 패턴(160)은 비스듬히 입사되는 입사광을 반사시켜 광전 변환 영역(LEC1, LEC2)에 보다 많은 입사광을 제공하는 역할을 수행할 수 있다.
마이크로 렌즈(180)는 컬러 필터(170) 상에 배치될 수 있다. 마이크로 렌즈(180)는 각각의 서브 픽셀(SPX1, SPX2)에 대응되도록 배열될 수 있다.
마이크로 렌즈(180)는 광전 변환 영역(LEC1, LEC2)을 각각 커버하도록 배치될 수 있다. 마이크로 렌즈(180)는 각각 입사된 빛을 광전 변환 영역(LEC1, LEC2)으로 집광하도록 볼록면을 가질 수 있다. 마이크로 렌즈(180)는 포토레지스트 물질 또는 열경화성 수지를 포함하여 이루어질 수 있지만, 이에 제한되는 것은 아니다.
이하, 제1 광전 변환 영역(LEC1)의 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)의 구분에 의해 영역별로 광 센싱하는 방법에 대해 설명한다.
도 9는 일 실시예에 따른 전위 레벨 컨트롤러에 의해 분할된 제1 서브 픽셀의 전위 레벨을 나타낸 도면이다. 도 9에서는 제1 포토 다이오드(PD1)(제1 광전 변환 영역(LEC1)에 대응됨)의 제1 서브 영역(SBR1), 전위 레벨 컨트롤러(ELC), 제2 서브 영역(SBR2), 서브 전송 트랜지스터(TST1_S1, TST1_S2)의 채널 영역, 제1 플로팅 확산 영역(FD1)의 전위 레벨을 도시하고 있다. 설명의 편의상, 제1 플로팅 확산 영역(FD1)을 좌측과 우측에 모두 도시하였지만, 좌측의 제1 플로팅 확산 영역(FD1)과 우측의 제1 플로팅 확산 영역(FD1)은 모두 동일한 제1 플로팅 확산 영역(FD1)의 전위 레벨을 의미한다. 도 9에 도시된 포텐셜 다이아그램은 전자를 기준으로 도시된 것으로, 도면상 아래에 있는 레벨이 더 높은 전위를 갖는 것으로 해석된다.
도 9를 참조하면, 제1 포토 다이오드의 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)은 각각 동일한 최대 전위를 가질 수 있다. 제1 플로팅 확산 영역(FD1)은 서브 영역(SBR1, SBR2)보다 큰 최대 전위를 가질 수 있다. 제1 플로팅 확산 영역(FD1)와 각 서브 영역(SBR1, SBR2) 사이에는 서브 전송 트랜지스터(TST1_S1, TST1_S2)의 채널 영역이 개재된다. 각 서브 전송 트랜지스터(TST1_S1, TST1_S2)가 오프된 상태에서 채널 영역은 낮은 수준의 셧오프 전압을 가지며, 그에 따라 서브 영역(SBR1, SBR2과 제1 플로팅 확산 영역(FD1) 사이의 전위 장벽으로 작용한다. 서브 전송 트랜지스터(TST1_S1, TST1_S2)가 턴온되면 채널 영역의 전위 레벨이 커지면서 그 사이의 전위 장벽이 해제될 수 있다.
제1 서브 영역(SBR1)과 제2 서브 영역(SBR2) 사이에는 전위 레벨 컨트롤러(ELC)가 개재된다. 상술한 바와 같이 전위 레벨 컨트롤러(ELC)가 관통형 분리 절연막(THI)을 통해 형성되는 경우, 전위 레벨 컨트롤러(ELC)는 전위 장벽으로 작용할 수 있다. 다만, 관통형 분리 절연막(THI)이 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)을 완전히 구획하지 않고, 일부 구간에서 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)의 물리적 연결을 허용함에 따라 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)간 전하 이동이 완전히 단절되지 않고 일부 전하의 이동을 허용할 수 있다. 즉, 전위 레벨 컨트롤러(ELC)는 부분적으로 전위 장벽으로 작용('CLS' 참조)하지만, 완전한 전위 장벽을 형성하지는 않는다('CNN' 참조).
이러한 전위 레벨 컨트롤러(ELC)의 전위 레벨은 관통형 분리 절연막(THI)이 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)을 완전히 구획하는 경우를 도시하는 도 16의 실시예와 대비하면 더 높은 전위 레벨을 갖는다. 구체적으로, 일 실시예에 따른 전위 레벨 컨트롤러(ELC)의 전위 레벨은 도 9에 도시된 바와 같이 서브 영역(SBR1, SBR2)의 최대 전위와 서브 전송 트랜지스터(TST1_S1, TST1_S2)의 셧오프 전압 사이에 위치한다. 즉, 전위 레벨 컨트롤러(ELC)의 전위 레벨은 서브 영역(SBR1, SBR2)의 최대 전위보다 낮고, 셧오프 전압보다 클 수 있다. 예를 들어, 셧오프 전압을 기준으로 한 전위 레벨 컨트롤러(ELC)의 전위 레벨은 서브 영역(SBR1, SBR2)의 최대 전위의 0.1배 내지 0.5배이거나, 0.2배 내지 0.4배일 수 있지만 이에 제한되는 것은 아니다.
도 10 내지 도 13은 일 실시예에 따른 픽셀의 광 센싱 과정에서의 전하 이동을 설명하기 위한 도면들이다.
도 10을 참조하면, 인접 배치된 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)은 피사체와의 거리, 광의 입사 각도 등에 따라 서로 다른 광량(L1, L2)에 노출될 수 있다. 각 서브 영역(SBR1, SBR2)은 수광된 빛에 비례하는 전하-정공쌍을 생성할 수 있다. 제1 서브 전송 트랜지스터(TST1_S1)와 제2 서브 전송 트랜지스터(TST1_S2)가 턴오프되어 있는 상태에서, 각 서브 영역(SBR1, SBR2)에 축적된 전하는 제1 플로팅 확산 영역(FD1)으로의 이동이 차단될 수 있다. 또한, 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2) 사이에도 전위 레벨 컨트롤러(ELC)에 의한 전위 장벽이 형성되어 있으므로, 전하 생성량이 전위 레벨 컨트롤러(ELC)에 의한 전위 장벽을 넘을 정도가 아니라면 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2) 사이에서도 전하의 이동이 차단될 수 있다. 따라서, 제1 서브 영역(SBR1)에서 생성된 전하는 제1 서브 영역(SBR1) 내에 축적되고, 제2 서브 영역(SBR2)에서 생성된 전하는 제2 서브 영역(SBR2) 내에 축적될 수 있다.
이어, 도 11에 도시된 바와 같이, 제1 서브 전송 트랜지스터(TST1_S1)를 턴온하면, 제1 플로팅 확산 영역(FD1)과 제1 서브 영역(SBR1) 사이의 전위 장벽이 제거되며, 그에 따라 제1 서브 영역(SBR1)에 축적되었던 전하가 제1 플로팅 확산 영역(FD1) 측으로 이동할 수 있다. 이때, 제2 서브 전송 트랜지스터(TST1_S2)는 턴오프 상태를 유지하고 있으면, 제2 서브 영역(SBR2)에 축적된 전하는 제1 서브 영역(SBR1)이나 제1 플로팅 확산 영역(FD1) 측으로 이동하지 못하고 제2 서브 영역(SBR2) 내에 그대로 잔류할 수 있다. 따라서, 제1 플로팅 확산 영역(FD1)으로 이동한 전하를 센싱하는 것을 통해, 제1 서브 영역(SBR1)에서 생성된 전하량을 측정할 수 있다.
도 12를 참조하면, 제1 플로팅 확산 영역(FD1)에 대한 센싱이 완료된 후, 제1 플로팅 확산 영역(FD1)을 리셋한다. 설명의 편의상 리셋 후 제1 플로팅 확산 영역(FD1)이 초기화된 경우를 예시하였지만, 특정 리셋 전압으로 리셋할 수도 있다. 리셋 동작 전 또는 후에 제1 서브 전송 게이트(TG1_S1)는 턴오프될 수 있다.
도 13을 참조하면, 제2 서브 전송 트랜지스터(TST1_S2)를 턴온하여 제2 서브 영역(SBR2)과 제1 플로팅 확산 영역(FD1) 간 전위 장벽을 제거함으로써, 제2 서브 영역(SBR2)에 축적되었던 전하를 제1 플로팅 확산 영역(FD1) 측으로 이동시킬 수 있다. 이 단계에서 제1 플로팅 확산 영역(FD1)을 센싱하면 제2 서브 영역(SBR2)에서 생성된 전하량을 측정할 수 있다.
상술한 바와 같이, 제1 광전 변환 영역(LEC1)의 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2) 사이에 전위 레벨 컨트롤러(ELC)를 배치하고, 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2) 각각에 서브 전송 트랜지스터(TST1_S1, TST1_S2)를 배치함으로써, 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2) 각각의 전하량을 측정할 수 있다. 이처럼, 구분하여 측정된 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)의 전하량은 피사체와의 거리를 측정하는 데에 활용될 수 있고, 이를 이용하여 피사체에 대한 포커싱을 조절할 수 있다. 즉, 일 실시예에 따른 이미지 센서(10)는 오토 포커싱을 지원할 수 있다. 그와 동시에, 마스킹에 의한 수광 소실없이 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)에 입사되는 광(L1, L2)을 측정할 수 있으므로, 측정 효율이 높을 뿐만 아니라 더욱 정확한 조도 측정이 가능할 수 있다.
더욱이, 전위 레벨 컨트롤러(ELC)를 구비함으로써, 하나의 서브 영역이 축적 가능한 최대 전하를 생성한 이후에도 추가 전하 생성이 가능하므로, 더욱 넓은 범위의 조도를 정밀하게 측정할 수 있다. 이에 대한 더욱 구체적인 설명을 위해 도 14 내지 도 16이 참조된다.
도 14 및 도 15는 고조도 상태에서의 일 실시예에 따른 픽셀의 광 센싱 과정에서의 전하 이동을 설명하기 위한 도면들이다. 도 16은 고조도 상태에서의 다른 실시예에 따른 픽셀의 광 센싱 과정에서의 전하 이동을 설명하기 위한 도면이다.
먼저 도 14를 참조하면, 상술한 바와 같이 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)은 다른 광량(L1, L2)에 노출될 수 있다. 도 14는 극단적으로 제1 서브 영역(SBR1)에만 광(L1)이 진입하고 제2 서브 영역(SBR2)에는 광(L2)이 진입하지 않는 경우를 예시하지만, 제1 서브 영역(SBR1)이 제2 서브 영역(SBR2)보다 더 많은 광량을 받는 다른 실시예에서도 이하의 설명이 적용가능할 것이다.
제1 서브 영역(SBR1)에 광(L1)이 입사되면 제1 서브 영역(SBR1)에는 전하가 생성되어 그 용량 한도 내에서 축적된다. 제1 서브 영역(SBR1)이 단독으로 전하를 축적할 수 있는 용량은 제1 서브 영역(SBR1)의 체적(도면에서 폭) 및 제1 서브 영역(SBR1)의 최대 전위에서 전위 레벨 컨트롤러(ELC)의 전위를 뺀 차이(즉, 도면에서 전위 레벨 컨트롤러(ELC)의 높이)에 비례할 수 있다. 제1 서브 영역(SBR1)이 고조도 환경에 놓이는 경우, 제1 서브 영역(SBR1)에서는 전하 생성이 활발해지고, 센싱 시점 이전에 최대 축적 허용 용량까지 도달할 수 있다.
제1 서브 영역(SBR1)에 전하가 최대 축적 허용 용량까지 생성된 이후에도 계속해서 광이 입사하면 전하가 추가로 생성될 수 있다. 추가 생성된 전하는 도 15에 도시된 것처럼 전위 레벨 컨트롤러(ELC)를 넘어 연결 구간(CNN)을 통해 제2 서브 영역(SBR2)으로 이동하고, 제2 서브 영역(SBR2) 내에 축적될 수 있다. 이러한 작용은 도 16에 도시된 바와 같은 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)이 픽셀 분리막(PIL)에 의해 완전히 분리된 경우와 대비될 수 있다.
도 16은 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)이 연결 구간(CNN) 없이 픽셀 분리막(PIL)에 의해 완전히 분리된 경우의 광 센싱 과정을 나타낸 도면이다.
도 16을 참조하면, 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2) 사이가 픽셀 분리막(PIL)에 의해 완전히 막혀 있는 경우, 픽셀 분리막(PIL)은 더 낮은 전위 레벨을 갖게 된다. 따라서, 제1 서브 영역(SBR1)에서 생성된 전하는 픽셀 분리막(PIL)에 의한 전위 장벽 때문에 제2 서브 영역(SBR2)으로 이동하기 어렵다. 도 16의 실시예에서는, 고조도 환경에서 제1 서브 영역(SBR1)에 많은 광(L1)이 입사하면 일정량 이외의 광에 대한 정보는 축적하기 어렵다. 반면, 일 실시예의 경우 도 15에 도시된 것처럼 제1 서브 영역(SBR1)이 축적할 수 있는 최대 용량을 넘어서는 전하를 생성하는 경우에도 제2 서브 영역(SBR2)을 활용하여 생성된 전하를 축적할 수 있으므로, 더 많은 광량에 관한 정보를 센싱할 수 있다.
이하, 일 실시예에 따른 픽셀의 예시적인 회로 및 그 동작에 대해 설명하기로 한다.
도 17은 일 실시예에 따른 픽셀의 회로도이다.
도 17을 참조하면, 픽셀 회로는 제1 포토 다이오드(PD1), 제2 포토 다이오드(PD2), 복수의 트랜지스터 및 커패시터(C1)를 포함한다. 복수의 트랜지스터는 전송 트랜지스터(TST), 소스 팔로워 트랜지스터(SFT), 선택 트랜지스터(SLT), 리셋 트랜지스터(RST), 연결 트랜지스터(DRT) 및 스위칭 트랜지스터(SWT)를 포함할 수 있다.
제1 서브 픽셀(SPX1)은 제1 포토 다이오드(PD1)와 제1 전송 트랜지스터(TST1)를 포함하고, 제2 서브 픽셀(SPX2)은 제2 포토 다이오드(PD2)와 제2 전송 트랜지스터(TST2)를 포함할 수 있다. 제1 전송 트랜지스터(TST1)는 제1 포토 다이오드(PD1)와 제1 노드(ND1) 사이에 병렬 연결된 제1 서브 전송 트랜지스터(TST1_S1)와 제2 서브 전송 트랜지스터(TST1_S2)를 포함할 수 있다.
제1 포토 다이오드(PD1)는 제1 광전 변환 영역(LEC1)에 대응하고, 제2 포토 다이오드(PD2)는 제2 광전 변환 영역(LEC2)에 대응할 수 있다. 평면도상 상대적으로 면적이 큰 제1 광전 변환 영역(LEC1)을 포함하는 제1 포토 다이오드(PD1)는 라지 포토 다이오드로, 상대적으로 작은 제2 광전 변환 영역(LEC2)을 포함하는 제2 포토 다이오드(PD2)는 스몰 포토 다이오드로 지칭될 수 있다.
제1 서브 픽셀(SPX1)과 제2 서브 픽셀(SPX2)은 하나의 소스 팔로워 트랜지스터(SFT), 하나의 선택 트랜지스터(SLT) 및 하나의 리셋 트랜지스터(RST)를 공유할 수 있다.
더욱 구체적으로 설명하면, 제1 서브 전송 트랜지스터(TST1_S1)와 제2 서브 전송 트랜지스터(TST1_S2)는 각각 제1 포토 다이오드(PD1)와 제1 노드(ND1) 사이에 배치된다. 제1 노드(ND1)는 제1 플로팅 확산 영역(FD1)에 연결되거나, 그 자체가 제1 플로팅 확산 영역(FD1)일 수 있다. 제1 서브 전송 트랜지스터(TST1_S1)의 게이트인 제1 서브 전송 게이트(TG1_S1)는 제1 서브 전송 라인(SCL11)에 연결되어 제1 서브 전송 신호(TS1_S1)를 제공받을 수 있다. 제2 서브 전송 트랜지스터(TST1_S2)의 게이트인 제2 서브 전송 게이트(TG1_S2)는 제2 서브 전송 라인(SCL12)에 연결되어 제1 서브 전송 신호(TS1_S1)와 상이한 제2 서브 전송 신호(TS1_S2)를 제공받을 수 있다.
소스 팔로워 트랜지스터(SFT)는 제1 전원 전압(VDD1)을 제공하는 제1 전원 전압선과 출력 신호선(COL) 사이에 연결된다. 소스 팔로워 트랜지스터(SFT)의 게이트는 제1 플로팅 확산 영역(FD1)에 연결된 제1 노드(ND1)에 연결된다.
선택 트랜지스터(SLT)는 소스 팔로워 트랜지스터(SFT)와 출력 신호선(COL) 사이에 배치된다. 선택 트랜지스터(SLT)의 게이트는 해당 로우의 선택 라인에 연결되어 선택 신호(SEL)를 인가받을 수 있다.
제1 노드(ND1)와 제2 전원 전압(VDD2)을 제공하는 제2 전원 전압선 사이에는 연결 트랜지스터(DRT)와 리셋 트랜지스터(RST)가 배치된다. 연결 트랜지스터(DRT)와 리셋 트랜지스터(RST) 사이에는 제2 노드(ND2)가 정의된다.
연결 트랜지스터(DRT)는 제1 노드(ND1)와 제2 노드(ND2) 사이에 배치된다. 연결 트랜지스터(DRT)의 게이트는 연결 신호 라인에 연결된다. 연결 트랜지스터(DRT)는 연결 신호 라인으로부터 제공되는 연결 제어 신호(DRG)에 따라 제1 노드(ND1)와 제2 노드(ND2)를 연결하는 역할을 할 수 있다.
리셋 트랜지스터(RST)는 제2 전원 전압선과 제2 노드(ND2) 사이에 배치된다. 리셋 트랜지스터(RST)의 게이트는 리셋 라인에 연결되어 리셋 신호(RG)를 제공받을 수 있다.
제2 포토 다이오드(PD2)와 제2 노드(ND2) 사이에는 제2 전송 트랜지스터(TST2)와 스위칭 트랜지스터(SWT)가 배치된다. 제2 전송 트랜지스터(TST2)와 스위칭 트랜지스터(SWT) 사이에는 제3 노드(ND3)가 정의된다.
제2 전송 트랜지스터(TST2)는 제2 포토 다이오드(PD2)와 제3 노드(ND3) 사이에 연결된다. 제3 노드(ND3)는 제2 플로팅 확산 영역(FD2)에 연결되거나, 제2 플로팅 확산 영역(FD2) 자체일 수 있다. 제2 전송 트랜지스터(TST2)의 게이트는 제2 전송 라인(SCL2)에 연결될 수 있다. 제2 전송 라인(SCL2)은 제1 서브 전송 신호(TS1_S1) 및 제2 서브 전송 신호(TS1_S2)와 상이한 스캔 신호인 제2 전송 신호(TS2)가 인가될 수 있다. 따라서, 제1 서브 전송 트랜지스터(TST1_S1), 제2 서브 전송 트랜지스터(TST1_S2) 및 제2 전송 트랜지스터(TST2)는 각각 상이한 시점에 턴온 및 턴오프될 수 있다.
스위칭 트랜지스터(SWT)는 제3 노드(ND3)와 제2 노드(ND2) 사이에 배치된다. 스위칭 트랜지스터(SWT)의 게이트는 스위치 제어 라인에 연결된다. 스위칭 트랜지스터(SWT)는 스위치 제어 라인을 통해 인가되는 스위치 제어 신호(SW)에 따라 제3 노드(ND3)와 제2 노드(ND2)를 연결하는 역할을 할 수 있다.
커패시터(C1)는 제3 노드(ND3)와 제3 전원 전압(VDD3)을 제공하는 제3 전원 전압선 사이에 배치된다. 커패시터(C1)는 제2 포토 다이오드(PD2)로부터 오버플로우되는 전하를 저장하는 역할을 할 수 있다. 커패시터(C1)는 일 전극과 타 전극이 모두 금속으로 이루어진 금속 커패시터일 수 있지만 이에 제한되는 것은 아니다.
상술한 제1 전원 전압(VDD1), 제2 전원 전압(VDD2) 및 제3 전원 전압(VDD3)은 모두 상이한 전압일 수도 있지만, 이에 제한되는 것은 아니며, 2 이상 또는 모두가 동일한 전압일 수도 있다.
도 18은 도 17의 회로 구조를 갖는 일 픽셀에 대한 일 실시예에 따른 동작을 설명하기 위한 예시적인 타이밍도이다. 도 18은 해당 시점에서 리드아웃 대상이 되는 로우에 위치하는 일 픽셀(PX)에 인가되는 신호의 타이밍을 도시한다. 동일 시점에서, 리드아웃 대상으로 선택되지 않은 다른 로우에 해당하는 픽셀(PX)들은 도시된 예와는 다른 신호들이 인가될 수 있다. 예를 들어, 리드아웃 대상으로 선택되지 않은 다른 로우에 해당하는 픽셀(PX)들은 도 18의 5개의 동작(OP1, OP2, OP3, OP4, OP5) 이전 또는 이후에 나타나는 신호 파형들이 인가될 수 있다.
도 18의 타이밍도에는 선택 신호(SEL), 리셋 신호(RG), 연결 제어 신호(DRG), 스위치 제어 신호(SW), 제2 전송 신호(TS2), 제1 서브 전송 신호(TS1_S1), 및 제2 서브 전송 신호(TS1_S2)의 파형들이 순서대로 도시되어 있다. 각 신호 파형들은 하이 레벨의 전압과 로우 레벨의 전압 사이에서 스윙한다. 하이 레벨의 전압은 인가되는 트랜지스터를 턴온시키는 턴온 신호이고, 로우 레벨의 전압은 인가되는 트랜지스터를 턴오프시키는 턴오프 신호일 수 있다.
도 17 및 도 18을 참조하면, 픽셀(PX)의 리드아웃은 5개의 동작을 포함할 수 있다. 구체적으로, 픽셀(PX)의 리드아웃은 시간 순서대로 순차 진행되는 제1 동작(OP1), 제2 동작(OP2), 제3 동작(OP3), 제4 동작(OP4) 및 제5 동작(OP5)을 포함할 수 있다. 각 동작은 신호 동작(S1, S2, S3, S4, S5)을 포함하며, 각 동작은 리셋 동작(R1, R2, R3, R4, R5)을 더 포함할 수 있다. 하나의 동작 내에서 리셋 동작은 신호 동작 이전에 수행될 수도 있고, 이후에 수행될 수도 있다. 일부 동작 내에서 리셋 동작은 생략될 수도 있다. 5개의 동작 동안 선택 신호(SEL)는 하이 레벨을 유지한다.
리드아웃 이전 시간 동안, 다시 말하면 제1 동작(OP1) 이전 시간 동안, 선택 신호(SEL), 스위치 제어 신호(SW), 제2 전송 신호(TS2), 제1 서브 전송 신호(TS1_S1) 및 제2 서브 전송 신호(TS1_S2)는 로우 레벨을 유지하고, 리셋 신호(RG) 및 연결 제어 신호(DRG)는 하이 레벨을 유지한다.
제1 동작(OP1)은 제1 리셋 동작(R1)과 제1 신호 동작(R2)을 포함할 수 있다. 즉, 제1 시간(t1)에 제1 리셋 동작(R1)이 먼저 수행된 후 제2 시간(t2)에 제1 신호 동작(S1)이 수행될 수 있다.
구체적으로, 제1 리셋 동작(R1)이 수행되는 제1 시간(t1)까지 선택 신호(SEL)는 로우 레벨에서 하이 레벨로 전환되고, 리셋 신호(RG)와 연결 제어 신호(DRG)는 하이 레벨에서 로우 레벨로 전환된다. 제1 리셋 동작(R1) 동안 제1 노드(ND1)에 축적된 전하가 소스 팔로워 트랜지스터(SFT)를 통해 제1 리셋 전압(VR1)으로 변환되어 출력될 수 있다.
이어, 제2 시간(t2)에 제1 신호 동작(S1)이 수행될 수 있다. 제1 시간(t1)과 제2 시간(t2) 사이의 시간 구간 동안에, 제1 서브 전송 신호(TS1_S1)가 로우 레벨에서 하이 레벨로 전환되었다가 다시 로우 레벨로 전환될 수 있다. 제1 서브 전송 신호(TS1_S1)가 하이 레벨을 유지하는 동안, 제1 서브 전송 트랜지스터(TST1_S1)는 소정 시간 턴온되었다가 턴오프될 수 있다. 제1 서브 전송 트랜지스터(TST1_S1)가 턴온된 시간 동안 제1 노드(ND1)는 제1 포토 다이오드(PD1)와 연결될 수 있다. 이를 통해, 제1 포토 다이오드(PD1)의 제1 서브 영역(SBR1)에 저장되었던 전하가 제1 노드(ND1)(즉, 제1 플로팅 확산 영역(FD1))로 전달될 수 있다. 제1 노드(ND1)에 전달된 전하는 소스 팔로워 트랜지스터(SFT)에 의해 제1 신호 전압(VS1)으로 변환되어 출력될 수 있다. 제1 신호 전압(VS1)은 주로 제1 포토 다이오드(PD1)의 제1 서브 영역(SBR1)이 생성한 전하 데이터를 반영할 수 있다.
제1 동작(OP1)에 이어, 제2 동작(OP2)이 수행될 수 있다. 제2 동작(OP2)은 제2 리셋 동작(R2)과 제2 신호 동작(S2)을 포함할 수 있다. 제3 시간(t3)에 제2 리셋 동작(R2)이 먼저 수행된 후 제4 시간(t4)에 제2 신호 동작(S2)이 수행될 수 있다.
구체적으로, 제2 시간(t2)과 제3 시간(t3) 사이의 시간 구간 동안에, 리셋 신호(RG)와 연결 제어 신호(DRG)가 로우 레벨에서 하이 레벨로 전환된 후 다시 로우 레벨로 전환될 수 있다. 제2 리셋 동작(R2) 동안 제1 노드(ND1)에 축적된 전하가 소스 팔로워 트랜지스터(SFT)를 통해 제2 리셋 전압(VR2)으로 변환되어 출력될 수 있다.
이어, 제4 시간(t4)에 제2 신호 동작(S2)이 수행될 수 있다. 제3 시간(t3)과 제4 시간(t4) 사이의 시간 구간 동안에, 제2 서브 전송 신호(TS1_S2)가 로우 레벨에서 하이 레벨로 전환되었다가 다시 로우 레벨로 전환될 수 있다. 제2 서브 전송 신호(TS1_S2)가 하이 레벨을 유지하는 동안, 제2 서브 전송 트랜지스터(TST1_S2)는 소정 시간 턴온되었다가 턴오프될 수 있다. 제2 서브 전송 트랜지스터(TST1_S2)가 턴온된 시간 동안 제1 노드(ND1)는 제1 포토 다이오드(PD1)와 연결될 수 있다. 이를 통해, 제1 포토 다이오드(PD1)의 제2 서브 영역(SBR2)에 저장되었던 전하가 제1 노드(ND1)(즉, 제1 플로팅 확산 영역(FD1))로 전달될 수 있다. 제1 노드(ND1)에 전달된 전하는 소스 팔로워 트랜지스터(SFT)에 의해 제2 신호 전압(VS2)으로 변환되어 출력될 수 있다. 제2 신호 전압(VS2)은 주로 제1 포토 다이오드(PD1)의 제2 서브 영역(SBR2)이 생성한 전하 데이터를 반영할 수 있다.
제2 서브 전송 트랜지스터(TST1_S2)가 턴온되는 동안, 제1 서브 전송 신호(TS1_S1)는 로우 레벨을 유지할 수도 있고, 점선으로 도시된 바와 같이 하이 레벨로 전환될 수도 있다. 본 단계에서, 제1 서브 전송 신호(TS1_S1)가 로우 레벨을 유지하는 경우, 제1 포토 다이오드(PD1)의 제1 서브 영역(SBR1)은 제1 노드(ND1)와 직접 연결되지 않을 수 있다. 제1 서브 전송 신호(TS1_S1)가 하이 레벨로 전환되는 경우, 제2 서브 전송 트랜지스터(TST1_S2) 뿐만 아니라 제1 서브 전송 트랜지스터(TST1_S1)도 함께 턴온되며, 그 결과 제1 포토 다이오드(PD1)의 제2 서브 영역(SBR2)과 제1 서브 영역(SBR1) 모두가 제1 노드(ND1)와 연결될 수 있다.
제2 동작(OP2)에 이어, 제3 동작(OP3)이 수행될 수 있다. 제3 동작(OP3)은 제3 신호 동작(S3)과 제3 리셋 동작(R3)을 포함할 수 있다. 즉, 제5 시간(t5)에 제3 신호 동작(S3)이 먼저 수행된 후, 제6 시간(t6)에 제3 리셋 동작(R5)이 수행될 수 있다.
구체적으로, 제4 시간(t4)과 제5 시간(t5) 사이의 시간 구간 동안에, 연결 제어 신호(DRG)가 로우 레벨에서 하이 레벨로 전환되어 연결 트랜지스터(DRT)가 턴온되고, 그에 따라 제2 노드(ND2)가 제1 노드(ND1)와 연결될 수 있다. 또, 연결 제어 신호(DRG)가 로우 레벨에서 하이 레벨로 전환된 이후 제1 서브 전송 신호(TS1_S1)와 제2 서브 전송 신호(TS1_S2)가 동시에 로우 레벨에서 하이 레벨로 전환되었다가 다시 로우 레벨로 전환될 수 있다. 즉, 연결 트랜지스터(DRT)가 턴온된 상태에서 제1 서브 전송 트랜지스터(TST1_S1)와 제2 서브 전송 트랜지스터(TST1_S2)가 동시에 턴온되었다가 턴오프될 수 있다. 제1 서브 전송 트랜지스터(TST1_S1)와 제2 서브 전송 트랜지스터(TST1_S2)가 턴온된 시간 동안 제1 노드(ND1)는 제1 포토 다이오드(PD1) 및 제2 노드(ND2)와 연결될 수 있다. 따라서, 제1 포토 다이오드(PD1)의 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)에 저장된 전하, 제1 노드(ND1) 및 제2 노드(ND2)에 저장된 전하가 함께 소스 팔로워 트랜지스터(SFT)를 통해 제3 신호 전압(VS3)으로 출력될 수 있다.
이어, 제5 시간(t5)과 제6 시간(t6) 사이의 시간 구간 동안 리셋 신호(RG)가 로우 레벨에서 하이 레벨로 전환되었다가 다시 로우 레벨로 전환될 수 있다. 즉, 리셋 트랜지스터(RST)가 턴온되었다가 턴오프될 수 있다. 연결 트랜지스터(DRT)는 턴온 상태를 유지하고 있으므로, 제1 노드(ND1)와 제2 노드(ND2)는 연결된 상태에 있으며, 리셋 트랜지스터(RST)가 턴온되었을 때 제1 노드(ND1)와 제2 노드(ND2)는 리셋 전압(예컨대, 제3 전원 전압(VDD3))으로 리셋될 수 있다. 제6 시간(t6)에 제2 노드(ND2)에 연결된 제1 노드(ND1)의 전압이 제3 리셋 전압(VR3)으로 출력될 수 있다.
제3 동작(OP3)에 이어, 제4 동작(OP4)이 수행될 수 있다. 제4 동작(OP4)은 제4 리셋 동작(R4)과 제4 신호 동작(S4)을 포함할 수 있다. 즉, 제7 시간(t7)에 제4 리셋 동작(R4)이 먼저 수행된 후, 제8 시간(t8)에 제4 신호 동작(S4)이 수행될 수 있다.
구체적으로, 제6 시간(t6)과 제7 시간(t7) 사이의 시간 구간 동안에, 스위치 제어 신호(SW)가 로우 레벨에서 하이 레벨로 전환되어 스위치 제어 트랜지스터(SWT)가 턴온된다. 연결 트랜지스터(DRT)도 턴온된 상태를 유지하므로, 제3 노드(ND3), 제2 노드(ND2) 및 제1 노드(ND1)가 서로 연결될 수 있다. 제7 시간(t7)에 제3 노드(ND3) 및 제2 노드(ND2)에 연결된 제1 노드(ND1)의 전압이 제4 리셋 전압(VR4)으로 출력될 수 있다.
이어, 제7 시간(t7)과 제8 시간(t8) 사이의 시간 구간 동안에 제2 전송 신호(TS2)가 로우 레벨에서 하이 레벨로 전환되었다가 다시 로우 레벨로 전환될 수 있다. 즉, 제2 전송 트랜지스터(TST2)가 턴온되었다가 턴오프될 수 있다. 제2 전송 트랜지스터(TST2)가 턴온된 시간 동안 제3 노드(ND1)는 제2 포토 다이오드(PD2)와 연결될 수 있다. 이를 통해, 제2 포토 다이오드(PD2)에 저장되었던 전하가 제3 노드(ND3)(즉, 제2 플로팅 확산 영역(FD2))로 전달될 수 있다. 제3 노드(ND3)에 전달된 전하는 제2 노드(ND2) 및 제1 노드(ND1)를 거쳐 소스 팔로워 트랜지스터(SFT)에 의해 제4 신호 전압(VS1)으로 변환되어 출력될 수 있다. 제4 신호 전압(VS1)은 주로 제2 포토 다이오드(PD2)가 생성한 전하 데이터를 반영할 수 있다.
제4 동작(OP4)에 이어, 제5 동작(OP5)이 수행될 수 있다. 제5 동작(OP5)은 제5 신호 동작(S5)과 제5 리셋 동작(R5)을 포함할 수 있다. 즉, 제9 시간(t9)에 제5 신호 동작(S5)이 먼저 수행된 후, 제10 시간(t10)에 제5 리셋 동작(R5)이 수행될 수 있다.
구체적으로, 제8 시간(t8)과 제9 시간(t9) 사이의 시간 구간에 제2 전송 신호(TS2)가 다시 로우 레벨에서 하이 레벨로 전환되었다가 다시 로우 레벨로 전환될 수 있다. 즉, 제2 전송 트랜지스터(TST2)가 턴온되었다가 턴오프될 수 있다. 제2 전송 트랜지스터(TST2)가 턴온된 시간 동안 제3 노드(ND3)는 제2 포토 다이오드(PD2)와 연결되어, 이전 신호 동작 이후 생성된 전하가 제3 노드(ND3)에 전달될 수 있다. 한편, 제3 노드(ND3)는 커패시터(C1)에 연결되어 있다. 커패시터(C1)는 제2 포토 다이오드(PD2)에서 생성되어 오버플로우된 전하를 저장할 수 있다. 이러한 제3 노드(ND3)에 저장된 전하는 제2 노드(ND2) 및 제1 노드(ND1)를 거쳐 소스 팔로워 트랜지스터(SFT)에 의해 제5 신호 전압(VS5)으로 변환되어 출력될 수 있다. 제5 신호 전압(VS5)은 주로 커패시터(C1)에 축적된 전하에 대한 데이터를 반영할 수 있다.
이어, 제10 시간(t10)에 제5 리셋 동작(R5)이 수행될 수 있다. 제9 시간(t9)과 제10 시간(t10) 사이의 시간 구간 동안에, 리셋 신호(RG)가 로우 레벨에서 하이 레벨로 전환되었다가 다시 로우 레벨로 전환될 수 있다. 즉, 리셋 트랜지스터(RST)가 턴온되었다가 턴오프될 수 있다. 리셋 트랜지스터(RST)가 턴온된 동안 제2 노드(ND2)에 리셋 전압(즉, 제2 전원 전압(VDD2))이 인가될 수 있다. 또한, 연결 트랜지스터(DRT)와 스위치 제어 트랜지스터(SWT)는 턴온된 상태를 유지하고 있어 제3 노드(ND3)와 제1 노드(ND1) 또한 제2 노드(ND2)에 연결되어 있으므로, 제3 노드(ND3)와 제1 노드(ND1)에도 리셋 전압이 인가될 수 있다. 제1 노드(ND1)에 축적된 전하는 소스 팔로워 트랜지스터(SFT)를 통해 제5 리셋 전압(VR5)으로 출력될 수 있다.
제5 동작(OP5) 이후, 선택 신호(SEL)와 스위치 제어 신호(SW)는 하이 레벨에서 로우 레벨로 전환되고, 리셋 신호(RG)는 로우 레벨에서 하이 레벨로 전환될 수 있다.
상술한 바와 같이, 일 실시예에 따른 픽셀(PX)의 리드아웃에서는 제1 동작(OP1)과 제2 동작(OP2)을 통해 제1 포토 다이오드(PD1)의 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)에서 생성된 전하를 구분하여 센싱한다. 따라서, 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2) 각각에서 생성된 전하 데이터를 취득할 수 있으며, 이를 활용하여 오토 포커싱 기능을 구현할 수 있다.
또, 제3 동작(OP3)을 통해 제2 노드(ND2)에 축적된 전하까지 센싱하므로 제1 포토 다이오드(PD1)는 더 큰 웰 커패시티를 가질 수 있다. 또, 제4 동작(OP4)을 통해 제2 포토 다이오드(PD2)에 축적된 전하를 센싱하고, 제5 동작(OP5)을 통해 커패시터(C1)에 축적된 전하를 센싱하므로, 제2 포토 다이오드(PD2)도 더 큰 웰 커패시티를 가질 수 있다. 따라서, 더 큰 풀 웰 커패시티를 가질 있다.
아울러, 각 동작별로 저조도에서 고조도에 이르는 다양한 범위의 다인나믹 레인지를 가질 수 있으므로, 넓은 조도 범위에 대해 더 큰 최대 신호대 잡음비를 얻을 수 있어, 이미지 센서(10)의 품질이 개선될 수 있다.
이하, 다른 실시예에 따른 픽셀 회로의 동작에 대해 설명한다. 이하의 실시예에서, 이미 설명된 것과 동일한 구성에 대해서는 그 설명을 생략하거나 간략화하기로 한다.
도 19는 도 17의 회로 구조를 갖는 일 픽셀에 대한 다른 실시예에 따른 동작을 설명하기 위한 예시적인 타이밍도이다.
도 19를 참조하면, 본 실시예에 따른 동작은 제2 동작(OP2)이 제2 리셋 동작(R2) 없이 제2 신호 동작(S2)을 수행하는 점에서 도 18의 실시예와 차이가 있다.
구체적으로 설명하면, 제1 신호 동작(S1)을 수행하는 것까지는 도 18의 실시예와 동일하다. 즉, 제1 리셋 동작(R1) 후, 제1 신호 동작(S1)을 수행하여 제1 서브 영역(SBR1)에서 생성한 전하를 변환한 제1 신호 전압(VS1)을 출력한다.
이후, 별도의 리셋 동작 없이 제2 동작(OP2)의 제2 신호 동작(S2)이 수행될 수 있다. 제2 신호 동작(S2)은 도 18의 실시예에 따른 제2 신호 동작(S2)과 실질적으로 동일하다. 즉, 제2 서브 전송 신호(TS1_S2)가 로우 레벨에서 하이 레벨로 전환되었다가 다시 로우 레벨로 전환될 수 있다. 제2 서브 전송 트랜지스터(TST1_S2)가 턴온되는 동안, 제1 서브 전송 신호(TS1_S1)는 로우 레벨을 유지할 수도 있고, 점선으로 도시된 바와 같이 하이 레벨로 전환될 수도 있다. 제2 서브 전송 트랜지스터(TST1_S2)가 턴온되는 동안 제2 서브 영역(SBR2)과 제1 노드(ND1)가 연결될 수 있다. 제1 노드(ND1)에는 이전의 제1 신호 동작(S1)에서 전송된 제1 서브 영역(SBR1)의 전하와 제2 신호 동작(S2)에서 전송된 제2 서브 영역(SBR2)의 전하가 함께 저장된다. 제1 노드에(ND1) 저장된 전하를 소스 팔로워 트랜지스터(SFT)에 의해 제2 신호 전압(VS2)으로 변환하여 출력할 수 있다. 제2 신호 전압(VS2)은 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2) 모두에서 생성한 전하 데이터를 반영할 수 있다. 제2 서브 영역(SBR2)에서 생성한 전하에 관한 데이터는 제2 신호 전압(VS2)과 제1 신호 전압(VS1)의 차이를 이용하여 산출할 수 있다.
이후, 제3 동작(OP3) 내지 제5 동작(OP5)은 도 18의 실시예와 실질적으로 동일하므로, 중복 설명은 생략하기로 한다.
도 20은 도 17의 회로 구조를 갖는 일 픽셀에 대한 또 다른 실시예에 따른 동작을 설명하기 위한 예시적인 타이밍도이다.
도 20을 참조하면, 본 실시예에 따른 동작은 제3 동작(OP3)의 제3 신호 동작이 제3-1 신호 동작(S3_1)과 제3-2 신호 동작(S3_2)을 포함하는 점에서 도 19의 실시예와 차이가 있다.
즉, 제2 동작(OP2) 수행 후 제3 동작(OP3)이 진행될 수 있다. 제3 동작(OP3)은 연결 트랜지스터(DRT)가 턴온된 상태에서 제1 서브 전송 트랜지스터(TST1_S1)를 턴온 및 턴오프시킨 후 제3-1 신호 전압(VS3_1)을 출력하는 제3-1 신호 동작(S3_1), 제2 서브 전송 트랜지스터(TST1_S2) 및/또는 제1 서브 전송 트랜지스터(TST1_S1)를 턴온 및 턴오프시킨 후 제3-2 신호 전압(VS3_2)을 출력하는 제3-2 신호 동작(S3_2) 및 리셋 트랜지스터(RST)를 턴온 및 턴오프시킨 후 제3 리셋 전압(VR3)을 출력하는 제3 리셋 동작(R3)을 포함한다.
제3-1 신호 동작(S3_1)에서는 제1 노드(ND1)가 제2 노드(ND2)와 연결된 상태에서 제1 서브 영역(SBR1)과 더 연결될 수 있다. 제3-2 신호 동작(S3_2)에서는 제1 노드(ND1)가 제2 노드(ND2)와 연결된 상태에서 제2 서브 영역(SBR2) 및/또는 제1 서브 영역(SBR1)과 더 연결될 수 있다.
본 실시예의 경우, 제1 동작(OP1)과 제2 동작(OP2)을 통해 제1 노드(ND1)에 전송된 제1 서브 영역(SBR1)의 전하 데이터와 제2 서브 영역(SBR2)의 전하 데이터를 각각 독립적으로 얻을 수 있을 뿐만 아니라. 제3-1 신호 동작(S3_1)과 제3-2 신호 동작(S3_2)을 통해 제1 노드(ND1)가 제2 노드(ND2)와 연결된 상태에서의 제1 서브 영역(SBR1)으로부터 전송된 전하 데이터와 제2 서브 영역(SBR2)으로부터 전송된 전하 데이터를 각각 구분하여 측정할 수 있다. 따라서, 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2) 각각에 대한 보다 확장된 다이나믹 레인지를 가질 수 있으므로, 오토 포커싱에 관한 정밀도가 더욱 개선될 수 있다.
실시예들의 동작 방법은 이상에서 예시된 것에 제한되지 않으며, 각 동작별로 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)을 구분하여 센싱하는 더욱 다양한 구동 방법이 적용될 수 있음은 자명하다.
이하, 이미지 센서의 더욱 다양한 실시예들에 대해 설명한다.
도 21은 다른 실시예에 따른 일 픽셀의 배치도이다.
도 21은 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)을 분할하는 방식이 다양할 수 있음을 예시한다. 도 21을 참조하면, 본 실시예에 따른 이미지 센서의 일 픽셀은 전위 레벨 컨트롤러(ELC)의 제1 세그먼트(ELC_SG1)와 제2 세그먼트(ELC_SG2)가 대향하는 에지들의 중앙부에서 제1 방향(X)으로 연장되며, 제1 서브 영역(SBR1)이 전위 레벨 컨트롤러(ELC)의 제2 방향(Y) 일측에 위치하고, 제2 서브 영역(SBR2)이 전위 레벨 컨트롤러(ELC)의 제2 방향(Y) 타측에 위치하는 점에서 도 6의 실시예와 상이하다. 즉, 도 21에서, 전위 레벨 컨트롤러(ELC)는 제1 광전 변환 영역(LEC)을 평면도상 예컨대 상하 방향으로 분할할 수 있다.
도 6의 실시예는 제1 방향(X)(예컨대, 가로 방향)의 거리 측정을 통한 오토 포커싱을 구현하는 데에 유용하고, 도 22의 실시예는 제2 방향(Y)(예컨대, 세로 방향)의 거리 측정을 통한 오토 포커싱을 구현하는 데에 유용할 수 있다.
도면으로 도시하지는 않았지만, 제1 세그먼트(ELC_SG1)와 제2 세그먼트(ELC_SG2)는 제1 방향(X) 및 제2 방향(Y)에 경사진 대각선 방향으로 연장될 수도 있다.
도 22는 또 다른 실시예에 따른 일 픽셀의 배치도이다. 도 23은 도 22의 일 픽셀의 회로도이다.
도 22 및 도 23의 실시예는 제1 광전 변환 영역(LEC1)이 3 이상의 서브 영역으로 분할될 수 있음을 예시한다. 도 22 및 도 23을 참조하면, 전위 레벨 컨트롤러(ELC)는 대향하는 에지들의 중앙부에서 제2 방향(Y)으로 연장된 제1 세그먼트(ELC_SG1)와 제2 세그먼트(ELC_SG2), 대향하는 다른 에지들의 중앙부에서 제1 방향(X)으로 연장된 제3 세그먼트(ELC_SG3)와 제4 세그먼트(ELC_SG4)를 포함한다. 제1 세그먼트(ELC_SG1)와 제2 세그먼트(ELC_SG2)는 제2 방향(Y)을 따라 이격되어 대향하고, 제3 세그먼트(ELC_SG3)와 제4 세그먼트(ELC_SG4)는 제1 방향(X)을 따라 이격되어 대향할 수 있다. 각 세그먼트에 둘러싸인 4개의 영역은 각각 4개의 서브 영역(SBR1, SBR2, SBR3, SBR4)이 된다.
각 서브 영역(SBR1, SBR2, SBR3, SBR4)에는 서브 전송 트랜지스터가 배치될 수 있다. 즉, 제1 서브 영역(SBR1)에는 제1 서브 전송 트랜지스터(TST1_S1)가, 제2 서브 영역(SBR2)에는 제2 서브 전송 트랜지스터(TST1_S2)가, 제3 서브 영역(SBR3)에는 제3 서브 전송 트랜지스터(TST1_S3)가, 제4 서브 영역(SBR4)에는 제4 서브 전송 트랜지스터(TST1_S4)가 각각 배치될 수 있다. 제1 서브 전송 트랜지스터(TST1_S1)의 제1 서브 전송 게이트(TG1_S1)는 제1 서브 전송 라인(SCL11)에 연결되어 제1 서브 전송 신호(TS1_S1)를 제공받고, 제2 서브 전송 트랜지스터(TST1_S2)의 제2 서브 전송 게이트(TG1_S2)는 제2 서브 전송 라인(SCL12)에 연결되어 제2 서브 전송 신호(TS1_S2)를 제공받으며, 제3 서브 전송 트랜지스터(TST1_S3)의 제3 서브 전송 게이트(TG1_S3)는 제3 서브 전송 라인(SCL13)에 연결되어 제3 서브 전송 신호(TS1_S3)를 제공받고, 제4 서브 전송 트랜지스터(TST1_S4)의 제4 서브 전송 게이트(TG1_S4)는 제4 서브 전송 라인(SCL14)에 연결되어 제4 서브 전송 신호(TS1_S4)를 제공받을 수 있다.
각 서브 영역(SBR1, SBR2, SBR3, SBR4)은 제1 플로팅 확산 영역(FD1)을 공유하며, 제1 내지 제4 서브 전송 트랜지스터(TST1_S1, TST1_S2, TST1_S3, TST1_S4)는 제1 포토 다이오드(PD1)와 제1 노드(ND1) 사이에 병렬로 연결될 수 있다.
본 실시예의 경우, 하나의 제1 광전 변환 영역(LEC1)을 4개의 서브 영역(SBR1, SBR2, SBR3, SBR4)으로 분할하여, 개별 서브 영역에서 생성되는 전하 데이터를 독립적으로 측정가능하므로, 더욱 정밀한 오토 포커싱을 구현할 수 있다.
도 24는 또 다른 실시예에 따른 일 픽셀의 배치도이다. 도 25는 도 24의 일 픽셀의 회로도이다.
도 24 및 도 25의 실시예는 제1 광전 변환 영역(LEC1)보다 작은 면적을 갖는 제2 서브 픽셀(SPX2)의 제2 광전 변환 영역(LEC2)이 복수의 서브 영역(SBR1, SBR2)으로 분할될 수 있음을 예시한다.
도 24 및 도 25에 도시된 것처럼, 제2 서브 픽셀(SPX2)은 제2 광전 변환 영역(LEC2)을 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)으로 분할하는 전위 레벨 컨트롤러(ELC)를 포함한다. 제1 광전 변환 영역(LEC1) 상에는 제1 전송 게이트(TG1)가 배치되고, 제2 광전 변환 영역(LEC2) 상에는 제2 전송 게이트(TG2)가 배치된다. 본 실시예에서, 제2 전송 게이트(TG2)는 제2 광전 변환 영역(LEC2)의 제1 서브 영역(SBR1)에 중첩하는 제1 서브 전송 게이트(TG2_S1)와 제2 광전 변환 영역(LEC2)의 제2 서브 영역(SBR2)에 중첩하는 제2 서브 전송 게이트(TG2_S2)를 포함한다.
제1 서브 전송 게이트(TG2_S1)는 주로 제1 서브 영역(SBR1)에서 생성된 전하를 제2 플로팅 확산 영역(FD2)으로 전송하도록 구성되고, 제2 서브 전송 게이트(TG2_S2)는 주로 제2 서브 영역(SBR2)에서 생성된 전하를 제2 플로팅 확산 영역(FD2)으로 전송하도록 구성될 수 있다. 제1 서브 전송 게이트(TG2_S1)를 포함하는 제1 서브 전송 트랜지스터(TST2_S1)와 제2 서브 전송 게이트(TG2_S2)를 포함하는 제2 서브 전송 트랜지스터(TST2_S2)는 일단에 제2 플로팅 확산 영역(FD2)이 연결될 수 있다. 즉, 제1 서브 전송 트랜지스터(TST2_S1)와 제2 서브 전송 트랜지스터(TST2_S2)는 하나의 플로팅 확산 영역을 공유할 수 있다. 제2 전송 게이트(TG2)의 제1 서브 전송 트랜지스터(TST2_S1)와 제2 서브 전송 트랜지스터(TST2_S2)는 제2 포토 다이오드(PD2)와 제2 플로팅 확산 영역(FD2)(즉, 제3 노드(ND3)) 사이에서 병렬로 연결될 수 있다.
제1 서브 전송 트랜지스터(TST2_S1)와 제2 서브 전송 트랜지스터(TST2_S2)를 이용하여 제2 광전 변환 영역(LEC2)의 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)의 광량을 독립적으로 측정하는 방법은 도 18 내지 도 20의 실시예에서 제1 광전 변환 영역의 서브 영역에 대해 적용하였던 것과 실질적으로 동일하므로, 그에 대한 설명은 생략하기로 한다.
본 실시예의 경우, 제2 서브 픽셀(SPX2)의 제2 광전 변환 영역(LEC2)을 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)으로 분할하고, 이들 서브 영역(SBR1, SBR2)을 각각 독립적으로 구동하도록 구성된다. 따라서, 제2 서브 픽셀(SPX2)의 서브 영역(SBR1, SBR2)들에 입사되는 광량을 통해 오토 포커싱 기능을 구현할 수 있다.
도면으로 도시하지는 않았지만, 제1 광전 변환 영역(LEC1)과 제2 광전 변환 영역(LEC2)이 모두 복수의 서브 영역을 가질 수도 있다. 서브 영역의 수가 증가할수록 더욱 정밀한 오토 포커싱 기능을 구현할 수 있다.
도 24의 실시예에서는 제2 서브 픽셀(SPX2)을 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)으로 분할하는 전위 레벨 컨트롤러(ELC)(또는 그 세그먼트들)가 제1 방향(X) 및 제2 방향(Y)과 각각 교차하는 대각선 방향으로 연장하는 경우를 예시하였지만, 이에 제한되는 것은 아니다. 보다 다양한 실시예들이 도 26 및 도 27에 예시되어 있다.
도 26 및 도 27은 몇몇 실시예들에 따른 일 픽셀의 배치도이다.
제2 서브 픽셀(SPX2)을 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)으로 분할하는 전위 레벨 컨트롤러(ELC)는 도 26에 도시된 바와 같이, 제1 방향(X)으로 연장할 수도 있고, 도 27에 도시된 바와 같이, 제2 방향(Y)으로 연장할 수도 있다.
도면으로 도시하지는 않았지만, 제2 서브 픽셀(SPX2)을 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)으로 분할하는 전위 레벨 컨트롤러(ELC)는 도 22의 실시예와 유사하게 제1 방향(X)으로 연장하는 부분과 제2 방향(Y)으로 연장하는 부분을 모두 포함할 수도 있다. 아울러, 제1 서브 픽셀(SPX2)을 분할하는 전위 레벨 컨트롤러(ELC)의 경우에도 도 24에 도시된 것처럼 제1 방향(X) 및 제2 방향(Y)과 각각 교차하는 대각선 방향으로 연장할 수도 있으며, 각 실시예들 사이에 다양한 조합이 가능하다.
도 28은 또 다른 실시예에 따른 일 픽셀의 배치도이다. 도 29는 도 28의 XXIX-XXIX'선을 따라 자른 단면도이다.
도 28 및 도 29에서는 도 6의 실시예와는 다른 유형의 전위 레벨 컨트롤러(ELC)가 적용되어 있다.
구체적으로, 전위 레벨 컨트롤러(ELC')는 세그먼트로 분할되지 않고 제1 서브 픽셀(SPX1)의 서로 대향하는 에지를 제2 방향(Y)으로 가로질러 평면도상 완전히 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)을 분할한다. 전위 레벨 컨트롤러(ELC')는 제1 서브 픽셀(SPX1)의 중앙부에 위치하는 제1 플로팅 확산 영역(FD1)과도 중첩할 수 있다.
전위 레벨 컨트롤러(ELC')로서, 도 6의 실시예와 같이 기판을 완전히 관통하는 관통형 분리 절연막을 적용할 경우, 도 28과 같은 배치는 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2) 간 전하의 이동을 완전히 차단하므로, 부분 분리막으로서 기능하지 못한다. 그러나, 본 실시예의 경우 도 29에 도시된 것처럼 전위 레벨 컨트롤러(ELC')가 기판(100)을 완전히 관통하지 않는 트렌치 분리막(TRI)으로 적용됨으로써 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)간 물리적 연결 구간(CNN)을 확보한다.
트렌치 분리막(TRI)인 전위 레벨 컨트롤러(ELC')는 기판(100)의 제2 면(100b)으로부터 제1 면(100a)을 향해 연장하되, 기판(100)의 제1 면(100a)까지 이르기 전에 종지한다. 즉, 트렌치 분리막(TRI)의 일단은 기판(100)의 제2 면(100b)에 놓이지만, 타단은 기판(100)의 내부에 위치한다. 트렌치 분리막(TRI)의 타단은 제1 광전 변환 영역(LEC1)의 내부에 놓일 수 있다. 그 결과, 제1 광전 변환 영역(LEC1)은 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)이 제3 방향으로 트렌치 분리막(TRI)을 통해 물리적으로 분리된 분리 구간(CLS) 및 트렌치 분리막(TRI) 타단 너머의 연결 구간(CNN)을 포함할 수 있다. 따라서, 이와 같은 트렌치 분리막(TRI)에 의해 형성되는 전위 레벨 컨트롤러(ELC')의 전위 레벨도 도 9에 도시된 것과 유사하게 서브 영역(SBR1, SBR2)의 최대 전위와 서브 전송 트랜지스터(TST1_S1, TST1_S2)의 셧오프 전압 사이에 위치할 수 있다. 따라서, 이격된 세그먼트를 통해 전위 레벨 컨트롤러(ELC)의 전위 레벨을 조절하는 도 6의 실시예 등과 유사하게 동작할 수 있다.
도면으로 도시하지는 않았지만, 도 28에 예시된 전위 레벨 컨트롤러(ELC')는 배치는 다양하게 변형가능하다. 예를 들어, 전위 레벨 컨트롤러(ELC')가 제1 방향(X)으로 연장할 수 있고, 제1 방향(X)과 제2 방향(Y)으로 연장하는 전위 레벨 컨트롤러(ELC')를 모두 구비하여 4개의 서브 영역을 구획할 수도 있다. 또, 제1 방향(X) 및 제2 방향(Y)과 교차하는 대각선 방향으로 연장할 수도 있다. 아울러, 전위 레벨 컨트롤러(ELC')는 제2 서브 픽셀(SPX2)에 적용되는 것도 가능하다.
나아가, 도 28에 예시된 전위 레벨 컨트롤러(ELC')는 도 6에 예시된 전위 레벨 컨트롤러(ELC)와 조합될 수도 있다. 예를 들어, 제1 광전 변환 영역(LEC1)의 제2 방향(Y)으로 연장하는 전위 레벨 컨트롤러는 도 6의 실시예와 같은 유형을 적용하고, 제1 방향(X)으로 연장하는 전위 레벨 컨트롤러는 도 28의 실시예와 같은 유형을 적용할 수 있다. 또, 제1 서브 픽셀(SPX1)에는 도 6의 실시예와 같은 유형을 적용하고, 제2 서브 픽셀(SPX2)에는 도 28의 실시예와 같은 유형을 적용할 수도 있고, 그 반대의 적용도 가능하다.
도 30은 또 다른 실시예에 따른 일 픽셀의 단면도이다. 도 30의 실시예는 전위 레벨 컨트롤러(ELC'')로서 적용될 수 있는 다른 유형을 예시한다.
도 30을 참조하면, 본 실시예에 따른 전위 레벨 컨트롤러(ELC'')는 분리 절연막 대신 제1 광전 변환 영역(LEC1)의 도전형과 반대 도전형의 불순물 도핑 영역을 포함하는 점에서 도 6의 실시예와 차이가 있다. 제1 광전 변환 영역(LEC1)이 n형 도전형을 갖는 경우, 전위 레벨 컨트롤러(ELC'')는 고농도의 p형 도전형의 불순물을 포함한다. p형 도전형의 불순물 농도에 따라 전하의 이동을 차단하는 전위 장벽의 크기가 달라질 수 있다. 이처럼, 불순물 농도를 조절하는 것으로도 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2) 사이에 전위 레벨을 제어할 수 있다. 즉, 도 9에 도시된 것과 유사하게 서브 영역의 최대 전위와 서브 전송 트랜지스터의 셧오프 전압 사이에 위치하도록 전위 레벨 컨트롤러(ELC'')의 불순물 농도를 조절하면 제1 서브 영역(SBR1)과 제2 서브 영역(SBR2)의 전하 이동을 부분적으로 차단할 수 있다.
도면에서는 반대 도전형 불순물 영역을 포함하는 전위 레벨 컨트롤러(ELC)가 도 6 내지 도 8의 실시예와 동일한 형상을 갖는 경우를 예시하였지만, 도 28 및 도 29와 같은 배치 및 형상을 가질 수도 있다.
이하, 도 31을 참조하여 몇몇 실시예에 따른 이미지 센서를 포함하는 차량에 대하여 설명한다.
도 31은 몇몇 실시예에 따른 이미지 센서를 포함하는 차량에 대한 도면이다.
도 31을 참조하면, 차량(700)은 복수 개의 전자 제어 장치(ECU: Electronic Control Unit, 710), 및 저장 장치(720)를 포함할 수 있다.
복수 개의 전자 제어 장치(710)의 각 전자 제어 장치는 차량(700)에 마련된 복수 개의 장치 중 적어도 하나의 장치에 전기적, 기계적, 통신적으로 연결되고, 어느 하나의 기능 수행 명령에 기초하여 적어도 하나의 장치의 동작을 제어할 수 있다.
여기서, 복수 개의 장치는 적어도 하나의 기능 수행을 위해 요구되는 이미지를 획득하는 이미지 센서(730)와, 적어도 하나의 기능을 수행하는 드라이빙 유닛(740)을 포함할 수 있다.
이미지 센서(730)에는 앞서 설명한 다양한 실시예들에 따른 이미지 센서들이 적용될 수 있다. 이미지 센서(730)는 오토모티브(automotive) 이미지 센서에 해당할 수 있다.
드라이빙 유닛(740)은 공조 장치의 팬 및 압축기, 통풍장치의 팬, 동력 장치의 엔진 및 모터, 조향 장치의 모터, 제동 장치의 모터 및 밸브, 도어나 테일 게이트의 개폐 장치 등을 포함할 수 있다.
복수 개의 전자 제어 장치(710)는, 예를 들어, 이더넷, 저전압 차동 신호(LVDS) 통신, LIN(Local Interconnect Network) 통신 중 적어도 하나를 이용하여 이미지 센서(730) 및 드라이빙 유닛(740)과 통신을 수행할 수 있다.
복수 개의 전자 제어 장치(710)는, 이미지 센서(730)를 통해 획득된 정보에 기초하여 기능 수행의 필요 여부를 판단하고 기능 수행이 필요하다고 판단되면 해당 기능을 수행하는 드라이빙 유닛(740)의 동작을 제어하되, 획득된 정보에 기초하여 그 동작 량을 제어할 수 있다. 이 때, 복수 개의 전자 제어 장치(710)는, 획득된 이미지를 저장 장치(720)에 저장하거나 저장 장치(720)에 저장된 정보를 리드하여 사용할 수 있다.
복수 개의 전자 제어 장치(710)는, 입력부(750)를 통해 입력된 기능 수행 명령에 기초하여 해당 기능을 수행하는 드라이빙 유닛(740)의 동작을 제어하는 것도 가능하고, 입력부(750)를 통해 입력된 정보에 대응하는 설정량을 확인하고 확인된 설정량에 기초하여 해당 기능을 수행하는 드라이빙 유닛(740)의 동작을 제어하는 것도 가능하다.
각 전자 제어 장치(710)는, 독립적으로 어느 하나의 기능을 제어하거나, 또는 다른 전자 제어 장치와 서로 연계하여 어느 하나의 기능을 제어할 수 있다.
예를 들어, 충돌 방지 장치의 전자 제어 장치는 거리 검출부를 통해 검출된 장애물과의 거리가 기준 거리 이내이면 스피커를 통해 장애물과의 충돌에 대한 경고음을 출력하도록 할 수 있다.
자율 주행 제어 장치의 전자 제어 장치는 차량용 단말기의 전자 제어 장치, 영상 획득부의 전자 제어 장치 및 충돌 방지 장치의 전자 제어 장치와 연계하여, 내비게이션 정보, 도로 영상 정보 및 장애물과의 거리 정보를 수신하고 수신된 정보들을 이용하여 동력 장치, 제동 장치 및 조향 장치를 제어함으로써 자율 주행을 수행할 수 있다.
연결 제어 장치(CCU: Connectivity Control Unit, 760)는 복수 개의 전자 제어 장치(710)들과 각각 전기적, 기계적, 통신적으로 연결되고, 복수 개의 전자 제어 장치(710)들과 각각 통신을 수행한다.
즉, 연결 제어 장치(760)는 차량 내부에 마련된 복수 개의 전자 제어 장치(710)들과 직접 통신을 수행하는 것도 가능하고, 외부의 서버와 통신을 수행하는 것도 가능하며, 인터페이스를 통해 외부 단말기와 통신을 수행하는 것도 가능하다.
여기서 연결 제어 장치(760)는 복수 개의 전자 제어 장치(710)들과 통신을 수행할 수 있고, 안테나(미도시)와 RF 통신을 이용하여 서버(810)와 통신을 수행할 수 있다.
또한, 연결 제어 장치(760)는 무선 통신으로 서버(810)와 통신을 수행할 수 있다. 이 때, 연결 제어 장치(760)와 서버(810) 간의 무선 통신은 와이파이(Wifi) 모듈, 와이브로(Wireless broadband) 모듈 외에도, GSM(global System for Mobile Communication), CDMA(Code Division Multiple Access), WCDMA(Wideband Code Division Multiple Access), UMTS(universal mobile telecommunications system), TDMA(Time Division Multiple Access), LTE(Long Term Evolution) 등 다양한 무선 통신 방식을 통해서 가능하다.
이상에서 설명한 이미지 센서는 광학 센서의 일종으로, 실시예들에 따른 사상은 이미지 센세 외에 반도체를 이용하여 입사되는 광량을 감지하는 다른 종류의 센서, 지문 센서, 거리 측정 센서등에 대해서도 적용 가능하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 이미지 센서
100: 기판
LEC1, LEC2: 제1 및 제2 광전 변환 영역
SBR1, SBR2: 제1 및 제2 서브 영역
ELC: 전위 레벨 컨트롤러
TG: 전송 게이트
TST: 전송 트랜지스터
FD: 플로팅 확산 영역

Claims (10)

  1. 제1 광전 변환 영역, 제1 플로팅 확산 영역 및 상기 제1 광전 변환 영역에 축적된 전하를 상기 제1 플로팅 확산 영역으로 전달하는 제1 전송 트랜지스터를 포함하는 제1 서브 픽셀; 및
    상기 제1 서브 픽셀에 인접 배치되며, 제2 광전 변환 영역, 제2 플로팅 확산 영역 및 상기 제2 광전 변환 영역에 축적된 전하를 상기 제2 플로팅 확산 영역으로 전달하는 제2 전송 트랜지스터를 포함하는 제2 서브 픽셀을 포함하되,
    상기 제1 서브 픽셀은 상기 제2 서브 픽셀보다 넓은 면적을 갖고,
    상기 제1 광전 변환 영역은 전하의 이동을 부분적으로 차단하도록 구성된 전위 레벨 컨트롤러에 의해 구획된 제1 서브 영역 및 제2 서브 영역을 포함하고,
    상기 제1 전송 트랜지스터는 상기 제1 서브 영역에 축적된 전하를 상기 제1 플로팅 확산 영역으로 전달하는 된 제1 서브 전송 트랜지스터 및 상기 제2 서브 영역에 축적된 전하를 상기 제1 플로팅 확산 영역으로 전달하는 제2 서브 전송 트랜지스터를 포함하는 이미지 센서.
  2. 제1 항에 있어서,
    상기 제1 서브 픽셀과 상기 제2 서브 픽셀은 각각 관통형 분리 절연막을 포함하는 픽셀 분리막에 의해 둘러싸이는 이미지 센서.
  3. 제2 항에 있어서,
    상기 관통형 분리 절연막은 전하의 이동을 차단하도록 구성된 이미지 센서.
  4. 제1 항에 있어서,
    상기 전위 레벨 컨트롤러는 상기 제1 서브 픽셀의 제1 에지로부터 연장된 제1 세그먼트 및 상기 제1 서브 픽셀의 제2 에지로부터 연장된 제2 세그먼트를 포함하되, 상기 제1 세그먼트의 단부와 상기 제2 세그먼트의 단부는 상호 이격되는 이미지 센서.
  5. 제1 항에 있어서,
    상기 전위 레벨 컨트롤러는 전하의 이동을 부분적으로 차단하도록 구성된 트렌치 분리막을 포함하는 이미지 센서.
  6. 제1 항에 있어서,
    상기 제1 플로팅 확산 영역과 상기 제2 플로팅 확산 영역 사이에 연결된 연결 트랜지스터;
    상기 연결 트랜지스터와 상기 제2 플로팅 확산 영역 사이에 연결된 스위칭 트랜지스터;
    제1 전원 전압선과 출력 신호선 사이에 연결되며, 게이트가 상기 제1 플로팅 확산 영역과 연결된 소스 팔로워 트랜지스터; 및
    일단이 제2 전원 전압 라인에 연결되고, 타단이 상기 연결 트랜지스터 및 상기 스위칭 트랜지스터와 연결된 리셋 트랜지스터를 더 포함하는 이미지 센서.
  7. 서로 대향하는 제1 면과 제2 면을 포함하는 기판;
    상기 기판을 상기 제1 면으로부터 상기 제2 면으로 관통하여 제1 서브 픽셀 영역과 제2 서브 픽셀 영역을 구획하는 픽셀 분리막;
    상기 기판 내의 상기 제1 서브 픽셀 영역 내에 배치된 제1 광전 변환 영역과 제1 플로팅 확산 영역;
    상기 기판 내의 상기 제2 서브 픽셀 영역 내에 배치된 제2 광전 변환 영역과 제2 플로팅 확산 영역;
    전하의 이동을 부분적으로 차단하도록 구성된 전위 레벨 컨트롤러로서, 상기 기판 내에 배치되며, 상기 제1 광전 변환 영역을 제1 서브 영역과 제2 서브 영역으로 구획하는 전위 레벨 컨트롤러; 및
    상기 기판 상에 배치된 전송 게이트로서, 상기 제1 서브 영역 상에 배치되어 상기 제1 서브 영역과 상기 제1 플로팅 확산 영역의 전기적 연결을 제어하는 제1 서브 전송 게이트, 상기 제2 서브 영역 상에 배치되어 상기 제2 서브 영역과 상기 제1 플로팅 확산 영역의 전기적 연결을 제어하는 제2 서브 전송 게이트 및 상기 제2 서브 픽셀 영역 상에 배치되어 상기 제2 광전 변환 영역과 상기 제2 플로팅 확산 영역의 전기적 연결을 제어하는 제2 전송 게이트를 포함하는 전송 게이트를 포함하는 이미지 센서.
  8. 제7 항에 있어서,
    상기 전위 레벨 컨트롤러는 평면도상 상기 제1 서브 픽셀 영역의 제1 에지로부터 연장된 제1 세그먼트 및 상기 제1 서브 픽셀 영역의 제2 에지로부터 연장된 제2 세그먼트를 포함하되, 상기 제1 세그먼트의 단부와 상기 제2 세그먼트의 단부는 상호 이격되는 이미지 센서.
  9. 제8 항에 있어서,
    상기 제1 세그먼트 및 상기 제2 세그먼트는 각각 상기 기판의 상기 제1 면으로부터 상기 제2 면으로 관통하는 이미지 센서.
  10. 제9 항에 있어서,
    상기 제1 세그먼트와 상기 제2 세그먼트는 각각 상기 픽셀 분리막과 동일한 물질로 이루어지지며 상기 픽셀 분리막으로부터 분지되는 이미지 센서.
KR1020220138645A 2022-10-25 2022-10-25 이미지 센서 KR20240057883A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220138645A KR20240057883A (ko) 2022-10-25 2022-10-25 이미지 센서
US18/315,982 US20240234452A9 (en) 2022-10-25 2023-05-11 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220138645A KR20240057883A (ko) 2022-10-25 2022-10-25 이미지 센서

Publications (1)

Publication Number Publication Date
KR20240057883A true KR20240057883A (ko) 2024-05-03

Family

ID=91077760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220138645A KR20240057883A (ko) 2022-10-25 2022-10-25 이미지 센서

Country Status (2)

Country Link
US (1) US20240234452A9 (ko)
KR (1) KR20240057883A (ko)

Also Published As

Publication number Publication date
US20240234452A9 (en) 2024-07-11
US20240136374A1 (en) 2024-04-25

Similar Documents

Publication Publication Date Title
US11223788B2 (en) Image sensor including at least one autofocusing pixel and at least one normal pixel and driving method thereof
KR20190054392A (ko) 이미지 센서
KR102575458B1 (ko) 이미지 센서 및 그 제조방법
KR20170051304A (ko) 반도체 장치 및 그 제조 방법
US20220109015A1 (en) Image sensor
WO2021106748A1 (ja) 半導体装置および機器
CN114554118A (zh) 图像传感器和图像感测系统
KR20170049522A (ko) 고체 촬상 장치
KR20240057883A (ko) 이미지 센서
KR20230168455A (ko) 이미지 센서
KR20230160001A (ko) 이미지 센서
US20230328408A1 (en) Image sensor and vehicle
US20230343800A1 (en) Image sensor and electronic system including the same
JP7427646B2 (ja) 光電変換装置、光電変換システム、移動体
KR20240077010A (ko) 이미지 센서
US20230054728A1 (en) Image sensor
JP7532025B2 (ja) 半導体装置および機器
WO2023181653A1 (ja) 固体撮像装置及び半導体装置の製造方法
CN110491890B (zh) 半导体结构及其形成方法
US20240038816A1 (en) Photoelectric conversion device and apparatus
US20230345147A1 (en) Image sensing device with event based vision sensor pixels and imaging pixels
US20220359586A1 (en) Image sensors having dual-surface isolation regions and deep through-substrate contacts and methods of forming same
KR20240080954A (ko) 이미지 센서
JP2022087547A (ja) 光電変換装置、光電変換システム、および移動体
KR20240088075A (ko) 이미지 센서