KR20240049940A - 리프레쉬 제어 회로를 포함하는 메모리 장치 및 그의 동작 방법 - Google Patents

리프레쉬 제어 회로를 포함하는 메모리 장치 및 그의 동작 방법 Download PDF

Info

Publication number
KR20240049940A
KR20240049940A KR1020220129438A KR20220129438A KR20240049940A KR 20240049940 A KR20240049940 A KR 20240049940A KR 1020220129438 A KR1020220129438 A KR 1020220129438A KR 20220129438 A KR20220129438 A KR 20220129438A KR 20240049940 A KR20240049940 A KR 20240049940A
Authority
KR
South Korea
Prior art keywords
refresh
field
address
request signal
data
Prior art date
Application number
KR1020220129438A
Other languages
English (en)
Inventor
김민성
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020220129438A priority Critical patent/KR20240049940A/ko
Priority to US18/177,756 priority patent/US20240119986A1/en
Publication of KR20240049940A publication Critical patent/KR20240049940A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

제안 발명의 메모리 장치는, 다수의 로우들을 포함하는 메모리 셀 어레이; 상기 로우들에 각각 대응되는 다수의 필드들을 가지는 타임 테이블; 및 상기 로우들 중 k(k는 자연수)번째 로우에 대한 액세스 커맨드에 따라 상기 필드들 중 k번째 필드로부터 필드 데이터를 독출하고, 현재 클럭 데이터와 상기 독출된 필드 데이터를 토대로 상기 k번째 로우에 대한 리프레쉬 요청 신호의 발행을 결정하고, 상기 현재 클럭 데이터를 상기 k번째 필드의 상기 필드 데이터로 업데이트하는 리프레쉬 제어 회로를 포함할 수 있다.

Description

리프레쉬 제어 회로를 포함하는 메모리 장치 및 그의 동작 방법 {MEMORY DEVICE INCLUDING REFRESH CONTROL CIRCUIT AND OPERATING METHOD THEREOF}
본 특허문헌은 반도체 설계 기술에 관한 것으로, 구체적으로는 리프레쉬 동작을 수행하는 메모리 장치에 관한 것이다.
반도체 메모리 장치의 메모리 셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레쉬(refresh) 동작이라 한다.
고속 동작이 요구되는 반도체 메모리 장치의 특성상, 주기적으로 리프레쉬 동작을 수행하기 위해 소요되는 시간은 반도체 메모리 장치의 동작 속도를 저하시키고 전류 소모를 증가시키는 원인이 되고 있다.
본 발명의 실시예들은, 다수의 워드 라인들의 마지막 액세스 시간을 저장하는 다수의 필드들로 타임 테이블을 구성하고, 타임 테이블을 이용하여 각 워드 라인에 대해 독립적으로 리프레쉬 동작을 요청할 수 있는 메모리 장치를 제공할 수 있다.
또한, 본 발명의 실시예들은, 다수의 워드 라인들의 마지막 액세스 시간 뿐만 아니라 활성화 횟수를 저장한 다수의 필드들로 타임 테이블을 구성하고, 타임 테이블을 이용하여 각 워드 라인 및/또는 인접 워드 라인들에 대해 개별적으로 리프레쉬 동작을 요청할 수 있는 메모리 장치를 제공할 수 있다.
본 발명의 실시예에 따르면, 메모리 장치는, 다수의 로우들을 포함하는 메모리 셀 어레이; 상기 로우들에 각각 대응되는 다수의 필드들을 가지는 타임 테이블; 및 상기 로우들 중 k(k는 자연수)번째 로우에 대한 액세스 커맨드에 따라 상기 필드들 중 k번째 필드로부터 필드 데이터를 독출하고, 현재 클럭 데이터와 상기 독출된 필드 데이터를 토대로 상기 k번째 로우에 대한 리프레쉬 요청 신호의 발행을 결정하고, 상기 현재 클럭 데이터를 상기 k번째 필드의 상기 필드 데이터로 업데이트하는 리프레쉬 제어 회로를 포함할 수 있다.
본 발명의 실시예에 따르면, 메모리 장치는, 다수의 로우들을 포함하는 메모리 셀 어레이; 상기 로우들에 각각 대응되며, 대응되는 로우의 마지막 액세스 시간을 제 1 필드 데이터로 저장하는 다수의 필드들을 가지는 타임 테이블; 및 상기 로우들 중 k(k는 자연수)번째 로우에 대한 액세스 커맨드에 따라 상기 필드들 중 k번째 필드로부터 제 1 필드 데이터를 독출하고, 현재 클럭 데이터와 상기 독출된 제 1 필드 데이터를 토대로 상기 k번째 로우에 대한 제 1 리프레쉬 요청 신호의 발행을 결정하는 리프레쉬 제어 회로를 포함할 수 있다.
본 발명의 실시예에 따르면, 메모리 장치의 동작 방법은, 메모리 셀 어레이의 다수의 로우들에 각각 대응되는 다수의 필드들을 가지는 타임 테이블을 구성하는 단계; 액세스 커맨드가 입력되면 로우 어드레스를 디코딩하여 다수의 필드 선택 신호들 중 하나의 필드 선택 신호를 활성화시키는 단계; 상기 활성화된 필드 선택 신호에 따라 선택된 필드로부터 제 1 필드 데이터를 독출하고, 현재 클럭 데이터를 상기 선택된 필드의 상기 제 1 필드 데이터로 업데이트하는 단계; 상기 현재 클럭 데이터와 상기 독출된 제 1 필드 데이터를 사이의 인터벌을 산출하는 단계; 및 기 설정된 리프레쉬 구간과 상기 산출된 인터벌을 비교한 결과에 따라 제 1 리프레쉬 요청 신호의 발행을 결정하는 단계를 포함할 수 있다.
제안된 실시예에 따른 메모리 장치는, 각 워드 라인의 실제 액세스 시간에 따라 서로 다른 레이트로 최적화된 리프레쉬 동작을 수행함으로써 데이터 보유 시간을 확보함과 동시에 전류 소모를 최소화하는 효과가 있다.
또한, 제안된 실시예에 따른 메모리 장치는, 각 워드 라인의 실제 활성화 횟수에 따라 인접 워드 라인들에 대해 추가 리프레쉬 동작을 수행함으로써 로우 해머 발생 가능성을 줄이고 리프레쉬 동작 시 소모되는 전류 소모를 최소화하는 효과가 있다.
도 1 은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 블록도 이다.
도 2 는 본 발명의 실시예에 따른 도 1 의 메모리 장치의 블록도 이다.
도 3 은 도 2 의 타임 테이블의 상세 구성을 설명하기 위한 도면 이다.
도 4 는 도 2 의 리프레쉬 제어 회로의 상세 구성을 설명하기 위한 블록도 이다.
도 5 는 도 4 의 인터벌 산출 회로의 동작의 이해를 돕기 위한 타이밍도 이다.
도 6 은 본 발명의 실시예에 따른 도 2 의 메모리 장치의 동작을 설명하기 위한 순서도 이다.
도 7 은 본 발명의 다른 실시예에 따른 도 1 의 메모리 장치의 블록도 이다.
도 8 은 도 7 의 타임 테이블의 상세 구성을 설명하기 위한 도면 이다.
도 9 는 도 7 의 리프레쉬 제어 회로의 상세 구성을 설명하기 위한 블록도 이다.
도 10 은 본 발명의 다른 실시예에 따른 도 7 의 메모리 장치의 동작을 설명하기 위한 순서도 이다.
도 11 은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명하기 위한 블록도 이다.
도 12 는 본 발명의 실시예에 따른 도 11 의 메모리 장치의 블록도 이다.
도 13 은 도 12 의 리프레쉬 제어 회로의 상세 구성을 설명하기 위한 블록도 이다.
도 14 는 본 발명의 다른 실시예에 따른 도 11 의 메모리 장치의 블록도 이다.
도 15 는 도 14 의 리프레쉬 제어 회로의 상세 구성을 설명하기 위한 블록도 이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "접속"되어 있다고 할 때 이는 "직접적으로 접속"되어 있는 경우뿐만 아니라 그 중간에 다른 회로를 사이에 두고 "전기적으로 접속"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1 은 본 발명의 실시예에 따른 메모리 시스템(10)을 설명하기 위한 블록도 이다.
도 1 을 참조하면, 메모리 시스템(10)은 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
메모리 장치(100)는, 다수의 로우들(이하, 다수의 워드 라인들이라 함) 및 다수의 컬럼들(이하, 다수의 비트 라인들이라 함) 사이에 연결된 다수의 메모리 셀들이 어레이 형태로 배치된 메모리 셀 어레이를 포함할 수 있다.
메모리 컨트롤러(200)는, 메모리 장치(100)에 커맨드(CMD)와 어드레스(ADD)를 제공함으로써 메모리 장치(100)의 전반적인 동작을 제어할 수 있다. 메모리 컨트롤러(200)는, 리드 동작 및 라이트 동작 시 메모리 장치(100)와 데이터(DQ)를 주고받을 수 있다. 메모리 컨트롤러(200)는 커맨드(CMD)를 전송함으로써 메모리 장치(100)로 액티브 커맨드, 프리차지 커맨드, 리프레쉬 커맨드, 리드 커맨드, 또는 라이트 커맨드를 입력할 수 있다. 메모리 컨트롤러(200)는, 액티브 커맨드와 함께 메모리 장치(100)의 워드 라인을 선택하기 위한 어드레스(ADD)를 전송할 수 있다. 메모리 컨트롤러(200)는, 리드 커맨드 또는 라이트 커맨드와 함께 메모리 장치(100)의 비트 라인을 선택하기 위한 어드레스(ADD)를 전송할 수 있다.
메모리 장치(100)는, 메모리 컨트롤러(200)로부터 제공되는 커맨드(CMD), 어드레스(ADD) 및/또는 데이터(DQ)에 따라 메모리 셀 어레이에 액티브 동작, 프리차지 동작, 리프레쉬 동작, 리드 동작, 또는 라이트 동작을 수행할 수 있다. 실시예에 따라, 메모리 장치(100)는, DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR(Low Power Double Data Rate) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, RDRAM(Rambus Dynamic Random Access Memory) 등과 같은 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM) 일 수 있다.
본 발명의 실시예에서, 메모리 장치(100)는, 다수의 워드 라인들에 각각 대응하는 다수의 필드들로 구성되는 타임 테이블을 포함할 수 있다. 타임 테이블의 각 필드는, 대응되는 워드 라인의 마지막 활성화 시점(즉, 마지막 액세스 시간)을 필드 데이터로 저장할 수 있다.
메모리 장치(100)는, 다수의 워드 라인들 중 k번째(k는 자연수) 워드 라인에 대한 액세스 커맨드가 입력되면, 다수의 필드들 중 k번째 필드로부터 필드 데이터를 독출하고, 현재 클럭 데이터와 독출된 필드 데이터를 토대로 리프레쉬 요청 신호(REQ_REF)의 발행을 결정할 수 있다. 리프레쉬 요청 신호(REQ_REF)는, k번째 워드 라인에 대한 리프레쉬 동작을 요청하기 위한 신호일 수 있다. 이 때, 액세스 커맨드는, 워드 라인을 액세스하여 활성화하기 위한 커맨드로 액티브 커맨드 및 리프레쉬 커맨드를 모두 포함할 수 있으며, 액세스 동작은 액세스 커맨드에 응답하여 워드 라인을 액세스하여 활성화하기 위한 동작을 포함할 수 있다. 메모리 장치(100)는, 현재 클럭 데이터를 k번째 필드에 제공하여, k번째 필드의 필드 데이터를 현재 클럭 데이터로 업데이트할 수 있다. 이에 따라, 타임 테이블의 각 필드는, 대응되는 워드 라인의 마지막 액세스 시간을 필드 데이터로 저장할 수 있다. 또한, 메모리 장치(100)는, 리프레쉬 요청 신호(REQ_REF)가 발행되는 경우, k번째 워드 라인을 지정하는 로우 어드레스를 리프레쉬 어드레스(REF_ADD)로 메모리 컨트롤러에 함께 제공할 수 있다. 메모리 장치(100)의 구성 및 동작에 대한 설명은 도 2 내지 도 6 에서 자세히 설명하기로 한다.
본 발명의 실시예에서, 메모리 컨트롤러(200)는, 메모리 장치(100)로부터 리프레쉬 요청 신호(REQ_REF)가 입력되면, 함께 제공되는 리프레쉬 어드레스(REF_ADD)를 이용하여 어드레스(ADD)를 생성할 수 있다. 메모리 컨트롤러(200)는, 리프레쉬 커맨드와 함께 생성된 어드레스(ADD)를 메모리 장치(100)로 제공할 수 있다. 이에 따라, 메모리 장치(100)는, 리프레쉬 커맨드에 응답하여 어드레스(ADD)에 대응되는 워드 라인을 리프레쉬할 수 있다.
즉, 본 발명의 실시예에 따르면, 메모리 컨트롤러(200)가 스펙에 설정된 리프레쉬 인터벌(즉, tREFI) 마다 주기적으로 리프레쉬 커맨드를 전송하지 않고, 리프레쉬 요청 신호(REQ_REF)에 따라 실제로 리프레쉬가 필요한 워드 라인에 대해서만 리프레쉬 동작을 지시할 수 있다. 이에 따라, 메모리 장치(100)는, 각 워드 라인의 실제 액세스 시간에 따라 서로 다른 레이트로 최적화된 리프레쉬 동작을 수행함으로써 데이터 보유 시간을 확보함과 동시에 전류 소모를 최소화할 수 있다.
한편, 최근에는 노멀 리프레쉬 동작 이외에도 로우 해머(Row Hammer) 현상에 의해 데이터를 잃을 가능성이 높은 특정 워드 라인의 메모리 셀에 대하여 추가 리프레쉬 동작(즉, 타겟 리프레쉬 동작)을 수행하고 있다. 로우 해머 현상이란 특정 워드 라인이 높은 활성화 횟수로 인하여 해당 워드 라인 또는 인접한 워드 라인들에 접속된 메모리 셀의 데이터가 손상되는 현상을 말한다. 이와 같은 로우 해머 현상을 방지하기 위하여 소정 횟수 이상 활성화되는 워드 라인의 인접한 워드 라인들에 대하여 타겟 리프레쉬 동작을 수행하고 있다.
본 발명의 다른 실시예에 따르면, 타임 테이블의 각 필드는, 대응되는 워드 라인의 마지막 활성화 시점(즉, 마지막 액세스 시간)을 제 1 필드 데이터로 저장하고, 대응되는 워드 라인의 활성화 횟수를 제 2 필드 데이터로 저장할 수 있다.
메모리 장치(100)는, 다수의 워드 라인들 중 k번째(k는 자연수) 워드 라인에 대한 액세스 커맨드가 입력되면, 다수의 필드들 중 k번째 필드로부터 제 1 필드 데이터 및 제 2 필드 데이터를 독출할 수 있다. 메모리 장치(100)는, 현재 클럭 데이터와 독출된 제 1 필드 데이터를 토대로 제 1 리프레쉬 요청 신호(REQ_REF1)의 발행을 결정할 수 있다. 또한, 메모리 장치(100)는, 기 설정된 임계 횟수와 독출된 제 2 필드 데이터를 비교한 결과에 따라 제 2 리프레쉬 요청 신호(REQ_REF2)의 발행을 결정할 수 있다. 이 때, 제 1 리프레쉬 요청 신호(REQ_REF1)는, k번째 워드 라인에 대한 리프레쉬 동작을 요청하기 위한 신호이고, 제 2 리프레쉬 요청 신호(REQ_REF2)는, k번째 워드 라인의 인접 워드 라인들(예를 들어, k±1 워드 라인들)에 대한 리프레쉬 동작을 요청하기 위한 신호일 수 있다.
k번째 필드로부터 제 1 필드 데이터 및 제 2 필드 데이터가 독출된 후, 메모리 장치(100)는, k번째 필드의 제 1 필드 데이터를 현재 클럭 데이터로 업데이트하고, 제 2 리프레쉬 요청 신호(REQ_REF2)의 발행 유무에 따라 k번째 필드의 제 2 필드 데이터가 “+1” 증가되거나 초기화되도록 업데이트할 수 있다. 이에 따라, 타임 테이블의 각 필드는, 대응되는 워드 라인의 마지막 액세스 시간을 제 1 필드 데이터로 저장하고, 대응되는 워드 라인의 누적 활성화 횟수를 제 2 필드 데이터로 저장할 수 있다.
또한, 메모리 장치(100)는, 제 1 리프레쉬 요청 신호(REQ_REF1)가 발행되는 경우, k번째 워드 라인을 지정하는 로우 어드레스를 리프레쉬 어드레스(REF_ADD)로 메모리 컨트롤러에 제공할 수 있다. 메모리 장치(100)는, 제 2 리프레쉬 요청 신호(REQ_REF2)가 발행되는 경우, k번째 워드 라인의 인접 워드 라인들을 지정하는 로우 어드레스를 리프레쉬 어드레스(REF_ADD)로 메모리 컨트롤러에 제공할 수 있다. 메모리 장치(100)의 구성 및 동작에 대한 설명은 도 7 내지 도 10 에서 자세히 설명하기로 한다.
본 발명의 다른 실시예에서, 메모리 컨트롤러(200)는, 메모리 장치(100)로부터 제 1 리프레쉬 요청 신호(REQ_REF1) 또는 제 2 리프레쉬 요청 신호(REQ_REF2)가 입력되면, 함께 제공되는 리프레쉬 어드레스(REF_ADD)를 이용하여 어드레스(ADD)를 생성할 수 있다. 메모리 컨트롤러(200)는, 리프레쉬 커맨드와 함께 생성된 어드레스(ADD)를 메모리 장치(100)로 제공할 수 있다. 이에 따라, 메모리 장치(100)는, 리프레쉬 커맨드에 응답하여 어드레스(ADD)에 대응되는 워드 라인을 리프레쉬할 수 있다.
즉, 본 발명의 실시예에 따르면, 메모리 컨트롤러(200)가 스펙에 설정된 리프레쉬 인터벌(즉, tREFI) 마다 주기적으로 리프레쉬 커맨드를 전송하지 않고, 제 1 리프레쉬 요청 신호(REQ_REF1) 또는 제 2 리프레쉬 요청 신호(REQ_REF2)에 따라 실제로 리프레쉬가 필요한 워드 라인에 대해서만 리프레쉬 동작을 지시할 수 있다. 이에 따라, 메모리 장치(100)는, 각 워드 라인의 실제 액세스 시간에 따라 최적화된 리프레쉬 동작을 수행할 뿐만 아니라, 각 워드 라인의 실제 활성화 횟수에 따라 인접 워드 라인들에 대해 추가 리프레쉬 동작을 수행함으로써 로우 해머 발생 가능성을 줄이고 리프레쉬 동작 시 소모되는 전류 소모를 최소화할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예에 따른 메모리 장치(100)의 구체적인 구성들을 설명하고자 한다. 이하에서는, 발명의 요지를 충실히 설명하기 위해, 리프레쉬 동작과 관련된 로우 제어 측면을 중심으로 설명한다.
도 2 는 본 발명의 실시예에 따른 메모리 장치(100)의 블록도 이다. 도 3 은 도 2 의 타임 테이블(150)의 상세 구성을 설명하기 위한 도면 이다.
도 2 를 참조하면, 메모리 장치(100)는, 메모리 셀 어레이(110), 로우 제어 회로(120), 액티브 제어 회로(130), 타임 테이블(150), 리프레쉬 제어 회로(160), 커맨드 입력부(172), 어드레스 입력부(174) 및 커맨드 디코더(176)를 포함할 수 있다.
메모리 셀 어레이(110)는, 다수의 워드 라인들(예를 들어, 제 1 내지 제 n 워드 라인들(WL1~WLn))과 다수의 비트 라인들 사이에서 어레이 형태로 배치된 다수의 메모리 셀들(MC)을 포함할 수 있다. 다수의 메모리 셀들(MC)은, 데이터 보유 시간을 확보하기 위한 리프레쉬 동작이 필요한 메모리 셀들로 구성될 수 있다. 메모리 셀들(MC)의 개수는 메모리 장치(100)의 용량에 따라 결정될 수 있다. 메모리 셀 어레이(110)는, 비트 라인들을 통해 데이터(DQ)를 출력하고, 데이터(DQ)는 데이터 입출력 패드를 통해 외부 장치(예를 들어, 메모리 컨트롤러(200))로 출력할 수 있다.
커맨드 입력부(172)는, 메모리 컨트롤러(200)로부터 커맨드(CMD)를 입력받고, 어드레스 입력부(174)는 외부 장치로부터 어드레스(ADD)를 입력받을 수 있다. 어드레스 입력부(174)는 어드레스(ADD)를 입력받아 입력 어드레스(IADD)를 생성할 수 있다. 커맨드(CMD) 및 어드레스(ADD) 각각은 멀티 비트의 신호들을 포함할 수 있다. 커맨드 디코더(176)는 커맨드 입력부(172)를 통해 입력된 커맨드(CMD)를 디코딩해 액티브 커맨드(ACT), 프리차지 커맨드(PCG), 리드 커맨드, 라이트 커맨드, 리프레쉬 커맨드(REF) 등을 생성할 수 있다. 이외에도, 커맨드 디코더(176)는 입력된 커맨드(CMD)를 디코딩해 모드 레지스터 커맨드, 캘리브레이션 커맨드 등도 생성할 수 있지만, 본 발명의 일 실시예에 따른 메모리 장치와 직접적인 관련이 없으므로, 여기서는 도시 및 설명을 생략하기로 한다.
액티브 제어 회로(130)는, 액티브 커맨드(ACT), 프리차지 커맨드(PCG) 및 리프레쉬 커맨드(REF)에 따라 로우 액티브 신호(RACT)를 생성할 수 있다. 액티브 제어 회로(130)는, 액티브 커맨드(ACT)에 따라 활성화되고 프리차지 커맨드(PCG)에 비활성화되는 로우 액티브 신호(RACT)를 생성할 수 있다. 액티브 제어 회로(130)는, 리프레쉬 커맨드(REF)에 따라 활성화되고, 로우 어드레스 스트로브 최소 시간(tRAS) 이후 비활성화되는 로우 액티브 신호(RACT)를 생성할 수 있다. 로우 액티브 신호(RACT)는, 제 1 내지 제 n 워드 라인들(WL1~WLn) 중 적어도 하나의 워드 라인을 활성화시키기 위한 신호이다. 바람직하게, 로우 액티브 신호(RACT)는, 워드 라인을 액세스하여 활성화하기 위한 액세스 커맨드에 대응될 수 있다.
로우 제어 회로(120)는, 로우 액티브 신호(RACT)에 따라 입력 어드레스(IADD)에 대응되는 적어도 하나의 워드 라인을 활성화시킬 수 있다. 이 때, 입력 어드레스(IADD)는, 로우 어드레스를 포함할 수 있다.
타임 테이블(150)은, 제 1 내지 제 n 워드 라인들(WL1~WLn)에 각각 대응하는 제 1 내지 제 n 필드들(F1~Fn)로 구성될 수 있다. 제 1 내지 제 n 필드들(F1~Fn)은, 제 1 내지 제 n 필드 선택 신호들(F_SEL1~F_SELn)에 따라 각각 선택될 수 있으며, 선택된 필드는 저장된 필드 데이터(F_DIO)를 리프레쉬 제어 회로(160)로 출력하거나 리프레쉬 제어 회로(160)로부터 제공되는 필드 데이터(F_DIO)를 입력받아 저장할 수 있다. 도 3 을 참조하면, 타임 테이블(150)의 제 1 내지 제 n 필드들(F1~Fn)은, 필드 인덱스들(FI1~FIn) 및 필드 라인들(FL1~FLn)을 각각 포함할 수 있다. 각 필드 인덱스들(FI1~FIn)은, 제 1 내지 제 n 필드 선택 신호들(F_SEL1~F_SELn) 중 대응하는 필드 선택 신호에 의해 선택될 수 있다. 각 필드 라인들(FL1~FLn)은, 대응되는 필드 인덱스가 선택됨에 따라, 저장된 필드 데이터(F_DIO)를 리프레쉬 제어 회로(160)로 출력하거나 리프레쉬 제어 회로(160)로부터 제공되는 필드 데이터(F_DIO)를 저장할 수 있다. 실시예에 따라, 타임 테이블(150)은 제 1 내지 제 n 필드들(F1~Fn)로 구성된 레지스터 또는 메모리 장치(예를 들어, SRAM(Static Random Access Memory) 등)으로 구현될 수 있다.
리프레쉬 제어 회로(160)는, 제 1 내지 제 n 워드 라인들(WL1~WLn) 중 선택된 워드 라인(이하, 제 k 워드 라인(WLk, k는 1부터 n 사이의 자연수))에 대응되는 제 k 필드(Fk)로부터 필드 데이터(F_DIO)를 독출하고, 현재 클럭 데이터와 독출된 필드 데이터(F_DIO)를 토대로 리프레쉬 요청 신호(REQ_REF)의 발행을 결정할 수 있다.
보다 자세하게, 리프레쉬 제어 회로(160)는, 입력 어드레스(IADD) 및 로우 액티브 신호(RACT)를 토대로 제 1 내지 제 n 워드 라인들(WL1~WLn) 중 제 k 워드 라인(WLk)를 선택하고, 선택된 제 k 워드 라인(WLk)에 대응되는 제 k 필드 선택 신호(F_SELk)를 활성화시킬 수 있다. 제 k 필드 선택 신호(F_SELk)에 응답하여, 제 k 필드(Fk)로부터 필드 데이터(F_DIO)가 출력되면, 리프레쉬 제어 회로(160)는, 클럭 신호(CLK)를 토대로 생성된 현재 클럭 데이터와 제 k 필드(Fk)로부터 출력되는 필드 데이터(F_DIO)의 차를 산출하고, 산출된 차가 기 설정된 리프레쉬 구간 보다 크거나 같은 경우 리프레쉬 요청 신호(REQ_REF)를 발행할 수 있다. 이 때, 기 설정된 리프레쉬 구간은, 스펙에 설정된 리프레쉬 구간(tREF)에 따라 결정될 수 있다. 리프레쉬 구간(tREF)은, 메모리 셀에 저장된 데이터를 잃어버리지 않을 정도의 시간을 리텐션 타임으로 정의할 수 있으며, 특정 메모리 셀을 리프레쉬한 후 다시 그 동일한 셀을 리프레쉬할 때까지 소요되는 시간으로, 예를 들어, 64ms 또는 32ms으로 스펙에 설정될 수 있다. 리프레쉬 제어 회로(160)는, 리프레쉬 요청 신호(REQ_REF)의 발행 유무와 상관없이, 제 k 필드(Fk)의 필드 데이터(F_DIO)를 현재 클럭 데이터로 업데이트할 수 있다. 이에 따라, 타임 테이블(150)의 제 k 필드(Fk)는, 제 k 워드 라인(WLk)의 마지막 액세스 시간을 최종적으로 저장할 수 있다.
또한, 리프레쉬 제어 회로(160)는, 리프레쉬 요청 신호(REQ_REF)가 발행되는 경우, 선택된 제 k 워드 라인(WLk)을 지정하는 로우 어드레스(즉, 입력 어드레스(IADD))를 리프레쉬 어드레스(REF_ADD)로 메모리 컨트롤러(200)에 제공할 수 있다.
도 4 는 도 2 의 리프레쉬 제어 회로(160)의 상세 구성을 설명하기 위한 블록도 이다. 도 5 는 도 4 의 인터벌 산출 회로(166)의 동작의 이해를 돕기 위한 타이밍도 이다.
도 4 를 참조하면, 리프레쉬 제어 회로(160)는, 필드 매니저(162), 클럭 카운터(164), 인터벌 산출 회로(166), 리프레쉬 판단 회로(168) 및 리프레쉬 어드레스 출력 회로(169)를 포함할 수 있다.
필드 매니저(162)는, 타임 테이블(150)의 제 1 내지 제 n 필드들(F1~Fn)를 액세스하여 기 저장된 필드 데이터(F_DIO)를 독출하거나 업데이트하여 타임 테이블(150)을 관리할 수 있다. 필드 매니저(162)는, 로우 액티브 신호(RACT)가 활성화되면 입력 어드레스(IADD)를 디코딩하여 제 1 내지 제 n 필드 선택 신호들(F_SEL1~F_SELn) 중 하나의 필드 선택 신호를 활성화시킬 수 있다. 활성화된 필드 선택 신호에 따라 선택된 필드로부터 필드 데이터(F_DIO)가 독출될 수 있다. 필드 매니저(162)는, 독출된 필드 데이터(F_DIO)를 필드 클럭 데이터(F_CLK)로 인터벌 산출 회로(166)에 제공할 수 있다. 필드 매니저(162)는, 현재 클럭 데이터(C_CLK)를 선택된 필드의 필드 데이터(F_DIO)로 제공하여, 선택된 필드의 필드 데이터(F_DIO)를 현재 클럭 데이터(C_CLK)로 업데이트할 수 있다. 또한, 필드 매니저(162)는, 파워-업 신호(PWR_UP)에 따라 타임 테이블(150)의 제 1 내지 제 n 필드들(F1~Fn)의 필드 데이터(F_DIO)를 모두 초기화시킬 수 있다.
클럭 카운터(164)는, 파워-업 신호(PWR_UP)에 따라 주기적으로 토글링하는 오실레이팅 신호(CLK)를 카운팅하여 현재 클럭 데이터(C_CLK)를 생성할 수 있다. 현재 클럭 데이터(C_CLK)에 따라 현재 시간이 특정될 수 있다.
인터벌 산출 회로(166)는, 현재 클럭 데이터(C_CLK)와 필드 클럭 데이터(F_CLK) 사이의 인터벌을 산출하여 인터벌 신호(F_INTV)를 생성할 수 있다. 인터벌 산출 회로(166)는, 현재 클럭 데이터(C_CLK)의 값으로부터 필드 클럭 데이터(F_CLK)의 값을 감산하여 인터벌 신호(F_INTV)로 생성할 수 있다. 도 5 를 참조하면, 마지막으로 제 k 워드 라인(WLk)을 액세스한 시간이 제 k 필드(Fk)의 필드 데이터(F_DIO)로 저장되어 있다고 가정한다. 제 k 워드 라인(WLk)에 대한 로우 액티브 신호(RACT)가 활성화되면, 필드 매니저(162)는, 독출된 필드 데이터(F_DIO)를 “000 1010”의 필드 클럭 데이터(F_CLK)로 인터벌 산출 회로(166)에 제공하고, 인터벌 산출 회로(166)는, “110 1000”의 현재 클럭 데이터(C_CLK)의 값(즉, 104)으로부터 “000 1010”의 필드 클럭 데이터(F_CLK)의 값(즉, 10)을 감산하여 “94”의 인터벌 신호(F_INTV)로 생성할 수 있다.
리프레쉬 판단 회로(168)는, 기 설정된 리프레쉬 구간(tREF)과 산출된 인터벌 신호(F_INTV)를 비교한 결과에 따라 리프레쉬 요청 신호(REQ_REF)의 발행을 결정할 수 있다. 리프레쉬 판단 회로(168)는, 산출된 인터벌 신호(F_INTV)가 기 설정된 리프레쉬 구간 보다 크거나 같은 경우, 리프레쉬 요청 신호(REQ_REF)를 발행할 수 있다. 예를 들어, 리프레쉬 판단 회로(168)는, 리프레쉬 요청 신호(REQ_REF)를 로직 하이 레벨로 활성화시킬 수 있다.
리프레쉬 어드레스 출력 회로(169)는, 리프레쉬 요청 신호(REQ_REF)가 로직 하이 레벨로 활성화되어 발행되는 경우, 입력 어드레스(IADD)를 리프레쉬 어드레스(REF_ADD)로 메모리 컨트롤러(200)에 제공할 수 있다.
도 6 은 도 2 의 메모리 장치(100)의 동작을 설명하기 위한 순서도 이다.
도 6 을 참조하면, 먼저, 파워-업 시, 필드 매니저(162)는, 파워-업 신호(PWR_UP)에 따라 타임 테이블(150)의 제 1 내지 제 n 필드들(F1~Fn)의 필드 데이터(F_DIO)를 모두 초기화시킬 수 있다(S110). 이 때, 클럭 카운터(164)는, 오실레이팅 신호(CLK)를 카운팅하여 현재 클럭 데이터(C_CLK)의 생성을 시작할 수 있다.
액티브 제어 회로(130)는, 액티브 커맨드(ACT) 또는 리프레쉬 커맨드(REF)가 입력되면, 로우 액티브 신호(RACT)를 활성화시킬 수 있다. 필드 매니저(162)는, 로우 액티브 신호(RACT)가 활성화되면 입력 어드레스(IADD)를 디코딩하여 제 1 내지 제 n 필드 선택 신호들(F_SEL1~F_SELn) 중 하나의 필드 선택 신호를 활성화시킬 수 있다(S120). 활성화된 필드 선택 신호에 따라 선택된 필드로부터 필드 데이터(F_DIO)가 독출될 수 있다(S130). 필드 매니저(162)는, 독출된 필드 데이터(F_DIO)를 필드 클럭 데이터(F_CLK)로 인터벌 산출 회로(166)에 제공할 수 있다.
이 후, 필드 매니저(162)는, 현재 클럭 데이터(C_CLK)를 선택된 필드의 필드 데이터(F_DIO)로 업데이트할 수 있다(S140).
인터벌 산출 회로(166)는, 필드 클럭 데이터(F_CLK)와 현재 클럭 데이터(C_CLK) 사이의 인터벌을 산출하여 인터벌 신호(F_INTV)를 생성할 수 있다(S150).
리프레쉬 판단 회로(168)는, 기 설정된 리프레쉬 구간(tREF)과 산출된 인터벌 신호(F_INTV)를 비교하여, 산출된 인터벌 신호(F_INTV)가 기 설정된 리프레쉬 구간(tREF) 보다 크거나 같은 경우(S160의 YES), 리프레쉬 요청 신호(REQ_REF)를 발행할 수 있다(S170). 리프레쉬 어드레스 출력 회로(169)는, 리프레쉬 요청 신호(REQ_REF)가 발행되는 경우, 입력 어드레스(IADD)를 리프레쉬 어드레스(REF_ADD)로 메모리 컨트롤러(200)에 제공할 수 있다. 반면, 리프레쉬 판단 회로(168)는, 산출된 인터벌 신호(F_INTV)가 기 설정된 리프레쉬 구간(tREF) 보다 작은 경우(S160의 NO), 리프레쉬 요청 신호(REQ_REF)를 발행하지 않고 동작을 종료할 수 있다.
메모리 컨트롤러(200)는, 메모리 장치(100)로부터 리프레쉬 요청 신호(REQ_REF)가 입력되면, 함께 제공되는 리프레쉬 어드레스(REF_ADD)를 이용하여 어드레스(ADD)를 생성할 수 있다. 메모리 컨트롤러(200)는, 리프레쉬 커맨드(REF)와 함께 생성된 어드레스(ADD)를 메모리 장치(100)로 제공할 수 있다. 메모리 장치(100)의 로우 제어 회로(120)는, 리프레쉬 커맨드(REF)에 응답하여 입력 어드레스(IADD)에 대응되는 워드 라인을 리프레쉬할 수 있다.
상기와 같이, 본 발명의 실시예에 따른 메모리 장치는, 다수의 워드 라인들의 마지막 액세스 시간을 저장하는 다수의 필드들로 타임 테이블을 구성하고, 타임 테이블을 토대로 각 워드 라인에 대해 리프레쉬 동작을 요청할 수 있다. 따라서, 각 워드 라인의 실제 액세스 시점에 따라 서로 다른 레이트로 최적화된 리프레쉬 동작을 수행함으로써 데이터 보유 시간을 확보함과 동시에 전류 소모를 최소화할 수 있다.
도 7 은 본 발명의 다른 실시예에 따른 메모리 장치(100)의 블록도 이다. 도 8 은 도 7 의 타임 테이블(350)의 상세 구성을 설명하기 위한 도면 이다.
도 7 을 참조하면, 메모리 장치(100)는, 메모리 셀 어레이(310), 로우 제어 회로(320), 액티브 제어 회로(330), 타겟 어드레스 생성 회로(344), 어드레스 선택 회로(348), 타임 테이블(350), 리프레쉬 제어 회로(360), 커맨드 입력부(372), 어드레스 입력부(374), 커맨드 디코더(376) 및 타겟 커맨드 생성 회로(378)를 포함할 수 있다. 도 7 의 메모리 셀 어레이(310), 로우 제어 회로(320), 액티브 제어 회로(330), 커맨드 입력부(372), 어드레스 입력부(374) 및 커맨드 디코더(376)는 도 2 의 구성들과 실질적으로 동일하므로 상세한 설명은 생략하기로 한다.
타겟 커맨드 생성 회로(378)는, 리프레쉬 커맨드(REF)를 토대로 타겟 리프레쉬 커맨드(TREF)를 생성할 수 있다. 타겟 커맨드 생성 회로(378)는, 리프레쉬 커맨드(REF)의 입력 횟수가 소정 횟수에 도달할 때마다 타겟 리프레쉬 커맨드(TREF)를 생성할 수 있다.
타겟 어드레스 생성 회로(344)는, 액티브 커맨드(ACT)에 따라 입력 어드레스(IADD)를 샘플링하여 타겟 어드레스(TADD)를 생성할 수 있다.
어드레스 선택 회로(348)는, 타겟 리프레쉬 커맨드(TREF)에 응답하여 타겟 어드레스(TADD) 및 입력 어드레스(IADD) 중 하나를 선택하여 로우 어드레스(RADD)로 출력할 수 있다. 예를 들어, 어드레스 선택 회로(348)는, 타겟 리프레쉬 커맨드(TREF)가 생성되어 로직 하이 레벨이 되면, 타겟 어드레스(TADD)를 선택하여 로우 어드레스(RADD)로 출력할 수 있다.
타임 테이블(350)은, 제 1 내지 제 n 워드 라인들(WL1~WLn)에 각각 대응하는 제 1 내지 제 n 필드들(F1~Fn)로 구성될 수 있다. 제 1 내지 제 n 필드들(F1~Fn)은, 제 1 내지 제 n 필드 선택 신호들(F_SEL1~F_SELn)에 따라 각각 선택될 수 있으며, 선택된 필드는 저장된 제 1 필드 데이터(F_DIO1) 및/또는 제 2 필드 데이터(F_DIO2)를 리프레쉬 제어 회로(360)로 출력하거나 리프레쉬 제어 회로(360)로부터 제공되는 제 1 필드 데이터(F_DIO1) 및/또는 제 2 필드 데이터(F_DIO2)를 입력받아 저장할 수 있다.
도 8 을 참조하면, 타임 테이블(350)의 제 1 내지 제 n 필드들(F1~Fn)은, 필드 인덱스들(FI1~FIn), 제 1 필드 라인들(FL1_1~FL1_n) 및 제 2 필드 라인들(FL2_1~FL2_n)을 각각 포함할 수 있다. 각 필드 인덱스들(FI1~FIn)은, 제 1 내지 제 n 필드 선택 신호들(F_SEL1~F_SELn) 중 대응하는 필드 선택 신호에 의해 선택될 수 있다. 제 1 필드 라인들(FL1_1~FL1_n)은 각각 대응되는 필드 인덱스가 선택됨에 따라, 저장된 제 1 필드 데이터(F_DIO1)를 리프레쉬 제어 회로(360)로 출력하거나 리프레쉬 제어 회로(360)로부터 제공되는 제 1 필드 데이터(F_DIO1)를 저장할 수 있다. 제 2 필드 라인들(FL2_1~FL2_n)은 각각 대응되는 필드 인덱스가 선택됨에 따라, 저장된 제 2 필드 데이터(F_DIO2)를 리프레쉬 제어 회로(360)로 출력하거나 리프레쉬 제어 회로(360)로부터 제공되는 제 2 필드 데이터(F_DIO2)를 저장할 수 있다.
리프레쉬 제어 회로(360)는, 제 1 내지 제 n 워드 라인들(WL1~WLn) 중 선택된 제 k 워드 라인(WLk)에 대응되는 제 k 필드(Fk)로부터 제 1 필드 데이터(F_DIO1) 및 제 2 필드 데이터(F_DIO2)를 독출할 수 있다. 리프레쉬 제어 회로(360)는, 독출된 제 1 필드 데이터(F_DIO1)와 현재 클럭 데이터를 토대로 제 1 리프레쉬 요청 신호(REQ_REF1)의 발행을 결정하고, 독출된 제 2 필드 데이터(F_DIO2)와 기 설정된 임계 횟수를 비교한 결과에 따라 제 2 리프레쉬 요청 신호(REQ_REF2)의 발행을 결정할 수 있다. 이 때, 제 1 리프레쉬 요청 신호(REQ_REF1)는, 제 k 워드 라인(WLk)에 대한 리프레쉬 동작을 요청하기 위한 신호이고, 제 2 리프레쉬 요청 신호(REQ_REF2)는, 제 k 워드 라인(WLk)의 인접 워드 라인들(예를 들어, k±1 워드 라인들)에 대한 리프레쉬 동작을 요청하기 위한 신호일 수 있다.
리프레쉬 제어 회로(360)는, 제 k 필드(Fk)의 제 1 필드 데이터(F_DIO1)를 현재 클럭 데이터로 업데이트하고, 제 2 리프레쉬 요청 신호(REQ_REF2)의 발행 유무에 따라 제 k 필드(Fk)의 제 2 필드 데이터(F_DIO2)를 “+1” 증가시키거나 초기화시킬 수 있다.
보다 자세하게, 리프레쉬 제어 회로(360)는, 로우 어드레스(RADD) 및 로우 액티브 신호(RACT)를 토대로 제 1 내지 제 n 워드 라인들(WL1~WLn) 중 제 k 워드 라인(WLk)를 선택하고, 선택된 제 k 워드 라인(WLk)에 대응되는 제 k 필드 선택 신호(F_SELk)를 활성화시킬 수 있다. 제 k 필드 선택 신호(F_SELk)에 응답하여, 제 k 필드(Fk)로부터 제 1 필드 데이터(F_DIO1)가 출력되면, 리프레쉬 제어 회로(360)는, 클럭 신호(CLK)를 토대로 생성된 현재 클럭 데이터와 제 k 필드(Fk)로부터 출력되는 제 1 필드 데이터(F_DIO1)의 차를 산출하고, 산출된 차가 기 설정된 리프레쉬 구간 보다 크거나 같은 경우 제 1 리프레쉬 요청 신호(REQ_REF1)를 발행할 수 있다. 이 때, 리프레쉬 구간은, 스펙에 설정된 리프레쉬 구간(tREF)에 따라 결정될 수 있다. 또한, 제 k 필드 선택 신호(F_SELk)에 응답하여, 제 k 필드(Fk)로부터 제 2 필드 데이터(F_DIO2)가 출력되면, 리프레쉬 제어 회로(360)는, 제 k 필드(Fk)로부터 출력되는 제 2 필드 데이터(F_DIO2)와 기 설정된 임계 횟수를 비교한 결과에 따라 제 2 리프레쉬 요청 신호(REQ_REF2)의 발행을 결정할 수 있다.
리프레쉬 제어 회로(360)는, 제 k 필드(Fk)로부터 제 1 필드 데이터(F_DIO1)가 독출된 후, 리프레쉬 요청 신호(REQ_REF)의 발행 유무와 상관없이, 제 k 필드(Fk)의 제 1 필드 데이터(F_DIO1)를 현재 클럭 데이터로 업데이트할 수 있다. 또한, 리프레쉬 제어 회로(360)는, 제 k 필드(Fk)로부터 제 2 필드 데이터(F_DIO2)가 독출된 후, 제 2 리프레쉬 요청 신호(REQ_REF2)의 발행 유무에 따라 제 2 필드 데이터(F_DIO2)를 “+1” 증가시키거나 초기화시킬 수 있다. 이에 따라, 타임 테이블(350)의 제 k 필드(Fk)는, 제 k 워드 라인(WLk)의 마지막 액세스 시간을 제 1 필드 데이터(F_DIO1)로 저장하고, 제 k 워드 라인(WLk)의 누적 활성화 횟수를 제 2 필드 데이터(F_DIO2)로 저장할 수 있다.
또한, 리프레쉬 제어 회로(360)는, 제 1 리프레쉬 요청 신호(REQ_REF1)가 발행되는 경우, 선택된 제 k 워드 라인(WLk)을 지정하는 로우 어드레스(RADD)를 리프레쉬 어드레스(REF_ADD)로 메모리 컨트롤러(200)에 제공할 수 있다. 또한, 리프레쉬 제어 회로(360)는, 제 2 리프레쉬 요청 신호(REQ_REF2)가 발행되는 경우, 선택된 제 k 워드 라인(WLk)의 인접 워드 라인들을 지정하는 로우 어드레스(RADD)를 리프레쉬 어드레스(REF_ADD)로 메모리 컨트롤러(200)에 제공할 수 있다.
도 9 는 도 7 의 리프레쉬 제어 회로(360)의 상세 구성을 설명하기 위한 블록도 이다.
도 9 를 참조하면, 리프레쉬 제어 회로(360)는, 필드 매니저(362), 클럭 카운터(364), 인터벌 산출 회로(366), 리프레쉬 판단 회로(368) 및 리프레쉬 어드레스 출력 회로(369)를 포함할 수 있다.
필드 매니저(362)는, 타임 테이블(350)의 제 1 내지 제 n 필드들(F1~Fn)를 액세스하여 기 저장된 제 1 필드 데이터(F_DIO1) 및 제 2 필드 데이터(F_DIO2)를 독출하거나 업데이트하여 타임 테이블(350)을 관리할 수 있다. 필드 매니저(362)는, 로우 액티브 신호(RACT)가 활성화되면 로우 어드레스(RADD)를 디코딩하여 제 1 내지 제 n 필드 선택 신호들(F_SEL1~F_SELn) 중 하나의 필드 선택 신호를 활성화시킬 수 있다. 활성화된 필드 선택 신호에 따라 선택된 필드로부터 제 1 필드 데이터(F_DIO1) 및 제 2 필드 데이터(F_DIO2)가 독출될 수 있다. 필드 매니저(362)는, 독출된 제 1 필드 데이터(F_DIO1)를 필드 클럭 데이터(F1_CLK)로 인터벌 산출 회로(366)에 제공하고, 독출된 제 2 필드 데이터(F_DIO2)를 필드 카운트 데이터(F2_AC)로 리프레쉬 판단 회로(368)에 제공할 수 있다.
필드 매니저(362)는, 필드 클럭 데이터(F1_CLK)가 제공된 후, 선택된 필드의 제 1 필드 데이터(F_DIO1)를 현재 클럭 데이터(C_CLK)로 업데이트할 수 있다. 필드 매니저(362)는, 필드 카운트 데이터(F2_AC)가 제공된 후, 제 2 필드 초기화 신호(F2_INIT)에 따라 제 1 내지 제 n 필드들(F1~Fn)의 제 2 필드 데이터(F_DIO2)를 “+1” 증가시키거나 초기화시킬 수 있다. 예를 들어, 필드 매니저(362)는, 제 2 필드 초기화 신호(F2_INIT)가 로직 하이 레벨로 활성화되면 제 2 필드 데이터(F_DIO2)를 초기화시키고, 제 2 필드 초기화 신호(F2_INIT)가 로직 로우 레벨로 비활성화되면 제 2 필드 데이터(F_DIO2)를 “+1” 증가시킬 수 있다. 필드 매니저(362)는, 파워-업 신호(PWR_UP)에 따라 타임 테이블(350)의 제 1 내지 제 n 필드들(F1~Fn)의 제 1 필드 데이터(F_DIO1) 및 제 2 필드 데이터(F_DIO2)를 모두 초기화시킬 수 있다.
클럭 카운터(364)는, 파워-업 신호(PWR_UP)에 따라 주기적으로 토글링하는 오실레이팅 신호(CLK)를 카운팅하여 현재 클럭 데이터(C_CLK)를 생성할 수 있다. 현재 클럭 데이터(C_CLK)에 따라 현재 시간이 특정될 수 있다.
인터벌 산출 회로(366)는, 현재 클럭 데이터(C_CLK)와 필드 클럭 데이터(F1_CLK) 사이의 인터벌을 산출하여 인터벌 신호(F1_INTV)를 생성할 수 있다. 인터벌 산출 회로(366)는, 현재 클럭 데이터(C_CLK)의 값으로부터 필드 클럭 데이터(F1_CLK)의 값을 감산하여 인터벌 신호(F1_INTV)로 생성할 수 있다.
리프레쉬 판단 회로(368)는, 기 설정된 리프레쉬 구간(tREF)과 산출된 인터벌 신호(F1_INTV)를 비교한 결과에 따라 제 1 리프레쉬 요청 신호(REQ_REF1)의 발행을 결정하고, 필드 카운트 데이터(F2_AC)와 기 설정된 임계 횟수(RH_TH)를 비교한 결과에 따라 제 2 리프레쉬 요청 신호(REQ_REF2)의 발행을 결정할 수 있다. 리프레쉬 판단 회로(368)는, 산출된 인터벌 신호(F1_INTV)가 기 설정된 리프레쉬 구간(tREF) 보다 크거나 같은 경우, 제 1 리프레쉬 요청 신호(REQ_REF1)를 발행하고, 필드 카운트 데이터(F2_AC)가 설정된 임계 횟수(RH_TH) 보다 크거나 같은 경우, 제 2 리프레쉬 요청 신호(REQ_REF2)를 발행할 수 있다. 리프레쉬 판단 회로(368)는, 제 2 리프레쉬 요청 신호(REQ_REF2)가 발행되는 경우, 제 2 필드 초기화 신호(F2_INIT)를 로직 하이 레벨로 활성화시켜 필드 매니저(362)로 제공할 수 있다.
리프레쉬 어드레스 출력 회로(369)는, 어드레스 산출 회로(3691) 및 어드레스 출력 회로(3692)를 포함할 수 있다.
어드레스 산출 회로(3691)는, 제 2 리프레쉬 요청 신호(REQ_REF2)가 발행되어 로직 하이 레벨로 활성화되는 경우, 로우 어드레스(RADD)를 이용하여 하나 이상의 인접 어드레스들(ADJ_ADD)을 산출할 수 있다. 예를 들어, 어드레스 산출 회로(3691)는, 로우 어드레스(RADD)를 +1 증가 및/또는 감소시켜 인접 어드레스들(ADJ_ADD)을 산출할 수 있다. 어드레스 출력 회로(3692)는, 제 1 리프레쉬 요청 신호(REQ_REF1)에 따라 로우 어드레스(RADD)를 리프레쉬 어드레스(REF_ADD)로 제공하고, 제 2 리프레쉬 요청 신호(REQ_REF2)에 따라 인접 어드레스들(ADJ_ADD)을 리프레쉬 어드레스(REF_ADD)로 순차적으로 제공할 수 있다.
도 10 은 도 7 의 메모리 장치(100)의 동작을 설명하기 위한 순서도 이다.
도 10 을 참조하면, 먼저, 파워-업 시, 필드 매니저(362)는, 파워-업 신호(PWR_UP)에 따라 제 1 내지 제 n 필드들(F1~Fn)의 제 1 필드 데이터(F_DIO1) 및 제 2 필드 데이터(F_DIO2)를 모두 초기화시킬 수 있다(S310). 이 때, 클럭 카운터(364)는, 오실레이팅 신호(CLK)를 카운팅하여 현재 클럭 데이터(C_CLK)의 생성을 시작할 수 있다.
액티브 제어 회로(330)는, 액티브 커맨드(ACT) 또는 리프레쉬 커맨드(REF)가 입력되면, 로우 액티브 신호(RACT)를 활성화시킬 수 있다. 필드 매니저(362)는, 로우 액티브 신호(RACT)가 활성화되면 로우 어드레스(RADD)를 디코딩하여 제 1 내지 제 n 필드 선택 신호들(F_SEL1~F_SELn) 중 하나의 필드 선택 신호를 활성화시킬 수 있다(S320).
먼저, 활성화된 필드 선택 신호에 따라 선택된 필드로부터 제 1 필드 데이터(F_DIO1)가 독출될 수 있다(S330). 필드 매니저(362)는, 독출된 제 1 필드 데이터(F_DIO1)를 필드 클럭 데이터(F1_CLK)로 인터벌 산출 회로(366)에 제공할 수 있다. 이 후, 필드 매니저(362)는, 현재 클럭 데이터(C_CLK)를 선택된 필드의 제 1 필드 데이터(F_DIO1)로 업데이트할 수 있다(S340). 인터벌 산출 회로(366)는, 필드 클럭 데이터(F1_CLK)와 현재 클럭 데이터(C_CLK) 사이의 인터벌을 산출하여 인터벌 신호(F1_INTV)를 생성할 수 있다(S350).
리프레쉬 판단 회로(368)는, 산출된 인터벌 신호(F1_INTV)가 기 설정된 리프레쉬 구간(tREF) 보다 크거나 같은 경우(S360의 YES), 제 1 리프레쉬 요청 신호(REQ_REF1)를 발행할 수 있다(S370). 리프레쉬 어드레스 출력 회로(369)는, 제 1 리프레쉬 요청 신호(REQ_REF1)가 발행되는 경우, 로우 어드레스(RADD)를 리프레쉬 어드레스(REF_ADD)로 메모리 컨트롤러(200)에 제공할 수 있다. 반면, 리프레쉬 판단 회로(368)는, 산출된 인터벌 신호(F1_INTV)가 기 설정된 리프레쉬 구간(tREF) 보다 작은 경우(S360의 NO), 제 1 리프레쉬 요청 신호(REQ_REF1)를 발행하지 않고 동작을 종료할 수 있다.
메모리 컨트롤러(200)는, 메모리 장치(100)로부터 제 1 리프레쉬 요청 신호(REQ_REF1)가 입력되면, 함께 제공되는 리프레쉬 어드레스(REF_ADD)를 이용하여 어드레스(ADD)를 생성할 수 있다. 메모리 컨트롤러(200)는, 리프레쉬 커맨드(REF)와 함께 생성된 어드레스(ADD)를 메모리 장치(100)로 제공할 수 있다. 메모리 장치(100)의 로우 제어 회로(120)는, 리프레쉬 커맨드(REF)에 응답하여 입력 어드레스(IADD)에 대응되는 워드 라인을 리프레쉬할 수 있다.
다음으로, 활성화된 필드 선택 신호에 따라 선택된 필드로부터 제 2 필드 데이터(F_DIO2)가 독출될 수 있다(S430). 필드 매니저(362)는, 독출된 제 2 필드 데이터(F_DIO2)를 필드 카운트 데이터(F2_AC)로 리프레쉬 판단 회로(368)에 제공할 수 있다. 필드 카운트 데이터(F2_AC)가 설정된 임계 횟수(RH_TH) 보다 크거나 같은 경우(S440의 YES), 리프레쉬 판단 회로(368)는 제 2 리프레쉬 요청 신호(REQ_REF2)를 발행할 수 있다(S470). 제 2 리프레쉬 요청 신호(REQ_REF2)가 발행되는 경우, 리프레쉬 판단 회로(368)는, 제 2 필드 초기화 신호(F2_INIT)를 로직 하이 레벨로 활성화시키고, 필드 매니저(362)는 제 2 필드 데이터(F_DIO2)를 초기화시킬 수 있다(S450). 리프레쉬 어드레스 출력 회로(369)는, 제 2 리프레쉬 요청 신호(REQ_REF2)가 발행되는 경우, 로우 어드레스(RADD)를 이용하여 하나 이상의 인접 어드레스들(ADJ_ADD)을 산출하고, 산출된 인접 어드레스들(ADJ_ADD)을 리프레쉬 어드레스(REF_ADD)로 순차적으로 제공할 수 있다.
반면, 필드 카운트 데이터(F2_AC)가 설정된 임계 횟수(RH_TH) 보다 작은 경우(S440의 NO), 리프레쉬 판단 회로(368)는 제 2 리프레쉬 요청 신호(REQ_REF2)를 발행하지 않고 동작을 종료할 수 있다. 제 2 리프레쉬 요청 신호(REQ_REF2)가 발행되지 않는 경우, 리프레쉬 판단 회로(368)는, 제 2 필드 초기화 신호(F2_INIT)를 로직 로우 레벨로 비활성화시키고, 필드 매니저(362)는 제 2 필드 데이터(F_DIO2)를 “+1” 증가시켜 업데이트할 수 있다(S460).
메모리 컨트롤러(200)는, 메모리 장치(100)로부터 제 2 리프레쉬 요청 신호(REQ_REF2)가 입력되면, 함께 제공되는 리프레쉬 어드레스(REF_ADD)를 이용하여 어드레스(ADD)를 생성할 수 있다. 메모리 컨트롤러(200)는, 리프레쉬 커맨드(REF)와 함께 생성된 어드레스(ADD)를 메모리 장치(100)로 제공할 수 있다. 메모리 장치(100)의 로우 제어 회로(120)는, 리프레쉬 커맨드(REF)에 응답하여 입력 어드레스(IADD)에 대응되는 워드 라인을 리프레쉬할 수 있다.
한편, 타겟 커맨드 생성 회로(378)는, 리프레쉬 커맨드(REF)의 입력 횟수가 소정 횟수에 도달할 때마다 타겟 리프레쉬 커맨드(TREF)를 생성할 수 있다. 타겟 리프레쉬 커맨드(TREF)가 생성되면, 어드레스 선택 회로(348)는, 타겟 어드레스(TADD)를 선택하여 로우 어드레스(RADD)로 출력하고, 로우 제어 회로(120)는, 로우 액티브 신호(RACT)에 응답하여 로우 어드레스(RADD)에 대응되는 워드 라인을 리프레쉬함으로써 타겟 리프레쉬 동작을 수행할 수 있다
한편, 상기의 실시예들에서는, 메모리 장치(100)가 리프레쉬 요청 신호(REQ_REF#)과 함께 리프레쉬 어드레스(REF_ADD)를 메모리 컨트롤러(200)로 제공하는 경우를 설명하였지만, 제안 발명은 이에 한정되지 않는다. 이하의 실시예들에서는, 메모리 장치가 리프레쉬 어드레스를 메모리 컨트롤러로 제공하지 않고 내부에 저장하여 리프레쉬 동작에 이용하는 방법을 설명하기로 한다.
도 11 은 본 발명의 다른 실시예에 따른 메모리 시스템(20)을 설명하기 위한 블록도 이다.
도 11 을 참조하면, 메모리 시스템(20)은 메모리 장치(400) 및 메모리 컨트롤러(500)를 포함할 수 있다. 도 11 의 메모리 장치(400) 및 메모리 컨트롤러(500)는, 메모리 장치(400)가 리프레쉬 어드레스(REF_ADD)를 메모리 컨트롤러(200)로 제공하지 않고 내부에 저장하는 점을 제외하고는 도 1 의 메모리 장치(100) 및 메모리 컨트롤러(200)와 실질적으로 동일한 구성을 가질 수 있다.
도 12 는 본 발명의 실시예에 따른 메모리 장치(400)의 블록도 이다.
도 12 를 참조하면, 메모리 장치(400)는, 메모리 셀 어레이(410), 로우 제어 회로(420), 액티브 제어 회로(430), 어드레스 선택 회로(442), 타임 테이블(450), 리프레쉬 제어 회로(460), 커맨드 입력부(472), 어드레스 입력부(474) 및 커맨드 디코더(476)를 포함할 수 있다. 도 12 의 메모리 셀 어레이(410), 로우 제어 회로(420), 액티브 제어 회로(430), 타임 테이블(450), 커맨드 입력부(472), 어드레스 입력부(474) 및 커맨드 디코더(476)는 도 2 의 구성들과 실질적으로 동일하므로 상세한 설명은 생략하기로 한다.
어드레스 선택 회로(442)는, 리프레쉬 커맨드(REF)에 응답하여 입력 어드레스(IADD) 및 리프레쉬 어드레스(REF_ADD) 중 하나를 선택하여 로우 어드레스(RADD)를 출력할 수 있다. 예를 들어, 어드레스 선택 회로(442)는, 리프레쉬 커맨드(REF)가 입력되면, 리프레쉬 어드레스(REF_ADD)를 로우 어드레스(RADD)로 출력할 수 있다.
리프레쉬 제어 회로(460)는, 로우 어드레스(RADD) 및 로우 액티브 신호(RACT)를 토대로 제 1 내지 제 n 워드 라인들(WL1~WLn) 중 제 k 워드 라인(WLk)를 선택하고, 선택된 제 k 워드 라인(WLk)에 대응되는 제 k 필드 선택 신호(F_SELk)를 활성화시킬 수 있다. 제 k 필드 선택 신호(F_SELk)에 응답하여, 제 k 필드(Fk)로부터 필드 데이터(F_DIO)가 출력되면, 리프레쉬 제어 회로(460)는, 클럭 신호(CLK)를 토대로 생성된 현재 클럭 데이터와 제 k 필드(Fk)로부터 출력되는 필드 데이터(F_DIO)의 차를 산출하고, 산출된 차가 기 설정된 리프레쉬 구간 보다 크거나 같은 경우 리프레쉬 요청 신호(REQ_REF)를 발행할 수 있다. 리프레쉬 제어 회로(460)는, 리프레쉬 요청 신호(REQ_REF)의 발행 유무와 상관없이, 제 k 필드(Fk)의 필드 데이터(F_DIO)를 현재 클럭 데이터로 업데이트할 수 있다.
특히, 리프레쉬 제어 회로(460)는, 리프레쉬 요청 신호(REQ_REF)가 발행되는 경우, 선택된 제 k 워드 라인(WLk)을 지정하는 로우 어드레스(RADD)를 저장하고, 리프레쉬 커맨드(REF)에 따라 저장된 어드레스를 리프레쉬 어드레스(REF_ADD)로 어드레스 선택 회로(442)에 제공할 수 있다.
도 13 은 도 12 의 리프레쉬 제어 회로(460)의 상세 구성을 설명하기 위한 블록도 이다.
도 13 을 참조하면, 리프레쉬 제어 회로(460)는, 필드 매니저(462), 클럭 카운터(464), 인터벌 산출 회로(466), 리프레쉬 판단 회로(468) 및 리프레쉬 어드레스 출력 회로(469)를 포함할 수 있다. 도 13 의 필드 매니저(462), 클럭 카운터(464), 인터벌 산출 회로(466) 및 리프레쉬 판단 회로(468)는 도 4 의 구성들과 실질적으로 동일한 구성을 가지므로 상세한 설명은 생략하기로 한다.
리프레쉬 어드레스 출력 회로(469)는, 리프레쉬 요청 신호(REQ_REF)를 입력 제어 신호(PIN)로 입력받고, 리프레쉬 커맨드(REF)를 출력 제어 신호(POUT)로 입력받는 다수의 파이프 래치들(PLAT0~PLATm)을 포함할 수 있다. 파이프 래치들(PLAT0~PLATm)은, 리프레쉬 요청 신호(REQ_REF)가 발행될 때마다 로우 어드레스(RADD)를 순차적으로 저장하고, 리프레쉬 커맨드(REF)가 입력되면 저장된 어드레스들을 리프레쉬 어드레스(REF_ADD)로 순차적으로 출력할 수 있다.
이하, 도 6 을 참조하여, 도 12 및 도 13 의 메모리 장치(400)의 동작을 설명하면 다음과 같다.
먼저, 파워-업 시, 필드 매니저(462)는, 파워-업 신호(PWR_UP)에 따라 타임 테이블(450)의 제 1 내지 제 n 필드들(F1~Fn)의 필드 데이터(F_DIO)를 모두 초기화시킬 수 있다(S110).
액티브 제어 회로(430)는, 액티브 커맨드(ACT) 또는 리프레쉬 커맨드(REF)가 입력되면, 로우 액티브 신호(RACT)를 활성화시킬 수 있다. 액티브 커맨드(ACT)가 입력되는 경우, 어드레스 선택 회로(442)는, 입력 어드레스(IADD)를 로우 어드레스(RADD)로 출력할 수 있다.
필드 매니저(462)는, 로우 액티브 신호(RACT)가 활성화되면 로우 어드레스(RADD)를 디코딩하여 제 1 내지 제 n 필드 선택 신호들(F_SEL1~F_SELn) 중 하나의 필드 선택 신호를 활성화시킬 수 있다(S120). 활성화된 필드 선택 신호에 따라 선택된 필드로부터 필드 데이터(F_DIO)가 독출될 수 있다(S130). 필드 매니저(462)는, 독출된 필드 데이터(F_DIO)를 필드 클럭 데이터(F_CLK)로 인터벌 산출 회로(466)에 제공할 수 있다.
이 후, 필드 매니저(462)는, 현재 클럭 데이터(C_CLK)를 선택된 필드의 필드 데이터(F_DIO)로 업데이트할 수 있다(S140). 인터벌 산출 회로(466)는, 필드 클럭 데이터(F_CLK)와 현재 클럭 데이터(C_CLK) 사이의 인터벌을 산출하여 인터벌 신호(F_INTV)를 생성할 수 있다(S150).
리프레쉬 판단 회로(468)는, 산출된 인터벌 신호(F_INTV)가 기 설정된 리프레쉬 구간(tREF) 보다 크거나 같은 경우(S160의 YES), 리프레쉬 요청 신호(REQ_REF)를 발행할 수 있다(S170). 이 때, 리프레쉬 어드레스 출력 회로(469)는, 리프레쉬 요청 신호(REQ_REF)에 응답하여 로우 어드레스(RADD)를 파이프 래치들(PLAT0~PLATm) 중 하나에 저장할 수 있다. 반면, 리프레쉬 판단 회로(468)는, 산출된 인터벌 신호(F_INTV)가 기 설정된 리프레쉬 구간(tREF) 보다 작은 경우(S160의 NO), 리프레쉬 요청 신호(REQ_REF)를 발행하지 않고 동작을 종료할 수 있다.
메모리 컨트롤러(500)는, 메모리 장치(400)로부터 리프레쉬 요청 신호(REQ_REF)가 입력되면, 리프레쉬 커맨드(REF)를 메모리 장치(400)로 제공할 수 있다. 메모리 장치(400)의 리프레쉬 어드레스 출력 회로(469)는, 리프레쉬 커맨드(REF)에 응답하여 파이프 래치들(PLAT0~PLATm) 중 하나에 저장된 어드레스를 리프레쉬 어드레스(REF_ADD)로 출력할 수 있다. 로우 제어 회로(420)는, 리프레쉬 커맨드(REF)에 따라 리프레쉬 어드레스(REF_ADD)에 대응되는 워드 라인을 리프레쉬할 수 있다.
도 14 는 본 발명의 다른 실시예에 따른 메모리 장치(400)의 블록도 이다.
도 14 를 참조하면, 메모리 장치(400)은, 메모리 셀 어레이(610), 로우 제어 회로(620), 액티브 제어 회로(630), 타겟 어드레스 생성 회로(644), 제 1 어드레스 선택 회로(646), 제 2 어드레스 선택 회로(648), 타임 테이블(650), 리프레쉬 제어 회로(660), 커맨드 입력부(672), 어드레스 입력부(674), 커맨드 디코더(676) 및 타겟 커맨드 생성 회로(778)를 포함할 수 있다. 도 14 의 메모리 셀 어레이(610), 로우 제어 회로(620), 액티브 제어 회로(630), 타겟 어드레스 생성 회로(644), 타임 테이블(650), 커맨드 입력부(672), 어드레스 입력부(674), 커맨드 디코더(676) 및 타겟 커맨드 생성 회로(678)는 도 7 의 구성들과 실질적으로 동일하므로 상세한 설명은 생략하기로 한다.
제 1 어드레스 선택 회로(646)는, 리프레쉬 커맨드(REF)에 응답하여 입력 어드레스(IADD) 및 리프레쉬 어드레스(REF_ADD) 중 하나를 선택하여 선택 어드레스(SADD)를 출력할 수 있다. 예를 들어, 제 1 어드레스 선택 회로(646)는, 리프레쉬 커맨드(REF)가 입력되면, 리프레쉬 어드레스(REF_ADD)를 선택 어드레스(SADD)로 출력할 수 있다.
제 2 어드레스 선택 회로(648)는, 타겟 리프레쉬 커맨드(TREF)에 응답하여 타겟 어드레스(TADD) 및 선택 어드레스(SADD) 중 하나를 선택하여 로우 어드레스(RADD)로 출력할 수 있다. 예를 들어, 제 2 어드레스 선택 회로(648)는, 타겟 리프레쉬 커맨드(TREF)가 입력되면, 타겟 어드레스(TADD)를 선택하여 로우 어드레스(RADD)로 출력할 수 있다.
리프레쉬 제어 회로(660)는, 로우 어드레스(RADD) 및 로우 액티브 신호(RACT)를 토대로, 제 1 내지 제 n 워드 라인들(WL1~WLn) 중 선택된 제 k 워드 라인(WLk)에 대응되는 제 k 필드(Fk)로부터 제 1 필드 데이터(F_DIO1) 및 제 2 필드 데이터(F_DIO2)를 독출할 수 있다. 리프레쉬 제어 회로(660)는, 독출된 제 1 필드 데이터(F_DIO1)와 현재 클럭 데이터를 토대로 제 1 리프레쉬 요청 신호(REQ_REF1)의 발행을 결정하고, 독출된 제 2 필드 데이터(F_DIO2)와 기 설정된 임계 횟수를 비교한 결과에 따라 제 2 리프레쉬 요청 신호(REQ_REF2)의 발행을 결정할 수 있다. 리프레쉬 제어 회로(660)는, 제 k 필드(Fk)의 제 1 필드 데이터(F_DIO1)를 현재 클럭 데이터로 업데이트하고, 제 2 리프레쉬 요청 신호(REQ_REF2)의 발행 유무에 따라 제 k 필드(Fk)의 제 2 필드 데이터(F_DIO2)를 “+1” 증가시키거나 초기화시킬 수 있다.
특히, 리프레쉬 제어 회로(660)는, 제 1 리프레쉬 요청 신호(REQ_REF1)가 발행되는 경우 선택된 제 k 워드 라인(WLk)을 지정하는 로우 어드레스(RADD)를 저장하고, 제 2 리프레쉬 요청 신호(REQ_REF2)가 발행되는 경우, 선택된 제 k 워드 라인(WLk)의 인접 워드 라인들을 지정하는 로우 어드레스(RADD)를 저장할 수 있다. 리프레쉬 제어 회로(660)는, 리프레쉬 커맨드(REF)에 따라 저장된 어드레스를 리프레쉬 어드레스(REF_ADD)로 제 1 어드레스 선택 회로(646)에 제공할 수 있다.
도 15 는 도 14 의 리프레쉬 제어 회로(660)의 상세 구성을 설명하기 위한 블록도 이다.
도 15 를 참조하면, 리프레쉬 제어 회로(360)는, 필드 매니저(662), 클럭 카운터(664), 인터벌 산출 회로(666), 리프레쉬 판단 회로(668) 및 리프레쉬 어드레스 출력 회로(669)를 포함할 수 있다. 도 15 의 필드 매니저(662), 클럭 카운터(664), 인터벌 산출 회로(666) 및 리프레쉬 판단 회로(668) 는 도 9 의 구성들과 실질적으로 동일한 구성을 가지므로 상세한 설명은 생략하기로 한다.
리프레쉬 어드레스 출력 회로(669)는, 어드레스 산출 회로(6691), 어드레스 출력 회로(6692) 및 어드레스 저장 회로(6693)을 포함할 수 있다.
어드레스 산출 회로(6691)는, 제 2 리프레쉬 요청 신호(REQ_REF2)가 발행되는 경우, 로우 어드레스(RADD)를 이용하여 하나 이상의 인접 어드레스들(ADJ_ADD)을 산출할 수 있다.
어드레스 출력 회로(6692)는, 제 1 리프레쉬 요청 신호(REQ_REF1)에 따라 로우 어드레스(RADD)를 출력하고, 제 2 리프레쉬 요청 신호(REQ_REF2)에 따라 인접 어드레스들(ADJ_ADD)을 출력할 수 있다.
어드레스 저장 회로(6693)는, 제 1 리프레쉬 요청 신호(REQ_REF1) 또는 제 2 리프레쉬 요청 신호(REQ_REF2)를 입력 제어 신호(PIN)로 입력받고, 리프레쉬 커맨드(REF)를 출력 제어 신호(POUT)로 입력받는 다수의 파이프 래치들(PLAT0~PLATm)을 포함할 수 있다. 파이프 래치들(PLAT0~PLATm)은, 제 1 리프레쉬 요청 신호(REQ_REF1) 또는 제 2 리프레쉬 요청 신호(REQ_REF2)가 발행될 때마다 어드레스 출력 회로(6692)로부터 출력되는 어드레스를 순차적으로 저장하고, 리프레쉬 커맨드(REF)가 입력되면 저장된 어드레스들을 리프레쉬 어드레스(REF_ADD)로 순차적으로 출력할 수 있다.
이하, 도 10 을 참조하여, 도 14 및 도 15 의 메모리 장치(400)의 동작을 설명하면 다음과 같다.
먼저, 파워-업 시, 필드 매니저(662)는, 파워-업 신호(PWR_UP)에 따라 제 1 내지 제 n 필드들(F1~Fn)의 제 1 필드 데이터(F_DIO1) 및 제 2 필드 데이터(F_DIO2)를 모두 초기화시킬 수 있다(S310).
액티브 제어 회로(630)는, 액티브 커맨드(ACT) 또는 리프레쉬 커맨드(REF)가 입력되면, 로우 액티브 신호(RACT)를 활성화시킬 수 있다. 액티브 커맨드(ACT)가 입력되는 경우, 제 1 및 제 2 어드레스 선택 회로들(646, 648)은, 입력 어드레스(IADD)를 로우 어드레스(RADD)로 출력할 수 있다.
필드 매니저(662)는, 로우 액티브 신호(RACT)가 활성화되면 로우 어드레스(RADD)를 디코딩하여 제 1 내지 제 n 필드 선택 신호들(F_SEL1~F_SELn) 중 하나의 필드 선택 신호를 활성화시킬 수 있다(S320).
먼저, 활성화된 필드 선택 신호에 따라 선택된 필드로부터 제 1 필드 데이터(F_DIO1)가 독출될 수 있다(S330). 필드 매니저(662)는, 독출된 제 1 필드 데이터(F_DIO1)를 필드 클럭 데이터(F1_CLK)로 인터벌 산출 회로(666)에 제공할 수 있다. 이 후, 필드 매니저(662)는, 현재 클럭 데이터(C_CLK)를 선택된 필드의 제 1 필드 데이터(F_DIO1)로 업데이트할 수 있다(S340). 인터벌 산출 회로(666)는, 필드 클럭 데이터(F1_CLK)와 현재 클럭 데이터(C_CLK) 사이의 인터벌을 산출하여 인터벌 신호(F1_INTV)를 생성할 수 있다(S350).
리프레쉬 판단 회로(668)는, 산출된 인터벌 신호(F1_INTV)가 기 설정된 리프레쉬 구간(tREF) 보다 크거나 같은 경우(S360의 YES), 제 1 리프레쉬 요청 신호(REQ_REF1)를 발행할 수 있다(S370). 이 때, 리프레쉬 어드레스 출력 회로(669)는, 제 1 리프레쉬 요청 신호(REQ_REF1)에 응답하여 로우 어드레스(RADD)를 파이프 래치들(PLAT0~PLATm) 중 하나에 저장할 수 있다. 반면, 리프레쉬 판단 회로(668)는, 산출된 인터벌 신호(F1_INTV)가 기 설정된 리프레쉬 구간(tREF) 보다 작은 경우(S360의 NO), 제 1 리프레쉬 요청 신호(REQ_REF1)를 발행하지 않고 동작을 종료할 수 있다.
메모리 컨트롤러(500)는, 메모리 장치(400)로부터 제 1 리프레쉬 요청 신호(REQ_REF)가 입력되면, 리프레쉬 커맨드(REF)를 메모리 장치(400)로 제공할 수 있다. 메모리 장치(400)의 리프레쉬 어드레스 출력 회로(669)는, 리프레쉬 커맨드(REF)에 응답하여 파이프 래치들(PLAT0~PLATm) 중 하나에 저장된 어드레스를 리프레쉬 어드레스(REF_ADD)로 출력할 수 있다. 제 1 어드레스 선택 회로(646)는, 리프레쉬 커맨드(REF)에 응답하여 리프레쉬 어드레스(REF_ADD)를 선택 어드레스(SADD)로 출력하고, 제 2 어드레스 선택 회로(648)는, 선택 어드레스(SADD)를 로우 어드레스(RADD)로 출력할 수 있다. 결과적으로, 로우 제어 회로(620)는, 리프레쉬 커맨드(REF)에 따라 리프레쉬 어드레스(REF_ADD)에 대응되는 워드 라인을 리프레쉬할 수 있다.
다음으로, 활성화된 필드 선택 신호에 따라 선택된 필드로부터 제 2 필드 데이터(F_DIO2)가 독출될 수 있다(S430). 필드 매니저(662)는, 독출된 제 2 필드 데이터(F_DIO2)를 필드 카운트 데이터(F2_AC)로 리프레쉬 판단 회로(668)에 제공할 수 있다. 필드 카운트 데이터(F2_AC)가 설정된 임계 횟수(RH_TH) 보다 크거나 같은 경우(S440의 YES), 리프레쉬 판단 회로(668)는 제 2 리프레쉬 요청 신호(REQ_REF2)를 발행할 수 있다(S470). 제 2 리프레쉬 요청 신호(REQ_REF2)가 발행되는 경우, 리프레쉬 판단 회로(668)는, 제 2 필드 초기화 신호(F2_INIT)를 로직 하이 레벨로 활성화시키고, 필드 매니저(362)는 제 2 필드 데이터(F_DIO2)를 초기화시킬 수 있다(S450). 이 때, 리프레쉬 어드레스 출력 회로(369)는, 제 2 리프레쉬 요청 신호(REQ_REF2)에 응답하여 인접 어드레스들(ADJ_ADD)을 파이프 래치들(PLAT0~PLATm)에 순차적으로 저장할 수 있다.
반면, 필드 카운트 데이터(F2_AC)가 설정된 임계 횟수(RH_TH) 보다 작은 경우(S440의 NO), 리프레쉬 판단 회로(368)는 제 2 리프레쉬 요청 신호(REQ_REF2)를 발행하지 않고 동작을 종료할 수 있다. 제 2 리프레쉬 요청 신호(REQ_REF2)가 발행되지 않는 경우, 리프레쉬 판단 회로(368)는, 제 2 필드 초기화 신호(F2_INIT)를 로직 로우 레벨로 비활성화시키고, 필드 매니저(362)는 제 2 필드 데이터(F_DIO2)를 “+1” 증가시켜 업데이트할 수 있다(S460).
메모리 컨트롤러(500)는, 메모리 장치(100)로부터 제 2 리프레쉬 요청 신호(REQ_REF2)가 입력되면, 리프레쉬 커맨드(REF)를 메모리 장치(400)로 제공할 수 있다. 메모리 장치(400)의 리프레쉬 어드레스 출력 회로(669)는, 리프레쉬 커맨드(REF)에 응답하여 파이프 래치들(PLAT0~PLATm)에 저장된 어드레스를 리프레쉬 어드레스(REF_ADD)로 출력할 수 있다. 제 1 어드레스 선택 회로(646)는, 리프레쉬 커맨드(REF)에 응답하여 리프레쉬 어드레스(REF_ADD)를 선택 어드레스(SADD)로 출력하고, 제 2 어드레스 선택 회로(648)는, 선택 어드레스(SADD)를 로우 어드레스(RADD)로 출력할 수 있다. 결과적으로, 로우 제어 회로(620)는, 리프레쉬 커맨드(REF)에 따라 리프레쉬 어드레스(REF_ADD)에 대응되는 워드 라인을 리프레쉬할 수 있다.
한편, 타겟 커맨드 생성 회로(678)는, 리프레쉬 커맨드(REF)의 입력 횟수가 소정 횟수에 도달할 때마다 타겟 리프레쉬 커맨드(TREF)를 생성할 수 있다. 타겟 리프레쉬 커맨드(TREF)가 생성되면, 제 2 어드레스 선택 회로(648)는, 타겟 어드레스(TADD)를 선택하여 로우 어드레스(RADD)로 출력하고, 로우 제어 회로(620)는, 로우 액티브 신호(RACT)에 응답하여 로우 어드레스(RADD)에 대응되는 워드 라인을 리프레쉬함으로써 타겟 리프레쉬 동작을 수행할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서 예시한 로직 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.

Claims (31)

  1. 다수의 로우들을 포함하는 메모리 셀 어레이;
    상기 로우들에 각각 대응되는 다수의 필드들을 가지는 타임 테이블; 및
    상기 로우들 중 k(k는 자연수)번째 로우에 대한 액세스 커맨드에 따라 상기 필드들 중 k번째 필드로부터 필드 데이터를 독출하고, 현재 클럭 데이터와 상기 독출된 필드 데이터를 토대로 상기 k번째 로우에 대한 리프레쉬 요청 신호의 발행을 결정하고, 상기 현재 클럭 데이터를 상기 k번째 필드의 상기 필드 데이터로 업데이트하는 리프레쉬 제어 회로
    를 포함하는 메모리 장치.
  2. 제 1 항에 있어서,
    상기 리프레쉬 제어 회로는,
    상기 현재 클럭 데이터와 상기 독출된 필드 데이터의 차가 기 설정된 리프레쉬 구간 보다 크거나 같은 경우, 상기 리프레쉬 요청 신호를 발행하는 메모리 장치.
  3. 제 1 항에 있어서,
    상기 리프레쉬 제어 회로는,
    상기 리프레쉬 요청 신호의 발행이 결정되는 경우, 상기 k번째 로우를 지정하는 로우 어드레스를 리프레쉬 어드레스로 제공하는 메모리 장치.
  4. 제 3 항에 있어서,
    메모리 컨트롤러로부터 제공되는 리프레쉬 커맨드에 응답하여, 상기 메모리 컨트롤러로부터 제공되는 입력 어드레스에 대응되는 로우를 리프레쉬하는 로우 제어 회로
    를 더 포함하는 메모리 장치.
  5. 제 1 항에 있어서,
    상기 리프레쉬 제어 회로는,
    상기 리프레쉬 요청 신호의 발행이 결정되는 경우, 상기 k번째 로우를 지정하는 로우 어드레스를 저장하고, 메모리 컨트롤러로부터 제공되는 리프레쉬 커맨드에 응답하여 저장된 어드레스를 리프레쉬 어드레스로 제공하는 메모리 장치.
  6. 제 5 항에 있어서,
    상기 리프레쉬 커맨드에 응답하여, 상기 리프레쉬 어드레스에 대응되는 로우를 리프레쉬하는 로우 제어 회로
    를 더 포함하는 메모리 장치.
  7. 제 1 항에 있어서,
    상기 리프레쉬 제어 회로는,
    상기 액세스 커맨드가 입력되면 로우 어드레스를 디코딩하여 다수의 필드 선택 신호들 중 하나의 필드 선택 신호를 활성화시키고, 상기 활성화된 필드 선택 신호에 따라 선택된 필드로부터 필드 데이터를 독출하고, 상기 현재 클럭 데이터를 상기 선택된 필드의 상기 필드 데이터로 업데이트하는 필드 매니저;
    상기 현재 클럭 데이터와 상기 선택된 필드로부터 독출된 필드 데이터 사이의 인터벌을 산출하는 인터벌 산출 회로; 및
    기 설정된 리프레쉬 구간과 상기 산출된 인터벌을 비교한 결과에 따라 상기 리프레쉬 요청 신호의 발행을 결정하는 리프레쉬 판단 회로
    를 포함하는 메모리 장치.
  8. 제 7 항에 있어서,
    상기 필드 매니저는,
    파워-업 신호에 따라 상기 타임 테이블의 상기 각 필드의 필드 데이터를 초기화시키는 메모리 장치.
  9. 제 7 항에 있어서,
    상기 리프레쉬 제어 회로는,
    파워-업 신호에 따라 오실레이팅 신호를 카운팅하여 상기 현재 클럭 데이터를 생성하는 클럭 카운터; 및
    상기 리프레쉬 요청 신호의 발행이 결정되는 경우, 상기 로우 어드레스를 리프레쉬 어드레스로 제공하는 리프레쉬 어드레스 출력 회로
    를 더 포함하는 메모리 장치.
  10. 제 7 항에 있어서,
    상기 리프레쉬 제어 회로는,
    파워-업 신호에 따라 오실레이팅 신호를 카운팅하여 상기 현재 클럭 데이터를 생성하는 클럭 카운터; 및
    상기 리프레쉬 요청 신호의 발행이 결정되는 경우, 상기 로우 어드레스를 저장하고, 메모리 컨트롤러로부터 제공되는 리프레쉬 커맨드에 응답하여 저장된 어드레스를 리프레쉬 어드레스로 제공하는 리프레쉬 어드레스 출력 회로
    를 더 포함하는 메모리 장치.
  11. 다수의 로우들을 포함하는 메모리 셀 어레이;
    상기 로우들에 각각 대응되며, 대응되는 로우의 마지막 액세스 시간을 제 1 필드 데이터로 저장하는 다수의 필드들을 가지는 타임 테이블; 및
    상기 로우들 중 k(k는 자연수)번째 로우에 대한 액세스 커맨드에 따라 상기 필드들 중 k번째 필드로부터 제 1 필드 데이터를 독출하고, 현재 클럭 데이터와 상기 독출된 제 1 필드 데이터를 토대로 상기 k번째 로우에 대한 제 1 리프레쉬 요청 신호의 발행을 결정하는 리프레쉬 제어 회로
    를 포함하는 메모리 장치.
  12. 제 11 항에 있어서,
    상기 타임 테이들의 각 필드는,
    상기 대응되는 로우의 액세스 횟수를 제 2 필드 데이터로 저장하는 메모리 장치.
  13. 제 12 항에 있어서,
    상기 리프레쉬 제어 회로는,
    상기 k번째 필드로부터 독출된 제 2 필드 데이터와 기 설정된 임계 횟수를 비교한 결과에 따라 상기 k번째 로우의 인접 로우들에 대한 제 2 리프레쉬 요청 신호를 발행하는 메모리 장치.
  14. 제 13 항에 있어서,
    상기 리프레쉬 제어 회로는,
    상기 k번째 필드로부터 상기 제 1 필드 데이터가 독출된 후, 상기 현재 클럭 데이터를 상기 k번째 필드의 상기 제 1 필드 데이터로 업데이트하고,
    상기 k번째 필드로부터 상기 제 2 필드 데이터가 독출된 후, 상기 제 2 리프레쉬 요청 신호의 발행 유무에 따라 상기 k번째 필드의 상기 제 2 필드 데이터를 “+1” 증가시키거나 초기화시키는 메모리 장치.
  15. 제 13 항에 있어서,
    상기 리프레쉬 제어 회로는,
    상기 액세스 커맨드가 입력되면 로우 어드레스를 디코딩하여 다수의 필드 선택 신호들 중 하나의 필드 선택 신호를 활성화시키고, 상기 활성화된 필드 선택 신호에 따라 선택된 필드로부터 제 1 필드 데이터 및 제 2 필드 데이터를 독출하는 필드 매니저;
    상기 현재 클럭 데이터와 상기 선택된 필드로부터 독출된 제 1 필드 데이터 사이의 인터벌을 산출하는 인터벌 산출 회로; 및
    기 설정된 리프레쉬 구간과 상기 산출된 인터벌을 비교한 결과에 따라 상기 제 1 리프레쉬 요청 신호의 발행을 결정하고, 기 설정된 임계 횟수와 상기 선택된 필드로부터 독출된 제 2 필드 데이터를 비교한 결과에 따라 상기 제 2 리프레쉬 요청 신호의 발행을 결정하는 리프레쉬 판단 회로
    를 포함하는 메모리 장치.
  16. 제 15 항에 있어서,
    상기 필드 매니저는,
    파워-업 신호에 따라 상기 타임 테이블의 상기 각 필드의 제 1 및 제 2 필드 데이터를 초기화시키는 메모리 장치.
  17. 제 15 항에 있어서,
    상기 필드 매니저는,
    상기 선택된 필드로부터 상기 제 1 필드 데이터 및 상기 제 2 필드 데이터가 독출된 후,
    상기 현재 클럭 데이터를 상기 제 1 필드 데이터로 업데이트하고,
    상기 제 2 리프레쉬 요청 신호가 발행되지 않은 경우, 상기 제 2 필드 데이터를 “+1” 증가시키고, 발행된 경우, 상기 제 2 필드 데이터를 초기화시키는 메모리 장치.
  18. 제 15 항에 있어서,
    상기 리프레쉬 판단 회로는,
    상기 산출된 인터벌이 상기 리프레쉬 구간 보다 크거나 같은 경우, 상기 제 1 리프레쉬 요청 신호를 발행하고,
    상기 제 2 필드 데이터가 상기 임계 횟수 보다 크거나 같은 경우, 상기 제 2 리프레쉬 요청 신호를 발행하는 메모리 장치.
  19. 제 15 항에 있어서,
    상기 리프레쉬 제어 회로는,
    파워-업 신호에 따라 오실레이팅 신호를 카운팅하여 상기 현재 클럭 데이터를 생성하는 클럭 카운터; 및
    상기 제 1 리프레쉬 요청 신호의 발행이 결정되는 경우 상기 로우 어드레스를 리프레쉬 어드레스로 제공하고, 상기 제 2 리프레쉬 요청 신호의 발행이 결정되는 경우 상기 로우 어드레스에 대응되는 하나 이상의 인접 어드레스들을 상기 리프레쉬 어드레스로 제공하는 리프레쉬 어드레스 출력 회로
    를 더 포함하는 메모리 장치.
  20. 제 15 항에 있어서,
    상기 리프레쉬 제어 회로는,
    파워-업 신호에 따라 오실레이팅 신호를 카운팅하여 상기 현재 클럭 데이터를 생성하는 클럭 카운터; 및
    상기 제 1 리프레쉬 요청 신호의 발행이 결정되는 경우 상기 로우 어드레스를 저장하고, 상기 제 2 리프레쉬 요청 신호의 발행이 결정되는 경우 상기 로우 어드레스에 대응되는 하나 이상의 인접 어드레스들을 저장하고, 메모리 컨트롤러로부터 제공되는 리프레쉬 커맨드에 응답하여 저장된 어드레스를 리프레쉬 어드레스로 제공하는 리프레쉬 어드레스 출력 회로
    를 더 포함하는 메모리 장치.
  21. 메모리 셀 어레이의 다수의 로우들에 각각 대응되는 다수의 필드들을 가지는 타임 테이블을 구성하는 단계;
    액세스 커맨드가 입력되면 로우 어드레스를 디코딩하여 다수의 필드 선택 신호들 중 하나의 필드 선택 신호를 활성화시키는 단계;
    상기 활성화된 필드 선택 신호에 따라 선택된 필드로부터 제 1 필드 데이터를 독출하고, 현재 클럭 데이터를 상기 선택된 필드의 상기 제 1 필드 데이터로 업데이트하는 단계;
    상기 현재 클럭 데이터와 상기 독출된 제 1 필드 데이터를 사이의 인터벌을 산출하는 단계; 및
    기 설정된 리프레쉬 구간과 상기 산출된 인터벌을 비교한 결과에 따라 제 1 리프레쉬 요청 신호의 발행을 결정하는 단계
    를 포함하는 메모리 장치의 동작 방법.
  22. 제 21 항에 있어서,
    상기 제 1 리프레쉬 요청 신호의 발행을 결정하는 단계는,
    상기 산출된 인터벌이 상기 리프레쉬 구간 보다 크거나 같은 경우, 상기 제 1 리프레쉬 요청 신호를 발행하는 단계
    를 포함하는 메모리 장치의 동작 방법.
  23. 제 21 항에 있어서,
    상기 제 1 리프레쉬 요청 신호의 발행이 결정되는 경우, 상기 로우 어드레스를 메모리 컨트롤러에 리프레쉬 어드레스로 제공하는 단계; 및
    상기 메모리 컨트롤러로부터 제공되는 리프레쉬 커맨드에 응답하여, 상기 메모리 컨트롤러로부터 제공되는 입력 어드레스에 대응되는 로우를 리프레쉬하는 단계
    를 더 포함하는 메모리 장치의 동작 방법.
  24. 제 21 항에 있어서,
    상기 제 1 리프레쉬 요청 신호의 발행이 결정되는 경우, 상기 로우 어드레스를 저장하고, 메모리 컨트롤러로부터 제공되는 리프레쉬 커맨드에 응답하여 저장된 어드레스를 리프레쉬 어드레스로 제공하는 단계; 및
    상기 리프레쉬 커맨드에 응답하여, 상기 리프레쉬 어드레스에 대응되는 로우를 리프레쉬하는 단계
    를 더 포함하는 메모리 장치의 동작 방법.
  25. 제 21 항에 있어서,
    상기 선택된 필드로부터 제 2 필드 데이터를 독출하고, 상기 독출된 제 2 필드 데이터와 기 설정된 임계 횟수를 비교한 결과에 따라 제 2 리프레쉬 요청 신호의 발행을 결정하는 단계; 및
    상기 제 2 리프레쉬 요청 신호의 발행 유무에 따라 상기 선택된 필드의 상기 제 2 필드 데이터를 “+1” 증가시키거나 초기화시키는 단계
    를 더 포함하는 메모리 장치의 동작 방법.
  26. 제 25 항에 있어서,
    상기 제 2 리프레쉬 요청 신호가 발행되지 않은 경우, 상기 제 2 필드 데이터를 “+1” 증가시키고, 상기 제 2 리프레쉬 요청 신호가 발행된 경우, 상기 제 2 필드 데이터를 초기화시키는 단계
    를 포함하는 메모리 장치의 동작 방법.
  27. 제 25 항에 있어서,
    상기 제 2 필드 데이터가 상기 임계 횟수 보다 크거나 같은 경우, 상기 제 2 리프레쉬 요청 신호를 발행하는 메모리 장치의 동작 방법.
  28. 제 25 항에 있어서,
    상기 제 2 리프레쉬 요청 신호의 발행이 결정되는 경우, 상기 로우 어드레스에 대응되는 하나 이상의 인접 어드레스들을 메모리 컨트롤러에 리프레쉬 어드레스로 제공하는 단계; 및
    상기 메모리 컨트롤러로부터 제공되는 리프레쉬 커맨드에 응답하여, 상기 메모리 컨트롤러로부터 제공되는 입력 어드레스에 대응되는 로우를 리프레쉬하는 단계
    를 더 포함하는 메모리 장치의 동작 방법.
  29. 제 25 항에 있어서,
    상기 제 2 리프레쉬 요청 신호의 발행이 결정되는 경우, 상기 로우 어드레스에 대응되는 하나 이상의 인접 어드레스들을 저장하고, 메모리 컨트롤러로부터 제공되는 리프레쉬 커맨드에 응답하여 저장된 어드레스를 리프레쉬 어드레스로 제공하는 단계; 및
    상기 리프레쉬 커맨드에 응답하여, 상기 리프레쉬 어드레스에 대응되는 로우를 리프레쉬하는 단계
    를 더 포함하는 메모리 장치의 동작 방법.
  30. 제 25 항에 있어서,
    상기 제 1 리프레쉬 요청 신호는, 상기 선택된 필드에 대응되는 로우에 대한 리프레쉬 동작을 요청하는 신호이고,
    상기 제 2 리프레쉬 요청 신호는, 상기 선택된 필드에 대응되는 로우의 인접 로우들에 대한 리프레쉬 동작을 요청하는 신호인 메모리 장치의 동작 방법.
  31. 제 25 항에 있어서,
    파워-업 신호에 따라 상기 타임 테이블의 상기 각 필드의 제 1 및 제 2 필드 데이터를 초기화시키는 단계
    를 더 포함하는 메모리 장치의 동작 방법.
KR1020220129438A 2022-10-11 2022-10-11 리프레쉬 제어 회로를 포함하는 메모리 장치 및 그의 동작 방법 KR20240049940A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220129438A KR20240049940A (ko) 2022-10-11 2022-10-11 리프레쉬 제어 회로를 포함하는 메모리 장치 및 그의 동작 방법
US18/177,756 US20240119986A1 (en) 2022-10-11 2023-03-03 Memory device and memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220129438A KR20240049940A (ko) 2022-10-11 2022-10-11 리프레쉬 제어 회로를 포함하는 메모리 장치 및 그의 동작 방법

Publications (1)

Publication Number Publication Date
KR20240049940A true KR20240049940A (ko) 2024-04-18

Family

ID=90574693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220129438A KR20240049940A (ko) 2022-10-11 2022-10-11 리프레쉬 제어 회로를 포함하는 메모리 장치 및 그의 동작 방법

Country Status (2)

Country Link
US (1) US20240119986A1 (ko)
KR (1) KR20240049940A (ko)

Also Published As

Publication number Publication date
US20240119986A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
US11955158B2 (en) Apparatuses and methods for access based refresh timing
US11257535B2 (en) Apparatuses and methods for managing row access counts
US20200321049A1 (en) Apparatuses and methods for staggered timing of targeted refresh operations
KR100885988B1 (ko) 반도체 메모리
CN111383681A (zh) 具有部分阵列刷新的存储器
CN112997251A (zh) 具有行锤击地址锁存机构的设备
KR100810060B1 (ko) 반도체 메모리 소자 및 그의 구동방법
US6618314B1 (en) Method and architecture for reducing the power consumption for memory devices in refresh operations
US11688454B2 (en) Semiconductor memory device and memory system including the same
CN114255800A (zh) 用于控制刷新操作的设备及方法
US20230010619A1 (en) Apparatuses and methods for dynamically allocated aggressor detection
CN1828771B (zh) 半导体存储器件及其操作方法
KR20150033949A (ko) 메모리 및 이를 포함하는 메모리 시스템
KR100881650B1 (ko) 반도체 메모리
JP2008084426A (ja) 半導体メモリおよびシステム
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
JP4837357B2 (ja) 半導体記憶装置
CN111326188B (zh) 用于半导体存储器中的刷新操作的设备和方法
CN112837726A (zh) 具有部分组刷新的存储器
JP4440118B2 (ja) 半導体メモリ
KR20140040581A (ko) 휘발성 메모리 장치 및 메모리 컨트롤러
KR20240049940A (ko) 리프레쉬 제어 회로를 포함하는 메모리 장치 및 그의 동작 방법
KR20220121596A (ko) 반도체 메모리 장치를 포함하는 메모리 시스템
US6721224B2 (en) Memory refresh methods and circuits
KR20230099083A (ko) 리프레시 동작을 제어하기 위한 장치 및 방법