KR20240046585A - 광전자 구성요소, 구성요소 유닛 및 이를 제조하는 방법 - Google Patents
광전자 구성요소, 구성요소 유닛 및 이를 제조하는 방법 Download PDFInfo
- Publication number
- KR20240046585A KR20240046585A KR1020247009304A KR20247009304A KR20240046585A KR 20240046585 A KR20240046585 A KR 20240046585A KR 1020247009304 A KR1020247009304 A KR 1020247009304A KR 20247009304 A KR20247009304 A KR 20247009304A KR 20240046585 A KR20240046585 A KR 20240046585A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor
- semiconductor body
- optoelectronic component
- component
- Prior art date
Links
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 105
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 226
- 239000000463 material Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 27
- 230000003014 reinforcing effect Effects 0.000 claims description 21
- 238000000059 patterning Methods 0.000 claims description 14
- 230000002787 reinforcement Effects 0.000 claims description 13
- 230000005670 electromagnetic radiation Effects 0.000 claims description 5
- 150000002736 metal compounds Chemical class 0.000 description 15
- 239000002184 metal Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 230000005855 radiation Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 7
- 230000006798 recombination Effects 0.000 description 7
- 238000005215 recombination Methods 0.000 description 6
- 239000012780 transparent material Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 238000002310 reflectometry Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- -1 arsenide Chemical class 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 150000003346 selenoethers Chemical class 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/54—Encapsulations having a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
광전자 구성요소(1)가 기재되고, 광전자 구성요소는:
- 제1 반도체 영역(3), 제2 반도체 영역(5) 및 그 사이의 활성 영역(4)을 포함하는 적어도 하나의 반도체 본체(2),
- 적어도 하나의 반도체 본체(2)를 측방향으로 둘러싸고 적어도 하나의 반도체 본체(2)로부터 멀어지는 방향을 향하는 적어도 하나의 패터닝된 측부 표면(6A)을 갖는 커버 요소(6),
- 적어도 하나의 패터닝된 측부 표면(6A)을 적어도 부분적으로 커버하는 반사 요소(7)를 포함하고,
여기서 활성 영역(4)은 제1 반도체 영역(3)에 의해 적어도 부분적으로 측방향으로 둘러싸인다.
또한, 적어도 2개의 광전자 구성요소(1)를 포함하는 구성요소 유닛(19), 및 복수의 광전자 구성요소(1) 또는 적어도 하나의 구성요소 유닛(19)을 제조하는 방법이 기재된다.
- 제1 반도체 영역(3), 제2 반도체 영역(5) 및 그 사이의 활성 영역(4)을 포함하는 적어도 하나의 반도체 본체(2),
- 적어도 하나의 반도체 본체(2)를 측방향으로 둘러싸고 적어도 하나의 반도체 본체(2)로부터 멀어지는 방향을 향하는 적어도 하나의 패터닝된 측부 표면(6A)을 갖는 커버 요소(6),
- 적어도 하나의 패터닝된 측부 표면(6A)을 적어도 부분적으로 커버하는 반사 요소(7)를 포함하고,
여기서 활성 영역(4)은 제1 반도체 영역(3)에 의해 적어도 부분적으로 측방향으로 둘러싸인다.
또한, 적어도 2개의 광전자 구성요소(1)를 포함하는 구성요소 유닛(19), 및 복수의 광전자 구성요소(1) 또는 적어도 하나의 구성요소 유닛(19)을 제조하는 방법이 기재된다.
Description
광전자 구성요소 및 적어도 2개의 광전자 구성요소를 포함하는 구성요소 유닛이 특정된다. 또한, 복수의 광전자 구성요소 또는 적어도 하나의 구성요소 유닛을 제조하는 방법이 특정된다.
발광 반도체 소자를 제조하기 위한 에피택셜 성장된 반도체 층 시퀀스의 측방향 구조화는 에칭 프로세스에 의해 행해질 수 있다. 이러한 에칭 프로세스는 반도체 소자의 활성 영역이 노출되는 반도체 소자의 가장자리에서 결함 및 비방사성 재결합을 유발할 수 있는데, 이는 비방사성 재결합 중심을 구성하는 댕글링 본드(dangling bond) 때문이다. 발광 반도체 소자가 작아짐에 따라, 이러한 비방사성 재결합은 디바이스의 내부 양자 효율에 더 큰 영향을 미친다.
하나의 목적은 특히 개선된 방사선 효율을 갖는 구성요소 또는 구성요소 유닛을 특정하는 것이다. 다른 목적은 특히 개선된 방사선 효율을 갖는 복수의 광전자 구성요소 또는 적어도 하나의 구성요소 유닛을 제조하는 효율적인 방법을 특정하는 것이다.
이들 목적은 특히 독립 청구항에 따른 광전자 구성요소, 구성요소 유닛 및 방법에 의해 달성된다. 광전자 구성요소, 구성요소 유닛 및 방법의 추가 실시예 및 추가 개량은 종속 청구항의 주제이다.
광전자 구성요소의 적어도 하나의 실시예에 따르면, 광전자 구성요소는 제1 반도체 영역, 제2 반도체 영역 및 그 사이의 활성 영역을 포함하는 적어도 하나의 반도체 본체를 포함하고, 활성 영역은 제1 반도체 영역에 의해 적어도 부분적으로 측방향으로 둘러싸인다. 특히, 활성 영역은 반도체 본체에 매립되고 반도체 본체의 측부 또는 측부 표면까지의 측방향 거리를 갖는다. 예를 들어, 측방향 거리는 서브마이크로미터 범위의 값을 갖는다. 따라서, 반도체 본체의 가장자리에서의 측방향 구조화에 의해 결함이 유발되더라도, 이러한 결함은 주로 활성 영역 외부에서 발생한다. 따라서, 비방사성 재조합 효과는 감소된다.
반도체 본체의 기하형태에 따라, 반도체 본체는, 예를 들어 원통형인 경우에, 하나의 측부 표면을 갖거나, 또는 예를 들어 다면체인 경우에, 여러 개의 표면을 갖는다.
본 출원의 맥락에서, "측방향"은 예를 들어 측면 방향(lateral direction)을 의미한다. 측면 방향은 광전자 구성요소 또는 구성요소 유닛의 주 연장 평면에 본질적으로 평행한 방향으로서 이해되어야 한다. 수직 방향은 광전자 구성요소의 주 연장 평면에 본질적으로 수직인 방향으로서 이해되어야 한다. 수직 방향 및 측면 방향은 특히 서로 직교한다.
예를 들어, 측부 표면(들)은 측면 방향 또는 측면 방향들에서 반도체 본체를 경계 짓는 반면, 제1 주 표면 및 제2 주 표면은 수직 방향에서 반도체 본체를 경계 지을 수 있다.
적어도 하나의 실시예에 따르면, 제1 반도체 영역, 활성 영역 및 제2 반도체 영역은 에피택셜 성장된 층을 포함하고, 제1 반도체 영역은 활성 영역 이후에 성장되고, 활성 영역은 제1 반도체 영역 이전에 그리고 제2 반도체 영역 이후에 성장된다.
적어도 하나의 실시예에 따르면, 활성 영역은 전자기 방사선의 발생을 위해 제공되고, 광전자 구성요소는 적외선, 가시광선 및/또는 자외선 스펙트럼 범위의 전자기 방사선의 방출을 위해 제공될 수 있다. 활성 영역은 pn 접합, 이중 헤테로 구조, 단일 양자 우물 구조 (SQW 구조) 또는 다중 양자 우물 구조 (MQW 구조)를 포함할 수 있다.
또한, 광전자 구성요소는 적어도 하나의 반도체 본체를 측방향으로 둘러싸는 커버 요소를 포함할 수 있다. 다시 말해서, 커버 요소는 측면 방향으로 적어도 하나의 반도체 본체를 따를 수 있다.
커버 요소는 적어도 하나의 반도체 본체로부터 멀어지는 방향을 향하는 적어도 하나의 패터닝된(patterned) 측부 표면을 가질 수 있다. 예를 들어, 커버 요소의 모든 측부 표면이 패터닝된다. 이러한 맥락에서, "패터닝된"은, 예를 들어, 측부 표면(들)이 패터닝 프로세스로부터 유발되고 따라서 패터닝 프로세스의 트레이스(trace)를 가질 수 있다는 것을 의미한다. 예를 들어, 패터닝 프로세스는 에칭 프로세스일 수 있다. 에칭 프로세스는 적어도 하나의 반도체 본체 외부에서 수행되고, 따라서 내부 양자 효율에 중요하지 않다.
일 실시예에 따르면, 적어도 하나의 패터닝된 측부 표면은 경사진다. 이러한 맥락에서, "경사진"은, 예를 들어, 적어도 하나의 측부 표면이 주 연장 평면과의 각도를 포함하는 것을 의미하며, 여기서 각도는 90°보다 크고 180°보다 작다. 각도는 방사선 방출 및 방향성을 개선하도록 최적화될 수 있다.
적어도 하나의 실시예에 따르면, 커버 요소는 인덱스-매칭된 물질을 포함한다. 이러한 맥락에서, "인덱스-매칭된 물질"은, 예를 들어, 굴절률이 매칭되는, 즉 적어도 하나의 반도체 본체의 굴절률과 유사하거나 동일한 물질을 의미한다. 커버 요소는 유전 물질을 포함하거나 유전 물질로 구성될 수 있다. 더욱이, 커버 요소는 활성 영역에 의해 방출되는 방사선에 본질적으로 투명한 물질을 포함할 수 있다. 커버 요소에 적합한 물질은 Ti2O3, Nb2O5, 및 Ta2O5와 같은 산화물이다.
적어도 하나의 실시예에 따르면, 광전자 구성요소는 적어도 하나의 패터닝된 측부 표면을 적어도 부분적으로 커버하는 반사 요소를 포함한다. 반사 요소는 커버 요소의 모든 측부 표면을 부분적으로 또는 완전히 커버할 수 있다. 반사 요소는 커버 요소의 측부 표면(들)에서 반사율을 개선하기 위해 제공된다.
반사 요소는 다음의 물질: 커버 요소와 상이한 굴절률의 투명 물질, 상이한 굴절률의 투명 물질의 스택(stack), 투명 전도성 산화물, 금속 또는 금속 화합물 중 적어도 하나를 포함하거나 그로 구성될 수 있다. 예를 들어, 반사 요소는 제1 전기 접촉 구조의 일부이다. 이 경우, 반사 요소는 전기 전도성 물질, 예를 들어 금속, 금속 화합물 또는 TCO (투명 전도성 산화물)를 포함한다.
적어도 하나의 실시예에 따르면, 반사 요소는 적어도 하나의 반도체 본체를 측방향으로 둘러싼다. 다시 말해서, 반사 요소는 측면 방향으로 반도체 본체를 따를 수 있다. 또한, 반사 요소는 적어도 하나의 반도체 본체의 제1 주 표면에 배열될 수 있다.
적어도 하나의 실시예에 따르면, 광전자 구성요소는
- 제1 반도체 영역, 제2 반도체 영역 및 그 사이의 활성 영역을 포함하는 적어도 하나의 반도체 본체,
- 적어도 하나의 반도체 본체를 측방향으로 둘러싸고 적어도 하나의 반도체 본체로부터 멀어지는 방향을 향하는 적어도 하나의 패터닝된 측부 표면을 갖는 커버 요소,
- 적어도 하나의 패터닝된 측부 표면을 적어도 부분적으로 커버하는 반사 요소
를 포함하고,
여기서 활성 영역은 제1 반도체 영역에 의해 적어도 부분적으로 측방향으로 둘러싸인다.
적어도 하나의 실시예에 따르면, 제1 반도체 영역 및 제2 반도체 영역은 각각 도핑된 적어도 하나의, 바람직하게는 여러 개의 층을 포함할 수 있다. 예를 들어, 제1 반도체 영역의 도핑된 층(들)은 제1 전도성 유형, 예를 들어 p형인 반면, 제2 반도체 영역의 도핑된 층(들)은 제2 전도성 유형, 예를 들어 n형이다. 그러나, 그것은 또한 그 반대 방식일 수 있다.
적어도 하나의 실시예에 따르면, 반도체 본체 또는 본체들은 III-V 또는 II-VI 화합물 반도체 물질, 예를 들어 질화물, 비소화물, 셀렌화물 또는 인화물 화합물 반도체 물질에 기초한다. "질화물, 비화물, 셀렌화물 또는 인화물 화합물 반도체 물질에 기초하여"는 이러한 맥락에서 반도체 본체 또는 본체들의 적어도 하나의 층이 AlnGamIn1-n-mN, AlnGamIn1-n-mAs, GaInAsP, ZnSSe 또는 AlnGamIn1-n-mP를 포함하는 것을 의미할 수 있으며, 여기서 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 및 n+m ≤ 1이고, 상기 화학식에 따른 수학적으로 정확한 조성을 반드시 가질 필요는 없다. 오히려, 이는 물질의 특징적인 물리적 특성을 실질적으로 변경시키지 않는 하나 이상의 도펀트(dopant) 및 추가의 성분을 포함할 수 있다. 그러나, 간결화를 위해, 상기 화학식은, 성분들이 소량의 다른 물질에 의해 부분적으로 대체될 수 있을 지라도, 결정 격자 (Al, Ga, In, N), (Al, Ga, In, As) 또는 (Al, Ga, In, P)의 본질적 성분만을 포함하고 있다. Al, Ga, In (III족)과 P 및 As (V족)의 5원 반도체도 가능하다.
적어도 하나의 실시예에 따라, 광전자 구성요소는 적어도 2개의 반도체 본체를 포함하고, 반도체 본체의 제1 반도체 영역은 하나의 연속적인 영역을 형성하고/하거나 반도체 본체의 제2 반도체 영역은 하나의 연속적인 영역을 형성한다. 그러나, 반도체 본체는 서로 분리되는 것도 가능하다.
일 실시예에 따르면, 적어도 하나의 반도체 본체의 측방향 치수는 수직 방향을 따라 변할 수 있고, 서브마이크로미터, 예를 들어, 약 50 nm로부터 1 마이크로미터 미만까지의 범위일 수 있다. 적어도 하나의 반도체 본체는 주 연장 평면에 수직인 대략 육각형 단면을 가질 수 있다.
적어도 하나의 실시예에 따라, 광전자 구성요소는 제1 접촉 층을 포함하는 제1 전기 접촉 구조를 포함하고, 제2 접촉 층을 포함하는 제2 전기 접촉 구조를 더 포함하며, 여기서 제1 및 제2 접촉 층은 각각 적어도 하나의 반도체 본체와 전기 접촉된다. 제1 접촉 층은 전기 전도성 물질, 예를 들어 금속, 금속 화합물 또는 TCO를 포함할 수 있다. 제2 접촉 층은 반도체 물질을 포함하거나 반도체 물질로 구성될 수 있다.
또한, 제1 전기 접촉 구조는 광전자 구성요소를 외부로부터 전기적으로 연결하기 위해서 제공된 적어도 하나의 제1 접촉 요소를 포함할 수 있다. 그리고, 제2 전기 접촉 구조는 광전자 구성요소를 외부로부터 전기적으로 연결하기 위해서 제공된 적어도 하나의 제2 접촉 요소를 포함할 수 있다. 제1 및 제2 접촉 요소는 금속 또는 금속 화합물을 포함하거나 그로 구성될 수 있다.
예를 들어, 제1 전기 접촉 구조는 제1 반도체 영역을 전기적으로 연결하기 위해 제공될 수 있고, 여기서 제1 접촉 층은 제1 반도체 영역에 배열될 수 있다. 제1 접촉 층은 반도체 본체의 제1 주 표면에 배열될 수 있다. 또한, 제1 접촉 층은 커버 요소의 측부 표면(들) 상에 배열될 수 있다.
또한, 제2 접촉 구조는 제2 반도체 영역을 전기적으로 연결하기 위해서 제공될 수 있고, 여기서 제2 접촉 층은 제2 반도체 영역에 배열될 수 있다. 그러나, 제1 접촉 구조가 제2 반도체 영역을 전기적으로 연결하기 위해 제공되는 것이 또한 가능하고, 여기서 제1 접촉 층은 제2 반도체 영역에 배열될 수 있다. 그리고 제2 접촉 구조는 제1 반도체 영역을 전기적으로 연결하기 위해 제공될 수 있고, 여기서 제2 접촉 층은 제1 반도체 영역에 배열될 수 있다.
적어도 하나의 실시예에 따르면, 제1 전기 접촉 구조는 적어도 하나의 패터닝된 측부 표면에서 반사 요소를 커버하는 수직 접촉 부분을 포함한다. 또한, 제1 전기 접촉 구조는 적어도 하나의 반도체 본체의 제1 주 표면에 배열되는 측방향 접촉 부분을 포함할 수 있다. 수직 접촉 부분은 수직 방향으로 주 연장 방향을 가질 수 있는 반면, 측방향 접촉 부분은 광전자 구성요소의 주 연장 평면에 본질적으로 평행하게 연장될 수 있다. 수직 접촉 부분은 적어도 하나의 반도체 본체를 측방향으로 둘러쌀 수 있다. 예를 들어, 수직 접촉 부분은 프레임형 방식으로 구현될 수 있다. 수직 및 측방향 접촉 부분은 금속 또는 금속 화합물을 포함하거나 그로 구성될 수 있다. 수직 및 측방향 접촉 부분은 하나의 공통 층으로부터 형성될 수 있다.
적어도 하나의 실시예에 따르면, 수직 접촉 부분은 제2 접촉 층의 개구에 부분적으로 배열된다. 수직 접촉 부분은, 상단측에서 광전자 구성요소와 전기 접촉하는 것이 가능하도록 광전자 구성요소의 상단측에서 커버되지 않을 수 있다.
적어도 하나의 실시예에 따르면, 광전자 구성요소는 절연 층을 포함하고, 여기서 절연 층은 제2 접촉 층과 수직 접촉 부분 사이에 배열된다. 특히, 절연 층은 전기 절연 층이다. 절연 층에 적합한 물질은 예를 들어 SiO2 또는 SixNy와 같은 유전 물질이다.
절연 층은 마스크 층으로부터 유래할 수 있고, 하나의 반도체 본체가 부분적으로 배열되는 적어도 하나의 개구를 포함할 수 있다. 제조 프로세스 동안, 마스크 층은 성장 기판 상의 적어도 하나의 반도체 본체의 선택적으로 또는 공간적으로 제한된 성장을 위해 제공될 수 있다. 따라서, 절연 층은 측면 방향에서 반도체 본체에 직접적으로 인접할 수 있다. 그러나, 절연 층이 반도체 본체로부터 측방향으로 이격될 수도 있다. 예를 들어, 커버 요소는 측면 방향에서 절연 층과 반도체 본체 사이에 배열될 수 있다.
적어도 하나의 실시예에 따르면, 광전자 구성요소는 보강 요소를 포함하고, 여기서 적어도 하나의 반도체 본체는 보강 요소 상에 배열된다. 보강 요소는 광전자 구성요소의 기계적 안정화를 위해 제공될 수 있다. 또한, 보강 요소는 전기 전도성일 수 있다. 이와 같이, 보강 요소는 제1 전기 접촉 구조의 일부일 수 있다.
적어도 하나의 실시예에 따르면, 제1 전기 접촉 구조의 측방향 접촉 부분은 적어도 하나의 반도체 본체와 보강 요소 사이에 배열될 수 있다.
적어도 하나의 실시예에 따르면, 광전자 구성요소는 측방향 접촉 부분과 적어도 하나의 반도체 본체 사이에 배열된 추가 커버 요소를 포함한다. 추가 커버 요소는 적어도 하나의 반도체 본체를 측방향으로 둘러싸는 커버 요소와 유사한 특징부를 가질 수 있고, 예를 들어, 인덱스-매칭된 물질을 포함한다. 추가 커버 요소에 적합한 물질은, 예를 들어, Ti2O3, Nb2O5 및 Ta2O5와 같은 산화물이다.
적어도 하나의 실시예에 따르면, 제1 접촉 요소는 보강 요소의, 적어도 하나의 반도체 본체로부터 멀어지는 방향을 향하는 측 상에 배열된다. 제1 접촉 요소는 접합 층으로서 역할을 할 수 있다.
여기에서 설명된 바와 같은 적어도 2개의 광전자 구성요소를 포함하는 구성요소 유닛의 적어도 하나의 실시예에 따르면, 광전자 구성요소의 적어도 일부의 커버 요소가 하나의 공통 커버 층으로부터 형성된다. 또한, 광전자 구성요소의 적어도 일부의 반사 요소는 하나의 공통 반사 층으로부터 형성될 수 있다. 예를 들어, 공통 커버 층은 반사 층이 배열되는 적어도 하나의 개구를 포함할 수 있다. 반사 요소는 광전자 구성요소를 서로 광학적으로 격리시키는 데 기여할 수 있다.
광전자 구성요소는 개별적으로 또는 공통적으로 어드레싱가능할 수 있다. 광전자 구성요소의 적어도 일부의 제1 전기 접촉 구조는 구성요소 유닛의 공통 제1 전기 접촉 구조를 형성할 수 있고/있거나 광전자 구성요소의 동일한 또는 다른 부분의 제2 전기 접촉 구조는 구성요소 유닛의 공통 제2 전기 접촉 구조를 형성할 수 있다. 예를 들어, 제1 전기 접촉 구조의 측방향 접촉 부분은 연속적인 층으로서 형성될 수 있다. 또한, 제2 접촉 층은 연속적인 층으로서 형성될 수 있다.
적어도 하나의 실시예에 따르면, 적어도 하나의 제2 접촉 요소가 하나의 광전자 구성요소에 할당된다.
유리하게, 반사부 요소 및/또는 수직 및/또는 측방향 접촉 부분은 광전자 구성요소 사이의 크로스토크(crosstalk)가 감소될 수 있는 방식으로 구현된다.
적어도 하나의 실시예에 따르면, 광전자 구성요소의 적어도 일부의 보강 요소는 공통 보강 층으로부터 형성된다.
구성요소 유닛이 LED 어레이를 형성하는 것이 가능하고, 여기서 광전자 구성요소는 행 및 열로 배열된다. LED 어레이는, 예를 들어, 반도체 본체가 픽셀(pixel) 또는 서브픽셀(subpixel)을 구성할 수 있는 디스플레이 디바이스이다.
복수의 광전자 구성요소 또는 적어도 하나의 구성요소 유닛을 제조하는 방법의 적어도 하나의 실시예에 따르면, 방법은 다음의 단계:
- 개구가 배열된 마스크 층을 갖는 성장 기판을 제공하는 단계;
- 개구에, 각각이 제1 반도체 영역, 활성 영역 및 제2 반도체 영역을 포함하는 복수의 반도체 본체를 형성하는 단계;
- 성장 기판 상에 커버 층을, 커버 층이 반도체 본체의 적어도 일부를 측방향으로 둘러싸도록 형성하는 단계;
- 커버 층을 패터닝하여, 적어도 하나의 패터닝된 측부 표면을 갖는 적어도 하나의 커버 요소를 제조하는 단계로서, 여기서 패터닝은 커버 층에 적어도 하나의 패터닝된 측부 표면에 의해 적어도 부분적으로 경계 지어지는 적어도 하나의 개구를 생성하는 것을 포함하는, 단계;
- 적어도 하나의 패터닝된 측부 표면을 적어도 부분적으로 커버하도록 커버 층의 적어도 하나의 개구에 반사 요소를 제조하기 위한 반사 층을 형성하는 단계
를 포함하고,
여기서 각각의 활성 영역은 각각의 제1 반도체 영역에 의해 적어도 부분적으로 측방향으로 둘러싸이도록 제조된다.
방법 단계는 위에 특정된 바와 같은 순서로 수행될 수 있다.
적어도 하나의 실시예에 따르면, 커버 층은 에칭에 의해, 예를 들어 건식 에칭 및/또는 습식 화학적 에칭에 의해 패터닝되거나 적어도 하나의 개구가 형성된다.
바람직하게는, 개별 반도체 본체는 더 작은 유닛으로의 어떠한 싱귤레이션(singulation)도 겪지 않는다. 반도체 본체의 측부 표면이 건식 에칭 방법 및/또는 습식 화학적 에칭 방법에 노출되지 않는 것을 생각할 수 있다. 공통 반도체 층 시퀀스로부터 개별 반도체 본체를 형성하기 위한 표준 p측 건식 에칭 방법이 생략될 수 있어서, 결함 및 비방사성 재결합 중심이 감소될 수 있다.
반도체 본체/광전자 구성요소의 기하형태는 예를 들어 다음에 의해 달성될 수 있다:
- 제2 반도체 영역, 활성 영역 및 제1 반도체 영역을 성장시키는 데 사용되는 성장 파라미터를 조정함으로써,
- 결정학적 패싯(facet)의 선택적 성장을 사용함으로써,
- 인-시튜(in-situ) 에칭과 결합된 결정학적 패싯의 선택적 성장을 사용함으로써,
- 인-시튜 패싯의 선택적 에칭과 결합된 결정학적 패싯의 선택적 성장을 사용함으로써,
- 결정학적 패싯의 선택적 도핑(doping)을 사용함으로써.
적어도 하나의 실시예에 따르면, 마스크 층은 연속적인 층으로서 성장 기판에 적용되고, 그것이 측면 방향으로 서로 이격된 개구를 포함하는 방식으로 패터닝된다. 성장 기판은 사파이어 기판일 수 있다.
복수의 반도체 본체는 개구에 형성된다. 예를 들어, 동일한 광전자 구성요소의 반도체 본체들에 대한 개구들은 상이한 광전자 구성요소의 반도체 본체들에 대한 개구들 사이의 거리보다 그들 사이의 측방향 거리가 더 작다.
반도체 본체 및/또는 개구는 예를 들어 원, 타원 또는 다각형의 형태, 예를 들어 육각형의 형태의 측방향 단면을 갖는 것이 가능하다. 측방향 단면의 형태는 반도체 본체의 반도체 물질의 결정 시스템에 부분적으로 의존할 수 있다.
적어도 하나의 실시예에 따르면, 반도체 본체는 수직 방향을 따라 개구를 넘어 돌출된다.
적어도 하나의 실시예에 따르면, 보강 층은 반도체 본체의, 성장 기판으로부터 멀어지는 방향을 향하는 측 상에 배열된다. 예를 들어, 보강 층은 전기 전도성일 수 있다. 보강 층은 Si 웨이퍼를 포함할 수 있다.
적어도 하나의 실시예에 따르면, 성장 기판은 분리된다. 보강 층은 대체 캐리어(carrier)로서 역할을 할 수 있다.
적어도 하나의 실시예에 따르면, 반도체 층은 성장 기판과 마스크 층 사이에 배열되고, 여기서 반도체 층의 적어도 일부는 반도체 구성요소의 제2 접촉 층을 형성한다. 반도체 층은 제2 전도성 유형의 도핑층일 수 있다. 반도체 층은 다층일 수 있고, 예를 들어, 버퍼(buffer) 층 및/또는 전류 확산 층 및/또는 접촉 층을 포함할 수 있다.
여기에서 설명된 방법은 광전자 구성요소 또는 구성요소 유닛의 제조에 적합하다. 따라서, 광전자 구성요소 또는 구성요소 유닛과 관련하여 설명된 특징은 또한 방법에 적용될 수 있고, 그 반대도 마찬가지이다.
광전자 구성요소, 구성요소 유닛뿐만 아니라 복수의 광전자 구성요소 또는 적어도 하나의 구성요소 유닛을 제조하기 위한 방법의 추가적인 바람직한 실시예 및 추가적인 개량은 도 1 내지 도 5와 함께 이하에서 설명되는 예시적인 실시예로부터 명확해질 것이다.
[도면의 간단한 설명]
도 1a 내지 도 1i는 구성요소 유닛 또는 광전자 구성요소를 제조하는 방법의 예시적인 실시예의 일부 방법 단계의 개략도를 도시하고, 도 1i는 구성요소 유닛의 예시적인 실시예를 도시한다.
도 2a는 광전자 구성요소의 예시적인 실시예의 개략적인 횡단면도를 도시하고, 도 2b 및 도 2c는 광전자 구성요소 내에 포함된 반도체 본체의 예시적인 실시예의 측방향 횡단면도를 도시한다.
도 3 내지 도 5는 구성요소 유닛, 구성요소 유닛 및 광전자 구성요소를 제조하는 방법의 다른 예시적인 실시예의 개략적인 단면도를 도시한다.
동일한, 동등한 또는 동등하게 작용하는 요소는 도면에서 동일한 참조 번호로 표시된다. 도면은 개략적인 예시이며, 따라서 반드시 축척에 맞는 것은 아니다. 비교적 작은 요소 및 특히 층 두께는 오히려 더 나은 명료화를 위해 과장되게 크게 예시될 수 있다.
복수의 광전자 구성요소 또는 적어도 하나의 구성요소 유닛을 제조하는 방법의 예시적인 실시예에 따르면, 방법은 개구(16A)가 배열된 마스크 층(16)을 갖는 성장 기판(23)을 포함하는 성장 구조(22)를 제공하는 단계를 포함한다 (도 1a 참조). 예를 들어, 성장 기판(23)은 사파이어 기판이다. 또한, 마스크 층(16)은 예를 들어 SiO2 또는 SixNy와 같은 유전 물질을 포함할 수 있다. 마스크 층(16)은 연속적인 층으로서 성장 기판(23)에 적용되고, 측면 방향(L1)으로 서로 이격된 개구(16A)를 포함하는 방식으로 패터닝된다.
측면 방향(L1)은 본질적으로 성장 기판(23)의 주 연장 평면에 평행하다. 수직 방향(V)은 성장 기판(23)의 주 연장 평면에 본질적으로 수직인 방향으로서 이해되어야 한다. 수직 방향(V) 및 측면 방향(L1)은 특히 서로 직교한다.
개구(16A) 각각은, 예를 들어, 약 50 nm 내지 약 1 마이크로미터 범위의 제1 측면 방향(L1)을 따른 제1 측방향 치수(a1)를 갖는다.
반도체 층(24)은 성장 기판(23)과 마스크 층(16) 사이에 배열된다. 반도체 층(24)은 제2 전도성 유형의 도핑된 층일 수 있고, 여기서 제2 전도성 유형은 n형일 수 있다. 반도체 층(24)은 확산 및 접촉 층뿐만 아니라 버퍼 층을 포함하는 다층일 수 있다. 반도체 층(24)은 성장 구조(22) 상에 성장되는 반도체 본체와 동일한 반도체 물질에 기초할 수 있다. 반도체 층(24)은 GaN으로부터 형성될 수 있다.
방법은 마스크 층(16)의 개구(16A)에, 각각이 제1 반도체 영역(3), 활성 영역(4) 및 제2 반도체 영역(5)을 포함하는 복수의 반도체 본체(2)를 형성하는 단계를 더 포함한다 (도 1b 참조). 예를 들어, 제1 반도체 영역(3), 활성 영역(4) 및 제2 반도체 영역(5)은 성장 구조(22) 상에서 에피택셜 성장된다.
특히, 마스크 층(16)은 성장 기판(23) 상에서의 반도체 본체(2)의 선택적으로 또는 공간적으로 제한된 성장을 위해 제공된다. 제2 반도체 영역(5)이 먼저 성장 구조(22) 상에서 성장될 수 있고, 이어서 활성 영역(4)이 성장될 수 있고, 활성 영역(4) 다음에 제1 반도체 영역(3)이 성장된다. 반도체 본체(2)는 수직 방향(V)으로 개구(16A)를 넘어 돌출된다.
각각의 활성 영역(4)은 각각의 제1 반도체 영역(3)에 의해 측방향으로 둘러싸이도록 제조된다. 특히, 각각의 활성 영역(4)은 각각의 반도체 본체(2)에 매립되고 각각의 반도체 본체(2)의 측부 표면(2C)까지의 측방향 거리(d)를 갖는다. 측방향 거리(d)는 서브마이크로미터 범위의 값을 갖는다.
측부 표면(2C)은 반도체 본체(2)를 측면 방향에서 경계 짓는 반면, 제1 주 표면(2A) 및 제2 주 표면(2B)은 반도체 본체(2)를 수직 방향에서 경계 짓는다. 예를 들어, 각 측부 표면(2C)은 제1 주 표면(2A)과 제2 주 표면(2B)을 연결한다. 도 1b로부터 명백해지는 바와 같이, 측부 표면(2C)은 각을 이룰 수 있다. 그러나, 측부 표면(2C)이 평면인 것도 또한 가능하다. 반도체 본체(2)의 측방향 치수(a2)는 수직 방향(V)을 따라 변하고, 서브마이크로미터, 예를 들어, 약 50nm로부터 약 1마이크로미터까지의 범위일 수 있다. 반도체 본체(2)는 주 연장 평면에 수직인 대략 육각형 단면을 가질 수 있다.
측부 표면(2C)까지의 활성 영역(4)의 측방향 거리(d)를 고려하면, 결함이 활성 영역(4) 외부에서 주로 발생하기 때문에, 반도체 본체(2)의 가장자리에서의 측방향 구조화에 의해 결함이 유발되더라도 내부 양자 효율에 대한 결함 및 비방사성 재결합 중심의 영향이 감소된다.
반도체 본체(2) 및/또는 개구(16A)는 예를 들어 육각형 형상의 측방향 단면을 가질 수 있다 (도 2b 및 도 2c 참조). 반도체 본체(2)의 형상은 특히 우르차이트(wurtzite) 구조를 가질 수 있는, 반도체 본체(2)의 반도체 물질의 결정 시스템에 의존할 수 있다. 위에서 언급된 바와 같이, 반도체 물질은 III-V 또는 II-VI 화합물 반도체, 예를 들어 질화물, 비화물, 셀렌화물 또는 인화물 화합물 반도체에 기초할 수 있다.
또한, 위에서 언급된 바와 같이, 반도체 본체(2)/광전자 구성요소(1)의 기하형태는, 예를 들어, 다음에 의해 달성될 수 있다:
- 제2 반도체 영역(5), 활성 영역(4) 및 제1 반도체 영역(3)을 성장시키는 데 사용되는 성장 파라미터를 조정함으로써,
- 결정학적 패싯의 선택적 성장을 사용함으로써,
- 인-시튜 에칭과 결합된 결정학적 패싯의 선택적 성장을 사용함으로써,
- 인-시튜 패싯 선택적 에칭과 결합된 결정학적 패싯의 선택적 성장을 사용함으로써,
- 결정학적 패싯의 선택적 도핑을 사용함으로써.
방법은 커버 층(20)이 반도체 본체(2)의 적어도 일부를 측방향으로 둘러싸도록 성장 구조(22) 또는 성장 기판(23) 상에 커버 요소를 제조하기 위한 커버 층(20)을 형성하는 단계를 더 포함한다 (도 1c 참조). 또한, 커버 층(20)은 반도체 본체(2)의 제1 주 표면(2A) 상에 적층된다.
커버 층(20)은, 예를 들어, 위에서 언급된 바와 같이 인덱스-매칭된 물질로부터 형성되고, 여기서 적합한 물질은, 예를 들어, Ti2O3, Nb2O5 또는 Ta2O5와 같은 산화물이다.
방법은 제1 주 표면(2A)에 도달할 때까지 반도체 본체(2)의 제1 주 표면(2A) 상에 적층된 커버 층(20)의 일부를 제거하는 단계를 더 포함한다 (도 1d 참조). 제거 프로세스는 커버 층(20)의 평면 표면(20A)으로 이어질 수 있다. 예를 들어, 제거 프로세스는 화학적 기계적 연마 프로세스일 수 있다.
방법은 제조될 디바이스(1, 19) (도 1i 및 도 2a 참조)에 제1 접촉 층(9)을 형성하기 위해 커버 층(20)의 표면(20A) 상에 그리고 반도체 본체(2)의 주 표면(2A) 상에 제1 접촉 층(9')을 적용하는 단계를 더 포함한다 (도 1e 참조). 제1 접촉 층(9')은 전기 전도성 물질, 예를 들어 금속, 금속 화합물 또는 TCO로부터 형성된다.
이 방법은 커버 층(20)을 패터닝하여, 각각이 패터닝된 측부 표면(6A)을 갖는 커버 요소(6)를 제조하는 단계를 더 포함한다 (도 1f 참조). 패터닝 프로세스는 커버 층(20)에, 커버 요소(6)의 패터닝된 측부 표면(6A)에 의해 각각 경계 지어지는 개구(20B)들을 생성하는 것을 포함한다. 수직 방향(V)에서, 개구(20B)는 커버 층(20)을 완전히 관통한다. 이 실시예에서, 마스크 층(16)은 각각의 개구(20B)의 하단에 배열된다.
본 실시예에서, 패터닝된 측부 표면은 경사지고, 방사선 방출 및 방향성을 개선하도록 최적화될 수 있는 각도(α)만큼 수직 방향(V)으로부터 벗어난다.
또한, 패터닝 프로세스는 복수의 제1 접촉 층(9)을 제조하기 위해 제1 접촉 층(9')을 패터닝하는 것을 포함하고, 여기서 하나의 제1 접촉 층(9)은 하나의 광전자 구성요소(1)에 할당된다 (도 1i 참조).
패터닝 프로세스는 예를 들어 에칭 프로세스이다.
방법은 커버 층(20)의 개구(20B)에 반사 요소(7)를 제조하기 위한 반사 층(21)을 형성하여 그것이 패터닝된 측부 표면(6A)을 커버하게 하는 단계를 더 포함한다 (도 1g 참조). 또한, 반사 층(21)은 반도체 본체(2)의 제1 주 표면(2A)을 커버한다. 반사 층(21)은 앞서 언급한 바와 같이 다음의 물질 중 적어도 하나로부터 형성될 수 있다: 커버 요소(6)와는 상이한 굴절률의 투명 물질, 상이한 굴절률의 투명 물질의 스택(stack), 투명 전도성 산화물, 금속 또는 금속 화합물.
방법은 반사 층(21) 상에, 제조될 디바이스에서 수직 접촉 부분(10) 및 측방향 접촉 부분(11)을 형성하도록 제공되는 접촉 부분 층(25)을 적용하는 단계를 더 포함한다. 접촉 부분 층(25)은 전기 전도성 물질 또는 금속 또는 금속 화합물과 같은 물질로부터 형성된다.
방법은 반도체 본체(2)의, 성장 기판(23) 또는 성장 구조(22)로부터 멀어지는 방향을 향하는 측 상에 보강 요소(18)를 제조하기 위해 보강 층(26)을 적용하는 단계를 더 포함한다. 보강 층(26)은 성장 기판(23)으로부터 멀어지는 방향을 향하는 표면 상에서 접촉 부분 층(25)을 커버한다. 예를 들어, 보강 층(26)은 전기 전도성일 수 있고 Si 웨이퍼를 포함할 수 있다.
방법은 성장 기판(23)을 분리하거나 성장 구조(22)를 반도체 층(24) 바로 아래까지 분리하는 단계를 더 포함한다 (도 1h 참조). 유리하게는, 보강 층(26)은 대체 캐리어로서 기능한다. 또한, 반도체 층(24)의 일부는 최종 제품에서 제2 접촉 층(14)을 형성한다.
방법은 반도체 층(24) 상에 제2 접촉 부분(15')을 적용하는 단계를 더 포함한다 (도 1i 참조). 제2 접촉 부분(15')은 금속 또는 금속 화합물로부터 형성될 수 있다. 제2 접촉 부분(15')은 각각 띠 형태일 수 있다. 제2 접촉 부분(15')은 격자 형상으로 배열될 수 있다. 제2 접촉 부분(15')은 제2 접촉 요소(15)로 분할될 수 있다.
방법은 보강 층(26)의, 반도체 본체(2)로부터 멀어지는 방향을 향하는 표면 상에 제1 접촉 요소(12)를 제조하기 위한 제1 접촉 요소 층(27)을 적용하는 단계를 더 포함한다.
도 1i는 도 1a 내지 도 1i와 관련하여 설명된 방법에 의해 제조된 웨이퍼 복합체로부터 얻어질 수 있는 구성요소 유닛(19)의 예시적인 실시예를 도시한다.
구성요소 유닛(19)은 구성요소 유닛(19)에서 분리되지 않고 싱귤레이션 평면(S1, S2)을 따라 싱귤레이션될 수 있는 여러 광전자 구성요소(1)를 포함하고, 여기서 싱귤레이션 평면(S1, S2)은 수직 방향(V) 및 제1 측면 방향(L1)에 본질적으로 수직인 제2 측면 방향(L2) (도 2b 및 도 2c 참조) 및 수직 방향(V)에 본질적으로 평행하게 배열된다. 구성요소 유닛(19)은, 예를 들어, μLED 어레이로서, 싱귤레이션되지 않은 채로 남겨질 수 있다.
구성요소 유닛(19)에서, 광전자 구성요소(1)의 커버 요소(6)는 공통 커버 층(20)으로부터 형성된다 (도 1e 및 도 1f 참조). 그리고, 이들의 반사 요소(7)는 하나의 공통 반사 층(21)으로부터 형성된다 (도 1g 참조). 공통 커버 층(20)은 반사 층(21)이 배열되는 개구(20B)를 포함한다.
구성요소 유닛(19)에서, 각각이 제1 접촉 층(9), 수직 및 측방향 접촉 부분(10, 11), 반사 요소(7), 보강 요소(18) 및 제1 접촉 요소(12)를 포함하는 광전자 구성요소(1)의 제1 전기 접촉 구조(8)는 구성요소 유닛(19)의 공통 제1 전기 접촉 구조를 형성하고, 각각이 제2 접촉 층(14) 및 제2 접촉 요소(15)를 포함하는 광전자 구성요소(1)의 제2 전기 접촉 구조(13)는 구성요소 유닛(19)의 공통 제2 전기 접촉 구조를 형성한다. 구조화된 마스크 층(16)은 수직 접촉 부분(10)과 제2 접촉 층(14) 사이에 배열되고 그 사이에 공통 절연 층을 형성한다. 본 실시예에서, 광전자 구성요소(1) 또는 그들의 반도체 본체(2)는 개별적으로 어드레싱가능하지 않다. 그러나, 제1 및 제2 전기 접촉 구조(8, 13)는 광전자 구성요소(1) 또는 그들의 반도체 본체(2)가 개별적으로 어드레싱가능하도록 수정될 수 있다.
유리하게는, 반사부 요소(7), 수직 및 측방향 접촉 부분(10, 11)은 광전자 구성요소(1) 사이의 크로스토크가 감소될 수 있는 방식으로 구현된다.
광전자 구성요소(1)는, 예를 들어, 행 및 열로 배열된다. 구성요소 유닛(19)은 LED 어레이를 구성할 수 있고, 여기서 반도체 본체(2)는 픽셀 또는 서브픽셀을 구성할 수 있다.
도 2a와 관련하여, 도 1a 내지 도 1i와 관련하여 설명된 방법에 의해 또는 도 1i와 관련하여 설명된 바와 같은 구성요소 유닛(19)의 싱귤레이션에 의해 제조될 수 있는 광전자 구성요소(1)의 예시적인 실시예가 설명된다.
광전자 구성요소(1)는, 각각이 제1 반도체 영역(3), 제2 반도체 영역(5) 및 그 사이의 활성 영역(4)을 포함하는 몇 개의 반도체 본체(2)를 포함한다. 제1 반도체 영역(3) 및 제2 반도체 영역(5)은 각각 도핑된 적어도 하나, 바람직하게는 여러 개의 층을 포함할 수 있다. 예를 들어, 제1 반도체 영역(3)의 도핑된 층(들)은 제1 전도성 유형, 예를 들어 p형인 반면, 제2 반도체 영역(5)의 도핑된 층(들)은 제2 전도성 유형, 예를 들어 n형이다. 그러나, 그것은 또한 그 반대 방식일 수 있다.
활성 영역(4)은 전자기 방사선의 발생을 위해 제공되고, 여기서 광전자 구성요소(1)는 예를 들어 적외선, 가시광선 및/또는 자외선 스펙트럼 범위의 방사선(R)을 방출할 수 있다. 활성 영역(4)은 pn 접합, 이중 헤테로 구조, 단일 양자 우물 구조 (SQW 구조) 또는 다중 양자 우물 구조 (MQW 구조)를 포함할 수 있다.
앞서 언급한 바와 같이, 반도체 본체(2)는 III-V 또는 II-VI 화합물 반도체 물질, 예를 들어 질화물, 비화물, 셀렌화물 또는 인화물 화합물 반도체 물질을 기초로 한다.
반도체 본체(2)의 제1 반도체 영역(3)은 하나의 연속적인 영역을 형성하고, 제2 반도체 영역(5)은 하나의 연속적인 영역을 형성한다. 그러나, 활성 영역(4)들은 서로 측방향으로 이격된다. 각각의 활성 영역(4)은 각각의 제1 반도체 영역(3)에 의해 측방향으로 둘러싸이고, 각각의 반도체 본체(2)의 측부 표면(2C)까지의 측방향 거리(d)를 갖는다. 예를 들어, 측방향 거리(d)는 서브마이크로미터 범위의 값을 갖는다. 따라서, 반도체 본체(2)의 가장자리에서의 측방향 구조화에 의해 결함이 유발되더라도, 이러한 결함은 주로 활성 영역(4) 외부에서 발생한다. 따라서, 비방사성 재결합 효과는 감소된다.
광전자 구성요소(1)는 반도체 본체(2)를 측방향으로 둘러싸는 커버 요소(6)를 포함한다. 커버 요소(6)는 반도체 본체(2)로부터 멀어지는 방향을 향하는 패터닝된 측부 표면(6A)을 갖는다. 패터닝된 측부 표면(6A)은 경사진다. 이러한 맥락에서, "경사진"은 측부 표면(6A)이 주 연장 평면과 각도(β)를 포함하는 것을 의미하며, 여기서 각도(β)는 90°보다 크고 180°보다 작을 수 있다. 각도(β)는 방사선 방출 및 방향성을 개선하도록 최적화될 수 있다.
게다가, 광전자 구성요소(1)는, 패터닝된 측부 표면(6A)을 커버하고 반도체 본체(2)의 제1 주 표면(2A)에 배열되는 반사 요소(7)를 포함한다. 반사 요소(7)는 이하의 물질: 커버 요소(6)와 상이한 굴절률의 투명 물질, 상이한 굴절률의 투명 물질의 스택, 투명 전도성 산화물, 금속 또는 금속 화합물 중 적어도 하나를 포함하거나 그로 구성될 수 있다.
커버 요소(6)는 인덱스-매칭된 물질을 포함하고, 활성 영역(4)에 의해 방출된 방사선에 대해 본질적으로 투명하다. 결과적으로, 측방향으로 방출된 방사선은 반도체 본체(2)의 측부 표면(2C)에서 굴절되지 않고 패터닝된 측부 표면(6A)에 도달할 수 있다. 커버 요소(6)는 유전 물질, 예를 들어, Ti2O3, Nb2O5, 및 Ta2O5와 같은 산화물을 포함한다. 측방향으로 방출된 방사선은 반사 요소(7)에 의해 패터닝된 측부 표면(6A)에서 반사될 수 있다.
따라서, 광전자 구성요소(1)뿐만 아니라 앞서 설명한 구성요소 유닛(19)은, 특히 최적화된 내부 양자 효율, 반사율 및 방향성으로 인해서, 최적화된 방사선 효율을 갖는다.
광전자 구성요소(1)는 반도체 본체(2)가 배열되는 보강 요소(18)를 포함한다. 보강 요소(18)는 광전자 구성요소(1)를 기계적으로 안정화시킨다. 또한, 보강 요소(18)는 전기 전도성일 수 있다.
광전자 구성요소(1)는 제1 전기 접촉 구조(8)를 포함하고, 여기서 제1 전기 접촉 구조(8)는:
- 제1 반도체 영역(3)에 배열된 제1 접촉 층(9),
- 반사 요소(7),
- 반사 요소(7)를 커버하는 수직 접촉 부분(10) 및 측방향 접촉 부분(11),
- 측방향 접촉 부분(11)이 반도체 본체(2)와 보강 요소(18) 사이에 배열되는, 보강 요소(18), 및
- 보강 요소(18)의, 반도체 본체로부터 멀어지는 방향을 향하는 측 상에 배열된 제1 접촉 요소(12).
제1 접촉 층(9)은 전기 전도성 물질, 예를 들어 금속, 금속 화합물 또는 TCO를 포함할 수 있다. 제1 접촉 요소(12)는 금속 또는 금속 화합물을 포함하거나 그로 구성될 수 있고, 접합 층으로서 역할을 할 수 있다.
수직 접촉 부분(10)은 수직 방향(V)으로 주 연장 방향을 갖는 반면, 측방향 접촉 부분(11)은 광전자 구성요소(1)의 주 연장 평면(L1-L2)에 본질적으로 평행하게 연장된다. 수직 접촉 부분(10)은 반도체 본체(2)를 측방향으로 둘러싸고 프레임형 방식으로 구현된다. 수직 및 측방향 접촉 부분(10, 11)은 금속 또는 금속 화합물을 포함하거나 그로 구성될 수 있다.
또한, 광전자 구성요소(1)는 제2 전기 접촉 구조(13)를 포함하고, 여기서 제2 전기 접촉 구조(13)는 제2 접촉 층(14) 및 프레임형 방식으로 성형될 수 있는 제2 접촉 요소(15), 또는 띠 형태 방식으로 성형될 수 있는 제2 접촉 요소(15)를 포함한다. 제2 접촉 층(14)은 반도체 물질을 포함하거나 이로 구성될 수 있다. 제2 접촉 요소(들)(15)는 금속 또는 금속 화합물을 포함하거나 그로 구성될 수 있다.
제1 접촉 구조(8)는 제1 반도체 영역(3)을 전기적으로 연결하기 위해서 제공된다. 그리고 제2 접촉 구조(13)는 제2 반도체 영역(5)을 전기적으로 연결하기 위해서 제공된다. 또한, 제1 접촉 요소(12) 및 제2 접촉 요소(들)(15)는 광전자 구성요소(1)를 외부로부터 전기적으로 연결하기 위해서 제공된다.
광전자 구성요소(1)는 절연 층(17)을 포함하고, 여기서 절연 층(17)은 수직 접촉 부분(10)과 제2 접촉 층(14) 사이에 배열된다. 절연 층(17)은 제2 접촉 구조(13)를 제1 접촉 구조(8)로부터 전기적으로 절연시키는 전기 절연 층이다. 절연 층(17)을 위한 적합한 물질은, 예를 들어, SiO2 또는 SixNy와 같은 유전 물질이다.
절연 층(17)은 마스크 층(16) (도 1a 참조)으로부터 유래되고 개구(16A)를 포함하며, 여기서 하나의 반도체 본체(2)는 하나의 개구(16A)에 부분적으로 배열된다. 절연 층(17)은 측면 방향(L1, L2)으로 반도체 본체(2)에 직접적으로 인접한다.
도 2b 및 도 2c로부터 명백해지는 바와 같이, 반도체 본체(2)는 육각형의 형태로 평면 L1-L2에 평행한 측방향 단면을 가질 수 있다. 측방향 단면의 형태는 반도체 본체(2)의 반도체 물질의 결정 시스템에 의존할 수 있다. 도 2b 및 도 2c에 도시된 반도체 본체(2)의 반도체 물질은 InAlGaN일 수 있다. 양 실시예의 측방향 단면은 육각형이지만, 육각형의 형태는 약간 상이하다. 상이한 물질 시스템 및/또는 실시예는 상이한 형태를 가질 수 있다.
도 3은 여러 광전자 구성요소(1)를 포함하는 방법 또는 구성요소 유닛(19)의 추가적인 예시적인 실시예를 도시한다. 광전자 구성요소(1) 각각은 제1 접촉 층(9)의, 반도체 본체(2)로부터 멀어지는 방향을 향하는 측 상에 추가 커버 요소(28)를 포함한다.
추가 커버 요소(28)는, 제1 접촉 층(9')의 제조 후에 웨이퍼 복합체에 적용될 수 있는 추가 커버 층(29)으로부터 형성될 수 있다 (도 1e 참조). 추가 커버 층(29)은 추가 커버 층(29)에 개구(29A)를 형성하는 것을 포함하여 패터닝될 수 있다.
또한, 추가 반사 층(30)이 개구(29A) 내로 연장되며 추가 커버 층(29) 상에 배열된다.
추가 접촉 부분 층(31)이 개구(29A) 내로 연장되며 추가 반사 층(30) 상에 배열된다. 보강 층(26)은 추가 접촉 부분 층(31)에 인접하고, 제1 접촉 요소 층(27)은 보강 층(26) 상에 형성된다.
이하에서, 반도체 본체(2)를 매립하는 커버 층(20), 마스크 층(16) 및 반도체 층(24)은 반도체 층(24)의 주 표면(24A)으로부터 제1 접촉 층(9')까지 연장되는 개구를 형성하는 것을 포함하여 패터닝될 수 있다. 추가의 절연 층(32), 반사 층(21) 및 접촉 부분 층(25)이 이 순서대로 웨이퍼 복합체 상에 형성된다.
이러한 예시적인 실시예에 따른 광전자 구성요소(1)에서, 반사 요소(7)는, 서로의 상단에 배열된 2개의 반사 층(21, 30)으로부터 형성되는 것으로서 각각 다층화되고, 여기서 층(21, 30)은 수직 방향(V)에서 제1 접촉 층(9')에 의해서 분리된다.
또한, 측방향 접촉 부분(11)들은 추가 커버 요소(28)와 보강 요소(18) 사이에 각각 배열된다.
광전자 구성요소(1) 각각은, 서로의 상단에 배열되고 수직 방향(V)에서 2개의 반사 층(21, 30) 및 제1 접촉 층(9')에 의해 분리되는 2개의 층(25, 31)으로부터 형성되는 다층 수직 접촉 부분(10)을 포함한다. 또한, 수직 접촉 부분(10)은 구성요소(1)의 상단측(1A)에서 커버되지 않으며, 이는 양쪽 전기 접촉 구조(8, 13)가 상단측(1A)에 도달한다는 점에서 구성요소(1)의 상단측 연결을 허용한다.
그 외에도, 구성요소 유닛(19) 및 그 안에 포함된 광전자 구성요소(1)는 앞서 언급한 예시적인 실시예와 관련하여 설명된 특징 및 이점, 특히 최적화된 내부 양자 효율, 반사율 및 방향성을 포함할 수 있다.
도 4는 여러 광전자 구성요소(1)를 포함하는 방법 또는 구성요소 유닛(19)의 추가의 예시적인 실시예를 도시한다.
이 예시적인 실시예에서, 광전자 구성요소(1) 각각은 제1 접촉 층(9)의, 반도체 본체(2)로부터 멀어지는 방향을 향하는 측 상에 추가 커버 요소(28)를 포함하고, 여기서 추가 커버 층(29) 내의 개구는, 커버 층(20)을 패터닝하고 패터닝된 커버 층(20) 상에 제1 접촉 층(9')을 제조한 후에 제조되고, 여기서 제1 접촉 층(9')은 커버 층(20)의 개구 내로 연장된다.
반사 층(21) 및 접촉 부분 층(25)은 커버 층(20, 29)의 개구 내로 연장되며 추가 커버 층(29) 상에 적용된다.
이러한 예시적인 실시예에서, 측방향 접촉 부분(11)들은 추가 커버 요소(28)와 보강 요소(18) 사이에 각각 배열된다.
그 외에도, 구성요소 유닛(19) 및 그 안에 포함된 광전자 구성요소(1)는 앞서 언급한 예시적인 실시예와 관련하여 설명된 특징 및 이점, 특히 최적화된 내부 양자 효율, 반사율 및 방향성을 포함할 수 있다.
도 5는 광전자 구성요소(1)의 추가적인 예시적인 실시예를 도시한다. 이러한 예시적인 실시예에서, 반도체 본체(2)의 선택적 성장을 위해서 사용되는 마스크 층이 제거되었다. 제1 전기 접촉 구조(8)를 제2 전기 접촉 구조(13)로부터 전기적으로 절연시키기 위해서, 제조 프로세스 중에 반사 층이 배열되기 전에 절연 층이 커버 층의 개구 내에 배열된다. 따라서, 광전자 구성요소(1)는 커버 요소(6)의 패터닝된 측부 표면(6A) 상에 배열된 절연 층(17)을 포함한다. 또한, 절연 층(17)은 수직 접촉 부분(10)과 제2 접촉 층(14) 사이에 배열된다. 절연 층(17)은 반도체 본체(2)로부터 측방향으로 이격되고, 여기서 커버 요소(6)는 측면 방향으로 절연 층(17)과 반도체 본체(2) 사이에 배열된다.
그 외에도, 광전자 구성요소(1)는 앞서 언급한 예시적인 실시예와 관련하여 설명된 특징 및 이점, 특히 최적화된 내부 양자 효율, 반사율 및 방향성을 포함할 수 있다.
본 발명은 실시예에 기초한 설명에 의해 이러한 실시예로 제한되지 않는다. 오히려, 본 발명은 임의의 새로운 특징 및 특징의 임의의 조합을 포함하며, 이는 특히, 이러한 특징 또는 이러한 조합 자체가 특허 청구항 또는 실시예에서 명시적으로 설명되지 않더라도, 특허 청구항에서의 특징의 임의의 조합을 포함한다.
본 특허 출원은 독일 특허 출원 102021123226.0의 우선권을 주장하며, 개시내용은 본원에 참조로 포함된다.
1: 광전자 구성요소
1A: 상단측
2: 반도체 본체
2A: 제1 주 표면
2B: 제2 주 표면
2C: 측부 표면
3: 제1 반도체 영역
4: 활성 영역
5: 제2 반도체 영역
6: 커버 요소
6A: 측부 표면
7: 반사 요소
8: 제1 전기 접촉 구조
9, 9': 제1 접촉 층
10: 수직 접촉 부분
11: 측방향 접촉 부분
12: 제1 접촉 요소
13: 제2 전기 접촉 구조
14: 제2 접촉 층
15: 제2 접촉 요소
15': 제2 접촉 부분
16: 마스크 층
16A: 개구
17: 절연 층
18: 보강 요소
19: 구성요소 유닛
20: 커버 층
20A: 표면
20B: 개구
21: 반사 층
22: 성장 구조
23: 성장 기판
24: 반도체 층
24A: 주 표면
25: 접촉 부분 층
26: 보강 층
27: 제1 접촉 요소 층
28: 추가 커버 요소
29: 추가 커버 층
29A: 개구
30: 추가 반사 층
31: 추가 접촉 부분 층
32: 추가 절연 층
a1, a2: 제1 측방향 치수
d: 측방향 거리
α: 편차 각도
β: 각도
L1: 제1 측면 방향
L2: 제2 측면 방향
R: 방사선
S1, S2: 싱귤레이션 평면
V: 수직 방향
1A: 상단측
2: 반도체 본체
2A: 제1 주 표면
2B: 제2 주 표면
2C: 측부 표면
3: 제1 반도체 영역
4: 활성 영역
5: 제2 반도체 영역
6: 커버 요소
6A: 측부 표면
7: 반사 요소
8: 제1 전기 접촉 구조
9, 9': 제1 접촉 층
10: 수직 접촉 부분
11: 측방향 접촉 부분
12: 제1 접촉 요소
13: 제2 전기 접촉 구조
14: 제2 접촉 층
15: 제2 접촉 요소
15': 제2 접촉 부분
16: 마스크 층
16A: 개구
17: 절연 층
18: 보강 요소
19: 구성요소 유닛
20: 커버 층
20A: 표면
20B: 개구
21: 반사 층
22: 성장 구조
23: 성장 기판
24: 반도체 층
24A: 주 표면
25: 접촉 부분 층
26: 보강 층
27: 제1 접촉 요소 층
28: 추가 커버 요소
29: 추가 커버 층
29A: 개구
30: 추가 반사 층
31: 추가 접촉 부분 층
32: 추가 절연 층
a1, a2: 제1 측방향 치수
d: 측방향 거리
α: 편차 각도
β: 각도
L1: 제1 측면 방향
L2: 제2 측면 방향
R: 방사선
S1, S2: 싱귤레이션 평면
V: 수직 방향
Claims (17)
- 광전자 구성요소(1)이며,
- 제1 반도체 영역(3), 제2 반도체 영역(5) 및 그 사이의 활성 영역(4)을 포함하는 적어도 하나의 반도체 본체(2)로서, 여기서 활성 영역(4)은 전자기 방사선의 발생을 위해 제공되는, 적어도 하나의 반도체 본체(2),
- 적어도 하나의 반도체 본체(2)를 측방향으로 둘러싸고 적어도 하나의 반도체 본체(2)로부터 멀어지는 방향을 향하는 적어도 하나의 패터닝된 측부 표면(6A)을 갖는 커버 요소(6),
- 적어도 하나의 패터닝된 측부 표면(6A)을 적어도 부분적으로 커버하는 반사 요소(7)
를 포함하고,
여기서 활성 영역(4)은 제1 반도체 영역(3)에 의해 적어도 부분적으로 측방향으로 둘러싸이는, 광전자 구성요소(1). - 제1항에 있어서,
커버 요소(6)는 인덱스-매칭된 물질을 포함하는, 광전자 구성요소(1). - 제1항 또는 제2항 중 적어도 어느 한 항에 있어서,
반사 요소(7)는 적어도 하나의 반도체 본체(2)를 측방향으로 둘러싸는, 광전자 구성요소(1). - 제1항 내지 제3항 중 적어도 어느 한 항에 있어서,
제1 반도체 영역(3)이 하나의 연속적인 영역을 형성하고/하거나 제2 반도체 영역(5)이 하나의 연속적인 영역을 형성하는 적어도 2개의 반도체 본체(2)를 포함하는, 광전자 구성요소(1). - 제1항 내지 제4항 중 적어도 어느 한 항에 있어서,
제1 접촉 층(9)을 포함하는 제1 전기 접촉 구조(8)를 포함하고, 제2 접촉 층(14)을 포함하는 제2 전기 접촉 구조(13)를 더 포함하고, 여기서 제1 및 제2 접촉 층(9, 14)은 각각 적어도 하나의 반도체 본체(2)와 전기 접촉되는, 광전자 구성요소(1). - 제5항에 있어서,
제1 전기 접촉 구조(8)는 적어도 하나의 패터닝된 측부 표면(6A)에서 반사 요소(7)를 커버하는 수직 접촉 부분(10)을 포함하는, 광전자 구성요소(1). - 제6항에 있어서,
절연 층(17)을 포함하고, 절연 층(17)은 수직 접촉 부분(10)과 제2 접촉 층(14) 사이에 배열되는, 광전자 구성요소(1). - 제7항에 있어서,
절연 층(17)은 마스크 층(16)으로부터 유래되고, 하나의 반도체 본체(2)가 부분적으로 배열되는 적어도 하나의 개구(16A)를 포함하는, 광전자 구성요소(1). - 제5항 또는 제5항을 참조하는 선행 청구항 중 적어도 어느 한 항에 있어서,
적어도 하나의 반도체 본체(2)가 배열되는 보강 요소(18)를 포함하고, 여기서 제1 전기 접촉 구조(8)의 측방향 접촉 부분(11)이 적어도 하나의 반도체 본체(2)와 보강 요소(18) 사이에 배열되는, 광전자 구성요소(1). - 제5항 내지 제9항 중 적어도 어느 한 항에 따른 적어도 2개의 광전자 구성요소(1)를 포함하는 구성요소 유닛(19)이며, 여기서 광전자 구성요소(1)의 적어도 일부의 커버 요소(6)는 하나의 공통 커버 층(20)으로부터 형성되는, 구성요소 유닛(19).
- 제10항에 있어서,
광전자 구성요소(1)의 적어도 일부의 반사 요소(7)는 하나의 공통 반사 층(21)으로부터 형성되는, 구성요소 유닛(19). - 제11항에 있어서,
공통 커버 층(20)은 반사 층(21)이 배열되는 적어도 하나의 개구(20B)를 포함하는, 구성요소 유닛(19). - 제10항 내지 제12항 중 적어도 어느 한 항에 있어서,
광전자 구성요소(1)의 적어도 일부의 제1 전기 접촉 구조(8)가 구성요소 유닛(19)의 공통 제1 전기 접촉 구조를 형성하고/하거나 광전자 구성요소(1)의 동일한 또는 다른 부분의 제2 전기 접촉 구조(13)가 구성요소 유닛(19)의 공통 제2 전기 접촉 구조를 형성하는, 구성요소 유닛(19). - 제1항 내지 제13항 중 적어도 어느 한 항에 따른 복수의 광전자 구성요소(1) 또는 적어도 하나의 구성요소 유닛(19)을 제조하는 방법이며,
- 개구(16A)가 배열된 마스크 층(16)을 갖는 성장 기판(23)을 제공하는 단계;
- 개구(16A)에, 각각이 제1 반도체 영역(3), 활성 영역(4) 및 제2 반도체 영역(5)을 포함하는 복수의 반도체 본체(2)를 형성하는 단계로서, 여기서 활성 영역(4)은 전자기 방사선의 발생을 위해 제공되는, 단계;
- 성장 기판(23) 상에 커버 층(20)을, 커버 층(20)이 반도체 본체(2)의 적어도 일부를 측방향으로 둘러싸도록 형성하는 단계;
- 커버 층(20)을 패터닝하여, 적어도 하나의 패터닝된 측부 표면(6A)을 갖는 적어도 하나의 커버 요소(6)를 제조하는 단계로서, 여기서 패터닝은 커버 층(20)에 상기 적어도 하나의 패터닝된 측부 표면(6A)에 의해 적어도 부분적으로 경계 지어지는 적어도 하나의 개구(20B)를 생성하는 것을 포함하는, 단계;
- 적어도 하나의 패터닝된 측부 표면(6A)을 적어도 부분적으로 커버하도록 커버 층(20)의 적어도 하나의 개구(20B)에 반사 요소(7)를 제조하기 위한 반사 층(21)을 형성하는 단계
를 포함하고,
여기서 각각의 활성 영역(4)은 각각의 제1 반도체 영역(3)에 의해 적어도 부분적으로 측방향으로 둘러싸이도록 제조되는, 방법. - 제14항에 있어서,
보강 층(26)이 반도체 본체(2)의, 성장 기판(23)으로부터 멀어지는 방향을 향하는 측 상에 배열되는, 방법. - 제14항 또는 제15항에 있어서,
성장 기판(23)은 분리되는, 방법. - 제14항 내지 제16항 중 적어도 어느 한 항에 있어서,
성장 기판(23)과 마스크 층(16) 사이에 반도체 층(24)이 배열되고, 여기서 반도체 층(24)의 적어도 일부가 광전자 구성요소(1)의 제2 접촉 층(14)을 형성하는, 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102021123226.0 | 2021-09-08 | ||
| DE102021123226 | 2021-09-08 | ||
| PCT/EP2022/072437 WO2023036543A1 (en) | 2021-09-08 | 2022-08-10 | Optoelectronic component, component unit and method for producing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240046585A true KR20240046585A (ko) | 2024-04-09 |
Family
ID=83191806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020247009304A KR20240046585A (ko) | 2021-09-08 | 2022-08-10 | 광전자 구성요소, 구성요소 유닛 및 이를 제조하는 방법 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR20240046585A (ko) |
| DE (1) | DE112022003001T5 (ko) |
| WO (1) | WO2023036543A1 (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3011383B1 (fr) * | 2013-09-30 | 2017-05-26 | Commissariat Energie Atomique | Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes |
| FR3061608B1 (fr) * | 2016-12-29 | 2019-05-31 | Aledia | Dispositif optoelectronique a diodes electroluminescentes |
| TWI742222B (zh) * | 2017-01-09 | 2021-10-11 | 美商納諾西斯有限公司 | 用於直接視野顯示之具有集成反射器的發光二極體及其製造方式 |
-
2022
- 2022-08-10 KR KR1020247009304A patent/KR20240046585A/ko unknown
- 2022-08-10 WO PCT/EP2022/072437 patent/WO2023036543A1/en active Application Filing
- 2022-08-10 DE DE112022003001.1T patent/DE112022003001T5/de active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023036543A1 (en) | 2023-03-16 |
| DE112022003001T5 (de) | 2024-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11417793B2 (en) | Method of manufacturing semiconductor optical device and semiconductor optical device | |
| JP5946446B2 (ja) | オプトエレクトロニクス半導体チップの製造方法 | |
| US8101960B2 (en) | Nitride light emitting device and manufacturing method thereof | |
| CN103384923B (zh) | 光电子半导体芯片和用于制造光电子半导体芯片的方法 | |
| US20150333047A1 (en) | Method for producing optoelectronic semiconductor chips, and optoelectronic semiconductor chip | |
| US9450141B2 (en) | Method for separating growth substrate, method for light-emitting diode, and light-emitting diode manufactured using methods | |
| KR101296432B1 (ko) | 넓은 시야각을 갖는 발광 다이오드와 이의 제조 방법 | |
| TW201322483A (zh) | 光電半導體晶片及其製造方法 | |
| CN103959489A (zh) | 光电子半导体芯片 | |
| US10886429B2 (en) | Method of manufacturing an optoelectronic device by transferring a conversion structure onto an emission structure | |
| US10784405B2 (en) | Semiconductor light emitting device | |
| US11069835B2 (en) | Optoelectronic semiconductor chip and method of manufacturing the same | |
| US10014445B2 (en) | Light-emitting device and manufacturing method thereof | |
| KR20240046585A (ko) | 광전자 구성요소, 구성요소 유닛 및 이를 제조하는 방법 | |
| KR101040140B1 (ko) | 반도체 발광 소자 어레이 및 그 제조방법 | |
| CN106716651B (zh) | 光电半导体芯片和用于制造该光电半导体芯片的方法 | |
| KR20190038030A (ko) | 반도체 발광소자 | |
| US11282983B2 (en) | Semiconductor chip with transparent current spreading layer | |
| US20110013660A1 (en) | Optoelectronic semiconductor body and method for producing an optoelectronic semiconductor body | |
| US11935989B2 (en) | Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip | |
| CN113302753B (zh) | 光电子半导体器件及其制造方法 | |
| US11011504B2 (en) | Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip | |
| US20240204137A1 (en) | Radiation-emitting semiconductor chip and method for manufacturing a radiation-emitting semiconductor chip | |
| KR102644048B1 (ko) | 광전자 소자를 제조하기 위한 방법 및 광전자 소자 | |
| US11804568B2 (en) | Optoelectronic component, optoelectronic component group in buffer layer opening and production method for same |