KR20240044695A - 전자 장치 및 그 제어 방법 - Google Patents

전자 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR20240044695A
KR20240044695A KR1020220124033A KR20220124033A KR20240044695A KR 20240044695 A KR20240044695 A KR 20240044695A KR 1020220124033 A KR1020220124033 A KR 1020220124033A KR 20220124033 A KR20220124033 A KR 20220124033A KR 20240044695 A KR20240044695 A KR 20240044695A
Authority
KR
South Korea
Prior art keywords
security
information
interface
address information
address
Prior art date
Application number
KR1020220124033A
Other languages
English (en)
Inventor
신종철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220124033A priority Critical patent/KR20240044695A/ko
Priority to PCT/KR2023/011644 priority patent/WO2024071652A1/ko
Publication of KR20240044695A publication Critical patent/KR20240044695A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)

Abstract

전자 장치가 개시된다. 본 전자 장치는 제1 프로세서, 제2 프로세서, 및 제1 프로세서 및 제2 프로세서 간의 버스 명령을 제1 인터페이스 방식으로 전달하는 제1 인터페이스 회로를 포함하고, 제1 프로세서 및 제2 프로세서 각각은, 복수의 기능 블록, 복수의 기능 블록 간의 버스 명령을 제1 인터페이스 방식과 다른 제2 인터페이스 방식으로 전달하는 제2 인터페이스 회로, 및 데이터 포맷을 제1 인터페이스 방식 또는 제2 인터페이스 방식으로 변환하는 브릿지 회로를 포함하고, 브릿지 회로는, 보안 인디케이터를 포함하는 제2 인터페이스 방식의 버스 명령이 수신되면, 수신된 버스 명령 내의 주소 정보를 보안 정보를 포함하도록 변환하고, 변환된 주소 정보를 갖는 버스 명령을 제1 인터페이스 방식으로 변환하여 제1 인터페이스 회로로 출력한다.

Description

전자 장치 및 그 제어 방법{ELECTRONIC APPARATUS AND METHOD CONTROLLING THEREOF}
본 개시는 전자 장치 및 그 제어 방법에 대한 것으로, 더욱 상세하게는 보안 인디케이터를 이용하지 않는 인터페이스 방식에서 보안 인디케이터 정보를 송수신할 수 있는 전자 장치 및 그 제어 방법에 관한 것이다.
SoC(System on Chip)은 CPU, GPU, DSP, I/O 컨트롤러 등 시스템을 구성하는 다양한 기능 블록들을 하나로 구현한 칩이다. 최근에는 성능을 향상하기 위하여 여러 개의 SoC를 고속 인터페이스로 연결하여 시스템을 구성하기도 한다.
SoC의 기능이 다양해 지면서 사용자의 개인 데이터, 저작권 있는 데이터도 SoC에서 처리하는 경우가 있다. 이러한 데이터들은 보안이 필요하며, 최근의 SoC는 이러한 보안이 필요한 데이터에 대해서 허용되지 않은 소프트웨어가 접근을 방지하기 위한 기술을 지원하고 있다.
그러나 기존의 보안 기능은 동일 방식을 이용하는 버스에서만 동작하며, 이종 버스 간에서는 상술한 보안 동작이 적용되기 어려운 점이 있었다.
이상과 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따른 전자 장치는 제1 프로세서, 제2 프로세서, 및 상기 제1 프로세서 및 상기 제2 프로세서 간의 버스 명령을 제1 인터페이스 방식으로 전달하는 제1 인터페이스 회로를 포함하고, 상기 제1 프로세서 및 제2 프로세서 각각은, 복수의 기능 블록, 상기 복수의 기능 블록 간의 버스 명령을 상기 제1 인터페이스 방식과 다른 제2 인터페이스 방식으로 전달하는 제2 인터페이스 회로, 및 데이터 포맷을 상기 제1 인터페이스 방식 또는 상기 제2 인터페이스 방식으로 변환하는 브릿지 회로를 포함한다.
이 경우, 상기 브릿지 회로는 보안 인디케이터를 포함하는 제2 인터페이스 방식의 버스 명령이 수신되면, 수신된 버스 명령 내의 주소 정보를 보안 정보를 포함하도록 변환하고, 변환된 주소 정보를 갖는 버스 명령을 상기 제1 인터페이스 방식으로 변환하여 상기 제1 인터페이스 회로로 출력할 수 있다.
한편, 본 개시의 일 실시 예에 따른 복수의 프로세서를 갖는 전자 장치의 제어 방법은 프로세서 내의 제2 인터페이스 회로를 통하여 보안 인디케이터를 포함하는 제2 인터페이스 방식의 버스 명령을 수신하는 단계, 수신된 버스 명령 내의 주소 정보를 보안 정보를 포함하도록 변환하는 단계, 및 상기 변환된 주소 정보를 갖는 버스 명령을 상기 제1 인터페이스 방식으로 변환하여 상기 전자 장치 내의 제1 인터페이스 회로로 출력하는 단계를 포함한다.
한편, 본 개시의 일 실시 예에 따른 복수의 프로세서를 갖는 전자 장치의 제어 방법은 제1 인터페이스 방식의 버스 명령을 수신하는 단계, 상기 수신된 버스 명령 내의 주소 정보를 구성하는 복수의 비트 중 기설정된 비트 위치를 이용하여 보안 정보를 확인하는 단계, 및 보안이 필요한 정보라고 확인되면 상기 주소 정보에서 보안 정보를 제거하고, 보안이 필요한 요청임을 나타내는 보안 인디케이터 및 상기 보안 정보가 제거된 주소 정보를 갖는 버스 명령을 제2 인터페이스 방식으로 변환하는 단계를 포함한다.
본 개시의 실시예들의 상술하거나 다른 측면, 특징, 이익들은 첨부도면을 참조한 아래의 설명으로부터 더욱 명백해질 것이다. 첨부도면에서:
도 1은 본 개시의 일 실시 예에 따른 전자 장치의 구성을 나타내는 도면,
도 2는 본 개시의 일 실시 예에 따른 프로세서의 구성을 나타내는 도면,
도 3은 본 개시의 일 실시 예에 따른 제1 변환 동작을 나타내는 도면,
도 4는 본 개시의 일 실시 예에 따른 제2 변환 동작을 나타내는 도면,
도 5는 본 개시의 일 실시 예에 따른 전자 장치의 제어 동작을 설명하기 위한 흐름도, 그리고,
도 6은 본 개시의 일 실시 예에 따른 전자 장치의 제어 동작을 설명하기 위한 흐름도이다.
이하에서는 첨부 도면을 참조하여 본 개시를 상세히 설명한다.
본 개시의 실시 예에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 개시의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 명세서에서, "가진다," "가질 수 있다," "포함한다," 또는 "포함할 수 있다" 등의 표현은 해당 특징(예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.
A 또는/및 B 중 적어도 하나라는 표현은 "A" 또는 "B" 또는 "A 및 B" 중 어느 하나를 나타내는 것으로 이해되어야 한다.
본 명세서에서 사용된 "제1," "제2," "첫째," 또는 "둘째, "등의 표현들은 다양한 구성요소들을, 순서 및/또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다." 또는 "구성되다." 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하 첨부된 도면들을 참조하여 본 개시의 일 실시 예를 보다 상세하게 설명한다.
도 1은 본 개시의 일 실시 예에 따른 전자 장치의 구성을 나타내는 도면이다.
도 1을 참조하면, 전자 장치(100)는 복수의 프로세서(110-1, 110-2) 및 제1 인터페이스 회로(120)를 포함할 수 있다. 여기서 전자 장치는 PC, 노트북, 태블릿, 서버, PMP, 스마트폰, 디스플레이, 가전기기 등의 장치일 수 있으며, 프로세서 내부와 프로세서 외부의 인터페이스 방식이 다른 경우라면 상술한 장치 이외에 다른 장치일 수도 있다.
복수의 프로세서(110-1, 110-2) 각각은 전자 장치(100) 내의 각 구성을 제어한다. 구체적으로, 도시된 예에서는 2개의 프로세서가 포함되는 것으로 도시하고 설명하였지만, 구현시에는 세 개 이상의 프로세서가 전자 장치(100) 내에 포함될 수도 있다.
이러한 프로세서(110-1, 110-2)는 중앙처리장치(central processing unit(CPU)), MCU(Micro Controller Unit), MPU(micro processing unit), 컨트롤러(controller), 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서(communication processor(CP)), ARM 프로세서, DSP(Digital Signal Processor) 등과 같은 프로세서, GPU, VPU(Vision Processing Unit)와 같은 그래픽 전용 프로세서 또는 NPU와 같은 인공 지능 전용 프로세서일 수 있다. 또한, 프로세서(110-1, 110-2)는 프로세싱 알고리즘이 내장된 SoC(System on Chip), LSI(large scale integration)로 구현될 수도 있고, FPGA(Field Programmable gate array) 형태로 구현될 수도 있다.
이러한 프로세서(110-1, 110-2) 데이터 요청(또는 버스 명령)이 보안이 필요한 것인지를 나타내는 보안 인디케이터를 갖는 제2 인터페이스 방식을 이용하여 내부 데이터를 송수신할 수 있다. 예를 들어, 제2 인터페이스 방식은 ARM사의 AXI(Advanced eXtensible Interface)TM 방식일 수 있다. AXI 방식은 데이터 포맷에 보안 인디케이터를 포함하는 인터페이스 방식으로, 보안 인디케이터(security indicator)를 이용하여 해당 데이터(또는 요청)의 보안 상태(또는 보안 필요 여부 등)를 요청(또는 데이터)과 함께 전달하는 인터페이스 방식이다. 본 개시에서는 AXI 방식을 이용하는 것으로 예시하였지만, 구현시에는 AXI 방식 이외에 인터페이스 포맷에 전달되는 데이터(또는 요청)의 보안 등급(또는 보안 정도)을 나타내는 정보(또는 보안 인디케이터)를 함께 송수신하는 인터페이스 방식이 이용될 수 있다. 이러한 보안 인디케이터는 AXI 버스의 ARPROT와 AWPROT 필드의 첫번째 비트(ARPROT[1], AWPROT[1])에 위치할 수 있으며, 데이터의 읽기 또는 쓰기가 보안 상태에서 요청된 것인지, 비보안(non-secure)상태에서 요청된 것인지를 나타낸다.
여기서, 데이터는 특정 정보뿐만 아니라, 다른 구성에 특정의 정보를 요청하는 버스 명령 등과 같은 리퀘스트 일 수 있다. 그리고 이러한 데이터는 신호로 지칭될 수도 있다.
이와 같이 보안 인디케이터를 이용함으로써, 프로세서(110)는 보안 상태에 따른 적절한 데이터 접근 제어를 수행할 수 있다. 구체적으로, 프로세서(110)는 버스 명령 내의 주소와 보안 인디케이터의 값을 확인하고, 해당 주소에 대응되는 기저장된 데이터에 설정된 보안 레벨과 버스 명령 내의 보안 인디케이터의 값을 비교하고, 그 비교 결과에 따라 해당 데이터에 대한 액세스 가능 여부를 판단하고, 그 결과에 따른 데이터 처리를 수행할 수 있다.
예를 들어, 보안 등급이 낮거나 보안 설정이 되어 있지 않은 데이터에 대한 액세스 요청에 대해서는, 보안 인디케이터의 값과 무관하게 데이터 액세스를 허락할 수 있지만, 보안 등급이 설정 또는 높은 데이터에 대한 액세스 요청에 대해서는 보안 상태임을 나타내는 보안 인디케이터 값이 아닌 경우에는 해당 데이터 액세스를 거부할 수 있다.
그리고 프로세서(110-1, 110-2)는 전자 장치의 다른 구성과 제1 인터페이스 방식으로 데이터를 송수신할 수 있다. 이를 위하여, 프로세서(110-1, 110-2)는 데이터 포맷을 제1 인터페이스 방식 또는 제2 인터페이스 방식으로 변환하는 브릿지 회로를 포함할 수 있다.
이러한 브릿지 회로는 인터페이스 방식을 변환한 것뿐만 아니라, 신호를 외부로 전송하는 경우에는 제2 인터페이스 방식 내의 보안 인디케이터(또는 보안 정보, 또는 보안 상태 정보)를 제1 인터페이스 방식 내의 주소 정보(또는 주소 필드)에 임베딩하여 외부로 전송하고, 제1 인터페이스 방식으로 데이터를 수신하는 경우에는 수신된 데이터 내의 주소 정보(또는 주소 필드) 내의 특정 비트 위치의 비트 값을 이용하여 보안 정보를 획득하고, 획득된 보안 정보에 기초하여 제2 인터페이스 방식 내의 보안 인디케이터를 생성하는 등의 동작을 수행할 수 있다.
프로세서(110)의 구체적인 구성 및 동작에 대해서는 도 2를 참조하여 후술한다.
제1 인터페이스 회로(120)는 전자 장치(100) 내의 구성 간의 신호를 송수신한다. 구체적으로, 제1 인터페이스 회로(120)는 제1 프로세서(110-1)와 제2 프로세서(110-2) 간의 데이터를 제1 인터페이스 방식으로 전달할 수 있다.
예를 들어, 제1 인터페이스 방식은 PCIe(Peripheral Component Interconnect Express) 방식일 수 있다. 여기서 PCIe는 전자 장치 내의 칩 간에 신호를 송수신하는 고속 시리얼 버스이다. 본 개시에서는 PCIe를 예를 들었지만, 인터페이스 포맷에 보안 요청인지를 나타내는 인디케이터가 포함되지 않은 시리얼 인터페이스 방식이라면, PCIe 이외에 인터페이스 방식이 이용될 수도 있다.
이상과 같이 본 개시에 따른 전자 장치는 프로세서 외부와 내부가 다른 인터페이스 방식으로 동작하는 경우에도 내부에 사용되는 보안과 관련된 정보(또는 필드 값)를 손실 없이 전자 장치 내의 다른 구성에 전달하는 것이 가능하며, 그에 따라 프로세서는 내부의 데이터 요청뿐만 아니라, 다른 프로세서의 요청에 대해서도 보안 상태에 따른 적절한 접근 제어를 수행할 수 있다.
한편, 도 1을 도시하고 설명함에 있어서, 전자 장치(100)가 프로세서(110-1, 110-2), 제1 인터페이스 회로(120)만을 포함하는 것으로 도시하고 설명하였지만, 구현시에는 상술한 구성 이외에 해당 전자 장치의 기능과 관련된 다양한 구성(예를 들어, 외부 장치와 통신하기 위한 통신 장치, 데이터를 저장하는 저장 장치, 디스플레이, 터치 스크린 등)을 더 포함할 수 있다.
도 2는 본 개시의 일 실시 예에 따른 프로세서의 구성을 나타내는 도면이다.
도 2를 참조하면, 전자 장치(100)는 제1 프로세서(110-1), 제2 프로세서(110-2), 제1 인터페이스 회로(120)를 포함한다. 제1 프로세서(110-1)와 제2 프로세서(110-2)는 동일한 프로세서일 수 있으며, 서로 다른 기능을 수행하는 프로세서일 수 있다.
프로세서(110-1, 110-2)는 복수의 기능 블럭(210), 메모리 컨트롤러(220), 제2 인터페이스 회로(230), 브릿지 회로(240)를 포함할 수 있다.
복수의 기능 블럭(210)은 특정 기능을 수행하는 블럭으로, 코어, CPU, IP, GPU 등으로 지칭될 수 있다. 본 개시에서는 3개의 기능 블럭이 포함되는 것으로 도시하였지만, 구현시에는 하나의 기능 블럭만이 포함될 수 있으며, 네 개 이상의 기능 블럭이 구비될 수 있다.
복수의 기능 블럭 중 적어도 하나는 후술하는 제1 인터페이스 포맷의 주소 신호 내에서 보안 정보가 추가될 비트 위치를 결정하고, 해당 비트 위치에 대한 정보를 다른 프로세서에 통지할 수 있다. 구체적으로, 하나의 기능 블록은 전자 장치(100)가 사용하는 주소 범위를 확인하고, 확인된 주소 범위를 이용하여 보안 정보를 추가할 비트 위치를 결정할 수 있다.
예를 들어, PCIe에서는 32비트(또는 64비트) 크기의 주소 필드를 사용하고 있다. 그러나 실제 사용되는 주소의 범위가 30비트라면, 상위 2개의 비트는 실질적으로 주소 정보로써 사용되지 않는다. 따라서, 기능 블럭은 주소 정보의 전달에 사용되지 않는 비트 위치를 상술한 비트 위치로 결정할 수 있다. 예를 들어, 상술한 2개 비트는 주소 정보(또는 주소 필드)를 나타내는 상위 영역의 비트 위치일 수 있다. 이와 같은 위치는 특정 조건(또는 주기적)으로 변경하여, 보안성을 향상시킬 수 있다.
메모리 컨트롤러(220)는 제2 인터페이스를 통하여 요청된 리퀘스트에 대응하여, 메모리에 저장된 데이터에 대한 읽기/쓰기 동작을 수행할 수 있다. 이때, 메모리 컨트롤러(220)는 제2 인터페이스 방식으로 전달되는 데이터 내의 보안 인디케이터의 값과 해당 데이터가 요청하는 주소 정보에 대응되는 보안 상태에 따라 해당 데이터에 대한 읽기/쓰기를 허용할지를 판단할 수 있다. 예를 들어, 보안이 필요한 데이터에 대한 읽기 요청이 보안 상태가 아닌 보안 인디케이터 값을 갖는 데이터로 요청된 경우, 메모리 컨트롤러(220)는 해당 읽기 요청을 거부할 수 있다.
브릿지 회로(240)는 데이터 포맷을 제1 인터페이스 방식 또는 제2 인터페이스 방식으로 변환한다. 구체적으로, 브릿지 회로(240)는 제1 인터페이스 방식으로 수신된 데이터에 대해서 제2 인터페이스 방식에 맞는 구조로 변경하고, 제2 인터페이스 방식으로 수신된 데이터에 대해서는 제2 인터페이스 방식에 맞는 구조로 변경할 수 있다.
이때, 브릿지 회로(240)는 주소 정보를 변경할 수 있다. 예를 들어, 제1 인터페이스 방식은 외부 주소를 가져야 하고, 제2 인터페이스 방식은 내부 주소로 표현될 수 있다. 따라서, 프로세서(110) 내의 설정에 따라 주소 정보를 내부 주소 방식(또는 주소 공간)에서 외부 주소 방식(또는 주소 공간)으로 변경하거나, 외부 주소 방식(또는 주소 공간)을 내부 주소 방식(또는 주소 공간)으로 변경하는 동작을 수행할 수 있다.
그리고 브릿지 회로(240)는 주소 정보에 보안 인디케이터에 대응되는 보안 정보를 임베딩할 수 있다. 구체적으로, 브릿지 회로(240)는 보안 인디케이터를 포함하는 제2 인터페이스 방식의 데이터가 수신되면, 수신된 데이터 내의 주소 정보를 보안 정보를 포함하도록 변환하고, 변환된 주소 정보를 갖는 데이터를 제1 인터페이스 방식으로 변환하여 제1 인터페이스 회로로 출력할 수 있다. 예를 들어, 복수의 비트로 표현되는 주소 정보 중 기설정된 비트 위치에 보안 정보를 포함시킬 수 있다. 이와 같은 기설정된 비트 위치는 미리 결정되어 있을 수 있으며, 주기적으로 변경될 수 있다. 그리고 해당 비트 위치에 대한 정보는 레지스터에 저장되어 있을 수 있다.
그리고 브릿지 회로(240)는 제1 인터페이스 방식의 데이터가 수신되면 수신된 데이터 내의 주소 정보를 이용하여 보안 정보를 확인할 수 있다.
그리고 브릿지 회로(240)는 보안이 필요한 정보라고 확인되면 주소 정보에서 보안 정보를 제거하고, 보안이 필요한 요청임을 나타내는 보안 인디케이터 및 보안 정보가 제거된 주소 정보를 갖는 데이터를 제2 인터페이스 방식으로 변환하여 제2 인터페이스 회로로 출력할 수 있다. 한편, 이와 같은 예시는 앞서 설명한 바와 같이 보안이 필요한 경우에 주소 정보의 특정 비트에 보안 정보를 포함하도록 하는 변환 과정을 수행하였기 때문이다. 만약 구현시에 보안이 필요하지 않는 경우에 특정 비트에 보안 정보를 포함시키고, 보안이 필요하지 않는 경우에 보안 정보를 포함시키지 않는 형태로 구현된다면, 보안이 필요한 경우에도 보안 정보를 제거하는 동작은 수행되지 않을 수 있다. 또한, 상술한 주소 정보에서 보안 정보를 제거한다는 표현은 주소 정보를 원래 주소 정보로 디코딩한다라고 표현될 수도 있다.
반대로, 보안이 필요하지 않은 정보라고 확인되면, 브릿지 회로(240)는 보안이 필요 없는 요청임을 나타내는 보안 인디케이터 및 수신한 주소 정보를 갖는 데이터를 제2 인터페이스 방식으로 변환하여 제2 인터페이스 회로로 출력할 수 있다.
한편, 도 1 및 도 2를 도시하고 설명함에 있어서, 보안 정보를 제1 인터페이스의 주소 정보(또는 주소 필드)에 임베딩하는 것으로 도시하고 설명하였다. 이와 같은 이유는 종류와 상관없이 모든 인터페이스(또는 버스)는 주소 정보(주소 필드)를 사용하기 때문이다. 주소 정보에 보안 정보를 임베딩하는 예를 설명하였지만, 구현시에는 보안 정보가 임베딩 되더라도 원래 정보가 손실되지 않을 정보의 크기를 갖는 필드라면, 상술한 주소 정보 이외에 다른 필드에 보안 정보를 임베딩하는 형태로도 구현될 수 있다.
한편, 도 1 및 도 2를 도시하고 설명함에 있어서, 보안이 필요한 경우에만 주소 정보에 보안 정보를 임베딩하는 것으로 설명하였다. 즉, 보안 필요 여부에 따라 선택적으로 보안 정보를 임베딩하는 것을 설명하였다. 그러나 구현시에는 보안의 필요 여부와 무관하게 항시 보안 정보를 주소 정보에 임베딩하는 형태로도 구현될 수 있다. 예를 들어, 두개의 비트 위치를 이용하여 보안이 필요한 경우에 제1 비트 위치에 보안 정보를 임베딩하고, 보안이 필요하지 않은 경우에는 제2 비트 위치에 보안 정보를 임베딩하는 형태로 구현될 수도 있다. 이와 같이 두개의 비트 위치를 이용하여, 보안 정보를 전달하는 기능뿐만 아니라, 보안 정보가 적절하게 임베딩되었는지를 검증할 수 있도록 구현하는 것도 가능하다. 또한, 복수의 비트 위치를 이용하여 보안의 필요 여부뿐만 아니라, 보안 레벨의 값도 임베딩하도록 구현하는 것도 가능하다.
도 3은 본 개시의 일 실시 예에 따른 제1 변환 동작을 나타내는 도면이다.
도 3을 참조하면, 주소 정보에 보안 정보의 임베딩 필요 여부를 확인한다(S31). 이러한 필요 여부에 대한 정보를 특정 레지스터에 저장되어 있을 수 있으며, 해당 레지스터의 정보에 따라 주소 정보에 보안 정보의 임베딩 여부를 결정할 수 있다.
구체적으로, 본 개시는 주소 정보를 변환하는 동작을 수행하기 때문에, 본원의 알고리즘을 인식할 수 있는 다른 칩에서만 정상적으로 동작이 가능하다. 따라서, 동일한 알고리즘이 적용된 장치 간의 데이터 송수신 시에는 보안 정보의 변환 동작을 수행하는 것으로 결정하고, 동일한 알고리즘이 적용되지 않은 장치 간의 데이터 송수신시에는 보안 정보의 변환 동작을 수행하지 않는 것으로 결정할 수 있다.
상술한 이유뿐만 아니라, 프로세서 내부의 버스에서 보안 인디케이터를 사용하지 않는 상태(또는 상황)(예를 들어, 초기 부팅 또는 시스템 설정 등)에서는 상술한 변환을 수행할 필요가 없는바, 별도의 변환 동작 없이 인터페이스 형식만을 변경하는 동작이 수행될 수 있다.
따라서, 보안 정보의 임베딩 필요하지 않은 상태라면, 인터페이스 형식만을 바꾸는 동작을 수행하여 프로세서 외부로 데이터를 전송할 수 있다.
한편, 보안 정보의 임베딩이 필요하면, 데이터 내의 주소 정보에 보안 정보(즉, 인디케이터)를 추가하는 동작을 수행할 수 있다(S320). 예를 들어, 보안 인디케이터의 값이 1이면, 주소 정보 내의 복수의 비트 중 특정 비트의 값을 1으로 변경할 수 있다. 반대로 보안 인디케이터의 값이 0이면, 주소 정보 내의 복수의 비트 중 특정 비트의 값을 0이 유지되도록 할 수 있다. 반대로 이야기하면, 보안 인디케이터의 값이 보안이 필요한 것을 나타내는 값을 가지면, 주소 정보에 보안 정보를 추가하는 임베딩을 수행하고, 보안 인디케이터 값이 보안이 필요하지 않은 값을 가지면, 주소 정보를 변환하는 동작을 수행하지 않을 수 있다.
한편, 구현시에는 상술한 동작과 반대로, 보안 인디케이터의 값이 보안이 필요한 것을 나타내는 값을 갖는 경우에 주소 정보를 변환하지 않고, 보안 인디케이터의 값이 보안이 필요하지 않았으면 주소 정보를 변환하는 동작을 수행할 수도 있다.
한편, 주소 정보 내에 보안 정보가 추가될 위치에 대한 정보는 미리 레지스터에 저장되어 있을 수 있으며, 해당 정보는 전자 장치가 사용할 수 있는 주소 범위 중 실제로 사용하지 않은 주소 범위에 해당하는 비트 위치일 수 있다. 그리고 해당 비트 위치는 하나의 비트 크기일 수 있다. 본 개시에서는 하나의 비트 크기만을 이용하는 것으로 설명하였지만, 주소 정보를 구성하는 비트 크기가 충분히 크고, 보안 정보가 1 또는 0으로 구성되지 않고, 보안 정도로 세분화되어 있는 경우, 예를 들어, 0(보안 상태 0), 1(보안 상태 1), 2(보안 상태 2) 등이라면 복수의 비트가 이용될 수 있다.
그리고 이러한 위치에 대한 결정은 복수의 프로세서 중 마스터 프로세서가 그 결정을 수행할 수 있으며, 마스터 프로세서(110-1)는 보안 정보가 임베딩될 비트 위치를 결정하고, 결정한 비트 위치에 대한 정보를 다른 프로세서(110-2)에 제공할 수 있다. 한편, 구현시에 상술한 위치에 대한 정보는 상술한 제1 인터페이스 방식(예를 들어, PCIe)이 이용될 수 있으며, 제1 인터페이스 방식 이외에 다른 인터페이스 방식을 이용하여 전달될 수도 있다. 또한, 상술한 결정 동작은 주기적 또는 특정 이벤트의 발생에 따라 수행될 수 있다. 예를 들어, 전자 장치(100)가 턴-온된 시점에서는 미리 설정된 위치를 이용하여, 일정 시점이 경과하면, 마스터 프로세서(110-1)는 다른 위치를 결정하여 다른 장치에 전달하고, 기설정된 주기(또는 이벤트 발생)에 따라 상술한 변경 동작을 반복할 수 있다.
도 4는 본 개시의 일 실시 예에 따른 제2 변환 동작을 나타내는 도면이다.
도 4를 참고하면, 주소 정보에 보안 정보의 임베딩 필요 여부를 확인한다(S410). 이러한 필요 여부에 대한 정보를 특정 레지스터에 저장되어 있을 수 있으며, 해당 레지스터의 정보에 따라 주소 정보에 보안 정보의 임베딩 여부를 결정할 수 있다. 이 동작은 도 3의 310과 관련하여 설명하였는바, 중복 설명은 생략한다.
주소 정보에 보안 정보를 임베딩하는 기능이 활성화된 상태가 아니라면, 주소 정보를 변환하는 별도의 동작 없이 수신된 데이터를 인터페이스 형식만을 변경하는 과정을 수행하여 내부 버스로 데이터를 전송할 수 있다.
만약, 주소 정보에 보안 정보를 임베딩하는 기능이 활성화된 상태라면, 주소 정보 내의 기설정된 위치를 통하여 보안 정보의 포함 여부를 확인할 수 있다(S420). 예를 들어, 주소 정보의 특정 비트의 값이 1이라면, 보안이 필요하다는 정보가 포함된 것으로 판단하고, 해당 특정 비트의 값을 0으로 변경하여, 원래 주소 정보로 복원(또는 디코딩)하고, 보안이 필요함을 알리는 인디케이터 값을 생성할 수 있다. 만약, 주소 정보의 특정 비트의 값이 0이라면, 보안이 필요하지 않은 요청으로 판단하고, 주소 정보의 변경 없이, 보안이 필요하지 않은 인디케이터 값을 생성할 수 있다.
한편, 구현시에는 주소 정보에 보안 정보를 어떠한 방식으로 임베딩하는지에 맞게 상술한 동작은 변경될 수 있다.
도 5는 본 개시의 일 실시 예에 따른 전자 장치의 제어 동작을 설명하기 위한 흐름도이다.
먼저, 프로세서 내의 제2 인터페이스 회로를 통하여 보안 인디케이터를 포함하는 제2 인터페이스 방식의 데이터를 수신한다(S510). 예를 들어, 제2 인터페이스 방식은 AXI 방식일 수 있으며, AXI 방식의 ARPROT와 AWPROT 필터의 첫번째 비트가 상술한 보안 인디케이터를 나타내는 정보일 수 있다.
그리고 수신된 데이터 내의 주소 정보를 보안 정보를 포함하도록 변환한다(S520). 구체적으로, 수신된 데이터 내의 주소 정보를 포함하는 복수의 비트 값 중 미리 결정된 특정 비트의 값에 보안 인디케이터에 대응되는 보안 정보를 포함시킬 수 있다. 예를 들어, 보안 인디케이터 값이 1이면, 보안 정보도 1로 임베딩할 수 있으며 보안 인디케이터 값과 보안 정보의 값을 반전하여 임베딩하는 것도 가능하다.
그리고 변환된 주소 정보를 갖는 데이터를 제2 인터페이스 방식과 다른 제1 인터페이스 방식으로 변환하여 전자 장치 내의 제1 인터페이스 회로로 출력한다(S530). 구체적으로, 복수의 비트로 표현되는 주소 정보 중 기설정된 특정 비트 위치에 보안 정보를 포함시킬 수 있다. 이와 같은 인터페이스 변환 방식에서는 데이터의 형태를 변경하는 것뿐만 아니라, 주소 정보를 외부 주소에서 내부 주소로 변환하는 과정도 포함될 수 있다.
이와 같이 본 개시에 따른 제어 동작은 주소 정보 중 사용하지 않은 비트를 이용하여 보안 인디케이터 정보를 임베딩하는 바, 칩 내부와 외부 간에 서로 다른 버스를 이용하는 경우라도, 다른 칩에 보안 인디케이터 정보를 전달하는 것이 가능하다.
도 6은 본 개시의 일 실시 예에 따른 전자 장치의 제어 동작을 설명하기 위한 흐름도이다.
먼저, 프로세서의 외부로부터 제1 인터페이스 방식의 데이터(또는 버스 명령)가 수신된다(S610). 예를 들어, 제1 인터페이스 방식은 PCIe 방식일 수 있으나, 이에 한정되지 않는다.
그리고 수신된 데이터 내의 주소 정보를 이용하여 보안 정보를 확인한다(S620). 구체적으로, 주소 정보를 구성하는 복수의 비트 값을 미리 결정된 특정의 비트 위치의 값을 확인하여 보안 정보를 확인할 수 있다. 이러한 특정의 비트 위치는 고정된 위치일 수 있으며, 상황에 따라 가변될 수도 있다.
그리고 보안이 필요한 정보라고 확인되면 주소 정보에서 보안 정보를 제거하고, 보안이 필요한 요청임을 나타내는 보안 인디케이터 및 보안 정보가 제거된 주소 정보를 갖는 데이터를 제2 인터페이스 방식으로 변환한다(S630). 반대로, 보안이 필요하지 않은 정보라고 확인되면 주소 정보에서 보안 정보를 제거하고, 보안이 필요 없는 요청임을 나타내는 보안 인디케이터 및 보안 정보가 제거된 주소 정보를 갖는 데이터를 제2 인터페이스 방식으로 변환할 수 있다. 이와 같은 인터페이스 변환 방식에서는 데이터의 형태를 변경하는 것뿐만 아니라, 주소 정보를 외부 주소에서 내부 주소로 변환하는 과정도 포함될 수 있다. 또한, 상술한 동작은 보안 정보의 인코딩 방식과 관련된 것으로, 보안이 필요하지 않는 경우에도 주소 정보를 인코딩하는 방식으로 구현되는 경우에는 보안이 필요하지 않은 경우 주소 정보를 디코딩하고, 보안이 필요한 경우에 주소 정보를 디코딩하지 않는 형태로도 구현될 수 있다.
이와 같이 본 개시에 따른 제어 동작은 주소 정보 중 사용하지 않은 비트를 이용하여 보안 인디케이터 정보를 임베딩하는 바, 칩 내부와 외부 간에 서로 다른 버스를 이용하는 경우라도, 다른 칩에 보안 인디케이터 정보를 전달하는 것이 가능하다.
한편, 본 개시의 일시 예에 따르면, 이상에서 설명된 다양한 실시 예들은 기기(machine)(예: 컴퓨터)로 읽을 수 있는 저장 매체(machine-readable storage media)에 저장된 명령어를 포함하는 소프트웨어로 구현될 수 있다. 기기는, 저장 매체로부터 저장된 명령어를 호출하고, 호출된 명령어에 따라 동작이 가능한 장치로서, 개시된 실시 예들에 따른 전자 장치를 포함할 수 있다. 명령이 프로세서에 의해 실행될 경우, 프로세서가 직접, 또는 프로세서의 제어 하에 다른 구성요소들을 이용하여 명령에 해당하는 기능을 수행할 수 있다. 명령은 컴파일러 또는 인터프리터에 의해 생성 또는 실행되는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체가 신호(signal)를 포함하지 않으며 실재(tangible)한다는 것을 의미할 뿐 데이터가 저장매체에 반영구적 또는 임시적으로 저장됨을 구분하지 않는다.
또한, 본 개시의 일 실시 예에 따르면, 이상에서 설명된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 온라인으로 배포될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
또한, 본 개시의 일 실시 예에 따르면, 이상에서 설명된 다양한 실시 예들은 소프트웨어(software), 하드웨어(hardware) 또는 이들의 조합을 이용하여 컴퓨터(computer) 또는 이와 유사한 장치로 읽을 수 있는 기록 매체 내에서 구현될 수 있다. 일부 경우에 있어 본 명세서에서 설명되는 실시 예들이 프로세서 자체로 구현될 수 있다. 소프트웨어적인 구현에 의하면, 본 명세서에서 설명되는 절차 및 기능과 같은 실시 예들은 별도의 소프트웨어 모듈들로 구현될 수 있다. 소프트웨어 모듈들 각각은 본 명세서에서 설명되는 하나 이상의 기능 및 동작을 수행할 수 있다.
한편, 상술한 다양한 실시 예들에 따른 기기의 프로세싱 동작을 수행하기 위한 컴퓨터 명령어(computer instructions)는 비일시적 컴퓨터 판독 가능 매체(non-transitory computer-readable medium)에 저장될 수 있다. 이러한 비일시적 컴퓨터 판독 가능 매체에 저장된 컴퓨터 명령어는 특정 기기의 프로세서에 의해 실행되었을 때 상술한 다양한 실시 예에 따른 기기에서의 처리 동작을 특정 기기가 수행하도록 한다. 비일시적 컴퓨터 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 비일시적 컴퓨터 판독 가능 매체의 구체적인 예로는, CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등이 있을 수 있다.
또한, 상술한 다양한 실시 예들에 따른 구성 요소(예: 모듈 또는 프로그램) 각각은 단수 또는 복수의 개체로 구성될 수 있으며, 전술한 해당 서브 구성 요소들 중 일부 서브 구성 요소가 생략되거나, 또는 다른 서브 구성 요소가 다양한 실시 예에 더 포함될 수 있다. 대체적으로 또는 추가적으로, 일부 구성 요소들(예: 모듈 또는 프로그램)은 하나의 개체로 통합되어, 통합되기 이전의 각각의 해당 구성 요소에 의해 수행되는 기능을 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따른, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱하게 실행되거나, 적어도 일부 동작이 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.
이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 개시에 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100: 전자 장치 110: 프로세서
120: 제1 인터페이스 회로

Claims (18)

  1. 전자 장치에 있어서,
    제1 프로세서;
    제2 프로세서; 및
    상기 제1 프로세서 및 상기 제2 프로세서 간의 버스 명령을 제1 인터페이스 방식으로 전달하는 제1 인터페이스 회로;를 포함하고,
    상기 제1 프로세서 및 제2 프로세서 각각은,
    복수의 기능 블록;
    상기 복수의 기능 블록 간의 버스 명령을 상기 제1 인터페이스 방식과 다른 제2 인터페이스 방식으로 전달하는 제2 인터페이스 회로; 및
    데이터 포맷을 상기 제1 인터페이스 방식 또는 상기 제2 인터페이스 방식으로 변환하는 브릿지 회로;를 포함하고,
    상기 브릿지 회로는,
    보안 인디케이터를 포함하는 제2 인터페이스 방식의 버스 명령이 수신되면, 수신된 버스 명령 내의 주소 정보를 보안 정보를 포함하도록 변환하고, 변환된 주소 정보를 갖는 버스 명령을 상기 제1 인터페이스 방식으로 변환하여 상기 제1 인터페이스 회로로 출력하는 전자 장치.
  2. 제1항에 있어서,
    상기 브릿지 회로는,
    상기 복수의 비트로 표현되는 주소 정보 중 기설정된 비트 위치에 보안 정보를 포함시키는 전자 장치.
  3. 제2항에 있어서,
    상기 기설정된 비트 위치는 하나의 비트 크기를 갖는 전자 장치.
  4. 제2항에 있어서,
    상기 브릿지 회로는,
    상기 기설정된 비트 위치에 대한 정보를 저장하는 레지스터;를 포함하는 전자 장치.
  5. 제4항에 있어서,
    상기 복수의 기능 블록 중 적어도 하나의 기능 블록은,
    상기 전자 장치에서 사용하지 않는 주소 값을 확인하고, 상기 확인된 주소 값을 이용하여 주소 정보를 나타내는 복수의 비트 중 보안 정보 추가될 비트 위치를 결정하고, 상기 결정된 비트 위치를 상기 레지스터에 저장하는 전자 장치.
  6. 제4항에 있어서,
    상기 적어도 하나의 기능 블록은,
    상기 결정된 비트 위치에 대한 정보를 다른 프로세서에 전송하는 전자 장치.
  7. 제1항에 있어서,
    상기 브릿지 회로는,
    제1 인터페이스 방식의 버스 명령이 수신되면 수신된 버스 명령 내의 주소 정보를 이용하여 보안 정보를 확인하고, 보안이 필요한 정보라고 확인되면 상기 주소 정보에서 보안 정보를 제거하고, 보안이 필요한 요청임을 나타내는 보안 인디케이터 및 상기 보안 정보가 제거된 주소 정보를 갖는 버스 명령을 제2 인터페이스 방식으로 변환하여 상기 제2 인터페이스 회로로 출력하는 전자 장치.
  8. 제7항에 있어서,
    상기 브릿지 회로는,
    보안이 필요하지 않은 정보라고 확인되면, 보안이 필요 없는 요청임을 나타내는 보안 인디케이터 및 상기 주소 정보를 갖는 버스 명령을 제2 인터페이스 방식으로 변환하여 상기 제2 인터페이스 회로로 출력하는 전자 장치.
  9. 제7항에 있어서,
    상기 브릿지 회로는,
    상기 보안 정보가 제거된 주소 정보에 포함된 외부 주소를 프로세서 내의 내부 주소로 변환하는 전자 장치.
  10. 제1항에 있어서,
    상기 복수의 기능 블록 중 적어도 하나는 메모리 컨트롤러이고,
    상기 메모리 컨트롤러는,
    제2 인터페이스 방식의 버스 명령 내의 보안 인디케이터 및 주소 정보를 확인하고, 상기 주소 정보에 대응되는 보안 레벨과 상기 보안 인디케이터를 이용하여 상기 주소 정보에 대응되는 메모리 영역에 대한 접근 여부를 결정하는 전자 장치.
  11. 제1항에 있어서,
    상기 제1 인터페이스 방식은 PCIe(Peripheral Component Interconnect Express) 방식이고,
    상기 제2 인터페이스 방식은 AXI(Advanced eXtensible Interface) 방식인 전자 장치.
  12. 복수의 프로세서를 갖는 전자 장치의 제어 방법에 있어서,
    프로세서 내의 제2 인터페이스 회로를 통하여 보안 인디케이터를 포함하는 제2 인터페이스 방식의 버스 명령을 수신하는 단계;
    수신된 버스 명령 내의 주소 정보를 보안 정보를 포함하도록 변환하는 단계; 및
    상기 변환된 주소 정보를 갖는 버스 명령을 상기 제1 인터페이스 방식으로 변환하여 상기 전자 장치 내의 제1 인터페이스 회로로 출력하는 단계;를 포함하는 제어 방법.
  13. 제12항에 있어서,
    상기 변환하는 단계는,
    상기 복수의 비트로 표현되는 주소 정보 중 기설정된 비트 위치에 보안 정보를 포함시키는 제어 방법.
  14. 제13항에 있어서,
    상기 기설정된 비트 위치는 하나의 비트 크기를 갖는 제어 방법.
  15. 제13항에 있어서,
    상기 전자 장치에서 사용하지 않는 주소 값을 확인하는 단계;
    상기 확인된 주소 값을 이용하여 주소 정보를 나타내는 복수의 비트 중 보안 정보 추가될 비트 위치를 결정하는 단계; 및
    상기 결정된 비트 위치를 레지스터에 저장하는 단계;를 포함하는 제어 방법.
  16. 복수의 프로세서를 갖는 전자 장치의 제어 방법에 있어서,
    제1 인터페이스 방식의 버스 명령을 수신하는 단계;
    상기 수신된 버스 명령 내의 주소 정보를 구성하는 복수의 비트 중 기설정된 비트 위치를 이용하여 보안 정보를 확인하는 단계; 및
    보안이 필요한 정보라고 확인되면 상기 주소 정보에서 보안 정보를 제거하고, 보안이 필요한 요청임을 나타내는 보안 인디케이터 및 상기 보안 정보가 제거된 주소 정보를 갖는 버스 명령을 제2 인터페이스 방식으로 변환하는 단계;를 포함하는 제어 방법.
  17. 제17항에 있어서,
    상기 변환하는 단계는,
    보안이 필요하지 않은 정보라고 확인되면 상기 주소 정보에서 보안 정보를 제거하고, 보안이 필요 없는 요청임을 나타내는 보안 인디케이터 및 상기 보안 정보가 제거된 주소 정보를 갖는 버스 명령을 제2 인터페이스 방식으로 변환하는 제어 방법.
  18. 제16항에 있어서,
    상기 변환하는 단계는,
    상기 보안 정보가 제거된 주소 정보에 포함된 외부 주소를 프로세서 내의 내부 주소로 변환하는 제어 방법.
KR1020220124033A 2022-09-29 2022-09-29 전자 장치 및 그 제어 방법 KR20240044695A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220124033A KR20240044695A (ko) 2022-09-29 2022-09-29 전자 장치 및 그 제어 방법
PCT/KR2023/011644 WO2024071652A1 (ko) 2022-09-29 2023-08-08 전자 장치 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220124033A KR20240044695A (ko) 2022-09-29 2022-09-29 전자 장치 및 그 제어 방법

Publications (1)

Publication Number Publication Date
KR20240044695A true KR20240044695A (ko) 2024-04-05

Family

ID=90478334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220124033A KR20240044695A (ko) 2022-09-29 2022-09-29 전자 장치 및 그 제어 방법

Country Status (2)

Country Link
KR (1) KR20240044695A (ko)
WO (1) WO2024071652A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8051301B2 (en) * 2001-11-13 2011-11-01 Advanced Micro Devices, Inc. Memory management system and method providing linear address based memory access security
KR101260932B1 (ko) * 2010-11-03 2013-05-10 (주)베리피언 제어 보드, 제어 보드를 구비하는 외장형 멀티 디바이스 베이 및 이를 이용한 시스템
US9218490B2 (en) * 2011-12-30 2015-12-22 Intel Corporation Using a trusted platform module for boot policy and secure firmware
CN103235921B (zh) * 2013-04-24 2016-03-30 华为技术有限公司 一种计算机系统
US9720868B2 (en) * 2014-07-07 2017-08-01 Xilinx, Inc. Bridging inter-bus communications

Also Published As

Publication number Publication date
WO2024071652A1 (ko) 2024-04-04

Similar Documents

Publication Publication Date Title
KR102312648B1 (ko) 채널 통신 프로토콜, 그것을 지원하는 메모리 모듈, 및 시스템
US8812758B2 (en) Mechanism to flexibly support multiple device numbers on point-to-point interconnect upstream ports
US10209922B2 (en) Communication via a memory interface
TW201905714A (zh) 以輔助處理器記憶體進行儲存裝置的直接輸入輸出操作的計算系統操作方法、計算系統、車輛及電腦可讀媒體
KR101986355B1 (ko) 임베디드 멀티미디어 카드, 상기 임베디드 멀티미디어 카드를 포함하는 임베디드 멀티미디어 카드 시스템 및 상기 임베디드 멀티미디어 카드의 동작 방법
US10795424B2 (en) Server power saving system and server power saving method
JP5209461B2 (ja) 集積回路内のデバイス間のデータ転送
US10078568B1 (en) Debugging a computing device
WO2018218954A1 (zh) 一种验证平台和验证方法、计算机存储介质
US10133497B1 (en) SPI command censoring method and apparatus
US11275632B2 (en) Broadcast command and response
KR20240044695A (ko) 전자 장치 및 그 제어 방법
US10901657B2 (en) Dynamic write credit buffer management of non-volatile dual inline memory module
US20190302180A1 (en) System on chip and operating method thereof
US10942672B2 (en) Data transfer method and apparatus for differential data granularities
CN110765038B (zh) 处理器与lpc设备的通信方法、装置和存储介质
CN111475437A (zh) 固态硬盘soc芯片fpga原型验证ddr的装置、方法、计算机设备及存储介质
CN111625281A (zh) 一种数据处理方法、装置、设备及存储介质
US20060047934A1 (en) Integrated circuit capable of memory access control
CN110489359B (zh) 一种数据传输控制方法及系统
CN216014148U (zh) 一种服务器和服务器背板
CN111831591A (zh) 用于对存储模块进行访问控制的装置及方法
JP6104065B2 (ja) 複数のブロックの書き込み制御を用いるメモリ・システム、装置、および方法
KR20100063219A (ko) 시스템 온 칩에서 비트 단위의 데이터 쓰기 방법 및 장치
US20150127860A1 (en) Setting a pcie device id