CN103235921B - 一种计算机系统 - Google Patents
一种计算机系统 Download PDFInfo
- Publication number
- CN103235921B CN103235921B CN201310145264.1A CN201310145264A CN103235921B CN 103235921 B CN103235921 B CN 103235921B CN 201310145264 A CN201310145264 A CN 201310145264A CN 103235921 B CN103235921 B CN 103235921B
- Authority
- CN
- China
- Prior art keywords
- data
- module
- bus
- flash memory
- operational order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 37
- 230000005611 electricity Effects 0.000 claims abstract description 3
- 238000012360 testing method Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000007726 management method Methods 0.000 description 8
- 238000013506 data mapping Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Bus Control (AREA)
Abstract
本发明公开了一种计算机系统,包括处理器模块;桥片模块,桥片模块连接处理器模块;可编程模块,可编程模块包括解析转换单元、随机访问存储单元和接口转换单元,解析转换单元分别连接桥片模块、随机访问存储单元和接口转换单元;闪存模块,闪存模块连接接口转换单元,并且闪存模块用于存储包括ME数据在内的BIOS数据;在计算机系统上电时,解析转换单元从闪存模块读取BIOS数据中ME数据,并将ME数据存储至随机访问存储单元;解析转换单元还用于接收来自桥片模块的操作命令,并在判断到操作命令用于指示对ME数据进行操作,对存储于随机访问存储单元中的ME数据进行操作。通过上述方式,本发明能够提高计算机系统的可靠性。
Description
技术领域
本发明涉及计算机技术领域,特别是涉及一种计算机系统。
背景技术
目前,越来越多计算机系统使用管理引擎承担中央处理器的处理功能和参数管理功能,以减轻中央处理器的负载,提高计算系统的数据处理速度。
请参阅图1,图1是现有技术中计算机系统的结构示意图。如图所示,计算机系统10包括:中央处理器101、桥片模块102、第一SPI(SerialPeripheralinterface,串行外围设备接口)总线103、第二SPI总线104、第一SPI闪存105、第二SPI闪存106、第三NOR闪存107。桥片模块102包括管理引擎1021、内部总线1022和控制器1023。
内部总线1022分别与中央处理器101、管理引擎1021和控制器1023连接。控制器1023分别连接第一SPI总线105和第二SPI总线106。控制器1023用于将数据的格式转化成符合第一SPI总线103或者第二SPI总线104的要求格式,以使数据能够在SPI总线上传输。第一SPI闪存105连接第一SPI总线103,其中,第一SPI闪存105存储有包括ME数据的BIOS数据,并且第一SPI闪存105接收来自桥片模块102的操作BIOS数据的操作命令,并向桥片模块102返回操作结果。其中,操作命令可以管理引擎1021发起,也可以由中央处理器101通过桥片模块102发起。第二SPI闪存106存储有包含ME数据的BIOS数据的备份,并且,第二SPI闪存106连接第二SPI总线104,第二SPI总线104连接控制器1023。
本发明申请人在长期研究中发现:管理引擎1021在运行或者复位时均需要读写BIOS数据中的ME数据,而频繁地对SPI闪存进行擦除写入操作,容易造成SPI闪存失效,进而造成整个操作系统没法启动。并且SPI闪存存在擦除次数限制,频繁地对SPI闪存进行擦除写入操作,会降低SPI闪存的使用寿命。
发明内容
本发明实施例主要解决的技术问题是提供一种计算机系统,能够提高计算机系统的可靠性。
第一方面,提供一种计算机系统,包括处理器模块;桥片模块,所述桥片模块连接所述处理器模块;可编程模块,所述可编程模块包括解析转换单元、随机访问存储单元和接口转换单元,其中,所述解析转换单元分别连接所述桥片模块、随机访问存储单元和接口转换单元;闪存模块,所述闪存模块连接所述接口转换单元,并且所述闪存模块用于存储包括管理引擎ME数据在内的基本输出输入系统BIOS数据;其中,所述解析转换单元用于在所述计算机系统上电时,从所述闪存模块读取BIOS数据中ME数据,并将所述ME数据存储至所述随机访问存储单元;所述解析转换单元还用于接收来自所述桥片模块的操作命令,并判断所述操作命令是否用于指示对ME数据进行操作,若所述操作命令用于指示对ME数据进行操作,则所述解析转换单元根据所述操作命令对存储于所述随机访问存储单元中的ME数据进行操作;所述桥片模块包括内部总线单元、管理引擎单元和第一控制单元;所述内部总线单元分别连接处理器模块、管理引擎单元和第一控制单元;所述解析转换单元包括适配器和第一控制器;所述适配器分别连接所述第二控制单元与所述接口转换单元;所述计算机系统还包括第一总线;所述第一控制单元与所述第二控制单元均与所述第一总线连接;其中,所述适配器用于解析所述操作命令,获得操作数地址,并根据所述操作数地址判断所述操作命令是否用于指示对ME数据进行操作,若所述操作命令用于指示对ME数据进行操作,则所述适配器对存储于所述随机访问存储单元中的ME数据进行操作。
结合第一方面实现方式,在第一方面的第一种可能实现方式中,若判断所述操作命令不是用于指示对ME数据进行操作,则所述解析转换单元还用于对存储于所述闪存模块内的BIOS数据中的其他数据进行操作。
结合第一方面的第一种可能实现方式,在第一方面的第二种可能实现方式中,若所述操作命令不是用于指示对ME数据进行操作,则所述适配器对存储于所述闪存模块内的BIOS数据中的其他数据进行操作。
结合第一方面第二种可能实现方式,在第一方面的第三种可能实现方式中,所述第一总线为串行外围设备接口SPI总线;所述第一控制单元和第一控制器均为SPI控制器。
结合第一方面第二种可能实现方式,在第一方面的第四种可能实现方式中,所述解析转换单元还包括错误检测器,其中,所述错误检测器用于检测所述适配器接收的操作命令是否正确,并向所述适配器返回检测结果。
结合第一方面第二种可能实现方式,在第一方面的第五种可能实现方式中,所述桥片模块还包括第二控制单元,其中,所述第二控制单元连接所述内部总线单元;所述计算机系统还包括第二总线,其中,所述第二总线连接所述第二控制单元;所述可编程模块还包括第三控制单元,其中,所述第三控制单元分别连接所述第二总线与所述接口转换单元。
结合第一方面第五种可能实现方式,在第一方面的第六种可能实现方式中,所述第二总线为个人电脑接口PCI总线;所述第二控制单元和第三控制单元均为PCI控制器。
结合第一方面第五种可能实现方式,在第一方面的第七种可能实现方式中,所述计算机系统包括第三总线;所述接口转换单元包括裁决器和第二控制器;所述裁决器分别连接所述适配器和第三控制单元,其中,所述裁决器用于控制来自所述适配器和所述第三控制单元的访问,以使两者的访问不冲突;所述第二控制器分别连接所述裁决器与所述第三总线;所述闪存模块连接所述第三总线。
结合第一方面第七种可能实现方式,在第一方面的第八种可能实现方式中,所述第三总线为微处理器并行接口MPI总线;所述第二控制器为MPI控制器。
结合第一方面的第一种可能实现方式,在第一方面的第九种可能实现方式中,所述可编程模块为复杂可编程逻辑器件CPLD或者现场可编程门阵列FPGA。
本发明实施例的有益效果是:通过将闪存模块中存储的BIOS数据中的ME数据映射到可编程模块中随机访问存储单元,可编程模块解析来自桥片模块的操作命令,若操作命令指示对ME数据进行操作,则可编程模块根据操作命令,操作随机访问存储单元中的ME数据,并返回操作结果,从而避免对闪存模块操作,减少闪存模块的擦除写入次数,降低闪存模块发生风险的概率,从而提高计算机系统的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术计算机系统的结构示意图;
图2是本发明计算机系统第一实施例的结构示意图;
图3是本发明计算机系统第一实施例中BIOS数据示意图;
图4是本发明计算机系统第二实施例的结构示意图。
具体实施例
请参阅图2,图2是本发明计算机系统第一实施例的结构示意图。如图2所示,计算机系统20包括处理器模块201、桥片模块202、可编程模块203和闪存模块204。可编程模块203包括随机访问存储单元2031、解析转换单元2032和接口转换单元2033。
处理器模块201连接桥片模块202。解析转换单元2032分别连接桥片模块202、随机访问存储单元2031和接口转换单元2033。接口转换单元2033连接闪存模块204。
闪存模块204存储有包含ME(ManagementEngine,管理引擎)数据在内的BIOS(BasicInputOutputSystem,基本输入输出系统)数据。其中,BIOS数据的示意图,请参阅图3,BIOS数据包括描述性数据、ME数据、其他数据和基本BIOS数据。描述性数据用于指示计算机系统20的硬性配置信息。ME数据包括ME程序代码和ME程序的配置数据,基本BIOS数据包括BIOS程序代码和BIOS程序的配置数据。BIOS程序根据BIOS程序的配置数据启动,并且BIOS程序用于根据软件的需求控制硬件,相当于BIOS程序为硬件与软件间的一个转换器。ME程序用于根据ME程序的配置数据启动,并且ME程序用于实现处理器模块201的部份功能,以减轻处理器模块201的负担。
接口转换单元2033用于将来自解析转换单元2032的数据的格式转化为闪存模块204可识别的数据格式,或者,将来自闪存模块204的数据的格式转换为解析转换单元2032可识别的数据格式。
当计算机系统20上电时,解析转换单元2032从闪存模块204读取ME数据,并将ME数据存储至随机访问存储单元2031。解析转换单元2032接收来自桥片模块202的操作BIOS数据的操作命令时,并判断所述操作命令是否用于指示对ME数据进行操作,若操作命令用于指示对ME数据进行操作,则解析转换单元2032根据操作命令对存储于随机访问存储单元2031中的ME数据进行操作,若操作命令不是用于指示对ME数据进行操作,则解析转换单元2032对存储于闪存模块204内的BIOS数据中的其他数据进行操作,从而使得对ME数据的操作限制于随机访问存储单元2031内,进而避免对闪存模块204进行操作,减少闪存模块204的擦除写入次数。在本发明实施方式中,解析转换单元2032判断操作命令是否用于指示对ME数据进行操作的方式为:解析转换单元2032解析操作命令,获得操作命令中的操作数地址,判断操作数地址否是属于存储于闪存模块204中ME数据的地址,从而能够判断操作命令是否用于指示对ME数据进行操作,例如:解析操作命令,获得操作命令中的操作数地址为111006,闪存模块204用于存储ME数据的地址段为100000~111100,而操作数地址111006属于地址段100000~111100,则该操作命令用于指示对ME数据进行操作。
进一步的,随机访问存储单元2031具有断电丢失数据的特点,ME数据异常时,可直接通过重启计算机系统,重新从闪存模块204读取ME数据至随即访问存储单元2031,即可恢复ME数据,进一步增强计算机系统20的可靠性。
在本发明实施例中,将闪存模块204中存储的BIOS数据中的ME数据映射到可编程模块203中的随机访问存储单元2031,解析转换单元2032解析来自桥片模块202的操作命令,若操作命令指示对ME数据进行操作,则解析转换单元2032根据操作命令,操作随机访问存储单元2031中的ME数据,并返回操作结果,从而避免对闪存模块204操作,减少闪存模块204的擦除写入次数,降低闪存模块204发生风险的概率,从而提高计算机系统的可靠性。
请参阅图4,图4是本发明计算机系统第二实施例的结构示意图。如图所示,计算机系统30包括:处理器模块31、桥片模块32、可编程模块33、闪存模块34和第一总线35。
桥片模块32包括内部总线单元321、管理引擎单元322和第一控制单元323。内部总线单元321分别与处理器模块31、管理引擎单元322和第一控制单元323连接。在本发明实施例中,桥片模块32为南桥芯片。
可编程模块33包括解析转换单元331、随机访问存储单元332和接口转换单元333。解析转换单元331包括适配器3311和第一控制器3312。第一控制单元323与第一控制器3312均与第一总线35连接,从而实现解析转换单元331与桥片模块32的连接。其中,第一控制单元323用于将来自第一总线35的数据的格式转换成桥片模块32内部可识别的格式,或者,将桥片模块32的数据的格式转换成第一总线35可识的格式,以在第一总线35上传输,同理的,第一控制器3312用于将来自第一总线35的数据的格式转换成可编程模块33内部可识别的格式,或者,将可编程模块33的数据的格式转换成第一总线35可识的格式,以在第一总线35上传输。在本发明实施例中,第一控制单元323和第一控制器3312均为SPI(SerialPeripheralinterface,串行外围设备接口)控制器,第一总线为SPI总线。
适配器3311分别连接第一控制器3312、随机访问存储单元332以及接口转换单元333。接口转换单元333连接闪存模块34。其中,闪存模块34存储有包含ME数据的BIOS数据。关于BIOS数据内容,请参阅本发明第一实施例,此处不再一一赘述。
当计算机系统20上电时,配适器3311从闪存模块34读取ME数据,并将ME数据存储至随机访问存储单元332。在计算机系统20运行过程中,配适器3311接收来自桥片模块32的操作BIOS数据的操作命令,并判断所述操作命令是否用于指示对ME数据进行操作,若操作命令用于指示对ME数据进行操作,则配适器3311根据操作命令对存储于随机访问存储单元332中的ME数据进行操作,若操作命令不是用于指示对ME数据进行操作,则配适器3311对存储于闪存模块34内的BIOS数据中的其他数据进行操作,从而使得对ME数据的操作均限制于随机访问存储单元332内,进而避免对闪存模块34进行操作。在本发明一种具体实现中,配适器3311判断所述操作命令是否用于指示对ME数据进行操作的方式为:适配器3311解析操作命令,获得操作数地址,并根据所述操作数地址判断操作命令是否用于指示对ME数据进行操作。
解析转换单元331还包括错误检测器3313,错误检测器3313连接适配器3311,其中,错误检测器3313用于检测适配器3311接收的操作命令是否正确,并向适配器3311返回检测结果。其中,若检测结果指示操作命令为错误的操作命令时,适配器3311向桥片模块32返回错误提示。在本发明实施例中,可编程模块33为CPLD(ComplexProgrammableLogicDevice,复杂可编程逻辑器件)或者FPGA(Field-ProgrammableGateArray,即现场可编程门阵列)。
桥片模块32还包括第二控制单元324。计算机系统20还包括第二总线36和第三总线37。可编程模块33还包括第三控制单元334。接口转换单元333包括裁决器3331和第二控制器3332。
第二控制单元324和第三控制单元334均与第二总线36连接,其中,二控制单元324用于将来自第二总线36的数据的格式转换成桥片模块32内部可识别的格式,或者,将桥片模块32的数据的格式转换成第二总线36可识的格式,以在第二总线36上传输,同理的,第三控制单元334用于将来自第二总线36的数据的格式转换成可编程模块33内部可识别的格式,或者,将可编程模块33的数据的格式转换成第二总线36可识的格式,以在第二总线36上传输。在本发明实施例中,第二控制单元324和第三控制单元334均为PCI(PersonalComputerInterface,个人电脑接口)控制器,第二总线36为PCI总线。
裁决器3331分别连接适配器3311和第三控制单元334,其中,裁决器3331用于控制来自适配器3311和第三控制单元334的访问,以使两者的访问不冲突。第二控制器3332分别连接裁决器3331和第三总线37,闪存模块34连接第三总线37,从而实现接口转换单元333与闪存模块34的连接。其中,第二控制器3332用于将来自第三总线37的数据的格式转换成可编程模块33内部可识的格式,或者,将可编程模块33内部的数据的格式转换成第三总线37可识的格式,以在第三总线37上传输。在本发明实施例中,第二控制器3332为MPI(MicroprocessorParallelInterface,微处理器并行接口)控制器,第三总线37为MPI总线。
值得说明的是:BIOS升级数据可经由第二总线36、第三控制单元334和裁决器3331、第二控制器3332和第三总线37到达闪存模块34。操作除ME数据外的BIOS数据的操作命令数据可经由适配器3311、裁决器3331、第二控制器3332和第三总线37到达闪存模块34。其中,BIOS升级数据和操作命令数据由不同链路到达闪存模块34,并且由裁决器3331进行裁决,避免两者访问不冲突,从而解决了升级BIOS数据和操作BIOS数据冲突的问题。当闪存模块34的BIOS数据升级完成后,可通过直接重启计算机系统20,即能更新随机访问存储单元332的ME数据。
进一步的,随机访问存储单元332具有断电丢失数据的特点,当随机访问存储单元332内的ME数据异常时,也可直接通过重启计算机系统,重新从闪存模块34读取ME数据至随即访问存储单元33,恢复ME数据即可,进一步提高计算机系统20的可靠性。
在本发明实施例中,通过将闪存模块34中存储的BIOS数据中的ME数据映射到可编程模块33中的随机访问存储单元332,解析转换单元3311解析来自桥片模块32的操作命令,若操作命令指示对ME数据进行操作,则解析转换单元332根据操作命令,操作随机访问存储单元332中的ME数据,并返回操作结果,从而避免对闪存模块34操作,减少闪存模块34的擦除写入次数,降低闪存模块34发生风险的概率,从而提高计算机系统的可靠性。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种计算机系统,其特征在于,所述计算机系统包括:
处理器模块;
桥片模块,所述桥片模块连接所述处理器模块;
可编程模块,所述可编程模块包括解析转换单元、随机访问存储单元和接口转换单元,其中,所述解析转换单元分别连接所述桥片模块、随机访问存储单元和接口转换单元;
闪存模块,所述闪存模块连接所述接口转换单元,并且所述闪存模块用于存储包括管理引擎ME数据在内的基本输出输入系统BIOS数据;
其中,所述解析转换单元用于在所述计算机系统上电时,从所述闪存模块读取BIOS数据中ME数据,并将所述ME数据存储至所述随机访问存储单元;
所述解析转换单元还用于接收来自所述桥片模块的操作命令,并判断所述操作命令是否用于指示对ME数据进行操作,若所述操作命令用于指示对ME数据进行操作,则所述解析转换单元根据所述操作命令对存储于所述随机访问存储单元中的ME数据进行操作;
所述桥片模块包括内部总线单元、管理引擎单元和第一控制单元;所述内部总线单元分别连接处理器模块、管理引擎单元和第一控制单元;所述计算机系统还包括第一总线,所述第一总线连接所述第一控制单元;
所述解析转换单元包括适配器和第一控制器;所述第一控制器连接所述第一总线,所述适配器分别连接所述第一控制器、所述接口转换单元和随机访问存储单元;其中,所述适配器用于解析所述操作命令,获得操作数地址,并根据所述操作数地址判断所述操作命令是否用于指示对ME数据进行操作,若所述操作命令用于指示对ME数据进行操作,则所述适配器对存储于所述随机访问存储单元中的ME数据进行操作。
2.根据权利要求1所述的系统,其特征在于,若判断所述操作命令不是用于指示对ME数据进行操作,则所述解析转换单元还用于对存储于所述闪存模块内的BIOS数据中的其他数据进行操作。
3.根据权利要求2所述的系统,其特征在于,
若所述操作命令不是用于指示对ME数据进行操作,则所述适配器对存储于所述闪存模块内的BIOS数据中的其他数据进行操作。
4.根据权利要求3所述的系统,其特征在于,
所述第一总线为串行外围设备接口SPI总线;
所述第一控制单元和第一控制器均为SPI控制器。
5.根据权利要求3所述的系统,其特征在于,
所述解析转换单元还包括错误检测器;
所述错误检测器连接所述适配器,其中,所述错误检测器用于检测所述适配器接收的操作命令是否正确,并向所述适配器返回检测结果。
6.根据权利要求3所述的系统,其特征在于,
所述桥片模块还包括第二控制单元,其中,所述第二控制单元连接所述内部总线单元;
所述计算机系统还包括第二总线,其中,所述第二总线连接所述第二控制单元;
所述可编程模块还包括第三控制单元,其中,所述第三控制单元分别连接所述第二总线与所述接口转换单元。
7.根据权利要求6所述的系统,其特征在于,
所述第二总线为个人电脑接口PCI总线;
所述第二控制单元和第三控制单元均为PCI控制器。
8.根据权利要求6所述的系统,其特征在于,
所述计算机系统包括第三总线;
所述接口转换单元包括裁决器和第二控制器;
所述裁决器分别连接所述适配器和第三控制单元,其中,所述裁决器用于控制来自所述适配器和所述第三控制单元的访问,以使两者的访问不冲突;
所述第二控制器分别连接所述裁决器与所述第三总线;
所述闪存模块连接所述第三总线。
9.根据权利要求8所述的系统,其特征在于,
所述第三总线为微处理器并行接口MPI总线;
所述第二控制器为MPI控制器。
10.根据权利要求2所述的系统,其特征在于,
所述可编程模块为复杂可编程逻辑器件CPLD或者现场可编程门阵列FPGA。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310145264.1A CN103235921B (zh) | 2013-04-24 | 2013-04-24 | 一种计算机系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310145264.1A CN103235921B (zh) | 2013-04-24 | 2013-04-24 | 一种计算机系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103235921A CN103235921A (zh) | 2013-08-07 |
CN103235921B true CN103235921B (zh) | 2016-03-30 |
Family
ID=48883961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310145264.1A Active CN103235921B (zh) | 2013-04-24 | 2013-04-24 | 一种计算机系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103235921B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107832086B (zh) * | 2016-09-14 | 2020-03-20 | 华为技术有限公司 | 计算机设备、程序写入方法及程序读取方法 |
CN109669729B (zh) * | 2018-12-26 | 2022-11-01 | 杭州迪普科技股份有限公司 | 一种处理器的启动引导方法 |
KR20240044695A (ko) * | 2022-09-29 | 2024-04-05 | 삼성전자주식회사 | 전자 장치 및 그 제어 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1591362A (zh) * | 2003-08-25 | 2005-03-09 | 联想(北京)有限公司 | 一种安全芯片及基于该芯片的信息处理设备和启动方法 |
CN101354659A (zh) * | 2008-09-12 | 2009-01-28 | 成都市华为赛门铁克科技有限公司 | 一种控制电子设备bios启动的方法、控制器及控制系统 |
CN102681959A (zh) * | 2012-04-28 | 2012-09-19 | 浪潮电子信息产业股份有限公司 | 一种服务器带内带外信息交互的方法 |
-
2013
- 2013-04-24 CN CN201310145264.1A patent/CN103235921B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1591362A (zh) * | 2003-08-25 | 2005-03-09 | 联想(北京)有限公司 | 一种安全芯片及基于该芯片的信息处理设备和启动方法 |
CN101354659A (zh) * | 2008-09-12 | 2009-01-28 | 成都市华为赛门铁克科技有限公司 | 一种控制电子设备bios启动的方法、控制器及控制系统 |
CN102681959A (zh) * | 2012-04-28 | 2012-09-19 | 浪潮电子信息产业股份有限公司 | 一种服务器带内带外信息交互的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103235921A (zh) | 2013-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107357666A (zh) | 一种基于硬件保护的多核并行系统处理方法 | |
CN105930186B (zh) | 多cpu的软件加载方法及基于多cpu的软件加载装置 | |
CN106547574A (zh) | 一种dsp程序和fpga程序的外部下载系统及方法 | |
CN103761112A (zh) | 一种车载多媒体装置及其控制方法 | |
CN104375855A (zh) | 一种基于车载多mcu通过存储设备升级固件的装置及方法 | |
US20100095044A1 (en) | Motherboard system, storage device for booting up thereof and connector | |
CN201665226U (zh) | 一种列控中心主处理设备 | |
CN105765541A (zh) | 用于机动车的控制器 | |
CN102760090A (zh) | 除错方法及计算机系统 | |
CN103235921B (zh) | 一种计算机系统 | |
CN102520961B (zh) | 片外在线可编程的soc系统及其控制方法 | |
CN102253844B (zh) | 一种启动处理器的方法和设备 | |
CN100416496C (zh) | 更新指令错误状态寄存器 | |
CN104503813A (zh) | 一种fpga远程加载大容量配置位流文件的方法 | |
CN107301042A (zh) | 一种带自检功能的SoC应用程序引导方法 | |
CN203858624U (zh) | 一种双备份式总线看门狗电路 | |
CN109507991B (zh) | 一种双轴伺服控制平台调试系统及方法 | |
CN106293797A (zh) | 一种在线更新单片机程序的方法及系统 | |
CN107621943A (zh) | 一种fpga动态批量烧写系统及方法 | |
CN101349973B (zh) | 嵌入式Java处理器微码指令集动态装载方法 | |
CN116225541B (zh) | 一种带内cpu与带外管理bmc通信的方法及通信系统 | |
CN213634460U (zh) | 一种多核芯片的程序更新装置 | |
CN103631611A (zh) | 对光端机进行升级的方法及该设备 | |
CN202331426U (zh) | 现场可编程门阵列的动态加载系统 | |
JP2014182676A (ja) | ログ採取装置、演算装置、およびログ採取方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20211222 Address after: 450046 Floor 9, building 1, Zhengshang Boya Plaza, Longzihu wisdom Island, Zhengdong New Area, Zhengzhou City, Henan Province Patentee after: xFusion Digital Technologies Co., Ltd. Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd. |
|
TR01 | Transfer of patent right |