KR20240040171A - 픽셀의 검사 방법 - Google Patents

픽셀의 검사 방법 Download PDF

Info

Publication number
KR20240040171A
KR20240040171A KR1020220118572A KR20220118572A KR20240040171A KR 20240040171 A KR20240040171 A KR 20240040171A KR 1020220118572 A KR1020220118572 A KR 1020220118572A KR 20220118572 A KR20220118572 A KR 20220118572A KR 20240040171 A KR20240040171 A KR 20240040171A
Authority
KR
South Korea
Prior art keywords
voltage
drain current
gate
transistor
gate voltage
Prior art date
Application number
KR1020220118572A
Other languages
English (en)
Inventor
박봉옥
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220118572A priority Critical patent/KR20240040171A/ko
Priority to US18/355,578 priority patent/US20240096251A1/en
Priority to CN202311215079.5A priority patent/CN117746755A/zh
Publication of KR20240040171A publication Critical patent/KR20240040171A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2843—In-circuit-testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

픽셀의 검사 방법은 제1 전압 구간에서 테스트 패턴을 구성하는 트랜지스터의 게이트 단자에 제1 게이트 전압을 제1 전압 간격으로 인가하여 제1 드레인 전류를 측정하는 단계, 제1 드레인 전류를 기초로 제1 게이트 전압-드레인 전류 그래프를 생성하는 단계, 제1 전압 구간과 다른 제2 전압 구간에서 트랜지스터의 게이트 단자에 제1 게이트 전압보다 작은 제2 게이트 전압을 제1 전압 간격과 다른 제2 전압 간격으로 인가하여 제2 드레인 전류를 측정하는 단계, 제2 드레인 전류를 기초로 제2 게이트 전압-드레인 전류 그래프를 생성하는 단계 및 제1 게이트 전압-드레인 전류 그래프 및 제2 게이트 전압-드레인 전류 그래프를 기초로 트랜지스터의 불량을 판단하는 단계를 포함할 수 있다.

Description

픽셀의 검사 방법 {METHOD OF INSPECTING A PIXEL}
본 발명은 픽셀의 검사 방법에 관한 것이다. 보다 상세하게는, 본 발명은 표시 장치의 제조 공정 중 픽셀을 구성하는 트랜지스터의 불량을 검출하는 픽셀의 검사 방법에 관한 것이다.
디스플레이 업계에서는 수율과의 싸움을 계속하고 있으며, 수율의 상승이 가격 경쟁으로 연계되므로, 수율은 표시 장치의 제조 비용에 큰 영향을 주는 요소가 된다. 수율을 상승시키기 위해서 가장 중요한 것 중 하나는 픽셀의 검사 방법이며, DC 테스트(Direct Current Test, DC Test)는 상기 검사 방법 중 하나에 해당한다.
표시 장치의 제조 공정 중 픽셀을 검사하는 일 목적은 공정 중 트랜지스터의 불량을 검출하여 다음 공정으로 불량 트랜지스터가 넘어가지 않도록 하는 것이다. 이를 위해, DC 테스트는 트랜지스터의 전기적 특성을 측정하여 트랜지스터가 정상적으로 동작하는지 확인한다.
한편, 디스플레이가 점차 고해상도화되고 표시 패널의 구조가 점점 더 복잡해짐에 따라, DC 테스트가 수행될 경우 트랜지스터의 드레인 전류가 측정될 때 노이즈가 증가할 수 있다. 따라서, 종래에는 노이즈의 증가로 인해, 노이즈 필터링 과정의 시간이 증가하는 한계가 있다.
본 발명의 일 목적은 테스트 트랜지스터의 게이트 단자에 인가되는 게이트 전압의 구간에 따라 인가되는 게이트 전압의 간격을 달리하여 검사 시간을 감축시킨 픽셀의 검사 방법을 제공하는 것이다.
본 발명의 다른 목적은 테스트 트랜지스터의 게이트 단자에 인가되는 게이트 전압의 구간에 따라 인가되는 게이트 전압의 간격을 달리하고 복수의 트랜지스터들에 대해 검사를 수행하여 검사 시간을 감축시킨 픽셀의 검사 방법을 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 픽셀의 검사 방법은 제1 전압 구간에서 테스트 패턴을 구성하는 트랜지스터의 게이트 단자에 제1 게이트 전압을 제1 전압 간격으로 인가하여 제1 드레인 전류를 측정하는 단계, 상기 제1 드레인 전류를 기초로 제1 게이트 전압-드레인 전류 그래프를 생성하는 단계, 상기 제1 전압 구간과 다른 제2 전압 구간에서 상기 트랜지스터의 상기 게이트 단자에 상기 제1 게이트 전압보다 작은 제2 게이트 전압을 상기 제1 전압 간격과 다른 제2 전압 간격으로 인가하여 제2 드레인 전류를 측정하는 단계, 상기 제2 드레인 전류를 기초로 제2 게이트 전압-드레인 전류 그래프를 생성하는 단계 및, 상기 제1 게이트 전압-드레인 전류 그래프 및 상기 제2 게이트 전압-드레인 전류 그래프를 기초로 상기 트랜지스터의 불량을 판단하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 드레인 전류는 상기 제2 드레인 전류와 서로 다를 수 있다.
일 실시예에 있어서, 상기 제1 드레인 전류는 상기 제2 드레인 전류보다 작을 수 있다.
일 실시예에 있어서, 상기 제1 전압 간격은 상기 제2 전압 간격보다 길 수 있다.
일 실시예에 있어서, 상기 제1 게이트 전압에 상응하는 상기 제1 드레인 전류가 저장된 룩업 테이블을 이용하여 상기 제1 전압 구간에서 측정된 상기 제1 드레인 전류 이외의 보상 드레인 전류가 결정될 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 픽셀의 검사 방법은 제1 전압 구간에서 테스트 패턴을 구성하는 트랜지스터의 게이트 단자에 제1 게이트 전압을 제1 전압 간격으로 인가하여 제1 드레인 전류를 측정하는 단계, 상기 제1 드레인 전류를 기초로 제1 게이트 전압-드레인 전류 그래프를 생성하는 단계, 상기 제1 전압 구간과 다른 제2 전압 구간에서 상기 트랜지스터의 상기 게이트 단자에 상기 제1 게이트 전압보다 작은 제2 게이트 전압을 제2 전압 간격으로 인가하여 제2 드레인 전류를 측정하는 단계, 상기 제2 드레인 전류를 기초로 제2 게이트 전압-드레인 전류 그래프를 생성하는 단계, 상기 제1 전압 구간 및 상기 제2 전압 구간과 다른 제3 전압 구간에서 상기 트랜지스터의 상기 게이트 단자에 상기 제2 게이트 전압보다 작은 제3 게이트 전압을 제3 전압 간격으로 인가하여 제3 드레인 전류를 측정하는 단계, 상기 제3 드레인 전류를 기초로 제3 게이트 전압-드레인 전류 그래프를 생성하는 단계 및 상기 제1 게이트 전압-드레인 전류 그래프, 상기 제2 게이트 전압-드레인 전류 그래프 및 상기 제3 게이트 전압-드레인 전류 그래프를 기초로 상기 트랜지스터의 불량을 판단하는 단계를 포함할 수 있다. 이 때, 상기 제1 전압 간격, 상기 제2 전압 간격 및 상기 제3 전압 간격 중 적어도 2이상은 다를 수 있다.
일 실시예에 있어서, 상기 제1 드레인 전류, 상기 제2 드레인 전류 및 상기 제3 드레인 전류는 서로 다를 수 있다.
일 실시예에 있어서, 상기 제1 드레인 전류는 상기 제2 드레인 전류보다 작을 수 있다.
일 실시예에 있어서, 상기 제2 드레인 전류는 상기 제3 드레인 전류보다 작을 수 있다.
일 실시예에 있어서, 상기 제1 전압 간격 및 상기 제2 전압 간격은 상기 제3 전압 간격보다 길 수 있다.
일 실시예에 있어서, 상기 제1 게이트 전압 및 상기 제2 게이트 전압에 상응하는 상기 제1 드레인 전류 및 상기 제2 드레인 전류가 저장된 룩업 테이블을 이용하여 상기 제1 전압 구간 및 상기 제2 전압 구간에서 측정된 상기 제1 드레인 전류 및 상기 제2 드레인 전류 이외의 보상 드레인 전류가 결정될 수 있다.
일 실시예에 있어서, 상기 제1 전압 간격은 상기 제2 전압 간격 및 제3 전압 간격보다 길 수 있다.
일 실시예에 있어서, 상기 제1 게이트 전압에 상응하는 상기 제1 드레인 전류가 저장된 룩업 테이블을 이용하여 상기 제1 전압 구간에서 측정된 상기 제1 드레인 전류 이외의 보상 드레인 전류가 결정될 수 있다.
본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 픽셀의 검사 방법은 제1 전압 구간에서 테스트 패턴을 구성하며 구동 전류를 생성하는 제1 트랜지스터, 데이터 전압을 전달하는 제2 트랜지스터 및 발광 소자를 초기화시키는 제3 트랜지스터 중 둘 이상을 결정하는 단계, 결정된 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터의 게이트 단자에 제1 게이트 전압을 제1 전압 간격으로 인가하여 제1 드레인 전류를 측정하는 단계, 상기 제1 드레인 전류를 기초로 제1 게이트 전압-드레인 전류 그래프를 생성하는 단계, 상기 제1 전압 구간과 다른 제2 전압 구간에서 결정된 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터의 상기 게이트 단자에 상기 제1 게이트 전압보다 작은 제2 게이트 전압을 제2 전압 간격으로 인가하여 제2 드레인 전류를 측정하는 단계, 상기 제2 드레인 전류를 기초로 제2 게이트 전압-드레인 전류 그래프를 생성하는 단계, 상기 제1 전압 구간 및 상기 제2 전압 구간과 다른 제3 전압 구간에서 결정된 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터의 상기 게이트 단자에 상기 제2 게이트 전압보다 작은 제3 게이트 전압을 제3 전압 간격으로 인가하여 제3 드레인 전류를 측정하는 단계, 상기 제3 드레인 전류를 기초로 제3 게이트 전압-드레인 전류 그래프를 생성하는 단계 및 상기 제1 게이트 전압-드레인 전류 그래프, 상기 제2 게이트 전압-드레인 전류 그래프 및 상기 제3 게이트 전압-드레인 전류 그래프를 기초로 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터의 불량을 판단하는 단계를 포함할 수 있다. 이 때, 상기 제1 전압 간격, 상기 제2 전압 간격 및 상기 제3 전압 간격 중 적어도 2이상은 다를 수 있다.
일 실시예에 있어서, 상기 제1 드레인 전류, 상기 제2 드레인 전류 및 상기 제3 드레인 전류는 서로 다를 수 있다.
일 실시예에 있어서, 상기 제1 드레인 전류는 상기 제2 드레인 전류보다 작고, 상기 제2 드레인 전류는 상기 제3 드레인 전류보다 작을 수 있다.
일 실시예에 있어서, 상기 제1 전압 간격 및 상기 제2 전압 간격은 상기 제3 전압 간격보다 길 수 있다.
일 실시예에 있어서, 상기 제1 게이트 전압 및 상기 제2 게이트 전압에 상응하는 상기 제1 드레인 전류 및 상기 제2 드레인 전류가 저장된 룩업 테이블을 이용하여 상기 제1 전압 구간 및 상기 제2 전압 구간에서 측정된 상기 제1 드레인 전류 및 상기 제2 드레인 전류 이외의 보상 드레인 전류가 결정될 수 있다.
일 실시예에 있어서, 상기 제1 전압 간격은 상기 제2 전압 간격 및 제3 간격보다 큰 것을 특징으로 하는 픽셀의 검사 방법.
일 실시예에 있어서, 상기 제1 게이트 전압에 상응하는 상기 제1 드레인 전류가 저장된 룩업 테이블을 이용하여 상기 제1 전압 구간에서 측정된 상기 제1 드레인 전류 이외의 보상 드레인 전류가 결정될 수 있다.
본 발명의 실시예들에 따른 픽셀의 검사 방법은 테스트 트랜지스터의 게이트 단자에 인가되는 게이트 전압의 구간을 복수의 구간들로 나누고, 복수의 구간들 각각에 따라 테스트 트랜지스터의 게이트 단자에 게이트 전압을 차등 간격으로 인가하여 검사 시간을 단축할 수 있다.
또한, 본 발명의 실시예들에 따른 픽셀의 검사 방법은 게이트 전압에 상응하는 드레인 전류가 저장된 룩업 테이블을 이용하여, 테스트 트랜지스터의 게이트 단자에 게이트 전압을 차등 간격으로 인가하여 측정된 드레인 전류 이외의 보상 드레인 전류를 결정할 수 있고, 복수의 트랜지스터들을 동시에 검사하여 검사 시간을 단축시킬 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함된 픽셀의 일 예를 나타내는 회로도이다.
도 3은 도 1의 픽셀을 검사하기 위한 도 1의 테스트 패턴의 회로의 일 예를 나타내는 회로도이다.
도 4는 도 1의 픽셀에 대한 검사 방법의 일 예를 나타내는 순서도이다.
도 5는 도 4의 검사 방법에 의해 생성된 게이트 전압-드레인 전류 그래프의 일 예이다.
도 6은 도 1의 픽셀에 대한 검사 방법의 다른 예를 나타내는 순서도이다.
도 7은 도 6의 검사 방법에 의해 생성된 게이트 전압-드레인 전류 그래프의 일 예이다.
도 8은 도 1의 픽셀에 대한 검사 방법의 또 다른 예를 나타내는 순서도이다.
도 9는 도 8의 검사 방법에 의해 생성된 게이트 전압-드레인 전류 그래프의 일 예이다.
도 10은 도 8의 검사 방법에 의해 생성된 게이트 전압-드레인 전류 그래프의 다른 예이다.
도 11은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 12는 도 11의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(10)는 표시 패널(100) 및 표시 패널 구동부(600)를 포함한다. 표시 패널 구동부(600)는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함할 수 있다.
예를 들어, 구동 제어부(200) 및 데이터 구동부(500)는 일체로 형성될 수 있다. 예를 들어, 구동 제어부(200), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)는 일체로 형성될 수 있다. 적어도 구동 제어부(200) 및 데이터 구동부(500)가 일체로 형성된 구동 모듈은 타이밍 컨트롤러 임베디드 데이터 구동부(Timing Controller Embedded Data Driver, TED)로 명명될 수 있다.
표시 패널(100)은 영상을 표시하는 표시부(AA) 및 표시부(AA)에 이웃하여 배치되는 주변부(PA)를 포함할 수 있다.
예를 들어, 표시 패널(100)은 유기 발광 다이오드를 포함하는 유기 발광 다이오드 표시 패널일 수 있다. 다른 예를 들어, 표시 패널(100)은 유기 발광 다이오드 및 퀀텀-닷 컬러필터를 포함하는 퀀텀-닷 유기 발광 다이오드 표시 패널일 수 있다. 또 다른 예를 들어, 표시 패널(100)은 나노 발광 다이오드 및 퀀텀-닷 컬러필터를 포함하는 퀀텀-닷 나노 발광 다이오드 표시 패널일 수 있다. 또 다른 예를 들어, 표시 패널(100)은 액정층을 포함하는 액정 표시 패널일 수도 있다.
표시 패널(100)에서 표시부(AA) 이외의 영역에 테스트 패턴(700)를 포함할 수 있다. 테스트 패턴(700)은 표시 장치(10)의 제조 공정 중 표시 패널(100)의 픽셀(P)을 검사하려는 목적으로 주변부(PA)에 형성될 수 있다.
표시 패널(100)의 픽셀(P)을 검사하기 위해 외부의 장치인 픽셀의 검사 장치(800)가 사용될 수 있다.
표시 패널(100)은 게이트 라인들(GL), 데이터 라인들(DL) 및 게이트 라인들(GL)과 데이터 라인들(DL)에 전기적으로 연결된 픽셀들(P)을 포함한다. 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 데이터 라인들(DL)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다.
한편, 표시 패널(100)은 픽셀들(P)에 연결되는 센싱 라인들(SL)을 더 포함할 수 있다. 센싱 라인들(SL)은 제2 방향(D2)으로 연장될 수 있다.
일 실시예에서, 표시 패널 구동부(600)는 표시 패널(100)의 픽셀들(P)로부터 센싱 라인들(SL)을 통해 센싱 신호를 수신하는 센싱부를 포함할 수 있다. 센싱부는 데이터 구동부(500) 내에 배치될 수 있다. 데이터 구동부(500)가 데이터 구동 집적 회로(integrated circuit; IC)의 형태를 갖는 경우, 센싱부는 데이터 구동 IC 내에 배치될 수 있다. 다른 실시예에서, 센싱부는 데이터 구동부(500)와 독립적으로 형성될 수 있다.
구동 제어부(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신할 수 있다. 예를 들어, 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 실시예에 따라, 입력 영상 데이터(IMG)는 백색 영상 데이터를 더 포함할 수 있다. 다른 예를 들어, 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
구동 제어부(200)는 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)에 기초하여 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)에 기초하여 게이트 구동부(300)의 동작을 제어하기 위한 제1 제어 신호(CONT1)를 생성하여 게이트 구동부(300)에 출력할 수 있다. 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)에 기초하여 데이터 구동부(500)의 동작을 제어하기 위한 제2 제어 신호(CONT2)를 생성하여 데이터 구동부(500)에 출력한다. 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
구동 제어부(200)는 입력 영상 데이터(IMG)에 기초하여 데이터 신호(DATA)를 생성할 수 있다. 구동 제어부(200)는 데이터 신호(DATA)를 데이터 구동부(500)에 출력할 수 있다. 구동 제어부(200)는 입력 제어 신호(CONT)에 기초하여 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 제3 제어 신호(CONT3)를 생성하여 감마 기준 전압 생성부(400)에 출력할 수 있다.
또한, 구동 제어부(200)는 센싱 라인(SL)을 통해 센싱된 센싱 신호를 기초로 데이터 신호(DATA)를 보상할 수 있다.
게이트 구동부(300)는 구동 제어부(200)로부터 입력받은 제1 제어 신호(CONT1)에 응답하여 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성할 수 있다. 게이트 구동부(300)는 게이트 신호들을 게이트 라인들(GL)에 출력할 수 있다. 예를 들어, 게이트 구동부(300)는 게이트 신호들을 게이트 라인들(GL)에 순차적으로 출력할 수 있다.
일 실시예에서, 게이트 구동부(300)는 센싱 모드에서 센싱 대상 게이트 라인에 게이트 신호를 출력할 수 있다.
일 실시예에서, 게이트 구동부(300)는 표시 패널의 주변부(PA) 상에 집적될 수 있다.
감마 기준 전압 생성부(400)는 구동 제어부(200)로부터 입력받은 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성할 수 있다. 감마 기준 전압 생성부(400)는 감마 기준 전압(VGREF)을 데이터 구동부(500)에 제공할 수 있다. 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖을 수 있다.
일 실시예에서, 감마 기준 전압 생성부(400)는 구동 제어부(200) 내에 배치되거나 또는 데이터 구동부(500) 내에 배치될 수 있다.
데이터 구동부(500)는 구동 제어부(200)로부터 제2 제어 신호(CONT2) 및 데이터 신호(DATA)를 입력받고, 감마 기준 전압 생성부(400)로부터 감마 기준 전압(VGREF)을 입력받을 수 있다. 데이터 구동부(500)는 데이터 신호(DATA)를 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환할 수 있다. 데이터 구동부(500)는 데이터 전압을 데이터 라인(DL)에 출력할 수 있다.
도 2는 도 1의 표시 장치에 포함된 픽셀의 일 예를 나타내는 회로도의 일 예이다.
도 1 및 도 2를 참조하면, 픽셀(P)은 제1 전원 전압(ELVDD)과 제2 전원 전압(ELVSS) 사이에서 제1 노드(N1)의 전압(즉, 저장 캐패시터(CS)에 저장된 데이터 신호(DATA))에 상응하는 구동 전류를 발광 소자(EE)로 흐르게 하는 제1 픽셀 트랜지스터(PT1), 제1 신호(S1)에 응답하여 데이터 전압(VDATA)을 제1 노드(N1)에 전달하는 제2 픽셀 트랜지스터(PT2), 제2 신호(S2)에 응답하여 제2 노드(N2)의 전압을 센싱 노드로 출력하는 제3 픽셀 트랜지스터(PT3), 제1 노드(N1)와 제2 노드(N2) 사이에 연결되는 저장 캐패시터(CS) 및 제2 노드(N2)에 연결되는 제1 전극 및 제2 전원 전압(ELVSS)이 인가되는 제2 전극을 포함하는 발광 소자(EE)를 포함할 수 있다.
여기서, 제2 전원 전압(ELVSS)은 제1 전원 전압(ELVDD)보다 작을 수 있다. 예를 들어, 발광 소자(EE)는 유기 발광 다이오드일 수 있다.
표시 장치(10)는 센싱 초기화 전압(VSIN)을 센싱 라인(SL)에 인가하는 초기화 스위치(SW)를 더 포함할 수 있다. 초기화 스위치(SW)는 제3 신호(S3)에 기초하여 턴 온 및 턴 오프될 수 있다. 예를 들어, 초기화 스위치(SW)는 표시 패널(100) 상에 배치될 수도 있고, 센싱부 내에 배치될 수도 있다.
도 2에 도시된 바와 같이, 제1 픽셀 트랜지스터(PT1), 제2 픽셀 트랜지스터(PT2), 및 제3 픽셀 트랜지스터(PT3)는 피모스(p-channel metal oxide semiconductor; PMOS) 트랜지스터일 수 있다. 다만, 픽셀(P)에 포함된 트랜지스터의 종류가 그에 한정되지는 않는다. 예를 들어, 제1 픽셀 트랜지스터(PT1), 제2 픽셀 트랜지스터(PT2) 및 제3 픽셀 트랜지스터(PT3)는 엔모스(n-channel metal oxide semiconductor; NMOS) 트랜지스터일 수 있다.
도 3은 도 1의 픽셀을 검사하기 위한 도 1의 테스트 패턴의 회로의 일 예를 나타내는 회로도이다.
도 1 내지 도 3을 참조하면, 테스트 패턴(700)에는 제1 테스트 트랜지스터(TT1), 제2 테스트 트랜지스터(TT2) 및 제3 테스트 트랜지스터(TT3)가 형성될 수 있다.
제1 테스트 트랜지스터(TT1)는 픽셀들(P) 각각의 제1 픽셀 트랜지스터(PT1)의 특성을 검사하기 위한 트랜지스터이고, 제2 테스트 트랜지스터(TT2)는 픽셀들(P) 각각의 제2 픽셀 트랜지스터(PT2)의 특성을 검사하기 위한 트랜지스터이며, 제3 테스트 트랜지스터(TT3)는 픽셀들(P) 각각의 제3 픽셀 트랜지스터(PT3)의 특성을 검사하기 위한 트랜지스터이다.
이러한 검사는 표시 장치(10)의 제조 공정 중 수행되며, 픽셀들(P)과 테스트 패턴(700)은 동일한 조건에서 동시에 제조될 수 있고, 테스트 패턴(700)은 픽셀들(P)과 실질적으로 동일하며 픽셀들(P)을 단순화한 형태일 수 있다. 따라서 제1 테스트 트랜지스터(TT1), 제2 테스트 트랜지스터(TT2) 및 제3 테스트 트랜지스터(TT3)는 제1 픽셀 트랜지스터(PT1), 제2 픽셀 트랜지스터(T2) 및 제3 픽셀 트랜지스터(PT3) 각각과 실질적으로 동일할 수 있다.
테스트 패턴(700)에서 제1 테스트 트랜지스터들(TT1), 제2 테스트 트랜지스터들(TT2) 및 제3 테스트 트랜지스터들(TT3)은 반복적으로 배치될 수 있다.
제1 테스트 트랜지스터들(TT1), 제2 테스트 트랜지스터들(TT2) 및 제3 테스트 트랜지스터들(TT3)의 게이트 단자는 게이트 라인(GL)과 연결될 수 있다. 제1 테스트 트랜지스터들(TT1), 제2 테스트 트랜지스터들(TT2) 및 제3 테스트 트랜지스터들(TT3)의 게이트 단자에 게이트 전압(Vg)이 인가됨으로써, 픽셀의 검사 장치(800)는 제1 테스트 트랜지스터들(TT1), 제2 테스트 트랜지스터들(TT2) 및 제3 테스트 트랜지스터들(TT3)의 드레인 전류(Id)를 측정할 수 있다.
픽셀의 검사 장치(800)는 측정된 드레인 전류(Id)를 기초로 게이트 전압-드레인 전류 그래프를 생성할 수 있다. 픽셀의 검사 장치(800)는 게이트 전압-드레인 전류 그래프를 기초로 제1 픽셀 트랜지스터(PT1), 제2 픽셀 트랜지스터(PT2) 및 제3 픽셀 트랜지스터(PT3)의 특성을 파악하여 제1 픽셀 트랜지스터(PT1), 제2 픽셀 트랜지스터(PT2) 및 제3 픽셀 트랜지스터(PT3)의 불량을 검출할 수 있다.
구체적으로, 게이트 전압-드레인 전류 그래프를 통해 픽셀 트랜지스터의 문턱전압(Vth), 전자 이동도(mobility) 및 S-factor(sf)가 산출될 수 있다. 문턱전압, 전자 이동도 및 S-factor 각각이 픽셀 트랜지스터의 불량을 판단하기 위한 기준 범위들을 벗어나는 경우 픽셀 트랜지스터는 불량일 수 있다.
한편, 디스플레이는 점차 고해상도화되고 새로운 기술이 적용되며 표시 패널(100)의 구조가 점점 더 복잡해지고 있다. 이에 따라, 표시 장치(10)의 검사를 수행할 경우 노이즈가 증가할 수 있다. 노이즈의 증가에 따라 노이즈 필터링 과정의 시간을 증가하여 전체적으로 검사 시간이 증가하는 문제가 발생할 수 있다.
이러한 문제를 해결하기 위해, 일 실시예에 있어서, 노이즈 필터링 과정의 시간을 줄일 수 있는 픽셀의 검사 방법이 필요하다. 픽셀의 검사 방법은 픽셀의 검사 장치(800)에 의해 수행될 수 있다.
도 4는 도 1의 픽셀에 대한 검사 방법의 일 예를 나타내는 순서도이고, 도 5는 도 4의 검사 방법에 의해 생성된 게이트 전압-드레인 전류 그래프의 일 예이다.
도 1 내지 도 5를 참조하면, 픽셀의 검사 방법은 제1 전압 구간(SV1)에서 테스트 패턴(700)을 구성하는 트랜지스터의 게이트 단자에 제1 게이트 전압(Vg1)을 제1 전압 간격(IV1)으로 인가하여 제1 드레인 전류(Id1)를 측정(S110)할 수 있다. 픽셀의 검사 방법은 제1 드레인 전류(Id1)를 기초로 제1 게이트 전압-드레인 전류 그래프(G1)를 생성(S120)할 수 있다. 픽셀의 검사 방법은 제1 전압 구간과 다른 제2 전압 구간(SV2)에서 트랜지스터의 게이트 단자에 제1 게이트 전압(Vg1)보다 작은 제2 게이트 전압(Vg2)을 제1 전압 간격(IV1)과 다른 제2 전압 간격(IV2)으로 인가하여 제2 드레인 전류(Id2)를 측정(S130)할 수 있다. 픽셀의 검사 방법은 제2 드레인 전류(Id2)를 기초로 제2 게이트 전압-드레인 전류 그래프(G2)를 생성(S140)할 수 있다. 픽셀의 검사 방법은 제1 게이트 전압-드레인 전류 그래프(G1) 및 제2 게이트 전압-드레인 전류 그래프(G2)를 기초로 트랜지스터의 불량을 판단(S150)할 수 있다.
픽셀의 검사 방법은 제1 전압 구간(SV1)에서 테스트 패턴(700)을 구성하는 트랜지스터의 게이트 단자에 제1 게이트 전압(Vg1)을 제1 전압 간격(IV1)으로 인가하여 제1 드레인 전류(Id1)를 측정(S110)할 수 있다. 픽셀의 검사 방법은 제1 드레인 전류(Id1)를 기초로 제1 게이트 전압-드레인 전류 그래프(G1)를 생성(S120)할 수 있다.
구체적으로, 픽셀의 검사 장치(800)는 픽셀 트랜지스터의 특성을 검사하기 위해 제1 전압 구간(SV1)에서 테스트 트랜지스터의 게이트 단자에 제1 게이트 전압(Vg1)을 제1 전압 간격(IV1)으로 인가하여 제1 드레인 전류(Id1)를 측정할 수 있다.
제1 전압 구간(SV1)은 테스트 트랜지스터의 제1 드레인 전류(Id1)를 측정하기 위한 구간으로, 제1 전압 구간(SV1)에서의 제1 드레인 전류(Id1)는 저전류일 수 있다.
제1 게이트 전압(Vg1)은 제1 전압 구간(SV1)에서 테스트 트랜지스터의 게이트 단자에 인가되는 전압일 수 있다.
제1 전압 간격(IV1)은 테스트 트랜지스터의 게이트 단자에 제1 게이트 전압(Vg1)이 인가되는 전압 간격일 수 있다.
제1 전압 구간(SV1)은 저전류 구간일 수 있다. 저전류 구간의 경우, 픽셀의 검사 장치(800)가 테스트 트랜지스터의 제1 드레인 전류(Id1)를 측정할 시 노이즈가 많을 수 있다.
예를 들어, 드레인 전류(Id)가 1.00E-06A이상인 고전류 구간과 드레인 전류(Id)가 1.00E-10A미만인 저전류 구간 모두에서 픽셀의 검사 장치(800)의 검사 오차가 1.00E-11A로 일정하다면, 오차의 비율은 드레인 전류(Id)가 고전류 구간보다 드레인 전류(Id)가 저전류 구간에서 더 클 수 있다. 또한 테스트 트랜지스터의 게이트 단자에 인가하는 게이트 전압(Vg)의 간격이 작아 동일한 시간 동안 드레인 전류(Id)의 측정 횟수가 증가한다면 노이즈가 증가할 수 있다. 그러므로 드레인 전류(Id)가 저전류 구간인 제1 전압 구간(SV1)에서 테스트 트랜지스터의 게이트 단자에 인가되는 제1 게이트 전압(Vg1)의 간격이 작다면 노이즈를 제거하기 위한 노이즈 필터링 과정의 시간이 길 수 있다.
이러한 문제를 해결하기 위해, 일 실시예에 있어서, 제1 게이트 전압(Vg1)이 인가되는 간격인 제1 전압 간격(IV1)을 길게 할 수 있다.
예를 들어, 게이트 구동부(300)는 제1 픽셀 트랜지스터(PT1)의 특성을 검사하기 위하여 제1 테스트 트랜지스터(TT1)의 게이트 단자에 제1 게이트 전압(Vg1)을 인가하여 제1 드레인 전류(Id1)를 측정할 수 있다. 제1 전압 구간(SV1)의 제1 게이트 전압(Vg1)은 0V 내지 8V일 수 있다. 이 경우, 제1 드레인 전류(Id1)는 1.00E-10A 이하로써 저전류일 수 있다. 따라서 픽셀의 검사 장치(800)가 제1 테스트 트랜지스터(TT1)의 제1 드레인 전류(Id1)를 측정할 경우 노이즈가 많을 수 있다. 제1 테스트 트랜지스터(TT1)의 게이트 단자에 제1 게이트 전압(Vg1)을 8V에서 0.25V씩 감소하여 인가하는 경우는 8V에서 1.00V씩 감소하여 인가하는 경우보다 노이즈가 많을 수 있다. 이에 따라, 8V에서 0.25V씩 감소하여 인가하는 경우는 8.00V에서 1.00V씩 감소하여 인가하는 경우보다 노이즈 필터링 과정의 시간이 더 길 수 있다. 노이즈 필터링 과정의 시간을 감소하기 위해, 제1 전압 간격(IV1)은 0.25V가 아닌 1.00V일 수 있다. 제1 전압 간격(IV1)이 1.00V일 경우, 제1 전압 간격(IV1)이 0.25V일 때보다 측정 횟수가 감소하기 때문에 감지되는 노이즈가 감소할 수 있다.
일 실시예에서, 제1 게이트 전압(Vg1)에 상응하는 제1 드레인 전류(Id1)가 저장된 룩업 테이블(Lookup Table; LUT)을 이용하여 제1 전압 구간(SV1)에서 측정된 제1 드레인 전류(Id1) 이외의 보상 드레인 전류가 결정될 수 있다.
룩업 테이블(LUT)은 복수의 게이트 전압들(Vg)에 각각 상응하는 복수의 드레인 전류들(Id)을 저장할 수 있다. 여기서, 룩업 테이블(LUT)은 제1 픽셀 트랜지스터(PT1), 제2 픽셀 트랜지스터(PT2) 및 제3 픽셀 트랜지스터(PT3)의 복수의 게이트 전압들(Vg)에 각각 상응하는 복수의 드레인 전류들(Id)을 저장할 수 있다. 일 실시예에서, 룩업 테이블(LUT)에 저장된 복수의 드레인 전류들(Id)의 수치들은 표시 장치(10)에 대하여 실험을 통하여 획득된 수치들일 수 있고, 임의로 결정된 수치들일 수 있다.
예를 들어, 노이즈 필터링 과정의 시간을 감소하기 위해, 0V 내지 8V인 제1 전압 구간(SV1)에서 제1 전압 간격(IV1)은 0.25V가 아닌 1.00V일 수 있다. 제1 테스트 트랜지스터(TT1)의 게이트 단자에 인가되는 제1 게이트 전압(Vg1)은 1.00V씩 감소하여, 8V, 7V 및 6V가 측정된 수치의 일부일 수 있다. 이 경우, 제1 테스트 트랜지스터(TT1)의 게이트 단자에 인가되는 제1 게이트 전압(Vg1)은 7.75V, 7.50V 및 7.25V이 아닐 수 있다. 7.75V, 7.50V 및 7.25V에 상응하는 제1 드레인 전류(Id1)를 결정하기 위해, 룩업 테이블(LUT)을 이용하여 보상 드레인 전류가 결정될 수 있다.
이와 같이, 측정된 제1 드레인 전류(Id1)와 룩업 테이블(LUT)를 이용하여 결정된 보상 드레인 전류를 기초로 제1 게이트 전압-드레인 전류 그래프(G1)가 생성될 수 있다.
픽셀의 검사 방법은 제1 전압 구간(SV1)과 다른 제2 전압 구간(SV2)에서 트랜지스터의 게이트 단자에 제1 게이트 전압(Vg1)보다 작은 제2 게이트 전압(Vg2)을 제1 전압 간격(IV1)과 다른 제2 전압 간격(IV2)으로 인가하여 제2 드레인 전류(Id2)를 측정(S130)할 수 있다. 픽셀의 검사 방법은 제2 드레인 전류(Id2)를 기초로 제2 게이트 전압-드레인 전류 그래프(G2)를 생성(S140)할 수 있다.
구체적으로, 픽셀의 검사 장치(800)는 픽셀 트랜지스터의 특성을 검사하기 위해 제1 전압 구간(SV1)과 다른 제2 전압 구간(SV2)에서 테스트 트랜지스터의 게이트 단자에 제1 게이트 전압(Vg1)보다 작은 제2 게이트 전압(Vg2)을 제1 전압 간격(IV1)과 다른 제2 전압 간격(IV2)으로 인가하여 제2 드레인 전류(Id2)를 측정할 수 있다.
제2 전압 구간(SV2)은 테스트 트랜지스터의 제2 드레인 전류(Id2)를 측정하기 위한 구간으로, 제2 전압 구간(SV2)은 고전류 구간일 수 있다.
제2 게이트 전압(Vg2)은 제2 전압 구간(SV2)에서 테스트 트랜지스터의 게이트 단자에 인가되는 전압일 수 있다.
제2 전압 간격(IV2)은 테스트 트랜지스터의 게이트 단자에 제2 게이트 전압(Vg2)이 인가되는 전압 간격일 수 있다.
제2 드레인 전류(Id2)는 제1 드레인 전류(Id1)와 서로 다를 수 있다. 제1 드레인 전류(Id1)는 제2 드레인 전류(Id2)보다 작을 수 있다.
구체적으로, 제2 전압 구간(SV2)은 고전류 구간일 수 있다. 따라서 고전류 구간의 경우, 픽셀의 검사 장치(800)가 테스트 트랜지스터의 제1 드레인 전류(Id1)를 측정할 시 노이즈가 적을 수 있다. 따라서 제2 전압 구간(SV2)에서는 제1 전압 구간(SV1)에서보다 노이즈를 제거하기 위한 노이즈 필터링 과정의 시간이 상대적으로 짧을 수 있다.
일 실시예에 따라서, 제2 전압 간격(IV2)은 제1 전압 간격(IV1)과 다를 수 있다. 구체적으로, 제2 전압 간격(IV2)은 제1 전압 간격(IV1)보다 짧을 수 있다.
예를 들어, 제1 픽셀 트랜지스터(PT1)의 특성을 검사하기 위하여 제1 테스트 트랜지스터(TT1)의 게이트 단자에 제2 게이트 전압(Vg2)이 인가되어 제2 드레인 전류(Id2)가 측정될 수 있다. 제2 게이트 전압(Vg2)은 -12V 내지 0V일 수 있다. 이 경우, 제2 드레인 전류(Id2)는 1.00E-06A 이상의 비율이 제1 드레인 전류(Id1)보다 상대적으로 높을 수 있다. 따라서 픽셀의 검사 장치(800)가 제1 테스트 트랜지스터(TT1)의 제2 드레인 전류(Id2)를 측정할 경우, 제2 전압 구간(SV2)에서 제1 테스트 트랜지스터(TT1)의 게이트 단자에 제2 게이트 전압(Vg2)을 0.00V에서 0.25V씩 감소하여 인가하더라도, 노이즈는 저전류 구간인 제1 전압 구간(SV1)보다 고전류 구간인 제2 전압 구간(SV2)에서 상대적으로 적을 수 있다. 노이즈 필터링 과정의 시간이 제1 전압 구간(SV1)에서보다 제2 전압 구간(SV2)에서 짧을 수 있다. 따라서 제2 전압 간격(IV2)은 제1 전압 간격(IV1)보다 짧을 수 있다.
이와 같이, 측정된 제2 드레인 전류(Id2)를 기초로 제2 게이트 전압-드레인 전류 그래프(G2)가 생성될 수 있다.
픽셀의 검사 방법은 제1 게이트 전압-드레인 전류 그래프(G1) 및 제2 게이트 전압-드레인 전류 그래프(G2)를 기초로 트랜지스터의 불량을 판단(S150)할 수 있다.
게이트 전압-드레인 전류 그래프는 제1 게이트 전압-드레인 전류 그래프(G1) 및 제2 게이트 전압-드레인 전류 그래프(G2)를 포함할 수 있다. 게이트 전압-드레인 전류 그래프를 통해 픽셀 트랜지스터의 문턱전압(Vth), 전자 이동도(mobility) 및 S-factor(sf)가 산출될 수 있다. 문턱전압, 전자 이동도 및 S-factor 각각이 픽셀 트랜지스터의 불량을 판단하기 위한 기준 범위들을 벗어나는 경우 픽셀 트랜지스터는 불량일 수 있다.
도 6은 도 1의 픽셀에 대한 검사 방법의 다른 예를 나타내는 순서도이고, 도 7은 도 6의 검사 방법에 의해 생성된 게이트 전압-드레인 전류 그래프의 일 예이다. 도 1 내지 도 3 및 도 6 내지 도 7을 참조하면, 픽셀의 검사 방법은 제1 전압 구간(SV1)에서 테스트 패턴(700)을 구성하는 트랜지스터의 게이트 단자에 제1 게이트 전압(Vg1)을 제1 전압 간격(IV1)으로 인가하여 제1 드레인 전류(Id1)를 측정(S210)할 수 있다. 픽셀의 검사 방법은 제1 드레인 전류(Id1)를 기초로 제1 게이트 전압-드레인 전류 그래프(G1)가 생성(S220)할 수 있다. 픽셀의 검사 방법은 제1 전압 구간(SV1)과 다른 제2 전압 구간(SV2)에서 트랜지스터의 게이트 단자에 제1 게이트 전압(Vg1)보다 작은 제2 게이트 전압(Vg2)을 제2 전압 간격(IV2)으로 인가하여 제2 드레인 전류(Id2)를 측정(S230)할 수 있다. 픽셀의 검사 방법은 제2 드레인 전류(Id2)를 기초로 제2 게이트 전압-드레인 전류 그래프(G2)를 생성(S240)할 수 있다. 픽셀의 검사 방법은 제1 전압 구간(SV1) 및 제2전압 구간(SV2)과 다른 제3 전압 구간(SV3)에서 트랜지스터의 게이트 단자에 제2 게이트 전압(Vg2)보다 작은 제3 게이트 전압(Vg3)을 제3 전압 간격(IV3)으로 인가하여 제3 드레인 전류(Id3)를 측정(S250)할 수 있다. 픽셀의 검사 방법은 제3 드레인 전류(Id3)를 기초로 제3 게이트 전압-드레인 전류 그래프(G3)를 생성(S260)할 수 있다. 픽셀의 검사 방법은 제1 게이트 전압-드레인 전류 그래프(G1), 제2 게이트 전압-드레인 전류 그래프(G2) 및 제3 게이트 전압-드레인 전류 그래프(G3)를 기초로 트랜지스터의 불량을 판단(S270)할 수 있다. 이 때, 제1 전압 간격(IV1), 제2 전압 간격(IV2) 및 제3 전압 간격(IV3) 중 적어도 2이상은 다를 수 있다.
픽셀의 검사 방법은 제1 전압 구간(SV1)에서 테스트 패턴(700)을 구성하는 트랜지스터의 게이트 단자에 제1 게이트 전압(Vg1)을 제1 전압 간격(IV1)으로 인가하여 제1 드레인 전류(Id1)를 측정(S210)할 수 있다. 픽셀의 검사 방법은 제1 드레인 전류(Id1)를 기초로 제1 게이트 전압-드레인 전류 그래프(G1)가 생성(S220)할 수 있다.
구체적으로, 픽셀의 검사 장치(800)는 픽셀 트랜지스터의 특성을 검사하기 위해 제1 전압 구간(SV1)에서 테스트 트랜지스터의 게이트 단자에 제1 게이트 전압(Vg1)을 제1 전압 간격(IV1)으로 인가하여 제1 드레인 전류(Id1)를 측정할 수 있다.
제1 전압 구간(SV1)은 테스트 트랜지스터의 제1 드레인 전류(Id1)를 측정하기 위한 구간으로, 제1 전압 구간(SV1)에서의 제1 드레인 전류(Id1)는 저전류 구간일 수 있다.
제1 게이트 전압(Vg1)은 제1 전압 구간(SV1)에서 테스트 트랜지스터의 게이트 단자에 인가되는 전압일 수 있다.
제1 전압 간격(IV1)은 테스트 트랜지스터의 게이트 단자에 제1 게이트 전압(Vg1)이 인가되는 전압 간격일 수 있다.
제1 전압 구간(SV1)에서의 제1 드레인 전류(Id1)는 저전류일 수 있다. 저전류 구간의 경우, 픽셀의 검사 장치(800)가 테스트 트랜지스터의 제1 드레인 전류(Id1)를 측정할 시 노이즈가 많을 수 있다.
제1 전압 구간(SV1)은 저전류 구간일 수 있다. 저전류 구간의 경우, 픽셀의 검사 장치(800)가 테스트 트랜지스터의 제1 드레인 전류(Id1)를 측정할 경우 노이즈가 많을 수 있다. 따라서 노이즈를 제거하기 위한 노이즈 필터링 과정의 시간이 길 수 있다.
이러한 문제를 해결하기 위해, 일 실시예에 있어서, 제1 전압 간격(IV1)은 제2 전압 간격(IV2) 및 제3 전압 간격(IV3)보다 길 수 있다.
예를 들어, 제1 게이트 전압(Vg1)은 0V 내지 8V일 수 있다. 이 경우, 제1 드레인 전류(Id1)는 1.00E-10A 이하로써 저전류일 수 있으며 이러한 저전류의 비율은 제1 전압 구간(SV1)의 경우가 제2 전압 구간(SV2) 및 제3 전압 구간(SV3)보다 높을 수 있다. 따라서 검사 장치가 제1 테스트 트랜지스터(TT1)의 제1 드레인 전류(Id1)를 측정할 경우 노이즈가 많을 수 있다. 이에 따라, 노이즈 필터링 과정의 시간이 길 수 있다.
이러한 문제를 해결하기 위해, 일 실시예에 있어서, 제1 전압 간격(IV1)이 1.00V일 경우, 제1 전압 간격(IV1)이 0.25V일 때보다 측정 횟수가 감소하기 때문에 감지되는 노이즈가 감소할 수 있다.
일 실시예에 따르면, 제1 게이트 전압(Vg1)에 상응하는 제1 드레인 전류(Id1)가 저장된 룩업 테이블(LUT)을 이용하여 제1 전압 구간(SV1)에서 측정된 제1 드레인 전류(Id1) 이외의 보상 드레인 전류가 결정될 수 있다.
이와 같이, 측정된 제1 드레인 전류(Id1)와 룩업 테이블(LUT)를 이용하여 결정된 보상 드레인 전류를 기초로 제1 게이트 전압-드레인 전류 그래프(G1)가 생성될 수 있다.
픽셀의 검사 방법은 제1 전압 구간(SV1)과 다른 제2 전압 구간(SV2)에서 트랜지스터의 게이트 단자에 제1 게이트 전압(Vg1)보다 작은 제2 게이트 전압(Vg2)을 제2 전압 간격(IV2)으로 인가하여 제2 드레인 전류(Id2)를 측정(S230)할 수 있다. 픽셀의 검사 방법은 제2 드레인 전류(Id2)를 기초로 제2 게이트 전압-드레인 전류 그래프(G2)를 생성(S240)할 수 있다.
제2 전압 구간(SV2)은 제1 전압 구간(SV1)와 마찬가지로 저전류 구간의 비중이 높을 수 있다. 따라서 픽셀의 검사 장치(800)가 테스트 트랜지스터의 제2 드레인 전류(Id2)를 측정할 경우 노이즈가 많을 수 있다. 따라서 노이즈를 제거하기 위한 노이즈 필터링 과정의 시간이 길 수 있다.
이러한 문제를 해결하기 위해, 일 실시예에 있어서, 제1 전압 간격(IV1) 및 제2 전압 간격(IV2)은 제3 전압 간격(IV3)보다 길 수 있다.
예를 들어, 제2 전압 구간(SV2)은 -6V 내지 0V일 수 있다. 제1 전압 간격(IV1) 및 제2 전압 간격(IV2)이 1.00V일 경우, 제1 전압 간격(IV1) 및 제2 전압 간격(IV2)이 0.25V일 때보다 측정 횟수가 감소하기 때문에 감지되는 노이즈가 감소할 수 있다.
일 실시예에 따르면, 제1 게이트 전압(Vg1) 및 제2 게이트 전압(Vg2)에 상응하는 제1 드레인 전류(Id1) 및 제2 드레인 전류(Id2)가 저장된 룩업 테이블(LUT)을 이용하여 제1 전압 구간(SV1) 및 제2 전압 구간(SV2)에서 측정된 제1 드레인 전류(Id1) 및 제2 드레인 전류(Id2) 이외의 보상 드레인 전류가 결정될 수 있다.
이와 같이, 측정된 제1 드레인 전류(Id1) 및 제2 드레인 전류(Id2)와 룩업 테이블(LUT)를 이용하여 결정된 보상 드레인 전류를 기초로 제1 게이트 전압-드레인 전류 그래프(G1) 및 제2 게이트 전압-드레인 전류 그래프(G2)가 생성될 수 있다.
픽셀의 검사 방법은 제1 전압 구간(SV1) 및 제2전압 구간(SV2)과 다른 제3 전압 구간(SV3)에서 트랜지스터의 게이트 단자에 제2 게이트 전압(Vg2)보다 작은 제3 게이트 전압(Vg3)을 제3 전압 간격(IV3)으로 인가하여 제3 드레인 전류(Id3)를 측정(S250)할 수 있다. 픽셀의 검사 방법은 제3 드레인 전류(Id3)를 기초로 제3 게이트 전압-드레인 전류 그래프(G3)를 생성(S260)할 수 있다.
구체적으로, 픽셀의 검사 장치(800)는 픽셀 트랜지스터의 특성을 검사하기 위해 테스트 트랜지스터의 게이트 단자에 제3 게이트 전압(Vg3)을 제3 전압 간격(IV3)으로 인가하여 제3 드레인 전류(Id3)를 측정할 수 있다.
제3 전압 구간(SV3)은 테스트 트랜지스터의 제3 드레인 전류(Id3)를 측정하기 위한 구간으로, 제3 전압 구간(SV3)은 고전류 구간일 수 있다.
제3 게이트 전압(Vg3)은 제3 전압 구간(SV3)에서 테스트 트랜지스터의 게이트 단자에 인가되는 전압일 수 있다.
제3 전압 간격(IV3)은 테스트 트랜지스터의 게이트 단자에 제2 게이트 전압(Vg3)이 인가되는 전압 간격일 수 있다.
제1 드레인 전류(Id1), 제2 드레인 전류(Id2) 및 제3 드레인 전류(Id3)는 서로 다를 수 있다. 제1 드레인 전류(Id1)는 제2 드레인 전류(Id2)보다 작을 수 있다. 제2 드레인 전류(Id2)는 제3 드레인 전류(Id3)보다 작을 수 있다.
제3 전압 구간(SV3)은 저전류 구간인 제1 전압 구간(SV1) 및 제2 전압 구간(SV2)보다 상대적으로 고전류 구간일 수 있다. 따라서 픽셀의 검사 장치(800)가 트랜지스터의 제3 드레인 전류(Id3)를 측정할 경우 노이즈가 제1 전압 구간(SV1) 및 제2 전압 구간(SV2)보다 상대적으로 적을 수 있다. 따라서 노이즈를 제거하기 위한 노이즈 필터링 과정의 시간이 상대적으로 짧을 수 있다.
예를 들어, 제1 픽셀 트랜지스터(PT1)의 특성을 검사하기 위하여 제1 테스트 트랜지스터(TT1)의 게이트 단자에 제3 게이트 전압(Vg3)이 인가되어 제3 드레인 전류(Id3)가 측정될 수 있다. 제3 게이트 전압(Vg3)은 -12V 내지 -6V일 수 있다. 이 경우, 제3 드레인 전류(Id3)는 1.00E-06A 이상의 비율이 상대적으로 높을 수 있다. 따라서 픽셀의 검사 장치(800)가 제1 테스트 트랜지스터(TT1)의 제3 드레인 전류(Id3)를 측정할 경우 노이즈가 제1 전압 구간(SV1) 및 제2 전압 구간(SV2)에 비해 상대적을 적을 수 있다. 따라서 제1 테스트 트랜지스터(TT1)의 게이트 단자에 제3 게이트 전압(Vg3)을 -6.00V에서 0.25V씩 감소하여 인가되더라도 제1 전압 구간(SV1) 및 제2 전압 구간(SV2)보다 노이즈 발생이 상대적으로 적을 수 있다. 노이즈 필터링 과정의 시간이 제1 전압 구간(SV1) 및 제2 전압 구간(SV2)에서보다 제3 전압 구간(SV3)에서 짧을 수 있다. 따라서 제3 전압 간격(IV3)은 제1 전압 간격(IV1) 및 제2 전압 간격(IV2)보다 짧을 수 있다.
이와 같이, 측정된 제3 드레인 전류(Id3)를 기초로 제3 게이트 전압-드레인 전류 그래프(G3)가 생성될 수 있다.
픽셀의 검사 방법은 제1 게이트 전압-드레인 전류 그래프(G1), 제2 게이트 전압-드레인 전류 그래프(G2) 및 제3 게이트 전압-드레인 전류 그래프(G3)를 기초로 트랜지스터의 불량을 판단(S270)할 수 있다.
게이트 전압-드레인 전류 그래프는 제1 게이트 전압-드레인 전류 그래프(G1), 제2 게이트 전압-드레인 전류 그래프(G2) 및 제3 게이트 전압-드레인 전류 그래프(G3)를 포함할 수 있다. 게이트 전압-드레인 전류 그래프를 통해 트랜지스터의 문턱전압(Vth), 전자 이동도(mobility) 및 S-factor(sf)가 산출될 수 있다. 문턱전압, 전자 이동도 및 S-factor 각각이 트랜지스터의 불량을 판단하기 위한 기준 범위들을 벗어나는 경우 픽셀 트랜지스터는 불량일 수 있다.
도 8는 도 1의 픽셀에 대한 검사 방법의 또 다른 예를 나타내는 순서도이고, 도 9는 도 8의 검사 방법에 의해 생성된 게이트 전압-드레인 전류 그래프의 일 예이며, 도 10은 도 8의 검사 방법에 의해 생성된 게이트 전압-드레인 전류 그래프의 다른 예이다.
도 1 내지 도 3 및 도 8 내지 도 10을 참조하면, 픽셀의 검사 방법은 제1 전압 구간(SV1)에서 테스트 패턴(700)을 구성하며 구동 전류를 생성하는 제1 트랜지스터, 데이터 전압을 전달하는 제2 트랜지스터 및 발광 소자(EE)를 초기화시키는 제3 트랜지스터 중 둘 이상을 결정(S310)할 수 있다. 픽셀의 검사 방법은 결정된 제1 트랜지스터, 제2 트랜지스터 및 제3 트랜지스터의 게이트 단자에 제1 게이트 전압(Vg1)을 제1 전압 간격(IV1)으로 인가하여 제1 드레인 전류(Id1)를 측정(S320)할 수 있다. 픽셀의 검사 방법은 제1 드레인 전류(Id1)를 기초로 제1 게이트 전압-드레인 전류 그래프(G1)를 생성(S330)할 수 있다. 픽셀의 검사 방법은 제1 전압 구간(SV1)과 다른 제2 전압 구간(SV2)에서 결정된 제1 트랜지스터, 제2 트랜지스터 및 제3 트랜지스터의 게이트 단자에 제1 게이트 전압(Vg1)보다 작은 제2 게이트 전압(Vg2)을 제2 전압 간격(IV2)으로 인가하여 제2 드레인 전류(Id2)를 측정(S340)할 수 있다. 픽셀의 검사 방법은 제2 드레인 전류(Id2)를 기초로 제2 게이트 전압-드레인 전류 그래프(G2)를 생성(S350)할 수 있다. 픽셀의 검사 방법은 제1 전압 구간(SV1) 및 제2 전압 구간(SV2)과 다른 제3 전압 구간(SV3)에서 결정된 제1 트랜지스터, 제2 트랜지스터 및 제3 트랜지스터의 게이트 단자에 제2 게이트 전압(Vg2)보다 작은 제3 게이트 전압(Vg3)을 제3 전압 간격(IV3)으로 인가하여 제3 드레인 전류(Id3)를 측정(S360)할 수 있다. 픽셀의 검사 방법은 제3 드레인 전류(Id3)를 기초로 제3 게이트 전압-드레인 전류 그래프(G3)를 생성(S370)할 수 있다. 픽셀의 검사 방법은 제1 게이트 전압-드레인 전류 그래프(G1), 제2 게이트 전압-드레인 전류 그래프(G2) 및 제3 게이트 전압-드레인 전류 그래프(G3)를 기초로 제1 트랜지스터, 제2 트랜지스터 및 제3 트랜지스터의 불량을 판단할 수 있다. 이 때, 제1 전압 간격(IV1), 제2 전압 간격(IV2) 및 제3 전압 간격(IV3) 중 적어도 2이상은 다를 수 있다.
도 8의 검사 방법이 복수의 트랜지스터들에 대해 검사를 수행하는 것을 제외하면, 도 8의 검사 방법은 도 6의 검사 방법과 실질적으로 동일하다. 그러므로, 동일하거나 대응되는 구성요소에 대해서는 중복되는 설명은 생략하기로 한다.
픽셀의 검사 장치(800)는 제1 전압 구간(SV1), 제2 전압 구간(SV2), 제3 전압 구간(SV3) 각각에서 제1 전압 간격(IV1), 제2 전압 간격(IV2) 및 제3 전압 간격(IV3)으로 테스트 패턴(700)을 구성하는 복수의 트랜지스터들의 게이트 단자에 인가하여 드레인 전류(Id)를 측정할 수 있다.
테스트 패턴(700)을 구성하는 하나의 트랜지스터에 대해 검사를 수행하는 경우보다 복수의 트랜지스터들에 대해 검사를 수행하는 경우 검사 시간은 단축될 수 있다.
도 9를 참조하면, 복수의 트랜지스터들은 한 종류의 트랜지스터가 복수 개일 수 있다.
예를 들어, 제1 픽셀 트랜지스터(PT1)의 특성을 검사하기 위하여 복수의 제1 테스트 트랜지스터들(TT1)의 게이트 단자에 게이트 전압(Vg)을 인가하여 드레인 전류(Id)를 측정할 수 있다.
예를 들어, 제2 픽셀 트랜지스터(PT2)의 특성을 검사하기 위하여 복수의 제2 테스트 트랜지스터들(TT2)의 게이트 단자에 게이트 전압(Vg)을 인가하여 드레인 전류(Id)를 측정할 수 있다.
예를 들어, 제3 픽셀 트랜지스터(PT3)의 특성을 검사하기 위하여 복수의 제3 테스트 트랜지스터들(TT3)의 게이트 단자에 게이트 전압(Vg)을 인가하여 드레인 전류(Id)를 측정할 수 있다.
도 10을 참조하면, 복수의 트랜지스터들은 여러 종류의 트랜지스터가 복수 개일 수 있다.
예를 들어, 제1 픽셀 트랜지스터(PT1) 및 제2 픽셀 트랜지스터(PT2)의 특성을 검사하기 위하여 제1 테스트 트랜지스터들(TT1) 및 제2 테스트 트랜지스터들(TT2)의 게이트 단자에 게이트 전압(Vg)을 인가하여 드레인 전류(Id)를 측정할 수 있다.
예를 들어, 제1 픽셀 트랜지스터(PT1) 및 제3 픽셀 트랜지스터(PT3)의 특성을 검사하기 위하여 제1 테스트 트랜지스터들(TT1) 및 제3 테스트 트랜지스터들(TT3)의 게이트 단자에 게이트 전압(Vg)을 인가하여 드레인 전류(Id)를 측정할 수 있다.
예를 들어, 제2 픽셀 트랜지스터(PT2) 및 제3 픽셀 트랜지스터(PT3)의 특성을 검사하기 위하여 제2 테스트 트랜지스터들(TT2) 및 제3 테스트 트랜지스터들(TT3)의 게이트 단자에 게이트 전압(Vg)을 인가하여 드레인 전류(Id)를 측정할 수 있다.
예를 들어, 제1 픽셀 트랜지스터(PT1), 제2 픽셀 트랜지스터(PT2) 및 제3 픽셀 트랜지스터(PT3)의 특성을 검사하기 위하여 제1 테스트 트랜지스터들(TT2), 제2 테스트 트랜지스터들(TT2) 및 제3 테스트 트랜지스터들(TT3)의 게이트 단자에 게이트 전압(Vg)을 인가하여 드레인 전류(Id)를 측정할 수 있다.
이와 같이, 복수의 트랜지스터들의 특성을 동시에 측정하면 하나의 트랜지스터의 특성을 측정하는 경우보다 검사 시간이 단축될 수 있다.
도 11은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이고, 도 12는 도 11의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 11 및 도 12를 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 스토리지 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 표시 장치(1060)를 포함할 수 있다. 이 때, 표시 장치(1060)는 도 1의 표시 장치일 수 있다. 또한, 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
일 실시예에 따르면, 도 12에 도시된 바와 같이, 전자 기기(1000)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서, 전자 기기(1000)가 그에 한정되지는 않는다. 예를 들어, 전자 기기(1000)는 휴대폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 내비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 장치 등으로 구현될 수 있다.
프로세서(1010)는 마이크로프로세서(microprocessor), 중앙 처리 유닛(central processing unit), 어플리케이션 프로세서(application processor) 등일 수 있다. 프로세서(1010)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(1010)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1020)는 전자 기기(1000)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1020)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
스토리지 장치(1030)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.
입출력 장치(1040)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 실시예에 따라, 표시 장치(1060)가 입출력 장치(1040)에 포함될 수도 있다.
파워 서플라이(1050)는 전자 기기(1000)의 동작에 필요한 파워를 공급할 수 있다.
표시 장치(1060)는 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
일 실시예에서, 상기 픽셀의 검사 방법은 제1 전압 구간에서 테스트 패턴을 구성하는 트랜지스터의 게이트 단자에 제1 게이트 전압을 제1 전압 간격으로 인가하여 제1 드레인 전류를 측정하는 단계, 상기 제1 드레인 전류를 기초로 제1 게이트 전압-드레인 전류 그래프를 생성하는 단계, 상기 제1 전압 구간과 다른 제2 전압 구간에서 상기 트랜지스터의 상기 게이트 단자에 상기 제1 게이트 전압보다 작은 제2 게이트 전압을 상기 제1 전압 간격과 다른 제2 전압 간격으로 인가하여 제2 드레인 전류를 측정하는 단계, 상기 제2 드레인 전류를 기초로 제2 게이트 전압-드레인 전류 그래프를 생성하는 단계 및 상기 제1 게이트 전압-드레인 전류 그래프 및 상기 제2 게이트 전압-드레인 전류 그래프를 기초로 상기 트랜지스터의 불량을 판단하는 단계를 포함할 수 있다.
다른 실시예에서, 상기 픽셀의 검사 방법은 제1 전압 구간에서 테스트 패턴을 구성하는 트랜지스터의 게이트 단자에 제1 게이트 전압을 제1 전압 간격으로 인가하여 제1 드레인 전류를 측정하는 단계, 상기 제1 드레인 전류를 기초로 제1 게이트 전압-드레인 전류 그래프를 생성하는 단계, 상기 제1 전압 구간과 다른 제2 전압 구간에서 상기 트랜지스터의 상기 게이트 단자에 상기 제1 게이트 전압보다 작은 제2 게이트 전압을 제2 전압 간격으로 인가하여 제2 드레인 전류를 측정하는 단계, 상기 제2 드레인 전류를 기초로 제2 게이트 전압-드레인 전류 그래프를 생성하는 단계, 상기 제1 전압 구간 및 상기 제2 전압 구간과 다른 제3 전압 구간에서 상기 트랜지스터의 상기 게이트 단자에 상기 제2 게이트 전압보다 작은 제3 게이트 전압을 제3 전압 간격으로 인가하여 제3 드레인 전류를 측정하는 단계, 상기 제3 드레인 전류를 기초로 제3 게이트 전압-드레인 전류 그래프를 생성하는 단계; 및 상기 제1 게이트 전압-드레인 전류 그래프, 상기 제2 게이트 전압-드레인 전류 그래프 및 상기 제3 게이트 전압-드레인 전류 그래프를 기초로 상기 트랜지스터의 불량을 판단하는 단계를 포함할 수 있다. 이 때, 상기 제1 전압 간격, 상기 제2 전압 간격 및 상기 제3 전압 간격 중 적어도 2이상은 다를 수 있다.
또 다른 실시예에서, 상기 픽셀의 검사 방법은 제1 전압 구간에서 테스트 패턴을 구성하며 구동 전류를 생성하는 제1 트랜지스터, 데이터 전압을 전달하는 제2 트랜지스터 및 발광 소자를 초기화시키는 제3 트랜지스터 중 둘 이상을 결정하는 단계, 결정된 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터의 게이트 단자에 제1 게이트 전압을 제1 전압 간격으로 인가하여 제1 드레인 전류를 측정하는 단계, 상기 제1 드레인 전류를 기초로 제1 게이트 전압-드레인 전류 그래프를 생성하는 단계, 상기 제1 전압 구간과 다른 제2 전압 구간에서 결정된 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터의 상기 게이트 단자에 상기 제1 게이트 전압보다 작은 제2 게이트 전압을 제2 전압 간격으로 인가하여 제2 드레인 전류를 측정하는 단계, 상기 제2 드레인 전류를 기초로 제2 게이트 전압-드레인 전류 그래프를 생성하는 단계, 상기 제1 전압 구간 및 상기 제2 전압 구간과 다른 제3 전압 구간에서 결정된 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터의 상기 게이트 단자에 상기 제2 게이트 전압보다 작은 제3 게이트 전압을 제3 전압 간격으로 인가하여 제3 드레인 전류를 측정하는 단계, 상기 제3 드레인 전류를 기초로 제3 게이트 전압-드레인 전류 그래프를 생성하는 단계 및 상기 제1 게이트 전압-드레인 전류 그래프, 상기 제2 게이트 전압-드레인 전류 그래프 및 상기 제3 게이트 전압-드레인 전류 그래프를 기초로 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터의 불량을 판단하는 단계를 포함할 수 있다. 이 때, 상기 제1 전압 간격, 상기 제2 전압 간격 및 상기 제3 전압 간격 중 적어도 2이상은 다를 수 있다.
본 발명은 표시 장치 및 이를 포함하는 모든 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트워치, 태블릿 PC, 차량용 내비게이션 시스템, 텔레비전, 컴퓨터 모니터, 노트북, 디지털 카메라, 헤드 마운트 디스플레이 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 표시 장치 100: 표시 패널
200: 구동 제어부 300: 게이트 구동부
400: 감마 기준 전압 생성부 500: 데이터 구동부
600: 표시 패널 구동부 700: 테스트 패턴
800: 픽셀의 검사 장치

Claims (20)

  1. 제1 전압 구간에서 테스트 패턴을 구성하는 트랜지스터의 게이트 단자에 제1 게이트 전압을 제1 전압 간격으로 인가하여 제1 드레인 전류를 측정하는 단계;
    상기 제1 드레인 전류를 기초로 제1 게이트 전압-드레인 전류 그래프를 생성하는 단계;
    상기 제1 전압 구간과 다른 제2 전압 구간에서 상기 트랜지스터의 상기 게이트 단자에 상기 제1 게이트 전압보다 작은 제2 게이트 전압을 상기 제1 전압 간격과 다른 제2 전압 간격으로 인가하여 제2 드레인 전류를 측정하는 단계;
    상기 제2 드레인 전류를 기초로 제2 게이트 전압-드레인 전류 그래프를 생성하는 단계; 및
    상기 제1 게이트 전압-드레인 전류 그래프 및 상기 제2 게이트 전압-드레인 전류 그래프를 기초로 상기 트랜지스터의 불량을 판단하는 단계를 포함하는 픽셀의 검사 방법.
  2. 제1항에 있어서, 상기 제1 드레인 전류는 상기 제2 드레인 전류와 서로 다른 것을 특징으로 하는 픽셀의 검사 방법.
  3. 제2항에 있어서, 상기 제1 드레인 전류는 상기 제2 드레인 전류보다 작은 것을 특징으로 하는 픽셀의 검사 방법.
  4. 제1항에 있어서, 상기 제1 전압 간격은 상기 제2 전압 간격보다 긴 것을 특징으로 하는 픽셀의 검사 방법.
  5. 제4항에 있어서, 상기 제1 게이트 전압에 상응하는 상기 제1 드레인 전류가 저장된 룩업 테이블을 이용하여 상기 제1 전압 구간에서 측정된 상기 제1 드레인 전류 이외의 보상 드레인 전류가 결정되는 것을 특징으로 하는 픽셀의 검사 방법.
  6. 제1 전압 구간에서 테스트 패턴을 구성하는 트랜지스터의 게이트 단자에 제1 게이트 전압을 제1 전압 간격으로 인가하여 제1 드레인 전류를 측정하는 단계;
    상기 제1 드레인 전류를 기초로 제1 게이트 전압-드레인 전류 그래프를 생성하는 단계;
    상기 제1 전압 구간과 다른 제2 전압 구간에서 상기 트랜지스터의 상기 게이트 단자에 상기 제1 게이트 전압보다 작은 제2 게이트 전압을 제2 전압 간격으로 인가하여 제2 드레인 전류를 측정하는 단계;
    상기 제2 드레인 전류를 기초로 제2 게이트 전압-드레인 전류 그래프를 생성하는 단계;
    상기 제1 전압 구간 및 상기 제2 전압 구간과 다른 제3 전압 구간에서 상기 트랜지스터의 상기 게이트 단자에 상기 제2 게이트 전압보다 작은 제3 게이트 전압을 제3 전압 간격으로 인가하여 제3 드레인 전류를 측정하는 단계;
    상기 제3 드레인 전류를 기초로 제3 게이트 전압-드레인 전류 그래프를 생성하는 단계; 및
    상기 제1 게이트 전압-드레인 전류 그래프, 상기 제2 게이트 전압-드레인 전류 그래프 및 상기 제3 게이트 전압-드레인 전류 그래프를 기초로 상기 트랜지스터의 불량을 판단하는 단계를 포함하고,
    상기 제1 전압 간격, 상기 제2 전압 간격 및 상기 제3 전압 간격 중 적어도 2이상은 다른 것을 특징으로 하는 픽셀의 검사 방법.
  7. 제6항에 있어서, 상기 제1 드레인 전류, 상기 제2 드레인 전류 및 상기 제3 드레인 전류는 서로 다른 것을 특징으로 하는 픽셀의 검사 방법.
  8. 제7항에 있어서, 상기 제1 드레인 전류는 상기 제2 드레인 전류보다 작은 것을 특징으로 하는 픽셀의 검사 방법.
  9. 제8항에 있어서, 상기 제2 드레인 전류는 상기 제3 드레인 전류보다 작은 것을 특징으로 하는 픽셀의 검사 방법.
  10. 제6항에 있어서, 상기 제1 전압 간격 및 상기 제2 전압 간격은 상기 제3 전압 간격보다 긴 것을 특징으로 하는 픽셀의 검사 방법.
  11. 제10항에 있어서, 상기 제1 게이트 전압 및 상기 제2 게이트 전압에 상응하는 상기 제1 드레인 전류 및 상기 제2 드레인 전류가 저장된 룩업 테이블을 이용하여 상기 제1 전압 구간 및 상기 제2 전압 구간에서 측정된 상기 제1 드레인 전류 및 상기 제2 드레인 전류 이외의 보상 드레인 전류가 결정되는 것을 특징으로 하는 픽셀의 검사 방법.
  12. 제6항에 있어서, 상기 제1 전압 간격은 상기 제2 전압 간격 및 제3 전압 간격보다 긴 것을 특징으로 하는 픽셀의 검사 방법.
  13. 제12항에 있어서, 상기 제1 게이트 전압에 상응하는 상기 제1 드레인 전류가 저장된 룩업 테이블을 이용하여 상기 제1 전압 구간에서 측정된 상기 제1 드레인 전류 이외의 보상 드레인 전류가 결정되는 것을 특징으로 하는 픽셀의 검사 방법.
  14. 제1 전압 구간에서 테스트 패턴을 구성하며 구동 전류를 생성하는 제1 트랜지스터, 데이터 전압을 전달하는 제2 트랜지스터 및 발광 소자를 초기화시키는 제3 트랜지스터 중 둘 이상을 결정하는 단계;
    결정된 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터의 게이트 단자에 제1 게이트 전압을 제1 전압 간격으로 인가하여 제1 드레인 전류를 측정하는 단계;
    상기 제1 드레인 전류를 기초로 제1 게이트 전압-드레인 전류 그래프를 생성하는 단계;
    상기 제1 전압 구간과 다른 제2 전압 구간에서 결정된 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터의 상기 게이트 단자에 상기 제1 게이트 전압보다 작은 제2 게이트 전압을 제2 전압 간격으로 인가하여 제2 드레인 전류를 측정하는 단계;
    상기 제2 드레인 전류를 기초로 제2 게이트 전압-드레인 전류 그래프를 생성하는 단계;
    상기 제1 전압 구간 및 상기 제2 전압 구간과 다른 제3 전압 구간에서 결정된 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터의 상기 게이트 단자에 상기 제2 게이트 전압보다 작은 제3 게이트 전압을 제3 전압 간격으로 인가하여 제3 드레인 전류를 측정하는 단계;
    상기 제3 드레인 전류를 기초로 제3 게이트 전압-드레인 전류 그래프를 생성하는 단계; 및
    상기 제1 게이트 전압-드레인 전류 그래프, 상기 제2 게이트 전압-드레인 전류 그래프 및 상기 제3 게이트 전압-드레인 전류 그래프를 기초로 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터의 불량을 판단하는 단계를 포함하고,
    상기 제1 전압 간격, 상기 제2 전압 간격 및 상기 제3 전압 간격 중 적어도 2이상은 다른 것을 특징으로 하는 픽셀의 검사 방법.
  15. 제14항에 있어서, 상기 제1 드레인 전류, 상기 제2 드레인 전류 및 상기 제3 드레인 전류는 서로 다른 것을 특징으로 하는 픽셀의 검사 방법.
  16. 제15항에 있어서, 상기 제1 드레인 전류는 상기 제2 드레인 전류보다 작고,
    상기 제2 드레인 전류는 상기 제3 드레인 전류보다 작은 것을 특징으로 하는 픽셀의 검사 방법.
  17. 제14항에 있어서, 상기 제1 전압 간격 및 상기 제2 전압 간격은 상기 제3 전압 간격보다 긴 것을 특징으로 하는 픽셀의 검사 방법.
  18. 제17항에 있어서, 상기 제1 게이트 전압 및 상기 제2 게이트 전압에 상응하는 상기 제1 드레인 전류 및 상기 제2 드레인 전류가 저장된 룩업 테이블을 이용하여 상기 제1 전압 구간 및 상기 제2 전압 구간에서 측정된 상기 제1 드레인 전류 및 상기 제2 드레인 전류 이외의 보상 드레인 전류가 결정되는 것을 특징으로 하는 픽셀의 검사 방법.
  19. 제15항에 있어서, 상기 제1 전압 간격은 상기 제2 전압 간격 및 제3 간격보다 큰 것을 특징으로 하는 픽셀의 검사 방법.
  20. 제19항에 있어서, 상기 제1 게이트 전압에 상응하는 상기 제1 드레인 전류가 저장된 룩업 테이블을 이용하여 상기 제1 전압 구간에서 측정된 상기 제1 드레인 전류 이외의 보상 드레인 전류가 결정되는 것을 특징으로 하는 픽셀의 검사 방법.
KR1020220118572A 2022-09-20 2022-09-20 픽셀의 검사 방법 KR20240040171A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220118572A KR20240040171A (ko) 2022-09-20 2022-09-20 픽셀의 검사 방법
US18/355,578 US20240096251A1 (en) 2022-09-20 2023-07-20 Method of inspecting a pixel
CN202311215079.5A CN117746755A (zh) 2022-09-20 2023-09-20 像素的检查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220118572A KR20240040171A (ko) 2022-09-20 2022-09-20 픽셀의 검사 방법

Publications (1)

Publication Number Publication Date
KR20240040171A true KR20240040171A (ko) 2024-03-28

Family

ID=90244193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220118572A KR20240040171A (ko) 2022-09-20 2022-09-20 픽셀의 검사 방법

Country Status (3)

Country Link
US (1) US20240096251A1 (ko)
KR (1) KR20240040171A (ko)
CN (1) CN117746755A (ko)

Also Published As

Publication number Publication date
US20240096251A1 (en) 2024-03-21
CN117746755A (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
US6815975B2 (en) Inspection method and inspection device for active matrix substrate, inspection program used therefor, and information storage medium
US8089477B2 (en) Display device and method for controlling the same
CN109697956B (zh) 有机发光显示装置及其驱动方法
US9779665B2 (en) Gate driver for display device and display device including the same
KR102559370B1 (ko) 크랙 검출 장치 및 크랙 검출 장치의 구동 방법
JP7345268B2 (ja) 表示装置及びその制御方法
US9298055B2 (en) Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device
US20090096770A1 (en) Detecting defects in display panel pixels
US11308892B2 (en) Organic light emitting display device and driving method thereof
JP2008052111A (ja) Ｔｆｔアレイ基板、その検査方法および表示装置
JP5241959B2 (ja) アクティブマトリクス基板の検査方法
KR20170090539A (ko) 유기 발광 표시 장치의 검사 방법 및 이를 수행하는 유기 발광 표시 장치
KR102317451B1 (ko) 구동 전압 결정 장치 및 구동 전압 결정 방법
KR20240040171A (ko) 픽셀의 검사 방법
KR20050048495A (ko) Ｔｆｔ 어레이의 구동 전류 측정 방법 및 장치
JP4754264B2 (ja) 半導体集積回路および半導体集積回路を搭載した製品のテスト方法
CN111145673A (zh) 在显示装置中执行感测操作的方法和显示装置
JP4091537B2 (ja) アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体
JP2013105159A (ja) マトリクス基板及びマトリクス基板の検査方法
CN113066412B (zh) 阵列基板的电路控制方法、检测方法、制备方法
US11922869B2 (en) Display device
TW201824228A (zh) 畫素陣列裝置及分段驅動方法
KR20230135217A (ko) 표시 장치 및 이의 구동 방법
KR20220090649A (ko) 표시 장치 및 이의 구동 방법
KR20240007854A (ko) 표시 장치 및 이의 구동 방법