KR20240037972A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20240037972A
KR20240037972A KR1020247002565A KR20247002565A KR20240037972A KR 20240037972 A KR20240037972 A KR 20240037972A KR 1020247002565 A KR1020247002565 A KR 1020247002565A KR 20247002565 A KR20247002565 A KR 20247002565A KR 20240037972 A KR20240037972 A KR 20240037972A
Authority
KR
South Korea
Prior art keywords
hole
assembly
light emitting
emitting device
semiconductor light
Prior art date
Application number
KR1020247002565A
Other languages
English (en)
Inventor
김명수
박창서
이민우
김정섭
Original Assignee
엘지전자 주식회사
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지디스플레이 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20240037972A publication Critical patent/KR20240037972A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

디스플레이 장치는 기판과, 기판 상에 복수의 제1 조립 배선과, 기판 상에 복수의 제2 조립 배선과, 기판 상에 배치되고, 복수의 제2 조립 배선 각각의 상면 상에 제1 홀을 갖는 제1 절연층과, 제1 홀에 반도체 발광 소자를 포함한다.
실시예는 조립율을 향상시키고 조립 불량을 방지할 수 있다.

Description

디스플레이 장치
실시예는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 발광 다이오드(Light Emitting Diode)와 같은 자발광 소자를 화소의 광원으로 이용하여 고화질의 영상을 표시한다. 발광 다이오드는 열악한 환경 조건에서도 우수한 내구성을 나타내며, 장수명 및 고휘도가 가능하여 차세대 디스플레이 장치의 광원으로 각광받고 있다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 발광 다이오드를 제조하고, 이를 디스플레이 장치의 패널(이하, "디스플레이 패널"이라 함)에 배치하여 차세대 광원으로 이용하기 위한 연구가 진행되고 있다.
이러한 디스플레이 장치는 평판 디스플레이를 넘어, 플렉서블 디스플레이, 폴더블(folderable) 디스플레이, 스트레처블(strechable) 디스플레이, 롤러블(rollable) 디스플레이 등과 같이 다양한 형태로 확대되고 있다.
고해상도를 구현하기 위해서 점차 화소의 사이즈가 작아지고 있고, 이와 같이 작아진 사이즈의 수많은 화소에 발광 소자가 정렬되어야 하므로, 마이크로 또는 나노 스케일 정도로 작은 초소형의 발광 다이오드의 제조에 대한 연구가 활발하게 이루어지고 있다.
통상 디스플레이 장치는 수 천만 개 이상의 화소를 포함한다. 따라서, 사이즈가 작은 수 천만 개 이상의 화소 각각에 적어도 하나 이상의 발광 소자들을 정렬하는 것이 매우 어렵기 때문에, 최근 디스플레이 패널에 발광 소자들을 정렬하는 방안에 대한 다양한 연구가 활발하게 진행되고 있다.
발광 소자의 사이즈가 작아짐에 따라, 이들 발광 소자를 기판 상에 신속하고 정확하게 전사하는 것이 매우 중요한 해결 과제로 대두되고 있다. 최근 개발되고 있는 전사 기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프 방식(Laser Lift-off method) 또는 자가 조립 방식(self-assembly method) 등이 있다. 특히, 자성체(또는 자석)를 이용하여 발광 소자를 기판 상에 전사하는 자가 조립 방식이 최근 각광받고 있다.
자가 조립 방식에서는 유체가 수용된 소조 내에 수많은 발광 소자가 투하되고 자성체의 이동에 따라 유체 속에 투하된 발광 소자를 기판의 화소로 이동시켜, 발광 소자가 각 화소에 정렬되고 있다. 따라서, 자가 조립 방식은 수많은 발광 소자를 신속하고 정확하게 기판 상에 전사할 수 있어 차세대 전사 방식으로 각광받고 있다.
도 1에 도시한 바와 같이, 기판(1) 상에 조립 배선(2, 3)이 배치되고, 조립 배선(2, 3) 상의 격벽(5)에 조립 홀(6)이 구비될 수 있다. 자성체가 이동함에 따라 유체에 포함된 발광 소자(6, 7)가 이동한다. 조립 배선(2, 3)에 인가된 전압에 의해 조립 배선(2, 3) 사이에 전기장이 발생되고, 이러한 전기장에 의해 형성된 유전영동힘에 의해 조립 홀(6)에 발광 소자(6, 7)가 조립된다.
한편, 도 1 및 도 3에 도시한 바와 같이, 조립 홀(6) 내에서 Z 방향을 따라 전기장 세기가 달라진다. 통상 조립 홀(6)의 바닥부에 해당하는 a 위치에서 매우 강한 전기장이 발생되고, 나머지 위치, 즉 b 위치 및 c 위치에서는 전기장이 약하거나 없어야 발광 소자가 조립 홀(6)에 조립될 수 있다. a 위치는 조립 홀(6)의 바닥부이고, b 위치는 격벽(5)의 상면에 대응하는 위치이며, c 위치는 격벽(5)의 상면에서 소정의 높이(h)에 대응하는 위치이다.
통상, 조립 홀(6)은 하나의 발광 소자가 조립되도록 마련된다.
하지만, b 위치 및 c 위치에서도 상당한 전기장 세기를 갖고 있어, 조립 홀(6)에 부합하지 않는 발광 소자(8)이 먼저 조립 홀(6)에 조립되는 경우, 정작 조립 홀(6)에 부합하는 발광 소자(7)은 조립 홀(6)에 조립된 발광 소자(8)의 방해로 인해 조립 홀(6)에 조립되지 못하므로, 조립율이 저하되는 문제가 있었다. 즉, 해당 발광 소자(8)이 이미 조립 홀(6)에 조립되는 경우, 해당 발광 소자(8)의 최하측과 최상층까지 전체적으로 비교적 강한 유전영동힘을 받아 해당 발광 소자(8)가 이탈되지 않는다. 따라서, 이미 조립 홀(6)에 조립된 발광 소자(8)로 인해 조립 홀(6)에 부합하는 발광 소자(7)이 조립 홀(6)에 조립될 기회가 원천적으로 차단된다.
아울러, 조립 홀(6) 내에서 b 위치 및 c 위치도 상대적으로 강한 전기장을 가지므로, 이 전기장에 의해 형성된 유전영동힘에 의해 발광 소자(7)도 이탈되지 않고 조립 홀(6)에 일부 조립, 즉 발광 소자(8)의 상측에 접촉되어, 하나의 조립 홀(6)에 2개 이상의 발광 소자(7, 8)이 중복으로 조립되는 조립 불량이 발생되는 문제가 있었다. 이와 같이 중복 조립되는 경우, 발광 소자의 낭비가 커 제조 단가가 상승되며, 상측에 중복 조립된 발광 소자(7)가 후공정시 이탈되는 경우 또 다른 불량을 야기하는 문제가 있었다.
한편, 도 2에 도시한 바와 같이, 조립 홀(6)에 발광 소자(7)가 정 조립되더라도, 통상 조립 홀(6)의 직경이 발광 소자(7)보다 크게 형성되므로, 발광 소자(7)과 조립 홀(6)의 내측 사이에 공차(9)가 발생된다. 이러한 경우, 해당 공차(9)를 통해 전기장이 형성되므로, 이 공차(9) 부근에 있는 발광 소자가 공차(9)에서의 전기장에 의해 형성된 유전영동힘을 받아 공차(9) 부근에 고정되어, 조립 홀(6)에 2개 이상의 발광 소자가 조립되는 문제가 있었다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 조립 불량을 방지할 수 있는 디스플레이 장치를 제공하는 것이다.
또한 실시예의 또 다른 목적은 조립율을 향상시킬 수 있는 디스플레이 장치를 제공하는 것이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 디스플레이 장치는, 기판; 상기 기판 상에 복수의 제1 조립 배선; 상기 기판 상에 복수의 제2 조립 배선; 상기 기판 상에 배치되고, 상기 복수의 제2 조립 배선 각각의 상면 상에 제1 홀을 갖는 제1 절연층; 및 상기 제1 홀에 반도체 발광 소자를 포함한다.
상기 제1 절연층 및 상기 복수의 제2 조립 배선 상에 배치되고, 적어도 2개 이상의 제2 홀을 갖는 제2 절연층을 포함할 수 있다.
상기 제2 홀의 직경은 상기 복수의 제2 조립 배선 각각의 제2 폭보다 작을 수 있다.
상기 제2 홀의 직경은 상기 반도체 발광 소자의 직경보다 작을 수 있다.
상기 적어도 2개 이상의 제2 홀은 상기 제1 홀 내에 위치될 수 있다.
상기 제1 홀이 원형인 경우, 상기 제2 홀은 상기 제2 홀 내의 상기 제2 절연층에 상기 제1 홀의 가장자리를 따라 적어도 4개 이상 형성될 수 있다.
상기 제1 홀이 타원형인 경우, 상기 제2 홀은 상기 제2 홀 내의 상기 제2 절연층에 상기 제1 홀의 장축 방향을 따라 서로 마주보도록 2개 형성될 수 있다.
상기 적어도 2개 이상의 제2 홀은 상기 반도체 발광 소자의 하면에 접할 수 있다.
상기 제1 조립 배선은 상기 제2 절연층과 접할 수 있다.
실시예는 조립율을 향상시킬 수 있다.
통상 2개의 조립 배선 사이에 해당하는 영역 상에 조립 홀이 구비되어, 조립 배선 사이에 형성된 유전영동힘에 의해 조립 홀에 발광 소자가 조립된다. 조립 홀이 2개의 조립 배선 사이에 해당하는 영역 상에 구비되므로, 2개의 조립 배선 사이에 생성된 전기장의 세기가 조립 홀 내에서 수직 방향(Z 방향)을 따라 크게 달라지지 않는다. 즉, 조립 홀의 바닥부에서의 전기장의 세기와 조립 홀의 상측이나 그 위에서의 전기장의 세기 차이가 크지 않다. 따라서, 해당 조립 홀에 부합하지 않는 다른 발광 소자도 해당 조립 홀의 상측에 위치되더라도 해당 조립 홀 내로 조립된다. 더욱이 해당 조립 홀 내로 조립된 발광 소자는 조립 홀 내의 바닥부에서 전기장의 세기가 가장 크므로 이탈되지 않는다. 결국, 조립 홀에 부합하지 않는 다른 발광 소자가 해당 조립 홀에 조립되는 경우, 해당 조립 홀에 부합하는 발광 소자가 이미 해당 조립 홀에 조립되어 이탈되지 않는 다른 발광 소자에 의해 더 이상 해당 조립 홀에 조립되지 못하여 조립율이 저하되는 문제가 있었다.
이러한 문제를 해결하기 위해, 실시예는 조립 홀 내에서 수직 방향을 따라 급격한 전기장 세기의 변경이 발생되도록 할 수 있다. 즉, 조립 홀 내의 바닥부에서 가장 큰 전기장 세기를 갖고, 조립 홀 내의 바닥부로부터 위로 멀어지는 방향, 즉 상부 방향을 따라 전기장 세기가 급격히 줄어들어, 조립 홀의 상측에서 전기장 세기가 없거나 미약하게 할 수 있다.
구체적으로, 실시예에서 조립 홀, 즉 제1 홀은 제1 조립 배선과 제2 조립 배선 중 예컨대, 제2 조립 배선 상에 배치되도록 하여, 제2 조립 배선 상의 제1 홀에서 수직 방향을 따라 전기장 세기가 급격하게 줄어들도록 할 수 있다.
따라서, 조립 홀 상측에 해당 조립 홀에 부합하지 않는 다른 발광 소자가 위치되더라도, 조립 홀 상측에서의 전기장 세기가 없거나 미약하여 다른 발광 소자가 해당 조립 홀에 조립될 수 없다. 설사 다른 발광 소자가 해당 조립 홀에 조립되더라도 다른 발광 소자의 형상이 해당 조립 홀의 형상과 달라 다른 발광 소자가 조립 홀 내로 완전하게 조립되지 않고 비스듬하게 조립될 수 있다. 이러한 경우, 조립 홀 상측에서의 전기장 세기가 없어 조립 홀에 비스듬하게 조립된 다른 발광 소자가 조립 홀에 고정력이 발생되지 않아 다른 반도체 발광 소자는 쉽게 해당 조립 홀에서 이탈될 수 있다. 이에 따라, 해당 조립 홀에 부합하는 반도체 발광 소자가 해당 조립 홀에 조립될 수 있으므로, 조립율을 향상시킬 수 있다.
한편, 실시예는 조립 불량을 방지할 수 있다.
조립 홀에 부합하는 반도체 발광 소자의 크기는 조립 홀의 직경보다 작도록 하여, 반도체 발광 소자가 조립 홀 내에 쉽게 조립될 수 있다. 따라서, 반도체 발광 소자가 조립 홀 내에 조립된 경우, 조립 홀의 내측과 반도체 발광 소자 사이에 공차가 발생될 수 있다. 이러한 공차는 조립 홀 내에서 반도체 발광 소자가 일측으로 쏠리는 경우 더 커질 수 있다.
종래와 같이, 조립 홀 내에 수직 방향을 따라 전기장 세기의 차이가 크지 않아, 조립 홀 상측에도 비교적 큰 전기장 세기를 갖는 경우, 해당 공차를 통해 비교적 큰 전기장 세기를 가질 수 있다. 따라서, 조립 홀에 반도체 발광 소자가 조립되더라도, 공차에서의 전기장에 의해 다른 반도체 발광 소자가 조립 홀에 조립된 반도체 발광 소자의 상측에 접촉되므로 조립 홀에 2개 이상의 반도체 발광 소자가 중복으로 조립되어, 조립 불량을 야기할 수 있다.
이러한 문제를 해결하기 위해, 조립 홀 내에서 수직 방향을 따라 급격한 전기장 세기의 변경이 발생되도록 할 수 있다. 즉, 조립 홀 내의 바닥부에서 가장 큰 전기장 세기를 갖고, 조립 홀 내의 바닥부로부터 위로 멀어지는 방향, 즉 상부 방향을 따라 전기장 세기가 급격히 줄어들어, 조립 홀의 상측에서 전기장 세기가 없거나 미약하게 할 수 있다.
따라서, 조립 홀에 부합하는 반도체 발광 소자가 조립 홀에 조립되어, 조립 홀의 내측과 반도체 발광 소자 사이에 공차가 발생되더라도, 조립 홀 상측에서 전기장 세기가 미약하거나 없으므로 다른 반도체 발광 소자가 조립 홀에 이미 조립된 반도체 발광 소자 상에 중복으로 조립되지 않게 되므로, 조립 불량이 방지될 수 있다.
한편, 실시예는 제1 조립 배선과 제2 조립 배선 사이의 간격을 적어도 반도체 발광 소자의 직경보다 훨씬 크도록 하여 커패시턴스를 낮출 수 있다. 이러한 경우, 반도체 발광 소자의 발광을 위해 신호가 데이터 배선과 공통 데이터 배선으로 제공되는 경우, 해당 신호의 왜곡을 최소화하여 반도체 발광 소자에서 원하는 휘도를 정확히 얻을 수 있어 화질을 향상시킬 수 있다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 조립 홀에 두 개의 반도체 발광 소자가 조립되는 모습을 보여준다.
도 2는 조립 홀과 반도체 발광 소자 사이의 공차를 보여준다.
도 3은 도 1의 조립 홀 내에서 수직 방향에 따른 전기장 세기를 보여준다.
도 4은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 5는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.
도 6는 도 5의 화소의 일 예를 보여주는 회로도이다.
도 7은 도 5의 디스플레이 패널을 상세히 보여주는 평면도이다.
도 8은 도 4의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 9은 도 8의 A2 영역의 확대도이다.
도 10는 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 11는 도 5의 디스플레이 패널을 개략적으로 보여주는 단면도이다.
도 12는 제1 실시예에 따른 디스플레이 장치를 도시한 평면도이다.
도 13은 도 13의 A-B 라인을 따라 절단한 단면도이다.
도 14는 도 12의 X 영역을 확대한 도면이다.
도 15는 제1 실시예에 따른 디스플레이 패널에서 자가 조립 시 전기장 분포를 보여준다.
도 16은 비교예 및 실시예의 조립 홀 내에서 수직 방향에 따른 전기장 세기를 보여준다.
도 17은 청색 반도체 발광 소자가 제1 조립 홀에 정 조립되는 모습을 보여준다.
도 18a 내지 도 18c는 제1 조립 홀에 청색 반도체 발광 소자가 아닌 다른 반도체 발광 소자가 오 조립되는 모습을 보여준다.
도 19는 녹색 반도체 발광 소자가 제2 조립 홀에 정 조립되는 모습을 보여준다.
도 20a 내지 도 20c는 제2 조립 홀에 녹색 반도체 발광 소자가 아닌 다른 반도체 발광 소자가 오 조립되는 모습을 보여준다.
도 21은 적색 반도체 발광 소자가 제3 조립 홀에 정 조립되는 모습을 보여준다.
도 22a 및 도 22b는 제3 조립 홀에 적색 반도체 발광 소자가 아닌 다른 반도체 발광 소자가 오 조립되는 모습을 보여준다.
도 23은 도 12에서 반도체 발광 소자가 조립된 후 후공정에 의해 제조된 디스플레이 장치를 도시한 평면도이다.
도 24는 도 23의 D-E 라인을 따라 절단한 단면도이다.
도 25는 제2 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 26은 제2 실시예에 따른 디스플레이 패널에서 자가 조립 시 전기장 분포를 보여준다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트(Slate) PC, 태블릿(Tablet) PC, 울트라 북(Ultra-Book), 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 발광 소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 4은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 4을 참조하면, 실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광 소자에 의하여 구현될 수 있다. 실시예에서 발광 소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 5는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 6는 도 5의 화소의 일 예를 보여주는 회로도이다.
도 5 및 도 6를 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광 소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 직사각형으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 디스플레이 패널(10)은 원형 또는 타원형으로 형성될 수 있다. 디스플레이 패널(10)의 적어도 일 측은 소정의 곡률로 구부러지도록 형성될 수 있다.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인, 저전위 전압이 공급되는 저전위 전압 라인 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 주 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 주 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 주 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 5에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인에 접속될 수 있다. 제1 서브 화소(PX1)는 도 6과 같이 발광 소자(LD)들과 발광 소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광 소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광 소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
발광 소자(LD)는 수평형 발광 소자, 플립칩형 발광 소자 및 수직형 발광 소자 중 하나일 수 있다.
복수의 트랜지스터들은 도 6와 같이 발광 소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인에 접속되는 소스 전극 및 발광 소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전한다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 6에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 6에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
제2 서브 화소(PX2)와 제3 서브 화소(PX3)는 제1 서브 화소(PX1)와 실질적으로 동일한 회로도로 표현될 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
타이밍 제어부(22)는 데이터 구동부(21)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.
구동 회로(20)는 디스플레이 패널(10)의 일 측에 마련된 비표시 영역(NDA)에서 배치될 수 있다. 구동 회로(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동 회로(20)는 디스플레이 패널(10)이 아닌 회로 보드(미도시) 상에 장착될 수 있다.
데이터 구동부(21)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착되고, 타이밍 제어부(22)는 회로 보드 상에 장착될 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
회로 보드는 이방성 도전 필름(anisotropic conductive film)을 이용하여 디스플레이 패널(10)의 일 측 가장자리에 마련된 패드들 상에 부착될 수 있다. 이로 인해, 회로 보드의 리드 라인들은 패드들에 전기적으로 연결될 수 있다. 회로 보드는 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다. 회로 보드는 디스플레이 패널(10)의 하부로 벤딩(bending)될 수 있다. 이로 인해, 회로 보드의 일 측은 디스플레이 패널(10)의 일 측 가장자리에 부착되며, 타 측은 디스플레이 패널(10)의 하부에 배치되어 호스트 시스템이 장착되는 시스템 보드에 연결될 수 있다.
전원 공급 회로(50)는 시스템 보드로부터 인가되는 메인 전원으로부터 디스플레이 패널(10)의 구동에 필요한 전압들을 생성하여 디스플레이 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광 소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인과 저전위 전압 라인에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 7은 도 5의 디스플레이 패널을 상세히 보여주는 평면도이다. 도 7에서는 설명의 편의를 위해, 데이터 패드들(DP1~DPp, p는 2 이상의 정수), 플로팅 패드들(FP1, FP2), 전원 패드들(PP1, PP2), 플로팅 라인들(FL1, FL2), 저전위 전압 라인(VSSL), 데이터 라인들(D1~Dm), 제1 패드 전극(210)들 및 제2 패드 전극(220)들만을 도시하였다.
도 7을 참조하면, 디스플레이 패널(10)의 표시 영역(DA)에는 데이터 라인들(D1~Dm), 제1 패드 전극(210)들, 제2 패드 전극(220)들 및 화소(PX)들이 배치될 수 있다.
데이터 라인들(D1~Dm)은 제2 방향(Y축 방향)으로 길게 연장될 수 있다. 데이터 라인들(D1~Dm)의 일 측들은 구동 회로(도 5의 20)에 연결될 수 있다. 이로 인해, 데이터 라인들(D1~Dm)에는 구동 회로(20)의 데이터 전압들이 인가될 수 있다.
제1 패드 전극(210)들은 제1 방향(X축 방향)으로 소정의 간격으로 이격되어 배치될 수 있다. 이로 인해, 제1 패드 전극(210)들은 데이터 라인들(D1~Dm)과 중첩되지 않을 수 있다. 제1 패드 전극(210)들 중 표시 영역(DA)의 우측 가장자리에 배치된 제1 패드 전극(210)들은 비표시 영역(NDA)에서 제1 플로팅 라인(FL1)에 접속될 수 있다. 제1 패드 전극(210)들 중 표시 영역(DA)의 좌측 가장자리에 배치된 제1 패드 전극(210)들은 비표시 영역(NDA)에서 제2 플로팅 라인(FL2)에 접속될 수 있다.
제2 패드 전극(220)들 각각은 제1 방향(X축 방향)으로 길게 연장될 수 있다. 이로 인해, 제2 패드 전극(220)들은 데이터 라인들(D1~Dm)과 중첩될 수 있다. 또한, 제2 패드 전극(220)들은 비표시 영역(NDA)에서 저전위 전압 라인(VSSL)에 연결될 수 있다. 이로 인해, 제2 패드 전극(220)들에는 저전위 전압 라인(VSSL)의 저전위 전압이 인가될 수 있다.
디스플레이 패널(10)의 비표시 영역(NDA)에는 패드부(PA), 구동 회로(20), 제1 플로팅 라인(FL1), 제2 플로팅 라인(FL2) 및 저전위 전압 라인(VSSL)이 배치될 수 있다. 패두부(PA)는 데이터 패드들(DP1~DPp), 플로팅 패드들(FP1, FP2) 및 전원 패드들(PP1, PP2)을 포함할 수 있다.
패드부(PA)는 표시패널(10)의 일 측 가장자리, 예를 들어 하측 가장자리에 배치될 수 있다. 데이터 패드들(DP1~DPp), 플로팅 패드들(FP1, FP2) 및 전원 패드들(PP1, PP2)은 패드부(PA)에서 제1 방향(X축 방향)으로 나란하게 배치될 수 있다.
데이터 패드들(DP1~DPp), 플로팅 패드들(FP1, FP2) 및 전원 패드들(PP1, PP2) 상에는 회로 보드가 이방성 도전 필름(anisotropic conductive film)을 이용하여 부착될 수 있다. 이로 인해, 회로 보드와 데이터 패드들(DP1~DPp), 플로팅 패드들(FP1, FP2) 및 전원 패드들(PP1, PP2)은 전기적으로 연결될 수 있다.
구동 회로(20)는 링크 라인들을 통해 데이터 패드들(DP1~DPp)에 연결될 수 있다. 구동 회로(20)는 데이터 패드들(DP1~DPp)을 통해 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력 받을 수 있다. 구동 회로(20)는 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급할 수 있다.
저전위 전압 라인(VSSL)은 패드부(PA)의 제1 전원 패드(PP1)와 제2 전원 패드(PP2)에 연결될 수 있다. 저전위 전압 라인(VSSL)은 표시 영역(DA)의 좌측 바깥쪽과 우측 바깥쪽의 비표시 영역(NDA)에서 제2 방향(Y축 방향)으로 길게 연장될 수 있다. 저전위 전압 라인(VSSL)은 제2 패드 전극(220)에 연결될 수 있다. 이로 인해, 전원 공급 회로(50)의 저전위 전압은 회로 보드, 제1 전원 패드(PP1), 제2 전원 패드(PP2) 및 저전위 전압 라인(VSSL)을 통해 제2 패드 전극(220)에 인가될 수 있다.
제1 플로팅 라인(FL1)은 패드부(PA)의 제1 플로팅 패드(FP1)에 연결될 수 있다. 제1 플로팅 라인(FL1)은 표시 영역(DA)의 좌측 바깥쪽과 우측 바깥쪽의 비표시 영역(NDA)에서 제2 방향(Y축 방향)으로 길게 연장될 수 있다. 제1 플로팅 패드(FP1)와 제1 플로팅 라인(FL1)은 어떠한 전압도 인가되지 않는 더미 패드와 더미 라인일 수 있다.
제2 플로팅 라인(FL2)은 패드부(PA)의 제2 플로팅 패드(FP2)에 연결될 수 있다. 제1 플로팅 라인(FL1)은 표시 영역(DA)의 좌측 바깥쪽과 우측 바깥쪽의 비표시 영역(NDA)에서 제2 방향(Y축 방향)으로 길게 연장될 수 있다. 제2 플로팅 패드(FP2)와 제2 플로팅 라인(FL2)은 어떠한 전압도 인가되지 않는 더미 패드와 더미 라인일 수 있다.
한편, 발광 소자(도 6의 LD)들은 매우 작은 사이즈를 가지므로 화소(PX)들 각각의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에 장착하기가 매우 어렵다.
이러한 문제를 해소하기 위해, 유전영동(dielectrophoresis) 방식을 이용한 정렬 방법이 제안되었다.
즉, 디스플레이 패널(10)의 제조 공정 중에 발광 소자(도 8의 150)들을 정렬하기 위해 화소(PX)들 각각의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에 전기장을 형성할 수 있다. 구체적으로, 제조 공정 중에 유전영동 방식을 이용하여 발광 소자(도 8의 150)들에 유전영동힘을 가함으로써 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각에 발광 소자(도 8의 150)들을 정렬시킬 수 있다.
그러나, 제조 공정 중에는 박막 트랜지스터들을 구동하여 제1 패드 전극(210)들에 그라운드 전압을 인가하기 어렵다.
따라서, 완성된 디스플레이 장치에서는 제1 패드 전극(210)들이 제1 방향(X축 방향)으로 소정의 간격으로 이격되어 배치되나, 제조 공정 중에 제1 패드 전극(210)들은 제1 방향(X축 방향)으로 단선되지 않고, 길게 연장 배치될 수 있다.
이로 인해, 제조 공정 중에는 제1 패드 전극(210)들이 제1 플로팅 라인(FL1) 및 제2 플로팅 라인(FL2)과 연결될 수 있다. 그러므로, 제1 패드 전극(210)들은 제1 플로팅 라인(FL1) 및 제2 플로팅 라인(FL2)을 통해 그라운드 전압을 인가받을 수 있다. 따라서, 제조 공정 중에 유전영동 방식을 이용하여 발광 소자(도 8의 150)들을 정렬시킨 후에, 제1 패드 전극(210)들을 단선함으로써, 제1 패드 전극(210)들이 제1 방향(X축 방향)으로 소정의 간격으로 이격되어 배치될 수 있다.
한편, 제1 플로팅 라인(FL1)과 제2 플로팅 라인(FL2)은 제조 공정 중에 그라운드 전압을 인가하기 위한 라인이며, 완성된 디스플레이 장치에서는 어떠한 전압도 인가되지 않을 수 있다. 또는, 완성된 디스플레이 장치에서 정전기 방지용으로 또는 발광 소자(도 8의 150) 구동용으로 제1 플로팅 라인(FL1)과 제2 플로팅 라인(FL2)에는 그라운드 전압이 인가될 수도 있다.
도 8은 도3의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 8을 참조하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 5의 PX) 별로 배치된 복수의 발광 소자(150)를 포함할 수 있다.
예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 발광 소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 발광 소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 발광 소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 발광 소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다.
도 9은 도 8의 A2 영역의 확대도이다.
도 9을 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 절연층(206) 및 복수의 발광 소자(150)를 포함할 수 있다. 이보다 더 많은 구성 요소들이 포함될 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 발광 소자(150)를 조립하기 위해 유전영동힘을 생성하기 위해 구비될 수 있다. 예컨대, 발광 소자(150)는 수평형 발광 소자, 플립칩형 발광 소자 및 수직형 발광 소자 중 하나일 수 있다.
발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 발광 소자(150), 녹색 발광 소자(150G) 및 청색 발광 소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 리지드(rigid) 기판이거나 플렉서블(flexible) 기판일 수 있다. 기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.
절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성을 가져서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
절연층(206)은 발광 소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다. 따라서, 자가 조립시, 발광 소자(150)가 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다.
도 10는 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 9 및 도 10를 참조하여 발광 소자의 자가 조립 방식을 설명한다.
기판(200)은 디스플레이 장치의 패널 기판일 수 있다. 이후 설명에서는 기판(200)은 디스플레이 장치의 패널 기판인 경우로 설명하나 실시예가 이에 한정되는 것은 아니다.
기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.
도 10를 참조하면, 발광 소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
이 후, 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시예에 따라, 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
도 9에 도시한 바와 같이, 기판(200)에는 조립될 발광 소자(150) 각각에 대응하는 한 쌍의 조립 배선(201, 202)이 배치될 수 있다.
조립 배선(201, 202)은 투명 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 조립 배선(201, 202)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.
조립 배선(201, 202)은 외부에서 공급된 전압에 의해 전기장이 형성되고, 이 전기장에 의해 유전영동힘이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 유전영동힘에 의해 기판(200) 상의 조립 홀(203)에 발광 소자(150)를 고정시킬 수 있다.
조립 배선(201, 202) 간의 간격은 발광 소자(150)의 폭 및 조립 홀(203)의 폭보다 작게 형성되어, 전기장을 이용한 발광 소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
조립 배선(201, 202) 상에는 절연층(206)이 형성되어, 조립 배선(201, 202)을 유체(1200)로부터 보호하고, 조립 배선(201, 202)에 흐르는 전류의 누출을 방지할 수 있다. 절연층(206)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.
또한 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(206)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 절연층(206)은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다.
절연층(206)은 격벽을 가지고, 이 격벽에 의해 조립 홀(203)이 형성될 수 있다. 예컨대, 기판(200)의 형성 시, 절연층(206)의 일부가 제거됨으로써, 발광 소자(150)들 각각이 절연층(206)의 조립 홀(203)에 조립될 수 있다.
기판(200)에는 발광 소자(150)들이 결합되는 조립 홀(203)이 형성되고, 조립 홀(203)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(203)은 발광 소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(203)은 대응하는 위치에 조립될 발광 소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203)에 다른 발광 소자가 조립되거나 복수의 발광 소자들이 조립되는 것을 방지할 수 있다.
다시 도 10를 참조하면, 기판(200)이 배치된 후, 자성체를 포함하는 조립 장치(1100)가 기판(200)을 따라 이동할 수 있다. 자성체로 예컨대, 자석이나 전자석이 사용될 수 있다. 조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 발광 소자(150)는 조립 장치(1100)를 향해 이동할 수 있다.
발광 소자(150)는 조립 장치(1100)를 향해 이동 중, 조립 홀(203)로 진입하여 기판(200)과 접촉될 수 있다.
이때, 기판(200)에 형성된 조립 배선(201, 202)에 의해 가해지는 전기장에 의해, 기판(200)에 접촉된 발광 소자(150)가 조립 장치(1100)의 이동에 의해 이탈되는 것이 방지될 수 있다.
즉, 상술한 전자기장을 이용한 자가 조립 방식에 의해, 발광 소자(150)들 각각이 기판(200)에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
기판(200)의 조립 홀(203) 상에 조립된 발광 소자(150)와 기판(200) 사이에는 소정의 솔더층(미도시)이 더 형성되어 발광 소자(150)의 결합력을 향상시킬 수 있다.
이후 발광 소자(150)에 전극 배선(미도시)이 연결되어 전원을 인가할 수 있다.
다음으로 도시되지 않았지만, 후공정에 의해 적어도 하나 이상의 절연층이 형성될 수 있다. 적어도 하나 이상의 절연층은 투명 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
한편, 실시예에 따른 디스플레이 장치에서는 발광 소자를 이용하여 영상을 디스플레이할 수 있다. 실시예의 발광 소자는 전기의 인가에 의해 스스로 광을 발산하는 자발광 소자로서, 반도체 발광 소자일 수 있다. 실시예의 발광 소자는 무기질 반도체 재질로 이루어지므로, 열화에 강하고 수명이 반영구적이어서 안정적인 광을 제공하여 디스플레이 장치가 고품질과 고화질의 영상을 구현하는데 기여할 수 있다.
예컨대, 디스플레이 장치는 발광 소자를 광원으로 이용하고, 발광 소자 상에 컬러 생성부를 구비하여 이 컬러 생성부에 의해 영상을 디스플레이할 수 있다(도 11).
도시되지 않았지만, 디스플레이 장치는 서로 상이한 컬러 광을 생성하는 복수의 발광 소자 각각을 화소에 배치한 디스플레이 패널을 통해 영사을 디스플레이할 수도 있다.
도 11는 도 5의 디스플레이 패널을 개략적으로 보여주는 단면도이다.
도 11를 참조하면, 실시예의 디스플레이 패널(10)은 제1 기판(40), 발광부(41), 컬러 생성부(42) 및 제2 기판(46)를 포함할 수 있다. 실시예의 디스플레이 패널(10)은 이보다 더 많은 구성을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 제1 기판(40)은 도 9에 도시한 기판(200)일 수 있다.
도시되지 않았지만, 제1 기판(40)과 발광부(41) 사이, 발광부(41)와 컬러 생성부(42) 사이 및/또는 컬러 생성부(42)와 제2 기판(46) 사이에 적어도 하나 이상의 절연층이 배치될 수 있지만, 이에 대해서는 한정하지 않는다.
제1 기판(40)은 발광부(41), 컬러 생성부(42) 및 제2 기판(46)을 지지할 수 있다. 제1 기판(40)은 상술한 바와 같은 다양한 소자들, 예컨대 도 5에 도시된 바와 같이 데이터 라인들(D1~Dm, m은 2 이상의 정수), 스캔 라인들(S1~Sn), 고전위 전압 라인 및 저전위 전압 라인, 도 6에 도시된 바와 같이 복수의 트랜지스터들(ST, DT)과 적어도 하나의 커패시터(Cst) 그리고 도 7에 도시된 바와 같이 제1 패드 전극(210) 및 제2 패드 전극(220)이 구비될 수 있다.
제1 기판(40)은 유리나 플렉서블 재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
발광부(41)는 광을 컬러 생성부(42)로 제공할 수 있다. 발광부(41)는 전기의 인가에 의해 스스로 빛을 발산하는 복수의 광원을 포함할 수 있다. 예컨대, 광원은 발광 소자(도 8의 150)를 포함할 수 있다.
일 예로, 복수의 발광 소자(150)는 화소의 각 서브 화소 별로 구분되어 배치되어 개별적인 각 서브 화소의 제어에 의해 독립적으로 발광할 수 있다.
다른 예로, 복수의 발광 소자(150)는 화소의 구분에 관계없이 배치되어 모든 서브 화소에서 동시에 발광할 수 있다.
실시예의 발광 소자(150)는 청색 광을 발광할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 실시예의 발광 소자(150)는 백색 광이나 자주색 광을 발광할 수도 있다.
한편, 발광 소자(150)는 각 서브 화소별로 적색 광, 녹색 광 및 청색 광을 발광할 수도 있다. 이를 위해, 예컨대, 제1 서브 화소, 즉 적색 서브 화소에 적색 광을 발광하는 적색 발광 소자가 배치되고, 제2 서브 화소, 즉 녹색 서브 화소에 녹색 광을 발광하는 녹색 발광 소자가 배치되며, 제3 서브 화소, 즉 청색 서브 화소에 청색 광을 발광하는 청색 발광 소자가 배치될 수 있다.
예컨대, 적색 발광 소자, 녹색 발광 소자 및 청색 발광 소자 각각은 Ⅱ-Ⅳ족 화합물 또는 III-V족 화합물을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlInP, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 AlGaInP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
컬러 생성부(42)는 발광부(41)에서 제공된 광과 상이한 컬러 광을 생성할 수 있다.
예컨대, 컬러 생성부(42)는 제1 컬러 생성부(43), 제2 컬러 생성부(44) 및 제3 컬러 생성부(45)를 포함할 수 있다. 제1 컬러 생성부(43)는 화소의 제1 서브 화소(PX1)에 대응되고, 제2 컬러 생성부(44)는 화소의 제2 서브 화소(PX2)에 대응되며, 제3 컬러 생성부(45)는 화소의 제3 서브 화소(PX3)에 대응될 수 있다.
제1 컬러 생성부(43)는 발광부(41)에서 제공된 광에 기초하여 제1 컬러 광을 생성하고, 제2 컬러 생성부(44)는 발광부(41)에서 제공된 광에 기초하여 제2 컬러 광을 생성하며, 제3 컬러 생성부(45)는 발광부(41)에서 제공된 광에 기초하여 제3 컬러 광을 생성할 수 있다. 예컨대, 제1 컬러 생성부(43)는 발광부(41)의 청색 광을 적색 광으로 출력하고, 제2 컬러 생성부(44)는 발광부(41)의 청색 광을 녹색 광으로 출력하며, 제3 컬러 생성부(45)는 발광부(41)의 청색 광을 그대로 출력할 수 있다.
일 예로, 제1 컬러 생성부(43)는 제1 컬러 필터를 포함하고, 제2 컬러 생성부(44)는 제2 컬러 필터를 포함하며, 제3 컬러 생성부(45)는 제3 컬러 필터를 포함할 수 있다.
제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터는 빛이 투과할 수 있는 투명한 재질로 형성될 수 있다.
예컨대, 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터 중 적어도 하나 이상은 양자점(quantum dot)을 포함할 수 있다.
실시예의 양자점은 Ⅱ-Ⅳ족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
Ⅱ-VI족 화합물은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlInP, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 AlGaInP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이러한 양자점은 대략 45nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 양자점을 통해 발광되는 광은 전 방향으로 방출될 수 있다. 이에 따라, 발광 표시 장치의 시야각이 향상될 수 있다.
한편, 양자점은 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등의 형태를 가질 수 있으나, 이에 한정되지는 않는다.
예컨대, 발광 소자(150)가 청색 광을 발광하는 경우, 제1 컬러 필터는 적색 양자점을 포함하고, 제2 컬러 필터는 녹색 양자점을 포함할 수 있다. 제3 컬러 필터는 양자점을 포함하지 않을 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 발광 소자(150)의 청색 광이 제1 컬러 필터에 흡수되고, 이 흡수된 청색 광이 적색 양자점에 의해 파장 쉬트프되어 적색 광이 출력될 수 있다. 예컨대, 발광 소자(150)의 청색 광이 제2 컬러 필터에 흡수되고, 이 흡수된 청색 광이 녹색 양자점에 의해 파장 쉬프트되어 녹색 광이 출력될 수 있다. 예컨대, 발광 소자의 청색 광이 제3 컬러 필터에 흡수되고, 이 흡수된 청색 광이 그대로 출사될 수 있다.
한편, 발광 소자(150)가 백색 광인 경우, 제1 컬러 필터 및 제2 컬러 필터뿐만 아니라 제3 컬러 필터 또한 양자점을 포함할 수 있다. 즉, 제3 컬러 필터에 포함된 양자점에 의해 발광 소자(150)의 백색 광이 청색 광으로 파장 쉬프트될 수 있다.
예컨대, 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터 중 적어도 하나 이상은 형광체를 포함할 수 있다. 예컨대, 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터 중 일부 컬러 필터는 양자점을 포함하고, 다른 일부는 형광체를 포함할 수 있다. 예컨대, 제1 컬러 필터 및 제2 컬러 필터 각각은 형광체와 양자점을 포함할 수 있다. 예컨대, 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터 중 적어도 하나 이상은 산란 입자를 포함할 수 있다. 산란 입자에 의해 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터 각각으로 입사된 청색 광이 산란되고 산란된 청색 광이 해당 양자점에 의해 컬러 쉬프트되므로, 광 출력 효율이 향상될 수 있다.
다른 예로, 제1 컬러 생성부(43)는 제1 컬러 변환층 및 제1 컬러 필터를 포함할 수 있다. 제2 컬러 생성부(44)는 제2 컬러 변환부 및 제2 컬러 필터를 포함할 수 있다. 제3 컬러 생성부(45)는 제3 컬러 변환층 및 제3 컬러 필터를 포함할 수 있다. 제1 컬러 변환층, 제2 컬러 변환층 및 제3 컬러 변환층 각각은 발광부(41)에 인접하여 배치될 수 있다. 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터는 제2 기판(46)에 인접하여 배치될 수 있다.
예컨대, 제1 컬러 필터는 제1 컬러 변환층과 제2 기판(46) 사이에 배치될 수 있다. 예컨대, 제2 컬러 필터는 제2 컬러 변환층과 제2 기판(46) 사이에 배치될 수 있다. 예컨대, 제3 컬러 필터는 제3 컬러 변환층과 제2 기판(46) 사이에 배치될 수 있다.
예컨대, 제1 컬러 필터는 제1 컬러 변환층의 상면과 접하고 제1 컬러 변환층과 동일한 사이즈를 가질 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제2 컬러 필터는 제2 컬러 변환층의 상면과 접하고, 제2 컬러 변환층과 동일한 사이즈를 가질 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제3 컬러 필터는 제3 컬러 변환층의 상면과 접하고, 제3 컬러 변환층과 동일한 사이즈를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 제1 컬러 변환층은 적색 양자점을 포함하고, 제2 컬러 변환층은 녹색 양자점을 포함할 수 있다. 제3 컬러 변환층은 양자점을 포함하지 않을 수 있다. 예대, 제1 컬러 필터는 제1 컬러 변환층에서 변환된 적색 광을 선택적으로 투과시키는 적색 계열 재질을 포함하고, 제2 컬러 필터는 제2 컬러 변환층에서 변환된 녹색 광을 선택적으로 투과시키는 녹색 계열 재질을 포함하며, 제3 컬러 필터는 제3 컬러 변환층에서 그대로 투과한 청색 광을 선택적으로 투과시키는 청색 계열 재질을 포함할 수 있다.
한편, 발광 소자(150)가 백색 광인 경우, 제1 컬러 변환층 및 제2 컬러 변환층뿐만 아니라 제3 컬러 변환층 또한 양자점을 포함할 수 있다. 즉, 제3 컬러 필터에 포함된 양자점에 의해 발광 소자(150)의 백색 광이 청색 광으로 파장 쉬프트될 수 있다.
다시 도 11를 참조하면, 제2 기판(46)은 컬러 생성부(42) 상에 배치되어, 컬러 생성부(42)를 보호할 수 있다. 제2 기판(46)은 유리로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
제2 기판(46)은 커버 윈도우, 커버 글라스 등으로 불릴 수 있다.
제2 기판(46)은 유리나 플렉서블 재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
한편, 실시예는 제1 조립 배선과 제1 조립 배선의 제1 폭보다 작은 제2 폭을 갖는 제2 조립 배선 상에 제1 홀이 형성됨으로써, 자가 조립시 제1 홀에 전기장이 집중 분포되도록 하여 제1 홀에서형성된 보다 큰 유전영동힘을 이용하여 반도체 발광 소자를 제1 홀에 보다 쉽고, 정확히 그리고 신속하게 조립하여 조립율을 향상시킬 수 있다.
또한, 실시예는 제1 조립 배선과 제1 조립 배선의 제1 폭보다 작은 제2 폭을 갖는 제2 조립 배선 상에 제1 홀이 형성됨으로써, 제1 홀의 상측에서 유전영동힘이 미약하거나 없도록 하여 이미 제1 홀에 조립된 반도체 발과 소자 상에 다른 반도체 발광 소자가 중복 조립되지 않도록 하여 조립 불량을 방지할 수 있다.
이하에서, 다양한 실시예와 다양한 도면을 참고하여 실시예에 따른 디스플레이 장치를 설명한다.
[제1 실시예]
도 12는 제1 실시예에 따른 디스플레이 장치를 도시한 평면도이다. 도 13은 도 13의 A-B 라인을 따라 절단한 단면도이다.
도 12 및 도 13을 참조하면, 제1 실시예에 따른 디스플레이 장치(300)는 기판(310), 복수의 제1 조립 배선(321), 복수의 제2 조립 배선(322), 제1 절연층(340) 및 반도체 발광 소자(150)를 포함할 수 있다.
실시예에서 반도체 발광 소자(150)는 도 17, 도 19 및 도 21에 도시한 바와 같이, 청색 반도체 발광 소자(150_B), 녹색 반도체 발광 소자(150_G) 및 적색 반도체 발광 소자(150_R)를 포함할 수 있다. 청색 반도체 발광 소자(150_B)에서 생성된 청색 광, 녹색 반도체 발광 소자(150_G)에서 생성된 녹색 광 및 적색 반도체 발광 소자(150_R)에서 생성된 적색 광에 의해 컬러 영상이 구현될 수 있다. 예컨대, 청색 반도체 발광 소자(150_B)는 제1 반도체 발광 소자로, 녹색 반도체 발광 소자(150_G)는 제2 반도체 발광 소자로 그리고 적색 반도체 발광 소자(150_R)는 제3 반도체 발광 소자로 명명될 수 있다.
기판(310)은 리지드(rigid) 기판이거나 플렉서블 기판일 수 있다. 기판(310)은 투명한 재질일 수 있다.
제1 조립 배선(321)과 제2 조립 배선(322)은 X 방향을 따라 길게 배치될 수 있다. 제1 조립 배선(321)과 제2 조립 배선(322)은 서로 평행하게 배치될 수 있다. 제1 조립 배선(321)과 제2 조립 배선(322)은 Y 방향을 따라 서로 동일한 간격을 가질 수 있다.
제1 조립 배선(321)은 Y 방향을 따라 제1 폭(w1)을 가지고, 제2 조립 배선(322)은 Y 방향을 따라 제2 폭(w2)을 가질 수 있다. 제2 폭(w2)은 제1 폭(w1)에 비해 1/10 이하일 수 있지만, 이에 대해서는 한정하지 않는다. 이와 같이, 제2 조립 배선(322)의 제2 폭(w2)이 제1 조립 배선(321)의 제1 폭(w1)보다 작으므로, 자가 조립 시 제1 조립 배선(321) 및 제2 조립 배선(322)에 인가된 전압에 의해 전기장이 생성될 때, 도 15에 도시한 바와 같이, 전기장이 제1 조립 배선(321)보다 제2 조립 배선(322)에 집중될 수 있다. 통상, 전기장은 제1 조립 배선(321)과 제2 조립 배선(322)에 근접할수록 수직 방향을 따라 분포되고, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에서는 수평 방향을 따라 분포할 수 있다. 따라서, 제2 조립 배선(322) 상에서 수직 방향을 따라 전기장이 집중 분포될 수 있다. 특히, 제2 조립 배선(322)의 제2 폭(w2)가 제1 조립 배선(321)의 제1 폭(w1)보다 현저하게 작으므로, 제2 조립 배선(322) 상에 더욱 밀한 밀도를 갖는 전기장이 분포될 수 있다.
제1 조립 배선(321)과 제2 조립 배선(322)은 자가 조립시 반도체 발광 소자(150)를 기판(310) 상에 조립하도록 하는 부재일 수 있다. 즉, 제1 조립 배선(321) 및 제2 조립 배선(322)에 인가된 전압에 의해 전기장이 생성되고, 전기장에 의해 유전영동힘이 형성될 수 있다. 자가 조립시 복수의 반도체 발광 소자(150)가 유체 내에서 자성체에 의해 이동될 수 있다. 이와 같이 이동 중인 반도체 발광 소자(150)가 유전영동힘에 의해 영향을 받아 기판(310) 상에 조립될 수 있다. 기판(310) 상에 조립됨은 유전영동힘에 의해 기판(310) 상에 고정되거나 고정됨이 유지됨을 의미할 수 있다.
제1 조립 배선(321)과 제2 조립 배선(322)은 전기 전도도가 우수한 금속으로 이루어질 수 있다. 예컨대, 제1 조립 배선(321) 및 제2 조립 배선(322)은 Al, Cu 또는 다층 구조로 이루어질 수 있다. 다층 구조로 예컨대, Mo/Al/Mo, Ti/Al/Ti, Ti/Cu/Ti 등이 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 제1 조립 배선(321)과 제2 조립 배선(322) 사이의 간격(L)은 반도체 발광 소자(150)의 직경(D11)보다 클 수 있다. 여기서, 반도체 발광 소자(150)의 직경(D1)은 반도체 발광 소자(150)가 서로 상이한 장축과 단축을 갖는 경우, 단축의 직경일 수 있다.
따라서, 제1 조립 배선(321)과 제2 조립 배선(322) 사이의 간격(L)이 넓으므로, 제1 절연층(340)에 낮은 커패시턴스를 가지므로 반도체 발광 소자(150)의 구동시 신호가 제공되는 경우 신호의 왜곡을 최소화할 수 있다.
아울러, 제1 조립 배선(321)과 제2 조립 배선(322) 사이의 간격(L)이 넓으므로, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 더 큰 전압을 인가하더라도 제1 조립 배선(321)과 제2 조립 배선(322) 사이의 전기적인 쇼트 불량이 발생되지 않는다. 또한, 더 큰 전압에 의해 형성된 더 큰 유전영동힘을 이용하여 반도체 발광 소자가 보다 신속하게 조립되며 상기 조립된 반도체 발광 소자가 더욱 더 단단하게 고정되므로 조립 불량을 방지할 수 있다.
실시예에서는 반도체 발광 소자(150)가 제2 조립 배선(322) 상에 조립될 수 있지만, 이에 대해서는 한정하지 않는다. 이를 위해 제1 홀(345)이 제2 조립 배선(322) 상에 구비되고, 반도체 발광 소자(150)가 제1 홀(345)에 조립될 수 있다.
특히, 실시예에서는 제1 조립 배선(321)과 제2 조립 배선(322) 중에서 폭(w1, w2)이 작은 조립 배선 상에 제1 홀(345)이 구비될 수 있다. 예컨대, 제2 조립 배선(322)의 제2 폭(w2)이 제1 조립 배선(321)의 제1 폭(w1)보다 작은 경우, 제2 조립 배선(322) 상에 제1 홀(345)이 구비될 수 있다. 예컨대, 제1 조립 배선(321)의 제1 폭(w1)이 제2 조립 배선(322)의 제2 폭(w2)보다 작은 경우, 제1 조립 배선(321) 상에 제1 홀(345)이 구비될 수 있다. 따라서, 제1 홀(345)은 폭(w2)이 작은 조립 배선(322) 상에 형성되고, 자가 조립 시 폭(w2)이 작은 조립 배선(322)에 보다 밀한 전기장이 분포되고 폭(w2)이 작은 조립 배선(322)상에서 Z 방향을 따라 전기장 세기가 급격히 감소되는 특성을 이용하여 제1 홀(345)에 부합하는 반도체 발광 소자(150)만이 제1 홀(345)에 조립될 수 있다. 이에 따라, 조립 불량이 방지되고 조립율이 향상될 수 있다.
상술한 바와 같이, 제2 조립 배선(322) 상에서 전기장이 Z 방향(또는 상부 방향, 수직 방향 등)을 따라 집중 분포할 수 있다. 특히, 이러한 전기장의 집중도, 즉 전기장 세기는 제2 조립 배선(322)의 상면에서 가장 세고 제2 조립 배선(322)에서 멀어지는 방향, 즉 상부 방향(Z 방향)을 급격하게 줄어들 수 있다.
제2 조립 배선(322) 상에 제1 홀(345)이 구비되고, 제1 홀(345)에서도 동일한 전기장 세기 분포를 갖는다. 즉, 제1 홀(345)의 바닥부, 즉 제2 배선 전극의 상면 또는 그 근처에서 가장 큰 전기장 세기를 가질 수 있다. 또한, 제1 홀(345)의 바닥부로부터 멀어지는 Z 방향을 따라 전기장 세기가 급격히 줄어들 수 있다.
도 16에서, 비교에는 도 1에 도시한 제1 조립 배선(2)와 제2 조립 배선(3) 상에 구비된 조립 홀(6)에서 Z 방향을 따른 전기장 세기를 도시하고, 실시예는 도 15에 도시한 제2 조립 배선(322) 상에 구비된 조립 홀에서 Z 방향을 따른 전기장 세기를 도시한다.
a 위치, b 위치 및 c 위치에 따른 전기장 세기가 비교예보다 실시예에서 급격히 줄어듦을 알 수 있다. 특히, 실시예에서는 c 위치에서 전기장 세기가 거의 없음을 알 수 있다. 결국, 비교예에 비해 실시예에서는 제1 홀(345)의 상측이나 그 위에서 전기장 세기가 미약하거나 없으므로, 제1 홀(345)의 형상에 대응하는 형상을 갖는 반도체 발광 소자(150)만이 제1 홀(345)의 바닥부에서의 강한 유전영동힘에 의해 신속하게 해당 제1 홀(345)에 조립될 수 있어, 조립율이 획기적으로 향상되고 조립 불량이 방지될 수 있다. a 위치는 제1 홀(345)의 바닥부이고, b 위치는 제1 홀(345) 내에서 제1 절연층(340)의 상면에 대응하는 위치이며, c 위치는 제1 홀(345) 내에서 제1 절연층(340)의 상면으로부터 소정의 높이(h)에 대응하는 위치일 수 있다.
한편, 도 12에는 2개의 제1 조립 배선(321) 사이에 3개의 제2 조립 배선(322)이 배치되는 것으로 도시하고 있지만, 1개, 2개 또는 4개 이상의 조립 배선이 배치될 수 있다. 또한, 복수의 제1 조립 배선(321)과 복수의 제2 조립 배선(322)이 서로 교대로 배치될 수도 있다. 서로 교대로 배치되는 제1 조립 배선(321)의 제1 폭(w1)은 서로 상이할 수 있지만, 이에 대해서는 한정하지 않는다.
도 12에 도시한 바와 같이, 2개의 제1 조립 배선(321_1, 321_2) 사이에 3개의 제2 조립 배선(322_1, 322_2, 322_3)이 배치되는 경우, 2개의 제1 조립 배선(321_1, 321_2) 각각과 3개의 제2 조립 배선(322_1, 322_2, 322_3) 각각 사이에서 전기장이 생성될 수 있다. 예컨대, 제2-1 조립 배선(322_1)은 제1-1 조립 배선(321-1)과도 전기장이 생성되고 제1-2 조립 배선(321_2)과도 전기장이 생성될 수 있다. 예컨대, 제2-2 조립 배선(322_2)은 제1-1 조립 배선(321-1)과도 전기장이 생성되고 제1-2 조립 배선(321_2)과도 전기장이 생성될 수 있다. 예컨대, 제2-3 조립 배선(322_3)은 제1-1 조립 배선(321-1)과도 전기장이 생성되고 제1-2 조립 배선(321_2)과도 전기장이 생성될 수 있다.
한편, 조립 홀(345)을 구비하기 위해 제1 절연층(340)이 기판(310) 상에 배치될 수 있다. 이하에서, 조립 홀(345)은 제2 홀(355)과 구분하기 위해 제1 홀(345)로 지칭한다.
제1 홀(345)은 제2 조립 배선(322) 상에 배치될 수 있다. 제1 홀(345)은 X 방향을 따라 길게 배치된 제2 조립 배선(322) 상에 서로 이격되어 복수개 구비될 수 있다. X 방향을 따라 길게 배치된 제2 조립 배선(322) 상에 배치된 제1 홀(345) 하나하나는 화소의 특정 서브화소에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
제1 홀(345)은 제1-1 홀(345_1), 제1-2 홀(345_2) 및 제1-3 홀(345_3)을 포함할 수 있다. 예컨대, 제1-1 홀(345_1)에 청색 반도체 발광 소자(150_B)가 배치되고, 제1-2 홀(345_2)에 녹색 반도체 발광 소자(150_G)가 배치되며, 제1-3 홀(345_3)에 적색 반도체 발광 소자(150_R)가 배치될 수 있다. 제1-1 홀(345_1), 제1-2 홀(345_2) 및 제1-3 홀(345_3)은 Y 방향에 따라 일직선으로 배치되므로, 청색 반도체 발광 소자(150_B), 녹색 반도체 발광 소자(150_G) 및 적색 반도체 발광 소자(150_R) 또한 Y 방향에 따라 일직선으로 배치될 수 있지만, 이에 대해서는 한정하지 않는다. 청색 반도체 발광 소자(150_B), 녹색 반도체 발광 소자(150_G) 및 적색 반도체 발광 소자(150_R)에 의해 하나의 단위 화소가 정의될 수 있다.
실시예에서, 제1-1 홀(345_1), 제1-2 홀(345_2) 및 제1-3 홀(345_3) 각각의 형상은 청색 반도체 발광 소자(150_B), 녹색 반도체 발과 소자 및 적색 반도체 발광 소자(150_R) 각각의 형상에 대응할 수 있다.
예컨대, 청색 반도체 발광 소자(150_B)는 길다란 타원형을 갖고, 녹색 반도체 발광 소자(150_G)는 덜 길다란 타원형을 가지며, 적색 반도체 발광 소자(150_R)는 원형을 가질 수 있지만, 이에 대해서는 한정하지 않으며 다른 형상으로 변경 가능하다. 이에 따라, 제1-1 홀(345_1)은 청색 반도체 발광 소자(150_B)의 형상에 대응하도록 길다란 타원형을 가질 수 있다. 제1-2 홀(345_2)은 녹색 반도체 발광 소자(150_G)의 형상에 대응하도록 덜 길다란 타원형을 가질 수 있다. 제1-3 홀(345_3)은 적색 반도체 발광 소자(150_R)의 형상에 대응하도록 원형을 가질 수 있다. 청색 반도체 발광 소자(150_B), 녹색 반도체 발광 소자(150_G) 및 적색 반도체 발광 소자(150_R) 각각이 보다 용이하게 조립되도록 제1-1 홀(345_1), 제1-2 홀(345_2) 및 제1-3 홀(345_3) 각각의 직경은 청색 반도체 발광 소자(150_B), 녹색 반도체 발광 소자(150_G) 및 적색 반도체 발광 소자(150_R) 각각의 직경보다 클 수 있다.
에컨대, 제1-1 홀(345_1)에는 제1-1 홀(345_1)의 형상에 대응하는 길다란 타원형을 갖는 청색 반도체 발광 소자(150_B)가 배치되고, 제1-2 홀(345_2)에는 제1-2 홀(345_2)의 형상에 대응하는 덜 길다란 타원형을 갖는 녹색 반도체 발광 소자(150_G)가 배치되며, 제1-3 홀(345_3)에는 제1-3의 홀의 형상에 대응하는 원형을 갖는 적색 반도체 발광 소자(150_R)가 배치될 수 있다.
도 18a 내지 도 18c, 도 20a 내지 도 20c 그리고 도 22a 및 도 22b에 도시한 바와 같이, 제1-1 홀(345_1), 제1-2 홀(345_2) 및 제1-3 홀(345_3) 각각에 대응하지 않은 다른 반도체 발광 소자의 일부가 해당 제1-1 홀(345_1), 제1-2 홀(345_2) 및 제1-3 홀(345_3) 각각에 위치될 수 있다.
이러한 경우, 종래에는 다른 반도체 발광 소자가 제1-1 홀(345_1), 제1-2 홀(345_2) 및 제1-3 홀(345_3) 각각의 상측에서의 비교적 강한 유전영동힘에 의해 제1-1 홀(345_1), 제1-2 홀(345_2) 및 제1-3 홀(345_3) 각각에 조립되어 조립 불량을 야기할 수 있다.
하지만, 실시예에서는 제1-1 홀(345_1), 제1-2 홀(345_2) 및 제1-3 홀(345_3) 각각에 대응하지 않은 다른 반도체 발광 소자의 일부가 해당 제1-1 홀(345_1), 제1-2 홀(345_2) 및 제1-3 홀(345_3) 각각에 위치되더라도, 제1-1 홀(345_1), 제1-2 홀(345_2) 및 제1-3 홀(345_3) 각각의 상측에서 유전영동힘이 미약하거나 없어 다른 반도체 발광 소자가 제1-1 홀(345_1), 제1-2 홀(345_2) 및 제1-3 홀(345_3) 각각에 조립되지 않으므로, 조립율을 향상시키고 조립 불량을 방지할 수 있고, 이에 대해서는 나중에 설명한다.
다시 도 13을 참조하면, 제1 절연층(340)은 유기 물질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 제1 절연층(340)은 격벽으로 불릴 수 있지만, 이에 대해서는 한정하지 않는다.
제1 절연층(340)은 항복 전압(breakdown voltage) 특성이 우수한 무기 물질이나 유기 물질로 이루어질 수 있다. 무기 물질로는 SiO2나 SiNx가 사용될 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 제1 절연층(340)의 두께는 반도체 발광 소자(150)의 두께보다 작을 수 있지만, 이에 대해서는 한정하지 않는다. 이에 따라, 제1 홀(345)에 반도체 발광 소자(150)가 배치되는 경우, 반도체 발과 소자의 상측은 제1 절연층(340)의 상면보다 상부 방향으로 돌출될 수 있다.
예컨대, 제1 절연층(340)은 제1 홀(345)을 형성하기 위해 제공될 수 있다. 먼저 제1 절연층(340)을 기판(310) 상에 형성한 후, 식각 공정을 통해 제2 조립 배선(322) 상에 제1 절연층(340)을 제거하여 제1 홀(345)을 형성할 수 있다. 예컨대, 제2 조립 배선(322)의 상면이 노출될 때가지 식각 공정이 수행될 수 있지만, 이에 대해서는 한정하지 않는다.
실시예에서는 자가 조립을 위해 제1 조립 배선(321) 및 제2 조립 배선(322)에 소정의 전압이 인가되는 경우, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 전기장이 형성될 수 있다. 특히, 제2 조립 배선(322)의 제2 폭(w2)이 제1 조립 배선(321)의 제1 폭(w1)에 비해 현저하게 작아, 제2 조립 배선(322) 상에 구비된 제1 홀(345)에 전기장이 보다 더 집중 분포할 수 있다.
이때, 제1 홀(345) 내에서 전기장은 수직 방향으로 분포되고 제1 홀(345)의 바닥부로부터 멀어지는 방향, 즉 Z 방향을 따라 전기장 세기가 급격히 감소할 수 있다. 즉, 도 16에 도시한 바와 같이, 제1 홀(345)에서 Z 방향을 따라 전기장의 세기가 급격히 감소할 수 있다. 즉, 제1 홀(345)의 바닥부(a 위치)에서 전기장의 세기가 가장 크지만, 제1 홀(345)의 상측(b 위치)나 그 위(c 위치)에서는 전기장의 세기가 미약하거나 없다. 비교예와 비교하여, 실시예에서 b 위치 및 c 위치에서 전기장 세기가 현저하게 감소한다. 특히 실시예에서 c 위치에서는 전기장 세기가 제로(zero)에 근접하다.
이로부터, 실시예에 따르면, 제2 조립 배선(322) 상에 구비된 제1 홀(345), 특히 제1 홀(345)의 바닥부에 전기장이 집중 분포하므로, 이 집중된 전기장에 의한 유전영동힘 또한 제1 홀(345)의 바닥부나 그 근처에서 크다. 따라서, 제1 홀(345)의 형상에 대응하는 반도체 발광 소자(150)만이 제1 홀(345)에 조립되고, 상기 조립된 반도체 발광 소자(150)는 제1 홀(345)의 바닥부에서의 가장 큰 유전영동힘에 의해 제1 홀(345)에 단단히 고정될 수 있어 조립율을 향상시킬 수 있다.
이에 반해, 제1 홀(345)의 형상과 상이한 반도체 발광 소자(150)는 제1 홀(345)에 조립되기 어렵고, 설자 제1 홀(345)에 조립된다 하더라도 제1 홀(345)에 비스듬하게 조립되지만 제1 홀(345)의 상측에 유전영동힘이 미약하거나 없어 해당 반도체 발광 소자(150)가 제1 홀(345)에서 쉽게 이탈될 수 있다.
또한, 제1 홀(345)에 조립된 반도체 발광 소자(150)와 제1 홀(345)의 내측 사이의 공차가 발생되더라도, 제1 홀(345)의 상측에서 유전영동힘이 미약하거나 없으므로 다른 반도체 발광 소자(150)가 제1 홀(345)에 조립된 반도체 발광 소자(150) 상에 고정되기 어려워 중복 조립으로 인한 조립 불량을 방지할 수 있다.
한편, 제1 실시예에 따른 디스플레이 장치(300)는 제2 절연층(350)을 포함할 수 있다.
제2 절연층(350)은 제1 절연층(340) 및 제2 조립 배선(322) 상에 배치될 수 있다. 제2 절연층(350)은 제1 홀(345)에 배치될 수 있다. 예컨대, 제2 절연층(350)은 제1 홀(345)의 바닥부 및 내측에 배치될 수 있다.
제2 절연층(350)은 유전영동힘과 관련된 유전율을 갖는 물질로 이루어질 수 있다. 예컨대 제2 절연층(350)은 무기 물질이나 유기 물질로 이루어질 수 있다. 무기 물질로 SiO2나 SiNx일 수 있지만, 이에 대해서는 한정하지 않는다.
제2 절연층(350)의 두께는 제1 절연층(340)의 두께보다 작을 수 있다. 예컨대, 제2 절연층(350)의 두께는 50nm 내지 1㎛일 수 있지만, 이에 대해서는 한정하지 않는다. 제2 절연층(350)의 두께가 50n 미만인 경우, 유전영동힘에 미치는 유전율이 미미해질 수 있다. 제2 절연층(350)의 두께가 1㎛ 초과하는 경우 디스플레이 장치(300)의 두께가 두꺼워지며, 오히려 전기장의 세기가 줄어들 수 있다.
제2 홀(355)은 제2 절연층(350)에 형성될 수 있다. 제2 홀(355)은 제1 홀(345) 내에 위치될 수 있다. 제2 홀(355)의 직경(D2)은 제1 홀(345)의 직경(D1)에 비해 매우 작을 수 있다. 제2 홀(355)은 제2 조립 배선(322)의 일부 영역을 외부에 노출시키기 위해 형성될 수 있다.
따라서, 제2 홀(355)을 제외한 기판(310)의 전 영역 상에 제2 절연층(350)이 배치될 수 있다. 다시 말해, 기판(310)의 전 영역 상에 배치된 제2 절연층(350) 중에서 제1 홀(345) 내에 위치된 제2 절연층(350)을 제2 조립 배선(322)의 상면이 외부에 노출되도록 제거함으로써, 매우 작은 직경을 갖는 제2 홀(355)이 형성될 수 있다.
도 14에 도시한 바와 같이, 제2 홀(355)은 원형일 수 있지만, 다른 형상을 가질 수도 있다.
한편, 제2 조립 배선(322)의 제2 폭(w2)는 제1 홀(345)의 직경(D1)보다 작을 수 있다. 제2 조립 배선(322)의 제2 폭(w2)은 반도체 발광 소자(150)의 직경(D11)보다 작을 수 있다.
따라서, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 전기장이 생성되는 경우, 전기장이 보다 더 제1 홀(345)에 집중적으로 분포될 수 있다. 자가 조립 시 반도체 발광 소자(150)가 보다 집중된 전기장에 의해 형성된 유전영동힘에 의해 더욱 더 용이하게 제1 홀(345)에 쉽게 조립될 수 있다. 즉, 더욱 커진 유전영동힘에 의해 제1 홀(345)의 형상에 대응하는 반도체 발광 소자(150)가 제1 홀(345) 내부로 쉽게 삽입될 수 있다.
한편, 제2 홀(355)의 직경(D2)는 제2 조립 배선(322)의 제2 폭(w2)보다 작을 수 있다. 예컨대, 제2 홀(355)의 직경(D2)는 반도체 발광 소자(150)의 직경(D11)보다 작을 수 있다.
따라서, 제2 조립 배선(322)의 일부 영역이 노출되도록 제2 홀(355)이 구비되므로, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 전기장이 생성되는 경우, 전기장이 보다 더 제2 홀(355)에 집중적으로 분포될 수 있다. 자가 조립 시 반도체 발광 소자(150)가 제1 홀(345)에 조립되는 경우, 제2 홀(355)은 반도체 발광 소자(150)의 하면에 접할 수 있다. 이때, 제1 홀(345)에 조립된 반도체 발광 소자(150)가 제1 홀(345)에 보다 집중된 전기장에 의해 형성된 유전영동힘에 의해 더욱 더 단단하게 제1 홀(345)에 고정될 수 있다.
한편, 제2 홀(355)은 적어도 2개 이상 구비될 수 있다. 이에 따라, 적어도 2개 이상의 제2 홀(355)이 제1 홀(345) 내에 위치될 수 있다. 예컨대, 적어도 2개 이상의 제2 홀(355)이 제1 홀(345) 내의 제2 절연층(350)에 형성될 수 있다.
적어도 2개 이상의 제2 홀(355)은 제1 홀(345)의 내측에 인접하여 형성될 수 있다.
예컨대, 도 17 및 도 19에 도시한 바와 같이, 제1-1 홀(345_1) 및 제1-2 홀(345_2) 각각이 장축과 단축을 갖는 타원형인 경우, 적어도 2개 이상의 제2 홀(355)은 장축 방향에서 서로 마주보도록 제1-1 홀(345_1) 및 제1-2 홀(345_2) 각각의 내측에 인접하여 위치될 수 있다. 예컨대, 제2-1 홀(355_1)은 제1-1 홀(345_1) 및 제1-2 홀(345_2) 각각에서 장축의 일측에 위치되고, 제2-2 홀(355_2)은 제1-1 홀(345_1) 및 제1-2 홀(345_2) 각각에서 장축의 타측에 위치될 수 있다. 이때, 일측 및 타측은 제1-1 홀(345_1) 및 제1-2 홀(345_2) 각각에서 장축의 양 끝단일 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 도 21에 도시한 바와 같이, 제1-3 홀(345_3)이 원형인 경우, 복수의 홀(355_1 내지 355_4)은 가장자리 둘레를 따라 제1-3 홀(345_3)의 내측에 인접하여 위치될 수 있다. 예컨대, 제2-1 홀(355_1)은 제1-3 홀(345_3)의 제1 측에 위치되고, 제2-2 홀(355_2)은 제1-3 홀(345_3)의 제2 측에 위치되고, 제2-3 홀(355_3)은 제1-3 홀(345_3)의 제3 측에 위치되며, 제2-4 홀(355_4)은 제1-3 홀(345_3)의 제4 측에 위치될 수 있다. 예컨대, 제1 측과 제3 측은 가로선 상에 위치되고, 제2 측과 제4 측은 세로선 상에 위치될 수 있지만, 이에 대해서는 한정하지 않는다.
도 21에서 제2-1 홀(355_1), 제2-2 홀(355_2), 제2-3 홀(355_3) 및 제2-4 홀(355_4)은 서로 간에 등 간격을 갖는 것으로 도시되고 있지만, 제2-1 홀(355_1), 제2-2 홀(355_2), 제2-3 홀(355_3) 및 제2-4 홀(355_4)은 제1-3 홀(345_3) 내에 랜덤하게 위치될 수도 있다.
상술한 바와 같이, 자가 조립시 길다란 타원형을 갖는 청색 반도체 발광 소자(150_B)는 청색 반도체 발광 소자(150_B)의 형상에 대응하는 형상을 갖는 제1-1 홀(345_1)에 조립될 수 있다(도 17),
이러한 경우, 자가 조립시 전기장이 제1-1 홀(345_1) 내의 제2-1 홀(355_1) 및 제2-2 홀(355_2)에 집중 분포되어 제2-1 홀(355_1) 및 제2-2 홀(355_2)에 큰 유전영동힘이 형성되므로, 제2-1 홀(355_1) 및 제2-2 홀(355_2)에 형성된 큰 유전영동힘에 의해 제1-1 홀(345_1)에 조립된 청색 반도체 발광 소자(150_B)가 제1-1 홀(345_1) 내에서 제2 절연층(350)에 단단하게 고정될 수 있다. 아울러, 제1-1 홀(345_1) 내에서 제2-1 홀(355_1) 및 제2-2 홀(355_2)가 장축의 양 끝단에 위치되므로, 청색 반도체 발광 소자(150_B)가 한쪽으로 치우치지 않고 제1-1 홀(345_1) 내에 정 위치될 수 있다.
자가 조립시 덜 길다란 타원형을 갖는 녹색 반도체 발광 소자(150_G)는 녹색 반도체 발광 소자(150_G)의 형상에 대응하는 형상을 갖는 제1-2 홀(345_2)에 조립될 수 있다(도 19).
이러한 경우, 자가 조립시 전기장이 제1-2 홀(345_2) 내의 제2-1 홀(355_1) 및 제2-2 홀(355_2)에 집중 분포되어 제2-1 홀(355_1) 및 제2-2 홀(355_2)에 큰 유전영동힘이 형성되므로, 제2-1 홀(355_1) 및 제2-2 홀(355_2)에 형성된 큰 유전영동힘에 의해 제1-2 홀(345_2)에 조립된 녹색 반도체 발광 소자(150_G)가 제1-2 홀(345_2) 내에서 제2 절연층(350)에 단단하게 고정될 수 있다. 아울러, 제1-2 홀(345_2) 내에서 제2-1 홀(355_1) 및 제2-2 홀(355_2)가 장축의 양 끝단에 위치되므로, 녹색 반도체 발광 소자(150_G)가 한쪽으로 치우치지 않고 제1-2 홀(345_2) 내에 정 위치될 수 있다.
자가 조립시 원형을 갖는 적색 반도체 발광 소자(150_R)는 적색 반도체 발광 소자(150_R)의 형상에 대응하는 형상을 갖는 제1-3 홀(345_3)에 조립될 수 있다(도 21).
이러한 경우, 자가 조립시 전기장이 제1-3 홀(345_3) 내의 제2-1 홀(355_1) 내지 제2-4 홀(355_4)에 집중 분포되어 제2-1 홀(355_1) 내지 제2-4 홀(355_4)에 큰 유전영동힘이 형성되므로, 제2-1 홀(355_1) 내지 제2-4 홀(355_4)에 형성된 큰 유전영동힘에 의해 제1-3 홀(345_3)에 조립된 적색 반도체 발광 소자(150_R)가 제1-3 홀(345_3) 내에서 제2 절연층(350)에 단단하게 고정될 수 있다. 아울러, 제1-3 홀(345_3) 내에서 제2-1 홀(355_1) 내지 제2-4 홀(355_4)가 가장자리 둘레를 따라 위치되므로, 적색 반도체 발광 소자(150_R)가 한쪽으로 치우치지 않고 제1-3 홀(345_3) 내에 정 위치될 수 있다.
한편, 도 18a 내지 도 18c, 도 20a 내지 도 20c 그리고 도 22a 및 도 22에 도시한 바와 같이, 제1-1 홀(345_1), 제1-2 홀(345_2) 및 제1-3 홀(345_3) 각각에 대응하지 않은 다른 반도체 발광 소자의 일부가 해당 제1-1 홀(345_1), 제1-2 홀(345_2) 및 제1-3 홀(345_3) 각각에 위치될 수 있다.
도 18a 및 도 18b에 도시한 바와 같이, 덜 길다란 타원형을 갖는 녹색 반도체 발광 소자(150_G)의 일부가 청색 반도체 발광 소자(150_B)의 길다란 타원형에 대응하는 형상을 갖는 제1-1 홀(345_1) 상에 위치될 수 있다. 도 18c에 도시한 바와 같이, 원형을 갖는 적색 반도체 발광 소자(150_R)의 일부가 청색 반도체 발광 소자(150_B)의 길다란 타원형에 대응하는 형상을 갖는 제1-1 홀(345_1) 상에 위치될 수 있다.
상술한 바와 같이, 자가 조립시 전기장이 제2-1 홀(355_1) 및 제2-2 홀(355_2)에 집중 분포되어 제2-1 홀(355_1) 및 제2-2 홀(355_2)에 보다 큰 유전영동힘이 형성될 수 있다. 하지만, 녹색 반도체 발광 소자(150_G)의 일부 및 적색 반도체 발광 소자(150_R)의 일부 모두 제1-1 홀(345_1) 내에 위치된 제2-1 홀(355_1) 및 제2-2 홀(355_2)과 수직으로 중첩되지 않으므로, 녹색 반도체 발광 소자(150_G)의 일부 및 적색 반도체 발광 소자(150_R)의 일부 모두 제1-1 홀(345_1) 내로 조립되지 않는다. 더군다나, 도 16에 도시한 바와 같이, 제1 홀(345)의 상층 및 그 위에서 전기장 세기가 미약하거나 없으므로 유전영동힘 또한 매우 미약하거나 없다. 따라서, 제1-1 홀(345_1) 상에 위치된 녹색 반도체 발광 소자(150_G)나 적색 반도체 발광 소자(150_R)는 제1-1 홀(345_1) 상에 오래 머물지 못하고 곧장 다른 곳으로 이동되므로, 제1-1 홀(345_1)에는 오직 제1-1 홀(345_1)의 형상에 대응하는 형상을 갖는 청색 반도체 발광 소자(150_B)만이 조립되어 조립 불량을 원천적으로 차단할 수 있다.
도 19a 및 도 19b에 도시한 바와 같이, 길다란 타원형을 갖는 청색 반도체 발광 소자(150_B)의 일부가 녹색 반도체 발광 소자(150_G)의 덜 길다란 타원형에 대응하는 형상을 갖는 제1-2 홀(345_2) 상에 위치될 수 있다. 도 19c에 도시한 바와 같이, 원형을 갖는 적색 반도체 발광 소자(150_R)의 일부가 녹색 반도체 발광 소자(150_G)의 덜 길다란 타원형에 대응하는 형상을 갖는 제1-2 홀(345_2) 상에 위치될 수 있다.
상술한 바와 같이, 자가 조립시 전기장이 제2-1 홀(355_1) 및 제2-2 홀(355_2)에 집중 분포되어 제2-1 홀(355_1) 및 제2-2 홀(355_2)에 보다 큰 유전영동힘이 형성될 수 있다. 아울러, 도 16에 도시한 바와 같이, 제1 홀(345)의 상층 및 그 위에서 전기장 세기가 미약하거나 없으므로 유전영동힘 또한 매우 미약하거나 없다. 따라서, 도 20a 내지 도 20c에 도시한 바와 같이, 청색 반도체 발광 소자(150_B)나 적색 반도체 발광 소자(150_R)가 위치된 위치, 예컨대 b 위치 또는 c 위치에서는 유전영동힘이 미약하거나 없기 때문에, 청색 반도체 발광 소자(150_B)나 적색 반도체 발광 소자(150_R)가 제1-2 홀(345_2)에 조립될 수 없을 뿐만 아니라 제1-2 홀(345_2) 상에 오래 머물지 못하고 다른 곳으로 이동되므로, 제1-2 홀(345_2)에는 오직 제1-2 홀(345_2)의 형상에 대응하는 형상을 갖는 녹색 반도체 발광 소자(150_G)만이 조립되어 조립 불량을 원천적으로 차단할 수 있다. .
도 21a 및 도 21b에 도시한 바와 같이, 길다란 타원형을 갖는 청색 반도체 발광 소자(150_B)의 일부 및 덜 길다란 타원형을 갖는 녹색 반도체 발광 소자(150_G)의 일부가 원형에 대응하는 형상을 갖는 제1-3 홀(345_3) 상에 위치될 수 있다.
상술한 바와 같이, 자가 조립시 전기장이 제2-1 홀(355_1) 및 제2-2 홀(355_2)에 집중 분포되어 제2-1 홀(355_1) 및 제2-2 홀(355_2)에 보다 큰 유전영동힘이 형성될 수 있다. 아울러, 도 16에 도시한 바와 같이, 제1 홀(345)의 상층 및 그 위에서 전기장 세기가 미약하거나 없으므로 유전영동힘 또한 매우 미약하거나 없다. 따라서, 도 21a 및 도 21b에 도시한 바와 같이, 청색 반도체 발광 소자(150_B)나 녹색 반도체 발광 소자(150_G)가 위치된 위치, 예컨대 b 위치 또는 c 위치에서는 유전영동힘이 미약하거나 없기 때문에, 청색 반도체 발광 소자(150_B)나 녹색 반도체 발광 소자(150_G)가 제1-3 홀(345_3)에 조립될 수 없을 뿐만 아니라 제1-3 홀(345_3) 상에 오래 머물지 못하고 다른 곳으로 이동되므로, 제1-3 홀(345_3)에는 오직 제1-3 홀(345_3)의 형상에 대응하는 형상을 갖는 적색 반도체 발광 소자(150_R)만이 조립되어 조립 불량을 원천적으로 차단할 수 있다. .
이하에서 제1 실시예(도 12 및 도 13)에서 반도체 발광 소자(150)가 조립된 후, 반도체 발과 소자를 발광시키기 위해 후공정을 통해 제조된 디스플레이 장치(300)를 설명한다.
도 23은 도 12에서 반도체 발광 소자가 조립된 후 후공정에 의해 제조된 디스플레이 장치를 도시한 평면도이다. 도 24는 도 23의 D-E 라인을 따라 절단한 단면도이다.
도 12 및 도 13에 도시한 바와 같이, 자가 조립 공정을 수행하여 기판(310) 상의 제1 홀(345)에 반도체 발광 소자(150)가 조립될 수 있다.
구체적으로, 제2-1 조립 배선(322_1) 상의 복수의 제1-1 홀(345_1) 각각에 청색 반도체 발광 소자(150_B)가 배치되고, 제2-2 조립 배선(322_2) 상의 복수의 제1-2 홀(345_2) 각각에 녹색 반도체 발광 소자(150_G)가 배치되며, 제2-3 조립 배선(322_3) 상의 복수의 제1-3 홀(345_3) 각각에 적색 반도체 발광 소자(150_R)가 배치될 수 있다.
도 23 및 도 24를 참조하면 제1 실시예에 따른 디스플레이 장치(300')는 제3 절연층(360), 제1 전극 배선(371_B, 371_G, 371_R), 제2 전극 배선(372), 데이터 배선(361_B, 361_G, 361_R) 및 공통 데이터 배선(361_C)를 포함할 수 있다.
제2 절연층(350) 및 반도체 발광 소자(150) 상에 제3 절연층(360)이 배치될 수 있다.
제3 절연층(360)은 격벽(340) 상에 배치될 수 있다. 예컨대, 제3 절연층(360)은 격벽(340) 뿐만 아니라 조립 홀(345) 내 그리고 반도체 발광 소자(150)(150) 상에도 배치될 수 있다.
제3 절연층(360)은 반도체 발광 소자(150)를 보호할 수 있다. 즉, 제3 절연층(360)은 외부의 수분이나 이물질 등으로부터 반도체 발광 소자(150)를 보호할 수 있다. 제3 절연층(360)은 수분이나 전도성 이물질 등으로부터 제1 연결부(350)를 보호할 수 있다.
제3 절연층(360)은 두껍게 형성하여, 그 상면을 평평하게 하는 평탄화막일 수 있다. 이에 따라, 제3 절연층(360)의 상면 상에 배치되는 층, 예컨대 제1 전극 배선 (371_B, 371_G, 371_R) 및 제2 전극 배선(372) 또는 또 다른 절연층이 쉽게 형성되도록 한다.
제3 절연층(360)은 유기 물질이나 무기 물질로 형성될 수 있다. 제3 절연층(360)은 에폭시나 실리콘과 같은 수지재로 형성될 수 있다. 제2 절연은 반도체 발광 소자(150)로부터의 광이 잘 하도록 광 투광성이 우수한 물질로 이루어질 수 있다.
제3 절연층(360)은 반도체 발광 소자(150)로부터의 광이 잘 산란되도록 산란 입자를 포함할 수 있다. 예컨대, 산란 입자가 각 화소(도 2의 PX)에서 반도체 발광 소자(150)에 대응하는 제3 절연층(360)에 포함될 수 있지만, 이에 대해서는 한정하지 한다. 제3 절연층(360)은 각 서브 화소(도 2의 PX1, PX2, PX3)의 구분에 관계없이, 기판(310)의 전 영역 상에 형성될 수 있다.
제1 전극 배선(371_B, 371_G, 371_R) 및 제2 전극 배선(372)은 제3 절연층(360)을 통해 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 상술한 바와 같이, 반도체 발광 소자(150)는 청색 반도체 발광 소자(150_B), 녹색 반도체 발광 소자(150_G) 및 적색 반도체 발광 소자(150_R)를 포함할 수 있다. 이러한 경우, 제2 전극 배선(372)은 청색 반도체 발광 소자(150_B), 녹색 반도체 발광 소자(150_G) 및 적색 반도체 발광 소자(150_R) 각각에 공통으로 연결되는 공통 전극 배선일 수 있다.
예컨대, 청색 전극 배선(371_B)은 제3 절연층(360)을 통해 청색 반도체 발광 소자(150_B)의 일측에 전기적으로 연결되고, 제2 전극 배선(372)은 제3 절연층(360)을 통해 청색 반도체 발광 소자(150_B)의 타측에 전기적으로 연결될 수 있다. 예컨대, 녹색 전극 배선(371_G)은 제3 절연층(360)을 통해 녹색 반도체 발광 소자(150_G)의 일측에 전기적으로 연결되고, 제2 전극 배선(372)은 제3 절연층(360)을 통해 녹색 반도체 발광 소자(150_G)의 타측에 전기적으로 연결될 수 있다. 예컨대, 적색 전극 배선(371_R)은 제3 절연층(360)을 통해 적색 반도체 발광 소자(150_R)의 일측에 전기적으로 연결되고, 제2 전극 배선(372)은 제3 절연층(360)을 통해 적색 반도체 발광 소자(150_R)의 타측에 전기적으로 연결될 수 있다.
여기서, 일측 및 타측은 반도체 발광 소자(150)의 타입 종류에 따라 다르다. 도면에는 반도체 발광 소자(150)가 수평형 반도체 발광 소자인 것으로 도시되고 있지만, 반도체 발광 소자(150)는 플립칩형 반도체 발광 소자나 수직형 반도체 발광 소자일 수도 있다. 반도체 발광 소자(150)가 수평형 반도체 발광 소자인 경우, 일측 및 타측은 반도체 발광 소자(150)의 상측에 위치될 수 있다. 예컨대, 제1 전극 배선(371_B, 371_G, 371_R)은 반도체 발광 소자(150)의 제1 도전형 반도체층의 상면 일부에 전기적으로 연결되고, 제2 전극 배선(372)은 반도체 발광 소자(150)의 제2 도전형 반도체층의 상면 일부에 전기적으로 연결될 수 있다.
예컨대, 반도체 발광 소자(150)가 수직형 반도체 발광 소자인 경우, 제1 전극 배선(371_B, 371_G, 371_R)은 제1 도전형 반도체층의 상면 일부에 전기적으로 연결되고, 제2 전극 배선(372)은 반도체 발광 소자(150)의 제2 도전형 반도체층의 하면에 전기적으로 연결될 수 있다. 제1 도전형 반도체층은 n형 도펀트를 포함하고, 제2 도전형 반도체층은 p형 반도체층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 이러한 경우, 별도의 공정을 통해 반도체 발광 소자(150)의 하측, 즉 제1 도전형 반도체층과 제2 조립 배선(322)이 전기적으로 연결되고, 제2 전극 배선(372)이 제3 절연층(360)을 통해 제2 조립 배선(322)과 전기적으로 연결될 수 있다. 또는 제2 전극 배선(372)이 제3 절연층(360)을 통해 반도체 발광 소자(150)의 제1 도전형 반도체층의 측면과 전기적으로 연결될 수 있다. 또는 제1 홀(345) 내에서 반도체 발광 소자(150)를 제외한 공간에 연결 전극이 배치되고, 제2 전극 배선(372)이 제3 절연층(360)을 통해 연결 전극에 전기적으로 연결될 수 있다.
한편, 데이터 배선(361_B, 361_G, 361_R)은 제1 전극 배선(371_B, 371_G, 371_R)과 전기적으로 연결되고, 공통 데이터 배선(361_C)은 제2 전극 배선(372)과 전기적으로 연결될 수 있다.
데이터 배선(361_B, 361_G, 361_R)과 공통 데이터 배선(361_C)은 동일층에 배치되고, 제1 전극 배선(371_B, 371_G, 371_R)과 제2 전극 배선(372)은 동일층에 배치될 수 있다. 예컨대, 데이터 배선(361_B, 361_G, 361_R)과 제1 전극 배선(371_B, 371_G, 371_R)은 서로 상이한 층에 배치되되, 제1 컨택홀을 통해 서로 전기적으로 연결될 수 있다. 예컨대, 공통 데이터 배선(361_C)과 제2 전극 배선(372)은 서로 상이한 층에 배치되되, 제1 컨택홀을 통해 서로 전기적으로 연결될 수 있다.
구체적으로, 제1 전극 배선(371_B, 371_G, 371_R)과 제2 전극 배선(372) 상에 제4 절연층(미도시)가 배치될 수 있다. 제4 절여층 상에 데이터 배선(361_B, 361_G, 361_R) 및 공통 데이터 배선(361_C)이 배치될 수 있다. 제4 절연층에 제1 컨택홀과 제2 컨택홀이 형성될 수 있다. 이러한 경우, 데이터 배선(361_B, 361_G, 361_R)은 제4 절연층의 제1 컨택홀을 통해 제1 전극 배선(371_B, 371_G, 371_R)과 전기적으로 연결되고, 공통 데이터 배선(361_C)은 제4 절연층의 제2 컨택홀을 통해 제2 전극 배선(372)과 전기적으로 여결될 수 있다.
데이터 배선은 청색 데이터 배선(361_B), 녹색 데이터 배선(361_G) 및 적색 데이터 배선(361_R)을 포함할 수 있다. 이러한 경우, 청색 데이터 배선(361_B)은 청색 전극 배선(371_B)과 전기적으로 연결되고, 녹색 데이터 배선(361_G)은 녹색 전극 배선(371_G)과 전기적으로 연결되며, 적색 데이터 배선(361_R)은 적색 전극 배선(371_R)과 전기적으로 연결될 수 있다.
청색 데이터 배선(361_B), 녹색 데이터 배선(361_G) 및 적색 데이터 배선(361_R)은 서로 평행하게 배치될 수 있다. 예컨대, 청색 데이터 배선(361_B), 녹색 데이터 배선(361_G) 및 적색 데이터 배선(361_R)은 Y 방향을 따라 길게 배치될 수 있다.
예컨대, 청색 데이터 배선(361_B), 녹색 데이터 배선(361_G) 및 적색 데이터 배선(361_R)은 제1 조립 배선(321) 및 제2 조립 배선(322)과 교차하도록 배치될 수 있다.
예컨대, 제1 전극 배선(371_B, 371_G, 371_R)과 제2 전극 배선(372)은 서로 평행하게 배치될 수 있다. 예컨대, 제1 전극 배선(371_B, 371_G, 371_R)과 제2 전극 배선(372)은 X 방향을 따라 길게 배치될 수 있다. 예컨대, 제1 전극 배선(371_B, 371_G, 371_R)과 제2 전극 배선(372)은 제1 조립 배선(321)과 제2 조립 배선(322)과 서로 평행하게 배치될 수 있다.
실시예에서, 제1 조립 배선(321)과 제2 조립 배선(322)은 반도체 발광 소자(150)를 유전영동힘을 이용하여 제1 홀(345)에 조립하기 위해 구비될 수 있다. 실시예에서, 데이터 배선(361_B, 361_G, 361_R), 공통 데이터 배선(361_C), 제1 전극 배선(371_B, 371_G, 371_R) 및 제2 전극 배선(372)은 청색 반도체 발광 소자(150_B), 녹색 반도체 발광 소자(150_G) 및 적색 반도체 발광 소자(150_R) 각각을 독립적으로 발광시키는 한편, 청색 반도체 발광 소자(150_B), 녹색 반도체 발광 소자(150_G) 및 적색 반도체 발광 소자(150_R) 각각의 전류 세기를 조절하여 서로 상이한 휘도를 얻기 위해 구비될 수 있다.
도면에 도시된 데이터 배선(361_B, 361_G, 361_R), 공통 데이터 배선(361_C), 제1 전극 배선(371_B, 371_G, 371_R) 및 제2 전극 배선(372)의 레이아웃은 일 예시에 불과하며, 다양한 레이아웃 설계가 가능하다.
[제2 실시예]
도 25는 제2 실시예에 따른 디스플레이 장치를 도시한 단면도이다. 도 26은 제2 실시예에 따른 디스플레이 패널에서 자가 조립 시 전기장 분포를 보여준다.
제2 실시예는 제3 조립 홀(365)를 제외하고 제1 실시예와 동일하다. 제2 실시예에서 제1 실시예와 동일한 형상, 구조 및/또는 기능을 갖는 구성 요소에 대해 동일한 도면 부호를 부여하고, 상세한 설명은 생략한다.
도 25를 참조하면, 제2 실시예에 따른 디스플레이 장치(300A)는 기판(310), 복수의 제1 조립 배선(321), 복수의 제2 조립 배선(322), 제1 절연층(340), 제2 절연층(350), 제1 홀(345), 제2 홀(355) 및 제3 홀(365) 및 반도체 발광 소자(150)를 포함할 수 있다.
제1 홀(345)이 제2 조립 배선(322) 상의 제1 절연층(340)에 형성되고, 적어도 2개 이상의 제2 홀(355)이 제1 홀(345) 내의 제2 절연층(350)에 형성될 수 있다.
도 16에 도시한 바와 같이, 전기장이 제2 조립 배선(322) 상의 제1 홀(345) 내의 적어도 2개 이상의 제2 홀(355)에 집중 분포되고, 제1 홀(345)의 상측, 즉 b 위치나 c 위치(도 26)에서는 전기장 세기가 미약하거나 없으므로, 유전영동힘 또한 미약하거나 없다.
따라서, 제1 홀(345)의 형상에 대응하는 형상을 갖는 반도체 발광 소자(150)만 제1 홀(345)에 조립되고, 상기 조립된 반도체 발광 소자(150)는 적어도 2개 이상의 제2 홀(355)에 형성된 보다 큰 유전영동힘에 의해 단단하게 고정될 수 있어 조립율이 향상될 수 있다.
또한, 제1 홀(345)의 형상과 상이한 반도체 발광 소자(150)는 제1 홀(345)에 조립되지 못하며, 제1 홀(345)의 상측에 유전영동힘이 미약하거나 없으므로 해당 반도체 발광 소자(150)는 곧바로 다른 곳으로 이탈될 수 있어 중복 조립으로 인한 조립 불량을 방지할 수 있다.
한편, 제3 홀(365)이 제1 조립 배선(321) 상의 제1 절연층(340)에 형성될 수 있다. 제3 홀(365)의 직경은 제1 조립 배선(321)의 제1 폭(도 12의 w1)보다 작을 수 있지만, 이에 대해서는 한정하지 않는다. 이러한 경우, 제2 절연층(350)은 제1 조립 배선(321)과 접할 수 있다.
제1 조립 배선(321) 상에 제1 절연층(340)에 제3 홀(365)이 형성되고, 제3 홀(365)에서 제2 절연층(350)이 제1 조립 배선(321)과 접함으로써, 제1 조립 배선(321)과 제2 조립 배선(322)에 동일한 전압이 인가되더라도 제1 실시예보다 더욱 더 큰 유전영동힘이 형성될 수 있다. 따라서, 더욱 더 큰 유전영동힘을 이용하여 반도체 발광 소자(150)가 보다 쉽고 정확하게 제1 홀(345)로 조립될 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.
실시예는 반도체 발광 소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 반도체 발광 소자는 마이크로급 반도체 발광 소자나 나노급 반도체 발광 소자일 수 있다.

Claims (20)

  1. 기판;
    상기 기판 상에 복수의 제1 조립 배선;
    상기 기판 상에 복수의 제2 조립 배선;
    상기 기판 상에 배치되고, 상기 복수의 제2 조립 배선 각각의 상면 상에 제1 홀을 갖는 제1 절연층; 및
    상기 제1 홀에 반도체 발광 소자를 포함하는
    디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 절연층 및 상기 복수의 제2 조립 배선 상에 배치되고, 적어도 2개 이상의 제2 홀을 갖는 제2 절연층을 포함하는
    디스플레이 장치.
  3. 제2항에 있어서,
    상기 제2 홀의 직경은 상기 복수의 제2 조립 배선 각각의 제2 폭보다 작은
    디스플레이 장치.
  4. 제2항에 있어서,
    상기 제2 홀의 직경은 상기 반도체 발광 소자의 직경보다 작은
    디스플레이 장치.
  5. 제2항에 있어서,
    상기 적어도 2개 이상의 제2 홀은 상기 제1 홀 내에 위치되는
    디스플레이 장치.
  6. 제2항에 있어서,
    상기 제1 홀이 원형인 경우, 상기 제2 홀은 상기 제2 홀 내의 상기 제2 절연층에 상기 제1 홀의 가장자리를 따라 적어도 4개 이상 형성되는
    디스플레이 장치.
  7. 제2항에 있어서,
    상기 제1 홀이 타원형인 경우, 상기 제2 홀은 상기 제2 홀 내의 상기 제2 절연층에 상기 제1 홀의 장축 방향을 따라 서로 마주보도록 2개 형성되는
    디스플레이 장치.
  8. 제2항에 있어서,
    상기 적어도 2개 이상의 제2 홀은 상기 반도체 발광 소자의 하면에 접하는
    디스플레이 장치.
  9. 제2항에 있어서,
    상기 제1 조립 배선은 상기 제2 절연층과 접하는
    디스플레이 장치.
  10. 제2항에 있어서,
    상기 제2 절연층의 두께는 상기 제1 절연층의 두께보다 작은
    디스플레이 장치.
  11. 제1항에 있어서,
    상기 복수의 제2 조립 배선 각각의 제2 폭은 상기 제1 홀의 직경보다 작은
    디스플레이 장치.
  12. 제1항에 있어서,
    상기 복수의 제2 조립 배선 각각의 제2 폭은 상기 반도체 발광 소자의 직경보다 작은
    디스플레이 장치.
  13. 제1항에 있어서,
    상기 복수의 제2 조립 배선 각각의 제2 폭은 상기 복수의 제1 조립 배선 각각의 제1 폭보다 작은
    디스플레이 장치.
  14. 제1항에 있어서,
    상기 복수의 제1 조립 배선 각각과 상기 복수의 제2 조립 배선 각각 사이의 간격은 상기 반도체 발광 소자의 직경보다 큰
    디스플레이 장치.
  15. 제1항에 있어서,
    상기 제1 홀은 상기 반도체 발광 소자의 형상에 대응하는 형상을 갖는
    디스플레이 장치.
  16. 제1항에 있어서,
    상기 복수의 제1 조립 배선과 상기 복수의 제2 조립 배선은 서로 평행하게 배치되는
    디스플레이 장치.
  17. 제1항에 있어서,
    상기 복수의 제1 조립 배선과 상기 복수의 제2 조립 배선은 서로 교대로 배치되는
    디스플레이 장치.
  18. 제1항에 있어서,
    상기 복수의 제1 조립 배선 사이에 적어도 1개 이상의 제2 조립 배선이 배치되는
    디스플레이 장치.
  19. 제1항에 있어서,
    상기 반도체 발광 소자의 제1 측에 연결되는 제1 전극 배선; 및
    상기 반도체 발광 소자의 제2 측에 연결되는 제2 전극 배선
    을 포함하는 디스플레이 장치.
  20. 제1항에 있어서,
    상기 반도체 발광 소자는 청색 반도체 발광 소자, 녹색 반도체 발과 소자 및 적색 반도체 발광 소자를 포함하고,
    상기 제1 홀은,
    상기 복수의 제2 조립 배선 중 제2-1 조립 배선의 상면 상에 형성되어, 상기 청색 반도체 발광 소자가 배치되는 제1-1 홀;
    상기 복수의 제2 조립 배선 중 제2-2 조립 배선의 상면 상에 형성되어, 상기 녹색 반도체 발광 소자가 배치되는 제1-2 홀; 및
    상기 복수의 제2 조립 배선 중 제2-2 조립 배선의 상면 상에 형성되어, 상기 적색 반도체 발광 소자가 배치되는 제1-3 홀을 포함하는
    디스플레이 장치.
KR1020247002565A 2021-08-06 2021-08-06 디스플레이 장치 KR20240037972A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2021/010452 WO2023013801A1 (ko) 2021-08-06 2021-08-06 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20240037972A true KR20240037972A (ko) 2024-03-22

Family

ID=85151897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247002565A KR20240037972A (ko) 2021-08-06 2021-08-06 디스플레이 장치

Country Status (3)

Country Link
US (1) US20230042942A1 (ko)
KR (1) KR20240037972A (ko)
WO (1) WO2023013801A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825049B2 (en) * 2002-01-24 2004-11-30 Massachusetts Institute Of Technology Method and system for field assisted statistical assembly of wafers
KR20200099037A (ko) * 2019-02-13 2020-08-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
KR102173350B1 (ko) * 2019-06-28 2020-11-03 엘지전자 주식회사 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
KR20190104276A (ko) * 2019-08-20 2019-09-09 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200030514A (ko) * 2020-03-02 2020-03-20 엘지전자 주식회사 디스플레이 장치 제조용 기판 및 이를 이용한 디스플레이 장치의 제조방법

Also Published As

Publication number Publication date
US20230042942A1 (en) 2023-02-09
WO2023013801A1 (ko) 2023-02-09

Similar Documents

Publication Publication Date Title
KR102652645B1 (ko) 발광 장치 및 이를 구비하는 표시 장치
US20190319168A1 (en) Display device
US10199593B2 (en) Display device and manufacturing method of the same
US11081670B2 (en) Display device
US20230395762A1 (en) Light emitting diode and display device comprising the same
US11903270B2 (en) Display device, method of manufacturing the same, and tiled display device having the same
US11818931B2 (en) Display device
US20230420618A1 (en) Display device
KR20240038750A (ko) 디스플레이 장치
US11610869B2 (en) Display device and tiled display device having the same
KR20240037972A (ko) 디스플레이 장치
US20230402489A1 (en) Light-emitting element and display device comprising same
US20240170433A1 (en) Light emitting device package and display device
US20220367425A1 (en) Display apparatus
US20230361077A1 (en) Self-assembly device
US20240063327A1 (en) Self-assembly device and self-assembly method
KR20240026145A (ko) 디스플레이 장치
US20220375894A1 (en) Display apparatus
US20230378141A1 (en) Display device
KR20240021192A (ko) 반도체 발광 소자 및 디스플레이 장치
KR20240032890A (ko) 디스플레이 장치
KR20230021318A (ko) 반도체 발광 소자 및 디스플레이 장치
US20230215991A1 (en) Display Device
KR20240012462A (ko) 디스플레이 장치
KR20230014274A (ko) 디스플레이 장치