KR20240032890A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20240032890A
KR20240032890A KR1020247003484A KR20247003484A KR20240032890A KR 20240032890 A KR20240032890 A KR 20240032890A KR 1020247003484 A KR1020247003484 A KR 1020247003484A KR 20247003484 A KR20247003484 A KR 20247003484A KR 20240032890 A KR20240032890 A KR 20240032890A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
conductor
semiconductor light
assembly
Prior art date
Application number
KR1020247003484A
Other languages
English (en)
Inventor
문성현
김명수
김윤철
김정섭
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20240032890A publication Critical patent/KR20240032890A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

디스플레이 장치는, 기판 상에 배치되고, 조립 홀을 갖는 격벽과, 조립 홀에 전도체와, 조립 홀 내에서 전도체 상에 배치되는 반도체 발광 소자를 포함한다.
전도체는 기판과 반도체 발광 소자 사이에 제1 전도체와, 조립 홀의 내측과 반도체 발광 소자의 외측 사이에 제2 전도체를 포함한다.

Description

디스플레이 장치
실시예는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 발광 다이오드(Light Emitting Diode)와 같은 자발광 소자를 화소의 광원으로 이용하여 고화질의 영상을 표시한다. 발광 다이오드는 열악한 환경 조건에서도 우수한 내구성을 나타내며, 장수명 및 고휘도가 가능하여 차세대 디스플레이 장치의 광원으로 각광받고 있다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 발광 다이오드를 제조하고, 이를 디스플레이 장치의 패널(이하, "디스플레이 패널"이라 함)에 배치하여 차세대 화소 광원으로 이용하기 위한 연구가 진행되고 있다.
이러한 디스플레이 장치는 평판 디스플레이를 넘어, 플렉서블 디스플레이, 폴더블(folderable) 디스플레이, 스트레처블(strechable) 디스플레이, 롤러블(rollable) 디스플레이 등과 같이 다양한 형태로 확대되고 있다.
고해상도를 구현하기 위해서 점차 화소의 사이즈가 작아지고 있고, 이와 같이 작아진 사이즈의 화소에 수많은 발광 소자가 정렬되어야 하므로, 마이크로 또는 나노 스케일 정도로 작은 초소형의 발광 다이오드의 제조에 대한 연구가 활발하게 이루어지고 있다.
통상 디스플레이 패널은 수 백만 개 내지 수 천만 개의 화소를 포함한다. 따라서, 사이즈가 작은 수 천만 개의 화소 각각에 적어도 하나 이상의 발광 소자들을 정렬하는 것이 매우 어렵기 때문에, 최근 디스플레이 패널에 발광 소자들을 정렬하는 방안에 대한 다양한 연구가 활발하게 진행되고 있다.
발광 소자의 사이즈가 작아짐에 따라, 이들 발광 소자를 기판 상에 전사하는 것이 매우 중요한 해결 과제로 대두되고 있다. 최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가 조립 방식(self-assembly method) 등이 있다. 특히, 자성체(또는 자석)를 이용하여 발광 소자를 기판 상에 전사하는 자가 조립 방식이 최근 각광받고 있다.
자가 조립 방식에서는 유체가 수용된 소조 내에 수많은 발광 소자가 투하되고 자성체의 이동에 따라 유체 속에 투하된 발광 소자를 기판의 각 화소로 이동시켜, 발광 소자가 각 화소에 정렬되고 있다. 각 화소에 정렬된 발광 소자는 전기적으로 연결되어, 컬러 광을 생성한다.
종래에는 발광 소자의 하측에 솔더와 같은 본딩층이나 금속 범프가 구비된다. 예컨대, 수직형 발광 소자의 하측에는 본딩층이 구비되어, 이 본딩층을 이용하여 기판에 전기적으로 연결된다. 예컨대, 플립칩형 발광 소자의 하측에는 금속 범프가 구비되어, 이 금속 범프를 이용하여 기판에 전기적으로 연결된다.
하지만, 종래에 본딩층이나 금속 범프가 구비된 발광 소자가 자가 조립 방식을 위해 유체 속에 투입된 경우, 유체에 의해 본딩층이나 금속 범프의 표면에서 산화/환원 반응이 일어난다. 본딩층이나 금속 범프의 표면에서의 산화/환원 반응으로 그 표면이 변질되어 전기적 특성이 저하되는 문제가 있었다.
솔더는 주석(Sn)이나 인듐(In)으로 형성된다. 이러한 솔더 재질의 특성으로 인해 발광 소자의 하측에 균일한 솔더가 형성되기 어려웠다. 솔더가 균일하게 형성되지 않기 때문에, 발광 소자와 기판 간에 균일한 본딩이 어려워 전기적 특성이 저하되는 문제가 있었다.
아울러, 본딩층이나 금속 범프는 고 전류 밀도로 구동되는 경우, 일렉트로-마이그레이션(electro-migration) 현상으로 인해 신뢰성이 떨어지는 문제가 있었다.
아울러, 본딩층이나 금속 범프를 녹이기 위해 발광 소자에 300℃ 이상의 고열과 높은 압력이 가해져야 하고, 이러한 고열과 높은 압력으로 인해 발광 소자의 전기적/광학적 특성이 저하되는 문제가 있었다. 또한, 고열과 높은 압력에 의해 기판이 파손되는 문제가 있었다.
한편, 종래에 픽앤-플레이스 공법(pick and place process)을 이용하는 경우, 이방성 전도성 필름/이방성 전도성 페이스트(ACF/ACP)를 이용하여 발광 소자와 기판 간에 전기적으로 연결된다. 즉, 기판 상에 ACF/ACP가 형성되고 발광 소자가 ACF/ACP 상에 배치된 후, 열과 압력이 가해져 ACF/ACP를 녹여 도전볼을 이용하여 발광 소자와 기판 간에 전기적으로 연결된다.
하지만, ACF/ACP가 기판의 전 영역에 배치되는 경우 제조 비용이 증가되므로, ACF/ACF를 발광 소자 영역 사이즈에 맞도록 개별적으로 기판 상에 형성하여야 하는데, 이를 실현하기 매우 어렵다.
특히, 종래에 ACF/ACP를 자가 조립 방식에 채택하려는 시도가 없었다. 이는 다음과 같은 문제에 기인한다.
첫번째로, 자가조립 방식에서는 발광 소자가 조립되기 위한 조립 홀이 구비되는데, 이 조립 홀의 사이즈가 마이크로 수치를 갖는데, 이와 같이 매우 작은 조립 홀에 ACF/ACP를 형성하기가 어렵다.
두번째로, 자가조립 방식에서는 교류 전압에 의해 형성된 유전영동힘에 의해 발광 소자가 조립 홀에 정렬된다. ACF/ACP는 낮은 유전율을 가지고 있는데 반해, 유전영동힘은 유전율이 클수록 커진다. 설사 ACF/ACP가 조립홀에 형성되더라도, ACF/ACP의 유전율이 낮아 유전영동힘이 작아지며, 이와 같이 작은 유전영동힘에 의해 발광 소자가 조립 홀에 조립되기 어려울 뿐만 아니라 조립 홀에 조립된 발광 소자도 고정이 유지되기 어려워 조립 홀 밖으로 이탈된다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 본딩층이나 금속 범프를 사용하지 않는 디스플레이 장치를 제공하는 것이다.
또한 실시예의 또 다른 목적은 ACF/ACP를 사용하지 않는 디스플레이 장치를 제공하는 것이다.
또한 실시예의 또 다른 목적은 수율을 향상시킬 수 있는 디스플레이 장치를 제공하는 것이다.
또한 실시예의 또 다른 목적은 두께를 줄일 수 있는 디스플레이 장치를 제공하는 것이다.
또한 실시예의 또 다른 목적은 본딩력을 강화할 수 있는 디스플레이 장치를 제공하는 것이다.
또한 실시예의 또 다른 목적은 휘도를 향상시킬 수 있는 디스플레이 장치를 제공하는 것이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 디스플레이 장치는, 기판; 상기 기판 상에 배치되고, 조립 홀을 갖는 격벽; 상기 조립 홀에 전도체; 및 상기 조립 홀 내에서 상기 전도체 상에 배치되는 반도체 발광 소자를 포함한다. 상기 전도체는, 상기 기판과 상기 반도체 발광 소자 사이에 제1 전도체; 및 상기 조립 홀의 내측과 상기 반도체 발광 소자의 외측 사이에 제2 전도체를 포함한다.
상기 전도체는, 복수의 전도성 입자; 및 상기 복수의 전도성 입자 각각을 둘러싸는 폴리머를 포함할 수 있다. 상기 제1 전도체 및 상기 제2 전도체 각각에서 서로 인접한 전도성 입자 사이의 폴리머는 서로 병합될 수 있다.
상기 제2 전도체의 상기 복수의 전도성 입자 중 제2-1 전도성 입자는 상기 병합된 폴리머의 상면 아래에 배치될 수 있다.
상기 제2 전도체에서 상기 복수의 전도성 입자 중 제2-2 전도성 입자는 상기 병합된 폴리머의 상면 상에 배치될 수 있다.
실시예는 자가조립 시 반도체 발광 소자를 기판으로 조립할 수 있을 뿐만 아니라 전도체를 포집할 수 있다. 전도체를 이용하여 반도체 발광 소자가 기판에 전기적으로 연결될 수 있다.
따라서, 반도체 발광 소자에 본딩층이나 금속 범프가 구비될 필요가 없어 반도체 발광 소자의 제조가 용이하고 제조 비용을 줄이고 제조 공정이 단순해질 수 있다. 또한, 반도체 발광 소자에 본딩층이나 금속 범프가 구비될 필요가 없어, 반도체 발광 소자의 두께가 줄어 디스플레이 장치의 두께 및 무게를 줄일 수 있다.
실시예는 반도체 발광 소자와 기판 사이뿐만 아니라 조립 홀의 내측과 반도체 발광 소자의 외측 사이에도 전도체가 배치되어, 이 전도체에 의해 반도체 발광 소자가 제2 조립 배선, 제1 절연층 및 격벽에 단단하게 고정되므로, 반도체 발광 소자를 기판에 용이하게 본딩할 수 있다. 이에 따라, 반도체 발광 소자와 기판 간의 본딩력이 강화될 뿐만 아니라 수율이 획기적으로 향상될 수 있다.
실시예는 조립 홀의 내측과 반도체 발광 소자의 외측 사이에 배치된 복수의 제2 전도체를 이용하여 제1 전극 배선이 반도체 발광 소자와 전기적으로 연결되므로, 반도체 발광 소자와 외부와의 전기적 연결이 용이할 수 있다.
실시예는 제2 조립 배선 상에 적어도 하나 이상의 그루브를 형성하여 보다 많은 전도체가 제2 조립 배선 상에 포집되도록 하여, 반도체 발광 소자에 전류가 보다 원활하게 흐르도록 하여 광 효율의 향상을 통해 휘도를 향상시킬 수 있다.
실시예는 제2 조립 배선뿐만 아니라 제1 전극 배선으로 음(-)의 전압이 반도체 발광 소자의 제1 도전형 반도체층의 하면 및 측면으로 공급됨으로써, 광 효율이 향상되어 휘도 향상이 가능하다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.
도 3은 도 2의 화소의 일 예를 보여주는 회로도이다.
도 4는 도 2의 디스플레이 패널을 상세히 보여주는 평면도이다.
도 5는 도 1의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 6은 도 5의 A2 영역의 확대도이다.
도 7은 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 8은 도 2의 디스플레이 패널을 개략적으로 보여주는 단면도이다.
도 9는 제1 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 10 내지 도 14는 제1 실시예에 따른 디스플레이 제조 방법을 설명하는 도면이다.
도 15는 조립 홀에 포집된 전도체를 보여준다.
도 16은 제2 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 17은 제3 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 18은 제3 실시예에 따른 디스플레이 장치에서 도전체를 포집하는 모습을 보여준다.
도 19는 제4 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도면들에 도시된 구성 요소들의 크기, 형상, 수치 등은 실제와 상이할 수 있다. 또한, 동일한 구성 요소들에 대해서 도면들 간에 서로 상이한 크기, 형상, 수치 등으로 도시되더라도, 이는 도면 상의 하나의 예시일 뿐이며, 동일한 구성 요소들에 대해서는 도면들 간에 서로 동일한 크기, 형상, 수치 등을 가질 수 있다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트(Slate) PC, 태블릿(Tablet) PC, 울트라 북(Ultra-Book), 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 발광 소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실을 도시한다.
도 1을 참조하면, 실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광 소자에 의하여 구현될 수 있다. 실시예에서 발광 소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 3은 도 2의 화소의 일 예를 보여주는 회로도이다.
도 2 및 도 3을 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광 소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 직사각형으로 이루어질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 디스플레이 패널(10)은 원형 또는 타원형으로 형성될 수 있다. 디스플레이 패널(10)의 적어도 일 측은 소정의 곡률로 구부러지도록 형성될 수 있다.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인, 저전위 전압이 공급되는 저전위 전압 라인 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 주 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 주 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 주 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 2에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인에 접속될 수 있다. 제1 서브 화소(PX1)는 도 3과 같이 발광 소자(LD)들과 발광 소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광 소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광 소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
복수의 트랜지스터들은 도 3과 같이 발광 소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인에 접속되는 소스 전극 및 발광 소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전한다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 3에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
제2 서브 화소(PX2)와 제3 서브 화소(PX3)는 제1 서브 화소(PX1)와 실질적으로 동일한 회로도로 표현될 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
타이밍 제어부(22)는 데이터 구동부(21)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.
구동 회로(20)는 디스플레이 패널(10)의 일 측에 마련된 비표시 영역(NDA)에서 배치될 수 있다. 구동 회로(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동 회로(20)는 디스플레이 패널(10)이 아닌 회로 보드(미도시) 상에 장착될 수 있다.
데이터 구동부(21)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착되고, 타이밍 제어부(22)는 회로 보드 상에 장착될 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
회로 보드는 이방성 도전 필름(anisotropic conductive film)을 이용하여 디스플레이 패널(10)의 일 측 가장자리에 마련된 패드들 상에 부착될 수 있다. 이로 인해, 회로 보드의 리드 라인들은 패드들에 전기적으로 연결될 수 있다. 회로 보드는 연성 인쇄 회로 보드(flexible printed circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다. 회로 보드는 디스플레이 패널(10)의 하부로 벤딩(bending)될 수 있다. 이로 인해, 회로 보드의 일 측은 디스플레이 패널(10)의 일 측 가장자리에 부착되며, 타 측은 디스플레이 패널(10)의 하부에 배치되어 호스트 시스템이 장착되는 시스템 보드에 연결될 수 있다.
전원 공급 회로(50)는 시스템 보드로부터 인가되는 메인 전원으로부터 디스플레이 패널(10)의 구동에 필요한 전압들을 생성하여 디스플레이 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광 소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인과 저전위 전압 라인에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 4는 도 2의 디스플레이 패널을 상세히 보여주는 평면도이다. 도 4에서는 설명의 편의를 위해, 데이터 패드들(DP1~DPp, p는 2 이상의 정수), 플로팅 패드들(FP1, FP2), 전원 패드들(PP1, PP2), 플로팅 라인들(FL1, FL2), 저전위 전압 라인(VSSL), 데이터 라인들(D1~Dm), 제1 패드 전극(210)들 및 제2 패드 전극(220)들만을 도시하였다.
도 4를 참조하면, 디스플레이 패널(10)의 표시 영역(DA)에는 데이터 라인들(D1~Dm), 제1 패드 전극(210)들, 제2 패드 전극(220)들 및 화소(PX)들이 배치될 수 있다.
데이터 라인들(D1~Dm)은 제2 방향(Y축 방향)으로 길게 연장될 수 있다. 데이터 라인들(D1~Dm)의 일 측들은 구동 회로(도 2의 20)에 연결될 수 있다. 이로 인해, 데이터 라인들(D1~Dm)에는 구동 회로(20)의 데이터 전압들이 인가될 수 있다.
제1 패드 전극(210)들은 제1 방향(X축 방향)으로 소정의 간격으로 이격되어 배치될 수 있다. 이로 인해, 제1 패드 전극(210)들은 데이터 라인들(D1~Dm)과 중첩되지 않을 수 있다. 제1 패드 전극(210)들 중 표시 영역(DA)의 우측 가장자리에 배치된 제1 패드 전극(210)들은 비표시 영역(NDA)에서 제1 플로팅 라인(FL1)에 접속될 수 있다. 제1 패드 전극(210)들 중 표시 영역(DA)의 좌측 가장자리에 배치된 제1 패드 전극(210)들은 비표시 영역(NDA)에서 제2 플로팅 라인(FL2)에 접속될 수 있다.
제2 패드 전극(220)들 각각은 제1 방향(X축 방향)으로 길게 연장될 수 있다. 이로 인해, 제2 패드 전극(220)들은 데이터 라인들(D1~Dm)과 중첩될 수 있다. 또한, 제2 패드 전극(220)들은 비표시 영역(NDA)에서 저전위 전압 라인(VSSL)에 연결될 수 있다. 이로 인해, 제2 패드 전극(220)들에는 저전위 전압 라인(VSSL)의 저전위 전압이 인가될 수 있다.
디스플레이 패널(10)의 비표시 영역(NDA)에는 패드부(PA), 구동 회로(20), 제1 플로팅 라인(FL1), 제2 플로팅 라인(FL2) 및 저전위 전압 라인(VSSL)이 배치될 수 있다. 패두부(PA)는 데이터 패드들(DP1~DPp), 플로팅 패드들(FP1, FP2) 및 전원 패드들(PP1, PP2)을 포함할 수 있다.
패드부(PA)는 표시패널(10)의 일 측 가장자리, 예를 들어 하측 가장자리에 배치될 수 있다. 데이터 패드들(DP1~DPp), 플로팅 패드들(FP1, FP2) 및 전원 패드들(PP1, PP2)은 패드부(PA)에서 제1 방향(X축 방향)으로 나란하게 배치될 수 있다.
데이터 패드들(DP1~DPp), 플로팅 패드들(FP1, FP2) 및 전원 패드들(PP1, PP2) 상에는 회로 보드가 이방성 도전 필름(anisotropic conductive film)을 이용하여 부착될 수 있다. 이로 인해, 회로 보드와 데이터 패드들(DP1~DPp), 플로팅 패드들(FP1, FP2) 및 전원 패드들(PP1, PP2)은 전기적으로 연결될 수 있다.
구동 회로(20)는 링크 라인들을 통해 데이터 패드들(DP1~DPp)에 연결될 수 있다. 구동 회로(20)는 데이터 패드들(DP1~DPp)을 통해 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력 받을 수 있다. 구동 회로(20)는 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급할 수 있다.
저전위 전압 라인(VSSL)은 패드부(PA)의 제1 전원 패드(PP1)와 제2 전원 패드(PP2)에 연결될 수 있다. 저전위 전압 라인(VSSL)은 표시 영역(DA)의 좌측 바깥쪽과 우측 바깥쪽의 비표시 영역(NDA)에서 제2 방향(Y축 방향)으로 길게 연장될 수 있다. 저전위 전압 라인(VSSL)은 제2 패드 전극(220)에 연결될 수 있다. 이로 인해, 전원 공급 회로(50)의 저전위 전압은 회로 보드, 제1 전원 패드(PP1), 제2 전원 패드(PP2) 및 저전위 전압 라인(VSSL)을 통해 제2 패드 전극(220)에 인가될 수 있다.
제1 플로팅 라인(FL1)은 패드부(PA)의 제1 플로팅 패드(FP1)에 연결될 수 있다. 제1 플로팅 라인(FL1)은 표시 영역(DA)의 좌측 바깥쪽과 우측 바깥쪽의 비표시 영역(NDA)에서 제2 방향(Y축 방향)으로 길게 연장될 수 있다. 제1 플로팅 패드(FP1)와 제1 플로팅 라인(FL1)은 어떠한 전압도 인가되지 않는 더미 패드와 더미 라인일 수 있다.
제2 플로팅 라인(FL2)은 패드부(PA)의 제2 플로팅 패드(FP2)에 연결될 수 있다. 제1 플로팅 라인(FL1)은 표시 영역(DA)의 좌측 바깥쪽과 우측 바깥쪽의 비표시 영역(NDA)에서 제2 방향(Y축 방향)으로 길게 연장될 수 있다. 제2 플로팅 패드(FP2)와 제2 플로팅 라인(FL2)은 어떠한 전압도 인가되지 않는 더미 패드와 더미 라인일 수 있다.
한편, 발광 소자(도 3의 LD)들은 매우 작은 사이즈를 가지므로 화소(PX)들 각각의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에 장착하기가 매우 어렵다.
이러한 문제를 해소하기 위해, 유전영동(dielectrophoresis) 방식을 이용한 정렬 방법이 제안되었다.
즉, 디스플레이 패널(10)의 제조 공정 중에 발광 소자(도 5의 150)들을 정렬하기 위해 화소(PX)들 각각의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에 전기장을 형성할 수 있다. 구체적으로, 제조 공정 중에 유전영동 방식을 이용하여 발광 소자(도 5의 150)들에 유전영동힘을 가함으로써 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각에 발광 소자(도 5의 150)들을 정렬시킬 수 있다.
그러나, 제조 공정 중에는 박막 트랜지스터들을 구동하여 제1 패드 전극(210)들에 그라운드 전압을 인가하기 어렵다.
따라서, 완성된 디스플레이 장치에서는 제1 패드 전극(210)들이 제1 방향(X축 방향)으로 소정의 간격으로 이격되어 배치되나, 제조 공정 중에 제1 패드 전극(210)들은 제1 방향(X축 방향)으로 단선되지 않고, 길게 연장 배치될 수 있다.
이로 인해, 제조 공정 중에는 제1 패드 전극(210)들이 제1 플로팅 라인(FL1) 및 제2 플로팅 라인(FL2)과 연결될 수 있다. 그러므로, 제1 패드 전극(210)들은 제1 플로팅 라인(FL1) 및 제2 플로팅 라인(FL2)을 통해 그라운드 전압을 인가받을 수 있다. 따라서, 제조 공정 중에 유전영동 방식을 이용하여 발광 소자(도 5의 150)들을 정렬시킨 후에, 제1 패드 전극(210)들을 단선함으로써, 제1 패드 전극(210)들이 제1 방향(X축 방향)으로 소정의 간격으로 이격되어 배치될 수 있다.
한편, 제1 플로팅 라인(FL1)과 제2 플로팅 라인(FL2)은 제조 공정 중에 그라운드 전압을 인가하기 위한 라인이며, 완성된 디스플레이 장치에서는 어떠한 전압도 인가되지 않을 수 있다. 또는, 완성된 디스플레이 장치에서 정전기 방지용으로 또는 발광 소자(도 5의 150) 구동용으로 제1 플로팅 라인(FL1)과 제2 플로팅 라인(FL2)에는 그라운드 전압이 인가될 수도 있다.
도 5는 도3의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 5를 참조하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 2의 PX) 별로 배치된 복수의 발광 소자(150)를 포함할 수 있다.
예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 발광 소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 발광 소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 발광 소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 발광 소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다.
도 6은 도 5의 A2 영역의 확대도이다.
도 6을 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 절연층(206) 및 복수의 발광 소자(150)를 포함할 수 있다. 이보다 더 많은 구성 요소들이 포함될 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 발광 소자(150)를 조립하기 위해 유전영동힘을 생성하기 위해 구비될 수 있다.
발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 발광 소자(150), 녹색 발광 소자(150G) 및 청색 발광 소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 리지드(rigid) 기판이거나 플렉서블(flexible) 기판일 수 있다. 기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.
절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성을 가져서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다.
절연층(206)은 발광 소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다. 따라서, 자가 조립시, 발광 소자(150)가 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다.
도 7은 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이다.
도 6 및 도 7을 참조하여 발광 소자의 자가 조립 방식을 설명한다.
기판(200)은 디스플레이 장치의 패널 기판일 수 있다. 이후 설명에서는 기판(200)은 디스플레이 장치의 패널 기판인 경우로 설명하나 실시예가 이에 한정되는 것은 아니다.
기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.
도 7을 참조하면, 발광 소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
이 후, 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시예에 따라, 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
도 6에 도시한 바와 같이, 기판(200)에는 조립될 발광 소자(150) 각각에 대응하는 한 쌍의 조립 배선(201, 202)이 배치될 수 있다.
조립 배선(201, 202)은 투명 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 조립 배선(201, 202)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.
조립 배선(201, 202)은 외부에서 공급된 전압에 의해 전기장이 형성되고, 이 전기장에 의해 유전영동힘이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 유전영동힘에 의해 기판(200) 상의 조립 홀(203)에 발광 소자(150)를 고정시킬 수 있다.
조립 배선(201, 202) 간의 간격은 발광 소자(150)의 폭 및 조립 홀(203)의 폭보다 작게 형성되어, 전기장을 이용한 발광 소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
조립 배선(201, 202) 상에는 절연층(206)이 형성되어, 조립 배선(201, 202)을 유체(1200)로부터 보호하고, 조립 배선(201, 202)에 흐르는 전류의 누출을 방지할 수 있다. 절연층(206)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.
또한 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(206)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 절연층(206)은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다.
절연층(206)은 격벽을 가지고, 이 격벽에 의해 조립 홀(203)이 형성될 수 있다. 예컨대, 기판(200)의 형성 시, 절연층(206)의 일부가 제거됨으로써, 발광 소자(150)들 각각이 절연층(206)의 조립 홀(203)에 조립될 수 있다.
기판(200)에는 발광 소자(150)들이 결합되는 조립 홀(203)이 형성되고, 조립 홀(203)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(203)은 발광 소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(203)은 대응하는 위치에 조립될 발광 소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203)에 다른 발광 소자가 조립되거나 복수의 발광 소자들이 조립되는 것을 방지할 수 있다.
다시 도 7을 참조하면, 기판(200)이 배치된 후, 자성체를 포함하는 조립 장치(1100)가 기판(200)을 따라 이동할 수 있다. 자성체로 예컨대, 자석이나 전자석이 사용될 수 있다. 조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 발광 소자(150)는 조립 장치(1100)를 향해 이동할 수 있다.
발광 소자(150)는 조립 장치(1100)를 향해 이동 중, 조립 홀(203)로 진입하여 기판(200)과 접촉될 수 있다.
이때, 기판(200)에 형성된 조립 배선(201, 202)에 의해 가해지는 전기장에 의해, 기판(200)에 접촉된 발광 소자(150)가 조립 장치(1100)의 이동에 의해 이탈되는 것이 방지될 수 있다.
즉, 상술한 전자기장을 이용한 자가 조립 방식에 의해, 발광 소자(150)들 각각이 기판(200)에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
기판(200)의 조립 홀(203) 상에 조립된 발광 소자(150)와 기판(200) 사이에는 소정의 솔더층(미도시)이 더 형성되어 발광 소자(150)의 결합력을 향상시킬 수 있다.
이후 발광 소자(150)에 전극 배선(미도시)이 연결되어 전원을 인가할 수 있다.
다음으로 도시되지 않았지만, 후공정에 의해 적어도 하나 이상의 절연층이 형성될 수 있다. 적어도 하나 이상의 절연층은 투명 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
한편, 실시예에 따른 디스플레이 장치에서는 발광 소자를 이용하여 영상을 디스플레이할 수 있다. 실시예의 발광 소자는 전기의 인가에 의해 스스로 광을 발산하는 자발광 소자로서, 반도체 발광 소자일 수 있다. 실시예의 발광 소자는 무기질 반도체 재질로 이루어지므로, 열화에 강하고 수명이 반영구적이어서 안정적인 광을 제공하여 디스플레이 장치가 고품질과 고화질의 영상을 구현하는데 기여할 수 있다.
예컨대, 디스플레이 장치는 발광 소자를 광원으로 이용하고, 발광 소자 상에 컬러 생성부를 구비하여 이 컬러 생성부에 의해 영상을 디스플레이할 수 있다(도 8).
도시되지 않았지만, 디스플레이 장치는 서로 상이한 컬러 광을 생성하는 복수의 발광 소자 각각을 화소에 배치한 디스플레이 패널을 통해 영사을 디스플레이할 수도 있다.
도 8은 도 2의 디스플레이 패널을 개략적으로 보여주는 단면도이다.
도 8을 참조하면, 실시예의 디스플레이 패널(10)은 제1 기판(40), 발광부(41), 컬러 생성부(42) 및 제2 기판(46)를 포함할 수 있다. 실시예의 디스플레이 패널(10)은 이보다 더 많은 구성을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 제1 기판(40)은 도 6에 도시한 기판(200)일 수 있다.
도시되지 않았지만, 제1 기판(40)과 발광부(41) 사이, 발광부(41)와 컬러 생성부(42) 사이 및/또는 컬러 생성부(42)와 제2 기판(46) 사이에 적어도 하나 이상의 절연층이 배치될 수 있지만, 이에 대해서는 한정하지 않는다.
제1 기판(40)은 발광부(41), 컬러 생성부(42) 및 제2 기판(46)을 지지할 수 있다. 제1 기판(40)은 상술한 바와 같은 다양한 소자들, 예컨대 도 2에 도시된 바와 같이 데이터 라인들(D1~Dm, m은 2 이상의 정수), 스캔 라인들(S1~Sn), 고전위 전압 라인 및 저전위 전압 라인, 도 3에 도시된 바와 같이 복수의 트랜지스터들(ST, DT)과 적어도 하나의 커패시터(Cst) 그리고 도 4에 도시된 바와 같이 제1 패드 전극(210) 및 제2 패드 전극(220)이 구비될 수 있다.
제1 기판(40)은 유리나 플렉서블 재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
발광부(41)는 광을 컬러 생성부(42)로 제공할 수 있다. 발광부(41)는 전기의 인가에 의해 스스로 빛을 발산하는 복수의 광원을 포함할 수 있다. 예컨대, 광원은 발광 소자(도 5의 150)를 포함할 수 있다.
일 예로, 복수의 발광 소자(150)는 화소의 각 서브 화소 별로 구분되어 배치되어 개별적인 각 서브 화소의 제어에 의해 독립적으로 발광할 수 있다.
다른 예로, 복수의 발광 소자(150)는 화소의 구분에 관계없이 배치되어 모든 서브 화소에서 동시에 발광할 수 있다.
실시예의 발광 소자(150)는 청색 광을 발광할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 실시예의 발광 소자(150)는 백색 광이나 자주색 광을 발광할 수도 있다.
한편, 발광 소자(150)는 각 서브 화소별로 적색 광, 녹색 광 및 청색 광을 발광할 수도 있다. 이를 위해, 예컨대, 제1 서브 화소, 즉 적색 서브 화소에 적색 광을 발광하는 적색 발광 소자가 배치되고, 제2 서브 화소, 즉 녹색 서브 화소에 녹색 광을 발광하는 녹색 발광 소자가 배치되며, 제3 서브 화소, 즉 청색 서브 화소에 청색 광을 발광하는 청색 발광 소자가 배치될 수 있다.
예컨대, 적색 발광 소자, 녹색 발광 소자 및 청색 발광 소자 각각은 Ⅱ-Ⅳ족 화합물 또는 III-V족 화합물을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlInP, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 AlGaInP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
컬러 생성부(42)는 발광부(41)에서 제공된 광과 상이한 컬러 광을 생성할 수 있다.
예컨대, 컬러 생성부(42)는 제1 컬러 생성부(43), 제2 컬러 생성부(44) 및 제3 컬러 생성부(45)를 포함할 수 있다. 제1 컬러 생성부(43)는 화소의 제1 서브 화소(PX1)에 대응되고, 제2 컬러 생성부(44)는 화소의 제2 서브 화소(PX2)에 대응되며, 제3 컬러 생성부(45)는 화소의 제3 서브 화소(PX3)에 대응될 수 있다.
제1 컬러 생성부(43)는 발광부(41)에서 제공된 광에 기초하여 제1 컬러 광을 생성하고, 제2 컬러 생성부(44)는 발광부(41)에서 제공된 광에 기초하여 제2 컬러 광을 생성하며, 제3 컬러 생성부(45)는 발광부(41)에서 제공된 광에 기초하여 제3 컬러 광을 생성할 수 있다. 예컨대, 제1 컬러 생성부(43)는 발광부(41)의 청색 광을 적색 광으로 출력하고, 제2 컬러 생성부(44)는 발광부(41)의 청색 광을 녹색 광으로 출력하며, 제3 컬러 생성부(45)는 발광부(41)의 청색 광을 그대로 출력할 수 있다.
일 예로, 제1 컬러 생성부(43)는 제1 컬러 필터를 포함하고, 제2 컬러 생성부(44)는 제2 컬러 필터를 포함하며, 제3 컬러 생성부(45)는 제3 컬러 필터를 포함할 수 있다.
제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터는 빛이 투과할 수 있는 투명한 재질로 형성될 수 있다.
예컨대, 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터 중 적어도 하나 이상은 양자점(quantum dot)을 포함할 수 있다.
실시예의 양자점은 Ⅱ-Ⅳ족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
Ⅱ-VI족 화합물은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlInP, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 AlGaInP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이러한 양자점은 대략 45nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 양자점을 통해 발광되는 광은 전 방향으로 방출될 수 있다. 이에 따라, 발광 표시 장치의 시야각이 향상될 수 있다.
한편, 양자점은 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등의 형태를 가질 수 있으나, 이에 한정되지는 않는다.
예컨대, 발광 소자(150)가 청색 광을 발광하는 경우, 제1 컬러 필터는 적색 양자점을 포함하고, 제2 컬러 필터는 녹색 양자점을 포함할 수 있다. 제3 컬러 필터는 양자점을 포함하지 않을 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 발광 소자(150)의 청색 광이 제1 컬러 필터에 흡수되고, 이 흡수된 청색 광이 적색 양자점에 의해 파장 쉬트프되어 적색 광이 출력될 수 있다. 예컨대, 발광 소자(150)의 청색 광이 제2 컬러 필터에 흡수되고, 이 흡수된 청색 광이 녹색 양자점에 의해 파장 쉬프트되어 녹색 광이 출력될 수 있다. 예컨대, 발과 소자의 청색 광이 제3 컬러 필터에 흡수되고, 이 흡수된 청색 광이 그대로 출사될 수 있다.
한편, 발광 소자(150)가 백색 광인 경우, 제1 컬러 필터 및 제2 컬러 필터뿐만 아니라 제3 컬러 필터 또한 양자점을 포함할 수 있다. 즉, 제3 컬러 필터에 포함된 양자점에 의해 발광 소자(150)의 백색 광이 청색 광으로 파장 쉬프트될 수 있다.
예컨대, 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터 중 적어도 하나 이상은 형광체를 포함할 수 있다. 예컨대, 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터 중 일부 컬러 필터는 양자점을 포함하고, 다른 일부는 형광체를 포함할 수 있다. 예컨대, 제1 컬러 필터 및 제2 컬러 필터 각각은 형광체와 양자점을 포함할 수 있다. 예컨대, 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터 중 적어도 하나 이상은 산란 입자를 포함할 수 있다. 산란 입자에 의해 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터 각각으로 입사된 청색 광이 산란되고 산란된 청색 광이 해당 양자점에 의해 컬러 쉬프트되므로, 광 출력 효율이 향상될 수 있다.
다른 예로, 제1 컬러 생성부(43)는 제1 컬러 변환층 및 제1 컬러 필터를 포함할 수 있다. 제2 컬러 생성부(44)는 제2 컬러 변환부 및 제2 컬러 필터를 포함할 수 있다. 제3 컬러 생성부(45)는 제3 컬러 변환층 및 제3 컬러 필터를 포함할 수 있다. 제1 컬러 변환층, 제2 컬러 변환층 및 제3 컬러 변환층 각각은 발광부(41)에 인접하여 배치될 수 있다. 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터는 제2 기판(46)에 인접하여 배치될 수 있다.
예컨대, 제1 컬러 필터는 제1 컬러 변환층과 제2 기판(46) 사이에 배치될 수 있다. 예컨대, 제2 컬러 필터는 제2 컬러 변환층과 제2 기판(46) 사이에 배치될 수 있다. 예컨대, 제3 컬러 필터는 제3 컬러 변환층과 제2 기판(46) 사이에 배치될 수 있다.
예컨대, 제1 컬러 필터는 제1 컬러 변환층의 상면과 접하고 제1 컬러 변환층과 동일한 사이즈를 가질 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제2 컬러 필터는 제2 컬러 변환층의 상면과 접하고, 제2 컬러 변환층과 동일한 사이즈를 가질 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제3 컬러 필터는 제3 컬러 변환층의 상면과 접하고, 제3 컬러 변환층과 동일한 사이즈를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 제1 컬러 변환층은 적색 양자점을 포함하고, 제2 컬러 변환층은 녹색 양자점을 포함할 수 있다. 제3 컬러 변환층은 양자점을 포함하지 않을 수 있다. 예대, 제1 컬러 필터는 제1 컬러 변환층에서 변환된 적색 광을 선택적으로 투과시키는 적색 계열 재질을 포함하고, 제2 컬러 필터는 제2 컬러 변환층에서 변환된 녹색 광을 선택적으로 투과시키는 녹색 계열 재질을 포함하며, 제3 컬러 필터는 제3 컬러 변환층에서 그대로 투과한 청색 광을 선택적으로 투과시키는 청색 계열 재질을 포함할 수 있다.
한편, 발광 소자(150)가 백색 광인 경우, 제1 컬러 변환층 및 제2 컬러 변환층뿐만 아니라 제3 컬러 변환층 또한 양자점을 포함할 수 있다. 즉, 제3 컬러 필터에 포함된 양자점에 의해 발광 소자(150)의 백색 광이 청색 광으로 파장 쉬프트될 수 있다.
다시 도 8을 참조하면, 제2 기판(46)은 컬러 생성부(42) 상에 배치되어, 컬러 생성부(42)를 보호할 수 있다. 제2 기판(46)은 유리로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
제2 기판(46)은 커버 윈도우, 커버 글라스 등으로 불릴 수 있다.
제2 기판(46)은 유리나 플렉서블 재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
한편, 실시예는 자가 조립 방식에 의해 반도체 발광 소자가 기판 상의 조립 홀에 조립된 후에 반도체 발광 소자를 기판에 전기적으로 연결하는데 있어서, 반도체 발광 소자의 하측에 솔더와 같은 본딩층이나 금속 범프가 구비될 필요가 없다. 즉, 반도체 발광 소자의 하측에 본딩층이나 금속 범프가 구비되지 않더라도, 자가 조립시, 유체에 분산된 전도체를 유전영동힘에 의해 조립 홀 내에 포집시켜, 이 포집된 전도체를 이용하여 반도체 발광 소자를 기판에 전기적으로 연결할 수 있다.
따라서, 반도체 발광 소자에 본딩층이나 금속 범프가 구비되지 않으므로, 디스플레이 장치의 무게를 줄이고 두께를 감소시킬 수 있다. 또한, 전기적 특성을 훼손하지 않는 범위에서 전도체가 포집되므로, 반도체 발광 소자와 기판 사이의 전도체의 두께를 최소화하여 디스플레이 장치의 무게를 줄이고 두께를 감소시킬 수 있다.
한편, 실시예는 기판의 조립 홀 내에서 반도체 발광 소자의 조립을 위해 사용된 제2 조립 배선이 조립 홀 내에 노출되도록 하고 그 노출된 제2 조립 배선 상에 전도체가 포집되어 이 전도체를 매개로 반도체 발광 소자와 제2 조립 배선이 전기적으로 연결될 수 있다. 다시 말해, 제2 조립 배선이 반도체 발광 소자를 조립 홀 내에 조립시키는데 사용될 뿐만 아니라 반도체 발광 소자를 발광시키는 데에도 사용될 수 있다. 따라서, 반도체 발광 소자를 발광시키기 위한 별도의 제1 전극 배선이 구비되지 않아도 되고 반도체 발광 소자의 상측에 전기적으로 연결하기 위한 제2 전극 배선만 설계하면 되므로, 설계 자유도가 증가되어 배선 설계 불량을 방지할 수 있다.
특히, 반도체 발광 소자를 조립 홀에 조립하기 위해서 제1 조립 배선과 제2 조립 배선이 필요하고, 반도체 발광 소자의 하측에 전기적으로 연결하기 위한 제1 전극 배선이 필요하다. 이러한 경우, 제1 조립 배선, 제2 조립 배선 및 제1 전극 배선 모두 조립 홀 내에 배치되어야 하므로, 설계 자유도가 제약되고 자칫 이들 배선 간에 전기적 쇼트가 발생될 수 있다. 하지만, 실시예에서는 같이 제2 조립 배선이 제1 전극 배선을 겸용하도록 함으로써, 설계 자유도가 증가되고 전기적 쇼트를 방지할 수 있다.
이 밖에도 다양한 실시예에 의해 다양한 효과가 도출될 수 있는데, 이하에서 상세히 설명한다.
이하에서 누락된 설명은 도 1 내지 도 8과 이에 관련된 상술된 설명으로부터 용이하게 이해될 수 있다.
[제1 실시예]
도 9는 제1 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 9를 참조하면, 제1 실시예에 따른 디스플레이 장치(300)는 기판(310), 격벽(340), 전도체(350) 및 반도체 발광 소자(150)를 포함할 수 있다.
기판(310) 및 격벽(340) 각각은 도 6에 도시한 기판(200) 및 절연층(206)과 동일하므로, 상세한 설명은 생략한다.
격벽(340)은 기판(310) 상에 배치될 수 있다. 격벽(340)은 절연층으로 불릴 수 있다. 격벽(340)은 복수의 조립 홀(345)를 가질 수 있다. 조립 홀(345)은 화소(도 2의 PX)의 서브화소(PX1, PX2, PX3)에 구비될 수 있지만, 이에 대해서는 한정하지 않는다. 조립 홀(345)은 반도체 발광 소자(150)의 조립을 가이드 및 고정하는 것으로서, 자가조립시 자성체에 의해 이동되는 반도체 발광 소자(150)가 조립 홀(345) 근처에서 조립 홀(345) 내로 이동되어 조립 홀(345)에 고정될 수 있다.
도면에는 조립 홀(345)이 경사진 내측을 갖는 것으로 도시되고 있지만, 기판(310)의 상면에 대해 수직인 내측을 가질 수도 있다. 경사진 내측을 갖는 조립 홀(345)에 의해 반도체 발과 소자가 조립 홀(345) 내로 용이하게 삽입될 수 있다.
기판(310) 상에 구비된 복수의 조립 홀(345) 각각에 반도체 발광 소자(150)가 배치될 수 있다.
반도체 발광 소자(150)는 반도체 물질, 예컨대 Ⅳ족 화합물 또는 III-V족 화합물로 형성될 수 있다. 반도체 발광 소자(150)는 전기적 신호에 따라 광을 생성하는 부재이다.
일 예로서, 각 조립 홀(345)에 배치된 반도체 발광 소자(150)는 단일 컬러 광을 생성할 수 있다. 예컨대, 반도체 발광 소자(150)는 자외선 광, 보라색 광, 청색 광 등을 생성할 수 있다. 이러한 경우, 각 조립 홀(345)에 배치된 반도체 발광 소자(150)는 광원으로서, 이 광원을 이용하여 다양한 컬러 광을 생성하여 영상을 표시할 수 있다. 다양한 컬러 광을 생성하기 위해 컬러 컨버전층과 컬러 필터가 구비될 수 있다.
다른 예로서, 각 조립 홀(345)에 배치된 반도체 발광 소자(150)는 청색 반도체 발광 소자, 녹색 반도체 발광 소자 및 적색 반도체 발광 소자 중 하나일 수 있다. 예컨대, 3개의 조립 홀(345)이 나란하게 배치된 경우, 제1 조립 홀(345)에 배치된 반도체 발광 소자(150)는 청색 반도체 발광 소자이고 제2 조립 홀(345)에 배치된 반도체 발광 소자(150)는 녹색 반도체 발광 소자이며, 제3 조립 홀(345)에 배치된 반도체 발광 소자(150)는 적색 반도체 발광 소자일 수 있다.
실시예의 반도체 발광 소자(150)는 제1 도전형 반도체층(151), 활성층(152), 제2 도전형 반도체층(153), 제1 전극(154), 제2 전극(155) 및 보호층(157)을 포함할 수 있다. 보호층(157)은 절연층, 패시베이션층 등으로 불릴 수 있다. 제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)은 발광부로 불릴 수 있다.
제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)은 MOCVD와 같은 증착 장비를 이용하여 웨이퍼(도 16의 411) 상에서 순차적으로 성장될 수 있다. 이후, 식각 공정을 이용하여 제2 도전형 반도체층(153), 활성층(152) 및 제1 도전형 반도체층(151)의 순서로 수직 방향을 따라 식각될 수 있다. 이후, 제1 도전형 반도체층(151)의 측면 일부를 제외한 나머지 영역, 즉 제1 도전형 반도체층(151)의 측면의 다른 일부, 활성층(152)의 측면 및 제2 도전형 반도체층(153)의 측면 둘레를 따라 보호층(157)이 형성됨으로써, 반도체 발광 소자(150)가 제조될 수 있다.
제1 도전형 반도체층(151)은 제1 도전형 도펀트를 포함하고, 제2 도전형 반도체층(153)은 제2 도전형 도펀트를 포함할 수 있다. 예컨대, 제1 도전형 도펀트는 실리콘(Si)과 같은 n형 도펀트이고, 제2 도전형 도펀트는 보론(B)과 같은 p형 도펀트일 수 있다.
예컨대, 제1 도전형 반도체층(151)은 전자를 생성하고, 제2 도전형 반도체층(153)은 홀을 형성할 수 있다. 활성층(152)은 광을 생성하는 것으로서 발광층으로 불릴 수 있다.
실시예의 반도체 발광 소자(150)가 메사 식각으로 형성되는 경우, 반도체 발광 소자(150)의 상측에서 하측으로 갈수록 그 직경이 점점 더 커질 수 있다.
제1 전극(154)은 제1 도전형 반도체층(151)의 하측에 배치될 수 있다. 제1 전극(154)은 전기 전도도가 우수한 금속으로 형성될 수 있다.
제1 전극(154)은 적어도 하나 이상의 층을 포함할 수 있다. 예컨대, 제1 전극(154)은 자성층(미도시)과 전극층(미도시)을 포함할 수 있다. 제1 도전형 반도체층(151) 아래에 자성층과 전극층이 순차로 형성될 수 있고, 이와 반대로 형성될 수도 있다.
자성층은 자가조립시, 자성체에 의해 반도체 발광 소자(150)가 자화되어 자성체의 이동을 따라 반도체 발광 소자(150)가 용이하게 이동되도록 할 수 있다. 반도체 발광 소자(150) 자체가 자성체의 이동을 따라 용이하게 이동되는 경우, 자성층은 생략될 수 있다. 전극층은 외부의 전압이 제1 도전형 반도체층(151)으로 원활하게 공급되도록 할 수 있다. 자성층은 니켈(Ni), 코발트(Co), 철(Fe) 등을 포함할 수 있다. 자성층은 SmCo, Gd계, La계, Mn계 금속을 포함할 수 있다. 전극층은 전기 전도도가 우수한 금속으로 이루어질 수 있다.
실시예의 제1 전극(154)은 주석(Sn)이나 인듐(In)과 같은 본딩층을 포함하지 않는다. 후술하겠지만, 실시예는 본딩층 없이도 반도체 발광 소자(150)와 기판(310)이 용이하게 전기적으로 연결되고 접착력도 강화될 수 있다.
제2 전극(155)은 제2 도전형 반도체층(153) 상에 배치될 수 있다.
제2 전극(155)은 투명한 도전성 물질, 예컨대 ITO로 이루어질 수 있다. 제2 전극(155)은 제2 전극 배선(372)에서 공급된 양(+)의 전압에 의한 전류가 제1 도전형 반도체층(151)의 전 영역으로 고르게 퍼지도록 하는 전류 스프레딩 효과를 얻을 수 있다. 즉, 제2 전극(155)에 의해 제1 도전형 반도체층(151)의 전 영역에 고르게 전류가 퍼져, 제1 도전형 반도체층(151)의 전 영역에서 정공이 생성되므로, 정공 생성량을 늘려 활성층(152)에서 정공과 전자의 재결합에 의해 생성되는 광량을 증가시켜 광 효율을 높일 수 있다. 광 효율의 증가는 휘도의 향상으로 이어질 수 있다.
제2 전극(155)은 적어도 하나 이상의 층으로 이루어질 수 있다. 예컨대, 제2 전극(155)은 ITO와 같은 투명 도전층, 적어도 하나 이상의 금속층, 자성층 등을 포함할 수 있다. 예컨대, 투명 도전층과 제2 제2 도전형 반도체층(153) 사이에 자성층이 배치될 수 있지만, 이에 대해서는 한정하지 않는다. 이때, 자성층은 광 투과도를 고려하여 나노미터(nm) 급으로 매우 얇은 두께로 형성될 수 있다.
자성층은 제1 전극(154) 및/또는 제2 전극(155)에 포함될 수 있다. 이에 따라, 자성 조립시, 자성체의 이동에 따라 반도체 발광 소자(150)가 보다 빠르고 신속하게 이동되도록 하여, 공정 시간을 단축하고 조립 수율을 향상시킬 수 있다.
실시예에 따르면, 발광부(151 내지 153) 상에 투명한 도전층이 배치되어, 전류 스프레딩 효과에 의한 광 효율의 증가로 휘도를 향상시킬 수 있다.
보호층(157)은 발광부(151 내지 153)를 보호할 수 있다. 보호층(157)은 자가조립시 반도체 발광 소자(150)가 뒤집히지 않고 반도체 발광 소자(150)의 하측, 즉 제1 도전형 반도체층(151)의 하면이 제1 절연층(330)의 상면을 마주보도록 할 수 있다. 즉, 자가조립시 반도체 발광 소자(150)의 보호층(157)이 제1 조립 배선(321)과 제2 조립 배선(322)에서 멀어지도록 위치될 수 있다. 반도체 발광 소자(150)의 하측에는 보호층(157)이 배치되지 않고 있으므로, 반도체 발광 소자(150)의 하측은 제1 조립 배선(321)과 제2 조립 배선(322)으로 가까워지도록 위치될 수 있다. 따라서, 자가조립시, 반도체 발광 소자(150)의 하측은 제1 절연층(330)을 마주보고 위치되고 반도체 발광 소자(150)의 상측은 상부 방향을 향해 위치됨으로써, 반도체 발광 소자(150)가 뒤집혀 조립되는 오정렬을 방지할 수 있다.
한편, 전도체(350)가 조립 홀(345) 내에 배치될 수 있다. 실시예에 따르면, 전도체(350)를 매개로 하여 반도체 발광 소자(150)와 제2 조립 배선(322)이 전기적으로 연결될 수 있다. 이때, 제2 조립 배선(322)은 제1 전극 배선으로 사용될 수 있다. 이러한 경우, 제1 전극 배선은 전도체(350)를 통해 반도체 발광 소자(150)의 하측, 즉 제1 전극(154)에 전기적으로 연결될 수 있다.
전도체(350)가 조립 홀(345)의 바닥부 및 내측에 배치될 수 있다. 즉, 전도체(350)는 제1 전도체(351), 제2 전도체(352) 및 제3 전도체(353)를 포함할 수 있다.
제1 전도체(351)는 조립 홀(345) 내에서 제2 조립 배선(322) 상에 위치된 전도체일 수 있다. 제2 전도체(352)는 조립 홀(345)의 내측에 위치된 전도체일 수 있다. 제3 전도체(353)는 조립 홀(345) 내에서 제1 조립 배선(321)에 대응하는 제1 절연층(330) 상에 위치된 전도체일 수 있다.
반도체 발광 소자(150)는 조립 홀(345) 내에서 전도체(350) 상에 배치될 수 있다. 이러한 경우, 제1 전도체(351)는 조립 홀(345) 내에서 반도체 발광 소자(150)의 제1 전극(154)의 제1 영역과 제2 조립 배선(322) 사이에 배치될 수 있다. 제2 전도체(352)는 조립 홀(345)의 내측과 반도체 발광 소자(150)의 외측 사이에 배치될 수 있다. 제3 전도체(353)는 조립 홀(345) 내에서 반도체 발광 소자(150)의 제1 전극(154)의 제2 영역과 제1 조립 배선(321)에 대응하는 제1 절연층(330) 사이에 배치될 수 있다.
전도체(350)는 복수의 전도성 입자(3510)과 폴리머(3520)를 포함할 수 있다. 예컨대, 폴리머(3520)는 전도성 입자(3510) 각각을 둘러쌀 수 있다. 예컨대, 전도체(350)의 크기는 0.05㎛ 내지 10㎛일 수 있다.
전도성 입자(3510)는 Au, Au/Ge, Ni, Ti, Cu 등을 포함할 수 있다. 폴리머(3520)는 EVA, PVA, PMMA, PS, EA, PEG 등을 포함할 수 있다. 또는 전도체(350)는 전도성 고분자 복합물질, 예컨대 PS/polyaniline, polypyrrole, polyanilien, polyethylene oxide의 carbon nanotue, metal(Ag, Au.,) 등과 공중합체, composite 등을 포함할 수 있다.
제1 전도체(351), 제2 전도체(352) 및 제3 전도체(353)에서 서로 인접한 전도성 입자(3510) 사이의 폴리머(3520)는 서로 병합될 수 있다.
후술하겠지만, 도 10 내지 도 12에 도시한 바와 같이, 각각 전도성 입자(3510)와 전도성 입자(3510)를 둘러싸는 폴리머(3520)를 포함하는 복수의 전도체(350)가 조립 홀(345) 내에 포집될 수 있다. 이때, 상기 포집된 복수의 전도체(350)에서 인접하는 전도성 입자(3510) 사이의 폴리머(3520)는 서로 접촉은 되지만 병합되지는 않는다. 하지만, 도 13에 도시한 바와 같이, 상기 포집된 복수의 전도체(350)에 열이 가해져, 복수의 전도체(350) 각각의 전도성 입자(3510)를 둘러싸는 폴리머(3520)가 녹아 전도성 입자(3510) 사이의 폴리머(3520)가 서로 병합되어 일체화될 수 있다. 이에 따라, 상기 일체화된 폴리머(3520)에 복수의 전도성 입자(3510)가 배치될 수 있다. 이와 같이 녹은 폴리머(3520)는 자연적으로 경화되거나 경화 공정에 의해 경화될 수 있다.
예컨대, 제1 전도체(351) 및 제3 전도체(353)에서 전도성 입자(3510)는 폴리머(3520) 속에 매립될 수 있다. 예컨대, 제2 전도체(352)에서 복수의 전도성 입자(3510) 중 제2-1 전도성 입자(352_1)는 상기 병합된 폴리머(3520)의 상면 아래에 배치될 수 있다. 예컨대, 제2 전도체(352)에서 복수의 전도성 입자 중 제2-2 전도성 입자(35_2)는 상기 병합된 폴리머(3520)의 상면 상에 배치될 수 있다.
이는 전도체(350)의 폴리머(3520)가 열에 의해 녹아 중력에 의해 아래로 이동한 결과에 기인한다. 즉, 전도성 입자(3510)는 단단한 고체인데 반해, 폴리머(3520)는 열에 의해 녹고, 상기 녹은 폴리머(3520)가 중력에 의해 아래로 이동하여 전도성 입자(3510) 사이의 채우게 된다. 이때, 제2 전도체(352)에서 폴리머(3520)의 하부 방향 이동에 따라 전도성 입자(3510) 또한 하부 방향을 이동될 수 있다. 이에 따라, 제2 전도체(352)에서 전도성 입자(3510)는 서로 접촉될 수 있다. 전도체(350)의 폴리머(3520)에 열과 더불어 압력이 가해질 수도 있다.
제1 전도체(351)에 포함된 전도성 입자(3510)는 연결 전극으로서, 반도체 발광 소자(150)의 제1 전극(154)을 제2 조립 배선(322)에 전기적으로 연결시킬 수 있다. 아울러, 제1 전도체(351)에 포함되어 전도성 입자(3510) 사이에 위치된 폴리머(3520)가 반도체 발광 소자(150)를 제2 조립 배선(322)에 견고하게 고정시킬 수 있다.
제2 전도체(352)에 포함된 전도성 입자(3510)는 서로 접촉될 수 있다. 예컨대, 전도체(350)가 구형인 경우, 전도체(350) 사이에 형성된 빈 공간으로 열에 의해 녹은 폴리머(3520)가 채워질 수 있다. 폴리머(3520)가 전도체(350) 사이의 빈 공간을 채우는데 사용되므로, 제2 전도체(352)에서 폴리머(3520)의 상면은 최상측에 위치된 일부 전도성 입자(3510)보다 낮을 수 있다. 이에 따라, 제2 전도체(352)에서 제2-1 전도체 입자 대부분은 폴리머(3520)의 상면 아래에 배치되지만, 제2-2 전도체 입자는 폴리머(3520) 상면에 배치될 수 있다. 이는 후술하는 제2 실시예(도 16)에서 제1 전극 배선(371)이 전도체(350), 즉 제2 전도체(352)의 제2-2 전도성 입자(35_2)와 접하도록 하여 별도의 추가 공정 없이 제1 전극 배선(371)과 반도체 발광 소자(150) 간의 전기적 연결을 보다 용이하게 할 수 있는 매우 중요한 구조로 작용한다.
전도체(350)는 구형 이외에 다른 형상, 예컨대 로드(rod)나 타원형 등으로 형성될 수도 있지만, 이에 대해서는 한정하지 않는다.
한편, 제1 실시예에 따른 디스플레이 장치(300)는 제1 조립 배선(321), 제2 조립 배선(322), 제1 절연층(330), 제2 절연층(360) 및 제2 전극 배선(372)을 포함할 수 있다. 이보다 더 많은 구성 요소들이 포함될 수도 있다.
제1 조립 배선(321)은 기판(310)의 제1 영역 상에 배치되고, 제2 조립 배선(322)은 기판(310)의 제2 영역 상에 배치될 수 있다. 제1 조립 배선(321)과 제2 조립 배선(322)은 서로 상이한 층에 배치될 수 있다. 이를 위해, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 제1 절연층(330)이 배치될 수 있다. 예컨대, 제1 조립 배선(321)과 제2 조립 배선(322)은 서로 중첩되지 않을 수 있다.
자가 조립시 제1 조립 배선(321)과 제2 조립 배선(322)으로 인가된 교류 전압에 의해 유전영동힘이 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 형성될 수 있다. 예컨대, 교류 전압은 50 kHz 내지 500kHz의 주파수에 3V 내지 15V의 전압을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
실시예에서 유전영동힘은 반도체 발광 소자(150)를 조립하는데 사용될 뿐만 아니라 전도체(350)를 조립 홀(345) 내에 포집하는 데에도 사용될 수 있다. 예컨대, 제1 조립 배선(321)과 제2 조립 배선(322)에 인가된 제1 교류 전압에 의해 제1 유전영동힘이 형성되고, 제1 유전영동힘에 의해 전도체(350)가 조립 홀(345) 내에 포집될 수 있다. 이와 같이 조립 홀(345) 내에 전도체(350)가 포집된 상태에서, 제1 조립 배선(321)과 제2 조립 배선(322)에 인가된 제2 교류 전압에 의해 제2 유전영동힘이 형성되고, 제2 유전영동힘에 의해 반도체 발광 소자(150)가 조립 홀(345)에 조립될 수 있다. 반도체 발광 소자(150)가 조립 홀(345) 내에 조립되기 전에, 자성체에 의해 반도체 발광 소자(150)가 조립 홀(345) 근처로 이동될 수 있다.
제1 교류 전압과 제2 교류 전압은 상이하므로, 제1 유전영동힘과 제2 유전영동힘은 상이할 수 있다.
통상 유전영동힘은 입자의 반경의 세제곱에 비례할 수 있다. 따라서, 전도체(350) 사이즈는 반도체 발광 소자(150)의 사이즈보다 매우 작으므로, 전도체(350)가 포집되기 위해서는 제1 교류 전압이 제2 교류 전압보다 클 수 있다.
조립 홀(345) 내에 먼저 포집된 전도체(350) 상에 반도체 발광 소자(150)가 배치될 수 있다. 이어서, 상기 포집된 전도체(350)에 열을 가해 전도체(350)의 폴리머(3520)를 녹임으로써, 상기 녹은 폴리머(3520)가 접착제로서 반도체 발광 소자(150)를 조립 홀(345)의 바닥부 및 내측에 접착시킬 수 있다. 아울러, 전도체(350)가 연결 전극으로서 반도체 발광 소자(150)의 제1 전극(154)을 제2 조립 배선(322)에 전기적으로 연결시킬 수 있다.
반도체 발광 소자(150)가 발광하기 위해서는 외부에서 전압을 공급받아야 하고, 전압을 공급받기 위한 전극 배선이 요구된다.
실시예에 따르면, 제2 조립 배선(322)이 제1 전극 배선으로 사용될 수 있다. 제2 조립 배선(322)이 제1 조립 배선(321)과 상이한 층에 배치될 수 있다. 즉, 제1 조립 배선(321)은 제1 절연층(330) 아래에 배치되고, 제2 조립 배선(322)은 제1 절연층(330) 상에 배치될 수 있다. 제2 조립 배선(322)은 조립 홀(345) 내에서 외부에 노출될 수 있다. 즉, 제2 조립 배선(322)의 상면은 조립 홀(345)의 바닥면일 수 있다. 즉, 조립 홀(345)의 바닥면은 조립 홀(345) 내의 제1 절연츠의 상면과 제2 조립 배선(322)의 상면일 수 있다.
상술한 바와 같이, 제2 조립 배선(322) 상에 전도체(350)가 포집되고, 이 포집된 전도체(350)의 폴리머(3520)가 녹음으로써, 전도체(350)의 전도성 입자(3510)가 연결 전극으로서 반도체 발광 소자(150)의 제1 전극(154)을 제2 조립 배선(322)과 전기적으로 연결될 수 있다. 따라서, 제2 조립 배선(322)을 통해 소정의 전압이 반도체 발광 소자(150)의 제1 전극(154)으로 공급될 수 있다.
제2 절연층(360)은 격벽(340) 상에 배치될 수 있다. 예컨대, 제2 절연층(360)은 격벽(340) 뿐만 아니라 조립 홀(345) 내 그리고 반도체 발광 소자(150) 상에도 배치될 수 있다.
제2 절연층(360)은 반도체 발광 소자(150)를 보호할 수 있다. 즉, 제2 절연층(360)은 외부의 수분이나 이물질 등으로부터 반도체 발광 소자(150)를 보호할 수 있다. 제2 절연층(360)은 수분이나 전도성 이물질 등으로부터 제1 연결부(350)를 보호할 수 있다.
제2 절연층(360)은 두껍게 형성하여, 그 상면을 평평하게 하는 평탄화막일 수 있다. 이에 따라, 제2 절연층(360)의 상면 상에 배치되는 층, 예컨대 제1 전극 배선(371) 및 제2 전극 배선(372) 또는 또 다른 절연층이 쉽게 형성되도록 한다.
제2 절연층(360)은 유기 물질이나 무기 물질로 형성될 수 있다. 제2 절연층(360)은 에폭시나 실리콘과 같은 수지재로 형성될 수 있다. 제2 절연은 반도체 발광 소자(150)로부터의 광이 잘 하도록 광 투광성이 우수한 물질로 이루어질 수 있다.
제2 절연층(360)은 반도체 발광 소자(150)로부터의 광이 잘 산란되도록 산란 입자를 포함할 수 있다. 예컨대, 산란 입자가 각 화소(도 2의 PX)에서 반도체 발광 소자(150)에 대응하는 제2 절연층(360)에 포함될 수 있지만, 이에 대해서는 한정하지 한다. 제2 절연층(360)은 각 서브 화소(도 2의 PX1, PX2, PX3)의 구분에 관계없이, 기판(310)의 전 영역 상에 형성될 수 있다.
제2 전극 배선(372)은 반도체 발광 소자(150)의 제2 전극(155)과 전기적으로 연결될 수 있다. 예컨대, 제2 절연층(360)을 통해 반도체 발광 소자(150)의 제2 전극(155)에 전기적으로 연결될 수 있다. 이를 위해, 제2 절연층(360)이 관통하도록 컨택홀이 형성될 수 있다. 또한, 격벽(340)의 컨택홀에 대응하는 반도체 발광 소자(150)의 보호층(157)도 식각되어 반도체 발과 소자의 제2 전극(155)이 외부에 노출될 수 있다. 예컨대, 컨택홀은 반도체 발광 소자(150)에 대응하는 격벽(340)에 형성될 수 있다. 제2 전극 배선(372)은 컨택홀을 통해 반도체 발광 소자(150)의 제2 전극(155)에 전기적으로 연결될 수 있다.
상술한 바와 같이, 제2 조립 배선(322)이 전도체(350)를 통해 반도체 발광 소자(150)의 제1 전극(154)에 전기적으로 연결될 수 있다.
예컨대, 제2 조립 배선(322)을 통해 반도체 발광 소자(150)의 제1 도전형 반도체층(151)으로 인가된 음(-)의 전압과 제2 전극 배선(372)을 통해 반도체 발광 소자(150)의 제2 도전형 반도체층(153)으로 인가된 양(-)의 전압에 의해 흐르는 전류에 상응하는 휘도를 갖는 광이 반도체 발광 소자(150)로부터 생성될 수 있다.
이에 따라, 반도체 발광 소자(150)에 전류가 흐를 수 있다. 반도체 발광 소자(150)에 흐르는 전류의 세기를 조절함으로써, 각 화소의 휘도를 제어하여 컨트라스트비가 제어될 수 있다. 이때, 반도체 발광 소자(150)의 컬러 광은 반도체 발광 소자(150)의 활성층(152)의 에너지 밴드갭에 상응하는 파장에 의해 결정될 수 있다. 즉, 활성층(152)의 에너지 밴드갭이 큰 물질인 경우 단파장의 광이 생성되고, 활성층(152)의 에너지 밴드갭이 작은 물질인 경우 장파장의 광이 생성될 수 있다. 따라서, 각 화소에 청색 반도체 발광 소자, 녹색 반도체 발광 소자 및 적색 반도체 발광 소자에 의해 풀 컬러가 구현되고, 청색 반도체 발광 소자, 녹색 반도체 발광 소자 및 적색 반도체 발광 소자 각각의 전류 세기를 조절하여 휘도 제어가 가능하다.
한편, 자가 조립 방식으로 반도체 발광 소자를 기판(310) 상에 전사하는 경우, 반도체 발광 소자를 기판(310)과 전기적을 연결하는 공정이 필수이다.
종래에는 미리 반도체 발광 소자의 하측에 솔더와 같은 본딩층이나 금속 범프가 구비된 상태에서, 자가 조립에 의해 본딩층이나 금속 범프가 구비된 반도체 발광 소자가 기판의 조립 홀에 조립된 후, 열합착 공정을 수행하여 본딩층이나 금속 범프를 이용하여 반도체 발광 소자과 기판을 전기적으로 연결하였다. 하지만, 마이크로급 반도체 발광 소자나 나노급 반도체 발광 소자의 하측에 본딩층이나 금속 범프를 형성하기 매우 어려웠고, 설사 반도체 발광 소자의 하측에 본딩층이나 금속 범프를 형성하였다 하더라도 본딩층이나 금속 범프가 매우 두꺼워, 열압착시 반도체 발광 소자와 기판 사이에서 반도체 발광 소자의 외측으로 본딩층이나 금속 범프가 흘러나올 수 있다. 이와 같이 반도체 발광 소자의 외측으로 흘러나온 본딩층이나 금속 범프는 후공정에 의해 부식이 되거나 격벽 형성시 격벽과의 접합력이 좋지 않아 격벽이 용이하게 형성되지 않는 문제가 있었다. 아울러, 매우 두꺼운 본딩층이나 금속 범프가 디스플레이 장치의 전체 두께를 증가시키거나 무게를 늘어나는 문제가 있었다.
통상 반도체 발광 소자와 외부의 전기적 연결을 위해 ACF/ACP가 널리 사용되어 왔다. 하지만, 이들 ACF/ACP는 자가 조립 방식에 사용하기 어렵다. 즉, ACF/ACP는 기판 상에 미리 부착되어야 하는데, 기판이 수조의 유체에 접하므로 ACF/ACP가 기판으로부터 이탈되기 쉬울 뿐만 아니라 ACF/ACP를 기판 상에 매우 작은 사이즈인 조립 홀 내에 부착하기는 너무 어렵다.
설사 ACF/ACP가 조립홀에 형성되더라도, ACF/ACP의 유전율이 낮기 때문에 자가 조립시 ACF/ACP로 인해 유전영동힘이 작아지며, 이와 같이 작은 유전영동힘에 의해 발광 소자가 조립 홀에 조립되기 어려울 뿐만 아니라 조립 홀에 조립된 발광 소자도 고정이 유지되기 어려워 조립 홀 밖으로 이탈된다. 따라서, 실시예와 같이 반도체 발광 소자를 기판에 조립하는 자가 조립 방식에 ACF/ACP를 채택하는 것은 불가능하다.
제1 실시예에 따르면, 반도체 발광 소자(150)에 본딩층이나 금속 범프가 구비될 필요가 없다. 즉, 제1 실시예에서는 자가 조립시 제1 조립 배선(321) 및 제2 조립 배선(322) 사이에 형성된 유전영동힘에 의해 미리 조립 홀(345) 내에 전도체(350)를 포집시킨 후, 상기 포집된 전도체(350) 상에 자성체 및 유전영동힘에 의해 반도체 발광 소자(150)를 조립한 후, 열을 가해 전도체(350)의 폴리머(3520)를 녹여 전도체(350)의 전도성 입자(3510)를 연결 전극으로서 반도체 발광 소자(150)의 제1 전극(154)과 제2 조립 배선(322)을 전기적으로 연결할 수 있다. 따라서 반도체 발광 소자(150)에 본딩층이나 금속 범프가 구비될 필요가 없어, 반도체 발광 소자(150)의 제조가 용이하고 제조 비용을 줄이고 제조 공정이 단순해질 수 있다. 또한, 반도체 발광 소자(150)에 본딩층이나 금속 범프가 구비될 필요가 없어, 반도체 발광 소자(150)의 두께가 줄어 디스플레이 장치(300)의 두께 및 무게를 줄일 수 있다.
제1 실시예에 따르면, 조립 홀(345) 내에서 반도체 발광 소자(150) 주위, 즉 반도체 발광 소자(150)와 기판(310) 사이뿐만 아니라 조립 홀(345)의 내측과 반도체 발광 소자(150)의 외측 사이에도 전도체(350)가 배치되어, 이 전도체(350)에 의해 반도체 발광 소자(150)가 제2 조립 배선(322), 제1 절연층(330) 및 격벽(340)에 단단하게 고정되므로 반도체 발광 소자(150)와 기판(310) 간의 본딩력이 강화될 뿐만 아니라 수율이 획기적으로 향상될 수 있다.
도 10 내지 도 14는 제1 실시예에 따른 디스플레이 제조 방법을 설명하는 도면이다.
도 7 및 도 10에 도시한 바와 같이, 챔버(1300)에 유체(2000)가 채워질 수 있다. 또한, 복수의 전도체(350)가 유체(2000)에 분산될 수 있다. 유체(2000)의 흐름에 따라 전도체(350)도 이동될 수 있다. 예컨대, 전도체(350)의 크기는 0.05㎛ 내지 10㎛일 수 있다.
전도성의 크기가 매우 작고 전도성의 표면을 구성하는 폴리머(3520)의 대전(surface charge)에의해 유체(2000) 속에서 균일하게 분포될 수 있다. 좀 더 균일하게 분포되도록 하기 위해, 1종 이상의 계면 활성제가 추가될 수 있다. 계면 활성제는 도데실 황산나트륨(sodium dodecyl sulfate), 과황산칼륨(potassium persulfate) 등일 수 있지만, 이에 대해서는 한정하지 않는다.
도 7 및 도 11에 도시한 바와 같이, 기판(310)을 유체(2000)에 접하거나 유체(2000)에 침지한 후, 제1 조립 배선(321)과 제2 조립 배선(322)에 소정의 교류 전압을 인가한 경우, 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 유전영동힘이 형성될 수 있다. 이 유전영동힘에 의해 유체(2000) 속에 분산된 전도체(350) 중에서 조립 홀(345) 근처에 위치된 전도체(350)가 조립 홀(345) 내로 포집될 수 있다. 예컨대, 조립 홀(345) 내에 전도체(350)는 랜덤하게 포집될 수 있다. 예컨대, 유전영동힘을 제어하여 조립 홀(345) 내에 균일하게 전도체(350)가 포집될 수도 있다.
조립 홀(345) 내부가 유체(2000)에 접하고 있어, 조립 홀(345) 내에 포집되는 전도체(350)의 포집 위치 또한 유체(2000)의 흐름에 영향을 받을 수 있다. 조립 홀(345) 내에 포집되는 전도체(350)의 포집 위치가 조립 홀(345) 내부의 구조에 영향을 받을 수 있다. 유체(2000)의 흐름과 조립 홀(345) 내부의 구조에 의해 전도체(350)가 조립 홀(345)의 바닥부와 내측이 만나는 모서리 영역에 상대적으로 많이 포집될 수 있지만, 이에 대해서는 한정하지 않는다.
한편, 유체(2000) 속에 추가된 계면 활성제에 의해 유체(2000)의 표면 장력이 약해져, 조립 홀(345) 내에 보다 더 많은 전도체(350)가 포집될 수 있다.
도 7 및 도 12에 도시한 바와 같이, 복수의 반도체 발광 소자(150)를 유체(2000) 속에 투입한 후, 자성체(2100)가 기판(310)의 일측에 위치되어 기판(310)의 표면을 따라 이동될 수 있다. 도면에는 자성체(2100)가 기판(310)의 아래에 위치되는 것으로 도시되고 있지만, 기판(310)의 위, 즉 유체(2000) 위에 위치될 수도 있다.
자성체(2100)의 이동 전/후 또는 동시에 소정의 교류 전압이 기판(310)의 제1 조립 배선(321)과 제2 조립 배선(322)으로 공급되어 유전영동힘이 형성될 수 있다.
자성체(2100)의 이동에 의해 유체(2000) 속에 분산된 복수의 반도체 발광 소자(150)도 이동되고, 해당 조립 홀(345) 근처를 지나가는 반도체 발광 소자(150)가 유전영동힘에 의해 조립 홀(345)에 조립될 수 있다. 조립 홀(345) 내에서 반도체 발과 소자는 상기 포집된 전도체(350) 상에 위치될 수 있다.
반도체 발광 소자(150)가 조립된 후에도 지속적으로 전도체(350)가 조립 홀(345) 내로 포집될 수 있다. 이에 따라, 전도체(350)는 반도체 발광 소자(150) 아래뿐만 아니라 조립 홀(345)의 내측과 반도체 발광 소자(150)의 외측 사이에도 위치될 수 있다.
도 7 및 도 13에 도시한 바와 같이, 챔버(1300)에서 기판(310)을 꺼낸 후, 건조 공정을 수행하여 기판(310) 상의 유체(2000)를 제거할 수 있다.
도 15에 도시한 바와 같이, 조립 홀(345)의 바닥부 및 측면에 복수의 전도체(350)가 포집될 수 있다.
이후, 열을 가해 조립 홀(345) 내에 포집된 전도체(350)를 녹일 수 있다. 즉, 전도체(350)에서 전도성 입자(3510)를 둘러싸는 폴리머(3520)가 녹을 수 있다. 전도체(350)의 폴리머(3520)가 녹음으로써, 인접한 전도체(350)의 폴리머(3520)와 병합되어 일체화될 수 있다. 폴리머(3520)가 녹아 예컨대, 구형 전도체(350)인 경우 구형 전도체(350)들 사이의 빈 공간으로 채워질 수 있다.
예컨대, 열은 레이저를 이용하여 생성될 수 있다. 즉, 기판(310)의 아래에서 레이저가 기판(310)을 향해 조사될 수 있다. 레이저는 기판(310)을 통해 전도체(350)에 포커스될 수 있다. 이에 따라, 전도체(350)가 레이저의 조사에 의해 온도가 상승하여 녹을 수 있다. 예컨대, 레이저 조사에 의해 예컨대, 300℃ 미만의 온도의 열이 발생되고, 이 열에 의해 전도체(350)가 녹을 수 있다.
레이저 조사 이외에 질소 분위기에 이한 열 분해를 통해 전도체(350)가 녹을 수도 있다.
전도성 입자(3510)는 고체로서 크기에 있어서 변형이 일어나지 않지만, 폴리머(3520)는 녹아 중력에 의해 아래로 흘러내릴 수 있다. 따라서, 조립 홀(345)의 내측과 반도체 발광 소자(150)의 외측 사이의 제2 전도체(352)에서 일부 전도성 입자(352_1)는 폴리머(3520)의 상면 아래에 배치되는데 반해, 다른 전도성 입자(352_2)는 폴리머(3520)의 상면 상에 배치될 수 있다. 즉, 다른 전도성 입자, 즉 제2-2 전도성 입자(35_2)는 폴리머(3520)의 상며보다 높게 위치되는 것으로서, 폴리머(3520)의 상면으로부터 상부 방향으로 돌출될 수 있다.
한편, 폴리머(3520)가 녹아 복수의 전도체(350)의 폴리머(3520)끼리 서로 병합될 수 있다.
따라서, 서로 병합되어 일체화된 폴리머(3520)에 의해 반도체 발광 소자(150)의 하측은 제2 조립 배선(322)과 제1 절연층(330)에 부착되고 반도체 발광 소자(150)의 외측은 조립 홀(345)의 내측에 부착되므로, 반도체 발과 소자가 보다 단단하게 고정될 수 있어, 수율이 획기적으로 향상되고 신뢰성이 높아질 수 있다.
아울러, 반도체 발광 소자(150)와 제2 조립 배선(322) 사이에 위치된 제1 전도체(351)의 전도성 입자(3510)에 의해 반도체 발광 소자(150)의 제1 전극(154)과 제2 조립 배선(322)이 전기적으로 연결되어, 제2 조립 배선(322)이 전압을 공급하기 위한 제1 전극 배선으로 사용될 수 있다.
도 7 및 도 14에 도시한 바와 같이, 격벽(340) 상에 제2 절연층(360)이 형성되고, 제2 절연층(360)을 통해 제2 전극 배선(372)이 반도체 발광 소자(150)의 제2 전극(155)에 전기적으로 연결될 수 있다.
이상의 제조 방법에서는 먼저 전도체(350)가 포집된 후 반도체 발광 소자(150)가 조립되는 것으로 설명되었지만, 동일한 유전영동힘에 의해 전도체(350)의 포집과 반도체 발광 소자(150)의 조립이 동시에 이루어질 수도 있다.
이를 위해, 챔버(1300)의 유체(2000)에 복수의 전도체(350)와 복수의 반도체 발광 소자(150)가 분산될 수 있다. 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 인가된 교류 전압에 의해 유전영동힘이 형성되고, 이 유전영동힘에 의해 조립 홀(345) 근처에 있는 전도체(350)가 조립 홀(345) 내로 포집될 수 있다. 제1 조립 배선(321)과 제2 조립 배선(322)에 교류 전압을 인가한 직후 자성체(2100)를 이동하여 복수의 반도체 발과 소자를 이동시킬 수 있다.
전도체(350)는 조립 홀(345) 근처에 있으므로, 유전영동힘에 의해 조립 홀(345) 근처의 전도체(350)가 곧바로 조립 홀(345) 내로 포집되는데 반해, 반도체 발과 소자(150)는 자성체(2100)에 의해 해당 조립 홀(345)로 이동되어야 하므로 시간이 다소 걸릴 수 있다. 따라서, 제1 조립 배선(321)과 제2 조립 배선(322)에 교류 전압을 인가함과 동시에 자성체(2100)를 이동하더라도, 조립 홀(345) 내에 먼저 전도체(350)가 포집된 후 반도체 발광 소자(150)가 조립될 수 있다.
[제2 실시예]
도 16은 제2 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
제2 실시예는 조립 홀(345)의 내측과 반도체 발광 소자(150)의 외측 사이에 배치된 전도체(350)를 이용하여 제2 전극 배선(372)과 동일 층에 배치된 제1 전극 배선(371)과 전기적으로 연결하는 것을 제외하고 제1 실시예와 동일하다. 제2 실시예에서 제1 실시예와 동일한 구조, 형상 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명은 생략한다.
도 16을 참조하면, 제2 실시예에 따른 디스플레이 장치(300A)는 기판(310), 격벽(340), 전도체(350), 반도체 발광 소자(150), 제2 절연층(360), 제1 전극 배선(371) 및 제2 전극 배선(372)을 포함할 수 있다. 제2 실시예에 따른 디스플레이 장치(300A)는 제1 조립 배선(321), 제2 조립 배선(322) 및 제1 절연층(330)을 포함할 수 있다.
전도체(350)는 제1 전도체(351), 제2 전도체(352) 및 제3 전도체(353)를 포함할 수 있다.
제1 전도체(351)는 조립 홀(345) 내에서 제2 조립 배선(322) 상에 위치된 전도체일 수 있다. 제2 전도체(352)는 조립 홀(345)의 내측에 위치된 전도체일 수 있다. 제3 전도체(353)는 조립 홀(345) 내에서 제1 조립 배선(321)에 대응하는 제1 절연층(330) 상에 위치된 전도체일 수 있다.
반도체 발광 소자(150)는 조립 홀(345) 내에서 전도체(350) 상에 배치될 수 있다. 이러한 경우, 제1 전도체(351)는 조립 홀(345) 내에서 반도체 발광 소자(150)의 제1 전극(154)의 제1 영역과 제2 조립 배선(322) 사이에 배치될 수 있다. 제2 전도체(352)는 조립 홀(345)의 내측과 반도체 발광 소자(150)의 외측 사이에 배치될 수 있다. 제3 전도체(353)는 조립 홀(345) 내에서 반도체 발광 소자(150)의 제1 전극(154)의 제2 영역과 제1 조립 배선(321)에 대응하는 제1 절연층(330) 사이에 배치될 수 있다.
열을 가해 제1 전도체(351), 제2 전도체(352) 및 제3 전도체(353)가 녹을 수 있다. 즉, 제1 전도체(351), 제2 전도체(352) 및 제3 전도체(353) 각각의 폴리머(3520)가 녹을 수 있다. 이에 따라, 제1 전도체(351), 제2 전도체(352) 및 제3 전도체(353) 각각에서 인접하는 전도성 입자(3510) 사이의 폴리머(3520)가 서로 병합되어 일체화될 수 있다. 이와 같이 녹은 폴리머(3520)는 자연적으로 경화되거나 경화 공정에 의해 고체로 변형될 수 있다.
조립 홀(345)의 내측과 반도체 발광 소자(150)의 외측 사이에는 복수의 제2 전도체(352)가 복수의 층으로 쌓여 있을 수 있다. 복수의 전도체(350)에 열이 가해지는 경우, 복수의 전도체(350) 각각의 폴리머(3520)가 녹아 중력에 의해 하부 방향으로 흘러내릴 수 있다. 이와 같이 흘러내린 폴리머(3520)에 의해 복수의 전도체(350) 사이의 빈 공간이 채워지고, 인접하는 전도성 입자(3510) 사이의 폴리머(3520)가 서로 병합되어 일체화될 수 있다.
한편, 전도성 입자(3510)는 고체로서 열에 의해 크기의 변형이 없다. 따라서, 하측 전도성 입자, 즉 제2-1 전도성 입자(352_1)는 상기 녹은 폴리머(3520)에 의해 매립되는데 반해, 상측 전도성 입자, 즉 제2-2 전도성 입자(35_2)는 상기 녹은 폴리머(3520)가 하부 방향으로 흘러 내리므로 폴리머(3520)에 의해 둘러싸이지 않을 수 있다. 다시 말해, 제2-2 전도성 입자(35_2)는 폴리머(3520)의 상면 상에 배치될 수 있다. 즉, 제2-2 전도성 입자(35_2)는 폴리머(3520)의 상면으로부터 상부 방향으로 돌출될 수 있다. 아울러, 제2 전도체(352)에서 제2-2 전도성 입자(35_2)는 서로 접촉되고 반도체 발광 소자(150)의 측부와 접촉될 수 있다.
실시예의 반도체 발광 소자(150)에서 제1 전극(154)으로부터 연장된 연장 전극(160)이 반도체 발광 소자(150)의 측부 상에 배치될 수 있다. 예컨대, 제1 도전형 반도체층(151)의 하면 상에 제1 전극(154)이 배치되고, 제1 전극(154)으로터 연장되어 제1 도전형 반도체층(151)의 측면의 일부 상에 연장 전극(160)이 배치될 수 있다.
연장 전극(160)은 제2 전도체(352)의 제2-2 전도성 입자(35_2)와의 접촉 면적을 확장하기 위해 구비될 수 있다. 예컨대, 연장 전극(160)은 활성층(152)과의 전기적인 쇼트를 방지하기 위해 활성층(152)으로부터 이격될 수 있다.
상술한 바와 같이, 열에 의해 복수의 제2 전도체(352) 각각의 폴리머(3520)가 녹아 폴리머(3520)가 하부 방향으로 흘러내릴 수 있다. 이때, 제2-2 전도성 입자(35_2)는 고체이므로, 중력에 의해 하부 방향으로 이동되다가, 제2-2 전도성 입자(35_2)가 서로 접촉될 때 이동이 멈춰질 수 있다. 따라서, 제2-1 전도성 입자(352_1) 및 제2-2 전도성 입자(35_2)는 서로 접촉되고 연장 전극(160)의 외측에 접촉될 수 있다. 예컨대, 연장 전극(160)은 제1 도전형 반도체층(151)의 측면의 둘레를 따라 배치될 수 있다. 이에 따라, 제2-1 전도성 입자(352_1)는 제1 도전형 반도체층(151)의 측면의 둘레를 따라 제1 도전형 반도체층(151)의 측면에 접촉될 수 있다. 따라서, 제2-1 전도성 입자(352_1)와 연장 전극(160) 간의 접촉 면적이 확장될 수 있다.
한편, 제1 도전형 반도체층(151)의 하면 상에 배치된 제1 전극(154)을 제1-1 전극이라 명명하고, 제1 도전형 반도체층(151)의 측면 상에 배치된 연장 전극(160)을 제1-2 전극이라 명명하며, 이들 제1-1 전극과 제1-2 전극을 통칭하여 제1 전극(154)이라 명명할 수도 있다.
제2 절연층(360)은 격벽(340)과 반도체 발광 소자(150) 상에 배치될 수 있다. 또한, 제2 절연층(360)은 조립 홀(345) 내에 배치될 수 있다. 즉, 제2 절연층(360)의 하면은 조립 홀(345) 내에서 제2 전도체(352)의 제2-2 전도성 입자(35_2)와 접할 수 있다.
조립 홀(345) 상에 배치된 제2 절연층(360)이 관통되도록 제1 컨택홀 및 제2 컨택홀이 형성될 수 있다. 제2 컨택홀은 제2 절연층(360)과 반도체 발광 소자(150)의 보호층(157)을 통해 형성될 수 있다. 예컨대, 제1 컨택홀을 통해 제2 전도체(352)의 제2-2 전도성 입자(35_2)가 외부에 노출될 수 있다. 예컨대, 제2 컨택홀을 통해 반도체 발광 소자(150)의 제2 전극(155)이 외부에 노출될 수 있다.
제1 전극 배선(371)은 제1 컨택홀을 통해 제2 전도체(352)의 제2-2 전도성 입자(35_2)에 접촉할 수 있다. 이에 따라, 제1 전극 배선(371)은 제2-2 전도성 입자(35_2)를 통해 반도체 발과 소자의 연장 전극(160)에 전기적으로 연결될 수 있다. 제2 전극 배선(372)은 제2 컨택홀을 통해 반도체 발광 소자(150)의 제2 전극(155)에 접촉할 수 있다. 이에 따라, 제2 전극 배선(372)은 반도체 발광 소자(150)의 제2 전극(155)에 전기적으로 연결될 수 있다. 따라서, 제1 전극 배선(371)과 제2 전극 배선(372)으로 소정의 전압이 인가되어, 반도체 발광 소자(150)에서 광이 생성될 수 있다.
상술한 바와 같이, 열에 의해 복수의 제2 전도체(352) 각각의 폴리머(3520)가 녹음으로써, 제2-2 전도성 입자(35_2)가 폴리머(3520)의 상면 상에 배치되어 자연적으로 외부에 노출되어 제1 전극 배선(371)을 제2-2 전도성 입자(35_2)와 접촉하기 위해 별도의 추가 공정이 필요하지 않아 공정 시간을 단축하고 공정이 단순할 수 있다.
예컨대, 제1 전극 배선(371)은 제2 조립 배선(322)과 수직으로 중첩되지 않을 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제1 전극 배선(371)은 제2 전극 배선(372)과 동일 면 상에 배치되므로, 제2 전극 배선(372)과의 레이아웃 설계에 방해되지 않는 범위 내에서 반도체 발광 소자(150)의 둘레에서 조립 홀(345)의 내측과 반도체 발광 소자(150)의 외측 사이에 제1 컨택홀을 통해 수직으로 배치될 수 있다.
한편, 제1 실시예와 달리, 제2 실시예에서 제1 조립 배선(321) 및 제2 조립 배선(322)은 서로 동일 면 상에 배치될 수 있다. 즉, 제1 조립 배선(321) 및 제2 조립 배선(322)은 기판(310) 상에 배치될 수 있다. 즉, 제1 조립 배선(321)과 제2 조립 배선(322)은 서로 평하게 배치될 수 있다.
제2 실시예에 따르면, 제1 조립 배선(321)과 제2 조립 배선(322)이 서로 평행하게 배치되므로, 자가 조립 시 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 균일한 전기장이 생성되어 반도체 발광 소자(150)가 조립 홀(345)에 정 위치로 조립될 수 있다. 또한, 제1 조립 배선(321)과 제2 조립 배선(322)이 서로 평행하게 배치되므로, 디스플레이 장치(300A)의 두께를 줄일 수 있다.
제2 실시예에 따르면, 조립 홀(345) 내에서 반도체 발광 소자(150) 주위, 즉 반도체 발광 소자(150)와 기판(310) 사이뿐만 아니라 조립 홀(345)의 내측과 반도체 발광 소자(150)의 외측 사이에도 전도체(350)가 배치되어, 이 전도체(350)에 의해 반도체 발광 소자(150)가 제2 조립 배선(322), 제1 절연층(330) 및 격벽(340)에 단단하게 고정되므로 반도체 발광 소자(150)와 기판(310) 간의 본딩력이 강화될 뿐만 아니라 수율이 획기적으로 향상될 수 있다.
제2 실시예에 따르면, 조립 홀(345)의 내측과 반도체 발광 소자(150)의 외측 사이에 배치된 복수의 제2 전도체(352)를 이용하여 제1 전극 배선(371)이 반도체 발광 소자(150)와 전기적으로 연결되므로, 반도체 발광 소자(150)와 외부와의 전기적 연결이 용이할 수 있다.
[제3 실시예]
도 17은 제3 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
제3 실시예는 제2 조립 배선(322) 상에 그루브(325)를 형성하는 것을 제외하고 제1 실시예와 동일하다. 따라서, 제3 실시예에서 제1 실시예와 동일한 구조, 형상 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명은 생략한다.
도 17을 참조하면, 제3 실시예에 따른 디스플레이 장치(300B)는 기판(310), 격벽(340), 전도체(350), 반도체 발광 소자(150), 제2 절연층(360), 제2 전극 배선(372)을 포함할 수 있다. 제3 실시예에 따른 디스플레이 장치(300B)는 제1 조립 배선(321), 제2 조립 배선(322) 및 제1 절연층(330)을 포함할 수 있다.
전도체(350)는 제1 전도체(351), 제2 전도체(352) 및 제3 전도체(353)를 포함할 수 있다.
제1 전도체(351)는 조립 홀(345) 내에서 제2 조립 배선(322) 상에 위치된 전도체일 수 있다. 제2 전도체(352)는 조립 홀(345)의 내측에 위치된 전도체일 수 있다. 제3 전도체(353)는 조립 홀(345) 내에서 제1 조립 배선(321)에 대응하는 제1 절연층(330) 상에 위치된 전도체일 수 있다.
반도체 발광 소자(150)는 조립 홀(345) 내에서 전도체(350) 상에 배치될 수 있다. 이러한 경우, 제1 전도체(351)는 조립 홀(345) 내에서 반도체 발광 소자(150)의 제1 전극(154)의 제1 영역과 제2 조립 배선(322) 사이에 배치될 수 있다. 제2 전도체(352)는 조립 홀(345)의 내측과 반도체 발광 소자(150)의 외측 사이에 배치될 수 있다. 제3 전도체(353)는 조립 홀(345) 내에서 반도체 발광 소자(150)의 제1 전극(154)의 제2 영역과 제1 조립 배선(321)에 대응하는 제1 절연층(330) 사이에 배치될 수 있다.
열을 가해 제1 전도체(351), 제2 전도체(352) 및 제3 전도체(353)가 녹을 수 있다. 즉, 제1 전도체(351), 제2 전도체(352) 및 제3 전도체(353) 각각의 폴리머(3520)가 녹을 수 있다. 이에 따라, 제1 전도체(351), 제2 전도체(352) 및 제3 전도체(353) 각각에서 인접하는 전도성 입자(3510) 사이의 폴리머(3520)가 서로 병합되어 일체화될 수 있다. 이와 같이 녹은 폴리머(3520)는 자연적으로 경화되거나 경화 공정에 의해 고체로 변형될 수 있다.
한편, 제2 조립 배선(322)은 제1 전극 배선(371)으로 사용될 수 있다. 자가 조립시 제2 조립 배선(322)은 제1 조립 배선(321)과 함께 유전영동힘을 형성하여, 조립 홀(345) 내에 복수의 전도체(350)가 포집되도록 하고, 반도체 발광 소자(150)가 조립 홀(345)에 조립되도록 할 수 있다. 디스플레이 장치(300B)의 제조가 완성되면, 제2 조립 배선(322)은 제2 전극 배선(372)과 함께 소정의 전압을 반도체 발광 소자(150)로 공급하여, 해당 반도체 발광 소자(150)에서 광이 생성될 수 있다. 디스플레이 장치(300B)에 구비된 복수의 반도체 발광 소자(150) 각각에 의해 서로 상이한 컬러 광이 생성되어, 컬러 영상이 디스플레이될 수 있다.
제2 실시예에 따르면, 제2 조립 배선(322) 상에 적어도 하나 이상의 그루브(groove)가 형성될 수 있다. 그루브(325)는 리세스, 덴트(dent), 홈, 홀(hole), 스크래치(scratch) 등으로 불릴 수 있다.
그루브(325)는 원형이거나 스트라이프(stripe) 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
이와 같이, 제2 조립 배선(322) 상에 형성된 그루브(325)로 인해, 도 18에 도시한 바와 같이, 자가 조립시 챔버(도 7의 1300)에 유체(2000)에 분산된 전도체(350)를 포집하는 공정이 수행될 때, 기판(310) 상의 제1 조립 배선(321)과 제2 조립 배선(322) 사이에 형성된 유전영동힘에 의해 유체(2000)에 분산된 전도체(350)가 보다 많이 제2 조립 배선(322) 상의 그루브(325)로 포집될 수 있다. 즉, 그루브(325) 속으로 포집된 전도체(350)는 그루브(325)에 고정되어 외부로 이탈되기 어려우므로, 조립 홀(345) 내에서 제1 조립 배선(321)에 대응하는 제1 절연층(330) 상보다 제2 조립 배선(322) 상에 더 많은 전도체(350)가 포집될 수 있다.
이와 같이 보다 많이 포집된 전도체(350)에 열이 가해져, 전도체(350)의 폴리머(3520)가 녹아 인접하는 전도성 입자(3510) 사이의 폴리머(3520)가 병합되어 일체화되고 전도성 입자(3510)가 서로 접촉될 수 있다. 이러한 경우, 반도체 발광 소자(150)와 제2 조립 배선(322) 사이에 보다 많은 전도성 입자(3510)가 배치되어, 전도성 입자(3510)와 제2 조립 배선(322) 및 반도체 발광 소자(150)의 제1 전극(154) 각각의 접촉 면적이 확장될 수 있다. 이에 따라, 제2 조립 배선(322)과 복수의 전도체(350) 각각의 전도성 입자(3510)를 통해 반도체 발광 소자(150)에 전류가 보다 원활하게 흘러 광 효율이 증가되어 휘도 향상이 가능하다.
제3 실시예에 따르면, 반도체 발광 소자(150)에 본딩층이나 금속 범프가 구비될 필요가 없다. 즉, 제1 실시예에서는 자가 조립시 제1 조립 배선(321) 및 제2 조립 배선(322) 사이에 형성된 유전영동힘에 의해 미리 조립 홀(345) 내에 전도체(350)를 포집시킨 후, 상기 포집된 전도체(350) 상에 자성체 및 유전영동힘에 의해 반도체 발광 소자(150)를 조립한 후, 열을 가해 전도체(350)의 폴리머(3520)를 녹여 전도체(350)의 전도성 입자(3510)를 연결 전극으로서 반도체 발광 소자(150)의 제1 전극(154)과 제2 조립 배선(322)을 전기적으로 연결할 수 있다. 따라서 반도체 발광 소자(150)에 본딩층이나 금속 범프가 구비될 필요가 없어, 반도체 발광 소자(150)의 제조가 용이하고 제조 비용을 줄이고 제조 공정이 단순해질 수 있다. 또한, 반도체 발광 소자(150)에 본딩층이나 금속 범프가 구비될 필요가 없어, 반도체 발광 소자(150)의 두께가 줄어 디스플레이 장치(300B)의 두께 및 무게를 줄일 수 있다.
제3 실시예에 따르면, 조립 홀(345) 내에서 반도체 발광 소자(150) 주위, 즉 반도체 발광 소자(150)와 기판(310) 사이뿐만 아니라 조립 홀(345)의 내측과 반도체 발광 소자(150)의 외측 사이에도 전도체(350)가 배치되어, 이 전도체(350)에 의해 반도체 발광 소자(150)가 제2 조립 배선(322), 제1 절연층(330) 및 격벽(340)에 단단하게 고정되므로 반도체 발광 소자(150)와 기판(310) 간의 본딩력이 강화될 뿐만 아니라 수율이 획기적으로 향상될 수 있다.
제3 실시예에 따르면, 제2 조립 배선(322) 상에 적어도 하나 이상의 그루브(325)를 형성하여 보다 많은 전도체(350)가 제2 조립 배선(322) 상에 포집되도록 하여, 반도체 발광 소자(150)에 전류가 보다 원활하게 흐르도록 하여 광 효율의 향상을 통해 휘도를 향상시킬 수 있다.
[제4 실시예]
도 19는 제4 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
제4 실시예는 제1 실시예와 제2 실시예의 병합일 수 있다. 따라서, 제4 실시예에서 제1 실시예 및/또는 제2 실시예와 동일한 구조, 형상 및/또는 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명은 생략한다.
도 19를 참조하면, 제4 실시예에 따른 디스플레이 장치(300C)는 기판(310), 격벽(340), 전도체(350), 반도체 발광 소자(150), 제2 절연층(360), 제1 전극 배선(371) 및 제2 전극 배선(372)을 포함할 수 있다. 제2 실시예에 따른 디스플레이 장치(300C)는 제1 조립 배선(321), 제2 조립 배선(322) 및 제1 절연층(330)을 포함할 수 있다.
전도체(350)는 제1 전도체(351), 제2 전도체(352) 및 제2 전도체(352)를 포함할 수 있다.
예컨대, 제1 전도체(351)의 전도성 입자(3510)를 통해 제2 조립 배선(322)이 반도체 발광 소자(150)의 제1 전극(154)에 전기적으로 연결될 수 있다. 이때, 제2 조립 배선(322)은 제1 전극 배선(371)으로 사용될 수 있다.
예컨대, 제2 전도체(352)의 전도성 입자(3510), 제2-1 전도성 입자(352_1) 및 제2-2 전도성 입자(35_2)를 통해 제1 전극 배선(371)이 반도체 발광 소자(150)의 연장 전극(160)에 전기적으로 연결될 수 있다. 연장 전극(160)은 제1 전극(154)으로부터 연장 형성될 수 있다. 예컨대, 제1 전극 배선(371)과 제2 조립 배선(322)은 전기적으로 연결될 수 있다.
예컨대, 연장 전극(160)은 제1 도전형 반도체층(151)의 측면의 둘레를 따라 배치될 수 있다. 이에 따라, 제2-1 전도성 입자(352_1)는 제1 도전형 반도체층(151)의 측면의 둘레를 따라 제1 도전형 반도체층(151)의 측면에 접촉될 수 있다. 따라서, 제2-1 전도성 입자(352_1)와 연장 전극(160) 간의 접촉 면적이 확장될 수 있다.
예컨대, 격벽(340)을 통해 제2 전극 배선(372)이 반도체 발광 소자(150)의 제2 전극(155)에 전기적으로 연결될 수 있다.
예컨대, 음(-)의 전압이 제2 조립 배선(322) 및 제1 전극 배선(371)을 통해 반도체 발광 소자(150)의 제1 도전형 반도체층(151)으로 공급되고, 양(+)의 전압이 제2 전극 배선(372)을 통해 반도체 발광 소자(150)의 제2 도전형 반도체층(153)으로 공급될 수 있다. 특히, 음(-)의 전압이 반도체 발광 소자(150)의 제2 도전형 반도체층(153)의 하면뿐만 아니라 측면으로 공급되므로, 제1 도전형 반도체층(151)에서 더욱 더 넓은 영역에서 더욱 더 많은 캐리어, 즉 전자가 생성되어 활성층(152)으로 주입되므로, 활성층(152)에서 생성되는 광량이 증가되어 광 효율이 향상될 수 있다. 광 효율의 향상으로 인해 휘도가 증가될 수 있다.
제4 실시예에 따르면, 반도체 발광 소자(150)에 본딩층이나 금속 범프가 구비될 필요가 없다. 즉, 제1 실시예에서는 자가 조립시 제1 조립 배선(321) 및 제2 조립 배선(322) 사이에 형성된 유전영동힘에 의해 미리 조립 홀(345) 내에 전도체(350)를 포집시킨 후, 상기 포집된 전도체(350) 상에 자성체 및 유전영동힘에 의해 반도체 발광 소자(150)를 조립한 후, 열을 가해 전도체(350)의 폴리머(3520)를 녹여 전도체(350)의 전도성 입자(3510)를 연결 전극으로서 반도체 발광 소자(150)의 제1 전극(154)과 제2 조립 배선(322)을 전기적으로 연결할 수 있다. 따라서 반도체 발광 소자(150)에 본딩층이나 금속 범프가 구비될 필요가 없어, 반도체 발광 소자(150)의 제조가 용이하고 제조 비용을 줄이고 제조 공정이 단순해질 수 있다. 또한, 반도체 발광 소자(150)에 본딩층이나 금속 범프가 구비될 필요가 없어, 반도체 발광 소자(150)의 두께가 줄어 디스플레이 장치(300C)의 두께 및 무게를 줄일 수 있다.
제4 실시예에 따르면, 조립 홀(345) 내에서 반도체 발광 소자(150) 주위, 즉 반도체 발광 소자(150)와 기판(310) 사이뿐만 아니라 조립 홀(345)의 내측과 반도체 발광 소자(150)의 외측 사이에도 전도체(350)가 배치되어, 이 전도체(350)에 의해 반도체 발광 소자(150)가 제2 조립 배선(322), 제1 절연층(330) 및 격벽(340)에 단단하게 고정되므로 반도체 발광 소자(150)와 기판(310) 간의 본딩력이 강화될 뿐만 아니라 수율이 획기적으로 향상될 수 있다.
제4 실시예에 따르면, 제2 조립 배선(322)뿐만 아니라 제1 전극 배선(371)으로 음(-)의 전압이 반도체 발광 소자(150)의 제1 도전형 반도체층(151)의 하면 및 측면으로 공급됨으로써, 광 효율이 향상되어 휘도 향상이 가능하다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.
실시예는 반도체 발광 소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다. 반도체 발광 소자는 마이크로급 반도체 발광 소자나 나노급 반도체 발광 소자일 수 있다.

Claims (18)

  1. 기판;
    상기 기판 상에 배치되고, 조립 홀을 갖는 격벽;
    상기 조립 홀에 전도체; 및
    상기 조립 홀 내에서 상기 전도체 상에 배치되는 반도체 발광 소자를 포함하고,
    상기 전도체는,
    상기 기판과 상기 반도체 발광 소자 사이에 제1 전도체; 및
    상기 조립 홀의 내측과 상기 반도체 발광 소자의 외측 사이에 제2 전도체를 포함하는
    디스플레이 장치.
  2. 제1항에 있어서,
    상기 전도체는,
    복수의 전도성 입자; 및
    상기 복수의 전도성 입자 각각을 둘러싸는 폴리머를 포함하는
    디스플레이 장치.
  3. 제2항에 있어서,
    상기 제1 전도체 및 상기 제2 전도체 각각에서 서로 인접한 전도성 입자 사이의 폴리머는 서로 병합되는
    디스플레이 장치.
  4. 제3항에 있어서,
    상기 제2 전도체의 상기 복수의 전도성 입자 중 제2-1 전도성 입자는 상기 병합된 폴리머의 상면 아래에 배치되는
    디스플레이 장치.
  5. 제4항에 있어서,
    상기 제2 전도체에서 상기 복수의 전도성 입자 중 제2-2 전도성 입자는 상기 병합된 폴리머의 상면 상에 배치되는
    디스플레이 장치.
  6. 제5항에 있어서,
    제2-1 전도성 입자 및 상기 제2-2 전도성 입자는 서로 접촉되는
    디스플레이 장치.
  7. 제5항에 있어서,
    상기 격벽 상에 제2 절연층;
    상기 제2 절연층을 통해 상기 반도체 발광 소자의 상측에 전기적으로 연결되는 제2 전극 배선을 포함하는
    디스플레이 장치.
  8. 제7항에 있어서,
    상기 반도체 발광 소자는,
    발광부;
    상기 발광부를 둘러싸는 보호층;
    상기 발광부의 하측에 접하는 제1 전극; 및
    상기 발광부의 상측에 접하는 제2 전극을 포함하고,
    상기 제1 전극의 일부는 상기 발광부의 하측 둘레를 따라 배치되는 연장 전극을 포함하는
    디스플레이 장치.
  9. 제8항에 있어서,
    상기 제2-1 전도성 입자는 상기 연장 전극과 접하는
    디스플레이 장치.
  10. 제7항에 있어서,
    상기 제2 절연층을 통해 상기 제2-2 전도성 입자에 접하는 제1 전극 배선을 포함하는
    디스플레이 장치.
  11. 제10항에 있어서,
    상기 기판의 제1 영역 상에 제1 조립 배선;
    상기 기판의 제2 영역 상에 제2 조립 배선;
    상기 기판 상에 제1 절연층을 포함하는
    디스플레이 장치.
  12. 제11항에 있어서,
    상기 제1 전극 배선은 상기 제2 조립 배선과 전기적으로 연결되는
    디스플레이 장치.
  13. 제12항에 있어서,
    상기 제1 전극 배선은,
    상기 제2 조립 배선과 수직으로 중첩되지 않는
    디스플레이 장치.
  14. 제11항에 있어서,
    상기 제2 조립 배선은 제1 전극 배선이고,
    상기 제1 전극 배선은 상기 제1 전도체를 통해 상기 반도체 발광 소자의 하측에 전기적으로 연결되는
    디스플레이 장치.
  15. 제11항에 있어서,
    상기 제2 조립 배선 상에 복수의 그루브를 포함하고,
    상기 제1 전도체의 상기 복수의 전도성 입자가 상기 복수의 그루브에 배치되는
    디스플레이 장치.
  16. 제15항에 있어서,
    상기 제1 절연층과 상기 반도체 발광 소자 사이에 제3 전도체를 포함하고,
    상기 제3 전도체에서 서로 인접한 전도성 입자 사이의 폴리머는 서로 병합되는
    디스플레이 장치.
  17. 제16항에 있어서,
    상기 제1 전도체의 상기 복수의 전도성 입자가 상기 제3 전도체의 상기 복수의 전도성 입자보다 많은
    디스플레이 장치.
  18. 제1항에 있어서,
    상기 반도체 발광 소자는,
    마이크로급 발광 소자 및 나노급 발광 소자 중 하나를 포함하는
    디스플레이 장치.
KR1020247003484A 2021-07-28 2021-07-28 디스플레이 장치 KR20240032890A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2021/009792 WO2023008604A1 (ko) 2021-07-28 2021-07-28 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20240032890A true KR20240032890A (ko) 2024-03-12

Family

ID=85086867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247003484A KR20240032890A (ko) 2021-07-28 2021-07-28 디스플레이 장치

Country Status (3)

Country Link
US (1) US20240332473A1 (ko)
KR (1) KR20240032890A (ko)
WO (1) WO2023008604A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941215B2 (en) * 2012-09-24 2015-01-27 LuxVue Technology Corporation Micro device stabilization post
KR102465382B1 (ko) * 2015-08-31 2022-11-10 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102554048B1 (ko) * 2018-07-20 2023-07-10 엘지디스플레이 주식회사 스트레쳐블 표시 장치
KR20190104277A (ko) * 2019-08-20 2019-09-09 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200026775A (ko) * 2019-11-28 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Also Published As

Publication number Publication date
WO2023008604A1 (ko) 2023-02-02
US20240332473A1 (en) 2024-10-03

Similar Documents

Publication Publication Date Title
US10971691B2 (en) Display device and manufacturing method of the same
CN112117294A (zh) 显示装置
US20230395762A1 (en) Light emitting diode and display device comprising the same
US11903270B2 (en) Display device, method of manufacturing the same, and tiled display device having the same
US11871598B2 (en) Display device and method of manufacturing thereof
US20240063327A1 (en) Self-assembly device and self-assembly method
US20220367425A1 (en) Display apparatus
US20220375894A1 (en) Display apparatus
US20240250065A1 (en) Display device
US20230420618A1 (en) Display device
US20240332473A1 (en) Display device
US20240170433A1 (en) Light emitting device package and display device
US20240363818A1 (en) Display device
US20230042942A1 (en) Display device
US20230402489A1 (en) Light-emitting element and display device comprising same
US20240322084A1 (en) Semiconductor light-emitting element, and display device
US20230361077A1 (en) Self-assembly device
US20230378141A1 (en) Display device
US20240282892A1 (en) Display device
KR20240026145A (ko) 디스플레이 장치
KR20230021318A (ko) 반도체 발광 소자 및 디스플레이 장치
US20230215991A1 (en) Display Device
KR20230014274A (ko) 디스플레이 장치