KR20240029589A - 표시 장치 및 표시 장치의 구동 방법 - Google Patents

표시 장치 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20240029589A
KR20240029589A KR1020220106428A KR20220106428A KR20240029589A KR 20240029589 A KR20240029589 A KR 20240029589A KR 1020220106428 A KR1020220106428 A KR 1020220106428A KR 20220106428 A KR20220106428 A KR 20220106428A KR 20240029589 A KR20240029589 A KR 20240029589A
Authority
KR
South Korea
Prior art keywords
electrode
display device
light emitting
layer
light
Prior art date
Application number
KR1020220106428A
Other languages
English (en)
Inventor
장윤
박윤희
심이섭
이현승
조규원
탁경선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220106428A priority Critical patent/KR20240029589A/ko
Priority to US18/320,037 priority patent/US20240071306A1/en
Publication of KR20240029589A publication Critical patent/KR20240029589A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/023—Display panel composed of stacked panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0456—Pixel structures with a reflective area and a transmissive area combined in one pixel, such as in transflectance pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 개시의 일 실시예에 따른 표시 장치는 베이스층 및 상기 베이스층 상의 회로 소자들을 포함하는 화소 회로층; 및 상기 화소 회로층 상의 표시층; 을 포함한다. 상기 표시층은, 상기 화소 회로층 상에 배치되는 제1 전극; 상기 제1 전극 상의 절연층; 상기 절연층 상의 제2 전극; 상기 제2 전극 상에 배치되고 제1 절연막, 제2 절연막, 및 상기 제1 절연막과 상기 제2 절연막 사이에 배치되는 발광층을 포함하는 발광 적층 구조; 및 상기 발광 적층 구조 상의 제3 전극; 을 포함한다. 상기 발광층은 2차원 물질을 포함하고, 상기 제1 절연막에 의해 상기 제2 전극과 분리되고, 상기 제2 절연막에 의해 상기 제3 전극과 분리된다.

Description

표시 장치 및 표시 장치의 구동 방법{DISPLAY DEVICE AND DRIVING METHOD FOR DISPLAY DEVICE}
본 개시는 표시 장치 및 표시 장치의 구동 방법에 관한 것이다.
최근 표시 장치의 적용 분야가 점차 더 확장되고 있다. 예를 들어, 표시 장치는 가상 현실을 구현하기 위한 다양한 시스템에 적용될 수 있다. 이에 따라, 더욱 높은 해상도를 가지는 화소를 포함한 표시 장치가 요구된다.
한편, 2차원 평면 구조 및 일 밴드갭 에너지를 가지는 2차원 물질들의 연구가 활발히 이루어지고 있으며, 연구 과정에서 2차원 물질들은 발광 소자로 활용될 수 있음이 확인되었다. 이에 2차원 물질을 활용한 발광 소자들의 광 효율이 충분히 확보될 필요성이 있으며, 효율적인 구동 방법이 연구될 필요성이 있다.
본 개시의 일 과제는, 높은 해상도를 가지며, 우수한 발광 효율을 가지는 표시 장치 및 표시 장치의 구동 방법을 제공하는 것이다.
본 개시의 일 실시예에 따른 표시 장치는, 베이스층 및 상기 베이스층 상의 회로 소자들을 포함하는 화소 회로층; 및 상기 화소 회로층 상의 표시층; 을 포함할 수 있다. 상기 표시층은, 상기 화소 회로층 상에 배치되는 제1 전극; 상기 제1 전극 상의 절연층; 상기 절연층 상의 제2 전극; 상기 제2 전극 상에 배치되고 제1 절연막, 제2 절연막, 및 상기 제1 절연막과 상기 제2 절연막 사이에 배치되는 발광층을 포함하는 발광 적층 구조; 및 상기 발광 적층 구조 상의 제3 전극; 을 포함할 수 있다. 상기 발광층은 2차원 물질을 포함하고, 상기 제1 절연막에 의해 상기 제2 전극과 분리될 수 있다. 상기 제2 절연막에 의해 상기 제3 전극과 분리될 수 있다.
실시예에 따라, 상기 표시 장치는 각각 상기 화소 회로층 및 상기 표시층을 포함하고, 상이한 색의 광을 각각 발산하는 서브 화소들; 을 더 포함할 수 있다. 상기 회로 소자들은 상기 제1 전극과 전기적으로 연결된 구동 트랜지스터를 포함할 수 있다. 상기 서브 화소들 각각의 상기 제1 전극들은 서로 전기적으로 분리될 수 있다.
실시예에 따라, 상기 제1 전극과 상기 제2 전극은 상기 발광층에서 전하 운반체의 농도를 제어하기 위한 전계를 형성할 수 있을 수 있다.
실시예에 따라, 상기 제1 전극은 상기 발광층을 향한 반사면을 포함할 수 있다.
실시예에 따라, 상기 제2 전극은 접지 전위를 형성할 수 있다.
실시예에 따라, 상기 제2 전극은 상기 서브 화소들에 걸쳐 배치될 수 있다.
실시예에 따라, 상기 제3 전극은 교류 펄스 신호를 공급하는 펄스 라인과 전기적으로 연결될 수 있다.
실시예에 따라, 상기 제3 전극은 상기 서브 화소들에 걸쳐 배치될 수 있다.
실시예에 따라, 상기 제2 전극과 상기 제3 전극은 평면 상에서 볼 때, 일 영역을 사이에 두고 서로 이격될 수 있다.
실시예에 따라, 상기 제2 전극은 상기 서브 화소들에 걸쳐 배치된 루트 전극 및 상기 루트 전극으로부터 상기 서브 화소들 각각의 내측으로 연장된 가지 전극들을 포함할 수 있다.
실시예에 따라, 상기 제1 절연막 및 상기 제2 절연막은 h-BN(Hexagonal Boron Nitride)을 포함할 수 있다. 상기 발광층은 TMDC(transition metal dichalcogenide) 물질을 포함할 수 있다.
실시예에 따라, 상기 TMDC 물질은 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Cu 및 Re의 군 중 선택된 하나 이상의 전이금속과 S, Se, 및 Te의 군 중 선택된 하나 이상의 칼코겐(chalcogen) 원소를 포함할 수 있다.
실시예에 따라, 상기 서브 화소들은 색상 필터를 포함함 없이 상이한 색의 광을 발산할 수 있다.
실시예에 따라, 상기 서브 화소들 각각에 포함된 상기 발광층은 서로 상이한 2차원 물질을 포함할 수 있다.
실시예에 따라, 상기 서브 화소들은 화소 유닛을 형성할 수 있다. 상기 화소 유닛의 크기는 5μm 이하일 수 있다.
실시예에 따라, 상기 표시 장치는 상기 제3 전극 상의 하프 미러층; 을 더 포함할 수 있다.
본 개시의 일 실시예에 따른 표시 장치의 구동 방법으로서, 상기 표시 장치는, 제1 전극, 제2 전극, 및 제3 전극; 및 제1 절연막, 제2 절연막, 및 상기 제1 절연막과 상기 제2 절연막 사이에 배치되고 2차원 물질을 포함하는 발광층을 포함하는 발광 적층 구조; 를 포함할 수 있다. 상기 구동 방법은, 상기 발광층에서 전하 운반체의 농도를 제어하는 단계; 및 상기 발광층이 광을 발산하는 단계를 포함할 수 있다. 상기 전하 운반체의 농도를 제어하는 단계는, 상기 제1 전극에 구동 신호를 공급하는 단계 및 상기 제2 전극에 접지 전위를 형성하는 단계를 포함할 수 있다. 상기 발광층이 광을 발산하는 단계는, 상기 제3 전극에 교류 펄스 신호를 공급하는 단계 및 상기 제2 전극에 접지 전위를 형성하는 단계를 포함할 수 있다.
실시예에 따라, 상기 발광층에서 전하 운반체의 농도를 제어하는 단계는 제1 시간 구간 내에서 수행될 수 있다. 상기 발광층이 광을 발산하는 단계는 제2 시간 구간 내에서 수행될 수 있다. 상기 제2 시간 구간은 상기 제1 시간 구간 이후일 수 있다.
실시예에 따라, 상기 표시 장치는, 상기 제1 전극, 상기 제2 전극, 상기 제3 전극, 및 상기 발광 적층 구조 각각을 포함하는 서브 화소들을 포함할 수 있다. 상기 제3 전극에 교류 펄스 신호를 공급하는 단계는, 상기 서브 화소들 각각의 상기 제3 전극에 상기 교류 펄스 신호가 동시에 공급되는 단계를 포함할 수 있다.
실시예에 따라, 상기 전하 운반체의 농도를 제어하는 단계는, 상기 제1 전극과 상기 제2 전극이 상기 발광층에 대한 전계를 형성하는 단계를 포함할 수 있다. 상기 발광층이 광을 발산하는 단계는, 상기 제2 전극과 상기 제3 전극이 상기 발광층에 대한 전계를 형성하는 단계를 포함할 수 있다.
본 개시의 일 실시예에 의하면, 높은 해상도를 가지며, 우수한 발광 효율을 가지는 표시 장치 및 표시 장치의 구동 방법이 제공될 수 있다.
도 1은 일 실시예에 따른 표시 장치를 나타낸 개략적인 평면도이다.
도 2는 일 실시예에 따른 화소를 나타낸 개략적인 평면도이다.
도 3은 일 실시예에 따른 표시 장치를 나타낸 개략적인 단면도이다.
도 4는 일 실시예에 따른 서브 화소에 포함된 화소 회로도를 개략적으로 나타낸 도면이다.
도 5는 일 실시예에 따른 화소를 나타낸 개략적인 평면도이다.
도 6 및 도 7은 일 실시예에 따른 화소를 나타낸 개략적인 단면도들이다.
도 8은 일 실시예에 따른 표시 장치의 구동 방법을 나타낸 순서도이다.
도 9는 일 실시예에 따른 전극들에 공급되는 전기적 신호들을 설명하기 위한 도면이다.
도 10 및 도 11은 일 실시예에 따른 표시 장치의 구동 방법의 동작 단계를 나타낸 개략적인 단면도들이다.
본 개시는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 개시를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 개시의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 개시의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 개시에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 개시는 표시 장치 및 표시 장치의 구동 방법에 관한 것이다. 이하에서는 첨부된 도면들을 참조하여 실시예에 따른 표시 장치에 관하여 설명한다.
도 1은 일 실시예에 따른 표시 장치를 나타낸 개략적인 평면도이다.
표시 장치(DD)는 광을 발산하도록 구성된다. 실시예에 따르면, 표시 장치(DD)는 다양한 형태로 제공될 수 있다. 예를 들어, 표시 장치(DD)는 스마트 폰, 노트북, 태블릿 피씨, 웨어러블 장치(예를 들어, 헤드마운트 장치, 스마트 와치, 스마트 글라스 등), 텔레비전, 또는 차량용 인포테인먼트 시스템 등에 적용될 수 있으며, 그 외 다양한 실시 형태에 적용될 수 있다. 특히, 실시예에 따른 표시 장치(DD)는 높은 해상도의 화소(PXL)를 포함하도록 제조 가능하며, 이에 따라 표시 장치(DD)는 높은 해상도가 요구되는 전자 기기에 적용되기 적합할 수 있다. 예를 들어, 표시 장치(DD)는 증강 현실(AR; Augmented Reality) 장치 혹은 가상 현실(VR; Virtual Reality) 장치일 수 있다.
도 1을 참조하면, 표시 장치(DD)는 베이스층(BSL) 및 베이스층(BSL) 상에 배치된 화소(PXL)를 포함할 수 있다. 표시 장치(DD)는 화소(PXL)를 구동하기 위한 구동 회로부(예를 들어, 주사 구동부 및 데이터 구동부), 배선들, 및 패드들을 더 포함할 수 있다.
표시 장치(DD)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시 영역(DA) 외 영역을 의미할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 적어도 일부를 둘러쌀 수 있다.
베이스층(BSL)은 표시 장치(DD)의 베이스 부재를 형성할 수 있다. 베이스층(BSL)은 경성 또는 연성의 기판이나 필름일 수 있다. 예를 들어, 베이스층(BSL)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연층일 수 있다. 베이스층(BSL)의 재료 및/또는 물성이 특별히 한정되지는 않는다. 실시예에 따라, 베이스층(BSL)은 실질적으로 투명할 수 있다. 여기서, 실질적으로 투명이라 함은 소정의 투과도 이상으로 광을 투과시킬 수 있음을 의미할 수 있다. 다른 실시예에서, 베이스층(BSL)은 반투명 또는 불투명할 수 있다. 또한, 베이스층(BSL)은 실시예에 따라서 반사성의 물질을 포함할 수도 있다.
표시 영역(DA)은 화소(PXL)가 배치된 영역을 의미할 수 있다. 비표시 영역(NDA)은 화소(PXL)가 배치되지 않은 영역을 의미할 수 있다. 비표시 영역(NDA)에는 표시 영역(DA)의 화소(PXL)에 연결되는 구동 회로부, 배선들, 및 패드들이 배치될 수 있다.
실시예에 따르면, 화소(PXL)(또는 서브 화소들(SPXL))는 스트라이프(stripe) 또는 펜타일(PENTILETM) 배열 구조 등에 따라 배열될 수 있다. 다만, 본 개시가 이에 반드시 한정되는 것은 아니다.
실시예에 따르면, 화소(PXL)(또는 서브 화소들(SPXL))는 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)를 포함할 수 있다. 적어도 하나의 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)는 다양한 색의 광을 방출할 수 있는 하나의 화소 유닛(PXU)을 형성할 수 있다.
예를 들어, 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3) 각각은 일 색의 광을 방출할 수 있다. 예를 들어, 제1 서브 화소(SPXL1)는 적색(일 예로, 제1 색)의 광을 방출하는 적색 화소일 수 있고, 제2 서브 화소(SPXL2)는 녹색(일 예로, 제2 색)의 광을 방출하는 녹색 화소일 수 있으며, 제3 서브 화소(SPXL3)는 청색(일 예로, 제3 색)의 광을 방출하는 청색 화소일 수 있다. 각각의 화소 유닛(PXU)을 구성하는 제1 서브 화소(SPXL1), 제2 서브 화소(SPXL2), 및 제3 서브 화소(SPXL3)의 색상, 종류 및/또는 개수 등이 특정 예시에 한정되지는 않는다.
도 2는 일 실시예에 따른 화소를 나타낸 개략적인 평면도이다.
도 2를 참조하면, 화소 유닛(PXU)을 형성하는 서브 화소들(SPXL1, SPXL2, SPXL3)은 각각 발광 영역들(EMA1, EMA2, EMA3)을 포함할 수 있다. 예를 들어, 각 서브 화소들(SPXL1, SPXL2, SPXL3)은 일 색의 광을 발산하도록 구성된 발광 적층 구조(LS)(도 3 참조)를 포함할 수 있다.
제1 서브 화소(SPXL1)는 제1 색의 광이 발산되는 제1 발광 영역(EMA1)을 포함할 수 있다. 예를 들어, 제1 서브 화소(SPXL1)에 포함된 발광 적층 구조(LS)는 제1 색의 광을 발산하도록 구성될 수 있다.
제2 서브 화소(SPXL2)는 제2 색의 광이 발산되는 제2 발광 영역(EMA2)을 포함할 수 있다. 예를 들어, 제2 서브 화소(SPXL2)에 포함된 발광 적층 구조(LS)는 제2 색의 광을 발산하도록 구성될 수 있다.
제3 서브 화소(SPXL3)는 제3 색의 광이 발산되는 제3 발광 영역(EMA3)을 포함할 수 있다. 예를 들어, 제3 서브 화소(SPXL3)에 포함된 발광 적층 구조(LS)는 제3 색의 광을 발산하도록 구성될 수 있다.
실시예에 따르면, 각 서브 화소들(SPXL1, SPXL2, SPXL3)의 발광 적층 구조(LS)가 발산하는 광의 특성(예를 들어, 계조 등)은 발광층(EL)에 인접하여 형성되는 전계를 형성하여 적절히 조절될 수 있다. 이에 관한 상세한 내용은 후술된다.
실시예에 따르면, 높은 해상도를 가지는 표시 장치(DD)를 구현하기 위해, 표시 장치(DD)는 2차원 물질을 포함하는 발광 적층 구조(LS)를 포함할 수 있고, 이에 따라 많은 수의 화소(PXL)가 표시 영역(DA)에 배열될 수 있다. 이하에서는, 발광 적층 구조(LS)를 중심으로, 표시 장치(DD)의 특징에 관하여 설명한다.
먼저, 도 3 및 도 4를 참조하여, 표시 장치(DD)의 적층 구조 및 발광 적층 구조(LS)를 포함한 화소(PXL)(또는 서브 화소(SPXL))의 발광 메커니즘에 관하여 설명한다. 도 3은 일 실시예에 따른 표시 장치를 나타낸 개략적인 단면도이다. 도 4는 일 실시예에 따른 서브 화소에 포함된 화소 회로도를 개략적으로 나타낸 도면이다.
도 3을 참조하면, 표시 장치(DD)에 포함된 적층 구조는 화소 회로층(PCL) 및 표시층(DL)을 포함할 수 있다.
화소 회로층(PCL)은 베이스층(BSL), 베이스층(BSL) 상에 배치되고 화소(PXL)(또는 서브 화소(SPXL))를 구동하기 위한 회로 소자들(PCE)(도 4 참조), 및 회로 소자들(PCE)과 전기적으로 연결된 배선들을 포함할 수 있다. 예를 들어, 화소 회로층(PCL)은 하나 이상의 트랜지스터(M1, M2, M3) 및 스토리지 커패시터(CST)를 포함할 수 있다.
표시층(DL)은 화소 회로층(PCL) 상에 배치될 수 있고, 광이 발산되는 층을 포함할 수 있다. 표시층(DL)은 발광 적층 구조(LS)를 포함할 수 있다.
실시예에 따르면, 표시층(DL)은 제1 전극(VE), 절연층(INS), 제2 전극(CE), 발광 적층 구조(LS), 및 제3 전극(PE)을 포함할 수 있다. 실시예에 따라, 표시층(DL)은 전술한 층들이 순차적으로 적층된 구조를 포함할 수 있다. 발광 적층 구조(LS)는 제1 절연막(IL1), 발광층(EL), 및 제2 절연막(IL2)를 포함할 수 있다.
제1 전극(VE)은 화소 회로층(PCL) 상에 배치될 수 있다. 제1 전극(VE)은 절연층(INS)에 의해 제2 전극(CE)과 전기적으로 분리될 수 있다.
제1 전극(VE)은 화소(PXL)(또는 서브 화소(SPXL))를 구동하기 위한 구동 트랜지스터(예를 들어, 제1 트랜지스터(M1))와 전기적으로 연결될 수 있다. 제1 전극(VE)은 도전성 물질을 포함하여 발광층(EL)의 계조를 구현하기 위한 전기적 신호를 공급받을 수 있다.
실시예에 따르면, 제1 전극(VE)은 반사 성질을 가지는 도전성 물질을 포함한 반사 전극일 수 있다. 예를 들어, 제1 전극(VE)은 발광층(EL)을 향하는 반사면을 포함할 수 있다. 제1 전극(VE)은 발광층(EL)으로부터 발산된 광을 반사하도록 구성되어, 광을 리사이클링할 수 있고, 표시 장치(DD)의 발광 효율이 개선될 수 있다.
실시예에 따르면, 제1 전극(VE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 타이타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu), 및 백금(Pt)의 군 중 하나 이상을 포함할 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
절연층(INS)은 제1 전극(VE)과 제2 전극(CE) 사이에 배치될 수 있고, 제1 전극(VE)과 제2 전극(CE)을 전기적으로 분리할 수 있다. 절연층(INS)은 제1 전극(VE)을 커버할 수 있고, 이에 따라 제3 전극(PE)에 일 전기적 신호(예를 들어, 교류 펄스 신호(S3)(도 9 참조))가 공급되는 경우에도, 제1 전극(VE)은 화소 전위를 유지할 수 있다.
실시예에 따르면, 절연층(INS)은 무기 재료를 포함할 수 있다. 예를 들어, 절연층(INS)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 및 알루미늄 산화물(AlOx)의 군 중 하나 이상을 포함할 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
제2 전극(CE)은 절연층(INS)과 제1 절연막(IL1) 사이에 배치될 수 있다. 제2 전극(CE)은 제1 절연막(IL1)에 의해 발광층(EL)과 전기적으로 분리될 수 있다.
제2 전극(CE)은 접지 전극(GR)일 수 있다. 예를 들어, 제2 전극(CE)은 제1 전극(VE)과는 상이한 전위를 형성할 수 있다. 제2 전극(CE)은 접지 신호(S2)(도 9 참조)를 제공받을 수 있고, 접지 전위를 형성할 수 있다.
실시예에 따르면, 제2 전극(CE)은 도전성 물질을 포함할 수 있다. 제2 전극(CE)은 제1 전극(VE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 타이타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu), 및 백금(Pt)의 군 중 하나 이상을 포함할 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
제1 절연막(IL1)은 제2 전극(CE)과 발광층(EL) 사이에 배치될 수 있고, 제2 전극(CE)과 발광층(EL)을 물리적으로 분리할 수 있다. 제2 절연막(IL2)은 제3 전극(PE)과 발광층(EL) 사이에 배치될 수 있고, 제3 전극(PE)과 발광층(EL)을 물리적으로 분리할 수 있다.
실시예에 따르면, 제1 절연막(IL1) 및 제2 절연막(IL2) 각각은 h-BN(Hexagonal Boron Nitride)을 포함할 수 있다. 실시예에 따라, h-BN은 2차원 구조를 가지는 절연체로서, 불포화 결합을 가지지 않고, 대체로 평탄한 표면을 가질 수 있다. 이에 따라, h-BN은 제1 절연막(IL1) 및 제2 절연막(IL2) 각각의 일면에 2차원 물질을 포함한 발광층(EL)이 배치될 때, 발광층(EL)에서는 우수한 전하 이동도가 정의될 수 있다.
발광층(EL)은 제1 절연막(IL1)과 제2 절연막(IL2) 사이에 배치될 수 있다. 발광층(EL)은 2차원 물질을 포함할 수 있다. 실시예에 따라, 발광층(EL)은 TMDC(transition metal dichalcogenide) 물질을 포함할 수 있다. 예를 들어, TMDC 물질은 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Cu 및 Re의 군 중 선택된 하나 이상의 전이금속과 S, Se, 및 Te의 군 중 선택된 하나 이상의 칼코겐(chalcogen) 원소를 포함할 수 있다. 실시예에 따라, 2차원 물질은 WSe2, MoSe2, 및 MoS2의 군 중 하나 이상일 수 있다.
발광 적층 구조(LS)는 2차원 물질 기반 헤테로 구조를 갖을 수 있다. 예를 들어, 발광층(EL)과 제1 및 제2 절연막(IL1, IL2)은 h-BN층들 사이에 TMDC 물질이 개재된 2차원 물질 기반 헤테로 구조를 포함할 수 있다. 예를 들어, 발광 적층 구조(LS)에 따르면, h-BN층들이 형성하는 장벽과 TMDC 물질이 형성하는 우물을 포함한 양자 우물(quantum well) 구조가 제공될 수 있다.
발광층(EL)은 다양한 색의 광을 발산할 수 있다. 발광층(EL)에 포함된 2차원 물질의 종류 및 도펀트에 따라 발광층(EL)이 발산하는 광의 색상이 결정될 수 있다. 예를 들어, 제1 서브 화소(SPXL1)는 제1 색의 광을 발산하기 위해, 제1 서브 화소(SPXL1)의 발광층(EL)은 제1 2차원 물질을 포함할 수 있다. 제2 서브 화소(SPXL2)는 제2 색의 광을 발산하기 위해, 제2 서브 화소(SPXL2)의 발광층(EL)은 제2 2차원 물질을 포함할 수 있다. 제3 서브 화소(SPXL3)는 제3 색의 광을 발산하기 위해, 제3 서브 화소(SPXL3)의 발광층(EL)은 제3 2차원 물질을 포함할 수 있다.
발광 적층 구조(LS)는 다양한 방법을 이용하여 패터닝될 수 있다. 예를 들어, 발광 적층 구조(LS)를 형성하기 위해 건식 식각법 혹은 습식 식각법 등이 이용될 수 있다. 다만 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
제3 전극(PE)은 교류 펄스 신호(S3)를 공급받을 수 있는 펄스 전극일 수 있다. 예를 들어, 제3 전극(PE)은 발광층(EL)이 광을 발산할 때, 교류 펄스 신호(S3)를 제공받을 수 있다.
실시예에 따르면, 제3 전극(PE)은 도전성 물질을 포함할 수 있다. 실시예에 따라, 제3 전극(PE)은 투명 전도성 물질을 포함할 수 있다. 예를 들어, 제3 전극(PE)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 및 ITZO(Indium Tin Zinc Oxide)의 군 중 하나 이상을 포함할 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
발광 적층 구조(LS)(혹은 발광층(EL))은 진성형(intrinsic) 전계 발광(electro-luminescence) 방식을 이용하여 광을 발산할 수 있다. 예를 들어, 발광층(EL) 내 전자는 발광층(EL)에 인접하여 형성된 전계에 기초하여 가속될 수 있고, 가속된 전자는 임의의 발광 중심과 충돌하는 충격 여기(impact excitation) 현상이 발생될 수 있으며, 충격 여기 과정에서 엑시톤이 생성될 수 있다. 실시예에 따르면, 2차원 물질을 포함한 발광 적층 구조(LS)는 충격 여기를 이용한 방법을 활용하여 전계 발광을 제어하는 바, 높은 광 효율을 가질 수 있다.
실시예에 따르면, 발광 적층 구조(LS)의 광 발산 양상은 제1 내지 제3 전극들(VE, CE, PE) 각각에 공급된 전기적 신호에 기초하여 제어될 수 있다. 이에 관하여, 도 4를 결부하여 서술한다.
도 4를 참조하면, 서브 화소(SPXL)는 하나 이상의 회로 소자들(PCE) 및 이와 연결된 배선들을 포함할 수 있다. 서브 화소(SPXL)는 하나 이상의 회로 소자들(PCE)에 의해 구동될 수 있다.
실시예에 따르면, 서브 화소(SPXL)는 회로 소자들(PCE), 데이터 라인(DL), 게이트 라인(GL), 및 펄스 라인(PL)을 포함할 수 있다.
회로 소자들(PCE)은 발광 적층 구조(LS)(혹은 발광층(EL))에 대한 화소 전극인 제1 전극(VE)과 전기적으로 연결될 수 있다. 회로 소자들(PCE)은 게이트 신호가 공급되는 게이트 라인(GL) 및 데이터 신호가 공급되는 데이터 라인(DL)에 전기적으로 연결될 수 있다.
회로 소자들(PCE)은 제1 트랜지스터(M1), 제2 트랜지스터(M2), 및 스토리지 커패시터(CST)를 포함할 수 있다.
제1 트랜지스터(M1)는 제1 전극(VE)과 제2 노드(N2) 사이에 전기적으로 연결될 수 있다. 제2 노드(N2)는 회로 소자들(PCE)과 제2 전극(CE)이 형성하는 접지 전극(GR)이 연결되는 노드일 수 있다. 제1 트랜지스터(M1)의 게이트 전극은 제1 노드(N1)에 전기적으로 연결될 수 있다. 제1 트랜지스터(M1)는 제1 노드(N1)의 전압에 대응하여 화소 전극인 제1 전극(VE)에 공급되는 구동 전류를 제어할 수 있다. 제1 트랜지스터(M1)는 구동 트랜지스터일 수 있다.
제2 트랜지스터(M2)는 제1 노드(N1)와 데이터 라인(DL) 사이에 전기적으로 연결될 수 있다. 제2 트랜지스터(M2)의 게이트 전극은 게이트 라인(GL)과 전기적으로 연결될 수 있다. 제2 트랜지스터(M2)는 게이트 라인(GL)으로부터 게이트-온 전압(예를 들어, 하이 레벨 전압)의 게이트 신호가 공급될 때, 턴-온되어, 데이터 라인(DL)과 제1 노드(N1)를 전기적으로 연결할 수 있다.
각각의 프레임 기간마다 데이터 라인(DL)으로는 해당 프레임의 데이터 신호가 공급되고, 데이터 신호는 게이트-온 전압의 스캔 신호가 공급되는 동안 제2 트랜지스터(M2)를 통해 제1 노드(N1)로 전달될 수 있다. 제2 트랜지스터(M2)는 각각의 데이터 신호를 서브 화소(SPXL)로 공급하기 위한 스위칭 트랜지스터일 수 있다.
스토리지 커패시터(CST)의 일 전극은 제1 노드(N1)에 전기적으로 연결되고, 타 전극은 제2 노드(N2)에 전기적으로 연결될 수 있다. 스토리지 커패시터(CST)는 각각의 프레임 기간 동안 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압을 충전할 수 있다.
펄스 라인(PL)은 제3 전극(PE)과 전기적으로 연결되어, 제3 전극(PE)에 교류 펄스 신호(S3)를 공급할 수 있다. 펄스 라인(PL)이 연장하는 방향은 특별히 한정되지 않는다.
실시예에 따르면, 화소 전극으로 기능하는 제1 전극(VE)에 대응하는 전기적 신호가 공급될 경우, 제1 전극(VE)과 제2 전극(CE)은 발광 적층 구조(LS)(혹은 발광층(EL))에 대한 전계를 형성할 수 있다. 예를 들어, 제1 전극(VE)과 제2 전극(CE)은 제1 전극(VE)에 공급된 전압에 대응하는 전계를 형성할 수 있고, 2차원 물질을 포함한 발광층(EL)에 전계 효과를 일으킬 수 있고, 전계 효과에 기초하여, 발광층(EL) 내에서 전하 운반체(CC)(도 10 참조)의 농도가 제어될 수 있다. 그리고 제3 전극(PE)은 펄스 라인(PL)으로부터 교류 펄스 신호(S3)를 공급받을 수 있고, 제2 전극(CE)과 제3 전극(PE) 사이에서 교류 펄스 신호(S3)에 따른 전계가 형성되어 발광층(EL) 내에서 전하 운반체(CC)가 가속될 수 있고, 가속된 전자는 임의의 발광 중심과 발광 여기 현상을 야기하여, 엑시톤(exiton)을 형성할 수 있다. 형성된 엑시톤은 포톤으로 변환되며 광 에너지를 발산할 수 있다.
실시예에 따르면, 발광층(EL)으로부터 발산되는 광의 특성(예를 들어, 계조 등)은 제1 전극(VE)과 제2 전극(CE)이 형성하는 전계에 따라 결정될 수 있으며, 즉, 제1 전극(VE)에 공급되는 전기적 신호를 제어하여, 발산되는 광의 특성을 조절할 수 있다.
아울러, 실시예에 따르면, 발광층(EL) 내 전하 운반체(CC)의 농도를 제어할 수 있는 시간 구간과 발광층(EL)의 전하 운반체(CC)가 가속되어 충격 여기 현상이 발생되는 시간 구간이 구분될 수 있다. 이 경우, 전하 운반체(CC)의 농도가 면밀히 제어될 수 있다.
다음으로 도 5 내지 도 7을 참조하여, 일 실시예에 따른 표시 장치(DD)의 평면 및 단면 구조를 설명한다. 전술한 내용과 중복될 수 있는 내용은 간략히 설명하거나, 중복하지 않는다.
도 5는 일 실시예에 따른 화소를 나타낸 개략적인 평면도이다. 도 5는 도 2를 참조하여 전술한 평면도에 덧붙여, 제1 내지 제3 전극들(VE, CE, PE)의 배열 구조가 도시되었다.
도 6 및 도 7은 일 실시예에 따른 화소를 나타낸 개략적인 단면도들이다. 도 6 및 도 7은 도 5의 A~A'에 따른 개략적인 단면도이다. 설명의 편의상 도 6 및 도 7의 절단선은 제1 서브 화소(SPXL1)를 기준으로 특정되었으나, 도 6 및 도 7을 참조하여 서술되는 특징은 서브 화소들(SPXL) 중 어느 하나에 적용될 수 있다. 도 6 및 도 7에 서술된 발광 영역(EMA)은 제1 내지 제3 발광 영역(EMA1, EMA2, EMA3) 중 어느 하나일 수 있다.
도 5 및 도 6을 참조하면, 제1 전극(VE)은 서브 화소들(SPXL) 각각에 대응하도록 배치될 수 있다. 예를 들어, 제1 전극(VE)은 제1 서브 화소(SPXL1)에 포함된 제1-1 전극(VE1), 제2 서브 화소(SPXL2)에 포함된 제1-2 전극(VE2), 및 제3 서브 화소(SPXL3)에 포함된 제1-3 전극(VE3)을 포함할 수 있다.
제1 전극(VE)은 화소 회로층(PCL) 상에 배치되어, 절연층(INS)에 의해 커버될 수 있다. 제1-1 전극(VE1), 제1-2 전극(VE2), 및 제1-3 전극(VE3)은 서로 이격되어, 상이한 전기적 신호를 공급받을 수 있다. 이에 따라, 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)은 개별적으로 구동될 수 있다.
제1 전극(VE)은 평면 상에서 볼 때, 발광 영역(EMA)과 중첩할 수 있다. 예를 들어, 제1 전극(VE)은 발광층(EL)이 발산한 광을 리사이클링 하도록 구성될 수 있고, 제1 전극(VE)에 인가된 광을 반사하여, 표시 방향(예를 들어, 제3 방향(DR3))으로 출사시킬 수 있다.
한편, 실시예에 따라, 발광층(EL)이 배치된 영역에서 광이 발산될 수 있으므로, 제3 전극(PE)이 투명 전도성 물질을 포함하는 경우, 발광 영역(EMA)은 발광층(EL)이 배치된 전면으로 특정될 수도 있다.
제2 전극(CE)은 절연층(INS)의 일부 영역 상에 배치될 수 있다. 제2 전극(CE)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 패터닝되어, 접지 전위를 형성하는 공통 전극으로 기능할 수 있다.
제2 전극(CE)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 패터닝된 루트 전극(R) 및 루트 전극(R)으로부터 각 서브 화소들(SPXL)의 내측으로 연장된 가지 전극(B)을 포함할 수 있다. 한편, 전술한 바와 같이, 제3 전극(PE)에 교류 펄스 신호(S3)가 공급되어, 제2 전극(CE)과 제3 전극(PE) 사이에는 발광층(EL)의 전하 운반체(CC)를 가속시키기 위한 전계가 형성될 수 있다. 전하 운반체(CC)가 효율적으로 가속되기 위해서는, 제2 전극(CE)과 제3 전극(PE) 간 인접면이 넓게 형성될 필요성이 있다. 실시예에 따르면, 제2 전극(CE)의 일부인 가지 전극(B)은 서브 화소들(SPXL)의 내부 영역에 돌출된 형상을 가질 수 있고, 이에 따라, 제2 전극(CE)과 제3 전극(PE)은 넓은 인접면을 형성할 수 있다.
실시예에 따르면, 제2 전극(CE)은 표시 영역(DA) 전반에 형성된 화소들(PXL) 전체적으로 배열될 수 있다. 실시예에 따라, 표시 영역(DA) 내 모든 화소들(PXL) 각각의 제2 전극(CE)은 서로 전기적으로 연결될 수 있다. 이에 따라, 제2 전극(CE)은 화소들(PXL)에 대한 공통적으로 형성된 접지 전위를 형성할 수 있다.
실시예에 따르면, 제2 전극(CE)은 제1 전극(VE)과 제3 전극(PE) 사이에 배치될 수 있다. 이에 따라, 제2 전극(CE)은 전하 운반체(CC)의 농도를 제어하기 위하여 제1 전극(VE)에 구동 신호가 공급될 때, 전계를 형성하기 위한 접지 전원을 형성할 수 있고, 이와 동시에, 엑시톤을 형성하기 위하여 제3 전극(PE)에 교류 펄스 신호(S3)가 공급될 때, 제2 전극(CE)은 전계를 형성하기 위한 접지 전원을 형성할 수도 있다.
발광층(EL)은 서브 화소들(SPXL)이 형성된 영역에 배치될 수 있다. 예를 들어, 발광층(EL)은 제1 서브 화소(SPXL1)에 포함되어 제1 발광 영역(EMA1)을 형성하기 위한 제1 발광층(EL1), 제2 서브 화소(SPXL2)에 포함되어 제2 발광 영역(EMA2)을 형성하기 위한 제2 발광층(EL2), 및 제3 서브 화소(SPXL3)에 포함되어 제3 발광 영역(EMA3)을 형성하기 위한 제3 발광층(EL3)을 포함할 수 있다. 제1 내지 제3 발광층들(EL1, EL2, EL3)은 서로 상이한 색의 광을 발산하기 위해 서로 이격되어 상이한 2차원 물질을 포함할 수 있고, 상이한 도펀트를 포함할 수 있다.
발광층(EL)은 평면 상에서 볼 때, 제1 전극(VE)과 중첩할 수 있다. 실시예에 따라, 제1 전극(VE)은 반사 성질을 가질 수 있고, 이에 따라, 발광층(EL)이 발산한 광을 리사이클링 할 수 있다.
발광층(EL)의 일면 상에 배치된 제1 절연막(IL1)은 제2 전극(CE)과 전기적으로 분리될 수 있다. 이에 따라, 발광층(EL) 내 전하 운반체(CC)는 제1 전극(VE)과 제2 전극(CE)이 형성하는 전계에 따라 그 농도가 제어될 수 있다.
발광층(EL)은 제2 전극(CE)과 제3 전극(PE) 사이에 배치될 수 있다. 이 경우, 제3 전극(PE)에 교류 펄스 신호(S3)가 공급됨에 따라, 제2 전극(CE)과 제3 전극(PE)이 형성하는 전계에 따른 전계 효과가 발광층(EL)에 강하게 발생될 수 있다.
한편, 실시예에 따르면, 화소(PXL)의 크기가 마이크로 스케일 이하로 제공되어, 높은 해상도를 가지는 표시 장치(DD)가 제공될 수 있다. 예를 들어, 실시예에 따르면, 2차원 물질을 포함한 발광층(EL)을 이용하여 광 발산 구조가 구현될 수 있고, 화소(PXL)의 크기(PS)를 매우 작게 설계할 수 있다. 실시예에 따라, 화소(PXL)(예를 들어, 화소 유닛(PXU))의 크기(PS)는 5μm 이하일 수 있다. 혹은 실시예에 따라, 화소(PXL)(예를 들어, 화소 유닛(PXU))의 크기(PS)는 0.1μm 내지 1μm일 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다.
아울러, 발광층(EL)이 발산하는 광 색상은 발광층(EL)을 형성하기 위한 2차원 물질의 종류 및 도펀트를 이용하여 결정될 수 있으므로, 광 색상을 변환하기 위한 구성(예를 들어, 색상 필터 혹은 색변환 물질을 포함하는 층)이 필수적으로 요구되지는 않는다. 이에 따라, 공정 단계가 간소화될 수 있음은 물론, 화소(PXL)의 크기(PS)가 수 마이크로 단위 이하로 설계 가능하기에, 표시 장치(DD)의 해상도는 공정 설계 사용자에 따라 적절히 결정될 수 있다. 또한, 전술한 바와 같이, 광 색상을 변환하기 위한 구성이 패터닝됨과 동시에 화소들(PXL)의 크기가 감소될 경우, 인접한 화소들(PXL) 간 크로스-토크 등 노이즈에 취약할 수 있으나, 본원 발명에 따른 표시 장치(DD)는 이러한 리스크에 강건할 수 있다.
제3 전극(PE)은 제2 절연막(IL2)의 일부 영역 상에 배치될 수 있다. 제3 전극(PE)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 패터닝되어 교류 펄스 신호(S3)를 공급받을 수 있다.
제3 전극(PE)은 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 걸쳐 공통적으로 배치될 수 있고, 이에 따라, 동일한 시간 구간 내에서, 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3)에 교류 펄스 신호(S3)가 공급될 수 있다. 전술한 바와 같이, 발광층(EL)은 제3 전극(PE)에 교류 펄스 신호(S3)가 공급될 때, 광을 발산할 수 있다. 즉, 각 서브 화소들(SPXL)에 대한 제1 전극(VE)에 구동 신호(S1)(도 9 참조)가 공급되어, 신호 처리가 완료된 이후, 서브 화소들(SPXL)에 공통적으로 패터닝된 제3 전극(PE)에 교류 펄스 신호(S3)가 공급되어, 서브 화소들(SPXL)은 동시에 광을 발산할 수 있다.
한편, 실시예에 따르면, 제3 전극(PE)은 표시 영역(DA) 전반에 형성된 화소들(PXL) 전체적으로 배열될 수 있다. 실시예에 따라, 표시 영역(DA) 내 모든 화소들(PXL) 각각의 제3 전극(PE)은 서로 전기적으로 연결될 수 있다. 결국, 표시 영역(DA) 내 화소들(PXL)은 실질적으로 동시에 광을 발산할 수 있다. 다만, 본 개시가 전술된 예시에 반드시 한정되는 것은 아니다. 실시예에 따라, 제3 전극(PE)은 각 서브 화소들(SPXL)마다 구분되어 패터닝될 수도 있다.
실시예에 따르면, 제3 전극(PE)은 제2 전극(CE)의 가지 전극(B)의 형상과 대응하도록 패터닝된 형상을 가질 수 있다. 예를 들어, 가지 전극(B)은 일 방향으로 돌출될 수 있고, 제3 전극(PE)은 가지 전극(B)이 돌출된 형상에 상보적으로 인입된 형상을 가질 수 있다.
실시예에 따르면, 제2 전극(CE)과 제3 전극(PE)은 서로 이격될 수 있다. 제2 전극(CE)과 제3 전극(PE)이 서로 이격된 영역은 발광층(EL)을 노출하여, 광이 주되게 발산되는 영역일 수 있다.
실시예에 따른 제1 내지 제3 전극들(VE, CE, PE)의 배치는 앞서 살펴본 특정한 구조에 반드시 한정되는 것은 아니며, 본원 발명의 기술적 특징을 구현하는 범위에서 적절히 변경될 수 있다.
한편, 도 7을 참조하면, 실시예에 따른 표시 장치(DD)는 하프 미러층(HM)을 더 포함할 수 있다.
예를 들어, 하프 미러층(HM)은 제2 절연막(IL2) 및 제3 전극(PE) 상에 배치될 수 있다. 하프 미러층(HM)은 미소공진 효과(micro-cavity effect)를 형성하기 위하여 발광 영역(EMA)과 중첩하도록 패터닝된 층일 수 있다. 실시예에 따라, 하프 미러층(HM)은 금속 박막 및 유전체막을 적층한 구조 혹은 둘 이상의 유전체막(예를 들어, 무기막)을 적층한 구조를 포함할 수 있다. 하프 미러층(HM)은 일 색의 광을 투과시키며, 타 색의 광을 반사시키도록 구성될 수 있다. 하프 미러층(HM)은 미소공진 효과를 통해 광들을 보강 간섭하여, 광 효율을 개선시킬 수 있다.
다음으로, 도 8 내지 도 11을 참조하여, 일 실시예에 따른 표시 장치(DD)의 구동 방법에 관하여 설명한다. 전술한 내용과 중복될 수 있는 내용은 간략히 설명하거나, 중복하지 않는다.
도 8은 일 실시예에 따른 표시 장치의 구동 방법을 나타낸 순서도이다. 도 9는 일 실시예에 따른 전극들에 공급되는 전기적 신호들을 설명하기 위한 도면이다. 도 10 및 도 11은 일 실시예에 따른 표시 장치의 구동 방법의 동작 단계를 나타낸 개략적인 단면도들이다. 도 10 및 도 11은 도 6을 참조하여 전술한 단면을 기준으로 도시되었다.
도 8을 참조하면, 실시예에 따른 표시 장치(DD)의 구동 방법은 발광층에서 전하 운반체의 농도를 제어하는 단계(S120) 및 발광층이 광을 발산하는 단계(S140)를 포함할 수 있다.
도 8, 도 9, 및 도 10을 참조하면, 발광층에서 전하 운반체의 농도를 제어하는 단계(S120)에서는, 제1 시간 구간(T1) 내에서 제1 전극(VE)과 제2 전극(CE)은 발광층(EL)에 대한 전계를 형성할 수 있다.
본 단계(phase)에서, 제1 전극(VE)에는 구동 신호(S1)가 공급될 수 있고, 제2 전극(CE)에는 접지 신호(S2)가 제공되어 접지 전위가 형성될 수 있다. 이에 따라, 제1 전극(VE)과 제2 전극(CE)에 인접하여 전계가 형성될 수 있고, 이에 따른 전계 효과가 발광층(EL)에 적용될 수 있다. 이 경우, 전하 운반체(CC)의 농도가 변경될 수 있으며, 추후 형성하고자 하는 광의 특성에 따라, 제1 전극(VE)에 공급되는 구동 신호(S1)가 상이할 수 있다.
본 단계에서, 서브 화소들(SPXL)에는 구동 신호(S1)가 각각 공급될 수 있다. 실시예에 따라, 제1 서브 화소(SPXL1)에 제1 전압의 구동 신호(S1)가 공급될 수 있고, 제2 서브 화소(SPXL2)에 제2 전압의 구동 신호(S1)가 공급될 수 있으며, 제3 서브 화소(SPXL3)에 제3 전압의 구동 신호(S1)가 공급될 수 있다. 이에 따라, 제1 내지 제3 서브 화소들(SPXL1, SPXL2, SPXL3) 각각에서 전하 운반체(CC)의 농도가 일 수치범위로 결정될 수 있다.
도 8, 도 9, 및 도 11을 참조하면, 발광층이 광을 발산하는 단계(S140)에서는, 제2 시간 구간(T2) 내에서 제3 전극(PE)과 제2 전극(CE)은 발광층(EL)에 대한 전계를 형성할 수 있다. 여기서, 제2 시간 구간(T2)은 제1 시간 구간(T1) 이후일 수 있다.
본 단계에서, 제3 전극(PE)에는 교류 펄스 신호(S3)가 공급될 수 있고, 제2 전극(CE)에는 접지 신호(S2)가 제공되어 접지 전위가 형성될 수 있다. 이에 따라, 제3 전극(PE)과 제2 전극(CE)에 인접하여 전계가 형성될 수 있고, 이에 따라 전하 운반체(CC)의 가속에 따른 충격 전이로 인해 엑시톤이 생성되며, 엑시톤이 해리되어 광이 발산될 수 있다.
실시예에 따르면, 발광층(EL)에 구동 신호에 따른 전기적 정보가 반영되는 시간 구간과, 발광층(EL)이 광을 발산하는 시간 구간은 상이할 수 있다. 예를 들어, 개별 서브 화소들(SPXL)에 대한 구동 신호가 정의된 이후, 서브 화소들(SPXL)이 광을 제공할 수 있다. 아울러, 서브 화소들(SPXL)은 표시 영역(DA) 내 전체적으로 전기적 신호를 동시에 공급받을 수 있는 제3 전극(PE)에 교류 펄스 신호(S3)가 공급될 때, 광을 발산할 수 있는 바, 표시 영역(DA) 내 전반에서 광 정보가 동시에 출력될 수 있다.
앞서 살펴본 바와 같이, 실시예에 따르면, 고해상도의 화소(PXL)를 포함한 표시 장치(DD)가 제공될 수 있다. 종래 기술에 따르면 수 마이크로단위 이하의 전계발광소자가 제조하는 것은 공정 난이도 측면에서 매우 곤란하며, 인접한 화소들 간 크로스-토크 등의 리스크가 존재한다. 하지만, 실시예에 따르면, 매우 작은 사이즈의 화소(PXL)의 제조가 용이할 수 있으며, 2차원 물질을 이용한 발광 구조에서 반사 전극 구조를 포함하여 불필요한 광 손실이 방지될 수 있다. 아울러, 충격 여기 현상을 이용하여 광을 발산하는 발광 적층 구조(LS)에 적합한 표시 장치(DD)의 구동 방법이 제공되어, 화소(PXL)를 구동하기 위한 전기적 신호의 신뢰도가 개선되며, 화소들(PXL)의 동시 구동이 구현될 수 있다.
이상에서는 본 개시의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 개시의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 개시를 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 개시의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야만 할 것이다.
DD: 표시 장치
BSL: 베이스층
PXL: 화소
SPXL: 서브 화소
DL: 표시층
VE: 제1 전극
INS: 절연층
CE: 제2 전극
IL1, IL2: 제1 절연막, 제2 절연막
EL: 발광층
PE: 제3 전극
CC: 전하 운반체
S1: 구동 신호
S2: 접지 신호
S3: 교류 펄스 신호

Claims (20)

  1. 베이스층 및 상기 베이스층 상의 회로 소자들을 포함하는 화소 회로층; 및
    상기 화소 회로층 상의 표시층; 을 포함하고,
    상기 표시층은,
    상기 화소 회로층 상에 배치되는 제1 전극;
    상기 제1 전극 상의 절연층;
    상기 절연층 상의 제2 전극;
    상기 제2 전극 상에 배치되고 제1 절연막, 제2 절연막, 및 상기 제1 절연막과 상기 제2 절연막 사이에 배치되는 발광층을 포함하는 발광 적층 구조; 및
    상기 발광 적층 구조 상의 제3 전극; 을 포함하고,
    상기 발광층은 2차원 물질을 포함하고, 상기 제1 절연막에 의해 상기 제2 전극과 분리되고, 상기 제2 절연막에 의해 상기 제3 전극과 분리되는,
    표시 장치.
  2. 제1 항에 있어서,
    각각 상기 화소 회로층 및 상기 표시층을 포함하고, 상이한 색의 광을 각각 발산하는 서브 화소들; 을 더 포함하고,
    상기 회로 소자들은 상기 제1 전극과 전기적으로 연결된 구동 트랜지스터를 포함하고,
    상기 서브 화소들 각각의 상기 제1 전극들은 서로 전기적으로 분리된,
    표시 장치.
  3. 제2 항에 있어서,
    상기 제1 전극과 상기 제2 전극은 상기 발광층에서 전하 운반체의 농도를 제어하기 위한 전계를 형성할 수 있는,
    표시 장치.
  4. 제1 항에 있어서,
    상기 제1 전극은 상기 발광층을 향한 반사면을 포함하는,
    표시 장치.
  5. 제2 항에 있어서,
    상기 제2 전극은 접지 전위를 형성하는,
    표시 장치.
  6. 제5 항에 있어서,
    상기 제2 전극은 상기 서브 화소들에 걸쳐 배치된,
    표시 장치.
  7. 제5 항에 있어서,
    상기 제3 전극은 교류 펄스 신호를 공급하는 펄스 라인과 전기적으로 연결되는,
    표시 장치.
  8. 제7 항에 있어서,
    상기 제3 전극은 상기 서브 화소들에 걸쳐 배치된,
    표시 장치.
  9. 제2 항에 있어서,
    상기 제2 전극과 상기 제3 전극은 평면 상에서 볼 때, 일 영역을 사이에 두고 서로 이격된,
    표시 장치.
  10. 제9 항에 있어서,
    상기 제2 전극은 상기 서브 화소들에 걸쳐 배치된 루트 전극 및 상기 루트 전극으로부터 상기 서브 화소들 각각의 내측으로 연장된 가지 전극들을 포함하는,
    표시 장치.
  11. 제1 항에 있어서,
    상기 제1 절연막 및 상기 제2 절연막은 h-BN(Hexagonal Boron Nitride)을 포함하고,
    상기 발광층은 TMDC(transition metal dichalcogenide) 물질을 포함하는,
    표시 장치.
  12. 제11 항에 있어서,
    상기 TMDC 물질은 Mo, W, Nb, V, Ta, Ti, Zr, Hf, Tc, Cu 및 Re의 군 중 선택된 하나 이상의 전이금속과 S, Se, 및 Te의 군 중 선택된 하나 이상의 칼코겐(chalcogen) 원소를 포함하는,
    표시 장치.
  13. 제2 항에 있어서,
    상기 서브 화소들은 색상 필터를 포함함 없이 상이한 색의 광을 발산하는,
    표시 장치.
  14. 제13 항에 있어서,
    상기 서브 화소들 각각에 포함된 상기 발광층은 서로 상이한 2차원 물질을 포함하는,
    표시 장치.
  15. 제2 항에 있어서,
    상기 서브 화소들은 화소 유닛을 형성하고,
    상기 화소 유닛의 크기는 5μm 이하인,
    표시 장치.
  16. 제1 항에 있어서,
    상기 제3 전극 상의 하프 미러층; 을 더 포함하는,
    표시 장치.
  17. 표시 장치의 구동 방법으로서,
    상기 표시 장치는,
    제1 전극, 제2 전극, 및 제3 전극; 및
    제1 절연막, 제2 절연막, 및 상기 제1 절연막과 상기 제2 절연막 사이에 배치되고 2차원 물질을 포함하는 발광층을 포함하는 발광 적층 구조; 를 포함하고,
    상기 구동 방법은,
    상기 발광층에서 전하 운반체의 농도를 제어하는 단계; 및
    상기 발광층이 광을 발산하는 단계를 포함하고,
    상기 전하 운반체의 농도를 제어하는 단계는, 상기 제1 전극에 구동 신호를 공급하는 단계 및 상기 제2 전극에 접지 전위를 형성하는 단계를 포함하고,
    상기 발광층이 광을 발산하는 단계는, 상기 제3 전극에 교류 펄스 신호를 공급하는 단계 및 상기 제2 전극에 접지 전위를 형성하는 단계를 포함하는,
    표시 장치의 구동 방법.
  18. 제17 항에 있어서,
    상기 발광층에서 전하 운반체의 농도를 제어하는 단계는 제1 시간 구간 내에서 수행되고,
    상기 발광층이 광을 발산하는 단계는 제2 시간 구간 내에서 수행되고,
    상기 제2 시간 구간은 상기 제1 시간 구간 이후인,
    표시 장치의 구동 방법.
  19. 제17 항에 있어서,
    상기 표시 장치는, 상기 제1 전극, 상기 제2 전극, 상기 제3 전극, 및 상기 발광 적층 구조 각각을 포함하는 서브 화소들을 포함하고,
    상기 제3 전극에 교류 펄스 신호를 공급하는 단계는, 상기 서브 화소들 각각의 상기 제3 전극에 상기 교류 펄스 신호가 동시에 공급되는 단계를 포함하는,
    표시 장치의 구동 방법.
  20. 제17 항에 있어서,
    상기 전하 운반체의 농도를 제어하는 단계는, 상기 제1 전극과 상기 제2 전극이 상기 발광층에 대한 전계를 형성하는 단계를 포함하고,
    상기 발광층이 광을 발산하는 단계는, 상기 제2 전극과 상기 제3 전극이 상기 발광층에 대한 전계를 형성하는 단계를 포함하는,
    표시 장치의 구동 방법.
KR1020220106428A 2022-08-24 2022-08-24 표시 장치 및 표시 장치의 구동 방법 KR20240029589A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220106428A KR20240029589A (ko) 2022-08-24 2022-08-24 표시 장치 및 표시 장치의 구동 방법
US18/320,037 US20240071306A1 (en) 2022-08-24 2023-05-18 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220106428A KR20240029589A (ko) 2022-08-24 2022-08-24 표시 장치 및 표시 장치의 구동 방법

Publications (1)

Publication Number Publication Date
KR20240029589A true KR20240029589A (ko) 2024-03-06

Family

ID=89997107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220106428A KR20240029589A (ko) 2022-08-24 2022-08-24 표시 장치 및 표시 장치의 구동 방법

Country Status (2)

Country Link
US (1) US20240071306A1 (ko)
KR (1) KR20240029589A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853769B1 (ko) * 2000-12-29 2008-08-25 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100967142B1 (ko) * 2006-08-01 2010-07-06 가시오게산키 가부시키가이샤 표시구동장치 및 표시장치
US8287386B2 (en) * 2009-06-08 2012-10-16 Cfph, Llc Electrical transmission among interconnected gaming systems
US20140152801A1 (en) * 2009-10-28 2014-06-05 Alentic Microscience Inc. Detecting and Using Light Representative of a Sample
KR20150069834A (ko) * 2013-12-16 2015-06-24 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102281910B1 (ko) * 2014-06-26 2021-07-28 삼성디스플레이 주식회사 표시모듈 및 이를 포함하는 표시장치
JP6657800B2 (ja) * 2015-10-30 2020-03-04 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
KR20210134105A (ko) * 2020-04-29 2021-11-09 삼성디스플레이 주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20240071306A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
US10529789B2 (en) Double-sided display device
CN1941029B (zh) 显示装置及电子设备
JP2021182549A (ja) 発光装置
EP2880699B1 (en) Display apparatus and method of manufacturing a display apparatus
US8916876B2 (en) White organic light emitting diode display device and method of fabricating the same
US9502389B2 (en) Display device using semiconductor light emitting device
KR102500161B1 (ko) 유기 발광 표시 장치
KR102562837B1 (ko) 유기 발광 표시 장치
EP2750196B1 (en) Organic light-emitting display device
US11574985B2 (en) Organic light-emitting diode display device and method of manufacturing same
CN110970476A (zh) 显示设备
CN113013193A (zh) 显示装置及其制造方法
KR20240029589A (ko) 표시 장치 및 표시 장치의 구동 방법
KR100482328B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR20160001876A (ko) 유기전계발광 표시장치
JP2019129221A (ja) 表示装置および表示装置の製造方法
CN111162102A (zh) 有机发光二极管显示装置
US20240213411A1 (en) Display device
US20220199678A1 (en) Display panel and display device
KR102701307B1 (ko) 표시 장치 및 이의 제조 방법
KR20230143263A (ko) 표시 장치
KR20230168241A (ko) 발광 소자 및 표시 장치
KR20240113023A (ko) 표시 장치 및 표시 장치의 제조 방법
KR102374262B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20240046385A (ko) 표시 장치