KR20240026963A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20240026963A
KR20240026963A KR1020240019208A KR20240019208A KR20240026963A KR 20240026963 A KR20240026963 A KR 20240026963A KR 1020240019208 A KR1020240019208 A KR 1020240019208A KR 20240019208 A KR20240019208 A KR 20240019208A KR 20240026963 A KR20240026963 A KR 20240026963A
Authority
KR
South Korea
Prior art keywords
insulating film
conductive layer
disposed
organic insulating
inorganic insulating
Prior art date
Application number
KR1020240019208A
Other languages
English (en)
Inventor
허종무
김동원
양신혁
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020240019208A priority Critical patent/KR20240026963A/ko
Publication of KR20240026963A publication Critical patent/KR20240026963A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 정전기에 의한 불량을 최소화시킨 디스플레이 장치를 위하여, 적어도 하나 이상의 유기절연막, 적어도 하나 이상의 무기절연막 및 상기 유기절연막과 무기절연막 사이에 개재되며 비정질 실리콘(a-Si)을 포함하는 제1 도전성층을 포함하는, 기판부; 및 상기 기판부 상에 배치되며 박막트랜지스터를 포함하는, 박막트랜지스터부를 구비하는, 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명은 디스플레이 장치에 관한 것으로서, 더 상세하게는 정전기에 의한 불량을 최소화시킨 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 리지드(rigid) 기판 또는 플렉서블(flexible) 기판 상에 박막트랜지스터를 형성한 후, 이에 전기적으로 연결되는 디스플레이 소자를 배치함으로써 구비된다. 이러한 디스플레이 장치는 휴대폰 등과 같은 소형 제품의 디스플레이부로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 디스플레이부로 사용되기도 한다.
종래의 디스플레이 장치에 있어서, 리지드 기판 또는 플렉서블 기판이 외부 물체와 물리적 접촉이 있는 경우 대전이 발생하고 정전기에 의해 박막트랜지스터를 비롯한 소자들이 손상되는 문제점이 있었다. 특히, 플렉서블 기판을 포함하는 플렉서블 디스플레이 장치의 경우 플렉서블 기판이 유기물을 포함하기 때문에 플렉서블 기판을 통해 하부 소자들에 정전기가 유입되기 쉽고, 플렉서블 기판을 접었다 폈다를 반복할 경우 벤딩 부분에서 대전된 전하가 집중되어 해당 부분의 소자들이 손상되는 불량이 발생하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 정전기에 의한 불량을 최소화시킨 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 적어도 하나 이상의 유기절연막, 적어도 하나 이상의 무기절연막 및 상기 유기절연막과 무기절연막 사이에 개재되며 비정질 실리콘(a-Si)을 포함하는 제1 도전성층을 포함하는, 기판부; 및 상기 기판부 상에 배치되며 박막트랜지스터를 포함하는, 박막트랜지스터부를 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 따르면, 상기 제1 도전성층은 n형(n-type) 또는 p형(p-type)으로 도핑될 수 있다.
본 실시예에 따르면, 상기 기판부는 제1 유기절연막, 제1 유기절연막 상에 배치되는 제1 무기절연막, 상기 제1 무기절연막 상에 배치되는 제2 유기절연막 및 상기 제2 유기절연막 상에 배치되는 제2 무기절연막을 포함하고, 상기 박막트랜지스터부는 상기 제2 무기절연막 상에 바로 배치될 수 있다.
본 실시예에 따르면, 상기 제1 도전성층은 상기 제2 유기절연막과 상기 제2 무기절연막 사이에 개재될 수 있다.
본 실시예에 따르면, 상기 제1 도전성층은 상기 제1 무기절연막과 상기 제2 유기절연막 사이에 개재될 수 있다.
본 실시예에 따르면, 상기 제1 도전성층은 상기 제1 유기절연막과 상기 제1 무기절연막 사이에 개재될 수 있다.
본 실시예에 따르면, 상기 제1 도전층은 상기 제1 유기절연막의 하부에 배치될 수 있다.
본 실시예에 따르면, 상기 기판부는 비정질 실리콘(a-Si)을 포함하는 배리어층을 더 포함하고, 상기 배리어층은, 상기 제1 유기절연막과 상기 제1 무기절연막 사이, 상기 제1 무기절연막과 상기 제2 유기절연막 사이, 상기 제2 유기절연막과 상기 제2 무기절연막 사이 중 적어도 한 층에 개재될 수 있다.
본 실시예에 따르면, 상기 제1 도전성층과 상기 배리어층 사이에는 적어도 한 층 이상의 유기절연막 또는 무기절연막이 개재될 수 있다.
본 실시예에 따르면, 상기 기판부는 비정질 실리콘(a-Si)을 포함하는 제2 도전성층을 더 포함하고, 상기 제2 도전성층은, 상기 제1 유기절연막과 상기 제1 무기절연막 사이, 상기 제1 무기절연막과 상기 제2 유기절연막 사이, 상기 제2 유기절연막과 상기 제2 무기절연막 사이 중 적어도 한 층에 개재될 수 있다.
본 실시예에 따르면, 상기 제1 도전성층과 상기 제2 도전성층 사이에는 적어도 한 층 이상의 유기절연막 또는 무기절연막이 개재될 수 있다.
본 실시예에 따르면, 상기 기판부는 비정질 실리콘(a-Si)을 포함하는 제2 도전성층을 더 포함하고, 상기 제2 도전성층은 상기 제1 유기절연막 하부에 배치될 수 있다.
본 실시예에 따르면, 상기 제2 도전성층은 n형(n-type) 또는 p형(p-type)으로 도핑될 수 있다.
본 실시예에 따르면, 상기 제1 도전성층은 상기 기판부의 전면(全面)에 걸쳐 배치될 수 있다.
본 실시예에 따르면, 상기 박막트랜지스터는 반도체층, 상기 반도체층과 적어도 일부가 중첩되도록 배치되는 게이트 전극을 포함하고, 상기 반도체층은 상기 무기절연막과 직접 컨택하도록 상기 무기절연막 상에 배치될 수 있다.
본 실시예에 따르면, 상기 기판부는 플렉서블한 특성을 가질 수 있다.
본 실시예에 따르면, 상기 박막트랜지스터부 상에 배치되며 상기 박막트랜지스터와 전기적으로 연결되는 디스플레이소자를 더 포함할 수 있다.
본 발명의 다른 관점에 따르면, 기판, 상기 기판 상에 배치되는 적어도 하나 이상의 무기절연막 및 상기 기판과 상기 무기절연막 사이에 개재되며 비정질 실리콘(a-Si)을 포함하는 도전성층을 포함하는, 기판부; 및 상기 기판부 상에 배치되며 박막트랜지스터를 포함하는, 박막트랜지스터부를 구비하는, 디스플레이 장치가 제공된다.
본 실시예에 따르면, 상기 기판은 글래스재를 포함할 수 있다.
본 실시예에 따르면, 상기 도전성층은 n형(n-type) 또는 p형(p-type)으로 도핑될 수 있다.
본 발명의 일 관점에 따르면, 제1 유기절연막, 상기 제1 유기절연막 상에 배치된 제1 무기절연막, 상기 제1 무기절연막 상에 배치된 제2 유기절연막, 상기 제2 유기절연막 상에 배치된 제2 무기절연막, 상기 제1 유기절연막의 일면에 배치되며, 도핑된 비정질 실리콘(a-Si)을 구비하는 제1 도전성층, 및 상기 제2 유기절연막의 일면에 배치되며, 비도전성을 갖는 비정질 실리콘(a-Si)을 구비하는 배리어층을 포함하는 기판부; 및 상기 기판부 상에 배치되며, 박막트랜지스터를 포함하는 박막트랜지스터부;를 포함하는 디스플레이 장치가 제공된다.
본 발명의 일 관점에 따르면, 제1 유기절연막, 상기 제1 유기절연막 상에 배치된 제1 무기절연막, 상기 제1 무기절연막 상에 배치된 제2 유기절연막, 상기 제2 유기절연막 상에 배치된 제2 무기절연막, 상기 제1 유기절연막과 상기 제2 유기절연막중 어느 하나의 유기절연막의 적어도 일면에 배치되며, 도핑된 비정질 실리콘(a-Si)을 구비하는 제1 도전성층, 및 상기 제1 유기절연막과 상기 제2 유기절연막중 다른 하나의 유기절연막의 적어도 일면에 배치되며, 도핑된 비정질 실리콘(a-Si)을 구비하는 제2 도전성층을 포함하는 기판부; 및 상기 기판부 상에 배치되며, 박막트랜지스터를 포함하는 박막트랜지스터부;를 포함하는 디스플레이 장치가 제공된다.
본 발명의 일 관점에 따르면, 적어도 하나의 유기절연막, 적어도 하나의 무기절연막, 및 상기 유기절연막과 무기절연막 사이에 배치되며, 도핑된 비정질 실리콘(a-Si)을 구비하는 제1 도전성층을 포함하는 기판부; 및 상기 기판부 상에 배치되며, 박막트랜지스터를 포함하는 박막트랜지스터부;를 포함하되, 상기 제1 도전층은 상기 적어도 하나의 무기절연막중 상기 박막트랜지스터부의 아랫면에 바로 배치된 무기절연막의 일면에 접촉하는 디스플레이 장치가 제공된다.
본 발명의 일 관점에 따르면, 기판, 상기 기판 상에 배치된 적어도 하나의 무기절연막 및 상기 기판과 상기 무기절연막 사이에 배치되며, 비정질 실리콘(a-Si)을 포함하는 도전성층을 포함하는 기판부; 및 상기 기판부 상에 배치되며, 박막트랜지스터를 포함하는 박막트랜지스터부;를 포함하되, 상기 기판은 글래스재를 포함하며, 상기 도전성층은 상기 기판의 상면과 직접 접촉하는 디스플레이 장치가 제공된다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 정전기에 의한 불량을 최소화시킨 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 2는 도 1의 디스플레이 장치의 A1 부분을 확대하여 개략적으로 도시하는 단면도이다.
도 3은 도 1의 디스플레이 장치의 화소를 포함한 일부를 개략적으로 도시하는 단면도이다.
도 4 내지 9는 본 발명의 다른 일 실시예에 관한 디스플레이 장치들을 개략적으로 도시하는 단면도들이다.
도 10은 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 11은 도 10의 디스플레이 장치의 A2 부분을 확대하여 개략적으로 도시하는 단면도이다.
도 12은 본 발명의 일 실시예에 관한 디스플레이 장치의 정전기 감소 실험 데이터를 개략적으로 도시한 그래프이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 단면도이고, 도 2는 도 1의 디스플레이 장치의 A1 부분을 확대하여 개략적으로 도시하는 단면도이다.
먼저 도 1을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 기판부(100), 기판부(100) 상에 배치되는 박막트랜지스터부(200), 박막트랜지스터부(200) 상에 배치되는 디스플레이소자(300) 및 디스플레이소자(300)를 밀봉하도록 배치되는 봉지부(400)를 구비할 수 있다.
본 실시예에 있어서, 기판부(100)는 복수개의 층들이 적층된 다층 구조일 수 있다. 또한 본 실시예에 있어서, 기판부(100)는 플렉서블한 특성을 가질 수 있으며, 따라서 이러한 기판부(100)를 포함하는 디스플레이 장치는 플렉서블 디스플레이 장치일 수 있다.
박막트랜지스터부(200)는 박막트랜지스터(220, 도 3 참조), 커패시터 및 디스플레이소자(300)에 전원을 공급하기 위한 각종 소자들을 포함할 수 있다. 박막트랜지스터부(200) 상에는 디스플레이소자(300)가 배치될 수 있다. 이러한 디스플레이소자(300)는 각각 화소를 구성하며, 디스플레이소자(300)는 박막트랜지스터(220)와 전기적으로 연결되어 구동될 수 있다. 본 실시예에서, 디스플레이소자(300)는 유기발광소자를 예를 들었으나, 다른 실시예로, 디스플레이소자는 무기발광소자, 액정소자 등일 수 있다.
디스플레이소자(300) 상에는 디스플레이소자(300)를 외부로부터 밀봉하는 봉지부(400)가 위치할 수 있다. 봉지부(400)는 유기막 및 무기막이 교번하여 적층된 다층 구조를 가질 수 있다. 이러한 봉지부(400)의 끝 단은 기판부(100)의 상면 또는 박막트랜지스터부(200) 내에 포함된 무기층의 상면에 직접 컨택함으로써 디스플레이소자를 외부로부터 밀봉할 수 있다. 본 실시예에서, 디스플레이소자로 사용된 유기발광소자는 유기물을 이용하여 발광하기 때문에, 수분 및 불순물에 매우 취약한 특성을 갖는다. 따라서 디스플레이소자를 봉지부(400)로 밀봉함으로써, 외부 투습으로부터 디스플레이소자를 보호할 수 있다.
한편, 플렉서블한 특성을 갖는 기판부(100)를 포함하는 플렉서블 디스플레이 장치의 경우 기판부(100)가 유기물을 포함하기 때문에 기판부(100)를 통해 기판부(100) 상에 배치된 소자들에 정전기가 유입되기 쉽고, 특히 기판부(100)에 있어서 접었다 폈다를 반복할 경우 벤딩 부분에서 대전된 전하가 집중되어 해당 부분의 소자들이 손상되는 문제점이 있었다.
이에 본 실시예에 따른 디스플레이 장치에서는 기판부(100)에 비정질 실리콘(a-Si)을 포함하는 제1 도전성층(130)을 포함함으로써, 대전된 전하를 분산시킬 수 있다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 적어도 하나 이상의 유기절연막(110), 적어도 하나 이상의 무기절연막(120) 및 유기절연막(110)과 무기절연막(120) 사이에 개재되며 비정질 실리콘(a-Si)을 포함하는 제1 도전성층(130)을 포함하는 기판부(100)를 구비한다.
유기절연막(110)은 내열성 및 내구성이 우수한 플라스틱으로 구성될 수 있다. 예컨대, 유기절연막(110)은 폴리이미드(PI, polyimide), 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(PA, polyacrylate), 폴리에테르 이미드(PEI,polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyelene terepthalate), 폴리페닐렌설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(PAR, polyarylate), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(cellulosetriacetate), 셀룰로오스 아세테이트 프로피오네이트(CAP, cellulose acetate propionate), 폴리아릴렌에테르술폰(poly(aryleneether sulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함할 수 있다.
무기절연막(120)은 실리콘옥사이드 또는 실리콘나이트라이드 등의 물질로 형성될 수 있으며, 도 2에서는 무기절연막(120)을 단층으로 도시하였으나, 무기절연막(120)은 단층으로 형성되거나 또는 다층으로 형성될 수 있다. 예컨대, 무기절연막(120)이 다층으로 형성되는 경우에는 실리콘옥사이드층과 실리콘나이트라이드층이 교번하여 적층될 수 있다.
무기절연막(120) 상에는 전술한 것과 같이 박막트랜지스터부(200)가 바로 위치할 수 있다. 도 2에서는 도시되어 있지 않으나, 무기절연막(120) 상에 박막트랜지스터가 바로 위치할 수도 있고, 버퍼층 등의 무기층이 상면에 위치한 후 버퍼층 상에 박막트랜지스터가 위치할 수도 있다. 무기절연막(120) 상에 배치된 박막트랜지스터부(200)의 구조에 대하여는 도 3에서 자세히 설명한다.
한편, 유기절연막(110)과 무기절연막(120) 사이에는 제1 도전성층(130)이 개재될 수 있다. 이러한 제1 도전성층(130)은 비정질 실리콘(a-Si)을 포함할 수 있으며, 비정질 실리콘(a-Si)에 불순물을 도핑하여 도전성을 갖도록 한다. 본 실시예에서 제1 도전성층(130)은 n형(n-type) 또는 p형(p-type)으로 도핑될 수 있다. 예컨대 N형 도펀트로 인(P), P형 도펀트로 붕소(B) 등 통상적으로 알려진 도펀트를 사용할 수 있으며, 도핑 농도는 바람직하게는 1E19 Atoms/cm3일 수 있다. 또한, 제1 도전성층(130) 약 10Å 내지 5000Å의 두께를 가질 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 이와 같은 제1 도전성층(130)은 기판부(100) 전면(全面)에 걸쳐 형성될 수 있다.
본 발명의 일 실시예에 따른 디스플레이 장치에서는, 이와 같이 도핑된 비정질 실리콘(a-Si)을 포함하는 제1 도전성층(130)을 기판부(100)의 유기절연막(110)과 무기절연막(120) 사이에 개재함에 따라, 대전된 전하를 분산 시켜 정전기에 의해 소자가 손상되는 불량을 방지할 수 있다. 또한, 제1 도전성층(130)은 도핑된 비정질 실리콘(a-Si)으로 형성할 수 있어 금속재를 포함하는 도전층에 비하여 설비를 별도로 추가할 필요가 없어 공정적으로 매우 경제적이다.
도 3은 도 1의 디스플레이 장치의 화소부를 포함한 일부를 개략적으로 도시하는 단면도이다.
도 3을 참조하면, 본 실시예에 따른 디스플레이 장치(1)의 디스플레이소자(300)를 포함하는 화소(또는 부화소)의 단면을 개략적으로 도시한다.
본 실시예에 따른 디스플레이 장치는 기판부(100), 기판부(100) 상에 배치되는 박막트랜지스터부(200), 박막트랜지스터(220)에 각각 전기적으로 연결된 디스플레이소자(300) 및 이러한 디스플레이소자(300)를 밀봉하는 봉지부(400)를 포함할 수 있다.
기판부(100)는 전술한 것과 같이, 적어도 하나 이상의 유기절연막(110), 적어도 하나 이상의 무기절연막(120) 및 유기절연막(110)과 무기절연막(120) 사이에 개재되며 비정질 실리콘(a-Si)을 포함하는 제1 도전성층(130)을 포함할 수 있다. 본 발명의 일 실시예에 따른 디스플레이 장치에서는 도핑된 비정질 실리콘(a-Si)을 포함하는 제1 도전성층(130)을 기판부(100)의 유기절연막(110)과 무기절연막(120) 사이에 개재함에 따라, 대전된 전하를 분산 시켜 정전기에 의해 소자가 손상되는 불량을 방지할 수 있다.
기판부(100) 상에는 박막트랜지스터(220) 및 커패시터(미도시) 등을 포함하는 박막트랜지스터부(200)가 위치할 수 있다. 박막트랜지스터부(200)는 다층의 절연층들을 포함할 수 있으며, 박막트랜지스터(220)와 기판부(100) 사이에 버퍼층(212)과 같은 무기층을 포함할 수도 있다. 박막트랜지스터(220)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(222), 게이트 전극(224), 소스 전극(226a) 및 드레인 전극(226b)을 포함할 수 있다.
본 실시예에 있어서, 기판부(100)는 유기절연막(110), 제1 도전성층(130) 및 무기절연막(120)이 순차적으로 적층된 구조를 갖는다. 박막트랜지스터(220)는 이러한 기판부(100) 상에 배치될 수 있는데, 도 3에 도시된 것과 같이 무기절연막(120) 상에 버퍼층(212)이 배치되고, 버퍼층(212) 상에 반도체층(222)이 위치하도록 할 수 있다. 다른 실시예로, 기판부(100)의 무기절연막(120) 상에 반도체층(222)이 직접 위치하도록 할 수도 있다.
반도체층(222)과 게이트 전극(224)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 게이트절연막(214)이 반도체층(222)과 게이트 전극(224) 사이에 개재될 수 있다. 아울러 게이트 전극(224)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 층간절연막(216)이 배치될 수 있으며, 소스 전극(226a) 및 드레인 전극(226b)은 그러한 층간절연막(216) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
이러한 구조의 박막트랜지스터(220)와 기판부(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(212)이 개재될 수 있다. 이러한 버퍼층(212)은 기판부(100)의 상면을 평탄화 하거나 기판부(100) 등으로부터의 불순물이 박막트랜지스터(220)의 반도체층(222)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
그리고 박막트랜지스터(220) 상에는 박막트랜지스터(220)의 상면을 평탄화하도록 절연층(230)이 배치될 수 있다. 예컨대 도 6에 도시된 것과 같이 박막트랜지스터(220) 상부에 디스플레이소자(300)가 배치될 경우, 절연층(230)은 박막트랜지스터(220)를 덮는 보호막 상부를 대체로 평탄화하는 역할을 할 수 있다. 이러한 절연층(230)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 6에서 절연층(230)은 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다.
절연층(230) 상에는, 화소 전극(310), 대향 전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 디스플레이소자(300)가 위치할 수 있다. 화소 전극(310)은 도 6에 도시된 것과 같이 절연층(230) 등에 형성된 개구부를 통해 소스 전극(226a) 및 드레인 전극(226b) 중 어느 하나와 컨택하여 박막트랜지스터(220)와 전기적으로 연결된다.
절연층(230) 상부에는 화소정의막(240)이 배치될 수 있다. 이 화소정의막(240)은 각 부화소들에 대응하는 개구, 즉 적어도 화소 전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 6에 도시된 바와 같은 경우, 화소정의막(240)은 화소 전극(310)의 가장자리와 화소 전극(310) 상부의 대향 전극(330)과의 사이의 거리를 증가시킴으로써 화소 전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(240)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
디스플레이소자(300)의 중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(320)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 중간층(320)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(320)은 복수개의 화소 전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소 전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
중간층(320) 상에는 대향 전극(330)이 배치될 수 있다. 대향 전극(330)은 복수개의 디스플레이소자(300)들에 있어서 일체(一體)로 형성되어 복수개의 화소 전극(310)들에 대응할 수 있다.
이러한 디스플레이소자(300)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지부(400)이 이러한 디스플레이소자(300)를 덮어 이들을 보호하도록 할 수 있다. 봉지부(400)은 기판부(100)의 전면에 걸쳐 배치될 수 있으며, 기판부(100)의 가장자리까지 연장될 수 있다. 이러한 봉지부(400)은 도 6에 도시된 것과 같이 제1 무기봉지막(410), 유기봉지막(420) 및 제2 무기봉지막(430)을 포함할 수 있다.
제1 무기봉지막(410)은 대향 전극(330)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 물론 필요에 따라 제1 무기봉지막(410)과 대향 전극(330) 사이에 캐핑층 등의 다른 층들이 개재될 수도 있다.
이러한 제1 무기봉지막(410)은 그 하부의 구조물을 따라 형성되기에, 도 6에 도시된 것과 같이 그 상면이 평탄하지 않게 된다. 유기봉지막(420)은 이러한 제1 무기봉지막(410)을 덮는데, 제1 무기봉지막(410)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 이러한 유기봉지막(420)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다.
제2 무기봉지막(430)은 유기봉지막(420)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제2 무기봉지막(430)은 기판부(100)의 가장자리에서 제1 무기봉지막(410)과 컨택함으로써, 유기봉지막(420)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지부(400)은 제1 무기봉지막(410), 유기봉지막(420) 및 제2 무기봉지막(430)을 포함하는바, 이와 같은 다층 구조를 통해 봉지부(400) 내에 크랙이 발생한다고 하더라도, 제1 무기봉지막(410)과 유기봉지막(420) 사이에서 또는 유기봉지막(420)과 제2 무기봉지막(430) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이부로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
도시되어 있지는 않으나, 이러한 봉지부(400)의 상부에는 터치센서층(미도시)이 위치할 수 있으며, 봉지부(400)와 터치센서층 사이에는 캡핑층이나, 접착층 등의 기능층들이 더 개재될 수도 있다. 이러한 터치센서층은 별도의 패널 형태로 투명 기판 상에 제작되어 라미네이션될 수도 있고, 봉지부(400) 상부에 직접 패턴을 형성할 수도 있다.
도 4는 본 발명의 다른 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 단면도이고, 도 5는 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 단면도이다.
먼저 도 4를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 제1 유기절연막(110), 제2 유기절연막(110), 제1 무기절연막(120), 제2 무기절연막(120) 및 비정질 실리콘(a-Si)을 포함하는 제1 도전성층(130)을 포함하는 기판부(100)를 구비한다.
유기절연막들(110, 112) 및 무기절연막들(120, 122)의 특성 및 물질 등에 대해서는 전술한 실시예와 동일한바 중복 서술은 생략하도록 한다.
본 실시예에 따른 기판부(100)는 제1 유기절연막(110), 제1 유기절연막(110) 상에 배치되는 제1 무기절연막(120), 제1 무기절연막(120) 상부에 배치되는 제2 유기절연막(110) 및 제2 유기절연막(110) 상에 배치되는 제2 무기절연막(120) 및 제1 무기절연막(120)과 제2 유기절연막(110) 사이에 개개재되는 제1 도전성층(130)을 포함할 수 있다. 즉, 기판부(100)는 유기절연막들(110, 112)과 무기절연막들(120, 122)이 교번하여 적층되고, 제1 도전성층(130)은 적어도 하나의 유기절연막(110)과 적어도 하나의 무기절연막(120) 사이에 개재될 수 있다. 이러한 제1 도전성층(130)은 비정질 실리콘(a-Si)을 포함하고 있어, 유기절연막(110)과 무기절연막(120) 사이에 접촉성을 개선시킬 수 있다.
본 실시예에서는 제1 도전성층(130)은 제1 무기절연막(120)과 제2 유기절연막(110) 사이에 개재될 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 제1 도전성층(130)은 기판부(100)의 적어도 하나의 유기절연막(110)과 적어도 하나의 무기절연막(120) 사이에 개재되면 족하며 특정 층 사이에 위치해야만 하는 것은 아니다. 다만, 복수개의 절연막들을 포함하는 기판부(100)에 있어서, 기판부(100) 상에 위치하는 박막트랜지스터부(200)에 인접하도록 제1 도전성층(130)이 위치할 경우 박막트랜지스터부(200)에 발생한 정전기를 분산시키는데 더욱 개선된 효과가 나타날 수 있다.
도 5를 참조하면, 본 실시예에 따른 기판부(100)는 유기절연막들(110, 112)과 무기절연막들(120, 122)이 교번하여 적층되고, 제1 도전성층(130)은 적어도 하나의 유기절연막(110)과 적어도 하나의 무기절연막(120) 사이에 개재될 수 있다. 본 실시예에서는, 제1 도전성층(130)이 제2 유기절연막(110)과 제2 무기절연막(120) 사이에 개재된 구조를 가질 수 있다. 상술한 것과 같이, 제1 도전성층(130)은 기판부(100)의 적어도 하나의 유기절연막(110)과 적어도 하나의 무기절연막(120) 사이에 개재되면 족하며 특정 층 사이에 위치해야만 하는 것은 아니므로, 도 5와 같이 본 실시예에서는 기판부(100)가 제1 도전성층(130)이 제2 유기절연막(110)과 제2 무기절연막(120) 사이에 개재되도록 구비될 수 있다.
도 6은 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 단면도이고, 도 7은 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 단면도이다.
먼저 도 6을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 제1 유기절연막(110), 제2 유기절연막(110), 제1 무기절연막(120), 제2 무기절연막(120), 비정질 실리콘(a-Si)을 포함하는 제1 도전성층(130) 및 제2 도전성층(140)을 포함하는 기판부(100)를 구비한다.
유기절연막들(110, 112) 및 무기절연막들(120, 122)의 특성 및 물질 등에 대해서는 전술한 실시예와 동일한바 중복 서술은 생략하도록 한다.
본 실시예에 따른 기판부(100)는 순차적으로 적층되는 제1 유기절연막(110), 제1 무기절연막(120), 제2 유기절연막(110), 제2 무기절연막(120), 제1 유기절연막(110)과 제1 무기절연막(120) 사이에 개재되는 제1 도전성층(130) 및 제1 무기절연막(120)과 제2 유기절연막(110) 사이에 개재되는 제2 도전성층(140)을 포함할 수 있다. 즉, 기판부(100)는 유기절연막들(110, 112)과 무기절연막들(120, 122)이 교번하여 적층되고, 제1 도전성층(130) 및 제2 도전성층(140)은 적어도 하나의 유기절연막(110)과 적어도 하나의 무기절연막(120) 사이에 각각 개재될 수 있다.
본 실시예에서 제1 도전성층(130) 및 제2 도전성층(140)은 비정질 실리콘(a-Si)을 포함할 수 있으며, 비정질 실리콘(a-Si)에 불순물을 도핑하여 도전성을 갖도록 한다. 이러한 제1 도전성층(130) 및 제2 도전성층(140)은 n형(n-type) 또는 p형(p-type)으로 도핑될 수 있다. 예컨대 N형 도펀트로 인(P), P형 도펀트로 붕소(B) 등 통상적으로 알려진 도펀트를 사용할 수 있으며, 도핑 농도는 바람직하게는 1E19 Atoms/cm3일 수 있다. 또한, 제1 도전성층(130) 및 제2 도전성층(140)은 약 10Å 내지 5000Å의 두께를 가질 수 있으나, 본 발명이 반드시 이에 한정되는 것은 아니다. 이와 같은 제1 도전성층(130) 및 제2 도전성층(140)은 기판부(100) 전면(全面)에 걸쳐 형성될 수 있다.
이러한 제1 도전성층(130) 및 제2 도전성층(140)은 비정질 실리콘(a-Si)을 포함하고 있어, 유기절연막(110)과 무기절연막(120) 사이에 접촉성을 개선시킬 수 있다. 또한, 제1 도전성층(130) 및 제2 도전성층(140)을 각각 기판부(100)의 일 유기절연막(110)과 일 무기절연막(120) 사이에 개재함에 따라, 대전된 전하를 분산 시켜 정전기에 의해 소자가 손상되는 불량을 방지할 수 있다. 또한, 이와 같은 제1 도전성층(130) 및 제2 도전성층(140)은 비정질 실리콘(a-Si)을 도핑함으로써 형성할 수 있어 금속재를 포함하는 도전층에 비하여 설비를 별도로 추가할 필요가 없어 공정적으로 매우 경제적이다.
한편 도 7을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 제1 유기절연막(110), 제2 유기절연막(110), 제1 무기절연막(120), 제2 무기절연막(120), 비정질 실리콘(a-Si)을 포함하는 배리어층(150) 및 제1 도전성층(130)을 포함하는 기판부(100)를 구비한다.
도 7의 실시예는 제2 도전성층(140) 대신 배리어층(150)이 위치하는 것에서 도 6의 실시예와 차이가 있다. 즉, 도 6의 제2 도전성층(140)은 비정질 실리콘(a-Si)을 도핑하여 형성하는 반면, 도 7의 배리어층(150)은 비정질 실리콘(a-Si)을 도핑하지 않는다는 것에서 차이가 있다. 따라서 도 6의 제2 도전성층(140)과 도 7의 배리어층(150)은 비정질 실리콘(a-Si)이라는 동일 물질을 포함함에도 불구하고, 제2 도전성층(140)은 도전성을 가지며 배리어층(150)은 도전성을 갖지 않는다는 차이점이 있다.
본 실시예에 있어서, 배리어층(150)은 비정질 실리콘(a-Si)을 포함하고 있어, 유기절연막(110)과 무기절연막(120) 사이에 접촉성을 개선시킬 수 있다. 또한, 제1 도전성층(130)을 기판부(100)의 일 유기절연막(110)과 일 무기절연막(120) 사이에 개재함에 따라, 대전된 전하를 분산 시켜 정전기에 의해 소자가 손상되는 불량을 방지할 수 있다. 또한, 이와 같은 제1 도전성층(130)은 비정질 실리콘(a-Si)을 도핑함으로써 형성할 수 있어 금속재를 포함하는 도전층에 비하여 설비를 별도로 추가할 필요가 없어 공정적으로 매우 경제적이다.
도 8은 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 단면도이고, 도 9는 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 단면도이다.
먼저 도 8을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 제1 유기절연막(110), 제2 유기절연막(110), 제1 무기절연막(120), 제2 무기절연막(120), 비정질 실리콘(a-Si)을 포함하는 제1 도전성층(130) 및 제2 도전성층(140)을 포함하는 기판부(100)를 구비한다.
유기절연막들(110, 112) 및 무기절연막들(120, 122)의 특성 및 물질 등에 대해서는 전술한 실시예와 동일한바 중복 서술은 생략하도록 한다.
본 실시예에 따른 기판부(100)는 순차적으로 적층되는 제1 유기절연막(110), 제1 무기절연막(120), 제2 유기절연막(110), 제2 무기절연막(120), 제1 유기절연막(110) 하부에 배치되는 제1 도전성층(130) 및 제1 무기절연막(120)과 제2 유기절연막(110) 사이에 개재되는 제2 도전성층(140)을 포함할 수 있다.
즉, 본 실시예에 따른 기판부(100)에 있어서 제1 도전성층(130)은 제1 유기절연막(110)의 하부에 위치할 수 있다. 유기물로 형성되는 제1 유기절연막(110)은 하부에서 불순물이 유입되기 쉽기 때문에, 제1 유기절연막(110)의 하부에 비정질 실리콘(a-Si)을 포함하는 제1 도전성층(130)을 배치함으로써, 정전기 방지와 동시에 불순물이 기판부(100)로 유입되는 것을 차단할 수 있다.
한편 도 9를 참조하면, 도 9의 실시예에 따른 디스플레이 장치의 기판부(100)는 전술한 도 8의 실시예와 유사한 구조를 갖되, 제2 도전성층 대신 도핑되지 않은 배리어층(150)이 배치되는 것에서 차이가 있다.
즉, 도 9의 실시예에 따른 디스플레이 장치의 기판부(100)는 제1 유기절연막(110), 제1 무기절연막(120), 제2 유기절연막(110), 제2 무기절연막(120), 제1 유기절연막(110) 하부에 배치되는 제1 도전성층(130) 및 제1 무기절연막(120)과 제2 유기절연막(110) 사이에 개재되는 배리어층(150)을 포함할 수 있다.
한편 도시되어 있지는 않으나, 다른 실시예로, 본 발명의 일 실시예에 따른 디스플레이 장치의 기판부(100)는 전술한 도 8의 실시예와 유사한 구조를 갖되, 제1 도전성층(130) 대신 도핑되지 않은 배리어층(150)이 배치될 수도 있다. 이와 같은 구조에서는 제1 유기절연막(110) 하부에 배리어층(150)이 배치되어, 제1 유기절연막(110) 하부로부터 불순물이 기판부(100)로 유입되는 것을 방지하고, 제2 도전성층(140)을 통해 대전된 전하를 분산시켜 정전기로 인한 불량 발생을 방지할 수 있다.
본 발명의 일 실시예에 따른 디스플레이 장치의 기판부(100)는 유기절연막(110)들 및 무기절연막(120)들이 교번하여 적층하되, 적어도 일 유기절연막(110)과 적어도 일 무기절연막(120) 사이에 하나 이상의 비정질 실리콘층이 개재될 수 있으며, 비정질 실리콘층 중 적어도 하나는 도핑되어 도전성을 갖는 도전성층일 수 있다.
도 10은 본 발명의 또 다른 일 실시예에 관한 디스플레이 장치를 개략적으로 도시하는 단면도이고, 도 11은 도 10의 디스플레이 장치의 A2 부분을 확대하여 개략적으로 도시하는 단면도이다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 기판부(100), 기판부(100) 상에 배치되는 박막트랜지스터부(200), 박막트랜지스터부(200) 상에 배치되는 디스플레이소자(300)를 구비할 수 있다.
본 실시예에 있어서, 기판부(100)는 복수개의 층들이 적층된 다층 구조일 수 있다. 또한 본 실시예에 있어서, 기판부(100)는 리지드(rigid)한 특성을 가질 수 있으며, 따라서 이러한 기판부(100)를 포함하는 디스플레이 장치는 리지드 디스플레이 장치일 수 있다. 도시되어 있지는 않으나, 이와 같이 본 실시예에 따른 디스플레이 장치는 디스플레이소자(300)를 사이에 두고 기판부(100)와 서로 대향하도록 배치된 상부 기판(미도시)을 더 구비할 수도 있다.
기판부(100) 상에는 박막트랜지스터부(200)가 배치될 수 있다. 박막트랜지스터부(200)의 구조에 대하여는 전술한 실시예들과 동일한 바 이를 원용하도록 한다.
도 11을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치는 기판(111), 기판(111) 상에 배치되는 적어도 하나 이상의 무기절연막(121) 및 기판(111)과 무기절연막(121) 사이에 개재되며 도전성층(131)을 포함하는 기판부(100)를 구비할 수 있다.
기판(111)은 리지드한 특성을 갖는 것으로, 예컨대, 글라스재, 금속재 및/또는 플라스틱재 등을 포함할 수 있다. 이러한 기판(111) 상에는 도전성층(131)이 배치될 수 있으며, 도전성층(131) 상에는 무기절연층이 배치될 수 있다. 이러한 무기절연층은 실리콘옥사이드 또는 실리콘나이트라이드를 이용하여 단층 또는 다층으로 형성될 수 있다.
본 실시예에 따른 도전성층(131)은 도핑된 비정질 실리콘(a-Si)을 포함할 수 있다. 즉, 본 실시예에 따른 도전성층(131)은 금속재를 포함하지 않으며, 비정질 실리콘(a-Si)을 도핑하여 도전성을 갖도록 할 수 있다. 이와 같이 도핑된 비정질 실리콘(a-Si)을 포함하는 도전성층(131)은 기판부(100) 상에서 특정 스팟에 집중된 대전된 전하를 분산시켜 정전기를 방지하는 기능을 할 수 있다. 또한, 이와 같은 도전성층(130)은 비정질 실리콘(a-Si)을 도핑함으로써 형성할 수 있어 금속재를 포함하는 도전층에 비하여 설비를 별도로 추가할 필요가 없어 공정적으로 매우 경제적이다.
도 12은 본 발명의 일 실시예에 관한 디스플레이 장치의 정전기 감소 실험 데이터를 개략적으로 도시한 그래프이다.
도 12를 참조하면, A는 도전성층을 포함하지 않는 기판부(100)를 구비한 디스플레이 장치의 비교예를 나타낸 것이고, B는 도전성층을 포함하는 기판부(100)를 구비한 본 발명의 일 실시예에 따른 디스플레이 장치를 나타낸 것이다. 또한, 그래프의 Y축은 기판부(100)에서 측정된 정전기 수치를 나타낸 것이고, 그래프의 X축은 정전기를 가해준 거리를 나타낸 것이다.
도 12의 그래프에 나타난 것과 같이, 기판부(100)에 도전성층을 포함하지 않은 비교예(A)의 경우 측정된 정전기 수치가 0.76, 0.49, 0.35 인 반면, 기판부(100)에 도전성층을 포함한 실시예(B)의 경우 측정된 정전기 수치가 0.27, 0.19, 0.14로, 비교예(A) 대비 실시예(B)가 60% 이상의 정전기 차폐율을 나타내는 것을 실험적으로 알 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
100: 기판부
110, 112: 유기절연막
120, 121, 122: 무기절연막
130, 131: 제1 도전성층
140: 제2 도전성층
150: 배리어층
200: 박막트랜지스터부
220: 박막트랜지스터
222: 반도체층
300: 디스플레이소자
400: 봉지부

Claims (20)

  1. 제1 유기절연막, 상기 제1 유기절연막 상에 배치된 제1 무기절연막, 상기 제1 무기절연막 상에 배치된 제2 유기절연막, 상기 제2 유기절연막 상에 배치된 제2 무기절연막, 상기 제1 유기절연막의 일면에 배치되며, 도핑된 비정질 실리콘(a-Si)을 구비하는 제1 도전성층, 및 상기 제2 유기절연막의 일면에 배치되며, 비도전성을 갖는 비정질 실리콘(a-Si)을 구비하는 배리어층을 포함하는 기판부; 및
    상기 기판부 상에 배치되며, 박막트랜지스터를 포함하는 박막트랜지스터부;를 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 도전성층은 n형(n-type) 또는 p형(p-type)으로 도핑된 디스플레이 장치.
  3. 제1항에 있어서,
    상기 배리어층은 상기 제1 무기절연막과 상기 제2 유기절연막 사이에 배치된 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제1 도전성층은 상기 제1 유기절연막과 상기 제1 무기절연막 사이에 배치된 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제1 도전성층은 상기 제1 유기절연막의 하부에 배치된 디스플레이 장치.
  6. 제1항에 있어서,
    상기 제1 도전성층과 상기 배리어층 사이에는 상기 제1,2 유기절연막 또는 상기 제1,2 무기절연막중 적어도 어느 하나가 배치된 디스플레이 장치.
  7. 제1항에 있어서,
    상기 박막트랜지스터는 반도체층, 상기 반도체층과 적어도 일부가 중첩되도록 배치된 게이트 전극을 포함하고,
    상기 반도체층은 상기 제2 무기절연막과 직접 컨택하도록 상기 제2 무기절연막 상에 배치된 디스플레이 장치.
  8. 제1항에 있어서,
    상기 기판부는 플렉서블한 특성을 갖는 디스플레이 장치.
  9. 제1 유기절연막, 상기 제1 유기절연막 상에 배치된 제1 무기절연막, 상기 제1 무기절연막 상에 배치된 제2 유기절연막, 상기 제2 유기절연막 상에 배치된 제2 무기절연막, 상기 제1 유기절연막과 상기 제2 유기절연막중 어느 하나의 유기절연막의 적어도 일면에 배치되며, 도핑된 비정질 실리콘(a-Si)을 구비하는 제1 도전성층, 및 상기 제1 유기절연막과 상기 제2 유기절연막중 다른 하나의 유기절연막의 적어도 일면에 배치되며, 도핑된 비정질 실리콘(a-Si)을 구비하는 제2 도전성층을 포함하는 기판부; 및
    상기 기판부 상에 배치되며, 박막트랜지스터를 포함하는 박막트랜지스터부;를 포함하는 디스플레이 장치.
  10. 제9항에 있어서,
    상기 제1 도전성층과 상기 제2 도전성층 사이에는 상기 제1,2 유기절연막 또는 상기 제1,2 무기절연막중 적어도 어느 하나가 배치된 디스플레이 장치.
  11. 제9항에 있어서,
    상기 제1 도전성층은 상기 제1 유기절연막 하부에 배치된 디스플레이 장치.
  12. 제9항에 있어서,
    상기 제1 도전성층은 n형(n-type) 또는 p형(p-type)으로 도핑된 디스플레이 장치.
  13. 제9항에 있어서,
    상기 제2 도전성층은 n형(n-type) 또는 p형(p-type)으로 도핑된 디스플레이 장치.
  14. 제9항에 있어서,
    상기 박막트랜지스터는 반도체층, 상기 반도체층과 적어도 일부가 중첩되도록 배치된 게이트 전극을 포함하고,
    상기 반도체층은 상기 제2 무기절연막과 직접 컨택하도록 상기 제2 무기절연막 상에 배치된 디스플레이 장치.
  15. 제9항에 있어서,
    상기 기판부는 플렉서블한 특성을 갖는 디스플레이 장치.
  16. 적어도 하나의 유기절연막, 적어도 하나의 무기절연막, 및 상기 유기절연막과 무기절연막 사이에 배치되며, 도핑된 비정질 실리콘(a-Si)을 구비하는 제1 도전성층을 포함하는 기판부; 및
    상기 기판부 상에 배치되며, 박막트랜지스터를 포함하는 박막트랜지스터부;를 포함하되,
    상기 제1 도전층은 상기 적어도 하나의 무기절연막중 상기 박막트랜지스터부의 아랫면에 바로 배치된 무기절연막의 일면에 접촉하는 디스플레이 장치.
  17. 제16항에 있어서,
    상기 제1 도전층의 하부에는 상기 적어도 하나의 유기절연막 또는 상기 적어도 하나의 무기절연막이 배치된 디스플레이 장치.
  18. 제16항에 있어서,
    상기 제1 도전성층은 n형(n-type) 또는 p형(p-type)으로 도핑된 디스플레이 장치.
  19. 기판, 상기 기판 상에 배치된 적어도 하나의 무기절연막 및 상기 기판과 상기 무기절연막 사이에 배치되며, 비정질 실리콘(a-Si)을 포함하는 도전성층을 포함하는 기판부; 및
    상기 기판부 상에 배치되며, 박막트랜지스터를 포함하는 박막트랜지스터부;를 포함하되,
    상기 기판은 글래스재를 포함하며,
    상기 도전성층은 상기 기판의 상면과 직접 접촉하는 디스플레이 장치.
  20. 제19항에 있어서,
    상기 도전성층은 n형(n-type) 또는 p형(p-type)으로 도핑된 디스플레이 장치.
KR1020240019208A 2017-09-07 2024-02-07 디스플레이 장치 KR20240026963A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240019208A KR20240026963A (ko) 2017-09-07 2024-02-07 디스플레이 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170114702A KR20190027984A (ko) 2017-09-07 2017-09-07 디스플레이 장치
KR1020240019208A KR20240026963A (ko) 2017-09-07 2024-02-07 디스플레이 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170114702A Division KR20190027984A (ko) 2017-09-07 2017-09-07 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20240026963A true KR20240026963A (ko) 2024-02-29

Family

ID=65518668

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170114702A KR20190027984A (ko) 2017-09-07 2017-09-07 디스플레이 장치
KR1020240019208A KR20240026963A (ko) 2017-09-07 2024-02-07 디스플레이 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170114702A KR20190027984A (ko) 2017-09-07 2017-09-07 디스플레이 장치

Country Status (2)

Country Link
US (1) US10748892B2 (ko)
KR (2) KR20190027984A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210126203A (ko) 2020-04-09 2021-10-20 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220007769A (ko) 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치
CN112713138B (zh) * 2020-12-28 2024-05-17 武汉天马微电子有限公司 一种柔性基板及显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6105911B2 (ja) 2012-11-29 2017-03-29 株式会社ジャパンディスプレイ Ｏｌｅｄ表示パネル
KR102180037B1 (ko) * 2013-11-06 2020-11-18 삼성디스플레이 주식회사 가요성 표시 장치 및 그 제조 방법
KR102281329B1 (ko) 2014-12-19 2021-07-26 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
KR102513332B1 (ko) 2015-09-25 2023-03-23 삼성디스플레이 주식회사 가요성 표시 패널
KR102402606B1 (ko) 2015-10-19 2022-05-27 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20190027984A (ko) 2019-03-18
US20190074276A1 (en) 2019-03-07
US10748892B2 (en) 2020-08-18

Similar Documents

Publication Publication Date Title
KR102552267B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
US10797252B2 (en) Display apparatus
KR102416038B1 (ko) 디스플레이 장치 및 그 제조 방법
US10664083B2 (en) Display apparatus and method of manufacturing the same
US10910360B2 (en) Display apparatus
US10862056B2 (en) Display device and method of manufacturing the same
KR20190035995A (ko) 디스플레이 장치
KR20240026963A (ko) 디스플레이 장치
KR102514412B1 (ko) 반도체소자 및 이를 채용하는 표시장치
KR101984736B1 (ko) 플렉서블 디스플레이 장치용 어레이 기판
US10854644B2 (en) Display apparatus including thin film transistor and method of manufacturing the same
KR20140020565A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
US11276830B2 (en) Display apparatus
KR100795816B1 (ko) 유기 발광 표시 장치
US10910406B2 (en) Display apparatus having a substrate including a polymer resin and method of manufacturing the same
US11588002B2 (en) Display device including common power supply line
KR20150125152A (ko) 유기발광 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal