KR20240025085A - 반도체 패키지 및 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지 및 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20240025085A
KR20240025085A KR1020220102494A KR20220102494A KR20240025085A KR 20240025085 A KR20240025085 A KR 20240025085A KR 1020220102494 A KR1020220102494 A KR 1020220102494A KR 20220102494 A KR20220102494 A KR 20220102494A KR 20240025085 A KR20240025085 A KR 20240025085A
Authority
KR
South Korea
Prior art keywords
image sensor
sensor chip
redistribution layer
redistribution
conductive
Prior art date
Application number
KR1020220102494A
Other languages
English (en)
Inventor
이석현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220102494A priority Critical patent/KR20240025085A/ko
Priority to US18/195,618 priority patent/US20240063236A1/en
Publication of KR20240025085A publication Critical patent/KR20240025085A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

반도체 패키지의 제조 방법은, 투명 플레이트 상에 개구를 가지며 제1 재배선들을 갖는 제1 재배선층을 형성한다. 상기 제1 재배선층 상에 수직 방향으로 연장하며 상기 제1 재배선들과 전기적으로 연결되는 복수 개의 도전성 구조체들을 형성한다. 렌즈 및 상기 렌즈의 주변 영역을 따라 이격 배치된 복수 개의 도전성 부재들을 갖는 이미지 센서 칩을 제공한다. 상기 렌즈가 상기 개구를 향하고 상기 도전성 부재들이 상기 제1 재배선들과 전기적으로 연결되도록 상기 이미지 센서 칩을 상기 제1 재배선층 상에 배치한다. 상기 제1 재배선층 및 상기 이미지 센서 칩 사이에서 상기 도전성 부재들을 둘러싸도록 상기 주변 영역을 따라 연장하는 접착 부재를 형성한다. 상기 제1 재배선층 상에서 상기 이미지 센서 칩, 상기 도전성 구조체들 및 상기 접착 부재를 커버하도록 밀봉 부재를 형성한다. 상기 밀봉 부재 상에 상기 도전성 구조체들과 전기적으로 연결되는 제2 재배선들을 갖는 제2 재배선층을 형성한다.

Description

반도체 패키지 및 반도체 패키지의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTURING THE SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지 및 반도체 패키지의 제조 방법에 관한 것으로, 보다 상세하게는 시모스 이미지 센서를 포함하는 반도체 패키지 및 이의 제조 방법에 관한 것이다.
시모스 이미지 센서(CMOS Image Sensor, CIS) 칩을 포함하는 반도체 장치의 제조 공정에 있어서, 반도체 칩은 관통 실리콘 비아(Through Silicon Via, TSV)를 형성한 후 패키징(Packaging) 공정을 통해 완성될 수 있다. 반도체 장치의 제조 공정은 관통 실리콘 비아를 형성하기 위한 공정을 포함하기 때문에 제조 공정이 복잡해질 수 있고, 비용이 증가할 수 있다. 또한, 반도체 장치는 관통 실리콘 비아를 포함하기 때문에 반도체 장치의 사이즈가 증가하는 문제점이 있다.
본 발명의 일 과제는 제조 비용을 감소시킬 수 있고 이미지 센서 칩의 크기를 감소시킬 수 있는 구조를 갖는 반도체 패키지를 제공하는 데 있다.
본 발명의 다른 과제는 상술한 반도체 패키지를 제조하는 방법을 제공하는 데 있다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 반도체 패키지의 제조 방법은, 투명 플레이트 상에 개구를 가지며 제1 재배선들을 갖는 제1 재배선층을 형성한다. 상기 제1 재배선층 상에 수직 방향으로 연장하며 상기 제1 재배선들과 전기적으로 연결되는 복수 개의 도전성 구조체들을 형성한다. 렌즈 및 상기 렌즈의 주변 영역을 따라 이격 배치된 복수 개의 도전성 부재들을 갖는 이미지 센서 칩을 제공한다. 상기 렌즈가 상기 개구를 향하고 상기 도전성 부재들이 상기 제1 재배선들과 전기적으로 연결되도록 상기 이미지 센서 칩을 상기 제1 재배선층 상에 배치한다. 상기 제1 재배선층 및 상기 이미지 센서 칩 사이에서 상기 도전성 부재들을 둘러싸도록 상기 주변 영역을 따라 연장하는 접착 부재를 형성한다. 상기 제1 재배선층 상에서 상기 이미지 센서 칩, 상기 도전성 구조체들 및 상기 접착 부재를 커버하도록 밀봉 부재를 형성한다. 상기 밀봉 부재 상에 상기 도전성 구조체들과 전기적으로 연결되는 제2 재배선들을 갖는 제2 재배선층을 형성한다.
상기 본 발명의 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 반도체 패키지의 제조 방법은, 투명 플레이트 상에 개구를 가지며 제1 재배선들을 갖는 제1 재배선층을 형성한다. 상기 제1 재배선층 상에 수직 방향으로 연장하며 상기 제1 재배선들과 전기적으로 연결되는 복수 개의 도전성 구조체들을 형성한다. 렌즈 및 상기 렌즈의 주변 영역을 따라 이격 배치된 복수 개의 도전성 부재들을 갖는 시모스 이미지 센서 칩을 제공한다. 상기 렌즈가 상기 개구를 향하고 상기 도전성 부재들이 상기 제1 재배선들과 전기적으로 연결되도록 상기 시모스 이미지 센서 칩을 상기 제1 재배선층 상에 배치한다. 상기 제1 재배선층 및 상기 시모스 이미지 센서 칩 사이에서 상기 도전성 부재들을 둘러싸며 상기 투명 플레이트 상의 상기 개구 및 상기 렌즈 사이의 공간을 밀폐하도록 상기 주변 영역을 따라 연장하는 접착 부재를 형성한다. 상기 제1 재배선층 상에서 상기 시모스 이미지 센서 칩, 상기 도전성 구조체들 및 상기 접착 부재를 커버하도록 밀봉 부재를 형성한다. 상기 밀봉 부재 상에 상기 도전성 구조체들과 전기적으로 연결되는 제2 재배선들을 갖는 제2 재배선층을 형성한다.
상기 본 발명의 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 반도체 패키지는, 광을 투과시키는 투명 플레이트, 상기 투명 플레이트 상에 구비되고, 상기 광을 통과시키는 개구를 가지며 제1 재배선들을 포함하는 제1 재배선층, 상기 광이 입사되도록 상기 개구를 향하며 구비되는 렌즈 및 상기 렌즈를 둘러싸는 주변 영역에 구비되는 복수 개의 도전성 부재들을 포함하고, 상기 도전성 부재들이 상기 제1 재배선들과 전기적으로 연결되도록 상기 제1 재배선층 상에 배치되는 이미지 센서 칩, 상기 제1 재배선층 및 상기 이미지 센서 칩 사이에서 상기 주변 영역을 따라 연장하며 상기 렌즈 및 상기 개구 사이의 공간을 외부와 차단하도록 상기 도전성 부재들을 둘러싸는 접착 부재, 상기 제1 재배선층 상에서 상기 이미지 센서 칩 및 상기 접착 부재를 커버하도록 구비되는 밀봉 부재, 상기 밀봉 부재 상에 구비되며 제2 재배선들을 가는 제2 재배선층, 및 상기 밀봉 부재를 관통하며 상기 제1 재배선들 및 상기 제2 들을 전기적으로 연결하는 복수 개의 도전성 구조체들을 포함한다.
예시적인 실시예들에 따르면, 반도체 패키지의 제조 방법은, 투명 플레이트 상에 개구를 가지며 제1 재배선들을 갖는 제1 재배선층을 형성하고, 상기 제1 재배선층 상에 수직 방향으로 연장하며 상기 제1 재배선들과 전기적으로 연결되는 복수 개의 도전성 구조체들을 형성하고, 렌즈 및 상기 렌즈의 주변 영역을 따라 이격 배치된 복수 개의 도전성 부재들을 갖는 이미지 센서 칩을 제공하고, 상기 렌즈가 상기 개구를 향하고 상기 도전성 부재들이 상기 제1 재배선들과 전기적으로 연결되도록 상기 이미지 센서 칩을 상기 제1 재배선층 상에 배치하고, 상기 제1 재배선층 및 상기 이미지 센서 칩 사이에서 상기 도전성 부재들을 둘러싸도록 상기 주변 영역을 따라 연장하는 접착 부재를 형성하고, 상기 제1 재배선층 상에서 상기 이미지 센서 칩, 상기 도전성 구조체들 및 상기 접착 부재를 커버하도록 밀봉 부재를 형성하고, 그리고 상기 밀봉 부재 상에 상기 도전성 구조체들과 전기적으로 연결되는 제2 재배선들을 갖는 제2 재배선층을 형성하는 것을 포함할 수 있다.
이에 따라, 상기 반도체 패키지의 제조 방법에 의해 제조된 반도체 패키지는 상기 도전성 부재들을 통해 상기 제1 재배선층과 전기적으로 연결될 수 있고, 상기 도전성 구조체들을 통해 상기 제2 재배선층과 전기적으로 연결될 수 있다. 상기 반도체 패키지가 관통 실리콘 비아(Through Silicon Via, TSV)를 포함하지 않기 때문에, 공정에 소모되는 시간 및 비용을 감소시킬 수 있다.
또한, 상기 접착 부재가 상기 밀봉 부재보다 먼저 상기 도전성 부재들을 둘러싸도록 형성되기 때문에 상기 밀봉 부재가 상기 이미지 센서 칩 및 상기 개구 사이로 유입되지 않고 상기 이미지 센서 칩, 상기 제1 재배선층, 상기 도전성 구조체들 및 상기 접착 부재를 모두 커버할 수 있도록 형성될 수 있다. 상기 밀봉 부재가 상기 이미지 센서 칩을 커버할 수 있기 때문에 상기 이미지 센서 칩에 발생할 수 있는 칩 크랙(chip crack), 배선 오염(Cu contamination)에 의한 불량 등을 방지할 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다.
도 2는 예시적인 실시예들에 따른 반도체 패키지를 나타내는 평면도이다.
도 3은 도 2의 A-A'라인을 따라 절단한 단면도이다.
도 4는 도 3의 B-B'라인을 따라 절단한 평면도이다.
도 5는 도 3의 C 부위를 확대해서 나타낸 확대 단면도이다.
도 6은 도 3의 D 부위를 확대해서 나타낸 확대 단면도이다.
도 7 내지 도 17은 예시적인 실시예들에 따른 반도체 패키지를 제조하는 방법을 나타내는 단면도들이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 1은 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 2는 예시적인 실시예들에 따른 반도체 패키지를 나타내는 평면도이다. 도 3은 도 2의 A-A'라인을 따라 절단한 단면도이다. 도 4는 도 3의 B-B'라인을 따라 절단한 평면도이다. 도 5는 도 3의 C 부위를 확대해서 나타낸 확대 단면도이다. 도 6은 도 3의 D 부위를 확대해서 나타낸 확대 단면도이다.
도 1 내지 도 6을 참조하면, 반도체 패키지(10)는 투명 플레이트(20), 상기 투명 플레이트 상에 구비되는 제1 재배선층(200), 상기 제1 재배선층(200) 상에서 도전성 부재들(110)을 통해 배치되는 이미지 센서 칩(100), 상기 제1 재배선층(200) 상에 구비되는 복수 개의 도전성 구조체(300), 상기 도전성 부재들(110)을 둘러싸는 접착 부재(400), 상기 이미지 센서 칩(100)을 커버하는 밀봉 부재(500) 및 상기 밀봉 부재(500) 상에 배치되는 제2 재배선층(600)을 포함할 수 있다. 반도체 패키지(10)는 상기 투명 플레이트(20) 및 상기 제1 재배선층(200) 사이에 구비되는 스페이서 층(30)을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 투명 플레이트(20)는 광을 투과시키는 투명 물질을 포함할 수 있다. 투명 플레이트(20)는 외부에서 입사되는 광을 이미지 센서 칩(100)으로 통과시킬 수 있다. 투명 플레이트(20)는 외부의 충격으로부터 이미지 센서 칩(100)을 보호할 수 있다. 예를 들면, 투명 플레이트(20)는 유리, 질화 알루미늄(AlN) 등을 포함할 수 있다.
예시적인 실시예들에 있어서, 스페이서 층(30)은 제1 재배선층(200)을 투명 플레이트(20) 상에 접착시킬 수 있다. 스페이서 층(30)은 투명 물질을 포함할 수 있다. 스페이서 층(30)은 투명 플레이트(20)를 통과한 상기 광을 이미지 센서 칩(100)로 통과시키기 위한 캐비티를 포함할 수 있다. 예를 들면, 스페이서 층(30)은 에폭시 수지(epoxy resin), 실리콘 산화물(silicon oxide), 실리콘 질화물(silicon nitride), 실리콘 산질화물(silicon oxynitride), 폴리이미드(polyimide), 부틸사이클로부텐 파릴렌(butylcyclobutene parylene), 폴리나프탈렌(polynaphthalene), 플루오로카본(fluorocarbon), 아크릴레이트(acrylate)를 포함할 수 있다.
예시적인 실시예들에 있어서, 제1 재배선층(200)은 서로 반대하는 제1 면(202) 및 제2 면(204)을 포함할 수 있다. 제1 재배선층(200)은 제2 면(204)이 투명 플레이트(20)를 향하도록 투명 플레이트(20) 상에 배치될 수 있다. 제1 재배선층(200)은 투명 플레이트(20)를 통과한 상기 광을 이미지 센서 칩(100)로 통과시키기 위한 중앙 개구(240)를 포함할 수 있다. 제1 재배선층(200)은 이미지 센서 칩(100)의 도전성 부재(110) 및 도전성 구조체(300)들과 전기적으로 연결하기 위한 복수 개의 제1 본딩 패드들(230)을 포함할 수 있다.
제1 재배선층(200)은 복수 개의 제1 절연막들(210) 및 상기 절연막들 내에 구비된 제1 재배선들(220)을 포함할 수 있다.
예를 들면, 상기 절연막은 폴리머, 유전막 등을 포함할 수 있다. 구체적으로, 상기 절연막은 폴리이미드(PI), 산화납(PbO), 폴리히드록시스티렌(PHS), 노볼락(NOVOLAC) 등을 포함할 수 있다. 상기 절연막은 기상 증착 공정, 스핀 코팅 공정 등에 의해 형성될 수 있다. 상기 재배선은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 백금(Pt), 또는 이들의 합금을 포함할 수 있다. 상기 재배선은 도금 공정, 무전해 도금 공정, 기상 증착 공정 등에 의해 형성될 수 있다.
구체적으로, 제1 재배선(220)은 제1 절연막(210) 내에 구비될 수 있다. 제1 절연막(210)은 제1 본딩 패드들(230a, 230b)를 전기적으로 연결하도록 투명 플레이트(20) 상에서 제1 재배선층(200)의 길이 방향으로 연장될 수 있다. 제1 절연막(210)은 제1 재배선(220)의 상부면을 노출시키는 제1 개구를 가질 수 있다. 제1 재배선(220)은 상기 제1 개구를 통해 제1 본딩 패드들(230a, 230b)과 접촉할 수 있다.
제1 본딩 패드(230)는 제1 절연막(210) 상에 형성되며 상기 제1 개구를 통해 제1 재배선(220)과 접촉할 수 있다. 따라서, 제1 본딩 패드(230)는 제1 절연막(210)의 상부면으로부터 노출되도록 구비될 수 있다. 예를 들면, 제1 본딩 패드(230)는 구리(Cu), 알루미늄(Al) 등과 같은 금속 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 도전성 구조체(300)는 밀봉 부재(500)를 수직 방향으로 관통하여 제1 재배선층(200) 및 제2 재배선층(600)을 전기적 연결할 수 있다. 도전성 구조체(300)는 제1 재배선층(200) 상에 구비될 수 있다. 도전성 구조체(300)는 제1 재배선층(200)으로부터 제1 재배선층(200)의 두께 방향과 동일한 상기 수직 방향으로 연장될 수 있다.
구체적으로, 도전성 구조체(300)는 제1 재배선층(200)의 제1 본딩 패드(230)와 전기적으로 연결될 수 있다. 도전성 구조체(300)는 제1 재배선층(200)을 통해 이미지 센서 칩(100)과 전기적으로 연결될 수 있다. 도전성 구조체(300)는 제2 재배선층(600)의 제2 본딩 패드(630)와 전기적으로 연결될 수 있다. 도전성 구조체(300)는 제1 및 제2 재배선층들(200, 600) 및 이미지 센서 칩(100)을 전기적으로 연결하기 위한 신호 이동 통로를 제공할 수 있다.
도전성 구조체들(300)은 제1 재배선층(200)의 제1 면(202)으로부터 각각 제1 높이(H1)를 가질 수 있다. 도전성 구조체들(300)는 제1 직경(D1)을 가질 수 있다. 도전성 구조체들(300)의 제1 높이(H1)는 50㎛ 내지 300㎛의 범위 이내에 있을 수 있다. 도전성 구조체들(300)의 제1 직경(D1)은 50㎛ 내지 200㎛의 범위 이내에 있을 수 있다.
예를 들면, 도전성 구조체(300)는 필라(pillars) 형상, 범프(bump) 형상 등을 포함할 수 있다. 도전성 구조체(300)는 니켈(Ni), 안티모니(Sb), 비스무트(Bi), 아연(Zn), 인듐(In), 팔라듐(Pd), 백금(Pt), 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti), 금(Au), 은(Ag) 및 크롬(Cr), 주석(Sn)을 포함할 수 있다. 도전성 구조체(300)는 도금 공정, 무전해 도금 공정, 기상 증착 공정 등에 의해 형성될 수 있다.
예시적인 실시예들에 있어서, 이미지 센서 칩(100)은 실리콘 층(120), 렌즈를 갖는 광학 부품(130), 절연층(140), 칩 패드(150) 및 복수 개의 도전성 부재들(110)을 포함할 수 있다.
예를 들면, 이미지 센서 칩(100)은 시모스(Complementary Metal Oxide Semiconductor, CMOS) 이미지 센서 칩을 포함할 수 있다. 상기 시모스 이미지 센서(CIS) 칩은 이미지를 촬상하는 액티브 픽셀 영역 및 상기 액티브 픽셀 영역의 출력 신호를 컨트롤하기 위한 CMOS 로직 영역을 포함할 수 있다. 상기 픽셀 영역은 포토다이오드 및 MOS 트랜지스터로 구성되고 상기 CMOS 로직 영역은 다수의 CMOS 트랜지스터들로 구성될 수 있다.
이미지 센서 칩(100)은 제1 재배선층(200)의 제1 면(202) 상에 배치될 수 있다. 이미지 센서 칩(100)의 평면적은 제1 재배선층(200)의 평면적보다 작을 수 있다. 평면도에서 보았을 때, 이미지 센서 칩(100)는 제1 재배선층(200)의 영역 내에 배치될 수 있다. 이미지 센서 칩(100)은 상기 렌즈가 제1 재배선층(200)의 중앙 개구(240)를 향하도록 배치될 수 있다.
이미지 센서 칩(100)의 상부면은 제1 재배선층(200)의 상부면(202)으로부터 제2 높이(H2)를 가지도록 형성될 수 있다. 이미지 센서 칩(100)의 상부면의 제2 높이(H2)는 도전성 구조체(300)의 제1 높이(H1) 보다 낮을 수 있다. 이미지 센서 칩(100)의 제2 높이(H1)는 50㎛ 내지 200㎛의 범위 이내에 있을 수 있다.
실리콘 층(120)은 실리콘 기판, 다른 반도체 기판 등을 포함할 수 있다. 실리콘 층(120)은 서로 반대하는 상부면(122) 및 하부면(124)을 포함할 수 있다. 실리콘 층(120)의 하부면(124)에는 활성층(active layer)이 구비될 수 있다. 예를 들면, 상기 활성층은 층간 유전체 층(ILD, inter-layer dielectric) 및 금속간 유전체 층(IMD, inter-metal dielectric)을 포함할 수 있다.
절연층(140)은 실리콘 층(120)의 하부면(124) 상에 구비될 수 있다. 절연층(140)은 상기 활성층 상에 구비될 수 있다. 절연층(140)은 상기 활성층을 커버하여 보호하기 위한 패시베이션층을 포함할 수 있다. 예를 들면, 절연층(140)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 금속 산화물 등을 포함할 수 있다. 상기 패시베이션층은 칩 패드(150)를 노출하기 위한 개구부를 가질 수 있다.
칩 패드(150)는 상기 활성층 내의 배선들과 전기적으로 연결될 수 있다. 칩 패드(150)는 도전성 부재들(110)을 부착하기 위해 상기 개구부를 통해 노출될 수 있다. 칩 패드(150)는 광학 부품(130)과 전기적으로 연결될 수 있다. 예를 들면, 칩 패드(150)는 구리(Cu), 알루미늄(Al) 등과 같은 금속 물질을 포함할 수 있다.
도전성 부재들(110)은 이미지 센서 칩(100)과 제1 재배선층(200) 사이에 구비될 수 있다. 도전성 부재들(110)은 상기 렌즈를 둘러싸는 주변 영역에 구비될 수 있다. 도전성 부재들(110)은 이미지 센서 칩(100)을 제1 재배선층(200) 상에 지지 고정할 수 있다. 도전성 부재들(110)은 이미지 센서 칩(100)과 제1 재배선층(200)을 전기적으로 연결시킬 수 있다. 예를 들면, 도전성 부재들(110)은 상기 주변 영역에서 2열 내지 8열의 범위 이내에 배열될 수 있다.
예를 들면, 도전성 부재들(110)은 도금 공정에 의해 형성될 수 있다. 이와 다르게, 도전성 부재들(110)은 스크린 프린팅법, 증착법 등에 의해 형성될 수 있다. 예를 들면, 도전성 부재들(110)는 C4 범프를 포함할 수 있다.
광학 부품(130)은 상기 광을 획득하기 위한 상기 렌즈를 포함할 수 있다. 광학 부품(130)은 실리콘 층(120)의 하부면(124)에 구비될 수 있다. 광학 부품(130)의 상기 렌즈는 제1 재배선층(200)의 중앙 개구(240)를 향하여 구비될 수 있다. 광학 부품(130)은 투명 플레이트(20) 및 제1 재배선층(200)을 통과하여 입사된 광을 상기 렌즈를 통해 획득할 수 있다. 예를 들면, 광학 부품(130)은 마이크로 렌즈, 컬러 필터 층 등을 포함할 수 있다. 광학 부품(130)은 센싱 소자, 광 감지 소자, 광 전자 소자, 온도 감지 소자, 정전용량 감지 소자 등을 포함할 수 있다.
예시적인 실시예들에 있어서, 접착 부재(400)는 상기 렌즈 및 상기 중앙 개구(240) 사이의 밀폐 공간(S)을 외부와 차단할 수 있다. 접착 부재(400)는 상기 렌즈를 둘러싸는 주변 영역에 구비될 수 있다. 접착 부재(400)는 각각의 도전성 부재들(110)을 둘러싸며 구비될 수 있다.
접착 부재(400)는 도전성 부재들(110) 사이의 틈을 보강하기 위해 채워질 수 있다. 예를 들면, 접착 부재(400)는 댐(DAM) 형상을 포함할 수 있다. 접착 부재(400)는 에폭시 레진(epoxy resin), UV레진(UV resin), 폴리우레탄 레진(polyurethane resin), 실리콘 레진(silicone resin), 실리카 필러(silica filler)를 포함할 수 있다.
예를 들면, 접착 부재(400)는 밀봉 부재(500)의 내측면으로부터 기 설정된 갭을 갖는 직사각형의 고리 형상을 가질 수 있다. 접착 부재(400)는 제1 폭(T1)(상기 기 설정된 갭) 및 제3 높이(H3)를 가질 수 있다. 예를 들면, 상기 제1 폭(T1)은 50㎛ 내지 200㎛의 범위 이내에 있을 수 있다. 상기 제3 높이(H3)는 15㎛ 내지 150㎛의 범위 이내에 있을 수 있다.
예시적인 실시예들에 있어서, 밀봉 부재(500)는 이미지 센서 칩(100), 접착 부재(400) 및 도전성 구조체들(300)을 커버할 수 있다. 밀봉 부재(500)는 제1 재배선층(200) 상에 구비되어 제1 및 제2 재배선층들(200, 600) 사이의 공간을 채울 수 있다. 밀봉 부재(500)는 접착 부재(400)에 의해 차단된 상기 렌즈 및 상기 중앙 개구(240) 사이의 밀폐 공간(S)이 유지되도록 접착 부재(400)를 둘러싸며 구비될 수 있다.
밀봉 부재(500)는 외부 환경 오염물로부터 이미지 센서 칩(100), 제1 재배선층(200) 및 도전성 구조체(300)를 보호할 수 있고 반도체 패키지(10)의 내구성을 강화시킬 수 있다. 밀봉 부재(500)는 이미지 센서 칩(100), 제1 및 제2 재배선층들(200, 600) 및 도전성 구조체(300) 사이의 전기적 연결 경로를 제공할 수 있다.
밀봉 부재(500)는 도전성 구조체(300)가 삽입되기 위한 복수 개의 관통 개구들을 포함할 수 있다. 상기 관통 개구 내에서 도전성 구조체(300)의 일단은 제1 재배선층(200)의 제1 본딩 패드(230)와 연결될 수 있고 도전성 구조체(300)의 타단은 제2 재배선층(600)의 제2 본딩 패드(630)와 연결될 수 있다.
밀봉 부재(500)는 상면에 제2 재배선층(600)을 배치시킬 수 있다. 밀봉 부재(500)는 제2 재배선층(600)이 배치될 수 있도록 평행한 상부 면적을 가질 수 있다.
밀봉 부재(500)는 이미지 센서 칩(100)의 상부면(122)을 커버할 수 있다. 밀봉 부재(500)는 이미지 센서 칩(100)의 상부면(122)을 커버하는 제1 밀봉부(502) 및 이미지 센서 칩(100)의 외측면을 커버하는 제2 밀봉부(504)를 포함할 수 있다. 제1 밀봉부(502)는 제2 재배선층(600)과 이미지 센서 칩(100)이 이격되도록 제2 재배선층(600)과 이미지 센서 칩(100) 사이에 구비될 수 있다. 제1 밀봉부(502)는 제2 재배선층(600) 및 이미지 센서 칩(100) 사이에서 제1 두께(L1)를 가질 수 있다. 예를 들면, 제1 밀봉부(502)의 제1 두께(L1)는 20㎛ 내지 200㎛의 범위 이내에 있을 수 있다.
예를 들면, 밀봉 부재(500)는 에폭시 몰딩 콤파운드(epoxy mold compound, EMC)를 포함할 수 있다.
예시적인 실시예들에 있어서, 제2 재배선층(600)은 밀봉 부재(500)의 상기 상부 면적 상에 배치될 수 있다.
제2 재배선층(600)은 이미지 센서 칩(100) 및 제1 재배선층(200)과 전기적으로 연결되기 위한 복수 개의 제2 본딩 패드들(630)을 포함할 수 있다. 제2 본딩 패드(630) 상에 도전성 구조체(300)가 구비될 수 있다.
제2 재배선층(600)은 외부 장치와의 전기적 연결을 위한 복수 개의 외부 연결 부재들(650), 외부 연결 부재들(650)과 전기적으로 연결되는 제3 본딩 패드들(640) 포함할 수 있다. 제3 본딩 패드(640) 상에 외부 연결 부재(650)가 구비될 수 있다.
제2 재배선층(600)은 복수 개의 절연막들(610a, 610b) 및 상기 절연막들 내에 구비된 재배선들(620)을 포함할 수 있다.
예를 들면, 상기 절연막은 폴리머, 유전막 등을 포함할 수 있다. 구체적으로, 상기 절연막은 폴리이미드(PI), 산화납(PbO), 폴리히드록시스티렌(PHS), 노볼락(NOVOLAC) 등을 포함할 수 있다. 상기 절연막은 기상 증착 공정, 스핀 코팅 공정 등에 의해 형성될 수 있다. 상기 재배선은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 백금(Pt), 또는 이들의 합금을 포함할 수 있다. 상기 재배선은 도금 공정, 무전해 도금 공정, 기상 증착 공정 등에 의해 형성될 수 있다.
구체적으로, 복수 개의 제2 본딩 패드들(630)은 제2 절연막(610a) 내에 구비될 수 있다. 제2 본딩 패드(630)의 하부면은 제2 절연막(610a)의 하부면으로부터 노출되도록 구비될 수 있다. 제2 절연막(610a)은 제2 본딩 패드(630)의 하부면을 노출시키는 제2 개구를 가질 수 있다.
제2 재배선(620)은 제2 절연막(610a) 상에 형성되며 상기 제2 개구를 통해 제2 본딩 패드(630)와 접촉할 수 있다. 제3 본딩 패드(640)는 제2 절연막(610b) 상에 형성되며 제3 개구를 통해 제2 재배선(620)과 접촉할 수 있다. 따라서, 복수 개의 제3 본딩 패드들(640)은 제2 절연막(610b)의 상부면으로부터 노출되도록 구비될 수 있다. 제3 본딩 패드(640) 상에 외부 연결 부재(650)가 구비될 수 있다. 예를 들면, 제2 및 제3 본딩 패드들(640)은 구리(Cu), 알루미늄(Al) 등과 같은 금속 물질을 포함할 수 있다.
이하에서는, 도 1의 반도체 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 7 내지 도 17은 예시적인 실시예들에 따른 반도체 패키지를 제조하는 방법을 나타내는 단면도들이다. 도 9는 도 8의 E 부위를 확대해서 나타낸 확대 단면도이다. 도 11은 제2 재배선층 상에 실장되는 이미지 센서 칩을 나타내는 단면도이다. 도 16은 도 15의 F 부위를 확대해서 나타낸 확대 단면도이다.
도 7 내지 도 9를 참조하면, 투명 플레이트(20) 상에 개구를 갖는 제1 재배선층(200)을 형성할 수 있다.
도 7에 도시된 바와 같이, 캐리어 기판(C1) 상에 복수 개의 투명 플레이트들(20)을 포함하는 글래스(40)가 형성될 수 있다. 글래스(40)는 광을 투과시키는 투명 물질을 포함할 수 있다. 예를 들면, 글래스(40)는 유리, 질화 알루미늄(AlN) 등을 포함할 수 있다. 글래스(40)는 반도체 웨이퍼 형상을 포함할 수 있다.
캐리어 기판(C1) 상에 스페이서 층(30)이 형성될 수 있다. 스페이서 층(30)은 제1 재배선층(200)을 투명 플레이트(20) 상에 접착시킬 수 있다. 스페이서 층(30)은 투명 플레이트(20)를 통과한 상기 광을 이미지 센서 칩(100)로 통과시키기 위한 캐비티를 포함할 수 있다. 예를 들면, 스페이서 층(30)은 투명 물질을 포함할 수 있다. 스페이서 층(30)은 증착 공정을 통해 형성될 수 있다. 스페이서 층(30)의 상기 캐비티는 노광 공정을 통해 형성될 수 있다.
도 8 및 도 9에 도시된 바와 같이, 스페이서 층(30) 상에 제1 절연막(210)을 형성할 수 있다. 제1 절연막(210) 상에 제1 재배선(220)을 형성할 수 있다. 제1 재배선층(200)의 중앙부에 중앙 개구(240)를 상기 광을 통과시킬 수 있도록 형성할 수 있다.
구체적으로, 제1 재배선(220)은 제1 절연막(210) 내에 형성될 수 있다. 제1 절연막(210)은 제1 본딩 패드들(230a, 230b)를 전기적으로 연결하도록 투명 플레이트(20) 상에서 제1 재배선층(200)의 길이 방향으로 연장될 수 있다. 제1 절연막(210)은 제1 재배선(220)의 상부면을 제1 개구를 통해 노출시키도록 형성될 수 있다.
제1 재배선(210)은 제1 절연막(210)의 일부에 시드막을 형성한 후, 상기 시드막을 패터닝하고 전해 도금 공정을 수행함으로써 형성될 수 있다. 제1 재배선(220)은 상기 제1 개구를 통해 제1 본딩 패드들(230a, 230b)과 접촉하도록 형성될 수 있다. 예를 들면, 상기 제1 재배선은 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 백금(Pt), 또는 이들의 합금을 포함할 수 있다.
제1 본딩 패드(230)는 제1 절연막(210) 상에 형성되며 상기 제1 개구를 통해 제1 재배선(220)과 접촉할 수 있다. 따라서, 제1 본딩 패드(230)는 제1 절연막(210)의 상부면으로부터 노출되도록 형성될 수 있다. 예를 들면, 제1 본딩 패드(230)는 구리(Cu), 알루미늄(Al) 등과 같은 금속 물질을 포함할 수 있다.
도 10을 참조하면, 제1 본딩 패드들(230) 상에 복수 개의 도전성 구조체들(300)을 형성할 수 있다. 예를 들면, 도전성 구조체(300)는 필라(pillars) 형상, 범프(bump) 형상 등을 포함할 수 있다. 예를 들면, 도전성 구조체(300)는 도금 공정, 무전해 도금 공정, 기상 증착 공정 등에 의해 형성될 수 있다.
도전성 구조체들(300)은 제1 재배선층(200)의 상부면(제1 면)으로부터 제1 높이(H1)를 가지도록 형성될 수 있다. 도전성 구조체들(300)은 제1 직경(D1)을 가지도록 형성될 수 있다. 도전성 구조체(300)의 제1 높이(H1)는 50㎛ 내지 300㎛의 범위 이내에 있을 수 있다. 도전성 구조체(300)의 제1 직경(D1)은 50㎛ 내지 200㎛의 범위 이내에 있을 수 있다.
도 11 및 도 12를 참조하면, 렌즈 및 상기 렌즈의 주변 영역을 둘러싸는 복수 개의 도전성 부재들(110)을 갖는 이미지 센서 칩(100)가 제1 재배선층(200) 상에 배치될 수 있다. 이미지 센서 칩(100)은 상기 렌즈를 갖는 광학 부품(130)이 상기 중앙 개구(240)를 향하고 도전성 부재들(110)이 제1 재배선층(200)과 전기적으로 연결되도록 배치될 수 있다. 예를 들면, 이미지 센서 칩(100)은 시모스(Complementary Metal Oxide Semiconductor, CMOS) 이미지 센서 칩을 포함할 수 있다.
도전성 부재들(110)는 제1 재배선층(200)과 이미지 센서 칩(100)을 전기적으로 연결할 수 있다. 도전성 부재들(110)은 상기 렌즈를 둘러싸는 주변 영역에 배치될 수 있다.
예를 들면, 도전성 부재들(110)은 도금 공정에 의해 형성될 수 있다. 이와 다르게, 도전성 부재들(110)은 스크린 프린팅법, 증착법 등에 의해 형성될 수 있다. 예를 들면, 도전성 부재들(110)는 C4 범프를 포함할 수 있다.
제1 재배선층(200) 상에 이미지 센서 칩(100)의 도전성 부재들(110)이 배치된 경우 리플로우(reflow) 공정을 통해 이미지 센서 칩(100)을 제1 재배선층(200)에 고정할 수 있다. 이미지 센서 칩(100)은 도전성 부재들(110)에 의해 제1 재배선층(200)에 접착될 수 있다.
이미지 센서 칩(100)의 상부면(122)은 제1 재배선층(200)의 상부면으로부터 제2 높이(H2)를 가지도록 형성될 수 있다. 이미지 센서 칩(100)의 제2 높이(H2)는 도전성 구조체(300)의 제1 높이(H1)보다 낮을 수 있다.
도 13을 참조하면, 제1 재배선층(200) 및 이미지 센서 칩(100) 사이에 상기 렌즈 및 상기 개구 사이의 밀폐 공간(S)을 외부와 차단하도록 도전성 부재들(110)을 둘러싸는 접착 부재(400)를 형성할 수 있다.
접착 부재(400)는 상기 렌즈 및 상기 중앙 개구(240) 사이의 밀폐 공간(S)을 외부와 차단하도록 형성될 수 있다. 접착 부재(400)는 상기 렌즈를 둘러싸는 주변 영역에 형성될 수 있다. 접착 부재(400)는 각각의 도전성 부재들(110)을 둘러싸며 구비될 수 있다. 접착 부재(400)는 도전성 부재(110)를 둘러싸는 제1 접착부 및 도전성 부재들(110) 사이의 공간을 채우며 댐 형상을 갖는 제2 접착부를 포함할 수 있다.
접착 부재(400)는 밀봉 부재(500)의 내측면으로부터 기 설정된 갭을 갖는 직사각형의 고리 형상을 가지도록 형성될 수 있다. 접착 부재(400)는 제1 폭(T1)(상기 기 설정된 갭) 및 제3 높이(H3)를 가질 수 있다. 예를 들면, 상기 제1 폭(T1)은 50㎛ 내지 200㎛의 범위 이내에 있을 수 있다. 상기 제3 높이(H3)는 15㎛ 내지 150㎛의 범위 이내에 있을 수 있다.
접착 부재(400)는 도전성 부재들(110) 사이의 틈을 보강하기 위해 채워질 수 있다. 예를 들면, 접착 부재(400)는 댐(DAM) 형상을 포함할 수 있다. 접착 부재(400)는 에폭시 레진(epoxy resin), UV레진(UV resin), 폴리우레탄 레진(polyurethane resin), 실리콘 레진(silicone resin), 실리카 필러(silica filler)를 포함할 수 있다.
도 14를 참조하면, 이미지 센서 칩(100), 제1 재배선층(200), 도전성 구조체들(300) 및 상기 접착 부재(400)를 오버 몰드(Overmold) 구조로 커버하도록 밀봉 부재(500)를 형성할 수 있다.
밀봉 부재(500)는 이미지 센서 칩(100), 제1 재배선층(200), 도전성 구조체들(300) 및 상기 접착 부재(400) 모두를 둘러 싸도록 형성될 수 있다. 밀봉 부재(500)는 이미지 센서 칩(100)의 상부면(122)을 커버하는 제1 밀봉부(502) 및 이미지 센서 칩(100)의 외측면을 커버하는 제2 밀봉부(504)를 포함할 수 있다. 밀봉 부재(500)는 접착 부재(400)에 의해 차단된 상기 렌즈 및 상기 중앙 개구(240) 사이의 밀폐 공간(S)이 유지되도록 접착 부재(400)를 둘러싸며 형성될 수 있다.
밀봉 부재(500)의 상면은 제2 재배선층(600)을 배치하기 위하여 평행하게 연마될 수 있다. 밀봉 부재(500)의 상면은 그라인딩(grinding) 공정을 통하여 연마될 수 있다. 상기 그라인딩 공정은 밀봉 부재(500)를 도전성 구조체(300)의 상면을 노출하고, 이미지 센서 칩(100)의 상면을 커버하도록 연마할 수 있다.
상기 그라인딩 공정 후에 제1 밀봉부(502)는 제2 재배선층(600) 및 이미지 센서 칩(100) 사이에서 제1 두께(L1)를 가지도록 형성될 수 있다. 예를 들면, 제1 밀봉부(502)의 제1 두께(L1)는 20㎛ 내지 200㎛의 범위 이내에 있을 수 있다.
예를 들면, 밀봉 부재(500)는 에폭시 몰딩 콤파운드(epoxy mold compound, EMC)를 포함할 수 있다.
도 15 및 도 16을 참조하면, 밀봉 부재(500) 상에 도전성 구조체들(300)과 전기적으로 연결되는 제2 재배선층(600)을 형성할 수 있다.
밀봉 부재(500) 상에 제2 본딩 패드(630)을 형성할 수 있다. 제2 본딩 패드(630)는 밀봉 부재(500)의 일부에 시드막을 형성한 후, 상기 시드막을 패터닝하고 전해 도금 공정을 수행함으로써 형성될 수 있다. 예를 들면, 상기 제2 본딩 패드는 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 백금(Pt), 또는 이들의 합금을 포함할 수 있다.
밀봉 부재(500) 상에 제2 본딩 패드(630)을 커버하는 제2 절연막(610a)을 형성한 후, 제2 절연막(610a)을 패터닝하여 제2 본딩 패드(630)를 노출시키는 제2 개구를 형성할 수 있다.
제2 절연막(610a) 상에 상기 제2 개구들을 통해 제2 본딩 패드(630)와 직접 접촉하는 제2 재배선(620)을 형성할 수 있다.
제2 절연막(610a) 상에 제2 재배선들(620)을 커버하는 제3 절연막(610b)을 형성한 후, 제3 절연막(610b)을 패터닝하여 제2 재배선들(620)을 각각 노출시키는 제3 개구들을 형성할 수 있다.
제3 절연막(610b) 상에 상기 제3 개구들을 통해 제2 재배선들(620)과 직접 접촉하는 각각 직접 접촉하는 복수 개의 제3 본딩 패드들(640)을 형성할 수 있다.
제2 재배선층(600)의 상부면 상에 제3 본딩 패드(640) 영역을 노출시키는 개구들을 갖는 포토레지스트 패턴을 형성하고, 제3 본딩 패드(640) 상에 외부 연결 부재(650)를 형성할 수 있다.
구체적으로, 상기 포토레지스트 패턴의 개구를 도전성 물질로 충진한 후, 상기 포토레지스트 패턴을 제거하고 리플로우 공정을 수행하여 외부 연결 부재(650)를 형성할 수 있다. 예를 들면, 외부 연결 부재(650)는 도금 공정에 의해 형성될 수 있다. 이와 다르게, 외부 연결 부재(650)는 스크린 프린팅법, 증착법 등에 의해 형성될 수 있다. 예를 들면, 외부 연결 부재(650)는 C4 범프를 포함할 수 있다.
도 17을 참조하면, 제1 및 제2 재배선층들(200, 600), 밀봉 부재(500) 및 상기 글래스를 소잉(sawing) 공정을 통해 절단할 수 있다. 제1 및 제2 재배선층들(200, 600), 밀봉 부재(500) 및 상기 글래스를 절단하여 도 1의 반도체 패키지(10)를 완성할 수 있다.
상술한 바와 같이, 상기 반도체 패키지의 제조 방법에 의해 제조된 반도체 패키지(10)는 도전성 부재들(110)을 통해 제1 재배선층(200)과 전기적으로 연결될 수 있고, 도전성 구조체들(300)을 통해 제2 재배선층(600)과 전기적으로 연결될 수 있다. 반도체 패키지(10)가 관통 실리콘 비아(Through Silicon Via, TSV)를 포함하지 않기 때문에, 공정에 소모되는 시간 및 비용을 감소시킬 수 있다.
또한, 접착 부재(400)가 밀봉 부재(500)보다 먼저 도전성 부재들(110)을 둘러싸도록 형성되기 때문에 밀봉 부재(500)가 이미지 센서 칩(100) 및 밀폐 공간(S) 사이로 유입되지 않고 이미지 센서 칩(100), 제1 재배선층(200), 도전성 구조체들(300) 및 접착 부재(400)를 모두 커버할 수 있도록 형성될 수 있다. 밀봉 부재(500)가 이미지 센서 칩(100)을 커버할 수 있기 때문에 이미지 센서 칩(100)에 발생할 수 있는 칩 크랙(chip crack), 배선 오염(Cu contamination)에 의한 불량 등을 방지할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 반도체 패키지 20: 투명 플레이트
30: 스페이서 층 100: 이미지 센서 칩
110: 도전성 부재 120: 실리콘 층
130: 광학 부품 140: 절연층
150: 칩패드 200: 제1 재배선층
210, 610: 절연막 220, 620: 재배선들
230: 제1 본딩 패드 240: 중앙 개구
300: 도전성 구조체 400: 접착 부재
500: 밀봉 부재 600: 제2 재배선층
610: 절연막 640: 제3 본딩 패드
650: 외부 연결 부재

Claims (10)

  1. 투명 플레이트 상에 개구를 가지며 제1 재배선들을 갖는 제1 재배선층을 형성하고;
    상기 제1 재배선층 상에 수직 방향으로 연장하며 상기 제1 재배선들과 전기적으로 연결되는 복수 개의 도전성 구조체들을 형성하고;
    렌즈 및 상기 렌즈의 주변 영역을 따라 이격 배치된 복수 개의 도전성 부재들을 갖는 이미지 센서 칩을 제공하고;
    상기 렌즈가 상기 개구를 향하고 상기 도전성 부재들이 상기 제1 재배선들과 전기적으로 연결되도록 상기 이미지 센서 칩을 상기 제1 재배선층 상에 배치하고;
    상기 제1 재배선층 및 상기 이미지 센서 칩 사이에서 상기 도전성 부재들을 둘러싸도록 상기 주변 영역을 따라 연장하는 접착 부재를 형성하고;
    상기 제1 재배선층 상에서 상기 이미지 센서 칩, 상기 도전성 구조체들 및 상기 접착 부재를 커버하도록 밀봉 부재를 형성하고; 그리고
    상기 밀봉 부재 상에 상기 도전성 구조체들과 전기적으로 연결되는 제2 재배선들을 갖는 제2 재배선층을 형성하는 것을 포함하는 반도체 패키지의 제조 방법.
  2. 제 1 항에 있어서, 상기 제2 재배선층을 형성하는 것은 상기 밀봉 부재의 상면을 그라인딩(Grinding) 공정을 통해 연마하여 상기 도전성 구조체들의 상면들을 노출시키는 것을 더 포함하는 반도체 패키지의 제조 방법.
  3. 제 1 항에 있어서, 상기 밀봉 부재는 상기 이미지 센서 칩의 상부면을 커버하는 제1 밀봉부 및 상기 이미지 센서 칩 둘레의 상기 도전성 구조체들의 측면들을 둘러싸는 제2 밀봉부를 포함하는 반도체 패키지의 제조 방법.
  4. 제 1 항에 있어서, 상기 접착 부재는 상기 도전성 부재를 둘러싸는 제1 접착부 및 상기 도전성 부재들 사이의 공간을 채우며 댐 형상을 갖는 제2 접착부를 포함하는 반도체 패키지의 제조 방법.
  5. 제 1 항에 있어서, 상기 접착 부재를 형성하는 것은 상기 접착 부재가 기 설정된 폭 및 기 설정된 높이를 갖도록 형성하고,
    상기 기 설정된 폭은 50㎛ 내지 200㎛의 범위 이내에 있고,
    상기 기 설정된 높이는 15㎛ 내지 150㎛의 범위 이내에 있는 반도체 패키지의 제조 방법.
  6. 광을 투과시키는 투명 플레이트;
    상기 투명 플레이트 상에 구비되고, 상기 광을 통과시키는 개구를 가지며 제1 재배선들을 포함하는 제1 재배선층;
    상기 광이 입사되도록 상기 개구를 향하며 구비되는 렌즈 및 상기 렌즈를 둘러싸는 주변 영역에 구비되는 복수 개의 도전성 부재들을 포함하고, 상기 도전성 부재들이 상기 제1 재배선들과 전기적으로 연결되도록 상기 제1 재배선층 상에 배치되는 이미지 센서 칩;
    상기 제1 재배선층 및 상기 이미지 센서 칩 사이에서 상기 주변 영역을 따라 연장하며 상기 렌즈 및 상기 개구 사이의 공간을 외부와 차단하도록 상기 도전성 부재들을 둘러싸는 접착 부재;
    상기 제1 재배선층 상에서 상기 이미지 센서 칩 및 상기 접착 부재를 커버하도록 구비되는 밀봉 부재;
    상기 밀봉 부재 상에 구비되며 제2 재배선들을 가는 제2 재배선층; 및
    상기 밀봉 부재를 관통하며 상기 제1 재배선들 및 상기 제2 들을 전기적으로 연결하는 복수 개의 도전성 구조체들을 포함하는 반도체 패키지.
  7. 제 6 항에 있어서, 상기 밀봉 부재는 상기 이미지 센서 칩의 상부면을 커버하는 제1 밀봉부 및 상기 이미지 센서 칩 둘레의 상기 도전성 구조체들의 측면들을 둘러싸는 제2 밀봉부를 포함하는 반도체 패키지.
  8. 제 6 항에 있어서, 상기 접착 부재는 상기 도전성 부재를 둘러싸는 제1 접착부 및 상기 도전성 부재들 사이의 공간을 채우며 댐 형상을 갖는 제2 접착부를 포함하는 반도체 패키지.
  9. 제 6 항에 있어서, 상기 접착 부재는 기 설정된 폭 및 기 설정된 높이를 갖고,
    상기 기 설정된 폭은 50㎛ 내지 200㎛의 범위 이내에 있고,
    상기 기 설정된 높이는 15㎛ 내지 150㎛의 범위 이내에 있는 반도체 패키지.
  10. 제 6 항에 있어서, 상기 투명 플레이트 상의 상기 중앙 개구 및 상기 렌즈 사이 공간은 상기 접착 부재에 의해 밀폐되는 반도체 패키지.
KR1020220102494A 2022-08-17 2022-08-17 반도체 패키지 및 반도체 패키지의 제조 방법 KR20240025085A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220102494A KR20240025085A (ko) 2022-08-17 2022-08-17 반도체 패키지 및 반도체 패키지의 제조 방법
US18/195,618 US20240063236A1 (en) 2022-08-17 2023-05-10 Semiconductor package and method of manufacturing the semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220102494A KR20240025085A (ko) 2022-08-17 2022-08-17 반도체 패키지 및 반도체 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20240025085A true KR20240025085A (ko) 2024-02-27

Family

ID=89906114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220102494A KR20240025085A (ko) 2022-08-17 2022-08-17 반도체 패키지 및 반도체 패키지의 제조 방법

Country Status (2)

Country Link
US (1) US20240063236A1 (ko)
KR (1) KR20240025085A (ko)

Also Published As

Publication number Publication date
US20240063236A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
CN110491859B (zh) 晶片封装体及其制造方法
US10515942B2 (en) Semiconductor device and method of manufacturing
US9502455B2 (en) Optical apparatus having resin encased stacked optical and semiconductor devices
US7834926B2 (en) Semiconductor image sensing element and fabrication method therefor, and semiconductor image sensing device and fabrication method therefor
KR100616670B1 (ko) 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법
US7663213B2 (en) Wafer level chip size packaged chip device with a double-layer lead structure and method of fabricating the same
KR102086265B1 (ko) 반도체 장치, 제조 방법 및 전자 장치
TWI582916B (zh) 多晶片封裝結構、晶圓級晶片封裝結構及其製程
US10490595B2 (en) Image sensor chip scale packages and related methods
TW201810728A (zh) 半導體裝置及其製造方法
US11201182B2 (en) Embedded image sensor semiconductor packages and related methods
KR20080084759A (ko) 빌드인 패키지 캐비티를 갖는 이미지 센서 모듈 및 그 방법
JP2008235869A (ja) イメージセンサモジュール構造および半導体デバイスパッケージの形成方法
US11810849B2 (en) Connection structure and method of forming the same
TW200826271A (en) Imagine sensor package and forming method of the same
CN112447782A (zh) 半导体封装
KR20160090972A (ko) 이미지 센서 패키지 및 제조 방법
TWI478304B (zh) 封裝基板及其製法
WO2018121288A1 (zh) 双影像传感器封装模组及其形成方法
KR20240025085A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN115000104A (zh) 可透光的芯片封装结构及制作方法
KR100673354B1 (ko) 반도체 촬상소자 패키지 및 그 제조방법
US20220384505A1 (en) Semiconductor Device and Method of Forming an Optical Semiconductor Package with a Shield Structure
US20240213192A1 (en) Semiconductor package and method of manufacturing the semiconductor package
US20210167112A1 (en) Fanout wafer level package for optical devices and related methods