KR20240016887A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20240016887A
KR20240016887A KR1020230092182A KR20230092182A KR20240016887A KR 20240016887 A KR20240016887 A KR 20240016887A KR 1020230092182 A KR1020230092182 A KR 1020230092182A KR 20230092182 A KR20230092182 A KR 20230092182A KR 20240016887 A KR20240016887 A KR 20240016887A
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
insulating layer
transistor
liquid crystal
Prior art date
Application number
KR1020230092182A
Other languages
English (en)
Inventor
코지 쿠스노키
스스무 카와시마
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20240016887A publication Critical patent/KR20240016887A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 개구율이 높은 액정 표시 장치를 제공한다. 고정세의 액정 표시 장치를 제공한다.
표시 장치는 트랜지스터, 액정 소자, 및 제 1 절연층을 포함한다. 트랜지스터는 반도체층, 게이트 절연층, 게이트 전극, 제 1 도전층, 및 제 2 도전층을 포함한다. 제 1 절연층은 제 1 도전층 위에 위치하는 제 1 측면을 포함한다. 반도체층은 제 1 도전층의 상면 및 제 1 측면과 접촉하고, 게이트 절연층은 반도체층을 개재(介在)하여 제 1 측면과 대향하고, 게이트 전극은 반도체층 및 게이트 절연층을 개재하여 제 1 측면과 대향한다. 제 2 도전층은 제 1 절연층 위에 위치하고, 또한 반도체층과 접촉한다. 액정 소자는 제 2 도전층과, 제 3 도전층과, 액정을 포함한다. 제 3 도전층은 제 1 절연층 위에 위치하고, 또한 평면에서 보았을 때 제 2 도전층과 중첩된다. 반도체층은 산화물 반도체막을 포함하고, 제 2 도전층은 산화물 도전막을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 일 형태는 반도체 장치에 관한 것이다. 본 발명의 일 형태는 트랜지스터에 관한 것이다. 본 발명의 일 형태는 트랜지스터를 갖는 표시 장치에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에 개시(開示)되는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다. 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다.
표시 장치의 하나로서 액정 소자를 표시 소자로서 사용한 액정 표시 장치가 있다. 예를 들어 화소 전극을 매트릭스상으로 배치하고 화소 전극 각각과 스위칭 소자를 접속한 액티브 매트릭스형 액정 표시 장치는 스마트폰, 태블릿 단말기, 모니터 장치, 텔레비전 장치, 디지털 사이니지 등 다양한 기기에 사용되고 있다.
액정 표시 장치는 크게 나누어 투과형과 반사형의 2종류의 타입이 알려져 있다. 액정 표시 장치는 화소에서의 유효 발광 면적비(개구율이라고도 함)가 클수록, 밝은 표시가 가능하고, 소비 전력의 삭감으로도 이어지기 때문에, 개구율의 향상이 요구되고 있다.
예를 들어 화소 전극 각각과 접속되는 스위칭 소자로서, 금속 산화물을 채널 형성 영역으로 하는 트랜지스터를 사용하는 액티브 매트릭스형 액정 표시 장치가 알려져 있다. 특허문헌 1에는 금속 산화물을 채널 형성 영역에 사용한 트랜지스터를 적용하여 개구율이 높아진 액정 표시 장치가 개시되어 있다.
일본 공개특허공보 특개2018-189938호
본 발명의 일 형태는 개구율이 높은 액정 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 고정세(高精細)의 액정 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 소비 전력이 낮은 액정 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 고속 구동이 가능한 액정 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 표시 품위가 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또한 본 발명의 일 형태는 미세화가 가능한 트랜지스터를 제공하는 것을 과제 중 하나로 한다. 또는 전기 특성이 양호한 트랜지스터를 제공하는 것을 과제 중 하나로 한다. 또는 채널 길이가 짧은 트랜지스터를 제공하는 것을 과제 중 하나로 한다. 또는 점유 면적이 작은 트랜지스터를 제공하는 것을 과제 중 하나로 한다.
본 발명의 일 형태는 신규 구성을 갖는 트랜지스터, 표시 장치, 전자 기기 등을 제공하는 것을 과제 중 하나로 한다. 또는 신뢰성이 높은 트랜지스터, 표시 장치, 전자 기기 등을 제공하는 것을 과제 중 하나로 한다. 또는 선행 기술의 문제점들 중 적어도 하나를 적어도 경감하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 이외의 과제는 명세서, 도면, 청구항 등의 기재로부터 추출할 수 있다.
본 발명의 일 형태는 트랜지스터, 액정 소자, 및 제 1 절연층을 포함하는 표시 장치이다. 트랜지스터는 반도체층, 게이트 절연층, 게이트 전극, 제 1 도전층, 및 제 2 도전층을 포함한다. 제 1 절연층은 제 1 측면을 포함한다. 제 1 측면은 제 1 도전층 위에 위치한다. 반도체층은 제 1 도전층의 상면 및 제 1 측면과 접촉한다. 게이트 절연층은 반도체층을 개재(介在)하여 제 1 측면과 대향하는 부분을 포함한다. 게이트 전극은 반도체층 및 게이트 절연층을 개재하여 제 1 측면과 대향하는 부분을 포함한다. 제 2 도전층은 제 1 절연층 위에 위치하고, 또한 반도체층과 접촉한다. 액정 소자는 제 2 도전층과, 제 3 도전층과, 액정을 포함한다. 제 3 도전층은 제 1 절연층 위에 위치하고, 또한 평면에서 보았을 때 제 2 도전층과 중첩되는 부분을 포함한다. 반도체층은 산화물 반도체막을 포함하고, 제 2 도전층은 산화물 도전막을 포함한다.
본 발명의 다른 일 형태는 트랜지스터, 액정 소자, 및 제 1 절연층을 포함하는 표시 장치이다. 트랜지스터는 반도체층, 게이트 절연층, 게이트 전극, 제 1 도전층, 및 제 2 도전층을 포함한다. 제 1 절연층은 개구 및 개구에 위치하는 제 1 측면을 포함한다. 반도체층은 제 1 도전층의 상면 및 제 1 측면과 접촉한다. 게이트 절연층은 반도체층을 개재하여 제 1 측면과 대향하는 부분을 포함한다. 게이트 전극은 반도체층 및 게이트 절연층을 개재하여 제 1 측면과 대향하는 부분을 포함한다. 제 2 도전층은 제 1 절연층 위에 위치하고, 또한 반도체층과 접촉한다. 액정 소자는 제 2 도전층과, 제 3 도전층과, 액정을 포함한다. 제 3 도전층은 제 1 절연층 위에 위치하고, 또한 평면에서 보았을 때 제 2 도전층과 중첩되는 부분을 포함한다. 반도체층은 산화물 반도체막을 포함하고, 제 2 도전층은 산화물 도전막을 포함한다.
또한 상술한 어느 형태에 있어서, 제 3 도전층은 제 2 도전층 위에 위치하고, 또한 산화물 도전막을 포함하는 것이 바람직하다. 또한 게이트 절연층은 제 3 도전층과 제 2 도전층 사이에 위치하는 부분을 포함하는 것이 바람직하다.
또한 상기에 있어서, 제 3 도전층은 게이트 절연층의 상면과 접촉하여 제공되는 것이 바람직하다.
또는 상기에 있어서, 게이트 전극 위에 제 2 절연층을 포함하는 것이 바람직하다. 이때 제 3 도전층은 게이트 절연층 및 제 2 절연층을 개재하여 제 2 도전층과 중첩되는 부분을 포함하는 것이 바람직하다.
또한 상기에 있어서, 제 3 도전층은 제 2 절연층을 개재하여 게이트 전극과 중첩되는 부분을 포함하는 것이 바람직하다.
또한 상기에 있어서, 제 3 도전층 위에 제 3 절연층을 포함하는 것이 바람직하다. 이때 제 2 도전층은 제 3 절연층을 개재하여 제 3 도전층과 중첩되는 부분을 포함하는 것이 바람직하다.
본 발명의 일 형태에 의하여 개구율이 높은 액정 표시 장치를 제공할 수 있다. 또는 고정세의 액정 표시 장치를 제공할 수 있다. 또는 소비 전력이 낮은 액정 표시 장치를 제공할 수 있다. 또는 고속 구동이 가능한 액정 표시 장치를 제공할 수 있다. 또는 표시 품위가 높은 표시 장치를 제공할 수 있다.
본 발명의 일 형태에 의하여 미세화가 가능한 트랜지스터를 제공할 수 있다. 또는 전기 특성이 양호한 트랜지스터를 제공할 수 있다. 또는 채널 길이가 짧은 트랜지스터를 제공할 수 있다. 또는 점유 면적이 작은 트랜지스터를 제공할 수 있다.
본 발명의 일 형태에 의하여 신규 구성을 갖는 트랜지스터, 표시 장치, 전자 기기 등을 제공할 수 있다. 또는 신뢰성이 높은 트랜지스터, 표시 장치, 전자 기기 등을 제공할 수 있다. 또는 선행 기술의 문제점들 중 적어도 하나를 적어도 경감할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 또한 이들 이외의 효과는 명세서, 도면, 청구항 등의 기재로부터 추출할 수 있다.
도 1의 (A) 및 (B)는 표시 장치의 구성예를 도시한 도면이다.
도 2는 표시 장치의 구성예를 도시한 도면이다.
도 3의 (A) 및 (B)는 표시 장치의 구성예를 도시한 도면이다.
도 4의 (A) 및 (B)는 표시 장치의 구성예를 도시한 도면이다.
도 5의 (A) 및 (B)는 표시 장치의 구성예를 도시한 도면이다.
도 6의 (A) 및 (B)는 표시 장치의 구성예를 도시한 도면이다.
도 7의 (A) 및 (B)는 표시 장치의 구성예를 도시한 도면이다.
도 8의 (A) 및 (B)는 표시 장치의 구성예를 도시한 도면이다.
도 9의 (A) 및 (B)는 표시 장치의 구성예를 도시한 도면이다.
도 10은 표시 장치의 구성예를 도시한 도면이다.
도 11은 표시 장치의 구성예를 도시한 도면이다.
도 12는 표시 장치의 구성예를 도시한 도면이다.
도 13은 표시 장치의 구성예를 도시한 도면이다.
도 14는 표시 장치의 구성예를 도시한 도면이다.
도 15의 (A)는 표시 장치의 블록도이다. 도 15의 (B), (C)는 표시 장치의 회로도이다.
도 16의 (A), (C), (D)는 표시 장치의 회로도이다. 도 16의 (B)는 타이밍 차트이다.
도 17은 터치 패널 모듈의 블록도이다.
도 18의 (A) 내지 (C)는 터치 패널 모듈의 구성예를 도시한 도면이다.
도 19의 (A) 내지 (F)는 전자 기기의 구성예를 도시한 도면이다.
이하에서, 실시형태에 대하여 도면을 참조하면서 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 쉽게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 이하에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 이의 반복적인 설명은 생략한다. 또한 같은 기능을 갖는 부분을 가리키는 경우에는 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 본 명세서에서 설명하는 각 도면에서 각 구성 요소의 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 반드시 그 스케일에 한정되는 것은 아니다.
또한 본 명세서 등에서의 '제 1', '제 2' 등의 서수사는 구성 요소의 혼동을 피하기 위하여 붙이는 것이며, 수적으로 한정하는 것은 아니다.
또한 본 명세서 등에 있어서 '전기적으로 접속'에는 '어떠한 전기적 작용을 갖는 것'을 통하여 접속되어 있는 경우가 포함된다. 여기서 '어떠한 전기적 작용을 갖는 것'은 접속 대상 간에서의 전기 신호의 주고받음을 가능하게 하는 것이면 특별히 제한을 받지 않는다. 예를 들어 '어떠한 전기적 작용을 갖는 것'에는 전극 또는 배선을 비롯하여 트랜지스터 등의 스위칭 소자, 저항 소자, 코일, 용량 소자, 이 이외의 각종 기능을 갖는 소자 등이 포함된다.
또한 본 명세서 등에 있어서 '상면 형상이 실질적으로 일치'란, 적층된 층과 층 사이에서 적어도 윤곽의 일부가 중첩되는 것을 말한다. 예를 들어 위층과 아래층이 동일한 마스크 패턴 또는 일부가 동일한 마스크 패턴을 사용하여 가공된 경우를 그 범주에 포함한다. 다만 엄밀하게 말하면 윤곽이 중첩되지 않고 위층이 아래층의 내측에 위치하거나 위층이 아래층의 외측에 위치하는 경우도 있고, 이 경우도 '상면 형상이 실질적으로 일치'라고 한다.
또한 본 명세서 등에 있어서, 어떤 구성 요소의 상면 형상이란 평면에서 보았을 때의 상기 구성 요소의 윤곽 형상을 말한다. 또한 평면에서 보다란 상기 구성 요소의 피형성면 또는 상기 구성 요소가 형성되는 지지체(예를 들어 기판)의 표면의 법선 방향에서 보는 경우를 말한다.
또한 이하에서 '위', '아래' 등의 방향을 나타내는 표현은 기본적으로 도면의 방향에 맞추어 사용하는 것으로 한다. 그러나 설명을 쉽게 하는 등의 목적으로 명세서 중의 '위' 또는 '아래'가 의미하는 방향이 도면과 일치하지 않는 경우가 있다. 일례로서는, 적층체 등의 적층 순서(또는 형성 순서) 등을 설명하는 경우에, 도면에서 상기 적층체가 제공되는 측의 면(피형성면, 지지면, 접착면, 평탄면 등)이 상기 적층체보다 위쪽에 위치하여도, 그 방향을 아래, 이와 반대의 방향을 위 등이라고 표현하는 경우가 있다.
또한 본 명세서 등에 있어서, '막'이라는 용어와 '층'이라는 용어를 서로 바꿀 수 있다. 예를 들어 '도전층' 또는 '절연층'이라는 용어는 '도전막' 또는 '절연막'이라는 용어로 상호적으로 교환할 수 있는 경우가 있다.
본 명세서 등에 있어서, 표시 장치의 일 형태인 표시 패널은 표시면에 화상 등을 표시(출력)하는 기능을 갖는 것이다. 따라서 표시 패널은 출력 장치의 일 형태이다.
또한 본 명세서 등에 있어서, 표시 패널의 기판에 예를 들어 FPC(Flexible Printed Circuit) 또는 TCP(Tape Carrier Package) 등의 커넥터가 장착된 것, 또는 기판에 COG(Chip On Glass) 방식 등에 의하여 IC가 실장된 것을 표시 패널 모듈, 표시 모듈, 또는 단순히 표시 패널 등이라고 부르는 경우가 있다.
또한 본 명세서 등에 있어서, 표시 장치의 일 형태인 터치 패널은 표시면에 화상 등을 표시하는 기능과, 표시면에 손가락 또는 스타일러스 등의 피검지체가 접촉되거나, 가압하거나, 또는 근접되는 것 등을 검출하는 터치 센서로서의 기능을 갖는다. 따라서 터치 패널은 입출력 장치의 일 형태이다.
터치 패널은 예를 들어 터치 센서를 갖는 표시 패널(또는 표시 장치), 터치 센서 기능을 갖는 표시 패널(또는 표시 장치)이라고 부를 수도 있다. 터치 패널은 표시 패널과 터치 센서 패널을 갖는 구성으로 할 수도 있다. 또는 표시 패널의 내부 또는 표면에 터치 센서로서의 기능을 갖는 구성으로 할 수도 있다.
또한 본 명세서 등에 있어서, 터치 패널의 기판에, 커넥터 또는 IC가 실장된 것을 터치 패널 모듈, 표시 모듈, 또는 단순히 터치 패널 등이라고 부르는 경우가 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 트랜지스터 및 그 트랜지스터를 적용한 표시 장치에 대하여 설명한다.
본 발명의 일 형태의 트랜지스터는 반도체층, 게이트 절연층, 게이트 전극, 제 1 전극, 및 제 2 전극을 갖는다. 제 1 전극은 소스 전극 및 드레인 전극 중 한쪽으로서 기능하고, 제 2 전극은 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다.
제 2 전극은 제 1 전극보다 위쪽에 제공된다. 제 1 전극과 제 2 전극 사이에는 스페이서로서 기능하는 절연층이 제공된다. 스페이서에는 제 1 전극에 도달하는 개구가 제공되어 있고, 반도체층은 제 1 전극, 제 2 전극, 및 개구에서의 절연층의 측벽(측면이라고도 함)과 접촉하여 제공되어 있다. 그리고 반도체층을 덮어 게이트 절연층과 게이트 전극이 제공되어 있다.
여기서 제 1 전극 및 제 2 전극은 각각 반도체층과는 별도로 제공되어도 좋고, 반도체층의 일부가 제 1 전극 또는 제 2 전극으로서 기능하여도 좋다.
상기 구성을 갖는 트랜지스터에서는 소스 전극과 드레인 전극이 상이한 높이에 위치하기 때문에, 반도체층에서는 높이 방향으로 전류가 흐른다. 즉 채널 길이 방향은 높이 방향(수직 방향)의 성분을 갖는다고 할 수 있기 때문에, 본 발명의 일 형태의 트랜지스터는 VFET(Vertical Field Effect Transistor), 수직형 트랜지스터, 수직형 채널 트랜지스터 등이라고 부를 수도 있다.
상기 트랜지스터에서는 소스 전극, 반도체층, 및 드레인 전극을 각각 중첩하여 제공할 수 있기 때문에, 반도체층을 평면 위에 배치한, 소위 플레이너형 트랜지스터(수평형 트랜지스터, LFET(Lateral FET) 등이라고 부를 수도 있음)보다 점유 면적을 대폭으로 축소할 수 있다.
또한 상기 트랜지스터의 채널 길이는 절연층의 두께에 의하여 정밀하게 제어할 수 있기 때문에, 플레이너형 트랜지스터보다 채널 길이의 편차를 매우 작게 할 수 있다. 또한 절연층을 얇게 함으로써, 채널 길이가 매우 짧은 트랜지스터를 제작할 수도 있다. 예를 들어 채널 길이가 2μm 이하, 1μm 이하, 500nm 이하, 300nm 이하, 200nm 이하, 100nm 이하, 50nm 이하, 30nm 이하, 또는 20nm 이하이고 5nm 이상, 7nm 이상, 또는 10nm 이상인 트랜지스터를 제작할 수 있다. 그러므로 종래의 플랫 패널 디스플레이의 양산용 노광 장치(예를 들어 최소 선폭 2μm 또는 1.5μm 정도)로는 실현하지 못한 채널 길이가 매우 짧은 트랜지스터를 실현할 수 있다. 또한 최첨단의 LSI 기술에서 사용되는 매우 비싼 노광 장치를 사용하지 않고 채널 길이가 10nm 미만인 트랜지스터를 실현할 수도 있다.
반도체층에는 특히 반도체 특성을 갖는 금속 산화물(산화물 반도체라고도 함)막을 사용하면, 높은 성능과 높은 생산성을 양립할 수 있기 때문에 바람직하다. 특히 결정성을 갖는 산화물 반도체막을 사용함으로써, 높은 신뢰성을 부여할 수 있기 때문에 더 바람직하다.
상술한 수직형 트랜지스터를 액정 표시 장치에 적용함으로써, 종래의 수평형 트랜지스터를 적용한 액정 표시 장치보다 대폭으로 개구율을 높일 수 있다. 이로써 소비 전력이 낮은 표시 장치, 최대 휘도가 높아진 표시 장치, 시야각 특성이 양호한 표시 장치, 신뢰성이 높은 표시 장치 등을 실현할 수 있다.
트랜지스터의 제 2 전극으로서 산화물 도전막을 사용하는 것이 바람직하다. 이로써 반도체층에 산화물 반도체막을 사용한 경우에 반도체층과 제 2 전극의 접촉 저항을 저감할 수 있다. 이때 제 2 전극에는 투광성을 갖는 산화물 도전막을 사용하고, 액정 소자의 화소 전극을 겸하는 구성으로 하는 것이 바람직하다.
그리고 수평형 트랜지스터를 사용한 경우에는 트랜지스터의 소스 전극 또는 드레인 전극과 화소 전극을 접속하기 위한 콘택트 홀을 제공할 필요가 있다. 또한 트랜지스터의 구성에 따라서는 소스 전극 또는 드레인 전극과 반도체층을 접속하기 위해서도 콘택트 홀이 사용된다. 이들 콘택트 홀에 기인한 요철 형상에 의하여 콘택트 홀 및 그 근방의 영역에서는 액정의 배향이 흐트러지기 때문에 표시에 사용할 수 없고, 이것이 개구율을 높일 수 없는 요인 중 하나이었다.
한편으로 본 발명의 일 형태에서는 트랜지스터의 제 2 전극이 화소 전극을 겸하기 때문에 콘택트 홀이 불필요해져, 개구율을 높일 수 있다. 또한 트랜지스터의 반도체층과 제 2 전극 사이에는 층간 절연층이 불필요하기 때문에, 콘택트 홀을 개재하지 않고 반도체층과 제 2 전극이 접촉하는 구성을 실현할 수 있어, 개구율을 더 높일 수 있다.
액정 소자로서는 다양한 구성의 소자를 사용할 수 있다. 대표적으로는 VA(Vertical Alignment) 모드, FFS(Fringe Field Switching) 모드, 또는 IPS(In-Plane-Switching) 모드 등이 적용된 투과형 액정 소자를 사용할 수 있다. 또한 액정 소자로서는 투과형뿐만 아니라, 반사형 또는 반투과형 액정 소자를 사용하여도 좋다.
이하에서는 더 구체적인 예에 대하여 도면을 참조하여 설명한다.
[구성예]
도 1의 (A)는 표시 장치의 화소의 일부의 상면 개략도이다. 또한 도 1의 (B)는 도 1의 (A)에서의 일점쇄선 A1-A2에 대응하는 단면 개략도이다. 또한 상면 개략도에서는 도면의 이해를 돕기 위하여 일부의 구성 요소(예를 들어 절연층 등)를 명시하지 않았다. 또한 상면 개략도에서는 적층 구조의 이해를 돕기 위하여 일부의 막을 잘라 나타내었다.
본 발명의 일 형태의 표시 장치는 기판(11)과 기판(12) 사이에 트랜지스터(10)와 액정 소자(30)를 갖는 액정 표시 장치이다.
도 1의 (A)에 도시된 바와 같이 트랜지스터(10)는 도전층(23)과 도전층(24)의 교차부에 제공되어 있다. 도전층(23)은 주사선으로서 기능하고, 그 일부는 트랜지스터(10)의 게이트 전극으로서 기능한다. 도전층(24)은 신호선으로서 기능하고, 그 일부는 트랜지스터(10)의 소스 전극 및 드레인 전극 중 한쪽으로서 기능한다.
또한 액정 소자(30)는 화소 전극으로서 기능하는 도전층(31), 공통 전극으로서 기능하는 도전층(32), 및 액정(33)을 갖는다. 도전층(31)의 일부는 반도체층(21)과 접촉하고, 트랜지스터(10)의 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다. 도전층(32)은 도전층(31)과 액정(33) 사이에 제공된다. 도 1의 (A)에 도시된 바와 같이 도전층(32)에는 도전층(31)과 중첩되는 슬릿이 제공되어 있다. 도 1의 (A)에 도시된 액정 소자(30)는 FFS 모드가 적용된 액정 소자이다.
트랜지스터(10)는 기판(11) 위에 제공되고, 반도체층(21), 절연층(22), 도전층(23), 도전층(24), 및 도전층(31)을 갖는다.
도 1의 (B)에 도시된 바와 같이, 기판(11) 위에 도전층(24)이 제공되고, 도전층(24)을 덮어 절연층(29a), 절연층(28), 및 절연층(29b)이 이 순서대로 제공되어 있다. 또한 절연층(29b) 위에 도전층(31)이 제공되어 있다. 또한 도전층(31), 절연층(29b), 절연층(28), 및 절연층(29a)에는 도전층(24)에 도달하는 개구(20)가 제공되어 있다. 예를 들어 개구(20)에서의 도전층(31), 절연층(29b), 절연층(28), 및 절연층(29a)의 측벽(측면)은 도전층(24)과 중첩되어 있다고 할 수도 있다.
반도체층(21)은 개구(20)의 바닥에 위치하는 도전층(24)의 상면, 개구(20)에서의 절연층(29a)의 측면, 절연층(28)의 측면, 절연층(29b)의 측면, 및 도전층(31)의 측면, 그리고 도전층(31)의 상면과 접촉한다. 반도체층(21)에서 도전층(31)과 접촉하는 부분은 소스 영역 및 드레인 영역 중 한쪽으로서 기능하고, 도전층(24)과 접촉하는 부분은 소스 영역 및 드레인 영역 중 다른 쪽으로서 기능하고, 이들 사이의 영역(특히 절연층(28)과 접촉하는 영역)은 채널이 형성되는 영역(채널 형성 영역)으로서 기능한다. 반도체층(21)에서 절연층(29a)과 접촉하는 영역 및 절연층(29b)과 접촉하는 영역은 채널 형성 영역보다 캐리어 농도가 높고 저항이 낮은 것이 바람직하다.
절연층(29b), 도전층(31), 및 반도체층(21)을 덮어 게이트 절연층으로서 기능하는 절연층(22)이 제공되어 있다. 또한 절연층(22)을 덮어 게이트 전극으로서 기능하는 도전층(23)이 제공되어 있다.
상술한 바와 같이, 반도체층(21)은 절연층(28)의 측면과 접촉하고 채널 형성 영역으로서 기능하는 부분을 갖는다. 개구(20)에서 절연층(22)은 반도체층(21)을 개재하여 절연층(28)의 측면과 대향하는 부분을 갖는다. 또한 도전층(23)은 반도체층(21) 및 절연층(22)을 개재하여 절연층(28)의 측면과 대향하는 부분을 갖는다. 반도체층(21)과 절연층(22)의 계면 및 절연층(22)과 도전층(23)의 계면은 절연층(28)의 측면에 대하여 평행한 부분을 갖는다.
절연층(22) 및 도전층(23)을 덮어 보호층으로서 기능하는 절연층(25)이 제공되어 있다. 또한 절연층(25) 위에는 공통 전극으로서 기능하는 도전층(32)과, 스페이서로서 기능하는 절연층(46)이 제공되어 있다.
절연층(46)은 기판(11)과 기판(12) 사이의 거리를 제어하여 액정(33)의 두께를 제어하는 기능을 갖는다. 또한 절연층(46)은 개구(20)에 기인하는 절연층(25)의 상면의 움푹한 부분을 매립하도록 제공하는 것이 바람직하다. 절연층(46)을 트랜지스터(10)와 중첩시켜 제공함으로써, 절연층(46)을 제공하는 것으로 인한 개구율의 저하를 방지할 수 있다.
또한 여기서는 절연층(46)을 기판(11) 측에 제공하는 구성으로 하였지만, 기판(12) 측에 제공하여도 좋다.
공통 전극으로서 기능하는 도전층(32)은 절연층(25) 및 절연층(22)을 개재하여 도전층(31)과 중첩되는 부분을 갖는다. 도전층(32), 절연층(25), 절연층(22), 및 도전층(31)이 적층되는 부분은 화소의 유지 용량으로서 기능한다. 이때 도전층(32)과 도전층(31)은 용량 소자의 한 쌍의 전극으로서 기능하고, 절연층(25) 및 절연층(22)은 용량 소자의 유전체로서 기능한다.
도전층(32)에서는 도전층(31)과 중첩되는 영역의 일부와, 개구(20)와 중첩되는 영역에 각각 개구가 제공되어 있다. 또한 도전층(32), 절연층(46), 및 절연층(25)을 덮어 배향막(41)이 제공되어 있다.
본 발명의 일 형태에서는 트랜지스터(10)의 소스 전극 및 드레인 전극 중 한쪽(구체적으로는 위쪽에 위치하는 전극)이 액정 소자(30)의 화소 전극을 겸하는 구성을 갖는다. 이러한 구성으로 함으로써, 이들을 따로따로 형성하는 경우보다 제작 공적을 대폭으로 간략화할 수 있어, 제작 비용을 절감할 수 있다. 또한 필요한 층간 절연막의 개수도 삭감할 수 있기 때문에, 백라이트로부터의 광의 산란을 경감할 수 있어, 전력 효율이 높아지므로 소비 전력을 삭감할 수 있다.
여기서 액정 소자(30)의 화소 전극의 투광성이 높은 것이 요구된다. 또한 트랜지스터(10)의 구성에서 상기 화소 전극은 산화물 반도체를 포함하는 반도체층(21)과 양호하게 전기적으로 접속할 수 있는 것이 요구된다. 따라서 도전층(31)에 투광성을 갖는 도전성 금속 산화물막을 사용함으로써, 높은 투광성을 실현할 수 있을 뿐만 아니라, 산화물 반도체와 양호하게 전기적으로 접속할 수 있게 된다. 그러므로 도전층(31)에 투광성을 갖는 도전성 금속 산화물막을 사용함으로써, 트랜지스터(10)의 소스 전극 및 드레인 전극 중 한쪽으로서의 기능과 화소 전극으로서의 기능의 양쪽을 겸할 수 있게 된다.
기판(12)에서의 기판(11) 측의 면에는 착색층(43), 차광층(44), 절연층(45), 및 배향막(42)이 제공되어 있다. 배향막(42)은 절연층(46)과 중첩되는 부분에서 배향막(41)과 접촉하는 부분을 가져도 좋다. 또한 배향막(41) 및 배향막(42) 중 어느 한쪽 또는 양쪽은 불필요하면 제공하지 않아도 된다.
차광층(44)이 제공되는 부분이 비발광 영역이 된다. 본 발명의 일 형태에서는 트랜지스터(10), 도전층(23), 및 도전층(24)을 덮도록 차광층(44)을 제공할 수 있다. 본 발명의 일 형태에서는 화소 전극과 트랜지스터를 접속하는 콘택트 홀이 없기 때문에, 차광층(44)을 제공하는 비발광 영역의 면적을 종래의 화소보다 대폭으로 축소할 수 있다.
착색층(43)은 컬러 필터라고도 부를 수 있고, 백라이트 등의 광원으로부터의 광을 특정의 색을 나타내는 광으로 변환한다. 예를 들어 착색층으로서 화소(부화소)마다 적색, 녹색, 청색에 대응한 착색층(43)을 적용함으로써, 풀 컬러의 표시를 수행할 수 있다. 또한 이들 3색에 더하여 황색, 백색 등의 색에 대응한 화소(부화소)를 제공하면, 소비 전력을 저감할 수 있기 때문에 바람직하다.
또한 광원으로서 청색광 또는 자색광을 사용하고, 상기 청색광 또는 자색광을 다른 색(예를 들어 적색, 녹색 등)으로 변환하는, 색 변환 재료를 착색층(43)에 적용하는 구성으로 하여도 좋다. 색 변환 재료로서는 형광 재료, 인광 재료, 또는 퀀텀닷(quantum dot) 등을 들 수 있고, 착색층(43)으로서 이들이 분산된 수지 재료 등을 사용할 수 있다. 또한 이때 색 변환 재료를 투과한 광을 흡수하도록, 착색층(43)을 백라이트 측으로부터 색 변환 재료와 컬러 필터를 이 순서대로 적층한 구조로 하는 것이 바람직하다.
절연층(45)은 착색층(43) 등에 포함되는 성분이 액정(33)으로 확산되는 것을 방지하는 오버코트로서 기능한다. 또한 절연층(45)은 평탄화막으로서 기능한다. 절연층(45)은 투광성을 갖는 유기 수지를 사용하여 형성할 수 있다.
기판(11)과 기판(12)은 표시부보다 외측에 제공되는 접착층(도시하지 않았음)에 의하여 접합되어 있다. 기판(11)과 기판(12)의 거리는 스페이서로서 기능하는 절연층(46)에 의하여 제어된다.
여기서는 액정 소자(30)로서 화소 전극과 공통 전극을 기판(11) 측에 배치하고, 액정(33)에 대하여 두께 방향에 수직인 방향으로 전계를 가하는 방식을 나타낸다. 또한 전극의 배치 방법으로서는 이에 한정되지 않고, 액정(33)에 대하여 두께 방향에 평행한 방향으로 전계를 가하는 방식을 적용하여도 좋다.
표시 장치는 노멀리 블랙형 액정 표시 장치, 예를 들어 수직 배향(VA) 모드를 채용한 투과형 액정 표시 장치로 할 수 있다. 수직 배향 모드로서는 MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV(Advanced Super View) 모드 등을 사용할 수 있다.
또한 액정 소자(30)에는, 다양한 모드가 적용된 액정 소자를 사용할 수 있다. 예를 들어 VA 모드, FFS 모드 이외에, TN(Twisted Nematic) 모드, IPS 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, ECB(Electrically Controlled Birefringence) 모드, 게스트 호스트 모드 등이 적용된 액정 소자를 사용할 수 있다.
여기서 액정 표시 장치는 편광과 액정의 광학적 변조 작용을 이용하여 광의 투과 또는 비투과를 제어하는 표시 장치이다. 액정의 광학적 변조 작용은 액정에 가해지는 전계(가로 방향의 전계, 세로 방향의 전계, 또는 비스듬한 방향의 전계를 포함함)에 의하여 제어된다. 액정 소자에 사용할 수 있는 액정으로서는, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정(PDLC: Polymer Dispersed Liquid Crystal), 고분자 네트워크형 액정(PNLC: Polymer Network Liquid Crystal), 강유전성 액정, 반강유전성 액정 등을 사용할 수 있다. 이들 액정 재료는 조건에 따라 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 등방상 등을 나타낸다. 또한 액정 재료로서는, 포지티브형 액정 또는 네거티브형 액정 중 어느 것을 사용하여도 좋고, 적용하는 모드 또는 설계에 따라 최적의 액정 재료를 사용하면 좋다.
도 1의 (B)에는 도시하지 않았지만, 투과형 액정의 경우, 기판(11)에서의 외측의 면 및 기판(12)에서의 외측의 면에 각각 편광판을 제공하는 구성으로 한다. 또한 기판(11)보다 외측에 백라이트를 제공한다. 이 경우 기판(12) 측이 표시면 측이 된다.
반도체층(21)은 금속 산화물(산화물 반도체)을 갖는 것이 바람직하다.
반도체층(21)에 사용할 수 있는 금속 산화물로서는 예를 들어 In 산화물, Ga 산화물, 및 Zn 산화물이 있다. 금속 산화물은 적어도 In 또는 Zn을 포함하는 것이 바람직하다. 또한 금속 산화물은 In, 원소 M, 및 Zn에서 선택되는 2개 또는 3개를 갖는 것이 바람직하다. 또한 원소 M은 산소와의 결합 에너지가 높은 금속 원소 또는 반금속 원소이고, 예를 들어 산소와의 결합 에너지가 In보다 높은 금속 원소 또는 반금속 원소이다. 원소 M으로서는 구체적으로 Al, Ga, Sn, Y, Ti, V, Cr, Mn, Fe, Co, Ni, Zr, Mo, Hf, Ta, W, La, Ce, Nd, Mg, Ca, Sr, Ba, B, Si, Ge, 및 Sb 등을 들 수 있다. 금속 산화물이 갖는 원소 M은 상기 원소 중 어느 1종류 또는 복수 종류인 것이 바람직하고, 특히 Al, Ga, Y, 및 Sn에서 선택되는 1종류 또는 복수 종류인 것이 더 바람직하고, Ga인 것이 더욱 바람직하다. 또한 In과, 원소 M과, Zn을 갖는 금속 산화물을 이하에서는 In-M-Zn 산화물이라고 부르는 경우가 있다. 또한 본 명세서 등에 있어서 금속 원소와 반금속 원소를 통틀어 '금속 원소'라고 부르는 경우가 있고, 본 명세서 등에 기재되는 '금속 원소'에는 반금속 원소가 포함되는 경우가 있다.
금속 산화물이 In-M-Zn 산화물인 경우, 상기 In-M-Zn 산화물에서의 In의 원자수비는 원소 M의 원자수비 이상인 것이 바람직하다. 예를 들어 이러한 In-M-Zn 산화물의 금속 원소의 원자수비로서는 In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=2:1:3, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:3, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8, In:M:Zn=6:1:6, In:M:Zn=5:2:5, 또는 이들 근방의 조성 등이 있다. 또한 근방의 조성이란, 원하는 원자수비의 ±30%의 범위를 포함하는 것이다. 금속 산화물 내의 인듐의 원자수비를 높게 함으로써, 트랜지스터의 온 전류 또는 전계 효과 이동도 등을 높일 수 있다.
또한 In-M-Zn 산화물에서의 In의 원자수비는 원소 M의 원자수비 미만이어도 좋다. 예를 들어 이러한 In-M-Zn 산화물의 금속 원소의 원자수비로서는 In:M:Zn=1:3:2, In:M:Zn=1:3:3, In:M:Zn=1:3:4, 또는 이들 근방의 조성 등이 있다. 금속 산화물 내의 원소 M의 원자수비를 높게 함으로써, 산소 결손의 생성을 억제할 수 있다.
반도체층(21)에는 예를 들어 In-Zn 산화물, In-Ga 산화물, In-Sn 산화물, In-Ti 산화물, In-Ga-Al 산화물, In-Ga-Sn 산화물, In-Ga-Zn 산화물, In-Sn-Zn 산화물, In-Al-Zn 산화물, In-Ti-Zn 산화물, In-Ga-Sn-Zn 산화물, In-Ga-Al-Zn 산화물 등을 사용할 수 있다. 또한 Ga-Zn 산화물을 사용하여도 좋다.
또한 금속 산화물은 인듐 대신에 또는 인듐에 더하여 주기율표에서의 주기의 수가 큰 금속 원소를 1종류 또는 복수 종류 포함하여도 좋다. 금속 원소의 궤도의 중첩이 클수록 금속 산화물에서의 캐리어 전도가 높아지는 경향이 있다. 따라서 주기율표에서의 주기의 수가 큰 금속 원소를 포함함으로써, 트랜지스터의 전계 효과 이동도를 높일 수 있는 경우가 있다. 주기율표에서의 주기의 수가 큰 금속 원소로서는 제 5 주기에 속하는 금속 원소 및 제 6 주기에 속하는 금속 원소 등을 들 수 있다. 상기 금속 원소로서는 구체적으로 Y, Zr, Ag, Cd, Sn, Sb, Ba, Pb, Bi, La, Ce, Pr, Nd, Pm, Sm, 및 Eu 등을 들 수 있다. 또한 La, Ce, Pr, Nd, Pm, Sm, 및 Eu은 경희토류 원소라고 불린다.
또한 금속 산화물은 비금속 원소의 1종류 또는 복수 종류를 가져도 좋다. 금속 산화물이 비금속 원소를 가짐으로써, 트랜지스터의 전계 효과 이동도를 높일 수 있는 경우가 있다. 비금속 원소로서는 예를 들어 탄소, 질소, 인, 황, 셀레늄, 플루오린, 염소, 브로민, 및 수소 등이 있다.
금속 산화물의 형성에는 스퍼터링법 또는 원자층 퇴적(ALD: Atomic Layer Deposition)법을 적합하게 사용할 수 있다. 또한 금속 산화물을 스퍼터링법에 의하여 형성하는 경우, 성막 후의 금속 산화물의 조성은 타깃의 조성과 상이한 경우가 있다. 특히 아연은 성막 후의 금속 산화물에서의 함유율이 타깃과 비교하여 50% 정도까지 감소하는 경우가 있다.
본 명세서 등에 있어서, 금속 산화물에서의 어떤 금속 원소의 함유율이란, 금속 산화물에 포함되는 금속 원소의 원자수의 총수에 대한 그 원소의 원자수의 비율을 말한다. 예를 들어 금속 산화물이 금속 원소 X, 금속 원소 Y, 금속 원소 Z를 포함하고, 이들의 원자수를 각각 AX, AY, AZ로 나타내었을 때, 금속 원소 X의 함유율은 AX/(AX+AY+AZ)로 나타낼 수 있다. 또한 금속 산화물에 포함되는 금속 원소 X, 금속 원소 Y, 금속 원소 Z 각각의 원자수의 비(원자수비)를 BX:BY:BZ로 나타내었을 때, 금속 원소 X의 함유율은 BX/(BX+BY+BZ)로 나타낼 수 있다.
예를 들어 In을 포함하는 금속 산화물의 경우, In의 함유율을 높게 함으로써, 온 전류가 높은 트랜지스터를 실현할 수 있다.
반도체층(21)에 Ga을 포함하지 않거나 Ga의 함유율이 낮은 금속 산화물을 사용함으로써, 양의 바이어스 인가에 대한 신뢰성이 높은 트랜지스터로 할 수 있다. 즉 PBTS(Positive Bias Temperature Stress) 시험에서의 문턱 전압의 변동량이 작은 트랜지스터로 할 수 있다. 또한 Ga을 포함하는 금속 산화물을 사용하는 경우에는, In의 함유율보다 Ga의 함유율을 낮게 하는 것이 바람직하다. 이로써 이동도 및 신뢰성이 높은 트랜지스터를 실현할 수 있다.
한편으로 Ga의 함유율을 높임으로써, 광에 대한 신뢰성이 높은 트랜지스터로 할 수 있다. 즉 NBTIS(Negative Bias Temperature Illumination Stress) 시험에서의 문턱 전압의 변동량이 작은 트랜지스터로 할 수 있다. 구체적으로는, Ga의 원자수비가 In의 원자수비 이상인 금속 산화물에서는 밴드 갭이 더 커지기 때문에, 트랜지스터의 NBTIS 시험에서의 문턱 전압의 변동량을 작게 할 수 있다.
또한 아연의 함유율을 높임으로써, 결정성이 높은 금속 산화물이 되기 때문에, 금속 산화물 내의 불순물의 확산을 억제할 수 있다. 따라서 트랜지스터의 전기 특성의 변동이 억제되어 신뢰성을 높일 수 있다.
반도체층(21)은 2개 이상의 금속 산화물층을 갖는 적층 구조로 하여도 좋다. 반도체층(21)이 갖는 2개 이상의 금속 산화물층은 조성이 서로 같거나 실질적으로 같아도 좋다. 조성이 같은 금속 산화물층의 적층 구조로 함으로써, 예를 들어 같은 스퍼터링 타깃을 사용하여 형성할 수 있기 때문에, 제조 비용을 절감할 수 있다. 또한 조성이 상이한 금속 산화물층을 2개 이상 적층한 적층 구조로 하여도 좋다.
반도체층(21)으로서는 결정성을 갖는 금속 산화물층을 사용하는 것이 바람직하다. 예를 들어 CAAC(c-axis aligned crystal) 구조, 다결정 구조, 미결정(nc: nano-crystal) 구조 등을 갖는 금속 산화물층을 사용할 수 있다. 결정성을 갖는 금속 산화물층을 반도체층(21)으로서 사용함으로써, 반도체층(21) 내의 결함 준위 밀도를 저감할 수 있어, 신뢰성이 높은 반도체 장치를 실현할 수 있다.
반도체층(21)으로서 사용하는 금속 산화물층의 결정성이 높을수록 반도체층(21) 내의 결함 준위 밀도를 저감할 수 있다. 한편으로 결정성이 낮은 금속 산화물층을 사용함으로써, 큰 전류를 흘릴 수 있는 트랜지스터를 실현할 수 있다.
산화물 반도체를 사용한 트랜지스터(이하, OS 트랜지스터라고 표기함)는 비정질 실리콘을 사용한 트랜지스터보다 전계 효과 이동도가 매우 높다. 또한 OS 트랜지스터는 오프 상태에서의 소스와 드레인 사이의 누설 전류(이하, 오프 전류라고도 함)가 매우 낮기 때문에, 상기 트랜지스터와 직렬로 접속된 용량 소자에 축적된 전하는 장기간에 걸쳐 유지될 수 있다. 또한 OS 트랜지스터를 적용함으로써, 반도체 장치의 소비 전력을 저감할 수 있다.
또한 OS 트랜지스터는 실리콘을 사용한 트랜지스터(이하, Si 트랜지스터라고 표기함)보다 소스와 드레인 사이에서의 내압이 높기 때문에, OS 트랜지스터의 소스와 드레인 사이에는 높은 전압을 인가할 수 있다. 또한 트랜지스터가 포화 영역에서 동작하는 경우, OS 트랜지스터에서는 Si 트랜지스터에서보다 게이트와 소스 사이의 전압의 변화에 대한 소스와 드레인 사이의 전류의 변화를 작게 할 수 있다.
OS 트랜지스터는 방사선 조사로 인한 전기 특성의 변동이 작고, 즉 방사선에 대한 내성이 높기 때문에, 방사선이 입사할 수 있는 환경에서도 적합하게 사용할 수 있다. OS 트랜지스터는 방사선에 대한 신뢰성이 높다고 할 수도 있다. 예를 들어 X선 플랫 패널 디텍터의 화소 회로에 OS 트랜지스터를 적합하게 사용할 수 있다. 또한 OS 트랜지스터는 우주 공간에서 사용되는 반도체 장치에 적합하게 사용할 수 있다. 방사선으로서는 전자기 방사선(예를 들어 X선 및 감마선) 및 입자 방사선(예를 들어 알파선, 베타선, 양자선, 및 중성자선)을 들 수 있다.
또한 반도체층(21)에 사용할 수 있는 반도체 재료는 산화물 반도체에 한정되지 않는다. 예를 들어 단일 원소로 이루어지는 반도체 또는 화합물 반도체를 사용할 수 있다. 단일 원소로 이루어지는 반도체로서는 실리콘(단결정 실리콘, 다결정 실리콘, 미결정 실리콘, 비정질 실리콘을 포함함) 또는 저마늄 등을 들 수 있다. 화합물 반도체로서는 예를 들어 비소화 갈륨, 실리콘 저마늄 등이 있다. 화합물 반도체로서는 유기 반도체, 질화물 반도체, 또는 산화물 반도체 등을 들 수 있다. 또한 이들 반도체 재료에는 도펀트로서 불순물이 포함되어도 좋다.
또는 반도체층(21)은 반도체로서 기능하는 층상 물질을 가져도 좋다. 층상 물질이란 층상의 결정 구조를 갖는 재료군의 총칭이다. 층상의 결정 구조에서는, 공유 결합 또는 이온 결합에 의하여 형성되는 층이 판데르발스력(Van der Waals force)과 같은 공유 결합 또는 이온 결합보다 약한 결합에 의하여 적층되어 있다. 층상 물질은 단위 층(monolayer) 내에서의 전기 전도성이 높고, 즉 2차원 전기 전도성이 높다. 반도체로서 기능하고, 또한 2차원 전기 전도성이 높은 재료를 채널 형성 영역에 사용함으로써, 온 전류가 높은 트랜지스터를 제공할 수 있다.
상기 층상 물질로서는 예를 들어 그래핀, 실리센, 칼코젠화물 등이 있다. 칼코젠화물은 칼코젠(16족에 속하는 원소)을 포함하는 화합물이다. 또한 칼코젠화물로서는 전이 금속 칼코제나이드, 13족 칼코제나이드 등을 들 수 있다. 트랜지스터의 반도체층에 적용할 수 있는 전이 금속 칼코제나이드로서는, 구체적으로는 황화 몰리브데넘(대표적으로는 MoS2), 셀레늄화 몰리브데넘(대표적으로는 MoSe2), 몰리브데넘 텔루륨(대표적으로는 MoTe2), 황화 텅스텐(대표적으로는 WS2), 셀레늄화 텅스텐(대표적으로는 WSe2), 텅스텐 텔루륨(대표적으로는 WTe2), 황화 하프늄(대표적으로는 HfS2), 셀레늄화 하프늄(대표적으로는 HfSe2), 황화 지르코늄(대표적으로는 ZrS2), 셀레늄화 지르코늄(대표적으로는 ZrSe2) 등을 들 수 있다.
반도체층(21)에 사용하는 반도체 재료의 결정성은 특별히 한정되지 않고, 비정질 반도체, 단결정 반도체, 및 단결정 이외의 결정성을 갖는 반도체(다결정 반도체, 미결정 반도체, 또는 일부에 결정 영역을 갖는 반도체) 중 어느 것을 사용하여도 좋다. 결정성을 갖는 반도체를 사용하면, 트랜지스터 특성의 열화를 억제할 수 있기 때문에 바람직하다.
도전층(24) 및 도전층(31)은 각각 상면이 반도체층(21)과 접촉한다. 여기서 반도체층(21)에 산화물 반도체를 사용하고, 도전층(24) 또는 도전층(31)에 예를 들어 알루미늄 등의 산화되기 쉬운 금속을 사용하면, 도전층(24) 또는 도전층(31)과 반도체층(21) 사이에 절연성 산화물(예를 들어 산화 알루미늄)이 형성되기 때문에, 도전층과 반도체층 사이의 도통을 방해할 우려가 있다. 그러므로 도전층(24) 및 도전층(31)에는 산화되기 어려운 도전 재료, 산화되어도 전기 저항이 낮게 유지되는 도전 재료, 또는 산화물 도전성 재료를 사용하는 것이 바람직하다.
도전층(24) 및 도전층(31)에는 투광성을 갖는 산화물 도전 재료를 사용할 수 있다. 예를 들어 산화 인듐, 산화 아연, In-Sn 산화물, In-Zn 산화물, In-W 산화물, In-W-Zn 산화물, In-Ti 산화물, In-Ti-Sn 산화물, 실리콘을 포함하는 In-Sn 산화물, 갈륨을 첨가한 산화 아연 등의 도전성 산화물을 사용할 수 있다. 특히 인듐을 포함하는 도전성 산화물은 도전성이 높기 때문에 바람직하다.
또한 도전층(24)은 투광성을 반드시 가질 필요는 없기 때문에, 가시광의 일부를 흡수하거나 반사하는 도전 재료를 사용하여도 좋다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물 등을 사용할 수 있다. 또는 타이타늄, 루테늄, 텅스텐 등을 사용할 수도 있다. 이들은 산화되기 어려운 도전성 재료 또는 산화되어도 도전성을 유지하는 재료이기 때문에 바람직하다.
절연층(22)은 게이트 절연층으로서 기능한다. 반도체층(21)에 산화물 반도체를 사용한 경우, 절연층(22)에서 적어도 반도체층(21)과 접촉하는 부분에는 산화물 절연막을 사용하는 것이 바람직하다. 예를 들어 산화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 산화 하프늄, 산화질화 하프늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 및 Ga-Zn 산화물 중 하나 또는 복수를 사용할 수 있다. 이들 이외에도 절연층(22)으로서는 질화 실리콘, 질화산화 실리콘, 질화 알루미늄, 질화산화 알루미늄 등의 질화물 절연막을 사용할 수도 있다. 또한 절연층(22)은 적층 구조를 가져도 좋고, 예를 들어 산화물 절연막과 질화물 절연막을 각각 하나 이상 갖는 적층 구조로 하여도 좋다.
또한 본 명세서 등에 있어서 산화질화물은 질소보다 산소의 함유량이 많은 재료를 가리킨다. 질화산화물은 산소보다 질소의 함유량이 많은 재료를 가리킨다.
도전층(23)은 게이트 전극으로서 기능하고, 다양한 도전성 재료를 사용할 수 있다. 도전층(23)은 예를 들어 크로뮴, 구리, 알루미늄, 금, 은, 아연, 몰리브데넘, 탄탈럼, 타이타늄, 텅스텐, 망가니즈, 니켈, 철, 코발트, 및 나이오븀 중 하나 또는 복수, 혹은 상술한 금속 중 하나 또는 복수를 성분으로서 포함하는 합금을 사용하여 형성할 수 있다. 또한 도전층(23)에는 상기 도전층(24) 및 도전층(31)에 사용할 수 있는 질화물 및 산화물을 적용하여도 좋다.
절연층(28)은 반도체층(21)과 접촉하는 부분을 갖는다. 반도체층(21)에 산화물 반도체를 사용한 경우, 반도체층(21)과 절연층(28)의 계면 특성을 향상시키기 위하여, 절연층(28)에서 적어도 반도체층(21)과 접촉하는 부분에는 산화물을 사용하는 것이 바람직하다. 예를 들어 산화 실리콘 또는 산화질화 실리콘을 적합하게 사용할 수 있다.
또한 절연층(28)으로서는 가열에 의하여 산소를 방출하는 막을 사용하는 것이 더 바람직하다. 이로써 트랜지스터(10)의 제작 공정 중에 가해지는 열에 의하여 반도체층(21)에 산소를 공급할 수 있어, 반도체층(21) 내의 산소 결손을 저감할 수 있기 때문에, 신뢰성을 높일 수 있다. 절연층(28)에 산소를 공급하는 방법으로서는 산소 분위기하에서의 가열 처리, 산소 분위기하에서의 플라스마 처리 등을 들 수 있다. 또한 산소 분위기하에서 스퍼터링법에 의하여 절연층(28)의 상면에 산화물막을 성막함으로써 산소를 공급하여도 좋다. 그 후, 상기 산화물막을 제거하여도 좋다.
절연층(28)은 스퍼터링법 또는 플라스마 CVD법 등의 성막 방법으로 형성하는 것이 바람직하다. 특히 스퍼터링법에서 수소 가스를 포함하지 않는 성막 가스를 사용함으로써, 수소의 함유량이 매우 낮은 막으로 할 수 있다. 그러므로 반도체층(21)에 수소가 공급되는 것을 억제하고, 트랜지스터(10)의 전기 특성을 안정화시킬 수 있다.
절연층(29a) 및 절연층(29b)으로서는 산소가 확산되기 어려운 막을 사용하는 것이 바람직하다. 이로써 절연층(28)에 포함되는 산소가 가열에 의하여 절연층(29a)을 통하여 기판(11) 측으로 확산되는 것 및 절연층(29b)을 통하여 절연층(22) 측으로 확산되는 것을 방지할 수 있다. 바꿔 말하면, 산소가 확산되기 어려운 절연층(29a) 및 절연층(29b)을 절연층(28)의 상하에 제공함으로써, 절연층(28)에 산소를 가둘 수 있다. 이로써 반도체층(21)에 산소를 효과적으로 공급할 수 있다.
절연층(29a) 및 절연층(29b)에는 예를 들어 질화 실리콘, 질화산화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화 알루미늄, 산화 하프늄, 및 하프늄 알루미네이트 중 하나 또는 복수를 사용할 수 있다. 특히 질화 실리콘 및 질화산화 실리콘은 불순물(예를 들어 물 및 수소)의 방출이 적고, 산소 및 수소를 투과시키기 어려운 특징을 갖기 때문에, 절연층(29a) 및 절연층(29b)에 적합하게 사용할 수 있다.
도 2는 트랜지스터(10)의 단면의 확대도이다.
본 명세서 등에 있어서, 트랜지스터(10)의 채널 길이 L은 도 2에 도시된 바와 같이 반도체층(21)에서 도전층(24)과 접촉하는 부분과 반도체층(21)에서 도전층(31)과 접촉하는 부분 사이의 최단 거리를 말한다. 개구(20)에서의 절연층(29a), 절연층(28), 및 절연층(29b)의 측면의 경사가 기판면에 대하여 수직에 가까울수록 채널 길이 L은 짧아진다.
또한 트랜지스터(10)의 채널 폭 W는 개구(20)의 둘레와 일치한다. 도 1의 (A)에 도시된 바와 같이, 개구(20)의 상면 형상이 원형이고, 또한 그 직경이 R인 경우, 트랜지스터(10)의 채널 폭 W는 개구(20)의 원주의 길이와 일치하고 π×R이다. 개구(20)의 상면 형상이 원형일 때, 트랜지스터의 채널 폭 W가 가장 작아진다.
또한 실제로는 개구(20)의 직경은 깊이에 따라 변화되는 경우가 많다. 이 경우, 단면에서 보았을 때의 절연층(28)의 가장 높은 위치의 직경, 가장 낮은 위치의 직경, 및 이들의 중간의 위치의 직경의 3개의 평균값을 개구(20)의 직경으로서 사용할 수 있다. 또한 이에 한정되지 않고, 절연층(28)의 가장 높은 위치의 직경, 가장 낮은 위치의 직경, 또는 이들의 중간의 위치의 직경 중 어느 것을 개구(20)의 직경으로서 사용하여도 좋다.
또한 상기에서는 개구(20)의 형상을 원형으로 하였지만, 이에 한정되지 않고 다양한 형상으로 할 수 있다. 예를 들어 원형 이외에 타원형, 모서리가 둥근 사각형 등으로 할 수 있다. 또한 정삼각형, 정사각형, 정오각형을 비롯한 정다각형, 정다각형 이외의 다각형으로 하여도 좋다. 또한 별 다각형 등 적어도 하나의 내각이 180°를 넘는 오목 다각형으로 하면, 채널 폭을 크게 할 수 있다.
도 2는 개구(20)에서 절연층(28), 절연층(29a), 및 절연층(29b)의 측면이 각각 위쪽을 향하여 경사져 있는, 소위 테이퍼 형상을 갖는 경우의 예를 도시한 것이다. 이때 개구(20)에서의 절연층(28)의 측면과 개구(20)의 바닥부에 위치하는 도전층(24)의 상면이 이루는 각을 각도 θ로 하였을 때, 예를 들어 각도 θ는 90° 이상 135° 이하이고, 바람직하게는 125° 이하이고, 더 바람직하게는 120° 이하이고, 더욱 바람직하게는 110° 이하인 부분을 갖는 것이 바람직하다. 각도 θ가 직각에 가까울수록, 즉 절연층(28)의 측면의 경사가 기판면에 대하여 수직에 가까울수록 트랜지스터(10)의 점유 면적을 축소할 수 있다. 또한 반도체층(21), 절연층(22), 및 도전층(23)의 적층체로 절연층(28)의 측면을 피복할 수 있는 경우에는 각도 θ는 90° 미만이어도 좋다.
또한 반도체층(21)은 개구에서의 절연층(29a), 절연층(28), 및 절연층(29b)의 측면을 따라 성막된다. 이때 예를 들어 스퍼터링법 또는 플라스마 CVD법 등의 성막 방법을 사용하여 성막을 수행하면, 기판면에 대하여 경사져 있는 면 또는 기판면에 대하여 수직인 면에 성막되는 막이 기판면에 대하여 수평인 면에 성막되는 막보다 얇아지는 경향이 있다. 그러므로 반도체층(21)을 스퍼터링법에 의하여 형성한 경우, 절연층(28)과 접촉하는 부분의 두께는 도전층(24)의 상면과 접촉하는 부분의 두께 및 도전층(31)의 상면과 접촉하는 부분의 두께보다 얇아지는 경우가 있다.
또한 절연층(22) 및 도전층(23)도 마찬가지로 개구에서의 절연층(28) 등의 측면을 따라 성막되는 부분이, 도전층(24) 및 도전층(31)의 상면에 형성되는 부분보다 얇게 형성될 수 있다.
한편으로 ALD법 등에 의하여 성막을 수행하는 경우에는, 피형성면의 경사각과 상관없이 두께가 균일한 막을 성막할 수 있기 때문에, 반도체층(21), 절연층(22), 및 도전층(23) 등에서는 두께의 편차가 거의 발생하지 않는 경우가 있다.
여기서 도전층(23) 및 도전층(24) 중 한쪽 또는 양쪽에 차광성을 갖는 도전성 재료를 사용함으로써, 광이 반도체층(21)의 채널 형성 영역에 도달하는 것을 방지할 수 있기 때문에, 트랜지스터(10)의 신뢰성을 높일 수 있다. 특히 NBTIS 시험에서의 문턱 전압의 변동을 작게 할 수 있다. 도전층(23) 및 도전층(24) 중 적어도 백라이트가 제공되는 측의 도전층에는 차광성을 갖는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전층(23) 및 도전층(24)의 양쪽에 차광성을 갖는 도전성 재료를 사용함으로써, 광의 영향을 더 효과적으로 경감할 수 있어 바람직하다.
또한 상기에서는 평면에서 보았을 때, 반도체층(21), 절연층(22), 및 도전층(23)이 개구(20) 전체를 덮도록 제공되는 예를 나타내었지만, 이에 한정되지 않는다. 예를 들어 절연층(28)의 측면의 적어도 일부를 따라 반도체층(21), 절연층(22), 및 도전층(23)이 적층되어 제공되어 있으면 좋다. 예를 들어 반도체층(21) 및 도전층(23) 중 어느 한쪽 또는 양쪽이 개구(20)의 일부를 덮고, 다른 일부를 덮지 않도록 제공되어 있어도 좋다. 또한 예를 들어 개구(20)를 가늘고 긴 홈 향상(슬릿 형상)으로 하고, 반도체층(21) 및 도전층(23) 중 어느 한쪽 또는 양쪽이 상기 홈 형상의 개구(20)의 일부를 덮고 다른 일부를 덮지 않도록 제공하는 구성, 또는 반도체층(21) 및 도전층(23) 중 어느 한쪽 또는 양쪽이 상기 홈 형상의 개구(20)를 넘도록 제공하는 구성으로 하여도 좋다.
이러한 구성을 가짐으로써, 본 발명의 일 형태의 표시 장치를 개구율이 매우 높은 액정 표시 장치로 할 수 있다.
[변형예]
이하에서는 상기 구성예와는 일부의 구성이 상이한 구성예에 대하여 설명한다. 또한 이하의 설명에서는 상기와 공통되는 부분에 대해서는 설명을 생략하는 경우가 있다.
[변형예 1]
도 3의 (A)에 도시된 구성은 도전층(32)의 형상이 상이한 점에서 상기 구성예와 주로 상이하다.
상기 구성예에서는 도전층(32)이 개구(20)와 중첩되지 않도록 도전층(32)에서의 상기 개구(20)와 중첩되는 부분에 개구가 제공되어 있었지만, 도 3의 (A)에서는 도전층(32)이 개구(20)와 중첩되도록 제공되어 있다. 도전층(32)은 절연층(25)과 절연층(46) 사이에 위치하는 부분을 갖는다.
이와 같이 트랜지스터(10)를 덮는 구성으로 함으로써, 도전층(32)을 기판(12) 측으로부터 입력되는 전기적인 노이즈가 트랜지스터(10)에 전달되는 것을 방지하기 위한 실드로서 사용할 수 있다. 예를 들어 기판(12) 위에 터치 센서의 전극을 제공한 경우에, 상기 전극에 공급되는 신호에 기인하는 전기적 노이즈가 트랜지스터(10), 주사선으로서 기능하는 도전층(23), 및 신호선으로서 기능하는 도전층(24) 등에 전달되는 것을 방지할 수 있다.
[변형예 2]
도 3의 (B)에 도시된 구성은 도전층(32)이 도전층(31)보다 기판(11) 측에 위치하는 점에서 상기 구성예와 주로 상이하다.
절연층(29b) 위에 도전층(32)이 제공되고, 도전층(32)을 덮어 절연층(34)이 제공되고, 절연층(34) 위에 도전층(31)이 제공되어 있다. 또한 도전층(31)을 덮어 절연층(22), 절연층(25), 및 배향막(41)이 제공되어 있다.
도전층(31), 절연층(34), 및 도전층(32)이 적층되는 부분은 유지 용량으로서 기능하기 때문에, 절연층(34)의 일부는 용량 소자의 유전체로서 기능한다. 절연층(34)에는 예를 들어 산화 실리콘보다 유전율이 높은 절연 재료를 사용하는 것이 바람직하다. 절연층(34)에는 절연층(29a) 등에 사용할 수 있는 절연 재료를 적용할 수 있다.
도 3의 (B)에 도시된 구성에서는 유지 용량의 유전체로서 기능하는 절연층(34)을 절연층(22) 및 절연층(25)과 별도로 형성할 수 있기 때문에, 두께 및 재질을 최적화할 수 있다.
[변형예 3]
도 4의 (A)에 도시된 구성은 도전층(32)이 절연층(22) 위에 접하여 제공되는 점에서 상기 구성예와 주로 상이하다.
절연층(22)은 도전층(23)이 접촉하는 부분과 도전층(32)이 접촉하는 부분을 갖는다. 즉 도전층(23)과 도전층(32)은 같은 피형성면(구체적으로는 절연층(22)의 상면) 위에 형성되어 있다고 할 수도 있다.
도전층(23)과 도전층(32)에는 투광성을 갖는 동일한 도전막을 사용할 수도 있지만, 도전층(23)에는 도전층(32)보다 저항이 낮은 도전성 재료를 사용하는 것이 바람직하다. 이때 도전층(23)과 도전층(32)은 어느 쪽을 먼저 형성하여도 좋다. 도전층(23)은 도전층(32)에 사용하는 투광성을 갖는 도전막과, 저저항의 도전막의 적층으로 하여도 좋다.
[변형예 4]
도 4의 (B)에 도시된 구성은 도전층(24)과 기판(11) 사이에 도전층(26)을 갖는 점에서 상기 구성예와 주로 상이하다.
상술한 바와 같이, 반도체층(21)에 산화물 반도체를 사용한 경우, 도전층(24)에는 산화되기 어려운 도전 재료, 산화되어도 전기 저항이 낮게 유지되는 도전 재료, 또는 산화물 도전성 재료를 사용하는 것이 바람직하다. 또한 도전층(24)은 신호선으로서도 기능하기 때문에 저저항인 것이 바람직하다. 그러므로 도전층(24)에서 반도체층(21)과 접촉하는 부분에는 산화되기 어려운 도전 재료, 산화되어도 전기 저항이 낮게 유지되는 도전 재료, 또는 산화물 도전성 재료를 사용하고, 그 이외의 부분에는 저항이 낮은 도전성 재료를 사용하는 것이 바람직하다.
도 4의 (B)에는 도전층(26) 위에 도전층(24)을 적층하고, 또한 이들의 단부가 실질적으로 일치하도록 가공되어 있는 예를 도시하였지만, 도전층(26)과 도전층(24)은 전기적으로 접속되어 있으면 좋고, 이 구성에 한정되지 않는다. 예를 들어 도전층(24)에서 반도체층(21)과 접촉하는 부분 이외의 부분에서, 도전층(24)의 상면 또는 하면과 접촉하여 도전층(26)을 제공하여도 좋다.
[변형예 5]
도 5의 (A)에 도시된 구성은 VA 모드의 액정 소자(30)를 적용한 경우의 예이다.
도전층(32)은 기판(12) 측에 제공되어 있다. 더 구체적으로는 도전층(32)은 절연층(45)과 배향막(42) 사이에 제공되어 있다.
또한 기판(11)과 절연층(29a) 사이에 도전층(35)이 제공되어 있다. 도전층(35)은 도전층(24)과 동일한 도전막을 가공하여 형성되고, 투광성을 갖는 것이 바람직하다. 도전층(35), 도전층(31), 그리고 이들 사이에 제공되는 절연층(29a), 절연층(28), 및 절연층(29b)에 의하여 유지 용량이 구성되어 있다. 도 5의 (A)에 도시된 구성에서는 도전층(35)을 도전층(24)과 동일한 공정으로 형성함으로써, 제작 공정을 늘리지 않고 유지 용량을 제공할 수 있기 때문에 바람직하다.
[변형예 6]
도 5의 (B)에 도시된 구성은 IPS 모드의 액정 소자(30)를 적용한 경우의 예이다.
도전층(31)과 도전층(32)은 각각 절연층(29b) 위에 제공되어 있다. 이때 도전층(31)과 도전층(32)은 동일한 도전막을 가공하여 형성되는 것이 바람직하다.
도전층(31)과 도전층(32)의 상면은 각각 빗살 형상이고, 각각이 서로 접촉하지 않고 맞물리도록 배치되어 있다. 도 5의 (B)에서는 설명을 쉽게 하기 위하여, 도전층(31)과 도전층(32)에 상이한 해치 패턴을 부여하였다.
[변형예 7]
도 6의 (A)에 도시된 구성은 도 5의 (A)의 변형예이다.
도 6의 (A)에서는 절연층(28)에서 액정 소자(30)와 중첩되는 부분이 에칭에 의하여 제거되어 있다. 즉 도 6의 (A)에 도시된 구성은 도전층(35), 절연층(29a), 절연층(29b), 및 도전층(31)이 이 순서대로 적층된 부분을 갖는다. 이로써 도 5의 (A)에서 예시한 구성보다, 도전층(35)과 도전층(31) 사이의 용량을 크게 할 수 있다. 또한 액정 소자(30)로서 기능하는 부분에 절연층(28)을 제공하지 않는 경우, 광 투과율을 높일 수 있을 뿐만 아니라, 광원으로부터의 광의 경로상에 위치하는 계면의 개수를 줄일 수 있기 때문에, 계면 반사 및 계면 산란의 영향을 억제할 수 있다.
[변형예 8]
도 6의 (B)에 도시된 구성은 도 3의 (B)의 변형예이다.
도 6의 (B)에서는 도 3의 (B)에서의 도전층(32)이 도전층(24)과 동일한 도전막에 의하여 형성되어 있다. 또한 절연층(28)에서 액정 소자(30)와 중첩되는 부분이 에칭에 의하여 제거되어 있다. 이로써 도전층(24)과 도전층(32)을 동일한 공정으로 제작할 수 있기 때문에, 공정을 간략화할 수 있다. 또한 변형예 7과 마찬가지로 절연층(28)을 제공하지 않는 경우, 광 투과율을 높일 수 있을 뿐만 아니라, 계면 반사 및 계면 산란의 영향을 억제할 수 있다.
또한 도 6의 (B)에서, 절연층(22) 및 절연층(25) 중 어느 한쪽 또는 양쪽은 액정 소자(30)와 중첩되는 부분이 에칭에 의하여 제거되어 있어도 좋다. 또는 절연층(25)은 불필요하면 제공하지 않아도 된다. 이로써 도전층(31) 및 도전층(32)의 전계가 액정(33)에 전달되기 쉬워지기 때문에, 액정 소자(30)를 고속으로 동작시킬 수 있게 된다. 또한 액정 소자(30)와 중첩되는 부분에서의 광 투과율을 높일 수 있을 뿐만 아니라, 계면 반사 및 계면 산란의 영향을 억제할 수 있다. 또한 절연층(29a) 및 절연층(29b) 중 어느 한쪽은 액정 소자(30)와 중첩되는 부분이 에칭에 의하여 제거되어 있어도 좋다. 이에 의해서도 도전층(31) 및 도전층(32)의 전계가 액정(33)에 전달되기 쉬워진다. 또한 도전층(31)과 도전층(32) 사이의 용량을 크게 할 수 있는 경우가 있다.
[변형예 9]
도 7의 (A)에 도시된 구성은 도 6의 (B)의 변형예이다.
도 6의 (B)에는 도전층(31) 및 도전층(32)의 상면이 양쪽 빗살 형상인 경우를 도시하였지만, 도 7의 (A)에는 도전층(31)만을 빗살 형상으로 하고, 도전층(31)과 도전층(32)이 중첩되는 구성을 도시하였다. 이로써 도전층(31)과 도전층(32) 사이의 용량을 유지 용량으로서 사용할 수 있고, 용량 소자를 별도로 제공할 필요가 없기 때문에, 개구율이 높은 표시 장치를 실현할 수 있다. 이때 절연층(29a) 및 절연층(29b) 중 어느 한쪽에서 도전층(31)과 중첩되는 부분을 에칭에 의하여 제거함으로써, 용량을 크게 할 수 있기 때문에 바람직하다. 또한 상기와 같은 이유로, 절연층(22) 및 절연층(25) 중 어느 한쪽 또는 양쪽에서 액정 소자(30)와 중첩되는 부분이 에칭에 의하여 제거되어 있어도 좋고, 절연층(25)은 불필요하면 제공하지 않아도 된다.
[변형예 10]
도 7의 (B)에 도시된 구성은 도 5의 (B) 및 도 6의 (B)의 변형예이다.
도 7의 (B)에서는 절연층(28)이 중첩되지 않는 영역에서 절연층(29a)과 절연층(29b)이 각각 에칭에 의하여 제거되고, 도전층(31) 및 도전층(32)이 동일한 면 위에 형성되어 있다. 여기서는 도 5의 (B)와 마찬가지로 도전층(31)과 도전층(32)에서 상이한 해치 패턴을 부여하였지만, 도전층(31)과 도전층(32)은 동일한 도전막을 가공함으로써 형성되어 있어도 좋다. 또는 도전층(32)은 도전층(24)과 동일한 도전막을 가공함으로써 형성되어 있어도 좋다.
또한 절연층(22) 및 절연층(25) 중 어느 한쪽 또는 양쪽에서 액정 소자(30)와 중첩되는 부분이 에칭에 의하여 제거되어 있어도 좋고, 절연층(25)은 불필요하면 제공하지 않아도 된다.
[화소 구성예]
이하에서는 본 발명의 일 형태의 수직형 트랜지스터를 적용한 화소의 구성예에 대하여 설명한다.
도 8의 (A)는 화소의 상면 개략도이다. 도 8의 (A)에서는 3개의 부화소를 나란히 명시하였다. 3개의 부화소는 예를 들어 적색(R), 녹색(G), 및 청색(B)의 3색에 대응하고, 각각 대응하는 색의 광을 투과시키고, 다른 색의 광을 흡수하는 착색층이 제공되어 있는 것 이외는 같은 구성을 갖는다.
부화소는 각각 주사선으로서 기능하는 도전층(23)과 신호선으로서 기능하는 도전층(24)의 교차부에 대응하여 제공되어 있다. 부화소는 트랜지스터(10), 화소 전극으로서 기능하는 도전층(31), 공통 전극으로서 기능하는 도전층(32) 등을 갖는다. 트랜지스터(10)는 도전층(23)과 도전층(24)의 교차부에 제공되어 있다.
도 8의 (A)에 도 3의 (B)에서 예시한 적층 구조에 대응하고, 공통 전극으로서 기능하는 도전층(32)이 화소 전극으로서 기능하는 도전층(31)보다 기판(11) 측에 위치하는 경우의 구성을 도시하였다. 도 8의 (A)에서는 보기 쉽도록, 도전층(31)보다 아래쪽(기판(11) 측)에 위치하는 층이 투과하는 해치 패턴을 도전층(31)에 부여하였다.
도전층(31)은 평면에서 보았을 때 빗살 형상을 갖는다. 또한 도 8의 (A)에 도시된 바와 같이, 도전층(31)에서의 빗살 형상의 돌출된 부분의 긴 변이 도전층(23) 및 도전층(24)의 연장 방향에 대하여 비스듬한 것이 바람직하다. 또한 도전층(31)은 상기 돌출된 부분의 방향이 도전층(23)의 연장 방향에 대하여 선대칭이다. 이러한 구성으로 함으로써 표시 장치의 휘도 및 색도에서의 시야각 특성을 향상시킬 수 있다.
또한 여기서는 도전층(31)의 형상이 빗살 형상인 경우를 나타내었지만, 도전층(31)과 도전층(32)이 적층되는 부분과, 도전층(32) 위에서 도전층(31)이 제공되지 않는 부분이 번갈아 배열되는 형상이면 좋다. 예를 들어 도전층(31)을 복수의 개구를 갖는 형상으로 하여도 좋다.
도전층(32)은 도전층(24)과 중첩되는 부분을 갖고, 상기 부분에 의하여 도전층(23)의 연장 방향으로 배열되는 부화소 사이에서 도전층(32)이 연결되고 있다. 이와 같이, 도전층(32)은 도전층(23)과 중첩되는 부분을 제공하는 것이 아니라, 도전층(24)과 중첩되는 부분을 제공함으로써, 부화소 사이에서 연결시키는 것이 바람직하다. 도 3의 (B) 등에 도시된 바와 같이, 도전층(32)과 도전층(24)은 스페이서로서 기능하는 절연층(28) 등을 개재하여 중첩되기 때문에, 도전층(32)과 도전층(23)을 중첩시키는 경우보다 기생 용량을 저감할 수 있다. 또한 이때 도 8의 (A)에 도시된 바와 같이 도전층(32)과 도전층(24)이 중첩되는 면적을 가능한 한 축소함으로써, 이들 사이의 기생 용량을 더 작게 할 수 있기 때문에 바람직하다.
도 8의 (B)는 도 8의 (A)에 도시된 도전층(31)과 도전층(32)의 상하 관계를 반대로 한 경우의 예이다. 예를 들어 도 3의 (A)에 도시된 구성에 대응한다. 도 8의 (B)에서는 도 8의 (A)의 도전층(31)과 도전층(32)의 해치 패턴을 교체한 예를 명시하였다.
도전층(32)에는 도전층(31)과 중첩되는 복수의 슬릿(개구라고도 함)이 제공되어 있다. 이들 슬릿의 긴 쪽 방향은 도전층(23)의 연장 방향 및 도전층(24)의 연장 방향에 대하여 비스듬해지도록 제공되어 있다. 또한 상기 슬릿의 긴 쪽 방향은 도전층(31)의 중앙부를 경계로 하여 도전층(23)의 연장 방향에 대하여 선대칭인 것이 바람직하다. 이로써 시야각 특성을 향상시킬 수 있다.
도 9의 (A)는 도 8의 (A)에서 예시한 구성과 도전층(31)의 형상이 상이한 점에서 주로 상이하다.
도 9의 (A)에서는 도전층(31)에 복수의 슬릿이 제공되어 있다. 슬릿은 장변 방향이 부화소의 장변 방향, 여기서는 도전층(24)의 연장 방향에 평행한 형상을 갖는다. 여기서 슬릿의 형상은 직사각형이 아니라 직사각형의 일부가 굴곡진 <모양(V모양)으로 하는 것이 바람직하다. 이로써 시야각 특성을 향상시킬 수 있다.
도 9의 (B)에는 도 8의 (B)의 도전층(32)의 형상을 상이하게 한 경우의 예를 도시하였다. 도 9의 (B)에서는 도전층(32)이 도 9의 (A)의 도전층(31)에 제공된 슬릿과 같은 형상의 슬릿이 제공되어 있다.
이상이 화소의 구성예에 대한 설명이다.
본 발명의 일 형태는 점유 면적을 매우 축소할 수 있는 수직형 트랜지스터를 액정 표시 장치의 화소에 적용함으로써, 개구율이 매우 높은 액정 표시 장치를 실현할 수 있다. 또한 고정세의 액정 표시 장치를 실현할 수 있다. 또한 본 발명의 일 형태의 수직형 트랜지스터는 종래의 수평형 트랜지스터보다 채널 길이를 짧게 할 수 있어, 큰 전류를 흘릴 수 있다. 그러므로 이러한 트랜지스터를 액정 표시 장치에 적용함으로써, 고속으로 구동시킬 수 있어, 표시 품위가 높은 액정 표시 장치를 실현할 수 있다. 또한 본 발명의 일 형태의 수직형 트랜지스터는 채널 길이가 짧음에도 불구하고, 오프 상태에서의 누설 전류가 매우 낮기 때문에, 액정 표시 장치에 적용함으로써 화소에 기록된 전위를 장시간 유지할 수 있어, 프레임 레이트가 낮은 표시에 의하여 소비 전력을 저감할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태의 표시 장치의 구성예에 대하여 설명한다.
본 실시형태의 표시 장치를 고해상도의 표시 장치 또는 대형 표시 장치로 할 수 있다. 따라서 본 실시형태의 표시 장치는 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지, 및 파칭코기 등의 대형 게임기 등 비교적 큰 화면을 갖는 전자 기기 이외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 및 음향 재생 장치의 표시부에 사용할 수 있다.
또한 본 실시형태의 표시 장치는 고정세의 표시 장치로 할 수 있다. 따라서 본 실시형태의 표시 장치는 예를 들어 손목시계형 및 팔찌형 등의 정보 단말기(웨어러블 기기)의 표시부, 그리고 헤드 마운트 디스플레이(HMD) 등의 VR용 기기 및 안경형 AR용 기기 등 두부(頭部)에 장착할 수 있는 웨어러블 기기의 표시부에 사용할 수 있다.
본 발명의 일 형태의 반도체 장치는 표시 장치 또는 상기 표시 장치를 갖는 모듈에 사용할 수 있다. 상기 표시 장치를 갖는 모듈로서는, 상기 표시 장치에 플렉시블 프린트 회로 기판(Flexible printed circuit, 이하 FPC라고 기재함) 또는 TCP(Tape Carrier Package) 등의 커넥터가 제공된 모듈, COG(Chip On Glass) 방식 또는 COF(Chip On Film) 방식 등에 의하여 집적 회로(IC)가 실장된 모듈 등을 들 수 있다.
[표시 장치의 구성예]
도 10은 표시 장치(50A)의 사시도이다.
표시 장치(50A)는 기판(152)과 기판(151)이 접합된 구성을 갖는다. 도 10에서는 기판(152)을 파선으로 나타내었다.
표시 장치(50A)는 표시부(162), 접속부(140), 회로부(164), 배선(165) 등을 갖는다. 도 10에서는 표시 장치(50A)에 IC(173) 및 FPC(172)가 실장되어 있는 예를 도시하였다. 그러므로 도 10에 도시된 구성은 표시 장치(50A)와, IC와, FPC를 갖는 표시 모듈이라고 할 수도 있다.
접속부(140)는 표시부(162)의 외측에 제공된다. 접속부(140)는 표시부(162)의 1변 또는 복수의 변을 따라 제공할 수 있다. 접속부(140)는 단수이어도 좋고 복수이어도 좋다. 도 10에는 표시부의 4변을 둘러싸도록 접속부(140)가 제공되어 있는 예를 도시하였다. 접속부(140)에서는 표시 소자의 공통 전극과 도전층이 전기적으로 접속되어 있고 공통 전극에 전위를 공급할 수 있다. 또한 공통 전극을 기판(151) 측에 제공하는 경우 등의 접속부(140)가 불필요한 경우에는 접속부(140)를 제공하지 않아도 된다.
회로부(164)는 예를 들어 주사선 구동 회로(게이트 드라이버라고도 함)를 갖는다. 또한 회로부(164)는 주사선 구동 회로 및 신호선 구동 회로(소스 드라이버라고도 함)의 양쪽을 가져도 좋다.
배선(165)은 표시부(162) 및 회로부(164)에 신호 및 전력을 공급하는 기능을 갖는다. 상기 신호 및 전력은 FPC(172)를 통하여 외부로부터 배선(165)에 입력되거나 또는 IC(173)로부터 배선(165)에 입력된다.
도 10에서는 COG 방식 또는 COF 방식 등에 의하여 기판(151)에 IC(173)가 제공되어 있는 예를 도시하였다. IC(173)에는 예를 들어 주사선 구동 회로 및 신호선 구동 회로 중 한쪽 또는 양쪽을 갖는 IC를 적용할 수 있다. 또한 표시 장치(50A) 및 표시 모듈은 IC를 제공하지 않는 구성으로 하여도 좋다. 또한 IC를 COF 방식 등에 의하여 FPC에 실장하여도 좋다.
본 발명의 일 형태의 수직형 트랜지스터는 예를 들어 표시 장치(50A)의 표시부(162) 및 회로부(164) 중 한쪽 또는 양쪽에 적용할 수 있다. 또한 본 발명의 일 형태의 수직형 트랜지스터는 IC(173)에 적용할 수도 있다.
예를 들어 본 발명의 일 형태의 수직형 트랜지스터를 표시 장치의 화소 회로에 적용하는 경우, 화소 회로의 점유 면적을 축소할 수 있어, 고정세의 표시 장치로 할 수 있다. 또한 예를 들어 본 발명의 일 형태의 수직형 트랜지스터를 표시 장치의 구동 회로(예를 들어 게이트선 구동 회로 및 소스선 구동 회로 중 한쪽 또는 양쪽)에 적용하는 경우, 구동 회로의 점유 면적을 축소할 수 있어, 슬림 베젤의 표시 장치로 할 수 있다. 또한 본 발명의 일 형태의 수직형 트랜지스터는 전기 특성이 양호하기 때문에, 표시 장치에 사용함으로써 표시 장치의 신뢰성을 높일 수 있다.
표시부(162)는 표시 장치(50A)에서 화상이 표시되는 영역이고, 주기적으로 배열된 복수의 화소(210)를 갖는다. 도 10에는 하나의 화소(210)의 확대도를 도시하였다.
본 실시형태의 표시 장치에서의 화소의 배열은 특별히 한정되지 않고, 다양한 방법을 적용할 수 있다. 화소의 배열로서는 예를 들어 스트라이프 배열, S 스트라이프 배열, 매트릭스 배열, 델타 배열, 베이어(Bayer) 배열, 및 펜타일 배열이 있다.
도 10에 도시된 화소(210)는 적색의 광을 나타내는 부화소(210R), 녹색의 광을 나타내는 부화소(210G), 및 청색의 광을 나타내는 부화소(210B)를 갖는다. 부화소(210R, 210G, 210B)는 각각 표시 소자와, 상기 표시 소자의 구동을 제어하는 회로를 갖는다.
표시 소자로서는 예를 들어 액정 소자를 사용할 수 있다. 예를 들어 투과형 액정 소자, 반사형 액정 소자, 및 반투과형 액정 소자가 있다.
또한 표시 소자로서는 액정 소자 이외에도 다양한 소자(예를 들어 발광 소자)를 사용할 수 있다. 발광 소자로서는 예를 들어 LED(Light Emitting Diode), OLED(Organic LED), 반도체 레이저 등의 자발광성 발광 소자가 있다. LED로서는 예를 들어 미니 LED, 마이크로 LED 등을 사용할 수 있다.
이들 이외에, 셔터 방식 또는 광 간섭 방식의 MEMS(Micro Electro Mechanical Systems) 소자, 마이크로캡슐 방식, 전기 영동 방식, 일렉트로 웨팅 방식, 또는 전자 분류체(電子粉流體, Electronic Liquid Powder)(등록 상표) 방식 등을 적용한 표시 소자 등을 사용할 수도 있다. 또한 광원과, 퀀텀닷 재료를 사용한 색 변환 기술을 적용한 QLED(Quantum-dot LED)를 사용하여도 좋다.
[단면 구성예 1]
도 11은 표시 장치(50A) 중 FPC(172)를 포함하는 영역의 일부, 회로부(164)의 일부, 표시부(162)의 일부, 접속부(140)의 일부, 및 단부를 포함하는 영역의 일부를 각각 절단한 경우의 단면의 일례를 도시한 것이다.
도 11은 VA 모드의 액정 소자가 적용된 경우의 단면 개략도이다.
기판(151)과 기판(152)은 접착층(141)에 의하여 접합되어 있다. 또한 기판(151), 기판(152), 및 접착층(141)으로 둘러싸인 영역에, 액정(112)이 밀봉되어 있다. 또한 기판(152)에서의 외측의 면은 편광판(130a)을 갖는다. 또한 기판(151)에서의 외측의 면은 편광판(130b)을 갖는다.
또한 도시하지 않았지만, 편광판(130a)보다 외측 또는 편광판(130b)보다 외측에 백라이트를 제공할 수 있다.
기판(151)에는 액정 소자(60)의 화소 전극(111), 트랜지스터(201), 복수의 트랜지스터(202), 접속부(204), 배선(206), 스페이서(124) 등이 제공되어 있다. 트랜지스터(201)는 회로부(164)에 제공되는 트랜지스터이고, 트랜지스터(202)는 부화소에 제공되는 트랜지스터이다.
기판(152)에는 착색층(131), 차광층(132), 절연층(123), 공통 전극(113) 등이 제공되어 있다.
기판(151) 위에는 절연층(211), 절연층(212), 절연층(213), 절연층(214), 절연층(215) 등의 절연층이 제공되어 있다. 절연층(211), 절연층(212), 및 절연층(213)은 층간 절연층(또는 스페이서)으로서 기능한다. 절연층(214)은 그 일부가 트랜지스터(201) 또는 트랜지스터(202)의 게이트 절연층으로서 기능한다. 절연층(215)은 트랜지스터(201) 및 트랜지스터(202)의 보호층으로서 기능한다.
트랜지스터(201), 트랜지스터(202)는 절연층(214)의 일부 및 화소 전극(111)의 일부, 그리고 도전층(222), 반도체층(231), 및 도전층(221)을 갖는다. 도전층(222)은 소스 전극 및 드레인 전극 중 한쪽으로서 기능하고, 화소 전극(111)의 일부는 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다. 도전층(221)은 게이트 전극으로서 기능한다.
트랜지스터(201) 및 트랜지스터(202)에는 실시형태 1에서 예시한 각 트랜지스터를 적용할 수 있고, 자세한 설명에 대해서는 이를 참조할 수 있다.
여기서 도전층(222) 위에 접하여 도전층(223)이 제공되어 있다. 도전층(223)은 도전층(222)보다 도전성이 높은 도전 재료를 포함하고, 보조 배선으로서 기능한다. 도전층(222)에 도전성 산화물을 사용한 경우, 저항이 높아 배선으로서 사용하기 어려운 경우가 있다. 이러한 경우에는 도전층(222)보다 도전성이 높은 도전층(223)을 제공함으로써, 도전층(222)의 도전성을 보조할 수 있다. 또한 여기서는 도전층(222) 위에 도전층(223)을 제공하는 구성으로 하였지만, 도전층(222)보다 아래쪽에 도전층(223)을 제공하여도 좋다.
액정 소자(60)는 화소 전극(111)과, 공통 전극(113)과, 이들 사이에 끼워지는 액정(112)을 갖는다.
또한 기판(151) 위에는 도전층(222)과 동일한 면 위에 위치하는 도전층(224)이 제공되어 있다. 도전층(224)은 절연층(211), 절연층(212), 및 절연층(213)을 개재하여 화소 전극(111)과 중첩되는 부분을 갖는다. 화소 전극(111)과, 도전층(224)과, 이들 사이의 절연층에 의하여 유지 용량이 형성되어 있다. 또한 화소 전극(111)과 도전층(224) 사이에는 절연층이 하나 이상 있으면 좋고, 절연층(211), 절연층(212), 및 절연층(213) 중 어느 하나 또는 2개가 에칭에 의하여 제거되어 있어도 좋다.
또한 도 11에는 표시부(162)의 예로서 하나의 부화소의 단면을 도시하였다. 예를 들어 부화소는 트랜지스터(202)와, 액정 소자(60)와, 착색층(131)을 갖는다. 예를 들어 착색층(131)을 선택적으로 형성하여 적색을 나타내는 부화소, 녹색을 나타내는 부화소, 청색을 나타내는 부화소를 배열함으로써 풀 컬러의 표시를 수행행할 수 있다. 여기서 트랜지스터(202), 화소 전극(111), 및 배선 등에 의하여 화소 회로(부화소 회로)가 구성되어 있다.
또한 회로부(164)가 갖는 트랜지스터와 표시부(162)가 갖는 트랜지스터는 같은 구조이어도 좋고, 상이한 구조이어도 좋다. 또한 회로부(164)가 갖는 복수의 트랜지스터는 모두 같은 구조이어도 좋고, 상이한 구조의 트랜지스터를 조합하여 사용하여도 좋다.
트랜지스터를 덮는 절연층(215)에는 물 또는 수소 등의 불순물이 확산되기 어려운 재료를 사용하는 것이 바람직하다. 즉 절연층(215)을 배리어막으로서 기능시킬 수 있다. 이러한 구성으로 함으로써, 트랜지스터에 대하여 외부로부터 불순물이 확산되는 것을 효과적으로 억제할 수 있어, 신뢰성이 높은 터치 패널을 실현할 수 있다.
기판(152) 측에서, 착색층(131), 차광층(132)을 덮어 절연층(123)이 제공되어 있다. 절연층(123)은 평탄화막으로서의 기능을 가져도 좋다. 절연층(123)에 의하여 공통 전극(113)의 표면을 실질적으로 평탄하게 할 수 있기 때문에, 액정(112)의 배향 상태를 균일하게 할 수 있다.
또한 화소 전극(111), 공통 전극(113), 절연층(215) 등에 있어서, 액정(112)과 접촉하는 면에는, 액정(112)의 배향을 제어하기 위한 배향막이 제공되어 있어도 좋다.
액정 소자(60)에 있어서, 화소 전극(111) 및 공통 전극(113)은 가시광을 투과시키는 기능을 갖는다. 이러한 구성에 의하여, 액정 소자(60)를 투과형 액정 소자로 할 수 있다. 예를 들어 백라이트를 기판(152) 측에 배치한 경우, 편광판(130a)에 의하여 편광된 백라이트로부터의 광은 기판(152), 공통 전극(113), 액정(112), 화소 전극(111), 및 기판(151)을 투과하고 편광판(130b)에 도달한다. 이때 화소 전극(111)과 공통 전극(113) 사이에 인가하는 전압에 의하여 액정(112)의 배향을 제어하여, 광의 광학 변조를 제어할 수 있다. 즉, 편광판(130b)을 통하여 사출되는 광의 강도를 제어할 수 있다. 또한 입사되는 광은 착색층(131)에 의하여 특정의 파장 영역 이외의 광이 흡수됨으로써, 추출되는 광은 예를 들어 적색을 나타내는 광이 된다.
여기서 편광판(130b)으로서 직선 편광판을 사용하여도 좋지만, 원편광판을 사용할 수도 있다. 원편광판으로서는 예를 들어 직선 편광판과 1/4 파장 위상차판을 적층한 것을 사용할 수 있다. 편광판(130b)에 원편광판을 사용함으로써 외광 반사를 억제할 수 있다.
또한 편광판(130b)으로서 원편광판을 사용한 경우, 편광판(130a)에도 원편광판을 사용하여도 좋고, 일반적인 직선 편광판을 사용할 수도 있다. 편광판(130a), 편광판(130b)에 적용하는 편광판의 종류에 따라, 액정 소자(60)에 사용하는 액정 소자의 셀 갭, 배향, 구동 전압 등을 조정함으로써, 원하는 콘트라스트가 실현되도록 하면 좋다.
공통 전극(113)은 접속부(140)에 있어서, 기판(151) 측에 제공된 도전층과 접속체(243)에 의하여 전기적으로 접속되어 있다. 이로써 기판(151) 측에 배치되는 FPC 또는 IC로부터 공통 전극(113)에 전위 또는 신호를 공급할 수 있다.
접속체(243)로서는 예를 들어 도전성 입자를 사용할 수 있다. 도전성 입자로서는 유기 수지 또는 실리카 등의 입자의 표면을 금속 재료로 피복한 것을 사용할 수 있다. 금속 재료로서 니켈 또는 금을 사용하면 접촉 저항을 저감할 수 있기 때문에 바람직하다. 또한 니켈을 금으로 더 피복하는 등, 2종류 이상의 금속 재료를 층상으로 피복시킨 입자를 사용하는 것이 바람직하다. 또한 접속체(243)로서 탄성 변형 또는 소성 변형되는 재료를 사용하는 것이 바람직하다. 이때 도전성 입자는 도 11에 도시된 바와 같이 상하 방향으로 찌부러진 형상으로 되는 경우가 있다. 이로써 접속체(243)와, 이것과 전기적으로 접속되는 도전층과의 접촉 면적이 증대되어, 접촉 저항을 저감할 수 있을 뿐만 아니라, 접속 불량 등의 문제의 발생을 억제할 수 있다.
접속체(243)는 접착층(141)으로 덮이도록 배치하는 것이 바람직하다. 예를 들어 경화 전의 접착층(141)에 접속체(243)를 분산시켜 두면 좋다. 접착층(141)이 제공되는 부분에 접속체(243)를 배치함으로써, 예를 들어 고체 밀봉 구조 또는 중공 밀봉 구조의 표시 장치 등, 접착층(141)을 주변에 사용하는 구성이라면 마찬가지로 적용할 수 있다.
기판(151)의 단부에 가까운 영역에는, 접속부(204)가 제공되어 있다. 접속부(204)에서는 배선(206)이 접속층(242)을 통하여 FPC(172)와 전기적으로 접속되어 있다. 도 11에 도시된 구성에서 배선(206)은 도전층(222) 및 도전층(223)의 적층 구조와 같은 적층 구조를 갖는다.
[단면 구성예 2]
도 12에 도시된 표시 장치는 FFS 모드의 액정 소자가 적용된 경우의 단면 개략도이다.
절연층(213) 위에 공통 전극(113)이 제공되고, 공통 전극(113)을 덮어 절연층(216)이 제공되어 있다. 또한 절연층(216) 위에 화소 전극(111)이 제공되어 있다.
화소 전극(111)은 평면에서 보았을 때 빗살 형상 또는 슬릿이 제공된 형상을 갖는다. 또한 공통 전극(113)은 화소 전극(111)과 중첩되어 배치되어 있다. 또한 착색층(131)과 중첩되는 영역에서, 공통 전극(113) 위에 화소 전극(111)이 배치되지 않은 부분을 갖는다.
도 13은 도 12에 대하여 화소 전극(111)과 공통 전극(113)의 상하 관계를 반대로 한 경우의 예이다. 공통 전극(113)은 평면에서 보았을 때 빗살 형상 또는 슬릿이 제공된 형상을 갖고, 절연층(214) 및 절연층(215)을 개재하여 화소 전극(111) 위에 제공되어 있다.
또한 도 12에 있어서, 화소 전극(111)과 공통 전극(113)이 절연층(216)을 개재하여 적층되고, 여기에 용량 소자가 형성되어 있다. 그러므로 용량 소자를 별도로 형성할 필요가 없고, 화소의 개구율을 높일 수 있다.
여기서 공통 전극(113)으로서 가시광을 투과시키는 도전성 재료를 사용함으로써 투과형 액정 소자로 할 수 있다. 또한 화소 전극(111) 및 공통 전극(113)의 양쪽에 가시광을 투과시키는 도전성 재료를 사용하면, 개구율을 더 높일 수 있기 때문에 바람직하다.
또한 반사형 액정 소자로 하는 경우에는, 화소 전극(111) 및 공통 전극(113) 중 어느 한쪽 또는 양쪽에, 가시광을 반사하는 재료를 사용하면 좋다. 이들 양쪽에 가시광을 반사하는 재료를 사용하면 개구율을 높일 수 있다. 또한 공통 전극(113)에 가시광을 반사하는 재료를 사용하고, 화소 전극(111)에 가시광을 투과시키는 재료를 사용하여도 좋다.
또는 화소 전극(111)에 가시광을 반사하는 재료를 사용하고, 공통 전극(113)에 가시광을 투과시키는 재료를 사용함으로써 반투과형 액정 소자를 실현하여도 좋다. 이때 화소 전극(111)으로 반사한 광을 사용하는 반사 모드와, 화소 전극(111)에 형성된 슬릿을 투과하는 백라이트로부터의 광을 사용하는 투과 모드를 전환할 수 있다.
또한 수평 전계 방식을 채용하는 경우, 배향막을 사용하지 않는 블루상을 나타내는 액정을 사용하여도 좋다. 블루상은 액정상 중 하나이고, 콜레스테릭 액정을 승온하면, 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현되는 상이다. 블루상은 좁은 온도 범위에서밖에 발현되지 않기 때문에, 온도 범위를 개선하기 위하여 수 중량% 이상의 키랄제를 혼합시킨 액정 조성물을 액정층에 사용한다. 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은 응답 속도가 짧고, 광학적 등방성을 나타낸다. 또한 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은 배향 처리가 불필요하고 시야각 의존성이 작다. 또한 배향막을 제공하지 않아도 되기 때문에 러빙 처리도 불필요해져, 러빙 처리로 인하여 발생하는 정전 파괴를 방지할 수 있으므로, 제작 공정 중의 액정 표시 장치의 불량 및 파손을 경감할 수 있다.
[단면 구성예 3]
도 14에는 액정 소자(60)에 IPS 모드가 적용된 액정 소자를 사용한 경우의 예를 도시하였다. 액정 소자(60)는 화소 전극(111), 액정(112), 및 공통 전극(113)을 갖는다.
화소 전극(111) 및 공통 전극(113)은 각각 절연층(213) 위에 제공되어 있다. 화소 전극(111) 및 공통 전극(113)은 각각 평면에서 보았을 때 빗살 형상을 갖고, 각각이 서로 맞물리도록 배치되어 있다. 화소 전극(111)과 공통 전극(113)은 동일한 도전막을 가공함으로써 형성되어 있는 것이 바람직하다. 또한 도 14에서는 설명을 쉽게 하기 위하여 화소 전극(111)과 공통 전극(113)에 상이한 해치 패턴을 부여하였다.
이상이 단면 구성예에 대한 설명이다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태의 트랜지스터를 갖는 표시 장치에 대하여 설명한다.
도 15의 (A)에 나타낸 표시 장치는 화소부(502)와, 구동 회로부(504)와, 보호 회로(506)와, 단자부(507)를 갖는다. 또한 보호 회로(506)를 제공하지 않는 구성으로 하여도 좋다.
화소부(502) 및 구동 회로부(504) 중 한쪽 또는 양쪽이 갖는 트랜지스터에 본 발명의 일 형태의 트랜지스터를 적용할 수 있다. 또한 보호 회로(506)에도 본 발명의 일 형태의 트랜지스터를 적용하여도 좋다.
화소부(502)는 X행 Y열(X, Y는 각각 독립적으로 2 이상의 자연수임)로 배치된 복수의 화소 회로(501)를 갖는다. 각 화소 회로(501)는 표시 소자를 구동하는 회로를 갖는다.
구동 회로부(504)는 게이트선(GL_1) 내지 게이트선(GL_X)에 주사 신호를 출력하는 게이트 드라이버(504a), 데이터선(DL_1) 내지 데이터선(DL_Y)에 데이터 신호를 공급하는 소스 드라이버(504b) 등의 구동 회로를 갖는다. 게이트 드라이버(504a)는 적어도 시프트 레지스터를 갖는 구성으로 하면 좋다. 또한 소스 드라이버(504b)는 시프트 레지스터, 디지털 아날로그 변환 회로, 래치 회로 등을 사용하여 구성할 수 있다.
단자부(507)란 외부의 회로로부터 표시 장치에 전원, 제어 신호, 및 화상 신호 등을 입력하기 위한 단자가 제공된 부분을 말한다.
보호 회로(506)는 이 자체가 접속되는 배선에 일정한 범위 외의 전위가 인가되었을 때, 상기 배선과 다른 배선을 도통 상태로 하는 회로이다. 도 15의 (A)에 나타낸 보호 회로(506)는 예를 들어 게이트선(GL), 데이터선(DL) 등의 각종 배선과 접속된다. 또한 도 15의 (A)에서는, 보호 회로(506)와 화소 회로(501)를 구별하기 위하여 보호 회로(506)에 해치 패턴을 부여하였다.
또한 게이트 드라이버(504a)와 소스 드라이버(504b)는 각각 화소부(502)와 같은 기판 위에 제공되어 있어도 좋고, 게이트 드라이버 회로 또는 소스 드라이버 회로가 별도로 형성된 IC를 COG(Chip on glass)법 등을 사용하여 화소부(502)가 제공되는 기판에 실장하는 구성으로 하여도 좋다. 또는 IC가 실장된 FPC(Flexible Printed Circuit)를 ACF(Anisotropic Conductive Film) 등을 사용하여 기판에 접착하여도 좋다.
특히 화소부(502)와 게이트 드라이버(504a)가 동일한 기판 위에 동일한 공정을 거쳐 제작되는 것이 바람직하다. 이때 화소부(502)와 게이트 드라이버(504a)에 각각 본 발명의 일 형태의 트랜지스터를 제공하는 것이 바람직하다. 또한 소스 드라이버(504b)에 IC를 사용한 경우, 상기 기판 위에 디멀티플렉서 회로를 제공하면 IC의 단자 수를 삭감할 수 있기 때문에 바람직하다. 이때 디멀티플렉서 회로에 본 발명의 일 형태의 트랜지스터를 적용하는 것이 바람직하다.
도 15의 (B)에, 화소 회로(501)에 적용할 수 있는 화소 회로의 구성의 일례를 도시하였다.
도 15의 (B)에 나타낸 화소 회로(501)는 액정 소자(570)와, 트랜지스터(550)와, 용량 소자(560)를 갖는다. 또한 화소 회로(501)에는 데이터선(DL_n), 게이트선(GL_m), 전위 공급선(VL) 등이 접속되어 있다.
트랜지스터(550)에 본 발명의 일 형태의 수직형 트랜지스터를 적용할 수 있다.
액정 소자(570)의 한 쌍의 전극 중 한쪽의 전위는 화소 회로(501)의 사양에 따라 적절히 설정된다. 액정 소자(570)는 기록되는 데이터에 따라 배향 상태가 설정된다. 또한 복수의 화소 회로(501) 각각이 갖는 액정 소자(570)의 한 쌍의 전극 중 한쪽에 공통 전위(코먼 전위)를 인가하여도 좋다. 또한 각 행에서의 화소 회로(501)의 액정 소자(570)의 한 쌍의 전극 중 한쪽에 상이한 전위를 인가하여도 좋다.
또한 도 15의 (C)에 나타낸 화소 회로(501)는 트랜지스터(552)와, 트랜지스터(554)와, 용량 소자(562)와, 발광 소자(572)를 갖는다. 또한 화소 회로(501)에는 데이터선(DL_n), 게이트선(GL_m), 전위 공급선(VL_a), 및 전위 공급선(VL_b) 등이 접속되어 있다.
또한 전위 공급선(VL_a) 및 전위 공급선(VL_b) 중 한쪽에는 고전원 전위(VDD)가 인가되고, 다른 쪽에는 저전원 전위(VSS)가 인가된다. 트랜지스터(554)의 게이트에 인가되는 전위에 따라 발광 소자(572)를 흐르는 전류가 제어됨으로써 발광 소자(572)로부터의 발광 휘도가 제어된다.
이어서 화소에 표시되는 계조를 보정하기 위한 메모리를 갖는 화소 회로와, 이를 갖는 표시 장치에 대하여 설명한다.
도 16의 (A)에 화소 회로(400)의 회로도를 나타내었다. 화소 회로(400)는 트랜지스터(M1), 트랜지스터(M2), 용량 소자(C1), 및 회로(401)를 갖는다. 또한 화소 회로(400)에는 배선(S1), 배선(S2), 배선(G1), 및 배선(G2)이 접속된다.
트랜지스터(M1) 및 트랜지스터(M2)에 본 발명의 일 형태의 수직형 트랜지스터를 적용할 수 있다.
트랜지스터(M1)는 게이트가 배선(G1)과 접속되고, 소스 및 드레인 중 한쪽이 배선(S1) 과 접속되고, 다른 쪽이 용량 소자(C1)의 한쪽 전극과 접속된다. 트랜지스터(M2)는 게이트가 배선(G2)과 접속되고, 소스 및 드레인 중 한쪽이 배선(S2)과 접속되고, 다른 쪽이 용량 소자(C1)의 다른 쪽 전극 및 회로(401)와 접속된다.
회로(401)는 적어도 하나의 표시 소자를 포함하는 회로이다. 여기서는 표시 소자로서 액정 소자를 갖는다. 또는 이에 한정되지 않고, 표시 소자로서는 다양한 소자를 사용할 수 있지만, 대표적으로는 유기 EL 소자, LED 소자 등의 발광 소자, 또는 MEMS(Micro Electro Mechanical Systems) 소자 등을 적용할 수 있다.
트랜지스터(M1)와 용량 소자(C1)를 접속하는 노드를 노드(N1)로, 트랜지스터(M2)와 회로(401)를 접속하는 노드를 노드(N2)로 한다.
화소 회로(400)는 트랜지스터(M1)를 오프 상태로 함으로써 노드(N1)의 전위를 유지할 수 있다. 또한 트랜지스터(M2)를 오프 상태로 함으로써 노드(N2)의 전위를 유지할 수 있다. 또한 트랜지스터(M2)를 오프 상태로 한 상태에서 트랜지스터(M1)를 통하여 노드(N1)에 소정의 전위를 기록함으로써, 용량 소자(C1)를 통한 용량 결합에 의하여 노드(N1)의 전위의 변위에 따라 노드(N2)의 전위를 변화시킬 수 있다.
여기서 트랜지스터(M1) 및 트랜지스터(M2) 중 한쪽 또는 양쪽에 실시형태 1에서 예시한 산화물 반도체가 적용된 트랜지스터를 적용할 수 있다. 그러므로 오프 전류가 매우 낮기 때문에, 노드(N1) 또는 노드(N2)의 전위를 장기간에 걸쳐 유지할 수 있다. 또한 각 노드의 전위를 유지하는 기간이 짧은 경우(구체적으로는 프레임 주파수가 30Hz 이상인 경우 등)에는 실리콘 등의 반도체를 적용한 트랜지스터를 사용하여도 좋다.
[구동 방법예]
이어서 도 16의 (B)를 사용하여 화소 회로(400)의 동작 방법의 일례에 대하여 설명한다. 도 16의 (B)는 화소 회로(400)의 동작에 따른 타이밍 차트이다. 또한 여기서는 설명을 쉽게 하기 위하여 배선 저항 등의 각종 저항, 기생 용량, 그리고 트랜지스터의 문턱 전압 등의 영향은 고려하지 않는다.
도 16의 (B)에 나타낸 동작에서는 1프레임 기간을 기간 T1과 기간 T2로 나눈다. 기간 T1은 노드(N2)에 전위를 기록하는 기간이고, 기간 T2는 노드(N1)에 전위를 기록하는 기간이다.
[기간 T1]
기간 T1에는, 배선(G1)과 배선(G2) 모두에 트랜지스터를 온 상태로 하는 전위를 인가한다. 또한 배선(S1)에는 고정 전위인 전위(Vref)를 공급하고, 배선(S2)에는 제 1 데이터 전위(Vw)를 공급한다.
노드(N1)에는 트랜지스터(M1)를 통하여 배선(S1)으로부터 전위(Vref)가 인가된다. 또한 노드(N2)에는 트랜지스터(M2)를 통하여 배선(S2)으로부터 제 1 데이터 전위(Vw)가 인가된다. 따라서 용량 소자(C1)에 전위차(Vw-Vref)가 유지된 상태가 된다.
[기간 T2]
이어서 기간 T2에는, 배선(G1)에 트랜지스터(M1)를 온 상태로 하는 전위를 인가하고, 배선(G2)에 트랜지스터(M2)를 오프 상태로 하는 전위를 인가한다. 또한 배선(S1)에는 제 2 데이터 전위 Vdata를 공급한다. 배선(S2)에는 소정의 정전위를 인가하거나 부유 상태로 하여도 좋다.
노드(N1)에는 트랜지스터(M1)를 통하여 배선(S1)으로부터 제 2 데이터 전위(Vdata)가 인가된다. 이때 용량 소자(C1)에 의한 용량 결합에 의하여 제 2 데이터 전위(Vdata)에 따라 노드(N2)의 전위가 전위(dV)만큼 변화된다. 즉 회로(401)에는 제 1 데이터 전위(Vw)와 전위(dV)를 합한 전위가 입력된다. 또한 도 16의 (B)에서는 전위(dV)를 양의 값으로 나타내었지만, 음의 값이어도 좋다. 즉 제 2 데이터 전위(Vdata)가 전위(Vref)보다 낮아도 좋다.
여기서 전위(dV)는 용량 소자(C1)의 용량값과 회로(401)의 용량값에 따라 대략 결정된다. 용량 소자(C1)의 용량값이 회로(401)의 용량값보다 충분히 큰 경우, 전위(dV)는 제 2 데이터 전위(Vdata)에 가까운 전위가 된다.
이와 같이, 화소 회로(400)는 2종류의 데이터 신호를 조합하여, 표시 소자를 포함하는 회로(401)에 인가하는 전위를 생성할 수 있기 때문에, 화소 회로(400) 내에서 계조의 보정을 수행할 수 있게 된다.
또한 화소 회로(400)는 배선(S1) 및 배선(S2)과 접속되는 소스 드라이버가 공급할 수 있는 최대 전위를 넘는 전위를 생성할 수도 있게 된다. 예를 들어 발광 소자를 사용한 경우에는, 하이 다이내믹 레인지(HDR) 표시 등을 수행할 수 있다. 또한 액정 소자를 사용한 경우에는, 오버 드라이브 구동 등을 실현할 수 있다.
[적용예]
[액정 소자를 사용한 예]
도 16의 (C)에 나타낸 화소 회로(400LC)는 회로(401LC)를 갖는다. 회로(401LC)는 액정 소자(LC)와 용량 소자(C2)를 갖는다.
액정 소자(LC)는 한쪽 전극이 노드(N2) 및 용량 소자(C2)의 한쪽 전극과 접속되고, 다른 쪽 전극이 전위(Vcom2)가 인가되는 배선과 접속된다. 용량 소자(C2)는 다른 쪽 전극이 전위(Vcom1)가 인가되는 배선과 접속된다.
용량 소자(C2)는 유지 용량 소자로서 기능한다. 또한 용량 소자(C2)는 불필요하면 생략할 수 있다.
화소 회로(400LC)는 액정 소자(LC)에 높은 전압을 공급할 수 있기 때문에, 예를 들어 오버 드라이브 구동에 의하여 고속 표시를 실현하는 것, 구동 전압이 높은 액정 재료를 적용하는 것 등이 가능하다. 또한 배선(S1) 또는 배선(S2)에 보정 신호를 공급함으로써 사용 온도, 액정 소자(LC)의 열화 상태 등에 따라 계조를 보정할 수도 있다.
[발광 소자를 사용한 예]
도 16의 (D)에 나타낸 화소 회로(400EL)는 회로(401EL)를 갖는다. 회로(401EL)는 발광 소자(EL), 트랜지스터(M3), 및 용량 소자(C2)를 갖는다.
트랜지스터(M3)는 게이트가 노드(N2) 및 용량 소자(C2)의 한쪽 전극과 접속되고, 소스 및 드레인 중 한쪽이 전위(VH)가 인가되는 배선과 접속되고, 다른 쪽이 발광 소자(EL)의 한쪽 전극과 접속된다. 용량 소자(C2)는 다른 쪽 전극이 전위(Vcom)가 인가되는 배선과 접속된다. 발광 소자(EL)는 다른 쪽 전극이 전위(VL)가 인가되는 배선과 접속된다.
트랜지스터(M3)는 발광 소자(EL)에 공급되는 전류를 제어하는 기능을 갖는다. 용량 소자(C2)는 유지 용량 소자로서 기능한다. 용량 소자(C2)는 불필요하면 생략할 수 있다.
또한 여기서는 발광 소자(EL)의 애노드 측이 트랜지스터(M3)에 접속되는 구성을 나타내었지만, 캐소드 측이 트랜지스터(M3)에 접속되어도 좋다. 이때 전위(VH)와 전위(VL)의 값을 적절히 변경할 수 있다.
화소 회로(400EL)는 트랜지스터(M3)의 게이트에 높은 전위를 인가함으로써 발광 소자(EL)에 큰 전류를 흘릴 수 있기 때문에 예를 들어 HDR 표시 등을 실현할 수 있다. 또한 배선(S1) 또는 배선(S2)에 보정 신호를 공급함으로써 트랜지스터(M3), 발광 소자(EL) 등의 전기 특성의 편차를 보정할 수도 있다.
또한 도 16의 (C) 및 (D)에서 예시한 회로에 한정되지 않고, 별도로 트랜지스터, 용량 소자 등을 추가한 구성으로 하여도 좋다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는 터치 패널과, IC를 갖는 터치 패널 모듈의 구성예에 대하여 설명한다.
도 17에 터치 패널 모듈(6500)의 블록도를 나타내었다. 터치 패널 모듈(6500)은 터치 패널(6510)과 IC(6520)를 갖는다.
터치 패널(6510)은 표시부(6511)와, 입력부(6512)와, 주사선 구동 회로(6513)와, 센서 구동 회로(6503)와, 검출 회로(6504)를 갖는다. 표시부(6511)는 복수의 화소, 복수의 신호선, 복수의 주사선을 갖고, 화상을 표시하는 기능을 갖는다. 입력부(6512)는 피검지체가 터치 패널(6510)에 접촉하는 것 또는 근접하는 것을 검지하는 복수의 센서 소자를 갖고, 터치 센서로서의 기능을 갖는다. 주사선 구동 회로(6513)는 표시부(6511)가 갖는 주사선에 주사 신호를 출력하는 기능을 갖는다.
센서 구동 회로(6503)는 입력부(6512)가 갖는 센서 소자를 구동하는 신호를 출력하는 기능을 갖는다. 센서 구동 회로(6503)로서는 예를 들어 시프트 레지스터 회로와 버퍼 회로를 조합한 구성을 사용할 수 있다.
검출 회로(6504)는 입력부(6512)가 갖는 센서 소자로부터의 출력 신호를 증폭하고, AD 변환 회로(6507)에 출력하는 기능을 갖는다.
여기서는 설명을 쉽게 하기 위하여, 터치 패널(6510)의 구성으로서, 표시부(6511)와 입력부(6512)를 나누어 명시하였지만, 화상을 표시하는 기능과, 터치 센서로서의 기능의 양쪽 기능을 갖는, 소위 인셀형의 터치 패널로 하여도 좋다.
입력부(6512)로서 사용할 수 있는 터치 센서의 방식으로서는 예를 들어 정전 용량 방식을 적용할 수 있다. 정전 용량 방식으로서는 표면형 정전 용량 방식, 투영형 정전 용량 방식 등이 있다. 또한 투영형 정전 용량 방식으로서는 자기 용량 방식, 상호 용량 방식 등이 있다. 상호 용량 방식을 사용하면, 여러 지점을 동시에 검출할 수 있기 때문에 바람직하다.
또한 이에 한정되지 않고, 손가락, 스타일러스 등의 피검지체가 근접하는 것, 접촉하는 것, 또는 가압되는 것을 검지할 수 있는 다양한 방식의 센서를 입력부(6512)에 적용할 수도 있다. 예를 들어 센서의 방식으로서는 정전 용량 방식 이외에도, 저항막 방식, 표면 탄성파 방식, 적외선 방식, 광학 방식 등 다양한 방식을 사용할 수 있다.
인셀형의 터치 패널로서는, 대표적으로는 하이브리드 인셀형과, 풀 인셀형이 있다. 하이브리드 인셀형이란 표시 소자를 지지하는 기판과 대향 기판의 양쪽, 또는 대향 기판에 터치 센서를 구성하는 전극 등이 제공된 구성을 말한다. 한편으로 풀 인셀형이란 표시 소자를 지지하는 기판에 터치 센서를 구성하는 전극 등을 제공한 구성을 말한다. 풀 인셀형의 터치 패널로 함으로써, 대향 기판의 구성을 간략화할 수 있기 때문에 바람직하다. 특히 풀 인셀형으로서, 표시 소자를 구성하는 전극이 터치 센서를 구성하는 전극을 겸하면, 제작 공정을 간략화할 수 있어, 제작 비용을 절감할 수 있기 때문에 바람직하다.
표시부(6511)는 HD(화소수 1280×720), FHD(화소수 1920×1080), WQHD(화소수 2560×1440), WQXGA(화소수 2560×1600), 4K(화소수 3840×2160), 8K(화소수 7680×4320) 등 매우 높은 해상도를 갖는 것이 바람직하다. 특히 4K, 8K, 또는 그 이상의 해상도로 하는 것이 바람직하다. 또한 표시부(6511)에 제공되는 화소의 화소 밀도(정세도)가 300ppi 이상이고, 바람직하게는 500ppi 이상이고, 더 바람직하게는 800ppi 이상이고, 더 바람직하게는 1000ppi 이상이고, 더 바람직하게는 1200ppi 이상인 것이 바람직하다. 이와 같이 해상도 및 정세도가 높은 표시부(6511)에 의하여 현장감, 깊이감 등을 더 높일 수 있게 된다.
IC(6520)는 회로 유닛(6501), 신호선 구동 회로(6502), 및 AD 변환 회로(6507)를 갖는다. 회로 유닛(6501)은 타이밍 컨트롤러(6505)와 화상 처리 회로(6506) 등을 갖는다.
신호선 구동 회로(6502)는 표시부(6511)가 갖는 신호선에 아날로그 신호인 영상 신호(비디오 신호라고도 함)를 출력하는 기능을 갖는다. 예를 들어 신호선 구동 회로(6502)는 시프트 레지스터, 디지털 아날로그 변환 회로(DAC: Digital-Analog Convertor), 래치 회로, 버퍼 회로 등을 조합한 구성을 가질 수 있다. 또한 터치 패널(6510)은 신호선과 접속되는 디멀티플렉서 회로를 가져도 좋다.
AD 변환 회로(6507)는 검출 회로(6504)로부터 입력된 아날로그 신호를 디지털 신호로 변환하여 회로 유닛(6501)에 출력하는 기능을 갖는다. 예를 들어 AD 변환 회로(6507)로서 아날로그 디지털 변환 회로(ADC: Analog-Digital Convertor)에 더하여 증폭 회로를 갖는 구성을 사용할 수 있다.
회로 유닛(6501)이 갖는 화상 처리 회로(6506)는 터치 패널(6510)의 표시부(6511)를 구동하는 신호를 생성하고 출력하는 기능과, 입력부(6512)를 구동하는 신호를 생성하고 출력하는 기능과, 입력부(6512)로부터 출력된 신호를 해석하고 CPU(6540)에 출력하는 기능을 갖는다.
더 구체적인 예로서는, 화상 처리 회로(6506)는 CPU(6540)로부터의 명령에 따라 영상 신호를 생성하는 기능을 갖는다. 또한 화상 처리 회로(6506)는 표시부(6511)의 사양에 맞추어 영상 신호에 신호 처리를 실시하고, 아날로그 영상 신호로 변환하고, 신호선 구동 회로(6502)에 공급하는 기능을 갖는다. 또한 화상 처리 회로(6506)는 CPU(6540)로부터의 명령에 따라 센서 구동 회로(6503)에 출력하는 구동 신호를 생성하는 기능을 갖는다. 또한 화상 처리 회로(6506)는 검출 회로(6504)로부터 AD 변환 회로(6507)를 통하여 입력된 신호를 해석하고, 위치 정보로서 CPU(6540)에 출력하는 기능을 갖는다.
또한 타이밍 컨트롤러(6505)는 화상 처리 회로(6506)가 처리를 실시한 영상 신호 등에 포함되는 동기 신호를 바탕으로, 주사선 구동 회로(6513) 및 센서 구동 회로(6503)에 출력하는 신호(클럭 신호, 스타트 펄스 신호 등의 신호)를 생성하고, 출력하는 기능을 갖는다. 또한 타이밍 컨트롤러(6505)는 검출 회로(6504)가 신호를 출력하는 타이밍을 규정하는 신호를 생성하고, 출력하는 기능을 가져도 좋다. 여기서 타이밍 컨트롤러(6505)는 주사선 구동 회로(6513)에 출력하는 신호와 센서 구동 회로(6503)에 출력하는 신호에 각각 동기시킨 신호를 출력하는 것이 바람직하다. 특히 표시부(6511)의 화소 데이터를 재기록하는 기간과 입력부(6512)로 센싱하는 기간을 각각 나누는 것이 바람직하다. 예를 들어 1프레임 기간을, 화소의 데이터를 재기록하는 기간과 센싱하는 기간으로 나누어 터치 패널(6510)을 구동할 수 있다. 또한 예를 들어 1프레임 기간 중에 2개 이상의 센싱 기간을 제공함으로써 검출 감도 및 검출 정밀도를 높일 수 있다.
화상 처리 회로(6506)는 예를 들어 프로세서를 갖는 구성으로 할 수 있다. 예를 들어 DSP(Digital Signal Processor), GPU(Graphics Processing Unit) 등의 마이크로프로세서를 사용할 수 있다. 또한 이들 마이크로프로세서를 FPGA(Field Programmable Gate Array), FPAA(Field Programmable Analog Array) 등 PLD(Programmable Logic Device)에 의하여 실현한 구성으로 하여도 좋다. 화상 처리 회로(6506)는 프로세서에 의하여 다양한 프로그램으로부터의 명령을 해석하고 실행함으로써, 각종 데이터 처리, 프로그램 제어 등을 수행한다. 프로세서에 의하여 실행할 수 있는 프로그램은 프로세서가 갖는 메모리 영역에 저장되어 있어도 좋고, 별도로 제공되는 기억 장치에 저장되어 있어도 좋다.
또한 터치 패널(6510)이 갖는 표시부(6511), 입력부(6512), 주사선 구동 회로(6513), 센서 구동 회로(6503), 검출 회로(6504) 중 하나 이상의 채널 형성 영역에 산화물 반도체를 사용하고, 오프 전류가 매우 낮은 트랜지스터를 이용하는 것이 바람직하다. 상기 트랜지스터는 오프 전류가 매우 낮기 때문에, 상기 트랜지스터를 기억 소자로서 기능하는 용량 소자에 유입한 전하(데이터)를 유지하기 위한 스위치로서 사용함으로써 데이터의 유지 기간을 장기간에 걸쳐 확보할 수 있다. 또한 IC(6520)가 갖는 회로 유닛(6501), 신호선 구동 회로(6502), AD 변환 회로(6507), 또는 외부에 제공되는 CPU(6540) 등에 상기 트랜지스터를 적용하여도 좋다. 예를 들어 이 특성을 화상 처리 회로(6506)의 레지스터, 캐시 메모리 등에 사용함으로써 필요할 때만 화상 처리 회로(6506)를 동작시키고, 다른 경우에는 직전의 처리 정보를 상기 기억 소자에 대피시킴으로써, 사용하지 않을 때에는 화상 처리 회로(6506)의 전원을 차단하는, 소위 노멀리 오프 컴퓨팅이 가능해져, 터치 패널 모듈(6500) 및 이것이 실장되는 전자 기기의 저소비 전력화를 도모할 수 있다.
또한 여기서는 회로 유닛(6501)이 타이밍 컨트롤러(6505)와 화상 처리 회로(6506)를 갖는 구성으로 하였지만, 화상 처리 회로(6506) 자체 또는 화상 처리 회로(6506)의 일부 기능을 갖는 회로를 IC(6520)의 외부에 제공하여도 좋다. 또는 화상 처리 회로(6506)의 기능 또는 일부의 기능을 CPU(6540)가 맡아도 좋다. 예를 들어 회로 유닛(6501)이 신호선 구동 회로(6502), 타이밍 컨트롤러(6505), 및 AD 변환 회로(6507)를 갖는 구성으로 할 수도 있다.
또한 여기서는 IC(6520)가 회로 유닛(6501)을 포함하는 예를 나타내었지만, IC(6520)가 회로 유닛(6501)을 포함하지 않는 구성으로 할 수도 있다. 이때 IC(6520)는 신호선 구동 회로(6502) 및 AD 변환 회로(6507)를 갖는 구성으로 할 수 있다. 예를 들어 터치 패널 모듈(6500)에 복수의 IC를 실장하는 경우에는, 회로 유닛(6501)을 포함하는 IC를 별도로 제공하고, 회로 유닛(6501)을 갖지 않는 IC(6520)를 복수 배치할 수도 있고, IC(6520)와 신호선 구동 회로(6502)만을 갖는 IC를 조합하여 배치할 수도 있다.
이와 같이, 터치 패널(6510)의 표시부(6511)를 구동하는 기능과 입력부(6512)를 구동하는 기능을 하나의 IC에 제공한 구성으로 함으로써, 터치 패널 모듈(6500)에 실장하는 IC의 개수를 줄일 수 있기 때문에 비용을 절감할 수 있다.
도 18의 (A), (B), (C)는 IC(6520)를 실장한 터치 패널 모듈(6500)의 개략도이다.
도 18의 (A)에 도시된 터치 패널 모듈(6500)은 기판(6531), 대향 기판(6532), 복수의 FPC(6533), IC(6520), IC(6530) 등을 갖는다. 또한 기판(6531)과 대향 기판(6532) 사이에 표시부(6511), 입력부(6512), 주사선 구동 회로(6513), 센서 구동 회로(6503), 및 검출 회로(6504)를 갖는다. IC(6520) 및 IC(6530)는 COG(Chip On Glass) 방식 등의 실장 방법에 의하여 기판(6531)에 실장되어 있다.
상술한 IC(6520)에 있어서, IC(6530)는 신호선 구동 회로(6502)만을 또는 신호선 구동 회로(6502) 및 회로 유닛(6501)을 갖는 IC이다. IC(6520) 및 IC(6530)에는 FPC(6533)를 통하여 외부로부터 신호가 공급된다. 또한 FPC(6533)를 통하여 IC(6520) 또는 IC(6530)로부터 외부에 신호를 출력할 수 있다.
도 18의 (A)에는 표시부(6511)를 끼우도록 주사선 구동 회로(6513)를 2개 제공하는 구성의 예를 도시하였다. 또한 IC(6520)에 더하여 IC(6530)를 갖는 구성을 도시하였다. 표시부(6511)의 해상도가 매우 높은 경우에 이러한 구성을 적합하게 사용할 수 있다.
도 18의 (B)에는 하나의 IC(6520)와 하나의 FPC(6533)를 실장한 예를 도시하였다. 이와 같이 기능을 하나의 IC(6520)로 집약시킴으로써, 부품 점수를 삭감할 수 있기 때문에 바람직하다. 또한 도 18의 (B)에는 주사선 구동 회로(6513)를 표시부(6511)의 2개의 짧은 변 중, FPC(6533)에 가까운 측의 변을 따라 배치한 예를 도시하였다.
도 18의 (C)에는 화상 처리 회로(6506) 등이 실장된 PCB(Printed Circuit Board)(6534)를 갖는 구성의 예를 도시하였다. 기판(6531) 위의 IC(6520) 및 IC(6530)와 PCB(6534)는 FPC(6533)에 의하여 전기적으로 접속되어 있다. 여기서 IC(6520)에는 상술한 화상 처리 회로(6506)를 갖지 않는 구성을 적용할 수 있다.
또한 도 18의 (A), (B), (C)에 있어서, IC(6520) 및 IC(6530)는 기판(6531)이 아니라 FPC(6533)에 실장되어 있어도 좋다. 예를 들어 IC(6520) 및 IC(6530)를 COF 방식 또는 TAB 방식 등의 실장 방법에 의하여 FPC(6533)에 실장하면 좋다.
도 18의 (A), (B)에 도시된 바와 같이, 표시부(6511)의 짧은 변 측에 FPC(6533), IC(6520)(및 IC(6530)) 등을 배치하는 구성은 슬림 베젤화가 가능하기 때문에, 예를 들어 스마트폰, 휴대 전화, 또는 태블릿 단말기 등의 전자 기기에 적합하게 사용할 수 있다. 또한 도 18의 (C)에 도시된 바와 같은 PCB(6534)를 사용하는 구성은 예를 들어 텔레비전 장치, 모니터 장치, 태블릿 단말기, 또는 노트북형 퍼스널 컴퓨터 등에 적합하게 사용할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는 본 발명의 일 형태의 전자 기기에 대하여 설명한다.
본 실시형태의 전자 기기는 표시부에 본 발명의 일 형태의 표시 장치를 갖는다. 본 발명의 일 형태의 표시 장치는 고정세화 및 고해상도화가 용이하다. 따라서 다양한 전자 기기의 표시부에 사용할 수 있다.
또한 본 발명의 일 형태의 반도체 장치는 전자 기기의 표시부 이외에 적용할 수도 있다. 예를 들어 전자 기기의 제어부 등에 본 발명의 일 형태의 반도체 장치를 사용함으로써, 소비 전력을 저감할 수 있어 바람직하다.
전자 기기로서는 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지, 파칭코기 등의 대형 게임기 등 비교적 큰 화면을 갖는 전자 기기 이외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등이 있다.
특히 본 발명의 일 형태의 표시 장치는 정세도를 높일 수 있기 때문에, 비교적 작은 표시부를 갖는 전자 기기에 사용할 수 있다. 이러한 전자 기기로서는 예를 들어 손목시계형 및 팔찌형 정보 단말기(웨어러블 기기), 그리고 헤드 마운트 디스플레이 등의 VR용 기기, 안경형 AR용 기기, 및 MR용 기기 등, 두부에 장착할 수 있는 웨어러블 기기 등이 있다.
본 실시형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 검지, 검출, 또는 측정하는 기능을 포함하는 것)를 가져도 좋다.
본 실시형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록된 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
도 19의 (A)에 도시된 전자 기기(7000)는 스마트폰으로서 사용할 수 있는 휴대 정보 단말기이다.
전자 기기(7000)는 하우징(7001), 표시부(7002), 전원 버튼(7003), 버튼(7004), 스피커(7005), 마이크로폰(7006), 카메라(7007), 및 광원(7008) 등을 갖는다. 표시부(7002)는 터치 패널 기능을 갖는다.
표시부(7002)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 19의 (B)는 하우징(7001)의 마이크로폰(7006) 측의 단부를 포함하는 단면 개략도이다.
하우징(7001)의 표시면 측에는 투광성을 갖는 보호 부재(7010)가 제공되고, 하우징(7001)과 보호 부재(7010)로 둘러싸인 공간 내에 표시 패널(7011), 광학 부재(7012), 터치 센서 패널(7013), 프린트 기판(7017), 배터리(7018) 등이 배치된다.
보호 부재(7010)에는 표시 패널(7011), 광학 부재(7012), 및 터치 센서 패널(7013)이 접착층(도시하지 않았음)에 의하여 고정되어 있다.
표시부(7002)보다 외측의 영역에서 표시 패널(7011)의 일부가 접히고, 이 접힌 부분에 FPC(7015)가 접속되어 있다. FPC(7015)에는 IC(7016)가 실장되어 있다. FPC(7015)는 프린트 기판(7017)에 제공된 단자에 접속되어 있다.
표시 패널(7011)에는 본 발명의 일 형태의 플렉시블 디스플레이를 적용할 수 있다. 그러므로 매우 가벼운 전자 기기를 실현할 수 있다. 또한 표시 패널(7011)이 매우 얇기 때문에 전자 기기의 두께를 억제하면서 대용량 배터리(7018)를 탑재할 수도 있다. 또한 표시 패널(7011)의 일부를 접어 화소부의 이면 측에 FPC(7015)와의 접속부를 배치함으로써 슬림 베젤의 전자 기기를 실현할 수 있다.
도 19의 (C)에 텔레비전 장치의 일례를 도시하였다. 텔레비전 장치(7100)는 하우징(7101)에 표시부(7002)가 제공되어 있다. 여기서는 스탠드(7103)에 의하여 하우징(7101)을 지지한 구성을 나타내었다.
표시부(7002)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 19의 (C)에 도시된 텔레비전 장치(7100)는 하우징(7101)이 갖는 조작 스위치 및 별체의 리모트 컨트롤러(7111)에 의하여 조작할 수 있다. 또는 표시부(7002)에 터치 센서를 가져도 좋고, 손가락 등으로 표시부(7002)를 터치함으로써 텔레비전 장치(7100)를 조작하여도 좋다. 리모트 컨트롤러(7111)는 상기 리모트 컨트롤러(7111)로부터 출력되는 정보를 표시하는 표시부를 가져도 좋다. 리모트 컨트롤러(7111)가 갖는 조작 키 또는 터치 패널에 의하여 채널 및 음량을 조작할 수 있고, 표시부(7002)에 표시되는 영상을 조작할 수 있다.
또한 텔레비전 장치(7100)는 수신기 및 모뎀 등을 갖는 구성으로 한다. 수신기에 의하여 일반적인 텔레비전 방송을 수신할 수 있다. 또한 모뎀을 통하여 유선 또는 무선으로 통신 네트워크에 접속함으로써, 한 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이, 또는 수신자들 등)의 정보 통신을 수행할 수도 있다.
도 19의 (D)에 노트북형 퍼스널 컴퓨터의 일례를 도시하였다. 노트북형 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 외부 접속 포트(7214) 등을 갖는다. 하우징(7211)에 표시부(7002)가 제공되어 있다.
표시부(7002)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 19의 (E) 및 (F)에 디지털 사이니지의 일례를 도시하였다.
도 19의 (E)에 도시된 디지털 사이니지(7300)는 하우징(7301), 표시부(7002), 및 스피커(7303) 등을 갖는다. 또한 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 마이크로폰 등을 가질 수 있다.
도 19의 (F)는 원주상 기둥(7401)에 제공된 디지털 사이니지(7400)이다. 디지털 사이니지(7400)는 기둥(7401)의 곡면을 따라 제공된 표시부(7002)를 갖는다.
도 19의 (E) 및 (F)에서 표시부(7002)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
표시부(7002)가 넓을수록 한번에 제공할 수 있는 정보량을 늘릴 수 있다. 또한 표시부(7002)가 넓을수록 사람의 눈에 띄기 쉽고, 예를 들어 광고의 선전(宣傳) 효과를 높일 수 있다.
표시부(7002)에 터치 패널을 적용함으로써, 표시부(7002)에 화상 또는 동영상을 표시할 뿐만 아니라, 사용자가 직관적으로 조작할 수 있어 바람직하다. 또한 노선 정보 또는 교통 정보 등의 정보를 제공하기 위한 용도로 사용하는 경우에는 직관적인 조작에 의하여 사용성을 높일 수 있다.
도 19의 (E) 및 (F)에 도시된 바와 같이, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)는 사용자가 소유하는 스마트폰 등의 정보 단말기(7311) 또는 정보 단말기(7411)와 무선 통신에 의하여 연계 가능한 것이 바람직하다. 예를 들어 표시부(7002)에 표시되는 광고의 정보를, 정보 단말기(7311) 또는 정보 단말기(7411)의 화면에 표시시킬 수 있다. 또한 정보 단말기(7311) 또는 정보 단말기(7411)를 조작함으로써, 표시부(7002)의 표시를 전환할 수 있다.
디지털 사이니지(7300) 또는 디지털 사이니지(7400)에 정보 단말기(7311) 또는 정보 단말기(7411)의 화면을 조작 수단(컨트롤러)으로 한 게임을 실행시킬 수도 있다. 이로써, 불특정 다수의 사용자가 동시에 게임에 참가하여 즐길 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
10: 트랜지스터
11: 기판
12: 기판
20: 개구
21: 반도체층
22: 절연층
23: 도전층
24: 도전층
25: 절연층
26: 도전층
28: 절연층
29a: 절연층
29b: 절연층
30: 액정 소자
31: 도전층
32: 도전층
33: 액정
34: 절연층
35: 도전층
41: 배향막
42: 배향막
43: 착색층
44: 차광층
45: 절연층
46: 절연층
50A: 표시 장치
60: 액정 소자
111: 화소 전극
112: 액정
113: 공통 전극
123: 절연층
124: 스페이서
130a: 편광판
130b: 편광판
131: 착색층
132: 차광층
140: 접속부
141: 접착층
151: 기판
152: 기판
162: 표시부
164: 회로부
165: 배선
172: FPC
173: IC
201: 트랜지스터
202: 트랜지스터
204: 접속부
206: 배선
210B: 부화소
210G: 부화소
210R: 부화소
210: 화소
211: 절연층
212: 절연층
213: 절연층
214: 절연층
215: 절연층
216: 절연층
221: 도전층
222: 도전층
223: 도전층
231: 반도체층
242: 접속층
243: 접속체

Claims (9)

  1. 표시 장치로서,
    반도체층, 게이트 절연층, 게이트 전극, 제 1 도전층, 및 제 2 도전층을 포함하는 트랜지스터;
    상기 제 2 도전층, 제 3 도전층, 및 액정을 포함하는 액정 소자; 및
    제 1 측면을 포함하는 제 1 절연층을 포함하고,
    상기 제 1 측면은 상기 제 1 도전층 위에 위치하고,
    상기 반도체층은 상기 제 1 도전층의 상면 및 상기 제 1 측면과 접촉하고,
    상기 게이트 절연층은 상기 게이트 절연층과 상기 제 1 측면 사이에 위치하는 상기 반도체층을 개재(介在)하여 상기 제 1 측면과 대향하는 부분을 포함하고,
    상기 게이트 전극은 상기 게이트 전극과 상기 제 1 측면 사이에 위치하는 상기 반도체층 및 상기 게이트 절연층을 개재하여 상기 제 1 측면과 대향하는 부분을 포함하고,
    상기 제 2 도전층은 상기 제 1 절연층 위에 위치하고, 또한 상기 반도체층과 접촉하고,
    상기 제 3 도전층은 상기 제 1 절연층 위에 위치하고, 또한 평면에서 보았을 때 상기 제 2 도전층과 중첩되는 부분을 포함하고,
    상기 반도체층은 산화물 반도체막을 포함하고,
    상기 제 2 도전층은 산화물 도전막을 포함하는, 표시 장치.
  2. 표시 장치로서,
    반도체층, 게이트 절연층, 게이트 전극, 제 1 도전층, 및 제 2 도전층을 포함하는 트랜지스터;
    상기 제 2 도전층, 제 3 도전층, 및 액정을 포함하는 액정 소자; 및
    개구 및 상기 개구에 위치하는 제 1 측면을 포함하는 제 1 절연층을 포함하고,
    상기 반도체층은 상기 제 1 도전층의 상면 및 상기 제 1 측면과 접촉하고,
    상기 게이트 절연층은 상기 게이트 절연층과 상기 제 1 측면 사이에 위치하는 상기 반도체층을 개재하여 상기 제 1 측면과 대향하는 부분을 포함하고,
    상기 게이트 전극은 상기 게이트 전극과 상기 제 1 측면 사이에 위치하는 상기 반도체층 및 상기 게이트 절연층을 개재하여 상기 제 1 측면과 대향하는 부분을 포함하고,
    상기 제 2 도전층은 상기 제 1 절연층 위에 위치하고, 또한 상기 반도체층과 접촉하고,
    상기 제 3 도전층은 상기 제 1 절연층 위에 위치하고, 또한 평면에서 보았을 때 상기 제 2 도전층과 중첩되는 부분을 포함하고,
    상기 반도체층은 산화물 반도체막을 포함하고,
    상기 제 2 도전층은 산화물 도전막을 포함하는, 표시 장치.
  3. 제 1 항에 있어서,
    상기 제 3 도전층은 상기 제 2 도전층 위에 위치하고, 또한 산화물 도전막을 포함하고,
    상기 게이트 절연층은 상기 제 3 도전층과 상기 제 2 도전층 사이에 위치하는 부분을 포함하는, 표시 장치.
  4. 제 3 항에 있어서,
    상기 제 3 도전층은 상기 게이트 절연층의 상면과 접촉하여 제공되는, 표시 장치.
  5. 제 3 항에 있어서,
    상기 게이트 전극 위에 제 2 절연층을 더 포함하고,
    상기 제 3 도전층은 상기 제 3 도전층과 상기 제 2 도전층 사이에 위치하는 상기 게이트 절연층 및 상기 제 2 절연층을 개재하여 상기 제 2 도전층과 중첩되는 부분을 포함하는, 표시 장치.
  6. 제 5 항에 있어서,
    상기 제 3 도전층은 상기 제 3 도전층과 상기 게이트 전극 사이에 위치하는 상기 제 2 절연층을 개재하여 상기 게이트 전극과 중첩되는 부분을 포함하는, 표시 장치.
  7. 제 1 항에 있어서,
    상기 제 3 도전층 위에 제 3 절연층을 더 포함하고,
    상기 제 2 도전층은 상기 제 2 도전층과 상기 제 3 도전층 사이에 위치하는 상기 제 3 절연층을 개재하여 상기 제 3 도전층과 중첩되는 부분을 포함하는, 표시 장치.
  8. 제 2 항에 있어서,
    상기 제 3 도전층은 상기 제 2 도전층 위에 위치하고, 또한 산화물 도전막을 포함하고,
    상기 게이트 절연층은 상기 제 3 도전층과 상기 제 2 도전층 사이에 위치하는 부분을 포함하는, 표시 장치.
  9. 제 2 항에 있어서,
    상기 제 3 도전층 위에 제 3 절연층을 더 포함하고,
    상기 제 2 도전층은 상기 제 2 도전층과 상기 제 3 도전층 사이에 위치하는 상기 제 3 절연층을 개재하여 상기 제 3 도전층과 중첩되는 부분을 포함하는, 표시 장치.
KR1020230092182A 2022-07-29 2023-07-17 표시 장치 KR20240016887A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022121249 2022-07-29
JPJP-P-2022-121249 2022-07-29

Publications (1)

Publication Number Publication Date
KR20240016887A true KR20240016887A (ko) 2024-02-06

Family

ID=89622757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230092182A KR20240016887A (ko) 2022-07-29 2023-07-17 표시 장치

Country Status (4)

Country Link
US (1) US20240036427A1 (ko)
JP (1) JP2024019128A (ko)
KR (1) KR20240016887A (ko)
CN (1) CN117476701A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018189938A (ja) 2016-11-30 2018-11-29 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018189938A (ja) 2016-11-30 2018-11-29 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器

Also Published As

Publication number Publication date
CN117476701A (zh) 2024-01-30
JP2024019128A (ja) 2024-02-08
US20240036427A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
US11803074B2 (en) Display device
US11256361B2 (en) Display device and operating method thereof
JP7465907B2 (ja) 表示装置及び発光装置
KR102643613B1 (ko) 표시 장치, 표시 모듈, 및 전자 기기
JP6795312B2 (ja) 表示装置
JP6742808B2 (ja) 表示装置及び電子機器
US20190362683A1 (en) Display device and electronic device
TW201643658A (zh) 觸控面板
JP2016181261A (ja) タッチパネル
TW201701332A (zh) 輸入輸出裝置及電子裝置
JP7439163B2 (ja) 表示装置
TW201826353A (zh) 顯示裝置、顯示模組及電子裝置
JP2018120214A (ja) 表示装置
CN107735725B (zh) 液晶显示装置及电子设备
JP6965065B2 (ja) 表示装置
KR20240016887A (ko) 표시 장치