KR20240015445A - 텅스텐 박막 증착 방법 - Google Patents

텅스텐 박막 증착 방법 Download PDF

Info

Publication number
KR20240015445A
KR20240015445A KR1020220093332A KR20220093332A KR20240015445A KR 20240015445 A KR20240015445 A KR 20240015445A KR 1020220093332 A KR1020220093332 A KR 1020220093332A KR 20220093332 A KR20220093332 A KR 20220093332A KR 20240015445 A KR20240015445 A KR 20240015445A
Authority
KR
South Korea
Prior art keywords
tungsten
thin film
deposition method
tungsten thin
titanium nitride
Prior art date
Application number
KR1020220093332A
Other languages
English (en)
Inventor
이건정
양재훈
윤원준
박홍기
장현경
박지혜
김상민
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020220093332A priority Critical patent/KR20240015445A/ko
Publication of KR20240015445A publication Critical patent/KR20240015445A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 텅스텐 박막 증착 방법은 하부막이 형성된 기판을 제공하는 단계; 상기 하부막을 소킹(soaking) 처리하는 단계; 상기 소킹 처리된 상기 하부막 상에 텅스텐 핵형성층을 형성하는 단계; 상기 텅스텐 핵형성층 상에 텅스텐 벌크층을 형성하는 단계;를 포함하되, 상기 소킹 단계 이전에 상기 하부막 상에 질소를 함유하는 가스로 상기 하부막을 전처리하는 단계;를 더 포함한다.

Description

텅스텐 박막 증착 방법{Methods of depositing tungsten thin film}
본 발명은 텅스텐 박막을 증착하는 방법에 관한 것으로서, 보다 상세하게는 반도체 소자 내지 전자 장치에서 전극이나 배선 구조에 적용되는 물질막으로 텅스텐 박막을 증착하는 방법에 관한 것이다.
텅스텐은 낮은 저항과 높은 열적 안정성의 특성을 갖기 때문에 반도체 소자 내지 전자 장치에서 전극이나 배선 구조에 적용되는 물질로 사용되고 있다. 나아가, 텅스텐을 증착하기 위한 화학 반응의 원료물질을 기체 상태로 이용하는 경우 종횡비가 높은 단차 구조에서의 도포율 특성이 우수한 것으로 알려져 있다. 다만, 텅스텐 박막이 그 상에 증착되는 하부막에 따라 텅스텐 박막의 편차가 발생하고 불순물에 기인하는 문제점이 있을 수 있다.
관련 선행기술로는 대한민국 공개공보 제19940021758A호(1994.10.19. 공개, 발명의 명칭: 텅스텐 박막의 증착방법)가 있다.
본 발명은 하부막에 따라 텅스텐 박막의 편차가 발생하고 불순물에 기인하는 문제점을 방지할 수 있는 텅스텐 박막 증착 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 따른 텅스텐 박막 증착 방법이 제공된다. 상기 텅스텐 박막 증착 방법은 하부막이 형성된 기판을 제공하는 단계; 상기 하부막을 소킹(soaking) 처리하는 단계; 상기 소킹 처리된 상기 하부막 상에 텅스텐 핵형성층을 형성하는 단계; 상기 텅스텐 핵형성층 상에 텅스텐 벌크층을 형성하는 단계;를 포함하되, 상기 소킹 단계 이전에 상기 하부막 상에 질소를 함유하는 가스로 상기 하부막을 전처리하는 단계;를 더 포함한다.
상기 텅스텐 박막 증착 방법에서, 상기 전처리하는 단계는 다이렉트 플라즈마를 통해 상기 질소를 함유하는 가스를 질소 라디칼로 활성화하여 상기 하부막을 전처리하는 것을 특징으로 할 수 있다.
상기 텅스텐 박막 증착 방법에서, 상기 전처리하는 단계는 원격 플라즈마를 통해 상기 질소를 함유하는 가스를 질소 라디칼로 활성화하여 상기 하부막을 전처리하는 것을 특징으로 할 수 있다.
상기 텅스텐 박막 증착 방법에서, 상기 전처리하는 단계의 공정 온도는 300 ~ 500℃일 수 있다.
상기 텅스텐 박막 증착 방법에서, 상기 질소를 함유하는 가스는 N2 또는 NH3를 포함할 수 있다.
상기 텅스텐 박막 증착 방법에서, 상기 하부막은 질화티타늄막이며, 상기 전처리하는 단계를 수행함으로써 상기 질화티타늄막은 종단이 질소인 질화티타늄(N-terminate TiN)일 수 있다.
상기 텅스텐 박막 증착 방법에서, 상기 전처리하는 단계 전의 상기 질화티타늄에서 <111> 결정 비율보다 상기 전처리하는 단계 후의 상기 질화티타늄에서 <111> 결정 비율이 상대적으로 더 높을 수 있다.
상기 텅스텐 박막 증착 방법에서, 상기 전처리하는 단계, 상기 소킹 처리하는 단계 및 상기 텅스텐 핵형성층을 형성하는 단계는 동일한 하나의 공정 챔버 내에서 인시츄 공정으로 수행할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일부 실시예들에 따르면, 하부막에 따라 텅스텐 박막의 편차가 발생하고 불순물에 기인하는 문제점을 방지할 수 있는 텅스텐 박막 증착 방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 비교예에 따른 텅스텐 박막 증착 방법을 도해하는 순서도이다.
도 2는 본 발명의 비교예에 따른 텅스텐 박막 증착 방법으로 구현된 소자의 단면을 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 텅스텐 박막 증착 방법을 도해하는 순서도이다.
도 4는 본 발명의 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 소자의 단면을 도시한 도면이다.
도 5는 본 발명의 비교예와 실시예에 따른 텅스텐 박막 증착 방법에서 다양한 조건에서 구현된 질화티타늄막에 대한 X선 회절 분석(XRD) 평가 결과를 나타낸 그래프이다.
도 6은 본 발명의 비교예와 실시예에 따른 텅스텐 박막 증착 방법으로 550℃의 온도 조건에서 구현된 질화티타늄막에 대한 X선 회절 분석(XRD) 평가 결과를 비교하여 나타낸 그래프이다.
도 7은 본 발명의 비교예와 실시예에 따른 텅스텐 박막 증착 방법으로 490℃의 온도 조건에서 구현된 질화티타늄막에 대한 X선 회절 분석(XRD) 평가 결과를 비교하여 나타낸 그래프이다.
도 8은 본 발명의 비교예와 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 텅스텐 핵형성층의 두께 평균값을 비교하여 나타낸 그래프이다.
도 9는 본 발명의 비교예와 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 텅스텐 핵형성층의 두께 분포를 비교하여 나타낸 그래프이다.
도 10은 본 발명의 비교예와 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 텅스텐 텅스텐 핵형성층의 두께 균일도를 비교하여 나타낸 그래프이다.
도 11은 본 발명의 비교예와 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 텅스텐 핵형성층의 비저항을 비교하여 나타낸 그래프이다.
도 12는 본 발명의 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 텅스텐 벌크층의 두께 분포가 비교예 대비 개선됨을 나타낸 그래프이다.
도 13은 본 발명의 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 텅스텐 벌크층의 두께 균일도가 비교예 대비 개선됨을 나타낸 그래프이다.
도 14는 본 발명의 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 텅스텐 벌크층의 평균 면저항 특성이 비교예 대비 개선됨을 나타낸 그래프이다.
도 15는 본 발명의 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 텅스텐 벌크층의 면저항 균일도 특성이 비교예 대비 개선됨을 나타낸 그래프이다.
명세서 전체에 걸쳐서, 막, 영역 또는 기판 등과 같은 하나의 구성요소가 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 상기 다른 구성요소 "상에" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다.
도 1은 본 발명의 비교예에 따른 텅스텐 박막 증착 방법을 도해하는 순서도이고, 도 2는 본 발명의 비교예에 따른 텅스텐 박막 증착 방법으로 구현된 소자의 단면을 도시한 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 비교예에 따른 텅스텐 박막 증착 방법은 하부막(20)이 형성된 기판(10)을 제공하는 단계(S10, S20); 상기 하부막(20)을 소킹(soaking) 처리하는 단계(S40); 상기 소킹 처리된 상기 하부막(20) 상에 텅스텐 핵형성층(50)을 형성하는 단계(S50); 상기 텅스텐 핵형성층(50) 상에 텅스텐 벌크층(60)을 형성하는 단계(S60);를 포함한다.
통상적으로 하부막(20)은 질화티타늄막(TiN)일 수 있다. 이 경우, 하부막(20)인 질화티타늄막(TiN)의 상태에 따라 후속 공정인 텅스텐 핵형성층(50)과 텅스텐 벌크층(60)이 영향을 받게 된다.
일 예로, 하부막(20)인 질화티타늄막(TiN)을 형성하는 공정 조건에 따라 텅스텐 핵형성층(50)과 텅스텐 벌크층(60)의 두께와 면저항 특성 등에서 편차가 발생한다. 특히, 하부막(20)인 질화티타늄막(TiN)의 결정성에 따라 이러한 편차는 확대될 수 있다. 예를 들어, 하부막(20)인 질화티타늄막(TiN)의 결정분포에서 <111> 결정성의 비율이 낮은 경우, 도 2에 도시된 바와 같이, 텅스텐 핵형성층(50)의 두께 편차가 확대되고 최종적으로 텅스텐 벌크층(60)의 두께 편차가 증폭되며 표면 조도가 불량해지는 문제점이 발생할 수 있다.
다른 예로, 하부막(20)인 질화티타늄막(TiN)을 형성하는 공정 조건에 따라 텅스텐 핵형성층(50)과 텅스텐 벌크층(60) 내에 잔여 이온(F, B)이 불순물 형태로 잔류하는 문제점이 발생할 수 있다.
본 발명의 비교예에 따른 텅스텐 박막 증착 방법에서는 후속 공정인 텅스텐 핵형성층(50)과 텅스텐 벌크층(60)을 형성하는 공정에서 하부막(20)인 질화티타늄막(TiN)의 결정성 등을 개선할 여지가 없다. 또한, 하부막(20)인 질화티타늄막을 형성하는 공정에서 결정성 등을 개선하더라도, 후속 공정으로 텅스텐 박막을 증착하기 위하여 챔버 간 이송되는 과정에서 질화티타늄막이 오염되어 후속의 텅스텐 핵형성층(50)과 텅스텐 벌크층(60)에 영향을 미치는 문제점을 근본적으로 해결하기 어렵다.
도 3은 본 발명의 실시예에 따른 텅스텐 박막 증착 방법을 도해하는 순서도이고, 도 4는 본 발명의 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 소자의 단면을 도시한 도면이다.
도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 텅스텐 박막 증착 방법은 하부막(20)이 형성된 기판(10)을 제공하는 단계(S10, S20); 상기 하부막(20)을 소킹(soaking) 처리하는 단계(S40); 상기 소킹 처리된 상기 하부막(20) 상에 텅스텐 핵형성층(50)을 형성하는 단계(S50); 상기 텅스텐 핵형성층(50) 상에 텅스텐 벌크층(60)을 형성하는 단계(S60);를 포함하되, 상기 소킹 단계(S40) 이전에 상기 하부막(20)인 질화티타늄막(TiN) 상에 질소를 함유하는 가스로 상기 하부막(20)인 질화티타늄막(TiN)을 전처리하는 단계(S30);를 더 포함한다.
전처리하는 단계(S30) 이전에 기판(10)은 소정의 하부막(20)이 이미 형성된 기판일 수 있다. 상기 하부막(20)은, 예를 들어, 질화티타늄(TiN)막을 포함하는 확산방지막이나 확산방지패턴일 수 있다.
상기 하부막(20)인 질화티타늄막(TiN) 상에 질소를 함유하는 가스로 상기 하부막(20)인 질화티타늄막(TiN)을 전처리하는 단계(S30)에서 상기 질소를 함유하는 가스는 N2 또는 NH3를 포함할 수 있다. 나아가, 본 발명의 기술적 사상에 따른 텅스텐 박막 증착 방법에서 상기 전처리하는 단계(S30)는 질소가 포함된 원자 또는 분자 등 가스, 액체, 고체 등을 포함하는 물질을 이용하여 수행될 수 있다.
상기 전처리하는 단계(S30)는 다이렉트 플라즈마를 통해 상기 질소를 함유하는 가스를 질소 라디칼로 활성화하여 상기 하부막(20)을 전처리하거나, 원격 플라즈마를 통해 상기 질소를 함유하는 가스를 질소 라디칼로 활성화하여 상기 하부막(20)을 전처리하는 것을 특징으로 할 수 있다. 본 발명의 기술적 사상에 따른 텅스텐 박막 증착 방법에서 상기 전처리하는 단계(S30)는 CCP 또는 ICP를 포함하는 플라즈마 방식과 기화기(vaporizer) 등 모든 라디컬 생성 방식을 적용할 수 있다.
상기 전처리하는 단계(S30)의 공정 온도는 300 ~ 500℃일 수 있다. 상기 전처리하는 단계(S30)는 1 내지 20초 동안 수행될 수 있다.
상기 전처리하는 단계(S30)를 수행함으로써, 상기 하부막(20)인 질화티타늄막은 종단이 질소인 질화티타늄(N-terminate TiN)일 수 있다. 상기 전처리하는 단계(S30)를 수행함으로써, 상기 전처리하는 단계(S30) 전의 상기 하부막(20)인 질화티타늄에서 <111> 결정 비율보다 상기 전처리하는 단계(S30) 후의 상기 하부막(20)인 질화티타늄에서 <111> 결정 비율이 상대적으로 더 높을 수 있다.
전처리하는 단계(S30)를 수행하기 전의 하부막(20)의 표면 상태(Surface State)는 랜덤한 상(Random Phase)으로 이루어진 상태이다. 전처리하는 단계(S30)를 수행하지 않고 후속 공정을 진행할 경우, 텡스텐 박막 형성 공정에서는 하부막(20)의 표면 상태를 결정하지 못하기 때문에 텅스텐 박막 증착 공정 시 공정 산포가 상승하고 잔여 이온(B, F)에 의해 텅스텐 박막의 손상이 발생하고 비저항이 상승하는 문제가 발생하였다.
본 발명의 실시예에 따른 텅스텐 박막 증착 방법에서는 텅스텐 박막을 형성하기 전에 인시츄(In-Situ) 공정으로 전처리하는 단계(S30)를 적용하여 하부막(20)의 표면 상태를 균일하게 조절함으로써 후속 공정에서 재현성있는 균일한 텅스텐 핵형성층(50)을 구현할 수 있으며, 잔여 이온(B, F)에 의한 텅스텐 박막의 손상을 방지하고, 텅스텐 박막의 비저항값이 하락하는 효과를 확보할 수 있다.
전처리하는 단계(S30)를 수행한 후에, 상기 하부막(20)을 소킹(soaking) 처리하는 단계(S40)를 수행한다. 텅스텐 핵형성층(50)을 형성하기 전에 수행하는 상기 소킹 공정은 텅스텐 박막(50, 60)을 형성하기 위하여 공급하는 WF6 가스로부터부터 하부막(20)을 보호하며 인큐베이션(Incubation)을 최소화할 수 있게 도와주는 사전 공정 단계이다.
소킹 공정은 하부막(20)에 환원가스를 공급하는 공정을 포함한다. 상기 소킹 공정에 사용되는 환원가스로는 SiH4 또는 B2H6가 있으며, 환원가스의 주요 원자인 실리콘(Si) 또는 보론(B)이 하부막(20)에 균일하게 안착되어야 텅스텐 핵형성층(50)이 원활하게 형성될 수 있다.
예를 들어, 소킹 공정에 사용되는 환원가스가 SiH4 인 경우 실리콘이 하부막(20) 상에 안착되는 반응은 화학식1의 반응을 포함할 수 있다. SiH4 가스가 고온에서 분해되어 비정질 Si이 생성되는데, 이러한 비정질 Si은 후속 반응시 유입되는 WF6 가스에 의해 소자가 부식되거나 열화되는 현상을 방지할 수도 있다.
[화학식 1]
SiH4(g) → Si(s) + 2H2(g)↑
한편, 소킹 공정에 사용되는 환원가스가 B2H6 인 경우 보론이 하부막(20) 상에 안착되는 반응은 화학식1의 반응을 포함할 수 있다. B2H6 가스가 고온에서 분해되어 붕소(B)가 생성되는데, 이러한 붕소(B)는 후속 반응시 유입되는 WF6 가스에 의해 소자가 부식되거나 열화되는 현상을 방지할 수도 있다.
[화학식 2]
B2H6(g) → 2B(s) + 3H2(g)↑
하부막(20)을 소킹(soaking) 처리하는 단계(S40)를 수행한 후에, 상기 하부막(20) 상에 텅스텐 핵형성층(50)을 형성하는 단계(S50)를 수행한다. 통상적으로 텅스텐 박막의 증착 단계는 소킹 단계, 텅스텐 핵형성층, 텅스텐 벌크층을 형성하는 단계로 구분되며, 이 중에서 텅스텐 핵형성층(50)을 형성하는 단계는 전체 텅스텐 박막의 특성을 결정하는 매우 중요한 요소이다.
텅스텐 핵형성층(50)을 형성하는 단계는 WF6 가스를 공정 가스로 제공하되, 상기 WF6 가스는 소킹 단계에서 흡착된 실리콘 또는 보론과 반응하여 텅스텐 핵형성층(50)을 형성한다. 텅스텐 핵형성층(50)은 텅스텐 전구체인 불화텅스텐(WF6) 가스를 수소(H2) 가스로 환원시킴으로써 텅스텐 벌크층(60)을 형성하는 단계(S60)에서 생성되는 부산물인 HF 가스로부터 소자를 보호할 수 있다.
예를 들어, 소킹 공정에 사용되는 환원가스가 SiH4 인 경우 하부막(20) 상에 흡착된 실리콘(Si)은 상기 WF6 가스와 반응하여 화학식3과 같이 텅스텐 핵형성층(50)을 형성한다.
[화학식 3]
3Si(s) + 2WF6(g) → 2W(s) + 3SiF4(g)↑
한편, 소킹 공정에 사용되는 환원가스가 B2H6 인 경우 하부막(20) 상에 흡착된 보론(B)은 상기 WF6 가스와 반응하여 화학식4와 같이 텅스텐 핵형성층(50)을 형성한다. B2H6 가스를 공정 가스로 이용하여 형성된 텅스텐 핵형성층은 SiH4 가스를 공정 가스로 이용하여 형성된 텅스텐 핵형성층 보다 텅스텐 결정입자의 크기가 더 크며 비저항이 더 낮은 것으로 평가된다.
[화학식 4]
2B(s) + WF6(g) → W(s) + 2BF3(g)↑
텅스텐 핵형성층(50)을 형성하는 단계(S50)를 수행한 후에, 상기 텅스텐 핵형성층(50) 상에 텅스텐 벌크층(60)을 형성하는 단계(S60)를 수행한다.
텅스텐 벌크층을 증착하는 단계(S60)는 화학식5와 같이 텅스텐 전구체인 불화텅스텐(WF6) 가스를 수소(H2) 가스로 환원시킴으로써 텅스텐 벌크층을 형성하는 단계를 포함할 수 있다.
[화학식 5]
3H2(g) + WF6(g) → W(s) + 6HF(g)↑
화학식 5의 반응은 수소 환원(H2 reduction) 반응으로서 텅스텐 박막 형성 공정의 주(main) 공정이다. 단계(S60)에서의 H2 환원 반응은 SiH4 환원 반응 보다 텅스텐 증착 속도가 낮으므로 단차 구조에서의 도포율(step coverage)이 우수하다. H2 가스의 부분압의 제곱근에 비례하여 증착속도가 증가하는 반응 율속 단계(rate limited reaction)이므로 온도에 따른 증착 속도 조절이 수월하다.
만약, 텅스텐 핵형성층을 먼저 형성하지 않고, 불화텅스텐(WF6) 가스와 수소(H2) 가스를 이용하여 Ti/TiN 확산방지막 상에 직접 텅스텐 벌크층을 증착하는 경우, 불화텅스텐의 불소(F) 원자가 상기 확산방지막과 반응하여, 불화티타늄(TiF3)을 형성하여 결함(defect)이 발생하는 문제점이 있다. 이러한 문제점이 발생되는 것을 방지하기 위하여, 텅스텐 벌크층을 증착하기에 앞서, 텅스텐 핵형성층을 먼저 형성함으로써, 불화텅스텐이 확산방지막과 반응하는 것을 방지할 수 있다.
상술한 전처리하는 단계(S30), 소킹 단계(S40), 텅스텐 핵형성층(50)을 형성하는 단계(S50)는 동일한 하나의 공정 챔버 내에서 인시츄 공정으로 수행될 수 있다. 이 경우, 전처리된 하부막(20) 상에 텅스텐 핵형성층(50)을 형성하기 직전의 상태를 하부막(20)인 질화티타늄막의 표면 상태가 종단이 질소인 질화티타늄(N-terminate TiN)으로 적절하게 유지되도록 할 수 있다.
또한, 전처리하는 단계(S30), 소킹 단계(S40), 텅스텐 핵형성층(50)을 형성하는 단계(S50)를 동일한 하나의 공정 챔버 내에서 인시츄 공정으로 수행함으로써, 하부막(20)의 표면 상태를 균일하게 조절함으로써 후속 공정에서 재현성있는 균일한 텅스텐 핵형성층(50)을 구현할 수 있으며, 잔여 이온(B, F)에 의한 텅스텐 박막의 손상을 방지하고, 텅스텐 박막의 비저항값이 하락하는 효과를 확보할 수 있다.
텅스텐 핵형성층(50)을 형성하는 단계(S50) 및/또는 텅스텐 벌크층(60)을 형성하는 단계(S60)는 원자층 증착(ALD) 공정 또는 화학 기상 증착(CVD) 공정으로 구현될 수 있다.
도 5는 본 발명의 비교예와 실시예에 따른 텅스텐 박막 증착 방법에서 다양한 조건에서 구현된 질화티타늄막에 대한 X선 회절 분석(XRD) 평가 결과를 나타낸 그래프이고, 도 6은 본 발명의 비교예와 실시예에 따른 텅스텐 박막 증착 방법으로 550℃의 온도 조건에서 구현된 질화티타늄막에 대한 X선 회절 분석(XRD) 평가 결과를 비교하여 나타낸 그래프이고, 도 7은 본 발명의 비교예와 실시예에 따른 텅스텐 박막 증착 방법으로 490℃의 온도 조건에서 구현된 질화티타늄막에 대한 X선 회절 분석(XRD) 평가 결과를 비교하여 나타낸 그래프이다. 실시예는 상술한 전처리(Pre-TRT) 단계(S30)를 수행한 경우이며, 비교예는 상술한 전처리(Pre-TRT) 단계(S30)를 수행하지 않은 경우이다.
도 5 내지 도 7을 참조하면, 하부막(20)으로서 질화티타늄막을 490℃ 또는 550℃의 공정 온도에서 원자층 증착(ALD) 공정으로 형성한 후, 상술한 전처리(Pre-TRT) 단계(S30)의 적용 유무에 따른 질화티타늄막의 결정성을 확인할 수 있다. 상술한 전처리(Pre-TRT) 단계(S30)를 수행한 후에 질화티타늄막의 결정에서 (111), (200), (220) 강도(Intensity)가 증가하는 경향성을 확인할 수 있다.
또한, 질화티타늄막의 공정 온도와 무관하게 상술한 전처리(Pre-TRT) 단계(S30)를 적용한 후 질화티타늄막에서 균일한 결정성이 나타남을 확인할 수 있다. 또한, 질화티타늄막의 표면에서 종단이 질소인 질화티타늄(N-terminate TiN)인 (111) 결정성을 우세하게 가지는 경우, 후속의 소킹 공정시 보론(B) 흡착에 유리한 경향성을 보임을 확인할 수 있다.
한편, 본 발명자는 종단이 질소인 TiN(111) 표면에서 보론 결합 시 낮은 흡착 에너지를 가지며 균일한 보론 반응을 유도할 수 있음을 확인하였다. 또한, 소킹 공정에 사용되는 환원가스가 B2H6 인 경우, 하부막(20)인 질화티타늄막의 표면에서 불화텅스텐(WF6) 가스 반응 시 상대적으로 낮은 흡착 에너지를 가짐에 반하여, B2H6 환원가스를 사용한 소킹 공정을 적용하지 않을 경우 하부막(20)인 질화티타늄막의 표면에서 불화텅스텐(WF6) 가스 반응 시 상대적으로 높은 흡착 에너지를 필요로 함을 확인하였다.
도 8은 본 발명의 비교예와 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 텅스텐 핵형성층의 두께 평균값을 비교하여 나타낸 그래프이고, 도 9는 본 발명의 비교예와 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 텅스텐 핵형성층의 두께 분포를 비교하여 나타낸 그래프이고, 도 10은 본 발명의 비교예와 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 텅스텐 핵형성층의 두께 균일도를 비교하여 나타낸 그래프이고, 도 11은 본 발명의 비교예와 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 텅스텐 핵형성층의 비저항을 비교하여 나타낸 그래프이다. 실험에에서 텅스텐 핵형성층(50)의 목표 두께는 84ㅕ이다. 실시예는 상술한 전처리(Pre-TRT) 단계(S30)를 수행한 경우이며, 비교예는 상술한 전처리(Pre-TRT) 단계(S30)를 수행하지 않은 경우이다.
도 8 내지 도 11을 참조하면, 상술한 전처리(Pre-TRT) 단계(S30)를 수행한 실시예의 경우 상술한 전처리(Pre-TRT) 단계(S30)를 수행하지 않고 바로 텅스텐 핵형성층을 형성하는 비교예보다, 텅스텐 핵형성층(50)의 박막 균일도가 재현성있게 개선되며 상대적으로 더 낮은 비저항을 가지는 것을 확인할 수 있다.
도 12는 본 발명의 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 텅스텐 벌크층의 두께 분포가 비교예 대비 개선됨을 나타낸 그래프이고, 도 13은 본 발명의 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 텅스텐 벌크층의 두께 균일도가 비교예 대비 개선됨을 나타낸 그래프이고, 도 14는 본 발명의 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 텅스텐 벌크층의 평균 면저항 특성이 비교예 대비 개선됨을 나타낸 그래프이고, 도 15는 본 발명의 실시예에 따른 텅스텐 박막 증착 방법으로 구현된 텅스텐 벌크층의 면저항 균일도 특성이 비교예 대비 개선됨을 나타낸 그래프이다. 실험에에서 텅스텐 벌크층(60)의 목표 두께는 2000ㅕ이다. 실시예는 상술한 전처리(Pre-TRT) 단계(S30)를 수행한 경우이며, 비교예는 상술한 전처리(Pre-TRT) 단계(S30)를 수행하지 않은 경우이다.
도 12 내지 도 15를 참조하면, 상술한 전처리(Pre-TRT) 단계(S30)를 수행한 실시예의 경우 상술한 전처리(Pre-TRT) 단계(S30)를 수행하지 않고 바로 텅스텐 핵형성층 및 텅스텐 벌크층을 순차로 형성하는 비교예보다, 텅스텐 박막의 박막 균일도가 재현성있게 개선되며 상대적으로 더 낮은 비저항을 가지는 것을 확인할 수 있다.
상술한 비교예에서는 하부막(20)인 질화티타늄막의 표면 결정성을 조절할 수 없으므로 후속의 텅스텐 박막을 벌크층까지 진행한 경우 텅스텐 박막의 저항 및 재현성에 악영향을 미치게 됨을 이해할 수 있다. 그러나, 상술한 실시예에서는 전처리(Pre-TRT) 단계(S30)를 수행함으로써 하부막(20)인 질화티타늄막 막질에 상관없이 균일한 텅스텐 박막을 구현할 수 있음을 확인할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (8)

  1. 하부막이 형성된 기판을 제공하는 단계;
    상기 하부막을 소킹(soaking) 처리하는 단계;
    상기 소킹 처리된 상기 하부막 상에 텅스텐 핵형성층을 형성하는 단계;
    상기 텅스텐 핵형성층 상에 텅스텐 벌크층을 형성하는 단계;를 포함하되,
    상기 소킹 단계 이전에 상기 하부막 상에 질소를 함유하는 가스로 상기 하부막을 전처리하는 단계;를 더 포함하는,
    텅스텐 박막 증착 방법.
  2. 제 1 항에 있어서,
    상기 전처리하는 단계는 다이렉트 플라즈마를 통해 상기 질소를 함유하는 가스를 질소 라디칼로 활성화하여 상기 하부막을 전처리하는 것을 특징으로 하는,
    텅스텐 박막 증착 방법.
  3. 제 1 항에 있어서,
    상기 전처리하는 단계는 원격 플라즈마를 통해 상기 질소를 함유하는 가스를 질소 라디칼로 활성화하여 상기 하부막을 전처리하는 것을 특징으로 하는,
    텅스텐 박막 증착 방법.
  4. 제 1 항에 있어서,
    상기 전처리하는 단계의 공정 온도는 300 ~ 500℃인,
    텅스텐 박막 증착 방법.
  5. 제 1 항에 있어서,
    상기 질소를 함유하는 가스는 N2 또는 NH3를 포함하는,
    텅스텐 박막 증착 방법
  6. 제 1 항에 있어서,
    상기 하부막은 질화티타늄막이며,
    상기 전처리하는 단계를 수행함으로써 상기 질화티타늄막은 종단이 질소인 질화티타늄(N-terminate TiN)인 것을 특징으로 하는,
    텅스텐 박막 증착 방법.
  7. 제 6 항에 있어서,
    상기 전처리하는 단계 전의 상기 질화티타늄에서 <111> 결정 비율보다 상기 전처리하는 단계 후의 상기 질화티타늄에서 <111> 결정 비율이 상대적으로 더 높은 것을 특징으로 하는,
    텅스텐 박막 증착 방법.
  8. 제 1 항에 있어서,
    상기 전처리하는 단계, 상기 소킹 처리하는 단계 및 상기 텅스텐 핵형성층을 형성하는 단계는 동일한 하나의 공정 챔버 내에서 인시츄 공정으로 수행하는 것을 특징으로 하는,
    텅스텐 박막 증착 방법.
KR1020220093332A 2022-07-27 2022-07-27 텅스텐 박막 증착 방법 KR20240015445A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220093332A KR20240015445A (ko) 2022-07-27 2022-07-27 텅스텐 박막 증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220093332A KR20240015445A (ko) 2022-07-27 2022-07-27 텅스텐 박막 증착 방법

Publications (1)

Publication Number Publication Date
KR20240015445A true KR20240015445A (ko) 2024-02-05

Family

ID=89904144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220093332A KR20240015445A (ko) 2022-07-27 2022-07-27 텅스텐 박막 증착 방법

Country Status (1)

Country Link
KR (1) KR20240015445A (ko)

Similar Documents

Publication Publication Date Title
KR102386744B1 (ko) 작은 임계 치수의 피쳐에서 텅스텐 컨택 저항을 개선하는 방법
JP5376361B2 (ja) タングステン膜の製造方法および装置
US8058170B2 (en) Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US7338900B2 (en) Method for forming tungsten nitride film
US8048805B2 (en) Methods for growing low-resistivity tungsten film
US20100055904A1 (en) Method for reducing tungsten roughness and improving reflectivity
KR100783844B1 (ko) 텅스텐막의 형성 방법
KR19990030575A (ko) 반도체 장치의 제조 방법 및 그의 제조 장치
KR100195681B1 (ko) Tin막의 형성 방법
KR100510473B1 (ko) 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법
US6573180B2 (en) PECVD method of forming a tungsten silicide layer on a polysilicon layer
KR20010054441A (ko) 텅스텐 화학 기상 퇴적방법 및 텅스텐 플러그 형성방법
KR20240015445A (ko) 텅스텐 박막 증착 방법
CN110777351B (zh) 钨沉积方法
KR20110105645A (ko) 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법
JP3176069B2 (ja) 一リン化チタン層の形成方法およびその使用
KR20180058123A (ko) 텅스텐 박막 증착 방법
JPH09306870A (ja) バリア膜の形成方法
WO2007035041A1 (en) Method of and apparatus for fabricating thermal oxide film using single chamber-type cvd apparatus
TW202407778A (zh) 金屬矽化物接觸窗形成
KR100524921B1 (ko) 반도체장치의 장벽층 제조방법
KR20230100020A (ko) 텅스텐 박막 형성 방법
Zhong et al. Effects of heater surface precoating and plasma treatment on deposited TiN film thickness
KR20080101384A (ko) 반도체 소자의 박막 형성 방법
JPH05102080A (ja) 半導体装置の製造方法