KR20240008973A - 마이크로볼로미터 검출기 및 판독 집적 회로를 위한 온-칩 바이어스 교정 - Google Patents

마이크로볼로미터 검출기 및 판독 집적 회로를 위한 온-칩 바이어스 교정 Download PDF

Info

Publication number
KR20240008973A
KR20240008973A KR1020247000095A KR20247000095A KR20240008973A KR 20240008973 A KR20240008973 A KR 20240008973A KR 1020247000095 A KR1020247000095 A KR 1020247000095A KR 20247000095 A KR20247000095 A KR 20247000095A KR 20240008973 A KR20240008973 A KR 20240008973A
Authority
KR
South Korea
Prior art keywords
column
detector
bias
readout
fpa
Prior art date
Application number
KR1020247000095A
Other languages
English (en)
Inventor
무스타파 할룩 콜로글루
무랏 테페고즈
테이푼 아킨
Original Assignee
미크로센스 엘렉트로니크 싼. 베 틱. 아.쎄.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미크로센스 엘렉트로니크 싼. 베 틱. 아.쎄. filed Critical 미크로센스 엘렉트로니크 싼. 베 틱. 아.쎄.
Publication of KR20240008973A publication Critical patent/KR20240008973A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/33—Transforming infrared radiation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/673—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction by using reference sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/20—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming only infrared radiation into image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Abstract

마이크로볼로미터 초점 평면 어레이(FPA)의 온-칩 바이어스 교정을 가능하게 하는 판독 회로. 상기 판독 회로는 FPA 내 복수의 픽셀에 대한 하나 이상의 바이어싱 값을 저장하기 위한 메모리를 포함하며, 복수의 픽셀은 FPA 내 하나 이상의 컬럼 및 하나 이상의 로우로 배열된다. 판독 회로는 메모리에 연결되며 하나 이상의 바이어싱 값을 찾으며 하나 이상의 바이어싱 값을 기초로 하는 바이어스 조절을 FPA로부터 수신된 신호에 적용하도록 구성된 컬럼 판독을 더 포함한다. 판독 회로는 컬럼 판독부에 연결되고 FPA 내 하나 이상의 픽셀 컬럼에 대한 동적 컬럼 선택을 수행하도록 구성된 컬럼 멀티플렉서를 더 포함한다.

Description

마이크로볼로미터 검출기 및 판독 집적 회로를 위한 온-칩 바이어스 교정{ON-CHIP BIAS CALIBRATION FOR MICROBOLOMETER DETECTORS AND READOUT INTEGRATED CIRCUITS}
관련 출원의 상호 참조
본 출원은 2017년 04월 11일에 출원된 미국 가특허 출원 번호 62/484,109, "ON-CHIP BIAS CALIBRATION FOR MICROBOLOMETER DETECTORS AND READOUT INTEGRATED CIRCUITS"의 우선권의 이익을 주장하며, 이의 전체 내용이 본 명세서에 참조로서 포함된다.
1. 발명의 기술분야
본 명세서는 마이크로볼로미터 기반 이미징 센서를 자체-교정하기 위한 방법 및 장치와 관련된다.
2. 관련 출원에 대한 설명
디바이스, 가령, 카메라를 마이크로볼로미터 기반 이미징 센서와 일체 구성하는 것이 두 구성요소 모두를 이용해 상호작용하고 픽셀이 픽셀의 어레이에 걸쳐 불균일한 전압을 출력할 때 마이크로볼로미터 기반 이미징 센서의 초점 평면 어레이의 픽셀의 교정을 수행할 수 있다. 일체 구성 및 인터페이스는 예를 들어 카메라의 구성요소를 이용하여 센서 상의 픽셀의 바이어스 교정을 수행하기 위해 센서의 구성요소와 통신할 수 있다. 이는 카메라를 설계할 때 복잡도, 구성요소 및 통신 프로토콜의 추가를 야기한다.
따라서 마이크로볼로미터 검출기의 온-칩 바이어스 자체-교정이 마이크로볼로미터 검출기에 연결된 그 밖의 다른 디바이스, 가령, 카메라를 형성하는 구성요소의 양 및 설계 복잡도를 감소시킨다.
달리 명시적으로 언급되지 않는 한, 상기의 특징 및 요소가 비배타적으로 다양하게 조합될 수 있다. 이들 특징 및 요소와 이의 동작은 이하의 기재 및 첨부 도면을 참조하여 더 명확해질 것이다. 그러나 이하의 기재 및 도면은 예시이며 한정이 아니다.
마이크로볼로미터 초점 평면 어레이(FPA)에 대한 판독 회로 조립체가 개시된다. 판독 회로 조립체는 FPA 내 복수의 픽셀에 대한 하나 이상의 바이어싱 값을 저장하기 위한 메모리를 포함하며, 복수의 픽셀은 FPA 내 하나 이상의 컬럼 및 하나 이상의 로우로 배열된다. 판독 회로 조립체는 메모리에 연결되고 하나 이상의 바이어싱 값을 찾고 하나 이상의 바이어싱 값을 기초로 하는 바이어스 조절을 FPA로부터 수신된 신호에 적용하도록 구성된 컬럼 판독부를 더 포함한다. 판독 회로 조립체는 컬럼 판독부에 연결되고 FPA 내 하나 이상의 픽셀 컬럼에 대한 동적 컬럼 선택을 수행하도록 구성된 컬럼 멀티플렉서를 더 포함한다.
마이크로볼로미터 검출기의 온-칩 바이어스 교정을 위한 방법이 개시된다. 마이크로볼로미터 검출기의 온-칩 바이어스 교정을 위한 방법이 마이크로볼로미터 검출기의 초점 평면 어레이 내 픽셀에 대한 바이어스 값을 설정하는 단계를 포함한다. 마이크로볼로미터 검출기의 온-칩 바이어스 교정을 위한 방법은 픽셀에 대한 바이어스 값을 기초로 출력 전압을 생성하는 단계를 더 포함한다. 마이크로볼로미터 검출기의 온-칩 바이어스 교정 방법은 출력 전압을 타깃 전압을 비교하는 단계를 더 포함한다. 마이크로볼로미터 검출기의 온-칩 바이어스 교정을 위한 방법은 출력 전압과 타깃 전압의 비교를 기초로 바이어스 값을 조절하는 단계를 더 포함한다. 마이크로볼로미터 검출기의 온-칩 바이어스 교정을 위한 방법은, 메모리에, 픽셀에 대한 조정된 바이어스 값을 저정하는 단계를 더 포함한다.
마이크로볼로미터 초점 평면 어레이(FPA)에 대한 판독 회로가 개시된다. 판독 회로 어셈블리는 픽셀에 대한 바이어싱 값을 저장하기 위한 메모리를 포함하며, 픽셀은 FPA 내 복수의 픽셀 중 하나이다. 판독 회로 조립체는 메모리에 연결된 검출기 바이어싱 디바이스를 더 포함하며, 검출기 바이어싱 디바이스는 바이어싱 값을 찾고 바이어싱 값을 기초로 바이어스 조절을 적용하도록 구성된다. 판독 회로 조립체는 검출기 바이어싱 디바이스에 연결되며 출력 신호를 증폭하도록 구성된 검출기 신호 증폭기를 더 포함한다. 판독 회로 조립체는 검출기 신호 증폭기에 연결된 검출기 신호 멀티플렉서를 더 포함한다.
본 발명의 그 밖의 다른 시스템, 방법, 특징부 및 이점이 도면 및 상세한 설명을 통해 해당 분야의 통상의 기술자에게 자명할 것이다. 이러한 모든 추가 시스템, 방법, 특징부 및 이점이 본 명세서 내에 포함되며, 본 발명의 범위 내에 포함되고, 청구항에 의해 보호될 것이다. 도면에 도시된 구성요소 부분이 반드시 실제 비율로 그려진 것은 아니며 본 발명의 중요한 특징을 더 잘 나타내기 위해 과장될 수 있다. 도면에서, 유사한 도면 부호가 상이한 도면에서 유사한 부분들을 지정한다.
도 1은 본 발명의 하나의 양태에 따라, 마이크로볼로미터 검출기 초점 평면 어레이(FPA)의 온-칩 바이어스 교정을 가능하게 하는 판독 회로의 블록도이다.
도 2는 본 발명의 하나의 양태에 따라, 마이크로볼로미터 검출기 초점 평면 어레이(FPA)의 온-칩 바이어스 교정을 가능하게 하는 판독 회로의 블록도이다.
도 3은 본 발명의 하나의 양태에 따라, 마이크로볼로미터 검출기 초점 평면 어레이(FPA)의 온-칩 바이어스 교정을 가능하게 하는 판독 회로의 블록도이다.
도 4는 본 발명의 하나의 양태에 따라, 마이크로볼로미터 검출기 초점 평면 어레이(FPA)의 온-칩 바이어스 교정을 가능하게 하는 판독 회로의 블록도이다.
도 5는 본 발명의 하나의 양태에 따라, 마이크로볼로미터 검출기 초점 평면 어레이(FPA)의 온-칩 바이어스 교정을 가능하게 하는 판독 회로의 블록도이다.
도 6은 본 발명의 하나의 양태에 따라, 마이크로볼로미터 검출기 초점 평면 어레이(FPA)의 온-칩 바이어스 교정을 가능하게 하는 판독 회로의 블록도이다.
도 7은 본 발명의 하나의 양태에 따라, 온-칩 바이어스 교정을 가능하게 하는 판독 아키텍처의 예시적 회로도이다.
도 8은 본 발명의 하나의 양태에 따라, 2진 검색을 수행하는 판독 회로의 일례의 그래프이다.
도 9는 본 발명의 하나의 양태에 따르는 예시적 판독 회로 레이아웃이다.
도 10은 본 발명의 하나의 양태에 따르는 마이크로볼로미터 검출기의 온-칩 바이어스 교정을 위한 방법의 흐름도이다.
이하의 상세한 설명에서, 본 발명의 이해를 제공하기 위해 다수의 특정 세부사항이 제공된다. 그러나 해당 분야의 통상의 기술자에게 본 발명의 요소들이 이들 특정 세부사항 중 일부 없이도 실시될 수 있음이 자명할 것이다. 다시 말하면, 잘 알려진 구조 및 기법은 본 발명을 불필요하게 모호하게 하지 않도록 상세히 나타내지 않았다.
도 1은 본 발명의 하나의 양태에 따라 마이크로볼로미터 검출기의 온-칩 바이어스 교정을 가능하게 하는 판독 회로(readout circuit)(100)의 블록도이다. 판독 회로(100)는 마이크로볼로미터 검출기 및 출력에 연결될 수 있다.
마이크로볼로미터 기반 이미징 센서는 판독 집적 회로(ROIC: readout integrated circuit)를 포함할 수 있다. 마이크로볼로미터 기반 이미징 센서는 마이크로볼로미터 검출기 어레이, 초점 평면 어레이(FPA), 또는 ROIC 상에 위치하는 그 밖의 다른 어레이를 가질 수 있다. FPA는 하나 이상의 픽셀 로우 및/또는 하나 이상의 픽셀 컬럼을 갖는 어레이를 형성하도록 구성된 복수의 픽셀을 가질 수 있다. 복수의 픽셀 내 각각의 픽셀이 FPA내 이산 로우 및/또는 이산 컬럼에 대응할 수 있다. 마이크로볼로미터 검출기에 의해 적외선 복사가 수신될 때, 복수의 픽셀 내 각각의 픽셀에 의해 검출기 신호가 생성될 수 있다. 각각의 픽셀에서의 최종 검출기 신호는 균일하거나 불균일할 수 있다.
불균일 신호를 보정하기 위해, 복수의 픽셀 내 각각의 픽셀에 대해 판독 회로(100)를 이용해 바이어스 교정이 수행될 수 있다. 바이어스 교정은 각각의 픽셀에서의 검출기 신호의 불균일성을 보상할 수 있는데, 이는 최종 검출기 신호가 더 균일하여, 노이즈를 감소시키고, 다이나믹 레인지를 증가시키며, 더 높은 판독 이득을 활성화하고, 판독 회로(100) 내부의 아날로그 회로 블록의 입력-출력 전압 스윙 요건을 완화시키며, 센서의 동작 온도 범위를 확장하는 데 도움이 된다. 일부 실시예에서, 검출기 바이어싱 및 따라서 검출기 바이어스 교정이 전압의 형태를 가질 수 있다. 또 다른 실시예에서, 검출기 바이어싱 및 따라서 검출기 바이어스 교정은 전기 전류의 형태를 가질 수 있다.
들어오는 적외선 복사가 우선 마이크로볼로미터 검출기에 의해 수신될 수 있다. 그런 다음 최종 검출기 신호가 마이크로볼로미터 검출기에 의해 생성될 수 있으며, 이 신호는 차후 판독 회로(100)에 의해 수신되고 증폭된다. 그 후 판독 회로(100)에 의해 수신된 검출기 신호에 따라 바이어스 교정이 수행될 수 있다. 그 후 최종 바이어스 교정된 검출기 신호가 판독 회로(100)에 의해 출력될 수 있다.
도 1에 도시된 바와 같이, 판독 회로(100)는 컬럼 판독부(column readout)(110) 및 마이크로볼로미터 검출기에 연결된 로우 멀티플렉서(116), 컬럼 판독부(110) 및 비교기(134)에 연결된 버퍼(112), 및 제어기(102) 및 컬럼 판독부(110)에 연결된 메모리(104)를 포함할 수 있다. 일부 실시예에서, 판독 회로(100)는 온-칩일 수 있다. 즉, 판독 회로(100)는 전체적으로 자체적으로 ROIC를 포함하는 마이크로볼로미터 기반 이미징 센서 상에 위치할 수 있다. 또 다른 실시예에서, 판독 회로(100)의 하나 이상의 구성요소는 마이크로볼로미터 기반 이미징 센서의 외부에 위치할 수 있다. 일부 실시예에서, 디지털 제어기 또는 타이밍 생성기가 판독 회로(100)에 대한 필요한 타이밍을 생성할 수 있다. 일부 실시예에서, 제어기(102)의 일부에 의해 필요한 타이밍이 생성될 수 있다.
컬럼 판독부(110)는 검출기 바이어싱 디바이스(106), 검출기 신호 증폭기(101), 및 컬럼 멀티플렉서(114)를 포함할 수 있다. 일부 실시예에서, 판독 회로(100)의 다양한 구성요소가 컬럼 판독부(110)에 로컬일 수 있다(즉, 다양한 구성요소가 컬럼 판독부(110)에 포함되거나, 컬럼 판독부(110)에 전역적일 수 있다). 일부 실시예에서, 각각의 컬럼 판독부(110)는 FPA 내 하나 이상의 픽셀 컬럼에 대응할 수 있다.
마이크로볼로미터 검출기로부터의 검출기 신호가 우선 로우 멀티플렉서(116)를 통해 FPA 로우를 선택함으로써 수신될 수 있다. 일부 실시예에서, 로우 멀티플렉서(116)는 동적 로우 선택을 수행하고 FPA 내 선택된 픽셀 로우에 대한 각각의 픽셀의 검출기 신호를 멀티플렉싱하도록 구성될 수 있다. 로우 멀티플렉서(116)가 동적 로우 선택을 수행하고 수신된 검출기 신호를 멀티플렉싱한 후, 검출기 바이어싱 디바이스(106)를 제어하는 온-칩 검출기 바이어스 교정 회로(105)에 의해 검출기 신호에 대해 바이어스 교정이 수행될 수 있다.
검출기 바이어싱 디바이스(106)는 온-칩 바이어스 교정 회로(105) 내 메모리로부터의 피드백에 따라 FPA의 픽셀에 대한 하나 이상의 바이어싱 값을 생성하며, 이는 메모리(104) 내에서 연속 근사를 수행함으로써, 검출기 신호에 대한 바이어스 교정을 수행할 수 있다. 검색은 메모리(104)에 저장된 FPA의 픽셀에 대한 하나 이상의 바이어싱 값을 찾는 것일 수 있다. 바이어싱 값은 각각의 픽셀에서의 전기 신호의 불균일성을 보상하는 바이어스 교정을 포함할 수 있다. 일부 실시예에서, 복수의 픽셀 내 각각의 픽셀에 대해 바이어싱 값이 최적화된다. 검출기 바이어싱 디바이스(106)는 하나 이상의 트랜지스터를 이용해 형성될 수 있다. 일부 실시예에서, 검출기 바이어싱 디바이스(106)는 단일 또는 복수-스테이지 디지털-아날로그 변환기를 이용해 형성될 수 있다. 일부 실시예에서, 디지털-아날로그 변환기가 전압 출력에 대해 구성될 수 있다. 또 다른 실시예에서, 디지털-아날로그 변환기가 현재 출력에 대해 구성될 수 있다.
검출기 바이어싱 디바이스(106)가 메모리(104)로부터 하나 이상의 바이어싱 값을 불러온 후, 검출기 바이어싱 디바이스(106)는 검출기 신호에 바이어스 조절을 적용할 수 있다. 일부 실시예에서, 바이어스 조절은 바이어스 전압 또는 바이어스 전류일 수 있다. 적용된 바이어스 전압 또는 바이어스 전류는 메모리(104)로부터 불러와 진 바이어싱 값을 기초로 할 수 있다.
메모리(104)는 복수의 픽셀 내 각각의 픽셀에 대한 바이어싱 값을 저장할 수 있다. 일부 실시예에서, 메모리(104)는 랜덤 액세스 메모리(RAM) 또는 그 밖의 다른 휘발성 또는 비휘발성 메모리일 수 있다. 메모리(104)는 기계 판독형 명령을 더 저장할 수 있는 비-일시적(non-transitory) 메모리 또는 데이터 저장 디바이스일 수 있다.
일부 실시예에서, 검출기 바이어싱 디바이스(106)는 기준 검출기와 통신할 수 있다. 기준 검출기는 마이크로볼로미터 검출기로부터의 원치 않는 신호 또는 노이즈를 상쇄하도록 구성될 수 있다. 일부 실시예에서, 바이어스 교정은 기준 검출기 상에서도 수행될 수 있다. 기준 검출기에 대한 바이어스 교정 데이터가 메모리(104)에 저장될 수 있다. 또 다른 실시예에서, 기준 검출기에 대한 바이어스 교정 데이터가 메모리(104)와 별개인 메모리 모듈에 저장될 수 있다.
일부 실시예에서, 바이어스 조절이 검출기 신호에 적용된 후, 검출기 증폭기(101)에 의해 최종 조절된 검출기 신호가 수신될 수 있다. 검출기 신호 증폭기(101)는 검출기 신호를 증폭하도록 구성될 수 있다. 검출기 신호 증폭기(101)는 하나 이상의 트랜지스터, 스위칭된 커패시터 적분기, 및 라인 드라이버를 이용해 형성될 수 있다. 라인 드라이버는 유니티 이득 구성(unity gain configuration)을 가질 수 있다. 하나 이상의 트랜지스터는 p형 금속-옥사이드-반도체(PMOS) 트랜지스터 및/또는 n형 금속-옥사이드-반도체(NMOS) 트랜지스터일 수 있다. 하나 이상의 트랜지스터는 PNP형 바이폴라 정션 트랜지스터 및/또는 NPN형 바이폴라 정션 트랜지스터(BJT)일 수 있다.
검출기 신호 증폭기(101)에 의해 검출기 신호가 증폭된 후, 최종 증폭된 검출기 신호가 컬럼 멀티플렉서(114)에 의해 수신될 수 있다. 컬럼 멀티플렉서(114)는 동적 컬럼 판독 출력 선택을 수행하고 FPA 내 선택된 픽셀 컬럼에 대한 각각의 픽셀의 검출기 신호를 멀티플렉싱하도록 구성될 수 있다. 일부 실시예에서, 컬럼 멀티플렉서(114)로부터의 최종 출력 신호가 출력 신호를 출력으로 구동하는 버퍼(112)에 의해 수신된다. 또 다른 예를 들면, 컬럼 멀티플렉서(114)로부터의 최종 출력 신호가 출력에 의해 직접 수신된다.
도 1에 도시된 바와 같이, 버퍼(112)는 비디오 버퍼로 구성되지만, 그 밖의 다른 구성, 가령, 아우터 버퍼, 디지털 버퍼, 또는 아날로그 버퍼가 사용될 수 있다.
출력 신호는 교정 모드 동안 검출기 신호에 차후에 적용되는 바이어스 조절치를 교정하도록 사용될 수 있다. 교정 모드 동안, 비교기(134)는 출력 전압 또는 출력 전류를 기준 타깃 전압 또는 기준 타깃 전류, 도 1의 Vtarget에 비교할 수 있다. 비교 후, 비교기(134)는 2진 피드백을 생성하고 제어기(102)로 제공할 수 있으며, 제어기는 대응하는 검출기에 적용될 바이어싱 데이터를 생성하고 이를 메모리(104)에 기입한다.
일부 실시예에서, FPA의 각각의 픽셀의 출력 전압이 실질적으로 동일하도록 기준 타깃 전압은 FPA의 모든 픽셀에서 균일한 타깃 전압일 수 있다. 또 다른 실시예에서, FPA의 각각의 픽셀의 출력 전류가 실질적으로 동일하도록 기준 타깃 전류가 FPA의 모든 픽셀에서 균일한 타깃 전류일 수 있다.
도 1에 도시된 바와 같이, 비교기(134)는 아날로그 비교기를 포함하지만, 그 밖의 다른 구성, 가령, 디지털 비교기가 사용될 수 있다. 비교기(134)는 또한 전역 비교기(global comparator)로 도시되며, 그 밖의 다른 실시예에서 비교기(134)는 로컬 비교기일 수 있다. 일부 실시예에서, 비교기(134)는 컬럼 판독부(110) 상에 위치할 수 있다. 또 다른 실시예에서 비교기(134)는 컬럼 판독부(110)의 외부에 위치할 수 있다.
일부 실시예에서, 제어기(102)는 교정 모드 동안 새로운 바이어싱 값을 생성하도록 구성될 수 있다. 제어기(102)는 비교기(134)로부터 2진 피드백을 수신하고, 메모리(104)로부터 바이어싱 값을 읽으며, 비교기(134)로부터의 2진 피드백을 기초로 새로운 바이어싱 값을 생성하며, FPA의 각각의 픽셀에 대해 새로운 바이어싱 값을 메모리(104)에 쓸 수 있다. 제어기(102)가 새로운 바이어싱 값을 메모리(104)에 쓴 후, 앞서 기재된 바와 같이, 검출기 바이어싱 디바이스(106)는 새로운 바이어싱 값을 기초로 하는 바이어스 조절을 검출기 신호에 적용할 수 있다. 일부 실시예에서, 제어기(102)는 SAR(Successive Approximation Register) 제어기일 수 있다.
일부 실시예에서, 교정 모드는 이산 개수의 스테이지일 수 있다. 또 다른 실시예에서, 교정 모드는 바이어스 교정 루프의 일부일 수 있다.
도 2는 본 발명의 다양한 양태에 따르는 시스템(200)의 블록도이다. 시스템(200)은 시스템(100)과 유사하고, 유사한 부분들에 유사한 번호가 부여된다.
시스템(200)은 로우 멀티플렉서(116)와 유사한 로우 멀티플렉서(216), 컬럼 판독부(110)와 유사한 컬럼 판독부(210), 버퍼(112)와 유사한 버퍼(212), 제어기(102)와 유사한 제어기(202), 및 메모리(104)와 유사한 메모리(204)를 포함할 수 있다.
마찬가지로, 컬럼 판독부(210)의 구성요소가 컬럼 판독부(110)의 것과 유사하다. 검출기 바이어싱 디바이스(206)는 검출기 바이어싱 디바이스(106)와 유사하고, 검출기 신호 증폭기(201)는 검출기 신호 증폭기(101)와 유사하며, 컬럼 멀티플렉서(214)는 컬럼 멀티플렉서(114)와 유사하다.
도 2에 도시된 바와 같이, 전역 아날로그-디지털 변환기(ADC)(208)가 버퍼(212) 및 비교기(234)에 연결될 수 있다. 또 다른 실시예에서, 어떠한 버퍼(212)도 없을 때, ADC(208)는 컬럼 멀티플렉서(214)에 연결될 수 있다. ADC(208)는 버퍼(212) 또는 컬럼 멀티플렉서(214)로부터 수신되고 비교기(234)에 의해 수신된 출력 신호를 디지털화하도록 구성될 수 있다. 일부 실시예에서, ADC(208)는 ROIC 상에 위치할 수 있다. 또 다른 실시예에서, ADC(208)는 ROIC 외부에 위치할 수 있다.
비교기(234)는 일부 실시예에 따르는 디지털 비교기일 수 있다. 그 후 ADC(208)에 의해 처리되는 출력 신호가 새로운 바이어싱 값을 생성하고 교정 모드 동안 다음 신호에 바이어스 조절을 적용하도록 사용될 수 있다. 교정 모드 동안, 비교기(234)는 디지털화된 출력을 지정 타깃 값, 도 2의 Dtarget에 비교할 수 있다. 비교기(134)와 유사하게, 비교 후, 비교기(234)는 2진 피드백을 생성하고 제어기(202)로 제공할 수 있으며, 제어기는 대응하는 검출기 상에 적용될 바이어싱 데이터를 생성하고 이를 메모리(204)에 기입한다.
도 3은 본 발명의 다양한 양태에 따르는 시스템(300)의 블록도이다. 시스템(300)은 시스템(100 및 200)과 유사하며, 유사한 부분들에 유사한 번호가 부여된다.
시스템(300)은 로우 멀티플렉서(116 및 216)와 유사한 로우 멀티플렉서(316), 버퍼(112 및 212)와 유사한 버퍼(312), 제어기(102 및 202)와 유사한 제어기(302), 및 메모리(104 및 204)와 유사한 메모리(304)를 포함할 수 있다.
일부 실시예에서, 전역 아날로그-디지털 변환기(ADC)(308)가 버퍼(312)에 연결될 수 있다. 일부 실시예에서, ADC(308)는 ROIC 상에 위치할 수 있다. 또 다른 실시예에서, ADC(308)는 ROIC 밖에 위치할 수 있다.
도 3에 도시된 바와 같이, 컬럼 판독부(310)는 검출기 바이어싱 디바이스(306), 검출기 신호 증폭기(301), 컬럼 멀티플렉서(314), 및 비교기(334)를 포함할 수 있다. 검출기 바이어싱 디바이스(306), 검출기 신호 증폭기(301), 컬럼 멀티플렉서(314), 및 비교기(334)가 모두 컬럼 판독부(310)에 로컬하게 위치한다.
도 1의 비교기(134)와 동작이 유사하게, 비교기(334)는 검출기 신호 증폭기(301)로부터 최종 검출기 신호를 기준 타깃 전압, 도 3의 Vtarget에 비교하도록 구성된 로컬 아날로그 비교기를 포함한다. 비교 후, 비교기(334)는 2진 피드백을 생성하고 제어기(302)에게 제공할 수 있으며, 제어기는 대응하는 검출기에 적용될 바이어싱 데이터를 생성하고 이를 메모리(304)에 기입한다.
도 4는 본 발명의 다양한 양태에 따르는 시스템(400)의 블록도이다. 시스템(400)은 시스템(100, 200, 및 300)과 유사하고, 유사한 부분들에 유사한 번호가 부여된다.
시스템(400)은 로우 멀티플렉서(116, 216, 및 316)와 유사한 로우 멀티플렉서(416), 제어기(102, 202, 및 302)와 유사한 제어기(402), 메모리(104, 204, 및 304)와 유사한 메모리(404)를 포함할 수 있다.
마찬가지로, 컬럼 판독부(410)의 구성요소가 컬럼 판독부(310)의 구성요소와 유사하다. 검출기 바이어싱 디바이스(406)는 검출기 바이어싱 디바이스(306)와 유사하고, 검출기 신호 증폭기(401)는 검출기 신호 증폭기(301)와 유사하며, 컬럼 멀티플렉서(414)는 컬럼 멀티플렉서(314)와 유사하다. 컬럼 판독부(410)는, 비교기(434)가 디지털인 것을 제외하고는, 도 3의 비교기(334)와 유사한 로컬 비교기(434)를 더 포함할 수 있다. 컬럼 판독부(410)는 컬럼 멀티플렉서(414) 및 비교기(434)에 연결된 ADC(408)를 더 포함할 수 있다.
ADC(408)는 검출기 신호 증폭기(401)로부터 수신되고 비교기(434)에 의해 수신된 출력 신호를 디지털화하도록 구성될 수 있다. 일부 실시예에서, ADC(408)로부터의 검출기 신호가 새로운 바이어싱 값을 생성하며, 교정 모드 동안 다음 신호에 바이어스 조정을 적용하도록 차후에 사용될 수 있다. 교정 모드 동안, 비교기(434)는 디지털화된 출력을 지정 타깃 값, 도 4의 Dtarget과 비교할 수 있다. 비교기(234)와 마찬가지로, 비교 후, 비교기(434)는 2진 피드백을 생성하고 제어기(402)로 제공하며, 상기 제어기는 대응하는 검출기 상에 적용될 바이어싱 데이터를 생성하고 이를 메모리(404)에 기입한다.
도 4에 도시된 바와 같이, 컬럼 판독부(410)는 컬럼 판독부(410)에 모두 로컬인 검출기 바이어싱 디바이스(406), 검출기 신호 증폭기(401), 로컬 ADC(408), 컬럼 멀티플렉서(414), 및 디지털 비교기(434)를 포함할 수 있다.
도 5는 본 발명의 다양한 양태에 따르는 시스템(500)의 블록도이다. 시스템(500)은 시스템(100, 200, 300 및 400)과 유사하며, 유사한 부분들에 유사한 번호가 부여된다.
시스템(500)은 로우 멀티플렉서(116, 216, 316, 및 416)와 유사한 로우 멀티플렉서(516), 제어기(102, 202, 302, 및 402)와 유사한 제어기(502), 및 메모리(104, 204, 304, 및 404)와 유사한 메모리(504)를 포함할 수 있다.
마찬가지로, 컬럼 판독부(510)의 구성요소가 컬럼 판독부(410)의 구성요소와 유사하다. 검출기 바이어싱 디바이스(506)는 검출기 바이어싱 디바이스(406)와 유사하고, 검출기 신호 증폭기(501)는 검출기 신호 증폭기(401)와 유사하며, ADC(508)는 ADC(408)와 유사하고, 컬럼 멀티플렉서(514)는 컬럼 멀티플렉서(414)와 유사하다.
도 5에 도시된 바와 같이, 컬럼 판독부(510)는 검출기 바이어싱 디바이스(506), 검출기 신호 증폭기(501), 로컬 ADC(508), 및 컬럼 멀티플렉서(514)를 포함할 수 있다. 검출기 바이어싱 디바이스(506), 검출기 신호 증폭기(501), ADC(508), 및 컬럼 멀티플렉서(514) 모두 컬럼 판독부(510)에 로컬이다.
일부 실시예에서, 비교기(534)는 전역 디지털 비교기일 수 있다. 즉, 비교기(534)는 컬럼 판독부(510)에 로컬로 위치하지 않는다. 도 5에 도시된 바와 같이, 비교기(534)는 컬럼 멀티플렉서(514) 및 제어기(502)에 연결될 수 있다. 그런 다음 컬럼 멀티플렉서(514)에 의해 처리되는 출력 신호가 교정 모드 동안 다음 신호를 교정하도록 사용될 수 있다. 교정 모드 동안, 비교기(534)는 디지털화된 출력을 지정 타깃 값, 도 5의 Dtarget과 비교할 수 있다. 비교 후, 비교기(534)는 2진 피드백을 생성하고 제어기(502)로 제공할 수 있으며, 제어기는 대응하는 검출기 상에 적용될 바이어싱 데이터를 생성하고 이를 메모리(504)에 기입한다.
도 6은 본 발명의 다양한 양태에 따르는 시스템(600)의 블록도이다. 시스템(600)은 시스템(100, 200, 300, 400, 및 500)과 유사하고, 유사한 부분들에 유사한 번호가 부여된다.
시스템(600)은 각각의 픽셀에 대한 온-칩 바이어스 교정을 수행하기 위해 픽셀 레벨 판독 아키텍처를 이용하는 것으로 도시된다. 픽셀의 수는 픽셀 판독의 수와 동일할 수 있다. 따라서 각각의 픽셀이 시스템(600)과 유사하게, 바이어스 교정을 위해 자신의 대응하는 시스템을 가질 수 있다. 따라서 각각의 픽셀은 로컬 교정 메모리(604), 로컬 교정 제어기(602) 및/또는 로컬 비교기(634), 가령, 아날로그 비교기를 가질 수 있다. 로컬 교정 메모리(604)는 대응하는 픽셀의 교정 데이터를 저장하도록 사용될 수 있다. 로컬 교정 메모리(604), 로컬 교정 제어기(602) 및/또는 로컬 아날로그 비교기(634)가 픽셀 레벨 판독 회로에 내장될 수 있다. 로컬 아날로그 비교기는 검출기 신호 증폭기(601) 출력을 타깃 전압, 도 6의 Vtarget을 비교하고, 2진 피드백을 로컬 교정 제어기(602)에 생성한다.
도 7은 본 발명의 하나의 양태에 따라 온-칩 바이어스 교정을 가능하게 하는 판독 아키텍처의 회로도이다. 판독 회로(700)는 온-칩 구성요소만으로 바이어스 전압을 자체-교정할 수 있다. 즉, 판독 회로(700)는 마이크로볼로미터 검출기와 일체 구성되고 자체-교정한다. 구성요소들을 온-칩으로 가짐으로써, 카메라 또는 그 밖의 다른 디바이스 상의 전자소자의 양이 감소된다. 덧붙여, 교정 구성요소가 모두 온-칩으로 위치하기 때문에, 그 밖의 다른 디바이스 또는 카메라와 마이크로볼로미터 검출기 및/또는 ROIC의 통신 및/또는 인터페이싱의 양이 감소됨으로써, 그 밖의 다른 디바이스 또는 카메라와 마이크로볼로미터 검출기 및/또는 ROIC의 일체 구성이 덜 복잡하다.
판독 회로(700)는 메모리(704)에 연결되는 제어기(702)를 포함한다. 제어기(702)는 SAR(Successive Approximation Register) 제어기일 수 있다. 제어기(702)는 FPA의 픽셀에 대한 타깃 바이어싱 값을 찾기 위해 2진 검색을 수행하며, 이 값은 제어기(702)가 메모리(704)에 저장한다. 타깃 바이어싱 값은 픽셀의 최적 바이어싱 교정 포인트이다. 제어기(702)는 픽셀에 대한 타깃 바이어싱 값을 생성한다. 제어기(702)는 컬럼 멀티플렉서 및 아날로그/디지털 버퍼(712)를 포함하는 피드백 루프로부터 수신된 피드백에 따라 교정된 바이어싱 데이터를 생성한다. 제어기(702)는 메모리(704)로부터 교정된 바이어싱 데이터를 판독하여 바이어스 전압을 생성하고, FPA의 각각의 픽셀이 바이어스 전압을 교정하기 위해 교정된 바이어싱 데이터를 메모리(704)에 다시 기입한다. 제어기(702)는 메모리(704)로부터 최신 교정된 바이어싱 데이터를 판독하여, FPA의 각각의 픽셀이 교정 모드 동안 바이어스 전압을 교정하기 위해, 바이어스 전압을 생성하고 새로 교정된 바이어싱 데이터를 메모리(704)에 기입한다. 각각의 픽셀에 대한 교정된 바이어싱 데이터는 FPA 내 각각의 픽셀에서 전기 신호의 불균일성을 보상하는 바이어스 교정이다. 각각의 픽셀 바이스는, 각각의 픽셀의 전기 신호가 FPA에 걸쳐 더 균일하도록 교정되어, 노이즈를 감소시키며, 다이나믹 레인지를 증가시키고, 더 높은 판독 이득을 가능하게 하며, 판독 회로(100) 내 아날로그 회로 블록의 입출력 전압 스윙 요건을 완화시키고, 센서의 동작 온도 범위를 확장시킨다.
판독 회로(700)는 메모리(704)를 포함한다. 메모리(704)는 랜덤 액세스 메모리(RAM) 또는 그 밖의 다른 휘발성 또는 비휘발성 메모리일 수 있다. 메모리(704)는 비-일시적 메모리 또는 데이터 저장 디바이스일 수 있고 기계-판독형 명령을 더 저장할 수 있다. 메모리(704)는 온-칩으로 위치하며 각각의 픽셀에 대해 교정된 바이어싱 데이터를 저장할 수 있으며, 상기 데이터는 선택된 픽셀을 기초로 검출기 바이어싱 디바이스(706)에 공급된다. 도 7에 도시된 바와 같이, 검출기 바이어싱 디바이스(706)는 디지털-아날로그 변환기(DAC)(707a-b) 및 트랜지스터(709a-b)를 구성한다.
판독 회로(700)는 컬럼 판독부(710)를 포함한다. 컬럼 판독부(710)는 검출기 바이어싱 디바이스(706), 신호를 증폭하는 검출기 신호 증폭기(701), 및/또는 컬럼 멀티플렉서(714)를 포함할 수 있다. 컬럼 판독부(710)는 각각의 로우와 컬럼의 픽셀의 출력을 판독하도록 사용되는 복수의 컬럼 판독 회로(710a-e)를 가질 수 있다. 컬럼 판독 회로는 임의의 개수만큼 있을 수 있고 컬럼 판독 회로(710a-e)에 연결된 픽셀은 동적 로우 선택을 수행하는 동적 로우 디코더를 통해 로우 단위로 선택된다.
검출기 바이어싱 디바이스(706)는 단일 또는 복수-스테이지 전압 또는 전류 모드 디지털-아날로그 변환기(DAC)(707a-b) 및 트랜지스터(709a-b)로 구성될 수 있다. 메모리(704)에 연결된 DAC(707a-b)는 마이크로볼로미터 검출기에 대한 픽셀의 바이어스 전압 또는 전류를 생성하고 바이어스 전압 또는 전류를, 대응하는 픽셀의 바이어싱 데이터 값을 기초로, 컬럼 판독부(710)의 하나 이상의 트랜지스터(709a-b)로 공급한다.
하나 이상의 DAC(707a-b) 각각은 멀티-비트(m-비트) 입력과, 하나 이상의 트랜지스터(709a-b)에 연결된 출력을 가질 수 있다. 하나 이상의 DAC(707a-b)가 각각의 픽셀 간 상이한 바이어스 전압의 오프셋 보정을 수행할 수 있다. 즉, 각각의 픽셀에 대한 기준과 검출기 픽셀 바이어스 모두가 하나 이상의 m-비트 DAC를 통해 제공되어 모든 픽셀의 출력 전압(Vout)을 균등화할 수 있다.
검출기 신호 증폭기(701)는 입사 적외선 파워의 흡수를 갖는 마이크로볼로미터 검출기에 의해 생성된 신호를 증폭한다. 검출기 신호 증폭기(701)는 하나 이상의 트랜지스터(709a-b), 스위칭된 커패시터 적분기(724), 및 라인 드라이버(726)를 이용해 형성될 수 있다.
하나 이상의 트랜지스터(709a-b)는 p형 금속-옥사이드-반도체(PMOS) 트랜지스터 및/또는 n형 금속-옥사이드-반도체(NMOS) 트랜지스터일 수 있다. 일부 실시예에서, 하나 이상의 저항기가 연결될 수 있다. 하나 이상의 트랜지스터(709a-b)는 하나 이상의 DACS(707a-b)로부터 바이어싱 전압 Vp 또는 Vn을 수신하는 입력을 갖고 바이어싱 전압을 스위칭-커패시터 적분기(724)로 전송하는 출력을 가질 수 있다. 바이어싱 전압 Vp 또는 Vn이 증가함에 따라, 적분 전류 Iint가 감소하기 때문에 출력 전압 Vout이 증가한다.
스위칭-커패시터 적분기(724)는 하나 이상의 스위치(720a-c)를 가지며, 스위치(720a 및 720c)는, 가령, 적분 커패시터(722) 및 연산 증폭기, 즉, op-amp(728) 상의 전하를 재설정하도록 구성될 수 있다. 적분 커패시터(722)는 적분 전류에 의해 충전될 수 있다. 스위칭-커패시터 적분기(724)는 커패시터(729) Chold에 연결되고, 픽셀의 출력 전압이 커패시터(729) Chold에 저장될 수 있다. 픽셀의 출력 전압이 라인 드라이버(726)에 의해 버퍼링될 수 있다.
라인 드라이버(726)는 op-amp(730)를 포함한다. op-amp(730)는 스위칭-커패시터 적분기(724)로부터의 출력 전압을 수신하는 입력 핀 및 op-amp(730)로부터의 출력 전압을 수신하는 또 다른 입력 핀을 가진다. 라인 드라이버(726)는 출력 전압을 버퍼링하며 컬럼 멀티플렉서로 출력 전압을 제공하고, 상기 컬럼 멀티플렉서가 출력 전압을 멀티플렉싱하고 이를 아날로그/디지털 버퍼(712)로 제공한다.
판독 회로(700)는 제어기(702), 메모리(704), 컬럼 멀티플렉서, 및 아날로그/디지털 버퍼(712)로부터 형성된 피드백 루프를 포함한다. 컬럼 멀티플렉서(720d)는 다이나믹 컬럼 선택을 수행하고 동적 로우 디코더에 의해 선택된 로우에 대한 각각의 픽셀의 출력 전압을 멀티플렉싱한다. 로우 디코더가 대응하는 스위치를 폐쇄함으로써 로우를 선택한다. 컬럼 멀티플렉서(720d) 및 아날로그/디지털 버퍼(712)가 아날로그 또는 디지털화된 픽셀 출력 피드백을 비교기(734)에 제공한다. 일부 실시예에서, 각각의 컬럼 판독 회로(710a-e)가 비교기(734)를 포함한다.
비교기(734)는 출력 전압을 비교 전압에 비교하고 피드백을 제어기(702)에 제공한다. FPA의 각각의 픽셀의 출력 전압이 동일하도록 기준 전압은 FPA의 모든 픽셀에서 균일한 타깃 전압일 수 있다. 교정 동안, 비교기(734)의 2진 출력이 제어기(702)에 의해 래칭된다. 타이밍 생성기가 판독 회로(700)에 대한 필요한 타이밍을 생성할 수 있고 비교기(734)의 출력을 래치한다. 비교기(734)의 출력의 래칭은 출력 스위치와 동시에 수행된다. 비교기(734)는 스위칭-커패시터 적분기(724) 또는 라인 드라이버(726)의 출력에 연결되어 동일한 로우의 픽셀의 바이어싱 전압을 동시에 생성할 수 있다. 비교기(734)는 제어기(702)로 2진 출력 전압을 제공하며, 상기 제어기는 대응하는 검출기에 적용될 바이어싱 데이터를 생성하고 이를 메모리(704)에 기입한다.
도 8은 본 발명의 하나의 양태에 따라 2진 검색을 수행하는 판독 회로(100)의 그래프이다. 판독 회로(100)는 판독 회로(100)의 제어기(102)를 이용해 2진 검색을 구현하여 각각의 픽셀의 바이어싱 전압을 교정할 수 있다. 교정은 DAC 전압 범위의 중앙으로서, 교정 모드에 따라 모든 픽셀의 바이어스 값, 기준 픽셀 및/또는 검출기 픽셀을 설정하는 것으로 시작된다. DAC 범위의 중앙으로 설정되는 픽셀의 바이어싱 값이 바이어싱 값의 MSB(most significant bit)를 1로 설정하고 나머지 비트를 0으로 설정하는 것에 대응한다. 읽기 상태 동안, 비교기(134)의 출력 전압이 제어기(102)에 의해 체크되고 새로운 검출기 바이어싱 데이터가 생성되며, 상기 데이터는 대응하는 픽셀에 대해 메모리(104)로 써진다. MSB를 설정한 후, 출력 전압이 비교기(134)로 제공되며, 상기 비교기는 출력 전압을 기준 전압 또는 타깃 전압으로 비교한다. 출력 전압이 타깃 전압보다 큰 경우, 대응하는 비트가 0으로 설정되고, 그렇지 않고 출력 전압이 타깃 전압보다 낮을 때, 대응하는 비트가 1로 설정된다. 바이어싱 값이 대응하는 픽셀에 대해 메모리(104)에 써진다. 검출기 바이어싱 아키텍처 및 비교기 입력 연결에 따라, 1과 0이 변경될 수 있다. 판독 회로(100)가 다음 비트로 시프트하여, 출력 전압과 타깃 전압 간 비교를 반복하고 바이어싱 값을 대응하는 픽셀에 기입할 수 있다. 이 프로세스는 바이어싱 값의 최하위 비트가 계산될 때까지 반복되며, 여기서, 저장된 최종 바이어싱 값이 타깃 전압에 대략 동일한 출력 전압을 생성한다.
도 9는 본 발명의 하나의 양태에 따르는 예시적 판독 회로 레이아웃(900)이다. 판독 회로 레이아웃(900)은 시스템(100, 200, 300, 400, 500, 및 600)과 유사하며, 유사한 부분들에 유사한 번호가 부여된다.
판독 회로 레이아웃(900)은 메모리(104, 204, 304, 404, 504, 및 604)와 유사한 메모리(904), 제어기(102, 202, 302, 402, 502, 및 602)와 유사한 제어기(902), 컬럼 멀티플렉서(114, 214, 314, 414, 및 514)와 유사한 컬럼 멀티플렉서(914), 로우 멀티플렉서(116, 216, 316, 416, 및 516)와 유사한 로우 멀티플렉서(916), 검출기 바이어싱 디바이스(106, 206, 306, 406, 506, 및 606)와 유사한 검출기 바이어싱 디바이스(906), 버퍼(112, 212, 및 312)와 유사한 버퍼(912), 비교기(134, 234, 334, 434, 534, 및 634)와 유사한 비교기(934)를 포함할 수 있다.
도 9에 도시된 바와 같이, 판독 회로 레이아웃(900) 및 FPA의 구성요소 모두 판독 집적 회로 상에 위치한다.
도 10은 본 발명의 하나의 양태에 따르는 마이크로볼로미터 검출기의 온-칩 바이어스 교정을 위한 방법의 흐름도이다. 판독 회로는 마이크로볼로비터 검출기의 초점 평면 어레이 내 픽셀에 대한 바이어스 값을 설정하도록 구성될 수 있다(단계(1001)). 일부 실시예에서, 판독 회로의 컬럼 판독부에 의해 바이어스 값의 설정이 수행될 수 있고, 바이어스 값의 설정이 판독 회로의 제어기에 의해 수행될 수 있다.
그런 다음 판독 회로는 픽셀에 대한 바이어스 값을 기초로 하는 출력 전압을 생성할 수 있다(단계(1002)). 생성된 출력 전압의 크기가 검출기 바이어싱 디바이스 출력에 따라 달라진다. 일부 실시예에서, 판독 회로는 픽셀에 대한 바이어스 값을 기초로 출력 전류를 생성할 수 있다.
그런 다음 판독 회로가 출력 전압을 타깃 전압에 비교할 수 있다(단계(1003)). 일부 실시예에서, 타깃 전압에 대한 출력 전압의 비교가 비교기에 의해 수행될 수 있다. 비교기는 아날로그 또는 디지털 비교기이도록 구성될 수 있다. 일부 실시예에서, 판독 회로는 출력 전류를 타깃 전류에 비교할 수 있다.
그런 다음 판독 회로는 출력 전압과 타깃 전압의 비교를 기초로 바이어스 값을 조절할 수 있다(단계(1004)). 바이어스 값의 조절은 제어기에 의해 수행될 수 있다. 일부 실시예에서, 판독 회로는 출력 전류와 타깃 전류의 비교를 기초로 바이어스 값을 조절할 수 있다. 일부 실시예에서, 단계(1004)에서 판독 회로가 바이어스 값을 조절한 후, 판독 회로가 단계(1002)를 반복하고 픽셀에 대한 바이어스 값을 기초로 새로운 출력 전압을 생성할 수 있다. 이는 이산 개수의 스테이지에 걸쳐 발생하거나 연속 루프의 일부일 수 있다.
일부 실시예에서, 바이어스 값의 조절은 출력 전압이 타깃 전압보다 클 때 바이어스 값의 비트를 0으로 설정하는 것을 포함할 수 있다. 바이어스 값의 조절은 출력 전압이 타깃 전압보다 작을 때 바이어스 값의 비트를 1로 설정하는 것을 더 포함할 수 있다.
또 다른 실시예에서, 바이어스의 조절은 출력 전압이 타깃 전압보다 클 때 바이어스 값의 비트를 1로 설정하는 것을 포함할 수 있다. 바이어스 값의 조절은 출력 전압이 타깃 전압보다 작을 때 바이어스 값의 비트를 0으로 설정하는 것을 더 포함할 수 있다.
그런 다음 판독 회로는, 메모리에, 픽셀에 대한 조정된 바이어스 값을 저장할 수 있다(단계(1005)). 픽셀에 대한 조절된 바이어스 값의 저장이 제어기에 의해 수행될 수 있다.
본 발명의 실시예에 대한 상기의 기재가 해당 분야의 통상의 기술자가 본 발명을 제작하고 이용할 수 있도록 제공된다. 이들 실시예의 다양한 수정이 해당 분야의 통상의 기술자에게 자명할 것이며, 본 명세서에 개시된 원리가 본 발명의 사상 또는 범위 내에서 다른 실시예에도 적용될 수 있다. 기재된 실시예는 예시이며 한정이 아니고 본 발명의 범위는 상기의 기재가 아니라 이하의 청구항에 의해서 지시된다. 청구항의 의미와 균등예의 범위 내에 있는 모든 변형이 범위 내에 있을 것이다.

Claims (12)

  1. 마이크로볼로미터 초점 평면 어레이(FPA)의 온-칩 바이어스 교정을 가능하게 하는 판독 회로로서,
    FPA 내 복수의 픽셀의 각각에 대한 바이어싱 값을 저장하기 위한 메모리 - 상기 복수의 픽셀은 FPA 내에서 복수의 컬럼 및 하나 이상의 로우로 배열됨 - ,
    메모리에 연결되어 있으며, 하나 이상의 바이어싱 값을 찾고 상기 바이어싱 값을 기초로 하는 바이어스 조절을 FPA로부터 수신된 신호에 적용하도록 구성된 컬럼 판독부(column readout),
    상기 컬럼 판독부에 연결되어 있는 검출기 바이어싱 디바이스 - 상기 검출기 바이어싱 디바이스는
    컬럼 판독부로부터 수신된 신호를 기준 값에 비교함으로써, 하나 이상의 바이어싱 값을 조절하는 데 사용되는 2진 피드백을 생성하도록 구성된 비교기, 및
    상기 메모리 및 비교기에 연결되는 제어기 - 상기 제어기는 상기 비교기로부터의 2진 피드백에 기초하여 교정 데이터를 생성하도록 구성되며, 상기 제어기는 생성된 교정 데이터를 메모리에 기입하도록 구성됨 - 를 포함하고, 상기 메모리로부터의 피드백에 기초하는 하나 이상의 바이어싱 값을 생성하도록 구성됨 - ,
    상기 검출기 바이어싱 디바이스에 연결되어 있으며, FPA로부터의 원치 않은 신호를 상쇄하도록 구성된 기준 검출기, 및
    상기 컬럼 판독부에 연결되어 있으며, FPA 내 픽셀의 복수의 컬럼에 대해 컬럼 판독값에 기초하여 동적 컬럼 선택을 수행하도록 구성된 컬럼 멀티플렉서
    를 포함하는, 판독 회로.
  2. 제1항에 있어서, FPA, 메모리, 제어기, 및 비교기는 하나의 판독 집적 회로 상에 위치하도록 구성되는, 판독 회로.
  3. 제1항에 있어서, 제어기는 연속 근사 레지스터(SAR: successive approximation register)이며 하나 이상의 바이어싱 값의 조절에서 사용될 하나 이상의 바이어싱 값을 찾도록 2진 검색(binary seach)을 수행하도록 더 구성되는, 판독 회로.
  4. 제1항에 있어서, 컬럼 판독부에 의한 바이어스 조절의 적용을 위한 타이밍, 컬럼 판독부 내 스위치를 제어하기 위한 타이밍, 외부 전자소자와의 통신을 위한 타이밍, 및 컬럼 멀티플렉서에 의한 동적 컬럼 선택을 위한 타이밍을 생성하도록 구성된 디지털 제어기를 더 포함하는, 판독 회로.
  5. 제1항에 있어서, 컬럼 멀티플렉서에 연결되고 컬럼 멀티플렉서로부터의 최종 신호를 출력하도록 구성된 출력 버퍼를 더 포함하는, 판독 회로.
  6. 제1항에 있어서, 판독 회로는 컬럼 판독에 연결되고 FPA 내 하나 이상의 로우에 대한 동적 로우 선택을 수행하도록 구성된 로우 멀티플렉서를 더 포함하는, 판독 회로.
  7. 제1항에 있어서, 컬럼 판독부는 컬럼 멀티플렉서에 연결된 검출기 신호 증폭기를 포함하며, 상기 검출기 신호 증폭기는 바이어스 조절이 적용된 후 출력 신호를 증폭하도록 구성되는, 판독 회로.
  8. 제7항에 있어서, 검출기 신호 증폭기는 P형 금속-옥사이드-반도체(PMOS) 트랜지스터 및 N형 금속-옥사이드-반도체(NMOS) 트랜지스터 또는 PNP형 바이폴라 정션 트랜지스터 및 NPN형 바이폴라 정션 트랜지스터(BJT)를 포함하는 복수의 트랜지스터를 포함하는, 판독 회로.
  9. 제1항에 있어서, 판독 회로의 구성요소가 하나의 판독 집적 회로 상에 모두 위치하도록 구성되는, 판독 회로.
  10. 마이크로볼로미터 검출기의 온-칩 바이어스 교정을 위한 방법으로서, 상기 방법은
    마이크로볼로미터 검출기의 초점 평면 어레이(FPA) 내 픽셀에 대한 바이어스 값을 설정하는 단계,
    픽셀에 대한 바이어스 값을 기초로 출력 전압을 생성하는 단계,
    컬럼 멀티플렉서에 의해, 상기 출력 전압을 처리하는 단계,
    출력 전압을 FPA의 모든 픽셀에 걸쳐 균일한 타깃 전압에 비교하는 단계,
    상기 비교에 기초하여 2진 피드백 신호를 생성하는 단계,
    출력 전압과 타깃 전압의 비교에 기초하여 2진 피드백 신호에 응답하여 제어기에 의해 바이어스 값을 조절하는 단계, 및
    메모리에, 픽셀에 대한 조절된 바이어스 값을 저장하는 단계
    를 포함하는, 온-칩 바이어스 교정을 위한 방법.
  11. 제10항에 있어서, 바이어스 값을 조절하는 단계는,
    출력 전압이 타깃 전압보다 클 때 바이어스 값의 비트를 0으로 설정하는 단계, 및
    출력 전압이 타깃 전압보다 작을 때 바이어스 값의 비트를 1로 설정하는 단계
    를 포함하는, 온-칩 바이어스 교정을 위한 방법.
  12. 제10항에 있어서, 바이어스 값을 조절하는 단계는
    출력 전압이 타깃 값보다 클 때 바이어스 값의 비트를 1로 설정하는 단계, 및
    출력 전압이 타깃 값보다 작을 때 바이어스 값의 비트를 0으로 설정하는 단계를 포함하는, 온-칩 바이어스 교정을 위한 방법.
KR1020247000095A 2017-04-11 2018-04-11 마이크로볼로미터 검출기 및 판독 집적 회로를 위한 온-칩 바이어스 교정 KR20240008973A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762484109P 2017-04-11 2017-04-11
US62/484,109 2017-04-11
KR1020197033258A KR20200002026A (ko) 2017-04-11 2018-04-11 마이크로볼로미터 검출기 및 판독 집적 회로를 위한 온-칩 바이어스 교정
PCT/IB2018/052526 WO2018189689A1 (en) 2017-04-11 2018-04-11 On-chip bias calibration for microbolometer detectors and readout integrated circuits

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197033258A Division KR20200002026A (ko) 2017-04-11 2018-04-11 마이크로볼로미터 검출기 및 판독 집적 회로를 위한 온-칩 바이어스 교정

Publications (1)

Publication Number Publication Date
KR20240008973A true KR20240008973A (ko) 2024-01-19

Family

ID=62148427

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020247000095A KR20240008973A (ko) 2017-04-11 2018-04-11 마이크로볼로미터 검출기 및 판독 집적 회로를 위한 온-칩 바이어스 교정
KR1020197033258A KR20200002026A (ko) 2017-04-11 2018-04-11 마이크로볼로미터 검출기 및 판독 집적 회로를 위한 온-칩 바이어스 교정

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020197033258A KR20200002026A (ko) 2017-04-11 2018-04-11 마이크로볼로미터 검출기 및 판독 집적 회로를 위한 온-칩 바이어스 교정

Country Status (5)

Country Link
US (1) US11108975B2 (ko)
EP (1) EP3610639A1 (ko)
KR (2) KR20240008973A (ko)
CN (1) CN110731079B (ko)
WO (1) WO2018189689A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210147347A (ko) * 2020-05-28 2021-12-07 에스케이하이닉스 주식회사 이미지 센싱 장치
CN113237562B (zh) * 2021-04-13 2022-08-23 复旦大学 具有盲元记忆和抑制功能的读出电路和红外探测器
CN116929565A (zh) * 2022-04-02 2023-10-24 杭州海康微影传感科技有限公司 一种红外读出电路的控制方法
WO2023224884A1 (en) * 2022-05-16 2023-11-23 Seek Thermal, Inc. Thermal imaging camera module configured for integration into a host system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5756999A (en) * 1997-02-11 1998-05-26 Indigo Systems Corporation Methods and circuitry for correcting temperature-induced errors in microbolometer focal plane array
US6444983B1 (en) * 1999-10-07 2002-09-03 Infrared Solutions, Inc. Microbolometer focal plane array with controlled bias
US6953932B2 (en) * 1999-10-07 2005-10-11 Infrared Solutions, Inc. Microbolometer focal plane array with temperature compensated bias
JP4681774B2 (ja) * 2001-08-30 2011-05-11 キヤノン株式会社 撮像素子、その撮像素子を用いた撮像装置、及びその撮像装置を用いた撮像システム
US7709793B2 (en) * 2007-07-12 2010-05-04 Parrish William J Bolometer array compensation
FR2922683B1 (fr) * 2007-10-23 2010-09-17 Commissariat Energie Atomique Capteur d'image thermique matriciel a pixel bolometrique et procede de reduction de bruit spatial.
FR2943415B1 (fr) * 2009-03-17 2011-07-01 Commissariat Energie Atomique Procede de reglage d'un circuit de detection de rayonnements
US9787923B2 (en) * 2014-01-13 2017-10-10 Intrinsix Corporation Correlated double sampled (CDS) pixel sense amplifier
WO2016028755A1 (en) * 2014-08-20 2016-02-25 Seek Thermal, Inc. Adaptive adjustment of operating bias of an imaging system
KR102290287B1 (ko) * 2014-10-24 2021-08-17 삼성전자주식회사 이미지 신호와 근접 신호를 동시에 생성하는 이미지 센서
CN105391955B (zh) * 2015-12-25 2019-05-10 北京智芯微电子科技有限公司 一种红外图像采集处理系统

Also Published As

Publication number Publication date
KR20200002026A (ko) 2020-01-07
EP3610639A1 (en) 2020-02-19
US20200120292A1 (en) 2020-04-16
WO2018189689A1 (en) 2018-10-18
CN110731079A (zh) 2020-01-24
US11108975B2 (en) 2021-08-31
CN110731079B (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
JP5636694B2 (ja) 電子機器、ａｄ変換装置、ａｄ変換方法
US11108975B2 (en) On-chip bias calibration for microbolometer detectors and readout integrated circuits
US9307173B2 (en) Signal processing circuit, solid-state imaging device, and camera system
US8441387B2 (en) Continuous ramp generator design and its calibration for CMOS image sensors using single-ramp ADCs
US6028309A (en) Methods and circuitry for correcting temperature-induced errors in microbolometer focal plane array
US5756999A (en) Methods and circuitry for correcting temperature-induced errors in microbolometer focal plane array
US7642620B2 (en) Semiconductor apparatus
JP5418073B2 (ja) Ｄａ変換器及び固体撮像装置
US8963759B2 (en) Imaging systems with per-column analog-to-digital converter non-linearity correction capabilities
KR20190097704A (ko) 비교 장치 및 그에 따른 씨모스 이미지 센서
US10224355B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
JP6998995B2 (ja) 固体撮像装置、その制御方法、撮像システム及びカメラ
US9253396B2 (en) Variable gain column amplifier adapted for use in imaging arrays
JP5519129B2 (ja) 統合された熱調節手段を有する電子センサ
KR20150137366A (ko) 램프 신호 보정 장치와 방법 및 이를 포함하는 이미지 센서
US10798329B2 (en) Image pickup apparatus, image pickup system, and method of driving image pickup apparatus
US20190007637A1 (en) Ad converter and solid-state image sending device
US10502622B2 (en) Detector control and data acquisition with custom application specific integrated circuit (ASIC)
Battaglia et al. An uncooled 1280 x 1024 InGaAs focal plane array for small platform, shortwave infrared imaging
Park et al. An uncooled microbolometer infrared imager with a shutter-based successive-approximation calibration loop
JP2015053708A (ja) 電子機器、ａｄ変換装置、ａｄ変換方法
US10958283B2 (en) AD conversion circuit, imaging device, and endoscope system
JP6632588B2 (ja) 撮像装置、撮像システム、撮像装置の駆動方法
Toprak et al. A two-stage digital-to-analog converter for bias correction in uncooled microbolometer arrays
KR20090099417A (ko) Ｃｍｏｓ 이미지 센서

Legal Events

Date Code Title Description
A107 Divisional application of patent