KR20240006105A - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR20240006105A KR20240006105A KR1020220082456A KR20220082456A KR20240006105A KR 20240006105 A KR20240006105 A KR 20240006105A KR 1020220082456 A KR1020220082456 A KR 1020220082456A KR 20220082456 A KR20220082456 A KR 20220082456A KR 20240006105 A KR20240006105 A KR 20240006105A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- opening
- insulating layer
- disposed
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims abstract description 675
- 239000002346 layers by function Substances 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000010949 copper Substances 0.000 claims description 24
- 239000010936 titanium Substances 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 8
- 238000000034 method Methods 0.000 description 58
- 238000000059 patterning Methods 0.000 description 30
- 238000004519 manufacturing process Methods 0.000 description 27
- 239000000463 material Substances 0.000 description 21
- 239000011229 interlayer Substances 0.000 description 19
- 238000005538 encapsulation Methods 0.000 description 18
- 238000005530 etching Methods 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- JYBNOVKZOPMUFI-UHFFFAOYSA-N n-(3-hydroxy-2-methyl-3,4-diphenylbutyl)-n-methylpropanamide Chemical compound C=1C=CC=CC=1C(O)(C(C)CN(C)C(=O)CC)CC1=CC=CC=C1 JYBNOVKZOPMUFI-UHFFFAOYSA-N 0.000 description 16
- 239000011347 resin Substances 0.000 description 16
- 229920005989 resin Polymers 0.000 description 16
- 239000010408 film Substances 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- 230000005525 hole transport Effects 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 239000002356 single layer Substances 0.000 description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 239000007769 metal material Substances 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 238000005553 drilling Methods 0.000 description 6
- 239000012044 organic layer Substances 0.000 description 6
- 229910052779 Neodymium Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000002096 quantum dot Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 229920003002 synthetic resin Polymers 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000000057 synthetic resin Substances 0.000 description 4
- 238000001771 vacuum deposition Methods 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000010924 continuous production Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- URLKBWYHVLBVBO-UHFFFAOYSA-N Para-Xylene Chemical group CC1=CC=C(C)C=C1 URLKBWYHVLBVBO-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 238000007648 laser printing Methods 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Inorganic materials [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920000058 polyacrylate Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- -1 silicon oxy nitride Chemical class 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- IMROMDMJAWUWLK-UHFFFAOYSA-N Ethenol Chemical compound OC=C IMROMDMJAWUWLK-UHFFFAOYSA-N 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- CERQOIWHTDAKMF-UHFFFAOYSA-M Methacrylate Chemical compound CC(=C)C([O-])=O CERQOIWHTDAKMF-UHFFFAOYSA-M 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003666 anti-fingerprint Effects 0.000 description 1
- 150000008378 aryl ethers Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910003471 inorganic composite material Inorganic materials 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 1
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001195 polyisoprene Polymers 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001931 thermography Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 description 1
- 229920002554 vinyl polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
- H10K59/80515—Anodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
- H10K59/80516—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
- H10K59/80521—Cathodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
- H10K59/80522—Cathodes combined with auxiliary electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
일 실시예의 표시 장치는 베이스 기판, 게이트를 포함하는 트랜지스터, 게이트와 동일층 상에 배치된 보조 배선, 트랜지스터 및 보조 배선 상에 배치된 제1 절연층, 및 제1 절연층 상에 배치된 제2 절연층을 포함하는 회로층, 및 회로층 상에 배치된 화소 정의막, 및 순차적으로 적층된 제1 전극, 기능층, 및 제2 전극을 포함하는 발광 소자를 포함하는 표시 소자층을 포함하고, 비발광부에 대응하여, 상기 보조 배선의 적어도 일부가 노출되도록 상기 회로층 및 상기 화소 정의막에 전극 개구부가 정의되고, 전극 개구부에서, 화소 정의막의 돌출 엣지가 제1 절연층과 비중첩하며 전극 개구부 내측으로 돌출되며, 돌출 엣지의 말단에서 기능층 및 제2 전극이 단락되어 배치되고, 돌출 엣지 하측의 전극 개구부에서 제2 전극이 상기 보조 배선과 전기적으로 연결되어 우수한 신뢰성을 나타낼 수 있다.
Description
본 발명은 표시 장치에 대한 것으로, 보다 상세하게는 발광 소자의 공통 전극과 전기적으로 연결된 보조 배선을 포함하는 표시 장치에 관한 것이다.
텔레비전, 휴대전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티미디어 전자 기기들은 영상을 표시하기 위한 표시 장치를 포함할 수 있다. 표시 장치는 복수 개의 화소들을 포함할 수 있고, 화소들 각각은 광을 생성하는 발광 소자 및 발광 소자에 연결된 구동 소자를 포함할 수 있다.
발광 소자들 중 유기 발광 소자를 구비하는 표시 장치는 넓은 시야각, 빠른 응답 속도 및 낮은 소비 전력 등과 같은 장점을 가지고 있어, 차세대 표시 장치로 주목을 받고 있다. 그러나 표시 장치의 대면적화에 따라, 영역에 따라 공급되는 전압 안정성이 떨어지며, 이에 따른 휘도 불균일이 발생하는 문제점이 있다.
본 발명의 목적은 발광 소자의 공통 전극과 보조 배선의 전기적인 연결 구조를 최적화하여 신뢰성이 향상된 표시 장치를 제공하는 것이다.
본 발명은 발광부 및 비발광부를 포함하는 표시 영역, 및 상기 표시 영역의 적어도 일 측에 배치된 주변 영역으로 구분되는 표시 장치에 있어서, 베이스 기판; 상기 베이스 기판 상에 배치되고, 게이트를 포함하는 트랜지스터, 상기 게이트와 동일층 상에 배치된 보조 배선, 상기 트랜지스터 및 상기 보조 배선 상에 배치된 제1 절연층, 및 상기 제1 절연층 상에 배치된 제2 절연층을 포함하는 회로층; 및 상기 회로층 상에 배치된 화소 정의막, 및 순차적으로 적층된 제1 전극, 기능층, 및 제2 전극을 포함하는 발광 소자를 포함하는 표시 소자층; 을 포함하고, 상기 비발광부에 대응하여, 상기 보조 배선의 적어도 일부가 노출되도록 상기 회로층 및 상기 화소 정의막에 전극 개구부가 정의되고, 상기 전극 개구부에서, 상기 화소 정의막의 돌출 엣지가 상기 제1 절연층과 비중첩하며 상기 전극 개구부 내측으로 돌출되며, 상기 돌출 엣지의 말단에서 상기 기능층 및 상기 제2 전극이 단락되어 배치되고, 상기 돌출 엣지 하측의 상기 전극 개구부에서 상기 제2 전극이 상기 보조 배선과 전기적으로 연결된 표시 장치를 제공한다.
상기 돌출 엣지가 상기 제1 절연층의 일측 엣지보다 상기 전극 개구부 내측으로 돌출될 수 있다.
상기 전극 개구부 내에 배치된 단락된 상기 제2 전극의 일단은 상기 보조 배선의 상면에 배치되고, 단락된 상기 제2 전극의 타단은 상기 돌출 엣지 하면에 배치된 상기 제1 전극의 엣지와 접촉할 수 있다.
단락된 상기 제2 전극의 일단은 상기 보조 배선의 상면에 직접 배치되고, 단락된 상기 제2 전극의 타단은 접촉된 상기 제1 전극을 통해 상기 보조 배선과 전기적으로 연결될 수 있다.
상기 베이스 기판에 수직하는 단면 상에서, 상기 제1 절연층의 제1 측면 및 상기 제2 절연층의 제1 측면은 상기 전극 개구부에서 노출되고, 상기 제1 절연층의 제2 측면 및 상기 제2 절연층의 제2 측면은 순차적으로 적층된 상기 제1 전극과 상기 화소 정의막으로 커버되며, 상기 전극 개구부는 상기 돌출 엣지 하측에서 노출된 상기 제2 절연층의 상기 제1 측면과 상기 제2 절연층의 제2 측면을 커버하는 상기 화소 정의막 사이의 공간으로 정의된 하부 개구부; 및 상기 하부 개구부 상에서 상기 화소 정의막에 정의된 상부 개구부를 포함할 수 있다.
단락된 상기 기능층의 일단은 상기 하부 개구부에서 상기 제2 절연층의 제2 측면을 커버하는 상기 화소 정의막을 커버하고, 단락된 상기 기능층의 타단은 상기 상부 개구부를 정의하는 상기 화소 정의막을 커버할 수 있다.
단락된 상기 제2 전극의 일단 엣지는 단락된 상기 기능층의 일단 엣지보다 상기 하부 개구부 내측으로 돌출되고, 상기 제2 전극의 상기 일단 엣지는 상기 보조 배선의 상면에 직접 배치될 수 있다.
상기 돌출 엣지 하면에 상기 제1 전극이 배치되고, 상기 돌출 엣지와 중첩하는 상기 제1 전극의 하면은 상기 하부 개구부에서 상기 제2 절연층과 비중첩할 수 있다.
상기 비발광부에 대응하여 배치된 상기 제2 절연층의 두께는 상기 발광부에 대응하여 배치된 상기 제2 절연층의 두께보다 작을 수 있다.
상기 게이트 및 상기 보조 배선은 각각 티타늄(Ti)을 포함하는 제1 서브층, 구리(Cu)를 포함하는 제2 서브층, 및 인듐 주석 산화물(ITO)을 포함하는 제3 서브층을 포함할 수 있다.
상기 전극 개구부에서 단락된 상기 제2 전극의 일단은 상기 제2 서브층에 접촉되고, 단락된 상기 제2 전극의 타단은 상기 제3 서브층에 접촉될 수 있다.
상기 베이스 기판에 수직하는 단면 상에서, 상기 제1 절연층의 제1 측면은 상기 전극 개구부에서 노출되고, 상기 제1 절연층의 제2 측면, 상기 제2 절연층의 제1 측면, 및 상기 제2 절연층의 제2 측면은 상기 화소 정의막으로 커버되며, 상기 전극 개구부는 상기 돌출 엣지 하측에서 노출된 제2 서브층 및 상기 제1 절연층의 상기 제1 측면 사이의 공간으로 정의된 하부 개구부; 및 상기 하부 개구부 상에서 상기 화소 정의막에 정의된 상부 개구부;를 포함할 수 있다.
단락된 상기 기능층의 일단은 상기 하부 개구부에서 상기 제1 절연층의 제1 측면을 커버하고, 단락된 상기 기능층의 타단은 상기 상부 개구부를 정의하는 상기 화소 정의막 상에 배치될 수 있다.
단락된 상기 제2 전극의 일단 엣지는 단락된 상기 기능층의 일단 엣지보다 상기 하부 개구부 내측으로 돌출되고, 상기 제2 전극의 상기 일단 엣지는 상기 보조 배선의 측면에 직접 배치될 수 있다.
단락된 상기 제2 전극의 일단은 상기 제2 서브층의 경사진 측면에 직접 배치되고, 단락된 상기 제2 전극의 타단은 상기 돌출 엣지와 중첩하도록 배치된 상기 제1 서브층의 측면과 접촉될 수 있다.
상기 전극 개구부 내에 배치된 단락된 상기 제2 전극의 일단은 상기 보조 배선의 상면에 배치될 수 있다.
상기 베이스 기판에 수직하는 단면 상에서, 상기 제1 절연층의 제1 측면은 상기 전극 개구부에서 노출되고, 상기 제1 절연층의 제2 측면, 상기 제2 절연층의 제1 측면, 및 상기 제2 절연층의 제2 측면은 상기 화소 정의막으로 커버되며, 상기 전극 개구부는 상기 돌출 엣지 하측에서 노출된 상기 제1 절연층의 상기 제1 측면과 상기 제1 절연층의 상기 제2 측면을 커버하는 상기 화소 정의막 사이의 공간으로 정의된 하부 개구부; 및 상기 하부 개구부 상에서 상기 화소 정의막에 정의된 상부 개구부; 를 포함할 수 있다.
상기 기능층은 상기 전극 개구부에서 노출된 상기 화소 정의막을 커버할 수 있다.
단락된 상기 기능층의 일단은 상기 하부 개구부에서 상기 보조 배선의 상면에 직접 배치되고, 단락된 상기 제2 전극의 일단은 상기 하부 개구부에서 상기 기능층의 일 단을 커버하며, 단락된 상기 제2 전극의 일단 엣지는 단락된 상기 기능층의 일단 엣지보다 상기 하부 개구부 내측으로 돌출될 수 있다.
단락된 상기 제2 전극의 일단은 상기 보조 배선의 상면에 직접 배치되고, 단락된 상기 제2 전극의 타단은 상기 화소 정의막에 의해 상기 제1 전극 및 상기 보조 배선과 절연될 수 있다.
상기 비발광부에 대응하여 상기 제1 절연층과 상기 제2 절연층 사이에 배치된 중간 배선을 더 포함하고, 상기 중간 배선의 일단은 상기 돌출 엣지 하측에 배치되어 상기 전극 개구부 내측으로 돌출될 수 있다.
상기 전극 개구부 내에 배치된 단락된 상기 제2 전극의 일단은 상기 보조 배선의 상면에 배치되고, 단락된 상기 제2 전극의 타단은 상기 돌출 엣지 하면에 배치된 상기 중간 배선과 접촉할 수 있다.
상기 베이스 기판에 수직하는 단면 상에서, 상기 제1 절연층의 제1 측면은 상기 전극 개구부에서 노출되고, 상기 제1 절연층의 제2 측면, 상기 제2 절연층의 제1 측면 및 상기 제2 절연층의 제2 측면은 상기 화소 정의막으로 커버되며, 상기 전극 개구부는 상기 돌출 엣지 하측에서 노출된 상기 제1 절연층의 제1 측면과 상기 제1 절연층의 상기 제2 측면을 커버하는 상기 화소 정의막 사이의 공간으로 정의된 하부 개구부; 및 상기 하부 개구부 상에서 상기 화소 정의막에 정의된 상부 개구부;를 포함할 수 있다.
상기 기능층은 상기 전극 개구부에서 노출된 상기 화소 정의막을 커버할 수 있다.
단락된 상기 기능층의 일단은 상기 하부 개구부에서 상기 보조 배선의 상면에 직접 배치되고, 단락된 상기 제2 전극의 일단은 상기 하부 개구부에서 상기 기능층의 일단을 커버하며, 단락된 상기 제2 전극의 일단 엣지는 단락된 상기 기능층의 일단 엣지보다 상기 하부 개구부 내측으로 돌출될 수 있다.
상기 제2 전극의 상기 일단 엣지는 상기 보조 배선의 상면에 직접 배치될 수 있다.
상기 비발광부에서, 상기 전극 개구부와 이격되어 상기 제1 절연층 및 상기 제2 절연층을 관통하는 제1 보조 개구부, 및 상기 전극 개구부와 상기 제1 보조 개구부 사이에서 상기 제2 절연층을 관통하는 제2 보조 개구부가 정의되며, 상기 제1 보조 개구부에서 상기 보조 배선의 상면이 노출되고, 상기 제2 보조 개구부에서 상기 중간 배선의 상면이 노출될 수 있다.
상기 제1 보조 개구부에서 상기 제1 전극이 상기 보조 배선의 상면과 접촉되고, 상기 제2 보조 개구부에서 상기 제1 전극이 상기 중간 배선의 상면과 접촉될 수 있다.
단락된 상기 제2 전극의 일단 엣지는 상기 보조 배선의 상면에 직접 배치되고, 단락된 상기 제2 전극의 타단은 접촉된 상기 중간 배선 및 상기 중간 배선에 접촉된 상기 제1 전극을 통해 상기 보조 배선과 전기적으로 연결될 수 있다.
상기 중간 배선은 ITO를 포함할 수 있다.
상기 비발광부에서, 상기 전극 개구부와 이격되어 상기 회로층에 보조 개구부가 정의되고, 상기 제1 전극은 상기 보조 개구부에서 상기 보조 배선과 전기적으로 연결될 수 있다.
상기 보조 개구부 상부는 상기 화소 정의막으로 충전될 수 있다.
본 발명은 베이스 기판; 화소 정의막, 및 순차적으로 적층된 제1 전극, 기능층, 및 제2 전극을 포함하는 발광 소자를 포함하는 표시 소자층; 및 상기 베이스 기판과 상기 표시 소자층 사이에 배치되고, 게이트를 포함하는 트랜지스터, 상기 게이트와 동일층 상에서 이격되어 배치된 보조 배선, 상기 게이트 및 상기 보조 배선 상에 배치된 제1 절연층, 및 상기 제1 절연층 상에 배치된 제2 절연층을 포함하는 회로층; 을 포함하고, 상기 보조 배선의 적어도 일부가 노출되도록, 상기 회로층 및 상기 화소 정의막에 전극 개구부가 정의되고, 상기 전극 개구부 내에서 상기 기능층 및 상기 제2 전극이 단락되어 배치되며, 단락된 상기 제2 전극은 상기 전극 개구부에서 상기 화소 정의막의 돌출 엣지 하부에서 노출된 상기 보조 배선과 전기적으로 연결된 표시 장치를 제공한다.
상기 전극 개구부 내에 배치된 단락된 상기 제2 전극의 일단은 상기 보조 배선의 상면에 배치되고, 단락된 상기 제2 전극의 타단은 상기 돌출 엣지 하면에 배치된 상기 제1 전극과 접촉할 수 있다.
상기 게이트 및 상기 보조 배선은 각각 티타늄(Ti)을 포함하는 제1 서브층, 구리(Cu)를 포함하는 제2 서브층, 및 인듐 주석 산화물(ITO)을 포함하는 제3 서브층을 포함할 수 있다.
상기 전극 개구부에서 단락된 상기 제2 전극의 일단은 상기 제2 서브층에 접촉되고, 단락된 상기 제2 전극의 타단은 상기 제3 서브층에 접촉될 수 있다.
단락된 상기 제2 전극의 일단은 상기 보조 배선의 상면에 직접 배치되고, 단락된 상기 제2 전극의 타단은 상기 화소 정의막에 의해 상기 제1 전극 및 상기 보조 배선과 절연될 수 있다.
상기 보조 배선과 중첩하여 상기 제1 절연층과 상기 제2 절연층 사이에 배치된 중간 배선을 더 포함하고, 상기 중간 배선의 일단은 상기 돌출 엣지 하측에 배치되어 상기 전극 개구부 내측으로 돌출될 수 있다.
상기 전극 개구부 내에 배치된 단락된 상기 제2 전극의 일단은 상기 보조 배선의 상면에 배치되고, 단락된 상기 제2 전극의 타단은 상기 돌출 엣지 하면에 배치된 상기 중간 배선과 접촉할 수 있다.
일 실시예의 표시 장치는 언더컷 형상을 가지도록 정의된 개구 영역에서 노출된 보조 배선의 적어도 일 부분과 발광 소자의 전극을 전기적으로 연결하여 전압 강하에 따른 표시 품질 저하가 개선되어 우수한 신뢰성을 나타낼 수 있다.
일 실시예의 표시 장치는 레이저 드릴링 방법을 배제하고, 회로층 형성 공정을 이용하여 보조 배선과 발광 소자의 전극을 전기적으로 연결하도록 제조되어, 일 실시예의 표시 장치 제조 시 공정이 간소화될 수 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2a는 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 2b는 일 실시예에 따른 표시 모듈의 단면도이다.
도 3a는 일 실시예에 따른 표시 패널의 평면도이다.
도 3b는 일 실시예에 따른 화소의 등가 회로도이다.
도 4는 일 실시예에 따른 표시 패널 일부의 평면도이다.
도 5는 일 실시예에 따른 표시 패널 일부의 단면도이다.
도 6은 일 실시예에 따른 표시 패널 일부의 단면도이다.
도 7은 일 실시예에 따른 표시 패널 일부를 확대한 단면도이다.
도 8a 내지 도 8d는 일 실시예에 따른 표시 장치의 제조 방법의 단계들을 예시적으로 나타낸 도면이다.
도 9는 일 실시예에 따른 표시 패널 일부를 확대한 단면도이다.
도 10a 내지 도 10c는 일 실시예에 따른 표시 장치의 제조 방법의 단계들을 예시적으로 나타낸 도면이다.
도 11은 일 실시예에 따른 표시 패널 일부를 확대한 단면도이다.
도 12a 내지 도 12d는 일 실시예에 따른 표시 장치의 제조 방법의 단계들을 예시적으로 나타낸 도면이다.
도 13은 일 실시예에 따른 표시 패널 일부를 확대한 단면도이다.
도 14a 내지 도 14d는 일 실시예에 따른 표시 장치의 제조 방법의 단계들을 예시적으로 나타낸 도면이다.
도 2a는 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 2b는 일 실시예에 따른 표시 모듈의 단면도이다.
도 3a는 일 실시예에 따른 표시 패널의 평면도이다.
도 3b는 일 실시예에 따른 화소의 등가 회로도이다.
도 4는 일 실시예에 따른 표시 패널 일부의 평면도이다.
도 5는 일 실시예에 따른 표시 패널 일부의 단면도이다.
도 6은 일 실시예에 따른 표시 패널 일부의 단면도이다.
도 7은 일 실시예에 따른 표시 패널 일부를 확대한 단면도이다.
도 8a 내지 도 8d는 일 실시예에 따른 표시 장치의 제조 방법의 단계들을 예시적으로 나타낸 도면이다.
도 9는 일 실시예에 따른 표시 패널 일부를 확대한 단면도이다.
도 10a 내지 도 10c는 일 실시예에 따른 표시 장치의 제조 방법의 단계들을 예시적으로 나타낸 도면이다.
도 11은 일 실시예에 따른 표시 패널 일부를 확대한 단면도이다.
도 12a 내지 도 12d는 일 실시예에 따른 표시 장치의 제조 방법의 단계들을 예시적으로 나타낸 도면이다.
도 13은 일 실시예에 따른 표시 패널 일부를 확대한 단면도이다.
도 14a 내지 도 14d는 일 실시예에 따른 표시 장치의 제조 방법의 단계들을 예시적으로 나타낸 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
한편, 본 출원에서 "직접 배치"된다는 것은 층, 막, 영역, 판 등의 부분과 다른 부분 사이에 추가되는 층, 막, 영역, 판 등이 없는 것을 의미하는 것일 수 있다. 예를 들어, "직접 배치"된다는 것은 두 개의 층 또는 두 개의 부재들 사이에 접착 부재 등의 추가 부재를 사용하지 않고 배치하는 것을 의미하는 것일 수 있다.
동일한 도면 부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다. 본 명세서에서 "상에 배치되는" 것은 어느 하나의 부재의 상부뿐 아니라 하부에 배치되는 경우도 나타내는 것일 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어(기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 일 실시예의 표시 장치에 대한 사시도이다. 도 2a는 일 실시예의 표시장치의 분해 사시도이고, 도 2b는 일 실시예에 따른 표시 모듈의 단면도이다. 도 2a는 도 2a의 I-I 선에 대응하는 단면도일 수 있다.
표시 장치(DD)는 전기적 신호에 따라 활성화되며 영상을 표시하는 장치일 수 있다. 표시 장치(DD)는 다양한 실시예들을 포함할 수 있고, 예를 들어, 표시 장치(DD)는 텔레비전, 외부 광고판 등과 같은 대형 장치를 비롯하여, 모니터, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 중소형 장치를 포함할 수 있다. 한편, 표시 장치(DD)의 실시예들은 예시적인 것으로, 본 발명의 개념에 벗어나지 않는 이상 어느 하나에 한정되지 않는다.
한편, 도 1 및 이하 도면들에서는 제1 방향축(DR1) 내지 제3 방향축(DR3)을 도시하였으며, 본 명세서에서 설명되는 제1 내지 제3 방향축들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 또한 제1 내지 제3 방향축들(DR1, DR2, DR3)이 지시하는 방향은 제1 내지 제3 방향으로 설명될 수 있으며, 동일한 도면 부호가 사용될 수 있다.
본 명세서에서 표시 장치(DD)의 두께 방향은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 평면에 대한 법선 방향인 제3 방향축(DR3)과 나란한 방향일 수 있다. 본 명세서에서, 표시 장치(DD)를 구성하는 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)을 기준으로 정의될 수 있다.
표시 장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면에 평행한 표시면(IS)을 통해 제3 방향(DR3)으로 영상(IM)을 표시할 수 있다. 제3 방향(DR3)은 표시면(IS)의 법선 방향에 평행할 수 있다. 영상(IM)이 표시되는 표시면(IS)은 표시 장치(DD)의 전면(front surface)에 대응될 수 있다. 영상(IM)은 동적인 영상은 물론, 정지 영상을 포함할 수 있다. 도 1a는 영상(IM)의 일 예로 아이콘 이미지들을 도시하였다.
본 명세서에서 "평면 상에서"는 제3 방향(DR3)에서 바라본 상태로 정의될 수 있다. 본 명세서에서 "단면 상에서"는 제1 방향(DR1) 또는 제2 방향(DR2) 방향에서 바라본 상태로 정의될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
도 1에서는 평면형 표시면(IS)을 갖는 표시 장치(DD)를 예시적으로 도시하였다. 그러나 표시 장치(DD)의 표시면(IS)의 형태는 이에 제한되지 않고, 곡면형이거나 입체형 일 수 있다.
표시 장치(DD)는 플렉서블(flexible)한 것일 수 있다. “플렉서블”이란 휘어질 수 있는 특성을 의미하며, 완전히 접히는 구조에서부터 수 나노미터 수준으로 휠 수 있는 구조까지 모두 포함하는 것일 수 있다. 예를 들어, 플렉서블 표시 장치(DD)는 커브드(curved) 표시 장치 또는 폴더블(foldable) 표시 장치를 포함할 수 있다. 그러나, 이에 한정되지 않고, 표시 장치(DD)는 리지드(rigid)한 것 일 수 있다.
표시 장치(DD)의 표시면(IS)은 표시 영역(D-DA) 및 주변 영역(D-NDA)을 포함할 수 있다. 표시 영역(D-DA)은 영상(IM)이 표시 될 수 있다. 사용자는 표시 영역(D-DA)을 통해 영상(IM)을 시인할 수 있다. 도 1 등에 도시된 실시예에서, 표시 영역(D-DA)은 직사각형 형상을 갖는 것으로 도시되었으나, 이는 예시적으로 도시한 것이며, 표시 영역(D-DA)은 다양한 형상을 가질 수 있다.
주변 영역(D-NDA)은 영상(IM)을 표시하지 않는 비표시 부분일 수 있다. 주변 영역(D-NDA)은 소정의 컬러를 가지며 광을 차단하는 부분에 대응될 수 있다. 주변 영역(D-NDA)은 표시 영역(D-DA)에 인접할 수 있다. 예를 들어, 주변 영역(D-NDA)은 표시 영역(D-DA)의 적어도 일 측 외곽에 배치될 수 있으며, 주변 영역(D-NDA)은 표시 영역(D-DA)을 둘러쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 주변 영역(D-NDA)은 표시 영역(D-DA)의 일 측에만 인접하거나, 표시 장치(DD)의 전면이 아닌 측면에 배치될 수 있고, 이에 한정되지 않고 주변 영역(D-NDA)은 생략될 수도 있다.
한편, 일 실시예의 표시 장치(DD)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 외부에서 제공되는 압력, 온도, 광 등의 다양한 형태를 가질 수 있다. 외부 입력은 표시 장치(DD)에 접촉(예를 들어, 사용자의 손 또는 펜에 의한 접촉)하는 입력뿐 아니라, 표시 장치(DD)와 근접하여 인가되는 입력(예를 들어, 호버링)을 포함할 수 있다.
도 2a 및 도 2b를 참조하면, 표시 장치(DD)는 윈도우(WM), 표시 모듈(DM) 및 하우징(HAU)을 포함하고, 표시 모듈(DM)은 표시 패널(DP) 및 광제어 부재(LCM)를 포함할 수 있다. 윈도우(WM)와 하우징(HAU)은 결합하여 표시 장치(DD)의 외관을 정의할 수 있고, 표시 모듈(DM)과 같은 표시 장치(DD)의 구성들을 수용할 수 있는 내부 공간을 제공할 수 있다.
윈도우(WM)는 표시 모듈(DM) 상에 배치될 수 있다. 윈도우(WM)는 외부 충격으로부터 표시 모듈(DM)을 보호할 수 있다. 윈도우(WM)의 전면은 상술한 표시 장치(DD)의 표시면(IS)에 대응될 수 있다. 윈도우(WM)의 전면은 투과 영역(TA) 및 베젤 영역(BA)을 포함할 수 있다.
윈도우(WM)의 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 윈도우(WM)는 투과 영역(TA)을 통해 표시 모듈(DM)이 제공하는 영상을 투과 시킬 수 있고, 사용자는 해당 영상을 시인할 수 있다. 투과 영역(TA)은 표시 장치(DD)의 표시 영역(D-DA)에 대응될 수 있다.
윈도우(WM)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(WM)는 유리, 사파이어, 또는 플라스틱을 포함할 수 있다. 윈도우(WM)는 단층 또는 다층 구조를 가질 수 있다. 윈도우(WM)는 광학적으로 투명한 기판 상에 배치된 지문 방지층, 위상 제어층, 하드 코팅층과 같은 기능층들을 더 포함할 수 있다.
윈도우(WM)의 베젤 영역(BA)은 소정의 컬러를 포함하는 물질이 증착, 코팅 또는 인쇄된 영역으로 제공될 수 있다. 윈도우(WM)의 베젤 영역(BA)은 베젤 영역(BA)에 중첩하여 배치된 표시 모듈(DM)의 일 구성이 외부에 시인되는 것을 방지할 수 있다. 베젤 영역(BA)은 표시 장치(DD)의 주변 영역(D-NDA)에 대응될 수 있다.
표시 모듈(DM)은 전기적 신호에 따라 영상을 표시할 수 있다. 표시 모듈(DM)은 표시 영역(DA) 및 표시 영역(DA)에 인접한 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 표시 장치(DD)의 표시 영역(D-DA, 도 1)에 대응하는 부분일 수 있다. 표시 영역(DA)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 표시 영역(DA)은 표시 모듈(DM)에서 제공되는 영상을 출사하는 영역일 수 있다. 표시 모듈(DM)의 표시 영역(DA)은 상술한 투과 영역(TA)에 대응할 수 있다. 한편, 본 명세서에서 "영역/부분과 영역/부분이 대응한다"는 것은 "서로 중첩한다"는 것을 의미하고 동일한 면적 및/또는 동일한 형상을 갖는 것으로 제한되지 않는다. 표시 영역(DA)에 표시되는 영상은 투과 영역(TA)을 통해 외부에서 시인 될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)에 인접할 수 있다. 예를 들어, 비표시 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 그러나 이에 한정되지 않고, 비표시 영역(NDA)은 다양한 형상으로 정의될 수 있다. 비표시 영역(NDA)은 표시 장치(DD)의 주변 영역(D-NDA, 도 1)에 대응하는 부분일 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 구동하기 위한 구동 회로나 구동 배선, 전기적 신호를 제공하는 각종 신호 라인들, 패드들이 배치되는 영역일 수 있다. 표시 모듈(DM)의 비표시 영역(NDA)은 상술한 베젤 영역(BA)에 대응할 수 있다. 비표시 영역(NDA)에 배치된 표시 모듈(DM)의 구성들은 베젤 영역(BA)에 의해 외부에 시인되는 것이 방지될 수 있다.
일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기 발광 표시 패널, 무기 발광 표시 패널 또는 퀀텀닷(quantum dot) 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있고, 무기 발광 표시 패널의 발광층은 무기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
표시 패널(DP)은 베이스 기판(BS), 회로층(DP-CL), 표시 소자층(DP-OL), 및 봉지층(TFE)을 포함할 수 있다. 표시 패널(DP)의 각 층에 대하여는 이후 보다 상세히 설명한다.
광제어 부재(LCM)는 표시 패널(DP) 상에 배치될 수 있다. 광제어 부재(LCM)는 표시 패널(DP) 상에 제공된 후, 실링 부재(SML)를 이용한 합착 공정을 통해 표시 패널(DP)과 결합될 수 있다.
그러나, 이에 한정되지 않고 광제어 부재(LCM)는 표시 패널(DP) 상에 직접 배치될 수 있다. 본 명세서에서 별도의 접착층 또는 접착 부재가 배치되지 않고 연속 공정에 의해 형성되는 것을 "직접 배치된다"로 표현할 수 있다. 예를 들어, "광제어 부재(LCM)가 표시 패널(DP) 상에 직접 배치 된다"는 표현은 표시 패널(DP)이 형성된 이후, 표시 패널(DP)이 제공하는 베이스 면 상에 광제어 부재(LCM)의 구성이 연속 공정을 통해 형성되는 것을 나타낼 수 있다.
실링 부재(SML)는 표시 모듈(DM)의 외곽 부분인 비표시 영역(NDA)에 배치되어 외부로부터 표시 모듈(DM) 내부로 이물질, 산소, 및 수분 등의 유입을 방지할 수 있다. 실링 부재(SML)는 경화성 수지를 포함하는 실런트로부터 형성된 것일 수 있다.
또한, 일 실시예에 따른 표시 모듈(DM)은 표시 패널(DP)과 광제어 부재(LCM) 사이에 배치된 충전층(FML)을 더 포함할 수 있다. 충전층(FML)은 표시 패널(DP)과 광제어 부재(LCM) 사이를 충전하는 것일 수 있다. 충전층(FML)은 표시 패널(DP)과 광제어 부재(LCM) 사이의 완충제의 기능을 할 수 있다. 일 실시예에서 충전층(FML)은 충격 흡수 기능 등을 할 수 있으며, 표시 모듈(DM)의 강도를 증가시킬 수 있다. 충전층(FML)은 고분자 수지를 포함하는 충전 수지로부터 형성될 수 있다. 예를 들어, 충전층(FML)은 아크릴계 수지, 또는 에폭시계 수지 등을 포함하는 충전층 수지로부터 형성되는 것일 수 있다. 한편, 일 실시예에서 충전층(FML) 및 실링 부재(SML)는 생략될 수 있으며, 광제어 부재(LCM)는 표시 패널(DP) 상에 직접 배치될 수 있으며, 광제어 부재(LCM)에서 베이스층(BL)이 생략될 수도 있다.
광제어 부재(LCM)는 표시 패널(DP)에서 제공하는 소스광의 광학 성질을 변환 시킬 수 있는 광제어 패턴들을 포함할 수 있다. 광제어 부재(LCM)는 선택적으로 소스광의 파장이나 색을 변환시키거나, 소스광을 투과 시킬 수 있다. 광제어 부재(LCM)는 표시 장치(DD)에서 출광되는 광의 색 순도나 색 재현율을 제어할 수 있고, 표시 장치(DD)의 외부로부터 입사되는 외광의 반사를 방지할 수 있다. 예를 들어, 일 실시예에서 광제어 부재(LCM)는 표시 패널(DP)에서 제공되는 소스광의 파장을 변환하는 양자점을 포함할 수 있다. 또한, 일 실시예에서 광제어 부재(LCM)는 양자점을 포함하는 광제어층(CCL) 및 광제어층(CCL) 상에 배치된 컬러 필터(CFL)를 포함할 수 있다.
하우징(HAU)은 표시 모듈(DM) 아래 배치되어 표시 모듈(DM)을 수용할 수 있다. 하우징(HAU)은 외부로부터 가해지는 충격을 흡수하며, 표시 모듈(DM)로 침투되는 이물질/수분 등을 방지하여 표시 모듈(DM)을 보호할 수 있다. 일 실시예의 하우징(HAU)은 복수의 수납 부재들이 결합된 형태로 제공될 수 있다.
한편, 표시 모듈(DM)은 입력 감지 유닛을 더 포함할 수 있다. 입력 감지 유닛은 표시 장치(DD)의 외부에서 인가되는 외부 입력의 좌표 정보를 획득할 수 있다. 입력 감지 유닛은 표시 패널(DP)과 광 제어 부재(LCM) 사이에 배치될 수 있다. 예를 들어, 입력 감지 유닛은 연속 공정을 통해 표시 패널(DP) 상에 직접 배치되거나 이에 한정되지 않고, 별도로 제작되어 표시 패널(DP) 상에 접착층을 통해 부착될 수 있다.
도 3a은 일 실시예에 따른 표시 패널의 평면도이다. 도 3b는 일 실시예에 따른 화소의 등가 회로도이다.
도 3a를 참조하면, 표시 패널(DP)은 표시 영역(DA)에 배치된 화소들(PX11~PXnm) 및 화소들(PX11~PXnm)에 전기적으로 연결된 신호 라인들(SL1~SLn, DL1~DLm)을 포함할 수 있다. 표시 패널(DP)은 비표시 영역(NDA)에 배치된 구동 회로(GDC) 및 패드들(PD)을 포함할 수 있다.
화소들(PX11~PXnm) 각각은 후술할 발광 소자, 발광 소자에 연결된 복수의 트랜지스터들(예를 들어, 스위칭 트랜지스터, 구동 트랜지스터 등) 및 커패시터로 구성되는 화소 구동 회로를 포함할 수 있다. 화소들(PX11~PXnm) 각각은 화소에 인가되는 전기적 신호에 대응하여 광을 발광 할 수 있다. 도 3a는 매트릭스 형태로 배열된 화소들(PX11~PXnm)을 예시적으로 도시하였으나, 화소들(PX11~PXnm)의 배열 형태는 이에 한정되지 않는다.
신호 라인들(SL1~SLn, DL1~DLm)은 스캔 라인들(SL1~SLn) 및 데이터 라인들(DL1~DLm)을 포함할 수 있다. 화소들(PX11~PXnm) 각각은 스캔 라인들(SL1~SLn) 중 대응하는 스캔 라인과 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 연결될 수 있다. 화소들(PX11~PXnm)의 화소 구동 회로의 구성에 따라 더 많은 종류의 신호 라인이 표시 패널(DP)에 구비될 수 있다.
구동 회로(GDC)는 게이트 구동 회로를 포함할 수 있다. 게이트 구동 회로는 게이트 신호들을 생성하고, 게이트 신호들을 스캔 라인들(SL1~SLn)에 순차적으로 출력할 수 있다. 게이트 구동 회로는 화소들(PX11~PXnm)의 화소 구동 회로에 또 다른 제어 신호를 더 출력할 수 있다.
일 실시예에 따른 구동 회로(GDC)와 화소들(PX11~PXnm)은 LTPS(Low Temperature Polycrystalline Silicon) 공정, LTPO(Low Temperature Polycrystalline Oxide) 공정, 또는 산화물(Oxide) 반도체 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
패드들(PD)은 비표시 영역(NDA) 상에 일 방향을 따라 배열될 수 있다. 패드들(PD)은 회로 기판에 연결되는 부분일 수 있다. 패드들(PD)은 각각 신호 라인들(SL1~SLn, DL1~DLm) 중 대응되는 신호 라인과 연결될 수 있고, 신호 라인을 통해 대응되는 화소에 전기적으로 연결될 수 있다. 패드들(PD)은 신호 라인들(SL1~SLn, DL1~DLm)과 일체의 형상을 가질 수 있다. 그러나 이에 한정되지 않고, 패드들(PD)은 신호 라인들(SL1~SLn, DL1~DLm)과 다른 층 상에 배치되어 컨택홀을 통해 연결될 수도 있다.
도 3b는 n번째 스캔 라인(SLn), n번째 센싱 라인(SSLn), m번째 데이터 라인(DLm) 및 m번째 레퍼런스 라인(RLm)에 연결된 화소(PXnm)를 예시적으로 도시하였다. 도 3b를 참조하면, 화소(PXnm)는 화소 회로(PC) 및 화소 회로(PC)에 연결된 발광 소자(OLED)를 포함할 수 있다.
화소 회로(PC)는 복수의 트랜지스터들(T1, T2, T3) 및 커패시터(Cst)를 포함할 수 있다. 복수의 트랜지스터들(T1, T2, T3)은 제1 트랜지스터(T1, 또는 구동 트랜지스터), 제2 트랜지스터(T2, 또는 스위치 트랜지스터) 및 제3 트랜지스터(T3, 센싱 트랜지스터)를 포함할 수 있다. 제1 내지 제3 트랜지스터들(T1, T2, T3) 각각은 박막 트랜지스터일 수 있다.
제1 내지 제3 트랜지스터들(T1, T2, T3)은 NMOS 트랜지스터들일 수 있으나, 이에 한정되지 않고, PMOS 트랜지스터일 수 있다. 제1 내지 제3 트랜지스터들(T1, T2, T3) 각각은 소스(S1, S2, S3), 드레인(D1, D2, D3) 및 게이트(G1, G2, G3)를 포함할 수 있다.
발광 소자(OLED)는 제1 전극(AE, 도 5) 및 제2 전극(CE, 도 5)을 포함하는 유기 발광 소자일 수 있다. 한편, 제1 전극(AE) 애노드 또는 화소 전극으로 지칭될 수 있고, 제2 전극은 캐소드 또는 공통 전극으로 지칭될 수도 있다. 발광 소자(OLED)의 제1 전극(AE, 도 5)은 구동 트랜지스터(T1)를 통해 제1 전압(ELVDD)을 수신하고 발광 소자(OLED)의 제2 전극(CE, 도 5)은 제2 전압(ELVSS)을 수신할 수 있다. 발광 소자(OLED)는 제1 전압(ELVDD) 및 제2 전압(ELVSS)을 수신하여 발광될 수 있다.
구동 트랜지스터(T1)는 제1 전압(ELVDD)을 수신하는 드레인(D1), 발광 소자(OLED)의 제1 전극(AE, 도 5)에 연결된 소스(S1), 및 커패시터(Cst)에 연결된 게이트(G1)를 포함할 수 있다. 구동 트랜지스터(T1)는 커패시터(Cst)에 저장된 전압 값에 대응하여 제1 전압(ELVDD)으로부터 발광 소자(OLED)에 흐르는 구동 전류를 제어할 수 있다.
스위치 트랜지스터(T2)는 m번째 데이터 라인(DLm)에 연결된 드레인(D2), 커패시터(Cst)에 연결된 소스(S2), 및 n번째 기입 스캔 신호(SCn)를 수신하는 게이트(G2)를 포함할 수 있다. m번째 데이터 라인(DLm)은 데이터 전압(Vd) 및 센싱용 데이터 전압을 수신할 수 있다. 스위치 트랜지스터(T2)는 n번째 기입 스캔 신호(SCn)로부터 입력된 스위칭 전압에 따라, m번째 데이터 라인(DLm)으로부터 입력된 데이터 전압(Vd)을 구동 트랜지스터(T1)로 전달 할 수 있다.
센싱 트랜지스터(T3)는 m번째 레퍼런스 라인(RLm)에 연결된 소스(S3), 발광 소자(OLED)의 제1 전극(AE, 도 5)에 연결된 드레인(D3), 및 n번째 샘플링 스캔 신호(SSn)를 수신하는 게이트(G3)를 포함할 수 있다. m번째 레퍼런스 라인(RLm)은 기준 전압(Vr)을 수신할 수 있다.
커패시터(Cst)는 구동 트랜지스터(T1)의 게이트(G1)와 발광 소자(OLED)의 제1 전극(AE, 도 5)에 연결될 수 있다. 커패시터(Cst)는 구동 트랜지스터(T1)의 게이트(G1)에 연결된 제1 커패시터 전극 및 발광 소자(OLED)의 제1 전극(AE, 도 5)에 연결된 제2 커패시터 전극을 포함할 수 있다. 커패시터(Cst)는 스위치 트랜지스터(T2)로부터 전송 받은 전압과 제1 전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
한편, 도 3b에 도시된 화소(PXnm)의 등가 회로는 하나의 화소(PXnm)에 대하여 예시적으로 나타낸 것으로, 화소들(PX11~PXnm)에 대한 등가 회로가 도 3b에 도시된 것에 한정되지 않는다. 본 발명의 다른 실시예에서 화소(PXnm)의 등가 회로도는 발광 소자(OLED)를 발광시키기 위해 다양한 형태로 구현될 수 있다.
도 4는 일 실시예에 따른 표시 패널의 일 부분을 나타낸 확대하여 나타낸 평면도이다. 도 4를 참조하면, 일 실시예에 따른 표시 패널(DP)은 복수의 발광부들(PXA) 및 발광부들(PXA) 각각을 둘러싸는 비발광부(NPXA)를 포함할 수 있다. 도 4에서는 비발광부(NPXA)에 배치된 보조 배선(EL)을 도시하였다. 보조 배선(EL)은 베이스 기판(BS, 도 2) 상에 배치되며 제2 전압(ELVSS, 도 3b)이 인가되는 부분일 수 있다.
한편, 도 4에서 보조 배선(EL)이 제2 방향축(DR2)과 나란한 방향으로 연장되는 라인 형상을 갖는 것으로 도시되었으나, 실시예가 이에 한정되는 것은 아니다. 일 실시예에서 보조 배선(EL)은 제1 방향축(DR1)과 나란한 방향으로 연장되는 라인 형상을 가지거나, 또는 하나의 발광부(PXA)를 둘러싸는 격자 형상을 가질 수도 있다. 보조 배선(EL)은 화소들(PXnm, 도 3a)각각에 제2 전압을 제공할 수 있다면 어느 하나의 실시예에 한정되지 않고 다양한 형상을 가질 수 있다. 보조 배선(EL)에 대하여는 이후 보다 상세히 설명한다.
발광부(PXA)는 발광 소자(OLED, 도 5)에서 방출되는 광이 제공되는 부분일 수 있다. 또한, 발광부들(PXA) 각각은 표시 영역(DA, 도 3a)에 배치된 화소(PX11~PXnm, 도 3a) 각각에 대응하는 것일 수 있다. 도 3a 및 도 4를 참조하면, 일 실시예에 따른 표시 패널(DP)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함하고, 표시 영역(DA)은 발광부(PXA) 및 비발광부(NPXA)를 포함하는 것일 수 있다.
제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 평면 상에서 발광부들(PXA) 각각은 다각형 형상을 갖는 것일 수 있다. 도 4에서는 발광부들(PXA) 각각이 평면 상에서 6각형의 형상을 갖는 경우를 예시적으로 도시하였으나, 실시예가 이에 한정되는 것은 아니다. 발광부들(PXA)의 평면 상의 형상은 다각형 또는 원형의 형상일 수 있으며, 표시 장치에서 요구되는 출광 특성에 따라 다양하게 변형될 수 있다.
일 실시예에서, 발광부(PXA)는 광제어 부재(LCM, 도 2a)에 소스광을 제공하는 부분일 수 있다. 발광부(PXA)에서 제공되는 소스광은 청색광일 수 있다. 즉, 일 실시예에서 발광부들(PXA)은 모두 동일한 파장 영역의 광을 제공하는 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니다. 일 실시예에서, 표시 패널(DP)은 서로 다른 파장 영역의 광을 방출하는 복수의 발광부들을 포함할 수 있다. 예를 들어, 발광부(PXA)는 청색광, 녹색광, 적색광을 각각 제공하는 발광부들을 포함할 수 있으며, 서로 다른 파장 영역의 광을 제공하는 발광부들의 배열은 표시 장치에서 요구되는 표시 품질 특성에 따라 다양하게 조합될 수 있다.
도 5 및 도 6은 각각 일 실시예에 따른 표시 패널의 일부에 대한 단면도이다. 도 5는 도 4의 I-I' 선에 대응하는 부분의 단면도로, 발광부들 중 하나의 발광부(PXA) 및 이에 인접한 비발광부(NPXA)에 대응하는 부분을 나타낸 것이다. 도 6은 도 4의 II-II' 선에 대응하는 부분의 단면도로 하나의 발광부(PXA), 및 이에 인접하고 보조 배선(EL)이 배치된 비발광부(NPXA)에 대응 부분을 나타낸 것이다.
일 실시예에 따른 표시 패널(DP)은 순차적으로 적층된 베이스 기판(BS), 회로층(DP-CL), 표시 소자층(DP-OL), 및 봉지층(TFE)을 포함할 수 있다. 한편, 도 6에서는 도 5와 비교하여 봉지층(TFE)을 생략하고, 보조 배선(EL)이 배치된 비발광부(NPXA) 영역을 포함하여 일 실시예에 따른 표시 패널을 도시하였다.
표시 패널(DP)은 절연층들, 반도체 패턴, 도전 패턴 및 신호 라인 등을 포함 할 수 있다. 표시 패널(DP)의 제조 단계에서, 코팅, 증착 등의 방식으로 베이스 기판(BS) 상에 절연층, 반도체층 및 도전층을 형성할 수 있다. 이후, 포토리소그래피의 방식으로 절연층, 반도체층 및 도전층을 선택적으로 패터닝(patterning) 할 수 있다. 이러한 공정을 거쳐 회로층(DP-CL)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등이 형성될 수 있다. 회로층(DP-CL)의 반도체 패턴은 화소들에 걸쳐 소정의 규칙으로 배열될 수 있다.
베이스 기판(BS)은 유리기판, 금속기판, 고분자 기판 또는 유/무기 복합 재료 기판을 포함 할 수 있다. 베이스 기판(BS)은 단층 또는 다층 구조를 가질 수 있다. 예를 들어, 다층 구조의 베이스 기판(BS)은 합성 수지층들 및 합성 수지층들 사이에 배치된 적어도 하나의 무기층을 포함할 수 있다.
베이스 기판(BS)의 합성 수지층은 아크릴(acrylate)계 수지, 메타크릴(methacrylate)계 수지, 폴리아이소프렌(polyisoprene)계 수지, 비닐(vinyl)계 수지, 에폭시(epoxy)계 수지, 우레탄(urethane)계 수지, 셀룰로오스(cellulose)계 수지, 실록산(siloxane)계 수지, 폴리아미드(polyamide)계 수지, 페릴렌(perylene)계 수지 및 폴리이미드(polyimide)계 수지 중 적어도 하나를 포함 할 수 있다. 그러나, 베이스 기판(BS)의 합성 수지층의 물질이 상기 예에 제한되는 것은 아니다.
베이스 기판(BS) 상에 회로층(DP-CL)이 배치될 수 있다. 일 실시예에 따른 표시 패널(DP)에서 회로층(DP-CL)은 도전 패턴(CPT1, CPT2), 트랜지스터(T1), 연결 전극(CNE1, CNE2), 버퍼층(BFL) 및 절연층들(GI, 10, 20)을 포함하는 것일 수 있다.
한편, 도 5에서는 발광 소자(OLED)와 전기적으로 연결된 하나의 트랜지스터(T1)만 도시되었으나, 도 3b에 도시된 바와 같이 하나의 화소(PXnm)는 발광 소자(OLED)를 구동하기 위한 복수 개의 트랜지스터들을 포함할 수 있다.
일 실시예에서, 회로층(DP-CL)은 베이스 기판(BS) 상에 배치된 제1 도전 패턴(CPT1) 및 제2 도전 패턴(CPT2)을 포함할 수 있다. 제1 도전 패턴(CPT1)과 제2 도전 패턴(CPT2)은 서로 이격되어 배치될 수 있다. 제1 도전 패턴(CPT1) 및 제2 도전 패턴(CPT2)은 트랜지스터(T1) 하부에 배치될 수 있다. 제1 도전 패턴(CPT1) 및 제2 도전 패턴(CPT2)은 적층 구조를 가질 수 있다. 제1 도전 패턴(CPT1) 및 제2 도전 패턴(CPT2) 각각은 두께 방향으로 적층된 제1 패턴부(PT1) 및 제2 패턴부(PT2)를 포함할 수 있다. 일 실시예에서, 제2 패턴부(PT2)의 두께와 제1 패턴부(PT1)의 두께는 서로 다를 수 있다. 예를 들어, 일 실시예에서 제2 패턴부(PT2)의 두께가 제1 패턴부(PT1)의 두께보다 두꺼울 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니다.
제1 패턴부(PT1) 및 제2 패턴부(PT2) 각각은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 형성될 수 있다. 예를 들어, 제1 패턴부(PT1)는 티타늄(Ti)을 포함하고, 제2 패턴부(PT2)는 구리(Cu)를 포함할 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니다.
제1 및 제2 도전 패턴(CPT1, CPT2) 상에 버퍼층(BFL)이 배치될 수 있다. 버퍼층(BFL)은 제1 및 제2 도전 패턴(CPT1, CPT2)을 커버하도록 베이스 기판(BS) 상에 배치될 수 있다.
버퍼층(BFL)은 베이스 기판(BS)과 회로층(DP-CL)의 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있고, 상기 물질에 제한되는 것은 아니다.
회로층(DP-CL)의 반도체 패턴은 버퍼층(BFL) 상에 배치될 수 있다. 반도체 패턴은 폴리 실리콘을 포함 할 수 있다. 그러나 이에 한정되지 않고, 반도체 패턴은 비정질 실리콘 또는 금속 산화물을 포함 할 수 있다.
트랜지스터(T1)의 소스(S1), 액티브(A1) 및 드레인(D1)은 반도체 패턴으로부터 형성될 수 있다. 트랜지스터(T1)의 반도체 패턴은 전도성의 정도에 따라 복수의 영역들로 구분될 수 있다. 예를 들어, 반도체 패턴은 도핑 여부 또는 금속 산화물의 환원 여부에 따라 전기적 성질이 달라질 수 있다. 반도체 패턴 중 전도성이 상대적으로 큰 영역은 전극 또는 신호 라인의 역할을 할 수 있고, 트랜지스터(T1)의 소스(S1) 또는 드레인(D1)에 해당할 수 있다. 반도체 패턴 중 비-도핑 되거나 상대적으로 낮은 농도로 도핑 되거나 또는 비-환원된 영역은 상대적으로 전도성이 작을 수 있고, 해당 영역은 트랜지스터(T1)의 액티브(A1)에 해당할 수 있다.
회로층(DP-CL)은 화소 회로(PC, 도 3b)를 구성하는 복수의 트랜지스터들 및 복수의 절연층들을 포함할 수 있다. 도 5는 예시적으로 제1 트랜지스터(T1), 층간 절연층(GI), 제1 절연층(10) 및 제2 절연층(20)을 도시하였다. 층간 절연층(GI), 제1 절연층(10) 및 제2 절연층(20)은 버퍼층(BFL) 상에 순차적으로 배치될 수 있다. 절연층들(GI, 10, 20)은 무기층 또는 유기층을 포함할 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있으나, 상기 물질에 제한되는 것은 아니다. 유기층은 페놀계 고분자, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들을 조합한 고분자를 포함할 수 있으나, 상기 물질에 제한되는 것은 아니다.
층간 절연층(GI)은 회로층(DP-CL)의 반도체 패턴을 커버할 수 있다. 제1 트랜지스터(T1)의 게이트(G1)는 층간 절연층(GI) 상에 배치될 수 있다. 게이트(G1)는 도전 패턴의 일 부분일 수 있다. 게이트(G1)는 액티브(A1)에 중첩할 수 있다. 게이트(G1)는 반도체 패턴을 도핑하는 공정에서 마스크로써 기능할 수 있다. 층간 절연층(GI)은 무기층일 수 있다.
제1 절연층(10)은 층간 절연층(GI) 상에 배치되며, 게이트(G1)를 커버할 수 있다. 제2 절연층(20)은 제1 절연층(10) 상에 배치될 수 있다.
한편, 버퍼층(BFL), 층간 절연층(GI), 제1 절연층(10), 및 제2 절연층(20)들 사이에 형성된 트랜지스터(예를 들어, 도 5의 제1 트랜지스터(T1))를 포함하는 층을 트랜지스터층으로 정의할 수 있다.
게이트(G1) 및 연결 전극들(CNE1, CNE2)은 층간 절연층(GI) 상에 배치될 수 있다. 층간 절연층(GI) 상에서, 게이트(G1), 제1 연결 전극(CNE1), 및 제2 연결 전극(CNE2)은 서로 이격되어 배치될 수 있다. 게이트(G1), 제1 연결 전극(CNE1), 및 제2 연결 전극(CNE2)은 동일한 물질로 동시에 패터닝되어 형성될 수 있다. 게이트(G1), 제1 연결 전극(CNE1), 및 제2 연결 전극(CNE2)은 각각 복수의 층들이 적층된 구조를 가질 수 있다. 예를 들어, 게이트(G1), 제1 연결 전극(CNE1), 및 제2 연결 전극(CNE2)은 각각 순차적으로 적층된 제1 서브층(E1), 제2 서브층(E2), 및 제3 서브층(E3)을 포함할 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 게이트(G1), 제1 연결 전극(CNE1), 및 제2 연결 전극(CNE2)은 각각 2개의 층이 적층된 것이거나 4개 이상의 층이 적층된 것일 수도 있다.
게이트(G1), 제1 연결 전극(CNE1), 및 제2 연결 전극(CNE2)은 각각 금속 재료로 형성된 것일 수 있다. 게이트(G1), 제1 연결 전극(CNE1), 및 제2 연결 전극(CNE2)은 각각 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu), 및 인듐 주석 산화물(ITO) 중 어느 하나 또는 이들의 합금으로 형성될 수 있다. 예를 들어, 제1 서브층(E1)은 티타늄(Ti)을 포함하고, 제2 서버층(E2)은 구리(Cu)를 포함하며, 제3 서브층(E3)은 ITO를 포함할 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니다.
제1 연결 전극(CNE1)은 층간 절연층(GI) 및 버퍼층(BFL)에 정의된 제1 컨택홀(CH1)을 통해 제1 도전 패턴(CPT1)에 연결될 수 있다. 제1 연결 전극(CNE1)은 층간 절연층(GI)에 정의된 제2 컨택홀(CH2)을 통해 소스(S1)에 연결될 수 있다. 도시하지 않았으나, 제1 연결 전극(CNE1)은 발광 소자(OLED)에 제공되기 위한 전원을 공급하는 전원 라인에 연결될 수 있다. 전원 라인을 통해 트랜지스터(T1)에 제1 전압이 제공될 수 있다.
제2 연결 전극(CNE2)은 층간 절연층(GI) 및 버퍼층(BFL)에 정의된 제3 컨택홀(CH3)을 통해 제2 도전 패턴(CPT2)에 연결될 수 있다. 제2 연결 전극(CNE2)은 층간 절연층(GI)에 정의된 제4 컨택홀(CH4)을 통해 드레인(D1)에 연결될 수 있다. 반도체 패턴인 드레인(D1) 자체로는 전류 전송 특성이 높지 않을 수 있다. 금속을 포함하는 제2 도전 패턴(CPT2)이 드레인(D1)에 연결될 경우, 드레인(D1)을 통한 전류 전송 특성이 향상될 수 있다.
게이트(G1), 제1 연결 전극(CNE1), 및 제2 연결 전극(CNE2) 상에 제1 절연층(10)이 배치될 수 있다. 제1 절연층(10)은 무기층을 포함할 수 있다. 예를 들어, 제1 절연층(10)은 실리콘 옥사이드를 포함하는 것일 수 있다. 제1 절연층(10)은 게이트(G1), 제1 연결 전극(CNE1), 및 제2 연결 전극(CNE2)을 커버하도록 버퍼층(BFL) 상에 배치될 수 있다.
제1 절연층(10) 상에 제2 절연층(20)이 배치될 수 있다. 제2 절연층(20)은 유기층을 포함할 수 있다. 제2 절연층(20)은 평탄한 상면을 제공할 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니다.
한편, 도 6에 도시된 일 실시예에서 보조 배선(EL)과 중첩하여 배치된 제2 절연층의 두께(tNPX)는 발광 소자(OLED)에 중첩하여 배치된 제2 절연층의 두께(tPX) 보다 작을 수 있다. 이는 제1 절연층(10)과 제2 절연층(20)을 제공하고 패터닝을 위해 에칭하는 공정에서 영역별로 투과도가 다른 마스크가 사용되었기 때문이다. 예를 들어, 하프톤 마스크(Half tone mask)를 이용하여 영역 별로 제2 절연층(20)의 두께를 다르게 일괄적으로 에칭할 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 제2 절연층(20)의 두께는 발광부(PXA) 및 비발광부(NPXA) 전체에서 실질적으로 동일할 수 있다.
일 실시예의 표시 장치는 회로층(DP-CL)에 보조 배선(EL)을 포함한다. 보조 배선(EL)은 비발광부(NPXA)에 중첩하여 배치될 수 있다. 보조 배선(EL)은 게이트(G1)와 이격되어 배치되며, 게이트(G1)와 동일층 상에 배치된 것일 수 있다. 보조 배선(EL)은 회로층(DP-CL) 및 표시 소자층(DP-OL)에 정의된 전극 개구부(OH-EL)에서 적어도 일부가 노출될 수 있다. 보조 배선(EL)은 전극 개구부(OH-EL)에서 적어도 일부가 노출되며, 노출된 보조 배선(EL)은 발광 소자(OLED)의 제2 전극(CE)과 전기적으로 연결될 수 있다.
보조 배선(EL)은 게이트(G1)와 동일한 물질로 동일한 공정을 통해 패터닝되어 형성될 수 있다. 보조 배선(EL)은 복수의 층들이 적층된 구조를 가질 수 있다. 예를 들어, 보조 배선(EL)은 순차적으로 적층된 제1 서브층(E1), 제2 서브층(E2), 및 제3 서브층(E3)을 포함할 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 보조 배선(EL)은 2개의 층이 적층된 것이거나, 또는 4개 이상의 층이 적층된 것일 수도 있다.
보조 배선(EL)은 금속 재료로 형성된 것일 수 있다. 예를 들어, 보조 배선(EL)은 게이트(G1)와 동일한 금속 재료로 형성된 것일 수 있다. 보조 배선(EL)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu), 및 인듐 주석 산화물(ITO) 중 어느 하나 또는 이들의 합금으로 형성될 수 있다. 예를 들어, 제1 서브층(E1)은 티타늄(Ti)을 포함하고, 제2 서버층(E2)은 구리(Cu)를 포함하며, 제3 서브층(E3)은 ITO를 포함할 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니다.
보조 배선(EL)은 층간 절연층(GI) 상에 배치되고, 제1 절연층(10)은 보조 배선(EL) 상에 배치될 수 있다. 제1 절연층(10)은 패터닝된 보조 배선(EL)을 커버하는 것일 수 있다. 제1 절연층(10) 상에 제2 절연층(20)이 배치될 수 있다. 층간 절연층(GI), 제1 절연층(10), 및 제2 절연층(20)에 대하여는 상술한 내용과 동일한 내용이 적용될 수 있다.
한편, 본 명세서에서 트랜지스터(T1) 및 보조 배선(EL)이 배치된 층으로서, 버퍼층(BFL)부터 제2 절연층(20)은 회로층(DP-CL)으로 지칭될 수 있다.
회로층(DP-CL) 상에 발광 소자(OLED) 및 화소 정의막(PDL)을 포함하는 표시 소자층(DP-OL)이 배치될 수 있다. 또한, 표시 소자층(DP-OL)은 발광 소자(OLED) 상에 배치된 봉지층(TFE)을 포함할 수 있다. 도 5 및 도 6에서는 하나의 발광부(PXA) 및 이와 인접한 비발광부(NPXA)에 대하여 예시적으로 도시하였으나, 도 5 및 도 6 등에서 도시된 발광부(PXA) 및 비발광부(NPXA)의 적층 구조는 다른 부분들에도 동일하게 적용될 수 있다.
일 실시예에 따른 표시 장치에서 발광 소자(OLED)는 순차적으로 적층된 제1 전극(AE), 기능층(OL), 및 제2 전극(CE)를 포함할 수 있다. 기능층(OL)은 정공 수송 영역(HCL), 발광층(EML), 및 전자 수송 영역(ECL)을 포함하는 것일 수 있다.
발광 소자(OLED)의 제1 전극(AE)은 제2 절연층(20) 상에 배치될 수 있다. 제1 전극(AE)은 제2 절연층(20) 및 제1 절연층(10)에 정의된 제5 컨택홀(CH5)을 통해 제2 연결 전극(CNE2)에 연결될 수 있다. 제1 전극(AE)이 제2 연결 전극(CNE2)에 연결됨으로써, 드레인(D1)은 제2 연결 전극(CNE2)을 통해 발광 소자(OLED)에 연결될 수 있다. 또한, 제2 연결 전극(CNE2)이 제1 전극(AE)을 통해 발광 소자(OLED)에 연결될 수 있다.
제1 전극(AE)은 금속재료, 금속합금 또는 도전성 화합물로 형성될 수 있다. 제1 전극(AE)은 투과형 전극, 반투과형 전극 또는 반사형 전극일 수 있다. 제1 전극(AE)은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca(LiF와 Ca의 적층 구조), LiF/Al(LiF와 Al의 적층 구조), Mo, Ti, W 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물)을 포함할 수 있다. 또는 제1 전극(AE)은 상기의 물질로 형성된 반사막이나 반투과막 및 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 형성된 투명 도전막을 포함하는 복수의 층 구조일 수 있다. 예를 들어, 제1 전극(AE)은 순차적으로 적층된 제1 층(CL1), 제2 층(CL2), 및 제3 층(CL3)을 포함할 수 있다. 구체적으로 제1 전극(AE)은 제1 층(CL1)에 ITO를 포함하고, 제2 층(CL2)에 Ag를 포함하며, 제3 층(CL3)에 ITO를 포함하는 3층 구조를 가질 수 있으나, 실시예가 이에 한정되는 것은 아니다.
정공 수송 영역(HCL)은 제1 전극(AE) 상에 제공된다. 정공 수송 영역(HCL)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층, 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다.
정공 수송 영역(HCL)은 정공 주입층, 정공 수송층, 및 전자 저지층 중 적어도 하나를 포함할 수 있다. 또한, 정공 수송 영역(HCL)은 복수 개의 적층된 정공 수송층들을 포함할 수도 있다.
정공 수송 영역(HCL) 상에 발광층(EML)이 배치될 수 있다. 발광층(EML)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 일 실시예에서, 발광층(EML)은 소스광이 되는 청색광을 방출하는 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 표시 소자층(DP-OL)은 서로 다른 파장 영역의 광을 방출하는 발광층(EML)을 포함하는 발광 소자들(OLED)를 포함할 수 있다.
전자 수송 영역(ECL)은 발광층(EML) 상에 배치될 수 있다. 전자 수송 영역(ECL)은 단일 물질로 이루어진 단일층, 복수의 서로 다른 물질로 이루어진 단일층 또는 복수의 서로 다른 물질로 이루어진 복수의 층을 갖는 다층 구조를 가질 수 있다. 전자 수송 영역(ECL)은, 정공 저지층, 전자 수송층, 및 전자 주입층 중 적어도 하나를 포함할 수 있으나, 실시예가 이에 한정되는 것은 아니다.
정공 수송 영역(HCL), 발광층(EML), 및 전자 수송 영역(ECL) 등은, 각각 진공 증착법, 스핀 코팅법, 캐스트법, LB법(Langmuir-Blodgett), 잉크젯 프린팅법, 레이저 프린팅법, 레이저 열전사법(Laser Induced Thermal Imaging, LITI) 등과 같은 다양한 방법을 이용하여 형성될 수 있다.
예를 들어, 정공 수송 영역(HCL), 발광층(EML), 및 전자 수송 영역(ECL) 등의 기능층(OL)은 진공 증착법에 의해 제공될 수 있으며, 기능층(OL)의 재료적 특징 및 진공 증착법 등의 특징에 의해 언더컷 부분 등의 하측까지 확장되어 증착되지 못하는 특성을 나타낸다. 기능층(OL)은 하부에 배치된 층의 굴곡 및 단차를 따라 증착되어 제공될 수 있으나, 언더컷 하부 공간까지 확장되지 못하고 언더컷 상부 돌출 부분에 의해 단락된 형태로 제공될 수 있다.
한편, 도 5 및 도 6에 도시된 일 실시예의 발광 소자(OLED)에서 정공 수송 영역(HCL), 발광층(EML), 및 전자 수송 영역(ECL) 등은 복수의 발광부들(PXA) 및 비발광부(NPXA) 전체에 중첩하도록 공통층으로 제공되는 것일 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며 발광층(EML)은 발광부(PXA) 및 발광부(PXA)에 인접한 비발광부(NPXA) 일부에만 대응하도록 패터닝되어 제공될 수 있다.
제2 전극(CE)은 전자 수송 영역(ETR) 상에 제공된다. 제2 전극(CE)은 공통 전극일 수 있다. 즉, 일 실시예의 발광 소자(OLED)에서 제2 전극(CE)은 복수의 발광부들(PXA) 및 비발광부(NPXA) 전체에 중첩하도록 공통층으로 제공되는 것일 수 있다.
제2 전극(CE)은 Ag, Mg, Cu, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca(LiF와 Ca의 적층 구조), LiF/Al(LiF와 Al의 적층 구조), Mo, Ti, Yb, W 또는 이들을 포함하는 화합물이나 혼합물(예를 들어, AgMg, AgYb, 또는 MgYb)을 포함할 수 있다. 또는 제2 전극(CE)은 상기 물질로 형성된 반사막이나 반투과막 및 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 형성된 투명 도전막을 포함하는 복수의 층 구조일 수 있다. 예를 들어, 제2 전극(CE)은 상술한 금속재료, 상술한 금속재료들 중 선택된 2종 이상의 금속재료들의 조합, 또는 상술한 금속재료들의 산화물 등을 포함하는 것일 수 있다.
제2 전극(CE)은 보조 배선(EL)과 연결될 수 있으며, 제2 전극(CE)이 보조 배선(EL)과 연결되면, 제2 전극(CE)의 저항을 감소시킬 수 있다.
제2 전극(CE)은 진공 증착법으로 제공될 수 있다. 예를 들어, 제2 전극(CE)은 등각 증착(conformal deposition)에 의해 형성될 수 있다. 제2 전극(CE)은 기능층(OL)과 달리 등각 증착법에 의해 언더컷 하부 공간까지 확장되어 증착될 수 있다. 즉, 일 실시예에서 제2 전극(CE)은 언더컷 하부 공간과 측벽 부분까지 확대되어 증착될 수 있으며, 이에 따라 제2 전극(CE)은 전극 개구부(OH-EL)에서 기능층(OL)이 배치되지 않은 보조 배선(EL) 상에 직접 배치될 수 있다. 따라서, 제2 전극(CE)은 언더컷 하부에서 노출된 보조 배선(EL)과 충분히 접촉될 수 있어, 제2 전극(CE)과 보조 배선(EL)을 컨택하기 위한 별도의 컨택홀 형성 공정이 생략될 수 있다.
일 실시예의 표시 장치 제조 시 레이저 드릴링(laser drilling) 방법으로 기능층(OL) 및 회로층(DP-CL)의 일부를 제거하여 컨택홀을 형성하는 공정이 생략될 수 있다. 즉, 기능층(OL)을 증착하고, 기능층(OL) 및 회로층(DP-CL)의 일부를 레이저 드릴링 방법으로 제거하여 보조 배선(EL)이 노출되도록 하고, 이후 기능층(OL)과 컨택홀에서 노출된 보조 배선(EL)을 커버하도록 제2 전극(CE)을 증착하는 공정의 순서로 진행되는 종래의 공정에서 레이저 드릴링을 이용한 컨택홀 형성 공정을 생략하고, 회로층(DP-CL) 및 표시 소자층(DP-OL) 형성 시 사용된 증착, 마스킹, 에칭 등의 공정을 그대로 이용하여 제2 전극(CE)과 보조 배선(EL)을 컨택하도록 할 수 있다. 이에 따라, 기능층(OL) 증착 및 제2 전극(CE) 증착 사이에 도입되는 레이저 드릴링 공정이 생략되어 공정 생산성 및 공정 효율성이 높아질 수 있다.
도 5 및 도 6을 참조하면, 표시 소자층(DP-OL)은 회로층(DP-CL) 상에 배치된 화소 정의막(PDL)을 포함한다. 화소 정의막(PDL)은 제2 절연층(20) 상에 배치될 수 있다. 화소 정의막(PDL)에는 발광부(PXA)에 대응하여 화소 개구부(OH-PX)가 정의될 수 있다. 화소 개구부(OH-PX)에서 제1 전극(AE)의 일 부분이 노출될 수 있다. 한편, 발광부(PXA)의 영역은 제1 전극(AE)의 노출된 부분에 대응할 수 있다. 또한, 일 실시예에서 화소 정의막(PDL)에는 비발광부(NXPA)에 대응하여 전극 개구부(OH-EL)를 구성하는 상부 개구부(OH-T)가 정의될 수 있다.
화소 정의막(PDL)은 유기 물질을 포함할 수 있다. 예를 들어, 화소 정의막(PDL)은 폴리아크릴레이트계 수지 또는 폴리이미드계 수지를 포함할 수 있으나, 화소 정의막(PDL)의 물질이 상기 예에 제한되는 것은 아니다. 한편, 화소 정의막(PDL)은 무기 물질로 형성될 수도 있다. 예를 들어, 화소 정의막(PDL)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등을 포함할 수 있으나, 화소 정의막(PDL)의 물질이 상기 예에 제한되는 것은 아니다.
화소 정의막(PDL)은 광 흡수 물질을 포함하거나, 소정의 컬러를 가질 수 있다. 예를 들어, 화소 정의막(PDL)은 베이스 수지 및 베이스 수지에 혼합된 블랙 안료 및/또는 블랙 염료를 포함할 수 있다.
봉지층(TFE)은 발광 소자(OLED)를 커버하는 것일 수 있다. 봉지층(TFE)은 표시 소자층(DP-OL)을 밀봉하는 것일 수 있다. 봉지층(TFE)은 박막 봉지층일 수 있다. 봉지층(TFE)은 하나의 층 또는 복수의 층들이 적층된 것일 수 있다. 봉지층(TFE)은 적어도 하나의 절연층을 포함한다. 일 실시예에 따른 봉지층(TFE)은 적어도 하나의 무기막(이하, 봉지 무기막)을 포함할 수 있다. 또한, 일 실시예에 따른 봉지층(TFE)은 적어도 하나의 유기막(이하, 봉지 유기막) 및 적어도 하나의 봉지 무기막을 포함할 수 있다.
봉지 무기막은 수분/산소로부터 표시 소자층(DP-OL)을 보호하고, 봉지 유기막은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OL)을 보호한다. 봉지 무기막은 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 실리콘 옥사이드, 티타늄옥사이드, 또는 알루미늄옥사이드 등을 포함할 수 있고, 이에 특별히 제한되지 않는다. 봉지 유기막은 아크릴계 화합물, 에폭시계 화합물 등을 포함하는 것일 수 있다. 봉지 유기막은 광중합 가능한 유기물질을 포함하는 것일 수 있으며 특별히 제한되지 않는다.
도 6을 참조하면, 일 실시예에 따른 표시 패널(DP)에서 비발광부(NPXA)에 대응하여 보조 배선(EL)의 적어도 일부가 노출되도록 회로층(DP-CL) 및 화소 정의막(PDL)에 전극 개구부(OH-EL)가 정의될 수 있다. 전극 개구부(OH-EL)를 정의하는 화소 정의막(PDL)의 돌출 엣지(PD-ED)가 제1 절연층(10)과 비중첩하여 전극 개구부(OH-EL) 내측으로 돌출되어 배치될 수 있다. 일 실시예에서, 화소 정의막(PDL)의 돌출 엣지(PD-ED)는 전극 개구부(OH-EL)를 정의하는 제1 절연층(10)의 일측 엣지보다 전극 개구부(OH-EL) 내측으로 돌출된 형태를 가질 수 있다. 즉, 일 실시예에서 화소 정의막(PDL)의 돌출 엣지(PD-ED) 하부에 제1 절연층(10)이 배치되지 않으며, 이에 따라 전극 개구부(OH-EL)는 개구 영역 일부를 정의하는 측면이 다른 개구 영역을 정의하는 측면과 연속되지 않고 단차를 가지며 돌출 엣지(PD-ED) 하부에 언더컷 형상을 나타낼 수 있다.
돌출 엣지(PD-ED)의 말단에서 발광 소자(OLED)의 기능층(OL) 및 제2 전극(CE)은 각각 단락되어 배치될 수 있다. 또한, 일 실시예에서 돌출 엣지(PD-ED) 하측의 전극 개구부(OH-EL)에서 단락된 제2 전극(CE2)의 일부가 보조 배선(EL)과 전기적으로 연결될 수 있다.
도 7은 일 실시예에 따른 표시 장치의 일부를 보다 상세히 나타낸 단면도이다. 도 8a 내지 도 8d는 일 실시예에 따른 표시 장치의 제조 단계의 일부를 예시적으로 나타낸 도면이다. 도 7은 도 8a 내지 도 8d의 단계들에 의해 제조된 표시 장치의 일부를 나타낸 것으로, 도 7은 도 8d의 표시 패널(DP)에서 AA-1 영역에 대응하는 부분을 나타낸 것일 수 있다.
일 실시예에 따른 표시 장치에서 전극 개구부(OH-EL)에서 기능층(OL) 및 제2 전극(CE)은 연속되지 않고 단락되어 배치될 수 있다. 전극 개구부(OH-EL) 내부에 위치하며 단락된 제2 전극(CE)의 일단(CE-LS)은 보조 배선(EL)의 상면에 배치되고, 전극 개구부(OH-EL) 내부에 위치하며 단락된 제2 전극(CE)의 타단(CE-RS)은 돌출 엣지(PD-ED) 하면에 배치된 제1 전극(AE)과 접촉하는 것일 수 있다. 일 실시예에서, 제2 전극(CE)의 일단(CE-LS)은 보조 배선(EL)의 상면에 직접 배치되고, 제2 전극(CE)의 타단(CE-RS)은 제1 전극(AE)의 노출된 측면에 직접 배치된 것일 수 있다.
즉, 일 실시예에서 제2 전극(CE)은 보조 배선(EL)과 2개의 지점에서 컨택될 수 있다. 일 실시예에서 단락된 제2 전극(CE)의 일단(CE-LS)은 보조 배선(EL)의 상면에 직접 배치되어 전기적으로 연결되고, 단락된 제2 전극(CE)의 타단(CE-RS)은 접촉된 제1 전극(AE)을 통해 보조 배선(EL)과 전기적으로 연결될 수 있다. 제2 전극(CE)의 일단(CE-LS)은 보조 배선(EL)의 제3 서브층(E3)에 직접 배치될 수 있다.
일 실시예에서 베이스 기판(BS)에 수직하는 단면 상에서, 제1 절연층(10)의 제1 측면(10-RS)과 제2 절연층(20)의 제1 측면(20-RS)이 전극 개구부(OH-EL)에서 노출되고, 제1 절연층(10)의 제2 측면(10-LS)과 제2 절연층(20)의 제2 측면(20-LS)은 순차적으로 적층된 제1 전극(AE)과 화소 정의막(PDL)으로 커버될 수 있다.
일 실시예에서, 전극 개구부(OH-EL)는 보조 배선(EL)과 중첩하여 정의된 하부 개구부(OH-D) 및 하부 개구부(OH-D) 상부에 정의된 상부 개구부(OH-T)를 포함할 수 있다. 또한, 일 실시예에서 하부 개구부(OH-D)는 제1 서브 개구부(OH-1) 및 제2 서브 개구부(OH-2)를 포함할 수 있다. 제1 서브 개구부(OH-1)는 돌출 엣지(PD-ED) 하측에서 노출된 제1 절연층(10)의 제1 측면(10-RS)과 제1 절연층(10)의 제2 측면(10-LS) 상에 배치된 화소 정의막(PDL) 사이의 공간으로 정의될 수 있다. 또한, 제2 서브 개구부(OH-2)는 돌출 엣지(PD-ED) 하측에서 노출된 제2 절연층(20)의 제1 측면(20-RS)과 제2 절연층(20)의 제2 측면(20-LS) 상에 배치된 화소 정의막(PDL) 사이의 공간으로 정의될 수 있다.
즉, 일 실시예에서 전극 개구부(OH-EL)는 돌출 엣지(PD-ED) 하측에서 노출된 제2 절연층(20)의 제1 측면(20-RS)과 제2 절연층(20)의 제2 측면(20-LS) 상에 배치된 화소 정의막(PDL) 사이의 공간으로 정의될 수 있는 하부 개구부(OH-D) 및, 하부 개구부(OH-D) 상에서 화소 정의막(PDL)에 정의된 상부 개구부(OH-T)를 포함할 수 있다.
일 실시예에서, 단락된 기능층(OL)의 일단(OL-LS)은 하부 개구부(OH-D)에서 제2 절연층(20)의 제2 측면(20-LS)을 커버하는 화소 정의막(PDL)을 커버하는 것일 수 있다. 또한 단락된 기능층(OL)의 타단(OL-RS)은 상부 개구부(OH-T)를 정의하는 화소 정의막(PDL)을 커버하는 것일 수 있다. 일 실시예에서, 단락된 제2 전극(CE)의 일단 엣지(CE-ED)는 단락된 기능층(OL)의 일단 엣지(OL-ED) 보다 하부 개구부(OH-D) 내측으로 돌출된 것일 수 있다. 제2 전극(CE)의 일단 엣지(CE-ED)는 기능층(OL)과 비중첩하며, 제2 전극(CE)의 일단 엣지(CE-ED)는 보조 배선(EL) 상면에 직접 배치될 수 있다.
일 실시예에서 제1 전극(AE)은 화소 정의막(PDL) 하부에 배치될 수 있다. 또한, 제1 전극(AE)은 순차적으로 적층된 제1 내지 제3 층(CL1, CL2, CL3)을 포함할 수 있다.
전극 개구부(OH-EL) 내에 배치된 돌출 엣지(PD-ED) 하면에 제1 전극(AE)이 배치되고, 돌출 엣지(PD-ED)와 중첩하는 제1 전극(AE)의 하면은 제2 절연층(20)과 비중첩하는 것일 수 있다. 이에 따라, 전극 개구부(OH-EL)는 제1 전극(AE)의 하측에 언더컷 형상을 갖는 부분을 포함할 수 있다.
하부 개구부(OH-D)에서 제2 전극(CE)은 기능층(OL)과 달리 언더컷 형상을 갖는 부분인 돌출 엣지(PD-ED) 하측 부분으로 확장되어 배치되며, 돌출 엣지(PD-ED) 하측에서 노출된 보조 배선(EL)과 충분히 접촉될 수 있다. 또한, 일 실시예에서 제2 전극(CE)은 전극 개구부(OH-EL)에서 노출된 제1 전극(AE)과 접촉되며, 제1 전극(AE)은 전극 개구부(OH-EL)와 이격되어 제1 및 제2 절연층(10, 20)에 정의된 보조 개구부(OH-S1)를 통해 보조 배선(EL)과 전기적으로 연결될 수 있다. 따라서, 일 실시예의 표시 장치에서 제2 전극(CE)은 보조 배선(EL)과 전기적으로 연결되어 전압 안정성이 증가되고, 대면적의 경우에도 균일한 휘도 특성을 가지며, 우수한 신뢰성을 나타낼 수 있다.
한편, 보조 개구부(OH-S1)에서 제1 전극(AE)과 기능층(OL) 사이에는 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 보조 개구부(OH-S1)를 충전(filling)하는 것일 수 있다.
도 8a는 일 실시예에 따른 표시 장치의 제조 단계 중 제1 절연층(10) 및 제2 절연층(20)을 형성하는 단계를 예시적으로 나타낸 도면이다. 일 실시예에서 층간 절연층(GI) 상에 보조 배선(EL)이 패터닝되어 제공될 수 있다. 한편, 보조 배선(EL)은 게이트(G1, 도 1)와 동일한 공정에서 패터닝되어 형성될 수 있다. 패터닝된 보조 배선(EL) 상에 제1 절연층(10) 및 제2 절연층(20)이 순차적으로 제공되고, 이후 에칭 공정으로 제1 절연층(10) 및 제2 절연층(20)을 패터닝할 수 있다. 제1 절연층(10) 및 제2 절연층(20)을 패터닝할 때 하프톤 마스크가 사용될 수 있으며, 보조 배선(EL)과 중접하는 제2 절연층(20)의 두께가 발광부(PXA, 도 6)에 중첩하는 제2 절연층 두께보다 작을 수 있다. 제1 절연층(10) 및 제2 절연층(20)을 패터닝하여 보조 배선(EL)의 적어도 일부가 노출되는 개구부들(P-OH, OH-S1)이 정의될 수 있다. 예비 개구부(P-OH)는 이후 추가 공정에 의해 전극 개구부(OH-EL)로 변형될 수 있다. 또한 보조 개구부(OH-S1)는 예비 개구부(P-OH)와 이격되어 형성된 것일 수 있다.
도 8b를 참조하면, 패터닝된 제2 절연층(20) 상에 제1 전극(AE)을 증착하고, 제1 전극(AE) 상에 포토레지스트(photo resist)(PR)를 코팅하고, 이후 현상 및 노광 공정을 통해 보조 배선(EL)이 노출되도록 제1 전극(AE)이 패터닝될 수 있다.
제1 전극(AE)의 패터닝 이후 제1 절연층(10)이 에칭액에 의해 일부 제거될 수 있으며, 제1 절연층(10)의 제1 측면(10-RS)이 제2 절연층(20)의 제1 측면(20-RS) 보다 내측으로 위치하여 제1 절연층(10)의 제1 측면(10-RS)은 제2 절연층(20)의 제1 측면(20-RS)과 일치되지 않으며, 제2 절연층(20)과 중첩할 수 있다. 제1 전극(AE)의 패터닝 및 제1 절연층(10)의 일부 에칭 이후 예비 개구부(P-OH)에서 제1 절연층(10)의 제1 측면(10-RS)과 제2 절연층(20)의 제1 측면(20-RS)이 노출되고, 제1 절연층(10)의 제2 측면(10-LS)과 제2 절연층(20)의 제2 측면(20-LS)은 제1 전극(AE)으로 커버될 수 있다.
도 8c는 제2 절연층(20)이 추가 식각된 상태를 나타낸 것이다. 제1 전극(AE)의 패터닝 이후 애싱(ashing) 공정에서 제2 절연층(20)의 제1 측면(20-RS)이 추가로 제거될 수 있다. 애싱 이후 제2 절연층(20)의 제1 측면(20-RS)이 제1 절연층(10)의 제1 측면(10-RS) 보다 보조 개구부(OH-S1) 측으로 더 이동되어 형성될 수 있다. 제2 절연층(20)의 제1 측면(20-RS)은 제1 절연층(10)의 제1 측면(10-RS)과 일치되지 않으며 제1 절연층(10)과 중첩할 수 있다. 하지만, 실시예가 이에 한정되는 것은 아니며, 제2 절연층(20)의 추가 식각 공정은 생략될 수도 있다.
도 8d는 도 8c에서 제1 절연층(10)과 제2 절연층(20) 패터닝 이후 포토레지스트(PR)를 제거하고, 화소 정의막(PDL), 기능층(OL), 및 제2 전극(CE)을 순차적으로 제공한 단계를 나타낸 것이다. 화소 정의막(PDL)은 제1 전극(AE) 상에 배치될 수 있고, 화소 정의막(PDL) 상에 기능층(OL) 및 제2 전극(CE)이 배치될 수 있다. 도 7 및 도 8d를 참조하면, 제2 전극(CE)은 기능층(OL)의 증착된 형태와 달리 전극 개구부(OH-EL)에서 돌출 엣지(PD-ED)의 하측까지 확장되어 제공될 수 있다. 제2 전극(CE)은 기능층(OL)을 커버하며, 제2 전극(CE)의 말단은 보조 배선(EL) 또는 제1 전극(AE)과 접촉될 수 있다.
도 8a 내지 도 8d에 예시적으로 도시된 단계에 따라 제조된 일 실시예에 따른 표시 패널(DP)은 제2 전극(CE)과 보조 배선(EL)의 컨택을 위한 별도의 컨택홀 형성 공정 없이 제1 절연층(10)과 제2 절연층(20), 제1 전극(AE)등의 패터닝 공정을 이용하여 제2 전극(CE)과 보조 배선(EL)이 안정적으로 컨택될 수 있다. 즉, 별도의 장비를 이용한 추가 공정 없이 표시 패널의 회로층 또는 표시 소자층의 구성들을 형성하는 공정을 이용하여 제2 전극(CE)과 보조 배선(EL)을 충분히 컨택하도록 하여 공정이 단순화될 수 있으며, 이에 따라 우수한 공정성을 가질 수 있다.
이하 도 9 내지 도 14d등을 참조하여, 일 실시예에 따른 표시 장치에 대하여 설명한다. 도 9 내지 도 14d를 참조하여 설명하는 일 실시예에 따른 표시 장치에 대하여는 도 1 내지 도 8d를 참조하여 설명한 내용과 동일한 내용은 다시 설명하지 않으며 차이점을 위주로 설명한다. 한편, 도 9 내지 도 14d는 보조 배선이 배치된 비발광부에 대응하는 부분의 일부를 도시한 것으로 발광부 및 발광부에 인접한 비발광부에 대한 적층 구조는 도 6에서 도시된 것과 동일할 수 있다.
도 9는 일 실시예에 따른 표시 장치의 일부를 보다 상세히 나타낸 단면도이다. 도 10a 내지 도 10c는 일 실시예에 따른 표시 장치의 제조 단계의 일부를 예시적으로 나타낸 도면이다. 도 9는 도 10a 내지 도 10c의 단계들에 의해 제조된 표시 장치의 일부를 나타낸 것으로, 도 9는 도 10c의 표시 패널(DP-1)에서 AA-2 영역에 대응하는 부분을 나타낸 것일 수 있다.
일 실시예에 따른 표시 장치에서 전극 개구부(OH-EL)를 정의하는 화소 정의막(PDL)의 돌출 엣지(PD-ED)가 제1 절연층(10)과 비중첩하며 전극 개구부(OH-EL) 내측으로 돌출되어 배치될 수 있다. 즉, 일 실시예에서 화소 정의막(PDL)의 돌출 엣지(PD-ED) 하부에 제1 절연층(10)이 배치되지 않으며, 이에 따라 전극 개구부(OH-EL)는 개구 영역 일부를 정의하는 측면이 다른 개구 영역을 정의하는 측면과 연속되지 않고 단차를 가지며 돌출 엣지(PD-ED) 하부에 언더컷 형상을 나타낼 수 있다.
도 9를 참조하면, 전극 개구부(OH-EL)에서 기능층(OL) 및 제2 전극(CE)은 연속되지 않고 단락되어 배치될 수 있다. 보조 배선(EL)의 적어도 일부가 전극 개구부(OH-EL)에서 노출될 수 있다. 전극 개구부(OH-EL) 내부에 위치하며 단락된 제2 전극(CE)의 일단(CE-LS)은 보조 배선(EL)의 측면에 배치되고, 전극 개구부(OH-EL) 내부에 위치하며 단락된 제2 전극(CE)의 타단(CE-RS)은 돌출 엣지(PD-ED) 하부에 배치된 보조 배선(EL)의 상면에 배치될 수 있다.
일 실시예에서, 보조 배선(EL)은 순차적으로 적층된 제1 서브층(E1), 제2 서브츠(E2), 및 제3 서브층(E3)을 포함할 수 있으며, 단락된 제2 전극(CE)의 일단(CE-LS)은 제2 서브층(E2)에 접촉되고 단락된 제2 전극(CE)의 타단(CE-RS)은 제3 서브층(E3)에 접촉될 수 있다. 예를 들어, 단락된 제2 전극(CE)의 일단(CE-LS)은 Cu를 포함하는 제2 서브츠(E2)의 노출된 측면에 직접 배치되고, 단락된 제2 전극(CE)의 타단(CE-RS)은 화소 정의막(PDL)과 기능층(OL)으로 커버되지 않고 ITO를 포함하는 제3 서브층(E3)의 일부에 직접 배치될 수 있다.
일 실시예에서 베이스 기판(BS)에 수직하는 단면 상에서 제1 절연층(10)의 제1 측면(10-LS)은 전극 개구부(OH-EL)에서 노출되고, 제1 절연층(10)의 제2 측면(10-RS), 제2 절연층(20)의 제1 측면(20-LS) 및 제2 절연층(20)의 제2 측면(20-RS)은 화소 정의막(PDL)으로 커버될 수 있다.
전극 개구부(OH-EL)는 하부 개구부(OH-D) 및 상부 개구부(OH-T)를 포함할 수 있다. 하부 개구부(OH-D)는 돌출 엣지(PD-ED) 하측에서 노출된 제2 서브층(E2) 및 제1 절연층(10)의 제1 측면(10-LS) 사이의 공간으로 정의될 수 있다. 상부 개구부(OH-T)는 하부 개구부(OH-D) 상의 공간으로 화소 정의막(PDL)에 정의될 수 있다. 상부 개구부(OH-T)는 제2 절연층(20) 상에서 제2 절연층(20)을 커버하는 화소 정의막(PDL)에 정의된 것일 수 있다.
하부 개구부(OH-D)는 상부 개구부(OH-T)와 중첩할 수 있다. 다만, 하부 개구부(OH-D)의 일부는 돌출 엣지(PD-ED) 부분에 중첩하고, 돌출 엣지(PD-ED) 부분에 중첩하는 하부 개구부(OH-D) 영역은 언더컷 부분으로 명칭될 수 있다. 언더컷 부분에서, 제2 전극(CE)은 노출된 제2 서브층(E2)과 직접 접촉할 수 있다.
일 실시예에서, 단락된 기능층(OL)의 일단(OL-LS)은 하부 개구부(OH-D)에서 제1 절연층(10)의 제1 측면(10-LS)을 커버하고, 단락된 기능층(OL)의 타단(OL-RS)은 상부 개구부(OH-T)를 정의하는 화소 정의막(PDL) 상에 배치될 수 있다.
단락된 제2 전극(CE)의 일단 엣지(CE-ED)는 단락된 기능층(OL)의 일단 엣지(OL-ED) 보다 하부 개구부(OH-D) 내측으로 돌출되고, 제2 전극(CE)의 일단 엣지(CE-ED)는 보조 배선(EL)의 측면에 직접 배치될 수 있다.
일 실시예에서, 제2 전극(CE)의 일단(CE-LS)은 보조 배선(EL)의 제2 서브층(E2)의 경사진 측면에 직접 배치되고, 단락된 제2 전극(CE)의 타단(CE-RS)은 돌출 엣지(PD-ED)와 중첩하도록 배치된 제3 서브층(E3)의 측면과 접촉될 수 있다.
즉, 일 실시예에서 제2 전극(CE)은 보조 배선(EL)과 2개의 지점에서 컨택될 수 있다. 일 실시예에서 단락된 제2 전극(CE)의 일단(CE-LS)은 보조 배선(EL)의 측면에 직접 배치되어 전기적으로 연결되고, 단락된 제2 전극(CE)의 타단(CE-RS)은 접촉된 보조 배선(EL)의 제3 서브층(E3)을 통해 보조 배선(EL)과 전기적으로 연결될 수 있다. 제2 전극(CE)의 일단(CE-LS)은 보조 배선(EL)의 제3 서브층(E3)에 직접 배치될 수 있다.
도 10a는 일 실시예에 따른 표시 장치의 제조 단계 중 제1 절연층(10) 및 제2 절연층(20)을 형성하는 단계를 예시적으로 나타낸 도면이다. 일 실시예에서 층간 절연층(GI) 상에 보조 배선(EL)이 패터닝되어 제공될 수 있다. 한편, 보조 배선(EL)은 게이트(G1, 도 1)와 동일한 공정에서 패터닝되어 형성될 수 있다. 패터닝된 보조 배선(EL) 상에 제1 절연층(10) 및 제2 절연층(20)이 순차적으로 제공되고, 이후 에칭 공정으로 제1 절연층(10) 및 제2 절연층(20)을 패터닝할 수 있다. 제1 절연층(10) 및 제2 절연층(20)을 패터닝하여 보조 배선(EL)의 적어도 일부가 노출되는 개구부들(P-OH, OH-S1)이 정의될 수 있다. 예비 개구부(P-OH)는 이후 추가 공정에 의해 전극 개구부(OH-EL)로 변형될 수 있다. 또한 보조 개구부(OH-S1)는 예비 개구부(P-OH)와 이격되어 형성된 것일 수 있다. 한편, 도 8a에 도시된 일 실시예에 따른 표시 장치 제조 방법의 단계와 비교하여, 도 10a에 도시된 일 실시예에서는 보조 배선(EL)의 측면 일부가 예비 개구부(P-OH)에서 노출된 것에서 차이가 있다.
도 10b를 참조하면, 패터닝된 제2 절연층(20) 상에 제1 전극(AE)을 증착하고, 제1 전극(AE) 상에 포토레지스트(PR)를 코팅하고, 이후 현상 및 노광 공정을 통해 보조 배선(EL)이 노출되도록 제1 전극(AE)이 패터닝될 수 있다. 도 10b에 도시된 단계에서, 예비 개구부(P-OH)에서 제1 절연층(10)의 제1 측면(10-LS)과 제2 절연층(20)의 제2 측면(20-LS)이 노출되고, 제1 절연층(10)의 제2 측면(10-RS)과 제2 절연층(20)의 제2 측면(20-RS)은 제1 전극(AE)으로 커버되는 것일 수 있다. 제1 전극(AE)은 코팅된 포토레지스트(PR)를 이용하여 현상 및 노광하고, 이후 에칭 공정을 진행하여 패터닝될 수 있다. 제1 전극(AE)의 에칭 시 사용된 에칭 용액에 의해 보조 배선(EL)의 제2 서브층(E2)이 일부 식각될 수 있다. 즉, 제1 전극(AE)의 에칭 시 사용된 에칭 용액은 Cu를 선택적으로 식각할 수 있으며, 이에 따라 보조 배선(EL)에서 제1 서브층(E1)과 제3 서브층(E3) 사이의 제2 서브층(E2)만 일부 식각되어 돌출 엣지(PD-ED, 도 9) 하측에서 제2 서브층(E2)의 노출된 측면이 배치될 수 있다. 제2 서브층(E2)의 선택적 식각에 따라 제3 서브층(E3)은 예비 개구부(P-OH) 내측으로 돌출되어 위치할 수 있다.
도 10c는 도 10b에서 제1 절연층(10)과 제2 절연층(20), 및 제1 전극(AE)을 패터닝한 이후 포토레지스트(PR)를 제거하고, 화소 정의막(PDL), 기능층(OL), 및 제2 전극(CE)을 순차적으로 제공한 단계를 나타낸 것이다. 화소 정의막(PDL)은 제1 전극(AE) 상에 배치될 수 있고, 화소 정의막(PDL) 상에 기능층(OL) 및 제2 전극(CE)이 배치될 수 있다. 도 7에 도시된 일 실시예와 비교하여, 일 실시예에 따른 표시 패널(DP-1)의 경우 화소 정의막(PDL)의 돌출 엣지(PD-ED)가 제3 서브층(E3) 상에 배치된 것에서 차이가 있다. 도 9 및 도 10c를 참조하면, 제2 전극(CE)은 기능층(OL)의 증착된 형태와 달리 전극 개구부(OH-EL)에서 돌출 엣지(PD-ED)의 하측까지 확장되어 제공될 수 있다. 제2 전극(CE)은 기능층(OL)을 커버하며, 제2 전극(CE)의 말단은 보조 배선(EL)의 제2 서브층(E2) 또는 제3 서브층(E3)과 접촉될 수 있다. 한편, 제1 전극(AE)은 전극 개구부(OH-EL)와 이격되어 제1 및 제2 절연층(10, 20)에 정의된 보조 개구부(OH-S1)를 통해 보조 배선(EL)과 전기적으로 연결될 수 있다.
도 10a 내지 도 10c의 단계로 제작된 일 실시예에 따른 표시 패널(DP-1)은 단락된 제2 전극(CE)의 일단(CE-LS)은 제2 서브층(E2)과 전기적으로 연결되고, 단락된 제2 전극(CE)의 타단(CE-RS)은 제3 서브층(E3)과 전기적으로 연결되어 전압 안정성이 증가되고, 대면적의 경우에도 균일한 휘도 특성을 가지며, 우수한 신뢰성을 나타낼 수 있다.
또한, 도 8a 내지 도 8d를 참조하여 설명한 일 실시예와 같이, 도 10a 내지 도 10c의 단계로 진행되는 일 실시예에 따른 표시 장치 제조 방법은 제2 전극(CE)과 보조 배선(EL)의 컨택을 위한 별도의 컨택홀 형성 공정 없이 제1 절연층(10)과 제2 절연층(20), 제1 전극(AE) 등의 패터닝 공정을 이용하여 제2 전극(CE)과 보조 배선(EL)이 안정적으로 컨택하도록 하여 공정이 단순화될 수 있다. 따라서, 일 실시예에 따른 표시 장치를 제조하는 표시 장치 제조 방법은 우수한 공정성을 나타낼 수 있다.
도 11은 일 실시예에 따른 표시 장치의 일부를 보다 상세히 나타낸 단면도이다. 도 12a 내지 도 12d는 일 실시예에 따른 표시 장치의 제조 단계의 일부를 예시적으로 나타낸 도면이다. 도 11은 도 12a 내지 도 12d의 단계들에 의해 제조된 표시 장치의 일부를 나타낸 것으로, 도 11은 도 12d의 표시 패널(DP-2)에서 AA-3 영역에 대응하는 부분을 나타낸 것일 수 있다.
일 실시예에 따른 표시 장치에서 전극 개구부(OH-EL)를 정의하는 화소 정의막(PDL)의 돌출 엣지(PD-ED)가 제1 절연층(10)과 비중첩하며 전극 개구부(OH-EL) 내측으로 돌출되어 배치될 수 있다. 즉, 일 실시예에서 화소 정의막(PDL)의 돌출 엣지(PD-ED) 하부에 제1 절연층(10)이 배치되지 않으며, 이에 따라 전극 개구부(OH-EL)는 개구 영역 일부를 정의하는 측면이 다른 개구 영역을 정의하는 측면과 연속되지 않고 단차를 가지며 돌출 엣지(PD-ED) 하부에 언더컷 형상을 나타낼 수 있다.
일 실시예에서 베이스 기판(BS)에 수직하는 단면 상에서, 제1 절연층(10)의 제1 측면(10-RS)은 전극 개구부(OH-EL)에서 노출되고, 제1 절연층(10)의 제2 측면(10-LS), 제2 절연층(20)의 제1 측면(20-RS), 및 제2 절연층(20)의 제2 측면(20-LS)은 화소 정의막(PDL)으로 커버되는 것일 수 있다. 전극 개구부(OH-EL)는 하부 개구부(OH-D), 및 하부 개구부(OH-D) 상에 정의된 상부 개구부(OH-T)를 포함할 수 있다. 하부 개구부(OH-D)는 화소 정의막(PDL)의 돌출 엣지(PD-ED) 하측에서 노출된 제1 절연층(10)의 제1 측면(10-RS)과 제1 절연층(10)의 제2 측면(10-LS)을 커버하는 화소 정의막(PDL) 사이의 공간으로 정의될 수 있다. 상부 개구부(OH-T)는 하부 개구부(OH-D) 상에 배치된 화소 정의막(PDL) 사이의 공간으로 정의될 수 있다. 기능층(OL)은 전극 개구부(OH-EL)에서 노출된 화소 정의막(PDL)을 커버하며, 제2 전극(CE)은 기능층(OL)을 커버할 수 있다.
도 11을 참조하면, 전극 개구부(OH-EL)에서 기능층(OL) 및 제2 전극(CE)은 연속되지 않고 단락되어 배치될 수 있다. 보조 배선(EL)의 적어도 일부가 전극 개구부(OH-EL)에서 노출될 수 있다. 전극 개구부(OH-EL) 내부에 위치하며 단락된 제2 전극(CE)의 일단(CE-LS)은 보조 배선(EL)의 상면에 배치되고, 전극 개구부(OH-EL) 내부에 위치하며 단락된 제2 전극(CE)의 타단(CE-RS)은 전극 개구부(OH-EL)를 정의하는 화소 정의막(PDL) 상에 배치될 수 있다.
일 실시예에서, 단락된 기능층(OL)의 일단(OL-LS)은 하부 개구부(OH-D)에서 보조 배선(EL)의 상면에 직접 배치되고, 단락된 제2 전극(CE)의 일단(CE-LS)은 하부 개구부(OH-D)에서 기능층(OL)의 일단(OL-LS)을 커버하며 배치될 수 있다. 또한, 단락된 제2 전극(CE)의 일단 엣지(CE-ED)는 단락된 기능층(OL)의 일단 엣지(OL-ED)보다 상기 하부 개구부 내측으로 돌출되어 배치되어 제2 전극(CE)의 일단 엣지(CE-ED)는 보조 배선(EL)에 직접 배치될 수 있다.
일 실시예에서 단락된 제2 전극(CE)의 일단(CE-LS)는 보조 배선(EL)의 상면에 직접 배치되고, 단락된 제2 전극(CE)의 타단(CE-RS)은 상기 화소 정의막(PDL)에 의해 제1 전극(AE) 및 보조 배선(EL)과 절연될 수 있다. 따라서, 도 11에 도시된 일 실시예에 따른 표시 장치의 경우 도 7 및 도 9 등에 도시된 일 실시예와 달리 제2 전극(CE)이 보조 배선(EL)과 1개의 지점에서 컨택되는 것에서 차이가 있다.
도 12a는 일 실시예에 따른 표시 장치의 제조 단계 중 제1 절연층(10) 및 제2 절연층(20)을 형성하는 단계를 예시적으로 나타낸 도면이다. 일 실시예에서 층간 절연층(GI) 상에 보조 배선(EL)이 패터닝되어 제공될 수 있다. 한편, 보조 배선(EL)은 게이트(G1, 도 1)와 동일한 공정에서 패터닝되어 형성될 수 있다. 패터닝된 보조 배선(EL) 상에 제1 절연층(10) 및 제2 절연층(20)이 순차적으로 제공되고, 이후 에칭 공정으로 제1 절연층(10) 및 제2 절연층(20)을 패터닝할 수 있다.
제1 절연층(10) 및 제2 절연층(20)을 패터닝하여 보조 배선(EL)의 적어도 일부가 노출되는 개구부들(P-OH, OH-S1)이 정의될 수 있다. 예비 개구부(P-OH)는 이후 추가 공정에 의해 전극 개구부(OH-EL)로 변형될 수 있다. 또한 보조 개구부(OH-S1)는 예비 개구부(P-OH)와 이격되어 형성된 것일 수 있다.
도 12b를 참조하면, 패터닝된 제2 절연층(20) 상에 제1 전극(AE)을 증착하고, 제1 전극(AE) 상에 포토레지스트(PR)를 코팅하고, 이후 현상 및 노광 공정을 통해 보조 배선(EL) 및 제1 절연층(10) 상면 일부가 노출되도록 제1 전극(AE)과 제2 절연층(20)이 패터닝될 수 있다.
도 12c는 도 12b에서 제1 전극(AE)과 제2 절연층(20)을 패터닝한 이후 포토레지스트(PR)를 제거하고, 화소 정의막(PDL)을 형성한 공정을 나타내었다. 또한, 도 12c에서는 화소 정의막(PDL)의 패터닝 이후 제1 절연층(10)이 에칭액에 의해 일부 제거된 것을 도시하였다.
화소 정의막(PDL) 하부에 배치된 제1 절연층(10)의 일부가 에칭액에 의해 일부 제거되어, 제1 절연층(10)의 제1 측면(10-RS)이 제2 절연층(20)의 제1 측면(20-RS) 보다 내측으로 위치하여 제1 절연층(10)의 제1 측면(10-RS)은 제2 절연층(20)의 제1 측면(20-RS)과 일치되지 않으며, 제2 절연층(20)과 중첩할 수 있다.
화소 정의막(PDL) 패턴닝 및 제1 절연층(10)의 추가 에칭 이후 전극 개구부(OH-EL)가 정의될 수 있다. 전극 개구부(OH-EL)는 노출된 제1 절연층(10)의 제1 측면(10-RS)과 제1 절연층(10)의 제2 측면(10-LS) 사이의 공간으로 정의된 하부 개구부(OH-D) 및 하부 개구부(OH-D) 상에서 노출된 화소 정의막 사이의 공간으로 정의된 상부 개구부(OH-T)를 포함할 수 있다.
도 12d는 화소 정의막(PDL)과 보조 배선(EL) 상에 기능층(OL) 및 제2 전극(CE)을 순차적으로 제공한 단계를 나타낸 것이다. 도 11 및 도 12d를 참조하면, 제2 전극(CE)은 기능층(OL)의 증착된 형태와 달리 하부 개구부(OH-D)에서 돌출 엣지(PD-ED)의 하측까지 확장되어 제공될 수 있다. 제2 전극(CE)은 기능층(OL)을 커버하며, 제2 전극(CE)의 일단(CE-LS)은 보조 배선(EL)의 상면에 직접 배치될 수 있다. 또한, 단락된 제2 전극(CE)의 타단(CE-RS)은 보조 배선(EL) 또는 제1 전극(AE)과 접촉되지 않으며, 기능층(OL) 상에 배치될 수 있다.
도 12a 내지 도 12d의 단계로 제작된 일 실시예에 따른 표시 패널(DP-2)은 단락된 제2 전극(CE)의 일단(CE-LS)이 보조 배선(EL)의 상면과 전기적으로 연결되어 전압 안정성이 증가되고, 대면적의 경우에도 균일한 휘도 특성을 가지며, 우수한 신뢰성을 나타낼 수 있다.
또한, 도 8a 내지 도 8d를 참조하여 설명한 일 실시예와 같이, 도 12a 내지 도 12d의 단계로 진행되는 일 실시예에 따른 표시 장치 제조 방법은 제2 전극(CE)과 보조 배선(EL)의 컨택을 위한 별도의 컨택홀 형성 공정 없이 제1 절연층(10)과 제2 절연층(20), 제1 전극(AE), 및 화소 정의막(PDL) 등의 패터닝 공정을 이용하여 제2 전극(CE)과 보조 배선(EL)이 안정적으로 컨택하도록 하여 공정이 단순화될 수 있다. 따라서, 일 실시예에 따른 표시 장치를 제조하는 표시 장치 제조 방법은 우수한 공정성을 나타낼 수 있다.
도 13은 일 실시예에 따른 표시 장치의 일부를 보다 상세히 나타낸 단면도이다. 도 14a 내지 도 14d는 일 실시예에 따른 표시 장치의 제조 단계의 일부를 예시적으로 나타낸 도면이다. 도 13은 도 14a 내지 도 14d의 단계들에 의해 제조된 표시 장치의 일부를 나타낸 것으로, 도 13은 도 14d의 표시 패널(DP-3)에서 AA-4 영역에 대응하는 부분을 나타낸 것일 수 있다.
일 실시예에 따른 표시 장치에서 전극 개구부(OH-EL)를 정의하는 화소 정의막(PDL)의 돌출 엣지(PD-ED)가 제1 절연층(10)과 비중첩하며 전극 개구부(OH-EL) 내측으로 돌출되어 배치될 수 있다. 즉, 일 실시예에서 화소 정의막(PDL)의 돌출 엣지(PD-ED) 하부에 제1 절연층(10)이 배치되지 않으며, 이에 따라 전극 개구부(OH-EL)는 개구 영역 일부를 정의하는 측면이, 다른 개구 영역을 정의하는 측면과 연속되지 않고 단차를 가지며 돌출 엣지(PD-ED) 하부에 언더컷 형상을 나타낼 수 있다.
도 13을 참조하면, 일 실시예에 따른 표시 장치는 제1 절연층(10)과 제2 절연층(20) 사이에 배치된 중간 배선(IEL)을 더 포함할 수 있다. 중간 배선(IEL)은 제1 절연층(10)과 제2 절연층(20) 사이에 배치되며, 제1 절연층(10) 및 제2 절연층(20)과 비중첩하며, 돌출 엣지(PD-ED) 하측에 배치된 부분을 포함할 수 있다. 중간 배선(IEL)의 일단(IEL-RS)은 전극 개구부(OH-EL) 내측으로 돌출될 수 있다. 일 실시예에서 중간 배선(IEL)은 ITO를 포함하는 것일 수 있다. 하지만 실시예가 이에 한정되는 것은 아니다.
일 실시예에서 베이스 기판(BS)에 수직하는 단면 상에서, 제1 절연층(10)의 제1 측면(10-RS)은 전극 개구부(OH-EL)에서 노출되고, 제1 절연층(10)의 제2 측면(10-LS), 제2 절연층(20)의 제1 측면(20-RS), 및 제2 절연층(20)의 제2 측면(20-LS)은 화소 정의막(PDL)으로 커버되는 것일 수 있다.
전극 개구부(OH-EL)는 하부 개구부(OH-D), 및 하부 개구부(OH-D) 상에 정의된 상부 개구부(OH-T)를 포함할 수 있다. 하부 개구부(OH-D)는 화소 정의막(PDL)의 돌출 엣지(PD-ED) 하측에서 노출된 제1 절연층(10)의 제1 측면(10-RS)과 제1 절연층(10)의 제2 측면(10-LS)을 커버하는 화소 정의막(PDL) 사이의 공간으로 정의될 수 있다. 상부 개구부(OH-T)는 하부 개구부(OH-D) 상에 배치된 화소 정의막(PDL) 사이의 공간으로 정의될 수 있다. 기능층(OL)은 전극 개구부(OH-EL)에서 노출된 화소 정의막(PDL)을 커버하며, 제2 전극(CE)은 기능층(OL)을 커버할 수 있다.
도 13을 참조하면, 전극 개구부(OH-EL)에서 기능층(OL) 및 제2 전극(CE)은 연속되지 않고 단락되어 배치될 수 있다. 보조 배선(EL)의 적어도 일부가 전극 개구부(OH-EL)에서 노출될 수 있다. 일 실시예에서, 전극 개구부(OH-EL) 내에 배치된 단락된 제2 전극(CE)의 일단(CE-LS)은 보조 배선(EL)의 상면에 배치되고, 단락된 제2 전극(CE)의 타단(CE-RS)은 중간 배선(IEL) 상에 배치된 것일 수 있다.
일 실시예에서, 단락된 기능층(OL)의 일단(OL-LS)은 하부 개구부(OH-D)에서 보조 배선(EL)의 상면에 직접 배치되고, 단락된 제2 전극(CE)의 일단(CE-LS)은 하부 개구부(OH-D)에서 기능층(OL)의 일단(OL-LS)을 커버하는 것일 수 있다. 또한, 단락된 제2 전극(CE)의 일단 엣지(CE-ED)는 단락된 기능층(OL)의 일단 엣지(OL-ED)보다 하부 개구부(OH-D) 내측으로 돌출되어 배치될 수 있다. 일 실시예에서, 제2 전극(CE)의 일단 엣지(CE-ED)는 보조 배선(EL)의 상면에 직접 배치된 것일 수 있다.
도 14d를 참조하면, 일 실시예에 따른 표시 패널(DP-3)은 비발광부(NPXA)에서, 전극 개구부(OH-EL)와 이격되어 제1 절연층(10) 및 제2 절연층(20)을 관통하는 제1 보조 개구부(OH-S1), 및 전극 개구부(OH-EL)와 제1 보조 개구부(OH-S1) 사이에서 제2 절연층(20)을 관통하는 제2 보조 개구부(OH-S2)가 정의될 수 있다.
제1 보조 개구부(OH-S1) 및 제2 보조 개구부(OH-S2)는 보조 배선(EL)과 중첩하여, 절연층(10, 20)에 정의될 수 있다. 제1 보조 개구부(OH-S1)에서 보조 배선(EL)의 상면이 노출되고, 제2 보조 개구부(OH-S2)에서 중간 배선(IEL)의 상면이 노출될 수 있다. 제1 보조 개구부(OH-S1)에서 제1 전극(AE)이 보조 배선(EL)의 상면과 접촉되고, 제2 보조 개구부(OH-S2)에서 제1 전극(AE)이 중간 배선(IEL)의 상면과 접촉될 수 있다.
즉, 일 실시예에서 제2 전극(CE)은 보조 배선(EL)과 2개의 지점에서 컨택될 수 있다. 일 실시예에서 단락된 제2 전극(CE)의 일단(CE-LS)은 보조 배선(EL)의 상면에 직접 배치되어 전기적으로 연결되고, 단락된 제2 전극(CE)의 타단(CE-RS)은 접촉된 중간 배선(IEL)을 통해 제1 전극(AE)과 연결되고 제1 전극(AE)은 다시 제1 보조 개구부(OH-S1)에서 노출된 보조 배선(EL)과 전기적으로 연결될 수 있다.
도 14a는 일 실시예에 따른 표시 장치의 제조 단계 중 제1 절연층(10) 및 중간 배선(IEL)을 형성하는 단계를 예시적으로 나타낸 도면이다. 일 실시예에서 층간 절연층(GI) 상에 보조 배선(EL)이 제공될 수 있다. 보조 배선(EL)은 비발광부(NPXA) 전체에 공통층올 제공될 수 있다. 한편, 보조 배선(EL)은 게이트(G1, 도 1)와 동일한 공정에서 패터닝되어 형성될 수 있다. 보조 배선(EL) 상에 제1 절연층(10)이 제공되고, 제1 절연층(10) 상에 중간 배선(IEL)이 패터닝되어 제공될 수 있다.
도 14b는 개구부들(P-OH, OH-S1, OH-S2)을 형성하며, 제1 전극(AE)을 패터닝하는 단계를 예시적으로 나타낸 도면이다. 일 실시예에서, 제1 절연층(10) 상에 제2 절연층(20)이 제공될 수 있다. 제2 절연층(20)은 패터닝된 중간 배선(IEL)을 커버하며 제1 절연층(10) 상에 제2 절연층(20)이 배치될 수 있다. 제1 절연층(10)과 제2 절연층(20)을 관통하여 예비 개구부(P-OH)가 정의되고, 예비 개구부(P-OH)와 이격되어 제2 보조 개구부(OH-S2) 및 제1 보조 개구부(OH-S1)가 정의될 수 있다. 제1 보조 개구부(OH-S1)는 제1 절연층(10) 및 제2 절연층(20)을 관통하여 정의되고, 제2 보조 개구부(OH-S2)는 제2 절연층(20)을 관통하여 정의될 수 있다.
개구부들(P-OH, OH-S1, OH-S2)이 정의된 제2 절연층(20) 상에 제1 전극(AE)을 증착하고, 제1 전극(AE) 상에 포토레지스트(PR)를 코팅하고, 이후 현상 및 노광 공정을 통해 제2 절연층(20)의 상면 일부가 노출되도록 제1 전극(AE)이 패터닝될 수 있다.
도 14c는 도 14b에서 제1 전극(AE)을 패터닝한 이후 포토레지스트(PR)를 제거하고, 화소 정의막(PDL)을 형성한 공정을 나타내었다. 또한, 도 14c에서는 화소 정의막(PDL)의 패터닝 이후 제1 절연층(10)이 에칭액에 의해 일부 제거된 것을 도시하였다. 화소 정의막(PDL) 하부에 배치된 제1 절연층(10)의 일부가 에칭액에 의해 일부 제거되어, 보조 배선(EL)의 상면이 추가적으로 노출될 수 있다.
화소 정의막(PDL) 패터닝 및 제1 절연층(10)의 추가 에칭 이후 전극 개구부(OH-EL)가 정의될 수 있다. 전극 개구부(OH-EL)는 노출된 제1 절연층(10)의 제1 측면(10-RS)과 제1 절연층(10)의 제2 측면(10-LS)을 커버하는 화소 정의막(PDL) 사이의 공간으로 정의된 하부 개구부(OH-D) 및 하부 개구부(OH-D) 상에서 노출된 화소 정의막 사이의 공간으로 정의된 상부 개구부(OH-T)를 포함할 수 있다. 도 14c를 참조하면, 화소 정의막(PDL) 패터닝 및 제1 절연층(10)의 추가 에칭 이후 중간 배선(IEL)이 전극 개구부(OH-EL) 내측으로 돌출되어 배치될 수 있다.
도 14d는 화소 정의막(PDL)과 보조 배선(EL) 상에 기능층(OL) 및 제2 전극(CE)을 순차적으로 제공한 단계를 나타낸 것이다. 도 13 및 도 14d를 참조하면, 제2 전극(CE)은 기능층(OL)의 증착된 형태와 달리 하부 개구부(OH-D)에서 돌출 엣지(PD-ED)의 하측까지 확장되어 제공될 수 있다. 제2 전극(CE)은 기능층(OL)을 커버하며, 제2 전극(CE)의 일단(CE-LS)은 보조 배선(EL)의 상면에 직접 배치될 수 있다. 또한, 단락된 제2 전극(CE)의 타단(CE-RS)은 중간 배선(IEL) 접촉될 수 있다.
도 14a 내지 도 14d의 단계로 제작된 일 실시예에 따른 표시 패널(DP-3)은 단락된 제2 전극(CE)의 일단(CE-LS)이 보조 배선(EL)의 상면과 전기적으로 연결되고, 제2 전극(CE)의 타단(CE-RS)은 중간 배선(IEL)과 전기적으로 연결되어 전압 안정성이 증가되고, 대면적의 경우에도 균일한 휘도 특성을 가지며, 우수한 신뢰성을 나타낼 수 있다.
또한, 도 8a 내지 도 8d를 참조하여 설명한 일 실시예와 같이, 도 14a 내지 도 14d의 단계로 진행되는 일 실시예에 따른 표시 장치 제조 방법은 제2 전극(CE)과 보조 배선(EL)의 컨택을 위한 별도의 컨택홀 형성 공정 없이 제1 절연층(10)과 제2 절연층(20), 제1 전극(AE), 및 화소 정의막(PDL) 등의 패터닝 공정을 이용하여 제2 전극(CE)과 보조 배선(EL)이 안정적으로 컨택하도록 하여 공정이 단순화될 수 있다. 따라서, 일 실시예에 따른 표시 장치를 제조하는 표시 장치 제조 방법은 우수한 공정성을 나타낼 수 있다.
일 실시예의 표시 장치는 비발광부에 대응하여, 보조 배선의 적어도 일부가 노출되도록 회로층 및 화소 정의막에 전극 개구부가 정의되고, 전극 개구부에서 화소 정의막의 돌출 엣지가 제1 절연층과 비중첩하며 전극 개구부 내측으로 돌출되며, 돌출 엣지의 말단에서 기능층 및 제2 전극이 단락되어 배치되고, 돌출 엣지 하측의 전극 개구부에서 제2 전극이 보조 배선과 전기적으로 연결되는 구조를 포함하여 우수한 신뢰성을 나타낼 수 있다.
또한, 일 실시예의 표시 장치는 레이저 드릴링 등과 같은 별도의 추가 공정 없이 보조 배선과 제2 전극을 전기적으로 연결하는 개구부를 회로층 및 표시 소자층 제조 공정에서 형성함으로써, 공정이 단순화되고 우수한 공정성을 갖는 표시 장치 제조 방법으로 제조될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD : 표시 장치
DP-CL : 회로층
DP-OL : 표시 소자층
T1 : 트랜지스터
G1 : 게이트
10 : 제1 절연층
20 : 제2 절연층
OH-EL : 전극 개구부
OH-D : 하부 개구부
OH-T : 상부 개구부
DP-CL : 회로층
DP-OL : 표시 소자층
T1 : 트랜지스터
G1 : 게이트
10 : 제1 절연층
20 : 제2 절연층
OH-EL : 전극 개구부
OH-D : 하부 개구부
OH-T : 상부 개구부
Claims (39)
- 발광부 및 비발광부를 포함하는 표시 영역, 및 상기 표시 영역의 적어도 일 측에 배치된 주변 영역으로 구분되는 표시 장치에 있어서,
베이스 기판;
상기 베이스 기판 상에 배치되고, 게이트를 포함하는 트랜지스터, 상기 게이트와 동일층 상에 배치된 보조 배선, 상기 트랜지스터 및 상기 보조 배선 상에 배치된 제1 절연층, 및 상기 제1 절연층 상에 배치된 제2 절연층을 포함하는 회로층; 및
상기 회로층 상에 배치된 화소 정의막, 및 순차적으로 적층된 제1 전극, 기능층, 및 제2 전극을 포함하는 발광 소자를 포함하는 표시 소자층; 을 포함하고,
상기 비발광부에 대응하여, 상기 보조 배선의 적어도 일부가 노출되도록 상기 회로층 및 상기 화소 정의막에 전극 개구부가 정의되고,
상기 전극 개구부에서, 상기 화소 정의막의 돌출 엣지가 상기 제1 절연층과 비중첩하며 상기 전극 개구부 내측으로 돌출되며,
상기 돌출 엣지의 말단에서 상기 기능층 및 상기 제2 전극이 단락되어 배치되고, 상기 돌출 엣지 하측의 상기 전극 개구부에서 상기 제2 전극이 상기 보조 배선과 전기적으로 연결된 표시 장치. - 제 1항에 있어서,
상기 돌출 엣지가 상기 제1 절연층의 일측 엣지보다 상기 전극 개구부 내측으로 돌출된 표시 장치. - 제 1항에 있어서,
상기 전극 개구부 내에 배치된 단락된 상기 제2 전극의 일단은 상기 보조 배선의 상면에 배치되고,
단락된 상기 제2 전극의 타단은 상기 돌출 엣지 하면에 배치된 상기 제1 전극의 엣지와 접촉하는 표시 장치. - 제 3항에 있어서,
단락된 상기 제2 전극의 일단은 상기 보조 배선의 상면에 직접 배치되고, 단락된 상기 제2 전극의 타단은 접촉된 상기 제1 전극을 통해 상기 보조 배선과 전기적으로 연결된 표시 장치. - 제 3항에 있어서,
상기 베이스 기판에 수직하는 단면 상에서, 상기 제1 절연층의 제1 측면 및 상기 제2 절연층의 제1 측면은 상기 전극 개구부에서 노출되고, 상기 제1 절연층의 제2 측면 및 상기 제2 절연층의 제2 측면은 순차적으로 적층된 상기 제1 전극과 상기 화소 정의막으로 커버되며,
상기 전극 개구부는
상기 돌출 엣지 하측에서 노출된 상기 제2 절연층의 상기 제1 측면과 상기 제2 절연층의 제2 측면을 커버하는 상기 화소 정의막 사이의 공간으로 정의된 하부 개구부; 및
상기 하부 개구부 상에서 상기 화소 정의막에 정의된 상부 개구부를 포함하는 표시 장치. - 제 5항에 있어서,
단락된 상기 기능층의 일단은 상기 하부 개구부에서 상기 제2 절연층의 제2 측면을 커버하는 상기 화소 정의막을 커버하고,
단락된 상기 기능층의 타단은 상기 상부 개구부를 정의하는 상기 화소 정의막을 커버하는 표시 장치. - 제 6항에 있어서,
단락된 상기 제2 전극의 일단 엣지는 단락된 상기 기능층의 일단 엣지보다 상기 하부 개구부 내측으로 돌출되고, 상기 제2 전극의 상기 일단 엣지는 상기 보조 배선의 상면에 직접 배치된 표시 장치. - 제 6항에 있어서,
상기 돌출 엣지 하면에 상기 제1 전극이 배치되고, 상기 돌출 엣지와 중첩하는 상기 제1 전극의 하면은 상기 하부 개구부에서 상기 제2 절연층과 비중첩하는 표시 장치. - 제 1항에 있어서,
상기 비발광부에 대응하여 배치된 상기 제2 절연층의 두께는 상기 발광부에 대응하여 배치된 상기 제2 절연층의 두께보다 작은 표시 장치. - 제 1항에 있어서,
상기 게이트 및 상기 보조 배선은 각각
티타늄(Ti)을 포함하는 제1 서브층, 구리(Cu)를 포함하는 제2 서브층, 및 인듐 주석 산화물(ITO)을 포함하는 제3 서브층을 포함하는 표시 장치. - 제 10항에 있어서,
상기 전극 개구부에서 단락된 상기 제2 전극의 일단은 상기 제2 서브층에 접촉되고,
단락된 상기 제2 전극의 타단은 상기 제3 서브층에 접촉되는 표시 장치. - 제 11항에 있어서,
상기 베이스 기판에 수직하는 단면 상에서, 상기 제1 절연층의 제1 측면은 상기 전극 개구부에서 노출되고, 상기 제1 절연층의 제2 측면, 상기 제2 절연층의 제1 측면, 및 상기 제2 절연층의 제2 측면은 상기 화소 정의막으로 커버되며,
상기 전극 개구부는
상기 돌출 엣지 하측에서 노출된 제2 서브층 및 상기 제1 절연층의 상기 제1 측면 사이의 공간으로 정의된 하부 개구부; 및
상기 하부 개구부 상에서 상기 화소 정의막에 정의된 상부 개구부; 를 포함하는 표시 장치. - 제 12항에 있어서,
단락된 상기 기능층의 일단은 상기 하부 개구부에서 상기 제1 절연층의 제1 측면을 커버하고,
단락된 상기 기능층의 타단은 상기 상부 개구부를 정의하는 상기 화소 정의막 상에 배치된 표시 장치. - 제 12항에 있어서,
단락된 상기 제2 전극의 일단 엣지는 단락된 상기 기능층의 일단 엣지보다 상기 하부 개구부 내측으로 돌출되고, 상기 제2 전극의 상기 일단 엣지는 상기 보조 배선의 측면에 직접 배치된 표시 장치. - 제 11항에 있어서,
단락된 상기 제2 전극의 일단은 상기 제2 서브층의 경사진 측면에 직접 배치되고, 단락된 상기 제2 전극의 타단은 상기 돌출 엣지와 중첩하도록 배치된 상기 제1 서브층의 측면과 접촉된 표시 장치. - 제 1항에 있어서,
상기 전극 개구부 내에 배치된 단락된 상기 제2 전극의 일단은 상기 보조 배선의 상면에 배치된 표시 장치. - 제 16항에 있어서,
상기 베이스 기판에 수직하는 단면 상에서, 상기 제1 절연층의 제1 측면은 상기 전극 개구부에서 노출되고, 상기 제1 절연층의 제2 측면, 상기 제2 절연층의 제1 측면, 및 상기 제2 절연층의 제2 측면은 상기 화소 정의막으로 커버되며,
상기 전극 개구부는
상기 돌출 엣지 하측에서 노출된 상기 제1 절연층의 상기 제1 측면과 상기 제1 절연층의 상기 제2 측면을 커버하는 상기 화소 정의막 사이의 공간으로 정의된 하부 개구부; 및
상기 하부 개구부 상에서 상기 화소 정의막에 정의된 상부 개구부; 를 포함하는 표시 장치. - 제 17항에 있어서,
상기 기능층은 상기 전극 개구부에서 노출된 상기 화소 정의막을 커버하는 표시 장치. - 제 18항에 있어서,
단락된 상기 기능층의 일단은 상기 하부 개구부에서 상기 보조 배선의 상면에 직접 배치되고,
단락된 상기 제2 전극의 일단은 상기 하부 개구부에서 상기 기능층의 일 단을 커버하며,
단락된 상기 제2 전극의 일단 엣지는 단락된 상기 기능층의 일단 엣지보다 상기 하부 개구부 내측으로 돌출된 표시 장치. - 제 19항에 있어서,
단락된 상기 제2 전극의 일단은 상기 보조 배선의 상면에 직접 배치되고, 단락된 상기 제2 전극의 타단은 상기 화소 정의막에 의해 상기 제1 전극 및 상기 보조 배선과 절연된 표시 장치. - 제 1항에 있어서,
상기 비발광부에 대응하여 상기 제1 절연층과 상기 제2 절연층 사이에 배치된 중간 배선을 더 포함하고,
상기 중간 배선의 일단은 상기 돌출 엣지 하측에 배치되어 상기 전극 개구부 내측으로 돌출된 표시 장치. - 제 21항에 있어서,
상기 전극 개구부 내에 배치된 단락된 상기 제2 전극의 일단은 상기 보조 배선의 상면에 배치되고,
단락된 상기 제2 전극의 타단은 상기 돌출 엣지 하면에 배치된 상기 중간 배선과 접촉하는 표시 장치. - 제 22항에 있어서,
상기 베이스 기판에 수직하는 단면 상에서, 상기 제1 절연층의 제1 측면은 상기 전극 개구부에서 노출되고, 상기 제1 절연층의 제2 측면, 상기 제2 절연층의 제1 측면 및 상기 제2 절연층의 제2 측면은 상기 화소 정의막으로 커버되며,
상기 전극 개구부는
상기 돌출 엣지 하측에서 노출된 상기 제1 절연층의 제1 측면과 상기 제1 절연층의 상기 제2 측면을 커버하는 상기 화소 정의막 사이의 공간으로 정의된 하부 개구부; 및
상기 하부 개구부 상에서 상기 화소 정의막에 정의된 상부 개구부; 를 포함하는 표시 장치. - 제 23항에 있어서,
상기 기능층은 상기 전극 개구부에서 노출된 상기 화소 정의막을 커버하는 표시 장치. - 제 23항에 있어서,
단락된 상기 기능층의 일단은 상기 하부 개구부에서 상기 보조 배선의 상면에 직접 배치되고,
단락된 상기 제2 전극의 일단은 상기 하부 개구부에서 상기 기능층의 일단을 커버하며,
단락된 상기 제2 전극의 일단 엣지는 단락된 상기 기능층의 일단 엣지보다 상기 하부 개구부 내측으로 돌출된 표시 장치. - 제 25항에 있어서,
상기 제2 전극의 상기 일단 엣지는 상기 보조 배선의 상면에 직접 배치된 표시 장치. - 제 25항에 있어서,
상기 비발광부에서, 상기 전극 개구부와 이격되어 상기 제1 절연층 및 상기 제2 절연층을 관통하는 제1 보조 개구부, 및 상기 전극 개구부와 상기 제1 보조 개구부 사이에서 상기 제2 절연층을 관통하는 제2 보조 개구부가 정의되며,
상기 제1 보조 개구부에서 상기 보조 배선의 상면이 노출되고, 상기 제2 보조 개구부에서 상기 중간 배선의 상면이 노출되는 표시 장치. - 제 27항에 있어서,
상기 제1 보조 개구부에서 상기 제1 전극이 상기 보조 배선의 상면과 접촉되고, 상기 제2 보조 개구부에서 상기 제1 전극이 상기 중간 배선의 상면과 접촉되는 표시 장치. - 제 28항에 있어서,
단락된 상기 제2 전극의 일단 엣지는 상기 보조 배선의 상면에 직접 배치되고, 단락된 상기 제2 전극의 타단은 접촉된 상기 중간 배선 및 상기 중간 배선에 접촉된 상기 제1 전극을 통해 상기 보조 배선과 전기적으로 연결된 표시 장치. - 제 21항에 있어서,
상기 중간 배선은 ITO를 포함하는 표시 장치. - 제 1항에 있어서,
상기 비발광부에서, 상기 전극 개구부와 이격되어 상기 회로층에 보조 개구부가 정의되고,
상기 제1 전극은 상기 보조 개구부에서 상기 보조 배선과 전기적으로 연결된 표시 장치. - 제 31항에 있어서,
상기 보조 개구부 상부는 상기 화소 정의막으로 충전된 표시 장치. - 베이스 기판;
화소 정의막, 및 순차적으로 적층된 제1 전극, 기능층, 및 제2 전극을 포함하는 발광 소자를 포함하는 표시 소자층; 및
상기 베이스 기판과 상기 표시 소자층 사이에 배치되고, 게이트를 포함하는 트랜지스터, 상기 게이트와 동일층 상에서 이격되어 배치된 보조 배선, 상기 게이트 및 상기 보조 배선 상에 배치된 제1 절연층, 및 상기 제1 절연층 상에 배치된 제2 절연층을 포함하는 회로층; 을 포함하고,
상기 보조 배선의 적어도 일부가 노출되도록, 상기 회로층 및 상기 화소 정의막에 전극 개구부가 정의되고,
상기 전극 개구부 내에서 상기 기능층 및 상기 제2 전극이 단락되어 배치되며,
단락된 상기 제2 전극은 상기 전극 개구부에서 상기 화소 정의막의 돌출 엣지 하부에서 노출된 상기 보조 배선과 전기적으로 연결된 표시 장치. - 제 33항에 있어서,
상기 전극 개구부 내에 배치된 단락된 상기 제2 전극의 일단은 상기 보조 배선의 상면에 배치되고,
단락된 상기 제2 전극의 타단은 상기 돌출 엣지 하면에 배치된 상기 제1 전극과 접촉하는 표시 장치. - 제 33항에 있어서,
상기 게이트 및 상기 보조 배선은 각각
티타늄(Ti)을 포함하는 제1 서브층, 구리(Cu)를 포함하는 제2 서브층, 및 인듐 주석 산화물(ITO)을 포함하는 제3 서브층을 포함하는 표시 장치. - 제 35항에 있어서,
상기 전극 개구부에서 단락된 상기 제2 전극의 일단은 상기 제2 서브층에 접촉되고,
단락된 상기 제2 전극의 타단은 상기 제3 서브층에 접촉되는 표시 장치. - 제 33항에 있어서,
단락된 상기 제2 전극의 일단은 상기 보조 배선의 상면에 직접 배치되고, 단락된 상기 제2 전극의 타단은 상기 화소 정의막에 의해 상기 제1 전극 및 상기 보조 배선과 절연된 표시 장치. - 제 33항에 있어서,
상기 보조 배선과 중첩하여 상기 제1 절연층과 상기 제2 절연층 사이에 배치된 중간 배선을 더 포함하고,
상기 중간 배선의 일단은 상기 돌출 엣지 하측에 배치되어 상기 전극 개구부 내측으로 돌출된 표시 장치. - 제 38항에 있어서,
상기 전극 개구부 내에 배치된 단락된 상기 제2 전극의 일단은 상기 보조 배선의 상면에 배치되고,
단락된 상기 제2 전극의 타단은 상기 돌출 엣지 하면에 배치된 상기 중간 배선과 접촉하는 표시 장치.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220082456A KR20240006105A (ko) | 2022-07-05 | 2022-07-05 | 표시 장치 |
| US18/317,963 US20240016002A1 (en) | 2022-07-05 | 2023-05-16 | Display device |
| CN202321685824.8U CN220383489U (zh) | 2022-07-05 | 2023-06-29 | 显示装置 |
| CN202310786889.XA CN117355162A (zh) | 2022-07-05 | 2023-06-29 | 显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220082456A KR20240006105A (ko) | 2022-07-05 | 2022-07-05 | 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240006105A true KR20240006105A (ko) | 2024-01-15 |
Family
ID=89361998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220082456A KR20240006105A (ko) | 2022-07-05 | 2022-07-05 | 표시 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240016002A1 (ko) |
| KR (1) | KR20240006105A (ko) |
| CN (2) | CN117355162A (ko) |
-
2022
- 2022-07-05 KR KR1020220082456A patent/KR20240006105A/ko unknown
-
2023
- 2023-05-16 US US18/317,963 patent/US20240016002A1/en active Pending
- 2023-06-29 CN CN202310786889.XA patent/CN117355162A/zh active Pending
- 2023-06-29 CN CN202321685824.8U patent/CN220383489U/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20240016002A1 (en) | 2024-01-11 |
| CN117355162A (zh) | 2024-01-05 |
| CN220383489U (zh) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102607379B1 (ko) | 표시 장치 및 이의 제조 방법 | |
| EP3706184A1 (en) | Display panel | |
| CN114188373A (zh) | 显示面板和显示装置 | |
| TW202022452A (zh) | 顯示裝置及顯示裝置製造方法 | |
| KR20210138842A (ko) | 디스플레이 장치 | |
| KR20230066198A (ko) | 표시 패널 및 표시 장치 | |
| CN218831204U (zh) | 显示面板和电子装置 | |
| CN217562575U (zh) | 显示面板 | |
| US11637154B2 (en) | Display device and method for manufacturing the same | |
| KR20240006105A (ko) | 표시 장치 | |
| CN221151904U (zh) | 显示装置 | |
| CN218388534U (zh) | 输入感测面板和显示装置 | |
| US20240147773A1 (en) | Display device and electronic device including the same | |
| US20230225175A1 (en) | Display panel | |
| US20240347542A1 (en) | Display panel and method of manufacturing the same | |
| CN218649158U (zh) | 显示面板 | |
| US20240306475A1 (en) | Display device and method for manufacturing the same | |
| CN218101267U (zh) | 显示装置 | |
| US20230284486A1 (en) | Display panel, method of manufacturing the same, and electronic device including the same | |
| US20240324355A1 (en) | Display device | |
| US20240349541A1 (en) | Display panel and manufacturing method for the same | |
| KR20240049738A (ko) | 표시 패널 및 이의 제조 방법. | |
| CN118829290A (zh) | 显示面板和制造该显示面板的方法 | |
| KR20240025121A (ko) | 표시 패널 및 표시 패널의 제조 방법 | |
| KR20240153422A (ko) | 표시 패널 및 이의 제조 방법 |