KR20230174090A - 전기에너지 저장장치의 전극 스택 구조 및 이의 스태킹 방법 - Google Patents

전기에너지 저장장치의 전극 스택 구조 및 이의 스태킹 방법 Download PDF

Info

Publication number
KR20230174090A
KR20230174090A KR1020220075156A KR20220075156A KR20230174090A KR 20230174090 A KR20230174090 A KR 20230174090A KR 1020220075156 A KR1020220075156 A KR 1020220075156A KR 20220075156 A KR20220075156 A KR 20220075156A KR 20230174090 A KR20230174090 A KR 20230174090A
Authority
KR
South Korea
Prior art keywords
electrode
insulating film
separator
exterior material
cell
Prior art date
Application number
KR1020220075156A
Other languages
English (en)
Inventor
이문배
이필규
서종구
정원용
조진익
이윤영
김준호
안근옥
Original Assignee
나노캡 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노캡 주식회사 filed Critical 나노캡 주식회사
Priority to KR1020220075156A priority Critical patent/KR20230174090A/ko
Publication of KR20230174090A publication Critical patent/KR20230174090A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/26Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84Processes for the manufacture of hybrid or EDL capacitors, or components thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Sealing Battery Cases Or Jackets (AREA)

Abstract

본 발명은 전기에너지 저장장치의 전극 스택(stack) 구조 및 이의 스태킹(stacking) 방법에 관한 것이다. 본 발명은 외장재(200) 내에 수납되는 전기에너지 저장장치의 전극 스택 구조로서, 전극시트(10)가 폴딩되어 형성된 제1전극(11)과 제2전극(12); 상기 제1전극(11)과 제2전극(12)의 사이에 적층된 절연 필름(20); 상기 제1전극(11)의 상부에 적층된 제1분리막(31); 상기 제1분리막(31)의 상부에 적층된 제3전극(13); 상기 제2전극(12)의 하부에 적층된 제2분리막(32); 상기 제2분리막(32)의 하부에 적층된 제4전극(14); 및 상기 제1전극(11)과 제2전극(12)을 연결하고, 상기 전극시트(10)에 형성된 폴딩부(10a)를 포함하는 전기에너지 저장장치의 전극 스택 구조 및 이의 스태킹 방법을 제공한다. 본 발명에 따르면, 외장재(200) 내부에서 절연 필름(20)을 통해 2셀로 격리되어 밀봉되고, 폴딩부(10a)를 통해 2셀 간이 직접 직렬로 연결되어 사용전압이 상승되고 두께가 최소화(박막화)되어 신용카드 및 스마트카드 등의 박형 소자에 유용하게 적용될 수 있다.

Description

전기에너지 저장장치의 전극 스택 구조 및 이의 스태킹 방법{Electrode stack structure of electric energy storage system and method for stacking thereof}
본 발명은 전기에너지 저장장치의 전극 스택(stack) 구조 및 이의 스태킹(stacking) 방법에 관한 것으로, 보다 상세하게는 외장재 내부에서 적어도 2개의 셀이 직접 직렬로 연결되고 셀 간이 절연되게 함으로써, 사용전압이 상승되고 두께가 최소화(박막화)되어 신용카드 및 스마트카드 등의 박형 소자에 유용하게 적용될 수 있는 전기에너지 저장장치의 전극 스택 구조 및 이의 스태킹 방법에 관한 것이다.
전기에너지 저장장치는 여러 산업분야에서 널리 사용되고 있다. 전기에너지 저장장치로는 전기이중층커패시터(EDLC ; Electric Double Layer Capacitor) 및 리튬이차전지 등의 전기 화학 소자가 대표적이다. 이러한 전기에너지 저장장치 중에서, 예를 들어 전기이중층커패시터(EDLC)의 경우에는 양극 및 음극의 대칭 구조로 구성된다.
일반적으로, 전기이중층커패시터(EDLC)는 양극 및 음극의 두 개의 전극과, 상기 두 개의 전극 사이에 개재되어 이들을 절연함과 더불어 이온의 선택적 투과 역할을 하는 분리막(separator)과, 양극과 음극 간에 이온(ion)을 전도시키는 전해질을 포함한다. 상기 양극과 음극은 동일하게 구성되며, 이들은 주로 금속 집전체(Al 포일 등) 상에 활성탄을 주성분으로 하는 활성탄 슬러리가 코팅되어 구성되고 있다.
또한, 전기이중층커패시터(EDLC)는 위와 같은 구성요소들을 지지하고 수납하는 외장재를 포함하며, 외장재의 일측에는 인출단자(또는, 전극단자라고도 함)가 외부로 인출되어 있다. 전기이중층커패시터(EDLC)는 외장재의 형태에 따라 구분되며, 이는 권취형(Cylinderical Type), 코인형(Coin Type) 및 파우치형(Pouch Type)이 가장 일반적이다. 이들 중에서 파우치형은 권취형이나 코인형에 비해 얇은 두께와 넓은 면적을 가지며, 고출력을 가질 수 있다. 이에 따라, 파우치형은 주로 제품의 두께에 제한을 받는 박형의 제품이나 고출력이 요구되는 제품에 적용되고 있다.
첨부된 도 1은 종래의 일반적인 구성의 파우치형 단위 셀(unit cell)을 보인 것으로서, 이는 전기이중층커패시터(EDLC)를 보인 것이다. 도 2는 도 1의 파우치형 단위 셀에 적용되는 인출단자로서의 탭 단자(2a)(3a)를 보인 것이다.
도 1을 참고하면, 파우치형 제품은 필름(주로, 알루미늄 라이네이트 필름)으로 구성된 외장재(1)와, 상기 외장재(1)의 내부에 내장된 양극(2) 및 음극(3)의 두 전극과, 상기 양극(2)과 음극(3)의 사이에 개재된 분리막(4)과, 상기 외장재(1) 내에 주입되어 양극(2)과 음극(3) 간의 이온을 전도시키는 전해질을 포함한다. 일반적으로, 파우치형 제품은 기본 구성요소로서, 위와 같은 두 개의 전극(2)(3), 이들 사이에 개재된 분리막(4), 전해질 및 이들을 수납하는 외장재(1)를 하나의 단위 셀(unit cell)로 하여 사용되고 있다.
또한, 도 2를 참고하면, 상기 각 전극(2)(3)에는 인출단자로서의 탭 단자(또는, '리드 탭'이라고도 함)(2a)(3a)가 결합되어 있으며, 상기 탭 단자(2a)(3a)의 일측은 외장재(1)의 외부로 인출된다. 이때, 외장재(1)와 탭 단자(2a)(3a) 간의 밀봉성을 위해 탭 단자(2a)(3a)에는 탭 필름(Tab film)(5)이 고정되고 있다. 상기 탭 필름(5)은 주로 탭 단자(2a)(3a)의 양면을 감싼 형태로 벤딩(bending)되어 탭 단자(2a)(3a)의 표면에 고정되어 있으며, 이는 통상 외장재(1)와 열융착된다.
상기 외장재(1)의 가장 중요한 목적은 내부에 수납된 전극(2)(3), 분리막(4) 및 전해질이 외부와 접촉되지 않도록 밀봉하고 전해질의 누액을 방지하는 데에 있으며, 이는 또한 상기 셀 구성요소들(2)(3)(4)이 각각의 형태를 안정적으로 유지시키고자하는 데에 있다. 예를 들어, 한국 공개특허 제10-2014-0035605호(2014.03.24.자 공개), 한국 공개특허 제10-2015-0041291호(2015.04.16.자 공개) 및 한국 공개특허 제10-2018-0050842호(2018.05.16.자 공개) 등에는 위와 관련한 기술이 제시되어 있다.
최근 전자기기의 박형화에 따라 보다 얇은 형태의 전기이중층커패시터(EDLC)의 요구가 확산되고 있다. 특히, 최근에 급격히 시장을 확대하고 있는 신용카드 및 스마트카드 등의 박형 소자에 적용되는 경우 국제적인 표준에 의거하여 장착되는 부품의 두께(높이)에 제한을 두고 있다. 국제적인 카드의 표준은 그 두께가 약 0.76mm로 제한되어 있다. 이는 사용되는 여타의 기기와의 호환성을 위해 변경이 어렵다.
이에, 전기이중층커패시터(EDLC)가 신용카드 등의 박형 소자에 적용되기 위해서는 신용카드의 외형을 구성하는 플라스틱 및 필름 재질의 구성에 따라 다를 수 있지만, 국제적인 카드의 표준 두께를 감안하여 0.76mm보다 훨씬 작은 두께를 가져야 할 것이 요구되고 있다. 파우치형 전기이중층커패시터(EDLC)의 최대 두께는 두 전극(2)(3)의 두께 및 분리막(4)의 두께, 외장재(1)를 구성하는 파우치 필름 2장의 두께, 탭 단자(2a)(3a)의 두께 및 탭 필름(5)의 두께를 합한 값으로 결정될 수 있다.
또한, 최근에는 시장의 확대에 따라 3V 이상의 높은 사용전압이 요구되고 있다. 그러나 종래의 파우치형 전기이중층커패시터(EDLC)의 경우, 단위 셀 내에 사용된 전해질에 대해 사용가능한 최대 전압은 약 3.3V로 제한되어 있다. 게다가 고출력을 내기 위한 초박형의 경우, 내부저항을 최소화하기 위해 높은 저항을 갖는 3.3V를 사용전압으로 할 수 없다. 이에 따라, 종래의 파우치형 전기이중층커패시터(EDLC)의 단위 셀은, 그 사용전압이 대부분의 경우 최대 약 3V 정도로 제한되고 있다.
파우치형 전기이중층커패시터(EDLC)의 사용전압을 올리기 위해서는 단위 셀들을 직렬로 연결하여 전압을 상승시키는 방법이 있으나, 이는 두께의 한계 및 장착공간의 제한으로 거의 불가능하다. 예를 들어, 단위 셀들을 수직으로 적층하여 직렬로 연결하는 경우, 적층 제품의 두께가 두꺼워져 신용카드 등의 박형 소자에 적용이 어렵다. 다른 예를 들어, 단위 셀들을 수평으로 배열하여 직렬로 연결하는 방법을 고려해 볼 수 있으나, 이 경우에는 신용카드 등의 박형 소자에 장착공간이 허용되지 않아 거의 불가능하다.
위와 같이 사용전압을 높이기 위해서는 단위 셀들을 직결로 연결해야 하는데, 종래의 전기이중층커패시터(EDLC)는 두께 및 장착공간의 제약으로 사용전압을 높이기 어렵다.
또한, 신용카드 등의 박형 소자에 적용하기 위해, 단위 셀을 구성하는 각 구성요소들(1)(2)(3)(4)의 두께를 박막화(최소화)하는 방법이 고려해 볼 수 있으나, 이 경우에는 적어도 전기적 특성이 떨어진다. 예를 들어, 전극(2)(3)을 박막화하는 경우, 전극 활물질층의 두께 감소에 따라 전극 활물질의 로딩양이 작아져 전기적 특성(특히, 에너지 충전량)이 급격히 떨어지게 된다. 또한, 외장재(1)를 박막화하는 경우에는 전해액과 접촉되는 내부층의 액화가 발생될 수 있다.
따라서 종래의 파우치형 제품은 적어도 위와 같은 이유로 신용카드나 스마트카드 등의 두께(높이) 제약이 있는 박형 소자에 적용할 경우, 직렬 연결이 불가능하여 사용전압의 상승이 어렵다. 즉, 종래의 파우치형 제품은 사용전압의 상승과 박형화를 동시에 구현하기 어려운 문제점이 있다.
한국 공개특허 제10-2014-0035605호(2014.03.24.자 공개) 한국 공개특허 제10-2015-0041291호(2015.04.16.자 공개) 한국 공개특허 제10-2018-0050842호(2018.05.16.자 공개)
이에, 본 발명은 사용전압의 상승과 두께의 박형화를 동시에 구현할 수 있는 전기에너지 저장장치의 전극 스택 구조 및 이의 스태킹 방법을 제공하는 데에 그 목적이 있다.
구체적으로, 본 발명은 외장재 내부에서 적어도 2개의 셀이 직접 직렬로 연결되면서 셀 간이 절연되게 함으로써, 사용전압이 상승되고 두께가 최소화(박막화)되어 신용카드 및 스마트카드 등의 박형 소자에 유용하게 적용될 수 있는 전기에너지 저장장치의 전극 스택 구조 및 이의 스태킹 방법을 제공하는 데에 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은,
외장재(200) 내에 수납되는 전기에너지 저장장치의 전극 스택 구조로서,
전극시트(10)가 폴딩되어 형성된 제1전극(11)과 제2전극(12);
상기 제1전극(11)과 제2전극(12)의 사이에 적층된 절연 필름(20);
상기 제1전극(11)의 상부에 적층된 제1분리막(31);
상기 제1분리막(31)의 상부에 적층된 제3전극(13);
상기 제2전극(12)의 하부에 적층된 제2분리막(32);
상기 제2분리막(32)의 하부에 적층된 제4전극(14); 및
상기 제1전극(11)과 제2전극(12)을 연결하고, 상기 전극시트(10)에 형성된 폴딩부(10a)를 포함하는 전기에너지 저장장치의 전극 스택 구조를 제공한다.
또한, 본 발명은,
폴딩부(10a)가 형성된 전극시트(10)를 준비하는 제1단계;
상기 전극시트(10)의 폴딩부(10a)를 폴딩하여 제1전극(11)과 제2전극(12)이 형성되게 한 다음, 상기 제1전극(11)과 제2전극(12)의 사이에 절연 필름(20)을 삽입하는 제2단계;
상기 제1전극(11)의 상부에 제1분리막(31)을 적층한 다음, 상기 제1분리막(31)의 상부에 제3전극(13)을 적층하는 제3단계; 및
상기 제2전극(12)의 하부에 제2분리막(32)을 적층한 다음, 상기 제2분리막(32)의 하부에 제4전극(14)을 적층하는 제4단계를 포함하는 전기에너지 저장장치의 전극 스태킹 방법을 제공한다.
본 발명의 실시예에 따라서, 상기 폴딩부(10a)는 제1전극(11) 및 제2전극(12)의 폭(W)보다 좁은 폭(Wa)을 가지며, 상기 절연 필름(20)의 일측(20a)은 폴딩부(10a)에 맞닿도록 밀착된다. 또한, 상기 절연 필름(20)은 제1 내지 제4전극(11~14) 및 제1 내지 제2분리막(31)(32)보다 큰 크기를 갖는다. 이때, 상기 절연 필름(20)은, 그의 4개의 변에서 외장재(200)와 열융착된다.
본 발명에 따르면, 사용전압이 상승되고 두께가 최소화(박막화)되는 효과를 갖는다. 또한, 본 발명에 따르면, 전기적 특성이 개선되는 효과를 갖는다. 이에 따라, 본 발명은 높은 사용전압과 초박형의 전기에너지 저장장치를 구현하여, 예를 들어 신용카드 및 스마트카드 등의 박형 소자에 유용하게 적용될 수 있다.
도 1은 종래의 파우치형 전기이중층 커패시터(EDLC)의 단위 셀(unit cell)을 보인 절단 사시도이다.
도 2는 도 1에 적용되는 인출단자로서의 탭 단자에 탭 필름이 고정된 모습을 보인 사시도이다.
도 3은 본 발명의 실시예에 따른 전기에너지 저장장치의 전극 스택 구조를 제조하는 과정(전극 스태킹 과정)을 설명하기 위한 일부 공정도이다.
도 4는 본 발명의 실시예에 따른 전기에너지 저장장치의 전극 스택 구조를 보인 단면 구성도이다.
도 5는 본 발명의 실시예에 따른 전기에너지 저장장치의 전극 스택 구조를 보인 평면 구성도이다.
도 6은 본 발명의 실시예에 따라 제조된 파우치형 EDLC 셀 시편을 분리한 모습을 보인 사진이다.
본 발명에서 사용되는 용어 "및/또는"은 전후에 나열한 구성요소들 중에서 적어도 하나 이상을 포함하는 의미로 사용된다. 본 발명에서 사용되는 용어 "하나 이상"은 하나 또는 둘 이상의 복수를 의미한다.
본 발명은 전기에너지 저장장치를 구성하는 전극 스택(stack) 구조 및 이의 스태킹(stacking) 방법을 제공한다. 또한, 본 발명은, 상기 본 발명의 전극 스택 구조를 포함하는 전기에너지 저장장치를 제공한다. 아울러, 본 발명은, 상기 본 발명의 전극 스태킹 방법을 포함하는 전기에너지 저장장치의 제조방법을 제공한다.
본 발명에서, 전기에너지 저장장치는 에너지를 저장하는 것이면 특별히 제한되지 않는다. 본 발명에서, 전기에너지 저장장치는, 충/방전이 가능한 전기 화학 소자로서, 이는 예를 들어 전기이중층커패시터(EDLC ; Electric Double Layer Capacitor), 리튬이온전지, 리튬이온 커패시터(LiC ; Lithium Ion Capacitor), 의사 커패시터(Pseudo Capacitor) 및 하이브리드 커패시터(Hybrid Capacitor) 등으로부터 선택될 수 있다.
이하, 첨부된 도면을 참고하여 본 발명의 실시예를 설명함에 있어, 전기에너지 저장장치는 경우에 따라서 전기이중층커패시터(이하, "EDLC"라 함)를 예로 들어 설명한다.
첨부된 도면은 본 발명의 예시적인 실시예를 도시한 것으로, 이는 단지 본 발명의 이해를 돕기 위해 제공된다. 첨부된 도면에서, 각 층 및 영역을 명확하게 표현하기 위해 두께는 확대하여 나타낸 것일 수 있고, 도면에 표시된 두께, 크기 및 비율 등에 의해 본 발명의 범위가 제한되는 것은 아니다. 또한, 본 발명의 실시예를 설명함에 있어서, 관련된 공지의 범용적인 기능 및/또는 구성에 대한 상세한 설명은 생략한다.
도 3은 본 발명의 실시예에 따른 전기에너지 저장장치의 전극 스택 구조(100)를 제조하는 과정을 설명하기 위한 일부 공정도이다. 그리고 도 4는 본 발명의 실시예에 따른 전기에너지 저장장치의 전극 스택 구조(100)를 측면에서 바라본 단면 구성도이고, 도 5는 본 발명의 실시예에 따른 전기에너지 저장장치의 전극 스택 구조(100)(이하, "전극 스택 구조"로 약칭한다.)를 보인 평면 구성도이다.
먼저, 도 4를 참고하면, 본 발명에 따른 전극 스택 구조(100)는, 외장재(200, 도 5 참고) 내에서 수직(도 4에서 상하 방향)으로 적층된 2개의 셀(CELL 1)(CELL 2)을 포함하되, 상기 2개의 셀(CELL 1)(CELL 2)은 외장재(200) 내에서 폴딩부(10a)를 통해 직접 직렬로 연결된 구조를 갖는다. 본 발명에 따른 전극 스택 구조(100)는, 1장의 전극시트(10)가 폴딩(folding)되어 형성된 제1전극(11)과 제2전극(12)을 포함하되, 상기 제1전극(11)과 제2전극(12)은 이들 사이에 적층(삽입)된 절연 필름(20)에 의해 절연된다. 또한, 상기 전극시트(10)에는 폴딩부(10a)가 형성되어 있으며, 상기 폴딩부(10a)는 제1전극(11)과 제2전극(12)을 일체로 연결한다. 이러한 폴딩부(10a)에 의해 제1전극(11)과 제2전극(12)은 외장재(200) 내에서 직접 직렬로 연결된다.
구체적으로, 본 발명에 따른 전극 스택 구조(100)는, 전극시트(10)가 폴딩되어 형성된 제1전극(11)과 제2전극(12), 상기 제1전극(11)과 제2전극(12)의 사이에 적층(삽입)된 절연 필름(20), 상기 제1전극(11)의 상부에 적층된 제1분리막(31), 상기 제1분리막(31)의 상부에 적층된 제3전극(13), 상기 제2전극(12)의 하부에 적층된 제2분리막(32), 상기 제2분리막(32)의 하부에 적층된 제4전극(14), 및 상기 제1전극(11)과 제2전극(12)을 연결하는 폴딩부(10a)를 포함한다.
위와 같은 본 발명에 따른 전극 스택 구조(100)는, 예를 들어 파우치형 외장재(200) 내에 수납된다. 또한, 상기 외장재(200) 내에는, 예시적인 실시예에 따라서 고체 전해질보다는 전기적 특성에서 유리한 액체 전해액이 주입될 수 있다. 본 발명에 따른 전극 스택 구조(100)는 외장재(200) 내에 전해액과 함께 수납되어 있되, 2개의 셀(CELL 1)(CELL 2)이 외장재(200) 내에서 직렬로 연결된 2셀 적층 구조를 갖는다.
또한, 본 발명에 따른 전극 스택 구조(100)는, 상기 제3전극(13) 및 제4전극(14)에 형성된 탭 단자(13a)(14a)를 더 포함할 수 있다. 이때, 도 4에 보인 바와 같이, 예를 들어 맨 상측에 위치한 제3전극(13)의 탭 단자(13a)에 양극(+)이 인가되면, 상기 제3전극(13)은 양극(+), 상기 제1전극(11)은 음극(-), 상기 제2전극(12)은 양극(+), 상기 제4전극(14)은 음극(-)이 된다. 이와는 반대로, 맨 상측에 위치한 제3전극(13)의 탭 단자(13a)에 음극(-)이 인가되면, 상기 제3전극(13)은 음극(-), 상기 제1전극(11)은 양극(+), 상기 제2전극(12)은 음극(-), 상기 제4전극(14)은 양극(+)이 된다.
이하, 본 발명에 따른 전극 스태킹 방법을 설명하면서 본 발명에 따른 전극 스택 구조(100)의 실시예를 설명한다.
본 발명에 따른 전극 스태킹 방법은, 전극시트(10)를 준비하는 제1단계(전극시트(10)의 준비); 상기 전극시트(10)를 폴딩(folding)하여 제1전극(11)과 제2전극(12)이 형성되게 한 다음, 상기 제1전극(11)과 제2전극(12)의 사이에 절연 필름(20)을 삽입(적층)하는 제2단계(공통전극 스태킹); 상기 제1전극(11)의 상부에 제1분리막(31)과 제3전극(13)을 적층하는 제3단계(상부전극 스태킹); 및 상기 제2전극(12)의 하부에 제2분리막(32)과 제4전극(14)을 적층하는 제4단계(하부전극 스태킹)을 포함한다. 또한, 본 발명에 따른 전극 스태킹 방법은, 상기 절연 필름(20)을 외장재(200)와 열융착시키는 제5단계(열융착)를 더 포함할 수 있다. 각 단계별로 설명하면 다음과 같다.
[제1단계] - 전극시트(10)의 준비
먼저, 도 3을 참고하면, 폴딩부(10a)가 형성된 전극시트(10)를 준비한다. 상기 전극시트(10)는 두 개의 전극(11)(12)으로서, 제1전극(11)과 제2전극(12)을 형성할 수 있는 크기를 갖는다. 이러한 1장의 전극시트(10)가 폴딩부(10a)에서 절반으로 접어져서 제1전극(11)과 제2전극(12)이 형성된다. 상기 폴딩부(10a)는 제1전극(11)과 제2전극(12)을 일체로 연결하며, 이는 제1전극(11)과 제2전극(12)의 공통단자, 공유단자 또는 직결 연결단자로서의 기능을 갖는다.
도 3의 (a) 및 (b)에 도시된 바와 같이, 상기 폴딩부(10a)는 전극시트(10)의 중앙에 형성되며, 이는 제1전극(11) 및 제2전극(12)의 폭(W)보다 좁은 폭(Wa)을 가질 수 있다. 상기 폴딩부(10a)는 전극(11)(12)의 폭(W), 구체적으로는 전극시트(10) 폭(W)의 약 10 ~ 50%에 해당하는 폭(Wa)을 가질 수 있다. 즉, 도 3에서, Wa = 0.1 ~ 0.5W가 될 수 있다. 또한, 상기 폴딩부(10a)는, 예를 들어 전극시트(10)의 사출 성형과정에서 형성되거나, 사출기나 절단기 등을 통한 펀칭 및/또는 절단 등을 통해 형성될 수 있다. 이러한 폴딩부(10a)의 형성 과정 및 형성 방법 등은 제한되지 않는다.
본 발명에서, 상기 전극시트(10) 및 제1~제4전극(11~14)는 모두 동일하게 구성될 수 있다. 상기 전극시트(10)와 각 전극(11~14)은 전기에너지 저장장치의 종류나 양극 및 음극에 따라 다양하게 구성될 수 있으며, 이는 통상과 같다. 상기 전극시트(10) 및 각 전극(11~14)은, 예를 들어 집전체층과, 상기 집전체층의 한 면 또는 양면에 코팅된 전극 활물질층을 포함할 수 있다. 상기 집전체층은, 예를 들어 알루미늄(Al), 구리(Cu), 티탄(Ti), 니켈(Ni), 스테인레스 스틸(SUS) 또는 이들의 합금으로부터 선택된 금속 포일(metal foil)로 구성될 수 있으며, 일례로 알루미늄(Al) 에칭 포일로 구성될 수 있다. 상기 전극 활물질층은 전극 활물질, 도전재 및 바인더를 포함할 수 있다. 예를 들어, EDLC의 경우, 상기 전극 활물질층은 활성탄을 주성분으로 하는 활성탄 슬러리가 집전체층의 양면에 코팅되어 형성될 수 있다.
[제2단계] - 공통전극 스태킹
도 3의 (b) 및 (c)에 보인 바와 같이, 상기 전극시트(10)의 폴딩부(10a)를 절반으로 폴딩하여 제1전극(11)과 제2전극(12)이 형성되게 한 다음, 상기 제1전극(11)과 제2전극(12)의 사이에 절연 필름(20)을 삽입한다. 이에 따라, 제1전극(11)과 제2전극(12)의 사이에는 절연 필름(20)이 삽입(적층)되고, 상기 제1전극(11)과 제2전극(12)은 공통단자(직렬 연결단자)로서의 폴딩부(10a)에 의해 전기적으로 연결된 공통전극(11)(12)이 제조된다.
상기 절연 필름(20)은 적어도 절연성을 가지는 합성수지 필름으로부터 선택된다. 상기 절연 필름(20)은, 바람직하게는 외장재(200)와의 열융착(열접착)이 가능한 것, 구체적으로는 외장재(200)를 구성하는 파우치 필름(210)과의 열융착이 가능한 것으로부터 선택된다. 이때, 상기 절연 필름(20)에 의해 두 개의 셀(CELL 1)(CELL 2)은 격리되면서 절연된다. 즉, 제1전극(11)과 제2전극(12)은 서로 마주하는 면에서 절연 필름(20)에 의해 절연된다. 이와 함께, 상기 절연 필름(20)에 의해 두 개의 셀(CELL 1)(CELL 2)은 밀봉된다. 즉, 두 개의 셀(CELL 1)(CELL 2)은 절연 필름(20)과 외장재(200)의 열융착에 의해 밀봉되어, 두 셀(CELL 1)(CELL 2) 간의 전해액 혼입(전해액의 이동)이 방지된다.
상기 절연 필름(20)은, 하나의 실시예에 따라서 파우치 필름(210)을 구성하는 내측 필름과 동일한 재질을 사용할 수 있다. 상기 절연 필름(20)은, 예를 들어 폴리올레핀(Polyolefin), 폴리이미드(PI ; Poly Imide) 및/또는 캐스트 폴리프로필렌(CPP ; Cast Poly Propylene) 등으로부터 선택된 필름을 유용하게 사용할 수 있다. 상기 폴리올레핀은 폴리에틸렌(PE ; Poly Ethylene) 및/또는 폴리프로필렌(PP ; Poly Propylene) 등을 예로 들 수 있다. 이러한 재질의 필름을 절연 필름(20)으로 사용하는 경우, 절연성에 유리하고, 이는 또한 외장재(200)를 구성하는 파우치 필름(210)과 양호한 열융착성(밀봉성)을 갖는다.
상기 절연 필름(20)은, 예를 들어 5㎛ ~ 35㎛의 두께를 가질 수 있다. 이때, 상기 절연 필름(20)의 두께가 5㎛ 미만인 경우, 열융착성(밀봉성)이 떨어져 경우에 따라서는 두 셀(CELL 1)(CELL 2) 간에 전해액 혼입(전해액의 이동)이 발생될 수 있다. 그리고 상기 절연 필름(20)의 두께가 35㎛를 초과하는 경우, 본 발명에서 목적하는 초박형의 두께가 구현되기 어려울 수 있다. 이러한 점을 고려할 때, 상기 절연 필름(20)은 10㎛ ~ 25㎛의 두께를 가지는 것이 좋다. 본 발명의 실시예에 따라서, 상기 절연 필름(20)은 10㎛ ~ 25㎛의 두께를 가지는 캐스트 폴리프로필렌(CPP) 필름을 사용하는 것이 좋으며, 이 경우에는 외장재(200)와의 열융착성(밀봉성)이 우수하고 초박형을 구현할 수 있다.
또한, 위와 같은 절연 필름(20)을 제1전극(11)과 제2전극(12)의 사이에 삽입함에 있어서, 상기 절연 필름(20)의 일측(20a)을 폴딩부(10a)의 끝까지 밀착시켜 삽입시킨다. 즉, 상기 절연 필름(20)의 일측(20a)(도 3의 (c)에서 오른쪽 말단)이 폴딩부(10a)와 맞닿도록 밀착시킨다. 이에 더하여, 도 3 내지 도 5에 도시된 바와 같이, 상기 절연 필름(20)의 크기(가로 및 세로의 길이)는 상기 제1 내지 제4전극(11~14) 및 제1 내지 제2분리막(31)(32)보다 크기를 크게 구성한다. 이에 따라, 본 발명의 전극 스택 구조(100)을 평면상에서 바라볼 때, 상기 절연 필름(20)의 4방향 4개의 변에 위치한 테두리(21)는 모두 상기 전극(11~14) 및 분리막(31)(32)의 외측으로 노출된다. 이때, 상기 절연 필름(20)의 4변에 위치한 각 테두리(21)는 외장재(200)를 구성하는 파우치 필름(210)과 열융착(밀봉)된다.
본 발명의 실시예에 따라서, 상기 폴딩부(10a)는 제1전극(11) 및 제2전극(12)의 폭(W)보다 좁은 폭(Wa)을 가지며, 상기 절연 필름(20)의 일측(20a)은 폴딩부(10a)에 맞닿도록 밀착되고, 상기 절연 필름(20)은 각 전극(11~14) 및 분리막(31)(32)보다 큰 크기(가로 및 세로)를 가지는 경우, 상기 절연 필름(20)은 그의 4방향에서 외장재(200)와 열융착되어 두 셀(CELL 1)(CELL 2) 간의 양호한 밀봉성을 유지할 수 있다. 즉, 절연 필름(20)의 4방향 4개의 변에 위치한 각 테두리(21)가 파우치 필름(210)과 열융착되어, 외장재(200) 내부에서 두 개의 셀(CELL 1)(CELL 2)이 완벽한 밀봉 구조로 격리된다. 그리고 두 개의 셀(CELL 1)(CELL 2)은 외장재(200) 내부에서 상기 폴딩부(10a)에 의해 직결로 연결된다.
[제3단계 / 제4단계] - 상부전극 스태킹 / 하부전극 스태킹
다음으로, 도 4를 참고하면, 상기 제1전극(11)의 상부에 제1분리막(31)을 적층한 다음, 상기 제1분리막(31)의 상부에 제3전극(13)을 적층하는 상부전극 스태킹(제3단계)을 진행한다. 또한, 상기 제2전극(12)의 하부에 제2분리막(32)을 적층한 다음, 상기 제2분리막(32)의 하부에 제4전극(14)을 적층하는 하부전극 스태킹(제4단계)을 진행한다. 본 발명에서, 상기 상부전극 스태킹(제3단계)과 하부전극 스태킹(제4단계)의 진행 순서는 제한되지 않는다.
상기 제1분리막(31)과 제2분리막(32)은 동일하게 구성될 수 있으며, 이들(31)(32)은 통상적으로 사용하는 분리막을 사용할 수 있다. 또한, 상기 상부전극 스태킹(제3단계)과 하부전극 스태킹(제4단계)은, 각각 상기 제3전극(13) 및 제4전극(14)에 탭 단자(13a)(14a)를 형성시키는 공정을 포함할 수 있다. 상기 탭 단자(13a)(14a)는 통상과 같은 방법으로 형성시킬 수 있으며, 이는 예를 들어 각 전극(13)(14)의 일부분을 스트리핑(stripping)하고, 상기 스트리핑된 부분에 탭 단자(13a)(14a)를 용접, 초음파 융착 및/또는 전도성 접착제 등을 통해 결합시키는 방법으로 형성시킬 수 있다. 상기 탭 단자(13a)(14a)은, 예를 들어 니켈(Ni), 알루미늄(Al) 및 이들의 합금으로 구성된 것을 사용할 수 있으며, 하나의 실시예에 따라서 용접 방법으로 결합시키는 경우에 유리한 특성을 가지는 니켈(Ni) 재질의 단자를 사용할 수 있다.
[제5단계] - 열융착
도 5를 참고하면, 상기와 같은 단계들을 통해 적층된 전극 스택 구조(100)를 외장재(200) 내에 수납한 다음, 상기 절연 필름(20)을 외장재(200)와 열융착시킨다. 상기 외장재(200)는, 통상과 같이 열융착이 가능한 파우치 필름(210)으로 구성되며, 이는 구체적으로 하부 파우치 필름(210)과 상부 파우치 필름(도시하지 않음)으로 구성될 수 있다. 상기 상부 및 하부 파우치 필름(210)은, 예를 들어 폴리올레핀층(폴리에틸렌이나 폴리프로필렌)/접착제층/알루미늄 포일층/접착제층/폴리올레핀층(폴리에틸렌이나 폴리프로필렌)으로 구성되는 알루미늄 라미네이트 필름을 사용할 수 있다.
하나의 실시예에 따라서, 상기 하부 파우치 필름(210)과 상부 파우치 필름을 적층한 후, 3방향 측면을 열융착하여 파우치형의 외장재(200)를 형성한 다음, 상기 외장재(200) 내에 전극 스택 구조(100)를 넣어 수납되도록 할 수 있다. 다른 실시예에 따라서, 상기 하부 파우치 필름(210) 상에 전극 스택 구조(100)를 적층하고, 상기 전극 스택 구조(100) 상에 상부 파우치 필름을 적층한 다음, 3방향 측면을 열융착하여 외장재(200) 내에 전극 스택 구조(100)가 수납되도록 할 수 있다.
본 발명의 실시예에 따라서, 상기 절연 필름(20)은 4개의 변에서 외장재(200)와 열융착된다. 앞서 언급한 바와 같이, 본 발명의 실시예에 따라서, 상기 절연 필름(20)은 전극(11~14) 및 분리막(31)(32)보다 큰 크기(가로 및 세로)로 구성되어, 절연 필름(20)의 4개의 변에 위치한 각 테두리(21)는 전극(11~14) 및 분리막(31)(32)의 외측으로 노출되어 있다. 이때, 상기 절연 필름(20)의 4개의 변에 위치한 각 테두리(21)를 외장재(200)를 구성하는 하부 파우치 필름(210) 및/또는 상부 파우치 필름에 열융착(밀봉)시킨다. 이러한 절연 필름(20)과 외장재(200)의 열융착(밀봉)에 의해, 두 개의 셀(CELL 1)(CELL 2)이 외장재(200) 내부에서 완벽한 밀봉 구조로 격리된다. 상기 열융착은, 예를 들어 150 ~ 200℃의 온도에서 진행할 수 있다.
다음으로, 상기 두 개의 각 셀(CELL 1)(CELL 2)에 전해액을 주입한 다음, 외장재(200)의 일측(도 5의 상측 말단으로서, 탭 단자(13a)(14a)가 결합된 부분)을 실링하면, 하나의 외장재(200) 내에 2개의 셀(CELL 1)(CELL 2)이 직렬로 연결된 전기에너지 저장장치가 제조된다. 또한, 다른 실시예에 따라서, 상기 전극 스택 구조(100)는 외장재(200) 내에 수납하기 이전에 진공 함침조에서 미리 전해액에 충분히 함침된 다음, 상기 외장재(200) 내에 수납될 수 있다. 아울러, 상기 외장재(200)의 실링(도 5에서 상측 말단)은, 통상과 같이 외장재(200)와 탭 단자(13a)(14a) 간의 밀봉을 위한 탭 필름(Tab film)(5, 도 2 참고)이 사용될 수 있다. 구체적으로, 상기 탭 단자(13a)(14a)의 표면에 탭 필름(5)을 고정시키고, 상기 탭 필름(5)과 외장재(200)를 열융착시켜 탭 단자(13a)(14a) 측의 실링을 도모할 수 있다.
상기 전해액은 통상적으로 사용하는 것을 사용할 수 있다. 상기 전해액은, 예를 들어 이온성 물질과 용매를 포함할 수 있다. 상기 이온성 물질은, 예를 들어 테트라에틸암모늄, 트리에틸메틸암모늄 등의 4급 암모늄염; (C2H5)4NBF4 등의 4불화 붕소 암모늄염; N-에틸-N-메틸피롤리디늄, N,N-테트라메틸렌 피롤리디늄 등의 지방족 고리형 암모늄염; 1,3-디메틸이미다졸, 1-에틸-3-메틸이미다졸 등의 4급 이미다졸; 및/또는 이들의 유도체 등으로부터 선택될 수 있다. 상기 이온성 물질은, 구체적인 예를 들어 테트라에틸암모늄테트라플루오로보레이트, 테트라메틸암모늄테트라플루오로보레이트, 테트라포스포늄테트라플루오로보레이트 및 테트라에틸메틸암모늄테트라플루오로보레이트 등으로부터 선택된 하나 이상을 사용할 수 있다.
상기 전해액을 구성하는 용매는 유기 용매로서, 이는 예를 들어 프로필렌카보네이트, 에틸렌카보네이트, 부틸렌카보네이트, 디메틸카보네이트, 디에틸카보네이트, 에틸메틸카보네이트, 아세토니트릴, 감마부티로락톤, 테트라히이드로퓨란, 디메틸설폭사이드, 디메틸폼아미드, 디메틸아세트아미드, 인산트리에스테르, 무수말레산, 석신산 무수물, 무수프탈산, 1,3-프로판설톤, 니트로벤젠, 1,2-디메톡시에탄, 니트로메탄 및/또는 이들의 유도체 등으로부터 선택될 수 있다.
본 발명의 실시예에 따라서, 상기 전해액은 이온성 물질을 베이스로 하되, 여기에 이온전도도의 향상을 위한 위해 술포란(Sulforane) 및 디메틸카보네이트(Dimethyl Carbonate)를 혼합한 용매를 사용할 수 있다. 또한, 전해액은, 예를 들어 0.1 ~ 4.0mol/L, 구체적인 예를 들어 0.5 ~ 3.0mol/L의 농도를 가질 수 있다.
이상에서 설명한 본 발명에 따른 전극 스택 구조(100)는, 1개의 외장재(200) 내에 전해액과 함께 수납되어, 절연 필름(20)을 기준으로 하여, 상기 절연 필름(20)의 상측에 위치한 제1셀(CELL 1)과 상기 절연 필름(20)의 하측에 위치한 제2셀(CELL 2)을 포함하며, 상기 제1셀(CELL 1)과 제2셀(CELL 2)은 외장재(200) 내부에서 폴딩부(10a)에 의해 직접 직결로 연결된 구조를 갖는다. 즉, 본 발명은 1개의 외장재(200)를 기본으로 하는 단위 셀(unit cell) 내에 두 개의 셀(CELL 1)(CELL 2)이 내장되어 있되, 상기 두 개의 셀(CELL 1)(CELL 2)은 1장의 전극시트(10)에 형성된 폴딩부(10a)에 의해 단위 셀(unit cell) 내에서 직접 직렬로 연결된 구조를 갖는다. 이에, 본 발명은 실질적으로 2개의 셀을 직결로 연결한 전기적 특성을 갖는다. 또한, 각 셀(CELL 1)(CELL 2) 내에 주입된 전해액은, 유동성이 있음에도 외장재(200)와 열융착된 절연 필름(20)에 의해 밀봉되어, 두 셀(CELL 1)(CELL 2) 간의 혼입(전해액의 이동)이 어렵다.
따라서 본 발명에 따르면, 1개의 외장재(200) 내부에 2개의 셀(CELL 1)(CELL 2)이 직접 직렬로 연결되어 사용전압이 상승되며, 상기와 같이 적층된 전극 스택 구조(100)에 의해 두께가 최소화(박막화)된다. 이에 따라, 본 발명은 두께 및 장착공간의 제약으로 사용전압을 높이기 어려웠던 종래와 대비하여, 상기와 같은 전극 스태킹에 의해 두께의 최소화(박막화)가 가능하여, 사용전압이 높은 박형 소자(신용카드 및 스마트카드 등)에도 유용하게 적용될 수 있다.
한편, 본 발명의 다른 실시예에 따라서는, 전기에너지 저장장치를 구성함에 있어서, 상기와 같은 본 발명의 전극 스택 구조(100)를 외장재(200) 내에 복수개로 적층하여 직렬 및/또는 병렬로 연결할 수 있다.
이하, 본 발명의 구체적인 실험 실시예 및 비교예를 예시한다. 하기의 실시예는 본 발명의 이해를 돕기 위해 예시적으로 제공되는 것일 뿐, 이에 의해 본 발명의 기술적 범위가 한정되는 것은 아니다. 또한, 하기의 비교예는 종래 기술을 의미하는 것이 아니며, 이는 단지 실시예와의 비교를 위해 제공된다.
[실시예]
제품 size 15x15mm의 면적을 갖는 제품을 기준으로 하여, 다음과 같이 외장재(200) 내에 두 개의 셀(CELL 1)(CELL 2)이 직렬로 연결하여 정격전압 6V의 파우치형 EDLC 셀 시편들을 제조하였다.
먼저, 도 3에 보인 바와 같은 전극시트(10)을 준비하고, 이를 절반으로 폴딩한 것을 제1전극(11)과 제2전극(12)으로 적용하였다. 전극시트(10)는 약 40㎛ 두께의 양면 코팅전극으로서, 이는 Al 포일의 양면에 전극 활물질층을 코팅한 양면 코팅전극을 사용하였다. 이때, 전극 활물질층은 활성탄(YP50)을 적용한 활성탄 슬러리를 코팅하여 형성하였다. 이후, 제1전극(11)과 제2전극(12)의 사이에 절연 필름(20)을 삽입하되, 절연 필름(20)의 일측(20a)을 폴딩부(10a)와 맞닿도록 끝까지 밀착시켰다. 절연 필름(20)은 약 20㎛ 두께의 CPP 필름(Cast Poly Propylene film)을 사용하였다.
다음으로, 제1전극(11)의 상부에는 제1분리막(31)과 제3전극(13)을 순차적으로 적층하고, 제2전극(12)의 하부에는 제2분리막(32)과 제4전극(14)을 순차적으로 적층하였다. 제3전극(13)과 제4전극(14)은 전극시트(10)와 동일한 것으로서, 약 40㎛ 두께의 양면 코팅전극을 사용하였다. 이때, 제3전극(13)과 제4전극(14)은 그의 상단 일측을 스트리핑(stripping)한 후, 여기에 인출단자로서 탭 필름이 부착된 탭 단자(13a)(14a)를 용접 결합시켰다. 탭 단자(13a)(14a)는 Ni 재질의 단자를 사용하였다. 그리고 제1분리막(31)과 제2분리막(32)은 약 30㎛ 두께의 부직포 분리막을 사용하였다.
위와 같이 적층된 전극 스택을 파우치형 외장재(200)에 수납한 다음, 약 180℃에서 절연 필름(20)과 외장재(200)(파우치 필름)를 열융착시켰다. 외장재(200)를 구성하는 파우치 필름(210)으로는 두께 약 76㎛의 알루미늄 라미네이트 필름을 사용하였다. 이후, 전해액을 주입하고 진공으로 유지시킨 후, 탭 필름과 파우치 필름(210)을 열융착하여 외장재(200)의 탭 단자(13a)(14a) 측을 실링하였다. 전해액은 이온성 액체를 베이스로 하되, 여기에 이온전도도의 향상을 위해 술포란(Sulforane) 및 디메틸카보네이트(Dimethyl Carbonate)를 혼합한 용매를 적용하였다.
위와 같은 과정을 통해 본 실시예에 따른 파우치형 EDLC 셀 시편을 여러 개 제조하였다. 첨부된 도 6은 본 실시예에 따라 제조된 파우치형 EDLC 셀 시편 중에서 어느 하나를 분리한 모습을 보인 사진이다. 본 실시예에 따라 제조된 파우치형 EDLC 셀 시편들은 외장재(200)의 내부에서 절연 필름(20)에 의해 격리된 제1셀(CELL 1)과 제2셀(CELL)을 가지며, 제1셀(CELL 1)과 제2셀(CELL)은 외장재(200)의 내부에서 폴딩부(10a)에 의해 직접 직렬로 연결되어 있다.
[비교예]
외장재 내에 1개의 셀이 수납된 단위 셀로서, 다음과 같이 정격전압 3V의 파우치형 EDLC 셀 시편들을 제조하였다.
먼저, Al 포일의 양면에 전극 활물질층이 코팅된 양면 코팅전극을 양극 및 음극으로 사용하고, 이들의 사이에 분리막을 개재한 후, 파우치형 외장재에 수납하였다. 이후, 외장재 내에 전해액을 주입하고 진공으로 유지시킨 후, 탭 필름과 파우치 필름을 열융착하여 실링하였다. 이와 같은 과정을 통해 본 비교예에 따른 파우치형 EDLC 셀 시편을 여러 개 제조하였다. 본 비교예에서 사용된 전극(양극 및 음극), 분리막, 전해액 및 외장재(파우치 필름)는 재질(성분) 및 두께에 있어 상기 실시예와 동일하다.
하기 [표 1]에 각 실시예 및 비교예에 따른 파우치형 EDLC 셀 시편의 구성요소별 두께를 나타내었다.
< 파우치형 EDLC 셀 시편의 구성요소별 두께 (단위 : mm) >
 비 고 비교예 실시예
 
 
 
UNIT CELL
 
 
전극 0.08 0.16
절연 필름(CPP FILM) - 0.02
분리막 0.03 0.06
외장재(파우치) 0.152 0.152
탭 단자 + 탭 필름 0.1 0.1
단위 셀 두께 0.362 0.492
직렬 연결
(6V)
제품 전체 두께(2셀) 0.724 0.492
상기 [표 1]에 보인 바와 같이, 1개의 외장재 내에 수납된 단위 셀(unit cell)을 기준으로 한 경우, 실시예가 비교예보다 약 0.13mm(130㎛)의 두께 상승이 있으나, 실시예는 두 개의 셀을 직렬로 연결한 것과 같은 효과를 가지므로, 직렬로 연결된 2셀 기준(6V)으로는 실시예가 비교예보다 약 0.232mm(232㎛) 낮아지는 두께 감소효과를 가짐을 알 수 있다. 이에 따라, 실시예에 따른 전극 스택 구조는 사용전압의 상승과 함께 두께의 박막화를 동시에 구현할 수 있다.
[전기적 특성 및 신뢰성 평가]
상기 각 실시예 및 비교예에 따른 파우치형 EDLC 셀 시편들에 대하여 전기적 특성을 평가하였다. 이때, 비교예의 경우에는 3V의 단위 셀에 대한 평가와 함께 두 개의 단위 셀을 직렬로 연결한 6V의 정격전압을 갖는 제품(2셀)에 대해서도 평가하였다. 전기적 특성은 각 EDLC 셀 시편들에 대한 정전용량(CAP)과 등가직결저항(ESR)을 측정하여 평가하였으며, 그 결과를 하기 [표 2]에 나타내었다. 모든 측정은 당업계의 통상적인 방법에 따라 진행하였다.
또한, 각 EDLC 셀 시편들에 대하여 충/방전 사이클 시험을 진행하여 신뢰성을 평가하였다. 비교예의 경우에는 두 개의 단위 셀을 직렬로 연결한 6V 제품(2셀)에 대해 신뢰성을 평가하였다. 시험 조건은 6.0V까지 20mA로 충전한 후, 6V에서 3V까지 20mA로 방전을 진행하는 것을 1cycle로 하여 총 50,000회를 실시하였다. 그 결과를 하기 [표 3]에 나타내었다.
< 파우치형 EDLC 셀 시편의 전기적 특성 평가 결과 >
비 고 시편 No. UNIT CELL 2s CELL
CAP(F) ESR(Ω) CAP(F) ESR(Ω)
비교예 1 0.032 3.1 0.015 6.0
2 0.031 3.2 0.015 6.1
3 0.033 3.5 0.016 6.3
4 0.032 3.3 0.015 6.1
5 0.031 3.2 0.015 6.2
AVG 0.0318 3.26 0.0152 6.14
실시예 1 - - 0.017 5.9
2 - - 0.016 6.1
3 - - 0.017 6.0
4 - - 0.016 6.1
5 - - 0.016 6.1
AVG - - 0.0164 6.04
< 파우치형 EDLC 셀 시편의 신뢰성 평가 결과 >
비 고 시편 No. 시험 전 시험 후
CAP(F) ESR(Ω) CAP(F) ESR(Ω) △CAP(%) △ESR(%)
비교예
(2s Cell)
1 0.015 6.0 0.0123 7.6 -18.00% 26.70%
2 0.015 6.1 0.0131 7.8 -12.70% 27.90%
3 0.016 6.3 0.0124 7.9 -22.50% 25.40%
4 0.015 6.1 0.0126 7.8 -16.00% 27.90%
5 0.016 6.2 0.0130 8.0 -13.30% 29.00%
AVG 0.015 6.1 0.0127 7.8 -16.60% 27.40%
실시예 1 0.017 5.9 0.0145 7.1 -14.70% 20.30%
2 0.016 6.1 0.0142 7.3 -11.30% 19.70%
3 0.017 6.0 0.0141 7.4 -17.10% 23.30%
4 0.016 6.1 0.0143 7.2 10.60% 18.00%
5 0.016 6.1 0.0145 7.3 -9.40% 19.70%
AVG 0.016 6.0 0.0143 7.3 -12.70% 20.20%
상기 [표 2]에 보인 바와 같이, 본 발명에 따라 외장재 내부에서 직렬로 연결하여 2셀을 구성한 실시예의 경우가 외장재 외부에서 단위 셀 2개를 직렬로 연결한 비교예보다 박형의 고내전압으로서 정전용량(CAP) 및 내부저항(ESR)의 전기적 특성에서도 높게 평가됨을 알 수 있었다.
또한, 상기 [표 3]에 보인 바와 같이, 충/방전 사이클 시험을 통한 신뢰성 평가에서도 실시예의 경우가 비교예보다 조금 더 우수한 결과를 보임을 알 수 있었다.
이상의 결과를 통해, 종래와 같이 단위 셀을 적층한 다음 외부에서 직렬로 연결하는 경우보다 본 발명의 전극 스택 구조에 따라 외장재 내부에서 절연 필름(20)을 통해 2셀로 격리하여 밀봉하고 폴딩부(10a)를 통해 2셀 간을 직접 직렬로 연결한 경우가 초박형화 및 고내전압화를 구현할 수 있고, 이와 함께 전기적 특성 및 신뢰성도 향상시킬 수 있음을 알 수 있다.
10 : 전극시트 10a : 폴딩부
11 : 제1전극 12 : 제2전극
13 : 제3전극 14 : 제4전극
20 : 절연 필름 21 : 테두리
31 : 제1분리막 32 : 제2분리막
100 : 전극 스택 구조 200 : 외장재

Claims (4)

  1. 외장재(200) 내에 수납되는 전기에너지 저장장치의 전극 스택 구조로서,
    전극시트(10)가 폴딩되어 형성된 제1전극(11)과 제2전극(12);
    상기 제1전극(11)과 제2전극(12)의 사이에 적층된 절연 필름(20);
    상기 제1전극(11)의 상부에 적층된 제1분리막(31);
    상기 제1분리막(31)의 상부에 적층된 제3전극(13);
    상기 제2전극(12)의 하부에 적층된 제2분리막(32);
    상기 제2분리막(32)의 하부에 적층된 제4전극(14); 및
    상기 제1전극(11)과 제2전극(12)을 연결하고, 상기 전극시트(10)에 형성된 폴딩부(10a)를 포함하는 전기에너지 저장장치의 전극 스택 구조.
  2. 제1항에 있어서,
    상기 폴딩부(10a)는 제1전극(11) 및 제2전극(12)의 폭(W)보다 좁은 폭(Wa)을 가지며,
    상기 절연 필름(20)의 일측(20a)은 폴딩부(10a)에 맞닿도록 밀착되고,
    상기 절연 필름(20)은 제1 내지 제4전극(11~14) 및 제1 내지 제2분리막(31)(32)보다 큰 크기를 가지며,
    상기 절연 필름(20)은 4개의 변에서 외장재(200)와 열융착되는 전기에너지 저장장치의 전극 스택 구조.
  3. 폴딩부(10a)가 형성된 전극시트(10)를 준비하는 제1단계;
    상기 전극시트(10)의 폴딩부(10a)를 폴딩하여 제1전극(11)과 제2전극(12)이 형성되게 한 다음, 상기 제1전극(11)과 제2전극(12)의 사이에 절연 필름(20)을 삽입하는 제2단계;
    상기 제1전극(11)의 상부에 제1분리막(31)을 적층한 다음, 상기 제1분리막(31)의 상부에 제3전극(13)을 적층하는 제3단계; 및
    상기 제2전극(12)의 하부에 제2분리막(32)을 적층한 다음, 상기 제2분리막(32)의 하부에 제4전극(14)을 적층하는 제4단계를 포함하는 전기에너지 저장장치의 전극 스태킹 방법.
  4. 제3항에 있어서,
    상기 전기에너지 저장장치의 전극 스태킹 방법은, 상기 절연 필름(20)을 외장재(100)와 열융착시키는 제5단계를 더 포함하고,
    상기 폴딩부(10a)는 제1전극(11) 및 제2전극(12)의 폭(W)보다 좁은 폭(Wa)을 가지며,
    상기 절연 필름(20)의 일측(20a)은 폴딩부(10a)에 맞닿도록 밀착되고,
    상기 절연 필름(20)은 제1 내지 제4전극(11~14) 및 제1 내지 제2분리막(31)(32)보다 큰 크기를 가지며,
    상기 제5단계에서는, 상기 절연 필름(20)의 4개의 변에 위치한 각 테두리(21)를 외장재(200)와 열융착시키는 전기에너지 저장장치의 전극 스태킹 방법.
KR1020220075156A 2022-06-20 2022-06-20 전기에너지 저장장치의 전극 스택 구조 및 이의 스태킹 방법 KR20230174090A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220075156A KR20230174090A (ko) 2022-06-20 2022-06-20 전기에너지 저장장치의 전극 스택 구조 및 이의 스태킹 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220075156A KR20230174090A (ko) 2022-06-20 2022-06-20 전기에너지 저장장치의 전극 스택 구조 및 이의 스태킹 방법

Publications (1)

Publication Number Publication Date
KR20230174090A true KR20230174090A (ko) 2023-12-27

Family

ID=89377792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220075156A KR20230174090A (ko) 2022-06-20 2022-06-20 전기에너지 저장장치의 전극 스택 구조 및 이의 스태킹 방법

Country Status (1)

Country Link
KR (1) KR20230174090A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140035605A (ko) 2012-09-14 2014-03-24 주식회사 엘지화학 판상형 전지셀
KR20150041291A (ko) 2013-10-08 2015-04-16 주식회사 엘지화학 카드 형상의 이차 전지셀
KR20180050842A (ko) 2016-11-07 2018-05-16 주식회사 엘지화학 전류 차단 기능의 전극 탭 및 리드를 포함하는 파우치형 전지셀

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140035605A (ko) 2012-09-14 2014-03-24 주식회사 엘지화학 판상형 전지셀
KR20150041291A (ko) 2013-10-08 2015-04-16 주식회사 엘지화학 카드 형상의 이차 전지셀
KR20180050842A (ko) 2016-11-07 2018-05-16 주식회사 엘지화학 전류 차단 기능의 전극 탭 및 리드를 포함하는 파우치형 전지셀

Similar Documents

Publication Publication Date Title
US7468222B2 (en) Electrochemical device
JP5069834B2 (ja) 改良されたエンクロージャ機構を有する電気化学エネルギー蓄積装置
JP4495751B2 (ja) 電気化学デバイスの製造方法
KR101138502B1 (ko) 리튬 이온 커패시터의 제조 방법
US7623339B2 (en) Electrochemical device
JP5258970B2 (ja) 扁平巻回形電力貯蔵デバイスセルおよび扁平巻回形電力貯蔵デバイスモジュール
US9831533B2 (en) Energy storage structures and fabrication methods thereof
KR100497560B1 (ko) 전지 및 전기 이중층 커패시터
US6088217A (en) Capacitor
US9620300B2 (en) Electrochemical device
CN112289590A (zh) 电化学能量存储器件及其制造方法
JP2010003803A (ja) 電気化学デバイス及びその製造方法
KR20110040125A (ko) 칩형 전기 이중층 커패시터 및 그 제조방법
JP2008300467A (ja) 電気化学デバイス
KR101551912B1 (ko) 코인형 리튬 이온 전지 제조방법
JP2002246269A (ja) 電気化学素子
JP5074994B2 (ja) 電気化学デバイス
CN113661608A (zh) 电化学装置和用电装置
US20120050946A1 (en) Supercapacitor module
KR101368236B1 (ko) 플라스틱백을 구비하는 이차전지 및 그의 제조방법
KR20230174090A (ko) 전기에너지 저장장치의 전극 스택 구조 및 이의 스태킹 방법
KR100516108B1 (ko) 전기에너지 저장장치 및 이의 제조 방법
KR20120123851A (ko) 2 이상의 양극 및 음극을 포함하는 전극 조립체 및 이에 의한 전기 화학 소자
JP2002252145A (ja) 電気化学素子
JP5265586B2 (ja) 電気化学デバイス