KR20230169057A - Liquid Crystal Display Device - Google Patents

Liquid Crystal Display Device Download PDF

Info

Publication number
KR20230169057A
KR20230169057A KR1020230174468A KR20230174468A KR20230169057A KR 20230169057 A KR20230169057 A KR 20230169057A KR 1020230174468 A KR1020230174468 A KR 1020230174468A KR 20230174468 A KR20230174468 A KR 20230174468A KR 20230169057 A KR20230169057 A KR 20230169057A
Authority
KR
South Korea
Prior art keywords
spacer
liquid crystal
substrate
display device
crystal display
Prior art date
Application number
KR1020230174468A
Other languages
Korean (ko)
Inventor
김시현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020230174468A priority Critical patent/KR20230169057A/en
Publication of KR20230169057A publication Critical patent/KR20230169057A/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13394Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Abstract

본 발명의 실시예에 따른 액정 표시 장치는 복수의 서브 화소 영역을 포함하며, 액정층을 사이에 두고 서로 대향하여 위치하는 제 1 기판과 제 2 기판과 제 1 기판 상의 박막 트랜지스터와 박막 트랜지스터 상에 바(bar) 형태의 평면 구조를 갖는 제 1 스페이서 및 제 2 기판 상에 있고, 제 1 스페이서와 적어도 일부가 중첩되어 상호 교차하는 제 2 스페이서를 포함하고, 제 1 스페이서는 제 2 스페이서가 연장된 방향으로 제 2 스페이서와 중첩되도록 형성된 적어도 하나의 돌출부를 포함한다. A liquid crystal display device according to an embodiment of the present invention includes a plurality of sub-pixel regions, a first substrate and a second substrate positioned opposite to each other with a liquid crystal layer in between, a thin film transistor on the first substrate, and a thin film transistor on the thin film transistor. It is on a first spacer and a second substrate having a bar-shaped planar structure, and includes a second spacer that at least partially overlaps the first spacer and intersects each other, and the first spacer has a second spacer extending therefrom. and at least one protrusion formed to overlap the second spacer in one direction.

Description

액정 표시 장치{Liquid Crystal Display Device}Liquid Crystal Display Device

본 발명은 액정 표시 장치에 관한 것으로서, 보다 구체적으로 개구율 및 투과율이 향상되고, 액정 퍼짐 특성을 개선할 수 있는 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more specifically, to a liquid crystal display device capable of improving aperture ratio and transmittance and improving liquid crystal spreading characteristics.

본격적인 정보화 시대가 도래함에 따라, 전기적 정보 신호를 시각적으로 표시하는 디스플레이(display) 분야가 급속도로 발전하고 있다. 이에 여러 가지 다양한 평판 표시 장치(Flat Display Device)에 대해 박형화, 경량화 및 저 소비전력화 등의 성능을 개선시키기 위한 연구가 계속되고 있다. With the advent of the full-fledged information age, the field of displays that visually display electrical information signals is rapidly developing. Accordingly, research is continuing to improve the performance of various flat display devices such as thinner, lighter, and lower power consumption.

이와 같은 평판 표시 장치의 대표적인 예로는 액정 표시 장치(Liquid Crystal Display device: LCD), 플라즈마 표시 장치(Plasma Display Panel device: PDP), 전계 방출 표시 장치(Field Emission Display device: FED) 및 유기 발광 표시 장치(Organic Light Emitting Display device: OLED) 등을 들 수 있다. Representative examples of such flat panel displays include Liquid Crystal Display devices (LCD), Plasma Display Panel devices (PDP), Field Emission Display devices (FED), and organic light emitting display devices. (Organic Light Emitting Display device: OLED), etc.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정 표시 장치가 가장 많이 사용되고 있다. 액정 표시 장치는 노트북 컴퓨터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.Among them, liquid crystal displays are currently being used the most, replacing CRTs (Cathode Ray Tubes) as mobile image display devices due to their excellent image quality, light weight, thinness, and low power consumption. Liquid crystal display devices are being developed for various purposes, such as televisions and computer monitors that receive and display broadcast signals, in addition to mobile applications such as laptop computers.

액정 표시 장치(LCD)는 컬러 필터가 형성된 컬러 필터 어레이 기판, 박막 트랜지스터가 형성된 박막 트랜지스터 어레이 기판 및 컬러 필터 어레이 기판과 박막 트랜지스터 어레이 기판 사이에 형성된 액정층을 포함하여 이루어진다.A liquid crystal display (LCD) includes a color filter array substrate on which color filters are formed, a thin film transistor array substrate on which thin film transistors are formed, and a liquid crystal layer formed between the color filter array substrate and the thin film transistor array substrate.

다양한 액정 모드의 액정 표시 장치 중에서, 수평 전계 방식의 액정 표시 장치는 하부 기판에 평행하게 배치된 화소 전극과 공통 전극 사이에 수평 전계를 형성하여 인 플레인 스위칭(In Plane Switching: IPS) 방식으로 액정층을 구동한다. 이러한 인 플레인 스위칭 방식의 액정 표시 장치는 시야각이 넓은 장점이 있으나 개구율 및 투과율이 낮은 단점을 가진다.Among the liquid crystal display devices in various liquid crystal modes, the horizontal electric field type liquid crystal display device forms a horizontal electric field between the pixel electrode and the common electrode arranged in parallel on the lower substrate to switch the liquid crystal layer in an in-plane switching (IPS) method. Run . This in-plane switching liquid crystal display device has the advantage of a wide viewing angle, but has the disadvantage of low aperture ratio and low transmittance.

이러한 IPS 모드의 액정 표시 장치의 단점을 개선하기 위해 프린지 필드(Fringe Field)에 의해 동작되는 프린지 필드 스위칭(Fringe Field Switching: FFS) 방식의 액정 표시 장치가 제안되었다. 프린지 필드 스위칭 방식의 액정 표시 장치는 각 화소 영역에 절연층을 사이에 두고 위치하는 공통 전극과 화소 전극을 구비하고, 공통 전극과 화소 전극의 상부에 포물선 형태의 프린지 필드를 형성하도록 만든다. 프린지 필드에 의해 상부 기판 및 하부 기판 사이에 개재된 액정 분자들이 모두 동작하게 함으로써 IPS 모드의 액정 표시 장치와 대비하여 개구율 및 투과율이 향상될 수 있다.In order to improve the shortcomings of the IPS mode liquid crystal display device, a fringe field switching (FFS) type liquid crystal display device operated by a fringe field has been proposed. A fringe field switching liquid crystal display device includes a common electrode and a pixel electrode positioned in each pixel area with an insulating layer in between, and a parabolic fringe field is formed on top of the common electrode and the pixel electrode. By allowing all liquid crystal molecules interposed between the upper and lower substrates to operate by the fringe field, the aperture ratio and transmittance can be improved compared to an IPS mode liquid crystal display device.

프린지 필드 스위칭 방식의 액정 표시 장치는 박막 트랜지스터와 박막 트랜지스터 상에 형성되는 복수의 보호층을 포함하여 구성될 수 있다. 상기 복수의 보호층 각각에 컨택홀을 형성하고, 상기 컨택홀을 통해 박막 트랜지스터의 하부 전극과 박막 트랜지스터 상부에 형성되는 화소 전극을 전기적으로 연결한다. A fringe field switching liquid crystal display device may include a thin film transistor and a plurality of protective layers formed on the thin film transistor. A contact hole is formed in each of the plurality of protective layers, and the lower electrode of the thin film transistor and the pixel electrode formed on the upper part of the thin film transistor are electrically connected through the contact hole.

액정 표시 장치의 박막 트랜지스터 어레이 기판과 컬러 필터 어레이 기판 사이에는 두 기판 사이의 간격을 일정하게 유지하기 위한 스페이서(spacer)가 위치한다. 스페이서는 형상 및 배치 방법에 따라 볼 스페이서(ball spacer)와 컬럼 스페이서(column spacer)로 구분될 수 있다. 최근에는 특정 위치에 원하는 형태로 형성 가능한 컬럼 스페이서가 널리 사용되며, 컬럼 스페이서는 박막 트랜지스터 어레이 기판 또는 컬러 필터 어레이 기판 상에 컬럼 스페이서용 물질을 패터닝하여 형성될 수 있다. A spacer is positioned between the thin film transistor array substrate and the color filter array substrate of the liquid crystal display device to maintain a constant gap between the two substrates. Spacers can be classified into ball spacers and column spacers depending on their shape and arrangement method. Recently, column spacers that can be formed into a desired shape at a specific location are widely used, and the column spacer can be formed by patterning a column spacer material on a thin film transistor array substrate or a color filter array substrate.

그런데, 액정 표시 장치에 외력(external force)이 가해질 경우, 상기 컬럼 스페이서가 이동하게 되며, 컬럼 스페이서의 이동에 의해 배향막이 손상되면서 불량이 발생할 수 있다. However, when an external force is applied to the liquid crystal display device, the column spacer moves, and the alignment film may be damaged due to the movement of the column spacer, resulting in defects.

구체적으로 컬럼 스페이서는 액정 표시 장치의 셀 갭(cell gap)을 일정하게 유지하는 역할을 하며, 컬러 필터 어레이 기판에 형성되어 박막 트랜지스터 어레이 기판과 접촉해 있다. 컬럼 스페이서는 외력을 받았을 때 박막 트랜지스터 어레이 기판의 상부를 이동하다가 원래의 자리로 되돌아오게 된다.Specifically, the column spacer serves to maintain a constant cell gap of the liquid crystal display device, and is formed on the color filter array substrate and is in contact with the thin film transistor array substrate. When the column spacer receives an external force, it moves across the top of the thin film transistor array substrate and returns to its original position.

이 때, 이동하는 컬럼 스페이서는 박막 트랜지스터 어레이 기판 상에서 폴리이미드(polyimide: PI)로 이루어진 배향막에 손상을 주게 되는데, 이러한 배향막의 손상에 의해 박막 트랜지스터 어레이 기판과 컬러 필터 어레이 기판 사이에 개재된 액정층의 액정 배열이 틀어져 빛이 새어 나오게 된다. At this time, the moving column spacer damages the alignment film made of polyimide (PI) on the thin film transistor array substrate. This damage to the alignment film causes the liquid crystal layer interposed between the thin film transistor array substrate and the color filter array substrate. The arrangement of the liquid crystals is distorted, causing light to leak out.

즉, 외력이 인가되면 컬러 필터 어레이 기판과 박막 트랜지스터 어레이 기판 사이에 위치 편차가 발생하게 되며, 이러한 외력에 의한 액정 표시 장치의 변형으로 컬러 필터 어레이 기판에 형성된 컬럼 스페이서가 이동하면서 배향막에 긁힘과 같은 손상이 발생하게 된다. 이러한 배향막의 긁힘은 컬러 필터 어레이 기판의 컬럼 스페이서가 원래 위치로 복귀하더라도 액정의 배향이 원래의 배열로부터 틀어지게 되며, 그 결과 원하지 않는 빛이 새는 현상인 빛샘이 발생하게 된다.In other words, when an external force is applied, a positional deviation occurs between the color filter array substrate and the thin film transistor array substrate. As the liquid crystal display device is deformed by this external force, the column spacer formed on the color filter array substrate moves, causing scratches on the alignment film. Damage occurs. This scratch on the alignment film causes the alignment of the liquid crystal to deviate from its original arrangement even if the column spacer of the color filter array substrate returns to its original position, resulting in light leakage, which is a phenomenon where unwanted light leaks.

이러한 컬럼 스페이서의 이동에 의한 빛샘을 방지하고자 컬럼 스페이서의 형성 위치를 기준으로 블랙 매트릭스(black matrix)의 크기를 확대하여 설계하는 경우, 블랙 매트릭스의 폭이 증가하게 되어 액정 표시 장치의 개구율 및 투과율을 향상시키는데 어려움이 따르고 있다.If the size of the black matrix is designed to be enlarged based on the formation position of the column spacer to prevent light leakage due to movement of the column spacer, the width of the black matrix increases, thereby reducing the aperture and transmittance of the liquid crystal display device. There are difficulties in improving it.

또한, 박막 트랜지스터 어레이 기판 상에 형성되는 다양한 구성 요소들에 의한 단차 및 상기 컬럼 스페이서의 배치에 따라서 박막 트랜지스터 어레이 기판과 컬러 필터 어레이 기판 사이의 액정층의 액정이 요구되는 만큼 고르게 퍼지지 못하는 액정 퍼짐 특성 저하 현상이 나타날 수 있다. In addition, liquid crystal spreading characteristics in which the liquid crystal of the liquid crystal layer between the thin film transistor array substrate and the color filter array substrate is not spread as evenly as required depending on the steps caused by various components formed on the thin film transistor array substrate and the arrangement of the column spacer. Deterioration may occur.

즉, 액정 표시 장치 내 특정 부분에서 액정이 요구되는 수준 대비 많이 채워지는 액정 과충진 또는 특정 부분에서 액정이 요구되는 수준 대비 덜 채워지는 액정 미충진에 의해 얼룩 형태의 불량이 나타나면서 액정 표시 장치의 화질이 저하되는 문제가 발생하고 있다. In other words, defects in the form of spots appear due to liquid crystal overfilling, where a specific part of the liquid crystal display device is filled with more liquid crystal than the required level, or liquid crystal underfilling, which is a specific part where the liquid crystal is filled less than the required level, causing defects in the liquid crystal display device. There is a problem with image quality deteriorating.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 박막 트랜지스터 상에 위치하는 범프 스페이서가 적어도 하나의 돌출부를 포함하도록 구성하고, 복수의 범프 스페이서 사이의 충분한 이격 거리 확보가 가능한 범프 스페이서 구조를 적용함으로써 개구율 및 투과율이 향상되고 액정 퍼짐 특성을 개선할 수 있는 액정 표시 장치를 제공하는 것이다. The present invention was conceived to solve the above problems, and provides a bump spacer structure in which a bump spacer located on a thin film transistor is configured to include at least one protrusion and is capable of securing a sufficient separation distance between a plurality of bump spacers. The aim is to provide a liquid crystal display device that can improve aperture ratio and transmittance and improve liquid crystal spreading characteristics by applying the present invention.

본 발명의 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Problems to be solved according to embodiments of the present invention are not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the description below.

본 발명의 실시예에 따른 액정 표시 장치는 다수 개의 개구 영역 및 다수 개의 개구 영역을 제외한 차광 영역을 포함하며 서로 대향하여 위치하는 제1 기판과 제2 기판, 제1 기판 상에 배치되는 제1 보호층 및 차광 영역에서 제1 기판의 제1 보호층 상에 배치되는 다수 개의 제1 스페이서를 포함하고, 다수 개의 제1 스페이서 중 적어도 하나는 인접하여 배치되는 개구 영역들의 모서리들 사이를 향하여 돌출되는 돌출부를 가진다. A liquid crystal display device according to an embodiment of the present invention includes a plurality of opening areas and a light blocking area excluding the plurality of opening areas, a first substrate and a second substrate positioned opposite to each other, and a first protection disposed on the first substrate. a protrusion comprising a plurality of first spacers disposed on the first protective layer of the first substrate in the layer and the light blocking region, wherein at least one of the plurality of first spacers protrudes toward between edges of adjacently disposed opening regions; has

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and drawings.

본 발명의 실시예에 따른 액정 표시 장치는 박막 트랜지스터 상에 위치하는 바(bar) 형태의 평면 구조를 갖는 범프 스페이서가 갭 스페이서 또는 눌림 스페이서가 연장된 방향으로 갭 스페이서 또는 눌림 스페이서와 중첩되도록 형성된 적어도 하나의 돌출부를 포함하도록 구성함으로써, 갭 스페이서 또는 눌림 스페이서와 범프 스페이서 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 갭 스페이서 또는 눌림 스페이서 스페이서의 크기를 감소시킬 수 있다. 따라서, 갭 스페이서 또는 눌림 스페이서의 크기의 감소에 의하여 블랙 매트릭스의 폭이 감소될 수 있으므로, 액정 표시 장치의 개구율 및 투과율이 향상될 수 있다. A liquid crystal display device according to an embodiment of the present invention includes at least a bump spacer having a bar-shaped planar structure located on a thin film transistor formed to overlap a gap spacer or a push spacer in the direction in which the gap spacer or a push spacer extends. By configuring it to include one protrusion, the size of the gap spacer or pressed spacer can be reduced while maintaining the shift margin between the gap spacer or pressed spacer and the bump spacer. Accordingly, the width of the black matrix can be reduced by reducing the size of the gap spacer or the pressing spacer, and thus the aperture ratio and transmittance of the liquid crystal display device can be improved.

또한, 본 발명의 실시예에 따른 액정 표시 장치는 범프 스페이서가 평탄화층의 제 1 컨택홀 및 제 2 컨택홀을 채우고, 범프 스페이서의 하단부 양쪽 끝단이 평탄화층의 제 1 컨택홀 및 제 2 컨택홀의 적어도 일부를 덮도록 위치시킴으로써, 복수의 범프 스페이서 사이의 충분한 이격 거리를 확보할 수 있다. 따라서 복수의 범프 스페이서 사이의 액정이 분포될 수 있는 공간이 확보되어 액정 표시 장치의 액정 퍼짐 특성이 개선될 수 있다. In addition, in the liquid crystal display device according to an embodiment of the present invention, the bump spacer fills the first and second contact holes of the planarization layer, and both lower ends of the bump spacer fill the first and second contact holes of the planarization layer. By positioning it to cover at least part of it, a sufficient separation distance between the plurality of bump spacers can be secured. Accordingly, a space where the liquid crystal can be distributed between the plurality of bump spacers is secured, and the liquid crystal spreading characteristics of the liquid crystal display device can be improved.

또한, 본 발명의 실시예에 따른 액정 표시 장치는 액정 표시 장치의 액정 퍼짐 특성이 개선되어 액정의 과충진 또는 미충진에 의해 나타날 수 있는 얼룩 형태의 불량 발생을 최소화함으로써, 액정 표시 장치의 화질을 향상시킬 수 있다. In addition, the liquid crystal display device according to an embodiment of the present invention improves the liquid crystal spreading characteristics of the liquid crystal display device, thereby minimizing the occurrence of defects in the form of spots that may appear due to overfilling or underfilling of the liquid crystal, thereby improving the image quality of the liquid crystal display device. It can be improved.

본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the description below.

이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 발명의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.Since the content of the invention described above in the problem to be solved, the means for solving the problem, and the effect do not specify the essential features of the claim, the scope of the claim is not limited by the matters described in the content of the invention.

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 평면 구조를 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 액정 표시 장치의 단위 화소의 박막 트랜지스터 및 전극의 평면 구조를 나타낸 도면이다.
도 3은 본 발명의 실시예에 따른 액정 표시 장치의 범프 스페이서, 갭 스페이서 및 눌림 스페이서 형성 영역의 평면 구조를 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 액정 표시 장치의 범프 스페이서 및 갭 스페이서 형성 영역의 평면 구조를 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 액정 표시 장치의 도 4의 A-B에서의 범프 스페이서 및 갭 스페이서 형성 영역의 단면 구조를 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 액정 표시 장치의 범프 스페이서 및 눌림 스페이서 형성 영역의 평면 구조를 나타내는 도면이다.
도 7은 본 발명의 실시예에 따른 액정 표시 장치의 도 6의 C-D에서의 범프 스페이서 및 눌림 스페이서 형성 영역의 단면 구조를 나타내는 도면이다.
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 범프 스페이서, 갭 스페이서 및 눌림 스페이서 형성 영역의 평면 구조를 나타내는 도면이다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 도 8의 E-F에서의 범프 스페이서 및 갭 스페이서 형성 영역의 단면 구조를 나타내는 도면이다.
1 is a diagram showing the planar structure of a liquid crystal display device according to an embodiment of the present invention.
Figure 2 is a diagram showing the planar structure of a thin film transistor and an electrode of a unit pixel of a liquid crystal display device according to an embodiment of the present invention.
FIG. 3 is a diagram showing a planar structure of a bump spacer, gap spacer, and pressure spacer formation area of a liquid crystal display device according to an embodiment of the present invention.
FIG. 4 is a diagram showing a planar structure of a bump spacer and gap spacer formation area of a liquid crystal display device according to an embodiment of the present invention.
FIG. 5 is a diagram illustrating a cross-sectional structure of a bump spacer and gap spacer formation region in AB of FIG. 4 of a liquid crystal display device according to an embodiment of the present invention.
FIG. 6 is a diagram illustrating a planar structure of a region where bump spacers and pressure spacers are formed in a liquid crystal display device according to an embodiment of the present invention.
FIG. 7 is a diagram showing a cross-sectional structure of a bump spacer and a pressed spacer formation area in the CD of FIG. 6 of the liquid crystal display device according to an embodiment of the present invention.
FIG. 8 is a diagram showing a planar structure of a bump spacer, a gap spacer, and a pressure spacer formation area of a liquid crystal display device according to another embodiment of the present invention.
FIG. 9 is a diagram showing a cross-sectional structure of a bump spacer and gap spacer formation area in EF of FIG. 8 of a liquid crystal display device according to another embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.The advantages and features of the present invention and methods for achieving them will become clear by referring to the embodiments described in detail below along with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below and will be implemented in various different forms. The present embodiments only serve to ensure that the disclosure of the present invention is complete, and are known to those skilled in the art in the technical field to which the present invention pertains. It is provided to fully inform those who have the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining embodiments of the present invention are illustrative, and the present invention is not limited to the matters shown. Like reference numerals refer to like elements throughout the specification. Additionally, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists of', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the plural is included unless specifically stated otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다. 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 ‘직접’이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.When interpreting a component, it is interpreted to include the margin of error even if there is no separate explicit description. In the case of a description of a positional relationship, for example, if the positional relationship of two parts is described as 'on top', 'on the top', 'on the bottom', 'next to', etc., 'immediately' Alternatively, there may be one or more other parts placed between the two parts, unless 'directly' is used.

또한 제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.Additionally, first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are merely used to distinguish one component from another. Accordingly, the first component mentioned below may also be the second component within the technical spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be combined or combined with each other, partially or entirely, and various technological interconnections and operations are possible, and each embodiment can be implemented independently of each other or together in a related relationship. It may be possible.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치에 대해 상세히 설명하기로 한다.Hereinafter, a liquid crystal display device according to an embodiment of the present invention will be described in detail with reference to the attached drawings.

도 1은 본 발명의 실시예에 따른 액정 표시 장치의 평면 구조를 나타내는 도면이다.1 is a diagram showing the planar structure of a liquid crystal display device according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 액정 표시 장치(100)는 복수의 게이트 라인(GL), 복수의 데이터 라인(DL) 및 복수의 게이트 라인(GL)과 복수의 데이터 라인(DL)에 연결된 복수의 표시 화소(P)를 포함하는 제 1 기판(101)을 포함하여 구성된다. Referring to FIG. 1, the liquid crystal display device 100 according to an embodiment of the present invention includes a plurality of gate lines GL, a plurality of data lines DL, and a plurality of gate lines GL and a plurality of data lines DL. ) is configured to include a first substrate 101 including a plurality of display pixels (P) connected to.

또한, 본 발명의 실시예에 따른 액정 표시 장치(100)의 게이트 구동 IC(integrated circuit)(130) 및 데이터 구동 IC(135)는 액티브 영역 또는 표시 영역 외곽의 비표시 영역에 형성된다. 상기 게이트 구동 IC(130) 및 데이터 구동 IC(135)는 액티브 영역의 표시 화소(P)가 동작하도록 게이트 라인(GL) 및 데이터 라인(DL) 상에 각각 게이트 신호 및 데이터 신호를 제공하기 위해 구성된다.Additionally, the gate driving IC (integrated circuit) 130 and the data driving IC 135 of the liquid crystal display device 100 according to an embodiment of the present invention are formed in the active area or a non-display area outside the display area. The gate driving IC 130 and data driving IC 135 are configured to provide gate signals and data signals on the gate line GL and data line DL, respectively, so that the display pixel P in the active area operates. do.

각각의 표시 화소(P)는 게이트 전극, 소스 전극 및 드레인 전극을 갖는 박막 트랜지스터(Thin Film Transistor: TFT)를 포함한다. 또한, 각각의 표시 화소(P)는 화소 전극(118)과 공통 전극(114)으로 형성된 커패시터(capacitor)를 포함한다. Each display pixel P includes a thin film transistor (TFT) having a gate electrode, a source electrode, and a drain electrode. Additionally, each display pixel P includes a capacitor formed of a pixel electrode 118 and a common electrode 114.

박막 트랜지스터(TFT)의 게이트 전극은 게이트 라인(GL)에 연결되고, 박막 트랜지스터(TFT)의 소스 전극은 데이터 라인(DL)에 연결되고, 박막 트랜지스터(TFT)의 드레인 전극은 표시 화소(P)의 화소 전극(118)에 연결된다.The gate electrode of the thin film transistor (TFT) is connected to the gate line (GL), the source electrode of the thin film transistor (TFT) is connected to the data line (DL), and the drain electrode of the thin film transistor (TFT) is connected to the display pixel (P). It is connected to the pixel electrode 118.

게이트 라인(GL)은 게이트 패드를 통해 게이트 구동 IC(130)로부터 스캔 신호를 공급하고, 데이터 라인(DL)은 데이터 패드를 통해 데이터 구동 IC(135)로부터의 화소 신호를 공급한다. 이러한 게이트 라인(GL) 및 데이터 라인(DL)은 게이트 절연층(gate insulation layer)을 사이에 두고 교차하여 각 표시 화소(P) 영역을 정의한다.The gate line GL supplies a scan signal from the gate driving IC 130 through the gate pad, and the data line DL supplies a pixel signal from the data driving IC 135 through the data pad. These gate lines (GL) and data lines (DL) intersect with a gate insulation layer in between to define each display pixel (P) area.

도 1에 게이트 구동 IC(130) 및 데이터 구동 IC(135) 각각은 액정 표시 장치(100)에서 별개의 구성 요소로 도시되어 있지만, 이러한 구동 IC들의 일부 또는 전부는 단일의 구성 요소로 서로 통합될 수도 있다. 예를 들어, 게이트 구동 IC(130)는 제 1 기판(101) 상에 형성되어 제 1 기판(101)의 일 부분으로서 제공될 수 있다. In FIG. 1, the gate driver IC 130 and the data driver IC 135 are each shown as separate components in the liquid crystal display device 100, but some or all of these driver ICs may be integrated into a single component. It may be possible. For example, the gate driving IC 130 may be formed on the first substrate 101 and provided as a part of the first substrate 101 .

또한, 데이터 구동 IC(135)는 액정 표시 장치(100) 상의 터치 센싱 관련 신호를 송신하고 수신하도록 구성된 터치 구동 IC와 함께 제 1 기판(101) 상에 형성된 공통 신호 배선들 및 데이터 라인들과 연결된 동일한 인쇄 회로 기판 상에 형성될 수도 있다.In addition, the data driving IC 135 is connected to common signal wires and data lines formed on the first substrate 101 along with a touch driving IC configured to transmit and receive signals related to touch sensing on the liquid crystal display device 100. It may also be formed on the same printed circuit board.

또한, 본 발명의 실시예에 따른 액정 표시 장치(100)의 표시 화소(P)들은 표시 기능 및 터치 센싱 기능을 위해 사용될 수 있는 정전 용량 구성 요소(capacitive elements) 또는 전극을 포함할 수 있다. 예를 들어서 본 발명의 실시예에 따른 액정 표시 장치(100)의 공통 전극(114)은 복수의 공통 전극 블록(block)들로 분리되어 구성될 수도 있다.Additionally, the display pixels P of the liquid crystal display device 100 according to an embodiment of the present invention may include capacitive elements or electrodes that can be used for display functions and touch sensing functions. For example, the common electrode 114 of the liquid crystal display device 100 according to an embodiment of the present invention may be divided into a plurality of common electrode blocks.

도 2는 본 발명의 실시예에 따른 액정 표시 장치의 단위 화소의 박막 트랜지스터 영역의 평면 구조를 나타낸 도면이다. Figure 2 is a diagram showing a planar structure of a thin film transistor area of a unit pixel of a liquid crystal display device according to an embodiment of the present invention.

또한 도 5는 본 발명의 일 실시예에 따른 액정 표시 장치의 범프 스페이서 및 갭 스페이서 형성 영역의 단면 구조를 나타내는 도면이다.Additionally, Figure 5 is a diagram showing a cross-sectional structure of a bump spacer and gap spacer formation area of a liquid crystal display device according to an embodiment of the present invention.

이하에서 도 2 및 도 5를 참조하여 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 및 전극 구조에 대해 상세히 설명한다. Hereinafter, the thin film transistor and electrode structure of the liquid crystal display device according to an embodiment of the present invention will be described in detail with reference to FIGS. 2 and 5.

도 2 및 도 5를 참조하면, 본 발명의 실시예에 따른 액정 표시 장치(100)의 제 1 기판(101) 상에는 게이트 전극(106), 반도체층(108), 소스 전극(109) 및 드레인 전극(110)을 포함하는 역 스태거드(inverted staggered) 구조의 박막 트랜지스터(TFT)가 형성된다. 2 and 5, on the first substrate 101 of the liquid crystal display device 100 according to an embodiment of the present invention, a gate electrode 106, a semiconductor layer 108, a source electrode 109, and a drain electrode are formed. A thin film transistor (TFT) with an inverted staggered structure including (110) is formed.

보다 구체적으로, 제 1 기판(101) 상에 게이트 전극(106)이 형성되고, 게이트 절연층(107)이 게이트 전극(106) 상부에 형성된다. 게이트 절연층(107) 상에는 반도체층(108)이 형성된다. 반도체층(108) 상에는 소스 전극(109) 및 드레인 전극(110)이 형성된다.More specifically, a gate electrode 106 is formed on the first substrate 101, and a gate insulating layer 107 is formed on the gate electrode 106. A semiconductor layer 108 is formed on the gate insulating layer 107. A source electrode 109 and a drain electrode 110 are formed on the semiconductor layer 108.

본 명세서에서는 박막 트랜지스터가 역 스태거드 구조인 것으로 설명하였으나, 이에 제한되지 않고 본 발명의 실시예에 따른 액정 표시 장치(100)에는 코플래너(coplanar) 구조를 포함한 다양한 구조의 박막 트랜지스터가 사용될 수 있다.In this specification, the thin film transistor is described as having an inverse staggered structure, but it is not limited thereto, and thin film transistors of various structures, including a coplanar structure, can be used in the liquid crystal display device 100 according to an embodiment of the present invention. there is.

또한, 도 2 및 도 5에서는 박막 트랜지스터가 P형(P-type) 박막 트랜지스터인 경우를 가정하여 화소 전극(118)이 드레인 전극(110)과 연결되는 것으로 설명하였다. 그러나, 박막 트랜지스터가 N형(N-type) 박막 트랜지스터인 경우에는 화소 전극(118)이 소스 전극(109)에 연결될 수도 있다.In addition, in FIGS. 2 and 5 , it is assumed that the thin film transistor is a P-type thin film transistor, and the pixel electrode 118 is connected to the drain electrode 110. However, if the thin film transistor is an N-type thin film transistor, the pixel electrode 118 may be connected to the source electrode 109.

제 1 기판(101)은 액정 표시 장치(100)의 다양한 구성 요소들을 지지하기 위한 것으로 절연 물질로 형성된다. 예를 들어서, 제 1 기판(101)은 글래스(glass) 또는, PET(PolyEthylene Terephthalate), PEN(PolyEthylene Naphthalate), 폴리이미드(Polyimide) 등의 플라스틱 기판 등으로 이루어질 수 있다.The first substrate 101 is used to support various components of the liquid crystal display device 100 and is made of an insulating material. For example, the first substrate 101 may be made of glass or a plastic substrate such as PET (PolyEthylene Terephthalate), PEN (PolyEthylene Naphthalate), or polyimide.

제 1 기판(101) 상에 게이트 전극(106)이 형성된다. 게이트 전극(106)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu) 또는 이들의 합금으로 이루어질 수 있다. 그리고, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다. A gate electrode 106 is formed on the first substrate 101. The gate electrode 106 is made of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), copper (Cu), or an alloy thereof. It can be done. In addition, it may be made of a single layer or two or more multi-layers of the metal or alloy, but is not necessarily limited thereto.

게이트 전극(106)은 제 1 기판(101) 상에 수평 방향인 제 1 방향으로 배열된 게이트 라인(GL)으로부터 각 표시 화소(P) 영역에 대응하도록 분기된 형태로 형성된다. The gate electrode 106 is formed in a branched form from the gate line GL arranged in the first horizontal direction on the first substrate 101 to correspond to each display pixel P area.

게이트 전극(106) 상의 제 1 기판(101) 전면에 게이트 전극(106)을 덮도록 게이트 절연층(107)이 형성된다. A gate insulating layer 107 is formed on the entire surface of the first substrate 101 on the gate electrode 106 to cover the gate electrode 106.

게이트 절연층(107)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등과 같은 무기 절연 물질로 이루어진 단일층 또는 2층 이상의 다중층으로 이루어질 수도 있으나, 반드시 이에 한정되는 것은 아니다.The gate insulating layer 107 may be made of a single layer or two or more layers of an inorganic insulating material such as silicon oxide (SiOx), silicon nitride (SiNx), etc., but is not limited thereto.

게이트 절연층(107) 상에 게이트 전극(106)의 적어도 일부와 오버랩되도록 반도체층(108)이 형성된다. A semiconductor layer 108 is formed on the gate insulating layer 107 to overlap at least a portion of the gate electrode 106.

반도체층(108)은 비정질 실리콘(Amorphous Silicon), 다결정 실리콘(Poly Crystalline Silicon) 및 금속 산화물(Metal Oxide) 반도체 물질인 인듐 갈륨 징크 옥사이드(Indium Gallium Zinc Oxide: IGZO), 징크 틴 옥사이드(Zinc Tin Oxide: ZTO) 및 징크 인듐 옥사이드(Zinc Indium Oxide: ZIO) 중 어느 하나로 이루어질 수 있으나, 반드시 이에 한정되지 않는다. The semiconductor layer 108 is made of amorphous silicon, poly crystalline silicon, and metal oxide semiconductor materials such as indium gallium zinc oxide (IGZO) and zinc tin oxide. : ZTO) and zinc indium oxide (ZIO), but is not necessarily limited thereto.

반도체층(108)의 양측 상에 각각 반도체층(108)과 중첩되고 서로 이격되도록 위치하는 소스 전극(109) 및 드레인 전극(110)이 형성된다. A source electrode 109 and a drain electrode 110 are formed on both sides of the semiconductor layer 108, respectively, overlapping with the semiconductor layer 108 and positioned to be spaced apart from each other.

소스 전극(109) 및 드레인 전극(110)은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu) 또는 이들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수도 있으나, 반드시 이에 한정되는 것은 아니다.The source electrode 109 and the drain electrode 110 may be made of aluminum (Al), molybdenum (Mo), titanium (Ti), copper (Cu), or an alloy thereof, and may be a single layer or two layers of the metal or alloy. It may be composed of the above multiple layers, but is not necessarily limited thereto.

소스 전극(109)은 게이트 절연층(107) 상에 상기 제 1 방향에 교차하는 수직 방향인 제 2 방향으로 배열된 데이터 라인(DL)으로부터 각 표시 화소(P) 영역에 대응하도록 분기된 형태로 형성된다.The source electrode 109 is branched from the data line DL arranged in a second direction perpendicular to the first direction on the gate insulating layer 107 to correspond to each display pixel (P) area. is formed

소스 전극(109) 및 드레인 전극(110)은 하프톤(half tone) 마스크(mask)를 이용하여 게이트 절연층(107) 상에 순차적으로 적층되어 형성된 반도체층(108)과 함께 패터닝됨으로써 하나의 마스크 공정으로 형성될 수 있다.The source electrode 109 and the drain electrode 110 are patterned together with the semiconductor layer 108 formed by sequentially stacking on the gate insulating layer 107 using a half tone mask to form one mask. It can be formed through a process.

또한 도 2 및 5를 참조하면, 소스 전극(109) 및 드레인 전극(110) 상의 제 1 기판(101) 전면에 반도체층(108)과 소스 전극(109) 및 드레인 전극(110)을 덮도록 형성되고, 드레인 전극(110)의 일부를 노출하는 컨택홀(113a, 113b)을 구비한 제 1 보호층(112)이 형성된다. Also, referring to FIGS. 2 and 5, a semiconductor layer 108 is formed on the entire surface of the first substrate 101 on the source electrode 109 and the drain electrode 110 to cover the source electrode 109 and the drain electrode 110. And a first protective layer 112 having contact holes 113a and 113b exposing a portion of the drain electrode 110 is formed.

제 1 보호층(112)은 포토 아크릴(photo-acryl) 또는 벤조사이클로부텐(BCB)과 같은 평탄한 표면을 갖는 유기 절연 물질로 이루어질 수 있으며, 제 1 기판(101)의 상부를 평탄화하는 평탄화층(planarization layer)일 수 있다. 이에, 평탄화층의 역할을 하는 제 1 보호층(112)은 박막 트랜지스터를 덮을 수 있다.The first protective layer 112 may be made of an organic insulating material with a flat surface such as photo-acryl or benzocyclobutene (BCB), and may include a planarization layer ( It may be a planarization layer). Accordingly, the first protective layer 112, which serves as a planarization layer, can cover the thin film transistor.

또한, 제 1 보호층(112)의 하부에는 제 3 보호층(111)을 더 포함할 수 있다. 제 3 보호층(111)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)과 같은 무기 절연 물질로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다. 그리고, 제 3 보호층(111)은 하부 드레인 전극(110)의 일부를 노출하는 컨택홀을 구비한다.Additionally, a third protective layer 111 may be further included below the first protective layer 112. The third protective layer 111 may be made of an inorganic insulating material such as silicon oxide (SiOx) or silicon nitride (SiNx), but is not necessarily limited thereto. And, the third protective layer 111 has a contact hole exposing a portion of the lower drain electrode 110.

또한, 도 1을 참조하면, 제 1 보호층(112) 상에 공통 전극(114)이 형성된다. 공통 전극(114)은 판(plate) 형상으로 제 1 기판(101)의 전면에 대응되도록 인듐 틴 옥사이드(Indium Tin Oxide: ITO)와 같은 투명 도전성 물질로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다. 공통 전극(114)은 드레인 전극(110)의 일부를 노출하는 공통 전극 홀(115)을 포함하여 형성된다. Also, referring to FIG. 1, a common electrode 114 is formed on the first protective layer 112. The common electrode 114 may be made of a transparent conductive material such as indium tin oxide (ITO) to correspond to the front surface of the first substrate 101 in a plate shape, but is not necessarily limited thereto. The common electrode 114 is formed to include a common electrode hole 115 that exposes a portion of the drain electrode 110.

공통 전극(114) 상의 제 1 기판(101) 전면에 제 2 보호층(116)이 형성된다. 제 2 보호층(116)은 공통 전극(114)을 덮도록 형성되고, 드레인 전극(110)의 일부를 노출하는 제 2 보호층 컨택홀(117)을 구비한다. 제 2 보호층(116)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)과 같은 무기 절연 물질로 이루어질 수 있으나 반드시 이에 한정되는 것은 아니다.A second protective layer 116 is formed on the entire surface of the first substrate 101 on the common electrode 114. The second protective layer 116 is formed to cover the common electrode 114 and has a second protective layer contact hole 117 that exposes a portion of the drain electrode 110. The second protective layer 116 may be made of an inorganic insulating material such as silicon oxide (SiOx) or silicon nitride (SiNx), but is not necessarily limited thereto.

제 2 보호층(116) 상에 화소 전극(118)이 형성된다. 화소 전극(118)은 제 3 보호층(111)에 구비된 컨택홀과 제 1 보호층(112) 및 제 2 보호층(116) 각각에 구비된 컨택홀(113) 및 제 2 보호층 컨택홀(117)을 통해 드레인 전극(110)과 연결된다.A pixel electrode 118 is formed on the second protective layer 116. The pixel electrode 118 has a contact hole provided in the third protective layer 111, a contact hole 113 provided in each of the first protective layer 112 and the second protective layer 116, and a contact hole in the second protective layer. It is connected to the drain electrode 110 through (117).

또한, 화소 전극(118)은 복수의 핑거부(finger)를 포함하는 구조로 이루어질 수 있으며, 화소 전극(118)은 직선(straight) 형상 또는 적어도 하나 이상 굴곡된 형상인 지그재그(zigzag) 형상으로 형성될 수도 있다.Additionally, the pixel electrode 118 may have a structure including a plurality of fingers, and the pixel electrode 118 may be formed in a straight shape or a zigzag shape that is at least one curved shape. It could be.

화소 전극(118)은 제 2 보호층(116)을 사이에 두고 서로 다른 층에 있는 공통 전극(114)과 프린지 필드(fringe field)를 형성한다. 그리고 프린지 필드에 의해 액정층(140)의 액정 분자들이 유전율 이방성에 의해 회전하며, 액정 분자들의 회전 정도에 따라 표시 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상이 구현된다.The pixel electrode 118 forms a fringe field with the common electrode 114 on a different layer with the second protective layer 116 interposed therebetween. Additionally, the liquid crystal molecules of the liquid crystal layer 140 rotate due to dielectric anisotropy due to the fringe field, and the light transmittance passing through the display pixel area varies depending on the degree of rotation of the liquid crystal molecules, thereby creating an image.

도 3은 본 발명의 실시예에 따른 액정 표시 장치의 범프 스페이서, 갭 스페이서 및 눌림 스페이서 형성 영역의 평면 구조를 나타내는 도면이다.FIG. 3 is a diagram showing a planar structure of a bump spacer, gap spacer, and pressure spacer formation area of a liquid crystal display device according to an embodiment of the present invention.

도 3을 참조하면, 제 4 스페이서(129)는 제 2 스페이서(128)와 적어도 하나의 서브 화소 영역을 사이에 두고 이격되어 위치될 수 있다. 구체적으로, 본 발명의 실시예에 따른 액정 표시 장치(100)는 복수의 서브 화소 중에서 N번째 서브 화소((N)Sub-PXL), 즉 제 1 서브 화소와 N+1번째 서브 화소((N+1)Sub-PXL), 즉 제 2 서브 화소 사이의 제 2 기판(121) 상에 배치된 제 2 스페이서(128) 및 제 2 스페이서(128)에 대응되어 제 1 기판(101) 상에 배치된 제 1 스페이서(119a)를 포함하고, N+3번째 서브 화소((N+3)Sub-PXL), 즉 제 4 서브 화소와 N+4번째 서브 화소((N+4)Sub-PXL), 즉 제 5 서브 화소 사이의 제 2 기판(121) 상에 배치된 제 4 스페이서(129) 및 제 4 스페이서(129)에 대응되어 제 1 기판(101) 상에 배치된 제 3 스페이서(119b)를 포함한다. Referring to FIG. 3, the fourth spacer 129 may be positioned to be spaced apart from the second spacer 128 with at least one sub-pixel area therebetween. Specifically, the liquid crystal display device 100 according to an embodiment of the present invention has an N-th sub-pixel ((N)Sub-PXL) among a plurality of sub-pixels, that is, a first sub-pixel and an N+1-th sub-pixel ((N) +1) Sub-PXL), that is, the second spacer 128 disposed on the second substrate 121 between the second sub-pixels and disposed on the first substrate 101 in correspondence with the second spacer 128. includes the first spacer 119a, and the N+3-th sub-pixel ((N+3)Sub-PXL), that is, the 4th sub-pixel and the N+4-th sub-pixel ((N+4)Sub-PXL) That is, the fourth spacer 129 disposed on the second substrate 121 between the fifth sub-pixels and the third spacer 119b disposed on the first substrate 101 corresponding to the fourth spacer 129. Includes.

그리고, 제 1 기판(101) 상에 배치되며, 제 1 스페이서(119a)와 제 3 스페이서(119b) 사이에 위치하는 제 5 스페이서(119c)를 더 포함할 수 있다. 제 5 스페이서(119c)는 평탄화층의 역할을 하는 제 1 보호층(112) 상부의 제 2 보호층(116)과 화소 전극(118) 상에 형성된다. 즉, 제 5 스페이서(119c)는 제 1 스페이서(119a) 및 제 3 스페이서(119b)와 동일한 층에서 동일한 물질로 형성될 수 있다.Additionally, it may further include a fifth spacer 119c disposed on the first substrate 101 and positioned between the first spacer 119a and the third spacer 119b. The fifth spacer 119c is formed on the second protective layer 116 and the pixel electrode 118 on the first protective layer 112, which serves as a planarization layer. That is, the fifth spacer 119c may be formed of the same material in the same layer as the first spacer 119a and the third spacer 119b.

즉, 본 발명의 실시예에 따른 액정 표시 장치(100)에 구성된 컬럼 스페이서(column spacer)는 범프 스페이서인 제 1 스페이서(119a)와 제 3 스페이서(119b), 갭 스페이서인 제 2 스페이서(128), 눌림 스페이서인 제 4 스페이서(129) 및 보조 범프 스페이서인 제 5 스페이서(119c)를 포함하여 이루어질 수 있다.That is, the column spacer configured in the liquid crystal display device 100 according to an embodiment of the present invention includes a first spacer 119a and a third spacer 119b that are bump spacers, and a second spacer 128 that is a gap spacer. , it may include a fourth spacer 129, which is a pressing spacer, and a fifth spacer 119c, which is an auxiliary bump spacer.

그리고, 제 5 스페이서(119c)는 N+2번째 서브 화소((N+2)Sub-PXL)인 제 3 서브 화소에 대응되어 위치할 수 있다. 보다 구체적으로 제 5 스페이서(119c)는 제 1 스페이서(119a)와 제 3 스페이서(119b) 사이에서, 제 1 스페이서(119a)와 W1의 거리를 가지고 이격되어 위치할 수 있으며, 또한 제 3 스페이서(119b)와 W2의 거리를 가지고 이격되어 위치할 수 있다. 제 5 스페이서(119c)가 대응되는 제 3 서브 화소는 녹색(Green) 서브 화소일 수 있으나, 반드시 이에 한정되지 않는다. Additionally, the fifth spacer 119c may be located corresponding to the third sub-pixel, which is the N+2-th sub-pixel ((N+2)Sub-PXL). More specifically, the fifth spacer 119c may be positioned between the first spacer 119a and the third spacer 119b, spaced apart from the first spacer 119a at a distance of W1, and may also be located between the first spacer 119a and the third spacer 119b. It can be located apart from 119b) with a distance of W2. The third sub-pixel to which the fifth spacer 119c corresponds may be a green sub-pixel, but is not necessarily limited thereto.

제 5 스페이서(119c)는 제 1 스페이서(119a) 및 제 3 스페이서(119b)와 다르게 제 2 기판(121) 상의 대응되는 위치에 갭 스페이서 또는 눌림 스페이서를 갖지 않으며, 제 3 서브 화소에 대응되는 제 5 컨택홀(113e)을 덮도록 형성되어 상기 컨택홀에 의한 제 1 기판(101) 상의 단차를 줄이는 역할을 할 수 있다. 또한 제 5 스페이서(119c)는 외력에 의해 제 2 스페이서(128) 또는 제 4 스페이서(129)가 요구되는 위치로부터 벗어나 이동하면서 발생할 수 있는 액정 표시 장치의 파손을 방지하는 보조 범프 스페이서의 역할을 할 수도 있다.Unlike the first spacer 119a and the third spacer 119b, the fifth spacer 119c does not have a gap spacer or a pressed spacer at a corresponding position on the second substrate 121, and has a second spacer corresponding to the third sub-pixel. 5 It is formed to cover the contact hole 113e and can serve to reduce the level difference on the first substrate 101 caused by the contact hole. In addition, the fifth spacer 119c serves as an auxiliary bump spacer to prevent damage to the liquid crystal display device that may occur when the second spacer 128 or the fourth spacer 129 moves away from the required position due to external force. It may be possible.

그리고, 복수의 서브 화소 중에서 N번째 서브 화소((N)Sub-PXL)는 제 1 서브 화소, N+1번째 서브 화소((N+1)Sub-PXL)는 제 2 서브 화소, N+2번째 서브 화소((N+2)Sub-PXL)는 제 3 서브 화소, N+3번째 서브 화소((N+3)Sub-PXL)는 제 4 서브 화소, N+4번째 서브 화소((N+4)Sub-PXL)는 제 5 서브 화소일 수 있다. And, among the plurality of sub-pixels, the N-th sub-pixel ((N)Sub-PXL) is the first sub-pixel, and the N+1-th sub-pixel ((N+1)Sub-PXL) is the second sub-pixel, N+2. The th sub-pixel ((N+2)Sub-PXL) is the third sub-pixel, the N+3th sub-pixel ((N+3)Sub-PXL) is the fourth sub-pixel, and the N+4th sub-pixel ((N +4)Sub-PXL) may be the fifth sub-pixel.

그리고, 복수의 서브 화소는 청색(Blue) 서브 화소, 적색(Red) 서브 화소 및 녹색(Green) 서브 화소의 순서로 위치할 수 있다. 즉, 제 1 서브 화소는 청색(Blue) 서브 화소, 제 2 서브 화소는 적색(Red) 서브 화소, 제 3 서브 화소는 녹색(Green) 서브 화소, 제 4 서브 화소는 청색(Blue) 서브 화소, 제 5 서브 화소는 적색(Red) 서브 화소일 수 있다. Additionally, the plurality of sub-pixels may be located in the following order: a blue sub-pixel, a red sub-pixel, and a green sub-pixel. That is, the first sub-pixel is a blue sub-pixel, the second sub-pixel is a red sub-pixel, the third sub-pixel is a green sub-pixel, the fourth sub-pixel is a blue sub-pixel, The fifth sub-pixel may be a red sub-pixel.

도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 범프 스페이서 및 갭 스페이서 형성 영역의 평면 구조를 나타내는 도면이다. 즉, 도 4는 도 3에 도시된 범프 스페이서인 제 1 스페이서(119a) 및 갭 스페이서인 제 2 스페이서(128)를 설명하기 위한 도면이다.FIG. 4 is a diagram showing a planar structure of a bump spacer and gap spacer formation area of a liquid crystal display device according to an embodiment of the present invention. That is, FIG. 4 is a diagram for explaining the first spacer 119a, which is a bump spacer, and the second spacer 128, which is a gap spacer, shown in FIG. 3.

또한, 도 5는 본 발명의 일 실시예에 따른 액정 표시 장치의 도 4의 A-B에서의 범프 스페이서 및 갭 스페이서 형성 영역의 단면 구조를 나타내는 도면이다.Additionally, FIG. 5 is a diagram illustrating a cross-sectional structure of a bump spacer and gap spacer formation region in A-B of FIG. 4 of a liquid crystal display device according to an embodiment of the present invention.

도 4에서는 설명의 편의를 위해서 범프 스페이서 및 갭 스페이서 이외에 도 2 및 도 5를 참조하여 설명한 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터, 공통 전극 및 화소 전극은 도시하지 않았다. In FIG. 4 , for convenience of explanation, the thin film transistor, common electrode, and pixel electrode of the liquid crystal display device according to the embodiment of the present invention described with reference to FIGS. 2 and 5 other than the bump spacer and gap spacer are not shown.

도 4 및 5를 참조하여, 본 발명의 실시예에 따른 액정 표시 장치(100)를 설명함에 있어서, 이전 도면을 참조하여 설명한 동일 또는 대응되는 구성 요소에 대한 중복되는 상세한 설명은 생략하거나 간단히 설명하기로 한다.4 and 5, when describing the liquid crystal display device 100 according to an embodiment of the present invention, redundant detailed descriptions of the same or corresponding components described with reference to the previous drawings will be omitted or simply described. Do this.

도 2 및 도 5를 참조하면, 본 발명의 실시예에 따른 액정 표시 장치(100)의 제 1 기판(101)과 대향하여 위치하는 제 2 기판(121) 상에는 표시 화소의 개구 영역과 차광 영역을 정의하는 블랙 매트릭스(BM, 122)가 형성된다. 2 and 5, on the second substrate 121 located opposite to the first substrate 101 of the liquid crystal display device 100 according to an embodiment of the present invention, an opening area of a display pixel and a light blocking area are formed. A defining black matrix (BM, 122) is formed.

즉, 블랙 매트릭스(122)가 형성된 영역은 차광 영역으로 정의되고, 블랙 매트릭스(122)가 형성되지 않은 영역은 개구 영역으로 정의된다. 차광 영역에 대응하는 영역에는 박막 트랜지스터(TFT), 게이트 라인(GL), 데이터 라인(DL) 등과 같은 다양한 구동 소자 및 배선이 형성되고, 개구 영역으로 정의되는 영역에는 공통 전극(114)과 화소 전극(118)이 형성된다.That is, the area where the black matrix 122 is formed is defined as a light blocking area, and the area where the black matrix 122 is not formed is defined as an opening area. Various driving elements and wiring, such as a thin film transistor (TFT), gate line (GL), and data line (DL), are formed in the area corresponding to the light blocking area, and the common electrode 114 and the pixel electrode are formed in the area defined as the opening area. (118) is formed.

블랙 매트릭스(122)는 제 2 기판(121) 상에 인접하여 위치한다. 그리고, 블랙 매트릭스(122)는 제 1 기판(101)의 박막 트랜지스터, 게이트 라인(GL) 및 데이터 라인(DL) 중 적어도 어느 하나와 중첩되도록 제 2 기판(121) 상에 형성된다. 보다 구체적으로, 블랙 매트릭스(122)는 게이트 라인(GL)을 따라 배치된 게이트 BM(123) 및 데이터 라인(DL)을 따라 배치된 데이터 BM(124)을 포함하여 이루어 질 수 있다. 상기 블랙 매트릭스(122)는 불투명한 유기 물질로 이루어질 수 있으며, 예를 들어서 블랙 레진(black resin)을 포함하여 이루어질 수 있다. 그리고, 블랙 매트릭스(122)는 직선(straight) 형상 또는 적어도 하나 이상 굴곡된 형상인 지그재그(zigzag) 형상으로 형성될 수도 있다.The black matrix 122 is located adjacent to the second substrate 121. Additionally, the black matrix 122 is formed on the second substrate 121 to overlap at least one of the thin film transistor, gate line GL, and data line DL of the first substrate 101. More specifically, the black matrix 122 may include a gate BM 123 arranged along the gate line GL and a data BM 124 arranged along the data line DL. The black matrix 122 may be made of an opaque organic material, for example, black resin. Additionally, the black matrix 122 may be formed in a straight shape or in a zigzag shape that is at least one curved shape.

도 2를 참조하면, 제 2 기판(121)에 형성되는 게이트 BM(123)은 하부에 배치되는 게이트 라인(GL) 및 박막 트랜지스터 영역을 가릴 수 있도록 H1의 폭으로 형성될 수 있다. Referring to FIG. 2 , the gate BM 123 formed on the second substrate 121 may be formed to have a width of H1 so as to cover the gate line GL and the thin film transistor area disposed below.

도 5를 참조하면, 제 2 기판(121) 및 블랙 매트릭스(122) 상에는 적색, 녹색, 청색의 컬러 필터를 포함하는 컬러 필터(125, 126)가 형성된다. 상기 컬러 필터(125, 126)는 각각 자신이 포함하고 있는 적색, 녹색, 및 청색 안료를 통해 특정 파장의 광을 흡수 또는 투과시킴으로써 적색, 녹색 및 청색을 표현할 수 있다. 그리고, 컬러 필터(125, 126)는 직선(straight) 형상 또는 적어도 하나 이상 굴곡된 형상인 지그재그(zigzag) 형상으로 형성될 수도 있다.Referring to FIG. 5, color filters 125 and 126 including red, green, and blue color filters are formed on the second substrate 121 and the black matrix 122. The color filters 125 and 126 can express red, green, and blue colors by absorbing or transmitting light of a specific wavelength through the red, green, and blue pigments they contain, respectively. Additionally, the color filters 125 and 126 may be formed in a straight shape or in at least one zigzag shape that is curved.

컬러 필터(125, 126) 상에는 오버 코트(127)가 형성된다. 오버 코트(127)는 상기 컬러 필터(125, 126)를 보호하는 역할을 할 수 있으며, 평탄화 특성이 우수한 유기 물질 또는 무기 물질로 이루어 질 수 있다. An overcoat 127 is formed on the color filters 125 and 126. The overcoat 127 may serve to protect the color filters 125 and 126, and may be made of an organic or inorganic material with excellent planarization characteristics.

그리고, 제 1 기판(101)과 제 2 기판(121) 사이에 유전율 이방성을 갖는 액정(LC)으로 이루어진 액정층(140)을 포함하여 구성될 수 있다. Additionally, it may be configured to include a liquid crystal layer 140 made of liquid crystal (LC) having dielectric anisotropy between the first substrate 101 and the second substrate 121.

액정층(140)은 제 1 기판(101) 상의 하부 배향막과 제 2 기판(121) 상의 상부 배향막 사이에 형성된다. 하부 배향막 및 상부 배향막은 액정층(140) 내 액정(LC)의 초기 배향을 결정하고 유지하는 역할을 한다.The liquid crystal layer 140 is formed between the lower alignment layer on the first substrate 101 and the upper alignment layer on the second substrate 121. The lower alignment layer and the upper alignment layer serve to determine and maintain the initial orientation of the liquid crystal (LC) in the liquid crystal layer 140.

상기 액정층(140) 내 포함되는 액정(LC)은 공통 전극(114)과 화소 전극(118)에 의해 형성된 전계에 의해서 액정(LC)의 배열 상태가 조절된다. 음의 유전율 이방성을 갖는 액정(LC) 즉, 네거티브(negative) 액정은 유전율 이방성(△ε=ε∥ - ε⊥)이 음(-)의 값을 가지는 액정으로, 수직 유전율이 수평 유전율보다 큰 값을 갖는다. 반면에 포지티브(positive) 액정의 경우, 유전율 이방성이 양(+)의 값을 가지는 액정으로, 수평 유전율이 수직 유전율 보다 큰 값을 갖는다. The alignment state of the liquid crystal (LC) included in the liquid crystal layer 140 is adjusted by the electric field formed by the common electrode 114 and the pixel electrode 118. Liquid crystal (LC) with negative dielectric anisotropy, that is, negative liquid crystal, is a liquid crystal with a negative dielectric anisotropy (△ε=ε∥ - ε⊥), where the vertical dielectric constant is greater than the horizontal dielectric constant. has On the other hand, in the case of positive liquid crystal, the dielectric anisotropy is positive (+), and the horizontal dielectric constant is larger than the vertical dielectric constant.

상기 음의 유전율 이방성을 갖는 액정(LC) 즉, 네거티브(negative) 액정은 전계 방향과 수직한 방향으로 액정(LC)의 방향자(director)가 배열된다. 따라서, 공통 전극(114)과 화소 전극(118) 사이에 전계가 형성되면, 공통 전극(114)과 화소 전극(118) 사이 영역의 액정 뿐만 아니라 공통 전극(114)과 화소 전극(118) 상부 영역의 액정의 방향자가 모두 제 1 기판(101) 및 제 2 기판(121)의 수평 면에 대해서 평행하게 배열된다. 따라서, 포지티브 액정에 비하여 네거티브 액정(LC)의 경우, 광 투과율이 향상되어 상대적으로 우수한 휘도 특성을 나타낼 수 있다.In the liquid crystal (LC) having negative dielectric anisotropy, that is, the negative liquid crystal (LC), the director of the liquid crystal (LC) is arranged in a direction perpendicular to the direction of the electric field. Therefore, when an electric field is formed between the common electrode 114 and the pixel electrode 118, not only the liquid crystal in the area between the common electrode 114 and the pixel electrode 118 but also the upper area between the common electrode 114 and the pixel electrode 118 All liquid crystal directors of are arranged parallel to the horizontal planes of the first substrate 101 and the second substrate 121. Therefore, compared to positive liquid crystal, negative liquid crystal (LC) has improved light transmittance and can exhibit relatively excellent luminance characteristics.

그리고, 도 4 및 도 5를 참조하면, 본 발명의 실시예에 따른 액정 표시 장치(100)는 제 1 기판(101)의 박막 트랜지스터 상에 형성된 제 1 스페이서(119a) 및 제 2 기판(121) 상에 있고, 제 1 스페이서(119a)와 적어도 일부가 중첩되어 상호 교차하는 제 2 스페이서(128)를 포함한다. 즉, 본 발명의 실시예에 따른 액정 표시 장치(100)의 컬럼 스페이서(column spacer)는 범프 스페이서인 제 1 스페이서(119a)와 갭 스페이서인 제 2 스페이서(128)를 포함하여 이루어질 수 있다.And, referring to FIGS. 4 and 5, the liquid crystal display device 100 according to an embodiment of the present invention includes a first spacer 119a and a second substrate 121 formed on the thin film transistor of the first substrate 101. It is located on the first spacer 119a and includes a second spacer 128 that at least partially overlaps and intersects the first spacer 119a. That is, the column spacer of the liquid crystal display device 100 according to an embodiment of the present invention may include a first spacer 119a that is a bump spacer and a second spacer 128 that is a gap spacer.

제 1 스페이서(119a)는 제 1 컨택홀(113a)과 제 2 컨택홀(113b)를 구비하고, 평탄화층의 역할을 하는 제 1 보호층(112) 상부의 제 2 보호층(116)과 화소 전극(118) 상에 형성된다. 또한 제 1 스페이서(119a)는 제 1 보호층(112)에 구비된 제 1 컨택홀(113a)과 제 2 컨택홀(113b)를 덮도록 형성되어 상기 컨택홀(113a, 113b)에 의한 제 1 기판(101) 상의 단차를 줄이는 역할을 할 수 있다. 보다 구체적으로, 제 1 스페이서(119a)는 N번째 서브 화소((N)Sub-PXL)에 대응되는 제 1 컨택홀(113a) 및 N번째 서브 화소((N)Sub-PXL)와 인접하여 위치하는 N+1번째 서브 화소((N+1)Sub-PXL)에 대응되는 제 2 컨택홀(113b)을 모두 덮도록 형성될 수 있다. 여기서, N번째 서브 화소((N)Sub-PXL)는 제 1 서브 화소일 수 있으며, N+1번째 서브 화소((N+1)Sub-PXL)는 제 2 서브 화소일 수 있다. 그리고, 제 1 서브 화소는 청색(Blue) 서브 화소일 수 있으며, 제 2 서브 화소는 적색(Red) 서브 화소일 수 있다.The first spacer 119a has a first contact hole 113a and a second contact hole 113b, and a second protective layer 116 on the top of the first protective layer 112, which serves as a planarization layer, and a pixel It is formed on the electrode 118. In addition, the first spacer 119a is formed to cover the first contact hole 113a and the second contact hole 113b provided in the first protective layer 112, and the first spacer 119a is formed to cover the first contact hole 113a and the second contact hole 113b provided in the first protective layer 112. It can serve to reduce the level difference on the substrate 101. More specifically, the first spacer 119a is located adjacent to the first contact hole 113a corresponding to the N-th sub-pixel ((N)Sub-PXL) and the N-th sub-pixel ((N)Sub-PXL). It can be formed to cover all of the second contact holes 113b corresponding to the N+1th sub-pixel ((N+1)Sub-PXL). Here, the N-th sub-pixel ((N)Sub-PXL) may be the first sub-pixel, and the N+1-th sub-pixel ((N+1)Sub-PXL) may be the second sub-pixel. Also, the first sub-pixel may be a blue sub-pixel, and the second sub-pixel may be a red sub-pixel.

그리고, 제 1 스페이서(119a)는 제 2 스페이서(128)에 대응되는 위치에 배치되며, 제 2 기판(121) 상에 형성된 제 2 스페이서(128)와 접촉되어 액정 표시 장치의 셀 갭(cell gap)을 유지하는 범프 스페이서(bump spacer)의 역할을 한다. 제 1 스페이서(119a)는 무기막 또는 유기막의 단일층 또는 2층 이상의 무기막 또는 유기막이 적층된 다중층으로 이루어질 수도 있으나, 반드시 이에 한정되는 것은 아니다.In addition, the first spacer 119a is disposed at a position corresponding to the second spacer 128 and is in contact with the second spacer 128 formed on the second substrate 121 to form a cell gap of the liquid crystal display device. ) plays the role of a bump spacer that maintains the The first spacer 119a may be made of a single layer of an inorganic film or an organic film, or a multi-layer of two or more layers of an inorganic film or an organic film, but is not necessarily limited thereto.

제 2 스페이서(128)는 제 2 기판(121)의 오버 코트(127) 상에 형성되며, 제 1 기판(101) 상에 형성된 제 1 스페이서(119a)와 접촉되어 액정 표시 장치의 셀 갭(cell gap)을 유지하는 갭 스페이서(gap spacer)의 역할을 하며, 제 1 스페이서(119a)와 적어도 일부가 중첩되어 상호 교차하여 배치된다. The second spacer 128 is formed on the overcoat 127 of the second substrate 121 and is in contact with the first spacer 119a formed on the first substrate 101 to form a cell gap of the liquid crystal display device. It serves as a gap spacer that maintains the gap, and is arranged to overlap and intersect at least a portion of the first spacer 119a.

또한, 제 2 스페이서(128)는 청색(Blue) 서브 화소와 적색(Red) 서브 화소 사이에서 데이터 라인(DL)과 적어도 일부가 중첩되도록 하여 블랙 매트릭스(122) 상의 차광 영역에 대응되어 위치할 수 있다. 그러나 반드시 이에 한정되지 않으며, 제 2 스페이서(128)는 적색(Red) 서브 화소와 녹색(Green) 서브 화소 사이의 블랙 매트릭스(122) 상의 차광 영역에 대응되어 위치할 수도 있다.In addition, the second spacer 128 can be positioned to correspond to the light blocking area on the black matrix 122 such that at least a portion of the second spacer 128 overlaps the data line DL between the blue sub-pixel and the red sub-pixel. there is. However, the present invention is not necessarily limited to this, and the second spacer 128 may be positioned to correspond to a light-shielding area on the black matrix 122 between the red sub-pixel and the green sub-pixel.

제 2 스페이서(128)는 무기막 또는 유기막의 단일층 또는 2층 이상의 무기막 또는 유기막이 적층된 다중층으로 이루어질 수도 있으나, 반드시 이에 한정되는 것은 아니다. 제 1 스페이서(119a)와 제 2 스페이서(128)는 동일한 물질로 이루어질 수 있다. The second spacer 128 may be made of a single layer of an inorganic film or an organic film, or a multi-layer of two or more layers of an inorganic film or an organic film, but is not necessarily limited thereto. The first spacer 119a and the second spacer 128 may be made of the same material.

그리고, 제 1 스페이서(119a)는 바(bar) 형태의 평면 구조를 가지며, 데이터 라인(DL)이 연장된 방향보다 게이트 라인(GL)이 연장된 방향으로 길게 형성될 수 있다. 또한 제 2 스페이서(128)는 바(bar) 형태의 평면 구조를 가지며, 게이트 라인(GL)이 연장된 방향보다 데이터 라인(DL)이 연장된 방향으로 길게 형성될 수 있다. 즉, 제 1 스페이서(119a)와 제 2 스페이서(128)는 각각 바(bar) 형태의 평면 구조를 가지며 적어도 일부가 서로 중첩되어 상호 교차한 형태로 배치된다. Additionally, the first spacer 119a has a bar-shaped planar structure and may be formed to be longer in the direction in which the gate line GL extends than in the direction in which the data line DL extends. Additionally, the second spacer 128 has a bar-shaped planar structure and may be formed to be longer in the direction in which the data line DL extends than in the direction in which the gate line GL extends. That is, the first spacer 119a and the second spacer 128 each have a planar structure in the shape of a bar, and at least some of them overlap each other and are arranged to cross each other.

그리고, 제 1 스페이서(119a)는 제 2 스페이서(128)가 연장된 방향으로 제 2 스페이서(128)와 중첩되도록 형성된 적어도 하나의 돌출부를 포함한다. Additionally, the first spacer 119a includes at least one protrusion formed to overlap the second spacer 128 in the direction in which the second spacer 128 extends.

제 1 스페이서(119a)에 형성된 돌출부는 제 2 스페이서(128)와 제 1 스페이서(119a) 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 제 2 스페이서(128)의 크기를 감소시키는 역할을 할 수 있다. 여기서, 쉬프트 마진(shift margin)은 제 1 기판(101) 상의 제 1 스페이서(119a)와 제 2 기판(121) 상의 제 2 스페이서(128)가 외력에 의해 각각 요구되는 위치로부터 벗어나더라도 제 1 스페이서(119a)와 제 2 스페이서(128) 사이의 접촉이 유지되는데 필요한 최소한의 거리를 의미한다. 즉, 제 1 스페이서(119a)에 돌출부를 적용하는 경우, 제 2 스페이서(128)의 상단부 끝단으로부터 제 1 스페이서(119a)의 하단부 끝단까지의 거리(M1)인 쉬프트 마진(shift margin)과 제 1 스페이서(119a)의 상단부 끝단으로부터 제 2 스페이서(128)의 하단부 끝단까지의 거리(M2)인 쉬프트 마진(shift margin)은 돌출부를 적용하지 않은 기존 구조 대비 동일하게 유지되면서, 제 2 스페이서(128)의 크기를 기존 구조보다 작게 형성할 수 있다. The protrusion formed on the first spacer 119a may serve to reduce the size of the second spacer 128 while maintaining the shift margin between the second spacer 128 and the first spacer 119a. there is. Here, the shift margin refers to the fact that even if the first spacer 119a on the first substrate 101 and the second spacer 128 on the second substrate 121 deviate from their respective required positions due to external force, the first spacer 119a It means the minimum distance required to maintain contact between (119a) and the second spacer (128). That is, when applying a protrusion to the first spacer 119a, a shift margin, which is the distance M1 from the upper end of the second spacer 128 to the lower end of the first spacer 119a, and the first The shift margin, which is the distance M2 from the upper end of the spacer 119a to the lower end of the second spacer 128, remains the same as compared to the existing structure without applying the protrusion, and the second spacer 128 The size can be made smaller than the existing structure.

따라서, 제 1 스페이서(119a)에 돌출부를 적용하는 경우, 제 1 스페이서(119a)와 제 2 스페이서(128) 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 제 2 스페이서(128)의 크기를 감소시킬 수 있다. 따라서, 제 2 스페이서(128)의 크기의 감소에 의하여 빛샘을 방지하기 위한 블랙 매트릭스(122)의 게이트 BM(123)의 폭이 최소화될 수 있으므로, 액정 표시 장치의 개구율 및 투과율이 향상될 수 있다.Therefore, when applying the protrusion to the first spacer 119a, the size of the second spacer 128 is reduced while maintaining the shift margin between the first spacer 119a and the second spacer 128. You can do it. Therefore, by reducing the size of the second spacer 128, the width of the gate BM 123 of the black matrix 122 to prevent light leakage can be minimized, and thus the aperture ratio and transmittance of the liquid crystal display device can be improved. .

도 4에서, 제 1 스페이서(119a)의 돌출부는 바(bar) 형태의 제 1 스페이서(119a)의 하단부에 위치하는 것으로 도시하였으나, 반드시 이에 한정되지 않으며, 바(bar) 형태의 제 1 스페이서(119a)의 하단부, 상단부 및 하단부와 상단부 중 적어도 하나에 위치할 수 있다. 또한 돌출부를 포함하는 제 1 스페이서(119a)의 단축 방향의 길이(X1)는 제 2 스페이서(128)의 장축 방향의 길이(Y1)보다 작게 형성될 수 있다.In FIG. 4, the protrusion of the first spacer 119a is shown as being located at the lower end of the bar-shaped first spacer 119a, but it is not necessarily limited to this, and the protrusion of the first spacer 119a is shown as being located at the lower end of the bar-shaped first spacer 119a ( It may be located at the bottom, top, and at least one of the bottom and top of 119a). Additionally, the length (X1) in the minor axis direction of the first spacer (119a) including the protrusion may be smaller than the length (Y1) in the major axis direction of the second spacer (128).

즉, 본 발명의 실시예에 따른 액정 표시 장치(100)는 박막 트랜지스터 상에 위치하는 바(bar) 형태의 평면 구조를 갖는 범프 스페이서인 제 1 스페이서(119a) 및 갭 스페이서인 제 2 스페이서(128)를 포함하고, 제 1 스페이서(119a)가 제 2 스페이서(128)가 연장된 방향으로 제 2 스페이서(128)와 중첩되도록 형성된 적어도 하나의 돌출부를 포함하도록 구성됨으로써, 제 1 스페이서(119a)와 제 2 스페이서(128) 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 제 2 스페이서(128)의 크기를 감소시킬 수 있다. 따라서, 제 2 스페이서(128)의 크기의 감소에 의하여 빛샘을 방지하기 위한 블랙 매트릭스(122)의 게이트 BM(123)의 폭이 최소화될 수 있으므로, 액정 표시 장치의 개구율 및 투과율이 향상될 수 있다.That is, the liquid crystal display device 100 according to an embodiment of the present invention includes a first spacer 119a, which is a bump spacer with a bar-shaped planar structure located on a thin film transistor, and a second spacer 128, which is a gap spacer. ), and the first spacer 119a is configured to include at least one protrusion formed to overlap the second spacer 128 in the direction in which the second spacer 128 extends, so that the first spacer 119a and The size of the second spacers 128 can be reduced while maintaining the shift margin between the second spacers 128 as is. Therefore, by reducing the size of the second spacer 128, the width of the gate BM 123 of the black matrix 122 to prevent light leakage can be minimized, and thus the aperture ratio and transmittance of the liquid crystal display device can be improved. .

도 6은 본 발명의 실시예에 따른 액정 표시 장치의 범프 스페이서 및 눌림 스페이서 형성 영역의 평면 구조를 나타내는 도면이다. 즉, 도 6은 도 3에 도시된 범프 스페이서인 제 3 스페이서(119b) 및 눌림 스페이서인 제 4 스페이서(129)를 설명하기 위한 도면이다.FIG. 6 is a diagram illustrating a planar structure of a region where bump spacers and pressure spacers are formed in a liquid crystal display device according to an embodiment of the present invention. That is, FIG. 6 is a diagram for explaining the third spacer 119b, which is a bump spacer, and the fourth spacer 129, which is a push spacer, shown in FIG. 3.

또한 도 7은 본 발명의 실시예에 따른 액정 표시 장치의 도 6의 C-D에서의 범프 스페이서 및 눌림 스페이서 형성 영역의 단면 구조를 나타내는 도면이다.Additionally, FIG. 7 is a diagram illustrating the cross-sectional structure of the bump spacer and press spacer formation regions in C-D of FIG. 6 of the liquid crystal display device according to an embodiment of the present invention.

도 6 및 도 7을 참조하여, 본 발명의 실시예에 따른 액정 표시 장치(100)를 설명함에 있어서, 이전 도면을 참조하여 설명한 동일 또는 대응되는 구성 요소에 대한 중복되는 상세한 설명은 생략하거나 간단히 설명하기로 한다.6 and 7, when describing the liquid crystal display device 100 according to an embodiment of the present invention, overlapping detailed descriptions of the same or corresponding components described with reference to the previous drawings will be omitted or simply described. I decided to do it.

도 6 및 도 7에 도시한 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치(100)는 제 1 기판(101)의 박막 트랜지스터 상에 형성된 제 3 스페이서(119b) 및 제 2 기판(121) 상에 있고, 제 1 스페이서(119b)와 적어도 일부가 중첩되어 상호 교차하는 제 4 스페이서(129)를 더 포함한다. 6 and 7, the liquid crystal display device 100 according to an embodiment of the present invention includes a third spacer 119b and a second substrate 121 formed on the thin film transistor of the first substrate 101. It further includes a fourth spacer 129 that is located on the first spacer 119b and at least partially overlaps and intersects the first spacer 119b.

즉, 본 발명의 실시예에 따른 액정 표시 장치(100)에 구성된 컬럼 스페이서(column spacer)는 범프 스페이서인 제 3 스페이서(119b)와 눌림 스페이서인 제 4 스페이서(129)를 포함하여 이루어질 수 있다.That is, a column spacer configured in the liquid crystal display device 100 according to an embodiment of the present invention may include a third spacer 119b that is a bump spacer and a fourth spacer 129 that is a push spacer.

제 3 스페이서(119b)는 제 3 컨택홀(113c)과 제 4 컨택홀(113d)을 구비하고, 평탄화층의 역할을 하는 제 1 보호층(112) 상부의 제 2 보호층(116)과 화소 전극(118) 상에 형성된다. 또한 제 3 스페이서(119b)는 제 1 보호층(112)에 구비된 제 3 컨택홀(113c)과 제 4 컨택홀(113d)을 덮도록 형성되어 상기 컨택홀(113c, 113d)에 의한 제 1 기판(101) 상의 단차를 줄이는 역할을 할 수 있다. 보다 구체적으로 도 5 및 도 6을 참조하면, 제 3 스페이서(119b)는 N+3번째 서브 화소((N+3)Sub-PXL)에 대응되는 제 3 컨택홀(113c) 및 N+3번째 서브 화소((N)Sub-PXL)와 인접하여 위치하는 N+4번째 서브 화소((N+4)Sub-PXL)에 대응되는 제 4 컨택홀(113d)을 모두 덮도록 형성될 수 있다. The third spacer 119b has a third contact hole 113c and a fourth contact hole 113d, and the second protective layer 116 on the top of the first protective layer 112, which serves as a planarization layer, and the pixel It is formed on the electrode 118. In addition, the third spacer 119b is formed to cover the third contact hole 113c and the fourth contact hole 113d provided in the first protective layer 112, so that the first contact hole 113c and 113d are formed. It can serve to reduce the level difference on the substrate 101. More specifically, referring to FIGS. 5 and 6, the third spacer 119b is a third contact hole 113c corresponding to the N+3-th sub-pixel ((N+3)Sub-PXL) and the N+3-th It may be formed to cover all of the fourth contact holes 113d corresponding to the N+4th sub-pixel ((N+4)Sub-PXL) located adjacent to the sub-pixel ((N)Sub-PXL).

제 3 스페이서(119b)는 제 4 스페이서(129)에 대응되는 위치에 배치되며, 제 2 기판(121) 상에 형성된 제 4 스페이서(129)와 일정 거리를 가지고 이격되어 위치하는 범프 스페이서(bump spacer)의 역할을 한다. 즉, 제 3 스페이서(119b)는 제 2 기판(121)에 외력이 가해졌을 때 제 2 기판(121)의 제 4 스페이서(129)의 눌림 및 이동에 의해 액정 표시 장치가 파손되는 것을 방지하는 역할을 한다. 제 3 스페이서(119b)는 무기막 또는 유기막의 단일층 또는 2층 이상의 무기막 또는 유기막이 적층된 다중층으로 이루어질 수도 있으나, 반드시 이에 한정되는 것은 아니다.The third spacer 119b is disposed at a position corresponding to the fourth spacer 129 and is a bump spacer located at a certain distance from the fourth spacer 129 formed on the second substrate 121. ) plays the role of That is, the third spacer 119b serves to prevent the liquid crystal display device from being damaged by pressing and moving the fourth spacer 129 of the second substrate 121 when an external force is applied to the second substrate 121. Do it. The third spacer 119b may be made of a single layer of an inorganic film or an organic film, or a multi-layer of two or more layers of an inorganic film or an organic film, but is not necessarily limited thereto.

제 4 스페이서(129)는 제 2 기판(121)의 오버 코트(127) 상에 형성되며, 제 1 기판(101) 상에 형성된 제 3 스페이서(119b)와 일정 거리를 가지고 이격되어 위치하여 액정 표시 장치의 눌림 갭을 형성하는 눌림 스페이서(push spacer)의 역할을 하며, 제 3 스페이서(119b)와 적어도 일부가 중첩되어 상호 교차하여 배치된다. 제 4 스페이서(129)는 제 2 스페이서(128) 보다 낮은 높이로 형성될 수 있으며, 제 4 스페이서(129)와 제 2 스페이서(128)는 하프톤 마스크(halftone mask)를 이용한 하프톤 공정을 통해 동시에 형성될 수 있다. The fourth spacer 129 is formed on the overcoat 127 of the second substrate 121 and is positioned at a certain distance from the third spacer 119b formed on the first substrate 101 to display the liquid crystal display. It serves as a push spacer that forms a push gap of the device, and is disposed to overlap and cross each other at least in part with the third spacer 119b. The fourth spacer 129 may be formed to have a lower height than the second spacer 128, and the fourth spacer 129 and the second spacer 128 may be formed through a halftone process using a halftone mask. can be formed simultaneously.

또한 제 4 스페이서(129)는 청색(Blue) 서브 화소와 적색(Red) 서브 화소 사이에서 데이터 라인(DL)과 적어도 일부가 중첩되도록 하여 블랙 매트릭스(122) 상의 차광 영역에 대응되어 위치할 수 있다. 그러나, 반드시 이에 한정되지 않으며, 제 4 스페이서(129)는 적색(Red) 서브 화소와 녹색(Green) 서브 화소 사이의 블랙 매트릭스(122) 상의 차광 영역에 대응되어 위치할 수도 있다. Additionally, the fourth spacer 129 may be positioned to correspond to the light blocking area on the black matrix 122 such that at least part of the data line DL overlaps between the blue sub-pixel and the red sub-pixel. . However, the present invention is not necessarily limited to this, and the fourth spacer 129 may be positioned to correspond to a light-shielding area on the black matrix 122 between the red sub-pixel and the green sub-pixel.

제 4 스페이서(129)는 무기막 또는 유기막의 단일층 또는 2층 이상의 무기막 또는 유기막이 적층된 다중층으로 이루어질 수도 있으나, 반드시 이에 한정되는 것은 아니다. 제 3 스페이서(119b)와 제 4 스페이서(129)는 동일한 물질로 이루어질 수 있다. The fourth spacer 129 may be made of a single layer of an inorganic film or an organic film, or a multi-layer of two or more layers of an inorganic film or an organic film, but is not necessarily limited thereto. The third spacer 119b and the fourth spacer 129 may be made of the same material.

그리고, 제 3 스페이서(119b)는 바(bar) 형태의 평면 구조를 가지며, 데이터 라인(DL)이 연장된 방향보다 게이트 라인(GL)이 연장된 방향으로 길게 형성될 수 있다. 또한 제 4 스페이서(129)는 원형(circle)의 평면 구조를 가지며, 제 3 스페이서(119b)와 제 4 스페이서(129)는 적어도 일부가 서로 중첩된 형태로 배치된다.Additionally, the third spacer 119b has a bar-shaped planar structure and may be formed to be longer in the direction in which the gate line GL extends than in the direction in which the data line DL extends. Additionally, the fourth spacer 129 has a circular planar structure, and the third spacer 119b and the fourth spacer 129 are arranged so that at least some of them overlap each other.

그리고, 제 3 스페이서(119b)는 제 4 스페이서(129)가 형성된 일측 방향으로 제 4 스페이서(129)와 중첩되도록 형성된 적어도 하나의 돌출부를 포함한다. 여기서 제 3 스페이서(119b)의 돌출부가 형성된 방향은 데이터 라인(DL)이 연장된 방향과 동일한 방향일 수 있다. Additionally, the third spacer 119b includes at least one protrusion formed to overlap the fourth spacer 129 in one direction where the fourth spacer 129 is formed. Here, the direction in which the protrusion of the third spacer 119b is formed may be the same direction as the direction in which the data line DL extends.

제 3 스페이서(119b)에 형성된 돌출부는 제 4 스페이서(129)와 제 3 스페이서(119b) 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 제 4 스페이서(129)의 크기를 감소시키는 역할을 할 수 있다. 즉, 제 3 스페이서(119b)에 돌출부를 적용하는 경우, 제 4 스페이서(129)의 상단부 끝단으로부터 제 3 스페이서(119b)의 하단부 끝단까지의 거리(M3)인 쉬프트 마진(shift margin)과 제 3 스페이서(119b)의 상단부 끝단으로부터 제 4 스페이서(129)의 하단부 끝단까지의 거리(M4)인 쉬프트 마진(shift margin)은 돌출부를 적용하지 않은 기존 구조와 동일하게 유지되면서, 제 4 스페이서(129)의 크기를 기존 구조보다 작게 형성할 수 있다. The protrusion formed on the third spacer 119b can serve to reduce the size of the fourth spacer 129 while maintaining the shift margin between the fourth spacer 129 and the third spacer 119b. there is. That is, when applying a protrusion to the third spacer 119b, a shift margin, which is the distance M3 from the upper end of the fourth spacer 129 to the lower end of the third spacer 119b, and the third The shift margin, which is the distance M4 from the upper end of the spacer 119b to the lower end of the fourth spacer 129, remains the same as the existing structure without applying the protrusion, and the fourth spacer 129 The size can be made smaller than the existing structure.

따라서, 제 3 스페이서(119b)에 돌출부를 적용하는 경우, 제 1 제 3 스페이서(119b)와 제 4 스페이서(129) 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 제 4 스페이서(129)의 크기를 감소시킬 수 있다. 따라서, 제 4 스페이서(129)의 크기의 감소에 의하여 빛샘을 방지하기 위한 블랙 매트릭스(122)의 게이트 BM(123)의 폭이 최소화될 수 있으므로, 액정 표시 장치의 개구율 및 투과율이 향상될 수 있다.Therefore, when applying the protrusion to the third spacer 119b, the size of the fourth spacer 129 is changed while maintaining the shift margin between the first third spacer 119b and the fourth spacer 129. can be reduced. Therefore, by reducing the size of the fourth spacer 129, the width of the gate BM 123 of the black matrix 122 to prevent light leakage can be minimized, and thus the aperture ratio and transmittance of the liquid crystal display device can be improved. .

도 6에서, 제 3 스페이서(119b)의 돌출부는 바(bar) 형태의 제 3 스페이서(119b)의 하단부에 위치하는 것으로 도시하였으나, 반드시 이에 한정되지 않으며, 바(bar) 형태의 제 스페이서(119b)의 하단부, 상단부 및 하단부와 상단부 중 적어도 하나에 위치할 수 있다. 또한 돌출부를 포함하는 제 3 스페이서(119b)의 단축 방향의 길이(X2)는 제 4 스페이서(129)의 직경(Y2)보다 작게 형성될 수 있다.In FIG. 6, the protrusion of the third spacer 119b is shown as being located at the lower end of the bar-shaped third spacer 119b, but this is not necessarily limited to this, and the protrusion of the third spacer 119b is bar-shaped. ) may be located at the bottom, top, and at least one of the bottom and top. Additionally, the length (X2) of the third spacer (119b) including the protrusion in the minor axis direction may be smaller than the diameter (Y2) of the fourth spacer (129).

즉, 본 발명의 실시예에 따른 액정 표시 장치(100)는 박막 트랜지스터 상에 위치하는 바(bar) 형태의 평면 구조를 갖는 범프 스페이서인 제 3 스페이서(119b) 및 눌림 스페이서인 제 4 스페이서(129)를 포함하고, 제 3 스페이서(119b)가 제 4 스페이서(129)가 형성된 일측 방향으로 제 4 스페이서(129)와 중첩되도록 형성된 적어도 하나의 돌출부를 포함하도록 구성됨으로써, 제 3 스페이서(119b)와 제 4 스페이서(129) 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 제 4 스페이서(129)의 크기를 감소시킬 수 있다. 따라서, 제 4 스페이서(129)의 크기의 감소에 의하여 빛샘을 방지하기 위한 블랙 매트릭스(122)의 게이트BM(123)의 폭이 최소화될 수 있으므로, 액정 표시 장치의 개구율 및 투과율이 향상될 수 있다.That is, the liquid crystal display device 100 according to an embodiment of the present invention includes a third spacer 119b, which is a bump spacer with a bar-shaped planar structure located on the thin film transistor, and a fourth spacer 129, which is a push spacer. ), and the third spacer 119b is configured to include at least one protrusion formed to overlap the fourth spacer 129 in one direction where the fourth spacer 129 is formed, so that the third spacer 119b and The size of the fourth spacer 129 can be reduced while maintaining the shift margin between the fourth spacers 129 as is. Therefore, by reducing the size of the fourth spacer 129, the width of the gate BM 123 of the black matrix 122 to prevent light leakage can be minimized, so the aperture ratio and transmittance of the liquid crystal display device can be improved. .

도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치의 범프 스페이서, 갭 스페이서 및 눌림 스페이서 형성 영역의 평면 구조를 나타내는 도면이다.FIG. 8 is a diagram showing a planar structure of a bump spacer, a gap spacer, and a pressure spacer formation area of a liquid crystal display device according to another embodiment of the present invention.

또한, 도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 도 8의 E-F에서의 범프 스페이서 및 갭 스페이서 성 영역의 단면 구조를 나타내는 도면이다.In addition, FIG. 9 shows bump spacers and gap spacers in EF of FIG. 8 of a liquid crystal display device according to another embodiment of the present invention. This is a diagram showing the cross-sectional structure of the castle area.

도 8 및 도 9를 참조하여, 본 발명의 다른 실시예에 따른 액정 표시 장치(200)를 설명함에 있어서, 이전 설명한 실시예에서와 동일 또는 대응되는 구성 요소에 대한 중복되는 상세한 설명은 생략하거나 간단히 설명하기로 한다.8 and 9, when describing the liquid crystal display device 200 according to another embodiment of the present invention, overlapping detailed descriptions of components that are the same or corresponding to those in the previously described embodiment will be omitted or simply simplified. Let me explain.

도 8 및 도 9에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 액정 표시 장치(200)는 복수의 서브 화소 중에서N번째 서브 화소((N)Sub-PXL), 즉 제 1 서브 화소와 N+1번째 서브 화소((N+1)Sub-PXL), 즉 제 2 서브 화소 사이의 제 2 기판(121) 상에 배치된 제 2 스페이서(128) 및 제 2 스페이서(128)에 대응되어 제 1 기판(101) 상에 배치된 제 1 스페이서(219a)를 포함하고, N+3번째 서브 화소((N+3)Sub-PXL), 즉 제 4 서브 화소와 N+4번째 서브 화소((N+4)Sub-PXL), 즉 제 5 서브 화소 사이의 제 2 기판(121) 상에 배치된 제 4 스페이서(129) 및제 4 스페이서(129)에 대응되어 제 1 기판(101) 상에 배치된 제 3 스페이서(219b)를 포함한다.As shown in FIGS. 8 and 9, the liquid crystal display device 200 according to another embodiment of the present invention includes an N-th sub-pixel ((N)Sub-PXL), that is, a first sub-pixel, among a plurality of sub-pixels. It corresponds to the second spacer 128 and the second spacer 128 disposed on the second substrate 121 between the N+1th sub-pixel ((N+1)Sub-PXL), that is, the second sub-pixel. It includes a first spacer 219a disposed on the first substrate 101, and includes an N+3-th sub-pixel ((N+3)Sub-PXL), that is, a 4th sub-pixel and an N+4-th sub-pixel ( (N+4)Sub-PXL), that is, on the first substrate 101 corresponding to the fourth spacer 129 and the fourth spacer 129 disposed on the second substrate 121 between the fifth sub-pixels. It includes a third spacer 219b disposed.

즉, 본 발명의 다른 실시예에 따른 액정 표시 장치(200)에 구성된 컬럼 스페이서(column spacer)는 범프 스페이서인 제 1 스페이서(119a)와 제 3 스페이서(119b), 갭 스페이서인 제 2 스페이서(128) 및 눌림 스페이서인 제 4 스페이서(129)를 포함하여 이루어질 수 있다.That is, the column spacer configured in the liquid crystal display device 200 according to another embodiment of the present invention includes a first spacer 119a and a third spacer 119b, which are bump spacers, and a second spacer 128, which is a gap spacer. ) and a fourth spacer 129, which is a pressed spacer.

본 발명의 다른 실시예에 따른 액정 표시 장치(200)의 제 1 스페이서(219a)는 제 1 기판(101)의 박막 트랜지스터 상에 제 2 스페이서(128)에 대응되는 위치에 배치되며, 제 2 기판(121) 상에 형성된 제 2 스페이서(128)와 접촉되어 액정 표시 장치의 셀 갭(cell gap)을 유지하는 범프 스페이서(bump spacer)의 역할을 한다. The first spacer 219a of the liquid crystal display device 200 according to another embodiment of the present invention is disposed at a position corresponding to the second spacer 128 on the thin film transistor of the first substrate 101, and It contacts the second spacer 128 formed on (121) and serves as a bump spacer to maintain the cell gap of the liquid crystal display device.

또한 제 2 스페이서(128)는 제 2 기판(121)의 오버 코트(127) 상에 형성되며, 제 1 기판(101) 상에 형성된 제 1 스페이서(219a)와 접촉되어 액정 표시 장치의 셀 갭(cell gap)을 유지하는 갭 스페이서(gap spacer)의 역할을 하며, 제 1 스페이서(219a)와 적어도 일부가 중첩되어 상호 교차하여 배치된다. In addition, the second spacer 128 is formed on the overcoat 127 of the second substrate 121 and is in contact with the first spacer 219a formed on the first substrate 101 to form a cell gap ( It serves as a gap spacer that maintains the cell gap, and is arranged to overlap and intersect with the first spacer 219a at least in part.

또한 제 1 스페이서(219a)는 바(bar) 형태의 평면 구조를 가지며, 데이터 라인(DL)이 연장된 방향보다 게이트 라인(GL)이 연장된 방향으로 길게 형성될 수 있다. 또한 제 2 스페이서(128)는 바(bar) 형태의 평면 구조를 가지며, 게이트 라인(GL)이 연장된 방향보다 데이터 라인(DL)이 연장된 방향으로 길게 형성될 수 있다. 즉, 제 1 스페이서(219a)와 제 2 스페이서(128)는 각각 바(bar) 형태의 평면 구조를 가지며 적어도 일부가 서로 중첩되어 상호 교차한 형태로 배치된다. 또한 제 1 스페이서(219a)의 단축 방향의 길이는 제 2 스페이서(128)의 장축 방향의 길이보다 작을 수 있다.Additionally, the first spacer 219a has a bar-shaped planar structure and may be formed to be longer in the direction in which the gate line GL extends than in the direction in which the data line DL extends. Additionally, the second spacer 128 has a bar-shaped planar structure and may be formed to be longer in the direction in which the data line DL extends than in the direction in which the gate line GL extends. That is, the first spacer 219a and the second spacer 128 each have a bar-shaped planar structure, and at least some of them are arranged in a manner that overlaps and crosses each other. Additionally, the length of the first spacer 219a in the minor axis direction may be smaller than the length of the second spacer 128 in the major axis direction.

그리고, 제 1 스페이서(219a)는 제 2 스페이서(128)가 연장된 방향으로 제 2 스페이서(128)와 중첩되도록 형성된 적어도 하나의 돌출부를 포함한다. In addition, the first spacer 219a includes at least one protrusion formed to overlap the second spacer 128 in the direction in which the second spacer 128 extends.

제 1 스페이서(219a)에 형성된 돌출부는 제 2 스페이서(128)와 제 1 스페이서(119a) 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 제 2 스페이서(128)의 크기를 감소시키는 역할을 할 수 있다. The protrusion formed on the first spacer 219a may serve to reduce the size of the second spacer 128 while maintaining the shift margin between the second spacer 128 and the first spacer 119a. there is.

그리고, 본 발명의 다른 실시예에 따른 액정 표시 장치(200)의 제 1 스페이서(219a)는 제 1 컨택홀(113a) 및 제 2 컨택홀(113b)을 덮으며, 제 1 스페이서(219a)의 하단부 양쪽 끝단은 각각 제 1 컨택홀(113a) 및 제 2 컨택홀(113b)의 적어도 일부를 덮도록 위치한다. And, the first spacer 219a of the liquid crystal display device 200 according to another embodiment of the present invention covers the first contact hole 113a and the second contact hole 113b, and the first spacer 219a Both ends of the lower part are positioned to cover at least part of the first contact hole 113a and the second contact hole 113b, respectively.

보다 구체적으로, 제 1 스페이서(219a)는 제 1 서브 화소에 대응되어 형성된 제 1 컨택홀(113a)과 제 1 서브 화소와 인접하여 위치하는 제 2 서브 화소에 대응되어 형성된 제 2 컨택홀(113b)는 제 1 스페이서(219a)를 형성하는 물질로 채워지며, 제 1 스페이서(219a)의 좌측 하단부 끝단은 제 1 컨택홀(113a)과 적어도 일부가 중첩되어 덮도록 형성되고, 제 1 스페이서(219a)의 우측 하단부 끝단은 제 2 컨택홀(113b)과 적어도 일부가 중첩되어 덮도록 형성될 수 있다. 이러한 제 1 스페이서(219a)가 제 1 컨택홀(113a) 및 제 2 컨택홀(113b)을 채우고, 제 1 스페이서(219a)의 하단부 양쪽 끝단이 각각 제 1 컨택홀(113a) 및 제 2 컨택홀(113b)의 적어도 일부를 덮도록 하는 구조는 하프톤 마스크(halftone mask)를 이용한 하프톤 공정을 통해 형성될 수 있다.More specifically, the first spacer 219a includes a first contact hole 113a formed corresponding to the first sub-pixel, and a second contact hole 113b formed corresponding to the second sub-pixel located adjacent to the first sub-pixel. ) is filled with a material forming the first spacer 219a, the lower left end of the first spacer 219a is formed to overlap and cover at least a portion of the first contact hole 113a, and the first spacer 219a ) may be formed so that at least a portion of the lower right end overlaps and covers the second contact hole 113b. This first spacer 219a fills the first contact hole 113a and the second contact hole 113b, and both lower ends of the first spacer 219a fill the first contact hole 113a and the second contact hole 113b, respectively. A structure that covers at least a portion of (113b) may be formed through a halftone process using a halftone mask.

그리고, 본 발명의 다른 실시예에 따른 액정 표시 장치(200)의 제 3 스페이서(219b)는 제 4 스페이서(129)에 대응되는 위치에 배치되며, 제 2 기판(121) 상에 형성된 제 4 스페이서(129)와 일정 거리를 가지고 이격되어 위치하는 범프 스페이서(bump spacer)의 역할을 한다. 즉, 제 3 스페이서(219b)는 제 2 기판(121)에 외력이 가해졌을 때 제 2 기판(121)의 제 4 스페이서(129)의 눌림 및 이동에 의해 액정 표시 장치가 파손되는 것을 방지하는 역할을 한다.In addition, the third spacer 219b of the liquid crystal display device 200 according to another embodiment of the present invention is disposed at a position corresponding to the fourth spacer 129, and the fourth spacer formed on the second substrate 121 It serves as a bump spacer located at a certain distance from (129). That is, the third spacer 219b serves to prevent the liquid crystal display device from being damaged by pressing and moving the fourth spacer 129 of the second substrate 121 when an external force is applied to the second substrate 121. Do it.

제 4 스페이서(129)는 제 2 기판(121)의 오버 코트(127) 상에 형성되며, 제 1 기판(101) 상에 형성된 제 3 스페이서(219b)와 일정 거리를 가지고 이격되어 위치하여 액정 표시 장치의 눌림 갭을 형성하는 눌림 스페이서(push spacer)의 역할을 하며, 제 3 스페이서(219b)와 적어도 일부가 중첩되어 상호 교차하여 배치된다.The fourth spacer 129 is formed on the overcoat 127 of the second substrate 121 and is positioned at a certain distance from the third spacer 219b formed on the first substrate 101 to display the liquid crystal display. It serves as a push spacer that forms a push gap of the device, and is arranged to overlap and cross each other at least in part with the third spacer 219b.

또한 제 3 스페이서(219b)는 바(bar) 형태의 평면 구조를 가지며, 데이터 라인(DL)이 연장된 방향보다 게이트 라인(GL)이 연장된 방향으로 길게 형성될 수 있다. 또한 제 4 스페이서(129)는 원형(circle)의 평면 구조를 가지며, 제 3 스페이서(119b)와 제 4 스페이서(129)는 적어도 일부가 서로 중첩된 형태로 배치된다. 또한 제 3 스페이서(219b)의 단축 방향의 길이는 제 4 스페이서(129)의 직경보다 작을 수 있다.Additionally, the third spacer 219b has a bar-shaped planar structure and may be formed to be longer in the direction in which the gate line GL extends than in the direction in which the data line DL extends. Additionally, the fourth spacer 129 has a circular planar structure, and the third spacer 119b and the fourth spacer 129 are arranged so that at least some of them overlap each other. Additionally, the length of the third spacer 219b in the minor axis direction may be smaller than the diameter of the fourth spacer 129.

또한 도 8을 참조하면, 제 3 스페이서(219b)는 제 4 스페이서(129)가 형성된 일측 방향으로 제 4 스페이서(129)와 중첩되도록 형성된 적어도 하나의 돌출부를 포함한다. 여기서 제 3 스페이서(119b)의 돌출부가 형성된 방향은 데이터 라인(DL)이 연장된 방향과 동일한 방향일 수 있다.Also, referring to FIG. 8, the third spacer 219b includes at least one protrusion formed to overlap the fourth spacer 129 in one direction where the fourth spacer 129 is formed. Here, the direction in which the protrusion of the third spacer 119b is formed may be the same direction as the direction in which the data line DL extends.

제 3 스페이서(219b)에 형성된 돌출부는 제 4 스페이서(129)와 제 3 스페이서(219b) 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 제 4 스페이서(129)의 크기를 감소시키는 역할을 할 수 있다. The protrusion formed on the third spacer 219b may serve to reduce the size of the fourth spacer 129 while maintaining the shift margin between the fourth spacer 129 and the third spacer 219b. there is.

그리고, 본 발명의 다른 실시예에 따른 액정 표시 장치(200)의 제 3 스페이서(219a)는 제 3 컨택홀(113c) 및 제 4 컨택홀(113d)을 덮으며, 제 3 스페이서(219b)의 하단부 양쪽 끝단은 각각 제 3 컨택홀(113c) 및 제 4 컨택홀(113d)의 적어도 일부를 덮도록 위치한다. 이러한 제 3 스페이서(219b)가 제 3 컨택홀(113c) 및 제 4 컨택홀(113d)을 채우고, 제 3 스페이서(219b)의 하단부 양쪽 끝단이 각각 제 3 컨택홀(113c) 및 제 4 컨택홀(113d)의 적어도 일부를 덮도록 하는 구조는 하프톤 마스크(halftone mask)를 이용한 하프톤 공정을 통해 형성될 수 있다.And, the third spacer 219a of the liquid crystal display device 200 according to another embodiment of the present invention covers the third contact hole 113c and the fourth contact hole 113d, and the third spacer 219b Both ends of the lower part are positioned to cover at least a portion of the third contact hole 113c and the fourth contact hole 113d, respectively. This third spacer 219b fills the third contact hole 113c and the fourth contact hole 113d, and both lower ends of the third spacer 219b fill the third contact hole 113c and the fourth contact hole 113c, respectively. A structure that covers at least part of (113d) may be formed through a halftone process using a halftone mask.

그리고, 도 8에서, 본 발명의 다른 실시예에 따른 액정 표시 장치(200)의 평탄화층의 역할을 하는 제 1 보호층(112)은 복수의 서브 화소 중 N+2번째 서브 화소((N+2)Sub-PXL)인 제 3 서브 화소에 대응되는 영역에서 제 5 컨택홀(113e)을 더 포함하며, 제 5 컨택홀(113e)은 제 1 스페이서(219a) 형성 물질로 채워지도록 형성될 수 있다. 즉, 제 3 서브 화소에 대응되는 제 5 컨택홀(113e) 상에는 추가적인 범프 스페이서가 형성되지 않으며, 제 1 스페이서(219a) 형성 물질이 채워지도록 형성되어 상기 컨택홀에 의해 발생할 수 있는 제 1 기판(101) 상의 단차를 줄일 수 있다.And, in FIG. 8, the first protective layer 112, which serves as a planarization layer of the liquid crystal display device 200 according to another embodiment of the present invention, is the N+2th subpixel ((N+ 2) It further includes a fifth contact hole 113e in the area corresponding to the third sub-pixel (Sub-PXL), and the fifth contact hole 113e can be formed to be filled with a material for forming the first spacer 219a. there is. That is, no additional bump spacer is formed on the fifth contact hole 113e corresponding to the third sub-pixel, and the first spacer 219a is formed to be filled with a forming material to form a first substrate ( 101) The step difference on the top can be reduced.

즉, 상기와 같은 구조를 통해서 제 1 스페이서(219a)와 제 2 스페이서(219b) 사이에 추가적인 범프 스페이서를 배치하지 않고 컨택홀에 의해 발생할 수 있는 제 1 기판(101) 상의 단차를 줄일 수 있으며, 제 1 스페이서(219a)와 제 2 스페이서(219b) 사이에 W3의 충분한 이격 거리를 확보할 수 있으므로, 액정이 용이하게 퍼져 나갈 수 있도록 추가 공간의 확보가 가능하여 액정 표시 장치의 액정 퍼짐 특성이 개선될 수 있다. That is, through the above structure, it is possible to reduce the step on the first substrate 101 that may occur due to a contact hole without placing an additional bump spacer between the first spacer 219a and the second spacer 219b, Since a sufficient separation distance of W3 can be secured between the first spacer 219a and the second spacer 219b, additional space can be secured so that the liquid crystal can easily spread, thereby improving the liquid crystal spreading characteristics of the liquid crystal display device. It can be.

즉, 본 발명의 다른 실시예에 따른 액정 표시 장치(200)는 범프 스페이서인 제 1 스페이서(219a)가 평탄화층인 제 1 보호층(112)의 제 1 컨택홀(113a) 및 제 2 컨택홀(113b)을 채우고, 또한 범프 스페이서인 제 1 스페이서(219a)의 하단부 양쪽 끝단이 평탄화층인 제 1 보호층(112)의 제 1 컨택홀(113a) 및 제 2 컨택홀(113b)의 적어도 일부를 덮도록 위치시킴으로써, 복수의 범프 스페이서 사이의 충분한 이격 거리를 확보할 수 있다. 따라서, 복수의 범프 스페이서 사이의 액정이 분포될 수 있는 공간이 확보되어 액정 표시 장치의 액정 퍼짐 특성이 개선될 수 있다. 또한, 액정 표시 장치의 액정 퍼짐 특성이 개선되어 액정의 과충진 또는 미충진에 의해 나타날 수 있는 얼룩 형태의 불량 발생을 최소화함으로써, 액정 표시 장치의 화질을 향상시킬 수 있다. That is, in the liquid crystal display device 200 according to another embodiment of the present invention, the first spacer 219a, which is a bump spacer, is connected to the first contact hole 113a and the second contact hole of the first protective layer 112, which is a planarization layer. At least a portion of the first contact hole 113a and the second contact hole 113b of the first protective layer 112, which fills (113b) and is a flattening layer at both lower ends of the first spacer 219a, which is a bump spacer. By positioning it so that it covers, a sufficient separation distance between the plurality of bump spacers can be secured. Accordingly, a space where the liquid crystal can be distributed between the plurality of bump spacers is secured, and the liquid crystal spreading characteristics of the liquid crystal display device can be improved. In addition, the liquid crystal spreading characteristics of the liquid crystal display device are improved to minimize the occurrence of defects in the form of spots that may appear due to overfilling or underfilling of the liquid crystal, thereby improving the image quality of the liquid crystal display device.

따라서, 본 발명의 실시예에 따른 액정 표시 장치는 박막 트랜지스터 상에 위치하는 바(bar) 형태의 평면 구조를 갖는 범프 스페이서가 갭 스페이서 또는 눌림 스페이서가 연장된 방향으로 갭 스페이서 또는 눌림 스페이서와 중첩되도록 형성된 적어도 하나의 돌출부를 포함하도록 구성함으로써, 갭 스페이서 또는 눌림 스페이서와 범프 스페이서 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 컬럼 스페이서의 크기를 감소시킬 수 있다. 따라서, 컬럼 스페이서의 크기의 감소에 의하여 블랙 매트릭스의 폭이 감소될 수 있으므로, 액정 표시 장치의 개구율 및 투과율이 향상될 수 있다. Therefore, the liquid crystal display device according to an embodiment of the present invention is such that the bump spacer having a bar-shaped planar structure located on the thin film transistor overlaps the gap spacer or press spacer in the direction in which the gap spacer or press spacer extends. By configuring the column spacer to include at least one protrusion, the size of the column spacer can be reduced while maintaining the shift margin between the gap spacer or the push spacer and the bump spacer. Accordingly, the width of the black matrix can be reduced by reducing the size of the column spacer, and thus the aperture ratio and transmittance of the liquid crystal display device can be improved.

또한 본 발명의 실시예에 따른 액정 표시 장치는 범프 스페이서가 평탄화층의 제 1 컨택홀 및 제 2 컨택홀을 채우고, 범프 스페이서의 하단부 양쪽 끝단이 평탄화층의 제 1 컨택홀 및 제 2 컨택홀의 적어도 일부를 덮도록 위치시킴으로써, 복수의 범프 스페이서 사이의 충분한 이격 거리를 확보할 수 있으므로, 복수의 범프 스페이서 사이의 액정이 분포될 수 있는 공간이 확보되어 액정 표시 장치의 액정 퍼짐 특성이 개선될 수 있다. In addition, in the liquid crystal display device according to an embodiment of the present invention, the bump spacer fills the first contact hole and the second contact hole of the planarization layer, and both lower ends of the bump spacer fill at least the first contact hole and the second contact hole of the planarization layer. By positioning it so that it partially covers, a sufficient separation distance between the plurality of bump spacers can be secured, thereby securing a space where the liquid crystal can be distributed between the plurality of bump spacers, thereby improving the liquid crystal spreading characteristics of the liquid crystal display device. .

또한, 본 발명의 실시예에 따른 액정 표시 장치는 액정 표시 장치의 액정 퍼짐 특성이 개선되어 액정의 과충진 또는 미충진에 의해 나타날 수 있는 얼룩 형태의 불량 발생을 최소화함으로써 액정 표시 장치의 화질을 향상시킬 수 있다.In addition, the liquid crystal display device according to an embodiment of the present invention improves the image quality of the liquid crystal display device by improving the liquid crystal spreading characteristics of the liquid crystal display device and minimizing the occurrence of defects in the form of stains that may appear due to overfilling or underfilling of the liquid crystal. You can do it.

본 발명의 실시예에 따른 액정 표시 장치는 다음과 같이 설명될 수 있다.A liquid crystal display device according to an embodiment of the present invention can be described as follows.

본 발명의 실시예에 따른 액정 표시 장치는 복수의 서브 화소 영역을 포함하며, 액정층을 사이에 두고 서로 대향하여 위치하는 제 1 기판과 제 2 기판과 제 1 기판 상의 박막 트랜지스터와 박막 트랜지스터 상에 바(bar) 형태의 평면 구조를 갖는 제 1 스페이서 및 제 2 기판 상에 있고, 제 1 스페이서와 적어도 일부가 중첩되어 상호 교차하는 제 2 스페이서를 포함하고, 제 1 스페이서는 제 2 스페이서가 연장된 방향으로 제 2 스페이서와 중첩되도록 형성된 적어도 하나의 돌출부를 포함한다. 즉, 본 발명의 실시예에 따른 액정 표시 장치는 박막 트랜지스터 상에 위치하는 바(bar) 형태의 평면 구조를 갖는 범프 스페이서가 컬럼 스페이서가 연장된 방향으로 컬럼 스페이서와 중첩되도록 형성된 적어도 하나의 돌출부를 포함하도록 구성됨으로써, 컬럼 스페이서와 범프 스페이서 사이의 쉬프트 마진(shift margin)을 그대로 유지하면서 컬럼 스페이서의 크기를 감소시킬 수 있다. 따라서, 컬럼 스페이서의 크기의 감소에 의하여 블랙 매트릭스의 폭이 감소될 수 있으므로, 액정 표시 장치의 개구율 및 투과율이 향상될 수 있다. A liquid crystal display device according to an embodiment of the present invention includes a plurality of sub-pixel regions, a first substrate and a second substrate positioned opposite to each other with a liquid crystal layer in between, a thin film transistor on the first substrate, and a thin film transistor on the thin film transistor. It is on a first spacer and a second substrate having a bar-shaped planar structure, and includes a second spacer that at least partially overlaps the first spacer and intersects each other, and the first spacer has a second spacer extending therefrom. and at least one protrusion formed to overlap the second spacer in one direction. That is, in the liquid crystal display device according to an embodiment of the present invention, the bump spacer having a bar-shaped planar structure located on the thin film transistor includes at least one protrusion formed to overlap the column spacer in the direction in which the column spacer extends. By being configured to include the column spacer, the size of the column spacer can be reduced while maintaining the shift margin between the column spacer and the bump spacer. Accordingly, the width of the black matrix can be reduced by reducing the size of the column spacer, and thus the aperture ratio and transmittance of the liquid crystal display device can be improved.

본 발명의 다른 특징에 따르면, 돌출부는 바(bar) 형태의 제 1 스페이서의 하단부 및 상단부 중 적어도 하나에 위치할 수 있다.According to another feature of the present invention, the protrusion may be located on at least one of the lower end and the upper end of the bar-shaped first spacer.

본 발명의 또 다른 특징에 따르면, 제 1 기판은 게이트 라인 및 데이터 라인을 포함하며, 제 1 스페이서는 데이터 라인이 연장된 방향보다 게이트 라인이 연장된 방향으로 길게 형성될 수 있다. According to another feature of the present invention, the first substrate includes a gate line and a data line, and the first spacer may be formed to be longer in the direction in which the gate line extends than in the direction in which the data line extends.

본 발명의 또 다른 특징에 따르면, 제 2 스페이서는 바(bar) 형태의 평면 구조를 가지며, 게이트 라인이 연장된 방향보다 데이터 라인이 연장된 방향으로 길게 형성될 수 있다. According to another feature of the present invention, the second spacer has a bar-shaped planar structure and may be formed to be longer in the direction in which the data line extends than in the direction in which the gate line extends.

본 발명의 또 다른 특징에 따르면, 제 2 기판 상에 있고, 복수의 서브 화소 각각에 개구 영역과 차광 영역을 정의하는 블랙 매트릭스를 더 포함하고, 복수의 서브 화소는 청색 서브 화소, 적색 서브 화소 및 녹색 서브 화소의 순서로 위치할 수 있다. According to another feature of the present invention, it is on the second substrate, and further includes a black matrix defining an opening area and a light blocking area in each of a plurality of sub-pixels, wherein the plurality of sub-pixels include a blue sub-pixel, a red sub-pixel, and It can be located in the order of green sub-pixels.

본 발명의 또 다른 특징에 따르면, 제 2 스페이서는 청색 서브 화소와 적색 서브 화소 사이의 차광 영역에 대응되어 위치할 수 있다. According to another feature of the present invention, the second spacer may be positioned to correspond to the light blocking area between the blue sub-pixel and the red sub-pixel.

본 발명의 또 다른 특징에 따르면, 제 2 스페이서와 적어도 하나의 서브 화소 영역을 사이에 두고 이격되어 위치하는 제 4 스페이서 및 박막 트랜지스터 상에 있고, 제 4 스페이서와 중첩되도록 형성된 적어도 하나의 돌출부를 포함하는 제 3 스페이서를 더 포함할 수 있다.According to another feature of the present invention, the fourth spacer is positioned spaced apart from the second spacer with at least one sub-pixel area therebetween, and is on the thin film transistor and includes at least one protrusion formed to overlap the fourth spacer. It may further include a third spacer.

본 발명의 또 다른 특징에 따르면, 제 2 스페이서는 바(bar) 형태의 평면 구조를 가지며, 제 4 스페이서는 원형(circle)의 평면 구조를 가질 수 있다.According to another feature of the present invention, the second spacer may have a bar-shaped planar structure, and the fourth spacer may have a circular planar structure.

본 발명의 또 다른 특징에 따르면, 제 1 스페이서와 제 3 스페이서 사이에 위치하는 제 5 스페이서를 더 포함할 수 있다.According to another feature of the present invention, it may further include a fifth spacer positioned between the first spacer and the third spacer.

본 발명의 또 다른 특징에 따르면, 박막 트랜지스터를 덮는 평탄화층 및 상기 평탄화층에 구비된 컨택홀을 포함하고, 제 1 스페이서는 컨택홀을 덮도록 형성될 수 있다. According to another feature of the present invention, it may include a planarization layer covering a thin film transistor and a contact hole provided in the planarization layer, and the first spacer may be formed to cover the contact hole.

본 발명의 또 다른 특징에 따르면, 블랙 매트릭스는 게이트 라인을 따라 배치된 게이트 BM 및 데이터 라인을 따라 배치된 데이터 BM을 포함하고, 제 1 스페이서가 돌출부를 포함함으로써 제 2 스페이서의 크기가 감소되어, 게이트 BM의 폭이 최소화될 수 있다. According to another feature of the present invention, the black matrix includes a gate BM disposed along a gate line and a data BM disposed along a data line, and the first spacer includes a protrusion, thereby reducing the size of the second spacer, The width of the gate BM can be minimized.

또한 다른 측면에서, 본 발명의 실시예에 따른 액정 표시 장치는 제 1 기판 상의 복수의 서브 화소에 있는 박막 트랜지스터와 박막 트랜지스터 상에 있고, 제 1 컨택홀 및 제 2 컨택홀을 갖는 평탄화층과 평탄화층 상의 제 1 스페이서와 제 1 기판과 대향하여 위치하는 제 2 기판 상에 있고, 개구 영역과 차광 영역을 갖는 블랙 매트릭스(BM) 및 제 2 기판 상에 있고, 제 1 스페이서와 대응되며, 제 1 컨택홀과 제 2 컨택홀 사이의 차광 영역에 위치하는 제 2 스페이서를 포함하고, 제 1 스페이서는 제 2 스페이서와 적어도 일부가 중첩되어 상호 교차하여 위치하고, 제 1 스페이서는 제 1 컨택홀 및 제 2 컨택홀을 덮으며, 제 1 스페이서의 하단부 양쪽 끝단은 각각 제 1 컨택홀 및 제 2 컨택홀의 적어도 일부를 덮도록 위치한다. 즉, 본 발명의 실시예에 따른 액정 표시 장치는 범프 스페이서가 평탄화층의 제 1 컨택홀 및 제 2 컨택홀을 채우고, 또한 범프 스페이서의 하단부 양쪽 끝단이 평탄화층의 제 1 컨택홀 및 제 2 컨택홀의 적어도 일부를 덮도록 위치시킴으로써, 복수의 범프 스페이서 사이의 충분한 이격 거리를 확보할 수 있다. 따라서, 복수의 범프 스페이서 사이의 액정이 분포될 수 있는 공간이 확보되어 액정 표시 장치의 액정 퍼짐 특성이 개선될 수 있다. 또한, 액정 표시 장치의 액정 퍼짐 특성이 개선되어 액정의 과충진 또는 미충진에 의해 나타날 수 있는 얼룩 형태의 불량 발생을 최소화함으로써 액정 표시 장치의 화질을 향상시킬 수 있다. In another aspect, a liquid crystal display device according to an embodiment of the present invention includes a thin film transistor in a plurality of sub-pixels on a first substrate, a planarization layer on the thin film transistor, a first contact hole and a second contact hole, and a planarization layer. A first spacer on the layer is on a second substrate located opposite to the first substrate, and a black matrix (BM) having an opening area and a light blocking area is on the second substrate, corresponding to the first spacer, and a first It includes a second spacer located in a light-shielding area between the contact hole and the second contact hole, wherein the first spacer overlaps at least a portion of the second spacer and is positioned to intersect each other, and the first spacer is located between the first contact hole and the second spacer. It covers the contact hole, and both lower ends of the first spacer are positioned to cover at least a portion of the first contact hole and the second contact hole, respectively. That is, in the liquid crystal display device according to the embodiment of the present invention, the bump spacer fills the first and second contact holes of the planarization layer, and both lower ends of the bump spacer fill the first and second contact holes of the planarization layer. By positioning it to cover at least part of the hole, a sufficient separation distance between the plurality of bump spacers can be secured. Accordingly, a space where the liquid crystal can be distributed between the plurality of bump spacers is secured, and the liquid crystal spreading characteristics of the liquid crystal display device can be improved. In addition, the liquid crystal spreading characteristics of the liquid crystal display device are improved, thereby minimizing the occurrence of defects in the form of spots that may appear due to overfilling or underfilling of the liquid crystal, thereby improving the image quality of the liquid crystal display device.

본 발명의 다른 특징에 따르면, 제 1 스페이서는 바(bar) 형태의 평면 구조를 가지며, 제 2 스페이서에 대응되어 중첩되도록 형성된 적어도 하나의 돌출부를 포함할 수 있다. According to another feature of the present invention, the first spacer has a bar-shaped planar structure and may include at least one protrusion formed to correspond to and overlap the second spacer.

본 발명의 또 다른 특징에 따르면, 제 1 컨택홀은 복수의 서브 화소 중 제 1 서브 화소에 대응되며, 제 2 컨택홀은 복수의 서브 화소 중 제 2 서브 화소에 대응될 수 있다. According to another feature of the present invention, the first contact hole may correspond to a first sub-pixel among a plurality of sub-pixels, and the second contact hole may correspond to a second sub-pixel among the plurality of sub-pixels.

본 발명의 또 다른 특징에 따르면, 제 2 스페이서는 바(bar) 형태의 평면 구조를 가지며, 제 1 스페이서의 단축 방향의 길이는 제 2 스페이서의 장축 방향의 길이보다 작을 수 있다. According to another feature of the present invention, the second spacer has a bar-shaped planar structure, and the length of the minor axis of the first spacer may be smaller than the length of the major axis of the second spacer.

본 발명의 또 다른 특징에 따르면, 평탄화층에 구비된 제 3 컨택홀 및 제 4 컨택홀과 평탄화층 상의 제 3 스페이서 및 제 2 기판 상에 제 3 스페이서에 대응되도록 위치하고, 제 3 컨택홀과 제 4 컨택홀 사이의 차광 영역에 위치하는 제 4 스페이서를 더 포함하고, 제 3 스페이서는 제 4 스페이서와 적어도 일부가 중첩되어 상호 교차하여 위치하고, 제 3 스페이서는 제 3 컨택홀 및 제 4 컨택홀을 덮으며, 제 3 스페이서의 하단부 양쪽 끝단은 각각 제 3 컨택홀 및 제 4 컨택홀의 적어도 일부를 덮도록 위치할 수 있다.According to another feature of the present invention, the third contact hole and the fourth contact hole provided in the planarization layer are located to correspond to the third spacer on the planarization layer and the third spacer on the second substrate, and the third contact hole and the third spacer are provided on the planarization layer. It further includes a fourth spacer located in a light-shielding area between the four contact holes, wherein the third spacer overlaps at least a portion of the fourth spacer and is positioned to cross each other, and the third spacer is positioned to intersect the third contact hole and the fourth contact hole. Both lower ends of the third spacer may be positioned to cover at least a portion of the third contact hole and the fourth contact hole, respectively.

본 발명의 또 다른 특징에 따르면, 제 3 컨택홀은 복수의 서브 화소 중 제 4 서브 화소에 대응되며, 제 4 컨택홀은 복수의 서브 화소 중 제 5 서브 화소에 대응될 수 있다.According to another feature of the present invention, the third contact hole may correspond to the fourth sub-pixel among the plurality of sub-pixels, and the fourth contact hole may correspond to the fifth sub-pixel among the plurality of sub-pixels.

본 발명의 또 다른 특징에 따르면, 평탄화층은 복수의 서브 화소 중 제 3 서브 화소에 대응되는 제 5 컨택홀을 더 포함하고, 제 1 스페이서 형성 물질이 상기 제 5 컨택홀을 덮도록 형성될 수 있다.According to another feature of the present invention, the planarization layer further includes a fifth contact hole corresponding to a third sub-pixel among the plurality of sub-pixels, and a first spacer forming material may be formed to cover the fifth contact hole. there is.

본 발명의 또 다른 특징에 따르면, 제 3 스페이서는 제 4 스페이서에 대응되어 중첩되도록 형성된 적어도 하나의 돌출부를 포함할 수 있다.According to another feature of the present invention, the third spacer may include at least one protrusion formed to correspond to and overlap the fourth spacer.

본 발명의 또 다른 특징에 따르면, 제 4 스페이서는 원형(circle)의 평면 구조를 가지며, 제 3 스페이서의 단축 방향의 길이는 제 4 스페이서의 직경보다 작을 수 있다.According to another feature of the present invention, the fourth spacer has a circular planar structure, and the length of the third spacer in the minor axis direction may be smaller than the diameter of the fourth spacer.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술 사상을 벗어나지 않는 범위 내에서 다양하게 변형되어 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.Although embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and may be implemented with various modifications without departing from the technical spirit of the present invention. there is. Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but are for illustrative purposes, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of protection of the present invention should be interpreted in accordance with the claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of rights of the present invention.

100 : 액정 표시 장치
101 : 제 1 기판
106 : 게이트 전극
107 : 게이트 절연층
108 : 반도체층
109 : 소스 전극
110 : 드레인 전극
111 : 제 3 보호층
112 : 제 1 보호층
113a : 제 1 컨택홀
113b : 제 2 컨택홀
113c : 제 3 컨택홀
113d : 제 4 컨택홀
113e : 제 5 컨택홀
114 : 공통 전극
115 : 공통 전극 홀
116 : 제 2 보호층
117 : 제 2 보호층 컨택홀
118 : 화소 전극
119a : 제 1 스페이서(제 1 범프 스페이서)
119b : 제 3 스페이서(제 2 범프 스페이서)
119c : 제 5 스페이서(보조 범프 스페이서)
121 : 제 2 기판
122 : 블랙 매트릭스(BM)
123 : 게이트 BM
124 : 데이터 BM
125 : 청색 컬러필터
126 : 적색 컬러필터
127 : 오버코트
128 : 제 2 스페이서(갭 스페이서)
129 : 제 4 스페이서(눌림 스페이서)
130 : 게이트 구동 IC
135 : 데이터 구동 IC
140 : 액정층
GL : 게이트 라인
DL : 데이터 라인
P : 표시 화소
(N)Sub-PXL : 제 1 서브 화소
(N+1)Sub-PXL : 제 2 서브 화소
(N+2)Sub-PXL : 제 3 서브 화소
(N+3)Sub-PXL : 제 4 서브 화소
(N+4)Sub-PXL : 제 5 서브 화소
100: liquid crystal display device
101: first substrate
106: gate electrode
107: Gate insulating layer
108: semiconductor layer
109: source electrode
110: drain electrode
111: third protective layer
112: first protective layer
113a: first contact hole
113b: second contact hole
113c: third contact hole
113d: 4th contact hole
113e: 5th contact hole
114: common electrode
115: common electrode hole
116: second protective layer
117: second protective layer contact hole
118: pixel electrode
119a: first spacer (first bump spacer)
119b: Third spacer (second bump spacer)
119c: Fifth spacer (auxiliary bump spacer)
121: second substrate
122: Black Matrix (BM)
123: Gate BM
124: data BM
125: Blue color filter
126: Red color filter
127: Overcoat
128: Second spacer (gap spacer)
129: Fourth spacer (pressed spacer)
130: Gate driving IC
135: data driving IC
140: liquid crystal layer
GL: Gate line
DL: data line
P: display pixel
(N)Sub-PXL: 1st sub-pixel
(N+1)Sub-PXL: 2nd sub pixel
(N+2)Sub-PXL: Third sub pixel
(N+3)Sub-PXL: 4th sub-pixel
(N+4)Sub-PXL: 5th sub-pixel

Claims (21)

다수 개의 개구 영역 및 상기 다수 개의 개구 영역을 제외한 차광 영역을 포함하며 서로 대향하여 위치하는 제1 기판과 제2 기판;
상기 제1 기판 상에 배치되는 제1 보호층; 및
상기 차광 영역에서 상기 제1 기판의 상기 제1 보호층 상에 배치되는 다수 개의 제1 스페이서를 포함하고,
상기 다수 개의 제1 스페이서 중 적어도 하나는 인접하여 배치되는 개구 영역들의 모서리들 사이를 향하여 돌출되는 돌출부를 가지는 액정 표시 장치.
A first substrate and a second substrate that are positioned opposite to each other and include a plurality of opening areas and a light blocking area excluding the plurality of opening areas;
a first protective layer disposed on the first substrate; and
A plurality of first spacers disposed on the first protective layer of the first substrate in the light blocking area,
At least one of the plurality of first spacers has a protrusion that protrudes between edges of adjacent opening regions.
제1 항에 있어서,
상기 다수 개의 제1 스페이서 중 적어도 하나는 제1 방향으로 배치되고, 상기 돌출부는 상기 제1 방향에 수직인 제2 방향으로 돌출되되, 상기 돌출부는 상기 제1 방향에 대하여 경사부를 가지는 액정 표시 장치.
According to claim 1,
At least one of the plurality of first spacers is disposed in a first direction, the protrusion protrudes in a second direction perpendicular to the first direction, and the protrusion has an inclined portion with respect to the first direction.
제1 항에 있어서,
상기 다수 개의 제1 스페이서 중 적어도 하나는 인접하여 배치되는 개구 영역들에 대응되는 바(bar) 형태를 포함하여 상기 차광 영역에 배치되는 액정 표시 장치.
According to claim 1,
At least one of the plurality of first spacers includes a bar shape corresponding to adjacent opening areas and is disposed in the light blocking area.
제1 항에 있어서,
상기 제1 보호층은 상기 차광 영역에서 인접하여 배치되는 개구 영역들 각각에 대응되는 제1 콘택홀 및 제2 콘택홀을 포함하고,
상기 다수 개의 제1 스페이서 중 적어도 하나는 상기 제1 보호층의 상기 제1 콘택홀 및 상기 제2 콘택홀을 채우도록 배치되는 액정 표시 장치.
According to claim 1,
The first protective layer includes a first contact hole and a second contact hole corresponding to each of the opening areas disposed adjacent to the light blocking area,
At least one of the plurality of first spacers is arranged to fill the first contact hole and the second contact hole of the first protective layer.
제4 항에 있어서,
상기 다수 개의 제1 스페이서 중 적어도 하나와 중첩되도록 상기 제2 기판에 배치되는 제2 스페이서를 더 포함하는 액정 표시 장치.
According to clause 4,
The liquid crystal display device further includes a second spacer disposed on the second substrate to overlap at least one of the plurality of first spacers.
제5 항에 있어서,
상기 제2 스페이서는 상기 제1 콘택홀과 상기 제2 콘택홀 사이의 위치에 대응되도록 상기 제2 기판에 배치되는 액정 표시 장치.
According to clause 5,
The second spacer is disposed on the second substrate to correspond to a position between the first contact hole and the second contact hole.
제5 항에 있어서,
상기 제1 기판의 상기 돌출부는 상기 제2 기판의 상기 제2 스페이서와 중첩되도록 배치되는 액정 표시 장치.
According to clause 5,
The liquid crystal display device wherein the protrusion of the first substrate is disposed to overlap the second spacer of the second substrate.
제5 항에 있어서,
상기 제1 스페이서의 제1 방향으로의 폭은 상기 제2 스페이서의 상기 제1 방향으로의 폭보다 큰 액정 표시 장치.
According to clause 5,
A liquid crystal display device wherein the width of the first spacer in the first direction is greater than the width of the second spacer in the first direction.
제5 항에 있어서,
상기 제1 스페이서의 돌출부는 상기 제2 스페이서와 중첩되도록 배치되는 액정 표시 장치.
According to clause 5,
A liquid crystal display device wherein the protrusion of the first spacer is disposed to overlap the second spacer.
제5 항에 있어서,
상기 제2 기판 상에 배치되는 블랙 매트릭스를 더 포함하고,
상기 제1 스페이서 및 상기 제2 스페이서는 상기 블랙 매트릭스와 중첩되게 배치되는 액정 표시 장치.
According to clause 5,
Further comprising a black matrix disposed on the second substrate,
The first spacer and the second spacer are arranged to overlap the black matrix.
제5 항에 있어서,
상기 제2 스페이서는 청색 서브 화소와 적색 서브 화소 사이의 상기 차광 영역에 대응되어 위치하는 액정 표시 장치.
According to clause 5,
The second spacer is located in correspondence with the light blocking area between the blue sub-pixel and the red sub-pixel.
제5 항에 있어서,
상기 제2 스페이서와 적어도 하나의 서브 화소 영역을 사이에 두고 이격되어 상기 제2 기판에 배치되는 제4 스페이서를 더 포함하고,
상기 제4 스페이서의 형태는 상기 제2 스페이서의 형태와 다른 액정 표시
According to clause 5,
It further includes a fourth spacer disposed on the second substrate and spaced apart from the second spacer with at least one sub-pixel area therebetween,
The shape of the fourth spacer is different from that of the second spacer.
제5 항에 있어서,
상기 제1 스페이서의 제2 방향으로의 길이는 상기 제2 스페이서의 상기 제2 방향으로의 길이보다 작은 액정 표시 장치.
According to clause 5,
The liquid crystal display device wherein the length of the first spacer in the second direction is smaller than the length of the second spacer in the second direction.
제1 항에 있어서,
상기 제1 기판 상의 상기 제1 보호층 상에 상기 제1 스페이서와 이격되어 상기 차광 영역에 상기 제1 스페이서와 동일층에 배치되는 제3 스페이서를 더 포함하는 액정 표시 장치.
According to claim 1,
The liquid crystal display device further includes a third spacer on the first protective layer on the first substrate, spaced apart from the first spacer, and disposed on the same layer as the first spacer in the light blocking area.
제14 항에 있어서,
상기 제3 스페이서는 상기 다수 개의 개구 영역 중 인접하여 배치되는 개구 영역에 각각 대응되는 콘택홀과 적어도 일부 중첩되는 영역을 가지는 표시 장치.
According to claim 14,
The third spacer has an area that at least partially overlaps a contact hole corresponding to an adjacent opening area among the plurality of opening areas.
제14 항에 있어서,
상기 제3 스페이서는 상기 제1 스페이서와 평면상 다른 형태를 가지는 액정 표시 장치.
According to claim 14,
The third spacer has a different planar shape from the first spacer.
제14 항에 있어서,
상기 제3 스페이서와 중첩되도록 상기 제2 기판에 배치되는 제4 스페이서를 더 포함하는 액정 표시 장치.
According to claim 14,
The liquid crystal display device further includes a fourth spacer disposed on the second substrate to overlap the third spacer.
제17 항에 있어서,
상기 제3 스페이서는 돌출부를 가지며, 상기 돌출부는 상기 제4 스페이서와 중첩되도록 배치되는 액정 표시 장치.
According to claim 17,
The third spacer has a protrusion, and the protrusion is arranged to overlap the fourth spacer.
제17 항에 있어서,
상기 제4 스페이서는 평면 상 원형의 형태를 가지는 액정 표시 장치
According to claim 17,
The fourth spacer is a liquid crystal display device having a circular shape on a plane.
제17 항에 있어서,
상기 제3 스페이서의 제2 방향으로의 길이는 상기 제4 스페이서의 상기 제2 방향으로의 길이보다 작은 액정 표시 장치.
According to claim 17,
The liquid crystal display device wherein the length of the third spacer in the second direction is smaller than the length of the fourth spacer in the second direction.
제14 항에 있어서,
상기 제1 기판과 상기 제2 기판 사이의 액정층을 더 포함하는 액정 표시 장치.
According to claim 14,
A liquid crystal display device further comprising a liquid crystal layer between the first substrate and the second substrate.
KR1020230174468A 2016-07-29 2023-12-05 Liquid Crystal Display Device KR20230169057A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230174468A KR20230169057A (en) 2016-07-29 2023-12-05 Liquid Crystal Display Device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160097531A KR102611918B1 (en) 2016-07-29 2016-07-29 Liquid Crystal Display Device
KR1020230174468A KR20230169057A (en) 2016-07-29 2023-12-05 Liquid Crystal Display Device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160097531A Division KR102611918B1 (en) 2016-07-29 2016-07-29 Liquid Crystal Display Device

Publications (1)

Publication Number Publication Date
KR20230169057A true KR20230169057A (en) 2023-12-15

Family

ID=61204098

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160097531A KR102611918B1 (en) 2016-07-29 2016-07-29 Liquid Crystal Display Device
KR1020230174468A KR20230169057A (en) 2016-07-29 2023-12-05 Liquid Crystal Display Device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160097531A KR102611918B1 (en) 2016-07-29 2016-07-29 Liquid Crystal Display Device

Country Status (1)

Country Link
KR (2) KR102611918B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210011543A (en) 2019-07-22 2021-02-02 삼성디스플레이 주식회사 Liquid crystal display
CN113820890A (en) * 2020-06-19 2021-12-21 潘眉秀 Electronic device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013186148A (en) * 2012-03-06 2013-09-19 Japan Display West Co Ltd Liquid crystal display device, method of manufacturing liquid crystal display device, and electronic equipment
KR102185319B1 (en) * 2014-03-10 2020-12-02 엘지디스플레이 주식회사 Liquid Crystal Display Device

Also Published As

Publication number Publication date
KR102611918B1 (en) 2023-12-08
KR20180013594A (en) 2018-02-07

Similar Documents

Publication Publication Date Title
US9595543B2 (en) Array substrate for liquid crystal display devices and method of manufacturing the same
US11199750B2 (en) Display panel having black matrix comprising extension portions
US8804080B2 (en) Liquid crystal display device and method of fabricating thereof
US10134906B2 (en) Display device
US11435636B2 (en) Method of manufacturing liquid crystal display device using first and second photoresists
CN106932940B (en) Liquid crystal display device having a plurality of pixel electrodes
US9500923B2 (en) Liquid crystal display device and method of fabricating the same
US8947608B2 (en) Display apparatus including electrostatic preventing pattern
KR20230169057A (en) Liquid Crystal Display Device
TW201415146A (en) Pixel array substrate
US20110292312A1 (en) Liquid crystal display device and manufacturing method thereof
KR102656156B1 (en) Liquid Crystal Display Device
KR101820533B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR102640165B1 (en) Liquid Crystal Display Device
KR101631620B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR101599318B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
US10890815B2 (en) Display apparatus
KR102162755B1 (en) Thin Film Transistor Substrate For High Resolution Liquid Crystal Display Having High Apperture Ratio and Manufacturing Method Thereof
KR101890735B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR102664574B1 (en) Liquid Crystal Display Device
KR102632265B1 (en) Liquid Crystal Display Device
KR20150073610A (en) Array substrate for liquid crystal display device
US20200272000A1 (en) Display apparatus
KR20160141307A (en) Array Substrate and Liquid Crystal Display Device Using the Same
KR20180059020A (en) Liquid Crystal Display Device

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal