KR20230166712A - 유전 가열 장치 - Google Patents

유전 가열 장치 Download PDF

Info

Publication number
KR20230166712A
KR20230166712A KR1020220067032A KR20220067032A KR20230166712A KR 20230166712 A KR20230166712 A KR 20230166712A KR 1020220067032 A KR1020220067032 A KR 1020220067032A KR 20220067032 A KR20220067032 A KR 20220067032A KR 20230166712 A KR20230166712 A KR 20230166712A
Authority
KR
South Korea
Prior art keywords
capacitor
circuit
power
inductor
driving circuit
Prior art date
Application number
KR1020220067032A
Other languages
English (en)
Inventor
김지훈
고태동
조민식
최보환
최진수
유영호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220067032A priority Critical patent/KR20230166712A/ko
Priority to PCT/KR2023/004381 priority patent/WO2023234537A1/ko
Publication of KR20230166712A publication Critical patent/KR20230166712A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H05B6/46—Dielectric heating
    • H05B6/48—Circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H05B6/46—Dielectric heating
    • H05B6/54—Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Control Of High-Frequency Heating Circuits (AREA)

Abstract

실시예들에 따라서, 유전 가열 장치는, 적어도 하나의 전력 소스; 복수 개의 커패시터 및 적어도 하나의 인덕터를 포함하는 부하 회로; 상기 적어도 하나의 전력 소스로부터 제공되는 전력을 이용하여 제 1 전력을 상기 부하 회로로 출력하도록 설정된 제 1 구동 회로; 및 상기 적어도 하나의 전력 소스로부터 제공되는 전력을 이용하여 제 2 전력을 상기 부하 회로로 출력하도록 설정된 제 2 구동 회로를 포함하고, 상기 제 1 구동 회로는 상기 부하 회로의 상기 복수 개의 커패시터 중 제 1 커패시터의 일단에 연결되고, 상기 제 2 구동 회로는 상기 부하 회로의 상기 복수 개의 커패시터 중 제 2 커패시터의 일단에 연결되고, 상기 적어도 하나의 인덕터는 상기 제 1 커패시터의 타단 및 상기 제 2 커패시터의 타단에 연결될 수 있다.

Description

유전 가열 장치{DIELECTRIC HEATING DEVICE}
본 발명의 실시 예들은, 유전 가열 장치에 관한 것이다.
유전 가열은, 근거리 전기장을 이용하여 물체를 가열하는 기술이다. 수십 MHz의 고주파 전원을 물체(예: 피가열체)에 가할 경우, 고주파의 전기장이 발생하여 물체 내의 극성 분자가 회전 운동 또는 진동 운동을 하게 되고, 물체가 극성 분자의 운동으로 인해 가열된다.
유전 가열 기술은 종래 기술인 전자레인지의 원리와 유사하나, 유전 가열 장치는 전자레인지에서 사용하는 주파수보다 낮은 주파수로 구동함에 따라, 열의 침투 깊이가 깊어져 균일한 가열이 가능하다. 균일한 가열이 가능한 특성을 이용하여, 식품 케어(예: 해동, 숙성, 건조, 살균), 의류 케어(예: 건조), 스킨 케어, 신방식 건조, 또는 탄소 포집에 적용될 수 있다.
유전 가열 장치(또는 RF(radio frequency) 전력 구동 어플리케이션을 위한 장치)는, 고주파 전기장을 제공하기 위한 전력 증폭기(power amplifier)를 포함할 수 있다. 신호용 RF 또는 통신용 RF와는 달리, 전력 부하의 구동을 위하여 고주파 대역에서 고효율 동작이 가능한 전력 증폭기(예: E급 전력 증폭기)가 주로 사용된다.
유전 가열 장치는, 수십 MHz의 고주파에서 동작하기 때문에, 회로에 포함되는 소자의 전압 및 전류의 제한이 다소 낮을 수 있고, 소자의 전압 및 전류의 제한을 넘어서는 전압 및 전류 스트레스가 소자에 가해지는 경우, 소자의 기능이 저하되는 문제가 발생할 수 있다.
또한, 유전 가열 장치에서는, 전력 증폭기와 부하의 배치 방식에 따라, 전력 증폭기의 스위치 입력 신호를 제어하는 복잡도가 증가하는 문제가 발생할 수 있다. 예를 들어, 전력 증폭기가 부하의 한쪽 방향에 연결되는 단방향 구동 구조의 경우, 전력 증폭기가 두 개의 스위치를 포함하고, 두 개의 스위치가 부하의 한쪽 방향에서 병렬 구동되면, 각 스위치가 켜지는 시간이 미세하게 차이가 날 수 있고, 이에 따라 스위치의 소신이 발생할 수 있다. 단방향 구동 구조의 경우, 스위치 제어의 복잡도가 상향되고, 스위치들을 정교하게 제어하더라도 스위치 간의 상승 시간(rise time)의 차이로 인하여 스위치 소손이 일어날 가능성이 있다.
실시예에 따른 유전 가열 장치는, 부하의 양쪽 방향에 각각의 전력 증폭기를 연결하는 양방향 구동 구조를 제공할 수 있다.
실시예에 따라서, 유전 가열 장치는, 적어도 하나의 전력 소스; 복수 개의 커패시터 및 적어도 하나의 인덕터를 포함하는 부하 회로; 상기 적어도 하나의 전력 소스로부터 제공되는 전력을 이용하여 제 1 전력을 상기 부하 회로로 출력하도록 설정된 제 1 구동 회로; 및 상기 적어도 하나의 전력 소스로부터 제공되는 전력을 이용하여 제 2 전력을 상기 부하 회로로 출력하도록 설정된 제 2 구동 회로를 포함하고, 상기 제 1 구동 회로는 상기 부하 회로의 상기 복수 개의 커패시터 중 제 1 커패시터의 일단에 연결되고, 상기 제 2 구동 회로는 상기 부하 회로의 상기 복수 개의 커패시터 중 제 2 커패시터의 일단에 연결되고, 상기 적어도 하나의 인덕터는 상기 제 1 커패시터의 타단 및 상기 제 2 커패시터의 타단에 연결될 수 있다.
실시예에 따라서, 유전 가열 장치는, 전기장을 형성하도록 설정되는 전극을 포함하는 하우징-상기 전극은 분할된 복수 개의 전극을 포함함-; 적어도 하나의 전력 소스; 복수 개의 커패시터 및 적어도 하나의 인덕터를 포함하는 부하 회로-상기 복수 개의 커패시터 각각을 형성하는 전극의 적어도 일부는 상기 복수 개의 전극의 적어도 일부를 형성함-; 상기 적어도 하나의 전력 소스로부터 제공되는 전력을 이용하여 제 1 전력을 상기 부하 회로로 출력하도록 설정된 제 1 구동 회로; 및 상기 적어도 하나의 전력 소스로부터 제공되는 전력을 이용하여 제 2 전력을 상기 부하 회로로 출력하도록 설정된 제 2 구동 회로를 포함하고, 상기 제 1 구동 회로는 상기 부하 회로의 상기 복수 개의 커패시터 중 제 1 커패시터의 일단에 연결되고, 상기 제 2 구동 회로는 상기 부하 회로의 상기 복수 개의 커패시터 중 제 2 커패시터의 일단에 연결되고, 상기 적어도 하나의 인덕터는 상기 제 1 커패시터의 타단 및 상기 제 2 커패시터의 타단에 연결되고, 상기 하우징의 지정된 위치에 피가열체가 수용될 때, 상기 복수 개의 전극은, 전기장을 형성하도록 설정될 수 있다.
실시예에 따른 유전 가열 장치는, 부하의 양쪽 방향에 각각의 전력 증폭기를 연결하는 양방향 구동 구조를 제공함으로써, 유전 가열 장치의 스위치 제어의 복잡도를 낮추고, 스위치의 소손 가능성을 낮출 수 있다.
실시예에 따른 유전 가열 장치는, 양방향 구동 구조에 따라, 회로에 포함되는 소자의 전압 및 전류 스트레스를 낮추고, 소자의 기능이 저하되는 문제를 완화할 수 있다.
실시예에 따른 유전 가열 장치의 구동 구조는, E급 전력 증폭기를 포함하는 모든 공진형 전력 증폭기에 적용 가능하고, 유전 가열 및 RF(radio frequency) 전력 구동 어플리케이션이 필요한 다양한 산업 분야에 이용될 수 있다.
도 1은, 실시 예에 따른 전력 증폭기를 설명하기 위한 도면이다.
도 2는, 실시 예에 따른 유전 가열 장치의 동작을 설명하기 위한 도면이다.
도 3은, 실시 예에 따른 유전 가열 장치를 설명하기 위한 블록도이다.
도 4는, 실시 예에 따른 유전 가열 장치를 설명하기 위한 도면이다.
도 5는, 실시 예에 따른 유전 가열 장치를 설명하기 위한 블록도이다.
도 6은, 실시 예에 따른 유전 가열 장치를 설명하기 위한 도면이다.
도 7은, 실시 예에 따른 유전 가열 장치의 부하 회로를 설명하기 위한 도면이다.
도 8은, 실시 예에 따른 유전 가열 장치의 부하 회로를 설명하기 위한 도면이다.
도 9는, 실시 예에 따른 유전 가열 장치의 부하 회로를 설명하기 위한 도면이다.
도 10은, 실시 예에 따른 유전 가열 장치를 설명하기 위한 블록도이다.
도 11은, 실시 예에 따른 유전 가열 장치를 설명하기 위한 도면이다.
도 12는, 실시 예에 따른 유전 가열 장치의 전극을 설명하기 위한 도면이다.
도 1은 실시예에 따른 전력 증폭기를 설명하기 위한 도면이다.
전력 증폭기(1)는, 트랜지스터(2), RF(radio frequency) choke 인덕터(Lchk)(3), 션트 커패시터(Csh)(4) 및 직렬 LC 공진 회로(5)를 포함할 수 있다. 션트 커패시터(4) 및 직렬 LC 공진 회로(5)는, 전력 증폭기(1)의 로드 네트워크를 구성할 수 있다.
트랜지스터(2)는, 입력 전원으로부터 구동 전압(VDD)을 인가 받아 동작하며, 입력단(예: 게이트(gate))을 통해, 펄스 형태(예: 구형파(square wave))의 입력 신호(6)(또는 제어 신호)를 수신하여 턴 온 또는 턴 오프 될 수 있다. 예를 들어, 트랜지스터(2)는, BJT(bipolar junction transistor) 또는 MOSFET(metal oxide semiconductor field effect transistor)를 포함할 수 있다. 도 1에 도시된 바와 같이, 트랜지스터(2)가 N 채널 MOSFET(N-MOS)라면, 입력 신호(6)는, N 채널 MOSFET의 게이트(gate) 단에 인가되는 게이트 전압일 수 있다. 트랜지스터(2)의 소스(source)는 접지(ground)에 연결되고, 드레인(drain)은 출력 노드(output node)(7)에 연결될 수 있다.
RF choke 인덕터(3)는 DC 전류만 트랜지스터(2)에 전달되도록, 입력 전원으로부터 트랜지스터(2)에 RF 신호가 전달되는 것을 차단할 수 있다.
션트 커패시터(4)는, 트랜지스터(2)와 병렬로 연결되고, 트랜지스터(2)가 턴 온 또는 턴 오프되는 동안, 방전(discharged) 또는 충전될(charged) 수 있다. 션트 커패시터(4)는, 트랜지스터(2)와 병렬로 연결된 별도의 커패시터일 수 있으며, 트랜지스터(2)의 내부 커패시턴스(예: 드레인-소스 커패시턴스(Cds))를 포함하는 개념으로 설명될 수도 있다.
트랜지스터(2)가 입력 신호(6)에 따라서 턴 온 또는 턴 오프됨에 기반하여, RF 전력이 생성될 수 있으며, 생성된 RF 전력은 출력 노드(7)를 통해, 직렬 LC 공진 회로(5)로 전달될 수 있다. 더욱 상세하게는, 트랜지스터(2)가 턴 온 되면(예: 트랜지스터(2)가 포화 상태가 되면), 트랜지스터(2)는 전기적으로 단락되어 소스와 연결된 접지에 대한 단락 회로로 해석될 수 있으며, 출력 노드(7)의 전압은 0으로 해석될 수 있다. RF choke 인덕터(3)를 통해 트랜지스터(2)로 흐르는 전류는 점차 증가할 수 있다. 이후, 트랜지스터(2)가 턴 오프 되면, RF choke 인덕터(3)를 통해 흐르는 전류는 션트 커패시터(4)로 향하게 되며, 션트 커패시터(4)가 점차 충전됨에 따라 출력 노드(7)의 전압(예: 션트 커패시터(4)의 양단 전압)은 최대값에 도달할 때까지 증가할 수 있다. 이후에, 션트 커패시터(4)가 점차 방전됨에 따라 션트 커패시터(4)로부터 출력 노드(7)를 통해 직렬 LC 공진 회로(5)로 전류가 흐르면서 출력 노드(7)의 전압(예: 션트 커패시터(4)의 양단 전압)이 점차 감소할 수 있다. 전력 증폭기(1)에 있어서, 고효율 동작을 위하여(예: 트랜지스터(2)에서 소모되는 전력을 최소화하기 위하여), 트랜지스터(2)가 턴 오프된 후 다시 턴 온되기 전에(예: RF choke 인덕터(3)를 통해 트랜지스터(2)로 전류가 다시 흐르기 시작하기 전에), 출력 노드(7)의 전압(예: 션트 커패시터(4)의 양단 전압 및 트랜지스터(2)의 드레인-소스 전압(drain-source voltage))이 점차 감소하여 0이 되고 출력 노드(7)의 전압이 감소하는 변화량이 0이 되도록, 트랜지스터(2), 션트 커패시터(4) 및 입력 신호(6)가 설정될 수 있다. 이후에, 트랜지스터(2)가 다시 턴 온 되면, RF choke 인덕터(3)를 통해 흐르는 전류는 트랜지스터(2)로 향하게 되며, 트랜지스터(2)가 온 상태인 동안 출력 노드(7)의 전압은 0으로 유지될 수 있다. 상술한 바와 같이, 트랜지스터(2)가 온 상태인 동안에는 트랜지스터(2)의 드레인-소스 전압(예: 출력 노드(7)의 전압)이 0이고, 오프 상태인 동안에는 RF choke 인덕터(3)를 통해 흐르는 전류가 션트 커패시터(4)를 향하게 됨에 따라 RF choke 인덕터(3)를 통해 트랜지스터(2)로 흐르는 전류가 0이기 때문에(다시 말해, 트랜지스터(2)의 드레인-소스 전압이 0이 아닌(non-zero)인 기간과 드레인-소스 전류가 0이 아닌 기간이 중첩되지 않기 때문에), 트랜지스터(2)에서 소모되는 전력은 이상적으로는 0이고, 트랜지스터(2)의 고효율 동작이 가능할 수 있다. 하지만, 이상적이지 않은(non-ideal) 경우에 있어서는, 전력 증폭기(1)는 트랜지스터(2)가 턴 온 또는 턴 오프됨에 기반하여 신호(또는, RF 전력)를 생성하기 때문에, 생성된 신호(또는, RF 전력)는 원하는 주파수 성분(예: 동작(공진) 주파수의 기본 성분)뿐만 아니라, 2차 이상의 고조파 성분을 포함할 수 있으며, 2차 이상의 고조파 성분으로 인하여, 트랜지스터(2)에서 전력 소모가 발생할 수 있다.
상술한 바와 같이, 전력 증폭기(1)에서, 트랜지스터(2)가 입력 신호(6)에 따라서 턴 온 또는 턴 오프됨에 기반하여, RF choke 인덕터(3)로부터 트랜지스터(2) 또는 션트 커패시터(4)로 전류가 흐르거나 션트 커패시터(4)로부터 직렬 LC 공진 회로(5)로 전류가 흐르게 되어, 교류(alternating current, AC) 전류가 생성되고, 생성된 교류 전류가 직렬 LC 공진 회로(5)를 통해 외부(예: 매칭 네트워크(8) 및/또는 로드(9))로 출력되어 로드(9)에 교류 전압을 발생시킬 수 있다. 상술한 트랜지스터(2)가 턴 온 또는 턴 오프됨에 기반하여 교류 전류가 생성되는 것을, 트랜지스터(2)가 턴 온 또는 턴 오프됨에 기반하여 신호(또는, RF 전력)가 생성된다고 설명될 수 있다.
직렬 LC 공진 회로(5)는, 서로 직렬로 연결된 인덕터(Lr) 및 커패시터(Cr)를 포함할 수 있으며, 도시된 바와 다르게, 둘 이상의 인덕터들 및 둘 이상의 커패시터들을 포함할 수도 있다. 직렬 LC 공진 회로(5)는, 입력 신호(6)의 동작 주파수에 공진하도록, 동작 주파수에 대응하는(예: 일치하는(identical)) 공진 주파수를 가지도록 설정될 수 있다. 예를 들어, 직렬 LC 공진 회로(5)의 등가 임피던스(equivalent impedance)의 리액턴스 값이 입력 신호(6)의 동작 주파수에서 0이 되도록 하는 인덕턴스 값 및 커패시턴스 값을 가지는 인덕터(Lr) 및 커패시터(Cr)가 직렬 LC 공진 회로(5)에 포함되도록 설계될 수 있다.
매칭 네트워크(8)는, 전력 증폭기(1)의 출력단에 연결(예: 직렬 LC 공진 회로(5)에 직렬로 연결)되고, 전력 증폭기(1)의 출력 임피던스를 로드(9)에 정합되도록 하는 임피던스 매칭을 제공할 수 있다.
로드(9)는, 전력 증폭기(1)에 의해 생성된 신호(또는, RF 전력)를 수신하거나, 수신하여 동작하는 적어도 하나의 하드웨어 구성 요소(예: 회로 소자)를 포함할 수 있다.
도 2는, 실시 예에 따른 유전 가열 장치의 동작을 설명하기 위한 도면이다.
유전 가열 장치는, 고주파 전원(210) 및 복수 개의 전극(221, 222)을 포함할 수 있다. 고주파 전원(210)에 의해, 제 1 전극(221) 및 제 2 전극(222) 사이에 고주파 전기장(230)이 제공될 수 있다. 제 1 전극(221) 및 제 2 전극(222) 사이에 위치하는 물체 내의 극성 분자(240)는, 고주파 전기장(230)에 의해 회전 운동 및/또는 진동 운동을 할 수 있다. 물체 내의 극성 분자(240)의 운동에 의해 물체는 가열될 수 있다. 물체 내의 극성 분자(240)는, 물체의 표면 및 내부에 위치할 수 있고, 물체 내에 극성 분자(240)가 배치되는 위치에 따라 물체가 가열되는 부분이 결정될 수 있다. 물체 내의 극성 분자(240)의 운동으로 인해 물체가 균일 가열될 수 있다.
도 3은, 실시 예에 따른 유전 가열 장치를 설명하기 위한 블록도이다. 도 4는, 실시 예에 따른 유전 가열 장치를 설명하기 위한 도면이다. 도 3 및 도 4를 참조하여 실시 예에 따른 유전 가열 장치(300)의 구성이 설명될 수 있다.
도 3을 참조하면, 실시 예에 따른 유전 가열 장치(300)는, 전력 소스(310), 부하 회로(320) 및 구동 회로(330)를 포함할 수 있다. 구동 회로(330)는, 전력 소스(310)로부터 제공되는 전력을 이용하여 부하 회로(320)로 전력을 출력할 수 있다.
도 4를 참조하면, 실시 예에 따른 도 3의 유전 가열 장치(300)는, 입력 전원(401), 인덕터(403)(예: choke 인덕터), 커패시터(409)(예: 션트 커패시터), 트랜지스터(405), 게이트 전원(407), 커패시터(411), 커패시터(415), 및/또는 인덕터(419)를 포함할 수 있다. 실시 예에 따라, 유전 가열 장치(300)는 저항(413) 및/또는 저항(417)을 포함할 수 있다. 실시 예에 따라, 저항(413) 및 저항(417)은, 회로를 형성하는 도선, 또는 회로에 포함되는 소자에 의한 저항일 수 있다. 실시 예에 따라, 저항(413) 및 저항(417)은 유전 가열 장치(300)에 포함되지 않을 수 있다. 실시 예에 따라, 저항(413) 및 저항(417)은, 유전 가열 장치(300)에 의해 가열되는 피가열체의 회로 모델일 수 있다.
실시 예에 따라, 도 3 및 도 4를 참조하면, 전력 소스(310)는, 입력 전원(401)일 수 있고, 또는 입력 전원(401)을 포함할 수 있다.
실시 예에 따라, 구동 회로(330)는, 트랜지스터(405) 및/또는 게이트 전원(407)을 포함할 수 있다. 실시 예에 따라, 게이트 전원(407)은, 트랜지스터(405)에 입력 신호(예: 게이트 전압)을 제공하는 개념으로 설명될 수도 있다. 실시 예에 따라, 인덕터(403)(예: choke 인덕터), 및/또는 커패시터(409)(예: 션트 커패시터)는, 구동 회로(330)에 포함된다고 할 수도 있다. 또는, 인덕터(403)(예: choke 인덕터), 및/또는 커패시터(409)(예: 션트 커패시터)를 구동 회로(330)와 별개의 소자로 이해할 수도 있다. 실시 예에 따라, 인덕터(403)(예: choke 인덕터)는, 전력 소스(310)에 포함된다고 할 수도 있다. 실시 예에 따라, 유전 가열 장치(300)는, 인덕터(403)(예: choke 인덕터)를 포함하지 않을 수 있다. 이 경우, 입력 전원(401)은, DC 전력을 제공하는 장치일 수 있다.
실시예에 따라, 부하 회로(320)는, 커패시터(411), 커패시터(415), 및 인덕터(419)를 포함할 수 있다. 부하 회로(320)는, 저항(413) 및 저항(417)을 포함할 수도 있으며, 저항(413) 및 저항(417)에 대해서는 전술한 바 있다.
실시 예에 따라, 커패시터(411)의 적어도 일부, 및/또는 커패시터(415)의 적어도 일부는, 도 2의 복수 개의 전극(예: 221, 222)의 적어도 일부를 구성할 수 있다. 도 2에는, 전극이 두 개인 실시 예가 개시되어 있으나, 피가열체를 가열하기 위한 전극의 개수에는 제한이 없다. 예를 들어, 커패시터(411)에 포함되는 전극들 사이에, 유전 가열 장치에 의해 가열되는 피가열체가 위치할 수 있다. 예를 들어, 커패시터(415)에 포함되는 전극들 사이에, 유전 가열 장치에 의해 가열되는 피가열체가 위치할 수 있다. 예를 들어, 커패시터(411)에 포함되는 전극들 중 하나의 전극 및 커패시터(415)에 포함되는 전극들 중 하나의 전극 사이에, 유전 가열 장치에 의해 가열되는 피가열체가 위치할 수 있다. 부하 회로(320)가 커패시터(411), 및 커패시터(415)를 포함한다는 것은, 부하 회로(320)가 피가열체를 가열하기 위한 전극을 포함하는 것일 수 있다.
실시 예에 따라, 입력 전원(401)은, 도 1의 입력 전원일 수 있다. 입력 전원(401)은, 구동 전압(VDD)을 인가 할 수 있다. 트랜지스터(405)는, 입력 전원(401)으로부터 구동 전압(VDD)을 인가 받아 동작할 수 있다.
실시 예에 따라, 인덕터(403)(예: choke 인덕터)는, 도 1의 RF choke 인덕터(3)일 수 있다. 인덕터(403)는, DC 전류만 트랜지스터(405)에 전달되도록, 입력 전원(401)으로부터 트랜지스터(405)에 RF 신호가 전달되는 것을 차단할 수 있다.
실시 예에 따라, 커패시터(409)(예: 션트 커패시터)는, 도 1의 션트 커패시터(4)일 수 있다. 커패시터(409)는, 트랜지스터(405)와 병렬로 연결되고, 트랜지스터(405)가 턴 온 또는 턴 오프되는 동안, 방전(discharged) 또는 충전될(charged) 수 있다. 커패시터(409)는, 트랜지스터(405)와 병렬로 연결된 별도의 커패시터일 수 있으며, 트랜지스터(405)의 내부 커패시턴스(예: 드레인-소스 커패시턴스(Cds))를 포함하는 개념으로 설명될 수도 있다.
실시 예에 따라, 트랜지스터(405)는, 도 1의 트랜지스터(2)일 수 있다. 트랜지스터(405)는, 입력 전원(401)으로부터 구동 전압(VDD)을 인가 받아 동작하며, 입력단(예: 게이트(gate))을 통해, 게이트 전원(407)로부터 펄스 형태(예: 구형파(square wave))의 입력 신호(예: 게이트 전압)를 수신하여 턴 온 또는 턴 오프 될 수 있다. 실시 예에 따라, 게이트 전원(407)은, 부하 회로(320)에 의해 결정되는 공진 주파수(예: 후술하는 도 9의 제 1 공진 주파수(f1))에 대응하는 입력 신호를 트랜지스터(405)로 제공할 수 있다. 실시 예에 따라, 부하 회로(320)의 각 소자의 소자 값은, 게이트 전원(407)이 트랜지스터(405)로 제공하는 입력 신호의 동작 주파수에 공진하도록, 동작 주파수에 대응하는(예: 일치하는(identical)) 공진 주파수(예: 후술하는 도 9의 제 1 공진 주파수(f1))를 가지도록 설정될 수 있다. 트랜지스터(405)의 소스(source)는 접지(ground)에 연결되고, 드레인(drain)은 출력 노드(output node)(421)에 연결될 수 있다. 트랜지스터(405)가 게이트 전원(407)로부터 입력 신호에 따라서 턴 온 또는 턴 오프됨에 기반하여, RF 전력이 생성될 수 있으며, 생성된 RF 전력은 출력 노드(421)를 통해, 부하 회로(320)로 전달될 수 있다. 트랜지스터(405)의 턴 온 및 턴 오프에 의한 RF 전력의 출력에 대해서는, 도 1의 설명에서 상세히 설명한 바 있다.
실시 예에 따라, 구동 회로(330)가 전력 소스(310)로부터 제공되는 전력을 이용하여 부하 회로(320)로 전력을 출력함에 따라, 유전 가열 장치(300)는, 유전 가열 장치(300)의 전극 사이에 위치하는 피가열체를 가열할 수 있다.
도 5는, 실시 예에 따른 유전 가열 장치를 설명하기 위한 블록도이다. 도 6은, 실시 예에 따른 유전 가열 장치를 설명하기 위한 도면이다. 도 5 및 도 6을 참조하여 실시 예에 따른 유전 가열 장치(500)의 구성이 설명될 수 있다.
도 5 및 도 6의 유전 가열 장치(500)의 구성은, 도 3 및 도 4의 유전 가열 장치(300)의 구성과 대응되는 범위 내에서 유사하게 이해될 수 있으며, 차이가 있는 부분 위주로 설명하도록 한다. 도 5 및 도 6의 구성을 설명하는 과정에서 생략된 설명은 도 3 및 도 4의 설명에 대응하여 이해될 수 있다.
도 5를 참조하면, 실시 예에 따른 유전 가열 장치(500)는, 전력 소스(510), 부하 회로(520), 제 1 구동 회로(530), 및 제 2 구동 회로(540)를 포함할 수 있다. 제 1 구동 회로(530), 및 제 2 구동 회로(540)는 병렬 연결될 수 있다. 제 1 구동 회로(530), 및 제 2 구동 회로(540)는, 부하 회로(520)와 동일한 출력 노드(예: 도 6의 출력 노드(625))에서 연결될 수 있다. 제 1 구동 회로(530)는, 전력 소스(510)로부터 제공되는 전력을 이용하여 부하 회로(520)로 제 1 전력을 출력할 수 있다. 제 2 구동 회로(540)는, 전력 소스(510)로부터 제공되는 전력을 이용하여 부하 회로(520)로 제 2 전력을 출력할 수 있다.
도 6을 참조하면, 실시 예에 따른 도 5의 유전 가열 장치(500)는, 입력 전원(601), 인덕터(603)(예: choke 인덕터), 커패시터(613)(예: 션트 커패시터), 제 1 트랜지스터(605), 제 1 게이트 전원(607), 제 2 트랜지스터(609), 제 2 게이트 전원(611), 커패시터(615), 커패시터(619), 및/또는 인덕터(623)를 포함할 수 있다. 실시 예에 따라, 유전 가열 장치(500)는 저항(617) 및/또는 저항(621)을 포함할 수 있다. 도 6의 저항(617) 및 저항(621)은, 도 4의 저항(413) 및 저항(417)과 유사하게 이해될 수 있다.
실시 예에 따라, 도 5 및 도 6을 참조하면, 전력 소스(510)는, 입력 전원(601)일 수 있고, 또는 입력 전원(601)을 포함할 수 있다.
실시 예에 따라, 제 1 구동 회로(530)는, 제 1 트랜지스터(605) 및/또는 제 1 게이트 전원(607)을 포함할 수 있다. 실시 예에 따라, 제 1 게이트 전원(607)은, 제 1 트랜지스터(605)에 입력 신호(예: 게이트 전압)을 제공하는 개념으로 설명될 수도 있다. 실시 예에 따라, 제 2 구동 회로(540)는, 제 2 트랜지스터(609) 및/또는 제 2 게이트 전원(611)을 포함할 수 있다. 실시 예에 따라, 제 2 게이트 전원(611)은, 제 2 트랜지스터(609)에 입력 신호(예: 게이트 전압)을 제공하는 개념으로 설명될 수도 있다. 실시 예에 따라, 인덕터(603)(예: choke 인덕터), 및/또는 커패시터(613)(예: 션트 커패시터)는, 제 1 구동 회로(530) 또는 제 2 구동 회로(540)에 포함된다고 할 수도 있다. 또는, 인덕터(603)(예: choke 인덕터), 및/또는 커패시터(613)(예: 션트 커패시터)를 제 1 구동 회로(530) 및 제 2 구동 회로(540)와 별개의 소자로 이해할 수도 있다. 실시 예에 따라, 인덕터(603)(예: choke 인덕터)는, 전력 소스(510)에 포함된다고 할 수도 있다. 실시 예에 따라, 유전 가열 장치(500)는, 인덕터(603)(예: choke 인덕터)를 포함하지 않을 수 있다. 이 경우, 입력 전원(601)은, DC 전력을 제공하는 장치일 수 있다.
실시예에 따라, 부하 회로(520)는, 커패시터(615), 커패시터(619), 및 인덕터(623)를 포함할 수 있다. 부하 회로(520)는, 저항(617) 및 저항(621)을 포함할 수도 있으며, 저항(617) 및 저항(621)에 대해서는 전술한 바 있다.
실시 예에 따라, 커패시터(615)의 적어도 일부, 및/또는 커패시터(621)의 적어도 일부는, 도 2의 복수 개의 전극(예: 221, 222)의 적어도 일부를 구성할 수 있다. 커패시터(615) 및 커패시터(621)는, 도 4의 커패시터(411) 및 커패시터(415)와 유사하게 이해될 수 있다.
실시 예에 따라, 입력 전원(601)은, 도 1의 입력 전원일 수 있다. 입력 전원(601)은, 구동 전압(VDD)을 인가 할 수 있다. 제 1 트랜지스터(605) 또는 제 2 트랜지스터(609)는, 입력 전원(601)으로부터 구동 전압(VDD)을 인가 받아 동작할 수 있다. 인덕터(603)(예: choke 인덕터)는, 인덕터(403)(예: choke 인덕터)와 유사하게 이해될 수 있다.
실시 예에 따라, 커패시터(613)(예: 션트 커패시터)는, 도 1의 션트 커패시터(4)일 수 있다. 커패시터(613)는, 제 1 트랜지스터(605) 및 제 2 트랜지스터(609)와 병렬로 연결되고, 제 1 트랜지스터(605) 또는 제 2 트랜지스터(609)가 턴 온 또는 턴 오프되는 동안, 방전(discharged) 또는 충전될(charged) 수 있다. 커패시터(613)는, 제 1 트랜지스터(605) 및 제 2 트랜지스터(609)와 병렬로 연결된 별도의 커패시터일 수 있으며, 제 1 트랜지스터(605) 또는 제 2 트랜지스터(609)의 내부 커패시턴스(예: 드레인-소스 커패시턴스(Cds))를 포함하는 개념으로 설명될 수도 있다.
실시 예에 따라, 제 1 트랜지스터(605) 및 제 2 트랜지스터(609)는, 도 1의 트랜지스터(2)일 수 있다. 제 1 트랜지스터(605)는, 입력 전원(601)으로부터 구동 전압(VDD)을 인가 받아 동작하며, 입력단(예: 게이트(gate))을 통해, 제 1 게이트 전원(607)로부터 펄스 형태(예: 구형파(square wave))의 입력 신호(예: 게이트 전압)를 수신하여 턴 온 또는 턴 오프 될 수 있다. 실시 예에 따라, 제 1 게이트 전원(607)은, 부하 회로(520)에 의해 결정되는 공진 주파수(예: 후술하는 도 9의 제 1 공진 주파수(f1))에 대응하는 입력 신호를 제 1 트랜지스터(605)로 제공할 수 있다. 실시 예에 따라, 부하 회로(520)의 각 소자의 소자 값은, 제 1 게이트 전원(607)이 제 1 트랜지스터(605)로 제공하는 입력 신호의 동작 주파수에 공진하도록, 동작 주파수에 대응하는(예: 일치하는(identical)) 공진 주파수(예: 후술하는 도 9의 제 1 공진 주파수(f1))를 가지도록 설정될 수 있다. 제 2 트랜지스터(609)는, 입력 전원(601)으로부터 구동 전압(VDD)을 인가 받아 동작하며, 입력단(예: 게이트(gate))을 통해, 제 2 게이트 전원(611)로부터 펄스 형태(예: 구형파(square wave))의 입력 신호(예: 게이트 전압)를 수신하여 턴 온 또는 턴 오프 될 수 있다. 실시 예에 따라, 제 2 게이트 전원(611)은, 부하 회로(520)에 의해 결정되는 공진 주파수(예: 후술하는 도 9의 제 1 공진 주파수(f1))에 대응하는 입력 신호를 제 2 트랜지스터(609)로 제공할 수 있다. 실시 예에 따라, 부하 회로(520)의 각 소자의 소자 값은, 제 2 게이트 전원(611)이 제 2 트랜지스터(609)로 제공하는 입력 신호의 동작 주파수에 공진하도록, 동작 주파수에 대응하는(예: 일치하는(identical)) 공진 주파수(예: 후술하는 도 9의 제 1 공진 주파수(f1))를 가지도록 설정될 수 있다. 제 1 트랜지스터(605)의 소스(source) 및 제 2 트랜지스터(609)의 소스(source)는 접지(ground)에 연결되고, 제 1 트랜지스터(605)의 드레인(drain) 및 제 2 트랜지스터(609)의 드레인(drain)은 출력 노드(output node)(625)에 연결될 수 있다. 제 1 트랜지스터(605)가 제 1 게이트 전원(607)로부터 입력 신호에 따라서 턴 온 또는 턴 오프됨에 기반하여, 제 1 RF 전력이 생성될 수 있으며, 생성된 제 1 RF 전력은 출력 노드(625)를 통해, 부하 회로(520)로 전달될 수 있다. 제 2 트랜지스터(609)가 제 2 게이트 전원(611)로부터 입력 신호에 따라서 턴 온 또는 턴 오프됨에 기반하여, 제 2 RF 전력이 생성될 수 있으며, 생성된 제 2 RF 전력은 출력 노드(625)를 통해, 부하 회로(520)로 전달될 수 있다. 트랜지스터(예: 제 1 트랜지스터(605) 또는 제 2 트랜지스터(609))의 턴 온 및 턴 오프에 의한 RF 전력의 출력에 대해서는, 도 1의 설명에서 상세히 설명한 바 있다.
실시 예에 따라, 제 1 구동 회로(530) 및/또는 제 2 구동 회로(540)가 전력 소스(510)로부터 제공되는 전력을 이용하여 부하 회로(520)로 전력을 출력함에 따라, 유전 가열 장치(500)는, 유전 가열 장치(500)의 전극 사이에 위치하는 피가열체를 가열할 수 있다.
도 7은, 실시 예에 따른 유전 가열 장치의 부하 회로를 설명하기 위한 도면이다. 도 8은, 실시 예에 따른 유전 가열 장치의 부하 회로를 설명하기 위한 도면이다. 도 9는, 실시 예에 따른 유전 가열 장치의 부하 회로를 설명하기 위한 도면이다. 도 7, 도 8, 및 도 9를 참조하여, 유전 가열 장치(예: 유전 가열 장치(300), 유전 가열 장치(500), 또는 후술하는 유전 가열 장치(1000))의 부하 회로(예: 부하 회로(320), 부하 회로(520), 또는 후술하는 부하 회로(1030))가 설명될 수 있다.
도 7은, 인덕터(705)와 커패시터(707)가 직렬로 연결된 부하 회로를 나타낸다. 실시 예에 따라, 저항(709)은 회로를 형성하는 도선, 또는 회로에 포함되는 소자에 의한 저항일 수 있다. 도 7의 부하 회로는 저항(709)을 포함하지 않을 수 있다. 예를 들어, 도 7을 참조하면, 제 1 전원(701)은, 인덕터(705)의 일단에 연결될 수 있고, 인덕터(705)의 타단은 커패시터(707)의 일단에 연결될 수 있고, 커패시터(707)의 타단은 제 2 전원(703)에 연결될 수 있다. 제 1 전원(701) 및 제 2 전원(703)은 고주파 전원일 수 있다.
실시 예에 따라, 도 7을 참조하면, 제 1 전원(701)에 의한 저항(709)에 흐르는 전류의 방향(711)과 제 2 전원(703)에 의한 저항(709)에 흐르는 전류의 방향(713)은 반대 방향일 수 있다. 도 7과 같이, LC 직렬 회로는, LC 직렬 회로의 양단에 연결된 각각의 고주파 전원의 구동에 따라 전류의 방향이 바뀔 수 있다.
도 8은, 제 1 커패시터(805), 인덕터(813), 및 제 2 커패시터(809)가 T자 형태로 연결된 부하 회로(예: CLC 부하)를 나타낸다. 실시 예에 따라, 저항(807) 및 저항(811)은 회로를 형성하는 도선, 또는 회로에 포함되는 소자에 의한 저항일 수 있다. 도 8의 부하 회로는 저항(807) 및 저항(811)을 포함하지 않을 수 있다. 예를 들어, 도 8을 참조하면, 제 1 전원(801)은 제 1 커패시터(805)의 일단에 연결될 수 있고, 제 2 전원(802)은 제 2 커패시터(809)의 일단에 연결될 수 있고, 인덕터(813)는, 제 1 커패시터(805)의 타단 및 제 2 커패시터(809)의 타단에 연결될 수 있다.
실시 예에 따라, 도 8을 참조하면, 제 1 전원(801)에 의한 저항(807)에 흐르는 전류의 방향(815)과 제 2 전원(803)에 의한 저항(807)에 흐르는 전류의 방향이 동일할 수 있다. 실시 예에 따라, 제 1 전원(801)에 의한 저항(811)에 흐르는 전류의 방향(819)과 제 2 전원(803)에 의한 저항(811)에 흐르는 전류의 방향이 동일할 수 있다. "대칭형 부하"는, 부하의 양단에 각각 연결된 전력 증폭기의 구동으로 인한 전류의 방향이 변하지 않는 부하일 수 있다. 도 8 및 도 9에서 설명한 부하 회로(예: CLC 부하)는 대칭형 부하일 수 있다. 도 8 및 도 9의 CLC 부하는 대칭형 부하의 예시이며, 대칭형 부하의 종류에는 제한이 없다.
도 9를 참조하여, 도 8의 CLC 부하의 특성을 이해할 수 있다.
실시 예에 따라, 도 8의 제 1 커패시터(805)의 커패시턴스 값과 제 2 커패시터(809)의 커패시턴스 값이 동일할 수 있다. 또는, 실시 예에 따라, 도 8의 제 1 커패시터(805)의 커패시턴스 값(C1), 제 2 커패시터(809)의 커패시턴스 값(C2), 및 인덕터(813)의 인덕턴스 값(L1)은 수학식 1의 관계를 가질 수 있다.
도 9를 참조하면, 도 8의 CLC 부하는 공진점이 두 개(예: f1, f2)가 형성될 수 있다. 수학식 1에서, f1은 도 9의 제 1 공진 주파수(f1)일 수 있다. 제 1 공진 주파수(f1)에서, 제 1 커패시터(805)(또는 제 1 커패시터(805) 및 저항(807))에 걸리는 전압과, 제 2 커패시터(809)(또는 제 2 커패시터(809) 및 저항(811))에 걸리는 전압의 위상 차이(d1)는 약 180°일 수 있다. 제 2 공진 주파수(f2)에서, 제 1 커패시터(805)(또는 제 1 커패시터(805) 및 저항(807))에 걸리는 전압과, 제 2 커패시터(809)(또는 제 2 커패시터(809) 및 저항(811))에 걸리는 전압의 위상 차이(d2)는 약 90°일 수 있다. 도 8의 제 1 전원(801) 및 제 2 전원(803)은, 제 1 공진 주파수(f1)의 전력을 제공할 수 있다.
도 10은, 실시 예에 따른 유전 가열 장치를 설명하기 위한 블록도이다. 도 11은, 실시 예에 따른 유전 가열 장치를 설명하기 위한 도면이다. 도 10 및 도 11을 참조하여 실시 예에 따른 유전 가열 장치(1000)의 구성이 설명될 수 있다.
도 10 및 도 11의 유전 가열 장치(1000)의 구성은, 도 3 및 도 4의 유전 가열 장치(300)의 구성 또는 도 5 및 도 6의 유전 가열 장치(500)의 구성과 대응되는 범위 내에서 유사하게 이해될 수 있으며, 차이가 있는 부분 위주로 설명하도록 한다. 도 1 및 도 11의 구성을 설명하는 과정에서 생략된 설명은 도 3 및 도 4의 설명 또는 도 5 및 도 6의 설명에 대응하여 이해될 수 있다.
도 10을 참조하면, 실시 예에 따른 유전 가열 장치(1000)는, 제 1 전력 소스(1010), 제 2 전력 소스(1020), 부하 회로(1030), 제 1 구동 회로(1050), 및 제 2 구동 회로(1070)를 포함할 수 있다. 제 1 구동 회로(1050)는, 제 1 전력 소스(1010)로부터 제공되는 전력을 이용하여 부하 회로(1030)로 전력을 출력할 수 있다. 제 2 구동 회로(1070)는, 제 2 전력 소스(1020)로부터 제공되는 전력을 이용하여 부하 회로(1030)로 전력을 출력할 수 있다. 실시 예에 따라, 제 1 전력 소스(1010) 및 제 2 전력 소스(1020)는 하나의 전력 소스로 구현될 수도 있다.
도 11을 참조하면, 실시 예에 따른 도 10의 유전 가열 장치(1000)는, 제 1 입력 전원(1101), 인덕터(1103)(예: choke 인덕터), 커패시터(1109)(예: 션트 커패시터), 제 1 트랜지스터(1105), 제 1 게이트 전원(1107), 제 1 커패시터(1141), 제 2 커패시터(1145), 인덕터(1149), 제 2 입력 전원(1121), 인덕터(1123)(예: choke 인덕터), 커패시터(1129)(예: 션트 커패시터), 제 2 트랜지스터(1125), 및/또는 제 2 게이트 전원(1127)을 포함할 수 있다. 실시 예에 따라, 유전 가열 장치(300)는 저항(1143) 및/또는 저항(1147)을 포함할 수 있다. 실시 예에 따라, 저항(1143) 및 저항(1147)은, 회로를 형성하는 도선, 또는 회로에 포함되는 소자에 의한 저항일 수 있다. 실시 예에 따라, 저항(1143) 및 저항(1147)은 유전 가열 장치(1000)에 포함되지 않을 수 있다. 실시 예에 따라, 저항(1143) 및 저항(1147)은, 유전 가열 장치(300)에 의해 가열되는 피가열체의 회로 모델일 수 있다.
실시 예에 따라, 도 10 및 도 11을 참조하면, 제 1 전력 소스(1010)는, 제 1 입력 전원(1101)일 수 있고, 또는 제 1 입력 전원(1101)을 포함할 수 있다. 제 2 전력 소스(1020)는, 제 2 입력 전원(1121)일 수 있고, 또는 제 2 입력 전원(1121)을 포함할 수 있다.
실시 예에 따라, 제 1 구동 회로(1050)는, 제 1 트랜지스터(1105) 및/또는 제 1 게이트 전원(1107)을 포함할 수 있다. 실시 예에 따라, 제 1 게이트 전원(1107)은, 제 1 트랜지스터(1105)에 입력 신호(예: 게이트 전압)을 제공하는 개념으로 설명될 수도 있다. 실시 예에 따라, 인덕터(1103)(예: choke 인덕터), 및/또는 커패시터(1109)(예: 션트 커패시터)는, 제 1 구동 회로(1050)에 포함된다고 할 수도 있다. 또는, 인덕터(1103)(예: choke 인덕터), 및/또는 커패시터(1109)(예: 션트 커패시터)를 제 1 구동 회로(1050)와 별개의 소자로 이해할 수도 있다. 실시 예에 따라, 인덕터(1103)(예: choke 인덕터)는, 제 1 전력 소스(1010)에 포함된다고 할 수도 있다. 실시 예에 따라, 유전 가열 장치(1000)는, 인덕터(1103)(예: choke 인덕터)를 포함하지 않을 수 있다. 이 경우, 제 1 입력 전원(1101)은, DC 전력을 제공하는 장치일 수 있다.
실시 예에 따라, 제 2 구동 회로(1070)는, 제 2 트랜지스터(1125) 및/또는 제 2 게이트 전원(1127)을 포함할 수 있다. 실시 예에 따라, 제 2 게이트 전원(1127)은, 제 2 트랜지스터(1125)에 입력 신호(예: 게이트 전압)을 제공하는 개념으로 설명될 수도 있다. 실시 예에 따라, 인덕터(1123)(예: choke 인덕터), 및/또는 커패시터(1129)(예: 션트 커패시터)는, 제 2 구동 회로(1070)에 포함된다고 할 수도 있다. 또는, 인덕터(1123)(예: choke 인덕터), 및/또는 커패시터(1129)(예: 션트 커패시터)를 제 2 구동 회로(1070)와 별개의 소자로 이해할 수도 있다. 실시 예에 따라, 인덕터(1123)(예: choke 인덕터)는, 제 2 전력 소스(1020)에 포함된다고 할 수도 있다. 실시 예에 따라, 유전 가열 장치(1000)는, 인덕터(1123)(예: choke 인덕터)를 포함하지 않을 수 있다. 이 경우, 제 2 입력 전원(1121)은, DC 전력을 제공하는 장치일 수 있다.
실시예에 따라, 부하 회로(1030)는, 제 1 커패시터(1141), 제 2 커패시터(1145), 및 인덕터(1149)를 포함할 수 있다. 부하 회로(1030)는, 저항(1143) 및 저항(1147)을 포함할 수도 있으며, 저항(1143) 및 저항(1147)에 대해서는 전술한 바 있다. 제 1 구동 회로(1050)는, 제 1 커패시터(1141)의 일단에 연결될 수 있다. 제 2 구동 회로(1070)는, 제 2 커패시터(1145)의 일단에 연결될 수 있다. 인덕터(1149)는, 제 1 커패시터(1141)의 타단 및 제 2 커패시터(1145)의 타단에 연결될 수 있다.
실시 예에 따라, 제 1 커패시터(1141)의 적어도 일부, 및/또는 제 2 커패시터(1145)의 적어도 일부는, 도 2의 복수 개의 전극(예: 221, 222)의 적어도 일부를 구성할 수 있다. 도 2에는, 전극이 두 개인 실시 예가 개시되어 있으나, 피가열체를 가열하기 위한 전극의 개수에는 제한이 없다. 예를 들어, 제 1 커패시터(1141)에 포함되는 전극들 사이에, 유전 가열 장치에 의해 가열되는 피가열체가 위치할 수 있다. 예를 들어, 제 2 커패시터(1145)에 포함되는 전극들 사이에, 유전 가열 장치에 의해 가열되는 피가열체가 위치할 수 있다. 예를 들어, 제 1 커패시터(1141)에 포함되는 전극들 중 하나의 전극 및 제 2 커패시터(1145)에 포함되는 전극들 중 하나의 전극 사이에, 유전 가열 장치에 의해 가열되는 피가열체가 위치할 수 있다. 부하 회로(1030)가 제 1 커패시터(1141), 및 제 2 커패시터(1145)를 포함한다는 것은, 부하 회로(1030)가 피가열체를 가열하기 위한 전극을 포함하는 것일 수 있다.
실시 예에 따라, 제 1 입력 전원(1101)은, 도 1의 입력 전원일 수 있다. 제 1 입력 전원(1101)은, 구동 전압(VDD)을 인가 할 수 있다. 제 1 트랜지스터(1105)는, 제 1 입력 전원(1101)으로부터 구동 전압(VDD)을 인가 받아 동작할 수 있다. 실시 예에 따라, 제 2 입력 전원(1121)은, 도 1의 입력 전원일 수 있다. 제 2 입력 전원(1121)은, 구동 전압(VDD)을 인가 할 수 있다. 제 2 트랜지스터(1125)는, 제 2 입력 전원(1121)으로부터 구동 전압(VDD)을 인가 받아 동작할 수 있다.
실시 예에 따라, 인덕터(1103)(예: choke 인덕터)는, 도 1의 RF choke 인덕터(3)일 수 있다. 인덕터(1103)는, DC 전류만 제 1 트랜지스터(1105)에 전달되도록, 제 1 입력 전원(1101)으로부터 제 1 트랜지스터(1105)에 RF 신호가 전달되는 것을 차단할 수 있다. 실시 예에 따라, 인덕터(1123)(예: choke 인덕터)는, 도 1의 RF choke 인덕터(3)일 수 있다. 인덕터(1123)는, DC 전류만 제 2 트랜지스터(1125)에 전달되도록, 제 2 입력 전원(1121)으로부터 제 2 트랜지스터(1125)에 RF 신호가 전달되는 것을 차단할 수 있다.
실시 예에 따라, 커패시터(1109)(예: 션트 커패시터)는, 도 1의 션트 커패시터(4)일 수 있다. 커패시터(1109)는, 제 1 트랜지스터(1105)와 병렬로 연결되고, 제 1 트랜지스터(1105)가 턴 온 또는 턴 오프되는 동안, 방전(discharged) 또는 충전될(charged) 수 있다. 커패시터(1109)는, 제 1 트랜지스터(1105)와 병렬로 연결된 별도의 커패시터일 수 있으며, 제 1 트랜지스터(1105)의 내부 커패시턴스(예: 드레인-소스 커패시턴스(Cds))를 포함하는 개념으로 설명될 수도 있다. 실시 예에 따라, 커패시터(1129)(예: 션트 커패시터)는, 도 1의 션트 커패시터(4)일 수 있다. 커패시터(1129)는, 제 2 트랜지스터(1125)와 병렬로 연결되고, 제 2 트랜지스터(1125)가 턴 온 또는 턴 오프되는 동안, 방전(discharged) 또는 충전될(charged) 수 있다. 커패시터(1129)는, 제 2 트랜지스터(1125)와 병렬로 연결된 별도의 커패시터일 수 있으며, 제 2 트랜지스터(1125)의 내부 커패시턴스(예: 드레인-소스 커패시턴스(Cds))를 포함하는 개념으로 설명될 수도 있다.
실시 예에 따라, 인덕터(1149)는 가변 인덕터일 수 있다. 실시 예에 따라, 제 1 구동 회로(1050)에서 부하 회로(1030)를 바라보는 방향의 회로의 공진 주파수(예: 도 9의 f1)와, 제 2 구동 회로(1070)에서 부하 회로(1030)를 바라보는 방향의 회로의 공진 주파수(예: 도 9의 f1)가 실질적으로 동일할 수 있다. 실시 예에 따라, 제 1 구동 회로(1050)에서 부하 회로(1030)를 바라보는 방향의 회로의 공진 주파수와, 제 2 구동 회로(1070)에서 부하 회로(1030)를 바라보는 방향의 회로의 공진 주파수가 실질적으로 동일하도록, 인덕터(1149)의 인덕턴스가 제어될 수 있다.
실시 예에 따라, 제 1 트랜지스터(1105)는, 도 1의 트랜지스터(2)일 수 있다. 제 1 트랜지스터(1105)는, 제 1 입력 전원(1101)으로부터 구동 전압(VDD)을 인가 받아 동작하며, 입력단(예: 게이트(gate))을 통해, 제 1 게이트 전원(1107)로부터 펄스 형태(예: 구형파(square wave))의 입력 신호(예: 게이트 전압)를 수신하여 턴 온 또는 턴 오프 될 수 있다. 실시 예에 따라, 제 1 게이트 전원(1107)에 의해 제 1 구동 회로(1050)(예: 제 1 트랜지스터(1105))에 제공되는 제어 신호(예: 입력 신호)의 주파수는, 제 2 게이트 전원(1127)에 의해 제 2 구동 회로(1070)(예: 제 2 트랜지스터(1125))에 제공되는 제어 신호(예: 입력 신호)의 주파수와 동일할 수 있다. 실시 예에 따라, 제 1 게이트 전원(1107)은, 부하 회로(1030)에 의해 결정되는 공진 주파수(예: 도 9의 제 1 공진 주파수(f1))에 대응하는 입력 신호를 제 1 트랜지스터(1105)로 제공할 수 있다. 실시 예에 따라, 부하 회로(1030)의 각 소자의 소자 값은, 제 1 게이트 전원(1107)이 제 1 트랜지스터(1105)로 제공하는 입력 신호의 동작 주파수에 공진하도록, 동작 주파수에 대응하는(예: 일치하는(identical)) 공진 주파수(예: 도 9의 제 1 공진 주파수(f1))를 가지도록 설정될 수 있다. 제 1 트랜지스터(1105)의 소스(source)는 접지(ground)에 연결되고, 드레인(drain)은 출력 노드(output node)(1111)에 연결될 수 있다. 제 1 트랜지스터(1105)가 제 1 게이트 전원(1107)로부터 입력 신호에 따라서 턴 온 또는 턴 오프됨에 기반하여, 제 1 RF 전력이 생성될 수 있으며, 생성된 제 1 RF 전력은 출력 노드(1111)를 통해, 부하 회로(1030)로 전달될 수 있다.
실시 예에 따라, 제 2 트랜지스터(1125)는, 도 1의 트랜지스터(2)일 수 있다. 제 2 트랜지스터(1125)는, 제 2 입력 전원(1121)으로부터 구동 전압(VDD)을 인가 받아 동작하며, 입력단(예: 게이트(gate))을 통해, 제 2 게이트 전원(1127)로부터 펄스 형태(예: 구형파(square wave))의 입력 신호(예: 게이트 전압)를 수신하여 턴 온 또는 턴 오프 될 수 있다. 실시 예에 따라, 제 1 게이트 전원(1107)에 의해 제 1 구동 회로(1050)(예: 제 1 트랜지스터(1105))에 제공되는 제어 신호(예: 입력 신호)의 주파수는, 제 2 게이트 전원(1127)에 의해 제 2 구동 회로(1070)(예: 제 2 트랜지스터(1125))에 제공되는 제어 신호(예: 입력 신호)의 주파수와 동일할 수 있다. 실시 예에 따라, 제 2 게이트 전원(1127)은, 부하 회로(1030)에 의해 결정되는 공진 주파수(예: 도 9의 제 1 공진 주파수(f1))에 대응하는 입력 신호를 제 2 트랜지스터(1125)로 제공할 수 있다. 실시 예에 따라, 부하 회로(1030)의 각 소자의 소자 값은, 제 2 게이트 전원(1127)이 제 2 트랜지스터(1125)로 제공하는 입력 신호의 동작 주파수에 공진하도록, 동작 주파수에 대응하는(예: 일치하는(identical)) 공진 주파수(예: 도 9의 제 1 공진 주파수(f1))를 가지도록 설정될 수 있다. 제 2 트랜지스터(1125)의 소스(source)는 접지(ground)에 연결되고, 드레인(drain)은 출력 노드(output node)(1131)에 연결될 수 있다. 제 2 트랜지스터(1125)가 제 2 게이트 전원(1127)로부터 입력 신호에 따라서 턴 온 또는 턴 오프됨에 기반하여, 제 2 RF 전력이 생성될 수 있으며, 생성된 제 2 RF 전력은 출력 노드(1131)를 통해, 부하 회로(1030)로 전달될 수 있다. 트랜지스터(예: 제 1 트랜지스터(1105) 또는 제 2 트랜지스터(1125))의 턴 온 및 턴 오프에 의한 RF 전력의 출력에 대해서는, 도 1의 설명에서 상세히 설명한 바 있다.
실시 예에 따라, 제 1 게이트 전원(1107) 및 제 2 게이트 전원(1127)은, 동위상으로 제어될 수 있다. 예를 들어, 제 1 게이트 전원(1107) 및 제 2 게이트 전원(1127)은, 동일한 입력 신호를 제 1 트랜지스터(1105) 및 제 2 트랜지스터(1125)에 각각 입력할 수 있다.
실시 예에 따라, 제 1 구동 회로(1050)에 의해 출력 노드(1111)에 출력되는 제 1 전력에 의해 부하 회로(1030)에 제공되는 전류의 방향과, 제 2 구동 회로(1070)에 의해 출력 노드(1131)에 출력되는 제 2 전력에 의해 부하 회로(1030)에 제공되는 전류의 방향이 동일하도록, 제 1 커패시터(1141)의 제 1 커패시턴스, 제 2 커패시터(1145)의 제 2 커패시턴스, 및 인덕터(1149)에 대응하는 제 1 인덕턴스가 설정될 수 있다. 예를 들어, 제 1 구동 회로(1050)에 의해 출력 노드(1111)에 출력되는 제 1 전력에 의해 저항(1143)에 흐르는 전류의 방향과, 제 2 구동 회로(1070)에 의해 출력 노드(1131)에 출력되는 제 2 전력에 의해 저항(1143)에 흐르는 전류의 방향이 동일하고, 제 1 구동 회로(1050)에 의해 출력 노드(1111)에 출력되는 제 1 전력에 의해 저항(1147)에 흐르는 전류의 방향과, 제 2 구동 회로(1070)에 의해 출력 노드(1131)에 출력되는 제 2 전력에 의해 저항(1147)에 흐르는 전류의 방향이 동일하도록, 제 1 커패시터(1141)의 제 1 커패시턴스, 제 2 커패시터(1145)의 제 2 커패시턴스, 및 인덕터(1149)에 대응하는 제 1 인덕턴스가 설정될 수 있다.
하나의 회로에 복수 개의 전력 증폭기(Power Amplifier)가 포함되는 경우, 전력 증폭기(Power Amplifier)의 스위치의 제어를 위한 입력 신호의 주기를 교번하여 제어할 필요성이 있는 반면, 실시예에 따라, 도 10 및 도 11의 유전 가열 장치(1000)에서는, 입력 신호의 주기를 교번하여 제어하지 않을 수 있다.
도 10 및 도 11의 유전 가열 장치(1000)의 각 소자에 가해지는 전압 및 전류 스트레스는, 전술한 도 3 및 도 4의 유전 가열 장치(300)의 각 소자에 가해지는 전압 및 전류 스트레스 보다 낮을 수 있다.
실시 예에 따라, 제 1 구동 회로(1050)가 제 1 전력 소스(1010)로부터 제공되는 전력을 이용하여 부하 회로(1030)로 전력을 출력하고, 제 2 구동 회로(1070)가 제 2 전력 소스(1020)로부터 제공되는 전력을 이용하여 부하 회로(1030)로 전력을 출력함에 따라, 유전 가열 장치(1000)는, 유전 가열 장치(1000)의 전극 사이에 위치하는 피가열체를 가열할 수 있다.
도 12는, 실시 예에 따른 유전 가열 장치의 전극을 설명하기 위한 도면이다.
도 12를 참조하면, 유전 가열 장치(예: 유전 가열 장치(300), 유전 가열 장치(500), 또는 유전 가열 장치(1000))는, 피가열체를 가열하기 위한 전기장을 생성하는 전극(1212)을 포함할 수 있다. 실시 예에 따라, 유전 가열 장치(예: 300, 500, 1000)의 하우징은, 전기장을 형성하도록 설정되는 전극(1212)을 포함할 수 있다. 실시 예에 따라, 전극(1212)는, 간극(1213)에 의해 복수 개의 전극(예: 1212a, 1212b, 1212c, 1212d)으로 분할될 수 있다. 도 12에서 전극(1212)이 네 개의 전극(예: 1212a, 1212b, 1212c, 1212d)으로 분할된 것으로 도시되어 있으나, 이는 예시일 뿐, 전극(1212)이 분할되는 개수에는 제한이 없다.
도 12를 참조하면, 실시 예에 따라, 유전 가열 장치(예: 300, 500, 1000)의 하우징의 지정된 위치(P)에는 피가열체가 수용될 수 있다. 유전 가열 장치(예: 300, 500, 1000)의 하우징의 지정된 위치(P)에는 피가열체가 수용될 때, 복수 개의 전극(예: 1212a, 1212b, 1212c, 1212d)은 전기장을 형성할 수 있다.
실시 예에 따라, 유전 가열 장치(예: 300, 500, 1000)의 부하 회로(예: 320, 520, 1030)에 포함되는 복수 개의 커패시터(예: 도 4의 411 및 415, 도 6의 615 및 619, 또는 도 11의 1141 및 1145)는, 유전 가열 장치(예: 300, 500, 1000)의 하우징에 포함되는 복수 개의 전극(예: 1212a, 1212b, 1212c, 1212d)을 형성할 수 있다. 예를 들어, 도 11 및 도 12를 참조하면, 제 1 커패시터(1141)을 형성하는 두 개의 전극, 및 제 2 커패시터(1145)를 형성하는 두 개의 전극은, 유전 가열 장치(예: 300, 500, 1000)의 하우징에 포함되는 복수 개의 전극(예: 1212a, 1212b, 1212c, 1212d)을 형성할 수 있다. 유전 가열 장치(1000)는, 제 1 커패시터(1141)을 형성하는 두 개의 전극, 및 제 2 커패시터(1145)를 형성하는 두 개의 전극을, 피가열체의 가열을 위한 전기장을 형성하도록 설정되는 복수 개의 전극(예: 1212a, 1212b, 1212c, 1212d)으로 이용할 수 있다.
본 명세서에 기재된 실시예들은, 적용 가능한 범위 내에서, 상호 유기적으로 적용될 수 있음을 당업자는 이해할 수 있다. 예를 들어, 본 명세서에 기재된 일 실시예의 적어도 일부 동작이 생략되어 적용될 수도 있고, 일 실시예의 적어도 일부 동작과 다른 실시예의 적어도 일부 동작이 유기적으로 연결되어 적용될 수도 있음을 당업자는 이해할 수 있다.
실시예에 따라서, 유전 가열 장치 장치(예: 유전 가열 장치 (1000))는, 적어도 하나의 전력 소스(예: 제 1 전력 소스(1010) 및/또는 제 2 전력 소스(1020)); 복수 개의 커패시터(예: 제 1 커패시터(1143) 및 제 2 커패시터(1145)) 및 적어도 하나의 인덕터(예: 인덕터(1149))를 포함하는 부하 회로(예: 부하 회로(1030)); 상기 적어도 하나의 전력 소스로부터 제공되는 전력을 이용하여 제 1 전력을 상기 부하 회로로 출력하도록 설정된 제 1 구동 회로(예: 제 1 구동 회로(1050)); 및 상기 적어도 하나의 전력 소스로부터 제공되는 전력을 이용하여 제 2 전력을 상기 부하 회로로 출력하도록 설정된 제 2 구동 회로(예: 제 2 구동 회로(1070))를 포함하고, 상기 제 1 구동 회로는 상기 부하 회로의 상기 복수 개의 커패시터 중 제 1 커패시터(예: 제 1 커패시터(1143))의 일단에 연결되고, 상기 제 2 구동 회로는 상기 부하 회로의 상기 복수 개의 커패시터 중 제 2 커패시터(예: 제 2 커패시터(1145))의 일단에 연결되고, 상기 적어도 하나의 인덕터는 상기 제 1 커패시터의 타단 및 상기 제 2 커패시터의 타단에 연결될 수 있다.
실시예에 따라서, 상기 제 1 전력에 의해 상기 부하 회로에 제공되는 제 1 전류의 제 1 방향과, 상기 제 2 전력에 의해 상기 부하 회로에 제공되는 제 2 전류의 제 2 방향이 동일하도록 상기 제 1 커패시터의 제 1 커패시턴스, 상기 제 2 커패시터의 제 2 커패시턴스, 및 상기 적어도 하나의 인덕터에 대응하는 제 1 인덕턴스가 설정될 수 있다.
실시예에 따라서, 상기 제 1 구동 회로에 제공되는 제 1 제어 신호의 주파수는 제 1 주파수이며, 상기 제 2 구동 회로에 제공되는 제 2 제어 신호의 주파수는 상기 제 1 주파수일 수 있다.
실시예에 따라서, 상기 제 1 주파수, 상기 제 1 커패시터의 제 1 커패시턴스, 상기 제 2 커패시터의 제 2 커패시턴스, 및 상기 적어도 하나의 인덕터에 대응하는 제 1 인덕턴스는, 다음의 수학식 2의 관계를 가질 수 있다.
상기 수학식 2에서 f1은 상기 제 1 주파수이고, L1은 상기 제 1 인덕턴스이고, C1은 상기 제 1 커패시턴스이고, C2는 상기 제 2 커패시턴스일 수 있다.
실시예에 따라서, 상기 제 1 구동 회로에서 상기 부하 회로를 바라보는 방향의 회로의 제 1 공진 주파수와 상기 제 2 구동 회로에서 상기 부하 회로를 바라보는 방향의 회로의 제 2 공진 주파수가 실질적으로 동일할 수 있다.
실시예에 따라서, 상기 적어도 하나의 인덕터는 가변 인덕터일 수 있다.
실시예에 따라서, 상기 제 1 구동 회로에서 상기 부하 회로를 바라보는 방향의 회로의 제 1 공진 주파수와 상기 제 2 구동 회로에서 상기 부하 회로를 바라보는 방향의 회로의 제 2 공진 주파수가 실질적으로 동일하도록 상기 적어도 하나의 인덕터의 인덕턴스가 제어될 수 있다.
실시예에 따라서, 유전 가열 장치(예: 유전 가열 장치(1000))는, 전기장을 형성하도록 설정되는 전극(예: 1212)을 포함하는 하우징-상기 전극은 분할된 복수 개의 전극(예: 1212a, 1212b, 1212c, 1212d)을 포함함-; 적어도 하나의 전력 소스(예: 제 1 전력 소스(1010) 및/또는 제 2 전력 소스(1020)); 복수 개의 커패시터(예: 제 1 커패시터(1143) 및 제 2 커패시터(1145)) 및 적어도 하나의 인덕터(예: 인덕터(1149))를 포함하는 부하 회로(예: 부하 회로(1030))-상기 복수 개의 커패시터 각각을 형성하는 전극의 적어도 일부는 상기 복수 개의 전극의 적어도 일부를 형성함-; 상기 적어도 하나의 전력 소스로부터 제공되는 전력을 이용하여 제 1 전력을 상기 부하 회로로 출력하도록 설정된 제 1 구동 회로(예: 제 1 구동 회로(1050)); 및 상기 적어도 하나의 전력 소스로부터 제공되는 전력을 이용하여 제 2 전력을 상기 부하 회로로 출력하도록 설정된 제 2 구동 회로(예: 제 2 구동 회로(1070))를 포함하고, 상기 제 1 구동 회로는 상기 부하 회로의 상기 복수 개의 커패시터 중 제 1 커패시터(예: 제 1 커패시터(1143))의 일단에 연결되고, 상기 제 2 구동 회로는 상기 부하 회로의 상기 복수 개의 커패시터 중 제 2 커패시터(예: 제 2 커패시터(1145))의 일단에 연결되고, 상기 적어도 하나의 인덕터는 상기 제 1 커패시터의 타단 및 상기 제 2 커패시터의 타단에 연결되고, 상기 하우징의 지정된 위치(예: 도 12의 P)에 피가열체가 수용될 때, 상기 복수 개의 전극은, 전기장을 형성하도록 설정될 수 있다.
실시예에 따라서, 상기 제 1 전력에 의해 상기 부하 회로에 제공되는 제 1 전류의 제 1 방향과, 상기 제 2 전력에 의해 상기 부하 회로에 제공되는 제 2 전류의 제 2 방향이 동일하도록 상기 제 1 커패시터의 제 1 커패시턴스, 상기 제 2 커패시터의 제 2 커패시턴스, 및 상기 적어도 하나의 인덕터에 대응하는 제 1 인덕턴스가 설정될 수 있다.
실시예에 따라서, 상기 제 1 구동 회로에 제공되는 제 1 제어 신호의 주파수는 제 1 주파수이며, 상기 제 2 구동 회로에 제공되는 제 2 제어 신호의 주파수는 상기 제 1 주파수일 수 있다.
실시예에 따라서, 상기 제 1 주파수, 상기 제 1 커패시터의 제 1 커패시턴스, 상기 제 2 커패시터의 제 2 커패시턴스, 및 상기 적어도 하나의 인덕터에 대응하는 제 1 인덕턴스는, 다음의 수학식 3의 관계를 가질 수 있다.
상기 수학식 3에서 f1은 상기 제 1 주파수이고, L1은 상기 제 1 인덕턴스이고, C1은 상기 제 1 커패시턴스이고, C2는 상기 제 2 커패시턴스일 수 있다.
실시예에 따라서, 상기 제 1 구동 회로에서 상기 부하 회로를 바라보는 방향의 회로의 제 1 공진 주파수와 상기 제 2 구동 회로에서 상기 부하 회로를 바라보는 방향의 회로의 제 2 공진 주파수가 실질적으로 동일할 수 있다.
실시예에 따라서, 상기 적어도 하나의 인덕터는 가변 인덕터일 수 있다.
실시예에 따라서, 상기 제 1 구동 회로에서 상기 부하 회로를 바라보는 방향의 회로의 제 1 공진 주파수와 상기 제 2 구동 회로에서 상기 부하 회로를 바라보는 방향의 회로의 제 2 공진 주파수가 실질적으로 동일하도록 상기 적어도 하나의 인덕터의 인덕턴스가 제어될 수 있다.
본 문서의 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 실시예들에 따르면, 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (14)

  1. 유전 가열 장치에 있어서,
    적어도 하나의 전력 소스;
    복수 개의 커패시터 및 적어도 하나의 인덕터를 포함하는 부하 회로;
    상기 적어도 하나의 전력 소스로부터 제공되는 전력을 이용하여 제 1 전력을 상기 부하 회로로 출력하도록 설정된 제 1 구동 회로; 및
    상기 적어도 하나의 전력 소스로부터 제공되는 전력을 이용하여 제 2 전력을 상기 부하 회로로 출력하도록 설정된 제 2 구동 회로를 포함하고,
    상기 제 1 구동 회로는 상기 부하 회로의 상기 복수 개의 커패시터 중 제 1 커패시터의 일단에 연결되고,
    상기 제 2 구동 회로는 상기 부하 회로의 상기 복수 개의 커패시터 중 제 2 커패시터의 일단에 연결되고,
    상기 적어도 하나의 인덕터는 상기 제 1 커패시터의 타단 및 상기 제 2 커패시터의 타단에 연결되는
    유전 가열 장치.
  2. 제 1 항에 있어서,
    상기 제 1 전력에 의해 상기 부하 회로에 제공되는 제 1 전류의 제 1 방향과, 상기 제 2 전력에 의해 상기 부하 회로에 제공되는 제 2 전류의 제 2 방향이 동일하도록 상기 제 1 커패시터의 제 1 커패시턴스, 상기 제 2 커패시터의 제 2 커패시턴스, 및 상기 적어도 하나의 인덕터에 대응하는 제 1 인덕턴스가 설정되는,
    유전 가열 장치.
  3. 제 1 항에 있어서,
    상기 제 1 구동 회로에 제공되는 제 1 제어 신호의 주파수는 제 1 주파수이며, 상기 제 2 구동 회로에 제공되는 제 2 제어 신호의 주파수는 상기 제 1 주파수인,
    유전 가열 장치.
  4. 제 3 항에 있어서,
    상기 제 1 주파수, 상기 제 1 커패시터의 제 1 커패시턴스, 상기 제 2 커패시터의 제 2 커패시턴스, 및 상기 적어도 하나의 인덕터에 대응하는 제 1 인덕턴스는, 다음의 수학식의 관계를 가지며,

    상기 수학식에서 f1은 상기 제 1 주파수이고, L1은 상기 제 1 인덕턴스이고, C1은 상기 제 1 커패시턴스이고, C2는 상기 제 2 커패시턴스인,
    유전 가열 장치.
  5. 제 1 항에 있어서,
    상기 제 1 구동 회로에서 상기 부하 회로를 바라보는 방향의 회로의 제 1 공진 주파수와 상기 제 2 구동 회로에서 상기 부하 회로를 바라보는 방향의 회로의 제 2 공진 주파수가 실질적으로 동일한,
    유전 가열 장치.
  6. 제 1 항에 있어서,
    상기 적어도 하나의 인덕터는 가변 인덕터인,
    유전 가열 장치.
  7. 제 6 항에 있어서,
    상기 제 1 구동 회로에서 상기 부하 회로를 바라보는 방향의 회로의 제 1 공진 주파수와 상기 제 2 구동 회로에서 상기 부하 회로를 바라보는 방향의 회로의 제 2 공진 주파수가 실질적으로 동일하도록 상기 적어도 하나의 인덕터의 인덕턴스가 제어되는,
    유전 가열 장치.
  8. 유전 가열 장치에 있어서,
    전기장을 형성하도록 설정되는 전극을 포함하는 하우징-상기 전극은 분할된 복수 개의 전극을 포함함-;
    적어도 하나의 전력 소스;
    복수 개의 커패시터 및 적어도 하나의 인덕터를 포함하는 부하 회로-상기 복수 개의 커패시터 각각을 형성하는 전극의 적어도 일부는 상기 복수 개의 전극의 적어도 일부를 형성함-;
    상기 적어도 하나의 전력 소스로부터 제공되는 전력을 이용하여 제 1 전력을 상기 부하 회로로 출력하도록 설정된 제 1 구동 회로; 및
    상기 적어도 하나의 전력 소스로부터 제공되는 전력을 이용하여 제 2 전력을 상기 부하 회로로 출력하도록 설정된 제 2 구동 회로를 포함하고,
    상기 제 1 구동 회로는 상기 부하 회로의 상기 복수 개의 커패시터 중 제 1 커패시터의 일단에 연결되고,
    상기 제 2 구동 회로는 상기 부하 회로의 상기 복수 개의 커패시터 중 제 2 커패시터의 일단에 연결되고,
    상기 적어도 하나의 인덕터는 상기 제 1 커패시터의 타단 및 상기 제 2 커패시터의 타단에 연결되고,
    상기 하우징의 지정된 위치에 피가열체가 수용될 때, 상기 복수 개의 전극은, 전기장을 형성하도록 설정되는,
    유전 가열 장치.
  9. 제 8 항에 있어서,
    상기 제 1 전력에 의해 상기 부하 회로에 제공되는 제 1 전류의 제 1 방향과, 상기 제 2 전력에 의해 상기 부하 회로에 제공되는 제 2 전류의 제 2 방향은 동일하도록 상기 제 1 커패시터의 제 1 커패시턴스, 상기 제 2 커패시터의 제 2 커패시턴스, 및 상기 적어도 하나의 인덕터에 대응하는 제 1 인덕턴스가 설정되는,
    유전 가열 장치.
  10. 제 8 항에 있어서,
    상기 제 1 구동 회로에 제공되는 제 1 제어 신호의 주파수는 제 1 주파수이며, 상기 제 2 구동 회로에 제공되는 제 2 제어 신호의 주파수는 상기 제 1 주파수인,
    유전 가열 장치.
  11. 제 10 항에 있어서,
    상기 제 1 주파수, 상기 제 1 커패시터의 제 1 커패시턴스, 상기 제 2 커패시터의 제 2 커패시턴스, 및 상기 적어도 하나의 인덕터에 대응하는 제 1 인덕턴스는, 다음의 수학식의 관계를 가지며,

    상기 수학식에서 f1은 상기 제 1 주파수이고, L1은 상기 제 1 인덕턴스이고, C1은 상기 제 1 커패시턴스이고, C2는 상기 제 2 커패시턴스인,
    유전 가열 장치.
  12. 제 8 항에 있어서,
    상기 제 1 구동 회로에서 상기 부하 회로를 바라보는 방향의 회로의 제 1 공진 주파수와 상기 제 2 구동 회로에서 상기 부하 회로를 바라보는 방향의 회로의 제 2 공진 주파수가 실질적으로 동일한,
    유전 가열 장치.
  13. 제 8 항에 있어서,
    상기 적어도 하나의 인덕터는 가변 인덕터인,
    유전 가열 장치.
  14. 제 13 항에 있어서,
    상기 제 1 구동 회로에서 상기 부하 회로를 바라보는 방향의 회로의 제 1 공진 주파수와 상기 제 2 구동 회로에서 상기 부하 회로를 바라보는 방향의 회로의 제 2 공진 주파수가 실질적으로 동일하도록 상기 적어도 하나의 인덕터의 인덕턴스가 제어되는,
    유전 가열 장치.
KR1020220067032A 2022-05-31 2022-05-31 유전 가열 장치 KR20230166712A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220067032A KR20230166712A (ko) 2022-05-31 2022-05-31 유전 가열 장치
PCT/KR2023/004381 WO2023234537A1 (ko) 2022-05-31 2023-03-31 유전 가열 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220067032A KR20230166712A (ko) 2022-05-31 2022-05-31 유전 가열 장치

Publications (1)

Publication Number Publication Date
KR20230166712A true KR20230166712A (ko) 2023-12-07

Family

ID=89025186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220067032A KR20230166712A (ko) 2022-05-31 2022-05-31 유전 가열 장치

Country Status (2)

Country Link
KR (1) KR20230166712A (ko)
WO (1) WO2023234537A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056781A (ja) * 2003-08-07 2005-03-03 Matsushita Electric Ind Co Ltd 高周波加熱装置
KR100559162B1 (ko) * 2004-06-15 2006-03-15 이대교 전자유도 가열장치 및 그 제어 방법
JP2010267517A (ja) * 2009-05-15 2010-11-25 Japan Ajax Magnethermic Co Ltd 誘導加熱装置
JP6722486B2 (ja) * 2016-03-28 2020-07-15 シャープ株式会社 高周波加熱装置
KR101974263B1 (ko) * 2017-02-28 2019-08-23 엘지전자 주식회사 유도 가열 조리기

Also Published As

Publication number Publication date
WO2023234537A1 (ko) 2023-12-07

Similar Documents

Publication Publication Date Title
JP5711354B2 (ja) クラス特性可変増幅器
US7046088B2 (en) Power amplifier
EP0851572B1 (en) High frequency transistor oscillator system
JP4808814B2 (ja) パワー変換のためのスイッチング式インバータ及びコンバータ
CN109478871B (zh) 二极管导通传感器
JP6177351B2 (ja) 高周波電源用自動整合回路
WO2015097805A1 (ja) 高周波整流回路用自動整合回路
US9871416B2 (en) Resonant type high frequency power supply device
KR20170058383A (ko) 공진형 전력 전송 장치
US9118283B2 (en) Amplifier circuit
KR20230166712A (ko) 유전 가열 장치
US20160105154A1 (en) High-frequency generator
JP6159472B2 (ja) 圧電トランスを制御する回路装置および方法
Li Auto-tuning controller design of class E inverter with resonant components varying
JP6545104B2 (ja) 共振型電力伝送装置
Mikołajewski A self-oscillating hf power generator with a Class E resonant amplifier
JP5832672B2 (ja) 共振型高周波電源装置
JPS63503431A (ja) 自励発振高周波電力コンバ−タ
KR20230165665A (ko) 유전 가열 장치
KR102163054B1 (ko) 신호 생성 장치
JP5791833B1 (ja) 共振型高周波電源装置及び共振型高周波電源装置用スイッチング回路
Kurumizawa et al. Voltage-Source Parallel Resonant Class E Oscillator
Poncc et al. Electronic ballasts for CFL operating at frequencies above of 1 MHz: design considerations and behavior of the lamp
Ikutajima et al. Choke-less Class-E Oscillator Using p-MOSFET and n-MOSFET
JP2020123852A (ja) 可変容量デバイス