KR20230165665A - 유전 가열 장치 - Google Patents

유전 가열 장치 Download PDF

Info

Publication number
KR20230165665A
KR20230165665A KR1020220109367A KR20220109367A KR20230165665A KR 20230165665 A KR20230165665 A KR 20230165665A KR 1020220109367 A KR1020220109367 A KR 1020220109367A KR 20220109367 A KR20220109367 A KR 20220109367A KR 20230165665 A KR20230165665 A KR 20230165665A
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
heating device
top electrode
capacitor
Prior art date
Application number
KR1020220109367A
Other languages
English (en)
Inventor
최진수
고태동
김지훈
조민식
최보환
유영호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to PCT/KR2023/004126 priority Critical patent/WO2023229195A1/ko
Publication of KR20230165665A publication Critical patent/KR20230165665A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H05B6/46—Dielectric heating
    • H05B6/54—Electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H05B6/46—Dielectric heating
    • H05B6/48—Circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Constitution Of High-Frequency Heating (AREA)

Abstract

실시 예들에 따라서, 유전 가열 장치는, 적어도 하나의 전력 소스; 복수 개의 전극 및 적어도 하나의 인덕터를 포함하는 부하 회로; 및 상기 적어도 하나의 전력 소스로부터 제공되는 전력을 이용하여 교류 전력을 상기 부하 회로로 출력하도록 설정된 적어도 하나의 구동 회로를 포함할 수 있다. 상기 복수 개의 전극은, 실질적으로 같은 평면에 위치하는 복수 개의 상단 전극, 및 상기 복수 개의 상단 전극이 형성하는 평면에 평행한 평면에 배치되는 하나의 하단 전극을 포함할 수 있다.

Description

유전 가열 장치{DIELECTRIC HEATING DEVICE}
본 발명의 실시 예들은, 유전 가열 장치에 관한 것이다.
유전 가열은, 근거리 전기장을 이용하여 물체를 가열하는 기술이다. 수십 MHz의 고주파 전원을 물체(예: 피가열체)에 가할 경우, 고주파의 전기장이 발생하여 물체 내의 극성 분자가 회전 운동 또는 진동 운동을 하게 되고, 물체가 극성 분자의 운동으로 인해 가열된다.
유전 가열 기술은 종래 기술인 전자레인지의 원리와 유사하나, 유전 가열 장치는 전자레인지에서 사용하는 주파수보다 낮은 주파수로 구동함에 따라, 열의 침투 깊이가 깊어져 균일한 가열이 가능하다. 균일한 가열이 가능한 특성을 이용하여, 식품 케어(예: 해동, 숙성, 건조, 살균), 의류 케어(예: 건조), 스킨 케어, 신방식 건조, 또는 탄소 포집에 적용될 수 있다.
실시 예들에 따라서, 유전 가열 장치는, 적어도 하나의 전력 소스; 복수 개의 전극 및 적어도 하나의 인덕터를 포함하는 부하 회로; 및 상기 적어도 하나의 전력 소스로부터 제공되는 전력을 이용하여 교류 전력을 상기 부하 회로로 출력하도록 설정된 적어도 하나의 구동 회로를 포함할 수 있다. 상기 복수 개의 전극은, 실질적으로 같은 평면에 위치하는 복수 개의 상단 전극, 및 상기 복수 개의 상단 전극이 형성하는 평면에 평행한 평면에 배치되는 하나의 하단 전극을 포함할 수 있다.
실시 예들에 따라서, 유전 가열 장치는, 적어도 하나의 전력 소스; 복수 개의 전극 및 적어도 하나의 인덕터를 포함하는 부하 회로; 및 상기 적어도 하나의 전력 소스로부터 제공되는 전력을 이용하여 교류 전력을 상기 부하 회로로 출력하도록 설정된 적어도 하나의 구동 회로를 포함할 수 있다. 상기 복수 개의 전극은, 제 1 평면에 배치되는 복수 개의 상단 전극, 및 제 2 평면에 배치되는 복수 개의 하단 전극을 포함할 수 있다. 상기 제 1 평면과 상기 제 2 평면은 평행할 수 있다.
도 1은, 실시 예에 따른 전력 증폭기를 설명하기 위한 도면이다.
도 2는, 실시 예에 따른 유전 가열 장치의 동작을 설명하기 위한 도면이다.
도 3은, 실시 예에 따른 유전 가열 장치를 설명하기 위한 블록도이다.
도 4는, 실시 예에 따른 유전 가열 장치의 부하 회로를 설명하기 위한 도면이다.
도 5는, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다.
도 6은, 실시 예에 따른 유전 가열 장치의 부하 회로를 설명하기 위한 도면이다.
도 7은, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다.
도 8은, 실시 예에 따른 유전 가열 장치의 부하 회로를 설명하기 위한 도면이다.
도 9는, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다.
도 10은, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다.
도 11은, 실시 예에 따른 유전 가열 장치의 부하 회로를 설명하기 위한 도면이다.
도 12는, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다.
도 13은, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다.
도 14는, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다.
도 15는, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다.
도 16은, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다.
도 17은, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다.
도 18은, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다.
도 19는, 실시 예에 따른 유전 가열 장치의 부하 회로를 설명하기 위한 도면이다.
도 1은 실시 예에 따른 전력 증폭기를 설명하기 위한 도면이다.
전력 증폭기(1)는, 트랜지스터(2), RF(radio frequency) choke 인덕터(Lchk)(3), 션트 커패시터(Csh)(4) 및 직렬 LC 공진 회로(5)를 포함할 수 있다. 션트 커패시터(4) 및 직렬 LC 공진 회로(5)는, 전력 증폭기(1)의 로드 네트워크를 구성할 수 있다.
트랜지스터(2)는, 입력 전원으로부터 구동 전압(VDD)을 인가 받아 동작하며, 입력단(예: 게이트(gate))을 통해, 펄스 형태(예: 구형파(square wave))의 입력 신호(6)(또는 제어 신호)를 수신하여 턴 온 또는 턴 오프 될 수 있다. 예를 들어, 트랜지스터(2)는, BJT(bipolar junction transistor) 또는 MOSFET(metal oxide semiconductor field effect transistor)를 포함할 수 있다. 도 1에 도시된 바와 같이, 트랜지스터(2)가 N 채널 MOSFET(N-MOS)라면, 입력 신호(6)는, N 채널 MOSFET의 게이트(gate) 단에 인가되는 게이트 전압일 수 있다. 트랜지스터(2)의 소스(source)는 접지(ground)에 연결되고, 드레인(drain)은 출력 노드(output node)(7)에 연결될 수 있다.
RF choke 인덕터(3)는 DC 전류만 트랜지스터(2)에 전달되도록, 입력 전원으로부터 트랜지스터(2)에 RF 신호가 전달되는 것을 차단할 수 있다.
션트 커패시터(4)는, 트랜지스터(2)와 병렬로 연결되고, 트랜지스터(2)가 턴 온 또는 턴 오프되는 동안, 방전(discharged) 또는 충전될(charged) 수 있다. 션트 커패시터(4)는, 트랜지스터(2)와 병렬로 연결된 별도의 커패시터일 수 있으며, 트랜지스터(2)의 내부 커패시턴스(예: 드레인-소스 커패시턴스(Cds))를 포함하는 개념으로 설명될 수도 있다.
트랜지스터(2)가 입력 신호(6)에 따라서 턴 온 또는 턴 오프됨에 기반하여, RF 전력이 생성될 수 있으며, 생성된 RF 전력은 출력 노드(7)를 통해, 직렬 LC 공진 회로(5)로 전달될 수 있다. 더욱 상세하게는, 트랜지스터(2)가 턴 온 되면(예: 트랜지스터(2)가 포화 상태가 되면), 트랜지스터(2)는 전기적으로 단락되어 소스와 연결된 접지에 대한 단락 회로로 해석될 수 있으며, 출력 노드(7)의 전압은 0으로 해석될 수 있다. RF choke 인덕터(3)를 통해 트랜지스터(2)로 흐르는 전류는 점차 증가할 수 있다. 이후, 트랜지스터(2)가 턴 오프 되면, RF choke 인덕터(3)를 통해 흐르는 전류는 션트 커패시터(4)로 향하게 되며, 션트 커패시터(4)가 점차 충전됨에 따라 출력 노드(7)의 전압(예: 션트 커패시터(4)의 양단 전압)은 최대값에 도달할 때까지 증가할 수 있다. 이후에, 션트 커패시터(4)가 점차 방전됨에 따라 션트 커패시터(4)로부터 출력 노드(7)를 통해 직렬 LC 공진 회로(5)로 전류가 흐르면서 출력 노드(7)의 전압(예: 션트 커패시터(4)의 양단 전압)이 점차 감소할 수 있다. 전력 증폭기(1)에 있어서, 고효율 동작을 위하여(예: 트랜지스터(2)에서 소모되는 전력을 최소화하기 위하여), 트랜지스터(2)가 턴 오프된 후 다시 턴 온되기 전에(예: RF choke 인덕터(3)를 통해 트랜지스터(2)로 전류가 다시 흐르기 시작하기 전에), 출력 노드(7)의 전압(예: 션트 커패시터(4)의 양단 전압 및 트랜지스터(2)의 드레인-소스 전압(drain-source voltage))이 점차 감소하여 0이 되고 출력 노드(7)의 전압이 감소하는 변화량이 0이 되도록, 트랜지스터(2), 션트 커패시터(4) 및 입력 신호(6)가 설정될 수 있다. 이후에, 트랜지스터(2)가 다시 턴 온 되면, RF choke 인덕터(3)를 통해 흐르는 전류는 트랜지스터(2)로 향하게 되며, 트랜지스터(2)가 온 상태인 동안 출력 노드(7)의 전압은 0으로 유지될 수 있다. 상술한 바와 같이, 트랜지스터(2)가 온 상태인 동안에는 트랜지스터(2)의 드레인-소스 전압(예: 출력 노드(7)의 전압)이 0이고, 오프 상태인 동안에는 RF choke 인덕터(3)를 통해 흐르는 전류가 션트 커패시터(4)를 향하게 됨에 따라 RF choke 인덕터(3)를 통해 트랜지스터(2)로 흐르는 전류가 0이기 때문에(다시 말해, 트랜지스터(2)의 드레인-소스 전압이 0이 아닌(non-zero)인 기간과 드레인-소스 전류가 0이 아닌 기간이 중첩되지 않기 때문에), 트랜지스터(2)에서 소모되는 전력은 이상적으로는 0이고, 트랜지스터(2)의 고효율 동작이 가능할 수 있다. 하지만, 이상적이지 않은(non-ideal) 경우에 있어서는, 전력 증폭기(1)는 트랜지스터(2)가 턴 온 또는 턴 오프됨에 기반하여 신호(또는, RF 전력)를 생성하기 때문에, 생성된 신호(또는, RF 전력)는 원하는 주파수 성분(예: 동작(공진) 주파수의 기본 성분)뿐만 아니라, 2차 이상의 고조파 성분을 포함할 수 있으며, 2차 이상의 고조파 성분으로 인하여, 트랜지스터(2)에서 전력 소모가 발생할 수 있다.
상술한 바와 같이, 전력 증폭기(1)에서, 트랜지스터(2)가 입력 신호(6)에 따라서 턴 온 또는 턴 오프됨에 기반하여, RF choke 인덕터(3)로부터 트랜지스터(2) 또는 션트 커패시터(4)로 전류가 흐르거나 션트 커패시터(4)로부터 직렬 LC 공진 회로(5)로 전류가 흐르게 되어, 교류(alternating current, AC) 전류가 생성되고, 생성된 교류 전류가 직렬 LC 공진 회로(5)를 통해 외부(예: 매칭 네트워크(8) 및/또는 로드(9))로 출력되어 로드(9)에 교류 전압을 발생시킬 수 있다. 상술한 트랜지스터(2)가 턴 온 또는 턴 오프됨에 기반하여 교류 전류가 생성되는 것을, 트랜지스터(2)가 턴 온 또는 턴 오프됨에 기반하여 신호(또는, RF 전력)가 생성된다고 설명될 수 있다.
직렬 LC 공진 회로(5)는, 서로 직렬로 연결된 인덕터(Lr) 및 커패시터(Cr)를 포함할 수 있으며, 도시된 바와 다르게, 둘 이상의 인덕터들 및 둘 이상의 커패시터들을 포함할 수도 있다. 직렬 LC 공진 회로(5)는, 입력 신호(6)의 동작 주파수에 공진하도록, 동작 주파수에 대응하는(예: 일치하는(identical)) 공진 주파수를 가지도록 설정될 수 있다. 예를 들어, 직렬 LC 공진 회로(5)의 등가 임피던스(equivalent impedance)의 리액턴스 값이 입력 신호(6)의 동작 주파수에서 0이 되도록 하는 인덕턴스 값 및 커패시턴스 값을 가지는 인덕터(Lr) 및 커패시터(Cr)가 직렬 LC 공진 회로(5)에 포함되도록 설계될 수 있다.
매칭 네트워크(8)는, 전력 증폭기(1)의 출력단에 연결(예: 직렬 LC 공진 회로(5)에 직렬로 연결)되고, 전력 증폭기(1)의 출력 임피던스를 로드(9)에 정합되도록 하는 임피던스 매칭을 제공할 수 있다.
로드(9)는, 전력 증폭기(1)에 의해 생성된 신호(또는, RF 전력)를 수신하거나, 수신하여 동작하는 적어도 하나의 하드웨어 구성 요소(예: 회로 소자)를 포함할 수 있다.
도 2는, 실시 예에 따른 유전 가열 장치의 동작을 설명하기 위한 도면이다.
유전 가열 장치(예: 도 3의 유전 가열 장치(300))는, 고주파 전원(210) 및 복수 개의 전극(예: 제 1 전극(221) 및 제 2 전극(222))을 포함할 수 있다. 고주파 전원(210)에 의해, 제 1 전극(221) 및 제 2 전극(222) 사이에 고주파 전기장(230)이 제공될 수 있다. 제 1 전극(221) 및 제 2 전극(222) 사이에 위치하는 물체 내의 극성 분자(240)는, 고주파 전기장(230)에 의해 회전 운동 및/또는 진동 운동을 할 수 있다.
유전 가열 장치(예: 도 3의 유전 가열 장치(300))는, 제 1 전극(221) 및 제 2 전극(222) 사이에 고주파 전기장(230)을 제공함으로써, 제 1 전극(221) 및 제 2 전극(222) 사이에 배치되는 물체를 가열할 수 있다. 물체 내의 극성 분자(240)의 운동에 의해 물체는 가열될 수 있다. 물체 내의 극성 분자(240)는, 물체의 표면 및 내부에 위치할 수 있고, 물체 내에 극성 분자(240)가 배치되는 위치에 따라 물체가 가열되는 부분이 결정될 수 있다. 물체 내의 극성 분자(240)의 운동으로 인해 물체가 균일 가열될 수 있다.
유전 가열 장치(예: 도 3의 유전 가열 장치(300))는, 제 1 전극(221) 및 제 2 전극(222) 사이에 고주파 전기장(230)을 제공함으로써, 제 1 전극(221) 및 제 2 전극(222) 사이에 배치되는 물체의 결빙을 제어할 수 있다. 예를 들어, 유전 가열 장치(예: 도 3의 유전 가열 장치(300))는, 제 1 전극(221) 및 제 2 전극(222) 사이에 고주파 전기장(230)을 제공함으로써, 제 1 전극(221) 및 제 2 전극(222) 사이에 배치되는 물체의 과냉각을 제어하거나, 물체의 빙온 보관 동작을 수행할 수 있다.
전자 장치(예: 도 3의 전자 장치(300))는, 제 1 전극(221) 및 제 2 전극(222) 사이에 고주파 전기장(230)을 제공함으로써, 제 1 전극(221) 및 제 2 전극(222) 사이에 배치되는 물체를 가열할 수 있다. 물체 내의 극성 분자(240)의 운동에 의해 물체는 가열될 수 있다. 물체 내의 극성 분자(240)는, 물체의 표면 및 내부에 위치할 수 있고, 물체 내에 극성 분자(240)가 배치되는 위치에 따라 물체가 가열되는 부분이 결정될 수 있다. 물체 내의 극성 분자(240)의 운동으로 인해 물체가 균일 가열될 수 있다.
이하에서는, 물체의 가열 동작을 위주로 설명하나, 유전 가열 장치(예: 도 3의 유전 가열 장치(300))는, 유전 가열 장치(예: 도 3의 유전 가열 장치(300))의 복수 개의 전극(예: 제 1 전극(221) 및 제 2 전극(222)) 사이에 고주파 전기장(230)을 제공함으로써, 물체의 가열 동작, 물체의 과냉각 동작, 및 물체의 빙온 보관 동작 이외의 동작을 수행할 수 있음을 당업자는 이해할 수 있다.
도 3은, 실시 예에 따른 유전 가열 장치를 설명하기 위한 블록도이다.
도 3을 참조하면, 실시 예에 따른 유전 가열 장치(300)는, 전력 소스(310), 부하 회로(320) 및 구동 회로(330)를 포함할 수 있다. 구동 회로(330)는, 전력 소스(310)로부터 제공되는 전력을 이용하여 부하 회로(320)로 전력을 출력할 수 있다.
전력 소스(310)은, 구동 회로(330)에 전력을 제공할 수 있다. 예를 들어, 전력 소스(310)는, 구동 회로(330)에 포함되는 트랜지스터에 구동 전압을 제공할 수 있다. 유전 가열 장치(300)는, 하나의 전력 소스(310)를 포함할 수도 있고, 복수 개의 전력 소스(310)를 포함할 수도 있다. 예를 들어, 유전 가열 장치(300)가 전력 소스(310)를 제어하는 것은, 적어도 하나의 전력 소스(310)를 제어하는 것으로 이해할 수 있다.
구동 회로(330)는, 전력 소스(310)로부터 제공되는 직류 전력을 이용하여 부하 회로(320)로 교류 전력을 출력할 수 있다. 유전 가열 장치(300)는, 하나의 구동 회로(330)를 포함할 수도 있고, 복수 개의 구동 회로(330)를 포함할 수도 있다. 예를 들어, 유전 가열 장치(300)가 구동 회로(330)를 제어하는 것은, 적어도 하나의 구동 회로(330)를 제어하는 것으로 이해할 수 있다. 실시 예에 따라, 구동 회로(330)는, 트랜지스터(예: 도 1의 트랜지스터(2)) 및/또는 게이트 전원(예: 도 2의 입력 신호(6)를 제공하는 게이트 전원)을 포함할 수 있다. 실시 예에 따라, 게이트 전원(예: 도 2의 입력 신호(6)를 제공하는 게이트 전원)은, 트랜지스터(예: 도 1의 트랜지스터(2))에 입력 신호(예: 게이트 전압)을 제공하는 개념으로 설명될 수도 있다. 실시 예에 따라, 인덕터(예: 도 1의 choke 인덕터(3)), 및/또는 커패시터(예: 도 1의 션트 커패시터(4))는, 구동 회로(330)에 포함된다고 할 수도 있다. 또는, 인덕터(예: 도 1의 choke 인덕터(3)), 및/또는 커패시터(예: 도 1의 션트 커패시터(4))를 구동 회로(330)와 별개의 소자로 이해할 수도 있다. 실시 예에 따라, 유전 가열 장치(300)는, 인덕터(예: 도 1의 choke 인덕터(3))를 포함하지 않을 수 있다. 구동 회로(330)는, 도 1의 전력 증폭기(1)일 수 있다.
부하 회로(320)는, 복수 개의 전극(예: 도 2의 제 1 전극(221) 및 제 2 전극(222), 또는 후술하는 도 4 내지 도 19의 전극들)을 포함할 수 있다. 적어도 하나의 구동 회로(330)로부터 부하 회로(320)로 제공되는 교류 전력에 의해, 복수 개의 전극(예: 도 2의 제 1 전극(221) 및 제 2 전극(222), 또는 후술하는 도 4 내지 도 19의 전극들) 사이에 전기장이 제공될 수 있다. 복수 개의 전극(예: 도 2의 제 1 전극(221) 및 제 2 전극(222), 또는 후술하는 도 4 내지 도 19의 전극들) 사이에 제공되는 전기장에 의해, 복수 개의 전극(예: 도 2의 제 1 전극(221) 및 제 2 전극(222), 또는 후술하는 도 4 내지 도 19의 전극들) 사이에 배치되는 타겟 물체의 과냉각이 제어 될 수 있다. 복수 개의 전극(예: 도 2의 제 1 전극(221) 및 제 2 전극(222), 또는 후술하는 도 4 내지 도 19의 전극들) 사이에 제공되는 전기장에 의해, 복수 개의 전극(예: 도 2의 제 1 전극(221) 및 제 2 전극(222), 또는 후술하는 도 4 내지 도 19의 전극들) 사이에 배치되는 타겟 물체의 빙온 보관 동작이 수행될 수 있다. 복수 개의 전극(예: 도 2의 제 1 전극(221) 및 제 2 전극(222), 또는 후술하는 도 4 내지 도 19의 전극들) 사이에 제공되는 전기장에 의해, 복수 개의 전극(예: 도 2의 제 1 전극(221) 및 제 2 전극(222), 또는 후술하는 도 4 내지 도 19의 전극들) 사이에 배치되는 타겟 물체가 가열 될 수 있다. 실시 예에 따라, 부하 회로(320)는, 적어도 하나의 커패시터를 포함할 수 있다. 부하 회로(320)에 포함되는 적어도 하나의 커패시터의 적어도 일부는, 복수 개의 전극(예: 도 2의 제 1 전극(221) 및 제 2 전극(222), 또는 후술하는 도 4 내지 도 19의 전극들)의 적어도 일부를 구성할 수 있다. 도 2에는, 전극이 두 개인 실시 예가 개시되어 있으나, 전극의 개수에는 제한이 없다. 도 5, 도 6, 도 7, 도 8, 및 도 9에서는, 3개의 전극 사이에 물체가 배치되는 실시 예를 설명한다. 도 10, 도 11, 및 도 12에서는, 4개의 전극 사이에 물체가 배치되는 실시 예를 설명한다. 도 13, 및 도 14에서는, 5개의 전극 사이에 물체가 배치되는 실시 예를 설명한다. 도 15, 도 16, 및 도 18에서는, 5개의 전극 사이에 물체가 배치되는 실시 예를 설명한다. 도 17에서는, 격자 구조(예: m행 n열의 격자 형태의 배치 구조로서, m과 n은 자연수)의 전극 사이에 물체가 배치되는 실시 예를 설명한다.
부하 회로(320)는, 매칭 회로를 포함할 수 있다. 예를 들어, 부하 회로(320)는, 적어도 하나의 인덕터(예: 도 4의 적어도 하나의 인덕터(L), 도 7의 적어도 하나의 인덕터(730), 도 10의 적어도 하나의 인덕터(1030), 도 11의 적어도 하나의 인덕터(L), 도 19의 적어도 하나의 인덕터(L))를 포함하는 매칭 회로를 포함할 수 있다. 부하 회로(320)와 매칭 회로는 별개의 회로로 구성될 수 있으나, 설명의 편의를 위하여, 부하 회로(320)가 임피던스 매칭을 위한 매칭 회로를 포함하는 것으로 가정한다. 부하 회로(320)에 포함되는 적어도 하나의 인덕터(예: 도 4의 적어도 하나의 인덕터(L), 도 7의 적어도 하나의 인덕터(730), 도 10의 적어도 하나의 인덕터(1030), 도 11의 적어도 하나의 인덕터(L), 도 19의 적어도 하나의 인덕터(L))는 가변 인덕터를 포함할 수 있다. 부하 회로(320)에 포함되는 가변 인덕터의 인덕턴스가 변경됨에 따라, 임피던스 매칭이 수행될 수 있다. 예를 들어, 부하 회로(320)에 포함되는 가변 인덕터는 모터에 의해 변형됨으로써 인덕턴스가 변경될 수 있으나, 인덕턴스가 변경되는 방식에는 제한이 없다. 부하 회로(320)는, 적어도 하나의 커패시터(예: 가변 커패시터)를 포함할 수도 있다. 부하 회로(320)의 복수 개의 전극(예: 도 2의 제 1 전극(221) 및 제 2 전극(222), 또는 후술하는 도 4 내지 도 19의 전극들) 사이에 물체가 배치된 상태에서, 임피던스 매칭이 수행될 수 있다.
도 4는, 실시 예에 따른 유전 가열 장치의 부하 회로를 설명하기 위한 도면이다.
도 4를 참고하여 도 3의 유전 가열 장치(300)의 등가 회로를 이해할 수 있다. 도 4는 하나의 전력 소스(310)와 하나의 구동 회로(330)를 포함하는 유전 가열 장치(300)의 등가 회로일 수 있다. 하나 이상의 전력 소스(310)와 하나 이상의 구동 회로(330)를 포함하는 유전 가열 장치(300)에 대한 등가 회로에 대해서는, 도 18 및 도 19에서 설명하도록 한다.
도 3의 부하 회로(320)는, 도 4의 제 1 회로도(410)의 CLC 구조(411)로 표현될 수 있다. 도 4를 참조하면, CLC 구조(411)는, 복수 개의 커패시터(예: 제 1 커패시터(C1), 및 제 2 커패시터(C2)) 및 적어도 하나의 인덕터(예: 적어도 하나의 인덕터(L))가 연결된 구조일 수 있다. 도 3의 부하 회로(320)는, 복수 개의 커패시터(예: 도 4의 제 1 커패시터(C1), 및 제 2 커패시터(C2)) 및 적어도 하나의 인덕터(예: 도 4의 적어도 하나의 인덕터(L))를 포함할 수 있다. 도 3의 부하 회로(320)에 포함되는 복수 개의 커패시터(예: 도 4의 제 1 커패시터(C1), 및 제 2 커패시터(C2)) 및 적어도 하나의 인덕터(예: 도 4의 적어도 하나의 인덕터(L))는, 도 4의 제 1 회로도(410)의 CLC 구조(411)로 표현될 수 있다.
도 3의 부하 회로(320)에 포함되는 복수 개의 커패시터(예: 제 1 커패시터(C1), 및 제 2 커패시터(C2))의 적어도 일부는, 복수 개의 전극(예: 도 2의 제 1 전극(221) 및 제 2 전극(222), 또는 후술하는 도 4 내지 도 19의 전극들)의 적어도 일부를 구성할 수 있다. 복수 개의 커패시터(예: 제 1 커패시터(C1), 및 제 2 커패시터(C2)) 및 복수 개의 전극(예: 도 2의 제 1 전극(221) 및 제 2 전극(222), 또는 후술하는 도 4 내지 도 19의 전극들)에 대해서는 후술하도록 한다.
유전 가열 장치(300)의 복수 개의 전극(예: 도 2의 제 1 전극(221) 및 제 2 전극(222), 또는 후술하는 도 4 내지 도 19의 전극들) 사이에 배치되는 물체(예: 가열의 대상이 되는 타겟 물체)는, 도 4의 제 1 회로도(410)에서 저항(r)으로 표현될 수 있다.
도 3의 전력 소스(310) 및 구동 회로(330)를 포함하는 전원부는, 도 4의 제 1 회로도(410)에서 전원(V) 및 특성 임피던스(R)로 표현될 수 있다. 유전 가열 장치(300)가 하나 이상의 전력 소스(310) 및 하나 이상의 구동 회로(330)를 포함하는 경우를 설명하기 위하여, 하나 이상의 전력 소스(310) 및 하나 이상의 구동 회로(330)를 포함하는 전원부는, 후술하는 도 19의 회로도(1910)에서 하나 이상의 전원(V1, Vn-1, Vn)으로 표현될 수 있다.
도 4를 참조하면, CLC 구조(411)는, 제 1 커패시터(C1), 적어도 하나의 인덕터(L), 및 제 2 커패시터(C2)가 T자 형태로 연결된 구조일 수 있으나, 연결 구조에 제한은 없다. 부하 회로(320)의 적어도 하나의 인덕터(L)는 가변 인덕터를 포함할 수 있다. 유전 가열 장치(300)는, 부하 회로(320)에 포함되는 가변 인덕터(예: 적어도 하나의 인덕터(L))를 이용하여 임피던스 매칭을 수행할 수 있다. 예를 들어, 유전 가열 장치(300)는, 가변 인덕터(예: 적어도 하나의 인덕터(L))의 인덕턴스를 변경함으로써, 임피던스 매칭을 수행할 수 있다. 가변 인덕터(예: 적어도 하나의 인덕터(L))의 인덕턴스는, 모터에 의해 가변 인덕터(예: 적어도 하나의 인덕터(L))의 형태가 가변됨으로써, 변경될 수 있으나, 가변 인덕터(예: 적어도 하나의 인덕터(L))의 인덕턴스를 변경하는 방식에는 제한이 없다. 구현 예에 따라, 부하 회로(320)의 제 1 커패시터(C1)는 가변 커패시터일 수도 있고, 가변 커패시터가 아닐 수도 있다.
도 4의 제 2 회로도(420)는, 부하 회로(320)의 임피던스 매칭 동작에 따른 등가 회로일 수 있다. 제 2 회로도(420)에서의 전원(V) 및 특성 임피던스(R)는, 제 1 회로도(410)에서의 전원(V) 및 특성 임피던스(R)일 수 있다. 부하 회로(320) 및 타겟 물체(예: 유전 가열 장치(300)의 복수 개의 전극(예: 도 2의 제 1 전극(221) 및 제 2 전극(222), 또는 후술하는 도 4 내지 도 19의 전극들) 사이에 배치되는 물체)는, 도 4의 제 2 회로도(420)에서 등가 저항(Req)으로 표현될 수 있다. 도 4의 제 2 회로도(420)에서 등가 저항(Req)의 크기는, 특성 임피던스(R)의 크기와 실질적으로 동일할 수 있다. 제 2 회로도(420)에서 등가 저항(Req)의 크기가 특성 임피던스(R)의 크기와 실질적으로 동일하도록 가변 인덕터(예: 적어도 하나의 인덕터(L))의 인덕턴스가 변경되는 것을, 임피던스 매칭이라고 할 수 있다.
도 5는, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다. 도 5는, 도 3, 도 4 및 도 6을 참조하여 설명될 수 있다. 도 6은, 실시 예에 따른 유전 가열 장치의 부하 회로를 설명하기 위한 도면이다.
도 5를 참조하면, 실시 예에 따라, 유전 가열 장치(300)(예: 유전 가열 장치(300)의 부하 회로(320))는, 복수 개의 전극(예: 제 1 상단 전극(511), 제 2 상단 전극(512), 및 하단 전극(520))을 포함할 수 있다. 부하 회로(320)에 포함되는 복수 개의 상단 전극(예: 제 1 상단 전극(511), 및 제 2 상단 전극(512))은 실질적으로 동일한 평면에 위치할 수 있다. 부하 회로(320)에 포함되는 하단 전극(520)은, 복수 개의 상단 전극(예: 제 1 상단 전극(511), 및 제 2 상단 전극(512))이 형성하는 평면에 평행한 평면에 배치될 수 있다.
실시 예에 따라, 제 1 상단 전극(511)과 하단 전극(520)은 제 1 커패시터(C1)를 형성할 수 있다. 제 1 상단 전극(511)과 하단 전극(520)의 제 1 영역(예: 제 1 상단 전극(511)에 대응하는 영역)은, 제 1 커패시터(C1)를 형성할 수 있다. 제 2 상단 전극(512)과 하단 전극(520)은 제 2 커패시터(C2)를 형성할 수 있다. 제 2 상단 전극(512)과 하단 전극(520)의 제 2 영역(예: 제 2 상단 전극(512)에 대응하는 영역)은, 제 2 커패시터(C2)를 형성할 수 있다. 도 5 및 도 6을 참조하면, 부하 회로(320)에 포함되는 제 1 커패시터(C1)과 제 2 커패시터(C2)는, 하단 전극(520)을 공유할 수 있다.
실시 예에 따라, 제 1 상단 전극(511)과 하단 전극(520)이 형성하는 제 1 커패시터(C1)의 커패시턴스는, 제 2 상단 전극(512)과 하단 전극(520)이 형성하는 제 2 커패시터(C2)의 커패시턴스와 실질적으로 동일할 수 있다. 예를 들어, 제 1 상단 전극(511)의 면적과 제 2 상단 전극(512)의 면적은, 실질적으로 동일할 수 있다. 예를 들어, 제 1 상단 전극(511)에 대응하는 하단 전극(520)의 제 1 영역의 크기와, 제 2 상단 전극(512)에 대응하는 하단 전극(520)의 제 2 영역의 크기는 실질적으로 동일할 수 있다. 실시 예에 따라, 제 1 상단 전극(511)의 면적과 제 2 상단 전극(512)의 면적은 상이할 수도 있다.
도 5는, 복수 개의 전극(예: 제 1 상단 전극(511), 제 2 상단 전극(512), 및 하단 전극(520))이 사각형 형태인 것으로 도시되어 있으나, 이는 예시적인 것으로서, 복수 개의 전극(예: 제 1 상단 전극(511), 제 2 상단 전극(512), 및 하단 전극(520))의 형태에는 제한이 없다. 예를 들어, 후술하는 도 7을 참조하면, 부하 회로(320)에 포함되는 복수 개의 전극(예: 제 1 상단 전극(711), 제 2 상단 전극(712), 및 하단 전극(720))는, 둥근 형태를 포함할 수도 있다.
도 5는, 복수 개의 상단 전극(예: 제 1 상단 전극(511), 및 제 2 상단 전극(512))이 두 개의 전극으로 구성되는 것을 도시하였으나, 복수 개의 상단 전극의 개수에는 제한이 없다.
도 5 및 도 6을 참조하면, 복수 개의 전극(예: 제 1 상단 전극(511), 제 2 상단 전극(512), 및 하단 전극(520))을 포함하는 부하 회로(320)는, 도 6의 CLC 구조(611)로 표현될 수 있다. 도 6의 CLC 구조(611)는, 도 4의 CLC 구조(411)에 대응할 수 있다. 도 6의 CLC 구조(611)는, 제 1 커패시터(C1)와 제 2 커패시터(C2)가 하단 전극(예: 도 5의 하단 전극(520))을 공유하는 것을 회로도에 표시한 것으로서, 도 6의 제 1 커패시터(C1) 및 제 2 커패시터(C2)는, 도 5의 제 1 커패시터(C1) 및 제 2 커패시터(C2)에 대응할 수 있다. 부하 회로(320)에 포함되는 하단 전극(520)은, 부하 회로(320)에 포함되는 적어도 하나의 인덕터(L)에 전기적으로 연결될 수 있다. 도 6의 CLC 구조(611)는, 부하 회로(320)에 포함되는 하단 전극(예: 도 5의 하단 전극(520))이, 부하 회로(320)에 포함되는 적어도 하나의 인덕터(L)에 전기적으로 연결된 것을 표현하고 있다. 도 6의 CLC 구조(611)에서, 부하 회로(320)에 포함되는 적어도 하나의 인덕터(L)는, 가변 인덕터를 포함할 수 있다.
도 6의 회로도(610)는, 도 4의 제 1 회로도(410)에 대응할 수 있다. 도 4의 제 1 회로도(410)의 제 1 커패시터(C1) 및 제 2 커패시터(C2)가 하단 전극을 공유하는 것을, 도 6의 회로도(610)로 표현할 수 있다. 도 6의 회로도(610)에서, 제 1 저항(r1) 및 제 2 저항(r2)는, 도 4의 제 1 회로도(410)의 저항(r)에 대응할 수 있다. 부하 회로(320)에 포함되는 복수 개의 전극(예: 도 5의 제 1 상단 전극(511), 제 2 상단 전극(512), 및 하단 전극(520)) 사이에 위치하는 물체(예: 가열의 대상이 되는 타겟 물체)는, 도 6의 회로도(610)의 제 1 저항(r1) 및 제 2 저항(r2)로 표현될 수 있다.
도 7은, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다. 도 7은, 도 3, 도 4 및 도 8을 참조하여 설명될 수 있다. 도 8은, 실시 예에 따른 유전 가열 장치의 부하 회로를 설명하기 위한 도면이다.
도 7을 참조하면, 유전 가열 장치(300)(예: 유전 가열 장치(300)의 부하 회로(320))는, 복수 개의 전극(예: 제 1 상단 전극(711), 제 2 상단 전극(712), 및 하단 전극(720))을 포함할 수 있다. 도 7과 도 5에서 복수 개의 전극의 형태가 다른 것으로 도시되어 있으나, 이는 복수 개의 전극의 형태가 제한되지 않음을 표현하기 위한 것일 뿐, 도 7의 복수 개의 전극(예: 제 1 상단 전극(711), 제 2 상단 전극(712), 및 하단 전극(720))은, 도 5의 복수 개의 전극(예: 제 1 상단 전극(511), 제 2 상단 전극(512), 및 하단 전극(520))에 대응할 수 있다. 제 1 상단 전극(711)은, 도 5의 제 1 상단 전극(511)에 대응할 수 있다. 제 2 상단 전극(712)은, 도 5의 제 2 상단 전극(512)에 대응할 수 있다. 하단 전극(720)은, 도 5의 하단 전극(520)에 대응할 수 있다. 부하 회로(320)에 포함되는 하단 전극(720)은, 부하 회로(320)에 포함되는 적어도 하나의 인덕터(730)에 전기적으로 연결될 수 있다. 부하 회로(320)에 포함되는 적어도 하나의 인덕터(730)는, 가변 인덕터를 포함할 수 있다.
도 8의 회로도는 도 6의 회로도(610)에 대응할 수 있다. 예를 들어, 도 7의 제 1 상단 전극(711)과 하단 전극(720)이 형성하는 제 1 커패시터는, 도 8의 제 1 커패시터(C1)로 표시될 수 있다. 도 7의 제 2 상단 전극(712)과 하단 전극(720)이 형성하는 제 2 커패시터는, 도 8의 제 2 커패시터(C2)로 표시될 수 있다. 도 7의 적어도 하나의 인덕터(730)는, 도 8의 적어도 하나의 인덕터(L)로 표현될 수 있다. 도 8의 회로도의 제 1 저항(r1) 및 제 2 저항(r2)는, 도 6의 회로도(610)의 제 1 저항(r1) 및 제 2 저항(r2)에 대응할 수 있다.
도 9는, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다.
도 9는, 도 7의 복수 개의 전극(예: 제 1 상단 전극(711), 제 2 상단 전극(712), 및 하단 전극(720)) 사이에 판(plate)(예: 도 9의 판(940))이 배치되는 구조를 설명하기 위한 도면이다.
도 9의 복수 개의 전극(예: 제 1 상단 전극(911), 제 2 상단 전극(912), 및 하단 전극(920))은, 도 7의 복수 개의 전극(예: 제 1 상단 전극(711), 제 2 상단 전극(712), 및 하단 전극(720))일 수 있다.
도 9를 참조하면, 유전 가열 장치(300)는, 부하 회로(320)에 포함되는 복수 개의 전극(예: 제 1 상단 전극(911), 제 2 상단 전극(912), 및 하단 전극(920)) 사이에 배치되는 판(940)을 포함할 수 있다. 예를 들어, 판(940)은, 복수 개의 상단 전극(예: 제 1 상단 전극(911), 및 제 2 상단 전극(912))이 형성하는 제 1 평면과, 하단 전극(920)이 배치되는 제 2 평면의 사이에 배치될 수 있다. 판(940) 상에는, 물체(예: 가열의 대상이 되는 타겟 물체)가 배치될 수 있다. 판(예: 도 9의 판(940), 도 12의 판(1230), 도 14의 판(1405), 및 도 16의 판(1610))의 재질에는 제한이 없다.
실시 예에 따라, 판(940)은 회전 할 수 있다. 유전 가열 장치(300)는, 판(940)을 회전 시키기 위한 회전 장치를 포함할 수 있다. 판(940)이 회전함에 따라, 판(940) 상에 배치된 물체(예: 가열의 대상이 되는 타겟 물체)는 균일하게 가열될 수 있다.
실시 예에 따라, 부하 회로(320)에 포함되는 복수 개의 전극(예: 제 1 상단 전극(911), 제 2 상단 전극(912), 및 하단 전극(920)) 중에서 적어도 하나의 전극(예: 하단 전극(920))은 회전 할 수 있다. 유전 가열 장치(300)는, 복수 개의 전극(예: 제 1 상단 전극(911), 제 2 상단 전극(912), 및 하단 전극(920)) 중에서 적어도 하나의 전극(예: 하단 전극(920))을 회전 시키기 위한 회전 장치를 포함할 수 있다. 예를 들어, 부하 회로(320)에 포함되는 하단 전극(920)이 회전함에 따라, 복수 개의 전극(예: 제 1 상단 전극(911), 제 2 상단 전극(912), 및 하단 전극(920)) 사이에 배치되는 물체(예: 가열의 대상이 되는 타겟 물체)는 균일하게 가열될 수 있다. 실시 예에 따라, 부하 회로(320)에 포함되는 복수 개의 상단 전극(예: 제 1 상단 전극(911), 및 제 2 상단 전극(912))이 회전할 수도 있다.
실시 예에 따라, 유전 가열 장치(300)가 판(940)을 포함하는 경우, 판(940)만 회전할 수도 있고, 하단 전극(920)만 회전할 수도 있고, 판(940) 및 하단 전극(920)이 각각 회전할 수도 있다. 실시 예에 따라, 유전 가열 장치(300)가 판(940)을 포함하지 않는 경우, 하단 전극(920)이 회전할 수 있다. 이 경우, 하단 전극(920) 상에 배치되는 물체(예: 타겟 물체)도 함께 회전할 수 있다.
판(940) 및/또는 하단 전극(920)의 회전 시나리오에는 제한이 없다. 예를 들어, 유전 가열 장치(300)는, 판(940) 및/또는 하단 전극(920)을 계속 회전시킬 수 있다. 유전 가열 장치(300)는, 판(940) 및/또는 하단 전극(920)을 일정 각도 회전 후 정지시킬 수 있다. 유전 가열 장치(300)는, 판(940) 및/또는 하단 전극(920)을 일정 각도 회전 후 정지시키는 동작을 반복할 수 있다. 유전 가열 장치(300)는, 판(940) 및/또는 하단 전극(920)을 일정한 속도로 회전시킬 수 있다. 유전 가열 장치(300)는, 판(940) 및/또는 하단 전극(920)의 회전 속도를 변경할 수 있다.
도 10은, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다. 도 10은, 도 3, 도 4 및 도 11을 참조하여 설명될 수 있다. 도 11은, 실시 예에 따른 유전 가열 장치의 부하 회로를 설명하기 위한 도면이다.
도 10은, 부하 회로(320)에 포함되는 하단 전극(예: 제 1 하단 전극(1021) 및 제 2 하단 전극(1022))이 복수 개로 구성되는 실시예를 설명하기 위한 도면이다.
도 10을 참조하면, 유전 가열 장치(300)(예: 유전 가열 장치(300)의 부하 회로(320))는, 복수 개의 전극(예: 제 1 상단 전극(1011), 제 2 상단 전극(1012), 제 1 하단 전극(1021), 및 제 2 하단 전극(1022))을 포함할 수 있다. 부하 회로(320)에 포함되는 복수 개의 전극은, 복수 개의 상단 전극(예: 제 1 상단 전극(1011), 및 제 2 상단 전극(1012)) 및 복수 개의 하단 전극(예: 제 1 하단 전극(1021), 및 제 2 하단 전극(1022))을 포함할 수 있다. 도 10은, 부하 회로(320)가 두 개의 상단 전극과 두 개의 하단 전극을 포함하는 것으로 도시되어 있으나, 이는 예시적인 것으로서, 부하 회로(320)에 포함되는 상단 전극과 하단 전극의 개수에는 제한이 없다.
실시 예에 따라, 부하 회로(320)에 포함되는 복수 개의 상단 전극(예: 제 1 상단 전극(1011), 및 제 2 상단 전극(1012))은 제 1 평면에 배치될 수 있다. 부하 회로(320)에 포함되는 복수 개의 하단 전극(예: 제 1 하단 전극(1021), 및 제 2 하단 전극(1022))은 제 2 평면에 배치될 수 있다. 복수 개의 상단 전극(예: 제 1 상단 전극(1011), 및 제 2 상단 전극(1012))이 배치되는 제 1 평면과 복수 개의 하단 전극(예: 제 1 하단 전극(1021), 및 제 2 하단 전극(1022))이 배치되는 제 2 평면은 평행할 수 있다.
실시 예에 따라, 제 1 상단 전극(1011)과 제 1 하단 전극(1021)은 제 1 커패시터(C1)을 형성할 수 있다. 제 2 상단 전극(1012)과 제 2 하단 전극(1022)은 제 2 커패시터(C2)을 형성할 수 있다.
실시 예에 따라, 제 1 상단 전극(1011)과 제 1 하단 전극(1021)이 형성하는 제 1 커패시터(C1)의 커패시턴스는, 제 2 상단 전극(1012)과 제 2 하단 전극(1022)이 형성하는 제 2 커패시터(C2)의 커패시턴스와 실질적으로 동일할 수 있다. 예를 들어, 제 1 상단 전극(1011)의 면적과 제 2 상단 전극(1012)의 면적은, 실질적으로 동일할 수 있다. 제 1 하단 전극(1021)의 면적과 제 2 하단 전극(1022)의 면적은, 실질적으로 동일할 수 있다. 실시 예에 따라, 제 1 상단 전극(1011)의 면적과 제 2 상단 전극(1012)의 면적은 상이할 수도 있다. 제 1 하단 전극(1021)의 면적과 제 2 하단 전극(1022)의 면적은 상이할 수도 있다.
도 10을 참조하면, 유전 가열 장치(300)(예: 유전 가열 장치(300)의 부하 회로(320))는, 적어도 하나의 인덕터(1030)를 포함할 수 있다. 부하 회로(320)에 포함되는 적어도 하나의 인덕터(1030)는 가변 인덕터를 포함할 수 있다. 실시 예에 따라, 제 1 하단 전극(1021)은, 부하 회로(320)에 포함되는 적어도 하나의 인덕터(1030)에 전기적으로 연결될 수 있다. 제 2 상단 전극(1012)은, 부하 회로(320)에 포함되는 적어도 하나의 인덕터(1030)에 전기적으로 연결될 수 있다.
도 11의 회로도의 제 1 커패시터(C1)는, 도 10의 제 1 상단 전극(1011)과 제 1 하단 전극(1021)이 형성하는 제 1 커패시터(C1)일 수 있다. 도 11의 회로도의 제 2 커패시터(C2)는, 도 10의 제 2 상단 전극(1012)과 제 2 하단 전극(1022)이 형성하는 제 2 커패시터(C2)일 수 있다. 도 11의 회로도의 적어도 하나의 인덕터(L)는, 도 10의 적어도 하나의 인덕터(1030)일 수 있다. 도 10의 복수 개의 전극(예: 제 1 상단 전극(1011), 제 2 상단 전극(1012), 제 1 하단 전극(1021), 및 제 2 하단 전극(1022)) 사이에 배치되는 물체(예: 가열의 대상이 되는 타겟 물체)는, 도 11의 회로도의 제 1 저항(r1) 및 제 2 저항(r2)으로 표현될 수 있다. 도 11의 전원(V) 및 특성 임피던스(R)는, 도 4의 전원(V) 및 특성 임피던스(R)에 대응할 수 있다.
도 12는, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다.
도 12는, 도 10의 복수 개의 전극(예: 제 1 상단 전극(1011), 제 2 상단 전극(1012), 제 1 하단 전극(1021), 및 제 2 하단 전극(1022)) 사이에 판(예: 도 12의 판(1230))이 배치되는 구조를 설명하기 위한 도면이다.
도 12의 복수 개의 전극(예: 제 1 상단 전극(1211), 제 2 상단 전극(1212), 제 1 하단 전극(1221), 및 제 2 하단 전극(1222))은, 도 10의 복수 개의 전극(예: 제 1 상단 전극(1011), 제 2 상단 전극(1012), 제 1 하단 전극(1021), 및 제 2 하단 전극(1022))일 수 있다.
도 12를 참조하면, 유전 가열 장치(300)는, 부하 회로(320)에 포함되는 복수 개의 전극(예: 제 1 상단 전극(1211), 제 2 상단 전극(1212), 제 1 하단 전극(1221), 및 제 2 하단 전극(1222)) 사이에 배치되는 판(940)을 포함할 수 있다. 예를 들어, 판(1230)은, 복수 개의 상단 전극(예: 제 1 상단 전극(1211), 및 제 2 상단 전극(1212))이 형성하는 제 1 평면과, 복수 개의 하단 전극(예: 제 1 하단 전극(1221), 및 제 2 하단 전극(1222))이 배치되는 제 2 평면의 사이에 배치될 수 있다. 판(1230) 상에는, 물체(예: 가열의 대상이 되는 타겟 물체)가 배치될 수 있다.
실시 예에 따라, 판(1230)은 회전 할 수 있다. 유전 가열 장치(300)는, 판(1230)을 회전 시키기 위한 회전 장치를 포함할 수 있다. 판(1230)이 회전함에 따라, 판(1230) 상에 배치된 물체(예: 가열의 대상이 되는 타겟 물체)는 균일하게 가열될 수 있다.
판(1230)의 회전 시나리오에는 제한이 없다. 예를 들어, 유전 가열 장치(300)는, 판(1230)을 계속 회전시킬 수 있다. 유전 가열 장치(300)는, 판(1230)을 일정 각도 회전 후 정지시킬 수 있다. 유전 가열 장치(300)는, 판(1230)을 일정 각도 회전 후 정지시키는 동작을 반복할 수 있다. 유전 가열 장치(300)는, 판(1230)을 일정한 속도로 회전시킬 수 있다. 유전 가열 장치(300)는, 판(1230)의 회전 속도를 변경할 수 있다.
도 13은, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다. 도 13은, 도 3, 도 4 및 도 6을 참조하여 설명될 수 있다.
도 13을 참조하여, 격자 형태의 상단 전극 구조를 이해할 수 있다.
도 13을 참조하면, 실시 예에 따라, 유전 가열 장치(300)(예: 유전 가열 장치(300)의 부하 회로(320))는, 복수 개의 상단 전극(예: 제 1 상단 전극(1301), 제 2 상단 전극(1302), 제 3 상단 전극(1303), 및 제 4 상단 전극(1304)), 및 하나의 하단 전극(1305)을 포함할 수 있다. 부하 회로(320)에 포함되는 복수 개의 상단 전극(예: 제 1 상단 전극(1301), 제 2 상단 전극(1302), 제 3 상단 전극(1303), 및 제 4 상단 전극(1304))은 실질적으로 동일한 평면에 위치할 수 있다. 부하 회로(320)에 포함되는 하단 전극(1305)은, 복수 개의 상단 전극(예: 제 1 상단 전극(1301), 제 2 상단 전극(1302), 제 3 상단 전극(1303), 및 제 4 상단 전극(1304))이 형성하는 평면에 평행한 평면에 배치될 수 있다.
실시 예에 따라, 복수 개의 상단 전극(예: 제 1 상단 전극(1301), 제 2 상단 전극(1302), 제 3 상단 전극(1303), 및 제 4 상단 전극(1304)) 중에서 서로 인접하지 않은 전극을 하나의 노드로 연결할 수 있다. 제 1 상단 전극(1301)과 제 4 상단 전극(1304)을 하나의 노드로 연결할 수 있다. 제 2 상단 전극(1302)과 제 3 상단 전극(1303)을 하나의 노드로 연결할 수 있다. 제 1 상단 전극(1301), 제 4 상단 전극(1304), 및 하단 전극(1305)은 제 1 커패시터(도 6의 C1)를 형성할 수 있다. 제 1 상단 전극(1301), 제 4 상단 전극(1304), 하단 전극(1305)의 제 1 영역(예: 제 1 상단 전극(1301)에 대응하는 영역), 및 하단 전극(1305)의 제 4 영역(예: 제 4 상단 전극(1304)에 대응하는 영역)은, 제 1 커패시터(C1)를 형성할 수 있다. 제 2 상단 전극(1302), 제 3 상단 전극(1303), 및 하단 전극(1305)은 제 2 커패시터(도 6의 C2)를 형성할 수 있다. 제 2 상단 전극(1302), 제 3 상단 전극(1303), 하단 전극(1305)의 제 2 영역(예: 제 2 상단 전극(1302)에 대응하는 영역), 및 하단 전극(1305)의 제 3 영역(예: 제 3 상단 전극(1303)에 대응하는 영역)은, 제 2 커패시터(C2)를 형성할 수 있다. 도 13 및 도 6을 참조하면, 부하 회로(320)에 포함되는 제 1 커패시터(C1)과 제 2 커패시터(C2)는, 하단 전극(1305)을 공유할 수 있다.
실시 예에 따라, 제 1 상단 전극(1301), 제 4 상단 전극(1304), 및 하단 전극(1305)이 형성하는 제 1 커패시터(예: 도 6의 C1)의 커패시턴스는, 제 2 상단 전극(1302), 제 3 상단 전극(1303), 및 하단 전극(1305)이 형성하는 제 2 커패시터(예: 도 6의 C2)의 커패시턴스와 실질적으로 동일할 수 있다. 예를 들어, 제 1 상단 전극(1301)의 면적, 제 2 상단 전극(1302)의 면적, 제 3 상단 전극(1303)의 면적, 및 제 4 상단 전극(1304)의 면적은, 실질적으로 동일할 수 있다. 예를 들어, 제 1 상단 전극(1301)에 대응하는 하단 전극(1305)의 제 1 영역의 크기와, 제 2 상단 전극(1302)에 대응하는 하단 전극(1305)의 제 2 영역의 크기와, 제 3 상단 전극(1303)에 대응하는 하단 전극(1305)의 제 3 영역의 크기와, 제 4 상단 전극(1304)에 대응하는 하단 전극(1305)의 제 4 영역의 크기는 실질적으로 동일할 수 있다. 실시 예에 따라, 제 1 상단 전극(1301)의 면적, 제 2 상단 전극(1302)의 면적, 제 3 상단 전극(1303)의 면적, 또는 제 4 상단 전극(1304)의 면적 중 적어도 하나는 면적이 상이할 수도 있다.
도 13은, 복수 개의 전극(예: 제 1 상단 전극(1301), 제 2 상단 전극(1302), 제 3 상단 전극(1303), 제 4 상단 전극(1304) 및 하단 전극(1305))이 사각형 형태인 것으로 도시되어 있으나, 이는 예시적인 것으로서, 복수 개의 전극(예: 제 1 상단 전극(1301), 제 2 상단 전극(1302), 제 3 상단 전극(1303), 제 4 상단 전극(1304) 및 하단 전극(1305))의 형태에는 제한이 없다. 예를 들어, 후술하는 도 14을 참조하면, 부하 회로(320)에 포함되는 복수 개의 전극(예: 제 1 상단 전극(1401), 제 2 상단 전극(1402), 제 3 상단 전극(1403), 제 4 상단 전극(1404) 및 하단 전극(1406))는, 둥근 형태를 포함할 수도 있다.
도 13을 참조하면, 복수 개의 전극(예: 제 1 상단 전극(1301), 제 2 상단 전극(1302), 제 3 상단 전극(1303), 제 4 상단 전극(1304) 및 하단 전극(1305))을 포함하는 부하 회로(320)는, 도 6의 CLC 구조(611)로 표현될 수 있다. 도 6의 CLC 구조(611)는, 도 4의 CLC 구조(411)에 대응할 수 있다. 도 6의 CLC 구조(611)는, 제 1 커패시터(C1)와 제 2 커패시터(C2)가 하단 전극(예: 도 13의 하단 전극(1305))을 공유하는 것을 회로도에 표시한 것일 수 있다. 부하 회로(320)에 포함되는 하단 전극(1305)은, 부하 회로(320)에 포함되는 적어도 하나의 인덕터(예: 도 6의 L)에 전기적으로 연결될 수 있다. 도 6의 CLC 구조(611)는, 부하 회로(320)에 포함되는 하단 전극(예: 도 5의 하단 전극(1305))이, 부하 회로(320)에 포함되는 적어도 하나의 인덕터(L)에 전기적으로 연결된 것을 표현하고 있다. 도 6의 CLC 구조(611)에서, 부하 회로(320)에 포함되는 적어도 하나의 인덕터(L)는, 가변 인덕터를 포함할 수 있다.
도 13에서, 유전 가열 장치(300)는, 복수 개의 상단 전극(예: 제 1 상단 전극(1301), 제 2 상단 전극(1302), 제 3 상단 전극(1303), 및 제 4 상단 전극(1304)) 중에서 일부 전극만 활성화 할 수 있다. 유전 가열 장치(300)는, 복수 개의 전극(예: 제 1 상단 전극(1301), 제 2 상단 전극(1302), 제 3 상단 전극(1303), 제 4 상단 전극(1304) 및 하단 전극(1305)) 사이에 배치되는 물체(예: 타겟 물체)의 종류, 형상, 및/또는 위치에 기반하여, 복수 개의 상단 전극(예: 제 1 상단 전극(1301), 제 2 상단 전극(1302), 제 3 상단 전극(1303), 및 제 4 상단 전극(1304)) 중에서 일부 전극만 활성화 할 수 있다. 예를 들어, 유전 가열 장치(300)는, 복수 개의 상단 전극(예: 제 1 상단 전극(1301), 제 2 상단 전극(1302), 제 3 상단 전극(1303), 및 제 4 상단 전극(1304)) 중에서 타겟 물체의 위치에 대응하는 일부 전극만 활성화 할 수 있다. 예를 들어, 유전 가열 장치는, 복수 개의 상단 전극(예: 제 1 상단 전극(1301), 제 2 상단 전극(1302), 제 3 상단 전극(1303), 및 제 4 상단 전극(1304)) 각각에 대응하는 복수 개의 스위치를 포함할 수 있다. 유전 가열 장치(300)는, 복수 개의 스위치를 제어함으로써, 복수 개의 상단 전극(예: 제 1 상단 전극(1301), 제 2 상단 전극(1302), 제 3 상단 전극(1303), 및 제 4 상단 전극(1304)) 중에서 타겟 물체의 위치에 대응하는 일부 전극만 활성화 할 수 있다. 유전 가열 장치(300)가 스위치를 포함하고, 스위치를 제어하여 일부 전극을 활성화하는 것은 예시적인 것으로서, 유전 가열 장치(300)가 일부 전극의 활성화 여부를 제어하는 방식에는 제한이 없다.
도 14는, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다. 도 14는, 도 3, 도 4 및 도 13을 참조하여 설명될 수 있다.
도 14을 참조하면, 유전 가열 장치(300)(예: 유전 가열 장치(300)의 부하 회로(320))는, 복수 개의 전극(예: 제 1 상단 전극(1401), 제 2 상단 전극(1402), 제 3 상단 전극(1403), 제 4 상단 전극(1404), 및 하단 전극(1406))을 포함할 수 있다. 도 14와 도 13에서 복수 개의 전극의 형태가 다른 것으로 도시되어 있으나, 이는 복수 개의 전극의 형태가 제한되지 않음을 표현하기 위한 것일 뿐, 도 14의 복수 개의 전극(예: 제 1 상단 전극(1401), 제 2 상단 전극(1402), 제 3 상단 전극(1403), 제 4 상단 전극(1404), 및 하단 전극(1406))은, 도 13의 복수 개의 전극(예: 제 1 상단 전극(1301), 제 2 상단 전극(1302), 제 3 상단 전극(1303), 제 4 상단 전극(1304), 및 하단 전극(1305))에 대응할 수 있다. 제 1 상단 전극(1401)은, 도 13의 제 1 상단 전극(1301)에 대응할 수 있다. 제 2 상단 전극(1402)은, 도 13의 제 2 상단 전극(1302)에 대응할 수 있다. 제 3 상단 전극(1403)은, 도 13의 제 3 상단 전극(1303)에 대응할 수 있다. 제 4 상단 전극(1404)은, 도 13의 제 4 상단 전극(1304)에 대응할 수 있다. 하단 전극(1406)은, 도 13의 하단 전극(1305)에 대응할 수 있다. 부하 회로(320)에 포함되는 하단 전극(1406)은, 부하 회로(320)에 포함되는 적어도 하나의 인덕터(예: 도 6의 L)에 전기적으로 연결될 수 있다. 부하 회로(320)에 포함되는 적어도 하나의 인덕터(예: 도 6의 L)는, 가변 인덕터를 포함할 수 있다.
도 14를 참조하면, 유전 가열 장치(300)는, 복수 개의 전극(예: 제 1 상단 전극(1401), 제 2 상단 전극(1402), 제 3 상단 전극(1403), 제 4 상단 전극(1404), 및 하단 전극(1406)) 사이에 배치되는 판(1405)을 포함할 수 있다. 예를 들어, 판(1405)은, 복수 개의 상단 전극(예: 제 1 상단 전극(1401), 제 2 상단 전극(1402), 제 3 상단 전극(1403), 및 제 4 상단 전극(1404))이 형성하는 제 1 평면과, 하단 전극(1406)이 배치되는 제 2 평면의 사이에 배치될 수 있다. 판(1405) 상에는, 물체(예: 가열의 대상이 되는 타겟 물체)가 배치될 수 있다.
실시 예에 따라, 판(1405)은 회전 할 수 있다. 유전 가열 장치(300)는, 판(1405)을 회전 시키기 위한 회전 장치를 포함할 수 있다. 판(1405)이 회전함에 따라, 판(1405) 상에 배치된 물체(예: 가열의 대상이 되는 타겟 물체)는 균일하게 가열될 수 있다.
실시 예에 따라, 유전 가열 장치(300)는, 복수 개의 전극(예: 제 1 상단 전극(1401), 제 2 상단 전극(1402), 제 3 상단 전극(1403), 제 4 상단 전극(1404), 및 하단 전극(1406) 사이에 판(1405)을 포함하지 않을 수도 있다.
실시 예에 따라, 부하 회로(320)에 포함되는 복수 개의 전극(예: 제 1 상단 전극(1401), 제 2 상단 전극(1402), 제 3 상단 전극(1403), 제 4 상단 전극(1404), 및 하단 전극(1406)) 중에서 적어도 하나의 전극(예: 하단 전극(1406))은 회전 할 수 있다. 유전 가열 장치(300)는, 복수 개의 전극(예: 제 1 상단 전극(1401), 제 2 상단 전극(1402), 제 3 상단 전극(1403), 제 4 상단 전극(1404), 및 하단 전극(1406)) 중에서 적어도 하나의 전극(예: 하단 전극(1406))을 회전 시키기 위한 회전 장치를 포함할 수 있다. 예를 들어, 부하 회로(320)에 포함되는 하단 전극(1406)이 회전함에 따라, 복수 개의 전극(예: 제 1 상단 전극(1401), 제 2 상단 전극(1402), 제 3 상단 전극(1403), 제 4 상단 전극(1404), 및 하단 전극(1406)) 사이에 배치되는 물체(예: 가열의 대상이 되는 타겟 물체)는 균일하게 가열될 수 있다. 실시 예에 따라, 부하 회로(320)에 포함되는 복수 개의 상단 전극(예: 제 1 상단 전극(1401), 제 2 상단 전극(1402), 제 3 상단 전극(1403), 및 제 4 상단 전극(1404))이 회전할 수도 있다.
실시 예에 따라, 유전 가열 장치(300)가 판(1405)을 포함하는 경우, 판(1405)만 회전할 수도 있고, 하단 전극(1406)만 회전할 수도 있고, 판(1405) 및 하단 전극(1406)이 각각 회전할 수도 있다. 실시 예에 따라, 유전 가열 장치(300)가 판(1405)을 포함하지 않는 경우, 하단 전극(1406)이 회전할 수 있다. 이 경우, 하단 전극(1406) 상에 배치되는 물체(예: 타겟 물체)도 함께 회전할 수 있다.
판(1405) 및/또는 하단 전극(1406)의 회전 시나리오에는 제한이 없다. 판(1405) 및/또는 하단 전극(1406)의 회전 시나리오는, 도 9의 판(940) 및/또는 하단 전극(920)의 회전 시나리오와 유사하게 이해할 수 있다.
도 15는, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다. 도 15는, 도 3, 도 4 및 도 11을 참조하여 설명될 수 있다.
도 15를 참조하여, 격자 형태의 상단 전극 구조 및 격자 형태의 하단 전극 구조를 이해할 수 있다.
도 15를 참조하면, 유전 가열 장치(300)(예: 유전 가열 장치(300)의 부하 회로(320))는, 복수 개의 전극(예: 제 1 상단 전극(1501), 제 2 상단 전극(1502), 제 3 상단 전극(1503), 제 4 상단 전극(1504), 제 1 하단 전극(1511), 제 2 하단 전극(1512), 제 3 하단 전극(1513), 및 제 4 하단 전극(1514))을 포함할 수 있다. 부하 회로(320)에 포함되는 복수 개의 전극은, 복수 개의 상단 전극(예: 제 1 상단 전극(1501), 제 2 상단 전극(1502), 제 3 상단 전극(1503), 및 제 4 상단 전극(1504)) 및 복수 개의 하단 전극(예: 제 1 하단 전극(1511), 제 2 하단 전극(1512), 제 3 하단 전극(1513), 및 제 4 하단 전극(1514))을 포함할 수 있다.
실시 예에 따라, 부하 회로(320)에 포함되는 복수 개의 상단 전극(예: 제 1 상단 전극(1501), 제 2 상단 전극(1502), 제 3 상단 전극(1503), 및 제 4 상단 전극(1504))은 제 1 평면에 배치될 수 있다. 부하 회로(320)에 포함되는 복수 개의 하단 전극(예: 제 1 하단 전극(1511), 제 2 하단 전극(1512), 제 3 하단 전극(1513), 및 제 4 하단 전극(1514))은 제 2 평면에 배치될 수 있다. 복수 개의 상단 전극(예: 제 1 상단 전극(1501), 제 2 상단 전극(1502), 제 3 상단 전극(1503), 및 제 4 상단 전극(1504))이 배치되는 제 1 평면과 복수 개의 하단 전극(예: 제 1 하단 전극(1511), 제 2 하단 전극(1512), 제 3 하단 전극(1513), 및 제 4 하단 전극(1514))이 배치되는 제 2 평면은 평행할 수 있다.
실시 예에 따라, 제 1 상단 전극(1501), 제 4 상단 전극(1504), 제 1 하단 전극(1511), 및 제 4 하단 전극(1514)은 제 1 커패시터(예: 도 11의 C1)를 형성할 수 있다. 제 2 상단 전극(1502), 제 3 상단 전극(1503), 제 2 하단 전극(1512), 및 제 3 하단 전극(1513)은 제 2 커패시터(예: 도 11의 C2)를 형성할 수 있다.
실시 예에 따라, 제 1 상단 전극(1501), 제 4 상단 전극(1504), 제 1 하단 전극(1511), 및 제 4 하단 전극(1514)이 형성하는 제 1 커패시터(예: 도 11의 C1)의 커패시턴스는, 제 2 상단 전극(1502), 제 3 상단 전극(1503), 제 2 하단 전극(1512), 및 제 3 하단 전극(1513)이 형성하는 제 2 커패시터(예: 도 11의 C2)의 커패시턴스와 실질적으로 동일할 수 있다. 예를 들어, 제 1 상단 전극(1501)의 면적, 제 2 상단 전극(1502)의 면적, 제 3 상단 전극(1503)의 면적, 및 제 4 상단 전극(1504)의 면적은 실질적으로 동일할 수 있다. 제 1 하단 전극(1511)의 면적, 제 2 하단 전극(1512)의 면적, 제 3 하단 전극(1513)의 면적, 및 제 4 하단 전극(1514)의 면적은 실질적으로 동일할 수 있다. 실시 예에 따라, 제 1 상단 전극(1501)의 면적, 제 2 상단 전극(1502)의 면적, 제 3 상단 전극(1503)의 면적, 또는 제 4 상단 전극(1504)의 면적 중 적어도 하나는 면적이 상이할 수도 있다.
유전 가열 장치(300)(예: 유전 가열 장치(300)의 부하 회로(320))는, 적어도 하나의 인덕터(예: 도 11의 L)를 포함할 수 있다. 부하 회로(320)에 포함되는 적어도 하나의 인덕터(예: 도 11의 L)는 가변 인덕터를 포함할 수 있다. 제 1 하단 전극(1511)은, 부하 회로(320)에 포함되는 적어도 하나의 인덕터(예: 도 11의 L)에 전기적으로 연결될 수 있다. 제 4 하단 전극(1514)은, 부하 회로(320)에 포함되는 적어도 하나의 인덕터(예: 도 11의 L)에 전기적으로 연결될 수 있다. 제 2 상단 전극(1502)은, 부하 회로(320)에 포함되는 적어도 하나의 인덕터(예: 도 11의 L)에 전기적으로 연결될 수 있다. 제 3 상단 전극(1503)은, 부하 회로(320)에 포함되는 적어도 하나의 인덕터(예: 도 11의 L)에 전기적으로 연결될 수 있다.
도 11의 회로도의 제 1 커패시터(C1)는, 도 15의 제 1 상단 전극(1501), 제 4 상단 전극(1504), 제 1 하단 전극(1511), 및 제 4 하단 전극(1514)이 형성하는 제 1 커패시터(C1)일 수 있다. 도 11의 회로도의 제 2 커패시터(C2)는, 도 15의 제 2 상단 전극(1502), 제 3 상단 전극(1503), 제 2 하단 전극(1512), 및 제 3 하단 전극(1513)이 형성하는 제 2 커패시터(C2)일 수 있다. 도 15의 복수 개의 전극(예: 제 1 상단 전극(1501), 제 2 상단 전극(1502), 제 3 상단 전극(1503), 제 4 상단 전극(1504), 제 1 하단 전극(1511), 제 2 하단 전극(1512), 제 3 하단 전극(1513), 및 제 4 하단 전극(1514)) 사이에 배치되는 물체(예: 가열의 대상이 되는 타겟 물체)는, 도 11의 회로도의 제 1 저항(r1) 및 제 2 저항(r2)으로 표현될 수 있다. 도 11의 전원(V) 및 특성 임피던스(R)는, 도 4의 전원(V) 및 특성 임피던스(R)에 대응할 수 있다.
도 16은, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다.
도 16은, 도 15의 복수 개의 전극(예: 제 1 상단 전극(1501), 제 2 상단 전극(1502), 제 3 상단 전극(1503), 제 4 상단 전극(1504), 제 1 하단 전극(1511), 제 2 하단 전극(1512), 제 3 하단 전극(1513), 및 제 4 하단 전극(1514)) 사이에 판(예: 도 16의 판(1610))이 배치되는 구조를 설명하기 위한 도면이다.
도 16의 복수 개의 전극(예: 제 1 상단 전극(1601), 제 2 상단 전극(1602), 제 3 상단 전극(1603), 제 4 상단 전극(1604), 제 1 하단 전극(1611), 제 2 하단 전극(1612), 제 3 하단 전극(1613), 및 제 4 하단 전극(1614))은, 도 15의 복수 개의 전극(예: 제 1 상단 전극(1501), 제 2 상단 전극(1502), 제 3 상단 전극(1503), 제 4 상단 전극(1504), 제 1 하단 전극(1511), 제 2 하단 전극(1512), 제 3 하단 전극(1513), 및 제 4 하단 전극(1514))일 수 있다.
도 16을 참조하면, 유전 가열 장치(300)는, 부하 회로(320)에 포함되는 복수 개의 전극(예: 제 1 상단 전극(1601), 제 2 상단 전극(1602), 제 3 상단 전극(1603), 제 4 상단 전극(1604), 제 1 하단 전극(1611), 제 2 하단 전극(1612), 제 3 하단 전극(1613), 및 제 4 하단 전극(1614)) 사이에 배치되는 판(1610)을 포함할 수 있다. 예를 들어, 판(1610)은, 복수 개의 상단 전극(예: 제 1 상단 전극(1601), 제 2 상단 전극(1602), 제 3 상단 전극(1603), 및 제 4 상단 전극(1604))이 형성하는 제 1 평면과, 복수 개의 하단 전극(예: 제 1 하단 전극(1611), 제 2 하단 전극(1612), 제 3 하단 전극(1613), 및 제 4 하단 전극(1614))이 배치되는 제 2 평면의 사이에 배치될 수 있다. 판(1610) 상에는, 물체(예: 가열의 대상이 되는 타겟 물체)가 배치될 수 있다.
실시 예에 따라, 판(1610)은 회전 할 수 있다. 유전 가열 장치(300)는, 판(1610)을 회전 시키기 위한 회전 장치를 포함할 수 있다. 판(1610)이 회전함에 따라, 판(1610) 상에 배치된 물체(예: 가열의 대상이 되는 타겟 물체)는 균일하게 가열될 수 있다.
판(1610)의 회전 시나리오에는 제한이 없다. 판(1610)의 회전 시나리오는, 도 12의 판(1230)의 회전 시나리오의 회전 시나리오와 유사하게 이해될 수 있다.
도 17은, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다. 도 17은, 도 3, 도 4, 도 13 및 도 15를 참조하여 설명될 수 있다.
도 17은, 유전 가열 장치(300)(예: 유전 가열 장치(300)의 부하 회로(320))에 포함되는 복수 개의 전극의 개수에 제한이 없음을 설명하기 위한 도면이다. 유전 가열 장치(300)(예: 유전 가열 장치(300)의 부하 회로(320))의 상단 전극은, 격자 구조(예: m행 n열의 격자 형태의 배치 구조로서, m과 n은 자연수)로 배치될 수 있다. 유전 가열 장치(300)(예: 유전 가열 장치(300)의 부하 회로(320))의 하단 전극은, 격자 구조(예: m행 n열의 격자 형태의 배치 구조로서, m과 n은 자연수)로 배치될 수 있다. 도 17을 참조하면, 유전 가열 장치(300)에 포함되는 복수 개의 전극(예: 상단 전극(1701 내지 1716) 및/또는 하단 전극(1721 내지 1736))의 면적은 동일할 수 있다. 또는, 유전 가열 장치(300)에 포함되는 복수 개의 전극(예: 상단 전극(1701 내지 1716) 및/또는 하단 전극(1721 내지 1736)) 중 적어도 일부의 면적은 서로 상이할 수도 있다. 유전 가열 장치(300)에 포함되는 복수 개의 전극(예: 상단 전극(1701 내지 1716) 및/또는 하단 전극(1721 내지 1736)) 각각의 면적에는 제한이 없다.
예를 들어, 도 17 및 도 13을 참조하면, 유전 가열 장치(300)(예: 유전 가열 장치(300)의 부하 회로(320))는, 복수 개의 상단 전극(예: 16개의 상단 전극(1701 내지 1716)) 및 하나의 하단 전극(예: 도 13의 하단 전극(1305))을 포함할 수 있다. 복수 개의 상단 전극(예: 16개의 상단 전극(1701 내지 1716)) 및 하나의 하단 전극(예: 도 13의 하단 전극(1305))은, 도 13의 복수 개의 상단 전극(예: 제 1 상단 전극(1301), 제 2 상단 전극(1302), 제 3 상단 전극(1303), 및 제 4 상단 전극(1304)) 및 하나의 하단 전극(예: 도 13의 하단 전극(1305))과 유사하게 이해할 수 있다.
예를 들어, 도 17 및 도 14를 참조하면, 유전 가열 장치(300)(예: 유전 가열 장치(300)의 부하 회로(320))는, 복수 개의 상단 전극(예: 16개의 상단 전극(1701 내지 1716)) 및 복수 개의 하단 전극(예: 16개의 하단 전극(1721 내지 1736))을 포함할 수 있다. 복수 개의 상단 전극(예: 16개의 상단 전극(1701 내지 1716)) 및 복수 개의 하단 전극(예: 16개의 하단 전극(1721 내지 1736))은, 도 15의 복수 개의 상단 전극(예: 제 1 상단 전극(1501), 제 2 상단 전극(1502), 제 3 상단 전극(1503), 및 제 4 상단 전극(1504)) 및 복수 개의 하단 전극(예: 제 1 하단 전극(1511), 제 2 하단 전극(1512), 제 3 하단 전극(1513), 및 제 4 하단 전극(1514))과 유사하게 이해할 수 있다.
도 18은, 실시 예에 따른 유전 가열 장치의 복수 개의 전극의 구조를 설명하기 위한 도면이다. 도 18은, 도 3, 도 4, 도 6, 및 도 19를 참조하여 설명될 수 있다. 도 19는, 실시 예에 따른 유전 가열 장치의 부하 회로를 설명하기 위한 도면이다.
도 18을 참조하면, 실시 예에 따라, 유전 가열 장치(300)(예: 유전 가열 장치(300)의 부하 회로(320))는, 복수 개의 전극(예: 제 1 상단 전극(1801), 제 2 상단 전극(1802), 제 3 상단 전극(1803), 제 4 상단 전극(1804), 및 하단 전극(1805))을 포함할 수 있다. 부하 회로(320)에 포함되는 복수 개의 상단 전극(예: 제 1 상단 전극(1801), 제 2 상단 전극(1802), 제 3 상단 전극(1803), 및 제 4 상단 전극(1804))은 실질적으로 동일한 평면에 위치할 수 있다. 부하 회로(320)에 포함되는 하단 전극(1805)은, 복수 개의 상단 전극(예: 제 1 상단 전극(1801), 제 2 상단 전극(1802), 제 3 상단 전극(1803), 및 제 4 상단 전극(1804))이 형성하는 평면에 평행한 평면에 배치될 수 있다.
도 18의 실시예를 설명하기 위하여, 도 19에서 n은 4로 가정할 수 있다. 예를 들어, 도 19를 참조하면, 유전 가열 장치(300)는, 제 1 커패시터(C1), 제 2 커패시터(C2), 제 3 커패시터(C3), 및 제 4 커패시터(C4)를 포함할 수 있다.
실시 예에 따라, 제 1 상단 전극(1801)과 하단 전극(1805)은 제 1 커패시터(예: 도 19의 C1)를 형성할 수 있다. 제 1 상단 전극(1801)과 하단 전극(1805)의 제 1 영역(예: 제 1 상단 전극(1801)에 대응하는 영역)은, 제 1 커패시터(예: 도 19의 C1)를 형성할 수 있다. 제 2 상단 전극(1802)과 하단 전극(1805)은 제 2 커패시터(예: 도 19의 C2)를 형성할 수 있다. 제 2 상단 전극(1802)과 하단 전극(1805)의 제 2 영역(예: 제 2 상단 전극(1802)에 대응하는 영역)은, 제 2 커패시터(예: 도 19의 C2)를 형성할 수 있다. 제 3 상단 전극(1803)과 하단 전극(1805)은 제 3 커패시터(예: 도 19의 C3)를 형성할 수 있다. 제 3 상단 전극(1803)과 하단 전극(1805)의 제 3 영역(예: 제 3 상단 전극(1803)에 대응하는 영역)은, 제 3 커패시터(예: 도 19의 C3)를 형성할 수 있다. 제 4 상단 전극(1804)과 하단 전극(1805)은 제 4 커패시터(예: 도 19의 C4)를 형성할 수 있다. 제 4 상단 전극(1804)과 하단 전극(1805)의 제 4 영역(예: 제 4 상단 전극(1804)에 대응하는 영역)은, 제 4 커패시터(예: 도 19의 C4)를 형성할 수 있다. 도 18 및 도 19를 참조하면, 부하 회로(320)에 포함되는 제 1 커패시터(C1), 제 2 커패시터(C2), 제 3 커패시터(C3), 및 제 4 커패시터(C4)는, 하단 전극(1805)을 공유할 수 있다. 부하 회로(320)에 포함되는 하단 전극(1805)은 인덕터(예: 도 19의 L)에 전기적으로 연결될 수 있다. 도 19의 인덕터(L)는 가변 인덕터일 수 있다.
도 18 및 도 19에서, 제 1 상단 전극(1801)과 하단 전극(1805)이 형성하는 제 1 커패시터(C1)의 커패시턴스, 제 2 상단 전극(1802)과 하단 전극(1805)이 형성하는 제 2 커패시터(C2)의 커패시턴스, 제 3 상단 전극(1803)과 하단 전극(1805)이 형성하는 제 3 커패시터(C3)의 커패시턴스, 및 제 4 상단 전극(1804)과 하단 전극(1805)이 형성하는 제 4 커패시터(C4)의 커패시턴스는 실질적으로 동일할 수 있다. 예를 들어, 제 1 상단 전극(1801)의 면적, 제 2 상단 전극(1802)의 면적, 제 3 상단 전극(1803)의 면적, 및 제 4 상단 전극(1804)의 면적은, 실질적으로 동일할 수 있다. 예를 들어, 제 1 상단 전극(1801)에 대응하는 하단 전극(1805)의 제 1 영역의 크기, 제 2 상단 전극(1802)에 대응하는 하단 전극(1805)의 제 2 영역의 크기, 제 3 상단 전극(1803)에 대응하는 하단 전극(1805)의 제 3 영역의 크기, 및 제 4 상단 전극(1804)에 대응하는 하단 전극(1805)의 제 4 영역의 크기는 실질적으로 동일할 수 있다. 실시 예에 따라, 제 1 상단 전극(1801)의 면적, 제 2 상단 전극(1802)의 면적, 제 3 상단 전극(1803)의 면적, 및 제 4 상단 전극(1804)의 면적 중 적어도 하나는 면적이 상이할 수도 있다.
도 18은, 복수 개의 전극(예: 제 1 상단 전극(1801), 제 2 상단 전극(1802), 제 3 상단 전극(1803), 제 4 상단 전극(1804), 및 하단 전극(1805))이 사각형 형태인 것으로 도시되어 있으나, 이는 예시적인 것으로서, 복수 개의 전극(예: 제 1 상단 전극(1801), 제 2 상단 전극(1802), 제 3 상단 전극(1803), 제 4 상단 전극(1804), 및 하단 전극(1805))의 형태에는 제한이 없다. 예를 들어, 부하 회로(320)에 포함되는 복수 개의 전극(예: 제 1 상단 전극(1801), 제 2 상단 전극(1802), 제 3 상단 전극(1803), 제 4 상단 전극(1804), 및 하단 전극(1805))는, 둥근 형태를 포함할 수도 있다.
도 18은, 복수 개의 상단 전극(예: 1 상단 전극(1801), 제 2 상단 전극(1802), 제 3 상단 전극(1803), 및 제 4 상단 전극(1804))이 나란히 배치된 것으로 도시되어 있으나, 이는 예시적인 것으로서, 복수 개의 상단 전극(예: 1 상단 전극(1801), 제 2 상단 전극(1802), 제 3 상단 전극(1803), 및 제 4 상단 전극(1804))은 격자 형태로 배치될 수도 있다.
도 18 및 도 19을 참조하면, 복수 개의 전극(예: 제 1 상단 전극(1801), 제 2 상단 전극(1802), 제 3 상단 전극(1803), 제 4 상단 전극(1804), 및 하단 전극(1805))을 포함하는 부하 회로(320)는, 도 19의 CLC 구조로 표현될 수 있다. 도 19의 CLC 구조는, 제 1 커패시터(C1), 제 2 커패시터(C2), 제 3 커패시터(C3), 및 제 4 커패시터(C4)가 하단 전극(예: 도 18의 하단 전극(1805))을 공유하는 것을 회로도에 표시한 것일 수 있다. 부하 회로(320)에 포함되는 하단 전극(예: 도18의 1805)은, 부하 회로(320)에 포함되는 적어도 하나의 인덕터(예: 도 19의 L)에 전기적으로 연결될 수 있다. 도 19의 CLC 구조는, 부하 회로(320)에 포함되는 하단 전극(예: 도 18의 하단 전극(1805))이, 부하 회로(320)에 포함되는 적어도 하나의 인덕터(L)에 전기적으로 연결된 것을 표현하고 있다. 도 19의 CLC 구조에서, 부하 회로(320)에 포함되는 적어도 하나의 인덕터(L)는, 가변 인덕터를 포함할 수 있다.
도 19의 회로도(1910)에서, 복수 개의 전극(예: 제 1 상단 전극(1801), 제 2 상단 전극(1802), 제 3 상단 전극(1803), 제 4 상단 전극(1804), 및 하단 전극(1805)) 사이에 배치되는 물체(예: 타겟 물체)는, 저항들(예: r1, rn-1, rn)로 표현될 수 있다.
유전 가열 장치(300)는, 하나 이상의 전력 소스(310) 및 하나 이상의 구동 회로(330)를 포함할 수 있다. 하나 이상의 전력 소스(310) 및 하나 이상의 구동 회로(330)를 포함하는 전원부는, 도 19의 복수 개의 전원(예: V1, Vn-1, Vn)으로 표현될 수 있다. 도 19의 회로도(19010)에서, 복수 개의 전원(예: V1, Vn-1, Vn)은, 각각, 복수 개의 커패시터(예: C1, Cn-1, Cn)에 전기적으로 연결될 수 있다.
유전 가열 장치(300)는, 복수 개의 전력 소스(310) 및 복수 개의 전력 소스(310)에 대응하는 복수 개의 구동 회로(330)를 포함할 수 있다. 유전 가열 장치(300)는, 하나의 전력 소스(310) 및 하나의 전력 소스(310)에 대응하는 복수 개의 구동 회로(330)를 포함할 수 있다. 복수 개의 구동 회로(330)는, 각각 복수 개의 커패시터(예: 도 19의 C1, Cn-1, Cn)에 전기적으로 연결될 수 있다.
도 18 및 도 19에서, 유전 가열 장치(300)는, 복수 개의 상단 전극(예: 제 1 상단 전극(1801), 제 2 상단 전극(1802), 제 3 상단 전극(1803), 및 제 4 상단 전극(1804)) 중에서 일부 전극에 대응하는 전원(예: 복수 개의 전원(예: V1, Vn-1, Vn) 중에서 일부의 전원)만 활성화 할 수 있다. 유전 가열 장치(300)는, 복수 개의 전극(예: 제 1 상단 전극(1801), 제 2 상단 전극(1802), 제 3 상단 전극(1803), 제 4 상단 전극(1804) 및 하단 전극(1805)) 사이에 배치되는 물체(예: 타겟 물체)의 종류, 형상, 및/또는 위치에 기반하여, 복수 개의 상단 전극(예: 제 1 상단 전극(1801), 제 2 상단 전극(1802), 제 3 상단 전극(1803), 및 제 4 상단 전극(1804)) 중에서 일부 전극에 대응하는 전원(예: 복수 개의 전원(예: V1, Vn-1, Vn) 중에서 일부의 전원)만 활성화 할 수 있다. 예를 들어, 유전 가열 장치(300)는, 복수 개의 상단 전극(예: 제 1 상단 전극(1801), 제 2 상단 전극(1802), 제 3 상단 전극(1803), 및 제 4 상단 전극(1804)) 중에서 타겟 물체의 위치에 대응하는 일부 전극에 대응하는 전원(예: 복수 개의 전원(예: V1, Vn-1, Vn) 중에서 일부의 전원)만 활성화 할 수 있다. 예를 들어, 유전 가열 장치(300)는, 복수 개의 전원(예: V1, Vn-1, Vn) 각각의 온/오프를 제어할 수 있다. 유전 가열 장치(300)는, 복수 개의 전원(예: V1, Vn-1, Vn)의 온/오프를 직접 제어할 수도 있다. 유전 가열 장치(300)가 복수 개의 전원(예: V1, Vn-1, Vn)에 대응하는 복수 개의 스위치를 포함하는 경우, 유전 가열 장치(300)는, 복수 개의 전원(예: V1, Vn-1, Vn)에 대응하는 복수 개의 스위치의 온/오프를 제어할 수도 있다. 유전 가열 장치(300)가 복수 개의 전원(예: V1, Vn-1, Vn)의 활성화 여부를 제어하는 방식에는 제한이 없다.
본 명세서에 기재된 실시 예들은, 적용 가능한 범위 내에서, 상호 유기적으로 적용될 수 있음을 당업자는 이해할 수 있다. 예를 들어, 본 명세서에 기재된 일 실시 예의 적어도 일부 동작이 생략되어 적용될 수도 있고, 일 실시 예의 적어도 일부 동작과 다른 실시 예의 적어도 일부 동작이 유기적으로 연결되어 적용될 수도 있음을 당업자는 이해할 수 있다.
실시 예에 따라서, 유전 가열 장치(300)는, 적어도 하나의 전력 소스(310); 복수 개의 전극(221; 222; 511; 512; 520; 711; 712; 720; 911; 912; 920; 1301; 1302; 1303; 1304; 1305; 1401; 1402; 1403; 1404; 1406; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716) 및 적어도 하나의 인덕터(730)를 포함하는 부하 회로(320); 및 상기 적어도 하나의 전력 소스(310)로부터 제공되는 전력을 이용하여 교류 전력을 상기 부하 회로(320)로 출력하도록 설정된 적어도 하나의 구동 회로(330)를 포함할 수 있다. 상기 복수 개의 전극(221; 222; 511; 512; 520; 711; 712; 720; 911; 912; 920; 1301; 1302; 1303; 1304; 1305; 1401; 1402; 1403; 1404; 1406; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)은, 실질적으로 같은 평면에 위치하는 복수 개의 상단 전극(511; 512; 711; 712; 911; 912; 1301; 1302; 1303; 1304; 1401; 1402; 1403; 1404; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716), 및 상기 복수 개의 상단 전극(511; 512; 711; 712; 911; 912; 1301; 1302; 1303; 1304; 1401; 1402; 1403; 1404; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)이 형성하는 평면에 평행한 평면에 배치되는 하나의 하단 전극(520; 720; 920; 1305; 1406)을 포함할 수 있다.
실시 예에 따라서, 상기 복수 개의 상단 전극(511; 512; 711; 712; 911; 912; 1301; 1302; 1303; 1304; 1401; 1402; 1403; 1404; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)은, 제 1 상단 전극(511; 711; 911) 및 제 2 상단 전극(512; 712; 912)을 포함할 수 있다. 상기 제 1 상단 전극(511; 711; 911)과 상기 하단 전극(520; 720; 920; 1305; 1406)은 제 1 커패시터를 형성할 수 있다. 상기 제 2 상단 전극(512; 712; 912)과 상기 하단 전극(520; 720; 920; 1305; 1406)은 제 2 커패시터를 형성할 수 있다.
실시 예에 따라서, 상기 제 1 커패시터의 커패시턴스는, 상기 제 2 커패시터의 커패시턴스와 실질적으로 동일할 수 있다.
실시 예에 따라서, 상기 하단 전극(520; 720; 920; 1305; 1406)은 상기 적어도 하나의 인덕터(730)에 전기적으로 연결될 수 있다.
실시 예에 따라서, 상기 적어도 하나의 인덕터(730)는, 가변 인덕터(730)를 포함할 수 있다.
실시 예에 따라서, 상기 하단 전극(520; 720; 920; 1305; 1406)은 회전 가능할 수 있다.
실시 예에 따라서, 상기 유전 가열 장치(300)는, 상기 복수 개의 상단 전극(511; 512; 711; 712; 911; 912; 1301; 1302; 1303; 1304; 1401; 1402; 1403; 1404; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)이 형성하는 평면과 상기 하단 전극(520; 720; 920; 1305; 1406)이 배치되는 평면 사이에 판(940)을 포함할 수 있다.
실시 예에 따라서, 상기 판(940)은 회전 가능할 수 있다.
실시 예에 따라서, 상기 복수 개의 상단 전극(511; 512; 711; 712; 911; 912; 1301; 1302; 1303; 1304; 1401; 1402; 1403; 1404; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)은, 동일한 면적의 4개 이상의 상단 전극(1301; 1302; 1303; 1304; 1401; 1402; 1403; 1404; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)을 포함할 수 있다.
실시 예에 따라서, 상기 4개 이상의 상단 전극(1301; 1302; 1303; 1304; 1401; 1402; 1403; 1404; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716) 각각이 상기 하단 전극(520; 720; 920; 1305; 1406)과 형성하는 커패시터의 커패시턴스는 모두 실질적으로 동일할 수 있다.
실시 예에 따라서, 상기 적어도 하나의 구동 회로(330)는, 상기 4개 이상의 상단 전극(1301; 1302; 1303; 1304; 1401; 1402; 1403; 1404; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)에 각각 연결되는 복수 개의 구동 회로(330)를 포함할 수 있다.
실시 예에 따라서, 유전 가열 장치(300)는, 적어도 하나의 전력 소스(310); 복수 개의 전극(221; 222; 1011; 1012; 1021; 1022; 1211; 1212; 1221; 1222; 1501; 1502; 1503; 1504; 1511; 1512; 1513; 1514; 1601; 1602; 1603; 1604; 1621; 1622; 1623; 1624; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716; 1721; 1722; 1723; 1724; 1725; 1726; 1727; 1728; 1729; 1730; 1731; 1732; 1733; 1734; 1735; 1736) 및 적어도 하나의 인덕터(1030)를 포함하는 부하 회로(320); 및 상기 적어도 하나의 전력 소스(310)로부터 제공되는 전력을 이용하여 교류 전력을 상기 부하 회로(320)로 출력하도록 설정된 적어도 하나의 구동 회로(330)를 포함할 수 있다. 상기 복수 개의 전극(221; 222; 1011; 1012; 1021; 1022; 1211; 1212; 1221; 1222; 1501; 1502; 1503; 1504; 1511; 1512; 1513; 1514; 1601; 1602; 1603; 1604; 1621; 1622; 1623; 1624; 1721; 1722; 1723; 1724; 1725; 1726; 1727; 1728; 1729; 1730; 1731; 1732; 1733; 1734; 1735; 1736)은, 제 1 평면에 배치되는 복수 개의 상단 전극(1011; 1012; 1211; 1212; 1501; 1502; 1503; 1504; 1601; 1602; 1603; 1604; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716), 및 제 2 평면에 배치되는 복수 개의 하단 전극(1021; 1022; 1221; 1222; 1511; 1512; 1513; 1514; 1621; 1622; 1623; 1624; 1721; 1722; 1723; 1724; 1725; 1726; 1727; 1728; 1729; 1730; 1731; 1732; 1733; 1734; 1735; 1736)을 포함할 수 있다. 상기 제 1 평면과 상기 제 2 평면은 평행할 수 있다.
실시 예에 따라서, 상기 복수 개의 상단 전극(1011; 1012; 1211; 1212; 1501; 1502; 1503; 1504; 1601; 1602; 1603; 1604; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)은, 제 1 상단 전극(1011; 1211) 및 제 2 상단 전극(1012; 1212)을 포함할 수 있다. 상기 복수 개의 하단 전극(1021; 1022; 1221; 1222; 1511; 1512; 1513; 1514; 1621; 1622; 1623; 1624; 1721; 1722; 1723; 1724; 1725; 1726; 1727; 1728; 1729; 1730; 1731; 1732; 1733; 1734; 1735; 1736)은, 제 1 하단 전극(1021; 1221) 및 제 2 하단 전극(1022; 1222)을 포함할 수 있다. 상기 제 1 상단 전극(1011; 1211)과 상기 제 1 하단 전극(1021; 1221)은 제 1 커패시터를 형성할 수 있다. 상기 제 2 상단 전극(1012; 1212)과 상기 제 2 하단 전극(1022; 1222)은 제 2 커패시터를 형성할 수 있다.
실시 예에 따라서, 상기 제 1 커패시터의 커패시턴스는, 상기 제 2 커패시터의 커패시턴스와 실질적으로 동일할 수 있다.
실시 예에 따라서, 상기 제 1 하단 전극(1021; 1221)은 상기 적어도 하나의 인덕터(1030)에 전기적으로 연결될 수 있다. 상기 제 2 상단 전극(1012; 1212)은 상기 적어도 하나의 인덕터(1030)에 전기적으로 연결될 수 있다.
실시 예에 따라서, 상기 적어도 하나의 인덕터(1030)는, 가변 인덕터(1030)를 포함할 수 있다.
실시 예에 따라서, 상기 제 1 평면과 상기 제 2 평면 사이에 판(1230)을 더 포함할 수 있다.
실시 예에 따라서, 상기 판(1230)은 회전 가능할 수 있다.
실시 예에 따라서, 상기 복수 개의 상단 전극(1011; 1012; 1211; 1212; 1501; 1502; 1503; 1504; 1601; 1602; 1603; 1604; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)은, 동일한 면적의 4개 이상의 상단 전극(1501; 1502; 1503; 1504; 1601; 1602; 1603; 1604; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)을 포함할 수 있다. 상기 복수 개의 하단 전극(1021; 1022; 1221; 1222; 1511; 1512; 1513; 1514; 1621; 1622; 1623; 1624; 1721; 1722; 1723; 1724; 1725; 1726; 1727; 1728; 1729; 1730; 1731; 1732; 1733; 1734; 1735; 1736)은, 동일한 면적의 4개 이상의 하단 전극(1511; 1512; 1513; 1514; 1621; 1622; 1623; 1624; 1721; 1722; 1723; 1724; 1725; 1726; 1727; 1728; 1729; 1730; 1731; 1732; 1733; 1734; 1735; 1736)을 포함할 수 있다.
실시 예에 따라서, 상기 4개 이상의 상단 전극(1501; 1502; 1503; 1504; 1601; 1602; 1603; 1604; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)과, 상기 4개 이상의 상단 전극(1501; 1502; 1503; 1504; 1601; 1602; 1603; 1604; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)에 각각 대응하는 상기 4개 이상의 하단 전극(1511; 1512; 1513; 1514; 1621; 1622; 1623; 1624; 1721; 1722; 1723; 1724; 1725; 1726; 1727; 1728; 1729; 1730; 1731; 1732; 1733; 1734; 1735; 1736)이 각각 형성하는 커패시터의 커패시턴스는 모두 실질적으로 동일할 수 있다.
본 문서의 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 실시 예들에 따르면, 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (20)

  1. 유전 가열 장치(300)에 있어서,
    적어도 하나의 전력 소스(310);
    복수 개의 전극(221; 222; 511; 512; 520; 711; 712; 720; 911; 912; 920; 1301; 1302; 1303; 1304; 1305; 1401; 1402; 1403; 1404; 1406; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716) 및 적어도 하나의 인덕터(730)를 포함하는 부하 회로(320); 및
    상기 적어도 하나의 전력 소스(310)로부터 제공되는 전력을 이용하여 교류 전력을 상기 부하 회로(320)로 출력하도록 설정된 적어도 하나의 구동 회로(330)를 포함하고,
    상기 복수 개의 전극(221; 222; 511; 512; 520; 711; 712; 720; 911; 912; 920; 1301; 1302; 1303; 1304; 1305; 1401; 1402; 1403; 1404; 1406; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)은, 실질적으로 같은 평면에 위치하는 복수 개의 상단 전극(511; 512; 711; 712; 911; 912; 1301; 1302; 1303; 1304; 1401; 1402; 1403; 1404; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716), 및 상기 복수 개의 상단 전극(511; 512; 711; 712; 911; 912; 1301; 1302; 1303; 1304; 1401; 1402; 1403; 1404; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)이 형성하는 평면에 평행한 평면에 배치되는 하나의 하단 전극(520; 720; 920; 1305; 1406)을 포함하는,
    유전 가열 장치(300).
  2. 제 1 항에 있어서,
    상기 복수 개의 상단 전극(511; 512; 711; 712; 911; 912; 1301; 1302; 1303; 1304; 1401; 1402; 1403; 1404; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)은, 제 1 상단 전극(511; 711; 911) 및 제 2 상단 전극(512; 712; 912)을 포함하고,
    상기 제 1 상단 전극(511; 711; 911)과 상기 하단 전극(520; 720; 920; 1305; 1406)은 제 1 커패시터를 형성하고,
    상기 제 2 상단 전극(512; 712; 912)과 상기 하단 전극(520; 720; 920; 1305; 1406)은 제 2 커패시터를 형성하는,
    유전 가열 장치(300).
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 커패시터의 커패시턴스는, 상기 제 2 커패시터의 커패시턴스와 실질적으로 동일한,
    유전 가열 장치(300).
  4. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 하단 전극(520; 720; 920; 1305; 1406)은 상기 적어도 하나의 인덕터(730)에 전기적으로 연결되는,
    유전 가열 장치(300).
  5. 제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,
    상기 적어도 하나의 인덕터(730)는, 가변 인덕터(730)를 포함하는,
    유전 가열 장치(300).
  6. 제 1 항 내지 제 5 항 중 어느 하나의 항에 있어서,
    상기 하단 전극(520; 720; 920; 1305; 1406)은 회전 가능한,
    유전 가열 장치(300).
  7. 제 1 항 내지 제 6 항 중 어느 하나의 항에 있어서,
    상기 복수 개의 상단 전극(511; 512; 711; 712; 911; 912; 1301; 1302; 1303; 1304; 1401; 1402; 1403; 1404; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)이 형성하는 평면과 상기 하단 전극(520; 720; 920; 1305; 1406)이 배치되는 평면 사이에 판(940)을 더 포함하는,
    유전 가열 장치(300).
  8. 제 1 항 내지 제 7 항 중 어느 하나의 항에 있어서,
    상기 판(940)은 회전 가능한,
    유전 가열 장치(300).
  9. 제 1 항 내지 제 9항 중 어느 하나의 항에 있어서,
    상기 복수 개의 상단 전극(511; 512; 711; 712; 911; 912; 1301; 1302; 1303; 1304; 1401; 1402; 1403; 1404; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)은, 동일한 면적의 4개 이상의 상단 전극(1301; 1302; 1303; 1304; 1401; 1402; 1403; 1404; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)을 포함하는,
    유전 가열 장치(300).
  10. 제 1 항 내지 제 9 항 중 어느 하나의 항에 있어서,
    상기 4개 이상의 상단 전극(1301; 1302; 1303; 1304; 1401; 1402; 1403; 1404; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716) 각각이 상기 하단 전극(520; 720; 920; 1305; 1406)과 형성하는 커패시터의 커패시턴스는 모두 실질적으로 동일한,
    유전 가열 장치(300).
  11. 제 1 항 내지 제 9 항 중 어느 하나의 항에 있어서,
    상기 적어도 하나의 구동 회로(330)는, 상기 4개 이상의 상단 전극(1301; 1302; 1303; 1304; 1401; 1402; 1403; 1404; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)에 각각 연결되는 복수 개의 구동 회로(330)를 포함하는,
    유전 가열 장치(300).
  12. 유전 가열 장치(300)에 있어서,
    적어도 하나의 전력 소스(310);
    복수 개의 전극(221; 222; 1011; 1012; 1021; 1022; 1211; 1212; 1221; 1222; 1501; 1502; 1503; 1504; 1511; 1512; 1513; 1514; 1601; 1602; 1603; 1604; 1621; 1622; 1623; 1624; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716; 1721; 1722; 1723; 1724; 1725; 1726; 1727; 1728; 1729; 1730; 1731; 1732; 1733; 1734; 1735; 1736) 및 적어도 하나의 인덕터(1030)를 포함하는 부하 회로(320); 및
    상기 적어도 하나의 전력 소스(310)로부터 제공되는 전력을 이용하여 교류 전력을 상기 부하 회로(320)로 출력하도록 설정된 적어도 하나의 구동 회로(330)를 포함하고,
    상기 복수 개의 전극(221; 222; 1011; 1012; 1021; 1022; 1211; 1212; 1221; 1222; 1501; 1502; 1503; 1504; 1511; 1512; 1513; 1514; 1601; 1602; 1603; 1604; 1621; 1622; 1623; 1624; 1721; 1722; 1723; 1724; 1725; 1726; 1727; 1728; 1729; 1730; 1731; 1732; 1733; 1734; 1735; 1736)은, 제 1 평면에 배치되는 복수 개의 상단 전극(1011; 1012; 1211; 1212; 1501; 1502; 1503; 1504; 1601; 1602; 1603; 1604; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716), 및 제 2 평면에 배치되는 복수 개의 하단 전극(1021; 1022; 1221; 1222; 1511; 1512; 1513; 1514; 1621; 1622; 1623; 1624; 1721; 1722; 1723; 1724; 1725; 1726; 1727; 1728; 1729; 1730; 1731; 1732; 1733; 1734; 1735; 1736)을 포함하고,
    상기 제 1 평면과 상기 제 2 평면은 평행한,
    유전 가열 장치(300).
  13. 제 12항에 있어서,
    상기 복수 개의 상단 전극(1011; 1012; 1211; 1212; 1501; 1502; 1503; 1504; 1601; 1602; 1603; 1604; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)은, 제 1 상단 전극(1011; 1211) 및 제 2 상단 전극(1012; 1212)을 포함하고,
    상기 복수 개의 하단 전극(1021; 1022; 1221; 1222; 1511; 1512; 1513; 1514; 1621; 1622; 1623; 1624; 1721; 1722; 1723; 1724; 1725; 1726; 1727; 1728; 1729; 1730; 1731; 1732; 1733; 1734; 1735; 1736)은, 제 1 하단 전극(1021; 1221) 및 제 2 하단 전극(1022; 1222)을 포함하고,
    상기 제 1 상단 전극(1011; 1211)과 상기 제 1 하단 전극(1021; 1221)은 제 1 커패시터를 형성하고,
    상기 제 2 상단 전극(1012; 1212)과 상기 제 2 하단 전극(1022; 1222)은 제 2 커패시터를 형성하는,
    유전 가열 장치(300).
  14. 제 13 항 또는 제 13 항에 있어서,
    상기 제 1 커패시터의 커패시턴스는, 상기 제 2 커패시터의 커패시턴스와 실질적으로 동일한,
    유전 가열 장치(300).
  15. 제 12 항 내지 제 14 항 중 어느 하나의 항에 있어서,
    상기 제 1 하단 전극(1021; 1221)은 상기 적어도 하나의 인덕터(1030)에 전기적으로 연결되고,
    상기 제 2 상단 전극(1012; 1212)은 상기 적어도 하나의 인덕터(1030)에 전기적으로 연결되는,
    유전 가열 장치(300).
  16. 제 12 항 내지 제 15 항 중 어느 하나의 항에 있어서,
    상기 적어도 하나의 인덕터(1030)는, 가변 인덕터(1030)를 포함하는,
    유전 가열 장치(300).
  17. 제 12 항 내지 제 16 항 중 어느 하나의 항에 있어서,
    상기 제 1 평면과 상기 제 2 평면 사이에 판(1230)을 더 포함하는,
    유전 가열 장치(300).
  18. 제 12 항 내지 제 17 항 중 어느 하나의 항에 있어서,
    상기 판(1230)은 회전 가능한,
    유전 가열 장치(300).
  19. 제 12 항 내지 제 18 항 중 어느 하나의 항에 있어서,
    상기 복수 개의 상단 전극(1011; 1012; 1211; 1212; 1501; 1502; 1503; 1504; 1601; 1602; 1603; 1604; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)은, 동일한 면적의 4개 이상의 상단 전극(1501; 1502; 1503; 1504; 1601; 1602; 1603; 1604; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)을 포함하고,
    상기 복수 개의 하단 전극(1021; 1022; 1221; 1222; 1511; 1512; 1513; 1514; 1621; 1622; 1623; 1624; 1721; 1722; 1723; 1724; 1725; 1726; 1727; 1728; 1729; 1730; 1731; 1732; 1733; 1734; 1735; 1736)은, 동일한 면적의 4개 이상의 하단 전극(1511; 1512; 1513; 1514; 1621; 1622; 1623; 1624; 1721; 1722; 1723; 1724; 1725; 1726; 1727; 1728; 1729; 1730; 1731; 1732; 1733; 1734; 1735; 1736)을 포함하는,
    유전 가열 장치(300).
  20. 제 12 항 내지 제 19 항 중 어느 하나의 항에 있어서,
    상기 4개 이상의 상단 전극(1501; 1502; 1503; 1504; 1601; 1602; 1603; 1604; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)과, 상기 4개 이상의 상단 전극(1501; 1502; 1503; 1504; 1601; 1602; 1603; 1604; 1701; 1702; 1703; 1704; 1705; 1706; 1707; 1708; 1709; 1710; 1711; 1712; 1713; 1714; 1715; 1716)에 각각 대응하는 상기 4개 이상의 하단 전극(1511; 1512; 1513; 1514; 1621; 1622; 1623; 1624; 1721; 1722; 1723; 1724; 1725; 1726; 1727; 1728; 1729; 1730; 1731; 1732; 1733; 1734; 1735; 1736)이 각각 형성하는 커패시터의 커패시턴스는 모두 실질적으로 동일한,
    유전 가열 장치(300).
KR1020220109367A 2022-05-27 2022-08-30 유전 가열 장치 KR20230165665A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2023/004126 WO2023229195A1 (ko) 2022-05-27 2023-03-28 유전 가열 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220065683 2022-05-27
KR20220065683 2022-05-27

Publications (1)

Publication Number Publication Date
KR20230165665A true KR20230165665A (ko) 2023-12-05

Family

ID=89157141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220109367A KR20230165665A (ko) 2022-05-27 2022-08-30 유전 가열 장치

Country Status (1)

Country Link
KR (1) KR20230165665A (ko)

Similar Documents

Publication Publication Date Title
JP6685305B2 (ja) 位相スイッチト素子を使用したチューニング可能整合ネットワーク
JP6298193B2 (ja) マルチブリッジトポロジー
Roslaniec et al. Design of single-switch inverters for variable resistance/load modulation operation
JP2018022675A (ja) 集中誘導性整合ネットワークを備える解凍装置およびその作動方法
Mury et al. Series-L/parallel-tuned comparison with shunt-C/series-tuned class-E power amplifier
JP2020526965A (ja) 抵抗性出力インピーダンスのための高利得共振増幅器
KR20190082120A (ko) Rf 가열 시스템을 위한 평면형 인덕터
Roslaniec et al. Design of variable-resistance class E inverters for load modulation
US10637298B2 (en) Wireless power transfer system
KR20230165665A (ko) 유전 가열 장치
CN110050507B (zh) 家用器具装置
US9118283B2 (en) Amplifier circuit
Balaji et al. Modelling and simulation of class d and class de amplifier systems
US11153940B2 (en) Domestic appliance device
JP3640621B2 (ja) 誘電加熱装置
Huang et al. Power flow control of capacitive power transfer by soft switching of extra capacitors in class E converter
RU2240659C2 (ru) Устройство индукционного нагрева с секционированным индуктором (варианты)
Zan et al. Wide-range switched-mode power amplifier architecture
Mikołajewski A self-oscillating hf power generator with a Class E resonant amplifier
KR20230166712A (ko) 유전 가열 장치
CN109155458A (zh) 用于减少电子控制的自适应天线阵列的互调的系统和方法
Suetsugu et al. Analysis of transient behavior of class E amplifier due to load variations
US8513854B1 (en) Piezoelectric driver
KR20240016530A (ko) 전기장을 출력하는 전자 장치
Massavie et al. Class φ2 ZVS regulation applied to L-Piezo inverter