KR20230162568A - Ultraviolet light emitting device and method for manufacturing the same - Google Patents

Ultraviolet light emitting device and method for manufacturing the same Download PDF

Info

Publication number
KR20230162568A
KR20230162568A KR1020230065694A KR20230065694A KR20230162568A KR 20230162568 A KR20230162568 A KR 20230162568A KR 1020230065694 A KR1020230065694 A KR 1020230065694A KR 20230065694 A KR20230065694 A KR 20230065694A KR 20230162568 A KR20230162568 A KR 20230162568A
Authority
KR
South Korea
Prior art keywords
pinholes
substrate
buffer layer
emitting device
ultraviolet light
Prior art date
Application number
KR1020230065694A
Other languages
Korean (ko)
Inventor
성연준
박해진
Original Assignee
주식회사 포톤웨이브
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 포톤웨이브 filed Critical 주식회사 포톤웨이브
Publication of KR20230162568A publication Critical patent/KR20230162568A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0083Processes for devices with an active region comprising only II-VI compounds
    • H01L33/0087Processes for devices with an active region comprising only II-VI compounds with a substrate not being a II-VI compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는, 일면에 복수 개의 핀홀이 형성된 기판; 상기 기판의 일면 상에 배치되는 버퍼층; 및 상기 버퍼층 상에 배치되는 발광 구조물을 포함하고, 상기 버퍼층은 상기 복수 개의 핀홀 상에 형성된 복수 개의 캐비티를 포함하는 자외선 발광소자 및 그 제조방법을 개시한다.An embodiment includes: a substrate with a plurality of pinholes formed on one surface; a buffer layer disposed on one side of the substrate; and a light-emitting structure disposed on the buffer layer, wherein the buffer layer includes a plurality of cavities formed on the plurality of pinholes. An ultraviolet light-emitting device and a method of manufacturing the same are disclosed.

Description

자외선 발광소자 및 이의 제조방법{ULTRAVIOLET LIGHT EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME}Ultraviolet light emitting device and method of manufacturing the same {ULTRAVIOLET LIGHT EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME}

실시예는 결함 밀도가 양호한 자외선 발광소자 및 이의 제조방법에 관한 것이다.The embodiment relates to an ultraviolet light-emitting device with good defect density and a method of manufacturing the same.

발광 다이오드(LED, Light Emitting Diode)는 전기 에너지를 빛으로 변환시키는 중요한 고체 소자의 일종으로서, 일반적으로 2개의 상반된 도핑층 사이에 개재된 반도체 재료의 활성층을 포함한다. 2개의 도핑층 양단에 바이어스가 인가되면, 정공과 전자가 활성층으로 주입된 후 그곳에서 재결합되어 빛이 발생된다. 활성 영역에서 발생된 빛은 모든 방향으로 방출되어 모든 노출 표면을 통해 반도체 칩 밖으로 탈출한다. LED의 패키징은 일반적으로 탈출하는 빛을 희망하는 출력 방출 형태로 지향하는데 사용된다.A light emitting diode (LED) is a type of important solid-state device that converts electrical energy into light, and generally includes an active layer of semiconductor material sandwiched between two opposing doped layers. When a bias is applied to both ends of the two doped layers, holes and electrons are injected into the active layer and then recombine there to generate light. Light generated in the active area is emitted in all directions and escapes out of the semiconductor chip through all exposed surfaces. The packaging of LEDs is typically used to direct the escaping light to the desired output emission form.

최근 수처리 및 살균제품 등의 수요가 급증함에 따라 자외선 발광소자에 대한 관심이 높아지고 있다. 고출력 자외선 발광소자에 대한 요구가 커짐에 따라 광출력을 향상시키기 위한 많은 연구 개발이 진행되고 있다.Recently, as demand for water treatment and sterilization products has rapidly increased, interest in ultraviolet light-emitting devices is increasing. As the demand for high-output ultraviolet light-emitting devices increases, much research and development is underway to improve light output.

그러나, 자외선 발광소자는 상대적으로 결함 밀도가 높아 발광 효율이 감소하는 문제가 있다.However, ultraviolet light-emitting devices have a problem of reduced luminous efficiency due to relatively high defect density.

실시예는 결함 밀도가 감소하여 발광 효율이 개선된 자외선 발광소자를 제공한다.The embodiment provides an ultraviolet light-emitting device with improved luminous efficiency by reducing defect density.

실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problem to be solved in the embodiment is not limited to this, and also includes purposes and effects that can be understood from the means of solving the problem or the embodiment described below.

본 발명의 일 특징에 따른 자외선 발광소자는, 일면에 복수 개의 핀홀이 형성된 기판; 상기 기판의 일면 상에 배치되는 버퍼층; 및 상기 버퍼층 상에 배치되는 발광 구조물을 포함하고, 상기 버퍼층은 상기 복수 개의 핀홀 상에 형성된 복수 개의 캐비티를 포함한다.An ultraviolet light-emitting device according to an aspect of the present invention includes a substrate having a plurality of pinholes formed on one surface; a buffer layer disposed on one side of the substrate; and a light emitting structure disposed on the buffer layer, wherein the buffer layer includes a plurality of cavities formed on the plurality of pinholes.

상기 복수 개의 캐비티는 각각 상기 복수 개의 핀홀과 연결될 수 있다.Each of the plurality of cavities may be connected to the plurality of pinholes.

상기 복수 개의 캐비티와 중첩되는 영역의 결함 밀도는 상기 복수 개의 캐비티가 형성되지 않은 영역의 결함밀도보다 낮을 수 있다.The defect density of the area overlapping the plurality of cavities may be lower than the defect density of the area where the plurality of cavities are not formed.

본 발명의 일 특징에 따른 자외선 발광소자 제조방법은, 기판에 열 에칭하여 복수 개의 핀홀을 형성하는 단계; 상기 기판 상에 버퍼층을 형성하는 단계; 및 상기 버퍼층 상에 발광 구조물을 형성하는 단계를 포함한다.A method of manufacturing an ultraviolet light-emitting device according to an aspect of the present invention includes forming a plurality of pinholes by thermally etching a substrate; forming a buffer layer on the substrate; and forming a light emitting structure on the buffer layer.

실시예에 따르면, 결함 밀도가 감소하여 자외선 발광소자의 발광 효율이 개선될 수 있다.According to embodiments, the luminous efficiency of the ultraviolet light-emitting device may be improved by reducing the defect density.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.The various and beneficial advantages and effects of the present invention are not limited to the above-described content, and may be more easily understood through description of specific embodiments of the present invention.

도 1은 본 발명의 일 실시예에 따른 자외선 발광소자의 단면도이다.
도 2는 발광소자의 SEM 사진이다.
도 3은 버퍼층이 기판의 일부에 형성되어 아직 핀홀을 덮지 않은 상태의 AFM(Atomic Force Microscopy) 사진이다.
도 4는 본 발명의 일 실시예에 따른 자외선 발광소자의 제작 순서도이다.
도 5는 버퍼층에 캐비티가 형성되는 과정을 보여주는 도면이다.
1 is a cross-sectional view of an ultraviolet light-emitting device according to an embodiment of the present invention.
Figure 2 is an SEM photo of a light emitting device.
Figure 3 is an AFM (Atomic Force Microscopy) photograph of a buffer layer formed on a portion of the substrate and not yet covering the pinhole.
Figure 4 is a flow chart of manufacturing an ultraviolet light-emitting device according to an embodiment of the present invention.
Figure 5 is a diagram showing the process of forming a cavity in the buffer layer.

본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. The present embodiments may be modified in other forms or various embodiments may be combined with each other, and the scope of the present invention is not limited to each embodiment described below.

특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. Even if matters described in a specific embodiment are not explained in other embodiments, they may be understood as descriptions related to other embodiments, as long as there is no explanation contrary to or contradictory to the matter in the other embodiments.

예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.For example, if a feature for configuration A is described in a specific embodiment and a feature for configuration B is described in another embodiment, the description is contrary or contradictory even if an embodiment in which configuration A and configuration B are combined is not explicitly described. Unless otherwise stated, it should be understood as falling within the scope of the rights of the present invention.

실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment, in the case where one element is described as being formed “on or under” another element, or under) includes both elements that are in direct contact with each other or one or more other elements that are formed (indirectly) between the two elements. Additionally, when expressed as "on or under," it can include not only the upward direction but also the downward direction based on one element.

이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, with reference to the attached drawings, embodiments of the present invention will be described in detail so that those skilled in the art can easily implement the present invention.

도 1은 본 발명의 일 실시예에 따른 자외선 발광소자의 단면도이다. 도 2는 발광소자의 SEM 사진이다. 도 3은 사파이어 기판에 형성된 핀홀 및 부분적으로 버퍼층이 형성된 상태를 보여주는 사진이다.1 is a cross-sectional view of an ultraviolet light-emitting device according to an embodiment of the present invention. Figure 2 is an SEM photo of a light emitting device. Figure 3 is a photograph showing a pinhole formed in a sapphire substrate and a partially formed buffer layer.

도 1을 참조하면, 본 발명의 실시 예에 따른 발광 구조물(300)은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 발광 구조물(300)은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다.Referring to FIG. 1, the light emitting structure 300 according to an embodiment of the present invention can output light in the ultraviolet wavelength range. For example, the light emitting structure 300 may output light in the near-ultraviolet wavelength range (UV-A), light in the far-ultraviolet wavelength range (UV-B), or light in the deep ultraviolet wavelength range (UV-C). ) can be output.

예시적으로, 근자외선 파장대의 광(UV-A)은 320nm 내지 420nm 범위에서 피크 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위에서 피크 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위에서 피크 파장을 가질 수 있다.For example, light in the near-ultraviolet wavelength range (UV-A) may have a peak wavelength in the range of 320 nm to 420 nm, and light in the far-ultraviolet wavelength range (UV-B) may have a peak wavelength in the range of 280 nm to 320 nm, Light in the deep ultraviolet wavelength range (UV-C) may have a peak wavelength in the range of 100 nm to 280 nm.

발광 구조물(300)이 자외선 파장대의 광을 발광하기 위해 발광 구조물(300)의 각 반도체층은 알루미늄(Al)을 포함하는 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1) 물질로 구성될 수 있다. 여기서, Al의 조성은 In 원자량과 Ga 원자량 및 Al 원자량을 포함하는 전체 원자량과 Al 원자량의 비율로 나타낼 수 있다. 예를 들어, Al 조성이 40%인 경우 Ga의 조성은 60%인 Al0.4Ga0.6N일 수 있다. In order for the light emitting structure 300 to emit light in the ultraviolet wavelength range, each semiconductor layer of the light emitting structure 300 contains aluminum (Al) In x1 Al y1 Ga 1-x1-y1 N (0≤x1≤1, 0 <y1≤1, 0≤x1+y1≤1). Here, the composition of Al can be expressed as the ratio of the total atomic weight including the In atomic weight, Ga atomic weight, and Al atomic weight to the Al atomic weight. For example, if the Al composition is 40%, the Ga composition may be 60% Al 0.4 Ga 0.6 N.

또한 실시 예의 설명에 있어서 조성이 낮거나 높다라는 의미는 각 반도체층의 조성 %의 차이로 이해될 수 있다. 예를 들면, 제1 반도체층의 알루미늄 조성이 30%이고 제2 반도체층의 알루미늄 조성이 60%인 경우, 제2 반도체층의 알루미늄 조성은 제1 반도체층의 알루미늄 조성보다 30% 더 높다고 표현할 수 있다.In addition, in the description of the embodiment, the meaning of low or high composition can be understood as a difference in composition % of each semiconductor layer. For example, if the aluminum composition of the first semiconductor layer is 30% and the aluminum composition of the second semiconductor layer is 60%, the aluminum composition of the second semiconductor layer can be expressed as 30% higher than the aluminum composition of the first semiconductor layer. there is.

기판(100)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 기판(100)은 자외선 파장대의 광이 투과할 수 있는 투광 기판일 수 있다. 이하 실시예에서는 사파이어 기판으로 설명한다.The substrate 100 may be formed of a material selected from sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, and Ge, but is not limited thereto. The substrate 100 may be a light-transmitting substrate that allows light in the ultraviolet wavelength range to pass through. In the following examples, a sapphire substrate will be used.

버퍼층(200)은 기판(100)과 반도체층들 사이의 격자 부정합을 완화할 수 있다. 버퍼층(200)은 Ⅲ족과 Ⅴ족 원소가 결합된 형태이거나 AlN, AlGaN, InAlGaN, AlInN 중에서 어느 하나를 포함할 수 있다. 버퍼층(200)은 AlN일 수 있으나 이에 한정하지 않는다. 버퍼층(200)은 도펀트를 포함할 수 있으나 이에 한정하지 않는다.The buffer layer 200 can alleviate lattice mismatch between the substrate 100 and the semiconductor layers. The buffer layer 200 may be a combination of group III and group V elements or may include any one of AlN, AlGaN, InAlGaN, and AlInN. The buffer layer 200 may be AlN, but is not limited thereto. The buffer layer 200 may include a dopant, but is not limited thereto.

제1 도전형 반도체층(310)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(310)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1 도전형 반도체층(310)은 n형 반도체층일 수 있다.The first conductive semiconductor layer 310 may be implemented as a compound semiconductor such as group III-V or group II-VI, and may be doped with a first dopant. The first conductive semiconductor layer 310 is a semiconductor material with a composition formula of In x1 Al y1 Ga 1-x1-y1 N (0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1), e.g. For example, it may be selected from AlGaN, AlN, InAlGaN, etc. And, the first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te. When the first dopant is an n-type dopant, the first conductive semiconductor layer 310 doped with the first dopant may be an n-type semiconductor layer.

활성층(320)은 제1 도전형 반도체층(310)과 제2 도전형 반도체층(330) 사이에 배치될 수 있다. 활성층(320)은 제1 도전형 반도체층(310)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(330)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(320)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.The active layer 320 may be disposed between the first conductive semiconductor layer 310 and the second conductive semiconductor layer 330. The active layer 320 is a layer where electrons (or holes) injected through the first conductive semiconductor layer 310 and holes (or electrons) injected through the second conductive semiconductor layer 330 meet. The active layer 320 transitions to a low energy level as electrons and holes recombine, and can generate light having an ultraviolet wavelength.

활성층(320)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(320)의 구조는 이에 한정하지 않는다.The active layer 320 may have any one of a single well structure, a multi-well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum wire structure. The structure is not limited to this.

활성층(320)은 복수 개의 우물층과 장벽층을 포함할 수 있다. 우물층과 장벽층은 Inx2Aly2Ga1-x2-y2N(0≤x2≤1, 0<y2≤1, 0≤x2+y2≤1)의 조성식을 가질 수 있다. 우물층은 발광하는 파장에 따라 알루미늄 조성이 달라질 수 있다. 알루미늄 조성이 높아질수록 우물층에서 발광하는 파장은 짧아질 수 있다.The active layer 320 may include a plurality of well layers and a barrier layer. The well layer and the barrier layer may have a composition formula of In x2 Al y2 Ga 1-x2-y2 N (0≤x2≤1, 0<y2≤1, 0≤x2+y2≤1). The aluminum composition of the well layer may vary depending on the wavelength of light emission. As the aluminum composition increases, the wavelength emitted from the well layer can become shorter.

제2 도전형 반도체층(330)은 활성층(320) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(330)에 제2 도펀트가 도핑될 수 있다. The second conductive semiconductor layer 330 is formed on the active layer 320 and may be implemented with a compound semiconductor such as group III-V or group II-VI. Dopants may be doped.

제2 도전형 반도체층(330)은 Inx5Aly2Ga1-x5-y2N(0≤x5≤1, 0<y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2 도펀트가 도핑된 제2 도전형 반도체층(330)은 p형 반도체층일 수 있다.The second conductive semiconductor layer 330 is a semiconductor material with a composition formula of In x5 Al y2 Ga 1-x5-y2 N (0≤x5≤1, 0<y2≤1, 0≤x5+y2≤1) or AlInN. , AlGaAs, GaP, GaAs, GaAsP, and AlGaInP may be formed of a selected material. When the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, Ba, etc., the second conductive semiconductor layer 330 doped with the second dopant may be a p-type semiconductor layer.

활성층(320)과 제2 도전형 반도체층(330) 사이에는 전자 차단층(Electron-Blocking Layer; EBL)이 배치될 수 있다. 전자 차단층(미도시)은 활성층(320)의 전자(electron)의 이탈을 감소시킬 수 있다.An electron-blocking layer (EBL) may be disposed between the active layer 320 and the second conductive semiconductor layer 330. An electron blocking layer (not shown) may reduce electrons from leaving the active layer 320.

기판(100)의 일면에는 복수 개의 핀홀(pin-hole, 110)이 형성될 수 있다. 복수 개의 핀홀(110)은 열 에칭에 의해 형성될 수 있다. 즉, 챔버 내에서 수소 가스를 흘려 수소 분위기를 형성하고 열을 가하면 부분적으로 사파이어 기판(100)의 상면이 분해되면서 핀홀(110)이 형성될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 핀홀(110)은 기계적 에칭, 드라이 에칭, 또는 Ÿ‡ 에칭에 의해 형성될 수도 있다.A plurality of pinholes 110 may be formed on one side of the substrate 100. A plurality of pinholes 110 may be formed by thermal etching. That is, when hydrogen gas is flowed in the chamber to form a hydrogen atmosphere and heat is applied, the upper surface of the sapphire substrate 100 may be partially decomposed and the pinhole 110 may be formed. However, it is not necessarily limited to this, and the pinhole 110 may be formed by mechanical etching, dry etching, or etching.

각각의 버퍼층(200)에 형성된 캐비티(210)는 핀홀(110)과 연결되어 하나의 빈 공간(UC)을 형성할 수 있다. 이러한 빈 공간을 하나의 캐비티(210)로 정의할 수도 있다.The cavity 210 formed in each buffer layer 200 may be connected to the pinhole 110 to form one empty space (UC). This empty space may be defined as one cavity 210.

도 2를 참조하면, 일반적인 발광 구조물, 특히 자외선 발광 구조물은 기판과 발광 구조물의 격자 차이에 의해 많은 개수의 전위(DS)가 발생할 수 있다. 따라서, 발광 구조물의 결함 밀도가 증가하여 품질이 저하될 수 있다. Referring to FIG. 2, in general light emitting structures, especially ultraviolet light emitting structures, a large number of dislocations DS may be generated due to lattice differences between the substrate and the light emitting structure. Therefore, the defect density of the light emitting structure may increase and its quality may deteriorate.

실시예는 기판에 램덤한 핀홀을 형성하고 그 위에 버퍼층을 성장시켜 버퍼층 내부에 다공성 캐비티를 형성시킬 수 있다. 캐비티가 형성된 영역은 그 위에 에피가 성장되어도 상대적으로 전위 발생이 적어 결함 밀도가 감소할 수 있다. 따라서, 반도체 품질이 향상되어 발광 효율이 개선될 수 있다.In an embodiment, random pinholes may be formed in a substrate and a buffer layer may be grown thereon to form a porous cavity inside the buffer layer. In the area where the cavity is formed, even if epi is grown thereon, the generation of dislocations is relatively small, so the defect density can be reduced. Therefore, semiconductor quality can be improved and luminous efficiency can be improved.

도 3은 버퍼층이 기판의 일부에 형성되어 아직 핀홀을 덮지 않은 상태의 AFM 사진이다.Figure 3 is an AFM photograph of a buffer layer formed on a portion of the substrate and not yet covering the pinhole.

도 3을 참조하면, 복수 개의 핀홀(110)의 형상, 크기 및 깊이는 랜덤할 수 있다. 평면상에서 복수 개의 핀홀(110)의 사이즈는 가로 및/또는 세로의 폭이 10nm 내지 200nm일 수 있다. Referring to FIG. 3, the shape, size, and depth of the plurality of pinholes 110 may be random. The size of the plurality of pinholes 110 on a plane may be 10 nm to 200 nm in horizontal and/or vertical width.

이러한 크기의 핀홀(110)은 상부에 버퍼층(200)이 형성될 때 소정 크기의 캐비티(210)를 형성할 수 있다. 만약 핀홀(110)의 가로 및/또는 세로의 폭이 10nm 보다 작은 경우 캐비티(210)가 생성되지 않을 수 있고, 가로 및/또는 세로의 폭이 200nm를 초과하는 경우 핀홀의 끝단에 있는 버퍼층사이의 합체가 이루어지지 않는 문제가 발생할 수 있다.The pinhole 110 of this size can form a cavity 210 of a predetermined size when the buffer layer 200 is formed thereon. If the horizontal and/or vertical width of the pinhole 110 is less than 10 nm, the cavity 210 may not be created, and if the horizontal and/or vertical width exceeds 200 nm, the cavity 210 may not be created between the buffer layers at the ends of the pinhole. Problems may arise where merging does not occur.

기판 내에서 복수 개의 핀홀이 형성된 영역은 기판 전체 면적의 10% 내지 30%일 수 있다. 핀홀의 면적이 10% 이하인 경우 캐비티의 밀도가 적어 효과적으로 결함 밀도를 줄이기 어렵고, 핀홀의 면적이 30% 이상인 경우 핀홀 크기의 균일도 문제 및 핀홀의 크기가 증가하여 버퍼층이 하나의 층을 형성하기 어려울 수 있다.The area in the substrate where a plurality of pinholes are formed may be 10% to 30% of the total area of the substrate. If the pinhole area is less than 10%, the density of the cavity is small, making it difficult to effectively reduce the defect density. If the pinhole area is more than 30%, the uniformity of the pinhole size may be problematic and the size of the pinhole may increase, making it difficult for the buffer layer to form a single layer. there is.

도 4는 본 발명의 일 실시예에 따른 자외선 발광소자의 제조 순서도이다. 도 5는 버퍼층(200)에 캐비티(210)가 형성되는 과정을 보여주는 도면이다.Figure 4 is a manufacturing flowchart of an ultraviolet light-emitting device according to an embodiment of the present invention. FIG. 5 is a diagram showing the process of forming the cavity 210 in the buffer layer 200.

도 4 및 도 5를 참조하면, 실시예에 따른 발광소자 제조방법은, 기판(100)에 열 에칭하여 복수 개의 핀홀(110)을 형성하는 단계(S10); 기판(100) 상에 버퍼층(200)을 형성하는 단계(S20); 및 버퍼층(200) 상에 발광 구조물(300)을 형성하는 단계(S30)를 포함할 수 있다.Referring to FIGS. 4 and 5 , the method of manufacturing a light emitting device according to an embodiment includes forming a plurality of pinholes 110 by thermally etching a substrate 100 (S10); Forming a buffer layer 200 on the substrate 100 (S20); And it may include forming the light emitting structure 300 on the buffer layer 200 (S30).

복수 개의 핀홀(110)을 형성하는 단계(S10)는, 챔버 내 수소 분위기에서 형성한 후 1200℃ 내지 1400℃로 열 에칭할 수 있다. 이 과정에서 기판(100)의 상면 일부가 분해되어 복수 개의 핀홀(110)이 형성될 수 있다. In the step S10 of forming a plurality of pinholes 110, the pinholes 110 may be formed in a hydrogen atmosphere in a chamber and then thermally etched at 1200°C to 1400°C. In this process, a portion of the upper surface of the substrate 100 may be disassembled and a plurality of pinholes 110 may be formed.

복수 개의 핀홀(110)의 형상, 크기, 및 깊이는 랜덤할 수 있다. 일부 핀홀(110)은 서로 연결되어 상대적으로 더 크게 형성될 수도 있다.The shape, size, and depth of the plurality of pinholes 110 may be random. Some pinholes 110 may be connected to each other to be relatively larger.

복수 개의 핀홀(110)의 형상, 크기 및 깊이는 랜덤할 수 있다. 평면상에서 복수 개의 핀홀(110)의 사이즈는 가로 및/또는 세로의 폭이 10nm 내지 200nm일 수 있다. 이러한 크기의 핀홀(110)은 상부에 버퍼층(200)이 형성될 때 소정 크기의 캐비티(210)를 형성할 수 있다. The shape, size, and depth of the plurality of pinholes 110 may be random. The size of the plurality of pinholes 110 on a plane may be 10 nm to 200 nm in horizontal and/or vertical width. The pinhole 110 of this size can form a cavity 210 of a predetermined size when the buffer layer 200 is formed thereon.

기판 내에서 복수 개의 핀홀이 형성된 영역은 기판 전체 면적의 10% 내지 30%일 수 있다. 핀홀의 면적이 10% 이하인 경우 캐비티의 밀도가 적어 효과적으로 결함 밀도를 줄이기 어렵고, 핀홀의 면적이 30% 이상인 경우 핀홀 크기의 균일도 문제 및 핀홀의 크기가 증가하여 버퍼층이 하나의 층을 형성하기 어려울 수 있다.The area in the substrate where a plurality of pinholes are formed may be 10% to 30% of the total area of the substrate. If the pinhole area is less than 10%, the density of the cavity is small, making it difficult to effectively reduce the defect density. If the pinhole area is more than 30%, the uniformity of the pinhole size may be problematic and the size of the pinhole may increase, making it difficult for the buffer layer to form a single layer. there is.

버퍼층(200)을 형성하는 단계(S20)는, 기판(100) 상에 알루미늄 가스와 질화 가스를 공급하여 복수 개의 핀홀(110)을 제외한 나머지 영역에서 AlN 핵성장층을 형성하는 제1 단계; 및 나머지 영역에 형성된 AlN 핵성장층이 성장하면서 복수 개의 핀홀(110)의 상부에서 연결되는 내부에 캐비티(210)가 형성되는 제2 단계를 포함할 수 있다.The step of forming the buffer layer 200 (S20) includes a first step of supplying aluminum gas and nitride gas to the substrate 100 to form an AlN nucleus growth layer in the remaining area except for the plurality of pinholes 110; and a second step in which a cavity 210 is formed inside the plurality of pinholes 110 connected at the top while the AlN nucleus growth layer formed in the remaining area grows.

도 5의 (a)를 참조하면 제1 단계는 버퍼층 성장 초기 단계일 수 있다. 이때, 아일랜드 형태의 AlN 핵성장층(201)은 핀홀(110)이 형성되지 않은 사파이어 기판(100)의 상면에 성장하게 된다. AlN 핵성장층(201)은 하나의 층으로 묘사되었으나 복수 개의 파티클로 생성되어 아이랜드 형태로 기판 상에 성장할 수 있다. 핀홀(110) 내부의 경사면에서는 AlN 핵성장층이 성장하지 않게 된다.Referring to (a) of FIG. 5, the first stage may be an initial stage of buffer layer growth. At this time, the island-shaped AlN nucleus growth layer 201 is grown on the upper surface of the sapphire substrate 100 where the pinhole 110 is not formed. The AlN nuclear growth layer 201 is depicted as a single layer, but may be generated as a plurality of particles and grown on the substrate in an island shape. The AlN nuclear growth layer does not grow on the inclined surface inside the pinhole 110.

도 5의 (b) 및 도 5의 (c)를 참조하면 제2 단계는 버퍼층 성장 중기 단계일 수 있다. 사파이어 기판(100)의 상면에서 성장한 AlN 핵성장층(201)은 점차 성장하면서 층을 이루게 되고, 두께가 증가하면서 핀홀(110)의 상부에 이웃한 간격(d1)이 가까워지게 된다. 이후, 더 성장하게 되면 이웃한 AlN 핵성장층(201)은 핀홀(110)의 상부에서 만나게 되어 하나의 층을 형성할 수 있다. 이때, 핀홀(110)의 상부에는 버퍼층(200)이 형성되지 않는 캐비티(210)가 형성될 수 있다. 캐비티(210)는 핀홀(110)과 연결되어 하나의 빈 공간을 형성할 수 있다. Referring to Figures 5(b) and 5(c), the second stage may be the middle stage of buffer layer growth. The AlN nucleus growth layer 201 grown on the upper surface of the sapphire substrate 100 gradually grows to form a layer, and as the thickness increases, the gap d1 adjacent to the upper part of the pinhole 110 becomes closer. Afterwards, when further grown, neighboring AlN nuclear growth layers 201 may meet at the top of the pinhole 110 to form one layer. At this time, a cavity 210 in which the buffer layer 200 is not formed may be formed in the upper part of the pinhole 110. The cavity 210 may be connected to the pinhole 110 to form an empty space.

도 5의 (d)를 참조하면, 제3 단계는 버퍼층 성장 후기 단계일 수 있다. 버퍼층(200)은 점차 성장하면서 소정 두께까지 성장할 수 있다. 예시적으로 버퍼층(200)은 3㎛로 성장할 수 있으나 반드시 이에 한정하지 않는다.Referring to (d) of FIG. 5, the third stage may be a late stage of buffer layer growth. The buffer layer 200 may gradually grow to a predetermined thickness. For example, the buffer layer 200 may grow to 3㎛, but is not necessarily limited to this.

발광 구조물(300)을 형성하는 단계(S30)는 버퍼층(200) 상에 제1 도전형 반도체층(310)과 활성층(320) 및 제2 도전형 반도체층(330)을 순차적으로 형성할 수 있다. 발광 구조물(300)을 형성하는 단계는 일반적인 반도체층 형성하는 공정이 다양하게 적용될 수 있다. 실시예는 자외선 발광 구조물(300)이므로 상대적으로 알루미늄의 조성이 높게 세팅될 수 있다. 전술한 바와 같이 버퍼층의 내부에 캐비티를 형성함으로써 버퍼층의 결함 밀도가 감소하여 그 위에 성장하는 자외선 발광 구조물의 품질로 개선될 수 있다. In the step S30 of forming the light emitting structure 300, the first conductive semiconductor layer 310, the active layer 320, and the second conductive semiconductor layer 330 may be sequentially formed on the buffer layer 200. . The step of forming the light emitting structure 300 can be performed in various ways by applying a general semiconductor layer forming process. Since the embodiment is an ultraviolet light-emitting structure 300, the aluminum composition can be set to be relatively high. As described above, by forming a cavity inside the buffer layer, the defect density of the buffer layer can be reduced and the quality of the ultraviolet light-emitting structure grown thereon can be improved.

이러한 자외선 발광소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 자외선 발광소자는 케이스(몸체)에 배치되는 발광소자 패키지 형태로 다양한 전자 디바이스에 적용될 수 있다.These ultraviolet light-emitting devices can be applied to various types of light source devices. For example, the light source device may include a sterilizing device, a curing device, a lighting device, a display device, and a vehicle lamp. In other words, the ultraviolet light-emitting device can be applied to various electronic devices in the form of a light-emitting device package placed in a case (body).

살균 장치는 실시 예에 따른 자외선 발광소자를 구비하여 원하는 영역을 살균할 수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.The sterilizing device is equipped with an ultraviolet light-emitting device according to the embodiment and can sterilize a desired area. The sterilizing device may be applied to household appliances such as water purifiers, air conditioners, and refrigerators, but is not necessarily limited thereto. In other words, the sterilization device can be applied to a variety of products that require sterilization (e.g., medical devices).

예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.Exemplarily, a water purifier may be equipped with a sterilizing device according to an embodiment to sterilize circulating water. The sterilizing device may be placed at a nozzle or outlet through which water circulates and irradiate ultraviolet rays. At this time, the sterilizing device may include a waterproof structure.

경화 장치는 실시 예에 따른 자외선 발광소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.The curing device is equipped with an ultraviolet light-emitting device according to the embodiment and can cure various types of liquids. Liquid may be the broadest concept that includes all various substances that harden when irradiated with ultraviolet rays. For example, the curing device can cure various types of resin. Alternatively, the curing device may be applied to harden beauty products such as nail polish.

조명 장치는 기판과 실시예의 자외선 발광소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다. The lighting device may include a light source module including a substrate and an ultraviolet light-emitting device of an embodiment, a heat dissipation unit that dissipates heat from the light source module, and a power supply unit that processes or converts an electrical signal provided from the outside and provides the light source module to the light source module. Additionally, the lighting device may include a lamp, head lamp, or street lamp.

표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.The display device may include a bottom cover, a reflector, a light emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter. The bottom cover, reflector, light emitting module, light guide plate, and optical sheet may constitute a backlight unit.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above description focuses on the examples, this is only an example and does not limit the present invention, and those skilled in the art will be able to You will see that various variations and applications are possible. For example, each component specifically shown in the examples can be modified and implemented. And these variations and differences in application should be construed as being included in the scope of the present invention as defined in the appended claims.

100: 기판
110: 핀홀
200: 버퍼층
210: 캐비티
300: 발광 구조물
100: substrate
110: pinhole
200: buffer layer
210: Cavity
300: Light-emitting structure

Claims (7)

일면에 복수 개의 핀홀이 형성된 기판;
상기 기판의 일면 상에 배치되는 버퍼층; 및
상기 버퍼층 상에 배치되는 발광 구조물을 포함하고,
상기 버퍼층은 상기 복수 개의 핀홀 상에 형성된 복수 개의 캐비티를 포함하는 자외선 발광소자.
A substrate with a plurality of pinholes formed on one side;
a buffer layer disposed on one side of the substrate; and
Comprising a light emitting structure disposed on the buffer layer,
The buffer layer is an ultraviolet light-emitting device including a plurality of cavities formed on the plurality of pinholes.
제1항에 있어서,
상기 복수 개의 캐비티는 각각 상기 복수 개의 핀홀과 연결되는 자외선 발광소자.
According to paragraph 1,
An ultraviolet light-emitting device wherein the plurality of cavities are each connected to the plurality of pinholes.
제1항에 있어서,
상기 복수 개의 캐비티와 중첩되는 영역의 결함 밀도는 상기 복수 개의 캐비티가 형성되지 않은 영역의 결함밀도보다 낮은 자외선 발광소자.
According to paragraph 1,
An ultraviolet light-emitting device wherein the defect density in an area overlapping with the plurality of cavities is lower than the defect density in an area in which the plurality of cavities are not formed.
제1항에 있어서,
상기 복수 개의 핀홀이 형성된 영역은 상기 기판 전체 면적의 10% 내지 30%인 자외선 발광소자.
According to paragraph 1,
An area where the plurality of pinholes are formed is 10% to 30% of the total area of the substrate.
기판에 열 에칭하여 복수 개의 핀홀을 형성하는 단계;
상기 기판 상에 버퍼층을 형성하는 단계; 및
상기 버퍼층 상에 발광 구조물을 형성하는 단계를 포함하는, 자외선 발광소자 제조방법.
Forming a plurality of pinholes by thermal etching a substrate;
forming a buffer layer on the substrate; and
A method of manufacturing an ultraviolet light-emitting device, comprising forming a light-emitting structure on the buffer layer.
제5항에 있어서,
상기 복수 개의 핀홀을 형성하는 단계는,
상기 기판을 수소 분위기에서 1200℃ 내지 1400℃로 열 에칭하여 복수 개의 핀홀을 형성하는 자외선 발광소자 제조방법.
According to clause 5,
The step of forming the plurality of pinholes includes:
A method of manufacturing an ultraviolet light-emitting device in which the substrate is thermally etched at 1200°C to 1400°C in a hydrogen atmosphere to form a plurality of pinholes.
제5항에 있어서,
상기 버퍼층을 형성하는 단계는,
상기 기판 상에 알루미늄 가스와 질화 가스를 공급하여 상기 복수 개의 핀홀을 제외한 나머지 영역에서 AlN층을 형성하는 제1 단계; 및
상기 나머지 영역에 형성된 AlN층이 성장하면서 상기 복수 개의 핀홀의 상부에서 연결되는 내부에 캐비티가 형성되는 제2 단계를 포함하는, 자외선 발광소자 제조방법.

According to clause 5,
The step of forming the buffer layer is,
A first step of supplying aluminum gas and nitride gas to the substrate to form an AlN layer in the remaining area excluding the plurality of pinholes; and
A method of manufacturing an ultraviolet light-emitting device comprising a second step of forming a cavity inside the plurality of pinholes connected to each other at the top of the plurality of pinholes while growing the AlN layer formed in the remaining area.

KR1020230065694A 2022-05-20 2023-05-22 Ultraviolet light emitting device and method for manufacturing the same KR20230162568A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220062163 2022-05-20
KR20220062163 2022-05-20

Publications (1)

Publication Number Publication Date
KR20230162568A true KR20230162568A (en) 2023-11-28

Family

ID=88957380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230065694A KR20230162568A (en) 2022-05-20 2023-05-22 Ultraviolet light emitting device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20230162568A (en)

Similar Documents

Publication Publication Date Title
US8138493B2 (en) Optoelectronic semiconductor device
US9024292B2 (en) Monolithic semiconductor light emitting devices and methods of making the same
US8502245B2 (en) Semiconductor light emitting device having plural active layer cycles and electron barrier energy band gaps
KR101282775B1 (en) Light emitting device having vertical topoloty and method of making the same
JP5838090B2 (en) Optoelectronic semiconductor devices
KR102317872B1 (en) Uv light emitting device and lighting system
KR102261727B1 (en) Light emitting device and light emitting device package including the same
KR20140145739A (en) Light emitting device
KR102145912B1 (en) Light emitting device and light emitting device package including the same
KR20230162568A (en) Ultraviolet light emitting device and method for manufacturing the same
KR102373677B1 (en) Light emittng device
KR20230042707A (en) Fully Transparent UV or Deep UV Light Emitting Diodes
KR20140059512A (en) Light emitting device
KR102621918B1 (en) Semiconductor device
KR102608149B1 (en) Optical lens and semiconductor device package
KR102237134B1 (en) Light emitting device and lighting system
KR102392780B1 (en) Semiconductor device and method for fabricating the same
KR102008363B1 (en) Light emitting device and lighting system
KR102385672B1 (en) Ultraviolet light emitting device and light emitting device package including the same
KR102558800B1 (en) Ultraviolet light emitting device
KR102007408B1 (en) Light emittng device
KR102542229B1 (en) Light emitting device and light emitting device including the same
JP7219500B2 (en) Ultraviolet light emitting device and light emitting device package including the same
KR101862406B1 (en) Nitride light emitting device and method for fabricating the same
Ahmad et al. Achievements and Limitations of UV-LEDs: A Critical Review