KR20230161296A - 발광층 증착용 마스크, 그 제조방법 및 그 마스크를 이용하여 제조된 디스플레이 장치 - Google Patents

발광층 증착용 마스크, 그 제조방법 및 그 마스크를 이용하여 제조된 디스플레이 장치 Download PDF

Info

Publication number
KR20230161296A
KR20230161296A KR1020220080855A KR20220080855A KR20230161296A KR 20230161296 A KR20230161296 A KR 20230161296A KR 1020220080855 A KR1020220080855 A KR 1020220080855A KR 20220080855 A KR20220080855 A KR 20220080855A KR 20230161296 A KR20230161296 A KR 20230161296A
Authority
KR
South Korea
Prior art keywords
area
layer
opening
emitting layer
mask
Prior art date
Application number
KR1020220080855A
Other languages
English (en)
Inventor
김상훈
박종성
이상신
이승진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US18/175,438 priority Critical patent/US20230374646A1/en
Priority to CN202310501095.4A priority patent/CN117070887A/zh
Priority to EP23173719.8A priority patent/EP4280851A1/en
Publication of KR20230161296A publication Critical patent/KR20230161296A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 디스플레이 장치 제조 과정에서 불량 발생률을 낮출 수 있는 발광층 증착용 마스크, 그 제조방법 및 그 마스크를 이용하여 제조된 디스플레이 장치를 위하여, 복수개의 디스플레이 패널들에 대응하는 복수개의 증착영역들을 갖고 증착영역들 각각은, 일정한 간격으로 배열된 복수개의 오목부들이 배치되는 센서영역과, 상기 센서영역을 둘러싸도록 상기 센서영역 외측에 위치하며 증착물질이 통과할 수 있도록 일정한 간격으로 배열된 복수개의 관통홀들이 배치되는 메인증착영역을 구비하는, 발광층 증착용 마스크, 그 제조방법 및 그 마스크를 이용하여 제조된 디스플레이 장치를 제공한다.

Description

발광층 증착용 마스크, 그 제조방법 및 그 마스크를 이용하여 제조된 디스플레이 장치{Mask for depositing light-emitting layer, method of manufacturing the same, display apparatus manufactured by the same}
본 발명의 실시예들은 발광층 증착용 마스크, 그 제조방법 및 그 마스크를 이용하여 제조된 디스플레이 장치에 관한 것으로서, 더 상세하게는 디스플레이 장치 제조 과정에서 불량 발생률을 낮출 수 있는 발광층 증착용 마스크, 그 제조방법 및 그 마스크를 이용하여 제조된 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 디스플레이영역과 그 외측의 주변영역을 포함한다. 이러한 디스플레이 장치에 있어서 디스플레이영역이 차지하는 면적을 확대하면서, 아울러 디스플레이 장치에 다양한 기능들이 추가되고 있다. 이에 따라 디스플레이영역에 다양한 구성요소를 배치할 수 있는 디스플레이 장치의 연구가 이루어지고 있다.
그러나 이러한 종래의 디스플레이 장치에는 제조과정에서 불량이 발생하는 빈도가 높다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 디스플레이 장치 제조 과정에서 불량 발생률을 낮출 수 있는 발광층 증착용 마스크, 그 제조방법 및 그 마스크를 이용하여 제조된 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 복수개의 디스플레이 패널들에 대응하는 복수개의 증착영역들을 갖고 증착영역들 각각은, 일정한 간격으로 배열된 복수개의 오목부들이 배치되는 센서영역과, 상기 센서영역을 둘러싸도록 상기 센서영역 외측에 위치하며 증착물질이 통과할 수 있도록 일정한 간격으로 배열된 복수개의 관통홀들이 배치되는 메인증착영역을 구비하는, 발광층 증착용 마스크가 제공된다.
상기 복수개의 오목부들은 제1면 상에 위치하고, 상기 복수개의 관통홀들은 상기 제1면 반대측의 제2면과 상기 제1면을 관통할 수 있다.
상기 복수개의 오목부들 각각의 상기 제1면 상에서의 제1면적은, 상기 복수개의 관통홀들 각각의 상기 제1면 상에서의 제2면적 이하일 수 있다.
상기 복수개의 관통홀들 각각의 상기 제2면 상에서의 제3면적은 상기 제2면적보다 좁을 수 있다.
상기 복수개의 오목부들 각각의 깊이는 상기 제1면과 상기 제2면 사이의 두께의 절반보다 클 수 있다.
상기 제1면은 증착원 방향의 면이고, 상기 제2면은 발광층이 증착될 대상물 방향의 면일 수 있다.
본 발명의 일 관점에 따르면, 제1면 상에 센서영역 내에 위치하는 복수개의 오목부들과 센서영역을 둘러싸도록 센서영역 외측에 위치하는 메인증착영역 내에 위치하는 복수개의 임시오목부들을 동시에 형성하는 단계와, 제1면 반대측의 제2면에서 복수개의 임시오목부들에 대응하는 부분들을 제거하여 복수개의 임시오목부들이 복수개의 관통홀들이 되도록 하는 단계를 포함하는, 발광층 증착용 마스크 제조방법이 제공된다.
복수개의 오목부들 각각의 제1면 상에서의 면적은 복수개의 임시오목부들 각각의 제1면 상에서의 면적과 같을 수 있다.
복수개의 임시오목부들 각각의 제1면 상에서의 면적은 복수개의 관통홀들 각각의 제2면 상에서의 면적보다 넓을 수 있다.
상기 동시에 형성하는 단계는, 제1면과 제2면 사이의 두께의 절반보다 큰 깊이로 복수개의 오목부들과 복수개의 임시오목부들을 동시에 형성하는 단계일 수 있다.
본 발명의 일 관점에 따르면, 개구부와 상기 개구부를 둘러싸도록 상기 개구부 외측에 위치하는 디스플레이영역과 상기 개구부와 상기 디스플레이영역 사이에 위치하는 중간영역을 포함하는 기판과, 상기 디스플레이영역 상에 배치되고 화소전극과 대향전극과 상기 화소전극과 상기 대향전극 사이에 위치하는 발광층을 포함하는 복수개의 디스플레이소자들과, 상기 발광층으로부터 이격되도록 상기 중간영역에 배치되고 상기 개구부 방향의 끝단이 상기 개구부에 의해 노출되지 않는 더미발광층을 구비하는, 디스플레이 장치가 제공된다.
상기 디스플레이영역과 상기 중간영역에 걸쳐 배치되고, 상기 디스플레이영역에서 상기 화소전극과 상기 발광층 사이에 개재되며, 상기 개구부에 대응하는 제1관통구를 갖는, 제1기능층을 더 구비할 수 있다.
상기 제1관통구의 면적은 상기 개구부의 면적과 같을 수 있다.
상기 제1관통구의 내측면은 상기 개구부의 내측면과 연속면을 형성할 수 있다.
상기 디스플레이영역과 상기 중간영역에 걸쳐 배치되고, 상기 디스플레이영역에서 상기 발광층과 상기 대향전극 사이에 개재되며, 상기 개구부에 대응하는 제2관통구를 갖는, 제2기능층을 더 구비할 수 있다.
상기 제2관통구의 면적은 상기 개구부의 면적과 같을 수 있다.
상기 제2관통구의 내측면은 상기 개구부의 내측면과 연속면을 형성할 수 있다.
상기 더미발광층을 상기 개구부 주위를 따라서 위치하도록 복수개 구비할 수 있다.
상기 개구부 주위를 따라서 위치하는 각각의 상기 더미발광층은 상기 개구부 방향의 끝단이 상기 개구부에 의해 노출되지 않을 수 있다.
상기 디스플레이영역과 상기 중간영역에 걸쳐 일체(一體)로 배치되고 상기 디스플레이영역에서 상기 화소전극의 가장자리를 덮되 상기 화소전극을 노출시키는 화소개구를 갖는 화소정의막을 더 구비하고, 상기 더미발광층의 하면은 전면(全面)이 상기 화소정의막에 컨택할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 디스플레이 장치 제조 과정에서 불량 발생률을 낮출 수 있는 발광층 증착용 마스크, 그 제조방법 및 그 마스크를 이용하여 제조된 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 2는 도 1의 디스플레이 장치의 I-I' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 3은 도 1의 디스플레이 장치가 포함하는 디스플레이 패널을 개략적으로 도시하는 평면도이다.
도 4는 도 3의 디스플레이 패널이 포함하는 발광다이오드에 전기적으로 연결되는 화소회로의 등가 회로도이다.
도 5는 도 3의 디스플레이 패널의 일부분을 개략적으로 도시하는 평면도이다.
도 6은 도 5의 디스플레이 패널의 II-II' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 7은 도 5의 디스플레이 패널의 III-III' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 8은 도 1의 디스플레이 장치를 제조하는데 사용될 수 있는 마스크를 개략적으로 도시하는 평면도이다.
도 9는 도 8의 마스크의 일부분을 개략적으로 도시하는 저면도이다.
도 10은 도 9의 마스크의 A부분을 확대하여 도시하는 저면도이다.
도 11은 도 9의 마스크의 일부분을 개략적으로 도시하는 단면도이다.
도 12는 도 11의 마스크를 제조하는 과정을 도시하는 개념도이다.
도 13은 도 1의 디스플레이 장치를 제조하는데 사용될 수 있는 마스크의 일부분을 확대하여 도시하는 저면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시하는 평면도이다. 본 실시예에 따른 디스플레이 장치(1)는 스마트폰, 휴대폰, 내비게이션 장치, 게임기, TV, 차량용 헤드 유닛, 노트북 컴퓨터, 랩탑 컴퓨터, 태블릿(tablet) 컴퓨터, PMP(personal media player) 또는 PDA(personal digital assistants) 등의 전자장치일 수 있다. 또한, 본 실시예에 따른 디스플레이 장치(1)는 자동차의 계기판이나 자동차의 센터페시아(center fascia)나 대쉬보드에 배치된 CID(Center Information Display)이거나, 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display)이거나, 자동차의 뒷좌석용 엔터테인먼트로 앞좌석의 배면에 배치되는 전자장치일 수 있다. 또한, 이러한 전자장치는 플렉서블 장치일 수 있다. 도 1에서는 본 실시예에 따른 디스플레이 장치(1)가 예시적으로 스마트폰인 경우를 도시하고 있다.
디스플레이 장치(1)는 디스플레이영역(DA)과 디스플레이영역(DA) 외측의 주변영역(PA)을 포함할 수 있다. 디스플레이영역(DA)을 평면 형상으로 볼 때, 디스플레이영역(DA)은 도 1에 도시된 것과 같이 대략 직사각형 형상을 가질 수 있다. 물론 본 발명이 이에 한정되는 것은 아니며, 디스플레이영역(DA)은 삼각형, 오각형 또는 육각형 등의 다각형 형상, 원형 형상, 타원형 형상 또는 비정형 형상을 가질 수 있다. 디스플레이영역(DA)의 가장자리의 코너는 라운드 형상을 가질 수 있다. 주변영역(PA)은 디스플레이소자들이 배치되지 않은 일종의 비디스플레이영역일 수 있다. 디스플레이영역(DA)은 주변영역(PA)에 의해 전체적으로 둘러싸일 수 있다.
디스플레이영역(DA)에는 유기발광다이오드(organic light-emitting diode, OLED)와 같은 다양한 디스플레이소자(display element)를 포함하는 화소들이 배치될 수 있다. 화소들은 x축 방향 및 y축 방향을 따라 스트라이프 배열, 펜타일 배열 또는 모자이크 배열 등의 다양한 형태로 배치되어 이미지를 디스플레이할 수 있다.
디스플레이영역(DA) 내에는 개구영역(OA)이 위치할 수 있다. 개구영역(OA)은 디스플레이 장치(1)가 포함하는 기판(100, 도 3 및 도 6 참조)이 갖는 개구부에 의해 정의될 수 있다. 개구영역(OA)은 도 1에 도시된 바와 같이 디스플레이영역(DA)의 상측 가운데에 위치하여, 개구영역(OA) 외측에 위치하는 디스플레이영역(DA)이 개구영역(OA)을 둘러싸는 형상을 가질 수 있다. 물론, 개구영역(OA)은 디스플레이영역(DA)의 좌상측에 위치하거나, 디스플레이영역(DA)의 우상측에 위치하는 등, 다양한 방식으로 디스플레이영역(DA) 내에 위치할 수 있다. 도 1에서는 한 개의 개구영역(OA)이 디스플레이영역(DA) 내에 위치하는 것으로 도시하고 있지만, 디스플레이 장치(1)는 복수개의 개구영역(OA)들을 구비할 수도 있다.
디스플레이영역(DA)과 개구영역(OA) 사이에는 중간영역(MA)이 위치할 수 있다. 중간영역(MA)은 평면도 상에서 개구영역(OA)을 전체적으로 둘러싸는 폐루프 형상을 가질 수 있다.
도 2는 도 1의 디스플레이 장치(1)의 I-I' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다. 전술한 것과 같이, 디스플레이 장치(1)는 디스플레이 패널(10)및 디스플레이 패널(10)의 개구영역(OA)에 배치되는 컴포넌트(70)를 포함할 수 있다. 디스플레이 패널(10)및 컴포넌트(70)는 하우징(미도시)에 의해 수용될 수 있다.
디스플레이 패널(10)은 이미지생성층(20), 입력감지층(40), 광학 기능층(50) 및 커버 윈도우(60)를 포함할 수 있다.
이미지생성층(20)은 이미지를 표시하기 위하여 빛을 방출하는 디스플레이소자(또는 발광소자)들을 포함할 수 있다. 디스플레이소자는 발광다이오드, 예컨대 유기 발광층을 포함하는 유기발광다이오드를 포함할 수 있다. 물론 디스플레이소자는 무기물을 포함하는 무기발광다이오드일 수도 있다. 무기발광다이오드는 무기물 반도체 기반의 재료들을 포함하는 PN다이오드를 포함할 수 있다. PN 접합 다이오드에 순방향으로 전압을 인가하면 정공과 전자가 주입되고, 그 정공과 전자의 재결합으로 생기는 에너지를 빛 에너지로 변환시켜 소정의 색상의 빛을 방출할 수 있다. 전술한 무기발광다이오드는 수~수백 마이크로미터, 또는 수~수백 나노미터의 폭을 가질 수 있다.
물론 본 발명이 이에 한정되는 것은 아니다. 예컨대 이미지생성층(20)은 양자점층을 포함할 수 있다. 즉, 이미지생성층(20)이 포함하는 발광층에서 발생된 특정 파장대역에 속하는 파장을 갖는 광이 양자점층에 의해 사전설정된 파장의 광으로 변환되도록 할 수도 있다.
입력감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 입력감지층(40)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 신호라인(trace line)들을 포함할 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
입력감지층(40)은 이미지생성층(20) 상에 위치할 수 있다. 이러한 입력감지층(40)은 이미지생성층(20) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제와 같은 점착층을 통해 이미지생성층(20) 상에 부착될 수 있다. 전자의 경우, 입력감지층(40)은 이미지생성층(20)을 형성하는 공정 이후에 연속적으로 형성될 수 있으며, 이 경우 점착층은 입력감지층(40)과 이미지생성층(20) 사이에 개재되지 않을 수 있다. 참고로 도 2에는 입력감지층(40)이 이미지생성층(20)과 광학 기능층(50) 사이에 개재되는 것으로 도시하고 있지만, 입력감지층(40)이 광학 기능층(50) 상에 위치할 수도 있는 등, 다양한 변형이 가능하다.
광학 기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 커버 윈도우(60)를 통해 외부에서 디스플레이 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연필름과 편광필름을 포함할 수 있다. 또는, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 후자의 경우, 컬러필터들은 이미지생성층(20)에서 방출되는 빛의 색상을 고려하여 배열될 수 있다.
개구영역(OA)의 투과율을 향상시키기 위하여 디스플레이 패널(10)은 개구(10OP)를 포함할 수 있다. 개구(10OP)는 이미지생성층(20)을 관통하는 제1개구(20OP), 입력감지층(40)을 관통하는 제2개구(40OP) 및 광학 기능층(50)을 관통하는 제3개구(50OP)을 포함할 수 있다. 즉, 이미지생성층(20)을 관통하는 제1개구(20OP), 입력감지층(40)을 관통하는 제2개구(40OP) 및 광학 기능층(50)을 관통하는 제3개구(50OP)는 상호 중첩하여, 디스플레이 패널(10)의 개구(10OP)를 형성할 수 있다.
커버 윈도우(60)는 광학 기능층(50) 상에 위치할 수 있다. 커버 윈도우(60)는 투명 광학 투명 점착제(OCA, optical clear adhesive)와 같은 점착층을 통해 광학 기능층(50)에 부착될 수 있다. 커버 윈도우(60)는 이미지생성층(20)을 관통하는 제1개구(20OP), 입력감지층(40)을 관통하는 제2개구(40OP) 및 광학 기능층(50)을 관통하는 제3개구(50OP)를 커버할 수 있다. 이러한 커버 윈도우(60)는 글래스 또는 플라스틱을 포함할 수 있다. 커버 윈도우(60)가 글래스를 포함하는 경우, 커버 윈도우(60)는 초박형 글래스(Ultra-thin glass)를 포함할 수 있다. 커버 윈도우(60)가 플라스틱을 포함하는 경우, 커버 윈도우(60)는 폴리에테르술폰, 폴리아크릴레이트, 폴리에테르 이미드, 폴리에틸렌 나프탈레이트, 폴리에틸렌 테레프탈레이트, 폴리페닐렌 설파이드, 폴리아릴레이트, 폴리이미드, 폴리카보네이트 또는 셀룰로오스 아세테이트 프로피오네이트 등을 포함할 수 있다.
개구영역(OA)은, 디스플레이 장치(1)에 다양한 기능을 부가하기 위한 컴포넌트(70)가 위치하는 일종의 컴포넌트 영역(예, 센서 영역, 카메라 영역, 스피커 영역 등)일 수 있다.
개구영역(OA)에 대응하여 (-z 방향에) 전자요소인 컴포넌트(70)가 배치될 수 있다. 컴포넌트(70)는 빛 또는 음향을 이용하는 전자요소인 카메라 또는 센서일 수 있다. 여기서 센서들은, 거리를 측정하는 근접센서 또는 밝기를 측정하는 조도센서 등일 수 있다. 빛을 이용하는 전자요소는 가시광, 적외선광 또는 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있다. 개구영역(OA)은 빛 또는/및 음향 등이 컴포넌트(70)로부터 외부로 출력되거나 외부로부터의 빛 또는/및 음향 등이 컴포넌트(70)를 향해 진행하도록 할 수 있다.
도 3은 도 1의 디스플레이 장치(1)가 포함하는 디스플레이 패널(10)을 개략적으로 도시하는 평면도이다.
도 3에 도시된 것과 같이 그리고 전술한 것과 같이, 디스플레이 패널(10)은 개구영역(OA), 디스플레이영역(DA), 중간영역(MA) 및 주변영역(PA)을 포함할 수 있다. 예컨대, 디스플레이 패널(10)의 기판(100)이 개구영역(OA)에 대응하는 개구부, 개구부를 둘러싸도록 개구부 외측에 위치하는 디스플레이영역(DA), 개구부와 디스플레이영역(DA) 사이에 위치하는 중간영역(MA), 그리고 디스플레이영역(DA) 외측에 위치하는 주변영역(PA)을 포함하는 것으로 간주할 수 있다.
디스플레이 패널(10)은 디스플레이영역(DA)에 배치된 복수개의 화소(P)들을 포함하며, 디스플레이 패널(10)은 화소(P)들에서 방출되는 빛을 이용하여 이미지를 디스플레이할 수 있다. 화소(P)들 각각은 발광다이오드를 이용하여 적색, 녹색 또는 청색의 광을 방출할 수 있다. 화소(P)들은 스캔라인(SL) 및 데이터라인(DL)에 전기적으로 연결될 수 있다.
주변영역(PA)에는 각 화소(P)에 스캔신호를 제공하는 스캔 드라이버(2100), 각 화소(P)에 데이터신호를 제공하는 데이터 드라이버(2200), 각 화소(P)에 구동전압을 제공하기 위한 제1메인 전원배선(미도시) 및 각 화소(P)에 공통전압을 제공하기 위한 제2메인 전원배선(미도시)이 배치될 수 있다. 디스플레이 패널(10)은 두 개의 스캔 드라이버(2100)들을 구비하여, 디스플레이영역(DA)을 사이에 두고 (+x 방향과 -x 방향의) 양측에 스캔 드라이버(2100)가 하나씩 배치되도록 할 수 있다. 이 경우 개구영역(OA)을 중심으로 (-x 방향인) 좌측에 배치된 화소(P)는 좌측에 배치된 스캔 드라이버(2100)에 전기적으로 연결되고, 개구영역(OA)을 중심으로 (+x 방향인) 우측에 배치된 화소(P)는 우측에 배치된 스캔 드라이버(2100)에 전기적으로 연결될 수 있다.
중간영역(MA)은 개구영역(OA)을 둘러쌀 수 있다. 중간영역(MA)은 빛을 방출하는 발광다이오드와 같은 디스플레이소자가 배치되지 않은 영역이다. 디스플레이영역(DA) 내의 화소(P)들 중 상대적으로 개구영역(OA)에 인접하여 위치하는 화소(P)들에 인가되는 신호를 제공하는 신호라인들의 일부는, 이러한 중간영역(MA)을 지나갈 수 있다.
예컨대, 데이터라인(DL)은 디스플레이영역(DA)을 가로지르되, 데이터라인(DL)의 일부분은 개구영역(OA)에 형성된 디스플레이 패널(10)의 개구(10OP, 도 5 및 도 6 참조)의 가장자리를 따라 중간영역(MA)에서 우회할 수 있다. 도 3은 데이터라인(DL)들이 y축 방향을 따라 디스플레이영역(DA)을 가로지르되, 일부 데이터라인(DL)이 중간영역(MA)에서 개구영역(OA)을 부분적으로 둘러싸도록 우회하는 것으로 도시하고 있다.
스캔라인(SL)들은 x축 방향을 따라 디스플레이영역(DA)을 가로지르되, 개구영역(OA)을 사이에 두고 상호 이격된 제1부분과 제2부분을 포함할 수 있다. 이 경우 개구영역(OA)의 (-x 방향) 일측에 위치한 스캔라인(SL)의 제1부분은 개구영역(OA)의 (-x 방향) 일측에 위치한 스캔 드라이버(2100)에 전기적으로 연결되고, 개구영역(OA)의 (+x 방향) 타측에 위치한 스캔라인(SL)의 제2부분은 개구영역(OA)의 (+x 방향) 타측에 위치한 스캔 드라이버(2100)에 전기적으로 연결될 수 있다. 이에 따라 스캔라인(SL)들은 중간영역(MA)에서 개구영역(OA)을 부분적으로 둘러싸도록 우회할 필요가 없을 수 있다. 물론 디스플레이 패널(10)이 한 개의 스캔 드라이버(2100)만을 구비한다면, 일부 스캔라인(SL)들은 중간영역(MA)에서 개구영역(OA)을 부분적으로 둘러싸도록 우회할 수도 있다.
참고로 도 3에서는 데이터 드라이버(2200)가 기판(100)의 (-y 방향) 일 가장자리에 인접하도록 기판(100) 상에 배치되는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 디스플레이 패널(10)의 일 가장자리에 위치하는 패드들을 통해 디스플레이 패널(10)에 전기적으로 연결되는 인쇄회로기판 상에 데이터 드라이버(2200)가 위치할 수도 있다. 그리고 도 3에 도시된 것과 같이 데이터 드라이버(2200)가 기판(100)의 (-y 방향) 일 가장자리에 인접하도록 기판(100) 상에 배치될 경우, 기판(100)은 일부분이 벤딩되어, 기판(100)의 데이터 드라이버(2200) 등이 위치하는 부분이 디스플레이영역(DA)과 중첩하여 디스플레이영역(DA)의 뒤쪽에 위치하도록 할 수도 있다.
도 4는 도 3의 디스플레이 패널(10)이 포함하는 발광다이오드(LED)에 전기적으로 연결되는 화소회로(PC)의 등가 회로도이다. 도 4에 도시된 것과 같이, 복수개의 박막트랜지스터들과 커패시터를 포함하는 화소회로(PC)가 발광다이오드(LED)에 전기적으로 연결될 수 있다. 도 4에서는 화소회로(PC)가 7개의 박막트랜지스터들(T1 내지 T7) 및 스토리지 커패시터(Cst)를 포함하는 것으로 도시하고 있다. 하지만 본 발명이 이에 한정되는 것은 아니며, 그 개수 및 연결관계는 다양하게 변경될 수 있다.
복수개의 박막트랜지스터들(T1 내지 T7) 및 스토리지 커패시터(Cst)는 신호선들(SL, SL-1, SL+1, EL, DL), 초기화전압라인(VL) 및 구동전압라인(PL)에 연결될 수 있다. 이러한 배선들 중 적어도 어느 하나, 예컨대, 구동전압라인(PL)은 이웃하는 화소(P)들에서 공유될 수 있다.
복수개의 박막트랜지스터들(T1 내지 T7)은 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 제1초기화 트랜지스터(T4), 동작제어 트랜지스터(T5), 발광제어 트랜지스터(T6) 및 제2초기화 트랜지스터(T7)를 포함할 수 있다.
유기발광다이오드와 같은 발광다이오드(LED)는 화소전극 및 대향전극을 포함할 수 있으며, 발광다이오드(LED)의 화소전극은 발광제어 트랜지스터(T6)을 매개로 구동 트랜지스터(T1)에 연결되어 구동 전류를 제공받고, 대향전극은 제2전원전압(ELVSS)을 제공받을 수 있다. 발광다이오드(LED)는 구동 전류에 상응하는 휘도의 광을 생성할 수 있다.
도 4에서는 복수개의 박막트랜지스터들(T1 내지 T7)이 모두 PMOS(p-channel MOSFET)인 것으로 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 예컨대 복수개의 박막트랜지스터들(T1 내지 T7)이 모두 NMOS(n-channel MOSFET)일 수도 있다. 또는 복수개의 박막트랜지스터들(T1 내지 T7) 중 일부는 PMOS이고 나머지는 NMOS일 수도 있다. 이러한 복수개의 박막트랜지스터들(T1 내지 T7)은 비정질실리콘 또는 폴리실리콘을 포함할 수 있다. 또는, 적어도 일부의 박막트랜지스터들은 산화물 반도체를 포함할 수도 있다.
신호선들은 스위칭 트랜지스터(T2)와 보상 트랜지스터(T3)에 스캔신호(Sn)를 전달하는 스캔라인(SL), 제1초기화 트랜지스터(T4)에 이전 스캔신호(Sn-1)를 전달하는 이전 스캔라인(SL-1), 제2초기화 트랜지스터(T7)에 이후 스캔신호(Sn+1)를 전달하는 이후 스캔라인(SL+1), 동작제어 트랜지스터(T5) 및 발광제어 트랜지스터(T6)에 발광제어신호(En)를 전달하는 발광제어라인(EL), 그리고 스캔라인(SL)과 교차하며 데이터신호(Dm)를 전달하는 데이터라인(DL)을 포함할 수 있다.
구동전압라인(PL)은 구동 트랜지스터(T1)에 구동전압(ELVDD)을 전달하고, 초기화전압라인(VL)은 구동 트랜지스터(T1)를 초기화하고 발광다이오드(LED)의 화소전극을 초기화하는 초기화전압(Vint)을 전달할 수 있다.
구동 트랜지스터(T1)의 구동 게이트전극은 스토리지 커패시터(Cst)의 제1커패시터 전극과 연결되어 있고, 구동 트랜지스터(T1)의 소스영역과 드레인영역 중 어느 하나는 동작제어 트랜지스터(T5)를 경유하여 구동전압라인(PL)에 연결되어 있으며, 구동 트랜지스터(T1)의 소스영역과 드레인영역 중 다른 하나는 발광제어 트랜지스터(T6)를 경유하여 발광다이오드(LED)의 화소전극과 전기적으로 연결될 수 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터신호(Dm)를 전달받아 발광다이오드(LED)에 구동전류를 공급할 수 있다. 즉, 구동 트랜지스터(T1)는 데이터신호(Dm)에 의해 달라지는 전압에 대응하여, 유기발광 다이오드(OLED)로 흐르는 전류량을 제어할 수 있다.
스위칭 트랜지스터(T2)의 스위칭 게이트전극은 스캔신호(Sn)를 전달하는 스캔라인(SL)에 연결되어 있고, 스위칭 트랜지스터(T2)의 소스영역과 드레인영역 중 어느 하나는 데이터라인(DL)에 연결되어 있으며, 스위칭 트랜지스터(T2)의 소스영역과 드레인영역 중 다른 하나는 구동 트랜지스터(T1)에 연결되면서 동작제어 트랜지스터(T5)를 경유하여 구동전압라인(PL)에 연결될 수 있다. 스위칭 트랜지스터(T2)는 스캔라인(SL)에 인가된 전압에 대응하여, 데이터라인(DL)으로부터의 데이터신호(Dm)를 구동 트랜지스터(T1)로 전달할 수 있다. 즉, 스위칭 트랜지스터(T2)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 데이터라인(DL)으로 전달된 데이터신호(Dm)를 구동 트랜지스터(T1)로 전달하는 스위칭 동작을 수행할 수 있다.
보상 트랜지스터(T3)의 보상 게이트전극은 스캔라인(SL)에 연결되어 있다. 보상 트랜지스터(T3)의 소스영역과 드레인영역 중 어느 하나는 발광제어 트랜지스터(T6)를 경유하여 발광다이오드(LED)의 화소전극에 연결될 수 있다. 보상 트랜지스터(T3)의 소스영역과 드레인영역 중 다른 하나는 스토리지 커패시터(Cst)의 제1커패시터 전극 및 구동 트랜지스터(T1)의 구동 게이트전극에 연결될 수 있다. 이러한 보상 트랜지스터(T3)는 스캔라인(SL)을 통해 전달받은 스캔신호(Sn)에 따라 턴-온되어 구동 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제1초기화 트랜지스터(T4)의 제1초기화 게이트전극은 이전 스캔라인(SL-1)에 연결될 수 있다. 제1초기화 트랜지스터(T4)의 소스영역과 드레인영역 중 어느 하나는 초기화전압라인(VL)에 연결될 수 있다. 제1초기화 트랜지스터(T4)의 소스영역과 드레인영역 중 다른 하나는 스토리지 커패시터(Cst)의 하부전극(CE1)과 구동 트랜지스터(T1)의 구동 게이트전극 등에 연결될 수 있다. 제1초기화 트랜지스터(T4)는 이전 스캔라인(SL-1)을 통해 전달받은 이전 스캔신호(Sn-1)에 따라 턴-온되어 초기화전압(Vint)을 구동 트랜지스터(T1)의 구동 게이트전극에 전달하여 구동 트랜지스터(T1)의 구동 게이트전극의 전압을 초기화시키는 초기화동작을 수행할 수 있다.
동작제어 트랜지스터(T5)의 동작제어 게이트전극은 발광제어라인(EL)에 연결되어 있으며, 동작제어 트랜지스터(T5)의 소스영역과 드레인영역 중 어느 하나는 구동전압라인(PL)과 연결되어 있고 다른 하나는 구동 트랜지스터(T1) 및 스위칭 트랜지스터(T2)에 연결될 수 있다.
발광제어 트랜지스터(T6)의 발광제어 게이트전극은 발광제어라인(EL)에 연결되어 있고, 발광제어 트랜지스터(T6)의 소스영역과 드레인영역 중 어느 하나는 구동 트랜지스터(T1) 및 보상 트랜지스터(T3)에 연결되어 있으며, 발광제어 트랜지스터(T6)의 소스영역과 드레인영역 중 다른 하나는 발광다이오드(LED)의 화소전극에 전기적으로 연결될 수 있다.
동작제어 트랜지스터(T5) 및 발광제어 트랜지스터(T6)는 발광제어라인(EL)을 통해 전달받은 발광제어신호(En)에 따라 동시에 턴-온되어, 구동전압(ELVDD)이 구동 트랜지스터(T1)를 통해 발광다이오드(LED)에 전달되어 발광다이오드(LED)에 구동전류가 흐르도록 한다.
제2초기화 트랜지스터(T7)의 제2초기화 게이트전극은 이후 스캔라인(SL+1)에 연결되어 있고, 제2초기화 트랜지스터(T7)의 소스영역과 드레인영역 중 어느 하나는 발광다이오드(LED)의 화소전극에 연결되어 있으며, 제2초기화 트랜지스터(T7)의 소스영역과 드레인영역 중 다른 하나는 초기화전압라인(VL)에 연결되어, 초기화전압(Vint)을 제공받을 수 있다. 제2초기화 트랜지스터(T7)는 이후 스캔라인(SL+1)을 통해 전달받은 이후 스캔신호(Sn+1)에 따라 턴-온되어 발광다이오드(LED)의 화소전극을 초기화시킨다. 참고로 이후 스캔라인(SL+1)은 도 4에 도시된 화소(P)에 인접한 화소로서 데이터라인(DL)에 전기적으로 연결된 화소의 스캔라인(SL)일 수 있다. 즉, 스캔라인(SL)은 동일한 전기적 신호를 시간차를 두고 전달하여, 일 화소의 스캔라인(SL)으로 기능하기도 하고 인접 화소의 이후 스캔라인(SL+1)으로 기능할 수도 있다.
스토리지 커패시터(Cst)는 제1커패시터 전극과 제2커패시터 전극을 포함할 수 있다. 스토리지 커패시터(Cst)의 제1커패시터 전극은 구동 트랜지스터(T1)의 구동 게이트전극과 연결되며, 스토리지 커패시터(Cst)의 제2커패시터 전극은 구동전압라인(PL)과 연결된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(T1)의 구동 게이트전극 전압과 구동전압(ELVDD) 차에 대응하는 전하가 저장될 수 있다.
일 실시예에 따른 각 화소(P)의 구체적 동작은 다음과 같다.
초기화 기간 동안, 이전 스캔라인(SL-1)을 통해 이전 스캔신호(Sn-1)가 공급되면, 제1초기화 트랜지스터(T4)가 턴-온(Turn on)되어 초기화전압라인(VL)으로부터 공급되는 초기화전압(Vint)에 의해 구동 트랜지스터(T1)가 초기화된다.
데이터 프로그래밍 기간 동안, 스캔라인(SL)을 통해 스캔신호(Sn)가 공급되면, 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)가 턴-온된다. 이 때, 구동 트랜지스터(T1)는 턴-온된 보상 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 된다. 그러면, 데이터라인(DL)으로부터 공급된 데이터신호(Dm)에서 구동 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 구동 트랜지스터(T1)의 구동 게이트전극에 인가된다. 스토리지 커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 스토리지 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다.
발광 기간 동안, 발광제어라인(EL)으로부터 공급되는 발광제어신호(En)에 의해 동작제어 트랜지스터(T5) 및 발광제어 트랜지스터(T6)가 턴-온된다. 구동 트랜지스터(T1)의 구동 게이트전극의 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류가 발생하고, 발광제어 트랜지스터(T6)를 통해 구동 전류가 발광다이오드(LED)에 공급된다.
도 5는 도 3의 디스플레이 패널(10)의 일부분을 개략적으로 도시하는 평면도이다. 도 5에 도시된 것과 같이, 화소(P)들이 디스플레이영역(DA)에 배치된다. 개구영역(OA)과 디스플레이영역(DA) 사이에는 중간영역(MA)이 위치할 수 있다. 개구영역(OA)에 인접한 화소(P)들은 평면상에서 개구영역(OA)을 중심으로 상호 이격되어 배치될 수 있다. 즉, 화소(P)들은 개구영역(OA)을 중심으로 (y축 방향인) 상하로 이격되어 배치되거나, 개구영역(OA)을 중심으로 (x축 방향인) 좌우로 이격되어 배치될 수 있다.
각 화소(P)의 발광다이오드에 연결된 화소회로로 신호를 공급하는 신호라인들 중 개구영역(OA)과 인접한 신호라인들은 개구영역(OA) 및/또는 개구(10OP)를 우회할 수 있다. 디스플레이영역(DA)을 지나는 데이터라인(DL)들 중 일부는, 동일한 열 상에 위치하되 개구영역(OA)의 (+y 방향) 일측에 위치한 화소(P)들과 개구영역(OA)의 (-y 방향) 타측에 위치한 화소(P)들에 데이터신호를 제공하도록 (y축 방향으로) 연장되되, 중간영역(MA)에서 개구영역(OA) 및/또는 개구(10OP)의 가장자리를 따라 개구영역(OA) 및/또는 개구(10OP)를 우회할 수 있다.
도 5에서는 제1데이터라인(DL1)이, 개구영역(OA)의 (+y 방향) 일측에 위치한 화소(P)들에 전기적으로 연결되는 제1연장부분(DL-L1)과, 개구영역(OA)의 (-y 방향) 타측에 위치한 화소(P)들에 전기적으로 연결되는 제1연장부분(DL-L1)과, 중간영역(MA)에서 개구영역(OA) 및/또는 개구(10OP)의 가장자리를 따라 개구영역(OA) 및/또는 개구(10OP)를 우회하는 제1우회부분(DL-C1)을 포함하는 것으로 도시하고 있다. 제1우회부분(DL-C1)은 상호 이격된 두 개의 제1연장부분(DL-L1)들을 전기적으로 연결할 수 있다. 제1우회부분(DL-C1)은 도 5에 도시된 것과 같이 대략 개구영역(OA)의 (+x 방향) 일측에 위치할 수 있다. 제1우회부분(DL-C1)은 제1연장부분(DL-L1)들이 위치한 층과 상이한 층에 위치할 수 있으며, 이 경우 도 5에 도시된 것과 같이 컨택홀(CNT)들을 통해 제1연장부분(DL-L1)들에 연결될 수 있다. 물론 이와 달리 제1우회부분(DL-C1)과 제1연장부분(DL-L1)들이 일체일 수도 있다.
한편, 도 5에서는 제2데이터라인(DL2)이, 개구영역(OA)의 (+y 방향) 일측에 위치한 화소(P)들에 전기적으로 연결되는 제2연장부분(DL-L2)과, 개구영역(OA)의 (-y 방향) 타측에 위치한 화소(P)들에 전기적으로 연결되는 제2연장부분(DL-L2)과, 중간영역(MA)에서 개구영역(OA) 및/또는 개구(10OP)의 가장자리를 따라 개구영역(OA) 및/또는 개구(10OP)를 우회하는 제2우회부분(DL-C2)을 포함하는 것으로 도시하고 있다. 제2우회부분(DL-C2)은 상호 이격된 두 개의 제2연장부분(DL-L2)들을 전기적으로 연결할 수 있다. 제2우회부분(DL-C2)은 도 5에 도시된 것과 같이 대략 개구영역(OA)의 (+x 방향) 일측에 위치할 수 있다. 도 5에 도시된 것과 같이, 제2우회부분(DL-C2)과 제2연장부분(DL-L2)들은 일체일 수도 있다. 물론 이와 달리, 제2우회부분(DL-C2)이 제2연장부분(DL-L2)들이 위치한 층과 상이한 층에 위치할 수 있으며, 이 경우 컨택홀들을 통해 제2연장부분(DL-L2)들에 연결될 수 있다.
스캔라인(SL)은 개구영역(OA)을 중심으로 분리 또는 단절될 수 있다. 도 5에서는 스캔라인(SL)이 개구영역(OA)을 중심으로 분리된 2개의 서브스캔라인(SL-L)들을 포함하는 것으로 도시하고 있다. 개구영역(OA)을 중심으로 (-x 방향인) 좌측에 배치된 서브스캔라인(SL-L)은 디스플레이영역(DA)을 중심으로 (-x 방향인) 좌측에 배치된 스캔 드라이버(2100, 도 3 참조)로부터 신호를 전달받을 수 있고, 개구영역(OA)의 (+x 방향인) 우측에 배치된 서브스캔라인(SL-L)은 디스플레이영역(DA)의 (+x 방향인) 우측에 배치된 스캔 드라이버(2100, 도 3 참조)로부터 신호를 전달받을 수 있다.
중간영역(MA)에는 그루브(G)들이 위치할 수 있다. 그루브(G)들은 데이터라인(DL)들이 우회하는 영역과 개구영역(OA) 사이에 위치할 수 있다. 즉, 그루브(G)들은 제1우회부분(DL-C1) 및 제2우회부분(DL-C2)과 개구영역(OA) 사이에 위치할 수 있다. 기판에 대략 수직인 방향(z축 방향)에서 바라보는 평면도에서, 그루브(G)들 각각은 개구영역(OA)을 둘러싸는 폐루프 형상을 가질 수 있다. 이러한 그루브(G)들은 상호 이격되어 위치할 수 있다.
도 6은 도 5의 디스플레이 패널(10)의 II-II' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
디스플레이 패널(10)은 기판(100)을 구비한다. 기판(100)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 만일 기판(100)이 플렉서블 또는 벤더블 특성을 갖는다면, 기판(100)은 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
기판(100) 상에는 도 4를 참조하여 전술한 것과 같은 화소회로(PC)가 포함하는 박막트랜지스터들 및 커패시터가 위치하고, 그러한 박막트랜지스터들 상에는 디스플레이소자인 유기발광소자(OLED)가 위치할 수 있다. 기판(100) 상에는 제1배리어층(101), 제2배리어층(103) 및 버퍼층(201)이 위치할 수 있다. 이들은 불순물 등이 박막트랜지스터 등으로 침투하는 것을 방지하는 역할을 할 수 있다. 제1배리어층(101), 제2배리어층(103) 및 버퍼층(201) 각각은 실리콘나이트라이드, 실리콘옥시나이트라이드 또는 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 단층 구조 혹은 다층 구조를 가질 수 있다. 참고로 제1배리어층(101)과 제2배리어층(103) 사이에는 하부금속층(미도시)이 배치될 수 있다. 하부금속층은 컴포넌트(70, 도 2 참조)로부터 방출되는 광 또는 외부 광 등이 화소회로(PC)의 박막트랜지스터에 도달하는 것을 차단할 수 있다.
도 4를 참조하여 전술한 것과 같이 화소회로(PC)는 복수개의 박막트랜지스터들 및 커패시터를 포함할 수 있다. 도 6에서는 구동 트랜지스터(T1) 및 스토리지 커패시터(Cst)를 예시적으로 도시하고 있다.
구동 트랜지스터(T1)는 버퍼층(201) 상의 반도체층(ACT1) 및 반도체층(ACT1)의 채널영역(C1)과 중첩하는 게이트전극(GE1)을 포함할 수 있다. 반도체층(ACT1)은 실리콘계 반도체물질, 예컨대 폴리 실리콘을 포함할 수 있다. 반도체층(ACT1)은 채널영역(C1)과 채널영역(C1)의 양측에 배치된 제1영역(B1) 및 제2영역(D1)을 포함할 수 있다. 제1영역(B1) 및 제2영역(D1)은 채널영역(C1) 보다 고농도의 불순물을 포함하는 영역으로, 제1영역(B1) 및 제2영역(D1) 중 어느 하나는 소스영역이고 다른 하나는 드레인영역에 해당할 수 있다.
반도체층(ACT1)과 게이트전극(GE1) 사이에는 게이트절연층(203)이 배치될 수 있다. 게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 단층 구조 또는 다층 구조를 가질 수 있다.
게이트전극(GE1)은 몰리브데늄(Mo), 알루미늄(Al), 구리(Cu) 또는 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다. 예컨대 게이트전극(GE1)은 Mo/Al/Mo 또는 Mo/Al의 다층 구조를 가질 수 있다.
스토리지 커패시터(Cst)는 서로 중첩하는 하부전극(CE1) 및 상부전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)의 하부전극(CE1)은 게이트전극(GE1)과 일체일 수 있다. 스토리지 커패시터(Cst)의 하부전극(CE1)과 상부전극(CE2) 사이에는 제1층간절연층(205)이 배치될 수 있다. 제1층간절연층(205)은 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 단층 구조 또는 다층 구조를 가질 수 있다. 스토리지 커패시터(Cst)의 상부전극(CE2)은 몰리브데늄(Mo), 알루미늄(Al), 구리(Cu) 또는 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다. 예컨대 상부전극(CE2)은 Mo/Al/Mo 또는 Mo/Al의 다층 구조를 가질 수 있다.
스토리지 커패시터(Cst) 상에는 제2층간절연층(207)이 배치될 수 있다. 제2층간절연층(207)은 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있으며, 단층 구조 또는 다층 구조를 가질 수 있다.
도 4를 참조하여 설명한 박막트랜지스터들 중 구동 트랜지스터(T1) 외의 다른 트랜지스터들도 도 6에 도시된 구동 트랜지스터(T1)와 동일하거나 유사한 구조를 가질 수 있다. 참고로 구동 트랜지스터(T1)의 소스영역과 동작제어 트랜지스터(T5)의 드레인영역이 일체이고, 구동 트랜지스터(T1)의 드레인영역과 발광제어 트랜지스터(T6)의 소스영역이 일체일 수 있는 등, 적어도 일부의 박막트랜지스터들의 반도체층들은 서로 일체일 수 있다.
제2층간절연층(207) 상에 제1전극층이 배치될 수 있다. 제1전극층은 화소회로(PC)의 구성요소들 및 유기발광다이오드(OLED)를 전기적으로 연결하기 위한 연결전극들을 포함할 수 있다. 이러한 제1전극층은 알루미늄(Al), 구리(Cu) 또는 티타늄(Ti)을 포함할 수 있으며, 단층 구조 또는 다층 구조를 가질 수 있다. 예컨대 제1전극층은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
제1전극층 상에는 제3층간절연층(209)이 배치될 수 있다. 제3층간절연층(209)은 유기절연물질을 포함할 수 있다. 예컨대 제3층간절연층(209)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 또는 HMDSO(Hexamethyldisiloxane) 등을 포함할 수 있다.
데이터라인(DL) 및 구동전압라인(PL) 등을 포함하는 제2전극층은 제3층간절연층(209) 상에 배치될 수 있다. 제2전극층은 알루미늄(Al), 구리(Cu) 또는 티타늄(Ti)을 포함할 수 있으며, 단층 구조 또는 다층 구조를 가질 수 있다. 예컨대, 제2전극층은 Ti/Al/Ti의 다층구조를 가질 수 있다.
평탄화층(210)은 이러한 제2전극층을 덮으며, 그 상면이 대략 평탄한 형상을 가질 수 있다. 이러한 평탄화층(210)은 아크릴, BCB, 폴리이미드 또는 HMDSO와 같은 유기절연물질을 포함할 수 있다.
참고로 도 6은 제3층간절연층(209) 상에 위치하는 제2전극층이 데이터라인(DL) 및 구동전압라인(PL)을 포함하는 것으로 도시하고 있으나, 본 발명은 이에 한정되는 것은 아니다. 예컨대 데이터라인(DL) 및 구동전압라인(PL) 중 어느 하나는 제2층간절연층(207) 상에 위치하는 제1전극층에 포함될 수도 있다.
디스플레이소자인 유기발광다이오드(OLED)는 평탄화층(210) 상에 배치될 수 있다. 유기발광다이오드(OLED)는 화소전극(221), 중간층(222) 및 대향전극(223)을 포함할 수 있다.
평탄화층(210) 상에 위치하는 화소전극(221)은 평탄화층(210) 등에 형성된 컨택홀을 통해 하부에 위치하는 박막트랜지스터에 전기적으로 연결될 수 있다. 물론 이를 위해 화소전극(221)은 제3층간절연층(209) 상에 위치하는 연결전극 또는 제2층간절연층(207) 상에 위치하는 연결전극에 컨택홀을 통해 연결되고, 그러한 연결전극이 컨택홀을 통해 발광제어 발광제어 트랜지스터(T6) 등의 소스영역과 드레인영역 중 어느 하나에 전기적으로 연결될 수 있다. 화소전극(221)들 각각은 ITO, In2O3 또는 IZO 등의 투광성인 도전성 산화물로 형성된 투광성 도전층과, Al 또는 Ag 등과 같은 금속으로 형성된 반사층을 포함한다. 예컨대 화소전극(221)들 각각은 ITO/Ag/ITO의 3층구조를 가질 수 있다.
평탄화층(210) 상에 위치하는 화소정의막(211)은 화소전극(221)들 각각의 적어도 중앙부가 노출되도록 하는 개구를 가짐으로써, 화소를 정의하는 역할을 한다. 이러한 화소정의막(211)은 화소전극(221)들 각각의 가장자리와 대향전극(223)과의 거리를 증가시킴으로써, 화소전극(221)들의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.
이와 같은 화소정의막(211)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 또한 화소정의막(211)은 차광성 절연물질을 포함할 수 있다. 이에 따라 화소정의막(211)은 유색의 불투명한 차광성 절연층으로서, 예컨대 검은색으로 보일 수 있다. 예컨대, 화소정의막(211)은 폴리이미드계 바인더와, 적색, 녹색 및 청색이 혼합된 피그먼트를 포함할 수 있다. 또는, 화소정의막(211)은 바인더와, 락탐계 블랙 피그먼트(lactam black pigment) 및 블루 피그먼트의 혼합물을 포함할 수 있다. 또는, 화소정의막(211)은 카본블랙을 포함할 수 있다. 이러한 화소정의막(211)은 디스플레이 장치의 콘트라스트를 향상시킬 수 있다.
화소전극(221) 상부에는 대향전극(223)이 위치할 수 있다. 이 대향전극(223)은 복수개의 화소전극(221)들에 대응하도록 일체(一體)로 형성될 수 있다. 대향전극(223)은 ITO, In2O3 또는 IZO으로 형성된 투광성 도전층을 포함할 수 있고, 또한 Al이나 Ag 등과 같은 금속을 포함하는 반투과막을 포함할 수 있다. 예컨대 대향전극(223)은, MgAg를 포함하는 반투과막을 포함할 수 있다.
화소전극(221)과 대향전극(223) 사이에 위치하는 중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 화소전극(221)과 발광층(222b) 사이에 위치하는 제1기능층(222a)과, 발광층(222b)과 대향전극(223) 사이에 위치하는 제2기능층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 제1기능층(222a)은 정공주입층(HIL: Hole Injection Layer) 및/또는 정공수송층(HTL: Hole Transporting Layer)을 포함할 수 있고, 제2기능층(222c)은 전자수송층(ETL: Electron Transporting Layer) 및/또는 전자주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
발광층(222b)은 화소정의막(211)의 개구에 대응하도록 패터닝된 형상을 가져, 화소전극(221)과 중첩할 수 있다. 반면, 제1기능층(222a)과 제2기능층(222c)은 복수개의 화소전극(221)들에 대응하도록 일체(一體)로 형성될 수 있다.
화소정의막(211) 상에는 스페이서(213)가 위치할 수 있다. 스페이서(213)는 화소정의막(211)을 형성할 시 동일한 공정에서 동시에 형성될 수도 있고, 화소정의막(211)을 형성하는 공정과 상이한 별도의 공정에서 형성될 수도 있다. 스페이서(213)는 폴리이미드와 같은 유기절연물을 포함할 수 있다.
이러한 유기발광다이오드(OLED)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(300)이 이러한 유기발광다이오드(OLED)를 덮어 이들을 보호하도록 할 수 있다. 봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 도 6에서는 봉지층(300)이 제1무기봉지층(310), 제2무기봉지층(330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것으로 도시하고 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드 및 실리콘옥시나이트라이드 중 하나 이상의 무기물을 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 물질은 아크릴계 수지, 에폭시계 수지, 폴리이미드 및/또는 폴리에틸렌 등을 포함할 수 있다. 예컨대, 유기봉지층(320)은 아크릴계 수지, 예컨대 폴리메틸메타크릴레이트 및/또는 폴리아크릴산 등을 포함할 수 있다. 유기봉지층(320)은 모노머를 경화하거나, 폴리머를 도포하여 형성할 수 있다.
디스플레이 패널(10)은 입력감지층(40)을 포함할 수 있다. 입력감지층(40)은 제2무기봉지층(330) 상에 배치된 제1터치절연층(401), 제1터치절연층(401) 상의 제1도전층(402), 제1도전층(402) 상의 제2터치절연층(403), 제2터치절연층(403) 상의 제2도전층(404) 및 제2도전층(404) 상의 제3터치절연층(405)을 포함할 수 있다.
제1터치절연층(401), 제2터치절연층(403) 및 제3터치절연층(405)은 각각 무기절연물 및/또는 유기절연물을 포함할 수 있다. 예컨대 제1터치절연층(401)과 제2터치절연층(403)은 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드와 같은 무기절연물을 포함하고, 제3터치절연층(405)은 유기절연물을 포함할 수 있다.
입력감지층(40)의 터치전극(TE)은 예컨대 제1도전층(402) 및 제2도전층(404)이 접속된 구조를 포함할 수 있다. 제1도전층(402) 및 제2도전층(404) 각각은 알루미늄(Al), 구리(Cu) 또는 티타늄(Ti)을 포함할 수 있으며, 단층 구조 또는 다층 구조를 가질 수 있다. 예컨대, 제1도전층(402) 및 제2도전층(404) 각각은 Ti/Al/TI의 3층 구조를 가질 수 있다.
도 5를 참조하여 전술한 것과 같이 중간영역(MA)에는 제1우회부분(DL-C1) 및 제2우회부분(DL-C2)이 위치할 수 있는바, 도 6에 도시된 것과 같이 중간영역(MA)은 이러한 제1우회부분(DL-C1) 및 제2우회부분(DL-C2)이 위치하는 제1서브중간영역(SMA1)을 포함할 수 있다. 중간영역(MA)은 제1서브중간영역(SMA1) 외에도 후술하는 것과 같은 제2서브중간영역(SMA2, 도 7 참조)도 포함할 수 있다.
도 6에서는 제2우회부분(DL-C2)들을 도시하고 있는바, 제2우회부분(DL-C2)은 제2층간절연층(207) 상에 배치되거나 제3층간절연층(209) 상에 위치할 수 있다. 기판(100)에 수직인 방향(z축 방향)에서 바라보는 평면도 상에서 상호 인접한 것으로 보이는 제2우회부분(DL-C2)들은, 서로 다른 층 상에 위치할 수 있다. 즉, 어느 한 제2우회부분(DL-C2)이 제3층간절연층(209) 상에 위치할 경우, 이에 인접한 제2우회부분(DL-C2)은 제2층간절연층(207) 상에 위치할 수 있다. 이에 따라 인접한 제2우회부분(DL-C2)들 사이의 피치(Δd)를 줄일 수 있으며, 따라서 중간영역(MA)을 효율적으로 활용할 수 있다. 이는 물론 제1우회부분(DL-C1)들에 있어서도 마찬가지이다.
제1서브중간영역(SMA1)에는 더미발광층(222b')이 위치할 수 있다. 이 더미발광층(222b')은 발광층(222b)으로부터 이격되도록 배치된다. 그리고 더미발광층(222b')은 제1서브중간영역(SMA1)에 위치하고 후술하는 것과 같이 제1서브중간영역(SMA1)과 디스플레이 패널(10)의 개구(10OP) 사이에 제2서브중간영역(SMA2)이 위치하기에, 더미발광층(222b')의 기판(100)의 개구부(100OP) 방향의 끝단이 디스플레이 패널(10)의 개구(10OP)에 의해 노출되지 않는다. 더미발광층(222b')은 발광층(222b)과 동일한 물질로 동시에 형성될 수 있다.
도 7은 도 5의 디스플레이 패널(10)의 III-III' 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다. 도 7에 도시된 것과 같이, 중간영역(MA)은 전술한 것과 같은 제1우회부분(DL-C1) 및 제2우회부분(DL-C2)이 위치하는 제1서브중간영역(SMA1) 외에, 제1서브중간영역(SMA1)과 개구영역(OA) 사이에 위치하는 제2서브중간영역(SMA2)도 포함할 수 있다. 제2서브중간영역(SMA2)에는 그루브(G)들 및 격벽들이 배치될 수 있으며, 디스플레이영역(DA) 상의 봉지층(300)은 중간영역(MA)으로 연장되어 그루브(G)들 및 격벽들을 덮을 수 있다.
제2서브중간영역(SMA2)에 위치하는 그루브(G)들은 상호 이격되어 배치될 수 있다. 도 7에서는 제1그루브(1G) 내지 제6그루브(6G)가 제1서브중간영역(SMA1)으로부터 개구영역(OA) 방향으로 배치되는 것으로 도시하고 있다. 제1그루브(1G) 내지 제6그루브(6G)는 도 5를 참조하여 전술한 것과 같이 기판(100)에 대략 수직인 방향(z축 방향)에서 바라보는 평면도 상에서 개구영역(OA)을 둘러싸는 폐루프 형상을 갖는 것으로 나타날 수 있다. 제6그루브(6G)의 일부는 개구영역(OA)과 중첩할 수 있다. 예컨대, 기판(100)에 수직인 방향(z축 방향)에서 바라볼 시, 제6그루브(6G)의 내측에 개구영역(OA)이 위치할 수 있다.
그루브(G)들은 기판(100) 상에 형성된 적어도 하나의 절연층을 관통할 수 있다. 그루브(G)들 각각은 적어도 제3층간절연층(209)을 관통할 수 있다. 도 7에서는 제1그루브(1G) 내지 제6그루브(6G) 각각이 평탄화층(210) 및 제3층간절연층(209)을 관통하는 것으로 도시하고 있다. 제1그루브(1G) 내지 제6그루브(6G)는 식각을 통해 평탄화층(210) 및 제3층간절연층(209)의 일 부분들을 제거함으로써 형성될 수 있다.
그루브(G)들의 바로 아래에는 복수개의 무기절연층(IL)들이 위치한다. 복수개의 무기절연층(IL)들은 제1배리어층(101), 제2배리어층(103), 버퍼층(201), 게이트절연층(203), 제1층간절연층(205) 및 제2층간절연층(207)을 포함할 수 있다. 그루브(G)들은 이러한 복수개의 무기절연층(IL)들의 일부를 노출시킬 수 있다. 즉, 그루브(G)들의 바닥면은 복수개의 무기절연층(IL)들 중 어느 한 층의 상면일 수 있다. 도 7에서는 제1그루브(1G) 내지 제6그루브(6G)의 바닥면이 복수개의 무기절연층(IL)들 중 가장 위에 위치하는 제2층간절연층(207)의 상면인 경우를 도시하고 있다. 물론 평탄화층(210) 및 제3층간절연층(209)을 식각하여 제1그루브(1G) 내지 제6그루브(6G)를 형성할 시, 복수개의 무기절연층(IL)들 중 적어도 일부도 함께 식각될 수 있다.
이처럼 그루브(G)들이 기판(100)에 형성되지 않고 기판(100)과 그루브(G)들 사이에 복수의 무기절연층(IL)들 중 적어도 하나가 개재되도록 함으로써, 기판(100)을 통해 유입될 수 있는 수분 등의불순물이 복수의 무기절연층(IL)들에 의해 차단되도록 할 수 있다.
그루브(G)들 중 적어도 어느 하나는 팁(PT)을 포함할 수 있다. 도 7에 도시된 바와 같이 제1그루브(1G), 제2그루브(2G), 제3그루브(3G), 제5그루브(5G) 및 제6그루브(6G) 각각은 적어도 하나의 팁(PT)을 포함할 수 있다. 예컨대, 제1그루브(1G)는 제1그루브(1G)의 중심을 지나며 기판(100)에 수직인 가상의 선에 대하여 양 측에 위치하는 한 쌍의 팁(PT)들을 가질 수 있다. 제1그루브(1G)와 마찬가지로, 제2그루브(2G) 및 제3그루브(3G)도 각각의 중심을 지나며 기판(100)에 수직인 가상의 선에 대하여 양 측에 위치하는 한 쌍의 팁(PT)들을 가질 수 있다. 물론 제5그루브(5G) 및 제6그루브(6G)와 같이 한 개의 팁(PT)을 갖는 그루브들도 존재할 수 있다.
팁(PT)은 제3층간절연층(209) 상에 배치된 금속패턴층(212)에 의해 형성될 수 있다. 금속패턴층(212)은 도 6을 참조하여 전술한 데이터라인(DL) 및/또는 구동전압라인(PL)을 포함하는 제2전극층의 일부일 수 있다. 따라서 금속패턴층(212)은 데이터라인(DL) 및/또는 구동전압라인(PL)과 동일한 구조를 갖도록 동일한 물질로 동시에 형성될 수 있다.
금속패턴층(212)은 그루브(G)들와 중첩하는 개구패턴들을 가질 수 있다. 예컨대, 금속패턴층(212)은 제1그루브(1G)와 중첩하는 제1개구패턴(212OP1)을 가지고, 제3층간절연층(209)의 제1개구(209OP1)에 의해 정의되는 제1그루브(1G)의 양 측 경계(boundary)는 제1개구패턴(212OP1)의 양 측 경계보다 제1그루브(1G)의 중심을 지나는 가상의 수직선(VXL)으로부터 멀게 배치될 수 있다. 따라서, 금속패턴층(212) 각각의 단부는 제1그루브(1G)의 중심을 향해 돌출되어 팁(PT)을 형성할 수 있다.
마찬가지로, 제2그루브(2G)와 중첩하여 제2개구패턴(212OP2)이 위치하고, 제3그루브(3G)와 중첩하여 제3개구패턴(212OP3)가 위치한다. 금속패턴층(212) 각각의 단부가 제2그루브(2G) 및 제3그루브(3G)의 중심을 향해 돌출되어 팁(PT)을 형성할 수 있다.
제4그루브(4G)는 팁(PT)을 포함하지 않을 수 있다. 예컨대, 금속패턴층(212)의 제4개구패턴(212OP4)은 제4그루브(4G)와 중첩하되, 제4그루브(4G)의 양 측 경계는 제4개구패턴(212OP4)의 양 측 경계보다 제4그루브(4G)의 중심을 지나는 가상의 수직선에 더 가까울 수 있다. 따라서, 제3층간절연층(209)의 제4개구(209OP4)의 내측면은 평탄화층(210)의 제4개구(210OP4)의 내측면과 매끄럽게 연결될 수 있다.
제5그루브(5G)는 제1서브중간영역(SMA1) 측에 위치하는 하나의 팁(PT)을 포함할 수 있다. 예컨대, 금속패턴층(212)의 제5개구패턴(212OP5)은 제5그루브(5G)와 중첩하되, 제5그루브(5G)의 제1서브중간영역(SMA1) 측 경계는 제5개구패턴(212OP5)의 제1서브중간영역(SMA1) 방향의 경계보다 제5그루브(5G)의 중심을 지나는 가상의 수직선으로부터 더 멀고, 제5그루브(5G)의 타 측 경계는 제5개구패턴(212OP5)의 타 측 경계보다 제5그루브(5G)의 중심을 지나는 가상의 수직선에 더 가까울 수 있다. 따라서, 금속패턴층(212)의 제1서브중간영역(SMA1) 방향의 경계가 제5그루브(5G)의 중심을 향해 돌출되어 팁(PT)을 형성할 수 있다.
제6그루브(6G)는 제1서브중간영역(SMA1) 방향에 위치하는 하나의 팁(PT)을 포함할 수 있다. 예컨대, 금속패턴층(212)의 제6개구패턴(212OP6)은 제6그루브(6G)와 중첩하되, 제6그루브(6G)의 제1서브중간영역(SMA1) 방향의 경계는 제6개구패턴(212OP6)의 제1서브중간영역(SMA1) 방향의 경계보다 제6그루브(6G)의 중심을 지나는 가상의 수직선으로부터 더 멀 수 있다. 따라서, 금속패턴층(212)의 제1서브중간영역(SMA1) 방향의 경계가 제6그루브(6G)의 중심을 향해 돌출되어 팁(PT)을 형성할 수 있다.
유기발광다이오드(OLED)에 포함된 층들 중 일부, 예컨대 제1기능층(222a) 및 제2기능층(222c)은 디스플레이영역(DA)뿐만 아니라 중간영역(MA)에도 형성되며, 디스플레이 패널(10)의 개구(10OP)의 내측면에서 노출될 수 있다. 하지만 이러한 제1기능층(222a) 및 제2기능층(222c)은 팁(PT)을 포함하는 그루브(G)에 의해 단절될 수 있다. 대향전극(223)도 팁(PT)을 포함하는 그루브(G)에 의해 단절되거나 분리될 수 있다. 도 7에서는 제1그루브(1G), 제2그루브(2G), 제3그루브(3G), 제5그루브(5G) 및 제6그루브(6G)의 팁(PT)들에 의해 제1기능층(222a), 제2기능층(222c) 및 대향전극(223)이 단절 및 분리되는 것으로 도시하고 있다. 반면 제1기능층(222a), 제2기능층(222c) 및 대향전극(223)은 제4그루브(4G)에 의해서는 단절되지 않고 연속적으로 형성될 수 있다.
수분 등과 같은 불순물은 디스플레이 패널(10)의 개구(10OP)의 내측면을 통해 디스플레이영역(DA)를 향해 이동할 수 있다. 만일 제1기능층(222a) 및 제2기능층(222c)이 디스플레이영역(DA)으로 연속하여 이어진다면, 이러한 제1기능층(222a) 및 제2기능층(222c)은 수분과 같은 불순물의 이동 통로가 될 수 있다. 그러나, 도 7에 도시된 바와 같이 팁(PT)을 포함하는 그루브(G)들에 의해 제1기능층(222a) 및 제2기능층(222c)이 단절되어 있으므로, 수분 등의 불순물이 디스플레이영역(DA)을 향해 이동하는 것을 방지할 수 있다.
그루브(G)들 주변에는 금속 더미 스택(110)이 배치될 수 있다. 예컨대, 그루브(G)들 각각을 중심으로 양 측에 각각 금속 더미 스택(110)이 배치될 수 있다. 금속 더미 스택(110)은 일종의 둔덕(mound)으로서, 그루브(G)의 깊이를 증가시킬 수 있다. 도 7에서는 금속 더미 스택(110)이 절연층을 사이에 두고 중첩된 3개의 금속층, 예컨대 제1금속층(111), 제2금속층(112) 및 제3금속층(113)을 포함하는 것으로 도시하고 있다.
제1금속층(111) 내지 제3금속층(113)은 도 6을 참조하여 전술한 박막트랜지스터 및 스토리지 커패시터의 전극들과 동일한 층 상 위에 위치하며 동일한 물질을 포함할 수 있다. 예컨대, 제1금속층(111)은 게이트전극(GE1)과 동일한 층 상에 위치하며, 동일한 물질을 포함할 수 있다. 제2금속층(112)은 스토리지 커패시터의 상부전극(CE2)과 동일한 층 상에 위치하며, 동일한 물질을 포함할 수 있다. 제3금속층(113)은 제2층간절연층(207) 상에 위치하는 제1전극층과 동일한 물질을 포함할 수 있다. 도 7에서는 금속 더미 스택(110)이 3개의 금속층을 포함하는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 금속 더미 스택(110)의 금속층의 개수는 3개보다 작거나 3개보다 많을 수 있다.
한편, 제5그루브(5G)와 제6그루브(6G) 사이에, 복수개의 무기절연층(IL)들 중 적어도 하나 이상의 일부를 식각하여 형성되는 개구부(COP)가 존재할 수 있다. 도 7에서는 예시적으로 복수개의 무기절연층(IL)들 중 제2배리어층(103), 버퍼층(201), 게이트절연층(203), 제1층간절연층(205) 및 제2층간절연층(207)의 일부가 식각되어 개구부(COP)가 형성되는 것으로 도시하고 있다. 금속 더미 스택(110)이 포함하는 복수의 금속층들 중 적어도 하나의 금속층은 연장되어, 개구부(COP)와 중첩할 수 있. 도 7에서는 예시적으로 제3금속층(113)이 연장되어, 개구부(COP)와 중첩하는 것으로 도시하고 있다.
개구부(COP)는 제1서브중간영역(SMA1) 방향의 무기절연층들과 개구영역(OA) 방향의 무기절연층들을 분리하여, 디스플레이 패널(10)의 개구(10OP)를 형성할 때 개구영역(OA) 방향의 무기절연층들에서 생성된 크랙이 제1서브중간영역(SMA1) 방향의 무기절연층들로 전파되는 것을 방지할 수 있다. 이 때, 금속 더미 스택(110)이 포함하는 복수개의 금속층들 중 적어도 하나의 금속층이 복수개의 무기절연층들(IL)의 개구부(COP)를 덮도록 함으로써, 개구부(COP)를 통하여 제3층간절연층(209)으로부터 기판(100)으로 수분 등의 불순물이 이동하는 것을 방지할 수 있다.
그루브(G)들 중 일부, 예컨대 제4그루브(4G)는 팁(PT)을 포함하지 않을 수 있다. 제4그루브(4G)는 봉지층(300)의 유기봉지층(320)을 형성할 시 유기봉지층(320)이 형성되는 영역의 모니터링에 이용할 수 있다.
유기봉지층(320)은 모노머를 도포한 후, 이를 경화시켜 형성시킬 수 있다. 모노머는 유동성을 가지고 있어, 모노머의 위치를 확인할 필요가 있다. 유기봉지층(320)의 위치는 디스플레이 패널(10)에 광을 조사한 후 반사되어 오는 빛의 양을 이용하여 측정할 수 있다. 금속을 포함하는 팁(PT)은 유기봉지층(320)의 모니터링 시 사용되는 광의 반사율에 영향을 주므로, 모든 그루브(G)들이 팁(PT)을 포함하는 경우 유기봉지층(320)의 위치 확인이 어려울 수 있다. 그러나, 디스플레이 패널(10)이 팁(PT)을 구비하지 않는 제4그루브(4G) 및/또는 일측에만 팁(PT)이 형성된 그루브를 포함하도록 함으로써, 그러한 문제를 방지하거나 최소화할 수 있다.
중간영역(MA)에는 전술한 그루브(G)들 외에 격벽들도 위치할 수 있다. 도 7에서는 제1격벽(PW1)과 제2격벽(PW2)이 도시되어 있다. 그루브(G)들은 제2서브중간영역(SMA2)에서 상호 이격되어 배치될 수 있다. 제1격벽(PW1)은 제1그루브(1G)와 제2그루브(2G) 사이에 위치할 수 있다. 이에 따라 제1그루브(1G)는 제1격벽(PW1)과 제1서브중간영역(SMA1) 사이에 위치할 수 있다. 바꾸어 말하면, 제1그루브(1G)는 제1격벽(PW1)과 디스플레이영역(DA) 사이에 위치할 수 있다. 제2그루브(2G), 제3그루브(3G) 및 제4그루브(4G)는 제1격벽(PW1)과 제2격벽(PW2) 사이에 배치될 수 있고, 제5그루브(5G) 및 제6그루브(6G)는 제2격벽(PW2)과 개구영역(OA) 사이에 배치될 수 있다.
제1격벽(PW1)과 제2격벽(PW2) 사이에는 그루브(G)들을 분리하는 서브격벽(SW)들이 위치할 수 있다. 예컨대, 제2그루브(2G)와 제3그루브(3G) 사이에 제1서브격벽(SW1)이 위치하고, 제3그루브(3G)과 제4그루브(4G) 사이에 제2서브격벽(SW2)이 위치할 수 있다. 마찬가지로 제5그루브(5G)과 제6그루브(6G) 사이에 제3서브격벽(SW3)이 위치할 수 있다.
제1격벽(PW1) 및 제2격벽(PW2) 사이의 그루브(G)는 유기봉지층(320)으로 채워질 수 있다. 도 7에서는 제2그루브(2G), 제3그루브(3G) 및 제4그루브(4G)가 제1격벽(PW1) 및 제2격벽(PW2) 사이의 영역에서 유기봉지층(320)으로 채워진 것을 도시하고 있다. 유기봉지층(320)은 제1격벽(PW1) 및 제2격벽(PW2) 사이의 그루브(G)들의 팁(PT)들을 덮을 수 있다. 예컨대 제2그루브(2G) 및 제3그루브(3G) 각각의 양 측에 배치되는 한 쌍의 팁(PT)들은 유기봉지층(320)에 의하여 상면까지 충분히 덮일 수 있다. 제1격벽(PW1) 및 제2격벽(PW2) 사이의 그루브(G)들의 팁(PT)들이 유기봉지층(320)에 의하여 매립되지 않을 경우, 그 부분에 인접하여 위치하는 제2무기봉지층(330) 등에서 크랙이 발생할 수 있다. 따라서, 유기봉지층(320)이 팁(T)들을 매립하도록 함으로써, 그러한 문제가 발생하는 것을 방지하거나 최소화할 수 있다.
봉지층(300)의 제1무기봉지층(310)은 그루브(G)들의 내측면을 연속적으로 커버할 수 있으며, 유기봉지층(320)은 제1서브중간영역(SMA1)을 커버하며, 제2서브중간영역(SMA2)의 일부를 커버할 수 있다. 유기봉지층(320)은 그루브(G)들 중 일부, 예컨대 제1그루브(1G)와 제1격벽(PW1)과 제2격벽(PW2) 사이의 제2그루브(2G) 내지 제4그루브(4G)를 커버할 수 있다. 제2무기봉지층(330)은 유기봉지층(320) 상에서 중간영역(MA)을 전체적으로 커버할 수 있다.
제1격벽(PW1)은 유기봉지층(320)의 형성 시 모노머의 흐름을 제어하기 위해 복수의 돌기를 포함할 수 있다. 도 7에서는 예시적으로 제1격벽(PW1)이 상호 이격된 제1돌기(1141)와 제2돌기(1141, 1143)를 갖는 것으로 도시하고 있다. 제1격벽(PW1)의 높이는 비대칭으로 형성될 수 있다. 예컨대, 제1돌기(1141)의 높이는 제2돌기(1143)의 높이보다 낮게 형성되어, 잉크젯 프린팅 공정을 위한 마진을 확보할 수 있다. 제2돌기(1143)는 유기봉지층(320) 상으로 돌출되어, 유기봉지층(320)을 단절하거나 분리할 수 있다. 제2돌기(1143) 상에서, 제2무기봉지층(330)의 일부는 제1무기봉지층(310)의 일부와 직접 접촉할 수 있다.
중간영역(MA)에서 유기봉지층(320)은 제1격벽(PW1)의 구조 등에 의해 불연속적일 수 있다. 예컨대, 유기봉지층(320)의 일부는 도 6 및 도 7에 도시된 바와 같이 디스플레이영역(DA)과 제1서브중간영역(SMA1)을 덮을 수 있고, 다른 일부는 제1격벽(PW1)과 제2격벽(PW2)사이의 영역을 덮을 수 있다. 즉, 유기봉지층(320)의 단부는 제2격벽(PW2)의 디스플레이영역(DA) 방향(-x 방향)의 일측에 위치하고, 개구영역(OA)을 향해 연장되지 않는다. 따라서, 제2무기봉지층(330)의 일부는 제2격벽(PW2)의 상면 상에서 제1무기봉지층(310)의 일부와 직접 접촉할 수 있다. 그리고 제2무기봉지층(330)은 제2격벽(PW2)과 개구영역(OA) 사이에서 제1무기봉지층(310)과 직접 접촉할 수 있다.
도 6을 참조하여 설명한 터치절연층들은 중간영역(MA)으로 연장될 수 있다. 이와 관련하여, 도 7은 제1터치절연층(401) 내지 제3터치절연층(405)이 중간영역(MA)으로 연장된 것으로 도시하고 있다.
추가평탄화층(450)은 중간영역(MA)에 위치할 수 있다. 추가평탄화층(450)은 중간영역(MA)을 평탄화시킬 수 있다. 추가평탄화층(450)은 중간영역(MA)에 위치하되 추가평탄화층(450)의 아래에 구비된 구조를 덮을 수 있다. 이러한 추가평탄화층(450)은 중간영역(MA)에만 위치하고 디스플레이영역(DA)에는 존재하지 않을 수 있다. 이와 관련하여, 도 6은 추가평탄화층(450)의 디스플레이영역(DA) 방향의 외측 에지(450e)가 디스플레이영역(DA)에 위치하지 않는 것으로 도시하고 있다. 따라서, 추가평탄화층(450)의 외측 에지(450e)에 인접한 디스플레이영역(DA)에서, 제1터치절연층(401)과 제2터치절연층(403)은 상호 직접 접촉할 수 있다.
도 7에 도시된 것과 같이, 디스플레이 패널(10)은 개구(10OP)를 포함한다. 디스플레이 패널(10)의 개구(10OP)는 디스플레이 패널(10)을 이루는 구성요소들의 개구부들을 포함할 수 있다. 예컨대, 디스플레이 패널(10)의 개구(10OP)는 기판(100)의 개구부, 제1무기봉지층(310)의 개구부, 제2무기봉지층(330)의 개구부 및 추가평탄화층(450)의 개구부 등을 포함할 수 있다.
이러한 개구부들은 동시에 형성될 수 있다. 예컨대 레이저빔을 조사하여 기판(100), 제1무기봉지층(310), 제2무기봉지층(330) 및 추가평탄화층(450) 등의 일부를 제거함으로써, 개구(10OP)를 형성할 수 있다. 따라서, 기판(100)의 개구부(100OP)를 정의하는 기판(100)의 내측면과 추가평탄화층(450)의 개구부(450OP)를 정의하는 추가평탄화층(450)의 내측면 등은 연속면을 형성할 수 있다.
도 8은 도 1의 디스플레이 장치(1)를 제조하는데 사용될 수 있는 마스크(MSK)를 개략적으로 도시하는 평면도이고, 도 9는 도 8의 마스크(MSK)의 일부분을 개략적으로 도시하는 저면도이며, 도 10은 도 9의 마스크(MSK)의 A부분을 확대하여 도시하는 저면도이다. 이러한 마스크(MSK)는 디스플레이 장치의 발광층(222b) 및 더미발광층(222b')을 형성할 시 사용될 수 있다. 즉, 마스크(MSK)는 발광층 증착용 마스크이다.
마스크(MSK)는 복수개의 증착영역(DPA)들을 포함한다. 복수개의 증착영역(DPA)들 각각은 복수개의 디스플레이 패널(10)들에 대응할 수 있다. 즉, 복수개의 디스플레이 패널(10)들은 동시에 제조될 수 있다.
복수개의 증착영역(DPA)들 각각은 센서영역(SA) 및 메인증착영역(MDA)을 포함할 수 있다. 센서영역(SA)은 디스플레이 패널(10)의 개구영역(OA)에 대응할 수 있다. 물론 센서영역(SA)의 면적은 후술하는 것과 같이 개구영역(OA)의 면적보다 넓을 수 있다. 메인증착영역(MDA)은 센서영역(SA)을 둘러싸도록 센서영역(SA) 외측에 위치하며, 증착물질이 통과할 수 있도록 일정한 간격으로 배열된 복수개의 관통홀(TH)들이 배치된다. 관통홀(TH)들은 제1관통홀(TH1)들과 제2관통홀(TH2)들을 포함할 수 있다. 제1관통홀(TH1)들은 발광층(222b) 형성용 물질이 통과할 수 있다.
디스플레이 장치는 디스플레이영역(DA)에 배치되는 적색발광층들, 녹색발광층들 및 청색발광층들을 포함할 수 있다. 이러한 발광층들은 증착을 통해 형성될 수 있다. 적색발광층들은 적색발광층용 마스크에 의해 동시에 형성되고, 녹색발광층들 역시 녹색발광층용 마스크에 의해 동시에 형성되며, 청색발광층들 역시 청색발광층용 마스크에 의해 동시에 형성될 수 있다. 도 8 내지 도 10의 마스크(MSK)는 예컨대 적색발광층용 마스크일 수 있다.
마스크(MSK)의 센서영역(SA)에는 관통홀이 존재하지 않는다. 그 대신, 센서영역(SA)에는 일정한 간격으로 배열된 복수개의 오목부(GV)들이 배치된다.
마스크(MSK)를 이용하여 발광층을 형성할 시, 마스크(MSK)가 처지는 것을 방지하기 위해 마스크(MSK)에는 인장력이 인가된다. 따라서 마스크(MSK)는 균일한 구조를 갖는 것이 바람직하다. 마스크(MSK)의 구조가 균일하지 않을 경우, 마스크(MSK)에 인가되는 인장력에 의해 발생하는 스트레스가 불균일하게 발생하기에, 마스크(MSK)의 수명이 현저히 줄어들 수 있기 때문이다. 따라서 마스크(MSK)의 메인증착영역(MDA)에 복수개의 관통홀(TH)들이 배치되는 반면 마스크(MSK)의 센서영역(SA)에는 아무 것도 위치하지 않는다면, 마스크(MSK)의 수명이 현저히 줄어들 수 있다. 하지만 본 실시예에 따른 마스크(MSK)의 경우에는 센서영역(SA)에 일정한 간격으로 배열된 복수개의 오목부(GV)들이 존재하기에, 마스크(MSK)에 그와 같은 불량이 발생하는 것을 효과적으로 방지하거나 최소화할 수 있다.
물론 마스크(MSK)의 센서영역(SA)에도 메인증착영역(MDA)에서와 마찬가지로 관통홀들이 존재하도록 하는 것을 고려할 수 있다. 하지만 이 경우 디스플레이 장치(1)를 제조할 시 불량이 발생할 가능성이 매우 높아진다는 문제점이 있다. 디스플레이 패널(10)을 제조할 시 전술한 것과 같이 디스플레이 패널(10)에 레이저빔을 조사하여 기판(100), 제1무기봉지층(310), 제2무기봉지층(330) 및 추가평탄화층(450) 등의 일부를 제거함으로써, 개구(10OP)를 형성할 수 있다. 만일 마스크(MSK)의 센서영역(SA)에도 메인증착영역(MDA)에서와 마찬가지로 관통홀들이 존재한다면, 디스플레이 패널(10)의 개구(10OP)가 형성될 부분에도 더미발광층들이 존재하게 된다. 따라서 디스플레이 패널(10)에 레이저빔을 조사하여 개구(10OP)를 형성하는 과정에서 더미발광층들의 일부도 함께 제거되며, 이 과정에서 제거되는 더미발광층에서 불순물 등이 형성되어 디스플레이 패널(10)의 불량을 야기할 수 있다.
본 실시예에 따른 마스크(MSK)의 경우, 센서영역(SA)에 일정한 간격으로 배열된 복수개의 오목부(GV)들만이 존재한다. 따라서 디스플레이 패널(10)의 개구(10OP)가 형성될 부분에는 더미발광층이 형성되지 않게 된다. 그 결과, 디스플레이 패널(10)에 레이저빔을 조사하여 개구(10OP)를 형성하는 과정에서 불량이 발생하는 것을 효과적으로 방지하거나 최소화할 수 있다.
참고로 도 7에 도시된 것과 같이 제1기능층(222a) 및/또는 제2기능층(222c)은 디스플레이 패널(10)의 개구(10OOP)의 내측면에서 노출될 수 있다. 이는 디스플레이 장치의 제조 과정에서 제1기능층(222a)이나 제2기능층(222c)을 증착법으로 형성할 시, 발광층(222b) 및 더미발광층(222b')과 달리, 개구부가 형성되기 전의 기판(100)의 전 영역에 대응하도록 제1기능층(222a)이나 제2기능층(222c)을 형성하고, 이후 디스플레이 패널(10)의 일부분을 제거하여 개구(10OP)를 형성하기 때문이다. 하지만 제1기능층(222a)이나 제2기능층(222c)은 그 두께가 발광층(222b) 및 더미발광층(222b')의 두께보다 훨씬 얇기에, 디스플레이 패널(10)의 일부분을 제거하여 개구(10OP)를 형성하는 과정에서 불량을 야기하지 않는다.
이처럼 제1기능층(222a)이나 제2기능층(222c)을 증착법으로 형성할 시, 개구부가 형성되기 전의 기판(100)의 전 영역에 대응하도록 제1기능층(222a)이나 제2기능층(222c)을 형성하고, 이후 디스플레이 패널(10)의 일부분을 제거하여 개구(10OP)를 형성한다. 따라서 제1기능층(222a)은 기판(100)의 개구부에 대응하는 제1관통구를 갖고, 제2기능층(222c) 역시 기판(100)의 개구부에 대응하는 제2관통구를 갖는다. 그리고 이러한 제1기능층(222a)의 제1관통구의 면적과 제2기능층(222c)의 제2관통구의 면적은 기판(100)의 개구부의 면적과 같게 된다. 또한, 제1기능층(222a)의 제1관통구의 내측면, 제2기능층(222c)의 제2관통구의 내측면 및 기판(100)의 개구부의 내측면은 연속면을 형성할 수 있다.
한편, 마스크(MSK)의 제1관통홀(TH1)들은 디스플레이 패널(10)의 디스플레이영역(DA) 내에 위치하는 발광층(222b) 형성에 사용되는 관통홀들이고, 마스크(MSK)의 제2관통홀(TH2)들은 디스플레이 패널(10)의 제1서브중간영역(SMA1) 내에 위치하는 더미발광층(222b') 형성에 사용되는 관통홀들이다. 제2관통홀(TH2)들이 존재하지 않는다면, 제1관통홀(TH1)들 중 개구영역(OA)에 최인접한 것들의 주변 환경은, 디스플레이영역(DA)의 중앙부에 위치하는 것들의 주변 환경과 상이할 수 있다. 디스플레이영역(DA)의 중앙부에 위치하는 제1관통홀(TH1)들은 사방이 다른 제1관통홀(TH1)들로 둘러싸여 있지만, 개구영역(OA)에 최인접한 제1관통홀(TH1)의 경우에는 일측에만 제1관통홀(TH1)들이 존재하기 때문이다. 주변 환경이 상이할 경우, 관통홀들을 통과하여 형성되는 발광층들의 면적이나 두께 등이 일정하지 않을 수도 있다. 따라서 제2관통홀(TH2)들이 존재하도록 함으로써, 모든 제1관통홀(TH1)들의 주변 환경이 동일하거나 유사하도록 함으로써, 고품질의 디스플레이 장치를 제조할 수 있다.
참고로 발광층(222b)으로부터 이격되도록 배치되는 더미발광층(222b')은 제1서브중간영역(SMA1)에 위치하고, 전술하는 것과 같이 제1서브중간영역(SMA1)과 디스플레이 패널(10)의 개구(10OP) 사이에 제2서브중간영역(SMA2)이 위치하기에, 더미발광층(222b')의 기판(100)의 개구부(100OP) 방향의 끝단은 디스플레이 패널(10)의 개구(10OP)에 의해 노출되지 않는다. 개구(10OP) 형성 시 디스플레이 패널(10)의 제2서브중간영역(SMA2)으로 둘러싸이는 부분이 제거되기 때문이다.
도 11은 도 9의 마스크의 일부분을 개략적으로 도시하는 단면도이다. 도 11에서는 메인증착영역(MDA)의 일부와 센서영역(SA)의 일부를 도시하고 있다. 도시된 것과 같이, 센서영역(SA) 내에 위치하는 복수개의 오목부(GV)들은 마스크(MSK)의 (-z 방향) 제1면(S1) 상에 위치한다. 그리고 메인증착영역(MDA)에 위치하는 복수개의 관통홀(TH)들은 제1면(S1) 반대측의 제2면(S2)과 제1면(S1)을 관통한다.
복수개의 오목부(GV)들 각각의 제1면(S1) 상에서의 제1면적(A1)은, 복수개의 관통홀(TH)들 각각의 제1면(S1) 상에서의 제2면적(A2)과 같을 수 있다. 필요하다면, 복수개의 오목부(GV)들 각각의 제1면(S1) 상에서의 제1면적(A1)은, 복수개의 관통홀(TH)들 각각의 제1면(S1) 상에서의 제2면적(A2)보다 좁을 수도 있다. 그리고 복수개의 관통홀(TH)들 각각의 제2면(S2) 상에서의 제3면적(A3)은 제2면적(A2)보다 좁을 수 있다. 아울러 복수개의 오목부(GV)들 각각의 깊이는 제1면(S1)과 제2면(S2) 사이의 두께의 절반보다 클 수 있다.
도 11의 마스크(MSK)를 제조하는 과정을 도시하는 개념도인 도 12에 도시된 것과 같이, 제1면(S1) 상에, 센서영역(SA) 내에 위치하는 복수개의 오목부(GV)들과 센서영역(SA)을 둘러싸도록 센서영역(SA) 외측에 위치하는 메인증착영역(MDA) 내에 위치하는 복수개의 임시오목부(TGV)들을, 동시에 형성한다. 임시오목부(TGV)는 제1관통홀(TH1) 용의 제1임시오목부(TGV1)와 제2관통홀(TH2) 용의 제2임시오목부(TGV2)를 포함할 수 있다. 마스크(MSK)는 니켈과 철의 합금을 포함할 수 있으며, 예컨대 인바(Invar)로 형성될 수 있다. 이러한 마스크(MSK)에 습식식각 등을 통해 복수개의 오목부(GV)들과 복수개의 임시오목부(TGV)들을 동시에 형성할 수 있다.
센서영역(SA) 내에 위치하는 복수개의 오목부(GV)들과 메인증착영역(MDA) 내에 위치하는 복수개의 임시오목부(TGV)들을 동시에 형성하기에, 복수개의 오목부(GV)들 각각의 제1면(S1) 상에서의 제1면적(A1)은, 복수개의 임시오목부(TGV)들 각각의 제1면(S1) 상에서의 제2면적(A2)과 같을 수 있다. 필요하다면, 복수개의 오목부(GV)들 각각의 제1면(S1) 상에서의 제1면적(A1)이 복수개의 임시오목부(TGV)들 각각의 제1면(S1) 상에서의 제2면적(A2)보다 좁도록 할 수도 있다. 복수개의 임시오목부(TGV)들 각각의 제1면(S1) 상에서의 제2면적(A2)은, 복수개의 관통홀(TH)들 각각의 제2면(S2) 상에서의 제3면적(A3)보다 넓을 수 있다. 복수개의 오목부(GV)들과 복수개의 임시오목부(TGV)들을 형성할 시, 이들 각각의 깊이가 제1면(S1)과 제2면(S2) 사이의 두께의 절반보다 크도록 할 수 있다.
이어, 제1면(S1) 반대측의 제2면(S2)에서 복수개의 임시오목부(TGV)들에 대응하는 부분들을 습식식각 등의 방법으로 제거하여, 복수개의 임시오목부(TGV)들이 도 11에 도시된 것과 같은 복수개의 관통홀(TH)들이 되도록 할 수 있다. 복수개의 임시오목부(TGV)들의 깊이가 제1면(S1)과 제2면(S2) 사이의 두께의 절반보다 크기에, 제1면(S1) 반대측의 제2면(S2)에서 복수개의 임시오목부(TGV)들에 대응하는 부분들을 습식식각 등의 방법으로 제거함에 따라 형성되는 관통홀(TH)의 제2면(S2) 상에서의 제3면적(A3)은 복수개의 임시오목부(TGV)들 각각의 제1면(S1) 상에서의 제2면적(A2)보다 좁게 된다. 그리고 관통홀(TH)들이 이러한 두 번의 식각들에 의해 형성되기에, 관통홀(TH)들 각각의 내측면에는 도 11에 도시된 것과 같이 돌출부가 형성된다. 복수개의 임시오목부(TGV)들의 깊이가 제1면(S1)과 제2면(S2) 사이의 두께의 절반보다 크게 되도록 임시오목부(TGV)들이 형성되기에, 이 돌출부는 상대적으로 제1면(S1)보다 제2면(S2)에 인접하여 위치하게 된다.
이와 같이 제조되는 마스크(MSK)의 경우, 제1면(S1)은 발광층 형성용 물질을 위한 증착원 방향의 면이고, 제2면(S2)은 발광층이 증착될 대상물 방향의 면일 수 있다. 이는 상술한 것과 같은 관통홀(TH)들 각각의 내측면에 형성되는 돌출부가 발광층이 증착될 대상물에 인접하여 위치하도록 하여, 섀도우 효과(shadow effect)에 의한 불량 발생을 최소화하기 위함이다.
한편, 센서영역(SA) 내에 위치하는 그루브(GV)들을 형성할 시, 제1면(S1)에 복수개의 임시오목부(TGV)들을 형성할 시 그루브(GV)들을 제1면(S1)에 함께 형성하지 않고, 제1면(S1) 반대측의 제2면(S2)에서 복수개의 임시오목부(TGV)들에 대응하는 부분들을 습식식각 등의 방법으로 제거할 시 제2면(S2)에 그루브(GV)들을 동시에 형성하는 것을 고려할 수도 있다. 하지만 이 경우 제2면(S2)에 형성되는 그루브(GV)의 제2면(S2) 상에서의 면적은 관통홀(TH)의 제2면(S2) 상에서의 제3면적(A3)과 같아지게 된다. 그리고 제2면(S2)에 형성되는 그루브(GV)의 부피는, 제1면(S1)에 그루브(GV)가 형성되는 경우의 부피보다 작아지게 된다.
전술한 것과 같이 본 실시예에 따른 마스크(MSK)는 메인증착영역(MDA)에 복수개의 관통홀(TH)들이 배치되도록 하고 센서영역(SA)에 일정한 간격으로 배열된 복수개의 오목부(GV)들이 존재하도록 하여, 메인증착영역(MDA)과 센서영역(SA)에 걸쳐서 마스크(MSK)에 일정한 스트레스가 인가되도록 한다. 이를 위해서, 오목부(GV)의 부피는 가급적 관통홀(TH)의 부피에 가까운 것이 바람직하다. 따라서 제1면(S1)에 임시오목부(TGV)들을 형성할 시 센서영역(SA) 내에 위치하는 그루브(GV)들을 제1면(S1)에 동시에 형성하는 것이 바람직하다. 물론 센서영역(SA) 내에 위치하는 그루브(GV)들을 제1면(S1)에 형성하더라도, 도 1의 디스플레이 장치를 제조하는데 사용될 수 있는 마스크(MSK)의 일부분을 확대하여 도시하는 저면도인 도 13에 도시된 것과 같이, 그루브(GV)의 제1면(S1) 상에서의 면적이 관통홀(TH)의 제1면(S1) 상에서의 면적보다 좁을 수도 있다.
도 10 및 도 13에서 확인할 수 있는 것과 같이, 관통홀(TH)들의 중심들 사이의 거리와, 그루브(GV)들의 중심들 사이의 거리는 동일하게 할 수 있다. 즉, 관통홀(TH)들의 배열방식과 그루브(GV)들의 배열방식은 동일할 수 있고, 단위면적당 관통홀(TH)들의 개수와 단위면적당 그루브(GV)들의 개수는 동일할 수 있다. 이를 통해 메인증착영역(MDA)과 센서영역(SA)에 걸쳐서 마스크(MSK)에 일정한 스트레스가 인가되도록 할 수 있다.
한편, 도 10 및 도 13에 도시된 것과 같이, 더미발광층(222b')들 형성에 사용되는 제2관통홀(TH2)들은, 센서영역(SA)의 가장자리를 따라서 배열될 수 있다. 이에 따라 더미발광층(222b')들은 디스플레이 패널(10)의 개구(10OP) 주위를 따라서 위치할 수 있다. 물론 전술한 것과 같이, 디스플레이 패널(10)의 개구(10OP) 주위를 따라서 위치하는 더미발광층(222b')들 각각의 개구(10OP) 방향의 끝단은, 개구(10OP)에 의해 노출되지 않는다. 참고로 이러한 더미발광층(222b')의 기판(100) 방향(-z 방향) 하면은 전면(全面)이 도 6에 도시된 것과 같이 화소정의막(211)에 컨택하게 된다. 더미발광층(222b')에 대응하는 화소전극이 존재하지 않기 때문이다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 디스플레이 장치 10: 디스플레이 패널
10OP: 개구 20: 이미지생성층
40: 입력감지층 50: 광학 기능층
60: 커버 윈도우 70: 컴포넌트
100: 기판 101: 제1배리어층
103: 제2배리어층 201: 버퍼층
203: 게이트절연층 205: 제1층간절연층
207: 제2층간절연층 209: 제3층간절연층
210: 평탄화층 211: 화소정의막
213: 스페이서 221: 화소전극
222a: 제1기능층 222b: 발광층
222b': 더미발광층 222c: 제2기능층
223: 대향전극 300: 봉지층
450: 추가평탄화층 1G 내지 6G: 그루브들
DA: 디스플레이영역 MA: 중간영역
SMA1: 제1서브중간영역 SMA2: 제2서브중간영역
MSK: 마스크 S1: 제1면
S2: 제2면 TH1: 제1관통홀
TH2: 제2관통홀 GV: 오목부

Claims (20)

  1. 복수개의 디스플레이 패널들에 대응하는 복수개의 증착영역들을 갖고, 증착영역들 각각은,
    일정한 간격으로 배열된 복수개의 오목부들이 배치되는 센서영역; 및
    상기 센서영역을 둘러싸도록 상기 센서영역 외측에 위치하며, 증착물질이 통과할 수 있도록 일정한 간격으로 배열된 복수개의 관통홀들이 배치되는, 메인증착영역;
    을 구비하는, 발광층 증착용 마스크.
  2. 제1항에 있어서,
    상기 복수개의 오목부들은 제1면 상에 위치하고, 상기 복수개의 관통홀들은 상기 제1면 반대측의 제2면과 상기 제1면을 관통하는, 발광층 증착용 마스크.
  3. 제2항에 있어서,
    상기 복수개의 오목부들 각각의 상기 제1면 상에서의 제1면적은, 상기 복수개의 관통홀들 각각의 상기 제1면 상에서의 제2면적 이하인, 발광층 증착용 마스크.
  4. 제3항에 있어서,
    상기 복수개의 관통홀들 각각의 상기 제2면 상에서의 제3면적은 상기 제2면적보다 좁은, 발광층 증착용 마스크.
  5. 제2항에 있어서,
    상기 복수개의 오목부들 각각의 깊이는 상기 제1면과 상기 제2면 사이의 두께의 절반보다 큰, 발광층 증착용 마스크.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1면은 증착원 방향의 면이고, 상기 제2면은 발광층이 증착될 대상물 방향의 면인, 발광층 증착용 마스크.
  7. 제1면 상에, 센서영역 내에 위치하는 복수개의 오목부들과 센서영역을 둘러싸도록 센서영역 외측에 위치하는 메인증착영역 내에 위치하는 복수개의 임시오목부들을, 동시에 형성하는 단계; 및
    제1면 반대측의 제2면에서 복수개의 임시오목부들에 대응하는 부분들을 제거하여, 복수개의 임시오목부들이 복수개의 관통홀들이 되도록 하는 단계;
    를 포함하는, 발광층 증착용 마스크 제조방법.
  8. 제7항에 있어서,
    복수개의 오목부들 각각의 제1면 상에서의 면적은 복수개의 임시오목부들 각각의 제1면 상에서의 면적과 같은, 발광층 증착용 마스크 제조방법.
  9. 제7항에 있어서,
    복수개의 임시오목부들 각각의 제1면 상에서의 면적은 복수개의 관통홀들 각각의 제2면 상에서의 면적보다 넓은, 발광층 증착용 마스크 제조방법.
  10. 제7항에 있어서,
    상기 동시에 형성하는 단계는, 제1면과 제2면 사이의 두께의 절반보다 큰 깊이로 복수개의 오목부들과 복수개의 임시오목부들을 동시에 형성하는 단계인, 발광층 증착용 마스크 제조방법.
  11. 개구부와, 상기 개구부를 둘러싸도록 상기 개구부 외측에 위치하는 디스플레이영역과, 상기 개구부와 상기 디스플레이영역 사이에 위치하는 중간영역을 포함하는, 기판;
    상기 디스플레이영역 상에 배치되고, 화소전극과, 대향전극과, 상기 화소전극과 상기 대향전극 사이에 위치하는 발광층을 포함하는, 복수개의 디스플레이소자들; 및
    상기 발광층으로부터 이격되도록 상기 중간영역에 배치되고, 상기 개구부 방향의 끝단이 상기 개구부에 의해 노출되지 않는, 더미발광층;
    을 구비하는, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 디스플레이영역과 상기 중간영역에 걸쳐 배치되고, 상기 디스플레이영역에서 상기 화소전극과 상기 발광층 사이에 개재되며, 상기 개구부에 대응하는 제1관통구를 갖는, 제1기능층을 더 구비하는, 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제1관통구의 면적은 상기 개구부의 면적과 같은, 디스플레이 장치.
  14. 제12항에 있어서,
    상기 제1관통구의 내측면은 상기 개구부의 내측면과 연속면을 형성하는, 디스플레이 장치.
  15. 제11항에 있어서,
    상기 디스플레이영역과 상기 중간영역에 걸쳐 배치되고, 상기 디스플레이영역에서 상기 발광층과 상기 대향전극 사이에 개재되며, 상기 개구부에 대응하는 제2관통구를 갖는, 제2기능층을 더 구비하는, 디스플레이 장치.
  16. 제15항에 있어서,
    상기 제2관통구의 면적은 상기 개구부의 면적과 같은, 디스플레이 장치.
  17. 제15항에 있어서,
    상기 제2관통구의 내측면은 상기 개구부의 내측면과 연속면을 형성하는, 디스플레이 장치.
  18. 제11항에 있어서,
    상기 더미발광층을 상기 개구부 주위를 따라서 위치하도록 복수개 구비하는, 디스플레이 장치.
  19. 제11항에 있어서,
    상기 개구부 주위를 따라서 위치하는 각각의 상기 더미발광층은 상기 개구부 방향의 끝단이 상기 개구부에 의해 노출되지 않는, 디스플레이 장치.
  20. 제11항에 있어서,
    상기 디스플레이영역과 상기 중간영역에 걸쳐 일체(一體)로 배치되고, 상기 디스플레이영역에서 상기 화소전극의 가장자리를 덮되 상기 화소전극을 노출시키는 화소개구를 갖는 화소정의막을 더 구비하고,
    상기 더미발광층의 하면은 전면(全面)이 상기 화소정의막에 컨택하는, 디스플레이 장치.
KR1020220080855A 2022-05-17 2022-06-30 발광층 증착용 마스크, 그 제조방법 및 그 마스크를 이용하여 제조된 디스플레이 장치 KR20230161296A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/175,438 US20230374646A1 (en) 2022-05-17 2023-02-27 Mask for depositing emission layer, method of manufacturing the mask, and display apparatus manufactured using the mask
CN202310501095.4A CN117070887A (zh) 2022-05-17 2023-05-06 用于沉积发射层的掩模、制造掩模的方法及显示装置
EP23173719.8A EP4280851A1 (en) 2022-05-17 2023-05-16 Mask for depositing emission layer, method of manufacturing the mask, and display apparatus manufactured using the mask

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220060449 2022-05-17
KR1020220060449 2022-05-17

Publications (1)

Publication Number Publication Date
KR20230161296A true KR20230161296A (ko) 2023-11-27

Family

ID=88968012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220080855A KR20230161296A (ko) 2022-05-17 2022-06-30 발광층 증착용 마스크, 그 제조방법 및 그 마스크를 이용하여 제조된 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20230161296A (ko)

Similar Documents

Publication Publication Date Title
KR20200039903A (ko) 표시 장치
KR20200115834A (ko) 표시 패널
US11004914B2 (en) Display apparatus
US11934599B2 (en) Display device
TW202040817A (zh) 顯示面板
US11631729B2 (en) Display device
US20230185411A1 (en) Display device and method of manufacturing display device
KR20210103037A (ko) 표시 장치 및 전자 기기
JP2021072285A (ja) 有機発光表示装置
US20230378084A1 (en) Display device including alignment pattern
CN114447040A (zh) 显示装置
KR20240017884A (ko) 표시 패널
KR20220063793A (ko) 표시패널 및 이를 구비하는 표시장치
CN112185996A (zh) 显示装置
US20220209187A1 (en) Display panel
KR20230161296A (ko) 발광층 증착용 마스크, 그 제조방법 및 그 마스크를 이용하여 제조된 디스플레이 장치
EP4280851A1 (en) Mask for depositing emission layer, method of manufacturing the mask, and display apparatus manufactured using the mask
KR20220026663A (ko) 표시 장치 및 표시 장치의 제조방법
KR20210088042A (ko) 표시 장치
EP4220720A1 (en) Display panel
CN117070887A (zh) 用于沉积发射层的掩模、制造掩模的方法及显示装置
CN220210914U (zh) 显示面板及显示装置
US20230200197A1 (en) Method of manufacturing display panel
US20220158127A1 (en) Display panel and electronic device
KR20240049738A (ko) 표시 패널 및 이의 제조 방법.