KR20230152602A - 확장된 이미지 센서 픽셀 어레이 - Google Patents

확장된 이미지 센서 픽셀 어레이 Download PDF

Info

Publication number
KR20230152602A
KR20230152602A KR1020230055193A KR20230055193A KR20230152602A KR 20230152602 A KR20230152602 A KR 20230152602A KR 1020230055193 A KR1020230055193 A KR 1020230055193A KR 20230055193 A KR20230055193 A KR 20230055193A KR 20230152602 A KR20230152602 A KR 20230152602A
Authority
KR
South Korea
Prior art keywords
pixel
image sensor
circuitry
pixels
die
Prior art date
Application number
KR1020230055193A
Other languages
English (en)
Inventor
니콜라스 폴 코울리
앤드류 데이빗 탈봇
Original Assignee
세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 filed Critical 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Publication of KR20230152602A publication Critical patent/KR20230152602A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Color Television Image Signal Generators (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

제1 다이를 제2 다이에 장착함으로써 이미지 센서가 구현될 수 있다. 제1 다이는 활성 픽셀들 및 비활성 픽셀들을 갖는 이미지 센서 픽셀 어레이를 포함할 수 있고, 제2 다이는 다이간 연결들을 통해 이미지 센서 픽셀 어레이에 결합되는 픽셀 제어 및 판독 회로부를 포함할 수 있다. 이미지 센서 픽셀 어레이는 픽셀 판독 회로부에서의 대응하는 열 판독 경로들을 초과하는 픽셀 열들 및/또는 픽셀 제어 회로부에서의 대응하는 행 제어 경로들의 세트들을 초과하는 픽셀 행들을 가질 수 있다. 다이간 연결들의 선택 세트는 원하는 픽셀 열들의 세트 및 제한된 수의 열 판독 경로들 사이의 연결들을 제공하고, 원하는 픽셀 행들의 세트 및 행 제어 경로들의 제한된 수의 세트들 사이의 연결들을 제공하도록 구현될 수 있다.

Description

확장된 이미지 센서 픽셀 어레이{EXPANDED IMAGE SENSOR PIXEL ARRAY}
본 발명은 대체적으로 이미징 시스템들에 관한 것이며, 더 구체적으로는 이미징 시스템들 내의 이미지 센서들에 관한 것이다.
이미지 센서들은 통상 전자 시스템들 또는 디바이스들에서 이미지 데이터를 생성하기 위해 사용된다. 전형적인 배열에서, 이미지 센서는 이미지 센서 픽셀들의 어레이를 포함한다. 제어 경로를 따라 수신된 제어 신호에 기초하여, 이미지 센서 픽셀 어레이는 입사광에 응답하여 이미지 신호를 생성한다. 생성된 이미지 신호들은 판독 경로들을 따라 판독되고, 전자 시스템에서 사용가능한 하나 이상의 이미지 프레임들을 생성하는 데 사용된다.
상이한 시스템들 또는 애플리케이션들은 생성된 이미지 데이터(예를 들어, 상이한 잡음 요건들, 상이한 해상도 요건들 등)에 대한 상이한 요건들을 가질 수 있다. 상이한 요건들을 충족시키는 이미지 센서들을 형성하는 이미지 센서 아키텍처를 제공하는 것이 바람직할 수 있다.
본 명세서의 실시예들이 발생하는 것은 이러한 맥락 내에 있다.
도 1은 일부 실시예들에 따른, 하나 이상의 이미지 센서들을 갖는 예시적인 시스템의 기능 블록도이다.
도 2는 일부 실시예들에 따른, 이미지 센서 픽셀 어레이 및 픽셀 어레이를 위한 제어 및 판독 회로부를 갖는 예시적인 이미지 센서 회로부의 기능 블록도이다.
도 3은 일부 실시예들에 따른, 적층된 집적 회로부 다이들을 사용하여 구현되는 예시적인 이미지 센서의 도면이다.
도 4는 일부 실시예들에 따른, 예시적인 센서 집적 회로부 다이의 평면도이다.
도 5는 일부 실시예들에 따른, 예시적인 ASIC(도포 특정 집적 회로부) 다이의 평면도이다.
도 6은 일부 실시예들에 따른, 제어 및 판독 회로부의 일부와 이미지 센서 픽셀 어레이의 일부 사이의 예시적인 연결들의 도면이다.
도 7은 일부 실시예들에 따른, 예시적인 확장된 이미지 센서 픽셀 어레이 및 제어 및 판독 회로부의 일부에 대한 예시적인 연결들의 도면이다.
도 8은 일부 실시예들에 따른, 제1 구현예에서 확장된 이미지 센서 픽셀 어레이의 제1 부분과 제어 및 판독 회로부의 일부 사이의 예시적인 연결들의 도면이다.
도 9는 일부 실시예들에 따른 제2 구현예에서 확장된 이미지 센서 픽셀 어레이의 제2 부분과 제어 및 판독 회로부의 일부 사이의 예시적인 연결들의 도면이다.
전자 시스템 및/또는 장치는 이미지를 캡처하기 위해 입사광을 수집하는 하나 이상의 이미지 센서를 포함할 수 있다. 이미지 센서는 이미지 센서 픽셀들의 하나 이상의 어레이들을 포함할 수 있다. 이미지 센서 내의 픽셀들은 입사광을 이미지 신호들로 변환하는 포토다이오드들과 같은 감광성 요소들을 포함할 수 있다. 이미지 센서들은 임의의 수(예컨대, 수백 또는 수천 또는 그 초과)의 픽셀들을 가질 수 있다. 전형적인 이미지 센서는, 예를 들어 수십만 또는 수백만 개의 픽셀들(예컨대, 메가픽셀들)을 가질 수 있다. 이미지 센서들은 이미지 픽셀들을 동작시키기 위한 회로와 같은 제어 회로, 및 감광 요소들에 의해 생성된 전하에 대응하는 이미지 신호들을 판독하기 위한 판독 회로를 포함할 수 있다.
도 1은 이미지들을 캡처하기 위해 이미지 센서를 사용하는 전자 장치와 같은 예시적인 이미징 시스템의 기능 블록도이다. 도 1의 전자 장치(10)는 카메라, 셀룰러 전화, 태블릿 컴퓨터, 웹캠, 비디오 카메라, 비디오 감시 시스템, 자동차 이미징 시스템, 이미징 기능을 갖는 비디오 게이밍 시스템, 증강 현실 및/또는 가상 현실 시스템, 무인 항공기 시스템(예: 드론), 산업 시스템, 또는 디지털 이미지 데이터를 캡처하는 임의의 다른 원하는 이미징 시스템 또는 장치와 같은 휴대용 전자 장치일 수 있다. 카메라 모듈(12)(때때로 이미징 모듈이라고도 함)은 입사광을 디지털 이미지 데이터로 변환하는 데 사용될 수 있다. 카메라 모듈(12)은 하나 이상의 렌즈(14) 및 하나 이상의 이미지 센서(16)를 포함할 수 있다. 이미지 캡처 동작들 동안, 장면으로부터의 광이 하나 이상의 렌즈들(14)에 의해 각각의 이미지 센서(16) 상에 포커싱될 수 있다. 이미지 센서(16)는 아날로그 픽셀 이미지 신호들을, 저장 및 프로세싱 회로부(18)에 제공되는 대응하는 디지털 이미지 데이터로 변환하기 위한 회로부를 포함할 수 있다.
저장 및 처리 회로부(18)는 하나 이상의 집적 회로부(예를 들어, 이미지 처리 회로부, 마이크로프로세서, 랜덤 액세스 메모리 및 비휘발성 메모리와 같은 저장 장치 등)를 포함할 수 있으며, 카메라 모듈로부터 분리되는 컴포넌트들 및/또는 카메라 모듈의 일부를 형성하는 컴포넌트들(예컨대, 이미지 센서(16)를 포함하는 집적 회로부 또는 이미지 센서(16)와 관련된 모듈 내의 집적 회로부의 일부를 형성하는 회로부들)을 사용하여 구현될 수 있다. 저장 및 처리 회로부(18)가 이미지 센서들(16)의 집적 회로부들과는 상이한 집적 회로부들 상에 포함될 때, 회로부(18)를 갖는 집적 회로부들은 이미지 센서들(16)을 갖는 집적 회로부들에 대해 수직으로 적층되거나 패키징될 수 있다. 카메라 모듈(12)에 의해 캡처된 이미지 데이터는 처리 회로(18)를 사용하여(예를 들어, 처리 회로(18) 상의 이미지 처리 엔진을 사용하여, 처리 회로(18) 상의 이미징 모드 선택 엔진을 사용하여, 등등) 처리 및 저장될 수 있다. 처리된 이미지 데이터는, 원하는 경우, 처리 회로부(18)에 결합된 유선 및/또는 무선 통신 경로들을 사용하여 외부 장비(예를 들어, 컴퓨터, 외부 디스플레이 또는 다른 장치)에 제공될 수 있다.
도 2에 도시된 바와 같이, 이미지 센서(16)는 행과 열로 배열된 이미지 센서 픽셀(22)(때때로 본 명세서에서 이미지 픽셀 또는 픽셀이라고 함) 및 제어 및 처리 회로부(24)(때때로 본 명세서에서 단순히 제어 회로부(24)라고 함)를 포함하는 픽셀 어레이(20)와 같은 픽셀 어레이를 포함할 수 있다. 픽셀 어레이(20)는 예를 들어 이미지 센서 픽셀(22)의 수백 또는 수천 개의 행 및 열을 포함할 수 있다. 제어 회로부(24)는 행 제어 회로부(26)(예를 들어, 행 구동기 회로부 또는 행 구동기) 및 열 판독 및 제어 회로부(28)(때때로 열 제어 회로부, 열 판독 회로부, 이미지 판독 회로부, 판독 회로부 또는 열 디코더 회로부라고도 함)에 결합될 수 있다.
행 제어 회로부(26)는 제어 회로부(24)로부터 행 어드레스를 수신하고 리셋, 블루밍 방지, 행 선택, 전하 전송, 이중 변환 이득 및 판독 제어 신호와 같은 대응하는 행 제어 신호를 전도성 라인 또는 경로(30)(예: 픽셀 행 제어 경로 또는 간단히 제어 경로)를 통해 픽셀(22)에 공급할 수 있다. 특히, 각각의 픽셀 행은 각각의 픽셀 행이 다수의 전도성 경로들(30)에 결합되도록 대응하는 수의 제어 경로들에 걸쳐 상이한 제어 신호들을 수신할 수 있다. 하나 이상의 전도성 라인 또는 경로(32)(예를 들어, 픽셀 열 판독 경로, 또는 간단히, 판독 경로)는 픽셀(22)의 각각의 열에 결합될 수 있다. 전도성 경로들(32)은 픽셀들(22)로부터 이미지 신호들을 판독하고 바이어스 신호들(예를 들어, 바이어스 전류들 또는 바이어스 전압들)을 픽셀들(22)에 공급하는 데 사용될 수 있다. 예로서, 픽셀 판독 동작 동안, 픽셀 어레이(20) 내의 픽셀 행이 행 제어 회로부(26)를 사용하여 선택될 수 있고, 그 픽셀 행 내의 선택된 이미지 픽셀들(22)에 의해 생성되는 이미지 신호들이 전도성 경로들(32)을 따라 판독될 수 있다.
열 판독 회로부(28)는 전도성 경로들(32)을 통해 이미지 신호들(예를 들어, 픽셀들(22)에 의해 생성되는 아날로그 픽셀 값들)을 수신할 수 있다. 열 판독 회로부(28)는 교정 신호들(예컨대, 재설정 레벨 신호들, 기준 레벨 신호들) 및/또는 어레이(20)로부터 판독된 이미지 신호들(예컨대, 이미지 레벨 신호들)을 일시적으로 저장하기 위한 메모리 또는 버퍼 회로부, 증폭기 회로부 또는 증배기 회로부, 아날로그-디지털 변환(analog to digital conversion, ADC) 회로부, 바이어스 회로부, 열 판독 회로부(28)의 부분을 선택적으로 인에이블(enable) 또는 디스에이블(disable)하기 위한 래치 회로부, 또는 픽셀들(22)을 동작시키고/거나 픽셀들(22)로부터 이미지 신호들을 판독하기 위해 어레이(20) 내의 픽셀들의 하나 이상의 열들에 결합된 다른 회로부를 포함할 수 있다. 판독 회로부(28) 내의 ADC 회로부는 어레이(20)로부터 수신된 아날로그 픽셀 값들을 대응하는 디지털 픽셀 값들(때때로 디지털 이미지 데이터 또는 디지털 픽셀 데이터로 지칭됨)로 변환할 수 있다. 열 판독 회로부(28)는 추가 처리 및/또는 저장을 위한 제어 및 처리 회로부(24) 및/또는 프로세서(18)(도 1)로 하나 이상의 픽셀 열의 픽셀(22)로부터 디지털 픽셀 데이터를 공급할 수 있다.
원하는 경우, 픽셀 어레이(20)에는 단일 이미지 센서가 상이한 컬러들 또는 파장들의 세트들의 광을 샘플링하도록 허용하는 다수의 (컬러) 필터 요소들(각각이 각 픽셀에 대응함)을 갖는 필터 어레이가 제공될 수 있다.
이미지 센서 픽셀들(22)은 상보형 금속-산화물-반도체(CMOS) 기술 또는 전하 결합 소자(CCD) 기술 또는 임의의 다른 적합한 감광 장치 기술을 사용하여 반도체 기판에 형성될 수 있다. 이미지 센서 픽셀들(22)은 전면 조명(FSI) 이미지 센서 픽셀들 또는 배면 조명(BSI) 이미지 센서 픽셀들일 수 있다.
예시적인 예로서 본 명세서에 기술된 일부 예시적인 배열에서, 이미지 센서(16)는 집적 회로부 패키지 또는 다수의 집적 회로부 다이 또는 칩이 서로에 대해 수직으로 적층된 다른 구조를 사용하여 구현될 수 있다. 도 3은 제1 다이를 제2 다이에 장착함으로써 구현된 이미지 센서(16)(예를 들어, 제2 다이(42)의 상부에 제1 다이(40)를 적층하는 것)를 도시하는 도면이다. 도 3의 예에서, 제1 다이(40)는 센서 집적 회로부 다이이고, 제2 다이(42)는 주문형 집적 회로부(ASIC) 다이이다.
이러한 배열에서, 센서 집적 회로부 다이(40)는 픽셀 트랜지스터, 플로팅 확산 영역, 커패시터 또는 다른 아날로그 전하 저장 요소와 같은 다른 이미지 센서 픽셀 소자와 같은 픽셀 감광성 요소를 구현할 수 있다. ASIC 다이(40)는 픽셀 제어 회로부(예를 들어, 제어 신호를 픽셀 트랜지스터에 제공하도록 구성된 구동기 회로부와 같은 픽셀 소자를 작동시키기 위한 회로부), 픽셀 판독 회로부(예를 들어, 픽셀 소자로부터 이미지 신호를 수신 및 처리하기 위한 회로부), 및 이미지 센서(16)(예를 들어, 클록 회로부, 인터페이스 회로부, 전력 관리 회로부 등)를 지원하기 위한 다른 지지체 또는 주변 회로부를 구현할 수 있다.
다이(40)는 임의의 적합한 방식으로 다이(42)에 장착될 수 있다. 하나의 예시적인 예로서, 다이(40)는 각각의 다이 상의 각각의 접착 표면에서 다이(42)에 접합될 수 있다. 다이(40)의 접합 표면에서의 전도성 상호연결 구조물들(41)은 다이(42)의 접합 표면에서 전도성 상호연결 구조물(43)에 (전기적으로) 연결될 수 있다. 따라서, 각각의 다이간 전기 연결은 상호연결 구조물(41 및 43)의 쌍을 통해 이루어질 수 있으며, 이에 의해 두 다이 사이의 신호 전송을 용이하게 한다. 예로서, 전도성 상호연결 구조물(예를 들어, 각각의 상호연결 구조물(41 또는 43))은 다이 접촉 패드, 전도성 비아(접촉 패드에 연결됨), 하나 이상의 신호 재배선 비아 또는 층, 하나 이상의 금속 층 등을 포함할 수 있다.
하나의 예시적인 배열에서, 다이(40)는 다이들(40 및 42)의 각각의 접합 표면에서 전도성 구조물(예를 들어, 금속 상호연결 구조물(41 및 43)) 및 비전도성 구조물(예를 들어, 유전체 물질, 기판 (반도체) 물질)이 함께 융합될 수 있는 하이브리드 접합 공정을 사용하여 다이(42)에 접합될 수 있다. 원하는 경우, 다이(40)는 임의의 다른 적합한 방식으로(예를 들어, 플립-칩 연결을 사용하여, 와이어 접합 연결을 사용하여 등) 다이(42)에 장착될 수 있다. 원하는 경우, 다이들(40 및 42) 사이의 장착 및 다이간 연결 공정의 일부 또는 전부는 다이-대-다이 레벨, 다이-대-웨이퍼 레벨, 웨이퍼-대-웨이퍼 레벨 등에서 발생할 수 있다. 따라서, 다이(40)가 다이(42)에 어떻게 장착되는지 및/또는 전기적으로 연결되는지에 따라, 솔더 범프, 마이크로 범프, 구리 기둥 등과 같은 중간 연결 요소가 상호연결 구조물(41 및 43)의 대응하는 쌍들 사이에 존재할 수 있다. 원하는 경우, 다이(40)를 다이(42)에 장착하기 위해 추가적인 기판 또는 인터포저가 사용될 수 있다.
픽셀 회로부를 구현하는 제1 다이(40)가 픽셀 제어 및 판독 회로부를 구현하는 제2 다이(42)에 장착되는 구성은 본 명세서에서 예시적인 예로서 설명된다. 그러나, 전술한 바와 같은 센서 집적 회로부 다이(40) 및 ASIC 다이(42) 사이의 요소들의 기능 및 분리는 단지 예시적인 것이다. 원하는 경우, 일부 픽셀 소자는 다이(40) 외부에서 (예를 들어, 다이(42) 상에서 또는 제3 다이 상에서) 구현될 수 있다. 원하는 경우, 픽셀 제어의 ASIC 다이 기능들, 픽셀 판독, 이미지 프로세싱 등은 단일 ASIC 다이(42) 내에서 구현되는 대신 다수의 다이들 상에서 별도로 구현될 수 있다. 다이(42)는 때때로 본원에서 ASIC 다이로 지칭되지만, 이미지 센서(16) 내의 다이(42) 및/또는 임의의 다른 다이는 임의의 다른 유형의 장치(예를 들어, 필드-프로그래밍 가능 게이트 어레이(FPGA) 장치, 시스템-온-칩(SoC) 장치 등)를 사용하여 그 기능을 구현할 수 있다.
도 4는 그 주변부 측면도가 도 3에 도시된, 다이(40)와 같은 센서 집적 회로부 다이의 평면도이다. 도 4의 예에서, 집적 회로부 다이(40)는 픽셀(22)(예를 들어, 트랜지스터, 포토다이오드, 플로팅 확산 영역 등과 같은 픽셀 소자)이 구현되는 반도체 기판(44)(예를 들어, 실리콘 기판)과 같은 반도체 기판을 포함할 수 있다. 픽셀들(22)은 픽셀 어레이(20)를 집합적으로 형성하는 열들 및 행들로 배열될 수 있다.
도 5는 그 주변부 측면도가 도 3에 도시된, 다이(42)와 같은 ASIC 다이의 평면도이다. 도 5의 예에서, 집적 회로부 다이(42)는 하나 이상의 전용 기능을 달성하기 위해 적합한 방식으로 상호 연결되는 수동 및 활성 전기 구조를 제조함으로써 회로부 블록(48)(회로부 블록(48-1, 48-2, 48-3, 48-4)을 집합적으로 의미함)이 구현되는 반도체 기판(46)(예를 들어, 실리콘 기판)과 같은 반도체 기판을 포함할 수 있다.
도 5에 도시된 바와 같이, 회로부 블록(48)은 기판(46)의 주변 에지를 따라 형성될 수 있다. 회로부 블록(48-1 및 48-3)은 다이(42)의 기판(46)의 상부 및 하부 주변 에지들을 따라 형성될 수 있다. 회로부 블록(48-2 및 48-4)은 다이(42)의 기판(46)의 좌측 및 우측 주변 에지를 따라 형성될 수 있다. 회로부 블록(48) 중 하나 이상은 픽셀 제어 기능(예를 들어, 도 2의 행 제어 회로부(26))을 구현할 수 있고, 픽셀 판독 기능(예를 들어, 도 2의 열 판독 회로부(28))을 구현할 수 있고, 일반적인 타이밍 제어 및/또는 신호 처리 기능(예를 들어, 도 2의 제어 및 처리 회로부(24))을 구현할 수 있다.
하나의 예시적인 배열에서, 회로부 블록들(48-1 및 48-3)은 적어도 픽셀 판독 기능들을 구현할 수 있다(예를 들어, 도 2의 열 판독 회로부(28)를 형성할 수 있다). 예를 들어, 회로부 블록(48-1)은 제1 픽셀 세트로부터(예를 들어, 제1 열 세트에 배열된 제1 픽셀 세트에 결합된 제1 열 라인 세트를 사용하여) 픽셀 출력 신호들을 수신할 수 있다. 회로부 블록(48-3)은 제2 픽셀 세트로부터(예를 들어, 제2 열 세트에 배열된 제2 픽셀 세트에 결합된 제2 열 라인 세트를 사용하여) 픽셀 출력 신호를 수신할 수 있다. 원하는 경우, 회로부 블록들(48-1 및 48-3) 중 하나는 생략될 수 있고, 회로부 블록들(48-1 및 48-3) 중 다른 하나는 어레이 내의 모든 픽셀들로부터 모든 픽셀 출력 신호들을 수신할 수 있다(예를 들어, 모든 열 라인들에 결합될 수 있다).
하나의 예시적인 배열에서, 회로부 블록들(48-2 및 48-4)은 적어도 픽셀 제어 기능들을 구현할 수 있다(예를 들어, 도 2에 행 제어 회로부(26)를 형성할 수 있다). 예를 들어, 회로부 블록(48-2)은 픽셀 제어 신호들을 제1 픽셀 세트에 제공할 수 있다(예를 들어, 제1 행 세트에 배열된 제1 픽셀 세트에 결합된 제1 행 라인 세트를 사용함). 회로부 블록(48-4)은 픽셀 제어 신호들을 제2 픽셀 세트에 제공할 수 있다(예를 들어, 제2 행 세트에 배열된 제2 픽셀 세트에 결합된 제2 행 라인 세트를 사용함). 원하는 경우, 회로부 블록들(48-2 및 48-4) 중 하나는 생략될 수 있고, 회로부 블록들(48-2 및 48-4) 중 다른 하나는 모든 픽셀 제어 신호들을 어레이 내의 모든 픽셀들에 제공할 수 있다(예를 들어, 모든 행 라인들에 결합될 수 있다).
원하는 경우, 센서 집적 회로부 다이(40) 및 ASIC 다이(42)는 스티칭에 기초하여 구현될 수 있다(예를 들어, 각각 스티칭된 다이일 수 있음). 특히, 하나 이상의 스티칭된 다이(예를 들어, 1차원 또는 2차원 스티칭을 사용하여 형성됨)는 단일 레티클 세트 상에 포함된 4개의 타일과 같은 적은 수의 타일을 사용하는 단계 및 반복 노출 공정으로부터 구성될 수 있다(예를 들어, 동일한 타일의 각각은 센서 다이를 가로질러 다수의 위치에서 노출될 수 있음).
일 예로서, 레티클 세트는 좌측 및 우측 주변 타일, 상부 및 저부 주변 타일, 코너 주변 타일, 및 중심 타일을 포함할 수 있다. 센서 집적 회로부 다이(40)는 중심 (픽셀 어레이) 타일의 다수의 인스턴스를 스티칭하여 픽셀 어레이(20)를 형성함으로써 픽셀 어레이(20)를 구현할 수 있다. 원하는 경우, 중심 타일은 또한 픽셀 제어 및/또는 판독 회로부의 일부 부분 및 다른 기능 회로부(예를 들어, 비-픽셀 회로부를 포함할 수 있음)를 형성할 수 있다. ASIC 다이(42)는 상부 및 하부 주변 타일 및 좌측 및 우측 주변 타일의 다수의 인스턴스들을 스티칭함으로써 각각의 회로부 블록(48-1, 48-2, 48-3, 48-4)을 구현할 수 있고, 코너 주변 타일의 다수의 인스턴스들을 스티칭함으로써 다른 회로부 블록들(예를 들어, 클록킹 회로부, 전력 관리 회로부, 인터페이스 회로부 등)을 구현할 수 있다. 원하는 경우, 주변 및 코너 타일은 또한 픽셀 어레이의 일부 부분을 형성할 수 있다(예를 들어, 이미지 센서 픽셀 회로부를 포함함).
원하는 경우, 센서 집적 회로부 다이(40) 및 ASIC 다이(42)는 다른 공정들을 사용하여 형성될 수 있다(예를 들어, 다이(40 및 42) 중 하나 또는 둘 모두가 스티칭되지 않을 수 있음).
도 6은 픽셀 제어 및 판독 회로부와 픽셀 어레이 사이의 예시적인 연결의 도면이다. 도 6의 예시적인 예에서, 도 2의 행 제어 회로부(26)와 같은 픽셀 제어 회로부는 회로부 블록(48-2)과 같은 단일 회로부 블록(예를 들어, 도 5에서와 같이 다이(42)의 대향 주변 에지를 따르는 회로부 블록 대신에 다이(42)의 하나의 주변 에지를 따르는 회로부 블록)을 사용하여 전체적으로 구현될 수 있다. 도 2의 열 판독 회로부(28)와 같은 픽셀 판독 회로부는 회로부 블록(48-1)과 같은 단일 회로부 블록(예를 들어, 도 5에서와 같이 다이(42)의 대향 주변 에지를 따르는 회로부 블록 대신에 다이(42)의 하나의 주변 에지를 따르는 회로부 블록)을 사용하여 전체적으로 구현될 수 있다.
도 3 내지 도 5와 관련하여 설명된 바와 같이, 집적 회로부 다이(40) 상의 픽셀 어레이(20)는 집적 회로부 다이(42) 상의 회로부 블록들(48-1 및 48-2)에 연결될 수 있다. 픽셀 어레이(20)에서 픽셀들의 열들에 회로부 블록(48-1)을 연결하는 전도성 라인들(52)(예를 들어, 도 2의 열 라인들(32))은 다이간 연결들을 위한 다이(40 및 42) 상의 각각의 전도성 상호연결 구조물들로부터 형성될 수 있다(예를 들어, 존재하는 경우, 도 3의 전도성 상호연결 구조물들(41 및 43) 및 그 사이의 전도성 상호연결 구조물들로부터 형성될 수 있다). 픽셀 어레이(20)에서 픽셀들의 행들에 회로부 블록(48-2)을 연결하는 전도성 라인들(50)(예를 들어, 도 2의 행 라인들(32))은 다이간 연결들을 위한 다이(40 및 42) 상의 각각의 전도성 상호연결 구조물들로부터 형성될 수 있다(예를 들어, 존재하는 경우, 도 3의 전도성 상호연결 구조물들(41 및 43) 및 그 사이의 전도성 상호연결 구조물로부터 형성될 수 있다).
픽셀 판독 회로부(48-1)(픽셀 판독 기능들을 갖는 회로부 블록(48-1)을 나타냄)는 픽셀 어레이(20)의 열들의 수와 매칭되는 수의 (열) 판독 경로들을 포함할 수 있으며, 이에 의해 각각의 열 내의 모든 픽셀들은 그 판독 경로에 결합된 대응하는 전도성 라인(52)을 통해 액세스될 수 있게 한다. 유사하게, 픽셀 제어 회로부(48-2)(픽셀 제어 기능들을 갖는 회로부 블록(48-2)을 나타냄)는 픽셀 어레이(20)의 행들의 수와 매칭되어 그 행에 대한 전도성 라인들(50)에 대응하는 세트를 통해 각각의 행의 모든 픽셀들의 제어를 허용하는 수의 (행) 구동기 회로부들을 포함할 수 있다.
그러나, 상이한 이미징 시스템들 및 이미징 애플리케이션들은 상이한 이미지 센서들(예를 들어, 상이한 잡음 요건들, 상이한 해상도 요건들 등)을 형성하기 위한 상이한 요건들을 가질 수 있다. 판독 경로들의 수를 픽셀 어레이의 열들의 수에 매칭시키고 구동기 회로부들의 수를 픽셀 어레이의 행들의 수에 매칭시키는 전술한 시스템은 상이한 특성들을 갖는 다수의 유형들의 이미지 센서들을 형성하는 데 비효율적일 수 있다. 예로서, 상기 시스템에 기초하여, 제1 픽셀 해상도를 갖는 제1 유형의 이미지 센서를 형성하기 위한 하나의 마스크 세트(예를 들어, 전술한 바와 같은 하나의 레티클 세트)는 제2 상이한 픽셀 해상도를 갖는 제2 유형의 이미지 센서를 형성하는 데 사용될 수 없다. 다른 예로서, 상기 시스템에 기초하여, 제1 개수의 버퍼/기준 픽셀 신호들을 제공하도록 구성된 제1 유형의 이미지 센서(예를 들어, 잡음 요건들을 충족시키기 위해)를 형성하기 위한 하나의 마스크 세트(예를 들어, 전술한 바와 같은 하나의 레티클 세트)는 상이한 (예를 들어, 더 높은) 잡음 요건들을 갖는 상이한 유형의 이미지 센서를 형성하는 데 사용될 수 없다. 이와 같이, 상이한 마스크 (레티클) 세트가 상이한 유형의 이미지 센서를 설계하고 형성하여 복잡성 및 비용을 증가시키기 위해 요구될 수 있다.
상이한 유형의 이미지 센서를 형성하는 유연성을 향상시키기 위해, 이미지 센서는 (예를 들어, 센서 집적 회로부 다이(40) 상의 확장된 이미지 픽셀 어레이와 ASIC 다이(42) 상의 대응하는 픽셀 제어 및 판독 회로부를 형성하기 위한 단일 마스크(레티클)레티클트를 사용하여) 중복 픽셀을 갖는 확장된 이미지 픽셀 어레이로 설계되고 형성될 수 있다. 도 7은 중복 픽셀들을 갖는 확장된 이미지 센서 픽셀 어레이를 갖는 이미지 센서의 예시적인 부분의 도면이다.
도 7에 도시된 바와 같이, 픽셀 어레이(20)는 픽셀의 추가 열이 포함되도록 측방향 치수로 확장될 수 있다. 즉, 도 6의 픽셀 어레이는 도 7의 픽셀 어레이(20)에 도달하기 위해 방향 54(도 6에 도시됨)로 확장될 수 있다. 이와 같이, 확장된 픽셀 어레이(20)는 픽셀 판독 회로부(48-1) 상의 판독 경로들의 수와 매칭되는 다수의 픽셀 열들을 갖는 제1 부분(20-1) 및 추가 개수의 픽셀 열들을 갖는 제2 확장부(20-1)를 포함한다. 확장된 픽셀 어레이(20)의 픽셀 행들(예를 들어, 부분(20-1 및 20-2))은 도 6과 관련하여 유사하게 설명된 바와 같이 행 라인들의 대응하는 세트들을 통해 픽셀 제어 회로부에 결합될 수 있다.
픽셀 판독 회로부(48-1)에서의 판독 경로보다 확장된 픽셀 어레이(20)에 더 많은 픽셀 열이 존재하기 때문에, 확장된 픽셀 어레이(20)의 다수의 픽셀 열은 픽셀 판독 회로부(48-1)로부터 분리될 수 있으며, 이에 의해 이들 분리된 픽셀이 그들의 신호가 판독될 수 없기 때문에 중복되게 된다. 도 7에 도시된 바와 같이, 전도성 라인들의 둘 이상의 세트들(예를 들어, 전도성 라인들(52-1) 및 전도성 라인들(52-1))은 픽셀 판독 회로부(48-1) 상의 판독 경로들 중 일부에서 각각의 판독 경로에 대해 구현될 수 있다. 전도성 라인들의 세트의 형성 또는 구현은 다이간 연결들(예를 들어, 도 3의 구조물들(41 및 43) 및 그 사이의 추가적인 다이간 구조들)을 형성하는 동안 발생할 수 있다.
이미지 센서의 제1 구성 또는 구현예에서, 전도성 라인들(52-1)이 존재하여(예를 들어, 구현되어), 이에 의해, 어레이 부분(20-1) 내의 픽셀 열들을 픽셀 판독 회로부(48-1) 상의 판독 경로들의 세트에 연결하고, 전도성 라인들(52-2)은 생략될 수 있다(예를 들어, 다이간 연결의 일부로서 구현되거나 형성될 수 있다). 즉, 이 제1 구성에서, 픽셀 판독 회로부(48-1)의 판독 경로들의 세트는 전도성 라인들(52-1)을 통해 어레이 부분(20-1)의 픽셀 열들 중 일부에 액세스할 수 있고, 어레이 부분(20-2)의 픽셀 열들의 일부 또는 전부는 픽셀 판독 회로부(48-1)에 의해 액세스할 수 없다(예를 들어, 어레이 부분(20-2)의 픽셀 열들로부터의 픽셀 신호들은 픽셀 판독 회로부(48-1)에 의해 수신될 수 없다).
이미지 센서의 제2 구성 또는 구현예에서, 전도성 라인들(52-2)이 존재하여(예를 들어, 구현되어), 이에 의해, 어레이 부분(20-2) 내의 픽셀 열들을 픽셀 판독 회로부(48-1) 상의 판독 경로들의 세트에 연결하고, 전도성 라인들(52-1)은 생략될 수 있다(예를 들어, 다이간 연결의 일부로서 구현되거나 형성될 수 있다). 즉, 이 제2 구성에서, 픽셀 판독 회로부(48-1)의 판독 경로들의 세트는 전도성 라인들(52-2)을 통해 어레이 부분(20-2)의 픽셀 열들 중 일부에 액세스할 수 있고, 어레이 부분(20-1)의 픽셀 열들의 일부 또는 전부는 픽셀 판독 회로부(48-1)에 의해 액세스할 수 없다(예를 들어, 어레이 부분(20-1)의 픽셀 열들로부터의 픽셀 신호들은 픽셀 판독 회로부(48-1)에 의해 수신될 수 없다).
중복 픽셀들을 갖는 확장된 픽셀 어레이 아키텍처의 사용에 기초하여, 일반적인 불완전한 이미지 센서가 먼저, 확장된 픽셀 어레이 및 대응하는 픽셀 판독 및 제어 회로부를 갖는 ASIC 다이를 갖는 센서 집적 회로부 다이를 형성하기 위한 단일 마스크 (레티클) 세트를 사용하여 형성될 수 있다. 이어서, 불완전한 이미지 센서는 원하는 유형의 픽셀 열들(예를 들어, 전도성 라인들(52-1)의 세트, 전도성 라인들(52-2)의 세트, 전도성 라인들(52-1) 중 일부 및 전도성 라인들(52-2) 중 일부 등)에 대한 원하는 연결들의 세트를 구현하는 다이간 연결들(예를 들어, 도 3의 구조체들(41 및 43) 및/또는 이들 사이의 추가 다이 구조들)의 세트를 제조함으로써 그의 원하는 기능 또는 애플리케이션(예를 들어, 픽셀 해상도, 개선된 잡음 성능 등을 향상시킴)에 대해 특수화될 수 있다. 유리하게는, 이것은 동일한 마스크 (레티클) 세트가 상이한 사양을 충족하는 다수의 유형의 이미지 센서를 제조하는 데 사용될 수 있게 하여, 적어도 디자인 및 제조 비용을 감소시킨다.
도 7과 관련하여 설명된 예시적인 예는 단지 예시적인 것이다. 원하는 경우, 픽셀 어레이(20)는 도 7에 도시된 바와 같이 좌측 주변 에지 상의 추가 픽셀 열을 포함하도록 확장되는 대신 또는 확장에 추가하여 다른 측방향으로 확장될 수 있다. 예로서, 픽셀 어레이(20)는 우측 주변 에지 상의, 상부 주변 에지(도 6에 표시된 바와 같은 방향 56으로) 상의, 및/또는 하부 주변 에지 상의 추가 픽셀 열을 포함하도록 확장될 수 있다. 이러한 시나리오들 각각에서, 생성된 이미지 센서에 의해 달성가능한 특성들의 범위를 확장시키기 위해, 선택된 픽셀 열들이 픽셀 판독 회로부에 연결될 때 및/또는 픽셀 행들의 선택된 세트가 (예를 들어, 대응하는 판독 및/또는 제어 회로부에 연결되지 않은 중복 픽셀 열들 및/또는 중복 픽셀 행들을 남기는) 픽셀 제어 회로부에 연결될 때, 보충 픽셀 열들 및/또는 보충 픽셀 행들이 존재할 수 있다. 특정 특성들은 원하는 행 및/또는 열 라인들을 구현하기 위해 대응하는 다이간 연결들을 사용하여 마무리될 수 있다. 원하는 경우, 생성된 이미지 센서의 특성들이 제조 후에 능동적으로 변경될 수 있도록 (예를 들어, 개재 스위칭 회로부를 이용한) 다이간 연결들의 다수의 세트들이 이루어질 수 있다.
원하는 경우, 확장된 이미지 픽셀 어레이는 도 5에 도시된 바와 같이 제어 및/또는 판독 회로부가 ASIC 다이(42)의 대향 에지들을 따라 형성되는 구성들에서 구현될 수 있다. 이러한 구성에서, 확장된 픽셀 어레이는 ASIC 다이(42)의 (상부 및 하부) 에지를 따라 판독 회로부 상의 누적 열 판독 경로보다 더 큰 다수의 픽셀 열 및/또는 ASIC 다이(42)의 양쪽 (좌측 및 우측) 에지를 따라 제어 회로부 상의 제어 회로부 상의 제어 경로의 누적 세트보다 큰 픽셀 행의 수를 가질 수 있다.
픽셀 어레이(20)로부터 측방향으로 분리되는 것으로 도 7에 도시되어 있는데, 회로부 블록들(48-1 및 48-2)은 (및/또는 다이(42) 상의 추가 회로부는) 센서 집적 회로부 다이(40)가 ASIC 다이(42)에 장착(예를 들어, 그 상부에 적층)될 때 픽셀 어레이(20)와 중첩할 수 있다(예를 들어, 픽셀 어레이(20) 아래에 놓일 수 있다). 원하는 경우, 픽셀 어레이 및 적층된 이미지 센서 상의 회로부 블록은 만족스러운 다이간 연결이 이루어질 수 있는 한 (예를 들어, 전도성 라인(50 및 52)을 구현하기 위해) 임의의 적합한 상대적 위치를 가질 수 있다.
예시적인 예로서 본원에 설명된 바와 같이, 이미지 센서들의 특성들은 픽셀 해상도, 잡음 요건, 또는 다른 성능 메트릭을 포함할 수 있다. (예를 들어, 상이한 픽셀 해상도들, 상이한 잡음 요건들 등을 충족시키기 위한) 상이한 구현예들을 갖는 동일한 베이스 확장된 픽셀 어레이를 갖는 예시적인 이미지 센서들이 도 8 및 도 9와 관련하여 더 상세히 설명된다.
도 8은 제1 구현예에서 픽셀 제어 회로부에 연결된 확장된 픽셀 어레이의 예시적인 부분의 도면이다. 도 8에 도시된 바와 같이, 확장된 픽셀 어레이(20)는 같은 픽셀 어레이는 활성 픽셀, 버퍼 픽셀 및/또는 기준 픽셀의 다수의 상이한 유형의 픽셀을 포함할 수 있다. 활성 픽셀은 본원에서 하나 이상의 이미지가 구성되는 (예를 들어, 장면으로부터의 입사 광에 응답하여 이미지 신호를 생성하는) 이미지화된 장면(들)을 대표하는 이미지 신호를 생성하는 픽셀로 지칭된다. 기준 픽셀은 본원에서 하나 이상의 잡음 소스를 나타내는 기준 신호를 생성하고, 이에 의해 활성 신호에 의해 생성된 이미지 신호를 거부하는 데 사용가능한 기준선 또는 기준 신호를 형성하는 픽셀로 지칭된다. 본원에 설명된 일부 예시적인 구성에서, 기준 픽셀은 장면으로부터의 입사광으로부터 차폐되는 (예를 들어, 장면으로부터 입사광을 수신하지 않는) 블랙 픽셀을 포함할 수 있다. 버퍼 픽셀은 본원에서 다른 픽셀(예를 들어, 활성 픽셀, 기준 픽셀 등)에 대한 스페이서로서 기능하는 픽셀 및/또는 하나 이상의 잡음 소스를 나타내는 기준 신호를 생성하는 픽셀로서 지칭되며, 이에 의해 이미지 신호를 거부하는 데 또한 사용 가능하다. 예로서, 버퍼 픽셀은 활성 픽셀 어레이의 에지, 차폐 구조물, 활성 픽셀 어레이의 다른 비-픽셀 특징부 등을 따라 존재할 수 있으며, 이에 의해 활성 및/또는 기준 픽셀로부터 분리를 제공한다. 예로서 본 명세서에 설명된 일부 예시적인 구성에서, 버퍼 픽셀은 입사광에 응답하여 전하를 수집 및/또는 축적하지 않는 감광성 요소를 갖는 (전기적) 블랙 픽셀을 포함할 수 있으며, 이에 의해 이미지 신호를 잡음을 나타내는 잡음 레벨을 나타내는 추가 기준 신호를 생성하도록 이러한 전기적 블랙 픽셀을 구성한다. 일반적으로, 버퍼 픽셀, 기준 픽셀 및/또는 임의의 다른 유형의 비활성 픽셀은 본원에서 총괄적으로 비활성 픽셀로 지칭될 수 있다.
픽셀 어레이(20)의 예시적인 상부 좌측 코너 부분이 도 8에 도시되어 있다. 특히, 픽셀 어레이(20)는 복수의 픽셀 열(56)을 포함할 수 있다. 각각의 픽셀 열(56)은 픽셀 어레이(20)를 가로질러 수직선으로 배열된 N개의 픽셀을 포함할 수 있고, N은 픽셀 어레이(20)의 행의 수이다.
도 8의 픽셀 어레이(20)의 예시적인 구성에서, 픽셀 어레이(20)는 픽셀 어레이(20)의 주변 에지에서 또는 그 근처에서 픽셀 어레이 부분(64)에서 기준 픽셀의 픽셀 열(56)을 포함할 수 있다. 이러한 기준 픽셀은 광학적 블랙 픽셀을 포함할 수 있다. 이러한 광학적 블랙 픽셀은 불투명 및/또는 반사 물질(들)로부터 형성된, 광 차폐 구조체(54)와 같은 광 차폐 구조를 사용하여 하나 이상의 측면 상의 입사광으로부터 차폐될 수 있다. 광 차폐 구조물(54)은 그렇지 않으면 어레이 부분(64)의 상부 및 우측 주변 에지를 통과할 입사광으로부터 이러한 광학적 블랙 픽셀을 차폐할 수 있다. 다른 예시적인 광 차폐 구조물은 또한 다른 방향을 통해 나오는 입사광으로부터 광학적 블랙 픽셀을 차폐하기 위해 사용될 수 있다. 특히, 광 차폐 구조물은 픽셀 어레이 부분(64)의 전체와 중첩되어 위에서 아래로 볼 때 픽셀 어레이 부분(64)(예를 들어, 부분(64)의 광학적 블랙 픽셀)이 커버될 수 있다(예를 들어, 보이지 않고, 따라서 입사광을 수신하지 않음). 도 8의 픽셀 어레이 부분(64)에서 중첩되는 광 차폐 구조물들을 생략함으로써, 픽셀 어레이 부분(64)의 상대적 위치를 예시하기 위해 어레이 부분(64)의 하부 픽셀 열들(56)을 노출시킨다.
기준 픽셀은 픽셀 어레이(20)(예를 들어, 부분(64))의 주변 영역에서 형성되는 것으로 도시되어 있고, 활성 픽셀은 픽셀 어레이(20)의 중앙 영역(예를 들어, 활성 픽셀 어레이 부분(60))에 형성된다. 픽셀 어레이(20)는 또한 활성 픽셀 어레이 부분(60) 및 픽셀 어레이 부분(64) 사이의 픽셀 어레이 부분(62)의 버퍼 픽셀의 픽셀 열(56)을 포함할 수 있다. 활성 픽셀 어레이 부분(60)을 둘러싸기 위한 버퍼 픽셀의 배치는(예를 들어, 이미지 신호를 잡음을 거부하기 위한 전기적으로 블랙 픽셀 기준 신호를 제공함으로써, 다른 구조로부터 활성 픽셀 어레이 부분(60)을 간격화함으로써, 인접한 구조 또는 픽셀로부터의 간섭을 최소화함으로써 등) 활성 픽셀의 성능을 향상시키는 것을 도울 수 있다. 원하는 경우, 하나 이상의 버퍼 픽셀이 픽셀 부분(64) 내에서 구현되어 기준 픽셀에 대한 유사한 효과를 달성할 수 있다.
픽셀 어레이(20)의 좌측 (및 원하는 경우 우측) 주변 에지를 따르는 어레이 부분(62 및 64)의 기준 및 버퍼 픽셀의 열에 더하여, 픽셀 어레이 부분(62' 및 64')의 기준 및 버퍼 픽셀 행 또한 픽셀 어레이(20)의 상단 (및 원하는 경우 하단) 주변 에지를 따라 포함될 수 있다. 이러한 기준 행들 및 버퍼 픽셀들의 행들은 이들의 열 대응물들로서 유사한 구성들 및 기능들을 가질 수 있고, 이러한 픽셀 행들의 추가 세부사항들은 본 실시예들을 모호하게 하지 않기 위해 생략된다.
도 7과 관련하여 설명된 바와 같이 (그리고 도 2의 열 판독 회로부(28)와 관련하여), 도 2에서 판독 회로부(28)의 하나 이상의 부분을 구현하는 픽셀 판독 회로부(48-1)는 다수의 병렬 (열) 판독 경로를 포함할 수 있다. 픽셀 판독 회로부(48-1)에서의 각각의 판독 경로는 대응하는 전도성 라인(52)(예를 들어, 대응하는 열 라인(32))을 그 전도성 라인에 대한 대응하는 판독 회로부에 결합시킬 수 있다. 픽셀 판독 회로부(48-1)의 각각의 판독 회로부는 캘리브레이션 신호들(예를 들어, 리셋 레벨 신호들, 기준 레벨 신호들) 및/또는 이미지 신호들(예를 들어, 이미지 레벨 신호들), 증폭기 회로부 또는 승산기 회로부, 아날로그-디지털 변환 (ADC) 회로부, 바이어스 회로부, 픽셀 판독 회로부(48-1)의 부분들을 선택적으로 인에이블하거나 디스에이블하기 위한 래치 회로부, 또는 다른 회로부를 일시적으로 저장하기 위한 메모리 또는 버퍼 회로부 중 하나 이상을 포함할 수 있다. 원하는 경우, 픽셀 판독 회로부(48-1)의 다수의 병렬 판독 경로들은 하나 이상의 공유 판독 회로부들(예를 들어, 다수의 열들 사이에 공유되는 버퍼 회로부, 다수의 픽셀 열들 사이에 공유되는 증폭기 회로부, 다수의 열들 사이에 공유되는 ADC 회로부 등)에 결합될 수 있다.
도 8의 픽셀 어레이(20)와 같은 확장된 픽셀 어레이를 사용하면 픽셀 판독 회로부(48-1)에서의 픽셀 판독 경로보다 픽셀 어레이(20)에 더 많은 픽셀 열(56)이 있을 수 있다. 즉, 픽셀 어레이(20)는 픽셀들의 X 개의 픽셀들을 포함할 수 있고, 픽셀 판독 회로부(48-1)는 Y개의 판독 경로들을 포함하고, Y는 X 미만이다. 따라서, 픽셀들의 Y개의 열들만이 픽셀 판독 회로부(48-1)에 결합되고 판독을 위해 이용 가능하고, 나머지 픽셀 열들은 중복된다.
도 8의 예시적인 구성에서, 픽셀 판독 회로부(48-1)는, 모든 활성 픽셀이 적어도 하나의 열 라인에 의해 액세스할 수 있고 따라서 픽셀 판독 회로부(48-1)에서 하나의 판독 경로를 통해 적어도 판독가능하도록 활성 픽셀 어레이 부분(60)의 각각의 열에 결합될 수 있다. 특히, 전도성 라인들(52-1 및 52-3)은 픽셀 판독 회로부(48-1)에서 활성 픽셀들의 각각의 열을 대응하는 판독 경로에 결합할 수 있다. 전도성 라인들(52-3)은 고정된 구현을 갖는 열 라인들을 나타낼 수 있다(예를 들어, 항상 활성 픽셀 어레이 열들의 서브세트가 픽셀 판독 회로부(48-1)에 연결되도록 구현됨). 전도성 라인(52-1)은 가요성 구현을 갖는 열 라인을 나타낼 수 있다(예를 들어, 구현 간 연결에 따라 픽셀 판독 회로부(48-1)에서의 동일한 판독 경로에 상이한 픽셀 열 세트를 연결하도록 구현될 수 있음).
도 8에 도시된 예시적인 구현예에서, 전도성 라인(52-1)은 픽셀 판독 회로부(48-1)에서 활성 픽셀 어레이 열을 판독 경로에 연결하도록 구현된다. 이러한 예시적인 구현예에서, 픽셀 어레이 부분(62 및 64) 내의 버퍼 및 기준 픽셀 열들은 픽셀 판독 회로부(48-1)에서의 임의의 판독 경로들로부터 분리될 수 있다(예를 들어, 그로부터 연결해제, 그로부터 액세스 불가능, 그에 미연결 등). 즉, 픽셀 어레이 부분(62 및/또는 64)의 픽셀들로부터 신호들은 (생성되는 경우) 픽셀 판독 회로부(48-1)(또는 임의의 다른 판독 회로부)에 의해 액세스 가능하거나 판독 가능하지 않을 수 있다.
도 9는 제2 구현예에서 픽셀 제어 회로부에 연결된 확장된 픽셀 어레이의 예시적인 부분(도 8에서와 동일한 부분)의 도면이다. 도 8의 구현예와 대조적으로, 도 9의 전도성 라인(52-2)은 도 8의 전도성 라인(52-1) 대신에 구현될 수 있다. 다시 말해서, 활성 픽셀 어레이 부분(60)의 각각의 열에 액세스하기 위한 전도성 라인들(예를 들어, 열 라인들)을 제공하는 대신, 활성 픽셀 어레이 열들의 세트에 대한 액세스가 생략될 수 있고, 활성 픽셀 어레이 열들의 나머지 세트에 대한 액세스는 여전히 전도성 라인들(52-3)을 통해 제공된다. 활성 픽셀 어레이 열들의 세트를 픽셀 판독 회로부(48-1) 내의 임의의 판독 경로들에 결합시키는 임의의 전도성 라인들이 없는 경우, 활성 픽셀 어레이 열들의 세트는 픽셀 판독 회로부(48-1)로부터 분리될 수 있다. 전도성 라인(52-2)을 사용함으로써, 픽셀 판독 회로부(48-1)의 일부 판독 경로는 픽셀 어레이 부분(62 및/또는 64)의 (일부의 또는 전부의) 기준 및/또는 버퍼 픽셀 열에 결합될 수 있다.
픽셀 해상도가 활성 픽셀의 치수에 의해 결정되기 때문에, 도 8과 관련하여 설명된 각각의 활성 픽셀에 대한 액세스를 가능하게 함으로써, 도 8의 구성을 구현하는 이미지 센서가 도 9의 구성을 구현하는 이미지 센서에 비해 개선된 픽셀 해상도를 가질 수 있으며, 이는 사용가능한 활성 픽셀의 수를 효과적으로 감소시킨다. 한편, 도 9와 관련하여 설명된 바와 같이 기준 및 버퍼 픽셀에 대한 액세스를 가능하게 함으로써, 도 9의 구성을 구현하는 이미지 센서는 도 8의 구성을 구현하는 이미지 센서에 대한 개선된 잡음 성능을 가질 수 있으며, 이는 (예를 들어, 잡음제거에 이용 가능한 생성된 기준 데이터의 양을 생성하거나 감소시킴으로써) 잡음제거 능력을 효과적으로 감소시킨다.
도 8 및 도 9와 관련하여 제공된 예시적인 예는 단지 예시적인 것이며, 열 라인 연결의 세트에 대한 2가지 가능성(예를 들어, 모든 활성 픽셀에 연결하기 위한 것, 모든 기준 및/또는 버퍼 픽셀 및 모든 활성 픽셀의 서브세트에 연결하기 위한 것)만을 제공한다. 원하는 경우, 기준 픽셀 열들, 버퍼 픽셀 열들 및/또는 능동 픽셀 열들에 대한 연결들의 임의의 적합한 조합은 픽셀 판독 회로부에서 제한된 수의 판독 경로들로부터 이루어질 수 있다.
픽셀 제어 회로부의 세부사항들은 실시예들을 불필요하게 모호하게 하지 않기 위해 도 8 및 도 9로부터 생략된다. 원하는 경우, 도 5 내지 도 7과 관련하여 설명된 바와 같은 픽셀 제어 회로부는 도 8 및 도 9에 상세히 설명된 바와 같은 픽셀 판독 회로부의 구현에 사용될 수 있다.
도 7과 관련하여 전술한 바와 같이, 보충 (확장된) 픽셀 행이 보충 (확장된) 픽셀 열 대신 또는 이에 추가하여 제공될 수 있다(도 8 및 도 9와 관련하여 상세히 설명된 바와 같음). 원하는 경우, 도 8 및 도 9와 관련한 설명이 보충 픽셀 행 배열에 유사하게 적용될 수 있다(예를 들어, 회로부 블록(48-1)은 회로부 블록(48-2)으로 대체되고, 픽셀 열은 픽셀 행으로 대체되고 그 반대도 마찬가지이고, 각각의 도전성 칼럼 라인(52)은 대응하는 도전성 행 라인 세트(50)로 대체되는 등의 구성을 고려하여).
확장된 이미지 센서 픽셀 어레이를 갖는 이미지 센서들을 예시하는 다양한 실시예들이 설명되었다.
일 예로서, 이미지 센서는 제1 집적 회로부 다이 상에 구현된 이미지 센서 픽셀들의 어레이를 포함할 수 있다. 이미지 센서 픽셀은 활성 픽셀 및 비활성 픽셀(예를 들어, 광학적 블랙 픽셀과 같은 기준 픽셀, 전기적 블랙 픽셀과 같은 버퍼 픽셀 등)을 포함할 수 있다. 이미지 센서는 병렬 전도성 라인들의 세트를 통해 이미지 센서 픽셀들의 어레이에 결합된 회로부 블록을 더 포함할 수 있고, 각각의 전도성 라인은 이미지 센서 픽셀들의 어레이 내의 이미지 센서 픽셀들의 대응하는 세트에 결합되고, 회로부 블록은 제1 집적 회로부 다이에 장착된 제2 집적 회로부 다이 상에서 구현된다. 제1 및 제2 집적 회로부 다이들은 다이간 연결들을 형성하기 위한 각각의 상호연결 구조물들을 포함하고, 평행한 전도성 라인들은 다이간 연결들을 사용하여 구현될 수 있다.
이미지 센서 픽셀들의 어레이는 회로부 블록으로부터 분리된 한 세트의 중복 픽셀들을 포함할 수 있다. 이러한 세트의 중복 픽셀들에 대한 다이간 연결들은 적어도 부분적으로 부재할 수 있다(회로부 블록으로부터 중복 픽셀들의 세트를 분리하는 하나 이상의 개방 회로부 또는 누락 연결을 형성함). 분리된 중복 픽셀들의 세트는 활성 픽셀들 또는 비활성 픽셀들을 포함할 수 있다.
하나의 예시적인 배열에서, 회로부 블록은 픽셀 판독 회로부를 구현할 수 있다. 이 배열에서, 전도성 라인들은 열 라인들일 수 있고, 픽셀들의 세트는 픽셀들의 열들일 수 있고, 중복 픽셀들의 세트는 중복 픽셀들의 열들일 수 있다.
하나의 예시적인 배열에서, 회로부 블록(또는 추가 회로부 블록)은 픽셀 제어 회로부를 구현할 수 있다. 이 배열에서, 전도성 라인들은 행 라인들일 수 있고, 픽셀들의 세트는 픽셀들의 행들일 수 있고, 중복 픽셀들의 세트는 중복 픽셀들의 행들일 수 있다.
원하는 경우, 활성 픽셀들은 이미지 센서 픽셀 어레이의 중앙 부분에 배열될 수 있고, 비활성 픽셀들은 이미지 센서 픽셀 어레이의 주변 부분에 배열될 수 있다. 원하는 경우, 제1 집적 회로부 다이 및 제2 집적 회로부 다이는 (예를 들어, 하나 이상의 타일의 다수의 인스턴스를 함께 스티칭함으로써) 스티칭된 다이로서 구현될 수 있다.
일 실시예에 따르면, 이미지 센서는 다수의 픽셀 열들로 배열된 활성 픽셀들 및 비활성 픽셀들을 갖는 이미지 센서 픽셀 어레이를 포함하는 제1 집적 회로부 다이를 포함할 수 있다. 이미지 센서는 제1 집적 회로부 다이에 장착된 제2 집적 회로부 다이를 포함할 수 있다. 제2 집적 회로부 다이는 픽셀 열의 수보다 더 적은 다수의 판독 경로를 갖는 픽셀 판독 회로부를 포함할 수 있다. 이미지 센서 픽셀 어레이의 픽셀 열들의 제1 세트는 열 라인들을 통해 픽셀 판독 회로부에서 판독 경로들에 결합될 수 있고, 이미지 센서 픽셀 어레이의 픽셀 열들의 제2 세트는 픽셀 판독 회로부로부터 분리될 수 있다.
다른 실시예에 따르면, 제1 및 제2 집적 회로부 다이들은 다이간 연결들을 형성하기 위한 각각의 상호연결 구조물들을 포함할 수 있다. 열 라인은 다이간 연결을 사용하여 구현될 수 있다.
다른 실시예에 따르면, 픽셀 열들의 제2 세트에 대한 다이간 연결들은 적어도 부분적으로 부재할 수 있다.
다른 실시예에 따르면, 비활성 픽셀들은 잡음 레벨을 나타내는 기준 신호를 생성하도록 구성된 광학적 블랙 픽셀을 포함할 수 있다.
다른 실시예에 따르면, 광학적 블랙 픽셀은 이미지 센서 픽셀 어레이 내의 픽셀 열들의 제1 세트에 배열될 수 있다.
다른 실시예에 따르면, 광학적 블랙 픽셀은 이미지 센서 픽셀 어레이 내의 픽셀 열들의 제2 세트에 배열될 수 있다.
다른 실시예에 따르면, 비활성 픽셀들은 잡음 레벨을 나타내는 기준 신호를 생성하도록 구성된 전기적 블랙 픽셀을 포함할 수 있다.
다른 실시예에 따르면, 전기적 블랙 픽셀은 이미지 센서 픽셀 어레이 내의 픽셀 열들의 제1 세트에 배열될 수 있다.
다른 실시예에 따르면, 전기적 블랙 픽셀은 이미지 센서 픽셀 어레이 내의 픽셀 열들의 제2 세트에 배열될 수 있다.
다른 실시예에 따르면, 활성 픽셀들은 이미지 센서 픽셀 어레이의 중앙 부분에 배열될 수 있고, 비활성 픽셀들은 이미지 센서 픽셀 어레이의 주변 부분에 배열될 수 있다.
다른 실시예에 따르면, 픽셀 열들의 제1 세트 및 픽셀 열들의 제2 세트는 각각 이미지 센서 픽셀 어레이의 중앙 부분에 활성 픽셀들을 포함할 수 있다.
다른 실시예에 따르면, 픽셀 열들의 제1 세트는 이미지 센서 픽셀 어레이의 중앙 부분 내의 활성 픽셀들을 포함할 수 있고, 픽셀 열들의 제2 세트는 이미지 센서 픽셀 어레이의 주변 부분에 배열된 비활성 픽셀들을 포함할 수 있다.
다른 실시예에 따르면, 제1 집적 회로부 다이 및 제2 집적 회로부 다이는 스티칭된 다이로서 구현될 수 있다.
일 실시예에 따르면, 이미지 센서는 다수의 픽셀 행들로 배열된 활성 픽셀들 및 비활성 픽셀들을 갖는 이미지 센서 픽셀 어레이를 포함하는 제1 집적 회로부 다이를 포함할 수 있다. 이미지 센서는 제1 집적 회로부 다이에 장착된 제2 집적 회로부 다이를 포함할 수 있다. 제2 집적 회로부 다이는 픽셀 행들의 수보다 적은 다수의 제어 경로들을 갖는 픽셀 제어 회로부를 포함할 수 있다. 이미지 센서 픽셀 어레이의 픽셀 행들의 제1 세트는 행 라인을 통해 픽셀 제어 회로부에서 제어 경로들의 세트들에 결합될 수 있고, 이미지 센서 픽셀 어레이에서 픽셀 행들의 제2 세트는 픽셀 제어 회로부로부터 분리될 수 있다.
다른 실시예에 따르면, 제1 및 제2 집적 회로부 다이들은 다이간 연결들을 형성하기 위한 각각의 상호연결 구조물들을 포함할 수 있다. 행 라인들은 다이간 연결들을 사용하여 구현될 수 있다.
다른 실시예에 따르면, 픽셀 행들의 제2 세트에 대한 다이간 연결들은 적어도 부분적으로 부재할 수 있다.
일 실시예에 따르면, 이미지 센서는 이미지 센서 픽셀들의 어레이 및 한 세트의 병렬 전도성 라인들을 통해 이미지 센서 픽셀들의 어레이에 결합된 회로부 블록을 포함할 수 있다. 각각의 전도성 라인은 이미지 센서 픽셀들의 어레이 내의 이미지 센서 픽셀들의 대응하는 세트에 결합될 수 있다. 이미지 센서 픽셀들의 어레이는 회로부 블록으로부터 분리된 한 세트의 중복 픽셀들을 포함할 수 있다.
다른 실시예에 따르면, 이미지 센서 픽셀들의 어레이는 제1 집적 회로부 다이 상에서 구현될 수 있고, 회로부 블록은 제1 집적 회로부 다이에 장착된 제2 집적 회로부 다이 상에서 구현될 수 있다.
다른 실시예에 따르면, 중복 픽셀들의 세트는 활성 픽셀들을 포함할 수 있다.
다른 실시예에 따르면, 중복 픽셀들의 세트는 비활성 픽셀들을 포함할 수 있다.
전술한 실시예들은 개별적으로 또는 임의의 조합으로 구현될 수 있다. 본 예시적인 실시예들이 대응 상세사항들 중 일부 또는 전부 없이 실시될 수 있다는 것이 당업자에 의해 인식될 것이다. 일부 경우들에서, 잘 알려진 동작들은 본원에 기재된 실시예들을 불필요하게 모호하게 하지 않기 위해 상세히 설명되지 않았다. 위의 설명은 본 발명의 원리들을 예시할 뿐이며, 다양한 변경들이 본 발명의 범주 및 사상으로부터 벗어나지 않고서 당업자에 의해 이루어질 수 있다.

Claims (6)

  1. 이미지 센서로서,
    다수의 픽셀 열들로 배열된 활성 픽셀들 및 비활성 픽셀들을 갖는 이미지 센서 픽셀 어레이를 포함하는 제1 집적 회로부 다이; 및
    상기 제1 집적 회로부 다이에 장착된 제2 집적 회로부 다이로서, 상기 픽셀 열들의 수보다 더 적은 수의 판독 경로들을 갖는 픽셀 판독 회로부를 포함하는 상기 제2 집적 회로부 다이
    를 포함하고, 상기 이미지 센서 픽셀 어레이에서 상기 픽셀 열들의 제1 세트는 열 라인들을 통해 상기 픽셀 판독 회로부에서 상기 판독 경로들에 결합되고, 상기 이미지 센서 픽셀 어레이에서 상기 픽셀 열들의 제2 세트는 상기 픽셀 판독 회로부로부터 분리되는, 이미지 센서.
  2. 제1항에 있어서, 상기 제1 및 제2 집적 회로부 다이들은 다이간 연결들을 형성하기 위한 각각의 상호연결 구조물들을 포함하고, 상기 열 라인들은 상기 다이간 연결들을 사용하여 구현되는, 이미지 센서.
  3. 제1항에 있어서, 상기 비활성 픽셀들은 잡음 레벨을 나타내는 기준 신호를 생성하도록 구성된 광학적 블랙 픽셀을 포함하고, 상기 광학적 블랙 픽셀은 상기 이미지 센서 픽셀 어레이의 상기 픽셀 열들의 상기 제1 세트 또는 상기 이미지 센서 픽셀 어레이의 상기 픽셀 열들의 상기 제2 세트로 배열되는, 이미지 센서.
  4. 제1항에 있어서, 상기 비활성 픽셀들은 잡음 레벨을 나타내는 기준 신호를 생성하도록 구성된 전기적 블랙 픽셀을 포함하는, 이미지 센서.
  5. 이미지 센서로서,
    다수의 픽셀 행들로 배열된 활성 픽셀들 및 비활성 픽셀들을 갖는 이미지 센서 픽셀 어레이를 포함하는 제1 집적 회로부 다이; 및
    상기 제1 집적 회로부 다이에 장착된 제2 집적 회로부 다이로서, 상기 픽셀 행들의 수보다 더 적은 수의 제어 경로들의 세트들을 갖는 픽셀 제어 회로부를 포함하는 상기 제2 집적 회로부 다이
    를 포함하고, 상기 이미지 센서 픽셀 어레이의 상기 픽셀 행들의 제1 세트는 행 라인들을 통해 상기 픽셀 제어 회로부에서 상기 제어 경로들의 세트들에 결합되고, 상기 이미지 센서 픽셀 어레이에서 상기 픽셀 행들의 제2 세트는 상기 픽셀 제어 회로부로부터 분리되는, 이미지 센서.
  6. 이미지 센서로서,
    이미지 센서 픽셀들의 어레이; 및
    병렬 전도성 라인들의 세트를 통해 상기 이미지 센서 픽셀들의 어레이에 결합된 회로부 블록으로서, 각각의 전도성 라인은 상기 이미지 센서 픽셀들의 어레이 내의 이미지 센서 픽셀들의 대응하는 세트에 결합되는 상기 회로부 블록
    을 포함하고, 상기 이미지 센서 픽셀들의 어레이는 상기 회로부 블록으로부터 분리된 중복 픽셀들의 세트를 포함하는, 이미지 센서.
KR1020230055193A 2022-04-27 2023-04-27 확장된 이미지 센서 픽셀 어레이 KR20230152602A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/660,860 US20230353896A1 (en) 2022-04-27 2022-04-27 Expanded image sensor pixel array
US17/660,860 2022-04-27

Publications (1)

Publication Number Publication Date
KR20230152602A true KR20230152602A (ko) 2023-11-03

Family

ID=88446759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230055193A KR20230152602A (ko) 2022-04-27 2023-04-27 확장된 이미지 센서 픽셀 어레이

Country Status (4)

Country Link
US (1) US20230353896A1 (ko)
JP (1) JP2023169112A (ko)
KR (1) KR20230152602A (ko)
CN (1) CN116962900A (ko)

Also Published As

Publication number Publication date
CN116962900A (zh) 2023-10-27
US20230353896A1 (en) 2023-11-02
JP2023169112A (ja) 2023-11-29

Similar Documents

Publication Publication Date Title
US9231011B2 (en) Stacked-chip imaging systems
US11362125B2 (en) Stacked image sensor and system including the same
US10014336B2 (en) Imagers with depth sensing capabilities
US10192919B2 (en) Imaging systems with backside isolation trenches
US20140077057A1 (en) 3d-stacked backside illuminated image sensor and method of making the same
CN111182241B (zh) 具有高动态范围成像像素的图像传感器
JP2010067774A (ja) 光電変換装置及び撮像システム
US10075663B2 (en) Phase detection pixels with high speed readout
US10529763B2 (en) Imaging pixels with microlenses
US20230353896A1 (en) Expanded image sensor pixel array
US20240121527A1 (en) Reference pixel column readout
US10341597B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic apparatus
US20220247950A1 (en) Image capture element and image capture apparatus
US11929383B2 (en) Intra-pixel crosstalk reduction for a multi-mode image sensor
US20240038800A1 (en) Image Sensor with a Bond Pad