KR20230149626A - Udc를 포함한 전자 장치 - Google Patents

Udc를 포함한 전자 장치 Download PDF

Info

Publication number
KR20230149626A
KR20230149626A KR1020220049076A KR20220049076A KR20230149626A KR 20230149626 A KR20230149626 A KR 20230149626A KR 1020220049076 A KR1020220049076 A KR 1020220049076A KR 20220049076 A KR20220049076 A KR 20220049076A KR 20230149626 A KR20230149626 A KR 20230149626A
Authority
KR
South Korea
Prior art keywords
area
pixel
subpixel
display
anode
Prior art date
Application number
KR1020220049076A
Other languages
English (en)
Inventor
신성영
엄민석
이동섭
이해창
김광태
염동현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220049076A priority Critical patent/KR20230149626A/ko
Priority to PCT/KR2023/004389 priority patent/WO2023204481A1/ko
Priority to US18/298,599 priority patent/US20230345779A1/en
Publication of KR20230149626A publication Critical patent/KR20230149626A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시의 다양한 실시예들은 UDC(under display camera)를 포함한 전자 장치에 관한 것으로, 하우징의 내부에서 디스플레이의 일부분과 중첩되도록 배치되고, 외부로부터 상기 디스플레이를 통과한 광을 획득하는 카메라를 포함하고, 상기 디스플레이는, 상기 카메라의 적어도 일부분과 중첩되는 제 1 픽셀, 및 상기 제 1 픽셀을 구동하는 제 1 픽셀 구동 회로가 배치되는 제 1 영역, 및 상기 제 1 영역을 제외한 나머지 영역으로서, 제 2 픽셀 및 상기 제 2 픽셀을 구동하는 제 2 픽셀 구동 회로가 배치되는 제 2 영역을 포함하고, 상기 제 1 픽셀 구동 회로는, 곡선 형태를 포함하지 않는 일직선 형태의 제 1 채널 영역을 포함하는 제 1 구동 TFT를 포함하고, 상기 제 2 픽셀 구동 회로는, 곡선 형태를 포함하는 제 2 채널 영역을 포함하는 제 2 구동 TFT를 포함하고, 상기 제 1 구동 TFT의 제 1 채널 폭은 상기 제 2 구동 TFT의 제 2 채널 폭보다 크고, 상기 제 1 구동 TFT의 제 1 채널 길이는 상기 제 2 구동 TFT의 제 2 채널 길이보다 작을 수 있다. 본 개시는 그 밖에 다양한 실시예들을 더 포함할 수 있다.

Description

UDC를 포함한 전자 장치{ELECTRONIC DEVICE INCLUDING UNDER DISPLAY CAMERA}
본 개시의 다양한 실시예들은 UDC를 포함한 전자 장치에 관한 것이다.
전자 장치, 예를 들어, 휴대용 전자 장치는 그 기능 및 사용자의 선호도에 따라 다양한 크기로 출시되고 있으며, 넓은 시인성 확보와 조작의 편의성을 위한 대화면 터치 디스플레이를 포함할 수 있다. 전자 장치는 적어도 하나의 카메라를 포함할 수 있다. 예를 들어, 전자 장치는 디스플레이 주변 또는 디스플레이의 적어도 일부와 중첩되도록 배치되는 적어도 하나의 카메라를 포함할 수 있다.
최근, 전자 장치에서 디스플레이의 표시 면적을 확장하는 방안으로서, 카메라를 디스플레이의 활성화 영역(active area) 주변(예: 아래)에 배치하는 UDC(under display camera) 기술이 연구 개발되고 있다. 예를 들면, UDC를 디스플레이의 활성화 영역(active area) 아래에 배치한 전자 장치는, UDC로 유입되는 광의 양을 높이기 위하여 UDC와 중첩되는 디스플레이의 적어도 일부 영역(이하, “UDC 영역”이라 함)에서 투과율을 높이는 것이 필요하다. 이를 위해, 상기 UDC 영역에서, 디스플레이의 픽셀들 및/또는 배선들의 배치 밀도를 낮추고, 상기 UDC 영역에서 픽셀들 및/또는 배선들이 형성되지 않는 투과 영역을 형성하는 방법이 제안될 수 있다. 예를 들어, UDC 영역에 배치된 복수의 제 1 픽셀들은 제 1 밀도를 갖도록 배치되고, UDC 영역을 제외한 일반 영역(예: UDC와 중첩되지 않는 영역)에 배치된 복수의 제 2 픽셀들은 제 1 밀도보다 높은 제 2 밀도를 갖도록 배치될 수 있다.
UDC를 포함한 전자 장치는, UDC 영역에 배치된 복수의 제 1 픽셀들의 배치 밀도가 낮아짐으로 인해 UDC 영역이 사용자에 의해 시인되는 시인성 문제를 줄이기 위한 기술이 요구될 수 있다.
UDC를 포함한 전자 장치는, UDC 영역에 배치된 복수의 제 1 픽셀들의 배치 밀도가 낮아짐으로 인해 UDC 영역과 일반 영역 간의 휘도 편차가 발생할 수 있고, 상기 휘도 편차를 줄이기 위한 기술이 요구될 수 있다.
UDC를 포함한 전자 장치는, UDC 영역과 일반 영역 간의 상기 휘도 편차뿐만 아니라, 일반 영역에 배치된 제 2 픽셀들의 수명과 UDC 영역에 배치된 제 1 픽셀들의 수명 간의 편차를 줄이기 위한 설계가 요구될 수 있다.
본 개시의 다양한 실시예들은 UDC영역에 배치되는 제 1 픽셀의 구조, 및/또는 제 1 픽셀을 구동하는 구동 회로의 형태를 변경함으로써, UDC 영역의 투과율을 높이고, UDC 영역에 배치된 제 1 픽셀들과 일반 영역에 배치된 제 2 픽셀들 간의 휘도 편차 및/또는 수명 편차를 줄일 수 있는 전자 장치를 제공할 수 있다.
본 개시의 다양한 실시예들은 UDC영역에 배치되는 제 1 픽셀의 구조를 변경함으로써, UDC 영역이 사용자에 의해 시인되는 시인성 문제를 줄일 수 있는 전자 장치를 제공할 수 있다.
본 개시에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있다.
다양한 실시예들에 따른 전자 장치는, 하우징, 디스플레이, 및 상기 하우징의 내부에서 상기 디스플레이의 일부분과 중첩되도록 배치되고, 외부로부터 상기 디스플레이를 통과한 광을 획득하는 카메라를 포함하고, 상기 디스플레이는, 상기 카메라의 적어도 일부분과 중첩되는 제 1 픽셀, 및 상기 제 1 픽셀을 구동하는 제 1 픽셀 구동 회로가 배치되는 제 1 영역, 및 상기 제 1 영역을 제외한 나머지 영역으로서, 제 2 픽셀 및 상기 제 2 픽셀을 구동하는 제 2 픽셀 구동 회로가 배치되는 제 2 영역을 포함하고, 상기 제 1 픽셀 구동 회로는, 곡선 형태를 포함하지 않는 일직선 형태의 제 1 채널 영역을 포함하는 제 1 구동 TFT를 포함하고, 상기 제 2 픽셀 구동 회로는, 곡선 형태를 포함하는 제 2 채널 영역을 포함하는 제 2 구동 TFT를 포함하고, 상기 제 1 구동 TFT의 제 1 채널 폭은 상기 제 2 구동 TFT의 제 2 채널 폭보다 크고, 상기 제 1 구동 TFT의 제 1 채널 길이는 상기 제 2 구동 TFT의 제 2 채널 길이보다 작을 수 있다.
본 개시의 다양한 실시예들에 따른 전자 장치는 UDC영역에 배치되는 제 1 픽셀의 구조, 및/또는 제 1 픽셀을 구동하는 구동 회로의 형태를 변경함으로써, UDC 영역의 투과율을 높이고, UDC 영역에 배치된 제 1 픽셀들과 일반 영역에 배치된 제 2 픽셀들 간의 휘도 편차 및/또는 수명 편차를 줄일 수 있다.
본 개시의 다양한 실시예들에 따른 전자 장치는 UDC영역에 배치되는 제 1 픽셀의 구조를 변경함으로써, UDC 영역이 사용자에 의해 시인되는 시인성 문제를 줄일 수 있다.
이 외에, 본 개시를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
본 개시의 특정 실시예에 따른 다른 양태, 특징 및 이점은 관련하여 첨부된 도면 및 해당 설명으로부터 더욱 명백해질 것이다.
도 1은 본 개시의 다양한 실시예에 따른 전자 장치의 전면의 사시도이다.
도 2는 본 개시의 다양한 실시예에 따른 도 1의 전자 장치의 후면의 사시도이다.
도 3은 본 개시의 다양한 실시예에 따른 도 1의 전자 장치의 전개 사시도이다.
도 4는 도 3에 도시된 다양한 실시예에 따른 디스플레이의 전개 사시도이다.
도 5는 일 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역)을 나타낸 단면도이다.
도 6은 일 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역) 및 UDC 영역을 제외한 일반 영역(예: 제 2 영역)을 개략적으로 도시한 평면도이다.
도 7은 일 실시예에 따른 디스플레이의 일반 영역(예: 제 2 영역)에 배치된 픽셀 구동 회로의 레이아웃 도면이다.
도 8은 일 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역)에 배치된 픽셀 구동 회로의 레이아웃 도면이다.
도 9는 일 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역)의 일부분을 도시한 평면도이다.
도 10은 도 9에 도시된 일 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역)의 일부분을 절단한 단면도이다.
도 11은 비교예에 따른 디스플레이의 UDC 영역(예: 제 1 영역)의 일부분을 도시한 평면도이다.
도 12는 도 11에 도시된 비교예에 따른 디스플레이의 UDC 영역(예: 제 1 영역)의 일부분을 절단한 단면도이다.
도 13은 일 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역) 및 UDC 영역을 제외한 일반 영역(예: 제 2 영역)을 개략적으로 도시한 평면도이다.
도 14는 비교예에 따른 디스플레이의 UDC 영역(예: 제 1 영역) 및 UDC 영역을 제외한 일반 영역(예: 제 2 영역)을 개략적으로 도시한 평면도이다.
도 15는 일 실시예에 따른 디스플레이의 일반 영역(예: 제 2 영역)에 배치된 어느 한 픽셀의 적층된 구조를 개략적으로 도시한 단면도이다.
도 16은 일 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역)에 배치된 어느 한 픽셀의 적층된 구조를 개략적으로 도시한 단면도이다.
도 17은 다른 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역)에 배치된 어느 한 픽셀의 적층된 구조를 개략적으로 도시한 단면도이다.
도 18은 다른 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역)에 배치된 어느 한 픽셀의 적층된 구조를 개략적으로 도시한 단면도이다.
도 19는 일 실시예에 따른 디스플레이의 일반 영역(예: 제 2 영역)에 배치된 어느 한 픽셀의 시야각 설계 구조를 개략적으로 도시한 단면도이다.
도 20은 일 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역)에 배치된 어느 한 픽셀의 시야각 설계 구조를 개략적으로 도시한 단면도이다.
도 21은 다른 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역)에 배치된 어느 한 픽셀의 시야각 설계 구조를 개략적으로 도시한 단면도이다.
도 22는 다른 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역)에 배치된 어느 한 픽셀의 시야각 설계 구조를 개략적으로 도시한 단면도이다.
도 1은 본 개시의 다양한 실시예에 따른 전자 장치(100)의 전면의 사시도이다. 도 2는 본 개시의 다양한 실시예에 따른 도 1의 전자 장치(100)의 후면의 사시도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 전자 장치(100)는, 제 1 면(또는 전면)(110A), 제 2 면(또는 후면)(110B), 및 제 1 면(110A) 및 제 2 면(110B) 사이의 공간을 둘러싸는 측면(110C)을 포함하는 하우징(110)을 포함할 수 있다. 다른 실시예(미도시)에서는, 하우징은, 도 1의 제 1 면(110A), 제 2 면(110B) 및 측면(110C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시예에 따르면, 제 1 면(110A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(102)(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다. 제 2 면(110B)은 실질적으로 불투명한 후면 플레이트(111)에 의하여 형성될 수 있다. 상기 후면 플레이트(111)는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 상기 측면(110C)은, 전면 플레이트(102) 및 후면 플레이트(111)와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 베젤 구조(118)(또는 "측면 부재")에 의하여 형성될 수 있다. 어떤 실시예에서는, 후면 플레이트(111) 및 측면 베젤 구조(118)는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다.
일 실시예에 따르면, 전자 장치(100)는, 디스플레이(101), 입력 장치(103), 음향 출력 장치(107, 114), 센서 모듈(104, 119), 카메라(105, 112), 키 입력 장치(117), 인디케이터(미도시 됨), 및 커넥터(108, 109) 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시예에서는, 상기 전자 장치(100)는, 구성 요소들 중 적어도 하나(예: 키 입력 장치(117), 커넥터(108, 109), 또는 인디케이터)를 생략하거나 다른 구성 요소를 추가적으로 포함할 수 있다.
일 실시예에 따르면, 디스플레이(101)는, 예를 들어, 전면 플레이트(102)의 일부분을 통하여 보여질 수 있다. 어떤 실시예에서는, 상기 제 1 면(110A)을 형성하는 전면 플레이트(102)를 통하여 상기 디스플레이(101)의 적어도 일부가 보여질 수 있다. 어떤 실시예에서는, 디스플레이(101)의 모서리를 상기 전면 플레이트(102)의 인접한 외곽 형상과 대체로(substantially) 동일하게 형성할 수 있다. 다른 실시예(미도시)에서는, 디스플레이(101)가 노출되는 면적을 확장하기 위하여, 디스플레이(101)의 외곽과 전면 플레이트(102)의 외곽 간의 간격이 대체로 동일하게 형성될 수 있다.
일 실시예에 따르면, 하우징(110)의 표면(또는 전면 플레이트(102))은 디스플레이(101)가 시각적으로 노출됨에 따라 형성되는 화면 표시 영역을 포함할 수 있다. 일 실시예에 따르면, 화면 표시 영역은 하부(예: z2 방향)에 제 1 카메라(105)가 배치되는 카메라 중첩 영역(A1)(예: 제 1 영역), 및 하부(예: z2 방향)에 카메라가 배치되지 않는 일반 표시 영역(A2)(예: 제 2 영역)을 포함할 수 있다. 다른 실시예에 따르면, 화면 표시 영역은 하부(예: z2 방향)에 적어도 하나의 센서 모듈(미도시)이 배치되는 센서 중첩 영역(미도시)을 더 포함할 수 있다. 예를 들면, 적어도 하나의 센서 모듈은 외부 광을 획득하는 것에 의해 동작하는 다양한 방식의 센서일 수 있다.
일 실시예에 따르면, 카메라(105, 112)는, 전자 장치(100)의 제 1 면(110A)에 배치된 제 1 카메라(105), 및/또는 제 2 면(110B)에 배치된 제 2 카메라(112)를 포함할 수 있다. 상기 카메라들(105, 112)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 카메라(105, 112)는 플래시(113)를 더 포함할 수 있다. 어떤 실시예에서는, 2개 이상의 렌즈들 (광각 렌즈, 초광각 렌즈 또는 망원 렌즈) 및 이미지 센서들이 상기 전자 장치(100)의 제 1 면(110A) 또는 제 2 면(110B)에 배치될 수 있다. 일 실시예에서, 전자 장치(100)는, 복수의 카메라(105, 112)들을 포함할 수 있다. 예를 들면, 전자 장치(100)는 각각 다른 속성(예: 화각) 또는 기능을 가진 복수의 카메라들(예: 듀얼 카메라, 또는 트리플 카메라)을 포함할 수 있다. 예를 들면, 서로 다른 화각을 갖는 렌즈를 포함하는 카메라(105, 112)가 복수로 구성될 수 있고, 전자 장치(100)는 사용자의 선택에 기반하여, 전자 장치(100)에서 수행되는 카메라(105, 112)의 화각을 변경하도록 제어할 수 있다. 또한, 복수의 카메라(105, 112)들은, 광각 카메라, 망원 카메라, 컬러 카메라, 흑백(monochrome) 카메라, 또는 IR(infrared) 카메라(예: TOF(time of flight) camera, structured light camera) 중 적어도 하나를 포함할 수 있다. 일 실시 예에 따르면, IR 카메라는 센서 모듈의 적어도 일부로 동작될 수 있다.
일 실시예에 따르면, 디스플레이의 카메라 중첩 영역(A1)의 하부(예: z2 방향)에는 제 1 카메라(105)가 배치될 수 있다. 제 1 카메라(105)는 UDC(under display camera)로 명명될 수 있다. 예를 들면, 제 1 카메라(105)는 디스플레이의 카메라 중첩 영역(A1)의 하부(예: z2 방향)에 배치되는 것에 의해, 제 1 카메라(105)의 위치가 시각적으로 구별(또는 노출)되지 않을 수 있다. 일 실시예에 따르면, 디스플레이(101)를 전면(예: z1 방향)에서 볼 때, 제 1 카메라(105)는 디스플레이의 적어도 일부인 카메라 중첩 영역(A1)에 배치되어, 외부로 시각적으로 노출되지 않으면서, 외부 피사체의 이미지를 획득할 수 있다. 예를 들면, 디스플레이(101)의 전면(예: z1 방향)에서 바라볼 때, 제 1 카메라(105)는 카메라 중첩 영역(A)의 적어도 일부에 중첩되게 배치되어, 시각적으로 노출되지 않으면서, 외부 피사체의 이미지를 획득할 수 있다.
일 실시예에 따르면, 디스플레이(101)의 화면 표시 영역(예: 제 1 면(110A), 제1 영역(110D))의 일부에 리세스 또는 개구부(opening)를 형성하고, 상기 리세스 또는 상기 개구부와 적어도 일부 정렬되는 음향 출력 장치(114), 센서 모듈(104), 발광 소자(예: 플래시), 및 카메라(105) 중 적어도 하나 이상을 포함할 수 있다. 다른 실시예에서는, 디스플레이(101)의 화면 표시 영역의 하부에, 음향 출력 장치(114), 센서 모듈(119), 발광 소자(예: 플래시), 및 카메라(112) 중 적어도 하나 이상을 포함할 수 있다.
일 실시예에 따르면, 디스플레이(101)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다.
일 실시예에 따르면, 입력 장치(103)는, 마이크(103)를 포함할 수 있다. 어떤 실시예에서는, 입력 장치(103)는 소리의 방향을 감지할 수 있도록 배치되는 복수개의 마이크(103)를 포함할 수 있다. 음향 출력 장치(107, 114)는 스피커들(107, 114)을 포함할 수 있다. 스피커들(107, 114)은, 외부 스피커(107) 및 통화용 리시버(114)를 포함할 수 있다. 어떤 실시예에서는 마이크(103), 스피커들(107, 114) 및 커넥터들(108, 109)은 전자 장치(100)의 상기 공간에 배치되고, 하우징(110)에 형성된 적어도 하나의 홀을 통하여 외부 환경에 노출될 수 있다. 어떤 실시예에서는 하우징(110)에 형성된 홀은 마이크(103) 및 스피커들(107, 114)을 위하여 공용으로 사용될 수 있다. 어떤 실시예에서는 음향 출력 장치(107, 114)는 하우징(110)에 형성된 홀이 배제된 채, 동작되는 스피커(예: 피에조 스피커)를 포함할 수 있다.
일 실시예에 따르면, 센서 모듈(104, 119)은, 전자 장치(100)의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(104, 119)은, 예를 들어, 하우징(110)의 제 1 면(110A)에 배치된 제 1 센서 모듈(104)(예: 근접 센서) 및/또는 제 2 센서 모듈(미도시)(예: 지문 센서), 및/또는 상기 하우징(110)의 제 2 면(110B)에 배치된 제 3 센서 모듈(119)(예: HRM 센서)을 포함할 수 있다. 상기 지문 센서는 하우징(110)의 제 1 면(110A), 제 2 면(110B)의 일부 영역, 또는 디스플레이(101)의 아래에 배치될 수 있다. 전자 장치(100)는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서 중 적어도 하나를 더 포함할 수 있다. 다양한 실시예들에 따르면, 전자 장치(100)는 바형(bar type), 또는 평판형(plate type)의 외관을 가지고 있지만, 본 개시는 이에 한정되지 않는다. 예를 들어, 도시된 전자 장치(100)는 폴더블(foldable) 전자 장치, 슬라이더블(slidable) 전자 장치, 스트레쳐블(stretchable) 전자 장치 및/또는 롤러블(rollable) 전자 장치와 같은 다양한 형태의 전자 장치를 포함할 수 있다.
도 3은 본 개시의 다양한 실시예에 따른 도 1의 전자 장치(100)의 전개 사시도이다.
도 3의 전자 장치(300)는 도 1 및 도 2의 전자 장치(100)와 적어도 일부 유사하거나, 전자 장치의 다른 실시예를 더 포함할 수 있다.
도 3을 참조하면, 전자 장치(300)(예: 도 1, 또는 도 2의 전자 장치(100))는, 측면 부재(310)(예: 도 1의 측면 베젤 구조(118)), 제 1 지지 부재(311)(예: 브라켓 또는 지지 구조), 전면 플레이트(320)(예: 전면 커버, 도 1의 전면 플레이트(102)), 디스플레이(400)(예: 도 1의 디스플레이(101)), 인쇄 회로 기판(340)(예: PCB(printed circuit board), FPCB(flexible PCB), 또는 RFPCB(rigid flexible PCB)), 배터리(350), 제 2 지지 부재(360)(예: 리어 케이스), 안테나(370), 및 후면 플레이트(380)(예: 후면 커버, 도 2의 후면 플레이트(111))를 포함할 수 있다. 어떤 실시예에서는, 전자 장치(300)는, 구성 요소들 중 적어도 하나(예: 제 1 지지 부재(311), 또는 제 2 지지 부재(360))를 생략하거나 다른 구성 요소를 추가적으로 포함할 수 있다. 전자 장치(300)의 구성 요소들 중 적어도 하나는, 도 1, 또는 도 2의 전자 장치(100)의 구성 요소들 중 적어도 하나와 동일, 또는 유사할 수 있으며, 중복되는 설명은 이하 생략한다.
일 실시예에 따르면, 제 1 지지 부재(311)는, 전자 장치(300) 내부에 배치되어 측면 부재(310)와 연결될 수 있거나, 측면 부재(310)와 일체로 형성될 수 있다. 제 1 지지 부재(311)는, 예를 들어, 금속 재질 및/또는 비금속 (예: 폴리머) 재질로 형성될 수 있다. 제 1 지지 부재(311)는, 일면에 디스플레이(400)가 결합되고 타면에 인쇄 회로 기판(340)이 결합될 수 있다.
일 실시예에 따르면, 인쇄 회로 기판(340)에는, 프로세서, 메모리, 및/또는 인터페이스가 장착될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다.
일 실시예에 따르면, 메모리는, 예를 들어, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다.
일 실시예에 따르면, 인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예를 들어, 전자 장치(300)를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다.
일 실시예에 따르면, 배터리(350)는 전자 장치(300)의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 배터리(350)의 적어도 일부는, 예를 들어, 인쇄 회로 기판(340)과 실질적으로 동일 평면상에 배치될 수 있다. 배터리(350)는 전자 장치(300) 내부에 일체로 배치될 수 있다. 다른 실시예로, 배터리(350)는 전자 장치(300)로부터 탈부착 가능하게 배치될 수도 있다.
일 실시예에 따르면, 안테나(370)는, 후면 플레이트(380)와 배터리(350) 사이에 배치될 수 있다. 안테나(370)는, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테나, 및/또는 MST(magnetic secure transmission) 안테나를 포함할 수 있다. 안테나(370)는, 예를 들어, 외부 장치와 근거리 통신을 하거나, 충전에 필요한 전력을 무선으로 송수신 할 수 있다. 다른 실시예에서는, 상기 측면 베젤 구조(310) 및/또는 상기 제 1 지지 부재(311)의 일부 또는 그 조합에 의하여 안테나 구조가 형성될 수 있다.
일 실시예에 따르면, 제 2 지지 부재(360)(예: 리어 케이스)는, 인쇄 회로 기판(340)과 안테나(370) 사이에 배치될 수 있다. 일 실시예에 따르면, 제2 지지 부재(360)는, 인쇄 회로 기판(340) 또는 배터리(350) 중 적어도 하나가 결합된 일면 및 안테나(370)가 결합된 타면을 포함할 수 있다.
일 실시예에 따르면, 측면 부재(310)의 제1지지 부재(311)는 전면 플레이트(320)를 향하는 제1면(3101) 및 제1면(3101)과 반대 방향(예: 후면 플레이트(380) 방향)을 향하는 제2면(3102)을 포함할 수 있다. 일 실시예에 따르면, 카메라(105)(예: 도 1의 제 1 카메라(105))는 제1지지 부재(311)와 후면 플레이트(380) 사이에 배치될 수 있다. 일 실시예에 따르면, 카메라(105)는 제1지지 부재(311)의 제1면(3101)으로부터 제2면(3102)까지 연결된 관통홀(301)을 통해 전면 플레이트(320) 방향으로 돌출되거나 보이도록 배치될 수 있다. 일 실시예에 따르면, 카메라(105)의 관통홀(301)을 통해 돌출된 부분은 디스플레이(400)의 대응되는 위치에서 외부 환경을 검출하도록 배치될 수 있다. 다른 실시예로, 카메라(105)가 디스플레이(400)와 제1지지 부재(311) 사이에 배치될 경우, 관통홀(301)은 불필요할 수 있다.
이하, 전자 장치(300)에서, 디스플레이(400)와 카메라(105)의 배치 관계가 상세히 기술될 것이다.
도 4는 도 3에 도시된 다양한 실시예에 따른 디스플레이(400)의 전개 사시도이다.
도 4의 디스플레이(400)는 도 1의 디스플레이(101), 및 도 3의 디스플레이(400)와 적어도 일부 유사하거나, 디스플레이의 다른 실시예를 더 포함할 수 있다.
도 4를 참조하면, 일 실시예에 따른 디스플레이(400)는 디스플레이 패널(431), 디스플레이 패널(431)로부터 제 1 방향(예: z1 방향)에 형성되는 컬러 필터층(433), 컬러 필터층(433)과 디스플레이 패널(431) 사이에 형성되는 터치 패널(432), 및/또는 디스플레이 패널(431)로부터 제 2 방향(예: z2 방향)에 형성되는 부자재층(440)을 포함할 수 있다. 다른 실시예에서, 터치 패널(432)은 컬러 필터층(433)으로부터 제 1 방향에 형성될 수 있다.
일 실시예에 따르면, 디스플레이 패널(431)은 OLED(organic light emitting diodes)를 포함할 수 있다. 예를 들면, UB(unbreakable) type OLED 디스플레이(예: curved display)를 포함할 수 있다. 일 실시예에 따르면, 디스플레이 패널(431)은 제1컬러(예: 레드)를 표시하는 제1픽셀(예: 도 6의 제1픽셀(R1)), 제2컬러(예: 그린)를 표시하는 제2픽셀(예: 도 6의 제2픽셀(G1)), 및/또는 제3컬러(예: 블루)를 표시하는 제3픽셀(예: 도 6의 제3픽셀(B1))을 포함할 수 있다. 일 실시예에 따르면, 상기 제1픽셀 내지 제3픽셀은 지정된 규칙에 따라 서로 나란하게 배치될 수 있다. 예를 들면, 상기 제1픽셀 내지 제3픽셀은, 도 4에 도시된 xy 평면 상에서, 서로 나란하게 배치될 수 있다. 다양한 실시예들에 따르면, 디스플레이 패널(431)은 3가지 컬러의 픽셀을 포함하는 것에 국한되지 않고, 더 많은 컬러의 픽셀을 포함할 수 있다. 예를 들면, 디스플레이 패널(431)은 3가지 컬러 이상의 픽셀들을 포함할 수 있다. 다양한 실시예들에 따르면, 디스플레이 패널(431)의 픽셀들이 배열되는 방법은 다양하게 변형 또는 변경될 수 있다. 다양한 실시예들에 따르면, 디스플레이 패널(431)의 픽셀들의 면적 또는 형태는 다양하게 변형 또는 변경될 수 있다.
일 실시예에 따르면, 디스플레이(400)는 편광판인 POL(polarizer)(예: 원형 편광판(retarder))을 포함하지 않을 수 있고, COE(color filter on encapsulation) 방식으로서 컬러 필터층(433)을 포함할 수 있다. 일 실시예에 따르면, 디스플레이(400)는 편광판인 POL을 포함하지 않음으로써 투과율을 높이고, 두께를 절감할 수 있다. 예를 들면, 일 실시예에 따른 디스플레이(400)는 POL을 제거함으로써, POL을 포함한 종래의 디스플레이와 비교할 때 약 20 % 이상 투과율이 향상되고, 두께는 약 100 um~약 150um 저감할 수 있다. 일 실시예에 따르면, 컬러 필터층(433)은 OLED(organic light emitting diodes)를 포함하는 디스플레이에서 적용되는 POL과 동일 또는 유사한 기능을 수행할 수 있다. 예를 들면, 컬러 필터층(433)은 디스플레이 패널(431)의 반사광을 차단하여 야외 시인성을 향상시킬 수 있다.
일 실시예에 따르면, 부자재층(440)은, 디스플레이 패널(431)의 배면(예: 제2방향(z2 방향)을 향하는 면)에 배치되는 적어도 하나의 폴리머 부재(441, 442), 적어도 하나의 폴리머 부재(441, 442)의 배면(예: 제2방향(z2 방향)을 향하는 면)에 배치되는 적어도 하나의 기능성 부재(443) 및 적어도 하나의 기능성 부재(443)의 배면(예: 제2방향(z2 방향)을 향하는 면)에 배치되는 금속 시트(444)를 포함할 수 있다.
일 실시예에 따르면, 적어도 하나의 폴리머 부재(441, 442)는 디스플레이 패널(431)과 그 하부(예: 제2방향(z2 방향)) 부착물들간에 발생될 수 있는 기포를 제거하고 디스플레이 패널(431)에서 생성된 광 또는 외부로부터 입사하는 광을 차단하기 위한 차광층(441)(예: 울퉁 불퉁한 패턴을 포함하는 블랙층) 및/또는 충격 완화를 위하여 배치되는 완충층(442)(예: 스폰지 층)을 포함할 수 있다. 일 실시예에 따르면, 완충층(442)은, 폴리머로 형성된 완충 부재(cushion)를 포함할 수 있다.
일 실시예에 따르면, 적어도 하나의 기능성 부재(443)는 방열을 위한 방열 시트(예: 그라파이트(graphite) 시트), 포스터치 FPCB, 지문 센서 FPCB, 통신용 안테나 방사체, 도전/비도전 테이프 또는 open cell 스폰지를 포함할 수 있다.
일 실시예에 따르면, 금속 시트(444)는 도전성 부재(예: 금속 플레이트)로서, 전자 장치(예: 도 3의 전자 장치(300))의 강성 보강에 도움을 줄 수 있고, 주변 노이즈를 차폐하며, 주변의 열 방출 부품으로부터 방출되는 열을 분산시키기 위하여 사용될 수 있다. 일 실시예에 따르면, 금속 시트(444)는 Cu, Al, Mg, SUS(steel use stainless)(예: STS(stainless steel)), 또는 CLAD(예: SUS와 Al이 교번하여 배치된 적층 부재) 중 적어도 하나를 포함할 수 있다. 어떤 실시예에서, 금속 시트(444)는 기타 다른 합금 소재를 포함할 수도 있다.
일 실시예에 따르면, 디스플레이(400)의 부자재층(440)은 전자기 유도 방식의 필기 부재(예: 전자 펜)에 의한 입력을 검출하기 위한 검출 부재(445)를 더 포함할 수도 있다. 일 실시예에 따르면, 검출 부재(445)는 디지타이저로써, 전자 펜으로부터 인가된 전자기 유도 방식의 공진 주파수를 검출할 수 있도록 유전체 기판상에 배치되는 코일 부재를 포함할 수 있다. 어떤 실시예에서, 검출 부재(445)는 생략될 수도 있다. 일 실시예에 따르면, 검출 부재(445)는 적어도 하나의 폴리머 부재(442)와 기능성 부재(443) 사이에 배치될 수 있다. 다른 실시예로, 검출 부재(445)는 디스플레이 패널(431)과 적어도 하나의 폴리머 부재(441, 442) 사이에 배치될 수도 있다. 다른 실시예에서, 검출 부재(445)는 금속 시트(444) 아래에 배치될 수도 있다.
다양한 실시예에 따르면, 부자재층(440)은 카메라(예: 도 3의 카메라(105))와 중첩되는 위치에 형성되는 오프닝들(4411, 4421, 4451, 4441)을 포함할 수 있다. 일 실시예에 따르면, 부자재층(440)에서 카메라(105)와 중첩되는 일부분이 제거됨으로써 오프닝들(4411, 4421, 4451, 4441)을 형성할 수 있다. 일 실시예에 따르면, 카메라(105)는 오프닝들(4411, 4421, 4451, 4441)을 통해 디스플레이 패널(431)의 배면(예: 제2방향(z2 방향)을 향하는 면)에 근접하도록 배치될 수 있다. 일 실시예에 따르면, 복수의 오프닝들(4411, 4421, 4451, 4441)의 크기(예: 직경, 면적)는 카메라(105)의 크기, 및/또는 카메라(105)의 화각에 기반하여 형성될 수 있으며, 각각의 오프닝들(4411, 4421, 4451, 4441)의 크기는 서로 상이할 수 있다
일 실시예에 따르면, 디스플레이(400)로부터 제 1 방향에는 전면 커버(320)(예: 전면 플레이트, 글래스 플레이트, 제1커버 부재, 또는 커버 부재)가 형성될 수 있다. 일 실시예에 따르면, 전면 커버(320)는 글래스층을 포함할 수 있다. 예를 들면, 전면 커버(320)는 UTG(ultra thin glass)를 포함할 수 있다. 어떤 실시예에서, 전면 커버(320)는 폴리머를 포함할 수도 있다. 예를 들면, 전면 커버(320)는 PET(polyethylene terephthalate) 또는 PI(polyimide)를 포함할 수 있다. 어떤 실시예에서, 전면 커버(320)는 복수로 배치될 수 있다. 어떤 실시예에서, 복수의 전면 커버(320)들 중 하나의 층은 다른 하나의 층으로부터 잘 분리될 수 있도록, 다른 층의 점착제(또는 접착제)보다 접착력이 약하거나 두께가 더 얇은 점착제에 의해 배치될 수도 있다. 일 실시예에 따르면, 점착제는 OCA(optical clear adhesive), PSA(pressure sensitive adhesive), 열반응 점착제, 광반응 점착제 일반 점착제 및/또는 양면 테이프를 포함할 수 있다.
일 실시예에 따르면, 디스플레이(400)는, 터치 패널(432), 검출 부재(445), 및/또는 금속 시트(444) 중 적어도 하나를 포함하지 않을 수 있다.
일 실시예에 따르면, 디스플레이(400)는 제어 모듈(미도시)을 포함할 수 있다. 일 실시예에 따르면, 제어 모듈은 전자 장치(예: 도 3의 전자 장치(300))의 인쇄 회로 기판(예: 도 3의 인쇄 회로 기판(340))과 디스플레이 패널(431)을 전기적으로 연결시키는 FPCB와, FPCB에 실장되는 DDI(display driver IC)를 포함할 수 있다. 일 실시예에 따르면, 제어 모듈(미도시)는 COP(chip on panel) 또는 COF(chip on film) 방식으로 배치되는 DDI(display driver IC) 및/또는 TDDI(touch display driver IC)를 포함할 수 있다.
일 실시예로, 디스플레이(400)는 제어 모듈의 주변에 배치되는 지문 센서(미도시)를 포함할 수도 있다. 일 실시예에 따르면, 지문 센서는 디스플레이(400)의 구성 요소들 중 일부 구성 요소에 적어도 부분적으로 형성된 홀을 통해 전면 커버(320)의 외면으로부터 접촉되거나, 근접한 손가락의 지문을 인식할 수 있는 초음파 방식 또는 광학식 지문 센서를 포함할 수 있다.
도 5는 일 실시예에 따른 디스플레이(400)의 카메라 중첩 영역(예: 제 1 영역(A1))을 나타낸 단면도이다. 예를 들면, 도 5는 도 1의 ‘5-5 라인’에서 바라본 전자 장치(100)의 일부 단면도일 수 있다.
도 5에 도시된 디스플레이(400)는 도 4에 도시된 디스플레이(400)와 적어도 일부가 유사하거나, 다른 실시예를 더 포함할 수 있다.
도 5를 참조하면, 일 실시예에 따른 디스플레이(400)는, 기판(511), 기판(511)으로부터 제 1 방향(z1)(예: 상부 방향)에 형성된 불투명 마스크(521)(또는 bottom metal layer), 불투명 마스크(521)을 포함한 기판(511)으로부터 제 1 방향(z1)에 형성된 실리콘층(530)(예: LTPS(low temperature polycrystalline silicon), 또는 LTPO(low-temperature polycrystalline oxide))(530), 실리콘층(530)으로부터 제 1 방향(z1)에 형성된 픽셀층(540), 및/또는 픽셀층(540)으로부터 제 1 방향(z1)에 형성된 유기 봉지층(550)을 포함할 수 있다. 일 실시예에 따르면, 디스플레이(400)의 유기 봉지층(550)으로부터 제 1 방향(z1)에는 컬러 필터층(433)이 형성될 수 있다. 일 시예에 따르면, 유기 봉지층(550)과 컬러 필터층(433) 사이에는 도시하지 않은 터치 센서층(예: 도 4의 터치 패널(432))이 더 형성될 수 있다. 다른 실시예에 따르면, 터치 센서층은 컬러 필터층(433)으로부터 제 1 방향(z1)에 형성될 수 있다. 디스플레이(400)의 제 1 방향(z1)에는 전면 커버(예: 도 4의 전면 커버(320))로서 윈도우가 배치될 수 있다.
일 실시예에 따르면, 실리콘층(530)은 픽셀층(540)을 구동하기 위한 TFT(thin film transistor)(미도시) 및 복수의 배선들을 포함할 수 있다. 일 실시예에 따르면, 제 1 영역(A1)에서, TFT 및 복수의 배선들은 불투명 마스크(521)와 중첩되도록 배치될 수 있다. 예를 들면, 제 1 영역(A1)에서, TFT 및 복수의 배선들은 불투명 마스크(521)에 대응하는 차광 영역(BA)에 배치될 수 있다.
일 실시예에 따르면, 픽셀층(540)은 OLED(organic light emitting diodes) 방식의 픽셀들을 포함할 수 있다. 일 실시예에 따르면, 픽셀층(540)은 제1컬러(예: 레드)를 표시하는 제 1 서브 픽셀(예: 도 6의 제 1 서브 픽셀(R1)), 제2컬러(예: 그린)를 표시하는 제 2 서브 픽셀(예: 도 6의 제 2 서브 픽셀(G1)), 및/또는 제3컬러(예: 블루)를 표시하는 제 3 서브 픽셀(예: 도 6의 제3 서브 픽셀(B1))을 포함할 수 있다.
일 실시예에 따르면, 제 1 영역(A1)에는 제 1 픽셀들(542)이 배열되고, 제 1 픽셀들(542)과 중첩되도록 불투명 마스크(521) 및 컬러 필터층(433)이 배치될 수 있다. 일 실시예에 따르면, 불투명 마스크(521)와 적어도 일부 중첩되는 영역은 차광 영역(BA)으로 명명될 수 있다.
일 실시예에 따르면, 불투명 마스크(521)는 불투명 금속일 수 있다. 다양한 실시예들에 따르면, 불투명 마스크(521)는, 광회절 방지막, 광투과 방지막, 저반사 광회절 방지막, 또는 저반사 광투과 방지막과 같은 용어로 변경 또는 변형될 수 있다. 다양한 실시예들에 따르면, 불투명 마스크(521)의 재질은 불투명 금속 이외에도, 유기물 또는 무기물로 구성될 수 있다. 일 실시예에 따르면, 불투명 마스크(521)의 재질은 금속과 유기막, 및 무기막의 복합된 적층 구조를 포함할 수 있다. 일 실시예에 따르면, 불투명 마스크(521)는, 도시된 예시와 달리, 기판(511)의 내부, 기판(511)의 아래, 또는 픽셀과 기판(511) 사이의 적어도 일부 층에 배치될 수 있다.
일 실시예에 따르면, 제 1 픽셀들(542) 사이의 영역들 중에서 일부 영역에는 불투명 마스크(521)가 형성되지 않을 수 있다. 예를 들면, 제 1 픽셀들(542) 사이의 일부 영역은 투과 영역(TA)으로 명명될 수 있다.
일 실시예에 따르면, 제 2 영역(A2)에는 제 2 픽셀들(541)이 배열되고, 제 2 픽셀들(541)과 중첩되도록 컬러 필터층(433)이 배치될 수 있다.
일 실시예에 따르면, 제 1 픽셀들(542)이 배치되는 밀도는 제 2 픽셀들(541)이 배치되는 밀도보다 낮을 수 있다. 예를 들어, 제 2 픽셀들(541)은 제 1 픽셀들(542)에 비하여 조밀하게 배치될 수 있다. 일 실시예에 따르면, 제 1 픽셀들(542)은 배치 밀도를 제 2 픽셀들(541)의 밀도보다 낮게 설계함으로써 제 1 영역(A1)의 투과율을 높일 수 있다.
일 실시예에 따르면, 유기 봉지층(550)은 상기 픽셀층(540)으로부터 상기 제 1 방향(z1)에 형성되는 제 1 무기층(551), 상기 제 1 무기층(551)으로부터 상기 제 1 방향(z1)에 형성되는 유기층(552), 및 상기 유기층(552)으로부터 상기 제 1 방향(z1)에 형성되는 제 2 무기층(553)을 포함할 수 있다.
일 실시예에 따르면, 투과 영역(TA)에서 픽셀층(540) 및 실리콘층(530)이 제거될 수 있다. 예를 들면, 투과 영역(TA)에서 기판(511)과 상기 유기 봉지층(550)이 접할 수 있다. 예를 들면, 투과 영역(TA)에서 기판(511)과 유기 봉지층(550)의 제 1 무기층(551)이 접할 수 있다.
일 실시예에 따르면, 제 1 영역(A1)에 배치된 하나의 픽셀이 출력하는 빛의 휘도를 제 2 영역(A2)에 배치된 하나의 픽셀이 출력하는 빛의 휘도보다 더 밝게 구동함으로써, 제 1 영역(A1)과 제 2 영역(A2)의 휘도 편차를 줄일 수 있다. 이 경우, 전자 장치(300)는, 제 1 영역(A1)과 제 2 영역(A2)의 번인 편차(또는 수명 편차)를 줄이기 위해, 제 1 영역(A1)에 배치된 픽셀의 크기를 제 2 영역(A2)에 배치된 픽셀의 크기보다 더 크게 설계할 수 있다.
도 6은 일 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역(A1)) 및 UDC 영역을 제외한 일반 영역(예: 제 2 영역(A2))을 개략적으로 도시한 평면도이다.
도 6을 참조하면, 일 실시예에 따른 디스플레이(디스플레이(400))의 픽셀층(예: 도 5의 픽셀층(540))은 제 1 영역(A1) 및 제 2 영역(A2)을 포함할 수 있다. 제 2 영역(A2)은 UDC의 화각과 중첩되지 않는 영역이고, 제 1 영역(A1)을 제외한 나머지 영역일 수 있다. 예를 들어, UDC는 지정된 각도의 화각을 가질 수 있다. 제 1 영역(A1)은 UDC의 화각에 대응하는 영역이고, 제 2 영역(A2)은 UDC의 화각에 대응하지 않는 영역일 수 있다.
일 실시예에 따르면, 제 1 영역(A1)은, 복수의 제 1 픽셀(542)들 및 제 1 픽셀(542)들을 구동하기 위한 구동 회로(예: TFT)가 배치되고 불투명 마스크(521)(예: 도 5의 불투명 마스크(521))의 적어도 일부와 중첩되는 클러스터 영역(CA), 클러스터 영역(CA)들을 연결하는 배선 영역(SA), 및/또는 클러스터 영역(CA)들 사이에 배치되고 불투명 마스크(521)와 중첩되지 않는 투과 영역(TA)을 포함할 수 있다.
일 실시예에 따르면, 제 1 영역(A1)에는 복수의 제 1 픽셀(542)들이 배열될 수 있다. 일 실시예에 따르면, 복수의 제 1 픽셀(542)들은 제 1 타입의 서브 픽셀들로서, 제1컬러(예: 레드)를 표시하는 제 1 서브 픽셀(R1), 제2컬러(예: 그린)를 표시하는 제 2 서브 픽셀(G1), 및/또는 제3컬러(예: 블루)를 표시하는 제 3 서브 픽셀(B1)을 포함할 수 있다. 일 실시예에 따르면, 제 1 영역(A1)에서, 하나의 제 1 서브 픽셀(R1), 하나의 제 2 서브 픽셀(G1), 및 하나의 제 3 서브 픽셀(B1)은 서로 인접하게 배치됨으로써 하나의 그룹을 형성할 수 있다. 일 실시예에 따르면, 제 1 영역(A1)에서, 하나의 그룹을 형성하는 제 1 서브 픽셀(R1), 제 2 서브 픽셀(G1), 및 제 3 서브 픽셀(B1)이 배치되는 일 영역을 클러스터 영역(CA)으로 명명할 수 있다. 일 실시예에 따르면, 제 1 영역(A1)에는 복수의 클러스터 영역(CA)이 간격을 두고 배치되고, 각 클러스터 영역(CA) 안에는 하나의 그룹을 형성하는 제 1 서브 픽셀(R1), 제 2 서브 픽셀(G1), 및 제 3 서브 픽셀(B1)이 배치될 수 있다.
일 실시예에 따르면, 제 1 영역(A1)의 클러스터 영역(CA)들 사이에서, 불투명 마스크(521)가 형성되지 않는 영역은 투과 영역(TA)을 형성할 수 있다. 일 실시예에 따르면, 투과 영역(TA)은 외부 광이 UDC에 유입되는 광 경로를 형성할 수 있다.
일 실시예에 따르면, 제 1 영역(A1)의 클러스터 영역(CA)들 사이에서, 불투명 마스크(521)가 형성되는 영역은 배선 영역(SA)으로 명명될 수 있다. 일 실시예에 따르면, 배선 영역(SA)에는 복수의 제 1 픽셀(542)들을 구동하기 위한 적어도 하나의 신호 배선들(미도시)이 배치될 수 있다.
일 실시예에 따르면, 제 2 영역(A2)에는 복수의 제 2 픽셀(541)들이 배열될 수 있다. 일 실시예에 따르면, 복수의 제 2 픽셀(541)들은 제 2 타입의 서브 픽셀들로서, 제1컬러(예: 레드)를 표시하는 제 1 서브 픽셀(R2), 제2컬러(예: 그린)를 표시하는 제 2 서브 픽셀(G2), 및/또는 제3컬러(예: 블루)를 표시하는 제 3 서브 픽셀(B2)을 포함할 수 있다.
일 실시예에 따르면, 제 1 픽셀(542)들이 배치되는 밀도는 제 2 픽셀(541)들이 배치되는 밀도보다 낮을 수 있다. 예를 들어, 제 2 픽셀(541)들은 제 1 픽셀(542)들에 비하여 조밀하게 배치될 수 있다. 일 실시예에 따르면, 제 1 픽셀(542)들은 배치 밀도를 제 2 픽셀(541)들의 밀도보다 낮게 설계함으로써 제 1 영역(A1)의 투과율을 높일 수 있다. 일 실시예에 따르면, 제 1 영역(A1)의 일부인 지정된 제 1 면적(601) 안에는 제 1 타입의 서브 픽셀들(예: 제 1 서브 픽셀(R1), 제 2 서브 픽셀(G1), 및 제 3 서브 픽셀(B1)) n개가 간격을 이루고 배치될 수 있다. 일 실시예에 따르면, 제 2 영역(A2)의 일부인 지정된 제 2 면적(602) 안에는 제 2 타입의 서브 픽셀들(예: 제 1 서브 픽셀(R2), 제 2 서브 픽셀(G2), 및 제 3 서브 픽셀(B2)) m개가 간격을 이루고 배치될 수 있다. 여기서, n은 m보다 작을 수 있다.
일 실시예에 따르면, 제 1 영역(A1)에 배치된 하나의 픽셀이 출력하는 빛의 휘도를 제 2 영역(A2)에 배치된 하나의 픽셀이 출력하는 빛의 휘도보다 더 밝게 구동함으로써, 제 1 영역(A1)과 제 2 영역(A2)의 휘도 편차를 줄일 수 있다. 이 경우, 전자 장치(300)는, 제 1 영역(A1)과 제 2 영역(A2)의 번인 편차(또는 수명 편차)를 줄이기 위해, 제 1 영역(A1)에 배치된 제 1 픽셀(542)들의 각각의 크기를 제 2 영역(A2)에 배치된 제 2 픽셀(541)들 각각의 크기보다 더 크게 설계할 수 있다.
일 실시예에 따르면, 제 1 픽셀(542)의 휘도를 제 2 픽셀(541)의 휘도보다 더 밝게 구동하기 위하여, 제 1 픽셀(542)을 구동하는 제 1 픽셀 구동 회로(800)의 형태와, 제 2 픽셀(541)을 구동하는 제 2 픽셀 구동 회로(700)의 형태는 서로 다를 수 있다. 예를 들어, 제 1 픽셀(542) 아래에는 제 1 픽셀(542)을 구동하기 위한 제 1 픽셀 구동 회로(800)의 일부분으로서 제 1 타입의 구동 TFT(DT)(예: 도 8의 제 1 구동 TFT(DT1))가 배치될 수 있다. 예를 들어, 제 2 픽셀(541) 아래에는 제 2 픽셀(541)을 구동하기 위한 제 2 픽셀 구동 회로(700)의 일부분으로서 제 2 타입의 구동 TFT(DT)(예: 도 7의 제 2 구동 TFT(DT2))가 배치될 수 있다.
일 실시예에 따르면, 제 1 구동 TFT(DT1)는 제 1 픽셀(542)에 제 1 전류를 공급하도록 구성될 수 있다.
일 실시예에 따르면, 제 2 구동 TFT(DT2)는 제 2 픽셀(541)에 제 2 전류를 공급하도록 구성될 수 있다.
일 실시예에 따르면, 제 1 구동 TFT(DT1)는 제 1 픽셀(542)의 휘도를 제 2 픽셀(541)의 휘도보다 높게 하기 위하여 제 2 전류보다 높은 제 1 전류를 제 1 픽셀(542)에 공급할 수 있다.
이하, 도 7 및 도 8을 결부하여, 제 1 구동 TFT(DT1) 및 제 2 구동 TFT(DT2)의 서로 다른 구조를 설명하기로 한다.
도 7은 일 실시예에 따른 디스플레이의 일반 영역(예: 제 2 영역(A2))에 배치된 픽셀 구동 회로의 레이아웃 도면이다. 도 8은 일 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역(A1))에 배치된 픽셀 구동 회로의 레이아웃 도면이다. 예를 들면, 도 7 및 도 8은 도 5에 도시된 픽셀층(540)의 적어도 일부분을 도시한 평면도일 수 있다.
도 7을 참조하면, 일 실시예에 따른 디스플레이(예: 도 4의 디스플레이(400))의 실리콘층(예: 도 5의 실리콘층(530))은, 반도체 패턴(720), 반도체 패턴(720)의 적어도 일부분과 중첩되도록 배치되는 복수의 전극 패턴들을 포함할 수 있다. 반도체 패턴(720)은 폴리 실리콘 또는 산화물 반도체를 포함할 수 있다. 반도체 패턴(720)의 적어도 일부분은 p 형 불순물(예: 붕소(B)) 또는 n형 불순물(예: 인(P))이 도핑된 채널 영역(721)을 포함함으로써, TFT를 형성할 수 있다. 복수의 전극 패턴들은, 적어도 하나의 게이트 전극 패턴(711), 적어도 하나의 소스 전극 패턴(미도시), 및/또는 적어도 하나의 드레인 전극 패턴(미도시)을 포함할 수 있다.
일 실시예에 따르면, 제 2 영역(A2)은, 제 2 픽셀(541)을 구동하기 위한 제 2 픽셀 구동 회로(700)를 포함하고, 제 2 픽셀 구동 회로(700)는 제 2 구동 TFT(DT2)를 포함할 수 있다. 제 2 구동 TFT(DT2)는 제 2 게이트 전극 패턴(711), 및 제 2 게이트 전극 패턴(711)의 적어도 일부분과 중첩되도록 배치되는 제 2 채널 영역(721)을 포함할 수 있다. 일 실시예에 따르면, 제 2 구동 TFT(DT2)를 형성하는 제 2 채널 영역(721)은 다양한 곡선 형태를 포함할 수 있고, 예를 들어 영문 알파벳, '역S', 'S', 'M', 또는 'W'의 형태를 포함할 수 있다.
도 7에서 미설명된 부호 “W”는 제 2 구동 TFT(DT2)의 채널 width 를 나타낼 수 있다. 도 7에서 미설명된 부호 “L”는 제 2 구동 TFT(DT2)의 채널 length 를 나타낼 수 있다.
도 8을 참조하면, 일 실시예에 따른 디스플레이(예: 도 4의 디스플레이(400))의 실리콘층(예: 도 5의 실리콘층(530))은, 반도체 패턴(820), 반도체 패턴(820)의 적어도 일부분과 중첩되도록 배치되는 복수의 전극 패턴들을 포함하고, 복수의 전극 패턴들은 게이트 전극 패턴(811)을 포함할 수 있다. 도 8에 도시된 반도체 패턴(820)은 도 7에 도시된 반도체 패턴(720)과 동일층에 형성될 수 있다. 도 8에 도시된 제 1 게이트 전극 패턴(811)은 도 7에 도시된 제 2 게이트 전극 패턴(711)과 동일층에 형성될 수 있다.
일 실시예에 따르면, 제 1 영역(A1)은, 제 1 픽셀(542)을 구동하기 위한 제 1 픽셀 구동 회로(800)를 포함하고, 제 1 픽셀 구동 회로(800)는 제 1 구동 TFT(DT1)를 포함할 수 있다. 제 1 구동 TFT(DT1)는 제 1 게이트 전극 패턴(811), 및 제 1 게이트 전극 패턴(811)의 적어도 일부분과 중첩되도록 배치되는 제 1 채널 영역(821)을 포함할 수 있다. 일 실시예에 따르면, 제 1 구동 TFT(DT1)를 형성하는 제 1 채널 영역(821)은, 곡선 형태를 포함하지 않는 일직선 형태일 수 있다. 예를 들어, 제 1 구동 TFT(DT1)를 형성하는 제 1 채널 영역(821)은, 영문 알파벳, '역S', 'S', 'M', 또는 'W'와 같은 곡선 형태를 포함하지 않을 수 있다.
제 1 구동 TFT(DT1)는, 제 1 채널 영역(821)이 일직선 형태를 갖도록 형성됨에 따라, 제 1 구동 TFT(DT1)의 면적을 줄이면서도 제 1 구동 TFT(DT1)로부터 제 1 픽셀(542)에 공급되는 제 1 전류를 상승시킬 수 있다. 예를 들어, 구동 TFT(DT)로부터 OLED에 공급되는 구동 전류는 수학식 1과 같이 정의될 수 있다.
Figure pat00001
Id: Drain current
Figure pat00002
: mobility
C: cap
W: width
L: length
Vg: gate voltage
Von: threshold voltage
수학식 1을 참조하면, 구동 TFT(DT)로부터 OLED에 공급되는 구동 전류는 채널 폭(width(W))에 비례하고, 채널 길이(length(L))에 반비례하는 것을 알 수 있다.
일 실시예에 따르면, 제 1 구동 TFT(DT1)는, 제 1 채널 영역(821)이 일직선 형태를 갖도록 형성됨에 따라, 채널 폭(W)을 높이거나, 채널 길이(L)를 낮출 수 있다. 예를 들어, 도 8에 도시된 제 1 구동 TFT(DT1)의 제 1 채널 폭(W)은 도 7에 도시된 제 2 구동 TFT(DT2)의 제 2 채널 폭(W)보다 클 수 있다. 예를 들어, 도 8에 도시된 제 1 구동 TFT(DT1)의 제 1 채널 길이(L)는 도 7에 도시된 제 2 구동 TFT(DT2)의 제 2 채널 길이(L)보다 작을 수 있다.
일 실시예에 따르면, 도 8에 도시된 제 1 픽셀 구동 회로(800)를 형성하는 TFT들(예: 제 1 구동 TFT(DT1)들) 간의 간격은, 도 7에 도시된 제 2 픽셀 구동 회로(800)를 형성하는 TFT들(예: 제 2 구동 TFT(DT2)들) 간의 간격보다 좁을 수 있다. 예를 들어, 제 1 픽셀 구동 회로(800)를 형성하는 TFT들(예: 제 1 구동 TFT(DT1)들) 간의 간격은, 상대적으로 좁게 설계됨에 따라 차광 영역(BA)의 면적을 줄일 수 있고, UDC의 적어도 일부와 중첩되는 제 1 영역에서의 광 투과율을 높일 수 있다.
도 7 및 도 8에서 설명한 바와 같이, 일 실시예에 따른 제 1 구동 TFT(DT1) 및 제 2 구동 TFT(DT2)가 서로 다른 구조를 갖는 경우, 제 1 픽셀(542)과 제 2 픽셀(541)의 수명 편차 또는 번인 편차가 발생할 수 있다. 다양한 실시예에 따른 디스플레이는 제 1 구동 TFT(DT1) 및 제 2 구동 TFT(DT2)가 서로 다른 구조를 갖는 경우에 발생할 수 있는 제 1 픽셀(542)과 제 2 픽셀(541)의 수명 편차 또는 번인 편차를 줄이기 위하여 도 9 내지 도 10과 같이 OLED의 애노드 및/또는 유기층의 면적을 확대 설계할 수 있다.
도 9는 일 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역(A1))의 일부분을 도시한 평면도이다. 도 10은 도 9에 도시된 일 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역(A1))의 일부분을 절단한 단면도이다. 예를 들면, 도 10은 도 9의 ‘10-10 라인’에서 바라본 일 실시예에 따른 디스플레이의 적층 구조(layered structure)를 도시한 일부 단면도일 수 있다.
도 9를 참조하면, 일 실시예에 따른 디스플레이의 제 1 영역(A1)은, 복수의 제 1 픽셀(542)들이 배치되는 복수의 클러스터 영역(CA)들, 복수의 클러스터 영역(CA)들을 서로 연결하도록 형성되고 적어도 하나의 신호 배선들(미도시)이 배치되는 배선 영역(SA), 및 투과 영역(TA)을 포함할 수 있다.
일 실시예에 따르면, 복수의 클러스터 영역(CA)들 및 배선 영역(SA)은 불투명 마스크(521)와 중첩되는 차광 영역(BA)(예: 도 5의 차광 영역(BA))을 형성할 수 있다.
일 실시예에 따르면, 복수의 클러스터 영역(CA) 각각에는 하나의 제 1 서브 픽셀(R1), 하나의 제 2 서브 픽셀(G1), 및 하나의 제 3 서브 픽셀(B1)이 서로 인접하게 배치됨으로써 하나의 그룹을 형성할 수 있다.
일 실시예에 따르면, 제 1 픽셀(542)들은 클러스터 영역(CA)으로부터 배선 영역(SA)의 일부분으로 연장된 연장부(911, 912, 913)를 포함할 수 있다. 예를 들면, 각 클러스터 영역(CA)에는 제 1 서브 픽셀(R1), 제 2 서브 픽셀(G1), 및/또는 제 3 서브 픽셀(B1)이 배치되고, 제 1 서브 픽셀(R1), 제 2 서브 픽셀(G1), 및/또는 제 3 서브 픽셀(B1) 각각은 연장부(911, 912, 913)를 포함할 수 있다.
일 실시예에 따르면, 제 1 서브 픽셀(R1)은 제 1 연장부(911)를 포함하고, 제 1 연장부(911)는 클러스터 영역(CA)으로부터 제 1 서브 픽셀(R1)에 인접한 배선 영역(SA)의 일부분으로 연장되도록 형성된 제 1 애노드(미도시) 및 제 1 유기층(미도시)을 포함할 수 있다.
일 실시예에 따르면, 제 2 서브 픽셀(G1)은 제 2 연장부(912)를 포함하고, 제 2 연장부(912)는 클러스터 영역(CA)으로부터 제 2 서브 픽셀(G1)에 인접한 배선 영역(SA)의 일부분으로 연장되도록 형성된 제 2 애노드(예: 도 10의 제 2 애노드(1010)) 및 제 2 유기층(예: 도 10의 제 2 유기층(1020))을 포함할 수 있다.
일 실시예에 따르면, 제 3 서브 픽셀(B1)은 제 3 연장부(913)를 포함하고, 제 3 연장부(913)는 클러스터 영역(CA)으로부터 제 3 서브 픽셀(B1)에 인접한 배선 영역(SA)의 일부분으로 연장되도록 형성된 제 3 애노드(예: 도 10의 제 3 애노드(1030)) 및 제 3 유기층(예: 도 10의 제 3 유기층(1040)을 포함할 수 있다.
일 실시예에 따르면, 제 1 서브 픽셀(R1)의 제 1 연장부(911)는 제 1 길이(921)를 갖도록 형성될 수 있다.
일 실시예에 따르면, 제 2 서브 픽셀(G1)의 제 2 연장부(912)는 제 2 길이(922)를 갖도록 형성될 수 있다.
일 실시예에 따르면, 제 3 서브 픽셀(B1)의 제 3 연장부(913)는 제 3 길이(923)를 갖도록 형성될 수 있다.
일 실시예에 따르면, 제 1 길이(921), 제 2 길이(922), 및 제 3 길이(923)는 모두 동일할 수 있다.
일 실시예에 따르면, 제 1 길이(921), 제 2 길이(922), 및 제 3 길이(923)는 서로 다를 수 있다.
일 실시예에 따르면, 디스플레이(400)는, 연장부(911, 912, 913)의 증착 면적을 확장시키기 위하여, 배선 영역(SA)의 폭을 제 1 폭(931)으로부터 제 2 폭(932)으로 증가시킬 수 있다. 일 실시예에 따르면, 디스플레이는, 제 1 영역(A1)에서 배선 영역(SA)의 폭이 증가하더라도, 도 8에서 설명한 바와 같이, 제 1 픽셀 구동 회로(800)를 형성하는 TFT들(예: 제 1 구동 TFT(DT1)들) 간의 간격(예: 픽셀 피치(pitch))이 줄어들게 되므로, 투과 영역(TA)의 면적은 실질적으로 변화가 없거나, 또는 증가할 수 있다. 예를 들어, 불투명 마스크(521)는, 배선 영역(SA)에서 그 폭이 증가하도록 형성되지만, 클러스터 영역(CA)에서 그 폭이 감소하도록 형성되므로, 투과 영역(TA)의 면적은 실질적으로 변화가 없거나, 또는 증가할 수 있다.
일 실시예에 따르면, 배선 영역(SA)의 폭은 인접한 2개의 클러스터 영역(CA) 사이에서 일정하게 제 2 폭(932)을 갖도록 형성될 수 있다. 예를 들어, 배선 영역(SA)의 폭은 제 1 픽셀(542)의 연장부(911, 912, 913)가 형성되는 부분 및 제 1 픽셀(542)의 연장부(911, 912, 913)가 형성되지 않는 부분에서 동일하게 제 2 폭(932)을 가질 수 있다.
일 실시예에 따르면, 배선 영역(SA)의 폭은 인접한 2개의 클러스터 영역(CA) 사이에서 일정하지 않고, 제 1 폭(931) 또는 제 2 폭(932)을 갖도록 형성될 수 있다. 예를 들어, 배선 영역(SA)의 폭은 제 1 픽셀(542)의 연장부에 대응하는 영역에서는 상대적으로 큰 제 2 폭(932)을 갖고, 제 1 픽셀(542)의 연장부가 형성되지 않는 영역에서는 상대적으로 작은 제 1 폭(931)을 갖도록 형성될 수 있다.
도 10을 참조하면, 일 실시예에 따른 제 1 영역(A1)의 서브 픽셀들(R1, G1, B1)은 OLED 타입의 서브 픽셀로서, 애노드(1010, 1030) 및 애노드(1010, 1030) 상에 적층되는 유기층(1020, 1040)을 포함할 수 있다. 도 10에는 배선 영역(SA)을 사이에 두고 배치되는 제 2 서브 픽셀(G1)의 일부분과 제 3 서브 픽셀(B1)의 일부분이 도시되어 있을 수 있다.
일 실시예에 따르면, 제 2 서브 픽셀(G1)은 제 2 애노드(1010) 및 제 2 애노드(1010) 상에 적층되는 제 2 유기층(1020)을 포함할 수 있다. 도시된 바와 같이, 제 2 애노드(1010) 및 제 2 유기층(1020)은 클러스터 영역(CA) 안에 형성된 부분 이외에도, 배선 영역(SA)의 일부분으로 연장된 제 2 연장부(1001)(예: 도 9의 제 2 연장부(912))를 포함할 수 있다.
일 실시예에 따르면, 제 3 서브 픽셀(B1)은 제 3 애노드(1030) 및 제 3 애노드(1030) 상에 적층되는 제 3 유기층(1040)을 포함할 수 있다. 도시하지 않았으나, 제 1 서브 픽셀(R1)은 제 1 애노드 및 제 1 애노드 상에 적층되는 제 1 유기층을 포함할 수 있다. 일 실시예에 따르면, 제 1 서브 픽셀(R1)의 제 1 애노드 및 제 1 유기층은, 도 10의 제 2 연장부와 동일 또는 유사하게, 배선 영역(SA)의 일부분으로 연장된 제 1 연장부(예: 도 9의 제 1 연장부(911))를 포함할 수 있다. 일 실시예에 따르면, 제 3 서브 픽셀(B1)의 제 3 애노드 및 제 3 유기층은, 도 10의 제 2 연장부와 동일 또는 유사하게, 배선 영역(SA)의 일부분으로 연장된 제 3 연장부(예: 도 9의 제 3 연장부(913))를 포함할 수 있다.
다양한 실시예들에 따른 디스플레이는, 제 1 영역(A1)에 배치된 제 1 픽셀(542)들이 배선 영역(SA)으로 연장된 연장부(1001)를 포함함으로써, 제 1 영역(A1)의 제 1 구동 TFT(DT1) 및 제 2 영역(A2)의 제 2 구동 TFT(DT2)가 서로 다른 구조를 갖는 경우에 발생할 수 있는 제 1 픽셀(542)과 제 2 픽셀(541)의 수명 편차 또는 번인 편차를 줄일 수 있다.
도 11은 비교예에 따른 디스플레이의 UDC 영역(예: 제 1 영역(A1))의 일부분을 도시한 평면도이다. 도 12는 도 11에 도시된 비교예에 따른 디스플레이의 UDC 영역(예: 제 1 영역(A1))의 일부분을 절단한 단면도이다. 예를 들면, 도 12는 도 11의 ‘12-12 라인’에서 바라본 비교예에 따른 디스플레이의 일부 단면도일 수 있다.
도 11 및 도 12를 참조하면, 비교예에 따른 디스플레이는, 제 1 픽셀(542)들이 연장부(예: 도 9의 연장부(911, 912, 913))를 포함하지 않을 수 있다. 예를 들어, 제 1 픽셀(542)들은 클러스터 영역(CA) 안에 제 1 서브 픽셀(R1), 제 2 서브 픽셀(G1), 및/또는 제 3 서브 픽셀(B1)이 배치되고, 제 1 서브 픽셀(R1), 제 2 서브 픽셀(G1), 및/또는 제 3 서브 픽셀(B1) 각각은 배선 영역(SA)에 형성되지 않을 수 있다.
도 11 및 도 12에 도시된, 비교예에 따른 디스플레이는, 도 9 및 도 10 에 도시된 일 실시예에 따른 디스플레이와 달리, 제 1 영역(A1)의 제 1 구동 TFT(DT1) 및 제 2 영역(A2)의 제 2 구동 TFT(DT2)가 서로 다른 구조를 갖는 경우에 제 1 픽셀(542)과 제 2 픽셀(541)의 수명 편차 또는 번인 편차가 가중될 수 있다.
도 13은 일 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역(A1)) 및 UDC 영역을 제외한 일반 영역(예: 제 2 영역(A2))을 개략적으로 도시한 평면도 및 K1-K1선 및 K2-K2선에 따른 단면도이다. 도 14는 비교예에 따른 디스플레이의 UDC 영역(예: 제 1 영역(A1)) 및 UDC 영역을 제외한 일반 영역(예: 제 2 영역(A2))을 개략적으로 도시한 평면도 및 Q1-Q1선 및 Q2-Q2선에 따른 단면도이다.
도 13을 참조하면, 일 실시예에 따른 디스플레이(예: 도 4의 디스플레이(400))는, 제 1 영역(A1)에 배치된 제 1 픽셀(542)들이 투과 영역(TA)의 일부분으로 연장된 투명 발광부(1301, 1302, 1303)를 포함하되, 투명 발광부(1301, 1302, 1303)는 투명 애노드(예: 도 16의 하부 투명 전극(1621) 및/또는 상부 투명 전극(1623))를 포함하는 애노드(1310) 및 애노드(1310) 상에 적층된 유기층(1320)(예: 도 16의 유기층(1630)의 제 2 부분(1632))을 포함하도록 구성될 수 있다. 도 14를 참조하면, 비교예에 따른 디스플레이는, 도 13에 도시된 일 실시예에 따른 디스플레이와 달리, 제 1 픽셀(542)이 투명 발광부(1301, 1302, 1303)를 포함하지 않을 수 있다.
도 13에 도시된 바와 같이, 일 실시예에 따른 제 1 영역(A1)에 배치된 제 1 픽셀(542)들은, 제 1 서브 픽셀(R1), 제 2 서브 픽셀(G1), 및/또는 제 3 서브 픽셀(B1) 각각은 애노드(1310) 및 애노드(1310) 상에 적층된 유기층(1320)을 포함할 수 있다.
일 실시예에 따르면, 제 1 서브 픽셀(R1), 제 2 서브 픽셀(G1), 및/또는 제 3 서브 픽셀(B1) 각각은 투과 영역(TA)의 일부분으로 연장된 투명 발광부(1301, 1302, 1303)를 포함하고, 투명 발광부(1301, 1302, 1303)는 투명한 재질의 애노드(1310) 및 애노드(1310) 상에 적층된 유기층(1320)을 포함할 수 있다. 이하, 투명 발광부(1301, 1302, 1303)에 대하여 구체적으로 설명한다.
일 실시예에 따르면, 제 1 서브 픽셀(R1)은, 클러스터 영역(CA)에 대응하도록 배치된 제 1 애노드, 및 제 1 애노드 상에 적층된 제 1 유기층을 포함할 수 있다. 일 실시예에 따르면, 제 1 서브 픽셀(R1)의 제 1 애노드는 적어도 하나의 불투명 전극(예: Ag), 및 적어도 하나의 투명 전극(예: ITO(indium tin oxide))이 적층된 구조를 포함할 수 있다. 일 실시예에 따르면, 제 1 애노드의 적어도 하나의 투명 전극은, 클러스터 영역(CA)에 대응하도록 형성될 뿐만아니라, 클러스터 영역(CA)으로부터 투과 영역(TA)의 일부분으로 연장되도록 형성될 수 있다. 제 1 애노드 중에서 투과 영역(TA)의 일부분으로 연장되도록 형성된 투명 전극을 제 1 투명 애노드로 명명할 수 있다. 일 실시예에 따르면, 제 1 서브 픽셀(R1)에서, 제 1 애노드 상에 적층된 제 1 유기층은 제 1 투명 애노드를 덮도록 투과 영역(TA)의 일부분으로 연장됨으로써, 제 1 투명 발광부(1301)를 형성할 수 있다. 예를 들어, 제 1 투명 발광부(1301)는, 제 1 투명 애노드 및 제 1 투명 애노드를 덮는 제 1 유기층을 포함할 수 있다. 제 1 투명 발광부(1301)는, 빛이 투과할 수 있는 영역이고, 지정된 컬러(예: 레드)의 빛을 출력함으로써, 투과율 향상 및 발광 면적 확대의 효과를 제공할 수 있다.
일 실시예에 따르면, 제 2 서브 픽셀(G1)은, 클러스터 영역(CA)에 대응하도록 배치된 제 2 애노드, 및 제 2 애노드 상에 적층된 제 2 유기층을 포함할 수 있다. 일 실시예에 따르면, 제 2 서브 픽셀(G1)의 제 2 애노드는 적어도 하나의 불투명 전극, 및 적어도 하나의 투명 전극이 적층된 구조를 포함할 수 있다. 일 실시예에 따르면, 제 2 애노드의 적어도 하나의 투명 전극은, 클러스터 영역(CA)에 대응하도록 형성될 뿐만아니라, 클러스터 영역(CA)으로부터 투과 영역(TA)의 일부분으로 연장되도록 형성될 수 있다. 제 2 애노드 중에서 투과 영역(TA)의 일부분으로 연장되도록 형성된 투명 전극을 제 2 투명 애노드로 명명할 수 있다. 일 실시예에 따르면, 제 2 서브 픽셀(G1)에서, 제 2 애노드 상에 적층된 제 2 유기층은 제 2 투명 애노드를 덮도록 투과 영역(TA)의 일부분으로 연장됨으로써, 제 2 투명 발광부(1302)를 형성할 수 있다. 예를 들어, 제 2 투명 발광부(1302)는, 제 2 투명 애노드 및 제 2 투명 애노드를 덮는 제 2 유기층을 포함할 수 있다. 제 2 투명 발광부(1302)는, 빛이 투과할 수 있는 영역이고, 지정된 컬러(예: 그린)의 빛을 출력함으로써, 투과율 향상 및 발광 면적 확대의 효과를 제공할 수 있다.
일 실시예에 따르면, 제 3 서브 픽셀(B1)은, 클러스터 영역(CA)에 대응하도록 배치된 제 3 애노드, 및 제 3 애노드 상에 적층된 제 3 유기층을 포함할 수 있다. 일 실시예에 따르면, 제 3 서브 픽셀(B1)의 제 3 애노드는 적어도 하나의 불투명 전극, 및 적어도 하나의 투명 전극이 적층된 구조를 포함할 수 있다. 일 실시예에 따르면, 제 3 애노드의 적어도 하나의 투명 전극은, 클러스터 영역(CA)에 대응하도록 형성될 뿐만아니라, 클러스터 영역(CA)으로부터 투과 영역(TA)의 일부분으로 연장되도록 형성될 수 있다. 제 3 애노드 중에서 투과 영역(TA)의 일부분으로 연장되도록 형성된 투명 전극을 제 3 투명 애노드로 명명할 수 있다. 일 실시예에 따르면, 제 3 서브 픽셀(B1)에서, 제 3 애노드 상에 적층된 제 3 유기층은 제 3 투명 애노드를 덮도록 투과 영역(TA)의 일부분으로 연장됨으로써, 제 3 투명 발광부(1303)를 형성할 수 있다. 예를 들어, 제 3 투명 발광부(1303)는, 제 3 투명 애노드 및 제 3 투명 애노드를 덮는 제 3 유기층을 포함할 수 있다. 제 3 투명 발광부(1303)는, 빛이 투과할 수 있는 영역이고, 지정된 컬러(예: 블루)의 빛을 출력함으로써, 투과율 향상 및 발광 면적 확대의 효과를 제공할 수 있다.
도 13에 도시한 바와 같은, 일 실시예에 따른 디스플레이는, 제 1 영역(A1)의 픽셀 밀도가 낮아져서 격자 형태의 구조가 사용자에게 시인되는 현상을 줄일 수 있고, 제 1 영역(A1)에서 투명 발광부(1301, 1302, 1303)를 형성함으로써 발광 면적을 확대시킬 수 있다.
도 15는 일 실시예에 따른 디스플레이의 일반 영역(예: 제 2 영역(A2))에 배치된 어느 한 픽셀의 적층된 구조를 개략적으로 도시한 단면도이다. 예를 들면, 도 15는 도 13에 도시된 일반 영역(예: 제 2 영역(A2))에 배치된 어느 한 픽셀의 적층된 구조를 개략적으로 도시한 단면도일 수 있다. 도 16은 일 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역(A1))에 배치된 어느 한 픽셀의 적층된 구조를 개략적으로 도시한 단면도이다. 예를 들면, 도 16은 도 13에 도시된 UDC 영역(예: 제 1 영역(A1))에 배치된 어느 한 픽셀의 적층된 구조를 개략적으로 도시한 단면도일 수 있다.
도 15를 참조하면, 일 실시예에 따른 디스플레이의 제 2 영역(A2)에 배치된 제 2 픽셀(예: 도 5의 제 2 픽셀(541))은 OLED를 포함하고, OLED는 애노드(1520) 및 애노드(1520) 상에 적층되는 유기층(1530), 또는 유기층(1530) 상에 적층되는 캐소드(미도시)를 포함할 수 있다. 애노드(1520) 및 유기층(1530)은, 절연층(1510)(예: 도 5의 기판(511)) 상에 형성될 수 있다. 일 실시예에 따르면, 애노드(1520) 및 유기층(1530)은 화소 정의막(1540)(PDL: pixel definition layer)에 의해 구획될 수 있다. 예를 들어, 화소 정의막(1540)은 서로 인접한 서브 픽셀들의 경계를 형성할 수 있다. 일 실시예에 따르면, 제 2 영역(A2)에서 인접한 2개의 서브 픽셀들 사이에 형성되는 화소 정의막(1540)은 제 3 폭(1541)을 가질 수 있다.
일 실시예에 따르면, 제 2 영역(A2)에 형성되는 애노드(1520)는 적어도 하나의 불투명 전극(1522), 및 적어도 하나의 투명 전극(1521, 1523)이 적층된 구조를 포함할 수 있다. 일 실시예에 따르면, 불투명 전극(1522)은 Ag 재질을 포함할 수 있으나, 이에 국한되지 않을 수 있다. 일 실시예에 따르면, 투명 전극(1521, 1523)은 ITO(indium tin oxide)재질을 포함할 수 있으나, 이에 국한되지 않을 수 있다. 일 실시예에 따르면, 제 2 영역(A2)에 형성되는 애노드(1520)는 절연층(1510) 상에 형성되는 하부 투명 전극(1521), 하부 투명 전극(1521) 상에 형성되는 불투명 전극(1522), 및/또는 불투명 전극(1522) 상에 형성되는 상부 투명 전극(1523)을 포함할 수 있다.
도 16을 참조하면, 일 실시예에 따른 디스플레이(예: 도 4의 디스플레이(400))의 제 1 영역(A1)에 배치된 제 1 픽셀(예: 도 5의 제 1 픽셀(542))은 OLED를 포함하고, OLED는 애노드(1620) 및 애노드(1620) 상에 적층되는 유기층(1630), 또는 유기층(1630) 상에 적층되는 캐소드(미도시)를 포함할 수 있다. 애노드(1620) 및 유기층(1630)은, 절연층(1610)(예: 도 5 기판(511)) 상에 형성될 수 있다. 일 실시예에 따르면, 애노드(1620) 및 유기층(1630)은 화소 정의막(1640)(PDL: pixel definition layer)에 의해 구획될 수 있다. 예를 들어, 화소 정의막(1640)은 서로 인접한 서브 픽셀들의 경계를 형성할 수 있다. 일 실시예에 따르면, 제 1 영역(A1)에서 인접한 2개의 서브 픽셀들 사이에 형성되는 화소 정의막(1640)은 제 4 폭(1641)을 가질 수 있다. 제 4 폭(1641)은, 도 15를 참조하여 설명한 제 3 폭(1541)보다 작을 수 있다. 일 실시예에 따른 디스플레이(400)는 제 4 폭(1641)이 제 3 폭(1541)보다 작게 형성됨에 따라, 제 1 영역(A1)의 투과 영역(예: 도 5의 투과 영역(TA))의 면적을 증가시키고, 제 1 영역(A1)의 광 투과율을 높일 수 있다.
일 실시예에 따르면, 제 1 영역(A1)에 형성되는 애노드(1620)는 적어도 하나의 불투명 전극(1622), 및 적어도 하나의 투명 전극(1621, 1623)이 적층된 구조를 포함할 수 있다. 일 실시예에 따르면, 불투명 전극(1622)은 Ag 재질을 포함할 수 있으나, 이에 국한되지 않을 수 있다. 일 실시예에 따르면, 투명 전극(1621, 1623)은 ITO (indium tin oxide)재질을 포함할 수 있으나, 이에 국한되지 않을 수 있다. 일 실시예에 따르면, 제 1 영역(A1)에 형성되는 애노드(1620)는 절연층(1610) 상에 형성되는 하부 투명 전극(1621), 하부 투명 전극(1621) 상에 형성되는 불투명 전극(1622), 및/또는 불투명 전극(1622) 상에 형성되는 상부 투명 전극(1623)을 포함할 수 있다.
일 실시예에 따르면, 제 1 영역(A1)에 형성되는 애노드(1620) 중에서 하부 투명 전극(1621) 및 상부 투명 전극(1623) 중에서 적어도 하나의 층은 화소 정의막(1640)과 인접한 외곽 영역으로 연장되고, 상기 외곽 영역은 도 13을 참조하여 설명한 투명 발광부(1301, 1302, 1303)를 형성할 수 있다. 예를 들면, 제 1 영역(A1)에 형성되는 애노드(1620)는 적어도 하나의 불투명 전극(1622), 및 적어도 하나의 투명 전극이 적층된 구조를 포함하되, 이 중에서 상부 투명 전극(1623) 및/또는 하부 투명 전극(1621)은 투과 영역(TA)의 일부분으로 연장될 수 있다. 일 실시예에 따르면, 제 1 영역(A1)에 형성된 유기층(1630)은 화소 정의막(1640)과 인접한 하부 투명 전극(1621)의 연장부(또는, 상부 투명 전극(1623) 및 하부 투명 전극(1621)의 연장부, 또는 상부 투명 전극(1623) 의 연장부)를 덮도록 배치됨으로써 투명 발광부(1301, 1302, 1303)를 형성할 수 있다. 예들 들어, 제 1 영역(A1)에 형성되는 유기층(1630)은 불투명 전극(1622)을 포함한 애노드(1620)의 일부분과 중첩되는 제 1 부분(1631), 및 제 1 부분(1631)의 외곽에 배치되고 애노드(1620)의 연장부인 적어도 하나의 투명 전극(1621, 1623)과 중첩되는 제 2 부분(1632)을 포함할 수 있다.
도 16에서는, 투명 발광부(1301, 1302, 1303)를 형성하는 투명 전극(1621, 1623)이 하부 투명 전극(1621) 및 상부 투명 전극(1623)이 외곽 영역으로 연장되는 것에 의해 형성되는 것으로 도시하였으나, 이에 국한되지 않는다. 예를 들면, 투명 발광부(1301, 1302, 1303)를 형성하는 투명 전극은, 하부 투명 전극(1621)만 외곽 영역으로 연장되는 것에 의해 형성될 수 있다. 예를 들면, 상부 투명 전극(1623)만 외곽 영역으로 연장되는 것에 의해 형성될 수 있다.
도 17은 다른 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역(A1))에 배치된 어느 한 픽셀의 적층된 구조를 개략적으로 도시한 단면도이다. 예를 들면, 도 17은 도 13에 도시된 UDC 영역(예: 제 1 영역(A1))에 배치된 어느 한 픽셀의 적층된 구조를 개략적으로 도시한 단면도일 수 있다.
도 17에 도시된 디스플레이는 도 16에 도시된 디스플레이와 적어도 일부가 유사하거나 다른 실시예를 포함할 수 있다. 이하 설명에서는, 도 17에서 달라진 구성요소만을 설명하고, 미설명된 특징은 도 16의 설명으로 대신하기로 한다.
도 17을 참조하면, 일 실시예에 따르면, 제 1 영역(A1)에 형성되는 애노드(1620) 중에서 하부 투명 전극(1621) 및 상부 투명 전극(1623) 중에서 적어도 하나의 층은 화소 정의막(1640)과 인접한 외곽 영역으로 연장되고, 상기 외곽 영역은 도 13을 참조하여 설명한 투명 발광부(1301, 1302, 1303)를 형성할 수 있다.
도 17에 도시된 다른 실시예에 따른 디스플레이는, 애노드(1620)를 구성하는 복수의 전극층들 중에서 일부 전극층(예: 하부 투명 전극(1621) 및/또는 상부 투명 전극(1623))만 외곽 영역으로 연장됨에 따라 상기 외곽 영역에서 형성되는 단차를 보상하기 위한 구조를 포함할 수 있다. 예를 들어, 다른 실시예에 따른 디스플레이는, 유기층(1630)이 상기 외곽 영역에서 형성되는 단차를 보상하도록, 제 1 부분(1631)의 두께(1711)와 제 2 부분(1632)의 두께(1712)를 다르게 형성할 수 있다. 예를 들어, 유기층(1630)은 제 2 부분(1632)의 두께(1712)를 제 1 부분(1631)의 두께(1711)보다 두껍게 형성함으로써, 유기층(1630)의 제 1 부분(1631)의 상부 표면이 갖는 높이와 제 2 부분(1632)의 상부 표면이 갖는 높이를 실질적으로 일치시킬 수 있다.
도 18은 다른 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역(A1))에 배치된 어느 한 픽셀의 적층된 구조를 개략적으로 도시한 단면도이다. 예를 들면, 도 18은 도 13에 도시된 UDC 영역(예: 제 1 영역(A1))에 배치된 어느 한 픽셀의 적층된 구조를 개략적으로 도시한 단면도일 수 있다.
도 18에 도시된 디스플레이는 도 16에 도시된 디스플레이와 적어도 일부가 유사하거나 다른 실시예를 포함할 수 있다. 이하 설명에서는, 도 18에서 달라진 구성요소만을 설명하고, 미설명된 특징은 도 16의 설명으로 대신하기로 한다.
도 18에 도시된 다른 실시예에 따른 디스플레이(예: 도 4의 디스플레이(400))는, 애노드(1620)를 구성하는 복수의 전극층들(1621, 1622, 1623) 중에서 일부 전극층(예: 하부 투명 전극(1621) 및/또는 상부 투명 전극(1623))만 외곽 영역으로 연장됨에 따라 상기 외곽 영역에서 형성되는 단차를 보상하기 위한 구조를 포함할 수 있다. 예를 들어, 다른 실시예에 따른 디스플레이는, 버퍼층(1811)을 추가로 구비하고, 상기 버퍼층(1811)이 상기 외곽 영역에서 형성되는 단차를 보상하도록, 배치될 수 있다. 예를 들어, 화소 정의막(1640)과 인접한 애노드(1620)의 외곽 영역 상에는 상기 단차를 보상하기 위한 버퍼층(1811)이 형성될 수 있다. 다른 실시예는, 외곽 영역에 버퍼층(1811)이 형성됨에 따라, 유기층(1630)의 제 1 부분(1631)의 상부 표면이 갖는 높이와 제 2 부분(1632)의 상부 표면이 갖는 높이를 실질적으로 일치시킬 수 있다.
다양한 실시예들에 따른 디스플레이는, 제 1 영역(A1)의 시야각과 제 2 영역(A2)의 시야각을 다르게 설계하기 위한 시야각 제어 구조를 포함할 수 있다. 시야각 제어 구조는 OLED 상에 형성되는 굴절 제어막(1970)을 이용한 방법 및/또는 제 1 영역(A1)의 애노드(1920)의 형상 변경을 이용한 방법을 포함할 수 있다. 다양한 실시예들에 따른 디스플레이는, 시야각 제어 구조를 더 포함함으로써, 제 1 영역(A1)에서 격자 형태의 구조가 사용자에게 시인되는 현상을 줄일 수 있다. 이하, 도 19 내지 도 22를 참조하여, 시야각 제어 구조들 더 포함하는 다양한 실시예에 따른 디스플레이를 설명한다.
도 19는 일 실시예에 따른 디스플레이의 일반 영역(예: 제 2 영역(A2))에 배치된 어느 한 픽셀의 시야각 설계 구조를 개략적으로 도시한 단면도이다. 예를 들면, 도 19은 도 13에 도시된 일반 영역(예: 제 2 영역(A2))에 배치된 어느 한 픽셀의 적층된 구조를 개략적으로 도시한 단면도일 수 있다. 도 20은 일 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역(A1))에 배치된 어느 한 픽셀의 시야각 설계 구조를 개략적으로 도시한 단면도이다. 예를 들면, 도 20은 도 13에 도시된 UDC 영역(예: 제 1 영역(A1))에 배치된 어느 한 픽셀의 적층된 구조를 개략적으로 도시한 단면도일 수 있다.
도 19를 참조하면, 일 실시예에 따른 디스플레이(예: 도 4의 디스플레이(400))의 제 2 영역(A2)에 배치된 제 2 픽셀(541)은 OLED를 포함하고, OELD는 애노드(1920), 애노드(1920) 상에 적층되는 유기층(1940), 또는 유기층(1940) 상에 적층되는 캐소드(미도시)를 포함할 수 있다. 애노드(1920) 및 유기층(1940)은, 절연층(1910)(예: 도 5의 기판(511)) 상에 형성될 수 있다. 일 실시예에 따르면, 애노드(1920) 및 유기층(1940)은 화소 정의막(1930)(PDL: pixel definition layer)에 의해 구획될 수 있다. 예를 들어, 화소 정의막(1930)은 서로 인접한 서브 픽셀들의 경계를 형성할 수 있다.
일 실시예에 따르면, 애노드(1920) 및 유기층(1940)을 포함한 OLED 상에는 봉지층(1950, 1960)이 형성될 수 있다. 봉지층(1950, 1960)은 유기물로 구성된 유기 봉지층(1950)(예: 도 5의 유기 봉지층(550), TFE(thin film encapsulation)), 또는 무기물로 구성된 무기 봉지층(1960)을 포함할 수 있다. 일 실시예에 따르면, 봉지층(1950, 1960) 상에는 굴절 제어막(1970)이 형성될 수 있다. 굴절 제어막(1970)은, 터치 전극용 페시베이션(예: YPVX)을 포함하는 터치 센서층(1971)(예: 도 4의 터치 패널(432)), 및 MLP 구조(1972)(micro light control pattern)(예: OLED와 편광층 사이에 일정 투과율과 두께를 가지는 물질 또는 광 경로 조절막)를 포함할 수 있다.
일 실시예에 따르면, 굴절 제어막(1970)은, 터치 센서층(1971)에서 터치 전극용 페시베이션(예: YPVX)의 간격 조정을 수행함으로써 광의 굴절율을 제어할 수 있다. 예를 들어, 제 2 영역(A2)에서, 터치 센서층(1971)은 터치 전극용 페시베이션의 간격 조정을 통해 애노드(1920)의 적어도 일부분과 중첩되고 제 5 폭(1901)을 갖는 개구를 형성할 수 있다.
일 실시예에 따르면, 제 2 영역(A2)에서, 굴절 제어막(1970)의 MLP 구조(1972)는 고굴절막으로 형성될 수 있고, 예를 들면, 터치 전극용 페시베이션(예: YPVX)의 개구가 갖는 굴절율(예: 약 굴절율 1.5)보다 큰 고굴절율(예: 약 굴절율 1.6)을 가질 수 있다. MLP 구조(1972)는 굴절율이 다른 복수의 레이어들(미도시)를 포함하고, 복수의 레이어들 각각을 구성하는 재료들 간의 굴절율 차이를 이용하여 광 경로를 변경하는 구조를 포함할 수 있다.
일 실시예에 따른 제 2 영역(A2)은, 굴절 제어막(1970)을 이용한 굴절율 제어를 통해, 제 1 영역(A1)에 비하여 상대적으로 협시야각인 제 1 시야각(1902)을 가질 수 있다.
도 20을 참조하면, 일 실시예에 따른 디스플레이의 제 1 영역(A1)은, 굴절 제어막(1970)을 포함하고, 굴절 제어막(1970)은 터치 전극용 페시베이션(예: YPVX)을 포함하는 터치 센서층(1971)(예: 도 4의 터치 패널(432)), 및 MLP 구조(1972)(micro light control pattern)(예: OLED와 편광층 사이에 일정 투과율과 두께를 가지는 물질 또는 광 경로 조절막)를 포함할 수 있다.
일 실시예에 따르면, 굴절 제어막(1970)은, 터치 센서층(1971)에서 터치 전극용 페시베이션(예: YPVX)의 간격 조정을 수행함으로써 광의 굴절율을 제어할 수 있다. 예를 들어, 제 1 영역(A1)에서, 터치 센서층(1971)은 터치 전극용 페시베이션의 간격 조정을 통해 제 6 폭(2001)을 갖는 개구를 형성할 수 있다. 여기서, 제 6 폭(2001)은 도 19를 참조하여 설명한 제 5 폭(1901)보다 클 수 있다.
일 실시예에 따르면, 제 1 영역(A1)에서, 굴절 제어막(1970)의 MLP 구조(1972)는 저굴절막으로 형성될 수 있고, 예를 들면, 터치 전극용 페시베이션(예: YPVX)의 개구가 갖는 굴절율(예: 약 굴절율 1.5)보다 작은 저굴절율을 가질 수 있다.
일 실시예에 따르면, 제 1 영역(A1)의 애노드(1920)는, 제 2 영역(A2)에서 애노드(1920)가 평탄막 형태를 갖는 것과 달리, 적어도 하나의 곡면을 포함할 수 있다. 예를 들어, 도 20에 도시된 바와 같이, 제 1 영역(A1)의 애노드(1920)는 화소 정의막(1930)(PDL: pixel definition layer)과 인접한 애노드(1920)의 외곽의 일부분에 오목부(2003)가 형성될 수 있다. 예를 들어, 오목부(2003)의 표면은 오목하게 형성된 곡면을 포함하고, 화소 정의막(1930)의 측면부와 연결되도록 배치될 수 있다. 일 실시예에 따르면, 오목부(2003)의 표면이 갖는 높이는 애노드(1920)의 중심과 인접한 중심 영역이 갖는 높이보다 낮을 수 있다.
다양한 실시예들에 따른 디스플레이의 제 1 영역(A1)은 굴절 제어막(1970)의 설계 변경 및 제 1 영역(A1)의 애노드(1920)의 형상 변경을 통해, 제 2 영역(A2)에 비하여 상대적으로 광시야각인 제 2 시야각(2002)을 가질 수 있다.
다양한 실시예들에 따르면, 애노드(1920)의 표면이 갖는 오목부(2003)의 형상은, 도 21 및 도 22에 도시된 바와 같이, 다양하게 변경, 또는 변형될 수 있다. 다양한 실시예들에 따르면, 애노드(1920)의 표면이 갖는 오목부(2003)의 형상은, 도 20 내지 도 22에 도시된 형태에 국한되지 않을 수 있다.
도 21은 다른 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역(A1))에 배치된 어느 한 픽셀의 시야각 설계 구조를 개략적으로 도시한 단면도이다. 도 22는 다른 실시예에 따른 디스플레이의 UDC 영역(예: 제 1 영역(A1))에 배치된 어느 한 픽셀의 시야각 설계 구조를 개략적으로 도시한 단면도이다. 예를 들면, 도 21, 및 도 22는 도 13에 도시된 UDC 영역(예: 제 1 영역(A1))에 배치된 어느 한 픽셀의 적층된 구조를 개략적으로 도시한 단면도일 수 있다.
도 21 내지 도 22에 도시된 디스플레이는 도 20에 도시된 디스플레이와 적어도 일부가 유사하거나 다른 실시예를 포함할 수 있다. 이하 설명에서는, 도 21 내지 도 22에서 달라진 구성요소만을 설명하고, 미설명된 특징은 도 20의 설명으로 대신하기로 한다.
도 21을 참조하면, 일 실시예에 따른 제 1 영역(A1)의 애노드(1920)는, 제 2 영역(A2)에서 애노드(1920)가 평탄막 형태를 갖는 것과 달리, 복수의 요철(2103)들을 포함하는 곡면을 포함할 수 있다. 예를 들어, 도 21에 도시된 바와 같이, 제 1 영역(A1)의 애노드(1920)는 화소 정의막(1930)(PDL: pixel definition layer) 사이에 위치한 전체 영역에 걸쳐서 복수의 요철(2103)들을 포함하는 곡면을 포함할 수 있다. 이러한 다른 실시예들에 따른 디스플레이의 제 1 영역(A1)은 굴절 제어막(1970)의 설계 변경 및 제 1 영역(A1)의 애노드(1920)의 형상 변경을 통해, 제 2 영역(A2)에 비하여 상대적으로 광시야각인 제 3 시야각(2102)을 가질 수 있다.
도 21에서 미설명된 부호 “2101”은 터치 전극용 페시베이션(예: YPVX)의 간격을 의미하고, 해당 간격은 도 19를 참조하여 설명한 제 5 폭(1901)보다 클 수 있다.
도 22를 참조하면, 일 실시예에 따른 제 1 영역(A1)의 애노드(1920)는, 제 2 영역(A2)에서 애노드(1920)가 평탄막 형태를 갖는 것과 달리, 애노드(1920)의 중심으로 갈수록 높이가 낮아지는 단일의 곡면(2203)을 포함할 수 있다. 예를 들어, 도 22에 도시된 바와 같이, 제 1 영역(A1)의 애노드(1920)는 화소 정의막(1930)(PDL: pixel definition layer)과 인접한 영역에서 가장 높은 높이를 갖고, 애노드(1920)의 중심과 인접한 중심 영역에서 가장 낮은 높이를 가질 수 있다. 이러한 다른 실시예들에 따른 디스플레이의 제 1 영역(A1)은 굴절 제어막(1970)의 설계 변경 및 제 1 영역(A1)의 애노드(1920)의 형상 변경을 통해, 제 2 영역(A2)에 비하여 상대적으로 광시야각인 제 4 시야각(2202)을 가질 수 있다.
도 22에서 미설명된 부호 “2201”은 터치 전극용 페시베이션(예: YPVX)의 간격을 의미하고, 해당 간격은 도 19를 참조하여 설명한 제 5 폭(1901)보다 클 수 있다.
다양한 실시예들에 따르면, 제 1 영역(A1)에는 제 1 픽셀(542)을 구동하기 위한 구동 회로(예: 구동 TFT)가 배치되지 않고, 제 1 픽셀(542) 및 상기 제 1 픽셀(542)과 전기적으로 연결된 복수의 투명 배선들이 배치될 수 있다. 일 실시예에 따르면, 제 1 영역(A1)에서 제 1 픽셀(542)을 구동하기 위한 구동 회로가 배치되지 않는 경우, 제 1 영역(A1)에 배치된 제 1 픽셀(542)은 제 2 영역(A2)에 배치된 구동 회로에 의해 구동될 수 있다. 일 실시예에 따르면, 제 1 영역(A1)에서 제 1 픽셀(542)을 구동하기 위한 구동 회로가 배치되지 않는 경우, 제 1 영역(A1)에 배치된 제 1 픽셀(542)은 제 1 영역(A1) 및 제 2 영역(A2) 사이에 배치된 구동 회로(미도시)에 의해 구동될 수 있다. 일 실시예에 따르면, 제 1 영역(A1)에서 제 1 픽셀(542)을 구동하기 위한 구동 회로가 배치되지 않는 경우, 제 1 영역(A1)에 배치된 픽셀은 제 2 영역(A2)에 배치된 픽셀을 구동하도록 제 2 영역(A2)에 배치된 구동 회로(미도시)에 의해 구동될 수 있다. 이 경우, 제 2 영역(A2)에 배치된 하나의 구동 회로(미도시)가 제 2 영역(A2)에 배치된 제 2 픽셀(541)을 구동할 뿐만 아니라, 제 1 영역(A1)에 배치된 제 1 픽셀(542)을 구동할 수 있다. 예를 들어, 제 2 영역(A2)에 레드 픽셀(미도시) 및 상기 레드 픽셀을 구동하기 위한 구동 회로(미도시)가 제 2 영역(A2)에 배치되는 경우, 상기 구동 회로는 제 2 영역(A2)에 레드 픽셀뿐만 아니라 제 1 영역(A1)의 레드 픽셀(미도시)을 함께 구동할 수 있다.
다양한 실시예들에 따른 전자 장치(예: 도 1의 전자 장치(100))는, 하우징(예: 도 1의 하우징(110)), 디스플레이(예: 도 1의 디스플레이(101)), 및 상기 하우징(110)의 내부에서 상기 디스플레이(101)의 일부분과 중첩되도록 배치되고, 외부로부터 상기 디스플레이(101)를 통과한 광을 획득하는 카메라(예: 도 1의 제 1 카메라(105))를 포함하고, 상기 디스플레이(101)는, 상기 카메라(105)의 적어도 일부분과 중첩되는 제 1 픽셀(예: 도 5의 제 1 픽셀(542)), 및 상기 제 1 픽셀(542)을 구동하는 제 1 픽셀 구동 회로(예: 도 8의 제 1 픽셀 구동 회로(800))가 배치되는 제 1 영역(예: 도 5의 제 1 영역(A1)), 및 상기 제 1 영역(A1)을 제외한 나머지 영역으로서, 제 2 픽셀(예: 도 5의 제 2 픽셀(541)) 및 상기 제 2 픽셀(541)을 구동하는 제 2 픽셀 구동 회로(예: 도 7의 제 2 픽셀 구동 회로(700))가 배치되는 제 2 영역(예: 도 5의 제 2 영역(A2))을 포함하고, 상기 제 1 픽셀 구동 회로(800)는, 곡선 형태를 포함하지 않는 일직선 형태의 제 1 채널 영역을 포함하는 제 1 구동 TFT(예: 도 8의 제 1 구동 TFT(DT1))를 포함하고, 상기 제 2 픽셀 구동 회로(700)는, 곡선 형태를 포함하는 제 2 채널 영역을 포함하는 제 2 구동 TFT(예: 도 7의 제 2 구동 TFT(DT2))를 포함하고, 상기 제 1 구동 TFT(DT1)의 제 1 채널 폭은 상기 제 2 구동 TFT(DT2)의 제 2 채널 폭보다 크고, 상기 제 1 구동 TFT(DT1)의 제 1 채널 길이는 상기 제 2 구동 TFT(DT2)의 제 2 채널 길이보다 작을 수 있다.
일 실시예에 따르면, 상기 제 1 영역(A1)은, 상기 제 1 픽셀(542) 및 상기 제 1 픽셀 구동 회로(800)가 중첩되도록 배치되는 클러스터 영역(예: 도 9의 클러스터 영역(CA)), 서로 인접한 상기 클러스터 영역(CA)을 연결하고, 적어도 하나의 신호 배선이 배치되는 배선 영역(예: 도 9의 배선 영역(SA)), 상기 클러스터 영역(CA) 및 상기 배선 영역(SA)을 제외한 투과 영역(예: 도 9의 투과 영역(TA))을 포함하고, 상기 제 1 픽셀(542)의 적어도 일부분은 상기 배선 영역(SA)의 일부분으로 연장될 수 있다.
일 실시예에 따르면, 상기 제 1 픽셀(542)은 제 1 서브 픽셀(예: 도 9의 제 1 서브 픽셀(R1)), 제 2 서브 픽셀(예: 도 9의 제 2 서브 픽셀(G1)), 및 제 3 서브 픽셀(예: 도 9의 제 3 서브 픽셀(B1))을 포함하고, 상기 하나의 클러스터 영역(CA) 안에 상기 제 1 서브 픽셀(R1), 상기 제 2 서브 픽셀(G1), 및 상기 제 3 서브 픽셀(B1)이 하나의 그룹을 이루도록 배치되고, 상기 제 1 서브 픽셀(R1), 상기 제 2 서브 픽셀(G1), 및 상기 제 3 서브 픽셀(B1) 각각은 상기 하나의 클러스터 영역(CA)으로부터 상기 배선 영역(SA)의 일부분으로 연장된 연장부를 포함할 수 있다.
일 실시예에 따르면, 상기 제 1 서브 픽셀(R1)은, 상기 제 1 서브 픽셀(R1)에 인접한 배선 영역(SA)의 일부분으로 연장되도록 형성된 제 1 연장부(911)를 포함하고, 상기 제 2 서브 픽셀(G1)은, 상기 제 2 서브 픽셀(G1)에 인접한 배선 영역(SA)의 일부분으로 연장되도록 형성된 제 2 연장부(912)를 포함하고, 상기 제 3 서브 픽셀(B1)은, 상기 제 3 서브 픽셀(B1)에 인접한 배선 영역(SA)의 일부분으로 연장되도록 형성된 제 3 연장부(913)를 포함할 수 있다.
일 실시예에 따르면, 상기 제 1 연장부(911)는, 상기 클러스터 영역(CA)의 일부분으로부터 상기 배선 영역(SA)의 일부분으로 연장되도록 형성된 제 1 애노드 및 제 1 유기층을 포함하고, 상기 제 2 연장부(912)는, 상기 클러스터 영역(CA)의 일부분으로부터 상기 배선 영역(SA)의 일부분으로 연장되도록 형성된 제 2 애노드 및 제 2 유기층을 포함하고, 상기 제 3 연장부(913)는, 상기 클러스터 영역(CA)의 일부분으로부터 상기 배선 영역(SA)의 일부분으로 연장되도록 형성된 제 3 애노드 및 제 3 유기층을 포함할 수 있다.
일 실시예에 따르면, 상기 제 1 연장부(911)는 제 1 길이를 갖고, 상기 제 2 연장부(912)는 제 2 길이를 갖고, 상기 제 3 연장부(913)는 제 3 길이를 갖고, 상기 제 1 길이, 상기 제 2 길이, 상기 제 3 길이는 모두 동일할 수 있다.
일 실시예에 따르면, 상기 제 1 연장부(911)는 제 1 길이를 갖고, 상기 제 2 연장부(912)는 제 2 길이를 갖고, 상기 제 3 연장부(913)는 제 3 길이를 갖고, 상기 제 1 길이, 상기 제 2 길이, 상기 제 3 길이는 서로 다를 수 있다.
일 실시예에 따르면, 상기 배선 영역(SA)의 폭은, 상기 연장부가 형성되지 않는 영역에서 제 1 폭을 갖고, 상기 배선 영역(SA)의 폭은, 상기 연장부가 형성되는 영역에서 상기 제 1 폭보다 큰 제 2 폭을 가질 수 있다.
일 실시예에 따르면, 상기 배선 영역(SA)의 폭은, 상기 연장부가 형성되지 않는 영역 및 상기 연장부가 형성되는 영역에서 일정한 폭을 가질 수 있다.
일 실시예에 따르면, 상기 제 1 픽셀(542)은 애노드, 상기 애노드 상에 적층되는 유기층, 및 상기 애노드 상에 적층되는 캐소드를 포함하는 OLED를 포함하고, 상기 애노드는 적어도 하나의 투명 전극, 및 적어도 하나의 불투명 전극이 적층된 구조를 포함하고, 상기 OLED는 상기 투과 영역(TA)의 일부분으로 연장된 상기 투명 전극의 일부분 및 상기 유기층의 일부분에 의해 형성된 투명 발광부를 포함할 수 있다.
일 실시예에 따르면, 상기 애노드는, 절연층 상에 형성된 하부 투명 전극, 상기 하부 투명 전극 상에 형성되는 불투명 전극, 상기 불투명 전극 상에 형성되는 상부 투명 전극을 포함할 수 있다.
일 실시예에 따르면, 상기 OELD의 상기 투명 발광부는, 상기 투과 영역(TA)의 일부분으로 연장된 상기 하부 투명 전극의 일부분, 및 상기 연장된 상기 하부 투명 전극의 일부분을 덮는 상기 유기층의 일부분을 포함할 수 있다.
일 실시예에 따르면, 상기 OELD의 상기 투명 발광부는, 상기 투과 영역(TA)의 일부분으로 연장된 상기 상부 투명 전극의 일부분, 및 상기 연장된 상기 상부 투명 전극의 일부분을 덮는 상기 유기층의 일부분을 포함할 수 있다.
일 실시예에 따르면, 상기 OELD의 상기 투명 발광부는, 상기 투과 영역(TA)의 일부분으로 연장된 상기 하부 투명 전극의 일부분 및 상기 상부 투명 전극의 일부분, 및 상기 연장된 상기 상부 투명 전극의 일부분을 덮는 상기 유기층의 일부분을 포함할 수 있다.
일 실시예에 따르면, 상기 유기층은 상기 클러스터 영역(CA)에 대응하도록 상기 불투명 전극의 적어도 일부분과 중첩되는 제 1 부분, 상기 제 1 부분의 외곽인 상기 투명 발광부에서 상기 투명 전극과 중첩되는 제 2 부분을 포함할 수 있다.
일 실시예에 따르면, 상기 유기층의 상기 제 1 부분은 제 1 두께를 갖고, 상기 유기층의 상기 제 2 부분은, 상기 제 1 부분과 상기 제 2 부분의 높이 단차를 보상하도록, 상기 제 1 두께보다 두꺼운 제 2 두께를 가질 수 있다.
일 실시예에 따르면, 상기 제 1 픽셀(542)은, 상기 제 1 부분과 상기 제 2 부분의 높이 단차를 보상하도록, 제 2 부분과 상기 투명 전극 사이에 투명 버퍼층이 형성될 수 있다.
일 실시예에 따르면, 상기 OELD 상에는 굴절 제어막이 배치되고, 상기 제 1 영역(A1)에서 상기 굴절 제어막은 지정된 제 1 굴절율을 갖도록 형성되고, 상기 제 2 영역(A2)에서 상기 굴절 제어막은 상기 제 1 굴절율보다 높은 지정된 제 2 굴절율을 갖도록 형성될 수 있다.
일 실시예에 따르면, 상기 제 2 영역(A2)에서 상기 굴절 제어막은 지정된 제 3 폭을 갖는 개구를 포함하고, 상기 제 1 영역(A1)에서 상기 굴절 제어막은 상기 제 3 폭보다 큰 지정된 제 4 폭을 갖는 개구를 포함할 수 있다.
일 실시예에 따르면, 상기 제 1 영역(A1)에서, 상기 OLED의 상기 애노드는 적어도 하나의 곡면을 포함할 수 있다.

Claims (20)

  1. 전자 장치에 있어서,
    하우징;
    디스플레이; 및
    상기 하우징의 내부에서 상기 디스플레이의 일부분과 중첩되도록 배치되고, 외부로부터 상기 디스플레이를 통과한 광을 획득하는 카메라를 포함하고;
    상기 디스플레이는,
    상기 카메라의 적어도 일부분과 중첩되는 제 1 픽셀, 및 상기 제 1 픽셀을 구동하는 제 1 픽셀 구동 회로가 배치되는 제 1 영역, 및
    상기 제 1 영역을 제외한 나머지 영역으로서, 제 2 픽셀 및 상기 제 2 픽셀을 구동하는 제 2 픽셀 구동 회로가 배치되는 제 2 영역을 포함하고,
    상기 제 1 픽셀 구동 회로는, 곡선 형태를 포함하지 않는 일직선 형태의 제 1 채널 영역을 포함하는 제 1 구동 TFT를 포함하고,
    상기 제 2 픽셀 구동 회로는, 곡선 형태를 포함하는 제 2 채널 영역을 포함하는 제 2 구동 TFT를 포함하고,
    상기 제 1 구동 TFT의 제 1 채널 폭은 상기 제 2 구동 TFT의 제 2 채널 폭보다 크고,
    상기 제 1 구동 TFT의 제 1 채널 길이는 상기 제 2 구동 TFT의 제 2 채널 길이보다 작은,
    전자 장치.
  2. 제 1 항에 있어서,
    상기 제 1 영역은,
    상기 제 1 픽셀 및 상기 제 1 픽셀 구동 회로가 중첩되도록 배치되는 클러스터 영역;
    서로 인접한 상기 클러스터 영역을 연결하고, 적어도 하나의 신호 배선이 배치되는 배선 영역;
    상기 클러스터 영역 및 상기 배선 영역을 제외한 투과 영역을 포함하고,
    상기 제 1 픽셀의 적어도 일부분은 상기 배선 영역의 일부분으로 연장되는,
    전자 장치.
  3. 제 2 항에 있어서,
    상기 제 1 픽셀은 제 1 서브 픽셀, 제 2 서브 픽셀, 및 제 3 서브 픽셀을 포함하고,
    상기 하나의 클러스터 영역 안에 상기 제 1 서브 픽셀, 상기 제 2 서브 픽셀, 및 상기 제 3 서브 픽셀이 하나의 그룹을 이루도록 배치되고,
    상기 제 1 서브 픽셀, 상기 제 2 서브 픽셀, 및 상기 제 3 서브 픽셀 각각은 상기 하나의 클러스터 영역으로부터 상기 배선 영역의 일부분으로 연장된 연장부를 포함하는,
    전자 장치.
  4. 제 3 항에 있어서,
    상기 제 1 서브 픽셀은, 상기 제 1 서브 픽셀에 인접한 배선 영역의 일부분으로 연장되도록 형성된 제 1 연장부를 포함하고,
    상기 제 2 서브 픽셀은, 상기 제 2 서브 픽셀에 인접한 배선 영역의 일부분으로 연장되도록 형성된 제 2 연장부를 포함하고,
    상기 제 3 서브 픽셀은, 상기 제 3 서브 픽셀에 인접한 배선 영역의 일부분으로 연장되도록 형성된 제 3 연장부를 포함하는,
    전자 장치.
  5. 제 4 항에 있어서,
    상기 제 1 연장부는, 상기 클러스터 영역의 일부분으로부터 상기 배선 영역의 일부분으로 연장되도록 형성된 제 1 애노드 및 제 1 유기층을 포함하고,
    상기 제 2 연장부는, 상기 클러스터 영역의 일부분으로부터 상기 배선 영역의 일부분으로 연장되도록 형성된 제 2 애노드 및 제 2 유기층을 포함하고,
    상기 제 3 연장부는, 상기 클러스터 영역의 일부분으로부터 상기 배선 영역의 일부분으로 연장되도록 형성된 제 3 애노드 및 제 3 유기층을 포함하는,
    전자 장치.
  6. 제 4 항에 있어서,
    상기 제 1 연장부는 제 1 길이를 갖고,
    상기 제 2 연장부는 제 2 길이를 갖고,
    상기 제 3 연장부는 제 3 길이를 갖고,
    상기 제 1 길이, 상기 제 2 길이, 상기 제 3 길이는 모두 동일한,
    전자 장치.
  7. 제 4 항에 있어서,
    상기 제 1 연장부는 제 1 길이를 갖고,
    상기 제 2 연장부는 제 2 길이를 갖고,
    상기 제 3 연장부는 제 3 길이를 갖고,
    상기 제 1 길이, 상기 제 2 길이, 상기 제 3 길이는 서로 다른,
    전자 장치.
  8. 제 3 항에 있어서,
    상기 배선 영역의 폭은, 상기 연장부가 형성되지 않는 영역에서 제 1 폭을 갖고,
    상기 배선 영역의 폭은, 상기 연장부가 형성되는 영역에서 상기 제 1 폭보다 큰 제 2 폭을 갖는,
    전자 장치.
  9. 제 3 항에 있어서,
    상기 배선 영역의 폭은, 상기 연장부가 형성되지 않는 영역 및 상기 연장부가 형성되는 영역에서 일정한 폭을 갖는,
    전자 장치.
  10. 제 2 항에 있어서,
    상기 제 1 픽셀은 애노드, 상기 애노드 상에 적층되는 유기층, 및 상기 애노드 상에 적층되는 캐소드를 포함하는 OLED를 포함하고,
    상기 애노드는 적어도 하나의 투명 전극, 및 적어도 하나의 불투명 전극이 적층된 구조를 포함하고,
    상기 OLED는 상기 투과 영역의 일부분으로 연장된 상기 투명 전극의 일부분 및 상기 유기층의 일부분에 의해 형성된 투명 발광부를 포함하는,
    전자 장치.
  11. 제 10 항에 있어서,
    상기 애노드는, 절연층 상에 형성된 하부 투명 전극, 상기 하부 투명 전극 상에 형성되는 불투명 전극, 상기 불투명 전극 상에 형성되는 상부 투명 전극을 포함하는,
    전자 장치.
  12. 제 11 항에 있어서,
    상기 OELD의 상기 투명 발광부는, 상기 투과 영역의 일부분으로 연장된 상기 하부 투명 전극의 일부분, 및 상기 연장된 상기 하부 투명 전극의 일부분을 덮는 상기 유기층의 일부분을 포함하는,
    전자 장치.
  13. 제 11 항에 있어서,
    상기 OELD의 상기 투명 발광부는, 상기 투과 영역의 일부분으로 연장된 상기 상부 투명 전극의 일부분, 및 상기 연장된 상기 상부 투명 전극의 일부분을 덮는 상기 유기층의 일부분을 포함하는,
    전자 장치.
  14. 제 11 항에 있어서,
    상기 OELD의 상기 투명 발광부는, 상기 투과 영역의 일부분으로 연장된 상기 하부 투명 전극의 일부분 및 상기 상부 투명 전극의 일부분, 및 상기 연장된 상기 상부 투명 전극의 일부분을 덮는 상기 유기층의 일부분을 포함하는,
    전자 장치.
  15. 제 10 항에 있어서,
    상기 유기층은
    상기 클러스터 영역에 대응하도록 상기 불투명 전극의 적어도 일부분과 중첩되는 제 1 부분;
    상기 제 1 부분의 외곽인 상기 투명 발광부에서 상기 투명 전극과 중첩되는 제 2 부분을 포함하는,
    전자 장치.
  16. 제 15 항에 있어서,
    상기 유기층의 상기 제 1 부분은 제 1 두께를 갖고,
    상기 유기층의 상기 제 2 부분은, 상기 제 1 부분과 상기 제 2 부분의 높이 단차를 보상하도록, 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는,
    전자 장치.
  17. 제 15 항에 있어서,
    상기 제 1 픽셀은, 상기 제 1 부분과 상기 제 2 부분의 높이 단차를 보상하도록, 제 2 부분과 상기 투명 전극 사이에 투명 버퍼층이 형성되는,
    전자 장치.
  18. 제 10 항에 있어서,
    상기 OELD 상에는 굴절 제어막이 배치되고,
    상기 제 1 영역에서 상기 굴절 제어막은 지정된 제 1 굴절율을 갖도록 형성되고,
    상기 제 2 영역에서 상기 굴절 제어막은 상기 제 1 굴절율보다 높은 지정된 제 2 굴절율을 갖도록 형성되는,
    전자 장치.
  19. 제 18 항에 있어서,
    상기 제 2 영역에서 상기 굴절 제어막은 지정된 제 3 폭을 갖는 개구를 포함하고,
    상기 제 1 영역에서 상기 굴절 제어막은 상기 제 3 폭보다 큰 지정된 제 4 폭을 갖는 개구를 포함하는,
    전자 장치.
  20. 제 10 항에 있어서,
    상기 제 1 영역에서, 상기 OLED의 상기 애노드는 적어도 하나의 곡면을 포함하는,
    전자 장치.
KR1020220049076A 2022-04-20 2022-04-20 Udc를 포함한 전자 장치 KR20230149626A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220049076A KR20230149626A (ko) 2022-04-20 2022-04-20 Udc를 포함한 전자 장치
PCT/KR2023/004389 WO2023204481A1 (ko) 2022-04-20 2023-03-31 Udc를 포함한 전자 장치
US18/298,599 US20230345779A1 (en) 2022-04-20 2023-04-11 Electronic device including under display camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220049076A KR20230149626A (ko) 2022-04-20 2022-04-20 Udc를 포함한 전자 장치

Publications (1)

Publication Number Publication Date
KR20230149626A true KR20230149626A (ko) 2023-10-27

Family

ID=88420329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220049076A KR20230149626A (ko) 2022-04-20 2022-04-20 Udc를 포함한 전자 장치

Country Status (2)

Country Link
KR (1) KR20230149626A (ko)
WO (1) WO2023204481A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114759073A (zh) * 2018-06-29 2022-07-15 京东方科技集团股份有限公司 显示基板及显示装置
KR20220001805A (ko) * 2020-06-30 2022-01-06 엘지디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
JP2022021645A (ja) * 2020-07-22 2022-02-03 武漢天馬微電子有限公司 表示装置
KR20220045756A (ko) * 2020-10-06 2022-04-13 엘지디스플레이 주식회사 디스플레이 장치
CN112259602B (zh) * 2020-10-10 2022-10-04 武汉华星光电半导体显示技术有限公司 一种小尺寸tft及显示面板

Also Published As

Publication number Publication date
WO2023204481A1 (ko) 2023-10-26

Similar Documents

Publication Publication Date Title
US11503749B2 (en) Display including shielding member arranged to cover at least part of display driving circuit, and electronic device including same
US11930685B2 (en) Electronic device including display and camera
WO2016083928A1 (en) Image processing device, display system, and electronic device
US11824053B2 (en) Electronic device including display and camera device
US11017199B2 (en) Display device with integrated sensor opening
US11930686B2 (en) Electronic device including camera module
KR20210012086A (ko) 표시 장치
US20230156347A1 (en) Electronic device comprising display and camera device
KR20190124352A (ko) 표시 장치
US20230345779A1 (en) Electronic device including under display camera
KR20230149626A (ko) Udc를 포함한 전자 장치
EP3996359A1 (en) Electronic device comprising camera module
US11251256B2 (en) Display apparatus
EP4369891A1 (en) Electronic device including udc
KR20230024192A (ko) Udc를 포함한 전자 장치
EP4284146A1 (en) Display device
EP4290577A1 (en) Electronic apparatus comprising display
US20240049554A1 (en) Display device
KR20240108931A (ko) 표시 장치
KR20240029681A (ko) 표시 장치
JP2024521239A (ja) カメラモジュールを含む電子装置
KR20240015791A (ko) 표시 장치 및 이를 포함하는 전자 기기
KR20230156203A (ko) 표시 장치
KR20230049191A (ko) 디스플레이 장치 및 그 제조방법
KR20230099119A (ko) 표시 모듈 및 표시 장치