KR20220045756A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20220045756A
KR20220045756A KR1020200128782A KR20200128782A KR20220045756A KR 20220045756 A KR20220045756 A KR 20220045756A KR 1020200128782 A KR1020200128782 A KR 1020200128782A KR 20200128782 A KR20200128782 A KR 20200128782A KR 20220045756 A KR20220045756 A KR 20220045756A
Authority
KR
South Korea
Prior art keywords
area
disposed
transistor
substrate
sub
Prior art date
Application number
KR1020200128782A
Other languages
English (en)
Inventor
정덕영
정유호
유선하
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200128782A priority Critical patent/KR20220045756A/ko
Priority to US17/354,579 priority patent/US11723233B2/en
Priority to CN202110773960.1A priority patent/CN114388563A/zh
Publication of KR20220045756A publication Critical patent/KR20220045756A/ko
Priority to US18/212,682 priority patent/US20230337469A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H01L27/3211—
    • H01L27/3225—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 명세서는 기판과, 기판의 하부에서 표시 영역에 위치하는 광학 장치와, 기판의 상부에서 표시 영역에 위치하는 서브픽셀층을 포함하되, 서브픽셀층은 광학 장치와 중첩되는 제 1 영역에 제 1 특성을 가지는 하나 이상의 제 1 트랜지스터가 위치하고, 광학 장치가 중첩되지 않는 제 2 영역에 제 2 특성을 가지는 하나 이상의 제 2 트랜지스터가 위치하는 디스플레이 장치를 개시한다.

Description

디스플레이 장치 {DISPLAY DEVICE}
본 명세서는 디스플레이 장치에 관한 것으로서, 보다 상세하게는 카메라 영역의 투과도를 향상시킬 수 있는 디스플레이 장치를 제공하는 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 디스플레이 장치에 대한 요구가 증가하고 있으며, 액정 디스플레이(liquid crystal display) 장치, 유기 발광 디스플레이(organic light emitting display) 장치 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.
이러한 디스플레이 장치는 사용자에게 보다 다양한 응용 기능을 제공하기 위하여, 터치 센서 등을 이용한 입력 방식과, 카메라 및 근접 센서 등의 광학 장치를 제공하고 있다. 이로 인해, 디스플레이 장치가 점점 복잡해지고 디자인이 어려워지는 경향이 있다.
특히, 디스플레이 장치에 탑재되는 카메라는 빛의 출입을 위해서 외부에 노출되기 때문에, 디스플레이 패널의 표시 영역이 줄어들 수 밖에 없는 문제점이 있다.
이에 따라, 디스플레이 장치에 카메라를 포함하는 광학 장치의 설치 및 노출을 위해 큰 베젤을 갖는 디자인으로 디스플레이 패널을 설계하거나, 디스플레이 패널에 카메라가 위치하는 영역을 노치 형태로 설계하는 경우가 많았다.
그러나, 디스플레이 패널의 베젤을 크게하는 경우에는 디스플레이 패널의 크기가 증가하게 되고, 카메라 영역을 노치 형태로 설계하는 경우에는 카메라의 노출로 인해 디자인이 좋지 않은 문제가 있게 된다.
이에 따라, 최근에는 디스플레이 패널의 내부의 표시 영역과 중첩되도록 카메라를 배치하고자 하는 연구가 진행되고 있다.
그러나, 표시 영역에 중첩되도록 카메라를 배치하는 경우에는 카메라가 배치되는 영역의 투과도를 향상시킬 뿐만 아니라, 저해상도로 높은 휘도를 구현해야 하는 어려움이 있다.
이에, 본 명세서의 발명자들은 디스플레이 패널 내부의 표시 영역에 중첩되도록 카메라를 배치하면서도, 카메라 영역의 투과도를 향상시킬 수 있는 디스플레이 장치를 발명하였다.
이하에서 설명하게 될 본 명세서의 실시예들에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 실시예에 따른 디스플레이 장치는 기판과, 기판의 하부에서 표시 영역에 위치하는 광학 장치와, 기판의 상부에서 표시 영역에 위치하는 서브픽셀층을 포함하되, 서브픽셀층은 광학 장치와 중첩되는 제 1 영역에 제 1 특성을 가지는 하나 이상의 제 1 트랜지스터가 위치하고, 광학 장치가 중첩되지 않는 제 2 영역에 제 2 특성을 가지는 하나 이상의 제 2 트랜지스터가 위치한다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 기판은 제 1 영역에 해당하는 부분이 투명 폴리이미드로 이루어진다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 기판은 제 1 기판과, 제 2 기판과, 제 1 기판 및 제 2 기판의 사이에 위치하는 층간 절연막을 포함한다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 제 1 기판 또는 제 2 기판은 제 2 영역에 해당하는 부분이 유색 폴리이미드로 이루어진다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 광학 장치는 카메라 및 근접 센서 중 적어도 하나 이상을 포함한다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 제 1 트랜지스터와 제 2 트랜지스터는 상이한 전기적 특성을 가진다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 전기적 특성은 채널의 길이와 폭에 의해서 결정된다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 제 1 트랜지스터는 산화물 트랜지스터이고, 제 2 트랜지스터는 저온 폴리 실리콘 트랜지스터이다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 제 1 영역에 배치되는 단위 면적당 서브픽셀의 개수는 제 2 영역에 배치되는 단위 면적당 서브픽셀의 개수보다 적다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 제 1 영역에 배치되는 서브픽셀들은 둘 이상의 서브픽셀로 이루어진 서브픽셀 그룹을 포함한다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 서브픽셀 그룹들 사이의 이격 거리는 서브픽셀 그룹들 각각에 포함된 둘 이상의 서브픽셀 사이의 이격 거리보다 크다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 제 1 트랜지스터와 제 2 트랜지스터는 상이한 층에 위치한다.
본 명세서의 실시예들에 따르면, 디스플레이 패널 내부의 표시 영역에 중첩되도록 카메라를 배치하면서도, 카메라 영역의 투과도를 향상시킬 수 있는 디스플레이 장치를 제조할 수 있는 효과가 있다.
본 명세서에 개시된 실시예들의 효과는 이상에서 언급한 효과들로 제한되지 않다. 또한, 본 명세서에 개시된 실시예들은 위에서 언급되지 않은 또 다른 효과를 발생시킬 수 있으며, 이는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 명세서의 일 실시예에 따른 디스플레이 장치의 화면 구성을 나타낸 도면이고,
도 2는 본 명세서의 일 실시예에 따른 디스플레이 장치의 단면도이고,
도 3은 본 명세서의 일 실시예에 따른 디스플레이 장치의 디스플레이 패널에서, 카메라가 배치된 제 1 영역의 서브픽셀 배치를 나타낸 구조도이고,
도 4는 본 명세서의 일 실시예에 따른 디스플레이 장치의 디스플레이 패널에서, 제 1 영역을 제외한 제 2 영역의 서브픽셀 배치를 나타낸 구조도이고,
도 5는 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 디스플레이 패널의 제 2 영역 내에서 서브픽셀이 배치되는 영역에 대한 단면도이고,
도 6은 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 디스플레이 패널의 제 1 영역 내에서 서브픽셀이 배치되는 영역의 단면도이고,
도 7은 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 디스플레이 패널의 제 1 영역에서 서브픽셀이 배치되지 않는 영역의 단면도이고,
도 8은 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 디스플레이 패널의 기판을 나타낸 도면이고,
도 9는 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 투명 폴리이미드를 기판으로 사용하는 제 1 영역과 유색 폴리이미드를 기판으로 사용하는 제 2 영역의 스펙트럼을 예시로 나타낸 도면이고,
도 10은 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 디스플레이 패널의 제 1 영역과 제 2 영역의 단면도를 함께 나타낸 도면이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, "~상에", "~상부에", "~하부에", "~옆에" 등으로 두 부분의 위치 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간 적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
신호의 흐름 관계에 대한 설명일 경우, 예를 들어, "A 노드에서 B 노드로 신호가 전달된다"는 경우에도, "바로" 또는 "직접"이 사용되지 않은 이상, A 노드에서 다른 노드를 경유하여 B 노드로 신호가 전달되는 경우를 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 명세서의 다양한 실시예들을 상세히 설명한다.
도 1은 본 명세서의 일 실시예에 따른 디스플레이 장치의 화면 구성을 나타낸 도면이다.
도 1을 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 영상을 표시하는 디스플레이 패널(110)과 디스플레이 패널(110)을 보호하는 케이스(도면에 도시하지 않음)를 포함할 수 있다.
케이스는 디스플레이 패널(110)의 외곽 부분에 일부분이 보일 수도 있지만, 경우에 따라서, 풀-디스플레이 타입(Full Display Type)으로 구현된 경우에는 사용자가 전면에서 볼 때 전혀 보이지 않거나 거의 보이지 않을 수도 있다.
디스플레이 패널(110)은 영상이 표시되는 표시 영역(AA)과, 표시 영역(AA)의 외곽에서 영상이 표시되지 않는 비표시영역(NA)을 포함할 수 있다.
표시 영역(AA)은 촬영을 위한 카메라(120)가 배치되는 제 1 영역(A1)과 제 1 영역(A1) 이외의 나머지 모든 영역에 해당하는 제 2 영역(A2)을 포함할 수 있다.
예를 들어, 사용자가 디스플레이 장치(100)를 쥐고 셀프 촬영을 하는 경우, 사용자는 제 1 영역(A1)을 바라보면서 촬영할 수 있다. 이 때, 제 1 영역(A1)에는 카메라(120)와 함께 주변에 인체나 물체가 접근하는 것을 감지하기 위한 근접 센서(130) 등이 함께 배치될 수 있다.
이 때, 표시 영역(AA) 내의 제 1 영역(A1)은 외부에서 카메라(120)로 빛이 들어오는 경로(입광부)에 해당할 수 있다. 여기서, 빛은 가시광선, 적외선, 또는 자외선 등의 전자기파일 수 있다.
카메라(120) 또는 근접 센서(130)는 제 1 영역(A1)의 아래 부분에 위치함으로써, 제 1 영역(A1)과 중첩될 수 있다.
제 2 영역(A2)은 영상이 표시되는 표시 영역(AA) 중에서, 카메라(120) 또는 근접 센서(130)가 배치되는 제 1 영역(A1) 이외의 모든 영역에 해당할 수 있다.
제 1 영역(A1)은 표시 영역(AA) 내에서 중앙의 상부 영역에 위치할 수 있으며, 제 1 영역(A1)은 제 2 영역(A2)에 의해 둘러싸이게 형성될 수 있다. 예를 들어, 제 1 영역(A1)이 정사각형인 경우, 제 1 영역(A1)은 네 방향으로 제 2 영역(A2)에 의해 둘러싸이게 형성될 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 디스플레이 패널(110)의 표시 영역(AA)에서, 손가락이나 펜 등에 의한 터치를 센싱하거나 지문을 센싱할 수 있다. 즉, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 전면 터치 센싱 또는 전면 지문 센싱을 제공할 수도 있다.
도 2는 본 명세서의 일 실시예에 따른 디스플레이 장치의 단면도이다.
도 2를 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 디스플레이 패널(110)의 하부에 위치하되 디스플레이 패널(110)의 표시 영역(AA)과 중첩되도록 카메라(120)와 근접 센서(130) 등의 광학 장치가 배치된다.
이에 따라, 디스플레이 장치(100)는 카메라(120)의 촬영 기능 및 근접 센서(130)의 센싱 기능과 함께, 디스플레이 패널(110)을 통한 영상 표시 기능이 함께 제공될 수 있다.
이를 위해서, 디스플레이 장치(100)는 광학 장치의 기능을 위하여 표시 영역(AA) 내에 빛이 들어오는 입광부(IA)를 구비한다.
디스플레이 패널(110)은 기판(320)과, 다수의 서브픽셀이 형성되는 서브픽셀층(330), 서브픽셀층(330) 상에 위치하며 공통 전압에 해당하는 캐소드 전압이 인가되는 캐소드 전극층(340)과, 캐소드 전극층(340) 상에 배치되는 봉지층(350), 봉지층(350) 상에 배치되며 터치 전극들을 포함하는 터치 센서층(360) 등을 포함할 수 있다.
기판(320)은 디스플레이 패널(110)을 구성하는 베이스 기판에 해당하며, 이 때 하부에 위치하는 카메라(120)의 색차 왜곡을 최소화하고 가시광선 영역의 투과도를 향상시키기 위해서 투명 폴리이미드(Polyimide)로 이루어질 수 있다.
또한, 기판(320)은 상부의 서브픽셀층(330)으로 수분이 침투하는 것을 방지할 수 있도록 일정한 두께를 가질 수도 있고, 층간 절연막(322)을 사이에 두고 하부의 제 1 기판(321) 및 상부의 제 2 기판(323)으로 이루어진 적층 구조로 이루어질 수도 있다.
서브픽셀층(330)은 기판(320)의 상부에서 표시 영역(AA)에 위치하며 다수의 서브픽셀에 각각 배치되는 하나 이상의 트랜지스터를 포함하는 트랜지스터 어레이(331)와, 트랜지스터 어레이(331) 상에 위치하며 다수의 서브픽셀에 해당하는 트랜지스터의 소스 노드 또는 드레인 노드와 전기적으로 연결되는 애노드 전극을 포함하는 애노드 전극층(332)과, 애노드 전극층(332) 상에 위치하며 다수의 서브픽셀 각각에서 해당 애노드 전극 상에 위치하는 발광층(333) 등을 포함할 수 있다.
캐소드 전극층(340)은 발광층(333)의 상부에 위치함으로써, 애노드 전극층(332), 발광층(333) 및 캐소드 전극층(340)은 다수의 서브픽셀에 대한 발광소자(예를 들어, 유기 발광 다이오드)를 형성한다.
터치 센서층(360)은 다수의 터치 전극을 포함하고, 다수의 터치 전극 전체 또는 일부와 전기적으로 연결되는 다수의 터치 라인을 포함할 수 있다.
예를 들어, 다수의 터치 전극은, 하나의 층에 배치될 수도 있고, 절연층에 의해 분리되는 둘 이상의 층에 나누어 배치될 수도 있다. 다수의 터치 라인은 다수의 터치 전극과 다른 층에 위치할 수도 있고, 다수의 터치 전극 중 일부와 동일한 층에 위치할 수도 있다.
다수의 터치 전극은 표시 영역(AA)에 배치되고, 다수의 터치 라인 각각은 표시 영역(AA)에 위치한 해당 터치 전극과 비표시 영역(NA)에 위치하는 패드부를 전기적으로 연결될 수 있다. 따라서, 다수의 터치 라인은 비표시 영역(NA)을 지날 수 있으며, 봉지층(350)의 경사면을 따라서 연장되어 패드부와 전기적으로 연결될 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 터치 센서층(360)의 상부에 배치되는 편광층(370)과, 편광층(370)의 상부에 배치되는 광학용 투명 접착제(380)와, 광학용 투명 접착제(380)의 상부에 위치하는 커버 글라스(390)를 더 포함할 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 디스플레이 패널(100)의 아래에 위치하는 지문 센서 패널(300)을 더 포함할 수 있다. 즉, 지문 센서 패널(300)은 기판(320)의 하부에 위치할 수 있다.
이 때, 디스플레이 패널(100)과 지문 센서 패널(300) 사이에 공기 층이 존재하면 지문 센서 패널(300)을 통한 지문 센싱 성능이 저하되거나 지문 센싱 자체가 불가능해질 수도 있으므로, 디스플레이 패널(100)과 지문 센서 패널(300)은 본딩 물질(예를 들어, 레진(Resin), OCA(Optical Clear Adhesive), PSA(Pressure Sensitive Adhesive))로 본딩될 수 있다.
또한, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 디스플레이 패널(100)과 지문 센서 패널(300) 사이에 위치하는 백 플레이트(310)를 더 포함할 수 있다. 디스플레이 패널(100)은 백 플레이트(310)의 상면에 본딩되고, 지문 센서 패널(300)은 백 플레이트(310)의 하면에 본딩될 수 있다. 이 때, 백 플레이트(310)가 필수 구성은 아니다.
본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 지문 센서 패널(300)의 아래에 위치하며, 지문 센서 패널(300)의 하부를 보호하는 쿠션 플레이트(306)를 더 포함할 수 있다. 쿠션 플레이트(306)는 폼 패드(302)와, 구리(Cu) 등으로 된 금속 플레이트(304) 등을 포함할 수 있다.
이 때, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 기판(320)의 하부에서 표시 영역(AA)에 위치하는 광학 장치를 포함할 수 있다. 광학 장치는 카메라(120) 및 근접 센서(130) 중 하나 이상을 포함할 수 있다. 여기에서는, 카메라(120)와 근접 센서(130)가 기판(320)의 하부에 모두 배치된 경우를 도시하였다.
카메라(120)와 근접 센서(130)는 표시 영역(AA) 중에서 제 1 영역(A1)에 위치할 수 있다. 즉, 카메라(120)와 근접 센서(130)는 표시 영역(AA) 내의 제 1 영역(A1)과 중첩될 수 있다.
여기에서, 입광부(IA)는 빛의 경로로서 카메라(120)의 촬영을 위하여 가시광선이 출입하거나 근접 센서(130)의 센싱을 위한 빛(예: 적외선)이 출입하는 경로이다. 입광부(IA)는 평면에서 볼 때, 표시 영역(AA) 내의 제 1 영역(A1)에 해당할 것이다.
제 1 영역(A1)은 촬영을 위한 렌즈가 위치하는 카메라 영역이고, 물체나 인체의 접근을 감지할 수 있는 근접 센싱 영역일 수 있다. 따라서, 제 1 영역(A1)은 빛이 잘 투과되는 것이 바람직하다.
이를 위해, 빛이 출입하는 입광부(IA)에 위치하는 층들(390, 380, 370, 360, 350, 340, 330, 320, 310) 각각은, 제 1 영역(A1)에 대응되는 부분에서, 카메라(120) 및 근접 센서(130)의 기능이 효과적으로 이루어질 수 있도록 미리 설정된 임계 투과도 이상의 높은 투과도를 가질 수 있다.
한편, 제 1 영역(A1)은 표시 영역(AA) 내에서 외곽에 위치할 수도 있고, 표시 영역(AA) 내에서 중앙에 위치할 수도 있다. 또한, 제 1 영역(A1)은 위에서 볼 때 소정의 모양(예: 사각형, 육각형 등의 다각형, 원형, 또는 타원형 등)을 가질 수 있다.
도 3은 본 명세서의 일 실시예에 따른 디스플레이 장치의 디스플레이 패널에서, 카메라가 배치된 제 1 영역의 서브픽셀 배치를 나타낸 구조도이고, 도 4는 제 1 영역을 제외한 제 2 영역의 서브픽셀 배치를 나타낸 구조도이다.
먼저, 도 3을 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)에서 디스플레이 패널(110)을 구성하는 다수의 서브픽셀(SP)은 적색 빛을 발광하는 적색 서브픽셀(R), 녹색 빛을 발광하는 녹색 서브픽셀(G) 및 청색 빛을 발광하는 청색 서브픽셀(B)을 포함할 수 있다.
이 때, 다수의 서브픽셀(SP)은 각각 사각형 모양을 가지며 스트라이프(Stripe) 형태로 배열되거나, 도트 형태로 배열될 수 있다.
표시 영역(AA)을 구성하는 제 1 영역(A1)과 제 2 영역(A2) 중에서, 제 2 영역(A2)은 선명한 색상의 영상을 표시할 수 있도록 고해상도로 이루어지는 반면, 카메라(120) 또는 근접 센서(130)가 배치되는 제 1 영역(A1)은 입사되는 빛의 투과도를 높이기 위해서 상대적으로 낮은 해상도를 가질 수 있다.
이를 위해서, 제 1 영역(A1)에서 단위 면적당 배치되는 서브픽셀(SP)의 개수는 제 2 영역(A2)에서 단위 면적당 배치되는 서브픽셀(SP)의 개수보다 적을 수 있다.
한편, 제 1 영역(A1)에 배치되는 서브픽셀(SP)들은 둘 이상의 서브픽셀(SP)을 포함하는 서브픽셀 그룹(SPG)을 구성할 수 있다. 이 때, 서브픽셀 그룹(SPG)들 간의 이격 거리(D)는 서브픽셀 그룹(SPG)들 각각에 포함된 둘 이상의 서브픽셀(SP) 간의 이격 거리보다 클 수 있다.
도 4를 참조하면, 디스플레이 패널(110)의 제 1 영역(A1)에는 제 2 영역(A2)보다 적은 개수의 서브픽셀(SP)이 배치되지만, 서브픽셀(SP)의 구동을 위한 데이터 라인, 게이트 라인 및 애노드 전극 등의 금속 패턴이 존재할 수 있다. 이는, 제 1 영역(A1)의 투과도를 감소시키는 원인이 될 수 있다. 이러한 문제를 보완하기 위해, 제 1 영역(A1) 내의 서브픽셀 그룹(SPG)은 규칙적으로 배치될 수 있다.
이에 따라, 제 1 영역(A1)의 투과도가 제 1 영역(A1)의 전체에서 규칙적이고 균일하게 변동되고, 이로 인해 카메라(120)의 촬영 성능이나 근접 센서(130)의 센싱 성능이 크게 감소하는 것을 방지할 수 있다.
한편, 제 1 영역(A1) 내의 서브픽셀 그룹(SPG)은 색상에 따라 서브픽셀(SP)의 개수가 상이할 수 있다. 예를 들어, 하나의 서브픽셀 그룹(SPG) 내에서 녹색 서브픽셀(G)의 개수가 청색 서브픽셀(B)의 개수 및 적색 서브픽셀(R)의 개수보다 많을 수 있다. 예를 들어, 하나의 서브픽셀 그룹(SPG)은 1개의 청색 서브픽셀(B), 1개의 적색 서브픽셀(R) 및 2개의 녹색 서브픽셀(G)을 포함하거나, 2개의 청색 서브픽셀(B), 2개의 적색 서브픽셀(R) 및 4개의 녹색 서브픽셀(G)을 포함할 수 있다.
아래에서는, 제 2 영역(A2) 내에서 서브픽셀(SP)이 배치되는 영역 X (Area X)와, 제 1 영역(A1) 내에서 서브픽셀(SP)이 배치되는 영역 Y (Area Y), 및 제 1 영역(A1) 내에서 서브픽셀(SP)이 배치되지 않는 영역 Z (Area Z)에 대한 단면 구조를 살펴보기로 한다. 참고로, 여기에서는 구동 트랜지스터가 탑 게이트(Top Gate) 구조인 경우를 예시로 나타내었다.
도 5는 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 디스플레이 패널의 제 2 영역 내에서 서브픽셀이 배치되는 영역에 대한 단면도이다.
도 5를 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)에서, 디스플레이 패널(110)의 제 2 영역(A2) 내에서 서브픽셀(SP)이 배치되는 영역(Area X)은 기판(320) 상에 멀티-버퍼층(MULTI-BUF) 및 액티브-버퍼층(ACT-BUF)이 배치된다. 액티브-버퍼층(ACT-BUF) 상에는 액티브층(ACT)이 배치된다.
액티브층(ACT)의 상부에는 게이트 절연막(GI)이 배치되고, 그 상부에 게이트 전극에 해당하는 제 1 노드 전극(NE1)이 배치된다. 제 1 노드 전극(NE1)을 덮으면서 절연층(INS)이 배치된다. 절연층(INS)의 상부에 중간층(INT: Interlayer)이 배치되고, 중간층(INT), 절연층(INS) 및 게이트 절연막(GI)의 3중 컨택홀이 형성된다.
중간층(INT)의 상부에는 소스-드레인 물질로 된 제 2 노드 전극(NE2) 및 제 3 노드 전극(NE3)이 배치된다. 중간층(INT)의 상부에 배치된 제 2 노드 전극(NE2) 및 제 3 노드 전극(NE3)은, 중간층(INT), 절연층(INS) 및 게이트 절연막(GI)에 형성된 3중 컨택홀을 통해 액티브층(ACT)에 전기적으로 연결된다.
액티브층(ACT)에서 게이트 전극에 해당하는 제 1 노드 전극(NE1)과 중첩되는 영역은 채널이 형성되고, 액티브층(ACT)에서 제1 노드 전극(NE1)과 중첩되지 않는 영역은 도체화된 영역일 수 있다.
액티브층(ACT), 제 1 노드 전극(NE1), 제 2 노드 전극(NE2) 및 제 3 노드 전극(NE3)은 제 2 영역(A2)에 배치되는 서브픽셀(SP)을 구동하기 위한 구동 트랜지스터(DRT2)를 형성한다.
제 2 영역(A2)에 형성되는 트랜지스터(DRT2)는 MTO(Middle Temperature Oxide)를 포함하는 산화물 트랜지스터 또는 저온 폴리 실리콘(Low-Temperature Polycrystalline Silicon, LTPS) 트랜지스터로 이루어질 수 있다.
제 2 노드 전극(NE2) 및 제 3 노드 전극(NE3)의 상부에는 평탄화층(PLN)이 배치되고, 그 위에 애노드 전극(AE)이 배치된다. 애노드 전극(AE)은 평탄화층(PLN)의 컨택홀을 통해 구동 트랜지스터(DRT2)의 제 2 노드 전극(NE2)과 전기적으로 연결된다.
애노드 전극(AE)의 일부와 중첩되고, 평탄화층(PLN)의 일부와 중첩되는 영역에는 뱅크(BANK)가 배치된다. 뱅크(BANK)는 각 서브픽셀(SP)의 발광영역을 정의해줄 수 있다.
뱅크(BANK)의 상부에는 스페이서(SPC)가 더 배치될 수 있다.
뱅크(BANK)가 노출된 영역에서, 애노드 전극(AE)의 상부에 발광층(EL)이 배치된다. 발광층(EL)의 상부에는 캐소드 전극(CE)이 배치된다.
캐소드 전극(CE)의 상부에는 제 1 무기 봉지층(PAS1), 유기 봉지층(PCL) 및 제 2 무기 봉지층(PAS2) 등을 포함하는 봉지층(350)이 배치될 수 있다.
도 6은 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 디스플레이 패널의 제 1 영역 내에서 서브픽셀이 배치되는 영역의 단면도이다.
도 6을 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)에서, 디스플레이 패널(110)의 제 1 영역(A1) 내에서 서브픽셀(SP)이 배치되는 영역(Area Y)은 기판(320)의 상부에 멀티-버퍼층(MULTI-BUF) 및 액티브-버퍼층(ACT-BUF)이 배치되고, 액티브-버퍼층(ACT)의 상부에는 액티브층(ACT)이 배치된다.
이 때, 카메라(120) 또는 근접 센서(130)가 배치되는 제 1 영역(A1)에 위치하는 기판(320)은 입사되는 빛의 투과도를 높이기 위해서, 투명 폴리이미드(Polyimide)로 이루어질 수 있다. 반면, 카메라(120) 또는 근접 센서(130)가 배치되지 않는 제 2 영역(A2)에 위치하는 기판(320)은 제 1 영역(A1)과 비교해서 상대적으로 빛의 투과도가 낮은 유색 폴리이미드로 이루어질 수도 있다.
액티브층(ACT)의 상부에는 게이트 절연막(GI)이 배치되고, 그 위에 게이트 전극에 해당하는 제 1 노드 전극(NE1)이 배치되고, 제 1 노드 전극(NE1)을 덮으면서 절연층(INS)이 배치된다. 절연층(INS)의 상부에는 중간층(INT)이 배치되고, 중간층(INT), 절연층(INS) 및 게이트 절연막(GI)의 3중 컨택홀이 형성된다.
중간층(INT)의 상부에는 소스-드레인 물질로 된 제 2 노드 전극(NE2) 및 제 3 노드 전극(NE3)이 배치된다. 중간층(INT)의 상부에 배치된 제 2 노드 전극(NE2) 및 제 3 노드 전극(NE3)은 중간층(INT), 절연층(INS) 및 게이트 절연막(GI)에 형성된 3중 컨택홀을 통해 액티브층(ACT)에 전기적으로 연결된다.
액티브층(ACT)에서 게이트 전극에 해당하는 제 1 노드 전극(NE1)과 중첩되는 영역은 채널이 형성되고, 액티브층(ACT)에서 제 1 노드 전극(NE1)과 중첩되지 않는 영역은 도체화된 영역일 수 있다.
디스플레이 패널(110)의 제 1 영역(A1) 내에 형성된 액티브층(ACT), 제 1 노드 전극(NE1), 제 2 노드 전극(NE2) 및 제 3 노드 전극(NE3)은 구동 트랜지스터(DRT1)를 형성한다.
제 1 영역(A1)에 형성되는 트랜지스터(DRT1)는 MTO를 포함하는 산화물 트랜지스터 또는 LTPS 트랜지스터로 이루어질 수 있다.
이 때, 카메라(120) 또는 근접 센서(130)가 배치된 제 1 영역(A1)의 트랜지스터(DRT1)와 제 2 영역(A2)의 트랜지스터(DRT2)를 상이한 전기적 특성의 트랜지스터로 형성함으로서, 제 1 영역(A1)의 투과도를 향상시키는 동시에 제 2 영역(A2)의 디스플레이 특성을 개선할 수 있다.
제 2 노드 전극(NE2) 및 제 3 노드 전극(NE3)의 상부에는 평탄화층(PLN)이 배치되고, 그 상부에 애노드 전극(AE)이 배치된다. 애노드 전극(AE)은 평탄화층(PLN)의 컨택홀을 통해 구동 트랜지스터(DRT1)의 제 2 노드 전극(NE2)과 연결된다.
애노드 전극(AE)의 일부와 중첩되고, 평탄화층(PLN)의 일부와 중첩되는 영역에는 뱅크(BANK)가 배치된다. 뱅크(BANK)는 서브픽셀(SP)의 발광영역을 정의해줄 수 있다.
뱅크(BANK)의 상부에는 스페이서(SPC)가 더 배치될 수 있다.
뱅크(BANK)가 노출된 영역에서, 애노드 전극(AE)의 상부에는 발광층(EL)이 배치된다. 발광층(EL)의 상부에는 캐소드 전극(CE)이 배치된다.
이 때, 캐소드 전극층(340)에 포함된 캐소드 전극(CE)은 제 1 영역(A1)과 제 2 영역(A2)에서 각각 투명도를 달리할 수 있다.
캐소드 전극(CE)의 상부에는 제 1 무기 봉지층(PAS1), 유기 봉지층(PCL) 및 제 2 무기 봉지층(PAS2) 등을 포함하는 봉지층(350)이 배치될 수 있다.
뱅크(BANK)는 서브픽셀(SP)의 발광영역을 정의하며, 다수의 서브픽셀(SP) 각각에 배치되는 애노드 전극(AE)이 위치하는 애노드 전극층(332)과 캐소드 층(340) 사이에 위치한다.
스페이서(SPC)는 제 1 영역(A1)과 제 2 영역(A2)의 경계 영역에 배치되며, 뱅크(BANK) 상에 위치할 수 있다. 제 1 영역(A1)에 배치된 캐소드 전극(CE)과 제 2 영역(A2)에 배치된 캐소드 전극(CE)의 경계(BRD)는 스페이서(SPC) 상에 위치할 수 있다.
도 7은 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 디스플레이 패널의 제 1 영역에서 서브픽셀이 배치되지 않는 영역의 단면도이다.
도 7을 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)에서, 디스플레이 패널(110)의 제 1 영역(A1)에는 서브픽셀 그룹(SPG)이 서로 떨어진 공간이 존재한다.
이로 인해, 제 1 영역(A1) 내에서 서브픽셀이 배치되지 않는 영역(Area Z)에는 트랜지스터(DRT), 스토리지 캐패시터, 애노드 전극(AE), 발광층(EL) 등이 배치되지 않는다. 하지만, 일정한 투명도를 가지는 캐소드 전극(CE)은 존재한다.
기판(320)의 상부에는 멀티-버퍼층(MULTI-BUF) 및 액티브-버퍼층(ACT-BUF)이 배치되고, 액티브-버퍼층(ACT) 상에 액티브층(ACT)이 배치된다.
액티브층(ACT)의 상부에는 게이트 절연막(GI)이 배치되고, 그 상부에는 절연층(INS)과 중간층(INT)이 배치된다.
중간층(INT)의 상부에는 평탄화층(PLN)이 배치되고, 평탄화층(PLN)의 상부에는 뱅크(BANK)가 배치된다. 뱅크(BANK)의 상부에는 캐소드 전극(CE)이 배치된다.
캐소드 전극(CE)의 상부에는 제 1 무기 봉지층(PAS1), 유기 봉지층(PCL) 및 제 2 무기 봉지층(PAS2) 등을 포함하는 봉지층(350)이 배치될 수 있다.
도 8은 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 디스플레이 패널의 기판을 나타낸 도면이고, 도 9는 투명 폴리이미드를 기판으로 사용하는 제 1 영역과 유색 폴리이미드를 기판으로 사용하는 제 2 영역의 스펙트럼을 예시로 나타낸 도면이다.
도 8을 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)에서, 디스플레이 패널(110)을 구성하는 기판(320)은 카메라(120) 또는 근접 센서(130)가 배치되는 제 1 영역(A1)과 카메라(120) 또는 근접 센서(130)가 배치되지 않는 제 2 영역(A2)이 서로 다른 재질로 이루어질 수 있다.
예를 들어, 카메라(120) 또는 근접 센서(130)가 배치되는 제 1 영역(A1)에 입사되는 빛의 투과도를 높이기 위해서, 제 1 영역(A1)의 기판(320)을 투명 폴리이미드(PI1)로 형성하고, 카메라(120) 또는 근접 센서(130)가 배치되지 않는 제 2 영역(A2)의 기판(320)을 유색 폴리이미드(PI2)로 형성할 수 있다.
이에 따라, 카메라(120) 또는 근접 센서(130)가 배치되는 제 1 영역(A1)은 카메라(120) 또는 근접 센서(130)가 배치되지 않는 제 2 영역(A2)보다 높은 투과도를 가질 수 있다.
이 때, 카메라(120) 또는 근접 센서(130)가 배치되는 제 1 영역(A1)은 카메라(120)의 촬영 기능 및 근접 센서(130)의 센싱 기능을 가능하게 하는 수준으로 미리 설정된 임계값 이상의 높은 투과도를 가질 수 있다.
도 9를 참조하면, 카메라(120) 또는 근접 센서(130)가 배치되는 제 1 영역(A1)의 기판(320)이 투명 폴리이미드(P1)로 형성된 경우, 기판(320)이 유색 폴리이미드(P2)로 형성된 제 2 영역(A2)과 달리, 기판(320)의 두께에 따른 투과도의 편차가 매우 작은 것을 확인할 수 있다.
특히, 기판(320)의 두께가 약 16um 인 경우를 기준으로, 단파장인 블루 영역의 빛에 대해서, 투명 폴리이미드(PI1)는 유색 폴리이미드(P2)와 비교해서 약 2배 정도 투과도가 향상되는 것을 볼 수 있다. 또한, 단파장뿐만 아니라 장파장의 경우에는 투명 폴리이미드(PI1)는 유색 폴리이미드(P12)에 비교해서 높은 투과도를 나타낸다.
또한, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 카메라(120) 또는 근접 센서(130)가 배치된 제 1 영역(A1)의 트랜지스터(DRT1)와 카메라(120) 또는 근접 센서(130)가 배치되지 않는 제 2 영역(A2)의 트랜지스터(DRT2)를 상이한 전기적 특성의 트랜지스터로 형성함으로서, 제 1 영역(A1)의 투과도를 향상시킬 수 있다.
도 10은 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 디스플레이 패널의 제 1 영역과 제 2 영역의 단면도를 함께 나타낸 도면이다.
도 10을 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)에서, 카메라(120) 또는 근접 센서(130)가 배치되는 제 1 영역(A1)에 형성되는 제 1 트랜지스터(DRT1)와 카메라(120) 또는 근접 센서(130)가 배치되지 않는 제 2 영역(A2)에 형성되는 제 2 트랜지스터(DRT2)는 서로 다른 전기적 특성을 가지는 트랜지스터로 이루어질 수 있다.
구체적으로, 카메라(120) 또는 근접 센서(130)가 배치되는 제 1 영역(A1)에 형성되는 제 1 트랜지스터(DRT1)는 입사되는 빛의 투과도를 높일 수 있는 특성 또는 재질로 이루어질 수 있다.
예를 들어, 제 1 영역(A1)에 형성되는 제 1 트랜지스터(DRT1)의 채널 길이와 폭을 변경하여, 입사되는 빛의 투과도를 높이거나, 투명한 재질의 산화물을 재질로 하는 산화물 트랜지스터로 제 1 트랜지스터(DRT1)를 형성할 수 있을 것이다.
반면에, 카메라(120) 또는 근접 센서(130)가 배치되지 않는 제 2 영역(A2)에 형성되는 제 2 트랜지스터(DRT2)는 투과도가 높을 필요가 없으므로, 발광 효율에 맞게 채널의 길이와 폭을 선택하거나, 산화물 트랜지스터와 다른 재질의 트랜지스터(예를 들어, 비정질 실리콘 트랜지스터 또는 LTPS 트랜지스터 등)로 형성할 수 있을 것이다.
이 때, LTPS 트랜지스터를 형성하는 LTPS 공정은 고온에서 이루어지는 공정인 반면, 산화물 트랜지스터를 형성하는 공정은 저온 공정에 해당한다. 따라서, LTPS 트랜지스터를 형성하는 경우, LTPS 트랜지스터에 인접한 위치에 배치되는 투명 폴리이미드는 높은 온도의 영향으로 유색으로 변색되고, 산화물 트랜지스터는 성능이 저하될 수 있다.
따라서, 카메라(120) 또는 근접 센서(130)가 배치되는 제 1 영역(A1)에 배치되는 제 1 트랜지스터(DRT1)를 LTPS 트랜지스터로 형성하는 경우에는, 고온 공정으로 인해 투명 폴리이미드(PI1)로 이루어진 기판(320)이 유색으로 변색되어, 빛의 투과도가 저하될 수 있으므로, 제 1 영역(A1)에 배치되는 제 1 트랜지스터(DRT1)는 산화물 반도체로 형성하는 것이 바람직하다.
반면에, 카메라(120) 또는 근접 센서(130)가 배치되지 않는 제 2 영역(A2)에 형성되는 제 2 트랜지스터(DRT2)는 투과도가 높을 필요가 없으므로, LTPS 트랜지스터로 형성할 수 있으며, 기판(320)도 유색 폴리이미드(PI2)로 형성할 수 있을 것이다.
이와 같이, 카메라(120) 또는 근접 센서(130)가 배치되지 않는 제 2 영역(A2)에 형성되는 제 2 트랜지스터(DRT2)를 LTPS 트랜지스터로 형성하는 경우에는, 카메라(120) 또는 근접 센서(130)가 배치되는 제 1 영역(A1)의 기판(320)을 투명 폴리이미드(PI1)로 형성하고, 제 1 트랜지스터(DRT1)를 산화물 트랜지스터로 형성하더라도 LTPS 공정에 의해서 제 1 영역(A1)의 투명 폴리이미드(PI1)가 변색되거나 제 1 트랜지스터(DRT1)의 성능이 저하되는 것을 방지할 수 있다.
따라서, 카메라(120) 또는 근접 센서(130)가 배치되는 제 1 영역(A1)의 기판(320)을 투명 폴리이미드(PI1)로 형성하고, 제 1 트랜지스터(DRT1)를 산화물 트랜지스터로 형성함으로써, 제 1 영역(A1)의 투과도를 향상시킬 수 있게 된다.
한편, 위에서 언급한 산화물 트랜지스터는 N형 또는 P형 트랜지스터일 수 있다. 예를 들어, N형 산화물 트랜지스터는 IZO (Indium Zinc Oxide), IGZO (Indium Gallium Zinc Oxide), ITZO (Indium Tin Zinc Oxide) 등 중 하나 이상을 포함할 수 있고, P형 산화물 트랜지스터는 CuOx, SnOx, NiOx 등 중 하나 이상을 포함할 수 있다.
또한, 카메라(120) 또는 근접 센서(130)가 배치되는 제 1 영역(A1)에 배치되는 제 1 트랜지스터(DRT1)와 카메라(120) 또는 근접 센서(130)가 배치되지 않는 제 2 영역(A2)에 형성되는 제 2 트랜지스터(DRT2)는 동일한 층에 형성될 수도 있고, 서로 다른 층에 형성될 수도 있다.
여기에서는 제 1 트랜지스터(DRT1)와 제 2 트랜지스터(DRT2)가 동일한 층에 형성된 액티브층(ACT)의 상부에 위치하고, 게이트 전극에 해당하는 제 1 노드 전극(NE1)과 소스-드레인 노드에 해당하는 제 2 노드 전극(NE2) 및 제 3 노드 전극(NE3)이 동일한 층에 형성되는 경우를 나타내고 있다.
반면, 카메라(120) 또는 근접 센서(130)가 배치되는 제 1 영역(A1)에 배치되는 제 1 트랜지스터(DRT1)와 카메라(120) 또는 근접 센서(130)가 배치되지 않는 제 2 영역(A2)에 형성되는 제 2 트랜지스터(DRT2)는 서로 다른 층에 형성될 수 있다.
예를 들어, 카메라(120) 또는 근접 센서(130)가 배치되는 제 1 영역(A1)에 배치되는 제 1 트랜지스터(DRT1)는 액티브-버퍼층(ACT-BUF) 위에 형성된 제 1 액티브층(ACT)의 상부에 형성될 수 있다. 반면, 카메라(120) 또는 근접 센서(130)가 배치되지 않는 제 2 영역(A2)의 경우, 절연층(INS) 또는 중간층(INT)의 상부에 제 2 액티브층(ACT)이 형성되고, 제 2 액티브층(ACT)의 상부에 제 2 트랜지스터(DRT2)가 형성될 수 있다. 그 결과, 제 2 트랜지스터(DRT2)를 구성하는 제 1 노드 전극(NE1)과 제 2 노드 전극(NE2) 및 제 3 노드 전극(NE3)은 제 1 트랜지스터(DRT1)를 구성하는 제 1 노드 전극(NE1)과 제 2 노드 전극(NE2) 및 제 3 노드 전극(NE3)과 상이한 층에 위치할 수 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 디스플레이 장치
110: 디스플레이 패널
120: 카메라
130: 근접 센서
300: 지문 센서 패널
302: 폼 패드
304: 금속 플레이트
306: 쿠션 플레이트
310: 백 플레이트
320: 기판
330: 서브픽셀층
331: 트랜지스터 어레이
332: 애노드 전극층
333: 발광층
340: 캐소드 전극층
350: 봉지층
360: 터치 센서층
370: 편광층
380: 광학용 투명 접착제
390: 커버 글라스

Claims (12)

  1. 기판;
    상기 기판의 하부에서 표시 영역에 위치하는 광학 장치; 및
    상기 기판의 상부에서 상기 표시 영역에 위치하는 서브픽셀층을 포함하되,
    상기 서브픽셀층은
    상기 광학 장치와 중첩되는 제 1 영역에 제 1 특성을 가지는 하나 이상의 제 1 트랜지스터가 위치하고,
    상기 광학 장치가 중첩되지 않는 제 2 영역에 제 2 특성을 가지는 하나 이상의 제 2 트랜지스터가 위치하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 기판은
    상기 제 1 영역에 해당하는 부분이 투명 폴리이미드로 이루어진 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 기판은
    제 1 기판;
    제 2 기판; 및
    상기 제 1 기판과 상기 제 2 기판의 사이에 위치하는 층간 절연막을 포함하는 디스플레이 장치.
  4. 제 2 항에 있어서,
    상기 제 1 기판 또는 상기 제 2 기판은
    상기 제 2 영역에 해당하는 부분이 유색 폴리이미드로 이루어진 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 광학 장치는
    카메라 및 근접 센서 중 적어도 하나 이상을 포함하는 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 제 1 트랜지스터와 상기 제 2 트랜지스터는 상이한 전기적 특성을 가지는 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 전기적 특성은
    채널의 길이와 폭에 의해서 결정되는 디스플레이 장치.
  8. 제 1 항에 있어서,
    상기 제 1 트랜지스터는 산화물 트랜지스터이고,
    상기 제 2 트랜지스터는 저온 폴리 실리콘 트랜지스터인 디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 제 1 영역에 배치되는 단위 면적당 서브픽셀의 개수는 상기 제 2 영역에 배치되는 단위 면적당 서브픽셀의 개수보다 적은 디스플레이 장치.
  10. 제 1 항에 있어서,
    상기 제 1 영역에 배치되는 서브픽셀들은 둘 이상의 서브픽셀로 이루어진 서브픽셀 그룹을 포함하는 디스플레이 장치.
  11. 제 10 항에 있어서,
    상기 서브픽셀 그룹들 사이의 이격 거리는 상기 서브픽셀 그룹들 각각에 포함된 둘 이상의 서브픽셀 사이의 이격 거리보다 큰 디스플레이 장치.
  12. 제 1 항에 있어서,
    상기 제 1 트랜지스터와 상기 제 2 트랜지스터는 상이한 층에 위치하는 디스플레이 장치.
KR1020200128782A 2020-10-06 2020-10-06 디스플레이 장치 KR20220045756A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200128782A KR20220045756A (ko) 2020-10-06 2020-10-06 디스플레이 장치
US17/354,579 US11723233B2 (en) 2020-10-06 2021-06-22 Display device
CN202110773960.1A CN114388563A (zh) 2020-10-06 2021-07-08 显示装置
US18/212,682 US20230337469A1 (en) 2020-10-06 2023-06-21 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200128782A KR20220045756A (ko) 2020-10-06 2020-10-06 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20220045756A true KR20220045756A (ko) 2022-04-13

Family

ID=80932409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200128782A KR20220045756A (ko) 2020-10-06 2020-10-06 디스플레이 장치

Country Status (3)

Country Link
US (2) US11723233B2 (ko)
KR (1) KR20220045756A (ko)
CN (1) CN114388563A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023204481A1 (ko) * 2022-04-20 2023-10-26 삼성전자 주식회사 Udc를 포함한 전자 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102446875B1 (ko) * 2016-01-22 2022-09-26 삼성디스플레이 주식회사 표시 장치
KR102407869B1 (ko) * 2016-02-16 2022-06-13 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
KR102103962B1 (ko) * 2016-09-02 2020-06-01 삼성디스플레이 주식회사 디스플레이 장치 및 제조 방법
KR102591811B1 (ko) * 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20200102580A (ko) * 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023204481A1 (ko) * 2022-04-20 2023-10-26 삼성전자 주식회사 Udc를 포함한 전자 장치

Also Published As

Publication number Publication date
US20220109036A1 (en) 2022-04-07
US20230337469A1 (en) 2023-10-19
CN114388563A (zh) 2022-04-22
US11723233B2 (en) 2023-08-08

Similar Documents

Publication Publication Date Title
US11861092B2 (en) Display device
CN107689386B (zh) 显示装置
KR102666205B1 (ko) 유기 발광 표시 장치
JP2024050709A (ja) 表示装置
US9946379B2 (en) Display panel, driving method thereof, and display device
KR102047727B1 (ko) 터치센서 인셀 타입 액정표시장치용 어레이 기판
CN109254681A (zh) 具有触摸传感器的显示装置
KR20210140746A (ko) 디스플레이 아래의 센서들의 성능을 개선하기 위한 방법 및 구성
KR20160061540A (ko) 유기 발광 표시 장치 및 그 제조 방법
US20230289020A1 (en) Electronic apparatus
JP2022157328A (ja) 表示装置
US20230337469A1 (en) Display device
TW201633092A (zh) 位置輸入裝置及具有位置輸入功能之顯示裝置
CN114765205A (zh) 显示面板和电子设备
JP6815173B2 (ja) タッチセンサ及び表示装置
US10845639B2 (en) Display device
US20230337467A1 (en) Displays Having Transparent Openings
US20220317807A1 (en) Touch structure, touch display panel and electronic device
KR101980239B1 (ko) 유기발광소자표시장치 및 그 제조방법
US20220246710A1 (en) Light emitting display device
US20230337470A1 (en) Display apparatus
KR20230103068A (ko) 표시 장치 및 그의 제조 방법
KR20230069571A (ko) 표시장치
KR20210077954A (ko) 유기발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination