KR20230144076A - 낮은 오프셋 측정 시스템용 레지듀 변환기를 갖는 시그마-델타 변조기 - Google Patents

낮은 오프셋 측정 시스템용 레지듀 변환기를 갖는 시그마-델타 변조기 Download PDF

Info

Publication number
KR20230144076A
KR20230144076A KR1020237031025A KR20237031025A KR20230144076A KR 20230144076 A KR20230144076 A KR 20230144076A KR 1020237031025 A KR1020237031025 A KR 1020237031025A KR 20237031025 A KR20237031025 A KR 20237031025A KR 20230144076 A KR20230144076 A KR 20230144076A
Authority
KR
South Korea
Prior art keywords
signal
modulator
processing system
output signal
input
Prior art date
Application number
KR1020237031025A
Other languages
English (en)
Inventor
존 엘. 멜란슨
악셀 톰슨
무카힛 코자크
폴 윌슨
에릭 제이. 킹
Original Assignee
시러스 로직 인터내셔널 세미컨덕터 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/232,949 external-priority patent/US20220263520A1/en
Application filed by 시러스 로직 인터내셔널 세미컨덕터 리미티드 filed Critical 시러스 로직 인터내셔널 세미컨덕터 리미티드
Priority claimed from US17/667,953 external-priority patent/US11777516B2/en
Publication of KR20230144076A publication Critical patent/KR20230144076A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M3/356—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H03M3/416—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being multiple bit quantisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

신호 처리 시스템은 전자 신호를 디지털 양으로 변환하도록 구성된 센서 판독 채널을 포함할 수 있다. 센서 판독 채널은 변조기 입력 및 변조기 출력을 갖는 1차 시그마-델타 변조기, 변조기 입력에 위치된 제1 외부 초핑 스위치들, 변조기 출력에 위치된 제2 외부 초핑 스위치들, 보조 경로 입력 및 보조 경로 출력을 갖는 아날로그-디지털 변환기(ADC)를 포함하는 보조 경로로서, 보조 경로 입력은 1차 시그마-델타 변조기의 메모리 요소에 의해 출력된 신호를 입력 신호로 수신하도록 구성되는, 상기 보조 경로 및 결합된 출력 신호를 생성하기 위해 1차 시그마-델타 변조기에 의해 생성된 변조기 출력 신호를 보조 경로에 의해 생성된 보조 경로 출력 신호와 결합하도록 구성된 신호 결합기를 포함할 수 있다.

Description

낮은 오프셋 측정 시스템용 레지듀 변환기를 갖는 시그마-델타 변조기
본 개시내용은 일반적으로 무선 전화들 및 미디어 플레이어들과 같은 개인 휴대용 디바이스를 포함하지만 이에 제한되지 않는 전자 디바이스용 회로들에 관한 것이고, 더 구체적으로는 측정 오프셋을 최소화하기 위해 시그마-델타 변조기 및 시그마-델타 변조기에 평행한 보조 경로를 갖는 시스템에 관한 것이다.
모바일/셀룰러 전화들, 테블릿들, 코드리스 전화(cordless telephone)들, mp3 플레이어들 및 다른 소비자 디바이스들과 같은 무선 전화들을 포함한 개인용 전자 디바이스들이 널리 사용되고 있다. 이러한 휴대용 전자 디바이스들은 종종 배터리(예를 들어, 리튬-이온 배터리)에 의해 전원이 공급된다. 배터리 구동 디바이스들에서, 배터리에서 인출되어 배터리로 전달되는 전하량을 측정하는 것이 종종 바람직하고, 이는 배터리의 충전 상태를 결정하는 데 사용될 수 있다.
쿨롱 카운터(coulomb counter)로 지칭되는 회로는 배터리에서 인출되어 배터리로 전달되는 전하량을 측정하는 데 사용될 수 있다. 동작 시, 쿨롱 카운터는 배터리에 안팎으로 흐르는 전류를 검출하고 시간이 지남에 따라 이러한 전류를 연속적으로 적분하여, 배터리에서 인출되어 배터리로 전달되는 총 전하를 계산할 수 있다. 쿨롱 카운터들은 연속적으로 통합되므로, 극히 낮은 쿨롱 카운터 회로의 직류(DC) 오프셋이 원해진다.
도 1은 기술 분야에서 알려진 예시적인 쿨롱 카운터의 블록도를 예시한다. 도 1에 도시된 바와 같이, 쿨롱 카운터(1)는 감지 저항기를 통해 흐르는 전류(ISNS)를 나타내는 감지 전압(VSNS)을 측정하기 위한 감지 저항기(2)를 포함할 수 있다. 예를 들어, 전류(ISNS)는 배터리에서 인출된 전류를 포함할 수 있다. 도 1에 도시된 바와 같이, 쿨롱 카운터(1)는 증폭기(6)와 함께 부분적으로 구현되는 적분기(4)를 포함할 수 있고, 이러한 적분기(4)는 시간에 걸쳐 전류(ISNS)를 적분하도록 구성되어, 감지 저항기(2)를 통해 흐른 순 전하의 표시를 제공한다. 따라서, 감지 저항기(2)가 배터리의 출력에 결합되면, 쿨롱 카운터(1)는 배터리에서 인출된 순 전하를 계산할 수 있다.
또한 도 1에 도시된 바와 같이, 쿨롱 카운터(1)는 초핑 블록들(8)을 사용하는 시스템-레벨 초핑과 초핑 블록들(10)을 사용하여 적분기(4) 내의 블록-레벨 초핑 둘 모두를 구현할 수 있다. 블록-레벨 초핑 블록들(10)은 증폭기(6)의 DC 오프셋 및 역주파수 잡음(또한 1/f 잡음으로 알려져 있음)을 감소시키기 위해 제1 초핑 주파수(예를 들어, 쿨롱 카운터(1)의 샘플링 주파수(fs)의 1/2)에서 동작할 수 있고, 시스템-레벨 초핑 블록들(8)은 쿨롱 카운터(1)에 대한 잔여 DC 오프셋을 더욱 최소화하기 위해 제2 초핑 주파수(예를 들어, fs/512)에서 동작할 수 있다.
보다 명확하게 하기 위해, 도 1에 묘사된 쿨롱 카운터(1)는 도 2에 도시된 바와 같은 신호 처리 블록도로 표현될 수 있다. 도 2에 도시된 바와 같이, 시스템-레벨 초핑 블록들(8)은 믹서들(12)로 표현되고, 각각은 적분기(4)와 적분기(4) 및 3-레벨 양자화기(16)를 포함하는 시그마-델타 아날로그-디지털 변환기(ADC)(14)의 입력 및 출력에서 초핑 주파수(fchsys)를 갖는다. 블록-레벨 초핑 블록들(10)은 도 2에 묘사되지 않는다.
도 1 및 2에 묘사된 쿨롱 카운터(1)는 1차 시그마-델타 변조를 이용한다. 이러한 접근법의 단점은 1차 시그마-델타 변조를 사용하는 최소 전하 분해능이 바람직한 것보다 높게 제한될 수 있다는 것이다.
본 개시내용의 교시에 따르면, 기존 센서 시스템들과 연관된 소정 단점들 및 문제들이 감소되거나 제거될 수 있다.
본 개시내용의 실시예들에 따르면, 신호 처리 시스템은 전자 신호를 디지털 양으로 변환하도록 구성된 센서 판독 채널을 포함할 수 있다. 센서 판독 채널은 변조기 입력 및 변조기 출력을 갖는 1차 시그마-델타 변조기, 변조기 입력에 위치된 제1 외부 초핑 스위치들, 변조기 출력에 위치된 제2 외부 초핑 스위치들, 보조 경로 입력 및 보조 경로 출력을 갖는 아날로그-디지털 변환기(ADC)를 포함하는 보조 경로로서, 보조 경로 입력은 1차 시그마-델타 변조기의 메모리 요소에 의해 출력된 신호를 입력 신호로 수신하도록 구성되는, 상기 보조 경로 및 결합된 출력 신호를 생성하기 위해 1차 시그마-델타 변조기에 의해 생성된 변조기 출력 신호를 보조 경로에 의해 생성된 보조 경로 출력 신호와 결합하도록 구성된 신호 결합기를 포함할 수 있다.
본 개시내용의 실시예에 따라, 방법은 전자 신호를 디지털 양으로 변환하도록 구성된 센서 판독 채널을 포함하는 시스템에서, 센서 판독 채널이 변조기 입력 및 변조기 출력을 갖는 1차 시그마-델타 변조기를 포함하고: 변조기 입력에 위치된 제1 외부 초핑 스위치들 및 변조기 출력에 위치된 제2 외부 초핑 스위치들을 동기화하여 스위칭하는 단계, 보조 경로 입력 및 보조 경로 출력을 갖는 아날로그-디지털 변환기(ADC)를 포함하는 보조 경로에 의해, 1차 시그마-델타 변조기의 메모리 요소에 의해 출력된 신호를 입력 신호로 수신하는 단계; 및 결합된 출력 신호를 생성하기 위해 1차 시그마-델타 변조기에 의해 생성된 변조기 출력 신호를 보조 경로에 의해 생성된 보조 경로 출력 신호와 결합하는 단계를 포함할 수 있다.
본 개시내용의 기술적 장점들은 본원에 포함된 도면들, 설명 및 청구범위들로부터 통상의 기술자에게 쉽게 명백할 수 있다. 실시예들의 목적들 및 장점들은 특히 청구범위들에서 지적된 적어도 요소들, 특징들, 및 조합들에 의해 실현되고 달성될 것이다.
전술한 일반적인 설명 및 다음의 상세한 설명 둘 모두가 예들이고 설명적이며 본 개시내용에서 설명된 청구범위들로 제한하지 않는 것이 이해되어야 한다.
예시적인 본 실시예들 및 이의 소정의 장점들의 보다 완전한 이해는 첨부 도면들과 함께 취해진 다음 설명을 참조함으로써 습득될 수 있고, 여기서 유사한 참조 번호들은 유사한 피처(feature)들을 나타낸다.
도 1은 기술 분야에 알려진 바와 같이 쿨롱 카운터의 선택된 구성요소들의 회로도를 예시한다.
도 2는 기술 분야에 알려진 바와 같이, 도 1의 쿨롱 카운터의 블록도를 예시한다.
도 3은 본 개시내용의 실시예들에 따른 예시적인 쿨롱 카운터의 블록도를 예시한다.
도 4는 본 개시내용의 실시예들에 따른 다른 예시적인 쿨롱 카운터의 블록도를 예시한다.
도 5는 본 개시내용의 실시예들에 따른, 도 4의 쿨롱 카운터에 사용되는 안티-에일리어싱 필터(anti-aliasing filter) 및 시그마-델타 ADC의 선택된 구성요소들의 회로도를 예시한다.
도 6은 본 개시내용의 실시예들에 따른 다른 예시적인 쿨롱 카운터의 블록도를 예시한다.
도 7은 본 개시내용의 실시예들에 따른, 도 6의 쿨롱 카운터에 사용되는 안티-에일리어싱 필터 및 시그마-델타 ADC의 선택된 구성요소들의 회로도를 예시한다.
도 8은 본 개시내용의 실시예들에 따른 다른 예시적인 쿨롱 카운터의 블록도를 예시한다.
도 9는 본 개시내용의 실시예들에 따른 다른 예시적인 쿨롱 카운터의 블록도를 예시한다.
도 3은 본 개시내용의 실시예들에 따른 예시적인 쿨롱 카운터(100A)의 블록도를 예시한다. 일부 실시예들에서, 쿨롱 카운터(100A)는 스마트폰, 태블릿, 게임 제어기 및/또는 다른 적합한 디바이스와 같은 휴대용 전자 디바이스 내에 구현될 수 있다. 도 3에 도시된 바와 같이, 쿨롱 카운터(100A)는 안티-에일리어싱 필터(102), 외부 시스템-레벨 초핑 믹서들(112), 시그마-델타 ADC(114), 지연 요소(122), 보조 경로(124A), 결합기(136) 및 누산기(120)를 포함할 수 있다.
안티-에일리어싱 필터(102)는 쿨롱 카운터(100A)의 입력에 위치될 수 있고 전류(예를 들어, 감지 저항기 양단의 감지된 전압)를 나타내는 쿨롱 카운터(100A)에 대한 입력 신호를 필터링하도록 구성될 수 있다. 외부 시스템-레벨 초핑 믹서들(112)은 시그마-델타 ADC(114)의 입력 및 출력에 위치되어 시스템-레벨 초핑 주파수(Fchsys)에서 신호 초핑을 수행할 수 있다.
시그마-델타 ADC(114)는 입력에서 수신된 아날로그 신호를 출력에서 등가의 디지털 신호로 변환하도록 구성된 임의의 적합한 시스템, 디바이스 또는 장치를 포함할 수 있다. 도 3에 도시된 바와 같이, 시그마-델타 ADC(114)는 이득 요소(106), 이득 요소(108), 결합기(109), 적분기(104), 3-레벨 양자화기(116) 및 2개의 내부 시스템-레벨 초핑 믹서들(118)을 사용하여 구현될 수 있다.
이득 요소(106)는 시그마-델타 ADC(114)의 입력에서 수신된 신호에 이득(b1)(1보다 작거나, 크거나, 같을 수 있음)을 적용하도록 구성된 임의의 적합한 시스템, 디바이스 또는 장치를 포함할 수 있다. 유사하게, 이득 요소(108)는 시그마-델타 ADC(114)의 출력에서 생성된 신호에 이득(a1)(1보다 작거나, 크거나, 같을 수 있음)을 적용하도록 구성된 임의의 적합한 시스템, 디바이스 또는 장치를 포함할 수 있다.
결합기(109)는 이득 요소(106)에 의해 수정된 시그마-델타 ADC(114)에 대한 입력 신호와 이득 요소(108)에 의해 수정된 시그마-델타 ADC(114)의 출력 신호 사이의 차이와 동일한 오류 신호를 생성할 수 있다. 이러한 오류 신호는 적분기(104) 및 3-레벨 양자화기(116)에 의해 동작되어 시그마-델타 ADC(114)에 대한 양자화된 디지털 출력 신호를 생성할 수 있다.
내부 시스템-레벨 초핑 믹서들(118)은 시스템-레벨 초핑 주파수(Fchsys)에서 신호 초핑을 수행하기 위해 적분기(104)의 입력 및 출력에서 시그마-델타 ADC(114) 내부에 위치될 수 있다. 이러한 내부 시스템-레벨 초핑 믹서들(118)은 예를 들어 미국 특허 출원 17/232,949호에 설명된 바와 같이, 시스템-레벨 초핑이 활성화된 경우에도, 쿨롱 카운터(100A) 내의 양자화 오류를 보존하는 역할을 할 수 있다.
지연 요소(122)는 시그마-델타 ADC(114)의 신호 전파 지연과 보조 경로(124A)의 신호 전파 지연의 균형을 맞추기 위해 시그마-델타 ADC(114)의 출력에 지연 응답(z-(k+1))을 추가할 수 있다. 값(k)은 보조 경로(124A)에 존재하는 보조 ADC(126)의 경로 지연을 나타낼 수 있다.
도 3에 도시된 바와 같이, 보조 경로(124A)는 보조 ADC(126), 지연 요소(128), 보조 시스템-레벨 초핑 믹서(130), 디지털 미분기(132) 및 이득 요소(134)로 구현될 수 있다. 보조 ADC(126)는 (시스템-레벨 초핑 믹서(118)에 의해 처리되는) 적분기(104)의 출력에 존재하는 아날로그 신호를 등가 디지털 신호로 변환하도록 구성될 수 있다. 보조 ADC(126)의 출력은 시그마-델타 ADC(114)의 출력을 처리하는 외부 시스템-레벨 초핑 믹서(112)와 유사한 기능을 갖는 보조 시스템-레벨 초핑 믹서(130)에 의해 처리될 수 있다. 보조 시스템-레벨 초핑 믹서(130)는 지연 응답(z-k)을 갖는 지연 요소(128)에 의해 지연되는 시스템-레벨 초핑 주파수(Fchsys)에서 신호 초핑을 수행할 수 있다. 디지털 미분기(132)는 응답(1-z-1)을 보조 시스템-레벨 초핑 믹서(130)의 출력에 적용할 수 있다. 이득 요소(134)는 디지털 미분기(132)의 출력에서 생성된 신호에 이득(1/a1)(1보다 작거나, 크거나, 같을 수 있음)을 적용하도록 구성된 임의의 적합한 시스템, 디바이스 또는 장치를 포함할 수 있다.
결합기(136)는 결합된 디지털 출력 신호를 생성하기 위해 지연 요소(122)와 보조 경로(124A)에 의해 출력된 신호를 결합할 수 있다. 누산기(120)는 결합된 디지털 출력 신호를 수신하고 시간에 걸쳐 양자화된 디지털 출력 신호를 디지털적으로 통합하여 쿨롱 카운터(100A)의 입력이 획득되는 감지 저항기를 통해 흐르는 순 전하(Q) 양을 나타내는 누적된 출력 신호를 계산할 수 있다.
도 4는 본 개시내용의 실시예들에 따른 예시적인 쿨롱 카운터(100B)의 블록도를 예시한다. 일부 실시예들에서, 쿨롱 카운터(100B)는 스마트폰, 태블릿, 게임 제어기 및/또는 다른 적합한 디바이스와 같은 휴대용 전자 디바이스 내에 구현될 수 있다. 도 4에 묘사된 쿨롱 카운터(100B)는 도 3에 묘사된 쿨롱 카운터(100A)와 많은 측면에서 유사할 수 있다. 따라서, 쿨롱 카운터(100B)와 쿨롱 카운터(100A) 사이의 소정 차이들만이 아래에 설명될 수 있다.
예를 들어, 쿨롱 카운터(100B)는 보조 경로(124A) 대신에 보조 경로(124B)를 포함할 수 있다. 쿨롱 카운터(100B)에서, 누산기(120)와 디지털 미분기(132)는 서로 상쇄될 수 있고, 보조 경로(124B)의 출력은 누산된 전하 레지스터 또는 디지털 누산기 및 미분기를 필요로 하지 않을 수 있다. 따라서, 보조 경로(124B)는 보조 경로(124A)에 비해 단순화될 수 있고, 보조 경로(124B)는 보조 ADC(126), 보조 ADC(126)의 출력을 처리하기 위한 시스템-레벨 초핑 주파수(Fchsys)(지연 응답(z-k)을 갖는 지연 요소(128)에 의해 지연됨)에서 동작하는 보조 시스템-레벨 초핑 믹서(130), 및 보조 시스템-레벨 초핑 믹서(130)의 출력에 이득(1/a1)(1보다 작거나, 크거나, 같을 수 있음)을 적용하도록 구성된 이득 요소(134)를 포함할 수 있다.
추가로, 시그마-델타 ADC(114)의 출력은 쿨롱 카운터(100A)와 비교하여 쿨롱 카운터(100B)에서 다르게 처리될 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 누산기(120)는 시그마-델타 ADC(114)에 의해 출력된 양자화된 디지털 신호(외부 시스템-레벨 초핑 믹서(112)에 의해 처리됨)를 누산할 수 있고, 지연 요소(122)는 누산기(120)의 누산된 디지털 출력에 적용될 수 있다. 결합기(136)는 쿨롱 카운터(100B)의 입력이 획득되는 감지 저항기를 통해 흐르는 순 전하(Q) 양을 나타내는 누산된 출력 신호를 생성하기 위해 지연 요소(122)의 출력을 보조 경로(124B)의 출력과 결합할 수 있다.
일부 실시예들에서, 보조 경로(124B)는 전력 소비를 최소화하기 위해 누산된 출력 신호에 대한 판독 요청 시에만 활성화되도록 구성될 수 있다.
도 5는 본 개시내용의 실시예들에 따라, 쿨롱 카운터(100B)의 연속 시간 구현에서 이득 요소(106), 이득 요소(108) 및 적분기(104)의 상세한 구현을 도시하는 안티-에일리어싱 필터(102) 및 시그마-델타 ADC(114)의 선택된 구성요소들의 회로도를 예시한다. 도 5에 도시된 바와 같이, 내부 시스템-레벨 초핑 믹서들(118)은 적분기(104)의 입력 및 출력에서 스위치들의 세트로 구현될 수 있고, 이러한 스위치들의 세트는 시그마-델타 ADC(114)에 대한 입력 신호가 시그마-델타 ADC(114)의 입력에서 외부 시스템-레벨 초핑 믹서(118)로 인해 극성을 변경할 때마다 적분기(104)의 적분 커패시터들(121)을 교환할 수 있다. 추가로, 도 5에 도시된 토폴로지에서, 안티-에일리어싱 필터(102)의 커패시터(103)는 초핑되지 않는다. 게다가, 이득 요소(108)는 1.5-비트 스위치-커패시터 피드백 디지털-아날로그 변환기로서 구현될 수 있다.
도 6은 본 개시내용의 실시예들에 따른 예시적인 쿨롱 카운터(100C)의 블록도를 예시한다. 일부 실시예들에서, 쿨롱 카운터(100C)는 스마트폰, 태블릿, 게임 제어기 및/또는 다른 적합한 디바이스와 같은 휴대용 전자 디바이스 내에 구현될 수 있다. 도 6에 묘사된 쿨롱 카운터(100C)는 시스템-레벨 초핑이 또한 안티-에일리어싱 필터(102)에 적용되고, 따라서 외부 시스템-레벨 초핑 믹서(112)가 쿨롱 카운터(100B)의 안티-에일리어싱 필터(102)의 출력에 배치되는 대신, 외부 시스템-레벨 초핑 믹서(112)가 쿨롱 카운터(100C)의 안티-에일리어싱 필터(102)의 입력에 배치되는 것을 제외하고 도 4에 묘사된 쿨롱 카운터(100B)에 대해 많은 측면에서 유사할 수 있다. 쿨롱 카운터(100C)의 아키텍처에서, 보조 ADC(126)는 초핑 믹서와 언초핑 믹서 사이의 지연을 보상하기 위한 정정 경로를 제공할 수 있다. 안티-에일리어싱 필터(102)에 시스템-레벨 초핑을 적용하는 것은 또한 쿨롱 카운터(100B)의 아키텍처에 비해 DC 오프셋을 최소화할 수 있다.
도 7은 본 개시내용의 실시예들에 따라, 쿨롱 카운터(100C)의 연속 시간 구현에서 이득 요소(106), 이득 요소(108) 및 적분기(104)의 상세한 구현을 도시하는 안티-에일리어싱 필터(102) 및 시그마-델타 ADC(114)의 선택된 구성요소들의 회로도를 예시한다. 도 7에 도시된 바와 같이, 안티-에일리어싱 필터(102)의 커패시터(103)는 초핑된다.
도 8은 본 개시내용의 실시예들에 따른 예시적인 쿨롱 카운터(100D)의 블록도를 예시한다. 일부 실시예들에서, 쿨롱 카운터(100D)는 스마트폰, 태블릿, 게임 제어기 및/또는 다른 적합한 디바이스와 같은 휴대용 전자 디바이스 내에 구현될 수 있다. 도 8에 묘사된 쿨롱 카운터(100D)는 쿨롱 카운터(100D)가 보조 ADC(126)의 출력에 응답하는 적응형 이득을 갖는 적응형 이득 요소(140)를 포함할 수 있다는 것을 제외하고는 도 3에 묘사된 쿨롱 카운터(100A)와 많은 측면에서 유사할 수 있다. 도 8에 도시된 바와 같이, 적응형 이득 요소(140)는 이득 요소(134)의 출력에 적용될 수 있고 결합기(136)는 이득 요소(134)와 적응형 이득 요소(140)의 출력을 합산할 수 있다. 적응형 이득 요소(140)의 적응형 이득은 최소 평균 제곱 알고리즘 또는 임의의 다른 적합한 최적화 알고리즘으로부터 도출될 수 있다. 동작 시, 적응형 이득 요소(140)는 예를 들어 유한 증폭기 이득 및 커패시터 불일치와 같은 아날로그 구성요소들의 비이상성들로 인한 신호 대 잡음 저하를 최소화하는 역할을 할 수 있다. 따라서, 적응형 이득 요소(140)는 그러한 정정을 수행하기 위해 파일럿 톤을 요구하지 않고 "블라인드" 디지털 정정을 가능하게 할 수 있다.
도 9는 본 개시내용의 실시예들에 따른 예시적인 쿨롱 카운터(100E)의 블록도를 예시한다. 일부 실시예들에서, 쿨롱 카운터(100E)는 스마트폰, 태블릿, 게임 제어기 및/또는 다른 적합한 디바이스와 같은 휴대용 전자 디바이스 내에 구현될 수 있다. 도 9에 묘사된 쿨롱 카운터(100E)는 쿨롱 카운터(100E)에서, 3-레벨 양자화기(116)가 누산된 출력 신호(저역-통과 필터를 포함할 수 있는 피드백 필터(150)에 의해 필터링된 바와 같이)를 검출하여, 생산 테스트 동안 쿨롱 카운터(100E)의 입력에 주입된 파일럿 신호들을 사용하여 3-레벨 양자화기(116)의 임계치 불일치를 결정하고, 생산 교정이 3-레벨 양자화기(116)를 "중앙에" 위치시키기 위해 레벨 양자화기(116) 임계치 레벨을 조정하게 하도록 구성될 수 있다는 것을 제외하고, 도 3에 묘사된 쿨롱 카운터(100A)에 대해 많은 측면에서 유사할 수 있다.
전술한 논의가 쿨롱 카운터 회로의 시스템-레벨 초핑을 고려하지만, 위에 개시된 시스템-레벨 초핑 기법들이 시그마-델타 ADC를 포함하는 임의의 센서 판독 채널에 적용될 수 있고, 여기서 센서 판독 채널이 시그마-델타 ADC의 입력 및 출력에서 외부 시스템-레벨 초핑 스위치들을 이용하는 것이 이해된다. 임의의 이러한 센서 판독 채널이 외부 시스템-레벨 초핑 스위치들과 동기화하여 내부 시스템-레벨 초핑 스위치들을 사용하여 주기적으로 교환될 수 있는 시그마-델타 ADC 내부의 적분기를 구현하는 데 사용되는 메모리 요소들(예를 들어, 커패시터들)을 포함할 수 있는 것이 이해된다.
전술한 내용이 경로 내에서 2개의 초핑 동작들을 사용하는 감지 경로들을 고려하지만, 전술한 동적 초핑 기법들이 단일 초핑 동작, 또는 다중 초핑 동작을 사용하여 감지 경로 또는 다른 신호 경로에 적용될 수 있음이 이해된다.
추가로, 전술한 내용이 시그마-델타 ADC와 함께 시스템-레벨 초핑 기법들의 사용을 고려하지만, 본원의 시스템들 및 방법들은 메모리 요소가 적분기를 포함하든 다른 메모리 요소를 포함하든, 메모리 요소를 갖는 임의의 ADC에 적용될 수 있다.
추가로, 전술한 내용이 단일 적분기를 갖는 1차 ADC와 함께 시스템-레벨 초핑 기법들의 사용을 고려하지만, 이러한 기법들이 추가 적분기 또는 메모리 요소들을 포함하는 고차 ADC와 함께 사용될 수 있다는 것이 이해되고, 이 경우 각각의 메모리 요소(각각의 적분기 또는 다른 메모리 요소)는 그러한 메모리 요소의 각자의 입력 및 출력에서 내부 시스템-레벨 초핑 믹서들(118)을 가질 수 있다.
본원에 사용된 바와 같이, 2개 이상의 요소들이 서로 "결합된" 것으로 언급될 때, 그러한 용어는 그러한 2개 이상의 요소들이 개재 요소들에 의해 간접적으로 연결되든 개재 요소들 없이 직접적으로 연결되든 적용가능한 경우 전자 통신 또는 기계적 통신하는 것을 나타낸다.
본 개시내용은 통상의 기술자가 이해할 수 있는 본원의 예시적인 실시예들에 대한 모든 변화들, 대체들, 변형들, 변경들, 및 수정들을 포함한다. 유사하게, 적절한 경우, 첨부된 청구범위들은 통상의 기술자가 이해할 수 있는 본원의 예시적인 실시예들에 대한 모든 변경들, 대체들, 변형들, 변경들 및 수정들을 포함한다. 또한, 특정 기능을 수행하도록 적응, 배열, 가능, 구성, 활성, 동작가능 또는 동작하는 장치 또는 시스템 또는 장치 또는 시스템의 구성요소에 대한 첨부된 청구항들의 참조는, 해당 장치, 시스템, 또는 구성요소가 그렇게 적응, 배열, 가능, 구성, 활성화, 동작가능, 또는 동작되는 한, 특정 기능이 활성화되든, 턴 온 되든, 또는 잠금해제되든 아니든, 해당 장치, 시스템, 구성요소를 포함한다. 따라서, 본 개시내용의 범위를 벗어나지 않고 본원에 설명된 시스템들, 장치들, 및 방법들에 수정들, 추가들, 또는 생략들이 이루어질 수 있다. 예를 들어, 시스템들 및 장치들의 구성요소들은 통합되거나 분리될 수 있다. 또한, 본원에 개시된 시스템들 및 장치들의 동작들은 더 많거나 더 적은 또는 다른 구성요소들에 의해 수행될 수 있고 설명된 방법들은 더 많거나 더 적거나 다른 단계들을 포함할 수 있다. 또한, 단계들은 임의의 적합한 순서로 수행될 수 있다. 이 문서에서 사용된 바와 같이, "각각"은 세트의 각각의 구성원 또는 세트의 서브세트의 각각의 구성원을 지칭한다.
예시적인 실시예들이 도면들에 예시되고 아래에 설명되지만, 본 개시내용의 원리들은 현재 알려져 있든 알려지지 않았든 임의의 수의 기법들을 사용하여 구현될 수 있다. 본 개시내용은 도면들에 예시되고 위에서 설명된 예시적인 구현들 및 기법들로 결코 제한되어서는 안 된다.
달리 구체적으로 언급되지 않는 한, 도면들에 묘사된 물품들은 반드시 축척대로 그려진 것은 아니다.
본원에 나열된 모든 예들 및 조건부 언어는 독자가 본 개시내용 및 본 발명이 기술을 발전시키기 위해 기여한 개념들을 이해하는 데 도움이 되는 교육적 목적들을 위한 것이고, 구체적으로 나열된 예들 및 조건들로 제한되지 않는 것으로 해석된다. 본 개시내용의 실시예들이 상세히 설명되었지만, 다양한 변화들, 대체들, 및 변경들이 본 개시내용의 사상 및 범위에서 벗어나지 않고 여기에 이루어질 수 있다는 것이 이해되어야 한다.
특정 장점들이 위에서 열거되었지만, 다양한 실시예들은 열거된 장점들의 일부 또는 모두를 포함하거나, 전혀 포함하지 않을 수 있다. 또한, 다른 기술적 장점들은 전술한 도면들 및 설명을 검토한 후에 통상의 기술자에게 쉽게 명백해질 수 있다.
특허청과 본 출원에 대해 발행된 모든 특허 독자들이 본원에 첨부된 청구범위들을 해석하는 것을 돕기 위해, 출원인들은, "~을 위한 수단" 또는 "~을 위한 단계"라는 단어들이 특정 청구범위에서 명시적으로 사용되지 않는 한, 첨부된 청구범위들 또는 청구 요소들 중 임의의 것이 35 U.S.C. § 112(f)를 원용하도록 의도하지 않는 것을 유의하기를 원한다.

Claims (30)

  1. 신호 처리 시스템으로서,
    전자 신호를 디지털 양으로 변환하도록 구성된 센서 판독 채널을 포함하고, 상기 센서 판독 채널은:
    변조기 입력 및 변조기 출력을 갖는 1차 시그마-델타 변조기;
    상기 변조기 입력에 위치된 제1 외부 초핑 스위치들;
    상기 변조기 출력에 위치된 제2 외부 초핑 스위치들;
    보조 경로 입력 및 보조 경로 출력을 갖는 아날로그-디지털 변환기(ADC)를 포함하는 보조 경로로서, 상기 보조 경로 입력은 1차 시그마-델타 변조기의 메모리 요소에 의해 출력되는 신호를 입력 신호로 수신하도록 구성되는, 상기 보조 경로; 및
    결합된 출력 신호를 생성하기 위해 상기 1차 시그마-델타 변조기에 의해 생성된 변조기 출력 신호와 상기 보조 경로에 의해 생성된 보조 경로 출력 신호를 결합하도록 구성된 신호 결합기를 포함하는, 신호 처리 시스템.
  2. 제1 항에 있어서, 상기 메모리 요소는 적분기를 포함하는, 신호 처리 시스템.
  3. 제1 항 또는 제2 항에 있어서, 감지된 물리량을 전기적 신호로 변환하는 임피던스를 더 포함하는, 신호 처리 시스템.
  4. 제3 항에 있어서,
    상기 전자 신호는 전압이고;
    상기 임피던스는 전류를 전압으로 변환하도록 구성된 저항기인, 신호 처리 시스템.
  5. 제4 항에 있어서, 상기 센서 판독 채널은 상기 결합된 출력 신호를 디지털적으로 통합하여 상기 임피던스를 통해 흐르는 순 전하량을 나타내는 디지털 양을 생성하도록 구성된 디지털 누산기를 더 포함하는, 신호 처리 시스템.
  6. 제4 항 또는 제5 항에 있어서, 상기 디지털 양은 상기 임피던스에 결합된 배터리로부터 전달된 순 전하량을 나타내는, 신호 처리 시스템.
  7. 제1 항 내지 제6 항 중 어느 한 항에 있어서, 상기 센서 판독 채널은 상기 결합된 출력 신호를 디지털적으로 통합하여 누산된 결합된 출력 신호를 생성하도록 구성된 디지털 누산기를 더 포함하는, 신호 처리 시스템.
  8. 제1 항 내지 제6 항 중 어느 한 항에 있어서, 상기 센서 판독 채널은 상기 변조기 출력 신호를 디지털적으로 통합하여 누산된 변조기 출력 신호를 생성하도록 구성된 디지털 누산기를 더 포함하고, 상기 결합기는 상기 결합된 출력 신호를 생성하기 위해 상기 누산된 변조기 출력 신호를 상기 보조 경로 출력 신호와 결합하도록 구성되는, 신호 처리 시스템.
  9. 제1 항 내지 제8 항 중 어느 한 항에 있어서, 상기 전자 신호를 수신하기 위한 입력과 상기 변조기 입력 사이에 결합된 안티-앨리어싱 필터(anti-aliasing filter)를 더 포함하는, 신호 처리 시스템.
  10. 제9 항에 있어서, 상기 안티-에일리어싱 필터는 상기 제1 외부 사이드 초핑 스위치들과 상기 제2 외부 초핑 스위치들 사이의 센서 판독 채널의 경로에 위치되는, 신호 처리 시스템.
  11. 제9 항 또는 제10 항에 있어서, 상기 제1 외부 초핑 스위치들은 상기 전자 신호를 수신하는 입력과 상기 안티-에일리어싱 필터 사이의 센서 판독 채널의 경로에 위치되는, 신호 처리 시스템.
  12. 제1 항 내지 제11 항 중 어느 한 항에 있어서, 상기 신호 처리 시스템의 아날로그 구성요소들의 비이상성으로 인한 신호 대 잡음 저하를 최소화하기 위해 상기 보조 경로 출력에 적용되는 적응형 이득 요소를 더 포함하는, 신호 처리 시스템.
  13. 제1 항 내지 제12 항 중 어느 한 항에 있어서, 상기 시그마-델타 변조기는 3-레벨 양자화기를 포함하는, 신호 처리 시스템.
  14. 제13 항에 있어서, 상기 3-레벨 양자화기는, 상기 신호 처리 시스템의 생산 테스트 동안, 상기 3-레벨 양자화기의 임계치 불일치를 결정하기 위해 상기 신호 처리 시스템의 입력에 주입된 파일럿 신호에 응답하여 상기 결합된 출력 신호를 검출하도록 구성되는, 신호 처리 시스템.
  15. 제1 항 내지 제14 항 중 어느 한 항에 있어서, 상기 보조 신호 경로는 상기 결합된 출력 신호에 대한 판독 요청 시에만 활성화되도록 구성되는, 신호 처리 시스템.
  16. 방법으로서,
    전자 신호를 디지털 양으로 변환하도록 구성된 센서 판독 채널을 포함하는 시스템에서, 상기 센서 판독 채널은 변조기 입력 및 변조기 출력을 갖는 1차 시그마-델타 변조기를 포함하고:
    상기 변조기 입력에 위치된 제1 외부 초핑 스위치들과 상기 변조기 출력에 위치된 제2 외부 초핑 스위치들을 동기화하여 스위칭하는 단계;
    보조 경로 입력 및 보조 경로 출력을 갖는 아날로그-디지털 변환기(ADC)를 포함하는 보조 경로에 의해, 상기 1차 시그마-델타 변조기의 메모리 요소에 의해 출력되는 신호를 입력 신호로 수신하는 단계; 및
    결합된 출력 신호를 생성하기 위해 상기 1차 시그마-델타 변조기에 의해 생성된 변조기 출력 신호와 상기 보조 경로에 의해 생성된 보조 경로 출력 신호를 결합하는 단계를 포함하는, 방법.
  17. 제16 항에 있어서, 상기 메모리 요소는 적분기를 포함하는, 방법.
  18. 제16 항 또는 제17 항에 있어서, 임피던스를 사용하여 감지된 물리량을 전기적 신호로 변환하는 단계를 더 포함하는, 방법.
  19. 제 18 항에 있어서,
    상기 전자 신호는 전압이고;
    상기 임피던스는 전류를 전압으로 변환하도록 구성된 저항기인, 방법.
  20. 제19 항에 있어서, 상기 센서 판독 채널에 통합된 디지털 누산기를 사용하여, 결합된 출력 신호를 디지털적으로 통합하여 상기 임피던스를 통해 흐르는 순 전하량을 나타내는 디지털 양을 생성하는 단계를 더 포함하는, 방법.
  21. 제19 항 또는 제20 항에 있어서, 상기 디지털 양은 상기 임피던스에 결합된 배터리로부터 전달된 순 전하량을 나타내는, 방법.
  22. 제16 항 내지 제21 항 중 어느 한 항에 있어서, 상기 센서 판독 채널에 통합된 디지털 누산기를 사용하여, 상기 결합된 출력 신호를 디지털적으로 통합하여 누산된 결합된 출력 신호를 생성하는 단계를 더 포함하는, 방법.
  23. 제16 항 내지 제21 항 중 어느 한 항에 있어서,
    상기 센서 판독 채널에 통합된 디지털 누산기를 사용하여, 상기 변조기 출력 신호를 디지털적으로 통합하여 누산된 변조기 출력 신호를 생성하는 단계; 및
    상기 누산된 변조기 출력 신호를 상기 보조 경로 출력 신호와 결합하여 결합된 출력 신호를 생성하는 단계를 더 포함하는, 방법.
  24. 제16 항 내지 제23 항 중 어느 한 항에 있어서, 상기 전자 신호를 수신하기 위한 입력과 상기 변조기 입력 사이에 결합된 안티-앨리어싱 필터를 더 포함하는, 방법.
  25. 제24 항에 있어서, 상기 안티-에일리어싱 필터는 상기 제1 외부 사이드 초핑 스위치들과 상기 제2 외부 초핑 스위치들 사이의 센서 판독 채널의 경로에 위치되는, 방법.
  26. 제24 항 또는 제25 항에 있어서, 상기 제1 외부 초핑 스위치들은 상기 전자 신호를 수신하는 입력과 상기 안티-에일리어싱 필터 사이의 센서 판독 채널의 경로에 위치되는, 방법.
  27. 제16 항 내지 제26 항 중 어느 한 항에 있어서, 상기 신호 처리 시스템의 아날로그 구성요소들의 비이상성으로 인한 신호 대 잡음 저하를 최소화하기 위해 상기 보조 경로 출력에 적응형 이득 요소를 적용하는 단계를 더 포함하는, 방법.
  28. 제16 항 내지 제27 항 중 어느 한 항에 있어서, 상기 시그마-델타 변조기는 3-레벨 양자화기를 포함하는, 방법.
  29. 제28 항에 있어서, 상기 신호 처리 시스템의 생산 테스트 동안, 상기 3-레벨 양자화기의 임계치 불일치를 결정하기 위해 상기 신호 처리 시스템의 입력에 주입된 파일럿 신호에 응답하여 상기 결합된 출력 신호를 검출하는 단계를 더 포함하는, 방법.
  30. 제16 항 내지 제29 항 중 어느 한 항에 있어서, 상기 결합된 출력 신호에 대한 판독 요청 시에만 상기 보조 신호 경로를 활성화하는, 방법.
KR1020237031025A 2021-02-12 2022-02-09 낮은 오프셋 측정 시스템용 레지듀 변환기를 갖는 시그마-델타 변조기 KR20230144076A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US202163148832P 2021-02-12 2021-02-12
US63/148,832 2021-02-12
US17/232,949 US20220263520A1 (en) 2021-02-12 2021-04-16 System-level chopping in coulomb counter circuit
US17/232,949 2021-04-16
US17/667,953 US11777516B2 (en) 2021-02-12 2022-02-09 Sigma-delta modulator with residue converter for low-offset measurement system
PCT/US2022/015827 WO2022173835A1 (en) 2021-02-12 2022-02-09 Sigma-delta modulator with residue converter for low-offset measurement system
US17/667,953 2022-02-09

Publications (1)

Publication Number Publication Date
KR20230144076A true KR20230144076A (ko) 2023-10-13

Family

ID=80628909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237031025A KR20230144076A (ko) 2021-02-12 2022-02-09 낮은 오프셋 측정 시스템용 레지듀 변환기를 갖는 시그마-델타 변조기

Country Status (3)

Country Link
KR (1) KR20230144076A (ko)
GB (1) GB2617506A (ko)
WO (1) WO2022173835A1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1705493B1 (en) * 2005-03-22 2008-11-12 Telefonaktiebolaget LM Ericsson (publ) A method and device for battery capacity calculation using shift of measurement range
US7999710B2 (en) * 2009-09-15 2011-08-16 Texas Instruments Incorporated Multistage chopper stabilized delta-sigma ADC with reduced offset
EP2930851B1 (en) * 2014-04-09 2018-09-12 Ams Ag Capacitance-to-digital converter and method for providing a digital output signal

Also Published As

Publication number Publication date
WO2022173835A1 (en) 2022-08-18
GB2617506A (en) 2023-10-11

Similar Documents

Publication Publication Date Title
US9385747B1 (en) Capacitance-to-digital converter utilizing digital feedback and auxiliary DAC
CN105530010B (zh) 调制器及用于调制器的方法、音频系统
CN100471068C (zh) 高精度模拟/数字转换器
EP3736987A1 (en) Dac error measurement method and device
CN103380569A (zh) 直流偏移补偿
CN101399550A (zh) 离散时间可编程增益adc输入电路及方法
US20160285471A1 (en) Power reduction in delta-sigma modulator
EP3940959A1 (en) Integrator and analog-to-digital converter
JP2014504087A (ja) フォワード及びフィードバックパス信号二乗化を備えたシグマ−デルタ二乗差対数ｒｍｓ／ｄｃコンバータ
CN114487615B (zh) 电容测量电路及电容测量方法
CN101640829B (zh) 一种用于mems麦克风的数字前置放大器
US20130050003A1 (en) Sigma-delta analog to digital converter
EP1102405A1 (en) Transducer interface arrangement inluding a sigma-delta modulator with offset correction and with gain setting
US20220263520A1 (en) System-level chopping in coulomb counter circuit
US9166608B1 (en) Method and circuit for bandwidth mismatch estimation in an A/D converter
WO2022173693A1 (en) System-level chopping in coulomb counter circuit
US11777516B2 (en) Sigma-delta modulator with residue converter for low-offset measurement system
KR20230144076A (ko) 낮은 오프셋 측정 시스템용 레지듀 변환기를 갖는 시그마-델타 변조기
KR101276439B1 (ko) 샘플링 정확도를 증가시키기 위한 아날로그 리셋 회로를 적용시킨 시그마-델타 아날로그-디지털 컨버터
CN112436813A (zh) 一种全差分自适应增益控制电容检测前端电路
US6653958B1 (en) Method for compensating non-linearity of a sigma-delta analog-to-digital converter
Garvi et al. A Novel Multi-Bit Sigma-Delta Modulator using an Integrating SAR Noise-Shaped Quantizer
US11652455B2 (en) Chop tone management for a current sensor or a voltage sensor
CN110146558A (zh) 应用于电容式湿度传感器的读出电路及其控制方法
US20220385252A1 (en) Operational amplifier for use in coulomb counter circuit