KR20230139282A - 이종 환상기를 포함하는 실리콘 전구체를 이용하는 실리콘 함유 박막의 증착 방법 - Google Patents

이종 환상기를 포함하는 실리콘 전구체를 이용하는 실리콘 함유 박막의 증착 방법 Download PDF

Info

Publication number
KR20230139282A
KR20230139282A KR1020220109856A KR20220109856A KR20230139282A KR 20230139282 A KR20230139282 A KR 20230139282A KR 1020220109856 A KR1020220109856 A KR 1020220109856A KR 20220109856 A KR20220109856 A KR 20220109856A KR 20230139282 A KR20230139282 A KR 20230139282A
Authority
KR
South Korea
Prior art keywords
silicon
formula
substrate
silicon precursor
carbon atoms
Prior art date
Application number
KR1020220109856A
Other languages
English (en)
Inventor
황선혜
이지현
김성기
조유진
손승
이균상
조윤정
황병근
Original Assignee
삼성전자주식회사
(주)디엔에프
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, (주)디엔에프 filed Critical 삼성전자주식회사
Priority to KR1020220133276A priority Critical patent/KR20230139290A/ko
Priority to KR1020220133285A priority patent/KR20230139291A/ko
Priority to US18/189,556 priority patent/US20230307227A1/en
Priority to US18/189,751 priority patent/US20230304155A1/en
Publication of KR20230139282A publication Critical patent/KR20230139282A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

실리콘 함유 박막의 증착 방법이 제공된다. 이 방법은 하기 화학식1로 표시되며 이종 환상기를 포함하는 실리콘 전구체를 공급하여 상기 기판 상에 상기 실리콘 전구체를 흡착시키는 단계를 포함한다.
<화학식 1]

상기 화학식 1에서, A1는 하나 이상의 질소를 포함하는 이종 환상기(heterocyclic group)이며, 상기 R1는 수소 또는 탄소수 1~6의 알킬기이다. R2는 탄소수 1~6의 알킬기일 수 있다. R3는 탄소수 1~6의 알킬기 또는 알콕시기일 수 있다.

Description

이종 환상기를 포함하는 실리콘 전구체를 이용하는 실리콘 함유 박막의 증착 방법{Method of depositing a silicon-containing layer using a heterocyclic group}
본 발명은 이종 환상기를 포함하는 실리콘 전구체를 이용하는 실리콘 함유 박막의 증착 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 이를 구성하는 회로들도 미세화되고 있다. 이로써 트랜지스터나 캐패시터의 크기도 작아지고 따라 게이트 절연막이나 캐패시터의 유전막의 두께도 얇아지고 있다. 이로써 누설 전류 특성이 열화될 수 있다. 반도체 소자에서는 누설전류를 최소화하면서 얇은 두께를 가지는 양질의 게이트 절연막이나 캐패시터의 유전막을 필요로 한다. 이를 위해 다양한 연구를 진행하고 있다. 또한 게이트 절연막이나 캐패시터의 유전막을 형성할 때에도, 스텝 커버리지 특성이 우수하며, 셀 산포를 줄이는 것이 필요하다.
본 발명이 해결하고자 하는 과제는 양질의 실리콘 함유 박막을 형성할 수 있는 실리콘 함유 박막의 증착 방법을 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명의 실시예들에 따른 실리콘 함유 박막의 증착 방법은 하기 화학식1로 표시되며 이종 환상기를 포함하는 실리콘 전구체를 공급하여 상기 기판 상에 상기 실리콘 전구체를 흡착시키는 단계를 포함한다.
<화학식 1]
상기 화학식 1에서, A1는 하나 이상의 질소를 포함하는 이종 환상기(heterocyclic group)이며, 상기 R1는 수소 또는 탄소수 1~6의 알킬기이다. R2는 탄소수 1~6의 알킬기일 수 있다. R3는 탄소수 1~6의 알킬기 또는 알콕시기일 수 있다.
본 발명의 일 양태에 따르면 구체적 일 예에 있어서, 상기 실리콘 전구체는 하기 화학식 1-1 또는 1-2을 가질 수 있다.
<화학식 1-1>
<화학식 1-2>
상기 화학식 1-1 또는 1-2에서, R7는 탄소수 1~6의 알킬기, 바람직하게는 탄소수 1~4의 알킬기 일 수 있다.
본 발명의 실리콘 함유 박막의 증착 방법에서는 실리콘 전구체로 상기 화학식 1의 물질을 이용함으로써, 누설전류가 방지/저감되며 치밀한 양질의 실리콘 함유 박막을 형성할 수 있다.
도 1은 본 발명의 실시예들에 따른 실리콘 함유 박막의 증착 방법을 나타내는 공정도이다.
도 2는 본 발명의 실시예 1 내지 4에서 제조된 실리콘 전구체들의 TG 그래프이다.
도 3은 본 발명의 실시예 1 내지 4에서 제조된 실리콘 전구체들의 DSC 그래프이다.
도 4는 본 발명의 실시예 1 내지 4에서 제조된 실리콘 전구체들의 증기압 그래프이다.
도 5는 본 발명의 실시예 1의 실리콘 전구체를 이용하여 실시예 5에서 제조한 박막의 FT-IR 그래프이다.
도 6은 본 발명의 실시예 2의 실리콘 전구체를 이용하여 실시예 6에서 제조한 박막의 FT-IR 그래프이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예들을 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다. 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
따라서 본 명세서에 기재된 실시예에 도시된 구성은 본 발명의 가장 바람직한 일 실시 예에 불과할 뿐이고 본 발명의 기술적인 사상을 모두 대변하는 것은 아니므로, 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있음을 이해하여야 한다.
도 1은 본 발명의 실시예들에 따른 실리콘 함유 박막의 증착 방법을 나타내는 공정도이다.
본 발명에 따른 실리콘 함유 박막의 증착 방법은, 도 1에 개시된 증착 공정 사이클을 복수 회 진행하는 것을 포함한다. 상기 증착 방법은 바람직하게는 원자 박막 증착(Atomic Layer Deposition)이다. 하나의 증착 공정 사이클은 기판(1)이 로딘된 공정 챔버 안으로 하기 화학식1로 표시되며 이종 환상기를 포함하는 실리콘 전구체(3)를 공급하여 상기 기판 상에 상기 실리콘 전구체(3)를 흡착시키는 단계(제1 단계, 도 1의 (a))를 포함한다.
<화학식 1>
상기 화학식 1에서, A1는 하나 이상의 질소를 포함하는 이종 환상기(heterocyclic group)이며, 상기 R1는 수소 또는 탄소수 1~6의 알킬기이다. R2는 탄소수 1~6의 알킬기일 수 있다. R3는 탄소수 1~6의 알킬기 또는 알콕시기일 수 있다.
바람직하게는 상기 이종 환상기는 3 내지 9 개의 탄소 원자들에 의해 형성되는 고리 형태를 가질 수 있다. 상기 R1는 수소 또는 탄소수 1~4의 알킬기이다. R2는 탄소수 1~4의 알킬기일 수 있다. R3는 탄소수 1~4의 알킬기 또는 알콕시기일 수 있다.
상기 화학식1의 실리콘 전구체는 헤테로사이클릭알콕시알킬실란(heterocyclic alkoxy alkyl silane)으로도 명명될 수 있다.
상기 A1는 하기 화학식 2 또는 하기 화학식3으로 표기될 수 있다.
<화학식 2>
<화학식 3>
상기 화학식 2에서, n은 0 내지 2의 정수일 수 있고, 상기 화학식 3에서 p와 q는 각각 서로 독립적으로 0 내지 2의 정수일 수 있다. 상기 A2는 산소 원자(O), NR4 또는 CR5R6일 수 있으며, 상기 R4 내지 R6은 각각 서로 독립적으로 탄소수 1~6인 알킬기일 수 있다.
구체적 일 예에 있어서, 상기 실리콘 전구체는 하기 화학식 1-1 또는 1-2을 가질 수 있다.
<화학식 1-1>
<화학식 1-2>
상기 화학식 1-1 또는 1-2에서, R7는 탄소수 1~6의 알킬기, 바람직하게는 탄소수 1~4의 알킬기 일 수 있다.
상기 실리콘 전구체는 하기 화학식 2-1 또는 2-2의 구조를 가질 수 있다.
<화학식 2-1>
<화학식 2-2>
또는 상기 실리콘 전구체는 하기 화학식 3-1 또는 3-2의 구조를 가질 수 있다.
<화학식 3-1>
<화학식 3-2>
상기 실리콘 전구체는 하기 화학식 4-1 내지 4-9 중 하나의 구조를 가질 수 있다.
또는 상기 실리콘 전구체는 하기 화학식 5-1 내지 5-7 중 하나의 구조를 가질 수 있다.
도 1의 (a)를 참조하면, 상기 화학식 1에서, 이종 환상기인 A1는 기판(1) 표면의 OH기의 'H'와 친화도가 높아, 상기 실리콘 전구체(3)가 기판(1) 표면에 잘 흡착될 수 있다. 이종 환상기 A1는 원자 박막 증착(ALD) 공정을 위한 흡착 작용기로서 기능할 수 있다. 이종 환상기 A1는 분자량이 상대적으로 크기에 실리콘 전구체가 이종 환상기 A1를 많이 포함하면 실리콘 전구체의 전체 분자량도 커질 수 있고, 이는 기화성을 저하시킨다. 이렇게 저하된 기화성은 실리콘 전구체가 ALD 공정에 적합하지 않게 할 수 있다.
상기 화학식 1에서, 알킬기인 R1는 수소 또는 탄소수 1~6의 알킬기, 바람직하게는 수소 또는 탄소수 1~4의 알킬기, 매우 바람직하게는 수소 또는 탄소수가 1인 메틸기이다. 이로써 알킬기인 R1는 상대적으로 작은 분자량을 가진다. 이로써 실리콘 전구체의 전체 분자량이 작아질 수 있고, 이는 기화성을 증가시킨다. 상기 알킬기인 R1는 기화성 개선 작용기로써 기능할 수 있다.
상기 화학식 1에서, 알콕시기 -OR2는 Si과의 결합력이 높다. 이로써 실리콘 전구체가 알콕시기 -OR2를 포함하면, 실리콘 전구체가 분해가 쉽게 되지 않는다. 이로써 상기 실리콘 전구체가 ALD 공정에 적합한 (즉, ALD window 구간에 해당되는) 고온의 온도(예) 550℃~700℃)에 적용할 수 있다.
본 발명의 실리콘 전구체는 염소와 같은 할로겐 원자를 포함하지 않는다. 만약 실리콘 전구체가 할로겐 원자를 포함하는 경우, 할로겐 원자는 실리콘과의 결합력이 매우 커서, 실리콘 함유 박막을 증착할 경우, 실리콘 함유 박막 내에 할로겐 원자가 존재할 가능성이 커진다. 이렇게 실리콘 함유 박막이 할로겐 원자를 포함하는 경우, 전하의 트랩 사이트나 누설 전류의 원인이 되는 문제가 발생할 수 있다. 그러나 본 발명의 실리콘 전구체는 할로겐 원자를 포함하지 않기에 이런 문제가 발생하지 않는다.
실리콘 전구체(3)를 공급하여 상기 기판 상에 상기 실리콘 전구체(3)를 흡착시키는 단계(제1 단계, 도 1의 (a)) 동안 상기 기판(1)의 온도는 바람직하게는 550℃~700℃로 매우 바람직하게는 550℃~650℃로 유지될 수 있다. 상기 기판(1)의 온도에 의해 상기 실리콘 전구체(3)의 (예를 들면) R3와 상기 기판(1)의 표면의 'H'는 떨어져 나갈 수 있고 도 1의 (b)처럼 상기 실리콘 전구체(3)의 일부가 상기 기판(1)의 표면의 'O'랑 결합할 수 있다.
상기 하나의 증착 공정 사이클은 상기 기판(1) 상에 흡착되지 않은 실리콘 전구체(3)를 퍼지하는 단계(제2 단계), 상기 공정 챔버 안으로 반응 가스를 로딩하여 상기 기판(1) 상에 흡착/결합된 실리콘 전구체(3)와 반응시키는 단계(제3 단계, 도 1의 (c)), 및 상기 실리콘 전구체(3)와 미반응된 반응 가스를 퍼지하는 단계를 더 포함한다.
상기 반응 가스는 산소(O2), 오존(O3), 산소 플라즈마, 수소, 수소 플라즈마, 암모니아, 질소 플라즈마 중 선택되는 적어도 하나일 수 있다. 상기 실리콘 함유 박막은 바람직하게는 실리콘 산화막, 실리콘 질화막, 실리콘산질화막일 수 있다. 도 1의 (c)에는 반응 가스로 산소(O2)가 공급된 것이 예시로 도시되어 있으나 이에 한정되지 않는다. 상기 반응 가스는 1000~4000sccm의 유량으로 공급될 수 있다.
공급된 반응가스는 실리콘 전구체(3)의 R1, OR2 및 A1을 구성하는 탄소 원자들과 반응하여, CO2, CO, CH4와 같은 저분자의 기체로 변할 수 있다. 이로써 도 1의 (d)처럼, 실리콘 전구체(3)의 R1, OR2, R3 및 A1은 모두 제거되고 하나의 원자층 두께의 실리콘 산화막(5)이 형성될 수 있다.
상기 증착 공정 사이클을 복수 회 반복함으로써 도 1의 (d)의 실리콘 산화막(5)이 위로 적층되며 원하는 두께로 형성될 수 있다.
상기 실리콘 전구체(3)는 증기 상태로 제공될 수 있다. 이를 위해 상기 실리콘 전구체(3)는 25~50℃로 가열될 수 있다. 상기 제1 단계의 상기 실리콘 전구체(3)를 제공할 때, 캐리어 가스가 공급될 수 있다. 캐리어 가스로 질소(N2) 가스가 사용될 수 있다. 캐리어 가스는 예를 들면 50~200sccm의 유량으로 공급될 수 있다. 상기 제1 단계는 바람직하게는 5~20초 동안 진행될 수 있다. 상기 제3 단계는 10~20초 동안 진행될 수 있다.
상기 제2 단계와 상기 제4 단계의 퍼지 공정은 예를 들면, 질소 가스를 공급하여 진행될 수 있다. 이때 질소 가스는 1000~3000sccm의 유량으로 공급될 수 있다. 상기 제2 단계는 상기 제4 단계보다 오래 동안 진행될 수 있다. 예를 들면 상기 제2 단계는 20~40초 동안 진행될 수 있다. 상기 제4 단계는 1~10초 동안 진행될 수 있다. 이로써 미반응된 실리콘 전구체에 의한 공정 불량을 방지할 수 있다.
본 발명에 따른 실리콘 함유 박막의 증착 방법은 상기 실리콘 전구체를 사용함으로써 치밀한 실리콘 함유 박막(예를 들면 실리콘 산화막)을 형성할 수 있다. 본 발명에 따른 실리콘 함유 박막은 게이트 절연막, 커패시터의 유전막, 비휘발성 메모리 소자의 터널 절연막 등으로 사용될 수 있다. 이로써 본 발명에 따른 실리콘 함유 박막을 포함하는 반도체 소자는 누설 전류가 방지/감소될 수 있다.
이하 본 발명에 따른 구체적인 실시예(실험예)들에 대하여 설명하기로 한다.
[실시예 1] 몰포리노디메톡시메틸실란 (Morpholinodimethoxymethylsilane) 합성
무수 및 비활성 분위기 하에서 불꽃 건조된 5000 mL 플라스크에 몰포린(HN(CH2)2(CH2)2O) 294.13g(3.38mol)과 테트라하이드로퓨란(C4H8O) 1,746g(20.26mol)을 투입 후 온도를 -20℃에서 유지하면서 2.68M n-뷰틸리튬(C4H9Li) 1,261.9mL(3.38mol)을 천천히 투입 완료 후 상온에서 5시간 교반시켜 몰포린 리튬염(C4H8LiN(CH2)2(CH2)2O)을 제조하였다. 헥산(C6H14) 1000mL와 트리메톡시메틸실란((CH3O)3SiCH3) 460g(3.38mol)의 혼합용액에 생성된 상기에서 제조한 몰포린 리튬 염(C4H8LiN(CH2)2(CH2)2O)를 -20℃를 유지하면서 천천히 첨가하였다. 첨가가 완료된 후 반응 용액을 서서히 상온으로 승온하고 상온에서 6시간 동안 교반시켰다. 반응이 완료된 후 반응혼합물을 여과하여 리튬염메탄올(LiOCH3)을 제거하고, 얻어진 여액에서 용매를 감압 하에 제거한 다음, 32℃의 온도와 0.362torr의 압력에서 감압 증류하여 상기 화학식 4-8의 몰포리노디메톡시메틸실란((CH3O)2SiCH3N(CH2)2(CH2)2O) 397g (2.07mol) 을 수득하였다 (수율 67.3%). 이의 합성 반응들은 하기의 반응식1-1과 1-2로 표시될 수 있다.
1H-NMR (C6D6) : δ 3.39 (s, 6H (CH 3 O) 2 Si), 2.80 (t, 4H, (SiN (CH 2 ) 2 ), 3.42(t, 4H (SiN(CH2)2 (CH 2 ) 2 O), 0.01 (s, 3H Si CH 3 )
29Si-NMR (C6D6) : δ -31.7 ((CH3O)2 Si CH3N(CH2)2(CH2)2O)
<반응식 1-1>
<반응식 1-2>
[실시예 2] 피롤리디노디메톡시메틸실란 (Pyrrolidinodimethoxymethylsilane) 합성
무수 및 비활성 분위기 하에서 불꽃 건조된 4000 mL 플라스크에 피롤리딘(HN(CH2)4) 249.82g(3.51mol)과 헥산(C6H14) 1,720g(19.9mol)을 투입 후 내온을 -20℃에서 유지하면서 2.50M n-뷰틸리튬(C4H9Li) 1,405mL(3.51mol)을 천천히 투입 완료 후 상온에서 5시간 교반시켜 피롤리딘 리튬염(C4H8LiN(CH2)4))을 제조하였다. 헥산(C6H14) 1000mL와 트리메톡시메틸실란((CH3O)3SiCH3) 478.5g(3.51mol)의 혼합용액에 상기에서 제조된 피롤리딘 리튬염(C4H8LiN(CH2)4))를 온도를 -20℃를 유지하면서 천천히 첨가하였다. 첨가가 완료된 후 반응 용액을 서서히 상온으로 승온하고 상온에서 6시간 동안 교반시켰다. 반응이 완료된 후 반응혼합물을 여과하여 메탄올리튬염 (LiOCH3)을 제거하고, 얻어진 여액에서 용매를 감압 하에 제거한 다음, 29℃의 온도와 1torr 압력에서 감압 증류하여 상기 화학식 4-5의 피롤리디노디메톡시메틸실란 ((CH2)2(CH2)2NSiCH3(OCH3)2) 468.1g (2.67mol)을 수득하였다 (수율 76%). 이의 합성 반응들은 하기의 반응식2-1과 2-2로 표시될 수 있다.
1H-NMR (C6D6) : δ 3.37(s, 6H (CH 3 O) 2 Si), 2.96(m, 4H, ((CH2)2 (CH 2 ) 2 NSi), 1.52(m, 4H (( CH 2 ) 2 (CH2)2NSi), 0.03(s, 3H Si CH 3 )
29Si-NMR (C6D6) : δ -30.6 ((CH2)2(CH2)2N Si CH3(OCH3)2)
<반응식 2-1>
<반응식 2-2>
[실시예 3] 몰포리노디메톡시실란 (Morpholinodimethoxysilane) 합성
무수 및 비활성 분위기 하에서 불꽃 건조된 2000 mL 플라스크에 트리메톡시실란(Si(CH3O)3H) 400g(3.27mol), 알루미늄클로라이드(AlCl3) 0.65g(0.005mol) 및 아세틸클로라이드(CH3COCl) 334g(4.25mol)를 상온에서 투입 후 온도를 50℃로 유지하면서 8시간 교반시켜 디메톡시클로로실란(SiH(CH3O)2Cl)을 제조하였다. 제조된 디메톡시클로로실란(SiH(CH3O)2Cl)은 여과와 정제를 진행하여 213g(1.68mol)을 수득하였다.
무수 및 비활성 분위기 하에서 불꽃 건조된 4000 mL 플라스크에 헥산(C6H14) 2200mL에 디메톡시클로로실란(SiH(CH3O)2Cl) 213g(1.68mol)과 트리에틸아민(NH(CH2CH3)3)를 첨가한 혼합용액에 몰포린(HN(CH2)2(CH2)2O) 133.9g(1.68mol)을 상온을 유지하면서 천천히 첨가하였다. 첨가가 완료된 후 반응 용액을 상온에서 6시간 동안 교반시켰다. 반응이 완료된 후 반응혼합물을 여과하여 트리에틸아민염화수소염(NH(CH2CH3)3HCl)을 제거하고, 얻어진 여액을 감압 하에서 용매를 제거한 다음, 22℃의 온도와 0.769torr의 압력에서 감압 증류하여 상기 화학식 4-7의 몰포리노디메톡시실란((CH3O)2SiHN(CH2)2(CH2)2O) 152g (0.857mol)을 수득하였다(수율 50.4%). 이의 합성 반응들은 하기의 반응식3-1과 3-2로 표시될 수 있다.
1H-NMR (C6D6) : δ 3.32 (s, 6H (CH 3 O) 2 Si), 2.79 (t, 4H, (SiN (CH 2 ) 2 ), 3.36(t, 4H (SiN(CH2)2 (CH 2 ) 2 O), 4.48 (s, 1H Si H )
<반응식 3-1>
<반응식 3-2>
[실시예 4] 피롤리디노디메틸메톡시실란 (Pyrrolidinodimethylmethoxysilane) 합성
무수 및 비활성 분위기 하에서 불꽃 건조된 5000 mL 플라스크에 피롤리딘(HN(CH2)2(CH2)2) 200g(2.81mol)과 Hexane(C6H14) 1,211g(14.06mol)을 투입 후 온도를 -20℃에서 유지하면서 2.60M n-뷰틸리튬(C4H9Li) 1,082mL(2.81mol)을 천천히 투입 완료 후 상온에서 5시간 교반시켜 피롤리딘 리튬염을 제조하였다. 헥산(C6H14) 500mL와 디메톡시디메틸실란((CH3O)2Si(CH2)2) 338g(2.81mol)의 혼합용액에 상기에서 제조한 피롤리딘 리튬 염(C4H8LiN)를 -20℃를 유지하면서 천천히 첨가하였다. 첨가가 완료된 후 반응 용액을 서서히 상온으로 승온시켜 상온에서 6시간 동안 교반시켰다. 반응이 완료된 후 반응혼합물을 여과하여 리튬염메탄올(LiOCH3)을 제거하고, 얻어진 여액에서 감압 하에 용매를 제거한 다음, 36℃의 온도와 5torr의 압력에서 감압 증류하여 상기 화학식 5-3의 피롤리디노메톡시디메틸실란((CH3O)Si(CH3)2N(CH2)2(CH2)2) 232g (1.46mol)을 수득하였다 (수율 72.3%). 이의 합성 반응들은 하기의 반응식4-1과 4-2로 표시될 수 있다.
1H-NMR (C6D6) : δ 3.31(s, 3H (CH 3 O) Si), 2.95(m, 4H, ((CH2)2 (CH 2 ) 2 NSi), 1.54(m, 4H (( CH 2 ) 2 (CH2)2NSi), 0.11(s, 6H Si( CH 3 ) 2 )
<반응식 4-1>
<반응식 4-2>
도 2는 본 발명의 실시예 1 내지 4에서 제조된 실리콘 전구체들의 TG(Thermogravimetric) 그래프이다.
도 2를 참조하면, 실시예 1 내지 4에서 제조된 실리콘 전구체들인, 몰포리노디메톡시메틸실란, 피롤리디노디메톡시메틸실란, 몰포리노디메톡시실란, 피롤리디노디메틸메톡시실란의 질량은 각각 약 200℃ 미만의 온도에서 온도가 증가하더라도 100%로 안정적으로 유지되다가 약 200℃ 이후의 온도에서 0%로 변한다. 이는 몰포리노디메톡시메틸실란, 피롤리디노디메톡시메틸실란, 몰포리노디메톡시실란, 피롤리디노디메틸메톡시실란이 각각 약 200℃ 전후의 온도에서 모두 기화가 됨을 알 수 있다. 이로써 몰포리노디메톡시메틸실란, 피롤리디노디메톡시메틸실란, 몰포리노디메톡시실란, 피롤리디노디메틸메톡시실란은 분자들 간의 분해/반응이 일어나지 않으며, 소재 저장 안정성이 우수한 것으로 알 수 있다.
도 3은 본 발명의 실시예 1 내지 4에서 제조된 실리콘 전구체들의 DSC(Differential Scanning Calorimetry) 그래프이다.
도 3을 참조하면, 상압에서 약 500℃ 미만의 온도에서, 실시예 1 내지 4에서 제조된 실리콘 전구체들인, 몰포리노디메톡시메틸실란, 피롤리디노디메톡시메틸실란, 몰포리노디메톡시실란, 피롤리디노디메틸메톡시실란이 대부분 열의 변화가 크지 않다. 이로써 상압에서 약 500℃ 미만의 온도에서 몰포리노디메톡시메틸실란, 피롤리디노디메톡시메틸실란, 몰포리노디메톡시실란, 피롤리디노디메틸메톡시실란이 열분해가 일어나지 않으며 열적으로 안정한 것을 알 수 있다. 이로써 ALD 공정은 저압에서 진행되므로, 몰포리노디메톡시메틸실란, 피롤리디노디메톡시메틸실란, 몰포리노디메톡시실란, 피롤리디노디메틸메톡시실란은 550~700℃ 온도에서 안정할 수 있다. 즉, 본 발명에서 제조된 몰포리노디메톡시메틸실란, 피롤리디노디메톡시메틸실란, 몰포리노디메톡시실란, 피롤리디노디메틸메톡시실란은 ALD 공정에 적합한 것을 알 수 있다.
도 4는 본 발명의 실시예 1 내지 4에서 제조된 실리콘 전구체들의 증기압 그래프이다.
도 4를 참조하면, 실시예 1 내지 4에서 제조된 실리콘 전구체들인, 몰포리노디메톡시메틸실란, 피롤리디노디메톡시메틸실란, 몰포리노디메톡시실란, 피롤리디노디메틸메톡시실란의 증기압은 온도에 따라 증가함을 알 수 있다. 이를 이용하여 ALD 공정에 몰포리노디메톡시메틸실란, 피롤리디노디메톡시메틸실란, 몰포리노디메톡시실란, 피롤리디노디메틸메톡시실란을 증기화하여 공급할 수 있다. 즉, 본 발명에서 제조된 몰포리노디메톡시메틸실란, 피롤리디노디메톡시메틸실란, 몰포리노디메톡시실란, 피롤리디노디메틸메톡시실란은 ALD 공정에 적합한 것을 알 수 있다.
도 2 내지 4로부터 본 발명의 몰포리노디메톡시메틸실란, 피롤리디노디메톡시메틸실란, 몰포리노디메톡시실란, 피롤리디노디메틸메톡시실란은 우수한 열안정성을 가지는 동시에 ALD에 적절한 증기압을 가짐을 알 수 있다.
[실시예 5] 실시예1의 몰포리노디메톡시메틸실란을 이용하여 원자층 증착법(ALD)에 의한 실리콘 산화막의 증착
베어 웨이퍼들(bare wafers)인 실리콘 기판들(도 1(a)의 참조번호 1에 해당) 상에 각각 ALD 증착 공정을 진행하여 실리콘 산화막을 증착하였다. 이때 실리콘 전구체로 상기 실시예 1의 화합물인 몰포리노디메톡시메틸실란을 이용하였고, Vertical Furnace 형태의 200-300mm Batch Type ALD 장비를 사용하였다. ALD 증착 공정의 조건(예) 실리콘 기판의 온도, 실리콘 전구체(아래에서 Source로 표기)의 공급 시간 및 반응 가스(아래에서 Reactant로 표기)의 공급 시간의 변화에 따라 증착된 실리콘 산화막의 성장속도, 조성 및 식각률에 대하여 알아봤다. 실리콘 기판의 온도는 550-650℃ 범위로 변화시켰다('ALD Window 평가'에 해당). 실리콘 전구체의 주입 시간을 5-20초로 각각 변화시켰다('Source Feeding Time Split 평가'에 해당). 반응 가스의 공급 시간을 10-20초로 변화시켰다('Reactant Feeding Time Split 평가'에 해당).
상기 ALD 증착 공정은 공정 사이클을 복수회 반복 진행하였다. 하나의 공정 사이클은 다음의 과정을 포함하였다.
몰포리노디메톡시메틸실란을 스테인레스 스틸 버블러 용기에 충진하여 70℃로 유지하였다. 첫째로, 스테인레스 스틸 버블러 용기 내에서 증기화된 몰포리노디메톡시메틸실란은 질소가스 100sccm를 캐리어 가스로 하여 공정 챔버 안의 실리콘 기판(1) 상으로 공급/이송되어 실리콘 기판(1)에 흡착되도록 하였다. 둘째로, 퍼지 가스로 질소가스 2,000sccm을 공급하여 약 30초간 흡착되지 않은 실리콘 전구체를 퍼지/제거하였다. 셋째로 반응 가스로, 산소와 수소를 공급하였다. 이때 산소는 3,500sccm의 유량으로 그리고 수소는 1,200sccm의 유량으로 공급되었다. 넷째로, 퍼지 가스로 질소가스 2,000sccm을 공급하여 약 5초간 반응 부산물 및 잔류 반응가스를 퍼지/제거하였다.
이하 표 1에 구체적인 실리콘 산화막 증착 공정의 조건을 나타내었다.
Source 몰포리노디메톡시메틸실란
실리콘　산화막　증착　조건 Source Feeding
Time Split		 Reactant Feeding
Time Split
기판온도 (℃) 600 600
실리콘 전구체 가열온도(℃) 70 70
주입시간(초) 5-20 10
퍼지가스 유량(sccm) 2000 2000
시간(초) 30 30
반응가스 산소 유량(sccm) 3000 3500
수소 유량(sccm) 1200 1200
시간(초) 10 10-20
퍼지 유량(sccm) 2000 2000
시간(초) 5 5
증착 공정 사이클 횟수 100 140
표 1의 조건으로 증착된 실리콘 산화막은 타원계측법(Ellipsometer)를 통하여 두께를 측정하고, 증착된 실리콘 산화막의 성장속도 및 굴절율을 표 2에 나타내었다.
평가 기판 온도 공급 시간 막 두께 [Å] 성장 속도
[Å/cycle]		 굴절율
Source Feeding Time Split 600 5 86 0.86 1.48
10 92 0.92 1.48
20 105 1.05 1.48
Reactant Feeding Time Split 600 10 130 0.93 1.48
20 133 0.95 1.48
표 2를 보면, 증착된 실리콘 산화막의 굴절율은 약 1.48로 유지되었다. 이는 증착된 실리콘 산화막의 두께가 약100Å 정도의 얇기 때문인 것으로 사료된다.
이하 표 3에 ALD Window 평가에 대한 구체적인 실리콘 산화막 증착 조건을 나타내었으며, 이때 Source Feeding Time(실리콘 전구체의 공급시간)을 10sec를 고정한 상태로 평가하였다.
Source 몰포리노디메톡시메틸실란
실리콘　산화막　증착　조건 ALD Window
기판온도 (℃) 550 ~ 650
실리콘 전구체 가열온도(℃) 70
주입시간(초) 10
퍼지가스 유량(sccm) 2000
시간(초) 30
반응가스 산소 유량(sccm) 3500
수소 유량(sccm) 1200
시간(초) 10
퍼지 유량(sccm) 2000
시간(초) 5
증착 공정 사이클 횟수 140
표 3의 조건으로 증착된 실리콘 산화막은 타원계측법(Ellipsometer)를 통하여 두께를 측정하고, 증착된 실리콘 산화막의 성장속도 및 굴절율을 표 4에 나타내었다.
평가 반응 가스 기판온도 (℃) 막 두께 [Å] 성장 속도 [Å/cycle] 굴절율
ALD Window 산소 및 수소 550 128 0.91 1.48
600 130 0.93 1.48
650 145 1.04 1.48
표 4를 보면, 증착된 실리콘 산화막의 굴절율은 약 1.48로 유지되었다. 이는 증착된 실리콘 산화막의 두께가 약100Å 정도의 얇기 때문인 것으로 사료된다.X-선 광전자분광기(X-ray photoelectron spectroscopy(XPS)와 이차이온질량분석기(Secondary Ion Mass Spectrometry(SIMS)를 이용해, ALD Window (550-650℃) 조건에서 증착된 실리콘 산화막의 조성과 비율을 분석하여 그 결과를 하기 표 5에 나타내었다.
기판온도 (℃) 막의 조성(at%) Si/Ox 비
C N Si O
550 0 0 34.3 65.7 0.52
600 0 0 34.4 65.6 0.52
650 0 0 34.2 65.8 0.52
표 5를 참조하면, 본 발명의 실시예1에서 제조된 실리콘 산화막 내에는 탄소 및 질소가 없음을 확인하였다. 이는 실리콘 산화막 내에 탄소나 질소 원자에 의한 전하 트랩이 발생되지 않는 것을 의미할 수 있다. 즉, 실리콘 산화막을 통한 누설전류가 방지/저감될 수 있다. 또한, 실리콘 기판의 온도가 증가하여도 실리콘 산화막 내 실리콘/산소 비는 0.52로 동일하게 유지되는 것을 알 수 있다. 또한, 550 내지 650℃ 범위에서 증착된 실리콘 산화막의 습식 식각률 분석을 진행하였다. 에천트로 불산(H2O:HF = 200:1)을 이용하여 총 2회의 습식 식각을 10초씩 실시하였으며, 각 식각 횟수 별로 두께 측정을 실시하였다. 그 결과를 하기 표 6에 나타내었다.
기판온도 (℃) Wet Etch Rate (Å/sec)
1st Etching 2nd Etching
550 5.6 3.2
600 4.2 3.3
650 2.9 2.7
표 6을 보면, 전체적으로 식각률이 6Å/sec 미만으로 매우 우수한 식각 내성을 가짐을 알 수 있다. 또한 기판의 온도가 550℃에서 650℃로 증가함에 따라, 증착된 실리콘 산화막의 식각률이 감소한다. 이로써, 증착시 기판의 온도가 증가할수록, 증착된 실리콘 산화막의 식각 내성이 우수해짐을 알 수 있다. 막의 식각률이 감소한다는 것은 막의 밀도가 증가된 것을 의미할 수 있다. 즉, 본 발명에 따른 실리콘 전구체를 사용하여 위와 같은 증착 조건으로 증착된 실리콘 산화막은 고밀도를 가지게 되어, 누설전류가 발생되지 않는다. 또한 본 발명에 따른 실리콘 전구체는 할로겐 원소를 포함하지 않기에, 증착된 실리콘 산화막에 할로겐 원소가 남을 염려가 없다. 따라서 할로겐 원소에 의한 트랩 형성이 방지되므로 누설전류가 더욱 발생하지 않는다.
[실시예 6] 실시예 2의 피롤리디노디메톡시메틸실란을 이용하여 원자층 증착법(ALD)에 의한 실리콘 산화막의 증착
베어 웨이퍼들인 실리콘 기판들(도 1(a)의 참조번호 1에 해당) 상에 각각 ALD 증착 공정을 진행하여 실리콘 산화막을 증착하였다. 이때 실리콘 전구체로 상기 실시예 2의 피롤리디노디메톡시메틸실란을 이용하였고, Vertical Furnace 형태의 200-300mm Batch Type ALD 장비를 사용하였다. ALD 증착 공정의 조건(예) 실리콘 기판의 온도, 실리콘 전구체(아래에서 Source로 표기)의 공급 시간 및 반응 가스(아래에서 Reactant로 표기)의 공급 시간의 변화에 따라 증착된 실리콘 산화막의 성장속도, 조성 및 식각률에 대하여 알아봤다. 실리콘 기판의 온도는 550-700℃ 범위로 변화시켰다('ALD Window 평가'에 해당). 실리콘 전구체의 주입 시간을 2-20초로 각각 변화시켰다('Source Feeding Time Split 평가'에 해당). 반응 가스의 공급 시간을 2-20초로 변화시켰다('Reactant Feeding Time Split 평가'에 해당).
상기 ALD 증착 공정은 공정 사이클을 복수회 반복 진행하였다. 하나의 공정 사이클은 다음의 과정을 포함하였다.
피롤리디노디메톡시메틸실란의 실리콘 전구체는 스테인레스 스틸 버블러 용기에 충진하여 48℃로 유지하였다. 첫째로, 스테인레스 스틸 버블러 용기 내에서 증기화된 피롤리디노디메톡시메틸실란은 질소가스 100sccm를 캐리어 가스로 하여 공정 챔버 안의 실리콘 기판(1) 상으로 공급/이송되어 실리콘 기판에 흡착되도록 하였다. 둘째로, 퍼지 가스로 질소가스 2,000sccm을 공급하여 약 30초간 흡착되지 않은 실리콘 전구체를 퍼지/제거하였다. 셋째로 반응 가스로, 산소와 수소를 공급하였다. 이때 산소는 3,500sccm의 유량으로 그리고 수소는 1,200sccm의 유량으로 공급되었다. 넷째로, 퍼지 가스로 질소가스 2,000sccm을 공급하여 약 5초간 반응 부산물 및 잔류 반응가스를 퍼지/제거하였다.
이하 표 7에 구체적인 실리콘 산화막 증착 공정의 조건을 나타내었다
Source 피롤리디노디메톡시메틸실란
실리콘　산화막　증착　조건 Source Feeding
Time Split		 Reactant Feeding
Time Split
기판온도 (℃) 600 600
실리콘 전구체 가열온도(℃) 48 48
주입시간(초) 2 ~ 20 10
퍼지가스 유량(sccm) 2000 2000
시간(초) 30 30
반응가스 산소 유량(sccm) 3000 3500
수소 유량(sccm) 1200 1200
시간(초) 10 10 ~ 20
퍼지 유량(sccm) 2000 2000
시간(초) 5 5
증착 공정 사이클 횟수 100 140
표 7의 조건으로 증착된 실리콘 산화막은 타원계측법(Ellipsometer)를 통하여 두께를 측정하고, 증착된 실리콘 산화막의 성장속도 및 굴절율을 표 8에 나타내었다.
평가 기판 온도 공급 시간 막 두께 [Å] 성장 속도 [Å/cycle] 굴절율
Source Feeding Time Split 600 2 83 0.83 1.48
5 96 0.96 1.48
10 101 1.01 1.48
20 107 1.07 1.48
Reactant Feeding Time Split 600 10 139 0.99 1.48
20 145 1.03 1.48
표 8을 보면, 증착된 실리콘 산화막의 굴절율은 약 1.48로 유지되었다. 이는 증착된 실리콘 산화막의 두께가 약100Å 정도의 얇기 때문인 것으로 사료된다.이하 표 9에 ALD Window 평가에 대한 구체적인 실리콘 산화막 증착 방법을 나타내었으며, 이때 Source Feeding Time(실리콘 전구체의 공급시간)을 5sec 및 10sec로 나누어 평가하였다.
Source 피롤리디노디메톡시메틸실란
실리콘　산화막　증착　조건 ALD Window
기판온도 (℃) 550 ~ 700
실리콘 전구체 가열온도(℃) 48
주입시간(초) 5 ~ 10
퍼지가스 유량(sccm) 2000
시간(초) 30
반응가스 산소 유량(sccm) 3500
수소 유량(sccm) 1200
시간(초) 10
퍼지 유량(sccm) 2000
시간(초) 5
증착 공정 사이클 횟수 140
표 9의 조건으로 증착된 실리콘 산화막은 타원계측법(Ellipsometer)를 통하여 두께를 측정하고, 증착된 실리콘 산화막의 성장속도 및 굴절율을 표 10에 나타내었다.
평가 반응 가스 기판온도 (℃) 막 두께 [Å] 성장 속도
[Å/cycle]		 굴절율
ALD Window
(Souce Feeding 10sec)		 산소 및 수소 550 140 1.00 1.48
600 139 0.99 1.48
650 137 0.98 1.48
700 175 1.25 1.48
ALD Window
(Souce Feeding 5sec)		 산소 및 수소 600 128 0.92 1.48
650 127 0.91 1.48
700 148 1.06 1.48
650 24 0.17 1.48
표 10을 보면, 증착된 실리콘 산화막의 굴절율은 약 1.48로 유지되었다. 이는 증착된 실리콘 산화막의 두께가 약200Å 미만 정도의 얇기 때문인 것으로 사료된다.X-선 광전자분광기(X-ray photoelectron spectroscopy(XPS)와 이차이온질량분석기(Secondary Ion Mass Spectrometry(SIMS)를 이용해, ALD Window (550-700℃) 조건에서 증착된 실리콘 산화막의 조성과 비율을 분석하여 그 결과를 하기 표 11에 나타내었다.
Source Feeding Time(sec) 기판온도 (℃) 막의 조성(at%) Si/Ox 비
C N Si O
10 550 0 0 34.3 65.7 0.52
600 0 0 34.1 65.9 0.52
650 0 0 34.3 65.7 0.52
700 0 0 34.4 65.6 0.52
표 11을 참조하면, 본 발명의 실시예1에서 제조된 실리콘 산화막 내에는 탄소 및 질소가 없음을 확인하였다. 이는 실리콘 산화막 내에 탄소나 질소 원자에 의한 전하 트랩이 발생되지 않는 것을 의미할 수 있다. 즉, 실리콘 산화막을 통한 누설전류가 방지/저감될 수 있다. 또한, 실리콘 기판의 온도가 증가하여도 실리콘 산화막 내 실리콘/산소 비는 0.52로 동일하게 유지되는 것을 알 수 있다.또한, 550 ~ 700℃ 범위에서 증착된 실리콘 산화막의 습식 식각률 분석을 진행하였다. 에천트로 불산(H2O:HF = 200:1)을 이용하여 총 2회의 습식 식각을 10초씩 실시하였으며, 각 식각 횟수 별로 두께 측정을 실시 하였다. 그 결과를 하기 표 12에 나타내었다.
기판온도 (℃) Wet Etch Rate (Å/sec)
1st Etching 2nd Etching
550 4.2 3.0
600 3.5 2.5
650 2.7 1.5
700 2.5 1.4
표 12를 보면, 전체적으로 식각률이 1.4 내지 3.0 Å/sec로 매우 우수한 습식 식각 내성을 가짐을 알 수 있다. 또한 기판의 온도가 550℃에서 700℃로 증가함에 따라, 증착된 실리콘 산화막의 식각률이 감소한다. 이로써, 증착시 기판의 온도가 증가할수록, 증착된 실리콘 산화막의 식각 내성이 우수해짐을 알 수 있다.
이와 같은 결과에 따르면, 본 발명의 실리콘 화합물은 원자층 증착을 통하여 실리콘 산화막을 형성하는데 그 활용가치가 높을 것으로 예상된다.
도 5는 본 발명의 실시예 1의 실리콘 전구체인, 몰포리노디메톡시메틸실란을 이용하여 실시예 5에서 제조한 박막의 적외선분광분석기(Fourier transform infrared spectroscopy, FT-IR) 그래프이다. 도 6은 본 발명의 실시예 2의 실리콘 전구체인, 피롤리디노디메톡시메틸실란을 이용하여 실시예 6에서 제조한 박막의 FT-IR 그래프이다. 도 5 및 도 6을 참조하면, 본 발명의 몰포리노디메톡시메틸실란과 피롤리디노디메톡시메틸실란을 이용한 실리콘 산화막(SiO2) 박막이 형성되었음을 알 수 있다.
[실시예 7] 실시예 4의 피롤리디노디메틸메톡시실란을 이용한 원자층 증착법(ALD)에 의한 실리콘 산화막의 증착
베어 웨이퍼들인 실리콘 기판들(도 1(a)의 참조번호 1에 해당) 상에 각각 ALD 증착 공정을 진행하여 실리콘 산화막을 증착하였다. 이때 실리콘 전구체로 상기 실시예 4의 화합물인 피롤리디노디메틸메톡시실란을 이용하였고, Vertical Furnace 형태의 200-300mm Batch Type ALD 장비를 사용하였다. ALD 증착 공정의 조건(예) 실리콘 기판의 온도, 실리콘 전구체(아래에서 Source로 표기)의 공급 시간 및 반응 가스(아래에서 Reactant로 표기)의 공급 시간의 변화에 따라 증착된 실리콘 산화막의 성장속도, 조성 및 식각률에 대하여 알아봤다. 실리콘 기판의 온도는 550-700℃ 범위로 변화시켰다('ALD Window 평가'에 해당). 실리콘 전구체의 주입 시간을 5-20초로 각각 변화시켰다('Source Feeding Time Split 평가'에 해당). 반응 가스의 공급 시간을 5-20초로 변화시켰다('Reactant Feeding Time Split 평가'에 해당).
상기 ALD 증착 공정은 공정 사이클을 복수회 반복 진행하였다. 하나의 공정 사이클은 다음의 과정을 포함하였다.
피롤리디노디메틸메톡시실란의 실리콘 전구체는 스테인레스 스틸 버블러 용기에 충진하여 30℃로 유지하였다.
실리콘 기판은 550-700℃ 조건으로 설정 하였으며 하기 표 13의 실리콘 전구체는 스테인레스 스틸 버블러 용기에 충진하여 30℃로 유지하였다. 첫째로, 스테인레스 스틸 버블러 용기 내에서 증기화된 피롤리디노디메톡시메틸실란은 질소가스 100sccm를 캐리어 가스로 하여 공정 챔버 안의 실리콘 기판(1) 상으로 공급/이송되어 실리콘 기판에 흡착되도록 하였다. 둘째로, 퍼지 가스로 질소가스 2,000sccm을 공급하여 약 30초간 흡착되지 않은 실리콘 전구체를 퍼지/제거하였다. 셋째로 반응 가스로, 산소와 수소를 공급하였다. 이때 산소는 3,500sccm의 유량으로 그리고 수소는 1,200sccm의 유량으로 공급되었다. 넷째로, 퍼지 가스로 질소가스 2,000sccm을 공급하여 약 5초간 반응 부산물 및 잔류 반응가스를 퍼지/제거하였다.
이하 표 13에 구체적인 실리콘 산화막 증착 공정의 조건을 나타내었다.
Source 피롤리디노디메틸메톡시실란
실리콘　산화막　증착 조건 ALD Window
기판온도 (℃) 550, 600, 650,700 600 600
실리콘 전구체 가열온도(℃) 30 30 30
주입시간(초) 10 5, 10, 20 10
퍼지가스 유량(sccm) 2000 2000 2000
시간(초) 30 30 30
반응가스 산소 유량(sccm) 3500 3500 3500
수소 유량(sccm) 1200 1200 1200
시간(초) 10-20 10 10, 20
퍼지가스 유량(sccm) 2000 2000
시간(초) 5 5 5
증착 공정 사이클 횟수 140
표 13의 조건으로 증착된 실리콘 산화막은 타원계측법(Ellipsometer)를 통하여 두께를 측정하였다. 증착된 실리콘 산화막의 성장속도 및 굴절율을 표 14에 나타내었다.
평가 기판 온도 실리콘 전구체 공급 시간(초) 반응 가스 주입 시간(초) 공정 사이클 횟수 막 두께 [Å] 성장 속도 [Å/cycle] 굴절율
ALD Window 550 10 10 140 134 0.96 1.48
600 10 10 140 143 1.02
650 10 10 140 145 1.04
700 10 10 140 174 1.24
Source Feeding Time Split 600 5 10 140 132 0.95
10 10 140 143 1.02
20 10 140 151 1.08
Reactant Feeding Time Split 600 10 10 140 143 1.02
10 20 140 149 1.06
표 14를 보면, 증착된 실리콘 산화막의 굴절율은 약 1.48로 유지되었다. 이는 증착된 실리콘 산화막의 두께가 약200Å 미만 정도의 얇기 때문인 것으로 사료된다.X-선 광전자분광기(X-ray photoelectron spectroscopy(XPS)와 이차이온질량분석기(Secondary Ion Mass Spectrometry(SIMS)를 이용해, ALD Window (550-700℃) 조건에서 증착된 실리콘 산화막의 조성과 비율을 분석하여 그 결과를 하기 표 15에 나타내었다.
기판온도 (℃) 막의 조성(at%) Ox/Si 비
C N O Si
550 0.0 0.0 65.7 34.3 1.92
600 0.0 0.0 65.9 34.1 1.93
650 0.0 0.0 65.6 34.4 1.91
700 0.0 0.0 65.8 34.2 1.92
표 15를 참조하면, 본 발명의 실시예1에서 제조된 실리콘 산화막 내에는 탄소 및 질소가 없음을 확인하였다. 이는 실리콘 산화막 내에 탄소나 질소 원자에 의한 전하 트랩이 발생되지 않는 것을 의미할 수 있다. 즉, 실리콘 산화막을 통한 누설전류가 방지/저감될 수 있다. 또한, 실리콘 기판의 온도가 증가하여도 실리콘 산화막 내 산소/실리콘 비는 1.91~1.93로 거의 동일하게 유지되는 것을 알 수 있다.또한, 550 ~ 700℃ 범위에서 증착된 실리콘 산화막의 습식 식각률 분석을 진행하였다. 에천트로 불산(H2O:HF = 200:1)을 이용하여 총 2회의 습식 식각을 10초씩 실시하였으며, 각 식각 횟수 별로 두께 측정을 실시 하였다. 그 결과를 하기 표 16에 나타내었다.
기판온도 (℃) Wet Etch Rate (Å/sec)
1st Etching 2nd Etching
550 4.3 3.2
600 3.8 2.7
650 3.0 2.0
700 2.6 1.4
표 16을 보면, 전체적으로 식각률이 1.6 내지 2.2 Å/sec 로 매우 우수한 습식 식각 내성을 가짐을 알 수 있다. 또한 기판의 온도가 550℃에서 700℃로 증가함에 따라, 증착된 실리콘 산화막의 식각률이 감소한다. 이로써, 증착시 기판의 온도가 증가할수록, 증착된 실리콘 산화막의 식각 내성이 우수해짐을 알 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 기판이 로딩된 공정 챔버 안으로, 하기 화학식1-1로 표시되며 이종 환상기를 포함하는 실리콘 전구체를 공급하여 상기 기판 상에 상기 실리콘 전구체를 흡착시키는 단계를 포함하되,
    <화학식 1-1>

    상기 화학식 1-1에서,
    상기 A1는 상기 이종 환상기이고, 하나 이상의 질소를 포함하고,
    상기 R1는 수소 또는 탄소수 1~6의 알킬기이고,
    상기 R2과 상기 R7는 각각 서로 독립적으로 탄소수 1~6의 알킬기인 실리콘 함유 박막의 증착 방법.
  2. 제 1 항에 있어서,
    상기 이종 환상기는 3 내지 8 개의 탄소 원자들을 포함하고,
    상기 R1은 수소 또는 탄소수 1~4의 알킬기이고,
    상기 R2과 상기 R7는 각각 서로 독립적으로 탄소수 1~4의 알킬기인 실리콘 함유 박막의 증착 방법.
  3. 제1 항에 있어서,
    상기 A1는 하기 화학식 2 또는 하기 화학식3으로 표기될 수 있고,
    <화학식 2>

    <화학식 3>

    상기 화학식 2에서, n은 0 내지 2의 정수이고,
    상기 화학식 3에서 p와 q는 각각 서로 독립적으로 0 내지 2의 정수이고,
    상기 A2는 산소 원자(O), NR4 또는 CR5R6이며, 상기 R4 내지 R6은 각각 서로 독립적으로 탄소수 1~6인 알킬기인 실리콘 함유 박막의 증착 방법.
  4. 제1 항에 있어서,
    상기 실리콘 전구체는 하기 화학식 4-1 내지 4-9 중 하나의 구조를 가지는 실리콘 함유 박막의 증착 방법.
  5. 제1 항에 있어서,
    상기 실리콘 전구체를 공급하는 단계 동안 상기 기판의 온도는 550℃~700℃로 유지되는 실리콘 함유 박막의 증착 방법.
  6. 제1 항에 있어서,
    상기 기판 상에 흡착되지 않은 실리콘 전구체를 퍼지하는 단계;
    상기 공정 챔버 안으로 반응 가스를 로딩하여 상기 기판 상에 흡착된 실리콘 전구체와 반응시키는 단계; 및
    상기 실리콘 전구체와 미반응된 반응 가스를 퍼지하는 단계를 더 포함하는 실리콘 함유 박막의 증착 방법.
  7. 제6 항에 있어서,
    상기 반응 가스는 산소, 오존, 산소 플라즈마, 수소 및 수소 플라즈마 중 선택되는 적어도 하나인 실리콘 함유 박막의 증착 방법.
  8. 제6 항에 있어서,
    상기 흡착되지 않은 실리콘 전구체를 퍼지하는 단계와 상기 미반응된 반응 가스를 퍼지하는 단계는 각각 질소 가스를 공급하여 진행되는 실리콘 함유 박막의 증착 방법.
  9. 기판이 로딩된 공정 챔버 안으로, 하기 화학식 2-1 또는 화학식 2-2로 표시되며 이종 환상기를 포함하는 실리콘 전구체를 공급하여 상기 기판 상에 상기 실리콘 전구체를 흡착시키는 단계를 포함하되,
    <화학식 2-1>

    <화학식 2-2>

    상기 화학식 2-1 또는 상기 화학식 2-2에서,
    상기 R1은 수소 또는 탄소수 1~6의 알킬기이고,
    상기 R2과 상기 R7는 각각 서로 독립적으로 탄소수 1~6의 알킬기이고,
    상기 n은 0 내지 2의 정수이고,
    상기 p와 상기 q는 각각 서로 독립적으로 0 내지 2의 정수이고,
    상기 A2는 산소 원자(O), NR4 또는 CR5R6이며,
    상기 R4 내지 R6은 각각 서로 독립적으로 탄소수 1~6인 알킬기인 실리콘 함유 박막의 증착 방법.
  10. 증착 공정 사이클을 수회 반복하되,
    상기 증착 공정 사이클은:
    기판이 로딩된 공정 챔버 안으로, 하기 화학식1-1로 표시되며 이종 환상기를 포함하는 실리콘 전구체의 증기를 공급하여 상기 기판 상에 상기 실리콘 전구체를 흡착시키는 단계;
    상기 기판 상에 흡착되지 않은 실리콘 전구체를 퍼지하는 단계;
    상기 공정 챔버 안으로 반응 가스를 로딩하여 상기 기판 상에 흡착된 실리콘 전구체와 반응시키는 단계; 및
    상기 실리콘 전구체와 미반응된 반응 가스를 퍼지하는 단계를 포함하되,
    <화학식 1-1>

    상기 화학식 1-1에서,
    상기 A1는 상기 이종 환상기이고, 하나 이상의 질소를 포함하고,
    상기 R1는 수소 또는 탄소수 1~6의 알킬기이고,
    상기 R2과 상기 R7는 각각 서로 독립적으로 탄소수 1~6의 알킬기이고,
    상기 실리콘 전구체의 증기를 공급하는 단계 동안 상기 기판의 온도는 550℃~700℃로 유지되는 실리콘 함유 박막의 증착 방법.

KR1020220109856A 2022-03-25 2022-08-31 이종 환상기를 포함하는 실리콘 전구체를 이용하는 실리콘 함유 박막의 증착 방법 KR20230139282A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220133276A KR20230139290A (ko) 2022-03-25 2022-10-17 실리콘 함유 박막 증착용 조성물 및 이를 이용한 실리콘 함유 박막의 증착 방법
KR1020220133285A KR20230139291A (ko) 2022-03-25 2022-10-17 이종 환상기를 가지는 실리콘 전구체, 이를 포함하는 실리콘 함유 박막 증착용 조성물 및 이를 이용하는 실리콘 함유 박막의 증착 방법
US18/189,556 US20230307227A1 (en) 2022-03-25 2023-03-24 Silicon precursor having a heterocyclic group, composition for depositing a silicon-containing layer comprising the same and method of depositing a silicon-containing layer using the same
US18/189,751 US20230304155A1 (en) 2022-03-25 2023-03-24 Composition for depositing a silicon-containing layer and method of depositing a silicon-containing layer using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20220037167 2022-03-25
KR1020220037167 2022-03-25

Publications (1)

Publication Number Publication Date
KR20230139282A true KR20230139282A (ko) 2023-10-05

Family

ID=88294898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220109856A KR20230139282A (ko) 2022-03-25 2022-08-31 이종 환상기를 포함하는 실리콘 전구체를 이용하는 실리콘 함유 박막의 증착 방법

Country Status (1)

Country Link
KR (1) KR20230139282A (ko)

Similar Documents

Publication Publication Date Title
US8236097B2 (en) Composition and method for low temperature deposition of silicon-containing films
KR102215341B1 (ko) 금속 전구체 및 이를 이용하여 제조된 금속 함유 박막
KR101284664B1 (ko) 실릴아민 리간드가 포함된 유기금속화합물, 및 이를 전구체로 이용한 금속 산화물 또는 금속-규소 산화물의 박막 증착 방법
KR101659610B1 (ko) 유기 게르마늄 아민 화합물 및 이를 이용한 박막 증착 방법
JP7246929B2 (ja) 金属トリアミン化合物、その製造方法およびこれを含む金属含有薄膜蒸着用組成物
KR20100060481A (ko) 5족 금속 산화물 또는 질화물 박막 증착용 유기금속 전구체화합물 및 이를 이용한 박막 증착 방법
WO2022245039A1 (ko) 신규한 하프늄 함유 화합물, 이를 함유하는 하프늄 전구체 조성물, 상기 하프늄 전구체 조성물을 이용한 하프늄 함유 박막 및 이의 제조방법.
KR20230139282A (ko) 이종 환상기를 포함하는 실리콘 전구체를 이용하는 실리콘 함유 박막의 증착 방법
KR20180110611A (ko) 실릴아민 화합물, 이를 포함하는 실리콘 함유 박막증착용 조성물 및 이를 이용하는 실리콘 함유 박막의 제조방법
KR20230139290A (ko) 실리콘 함유 박막 증착용 조성물 및 이를 이용한 실리콘 함유 박막의 증착 방법
KR20200091985A (ko) 주석 화합물, 주석 함유막의 형성을 위한 주석 전구체 화합물, 및 이를 이용한 박막 형성 방법
KR101380317B1 (ko) 실리콘 원자 및 금속 원자에 대한 친화성이 우수한 고리형 아미노실란 화합물, 이의 제조방법 및 이의 응용
US20230304155A1 (en) Composition for depositing a silicon-containing layer and method of depositing a silicon-containing layer using the same
KR102491073B1 (ko) 실리콘 전구체 화합물, 이를 포함하는 실리콘-함유 막 형성용 조성물, 및 실리콘-함유 막 형성용 조성물을 이용한 막 형성 방법
KR102666160B1 (ko) 이트륨 또는 스칸듐 함유 박막 형성용 전구체, 이를 이용한 이트륨 또는 스칸듐 함유 박막 형성 방법 및 상기 이트륨 또는 스칸듐 함유 박막을 포함하는 반도체 소자.
JP7337257B2 (ja) 新規なシリルシクロジシラザン化合物およびこれを用いたシリコン含有薄膜の製造方法
US20230307227A1 (en) Silicon precursor having a heterocyclic group, composition for depositing a silicon-containing layer comprising the same and method of depositing a silicon-containing layer using the same
US20240199670A1 (en) Metal oxide thin film precursor, method of fabricating metal oxide thin film using the same, and semiconductor device including the metal oxide thin film
KR102614467B1 (ko) 스칸듐 또는 이트륨 함유 박막 형성용 전구체, 이를 이용한 스칸듐 또는 이트륨 함유 박막 형성 방법 및 상기 스칸듐 또는 이트륨 함유 박막을 포함하는 반도체 소자.
KR102365249B1 (ko) 유기 실리콘 아민 화합물을 포함하는 막 증착용 전구체 조성물 및 이를 이용한 막의 증착 방법
WO2023190386A1 (ja) 硫黄含有シロキサン、前記硫黄含有シロキサンを含むシリコン含有膜形成用の組成物、硫黄含有シロキサンの製造方法、シリコン含有膜、及びシリコン含有膜の製造方法
US11267828B2 (en) Silicon precursor and method of manufacturing silicon-containing thin film using the same
CN117642525A (zh) 硅前体化合物、包含其的用于形成含硅膜的组合物以及使用用于形成含硅膜的组合物来形成膜的方法
TW202413380A (zh) 含有釔或鈧的薄膜形成用前驅體、利用所述前驅體的含有釔或鈧的薄膜形成方法以及包含所述含有釔或鈧的薄膜的半導體元件
KR20240095097A (ko) 신규한 하프늄 함유 화합물, 이를 함유하는 하프늄 전구체 조성물, 상기 하프늄 전구체 조성물을 이용한 하프늄 함유 박막 및 이의 제조방법.