KR20230129518A - 실리콘 질화막의 형성 방법 및 성막 장치 - Google Patents

실리콘 질화막의 형성 방법 및 성막 장치 Download PDF

Info

Publication number
KR20230129518A
KR20230129518A KR1020237027079A KR20237027079A KR20230129518A KR 20230129518 A KR20230129518 A KR 20230129518A KR 1020237027079 A KR1020237027079 A KR 1020237027079A KR 20237027079 A KR20237027079 A KR 20237027079A KR 20230129518 A KR20230129518 A KR 20230129518A
Authority
KR
South Korea
Prior art keywords
gas
forming
silicon nitride
nitride film
substrate
Prior art date
Application number
KR1020237027079A
Other languages
English (en)
Inventor
무네히토 가가야
유지 오츠키
유스케 스즈키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230129518A publication Critical patent/KR20230129518A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 개시의 일 양태에 의한 실리콘 질화막의 형성 방법은, 기판의 표면에 형성된 오목부에 실리콘 질화막을 형성하는 방법이며, 상기 기판을 할로겐 가스 및 비할로겐 가스를 포함하는 흡착 저해 가스로부터 생성한 플라스마에 노출시켜 흡착 저해 영역을 형성하는 공정과, 상기 흡착 저해 영역을 제외한 영역에 실리콘 함유 가스를 흡착시키는 공정과, 상기 실리콘 함유 가스가 흡착된 상기 기판을 질소 함유 가스로부터 생성한 플라스마에 노출시켜 실리콘 질화막을 형성하는 공정을 갖는다.

Description

실리콘 질화막의 형성 방법 및 성막 장치
본 개시는, 실리콘 질화막의 형성 방법 및 성막 장치에 관한 것이다.
반도체 제조 프로세스에 있어서, 구조의 미세화에 수반하여 애스펙트비가 높은 오목부에 보이드(간극) 없이 막을 매립하는 것이 요구되고 있다. 오목부에 막을 매립하는 프로세스의 일례로서, 퇴적과 에칭을 교대로 반복함으로써 오목부의 저부로부터 보텀 업으로 막을 매립하는 기술이 알려져 있다(예를 들어, 특허문헌 1 참조). 오목부에 막을 매립하는 프로세스의 다른 일례로서, 오목부의 개구 근방에 흡착 저해 가스를 흡착시켜서 개구 근방의 막의 퇴적을 억제함으로써 오목부의 저부로부터 보텀 업으로 막을 매립하는 기술이 알려져 있다(예를 들어, 특허문헌 2 참조).
일본 특허 공개 제2014-112668호 공보 일본 특허 공개 제2018-137369호 공보
본 개시는, 오목부에 고품질의 실리콘 질화막을 매립할 수 있는 기술을 제공한다.
본 개시의 일 양태에 의한 실리콘 질화막의 형성 방법은, 기판의 표면에 형성된 오목부에 실리콘 질화막을 형성하는 방법이며, 상기 기판을 할로겐 가스 및 비할로겐 가스를 포함하는 흡착 저해 가스로부터 생성한 플라스마에 노출시켜 흡착 저해 영역을 형성하는 공정과, 상기 흡착 저해 영역을 제외한 영역에 실리콘 함유 가스를 흡착시키는 공정과, 상기 실리콘 함유 가스가 흡착된 상기 기판을 질소 함유 가스로부터 생성한 플라스마에 노출시켜 실리콘 질화막을 형성하는 공정을 갖는다.
본 개시에 의하면, 오목부에 고품질의 실리콘 질화막을 매립할 수 있다.
도 1은 실시 형태의 성막 장치의 일례를 도시하는 개략 단면도이다.
도 2는 실시 형태의 실리콘 질화막의 형성 방법의 일례를 나타내는 흐름도이다.
도 3은 실시 형태의 실리콘 질화막의 형성 방법의 다른 일례를 나타내는 흐름도이다.
도 4는 실시 형태의 실리콘 질화막의 형성 방법의 또 다른 일례를 나타내는 흐름도이다.
도 5는 실시 형태의 실리콘 질화막의 형성 방법의 또 다른 일례를 나타내는 흐름도이다.
도 6은 실시 형태의 실리콘 질화막의 형성 방법의 또 다른 일례를 나타내는 흐름도이다.
도 7은 트렌치에 대한 실리콘 질화막의 매립 특성의 평가 결과를 도시하는 도면이다.
도 8은 트렌치에 매립된 실리콘 질화막의 WER의 평가 결과를 도시하는 도면이다.
이하, 첨부 도면을 참조하면서, 본 개시의 한정적이지 않은 예시의 실시 형태에 대하여 설명한다. 첨부의 전체 도면 중, 동일하거나 또는 대응하는 부재 또는 부품에 대해서는, 동일하거나 또는 대응하는 참조 부호를 붙이고, 중복되는 설명을 생략한다.
〔성막 장치〕
도 1을 참조하여, 실시 형태의 성막 장치의 일례에 대하여 설명한다. 성막 장치는, 처리 용기(1), 적재대(2), 샤워 헤드(3), 배기부(4), 가스 공급부(5), RF 전력 공급부(8), 제어부(9) 등을 갖는다.
처리 용기(1)는, 알루미늄 등의 금속에 의해 구성되고, 대략 원통상을 갖고 있다. 처리 용기(1)는, 기판의 일례인 웨이퍼(W)를 수용한다. 처리 용기(1)의 측벽에는, 웨이퍼(W)를 반입 또는 반출하기 위한 반입출구(11)가 형성되어 있다. 반입출구(11)는, 게이트 밸브(12)에 의해 개폐된다. 처리 용기(1)의 본체 상에는, 단면이 직사각 형상을 이루는 원환상의 배기 덕트(13)가 마련되어 있다. 배기 덕트(13)에는, 내주면을 따라 슬릿(13a)이 형성되어 있다. 배기 덕트(13)의 외벽에는, 배기구(13b)가 형성되어 있다. 배기 덕트(13)의 상면에는, 절연체 부재(16)를 개재해서 처리 용기(1)의 상부 개구를 막도록 천장벽(14)이 마련되어 있다. 배기 덕트(13)와 절연체 부재(16)의 사이는 시일 링(15)으로 기밀하게 밀봉되어 있다. 구획 부재(17)는, 적재대(2)(및 커버 부재(22))가 후술하는 처리 위치로 상승했을 때, 처리 용기(1)의 내부를 상하로 구획한다.
적재대(2)는, 처리 용기(1) 내에서 웨이퍼(W)를 수평하게 지지한다. 적재대(2)는, 웨이퍼(W)에 대응한 크기의 원판상으로 형성되어 있고, 지지 부재(23)에 지지되어 있다. 적재대(2)는, AlN 등의 세라믹스 재료나, 알루미늄이나 니켈 합금 등의 금속 재료로 형성되어 있고, 내부에 웨이퍼(W)를 가열하기 위한 히터(21)가 매립되어 있다. 히터(21)는, 히터 전원(도시하지 않음)으로부터 급전되어 발열한다. 그리고, 적재대(2)의 상면 근방에 마련된 열전쌍(도시하지 않음)의 온도 신호에 의해 히터(21)의 출력을 제어함으로써, 웨이퍼(W)가 소정의 온도로 제어된다. 적재대(2)에는, 상면의 외주 영역 및 측면을 덮도록 알루미나 등의 세라믹스에 의해 형성된 커버 부재(22)가 마련되어 있다.
적재대(2)의 저면에는, 적재대(2)를 지지하는 지지 부재(23)가 마련되어 있다. 지지 부재(23)는, 적재대(2)의 저면 중앙으로부터 처리 용기(1)의 저벽에 형성된 구멍부를 관통하여 처리 용기(1)의 하방으로 연장되고, 그 하단이 승강 기구(24)에 접속되어 있다. 승강 기구(24)에 의해 적재대(2)가 지지 부재(23)를 통해서, 도 1에서 도시하는 처리 위치와, 그 하방의 이점쇄선으로 나타내는 웨이퍼(W)의 반송이 가능한 반송 위치의 사이에서 승강한다. 지지 부재(23)의 처리 용기(1)의 하방에는, 플랜지부(25)가 설치되어 있다. 처리 용기(1)의 저면과 플랜지부(25)의 사이에는, 벨로우즈(26)가 마련되어 있다. 벨로우즈(26)는, 처리 용기(1) 내의 분위기를 외기와 구획하고, 적재대(2)의 승강 동작에 따라 신축한다.
처리 용기(1)의 저면 근방에는, 승강판(27a)으로부터 상방으로 돌출되도록 3개(2개만 도시)의 웨이퍼 지지 핀(27)이 마련되어 있다. 웨이퍼 지지 핀(27)은, 처리 용기(1)의 하방에 마련된 승강 기구(28)에 의해 승강판(27a)을 통해서 승강한다. 웨이퍼 지지 핀(27)은, 반송 위치에 있는 적재대(2)에 마련된 관통 구멍(2a)에 삽입 관통되어 적재대(2)의 상면에 대하여 돌출 함몰 가능하게 되어 있다. 웨이퍼 지지 핀(27)을 승강시킴으로써, 반송 기구(도시하지 않음)와 적재대(2)의 사이에서 웨이퍼(W)의 전달이 행해진다.
샤워 헤드(3)는, 처리 용기(1) 내에 처리 가스를 샤워 형상으로 공급한다. 샤워 헤드(3)는, 금속제이며, 적재대(2)에 대향하도록 마련되어 있고, 적재대(2)와 거의 동일한 직경을 갖고 있다. 샤워 헤드(3)는, 본체부(31) 및 샤워 플레이트(32)를 갖는다. 본체부(31)는, 처리 용기(1)의 천장벽(14)에 고정되어 있다. 샤워 플레이트(32)는, 본체부(31) 아래에 접속되어 있다. 본체부(31)와 샤워 플레이트(32)의 사이에는, 가스 확산 공간(33)이 형성되어 있다. 가스 확산 공간(33)에는, 처리 용기(1)의 천장벽(14) 및 본체부(31)의 중앙을 관통하도록 가스 도입 구멍(36)이 마련되어 있다. 샤워 플레이트(32)의 주연부에는 하방으로 돌출되는 환상 돌기부(34)가 형성되어 있다. 환상 돌기부(34)의 내측 평탄부에는, 가스 토출 구멍(35)이 형성되어 있다. 적재대(2)가 처리 위치에 존재한 상태에서는, 적재대(2)와 샤워 플레이트(32)의 사이에 처리 공간(38)이 형성되고, 커버 부재(22)의 상면과 환상 돌기부(34)가 근접하여 환상 간극(39)이 형성된다.
배기부(4)는, 처리 용기(1)의 내부를 배기한다. 배기부(4)는, 배기구(13b)에 접속된 배기 배관(41)과, 배기 배관(41)에 접속된 진공 펌프나 압력 제어 밸브 등을 갖는 배기 기구(42)를 갖는다. 처리 시에는, 처리 용기(1) 내의 가스가 슬릿(13a)을 통해서 배기 덕트(13)에 이르고, 배기 덕트(13)로부터 배기 배관(41)을 통해서 배기 기구(42)에 의해 배기된다.
가스 공급부(5)는, 샤워 헤드(3)에 각종 처리 가스를 공급한다. 가스 공급부(5)는, 가스원(51) 및 가스 라인(52)을 포함한다. 가스원(51)은, 예를 들어 각종 처리 가스의 공급원, 매스 플로 컨트롤러, 밸브(모두 도시하지 않음)를 포함한다. 각종 처리 가스는, 후술하는 실시 형태의 실리콘 질화막의 형성 방법에서 사용되는 흡착 저해 가스, 실리콘 함유 가스, 질소 함유 가스, 개질 가스 및 퍼지 가스를 포함한다. 각종 가스는, 가스원(51)으로부터 가스 라인(52) 및 가스 도입 구멍(36)을 통해서 가스 확산 공간(33)에 도입된다.
흡착 저해 가스는, 할로겐 가스 및 비할로겐 가스를 포함한다. 할로겐 가스로서는, 예를 들어 불소 가스(F2), 염소 가스(Cl2), 불화수소 가스(HF)를 들 수 있다. 비할로겐 가스로서는, 예를 들어 질소 가스(N2), 실란 커플링제를 들 수 있다. 실리콘 함유 가스로서는, 예를 들어 염소(Cl), 브롬(Br), 요오드(I) 등의 할로겐 및 규소(Si)를 포함하는 가스를 들 수 있다. 질소 함유 가스로서는, 예를 들어 암모니아 가스(NH3), 히드라진 가스(N2H4)를 들 수 있다. 개질 가스로서는, 예를 들어 수소 가스(H2)를 들 수 있다. 퍼지 가스로서는, 예를 들어 질소 가스(N2), 아르곤 가스(Ar)를 들 수 있다.
또한, 성막 장치는, 용량 결합 플라스마 장치이며, 적재대(2)가 하부 전극으로서 기능하고, 샤워 헤드(3)가 상부 전극으로서 기능한다. 적재대(2)는, 콘덴서(도시하지 않음)를 통해서 접지되어 있다. 단, 적재대(2)는, 예를 들어 콘덴서를 통하지 않고 접지되어 있어도 되고, 콘덴서와 코일을 조합한 회로를 통해서 접지되어 있어도 된다. 샤워 헤드(3)는, RF 전력 공급부(8)에 접속되어 있다.
RF 전력 공급부(8)는, 고주파 전력(이하, 「RF 전력」이라고도 함)을 샤워 헤드(3)에 공급한다. RF 전력 공급부(8)는, RF 전원(81), 정합기(82) 및 급전 라인(83)을 갖는다. RF 전원(81)은, RF 전력을 발생시키는 전원이다. RF 전력은, 플라스마의 생성에 적합한 주파수를 갖는다. RF 전력의 주파수는, 예를 들어 저주파수대의 450KHz부터 마이크로파대의 2.45GHz의 범위 내의 주파수이다. RF 전원(81)은, 정합기(82) 및 급전 라인(83)을 통해서 샤워 헤드(3)의 본체부(31)에 접속되어 있다. 정합기(82)는, RF 전원(81)의 내부 임피던스에 부하 임피던스를 정합시키기 위한 회로를 갖는다. 또한, RF 전력 공급부(8)는, 상부 전극이 되는 샤워 헤드(3)에 RF 전력을 공급하는 것으로서 설명했지만, 이것에 한정되는 것은 아니다. 하부 전극이 되는 적재대(2)에 RF 전력을 공급하는 구성이어도 된다.
제어부(9)는, 예를 들어 컴퓨터이며, CPU(Central Processing Unit), RAM(Random Access Memory), ROM(Read Only Memory), 보조 기억 장치 등을 구비한다. CPU는, ROM 또는 보조 기억 장치에 저장된 프로그램에 기초해서 동작하여, 성막 장치의 동작을 제어한다. 제어부(9)는, 성막 장치의 내부에 마련되어 있어도 되고, 외부에 마련되어 있어도 된다. 제어부(9)가 성막 장치의 외부에 마련되어 있는 경우, 제어부(9)는, 유선 또는 무선 등의 통신 수단에 의해 성막 장치를 제어할 수 있다.
〔실리콘 질화막의 형성 방법〕
도 2를 참조하여, 실시 형태의 실리콘 질화막의 형성 방법의 일례에 대해서, 상술한 성막 장치를 사용하여 행하는 경우를 설명한다. 본 실시 형태에서는, 웨이퍼(W)로서 실리콘 웨이퍼를 사용하고, 해당 실리콘 웨이퍼에는 오목부로서 트렌치가 형성되어 있다. 또한, 트렌치 내부 및 웨이퍼(W)의 표면은, 예를 들어 실리콘이나 절연막으로 구성되고, 부분적으로 금속이나 금속 화합물이 존재하고 있어도 된다.
먼저, 제어부(9)는, 처리 용기(1) 내에, 표면에 트렌치가 형성된 웨이퍼(W)를 반입한다. 제어부(9)는, 승강 기구(24)를 제어하여 적재대(2)를 반송 위치로 하강시킨 상태에서, 게이트 밸브(12)를 개방한다. 계속해서, 반송 암(도시하지 않음)에 의해, 반입출구(11)를 통해서 처리 용기(1) 내에 웨이퍼(W)를 반입하여, 히터(21)에 의해 소정의 온도(예를 들어 600℃ 이하)로 가열된 적재대(2) 상에 적재한다. 계속해서, 제어부(9)는, 승강 기구(24)를 제어하여 적재대(2)를 처리 위치까지 상승시키고, 배기 기구(42)에 의해 처리 용기(1) 내를 소정의 진공도까지 감압한다.
계속해서, 흡착 저해 영역을 형성하는 공정으로서, Cl2 플라스마 공정 S11을 행한다. Cl2 플라스마 공정 S11에서는, 웨이퍼(W)를 염소 가스로부터 생성한 플라스마에 노출시켜 트렌치의 상부 및 웨이퍼(W)의 표면에 흡착 저해 영역을 형성한다. 본 실시 형태에 있어서, 제어부(9)는, 가스 공급부(5)로부터 샤워 헤드(3)를 통해서 처리 용기(1) 내에 염소 가스를 공급한 후, RF 전력 공급부(8)에 의해 샤워 헤드(3)에 RF 전력을 공급한다. 이에 의해, 처리 용기(1) 내에서 염소 가스로부터 플라스마가 생성되어, 웨이퍼(W)에 형성된 트렌치의 표면에, 염소 라디칼, 염소 이온 등의 활성종(반응종)이 공급된다. 활성종은, 표면 상에 물리 흡착 혹은 화학 흡착된다. 흡착된 염소는, 후술하는 Si 전구체 흡착 공정 S15에서, DCS의 흡착을 저해하는 기능을 갖기 때문에, 염소가 흡착된 영역은 DCS에 대하여 흡착 저해 영역이 된다. 여기서, 활성종은, 웨이퍼(W)의 표면이나 트렌치의 상부에는 용이하게 도달하지만, 트렌치의 안쪽, 즉 저부 부근의 하부에는 별로 많이는 도달하지 않는다. 트렌치의 애스펙트비는 높으므로, 많은 활성종은, 트렌치의 안쪽에 도달하기 전에 흡착 혹은 실활한다. 따라서, 웨이퍼(W)의 표면 및 트렌치의 상부에는 고밀도로 염소가 흡착되지만, 트렌치의 하부에는 미흡착 부분이 많이 잔존하여, 흡착 염소의 밀도는 낮아진다.
또한, Cl2 플라스마 공정 S11에서의 RF 전력은, 후술하는 질화 공정 S17에서의 RF 전력보다도 작은 것이 바람직하다. 이것은, Cl2 플라스마 공정 S11에서는 트렌치 내부에서 흡착 염소 밀도의 구배를 형성하기 위하여 활성종의 도우즈양을 비교적 제한할 필요가 있는 것에 반해, 질화 공정 S17에서는 트렌치 내의 막 전체를 충분히 질화시키기 위함이다.
또한, Cl2 플라스마 공정 S11에서의 프로세스 조건은, 예를 들어 이하이다.
·시간: 0.05초 내지 6초
·RF 전력: 10W 내지 500W
·압력: 0.1Torr(13.3Pa) 내지 50Torr(6.7kPa)
계속해서, 퍼지 공정 S12를 행한다. 퍼지 공정 S12에서는, Cl2 플라스마 공정 S11 후에 처리 용기(1) 내에 잔존하는 가스를 제거한다. 본 실시 형태에 있어서, 제어부(9)는, 가스 공급부(5)로부터 샤워 헤드(3)를 통해서 처리 용기(1) 내에 아르곤 가스를 공급함과 함께, 배기부(4)에 의해 처리 용기(1) 내를 배기한다. 이에 의해, 처리 용기(1) 내에 잔존하는 가스가 아르곤 가스와 함께 배출된다. 또한, 퍼지 공정 S12는 생략해도 된다.
계속해서, 흡착 저해 영역을 형성하는 공정으로서, N2 플라스마 공정 S13을 행한다. N2 플라스마 공정 S13에서는, 웨이퍼(W)를 질소 가스로부터 생성한 플라스마에 노출시켜 트렌치의 상부 및 웨이퍼(W)의 표면에 흡착 저해 영역을 형성한다. 본 실시 형태에 있어서, 제어부(9)는, 가스 공급부(5)로부터 샤워 헤드(3)를 통해서 처리 용기(1) 내에 질소 가스를 공급한 후, RF 전력 공급부(8)에 의해 샤워 헤드(3)에 RF 전력을 공급한다. 이에 의해, 처리 용기(1) 내에서 질소 가스로부터 플라스마가 생성되어, 웨이퍼(W)의 표면에 형성된 트렌치 내에, 질소 라디칼, 질소 이온 등의 활성종이 공급된다. 활성종은, Cl2 플라스마 공정 S11에서 염소가 흡착되어 있지 않은 사이트에 물리 흡착 혹은 화학 흡착된다. 흡착된 질소는 후술하는 Si 전구체 흡착 공정 S15에서, DCS의 흡착을 저해하는 기능을 갖기 때문에, 질소가 흡착된 영역은 DCS에 대하여 흡착 저해 영역이 된다. 여기서, 활성종은, 웨이퍼(W)의 표면이나 트렌치의 상부에는 용이하게 도달하지만, 트렌치의 안쪽, 즉 저부 부근의 하부에는 별로 많이는 도달하지 않는다. 트렌치의 애스펙트비는 높으므로, 많은 활성종은, 트렌치의 안쪽에 도달하기 전에 흡착 혹은 실활한다. 따라서, 웨이퍼(W)의 표면 및 트렌치의 상부에는 고밀도로 질소가 흡착되지만, 트렌치의 하부에는 미흡착 부분이 많이 잔존하여, 흡착 질소의 밀도는 낮아진다.
또한, N2 플라스마 공정 S13에서의 RF 전력은, 후술하는 질화 공정 S17에서의 RF 전력보다도 작은 것이 바람직하다. 이것은, N2 플라스마 공정 S13에서는 트렌치 내부에서 흡착 질소 밀도의 구배를 형성하기 위하여 활성종의 도우즈양을 비교적 제한할 필요가 있는 것에 반해, 질화 공정 S17에서는 트렌치 내의 막 전체를 충분히 질화시키기 위함이다.
또한, N2 플라스마 공정 S13에서의 프로세스 조건은, 예를 들어 이하이다.
·시간: 0.1초 내지 6초
·RF 전력: 10W 내지 1kW
·압력: 0.1Torr(13.3Pa) 내지 50Torr(6.7kPa)
계속해서, 퍼지 공정 S14를 행한다. 퍼지 공정 S14에서는, N2 플라스마 공정 S13 후에 처리 용기(1) 내에 잔존하는 가스를 제거한다. 본 실시 형태에 있어서, 제어부(9)는, 가스 공급부(5)로부터 샤워 헤드(3)를 통해서 처리 용기(1) 내에 아르곤 가스를 공급함과 함께, 배기부(4)에 의해 처리 용기(1) 내를 배기한다. 이에 의해, 처리 용기(1) 내에 잔존하는 가스가 아르곤 가스와 함께 배출된다. 또한, 퍼지 공정 S14는 생략해도 된다.
계속해서, Si 전구체 흡착 공정 S15를 행한다. Si 전구체 흡착 공정 S15에서는, 웨이퍼(W)에 DCS를 공급함으로써, 흡착 저해 영역을 제외한 영역에 DCS를 흡착시켜서 Si 함유층을 형성한다. 본 실시 형태에 있어서, 제어부(9)는, 가스 공급부(5)로부터 샤워 헤드(3)를 통해서 처리 용기(1) 내에 DCS를 공급한다. DCS는, 흡착 저해 기능을 갖는 흡착 염소 및 흡착 질소가 존재하는 영역에는 별로 흡착되지 않고, 흡착 저해기가 존재하지 않는 영역에 많이 흡착된다. 따라서, 트렌치 내의 저부 부근에 DCS가 많이 흡착되고, 웨이퍼(W)의 표면 및 트렌치의 상부에는 별로 DCS가 흡착되지 않는다. 즉, 트렌치의 저부 부근에 DCS가 고밀도로 흡착되고, 트렌치의 상부 및 웨이퍼(W)의 표면 상에는 DCS가 저밀도로 흡착된다.
계속해서, 퍼지 공정 S16을 행한다. 퍼지 공정 S16에서는, Si 전구체 흡착 공정 S15 후에 처리 용기(1) 내에 잔존하는 가스를 제거한다. 본 실시 형태에 있어서, 제어부(9)는, 가스 공급부(5)로부터 샤워 헤드(3)를 통해서 처리 용기(1) 내에 아르곤 가스를 공급함과 함께, 배기부(4)에 의해 처리 용기(1) 내를 배기한다. 이에 의해, 처리 용기(1) 내에 잔존하는 가스가 아르곤 가스와 함께 배출된다. 또한, 퍼지 공정 S16은 생략해도 된다.
계속해서, 질화 공정 S17을 행한다. 질화 공정 S17에서는, 웨이퍼(W)를 암모니아 가스로부터 생성한 플라스마에 노출시켜 웨이퍼(W)의 표면 및 트렌치 내에 형성된 Si 함유층을 질화하여 실리콘 질화막을 형성한다. 본 실시 형태에 있어서, 제어부(9)는, 가스 공급부(5)로부터 샤워 헤드(3)를 통해서 처리 용기(1) 내에 암모니아 가스를 공급한 후, RF 전력 공급부(8)에 의해 샤워 헤드(3)에 RF 전력을 공급한다. 이에 의해, 처리 용기(1) 내에서 암모니아 가스로부터 플라스마가 생성되어, 웨이퍼(W)의 표면 및 트렌치 내에 질화를 위한 활성종이 공급된다. 활성종은, 트렌치 내에 형성된 Si 함유층과 반응하여, 실리콘 질화막의 분자층이 반응 생성물로서 형성된다. 여기서, Si 함유층은, 트렌치의 저부 부근에 많이 형성되어 있으므로, 트렌치 내의 저부 부근에 많이 질화 실리콘막이 형성된다. 따라서, 보텀 업성이 높은 매립 성막이 가능하게 된다.
또한, 질화 공정 S17에서의 프로세스 조건은, 예를 들어 이하이다.
·시간: 1초 내지 10초
·RF 전력: 100W 내지 3kW
·압력: 0.1Torr(13.3Pa) 내지 50Torr(6.7kPa)
계속해서, 퍼지 공정 S18을 행한다. 퍼지 공정 S18에서는, 질화 공정 S17 후에 처리 용기(1) 내에 잔존하는 가스를 제거한다. 본 실시 형태에 있어서, 제어부(9)는, 가스 공급부(5)로부터 샤워 헤드(3)를 통해서 처리 용기(1) 내에 아르곤 가스를 공급함과 함께, 배기부(4)에 의해 처리 용기(1) 내를 배기한다. 이에 의해, 처리 용기(1) 내에 잔존하는 가스가 아르곤 가스와 함께 배출된다. 또한, 퍼지 공정 S18은 생략해도 된다.
계속해서, 판정 공정 S19를 행한다. 판정 공정 S19에서는, 제어부(9)는, Cl2 플라스마 공정 S11부터 퍼지 공정 S18까지의 반복 횟수가 설정 횟수에 도달했는지 여부를 판정한다. 설정 횟수는, 예를 들어 형성하고자 하는 실리콘 질화막의 막 두께에 따라서 정해진다. 판정 공정 S19에서, 해당 반복 횟수가 설정 횟수에 도달했다고 판정된 경우, 처리를 종료한다. 한편, 판정 공정 S19에서, 해당 반복 횟수가 설정 횟수에 도달하지 않았다고 판정된 경우, Cl2 플라스마 공정 S11로 돌아간다.
이와 같이, Cl2 플라스마 공정 S11부터 퍼지 공정 S18까지가 반복되어, 트렌치의 개구부가 막히지 않는 상태에서, 저면측으로부터 실리콘 질화막이 퇴적된다. 그리고, V자의 단면을 형성하면서, 개구부를 막지 않는 보텀 업성이 높은 실리콘 질화막의 성막을 행할 수 있다. 그 결과, 보이드를 발생시키지 않고, 트렌치 내에 고품질의 실리콘 질화막을 매립할 수 있다.
다음으로 도 3을 참조하여, 실시 형태의 실리콘 질화막의 형성 방법의 다른 일례에 대하여 설명한다. 도 3에 도시되는 방법에서는, 웨이퍼(W)를 염소 가스 및 질소 가스로부터 생성한 플라스마에 노출시켜 트렌치의 상부 및 웨이퍼(W)의 표면에 흡착 저해 영역을 형성하는 점에서, 도 2에 도시되는 방법과 다르다. 또한, 그 밖의 점에 대해서는, 도 2에 도시되는 방법과 동일하다. 그래서, 이하에서는, 도 2에 도시되는 방법과 다른 점을 중심으로 설명한다.
먼저, 제어부(9)는, 처리 용기(1) 내에, 표면에 트렌치가 형성된 웨이퍼(W)를 반입한다. 처리 용기(1) 내에 웨이퍼(W)를 반입하는 방법은, 상술한 도 2에 도시되는 방법과 동일해도 된다.
계속해서, 흡착 저해 영역을 형성하는 공정으로서, Cl2/N2 플라스마 공정 S21을 행한다. Cl2/N2 플라스마 공정 S21에서는, 웨이퍼(W)를 염소 가스 및 질소 가스로부터 생성한 플라스마에 노출시켜 트렌치의 상부 및 웨이퍼(W)의 표면에 흡착 저해 영역을 형성한다. 본 실시 형태에 있어서, 제어부(9)는, 가스 공급부(5)로부터 샤워 헤드(3)를 통해서 처리 용기(1) 내에 염소 가스 및 질소 가스를 동시에 공급한 후, RF 전력 공급부(8)에 의해 샤워 헤드(3)에 RF 전력을 공급한다. 이에 의해, 처리 용기(1) 내에서 염소 가스 및 질소 가스로부터 플라스마가 생성되어, 웨이퍼(W)의 표면에 형성된 트렌치 내에 활성종이 공급된다. 활성종은, 표면 상에 물리 흡착 혹은 화학 흡착된다. 흡착된 염소는 후술하는 Si 전구체 흡착 공정 S23에서, DCS의 흡착을 저해하는 기능을 갖기 때문에, 염소가 흡착된 영역은 DCS에 대하여 흡착 저해 영역이 된다. 또한, 질소도 염소와 마찬가지로 표면 상에 물리 흡착 혹은 화학 흡착된다. 흡착된 질소는 후술하는 Si 전구체 흡착 공정 S23에서, DCS의 흡착을 저해하는 기능을 갖기 때문에, 질소가 흡착된 영역은 DCS에 대하여 흡착 저해 영역이 된다. 여기서, 활성종은, 웨이퍼(W)의 표면이나 트렌치의 상부에는 용이하게 도달하지만, 트렌치의 안쪽, 즉 저부 부근의 하부에는 별로 많이는 도달하지 않는다. 트렌치의 애스펙트비는 높으므로, 많은 활성종은, 트렌치의 안쪽에 도달하기 전에 흡착 혹은 실활한다. 따라서, 웨이퍼(W)의 표면 및 트렌치의 상부에는 고밀도로 염소 및 질소가 흡착되지만, 트렌치의 하부에는 미흡착 부분이 많이 잔존하여, 흡착 염소 및 흡착 질소의 밀도는 낮아진다.
또한, Cl2/N2 플라스마 공정 S21에서의 RF 전력은, 질화 공정 S25에서의 RF 전력보다도 작은 것이 바람직하다. 이것은, Cl2/N2 플라스마 공정 S21에서는 트렌치 내부에서 염소 및 질소의 흡착 밀도의 구배를 형성하는 것에 반해, 질화 공정 S25에서는 트렌치 내의 막 전체를 충분히 질화시키기 위함이다.
또한, Cl2/N2 플라스마 공정 S21에서의 프로세스 조건은, 예를 들어 Cl2 플라스마 공정 S11 또는 N2 플라스마 공정 S13에서의 프로세스 조건과 동일해도 된다.
계속해서, 퍼지 공정 S22, Si 전구체 흡착 공정 S23, 퍼지 공정 S24, 질화 공정 S25, 퍼지 공정 S26 및 판정 공정 S27을 이 순으로 행한다. 퍼지 공정 S22, Si 전구체 흡착 공정 S23, 퍼지 공정 S24, 질화 공정 S25, 퍼지 공정 S26 및 판정 공정 S27은, 도 2에 도시되는 퍼지 공정 S14, Si 전구체 흡착 공정 S15, 퍼지 공정 S16, 질화 공정 S17, 퍼지 공정 S18 및 판정 공정 S19와 동일해도 된다.
이와 같이, Cl2/N2 플라스마 공정 S21부터 퍼지 공정 S26까지가 반복되어, 트렌치의 개구부가 막히지 않는 상태에서, 저면측으로부터 실리콘 질화막이 퇴적된다. 그리고, V자의 단면을 형성하면서, 개구부를 막지 않는 보텀 업성이 높은 실리콘 질화막의 성막을 행할 수 있다. 그 결과, 보이드를 발생시키지 않고, 트렌치 내에 고품질의 실리콘 질화막을 매립할 수 있다.
다음으로 도 4를 참조하여, 실시 형태의 실리콘 질화막의 형성 방법의 다른 일례에 대하여 설명한다. 도 4에 도시되는 방법에서는, 웨이퍼(W)를 염소 가스 및 질소 가스로부터 생성한 플라스마에 노출시키고, 이어서 질소 가스로부터 생성한 플라스마에 노출시켜 트렌치의 상부 및 웨이퍼(W)의 표면에 흡착 저해 영역을 형성하는 점에서, 도 2에 도시되는 방법과 다르다. 또한, 그 밖의 점에 대해서는, 도 2에 도시되는 방법과 동일하다. 그래서, 이하에서는, 도 2에 도시되는 방법과 다른 점을 중심으로 설명한다.
먼저, 제어부(9)는, 처리 용기(1) 내에, 표면에 트렌치가 형성된 웨이퍼(W)를 반입한다. 처리 용기(1) 내에 웨이퍼(W)를 반입하는 방법은, 상술한 도 2에 도시되는 방법과 동일해도 된다.
계속해서, Cl2/N2 플라스마 공정 S31을 행한다. Cl2/N2 플라스마 공정 S31에서는, 웨이퍼(W)를 염소 가스 및 질소 가스로부터 생성한 플라스마에 노출시켜 트렌치의 상부 및 웨이퍼(W)의 표면에 흡착 저해 영역을 형성한다. 본 실시 형태에 있어서, 제어부(9)는, 가스 공급부(5)로부터 샤워 헤드(3)를 통해서 처리 용기(1) 내에 염소 가스 및 질소 가스를 동시에 공급한 후, RF 전력 공급부(8)에 의해 샤워 헤드(3)에 RF 전력을 공급한다. 이에 의해, 처리 용기(1) 내에서 염소 가스 및 질소 가스로부터 플라스마가 생성되어, 웨이퍼(W)의 표면에 형성된 트렌치 내의 하지막 상에 활성종이 공급된다. 활성종은, 표면 상에 물리 흡착 혹은 화학 흡착된다. 흡착된 염소는 후술하는 Si 전구체 흡착 공정 S34에서, DCS의 흡착을 저해하는 기능을 갖기 때문에, 염소가 흡착된 영역은 DCS에 대하여 흡착 저해 영역이 된다. 또한, 질소도 염소와 마찬가지로 표면 상에 물리 흡착 혹은 화학 흡착된다. 흡착된 질소는 후술하는 Si 전구체 흡착 공정 S34에서, DCS의 흡착을 저해하는 기능을 갖기 때문에, 질소가 흡착된 영역은 DCS에 대하여 흡착 저해 영역이 된다. 여기서, 활성종은, 웨이퍼(W)의 표면이나 트렌치의 상부에는 용이하게 도달하지만, 트렌치의 안쪽, 즉 저부 부근의 하부에는 별로 많이는 도달하지 않는다. 트렌치의 애스펙트비는 높으므로, 많은 활성종은, 트렌치의 안쪽에 도달하기 전에 흡착 혹은 실활한다. 따라서, 웨이퍼(W)의 표면 및 트렌치의 상부에는 고밀도로 염소 및 질소가 흡착되지만, 트렌치의 하부에는 미흡착 부분이 많이 잔존하여, 흡착 염소 및 흡착 질소의 밀도는 낮아진다.
또한, Cl2/N2 플라스마 공정 S31에서의 RF 전력은, 질화 공정 S36에서의 RF 전력보다도 작은 것이 바람직하다. 이것은, Cl2/N2 플라스마 공정 S31에서는 트렌치 내부에서 염소 및 질소의 흡착 밀도 구배를 형성하는 것에 반해, 질화 공정 S36에서는 트렌치 내의 막 전체를 충분히 질화시키기 위함이다.
또한, Cl2/N2 플라스마 공정 S31에서의 프로세스 조건은, 예를 들어 Cl2 플라스마 공정 S11 또는 N2 플라스마 공정 S13에서의 프로세스 조건과 동일해도 된다.
계속해서, N2 플라스마 공정 S32를 행한다. N2 플라스마 공정 S32에서는, 웨이퍼(W)를 질소 가스로부터 생성한 플라스마에 노출시켜 트렌치의 상부 및 웨이퍼(W)의 표면에 흡착 저해 영역을 형성한다. 본 실시 형태에 있어서, 제어부(9)는, 가스 공급부(5)로부터 샤워 헤드(3)를 통해서 처리 용기(1) 내에 질소 가스를 공급함과 함께, RF 전력 공급부(8)에 의해 샤워 헤드(3)에 RF 전력을 공급한다. 이에 의해, 처리 용기(1) 내에서 질소 가스로부터 플라스마가 생성되어, 웨이퍼(W)의 표면에 형성된 트렌치 내의 하지막 상에 활성종이 공급된다. 활성종은, Cl2/N2 플라스마 공정 S31에서 염소 및 질소가 흡착되어 있지 않은 사이트에 물리 흡착 혹은 화학 흡착된다. 흡착된 질소는 후술하는 Si 전구체 흡착 공정 S34에서, DCS의 흡착을 저해하는 기능을 갖기 때문에, 질소가 흡착된 영역은 DCS에 대하여 흡착 저해 영역이 된다. 여기서, 활성종은, 웨이퍼(W)의 표면이나 트렌치의 상부에는 용이하게 도달하지만, 트렌치의 안쪽, 즉 저부 부근의 하부에는 별로 많이는 도달하지 않는다. 트렌치의 애스펙트비는 높으므로, 많은 활성종은, 트렌치의 안쪽에 도달하기 전에 흡착 혹은 실활한다. 따라서, 웨이퍼(W)의 표면 및 트렌치의 상부에는 고밀도로 질소가 흡착되지만, 트렌치의 하부에는 미흡착 부분이 많이 잔존하여, 흡착 질소의 밀도는 낮아진다.
또한, N2 플라스마 공정 S32에서의 RF 전력은, 질화 공정 S36에서의 RF 전력보다도 작은 것이 바람직하다. 이것은, N2 플라스마 공정 S32에서는 트렌치 내부에서 질소의 흡착 밀도 구배를 형성하는 것에 반해, 질화 공정 S36에서는 트렌치 내의 막 전체를 충분히 질화시키기 위함이다.
또한, N2 플라스마 공정 S32에서의 프로세스 조건은, 예를 들어 N2 플라스마 공정 S13에서의 프로세스 조건과 동일해도 된다.
또한, Cl2/N2 플라스마 공정 S31에서 N2 플라스마 공정 S32로 이행할 때는, 예를 들어 RF 전력의 공급을 유지한 상태에서 염소 가스의 공급만을 정지하고 N2 플라스마 공정 S32로 이행한다. 또한, Cl2/N2 플라스마 공정 S31에서 N2 플라스마 공정 S32로 이행할 때는, 예를 들어 RF 전력의 공급, 염소 가스의 공급 및 질소 가스의 공급을 일단 정지한 후, N2 플라스마 공정 S32로 이행해도 된다. 또한, Cl2/N2 플라스마 공정 S31에서 N2 플라스마 공정 S32로 이행할 때는, 예를 들어 RF 전력의 공급, 염소 가스의 공급을 일단 정지하고, 질소 가스를 공급한 상태를 일정 시간 유지한 후, N2 플라스마 공정 S32로 이행해도 된다.
또한, 예를 들어 Cl2/N2 플라스마 공정 S31과 N2 플라스마 공정 S32의 사이에 퍼지 공정을 행해도 된다.
계속해서, 퍼지 공정 S33, Si 전구체 흡착 공정 S34, 퍼지 공정 S35, 질화 공정 S36, 퍼지 공정 S37 및 판정 공정 S38을 이 순으로 행한다. 퍼지 공정 S33, Si 전구체 흡착 공정 S34, 퍼지 공정 S35, 질화 공정 S36, 퍼지 공정 S37 및 판정 공정 S38은, 도 2에 도시되는 퍼지 공정 S14, Si 전구체 흡착 공정 S15, 퍼지 공정 S16, 질화 공정 S17, 퍼지 공정 S18 및 판정 공정 S19와 동일해도 된다.
이와 같이, Cl2/N2 플라스마 공정 S31부터 퍼지 공정 S37까지가 반복되어, 트렌치의 개구부가 막히지 않는 상태에서, 저면측으로부터 실리콘 질화막이 퇴적된다. 그리고, V자의 단면을 형성하면서, 개구부를 막지 않는 보텀 업성이 높은 실리콘 질화막의 성막을 행할 수 있다. 그 결과, 보이드를 발생시키지 않고, 트렌치 내에 고품질의 실리콘 질화막을 매립할 수 있다.
다음으로 도 5를 참조하여, 실시 형태의 실리콘 질화막의 형성 방법의 다른 일례에 대하여 설명한다. 도 5에 도시되는 방법에서는, N2 플라스마 공정 S32 대신에, Cl2 플라스마 공정 S42를 행하는 점에서, 도 4에 도시되는 방법과 다르다. 또한, 그 밖의 점에 대해서는, 도 4에 도시되는 방법과 동일하다. 그래서, 이하에서는, 도 4에 도시되는 방법과 다른 점을 중심으로 설명한다.
먼저, 제어부(9)는, 처리 용기(1) 내에, 표면에 트렌치가 형성된 웨이퍼(W)를 반입한다. 처리 용기(1) 내에 웨이퍼(W)를 반입하는 방법은, 상술한 도 2에 도시되는 방법과 동일해도 된다.
계속해서, Cl2/N2 플라스마 공정 S41을 행한다. Cl2/N2 플라스마 공정 S41은, Cl2/N2 플라스마 공정 S31과 동일해도 된다.
계속해서, Cl2 플라스마 공정 S42를 행한다. Cl2 플라스마 공정 S42에서는, 웨이퍼(W)를 염소 가스로부터 생성한 플라스마에 노출시켜 트렌치의 상부 및 웨이퍼(W)의 표면에 흡착 저해 영역을 형성한다. 본 실시 형태에 있어서, 제어부(9)는, 가스 공급부(5)로부터 샤워 헤드(3)를 통해서 처리 용기(1) 내에 염소 가스를 공급한 후, RF 전력 공급부(8)에 의해 샤워 헤드(3)에 RF 전력을 공급한다. 이에 의해, 처리 용기(1) 내에서 염소 가스로부터 플라스마가 생성되어, 웨이퍼(W)의 표면에 형성된 트렌치 내의 하지막 상에 활성종이 공급된다. 활성종은, Cl2/N2 플라스마 공정 S41에서 염소 및 질소가 흡착되어 있지 않은 사이트에 물리 흡착 혹은 화학 흡착된다. 흡착된 염소는 후술하는 Si 전구체 흡착 공정 S44에서, DCS의 흡착을 저해하는 기능을 갖기 때문에, 염소가 흡착된 영역은 DCS에 대하여 흡착 저해 영역이 된다. 여기서, 활성종은, 웨이퍼(W)의 표면이나 트렌치의 상부에는 용이하게 도달하지만, 트렌치의 안쪽, 즉 저부 부근의 하부에는 별로 많이는 도달하지 않는다. 트렌치의 애스펙트비는 높으므로, 많은 활성종은, 트렌치의 안쪽에 도달하기 전에 흡착 혹은 실활한다. 따라서, 웨이퍼(W)의 표면 및 트렌치의 상부에는 고밀도로 염소가 흡착되지만, 트렌치의 하부에는 미흡착 부분이 많이 잔존하여, 흡착 염소의 밀도는 낮아진다.
또한, Cl2 플라스마 공정 S42에서의 RF 전력은, 질화 공정 S46에서의 RF 전력보다도 작은 것이 바람직하다. 이것은, Cl2 플라스마 공정 S42에서는 트렌치 내부에서 염소의 흡착 밀도 구배를 형성하는 것에 반해, 질화 공정 S46에서는 트렌치 내의 막 전체를 충분히 질화시키기 위함이다.
또한, Cl2 플라스마 공정 S42에서의 프로세스 조건은, 예를 들어 Cl2 플라스마 공정 S11에서의 프로세스 조건과 동일해도 된다.
또한, Cl2/N2 플라스마 공정 S41에서 Cl2 플라스마 공정 S42로 이행할 때는, 예를 들어 RF 전력의 공급을 유지한 상태에서 질소 가스의 공급만을 정지하고 Cl2 플라스마 공정 S42로 이행한다. 또한, Cl2/N2 플라스마 공정 S41에서 Cl2 플라스마 공정 S42로 이행할 때는, 예를 들어 RF 전력의 공급, 염소 가스의 공급 및 질소 가스의 공급을 일단 정지한 후, Cl2 플라스마 공정 S42로 이행해도 된다. 또한, Cl2/N2 플라스마 공정 S41에서 Cl2 플라스마 공정 S42로 이행할 때는, 예를 들어 RF 전력의 공급, 질소 가스의 공급을 일단 정지하고, 염소 가스를 공급한 상태를 일정 시간 유지한 후, Cl2 플라스마 공정 S42로 이행해도 된다.
또한, 예를 들어 Cl2/N2 플라스마 공정 S41과 Cl2 플라스마 공정 S42의 사이에 퍼지 공정을 행해도 된다.
계속해서, 퍼지 공정 S43, Si 전구체 흡착 공정 S44, 퍼지 공정 S45, 질화 공정 S46, 퍼지 공정 S47 및 판정 공정 S48을 이 순으로 행한다. 퍼지 공정 S43, Si 전구체 흡착 공정 S44, 퍼지 공정 S45, 질화 공정 S46, 퍼지 공정 S47 및 판정 공정 S48은, 도 4에 도시되는 퍼지 공정 S33, Si 전구체 흡착 공정 S34, 퍼지 공정 S35, 질화 공정 S36, 퍼지 공정 S37 및 판정 공정 S38과 동일해도 된다.
이와 같이, Cl2/N2 플라스마 공정 S41부터 퍼지 공정 S47까지가 반복되어, 트렌치의 개구부가 막히지 않는 상태에서, 저면측으로부터 실리콘 질화막이 퇴적된다. 그리고, V자의 단면을 형성하면서, 개구부를 막지 않는 보텀 업성이 높은 실리콘 질화막의 성막을 행할 수 있다. 그 결과, 보이드를 발생시키지 않고, 트렌치 내에 고품질의 실리콘 질화막을 매립할 수 있다.
다음으로 도 6을 참조하여, 실시 형태의 실리콘 질화막의 형성 방법의 다른 일례에 대하여 설명한다. 도 6에 도시되는 방법에서는, 웨이퍼(W)를 질소 가스로부터 생성한 플라스마에 노출시키고, 이어서 염소 가스로부터 생성한 플라스마에 노출시켜 트렌치의 상부 및 웨이퍼(W)의 표면에 흡착 저해 영역을 형성하는 점에서, 도 2에 도시되는 방법과 다르다. 또한, 그 밖의 점에 대해서는, 도 2에 도시되는 방법과 동일하다.
먼저, 제어부(9)는, 처리 용기(1) 내에, 표면에 트렌치가 형성된 웨이퍼(W)를 반입한다. 처리 용기(1) 내에 웨이퍼(W)를 반입하는 방법은, 상술한 도 2에 도시되는 방법과 동일해도 된다.
계속해서, N2 플라스마 공정 S51, 퍼지 공정 S52, Cl2 플라스마 공정 S53, 퍼지 공정 S54, Si 전구체 흡착 공정 S55, 퍼지 공정 S56, 질화 공정 S57, 퍼지 공정 S58 및 판정 공정 S59를 이 순으로 행한다. N2 플라스마 공정 S51, 퍼지 공정 S52, Cl2 플라스마 공정 S53, 퍼지 공정 S54, Si 전구체 흡착 공정 S55, 퍼지 공정 S56, 질화 공정 S57, 퍼지 공정 S58 및 판정 공정 S59는, 도 2에 도시되는 N2 플라스마 공정 S13, 퍼지 공정 S12, Cl2 플라스마 공정 S11, 퍼지 공정 S14, Si 전구체 흡착 공정 S15, 퍼지 공정 S16, 질화 공정 S17, 퍼지 공정 S18 및 판정 공정 S19와 동일해도 된다.
이와 같이, N2 플라스마 공정 S51부터 퍼지 공정 S58까지가 반복되어, 트렌치의 개구부가 막히지 않는 상태에서, 저면측으로부터 실리콘 질화막이 퇴적된다. 그리고, V자의 단면을 형성하면서, 개구부를 막지 않는 보텀 업성이 높은 실리콘 질화막의 성막을 행할 수 있다. 그 결과, 보이드를 발생시키지 않고, 트렌치 내에 고품질의 실리콘 질화막을 매립할 수 있다.
이상, 도 2 내지 도 6을 참조하여, 다양한 흡착 저해 영역을 형성하는 공정에 대하여 설명해 왔지만, 그에 한정되지 않는다. 예를 들어, Cl2 플라스마 공정을 실시한 후에 Cl2/N2 플라스마 공정을 실시해도 되고, N2 플라스마 공정을 실시한 후에 Cl2/N2 플라스마 공정을 실시해도 된다. 또한, Cl2 플라스마 공정, N2 플라스마 공정 및 Cl2/N2 플라스마 공정을 조합하여 흡착 저해 영역을 형성해도 된다. 예를 들어, Cl2 플라스마 공정을 실시한 후에 N2 플라스마 공정을 실시하고, 또한 Cl2 플라스마 공정을 실시해도 되고, N2 플라스마 공정을 실시한 후에 Cl2 플라스마 공정을 실시하고, 또한 N2 플라스마 공정을 실시해도 된다. 또한, 예를 들어, Cl2 플라스마 공정을 실시한 후에 Cl2/N2 플라스마 공정을 실시하고, 또한 Cl2 플라스마 공정을 실시해도 되고, N2 플라스마 공정을 실시한 후에 Cl2/N2 플라스마 공정을 실시하고, 또한 N2 플라스마 공정을 실시해도 된다. Cl2 플라스마 공정, N2 플라스마 공정 및 Cl2/N2 플라스마 공정의 조합이면, 상술에 한정되지 않고, 3스텝 이상의 조합도 포함된다.
또한, 실시 형태의 실리콘막의 형성 방법은, 또한 개질 공정을 갖고 있어도 된다. 개질 공정은, 예를 들어 흡착 저해 영역을 형성하는 공정 후, Si 전구체 흡착 공정 후 및 질화 공정 후의 적어도 어느 것에 실시된다. 개질 공정 S17에서는, 웨이퍼(W)를 수소 가스로부터 생성한 플라스마에 노출시켜 Si 함유층 및 SiN막을 개질한다. 본 실시 형태에 있어서, 제어부(9)는, 가스 공급부(5)로부터 샤워 헤드(3)를 통해서 처리 용기(1) 내에 수소 가스를 공급한 후, RF 전력 공급부(8)에 의해 샤워 헤드(3)에 RF 전력을 공급한다. 이에 의해, 처리 용기(1) 내에서 수소 가스로부터 플라스마가 생성되어, 웨이퍼(W)의 표면 및 트렌치 내에 수소 라디칼, 수소 이온 등의 활성종이 공급된다. 그 결과, Si 함유막이 개질된다. Si 함유막의 개질은, 예를 들어 Si 함유막에 포함되는 할로겐을 제거하는 것을 포함한다. 또한, 2사이클째 이후에 있어서는 SiN막 중의 할로겐이나 잉여의 NHx기를 제거하는 것도 포함한다. 할로겐이나 잉여의 NHx기를 제거함으로써, 예를 들어 습식 에칭 레이트의 개선이 가능하다.
〔실시예〕
상술한 실시 형태의 실리콘 질화막의 형성 방법에 의해 웨이퍼(W)의 표면에 형성된 트렌치 내에 실리콘 질화막을 형성했을 때의 매립 특성을 평가한 실시예에 대하여 설명한다.
실시예 1에서는, 도 2에 도시되는 실리콘 질화막의 형성 방법에 의해 트렌치 내에 실리콘 질화막을 형성하였다. 즉, 실시예 1에서는, Cl2 플라스마 공정 S11 및 N2 플라스마 공정 S13을 이 순으로 행함으로써 웨이퍼(W)에 흡착 저해 영역을 형성한 후, Si 전구체 흡착 공정 S15 및 질화 공정 S17을 행하였다. 계속해서, 트렌치 내의 깊이가 얕은 쪽으로부터 Z1 내지 Z6의 6개의 위치를 정의하고, 그 각각에 있어서, 퇴적된 실리콘 질화막의 막 두께를 측정하였다. 또한, 측정한 실리콘 질화막의 막 두께를 Cl2 플라스마 공정 S11부터 퍼지 공정 S18까지의 반복 횟수로 제산함으로써, 실리콘 질화막의 1사이클당 성막량(이하, 「GPC(Growth Per Cycle)」라고 함)을 산출하였다. 또한, 트렌치 내에 형성된 실리콘 질화막을 0.5％의 희불산(DHF)으로 에칭했을 때의 에칭 레이트(이하, 「WER(Wet Etching Rate)」이라고 함)를 측정하였다.
실시예 2에서는, 도 4에 도시되는 실리콘 질화막의 형성 방법에 의해 트렌치 내에 실리콘 질화막을 형성하였다. 즉, 실시예 2에서는, Cl2/N2 플라스마 공정 S31 및 N2 플라스마 공정 S32를 이 순으로 행함으로써 흡착 저해 영역을 형성한 후, Si 전구체 흡착 공정 S34 및 질화 공정 S36을 행하였다. 계속해서, 트렌치 내의 깊이가 얕은 쪽으로부터 Z1 내지 Z6의 6개의 위치를 정의하고, 그 각각에 있어서, 실리콘 질화막의 막 두께를 측정하여, Cl2/N2 플라스마 공정 S31부터 퍼지 공정 S37까지의 반복 횟수로 제산함으로써, GPC를 산출하였다. 또한, 트렌치 내에 형성된 실리콘 질화막을 0.5％의 DHF로 에칭했을 때의 WER을 측정하였다.
비교예 1에서는, 도 2에 도시되는 실리콘 질화막의 형성 방법에서의 N2 플라스마 공정 S13 및 퍼지 공정 S14를 행하지 않고 트렌치 내에 실리콘 질화막을 형성하였다. 즉, 비교예 1에서는, 웨이퍼(W)를 염소 가스로부터 생성한 플라스마에 노출시켜 흡착 저해 영역을 형성한 후, Si 전구체 흡착 공정 S15 및 질화 공정 S17을 행하였다. 계속해서, 트렌치 내의 깊이가 얕은 쪽으로부터 Z1 내지 Z6의 6개의 위치를 정의하고, 그 각각에 있어서, 실리콘 질화막의 막 두께를 측정하여, Cl2 플라스마 공정 S11부터 퍼지 공정 S18까지의 반복 횟수로 제산함으로써, GPC를 산출하였다. 또한, 트렌치 내에 형성된 실리콘 질화막을 0.5％의 DHF로 에칭했을 때의 WER을 측정하였다.
비교예 2에서는, 도 2에 도시되는 실리콘 질화막의 형성 방법에서의 Cl2 플라스마 공정 S11 및 퍼지 공정 S12를 행하지 않고 트렌치 내에 실리콘 질화막을 형성하였다. 즉, 비교예 2에서는, 웨이퍼(W)를 질소 가스로부터 생성한 플라스마에 노출시켜 흡착 저해 영역을 형성한 후, Si 전구체 흡착 공정 S15 및 질화 공정 S17을 행하였다. 계속해서, 트렌치 내의 깊이가 얕은 쪽으로부터 Z1 내지 Z6의 6개의 위치를 정의하고, 그 각각에 있어서, 실리콘 질화막의 막 두께를 측정하여, N2 플라스마 공정 S13부터 퍼지 공정 S18까지의 반복 횟수로 제산함으로써, GPC를 산출하였다.
도 7은, 트렌치에 대한 실리콘 질화막의 매립 특성의 평가 결과를 도시하는 도면이다. 도 7에서, 위치(Z1 내지 Z6) 중, 위치(Z1)가 가장 얕은 위치, 즉 트렌치의 상부의 위치이며, 위치(Z6)가 가장 깊은 위치, 즉 트렌치의 하부의 위치이다. 또한, 도 7에서는, 실시예 1, 실시예 2, 비교예 1 및 비교예 2 모두에 있어서, 위치(Z6)에서 정규화한 GPC를 나타낸다.
도 7에 도시되는 바와 같이, 실시예 1, 실시예 2, 비교예 1 및 비교예 2의 어느 것에 있어서든, 위치(Z6)로부터 위치(Z1)(트렌치의 하부로부터 상부)를 향함에 따라서, 사이클 레이트가 작게 되어 있음을 알 수 있다. 이 결과로부터, 실시예 1, 실시예 2, 비교예 1 및 비교예 2의 어느 것에 있어서든, V자의 단면을 형성하면서 실리콘 질화막의 성막을 행할 수 있는 것으로 나타났다.
또한, 실시예 1 및 실시예 2에서는, 비교예 1 및 비교예 2에 비하여, 트렌치의 상부(트렌치의 깊이가 얕은 위치)에서의 GPC가 특히 작게 되어 있음을 알 수 있다. 이 결과로부터, 실시예 1 및 실시예 2에서는, 비교예 1 및 비교예 2에 비하여, 트렌치 내에 매립되는 실리콘 질화막의 단면의 V자의 개방 각도가 커져서, 보텀 업성이 높은 실리콘 질화막의 성막을 행할 수 있는 것으로 나타났다.
이와 같이, 실시예 1 및 실시예 2에 의하면, 보텀 업성이 높은 실리콘 질화막의 성막을 행할 수 있으므로, 보이드의 발생을 보다 효과적으로 억제할 수 있다. 또한 패턴 내의 애스펙트비를 비교적 낮게 유지하는 것이 가능하기 때문에, 심에의 라디칼 공급이 보다 용이하게 행해진다. 그 때문에, 트렌치 내에 고품질의 실리콘 질화막을 매립할 수 있어, 예를 들어, 습식 에칭 내성이 향상된다고 생각된다. 특히, 저온(예를 들어 400℃ 미만)에서 실리콘 질화막을 형성하는 경우, 질화의 부족이 일어나기 쉬워, 심을 기점으로 해서 습식 에칭이 진행되기 쉬운 것으로 알려져 있다. 실시예 1 및 실시예 2에서는 패턴 내의 애스펙트비를 비교적 낮게 유지하는 것이 가능하기 때문에, 저온에서도 높은 습식 에칭 내성을 갖는다고 생각된다. 또한, 트렌치의 보잉 형상이 큰 경우에도, 보이드의 발생을 보다 효과적으로 억제할 수 있을 것으로 생각된다.
도 8은, 트렌치에 매립된 실리콘 질화막의 습식 에칭 레이트(WER)의 평가 결과를 도시하는 도면이다. 도 8에서는, 비교예 1의 습식 에칭 레이트(WER)에 있어서 정규화했을 때의 실시예 1, 실시예 2 및 비교예 1의 습식 에칭 레이트(WER)를 나타낸다.
도 8에 도시하는 바와 같이, 실시예 1 및 실시예 2의 습식 에칭 레이트(WER)는, 비교예 1의 습식 에칭 레이트(WER)의 절반 이하임을 알 수 있다. 이 결과로부터, 실시예 1 및 실시예 2에서는, 비교예 1에 비하여, 습식 에칭 내성이 향상되는 것으로 나타났다. 특히, 실시예 2의 습식 에칭 레이트(WER)는, 비교예 1의 습식 에칭 레이트(WER)의 1/3 정도로, 습식 에칭 내성이 특히 향상되는 것으로 나타났다.
금회 개시된 실시 형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기 실시 형태는, 첨부의 청구범위 및 그 취지를 일탈하지 않고, 다양한 형태로 생략, 치환, 변경되어도 된다.
상기 실시 형태에서는, 성막 장치가 용량 결합 플라스마 장치일 경우를 설명해 왔지만, 본 개시는 이것에 한정되지 않는다. 예를 들어, 유도 결합형 플라스마, 표면파 플라스마(마이크로파 플라스마), 마그네트론 플라스마, 리모트 플라스마 등을 플라스마원으로 하는 플라스마 장치이어도 된다.
상기 실시 형태에서는, 성막 장치가 웨이퍼를 1매씩 처리하는 매엽식 장치인 경우를 설명했지만, 본 개시는 이것에 한정되지 않는다. 예를 들어, 성막 장치는 복수의 웨이퍼에 대하여 한번에 처리를 행하는 뱃치식 장치이어도 된다. 또한, 예를 들어 성막 장치는 처리 용기 내의 회전 테이블 상에 배치한 복수의 웨이퍼를 회전 테이블에 의해 공전시켜, 제1 가스가 공급되는 영역과 제2 가스가 공급되는 영역을 차례로 통과시켜서 웨이퍼에 대하여 처리를 행하는 세미 뱃치식 장치이어도 된다. 또한, 예를 들어 성막 장치는 하나의 처리 용기 내에 복수의 적재대를 구비한 복수 매엽 성막 장치이어도 된다.
본 국제 출원은, 2021년 1월 20일에 출원한 일본 특허 출원 제2021-007406호에 기초하는 우선권을 주장하는 것이며, 당해 출원의 전체 내용을 본 국제 출원에 원용한다.
1: 처리 용기
5: 가스 공급부
9: 제어부

Claims (16)

  1. 기판의 표면에 형성된 오목부에 실리콘 질화막을 형성하는 방법이며,
    상기 기판을 할로겐 가스 및 비할로겐 가스를 포함하는 흡착 저해 가스로부터 생성한 플라스마에 노출시켜 흡착 저해 영역을 형성하는 공정과,
    상기 흡착 저해 영역을 제외한 영역에 실리콘 함유 가스를 흡착시키는 공정과,
    상기 실리콘 함유 가스가 흡착된 상기 기판을 질소 함유 가스로부터 생성한 플라스마에 노출시켜 실리콘 질화막을 형성하는 공정
    을 갖는 실리콘 질화막의 형성 방법.
  2. 제1항에 있어서, 상기 흡착 저해 영역을 형성하는 공정과, 상기 실리콘 함유 가스를 흡착시키는 공정과, 상기 실리콘 질화막을 형성하는 공정을 포함하는 사이클을 반복하는, 실리콘 질화막의 형성 방법.
  3. 제1항 또는 제2항에 있어서, 상기 흡착 저해 영역을 형성하는 공정은, 상기 기판을 상기 할로겐 가스로부터 생성한 플라스마에 노출시키고, 이어서, 상기 비할로겐 가스로부터 생성한 플라스마에 노출시키는 것을 포함하는, 실리콘 질화막의 형성 방법.
  4. 제3항에 있어서, 상기 흡착 저해 영역을 형성하는 공정은, 상기 기판을 상기 할로겐 가스로부터 생성한 플라스마에 노출시키고, 이어서, 상기 비할로겐 가스로부터 생성한 플라스마에 노출시키고, 이어서, 상기 할로겐 가스로부터 생성한 플라스마에 노출시키는 것을 포함하는, 실리콘 질화막의 형성 방법.
  5. 제1항 또는 제2항에 있어서, 상기 흡착 저해 영역을 형성하는 공정은, 상기 기판을 상기 비할로겐 가스로부터 생성한 플라스마에 노출시키고, 이어서, 상기 할로겐 가스로부터 생성한 플라스마에 노출시키는 것을 포함하는, 실리콘 질화막의 형성 방법.
  6. 제5항에 있어서, 상기 흡착 저해 영역을 형성하는 공정은, 상기 기판을 상기 비할로겐 가스로부터 생성한 플라스마에 노출시키고, 이어서, 상기 할로겐 가스로부터 생성한 플라스마에 노출시키고, 이어서, 상기 비할로겐 가스로부터 생성한 플라스마에 노출시키는 것을 포함하는, 실리콘 질화막의 형성 방법.
  7. 제1항 또는 제2항에 있어서, 상기 흡착 저해 영역을 형성하는 공정은, 상기 기판을 상기 할로겐 가스 및 상기 비할로겐 가스로부터 생성한 플라스마에 노출시키는 것을 포함하는, 실리콘 질화막의 형성 방법.
  8. 제7항에 있어서, 상기 흡착 저해 영역을 형성하는 공정은, 상기 기판을 상기 할로겐 가스 및 상기 비할로겐 가스로부터 생성한 플라스마에 노출시키고, 이어서, 상기 기판을 상기 할로겐 가스 및 상기 비할로겐 가스의 어느 한쪽으로부터 생성한 플라스마에 노출시키는 것을 포함하는, 실리콘 질화막의 형성 방법.
  9. 제1항 또는 제2항에 있어서, 상기 흡착 저해 영역을 형성하는 공정은, 상기 기판을 상기 할로겐 가스 및 상기 비할로겐 가스의 어느 한쪽으로부터 생성한 플라스마에 노출시키고, 이어서, 상기 기판을 상기 할로겐 가스 및 상기 비할로겐 가스로부터 생성한 플라스마에 노출시키는 것을 포함하는, 실리콘 질화막의 형성 방법.
  10. 제1항 또는 제2항에 있어서, 상기 흡착 저해 영역을 형성하는 공정은,
    상기 기판을 상기 할로겐 가스 및 상기 비할로겐 가스로부터 생성한 플라스마에 노출시키는 것과,
    상기 기판을 상기 할로겐 가스 및 상기 비할로겐 가스의 어느 한쪽으로부터 생성한 플라스마에 노출시키는 것과,
    상기 기판을 상기 할로겐 가스 및 상기 비할로겐 가스 중 상기 한쪽 또는 다른 쪽으로부터 생성한 플라스마에 노출시키는 것
    을 포함하는, 실리콘 질화막의 형성 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 흡착 저해 영역을 형성하는 공정에서 플라스마를 생성하기 위하여 공급하는 전력은, 상기 실리콘 질화막을 형성하는 공정에서 플라스마를 생성하기 위하여 공급하는 전력보다도 작은, 실리콘 질화막의 형성 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 기판의 온도를 600℃ 이하로 설정하여 실시하는, 실리콘 질화막의 형성 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 할로겐 가스는, 염소 가스이며,
    상기 비할로겐 가스는, 질소 가스인, 실리콘 질화막의 형성 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 기판을 수소 가스로부터 생성한 플라스마에 노출시켜서 개질하는 개질 공정을 더 갖는, 실리콘 질화막의 형성 방법.
  15. 제14항에 있어서, 상기 개질 공정은, 상기 흡착 저해 영역을 형성하는 공정, 상기 실리콘 함유 가스를 흡착시키는 공정 및 상기 실리콘 질화막을 형성하는 공정의 적어도 어느 것의 공정 후에 실시되는 것을 갖는, 실리콘 질화막의 형성 방법.
  16. 오목부가 표면에 형성된 기판을 수용하는 처리 용기와,
    상기 처리 용기 내에 흡착 저해 가스, 실리콘 함유 가스 및 질소 함유 가스를 공급하는 가스 공급부와,
    제어부
    를 구비하고,
    상기 흡착 저해 가스는, 할로겐 가스 및 비할로겐 가스를 포함하고,
    상기 제어부는,
    상기 기판을 상기 흡착 저해 가스로부터 생성한 플라스마에 노출시켜 흡착 저해 영역을 형성하는 공정과,
    상기 흡착 저해 영역을 제외한 영역에 상기 실리콘 함유 가스를 흡착시키는 공정과,
    상기 실리콘 함유 가스가 흡착된 상기 기판을 상기 질소 함유 가스로부터 생성한 플라스마에 노출시켜서 실리콘 질화막을 형성하는 공정
    을 실시하도록 상기 가스 공급부를 제어하도록 구성되는,
    성막 장치.
KR1020237027079A 2021-01-20 2022-01-11 실리콘 질화막의 형성 방법 및 성막 장치 KR20230129518A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021007406A JP2022111765A (ja) 2021-01-20 2021-01-20 シリコン窒化膜の形成方法及び成膜装置
JPJP-P-2021-007406 2021-01-20
PCT/JP2022/000545 WO2022158332A1 (ja) 2021-01-20 2022-01-11 シリコン窒化膜の形成方法及び成膜装置

Publications (1)

Publication Number Publication Date
KR20230129518A true KR20230129518A (ko) 2023-09-08

Family

ID=82548884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237027079A KR20230129518A (ko) 2021-01-20 2022-01-11 실리콘 질화막의 형성 방법 및 성막 장치

Country Status (4)

Country Link
US (1) US20240087885A1 (ko)
JP (1) JP2022111765A (ko)
KR (1) KR20230129518A (ko)
WO (1) WO2022158332A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112668A (ja) 2012-11-08 2014-06-19 Novellus Systems Incorporated ギャップフィルのための共形膜蒸着
JP2018137369A (ja) 2017-02-22 2018-08-30 東京エレクトロン株式会社 成膜方法及び成膜装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6088178B2 (ja) * 2011-10-07 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6778144B2 (ja) * 2017-04-25 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112668A (ja) 2012-11-08 2014-06-19 Novellus Systems Incorporated ギャップフィルのための共形膜蒸着
JP2018137369A (ja) 2017-02-22 2018-08-30 東京エレクトロン株式会社 成膜方法及び成膜装置

Also Published As

Publication number Publication date
WO2022158332A1 (ja) 2022-07-28
US20240087885A1 (en) 2024-03-14
JP2022111765A (ja) 2022-08-01

Similar Documents

Publication Publication Date Title
US9171734B1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
US9508546B2 (en) Method of manufacturing semiconductor device
JP5358436B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP2017152531A (ja) 基板処理方法
JPWO2018055730A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
KR20180029859A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US10546753B2 (en) Method of removing silicon oxide film
US20220411920A1 (en) Substrate processing method and substrate processing device
KR20230129518A (ko) 실리콘 질화막의 형성 방법 및 성막 장치
US20220372618A1 (en) Method for manufacturing semiconductor device, and film-forming device
WO2022224863A1 (ja) 成膜方法及び成膜装置
KR20220100009A (ko) 기판 처리 방법 및 기판 처리 장치
JP2023118554A (ja) シリコン窒化膜の形成方法及び成膜装置
WO2022059505A1 (ja) ＳｉＮ膜埋め込み方法及び成膜装置
US20230077599A1 (en) Film forming method and film forming apparatus
US20230377876A1 (en) Recess filling method and substrate processing apparatus
WO2022085499A1 (ja) 成膜方法及び成膜装置
US20220333249A1 (en) Substrate processing method and substrate processing device
KR20230060463A (ko) 성막 방법 및 성막 시스템
JP2024013097A (ja) 基板処理方法及び基板処理装置
KR20230132856A (ko) 성막 방법, 처리 장치 및 처리 시스템