KR20230128475A - 자가조립장치 및 자가조립방법 - Google Patents

자가조립장치 및 자가조립방법 Download PDF

Info

Publication number
KR20230128475A
KR20230128475A KR1020237022571A KR20237022571A KR20230128475A KR 20230128475 A KR20230128475 A KR 20230128475A KR 1020237022571 A KR1020237022571 A KR 1020237022571A KR 20237022571 A KR20237022571 A KR 20237022571A KR 20230128475 A KR20230128475 A KR 20230128475A
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
fluid
pixel
self
Prior art date
Application number
KR1020237022571A
Other languages
English (en)
Inventor
김진성
박성윤
문성민
김정훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20230128475A publication Critical patent/KR20230128475A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95122—Active alignment, i.e. by apparatus steering by applying vibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95123—Active alignment, i.e. by apparatus steering by applying a pressurised fluid flow, e.g. liquid or gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

자가조립장치는 제1 높이를 갖는 유체를 수용하는 챔버와, 기판을 장착하기 위해 챔버의 바닥부에 배치되는 장착부와, 유체의 높이를 조절하는 유체 높이 조절부와, 유체의 높이가 제1 높이에서 제2 높이로 감소할 때, 상기 부유된 복수의 발광 소자를 조립하기 위해 기판에 전압을 인가하는 전압 인가부를 포함한다.

Description

자가조립장치 및 자가조립방법
실시예는 자가조립장치 및 자가조립방법에 관한 것이다.
디스플레이 장치는 발광 다이오드(Light Emitting Diode)와 같은 자발광 소자를 화소의 광원으로 이용하여 고화 질의 영상을 표시한다. 발광 다이오드는 열악한 환경 조건에서도 우수한 내구성을 나타내며, 장수명 및 고휘도가 가능하여 차세대 디스플레이 장치의 광원으로 각광받고 있다.
최근, 신뢰성이 높은 무기 결정 구조의 재료를 이용하여 초소형의 발광 다이오드를 제조하고, 이를 디스플레이 장치의 패널(이하, "디스플레이 패널"이라 함)에 배치하여 차세대 화소 광원으로 이용하기 위한 연구가 진행되고 있다.
고해상도를 구현하기 위해서 점차 화소의 사이즈가 작아지고 있고, 이와 같이 작아진 사이즈의 화소에 수많은 발광 소자가 조립되어야 하므로, 마이크로 또는 나노 스케일 정도로 작은 초소형의 발광 다이오드의 제조에 대한 연구가 활발하게 이루어지고 있다.
통상 디스플레이 패널은 수백만개의 화소를 포함한다. 따라서, 사이즈가 작은 수백만개의 화소 각각에 발광 소자들을 조립하는 것이 매우 어렵기 때문에, 최근 디스플레이 패널에 발광 소자들을 조립하는 방안에 대한 다양한 연구가 활발하게 진행되고 있다.
일반적으로, 발광 소자에서 n형 도펀트를 포함하는 반도체층과 전극 사이에 오믹 특성이 좋지 않아, 반도체층과 전극 사이에 오믹 컨택층이 형성된다. 통상, 오믹 컨택층은 열처리 공정을 통해 반도체층의 물질과 전극의 물질의 반응으로 형성된다.
한편, 발광 소자의 사이즈가 작아짐에 따라, 이들 발광 소자를 기판 상에 전사하는 것이 매우 중요한 해결 과제로 대두되고 있다. 최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가 조립 방식(self-assembly method) 등이 있다. 특히, 자성체를 이용하여 발광 소자를 기판 상에 전사하는 자가 조립 방식이 최근 각광받고 있다. 자가 조립 방식을 위해 발광 소자에 자성 물질이 포함된다.
이 중에서 자가 조립 방식은 도 1에 도시한 바와 같이, 챔버(미도시) 내에 배선 전극(4, 5)을 구비한 기판(3)이 챔버의 수평면에 평행하게 배치된다. 이후, 기판(3) 상에 위치된 자석(1)의 이동 방향을 따라 발광 소자들(7, 8)이 이동하여 해당 조립 홀(2)에 조립된다. 조립 홀(2)는 배선 전극(4, 5) 사이에 위치된다. 자석(1)에 의해 발광 소자들(7, 8)이 해당 조립 홀(2) 근처로 이동되고 배선 전극(4, 5) 사이의 유전영동힘(Dielectrophoretic Force)에 의해 해당 발광 소자들(7, 8)이 해당 조립 홀(2)에 조립된다.
최근 들어, 대형 디스플레이에 대한 요구가 증가됨에 따라, 대형 기판에서의 자가조립이 요구되고 있다. 8세대 (2200mm x2500mm) 이상의 기판(3)이 챔버의 수평면에 평행하게 배치되는 경우, 중력에 의해 기판(3)이 아래로 휘어진다.
이와 같이, 기판(3)이 휘어진 상태에서 자석(1)이 수평 방향을 따라 이동되는 경우, 기판(3)의 휘어짐 정도에 따라 기판(3)의 조립 홀(2) 근처에서의 자석(1)에 의한 자기장의 세기가 달라진다. 예컨대, 기판(1)의 가장자리 영역에 위치된 조립 홀(2) 근처에서의 자석(1)에 의한 자기장 세기는 크기 때문에, 비교적 많은 수의 발광 소자들(7, 8)이 자석을 따라 이동이 가능하다. 하지만, 기판(1)의 중심 영역에 위치된 조립 홀(2) 근처에서의 자석(1)에 의한 자기장 세기는 작기 때문에, 비교적 적은 수의 발광 소자들이 자석(1)을 따라 이동하거나 아예 발광 소자가 자석(1)을 따라 이동하지 않을 수 있다. 예컨대, 휨이 크게 발생되지 않은 기판(1)의 가장자리 근처의 발광 소자(7)는 자석(1)과의 거리가 비교적 가깝기 때문에 자석(1)에 의해 큰 자기장 세기가 가해지므로, 해당 발광 소자(7)는 자석(1)을 따라 이동하여 원하는 조립 홀(2)에 용이하게 조립될 수 있다. 이에 반해, 휨이 크게 발생된 기판(1)의 중심 근처의 발광 소자(8)은 자석(1)과의 거리가 비교적 멀어 자석(1)에 의해 작은 자기장 세기가 가해지므로, 해당 발광 소자(7)는 자석(1)을 따라 이동하지 않거나 느리게 이동되어 원하는 조립 홀(2)에 조립되지 않거나 조립이 어려울 수 있다.
따라서, 기판(1)의 위치별로 자가조립된 발광 소자의 개수가 달라져 화소 각각의 휘도가 불균일해지는 문제점이 있었다. 또한, 원하는 만큼 발광 소자들이 화소별로 조립되지 않아 고휘도를 확보하기 어려운 문제점이 있었다.
또한, 발광 소자(8)의 사이즈가 작아질수록 발광 소자(8)가 자석(1)에 이끌림이 지연되어 자가조립속도가 저하되는 문제점이 있었다.
아울러, 이동 중인 자석(1)으로 원하는 개수만큼의 발광 소자(8)가 유도되지 못하여 화소 각각에 원하는 개수의 발광 소자(8)가 조립되지 못한다. 이에 따라, 각 화소의 휘도가 현저히 떨어지는 문제점이 있었다.
실시예는 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
실시예의 다른 목적은 화소별로 균일한 휘도를 확보할 수 있는 자가조립장치 및 자가조립방법을 제공한다.
실시예의 또 다른 목적은 고 휘도를 확보할 수 있는 자가조립장치 및 자가조립방법을 제공한다.
실시예의 또 다른 목적은 조립 정확도 및 자가조립속도를 향상시킬 수 있는 자가조립장치 및 자가조립방법을 제공한다.
실시예의 또 다른 목적은 발광소자의 회수율을 증대시킬 수 있는 자가조립장치 및 자가조립방법을 제공한다.
상기 또는 다른 목적을 달성하기 위해 실시예의 일 측면에 따르면, 자가조립장치는, 제1 높이를 갖는 유체를 수용하는 챔버 -복수의 발광 소자가 조립 방향성을 갖고 상기 유체의 표면 상에 부유됨-; 기판을 장착하기 위해 상기 챔버의 바닥부에 배치되는 장착부; 상기 유체의 높이를 조절하는 유체 높이 조절부; 및 상기 유체의 높이가 상기 제1 높이에서 제2 높이로 감소할 때, 상기 부유된 복수의 발광 소자를 조립하기 위해 상기 기판에 전압을 인가하는 전압 인가부를 포함한다.
실시예의 다른 측면에 따르면, 자가조립방법은, 기판을 챔버의 바닥부 상에 장착하는 단계; 상기 챔버에 제1 높이를 갖는 유체를 수용하는 단계 -복수의 발광 소자가 조립 방향성을 갖고 상기 유체의 표면 상에 부유됨-; 상기 유체의 높이를 상기 제1 높이(H1)에서 제2 높이(H2)로 감소시키는 단계; 상기 기판에 전압을 인가하여 상기 부유된 복수의 발광 소자를 상기 기판 상에 조립하는 단계를 포함한다.
실시예에 따른 자가조립장치 및 자가조립방법의 효과에 대해 설명하면 다음과 같다.
실시예들 중 적어도 하나에 의하면, 화소별로 균일한 휘도를 확보하고 고 휘도를 확보할 수 있다.
도 10 및 도 11에 도시한 바와 같이, 발광 소자(150)의 일 면이 소수성 처리면(157)을 가지므로, 복수의 발광 소자(10)가 유체(415) 상에 투하되는 경우 발광 소자(150)의 조립 방향성으로 인해 발광 소자(150)의 소수성 처리면(157)이 상측을 향하도록 위치될 수 있다. 이러한 발광 소자(150)의 배치 사태에서 자가조립이 수행되는 경우, 발광 소자(150)가 기판(200)의 조립 홀(300)에 불량 없이 조립되므로 기판(200)의 각 화소에 정상 발광 소자의 개수를 증가시켜 휘도가 현저하게 향상될 수 있다. 아울러, 이러한 발광 소자(150)의 배치 사태에서 자가조립이 수행되는 경우, 발광 소자(150)가 기판(200)의 조립 홀(203)에 정확하게 조립되도록 하여 조립 정확성과 조립 속도를 향상시킬 수 있다.
도 10 및 도 14에 도시한 바와 같이, 챔버(410)의 하측에 장착부(420)가 구비되고, 장착부(420)는 바닥부(421)가 평면인 고정 홈부(423)를 포함할 수 있다. 장착부(420)의 고정 홈부(423)의 바닥부(421)에 기판(200)이 장착되는 경우, 기판(200)에 휨이 발생되지 않는다. 이에 따라, 복수의 유체(415)의 표면(416)에 부유하는 복수의 발광 소자(150)가 기판(200)의 조립 면(207)로부터 동일한 거리로 이격되므로 자가조립시 복수의 발광 소자(150)가 골고루 각 화소에 조립되므로 화소별로 균일한 휘도를 확보할 수 있다. 또한, 도 20에 도시한 바와 같이, 복수의 발광 소자(150)가 기판(200)의 조립 면(207) 근처에서 유체(415)의 표면(416)에 부유하므로, 자가조립시 복수의 발광 소자가 바로 아래에 위치된 기판(200)의 조립 홀(203)에 조립될 수 있어 화소별로 균일한 휘도를 확보할 수 있다. 또한, 복수의 발광 소자(150)가 기판(200)의 조립 면(207) 근처에 위치되어 자가조립시 기판(200)의 조립 홀(203)에 조립될 확률이 보다 높아져 고 휘도를 확보할 수 있다.
실시예들 중 적어도 하나에 의하면, 조립 정확도 및 자가조립속도를 향상시킬 수 있다.
도 20에 도시한 바와 같이, 복수의 발광 소자(150)가 기판(200)의 조립 면(207) 근처에 위치되므로, 자가조립시 발광 소자(150)가 기판(200)에 형성된 유전영동힘에 의해 해당 발광 소자(150) 아래에 위치된 기판(200)의 조립 홀(203)에 조립될 수 있어 조립 정확도 및 자가조립속도를 향상시킬 수 있다.
실시예들 중 적어도 하나에 의하면, 발광소자의 회수율을 증대시킬 수 있다.
도 20에 도시한 바와 같이, 회수부(480)를 이용하여 기판(200)에 조립되지 않은 발광 소자(150)를 회수할 수 있어 발광 소자의 회수율을 증대시킬 수 있다.
아울러, 진동 발생부(490)에 의한 진동을 이용하여 불량 발광 소자가 기판(200)으로부터 탈착될 수 있다. 불량 발광 소자는 기판(200)의 조립 홀(203)에 삽입되지 못하고 기판(200)의 조립 홀(203) 근거에 부착되거나 잘못된 방향으로 조립 홀(203)에 삽입된 발광 소자일 수 있다. 기판(200)으로부터 탈착된 불량 발광 소자는 유체(415)의 표면으로 복귀되고, 회수부(480)에 의해 회수되므로, 회수율이 증대될 뿐만 아니라 제조 단가를 현저히 줄일 수 있다.
실시예의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 실시예의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 바람직한 실시예와 같은 특정 실시예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 일반적인 자가조립 공정을 도시한다.
도 2는 실시예에 따른 디스플레이 장치(100)가 배치된 주택의 거실을 도시한다.
도 3은 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이다.
도 4는 도 3의 화소의 일 예를 보여주는 회로도이다.
도 5는 도 3의 디스플레이 패널을 상세히 보여주는 평면도이다.
도 6은 도 5의 표시 영역의 화소를 상세히 보여주는 평면도이다.
도 7은 도 2의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 8은 도 7의 A2 영역의 확대도이다.
도 9는 도 3의 디스플레이 패널을 개략적으로 보여주는 단면도이다.
도 10은 실시예에 따른 자가조립장치를 도시한다.
도 11은 실시예의 발광 소자를 도시한 단면도이다.
도 12는 실시예의 발광 소자가 유체의 표면 상에 부유하는 모습을 도시한 단면도이다.
도 13은 실시예의 발광 소자가 유체의 표면 상에 분산된 모습을 도시한 평면도이다.
도 14는 도 10의 장착부를 도시한다.
도 15는 도 10의 회수부를 도시한다.
도 16 내지 도 24는 실시예에 따른 자가조립 공정을 설명하는 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트(Slate) PC, 태블릿(Tablet) PC, 울트라 북(Ultra-Book), 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 발광 소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 2는 실시예에 따른 디스플레이 장치(100)가 배치된 주택의 거실을 도시한다.
실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광 소자(semiconductor light emitting device)에 의하여 구현될 수 있다. 실시예에서 발광 소자는 Micro-LED일 수 있으나 이에 한정되는 것은 아니다.
도 3은 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 4는 도 3의 화소의 일 예를 보여주는 회로도이다.
도 3 및 도 4를 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광 소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 평면 상 직사각형 형태로 이루어질 수 있다. 디스플레이 패널(10)의 평면 형태는 직사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 디스플레이 패널(10)의 적어도 일 측은 소정의 곡률로 구부러지도록 형성될 수 있다.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 화상을 표시하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인(VDDL), 저전위 전압이 공급되는 저전위 전압 라인(VSSL) 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 3에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인(VDDL)에 접속될 수 있다. 제1 서브 화소(PX1)는 도 4과 같이 발광 소자(LD)들과 발광 소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터를 포함할 수 있다.
발광 소자(LD)들 각각은 제1 전극, 무기 반도체 및 제2 전극을 포함하는 무기 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있다.
복수의 트랜지스터들은 도 4과 같이 발광 소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인(VDDL)에 접속되는 소스 전극 및 발광 소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차전압을 저장한다.
구동 트랜지스터(DT)와 스위칭 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 4에서는 구동 트랜지스터(DT)와 스위칭 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스위칭 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스위칭 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 4에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
제2 서브 화소(PX2)와 제3 서브 화소(PX3)는 제1 서브 화소(PX1)와 실질적으로 동일한 회로도로 표현될 수 있으므로, 이들에 대한 자세한 설명은 생략한다.
구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터 또는 TV의 시스템 온 칩 등일 수 있다.
타이밍 제어부(22)는 데이터 구동부(21)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 제어신호들을 생성한다. 제어신호들은 데이터 구동부(21)의 동작 타이밍을 제어하기 위한 소스 제어 신호(DCS)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 포함할 수 있다.
구동 회로(20)는 디스플레이 패널(10)의 일 측에 마련된 비표시 영역(NDA)에서 배치될 수 있다. 구동 회로(20)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동 회로(20)는 디스플레이 패널(10)이 아닌 회로 보드(미도시) 상에 장착될 수 있다.
데이터 구동부(21)는 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 디스플레이 패널(10) 상에 장착되고, 타이밍 제어부(22)는 회로 보드 상에 장착될 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
회로 보드는 이방성 도전 필름(anisotropic conductive film)을 이용하여 디스플레이 패널(10)의 일 측 가장자리에 마련된 패드들 상에 부착될 수 있다. 이로 인해, 회로 보드의 리드 라인들은 패드들에 전기적으로 연결될 수 있다. 회로 보드는 연성 인쇄 회로 보드(flexible prinited circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다. 회로 보드는 디스플레이 패널(10)의 하부로 벤딩(bending)될 수 있다. 이로 인해, 회로 보드의 일 측은 디스플레이 패널(10)의 일 측 가장자리에 부착되며, 타 측은 디스플레이 패널(10)의 하부에 배치되어 호스트 시스템이 장착되는 시스템 보드에 연결될 수 있다.
전원 공급 회로(50)는 시스템 보드로부터 인가되는 메인 전원으로부터 디스플레이 패널(10)의 구동에 필요한 전압들을 생성하여 디스플레이 패널(10)에 공급할 수 있다. 예를 들어, 전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광 소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인(VDDL)과 저전위 전압 라인(VSSL)에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 5는 도 3의 디스플레이 패널을 상세히 보여주는 평면도이다. 도 5에서는 설명의 편의를 위해, 데이터 패드들(DP1~DPp, p는 2 이상의 정수), 플로팅 패드들(FD1, FD2), 전원 패드들(PP1, PP2), 플로팅 라인들(FL1, FL2), 저전위 전압 라인(VSSL), 데이터 라인들(D1~Dm), 제1 패드 전극(210)들 및 제2 패드 전극(220)들만을 도시하였다.
도 5를 참조하면, 디스플레이 패널(10)의 표시 영역(DA)에는 데이터 라인들(D1~Dm), 제1 패드 전극(210)들, 제2 패드 전극(220)들 및 화소(PX)들이 배치될 수 있다.
데이터 라인들(D1~Dm)은 제2 방향(Y축 방향)으로 길게 연장될 수 있다. 데이터 라인들(D1~Dm)의 일 측들은 구동 회로(20)에 연결될 수 있다. 이로 인해, 데이터 라인들(D1~Dm)에는 구동 회로(20)의 데이터 전압들이 인가될 수 있다.
제1 패드 전극(210)들은 제1 방향(X축 방향)으로 소정의 간격으로 이격되어 배치될 수 있다. 이로 인해, 제1 패드 전극(210)들은 데이터 라인들(D1~Dm)과 중첩되지 않을 수 있다. 제1 패드 전극(210)들 중 표시 영역(DA)의 우측 가장자리에 배치된 제1 패드 전극(210)들은 비표시 영역(NDA)에서 제1 플로팅 라인(FL1)에 접속될 수 있다. 제1 패드 전극(210)들 중 표시 영역(DA)의 좌측 가장자리에 배치된 제1 패드 전극(210)들은 비표시 영역(NDA)에서 제2 플로팅 라인(FL2)에 접속될 수 있다.
제2 패드 전극(220)들 각각은 제1 방향(X축 방향)으로 길게 연장될 수 있다. 이로 인해, 제2 패드 전극(220)들은 데이터 라인들(D1~Dm)과 중첩될 수 있다. 또한, 제2 패드 전극(220)들은 비표시 영역(NDA)에서 저전위 전압 라인(VSSL)에 연결될 수 있다. 이로 인해, 제2 패드 전극(220)들에는 저전위 전압 라인(VSSL)의 저전위 전압이 인가될 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 화소(PX)들 각각의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)는 제1 패드 전극(210)들, 제2 전극 및 데이터 라인들(D1~Dm)에 의해 매트릭스 형태로 정의되는 영역들에 배치될 수 있다. 도 5에서는 화소(PX)가 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않으며, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
화소(PX)들 각각의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)는 제1 방향(X축 방향)으로 배치될 수 있으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)는 제2 방향(Y축 방향)으로 배치되거나, 지그재그 형태로 배치될 수 있으며, 그 밖의 다양한 형태로 배치될 수 있다.
제1 서브 화소(PX1)는 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다.
디스플레이 패널(10)의 비표시 영역(NDA)에는 데이터 패드들(DP1~DPp), 플로팅 패드들(FD1, FD2) 및 전원 패드들(PP1, PP2)을 포함하는 패드부(PA), 구동 회로(20), 제1 플로팅 라인(FL1), 제2 플로팅 라인(FL2) 및 저전위 전압 라인(VSSL)이 배치될 수 있다.
데이터 패드들(DP1~DPp), 플로팅 패드들(FD1, FD2) 및 전원 패드들(PP1, PP2)을 포함하는 패드부(PA)는 표시패널(10)의 일 측 가장자리, 예를 들어 하 측 가장자리에 배치될 수 있다. 데이터 패드들(DP1~DPp), 플로팅 패드들(FD1, FD2) 및 전원 패드들(PP1, PP2)은 패드부(PA)에서 제1 방향(X축 방향)으로 나란하게 배치될 수 있다.
데이터 패드들(DP1~DPp), 플로팅 패드들(FD1, FD2) 및 전원 패드들(PP1, PP2) 상에는 회로 보드가 이방성 도전 필름(anisotropic conductive film)을 이용하여 부착될 수 있다. 이로 인해, 회로 보드와 데이터 패드들(DP1~DPp), 플로팅 패드들(FD1, FD2) 및 전원 패드들(PP1, PP2)은 전기적으로 연결될 수 있다.
구동 회로(20)는 링크 라인(LL)들을 통해 데이터 패드들(DP1~DPp)에 연결될 수 있다. 구동 회로(20)는 데이터 패드들(DP1~DPp)을 통해 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력 받을 수 있다. 구동 회로(20)는 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급할 수 있다.
저전위 전압 라인(VSSL)은 패드부(PA)의 제1 전원 패드(PP1)와 제2 전원 패드(PP2)에 연결될 수 있다. 저전위 전압 라인(VSSL)은 표시 영역(DA)의 좌측 바깥쪽과 우측 바깥쪽의 비표시 영역(NDA)에서 제2 방향(Y축 방향)으로 길게 연장될 수 있다. 저전위 전압 라인(VSSL)은 제2 패드 전극(220)에 연결될 수 있다. 이로 인해, 전원 공급 회로(50)의 저전위 전압은 회로 보드, 제1 전원 패드(PP1), 제2 전원 패드(PP2) 및 저전위 전압 라인(VSSL)을 통해 제2 패드 전극(220)에 인가될 수 있다.
제1 플로팅 라인(FL1)은 패드부(PA)의 제1 플로팅 패드(FD1)에 연결될 수 있다. 제1 플로팅 라인(FL1)은 표시 영역(DA)의 좌측 바깥쪽과 우측 바깥쪽의 비표시 영역(NDA)에서 제2 방향(Y축 방향)으로 길게 연장될 수 있다.
제1 플로팅 패드(FD1)와 제1 플로팅 라인(FL1)은 어떠한 전압도 인가되지 않는 더미 패드와 더미 라인일 수 있다.
제2 플로팅 라인(FL2)은 패드부(PA)의 제2 플로팅 패드(FD2)에 연결될 수 있다. 제1 플로팅 라인(FL1)은 표시 영역(DA)의 좌측 바깥쪽과 우측 바깥쪽의 비표시 영역(NDA)에서 제2 방향(Y축 방향)으로 길게 연장될 수 있다.
제2 플로팅 패드(FD2)와 제2 플로팅 라인(FL2)은 어떠한 전압도 인가되지 않는 더미 패드와 더미 라인일 수 있다.
한편, 발광 소자((도 6의 300)들은 매우 작은 사이즈를 가지므로 화소(PX)들 각각의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에 장착하기가 매우 어렵다.
이러한 문제를 해소하기 위해, 유전영동(dielectrophoresis) 방식을 이용한 정렬 방법이 제안되었다.
즉, 제조 공정 중에 발광 소자(300)들을 정렬하기 위해 화소(PX)들 각각의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)에 전기장을 형성할 수 있다. 구체적으로, 제조 공정 중에 유전영동(dielectrophoresis) 방식을 이용하여 발광 소자(300)들에 유전영동힘을 가함으로써 발광 소자(300)들을 정렬시킬 수 있다.
그러나, 제조 공정 중에는 박막 트랜지스터들을 구동하여 제1 패드 전극(210)들에 그라운드 전압을 인가하기 어렵다.
따라서, 완성된 디스플레이 장치에서는 제1 패드 전극(210)들이 제1 방향(X축 방향)으로 소정의 간격으로 이격되어 배치되나, 제조 공정 중에 제1 패드 전극(210)들은 제1 방향(X축 방향)으로 단선되지 않고, 길게 연장 배치될 수 있다.
이로 인해, 제조 공정 중에는 제1 패드 전극(210)들이 제1 플로팅 라인(FL1) 및 제2 플로팅 라인(FL2)과 연결될 수 있다. 그러므로, 제1 패드 전극(210)들은 제1 플로팅 라인(FL1) 및 제2 플로팅 라인(FL2)을 통해 그라운드 전압을 인가 받을 수 있다. 따라서, 제조 공정 중에 유전영동(dielectrophoresis) 방식을 이용하여 발광 소자(300)들을 정렬시킨 후에, 제1 패드 전극(210)들을 단선함으로써, 제1 패드 전극(210)들이 제1 방향(X축 방향)으로 소정의 간격으로 이격되어 배치될 수 있다.
한편, 제1 플로팅 라인(FL1)과 제2 플로팅 라인(FL2)은 제조 공정 중에 그라운드 전압을 인가하기 위한 라인이며, 완성된 디스플레이 장치에서는 어떠한 전압도 인가되지 않을 수 있다. 또는, 완성된 디스플레이 장치에서 정전기 방지를 위해 제1 플로팅 라인(FL1)과 제2 플로팅 라인(FL2)에는 그라운드 전압이 인가될 수도 있다.
도 6은 도 5의 표시 영역의 화소를 상세히 보여주는 평면도이다.
도 6을 참조하면, 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 화소(PX)들 각각의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)는 스캔 라인(Sk)들과 데이터 라인들(Dj, Dj+1, Dj+2, Dj+3)의 교차 구조에 의해 정의되는 영역들에 매트릭스 형태로 배치될 수 있다.
스캔 라인(Sk)들은 제1 방향(X축 방향)으로 길게 연장되어 배치되고, 데이터 라인들(Dj, Dj+1, Dj+2, Dj+3)은 제1 방향(X축 방향)과 교차되는 제2 방향(Y축 방향)으로 길게 연장되어 배치될 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 제1 패드 전극(210), 제2 패드 전극(220) 및 복수의 발광 소자(300)들을 포함할 수 있다. 제1 패드 전극(210)과 제2 패드 전극(220)은 발광 소자(300)들과 전기적으로 연결되고, 발광 소자(300)가 발광하도록 각각 전압을 인가 받을 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 중 어느 한 서브 화소의 제1 패드 전극(210)은 그에 인접한 서브 화소의 제1 패드 전극(210)과 이격되어 배치될 수 있다. 예를 들어, 제1 서브 화소(PX1)의 제1 패드 전극(210)은 그에 인접한 제2 서브 화소(PX2)의 제1 패드 전극(210)과 이격되어 배치될 수 있다. 또한, 제2 서브 화소(PX2)의 제1 패드 전극(210)은 그에 인접한 제3 서브 화소(PX3)의 제1 패드 전극(210)과 이격되어 배치될 수 있다. 또한, 제3 서브 화소(PX3)의 제1 패드 전극(210)은 그에 인접한 제1 서브 화소(PX1)의 제1 패드 전극(210)과 이격되어 배치될 수 있다.
이에 비해, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 중 어느 한 서브 화소의 제2 패드 전극(220)은 그에 인접한 서브 화소의 제2 패드 전극(220)과 연결될 수 있다. 예를 들어, 제1 서브 화소(PX1)의 제2 패드 전극(220)은 그에 인접한 제2 서브 화소(PX2)의 제2 전극(210)과 연결될 수 있다. 또한, 제2 서브 화소(PX2)의 제2 패드 전극(220)은 그에 인접한 제3 서브 화소(PX3)의 제2 패드 전극(220)과 연결될 수 있다. 또한, 제3 서브 화소(PX3)의 제2 패드 전극(220)은 그에 인접한 제1 서브 화소(PX1)의 제2 패드 전극(220)과 연결될 수 있다.
또한, 제조 공정 중에 제1 패드 전극(210)과 제2 패드 전극(220)은 발광 소자(300)를 정렬하기 위해, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각에서 전기장을 형성하는 데에 활용될 수 있다. 구체적으로, 제조 공정 중에 유전영동(dielectrophoresis) 방식을 이용하여 발광 소자(300)들에 유전영동힘을 가함으로써 발광 소자(300)들을 정렬시킬 수 있다. 제1 패드 전극(210)과 제2 패드 전극(220)에 인가된 전압에 의해 전기장이 형성되고, 이 전기장에 의해 커패시턴스가 형성됨으로써 발광 소자(300)에 유전영동힘을 가할 수 있다.
제1 패드 전극(210)은 발광 소자(300)들의 제2 도전형 반도체층에 접속되는 애노드 전극이고, 제2 패드 전극(220)은 발광 소자(300)들의 제1 도전형 반도체층에 접속되는 캐소드 전극일 수 있다. 발광 소자(300)들의 제1 도전형 반도체층은 n형 반도체층이고, 제2 도전형 반도체층은 p형 반도체층일 수 있다. 하지만, 본 발명은 이에 한정되지 않으며, 제1 패드 전극(210)이 캐소드 전극이고, 제2 패드 전극(220)이 애노드 전극일 수 있다.
제1 패드 전극(210)은 제1 방향(X축 방향)으로 길게 연장되어 배치되는 제1 전극 줄기부(210S)와 제1 전극 줄기부(210S)에서 제2 방향(Y축 방향)으로 분지되는 적어도 하나의 제1 전극 가지부(210B)를 포함할 수 있다. 제2 패드 전극(220)은 제1 방향(X축 방향)으로 길게 연장되어 배치되는 제2 전극 줄기부(220S)와 제2 전극 줄기부(220S)에서 제2 방향(Y축 방향)으로 분지되는 적어도 하나의 제2 전극 가지부(220B)를 포함할 수 있다.
제1 전극 줄기부(210S)는 제1 전극 컨택홀(CNTD)을 통해 박막 트랜지스터(120)에 전기적으로 연결될 수 있다.
이로 인해, 제1 전극 줄기부(210S)는 박막 트랜지스터(120)에 의해 소정의 구동 전압을 인가 받을 수 있다. 제1 전극 줄기부(210S)가 연결되는 박막 트랜지스터(120)는 도 4에 도시된 구동 트랜지스터(DT)일 수 있다.
제2 전극 줄기부(220S)는 제2 전극 컨택홀(CNTS)을 통해 저전위 보조 배선(161)에 전기적으로 연결될 수 있다.
이로 인해, 제2 전극 줄기부(220S)는 저전위 보조 배선(161)의 저전위 전압을 인가 받을 수 있다. 도 6에서는 화소(PX)의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각에서 제2 전극 줄기부(220S)가 제2 전극 컨택홀(CNTS)을 통해 저전위 보조 배선(161)에 연결된 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 제2 전극 줄기부(220S)는 화소(PX)의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 중 어느 하나의 서브 화소에서 제2 전극 컨택홀(CNTS)을 통해 저전위 보조 배선(161)에 연결될 수 있다. 또는, 도 5와 같이 제2 전극 줄기부(220S)는 비표시 영역(NDA)의 저전위 전압 라인(VSSL)에 연결되므로, 제2 전극 컨택홀(CNTS)을 통해 저전위 보조 배선(161)에 연결되지 않을 수 있다. 즉, 제2 전극 컨택홀(CNTS)은 생략될 수도 있다.
어느 한 서브 화소의 제1 전극 줄기부(210S)는 제1 방향(X축 방향)으로 이웃하는 서브 화소의 제1 전극 줄기부(210S)와 제1 방향(X축 방향)으로 나란하게 배치될 수 있다. 예를 들어, 제1 서브 화소(PX1)의 제1 전극 줄기부(210S)는 제2 서브 화소(PX2)의 제1 전극 줄기부(210S)와 제1 방향(X축 방향)으로 나란하게 배치되고, 제2 서브 화소(PX2)의 제1 전극 줄기부(210S)는 제3 서브 화소(PX3)의 제1 전극 줄기부(210S)와 제1 방향(X축 방향)으로 나란하게 배치되며, 제3 서브 화소(PX3)의 제1 전극 줄기부(210S)는 제1 서브 화소(PX1)의 제1 전극 줄기부(210S)와 제1 방향(X축 방향)으로 나란하게 배치될 수 있다. 이는 제조 공정 중에 제1 전극 줄기부(210S)가 하나로 연결되었다가, 발광 소자(300)들을 정렬시킨 후에, 레이저 공정을 통해 단선되었기 때문이다.
제2 전극 가지부(220B)는 제1 전극 가지부(210B)들 사이에 배치될 수 있다. 제1 전극 가지부(210B)들은 제1 전극 가지부(220B)를 기준으로 대칭되게 배치될 수 있다. 도 6에서는 화소(PX)의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 두 개의 제1 전극 가지부(220B)들을 포함하는 것을 예시하였으나, 본발명은 이에 한정되지 않는다. 예를 들어, 화소(PX)의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 세 개 이상의 제1 전극 가지부(220B)들을 포함할 수 있다.
또한, 도 6에서는 화소(PX)의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 제2 전극 가지부(220B)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 화소(PX)의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 복수의 제2 전극 가지부(220B)들을 포함하는 경우, 제1 전극 가지부(210B)는 제2 전극 가지부(220B)들 사이에 배치될 수 있다. 즉, 화소(PX)의 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각에서 제1 전극 가지부(210B), 제2 전극 가지부(220B), 제1 전극 가지부(210B) 및 제2 전극 가지부(220B)의 순서로 제1 방향(X축 방향)으로 배치될 수 있다.
복수의 발광 소자(300)들은 제1 전극 가지부(210B)와 제2 전극 가지부(220B) 사이에 배치될 수 있다. 복수의 발광 소자(300)들 중 적어도 어느 한 발광 소자(300)의 일 단이 제1 전극 가지부(210B)와 중첩되게 배치되고, 타단이 제2 전극 가지부(220B)와 중첩하게 배치될 수 있다. 복수의 발광 소자(300)들의 일 단에는 p형 반도체층인 제2 도전형 반도체층이 배치되고, 타 단에는 n형 반도체층인 제1 도전형 반도체층이 배치될 수 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 복수의 발광 소자(300)들의 일 단에는 n형 반도체층인 제1 도전형 반도체층이 배치되고, 타 단에는 p형 반도체층인 제2 도전형 반도체층이 배치될 수 있다.
복수의 발광 소자(300)들은 제1 방향(X축 방향)으로 실질적으로 나란하게 배치될 수 있다. 복수의 발광 소자(300)들은 제2 방향(Y축 방향)으로 이격되게 배치될 수 있다. 이 경우, 복수의 발광 소자(300)들 간의 이격 간격은 서로 다를 수 있다. 예를 들어, 복수의 발광 소자(300)들 중 일부의 발광 소자들이 인접하게 배치되어 하나의 그룹을 이루고, 나머지 발광 소자(300)들이 인접하게 배치되어 다른 그룹을 이룰 수 있다.
제1 전극 가지부(210B)와 제2 전극 가지부(220B) 상에는 각각 연결 전극(260)이 배치될 수 있다. 연결 전극(260)은 제2 방향(Y축 방향)으로 길게 연장되어 배치되되, 제1 방향(X축 방향)으로 서로 이격되어 배치될 수 있다. 연결 전극(260)은 발광 소자(300)들 중 적어도 어느 한 발광 소자(300)의 일 단부와 연결될 수 있다. 연결 전극(260)은 제1 패드 전극(210) 또는 제2 패드 전극(220)과 연결될 수 있다.
연결 전극(260)은 제1 전극 가지부(210B) 상에 배치되며 발광 소자(300)들의 적어도 어느 한 발광 소자(300)의 일 단부와 연결되는 제1 연결 전극(261)과, 제2 전극 가지부(220B) 상에 배치되며 발광 소자(300)들의 적어도 어느 한 발광 소자(300)의 일 단부와 연결되는 제2 연결 전극(262)을 포함할 수 있다. 이로 인해, 제1 연결 전극(261)은 복수의 발광 소자(300)들을 제1 패드 전극(210)과 전기적으로 연결시키는 역할을 하며, 제2 연결 전극(262)은 복수의 발광 소자(300)들을 제2 패드 전극(220)과 전기적으로 연결시키는 역할을 한다.
제1 연결 전극(261)의 제1 방향(X축 방향)의 폭은 제1 전극 가지부(210B)의 제1 방향(X축 방향)의 폭보다 넓을 수 있다. 또한, 제2 연결 전극(262)의 제1 방향(X축 방향)의 폭은 제2 전극 가지부(220B)의 제1 방향(X축 방향)의 폭보다 넓을 수 있다.
예컨대, 발광 소자(300)의 각 단부가 제1 패드 전극(210)의 제1 전극 가지부(210B)와 제2 패드 전극(220)의 제2 전극 가지부(220B) 상에 배치되지만, 제1 패드 전극(210) 및 제2 패드 전극(220) 상에 형성된 절연층(미도시)으로 인해 발광 소자(300)가 제1 패드 전극(210) 및 제2 패드 전극(220)와 전기적으로 연결되지 않을 수 있다. 따라서, 발광 소자(300)의 측면 및/또는 상면 일부 각각이 제1 연결 전극(261) 및 제2 연결 전극(262)에 전기적으로 연결될 수 있다.
도 7은 도 2의 디스플레이 장치에서 제1 패널영역의 확대도이다.
도 7에 의하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 3의 PX) 별로 배치된 복수의 발광 소자(150)를 포함할 수 있다. 발광 소자(150)는 도 6의 발광 소자(300)일 수 있다.
발광 소자(150)는 예컨대, 적색 발광 소자(150R), 녹색 발광 소자(150G) 및 청색 발광 소자(150B)를 포함할 수 있다. 예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 발광 소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 발광 소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 발광 소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 발광 소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다.
도 8은 도 7의 A2 영역의 확대도이다.
도 8을 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 배선 전극(201, 202), 절연층(206) 및 복수의 발광 소자(150)를 포함할 수 있다.
배선 전극은 서로 이격된 제1 배선 전극(201) 및 제2 배선 전극(202)을 포함할 수 있다.
발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 발광 소자(150R), 녹색 발광 소자(150G) 및 청색 발광 소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.
절연층(130)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
절연층(130)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성을 가져서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 절연층(130)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
절연층(130)은 발광 소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다. 따라서, 자가 조립시, 발광 소자(150)가 절연층(130)의 조립 홀(203)에 용이하게 삽입될 수 있다.
한편, 실시예에 따른 디스플레이 장치에서는 광원으로 발광 소자를 사용한다. 실시예의 발광 소자는 전기의 인가에 의해 스스로 광을 발산하는 자발광 소자로서, 반도체 발광 소자일 수 있다. 실시예의 발광 소자는 무기질 반도체 재질로 이루어지므로, 열화에 강하고 수명이 반영구적이어서 안정적인 광을 제공하여 디스플레이 장치가 고품질과 고화질의 영상을 구현하는데 기여할 수 있다.
도 9는 도 3의 디스플레이 패널을 개략적으로 보여주는 단면도이다.
도 9를 참조하면, 실시예의 디스플레이 패널(10)은 제1 기판(40), 발광부(41), 컬러 생성부(42) 및 제2 기판(46)를 포함할 수 있다. 실시예의 디스플레이 패널(10)은 이보다 더 많은 구성을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 제1 기판(40)은 도 8에 도시된 기판(200)일 수 있다.
도시되지 않았지만, 제1 기판(40)과 발광부(41) 사이, 발광부(41)와 컬러 생성부(42) 사이 및/또는 컬러 생성부(42)와 제2 기판(46) 사이에 적어도 하나 이상의 절연층이 배치될 수 있지만, 이에 대해서는 한정하지 않는다.
제1 기판(40)은 발광부(41), 컬러 생성부(42) 및 제2 기판(46)을 지지할 수 있다. 제2 기판(46)은 상술한 바와 같은 다양한 소자들, 예컨대 도 3에 도시된 바와 같이 데이터 라인들(D1~Dm, m은 2 이상의 정수), 스캔 라인들(S1~Sn), 고전위 전압 라인(VDDL) 및 저전위 전압 라인(VSSL), 도 4에 도시된 바와 같이 복수의 트랜지스터들과 적어도 하나의 커패시터 그리고 도 5에 도시된 바와 같이 제1 패드 전극(210) 및 제2 패드 전극(220)이 형성될 수 있다.
제1 기판(40)은 유리로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
발광부(41)는 광을 컬러 생성부(42)로 제공할 수 있다. 발광부(41)는 전기의 인가에 의해 스스로 빛을 발산하는 복수의 광원을 포함할 수 있다. 예컨대, 광원은 발광 소자(도 6의 300, 도 7의 150)를 포함할 수 있다.
일 예로, 복수의 발광 소자(150)는 화소의 각 서브 화소별로 구분되어 배치되어 개별적인 각 서브 화소의 제어에 의해 독립적으로 발광할 수 있다.
다른 예로, 복수의 발광 소자(150)는 화소의 구분에 관계없이 배치되어 모든 서브 화소에서 동시에 발광할 수 있다.
실시예의 발광 소자(150)는 청색 광을 발광할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 실시예의 발광 소자(150)는 백색 광이나 자주색 광을 발광할 수도 있다.
컬러 생성부(42)는 발광부(41)에서 제공된 광과 상이한 컬러 광을 생성할 수 있다.
예컨대, 컬러 생성부(42)는 제1 컬러 생성부(43), 제2 컬러 생성부(44) 및 제3 컬러 생성부(45)를 포함할 수 있다. 제1 컬러 생성부(43)는 화소의 제1 서브 화소(PX1)에 대응되고, 제2 컬러 생성부(44)는 화소의 제2 서브 화소(PX2)에 대응되며, 제3 컬러 생성부(45)는 화소의 제3 서브 화소(PX3)에 대응될 수 있다.
제1 컬러 생성부(43)는 발광부(41)에서 제공된 광에 기초하여 제1 컬러 광을 생성하고, 제2 컬러 생성부(44)는 발광부(41)에서 제공된 광에 기초하여 제2 컬러 광을 생성하며, 제3 컬러 생성부(45)는 발광부(41)에서 제공된 광에 기초하여 제3 컬러 광을 생성할 수 있다. 예컨대, 제1 컬러 생성부(43)는 발광부(41)의 청색 광을 적색 광으로 출력하고, 제2 컬러 생성부(44)는 발광부(41)의 청색 광을 녹색 광으로 출력하며, 제3 컬러 생성부(45)는 발광부(41)의 청색 광을 그대로 출력할 수 있다.
일 예로, 제1 컬러 생성부(43)는 제1 컬러 필터를 포함하고, 제2 컬러 생성부(44)는 제2 컬러 필터를 포함하며, 제3 컬러 생성부(45)는 제3 컬러 필터를 포함할 수 있다.
제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터는 빛이 투과할 수 있는 투명한 재질로 형성될 수 있다.
예컨대, 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터 중 적어도 하나 이상은 양자점(quantum dot)을 포함할 수 있다.
실시예의 양자점은 Ⅱ-Ⅳ족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
Ⅱ-VI족 화합물은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InNP, InNAs, InNSb, InPAs, InPSb, GaAlNP 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이러한 양자점은 대략 45nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 양자점을 통해 발광되는 광은 전 방향으로 방출될 수 있다. 이에 따라, 발광 표시 장치의 시야각이 향상될 수 있다.
한편, 양자점은 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등의 형태를 가질 수 있으나, 이에 한정되지는 않는다.
예컨대, 발광 소자(150)가 청색 광을 발광하는 경우, 제1 컬러 필터는 적색 양자점을 포함하고, 제2 컬러 필터는 녹색 양자점을 포함할 수 있다. 제3 컬러 필터는 양자점을 포함하지 않을 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 발광 소자(150)의 청색 광이 제1 컬러 필터에 흡수되고, 이 흡수된 청색 광이 적색 양자점에 의해 파장 쉬트프되어 적색 광이 출력될 수 있다. 예컨대, 발광 소자(150)의 청색 광이 제2 컬러 필터에 흡수되고, 이 흡수된 청색 광이 녹색 양자점에 의해 파장 쉬프트되어 녹색 광이 출력될 수 있다. 예컨대, 발과 소자의 청색 광이 제3 컬러 필터에 흡수되고, 이 흡수된 청색 광이 그대로 출사될 수 있다.
한편, 발광 소자(150)가 백색 광인 경우, 제1 컬러 필터 및 제2 컬러 필터뿐만 아니라 제3 컬러 필터 또한 양자점을 포함할 수 있다. 즉, 제3 컬러 필터에 포함된 양자점에 의해 발광 소자(150)의 백색 광이 청색 광으로 파장 쉬프트될 수 있다.
예컨대, 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터 중 적어도 하나 이상은 형광체를 포함할 수 있다. 예컨대, 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터 중 일부 컬러 필터는 양자점을 포함하고, 다른 일부는 형광체를 포함할 수 있다. 예컨대, 제1 컬러 필터 및 제2 컬러 필터 각각은 형광체와 양자점을 포함할 수 있다. 예컨대, 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터 중 적어도 하나 이상은 산란 입자를 포함할 수 있다. 산란 입자에 의해 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터 각각으로 입사된 청색 광이 산란되고 산란된 청색 광이 해당 양자점에 의해 컬러 쉬프트되므로, 광 출력 효율이 향상될 수 있다.
다른 예로, 제1 컬러 생성부(43)는 제1 컬러 변환층 및 제1 컬러 필터를 포함할 수 있다. 제2 컬러 생성부(44)는 제2 컬러 변환부 및 제2 컬러 필터를 포함할 수 있다. 제3 컬러 생성부(45)는 제3 컬러 변환층 및 제3 컬러 필터를 포함할 수 있다. 제1 컬러 변환층, 제2 컬러 변환층 및 제3 컬러 변환층 각각은 발광부(41)에 인접하여 배치될 수 있다. 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터는 제2 기판(46)에 인접하여 배치될 수 있다.
예컨대, 제1 컬러 필터는 제1 컬러 변환층과 제2 기판(46) 사이에 배치될 수 있다. 예컨대, 제2 컬러 필터는 제2 컬러 변환층과 제2 기판(46) 사이에 배치될 수 있다. 예컨대, 제3 컬러 필터는 제3 컬러 변환층과 제2 기판(46) 사이에 배치될 수 있다.
예컨대, 제1 컬러 필터는 제1 컬러 변환층의 상면과 접하고 제1 컬러 변환층과 동일한 사이즈를 가질 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제2 컬러 필터는 제2 컬러 변환층의 상면과 접하고, 제2 컬러 변환층과 동일한 사이즈를 가질 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제3 컬러 필터는 제3 컬러 변환층의 상면과 접하고, 제3 컬러 변환층과 동일한 사이즈를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 제1 컬러 변환층은 적색 양자점을 포함하고, 제2 컬러 변환층은 녹색 양자점을 포함할 수 있다. 제3 컬러 변환층은 양자점을 포함하지 않을 수 있다. 예대, 제1 컬러 필터는 제1 컬러 변환층에서 변환된 적색 광을 선택적으로 투과시키는 적색 계열 재질을 포함하고, 제2 컬러 필터는 제2 컬러 변환층에서 변환된 녹색 광을 선택적으로 투과시키는 녹색 계열 재질을 포함하며, 제3 컬러 필터는 제3 컬러 변환층에서 그대로 투과한 청색 광을 선택적으로 투과시키는 청색 계열 재질을 포함할 수 있다.
한편, 발광 소자(150)가 백색 광인 경우, 제1 컬러 변환층 및 제2 컬러 변환층뿐만 아니라 제3 컬러 변환층 또한 양자점을 포함할 수 있다. 즉, 제3 컬러 필터에 포함된 양자점에 의해 발광 소자(150)의 백색 광이 청색 광으로 파장 쉬프트될 수 있다.
다시 도 9를 참조하면, 제2 기판(46)은 컬러 생성부(42) 상에 배치되어, 컬러 생성부(42)를 보호할 수 있다. 제2 기판(46)은 유리로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
제2 기판(46)은 커버 윈도우, 커버 글라스 등으로 불릴 수 있다.
제2 기판(46)은 유리로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
한편, 실시예는 화소별로 균일한 휘도를 확보할 수 있는 자가조립장치를 제공한다. 실시예는 고 휘도를 확보할 수 있는 자가조립장치를 제공한다. 실시예는 자가조립속도를 향상시킬 수 있는 자가조립장치를 제공한다. 구체적으로, 실시예는 자가조립시 기판을 휘지 않도록 배치할 수 있다. 실시예는 자가조립시 조립을 위해 배치된 복수의 발광 소자가 기판의 전 영역에서 걸쳐서 균일한 간격에 위치되도록 할 수 있다. 이에 따라, 실시예는 화소별로 균일한 휘도를 확보하고, 고 휘도를 확보하며, 자가조립속도를 향상시킬 수 있다.
실시예는 발광소자의 회수가 용이한 자가조립장치를 제공한다. 구체적으로, 기판에 조립되지 않은 발광 소자가 유체의 표면 상에 위치되므로, 회수부를 통해 발광 소자를 용이하게 회수할 수 있다.
이하에서 이러한 해결 과제를 달성하기 위한 다양한 실시예를 설명한다.
[자가조립장치]
도 10은 실시예에 따른 자가조립장치를 도시한다.
도 10을 참조하면, 실시예에 따른 자가조립장치(400)는 챔버(410), 장착부(420), 유체 높이 조절부(430) 및 전압 인가부(460)를 포함할 수 있다. 실시예는 이보다 더 많은 구성 요소를 포함할 수 있다.
챔버(410)는 용기, 컨테이너, 수조, 그릇 등으로 불릴 수 있다. 챔버(410)는 기판(200)에 대한 자가조립 공정이 수행되는 장소일 수 있다. 예컨대, 챔버(410)는 유체(415)를 수용할 수 있다. 예컨대, 챔버(410)는 기판(200)을 수용할 수 있다.
실시예에서, 자가조립이라 함은 전압에 의한 유전영동힘에 의해 발광 소자(150)들을 기판(200)의 원하는 위치에 정렬시키는 것을 의미할 수 있다.
실시예에서, 자가조립장치(400)라 함은 기판(200)을 장착시키고 전기장을 인가하여, 발광 소자(150)들을 기판(200)에 정렬시킨 후, 해당 기판(200)을 탈착시키는 장치를 의미할 수 있다.
예컨대, 챔버(410)는 바닥부(411)와 바닥부(411)의 가장자리 영역으로부터 상측으로 연장된 측부(412)를 포함할 수 있다. 바닥부(411)와 측부(412)는 일체로 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 챔버(410)는 바닥부(411)와 측부(412)에 의해 수용 공간을 가질 수 있다. 챔버(410)의 수용 공간에 유체(415)가 채워질 수 있다. 예컨대, 유체(415)는 초순수(DI water)일 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 챔버(410)는 위에서 보았을 때, 사각 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 챔버(410)의 바닥부(411)는 기판(200)의 사이즈보다 큰 면적을 가질 수 있다. 예컨대, 기판(200)이 서로 상이한 길이를 갖는 제1 장축과 제1 단축을 갖는 경우, 챔버(410)의 바닥부(411) 또는 서로 상이한 길이를 갖는 제2 장축과 제2 단축을 가질 수 있다. 이러한 경우, 제2 장축은 제1 장축보다 크고, 제2 단축은 제1 단축보다 클 수 있다.
장착부(420)는 기판(200)을 장착하기 위한 부재로서, 챔버(410)의 바닥부(411)에 배치될 수 있다. 도면에는 장착부(420)가 챔버(410)와 별개로 배치되고 있지만, 챔버(410)와 장착부(420)는 일체로 형성될 수도 있다.
장착부(420)는 도 14에 도시한 바와 같이, 고정 홈부(423)을 가질 수 있다. 예컨대, 고정 홈부(423)의 사이즈는 기판(200)의 사이즈와 동일하거나 이보다 클 수 있다. 기판(200)이 고정 홈부(423)에 삽입될 수 있다. 도시되지 않았지만, 고정 홈부(423) 주변에 기판(200)을 고정할 수 있는 적어도 하나 이상의 고정부가 설치될 수도 있다.
고정 홈부(423)의 깊이는 기판(200)의 두께와 같거나 클 수 있다. 예컨대, 고정 홈부(423)에 기판(200)이 삽입되는 경우, 기판(200)의 조립 면(207)은 장착부(420)의 상면으로부터 상측으로 돌출될 수 있다. 기판(200)은 발광 소자(150)가 조립되는 조립 면(207)과 조립 면(207)의 반대측인 반대 면(208)을 가질 수 있다.
고정 홈부(423)는 바닥부(421)를 가질 수 있다. 바닥부(421)는 장착부(420)의 상면으로부터 소정 깊이를 가질 수 있다. 바닥부(421)는 평면을 가질 수 있다.
예컨대, 기판(200)이 고정 홈부(423)에 삽입되는 경우, 고정 홈부(423)의 내측면과 기판(200)의 측면은 접할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 기판(200)이 고정 홈부(423)에 삽입되는 경우, 기판(200)의 반대 면(208)은 고정 홈부(423)의 바닥부(421)와 접할 수 있다. 고정 홈부(423)에 삽입된 기판(200)의 반대 면(208)이 평면인 고정 홈부(423)의 바닥부(421)와 접하므로, 기판(200)의 반대 면(208)뿐만 아니라 기판(200)의 조립 면(207) 또한 평면을 가질 수 있다. 다시 말해, 기판(200)이 자가조립을 위해 장착부(420)에 장착되더라도 기판(200)에 휨이 발생되지 않는다. 이와 같이 기판(200)에 휨이 없는 상태에서 자가조립 공정이 수행되므로, 기판(200)의 각 화소에 균일한 발광 소자(150)들이 조립되어 균일한 휘도를 확보할 수 있고, 기판(200)의 각 화소에 보다 많은 발광 소자(150)들이 조립되어 고 휘도를 확보할 수 있다.
유체 높이 조절부(430)는 챔버(410)의 수용 공간에 채워지는 유체(415)의 높이를 조절할 수 있는 장치일 수 있다. 여기서, 높이는 챔버(410)의 바닥부(411)로부터의 높이일 수 있다.
유체 높이 조절부(430)는 적어도 하나 이상의 유체 공급부(440) 및 적어도 하나 이상의 유체 배기부(450)를 포함할 수 있다.
유체 공급부(440)는 유체(415)를 챔버(410) 내로 공급할 수 있다. 유체 공급부(440)는 챔버(410)의 측부(412)에 설치될 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 챔버(410)가 서로 마주보는 제1 및 제2 측부와 서로 마주보는 제3 및 제4 측부를 포함하는 경우, 유체 공급부(440)는 제1 및 제2 측부 각각, 제3 및 제4 측부 각각 또는 제1 내지 제4 측부 각각에 설치될 수 있다. 유체 공급부(440)가 챔버(410)의 적어도 하나 이상의 측부에 설치되어 유체(415)가 보다 빠른 시간 내에 챔버(410)에 채워지므로, 공정 시간을 단축할 수 있다.
유체 배기부(450)는 챔버(410) 내의 유체(415)를 외부로 배기할 수 있다. 유체 배기부(450)는 챔버(410)의 바닥부(411)에 설치될 수 있지만, 이에 대해서는 한정하지 않는다. 유체 배기부(450)는 챔버(410)의 바닥부(411)에서 장착부(420)의 주변에 설치될 수 있다. 예컨대, 장착부(420)가 사각 형상의 기판(200)에 대응하여 제1 내지 제4 측부를 가질 수 있다. 제1 및 제2 측부는 서로 마주보고 제3 및 제4 측부는 서로 마주볼 수 있다. 이러한 경우, 유체 배기부(450)는 챔버(410)의 바닥부(411)에서 장착부(420)의 제1 및 제2 측부 각각, 장착부(420)의 제3 및 제4 측부 각각 또는 장착부(420)의 제1 내지 제4 측부 각각의 근처에 설치될 수 있다. 유체 배기부(450)가 챔버(410)의 바닥부(411)에 적어도 하나 이상 설치되어 챔버(410) 내의 유체(415)가 보다 빠른 시간 내에 외부로 배기되므로, 공정 시간을 단축할 수 있다.
유체 높이 조절부(430)는 유체 공급부(440) 및 유체 배기부(450)를 선택적으로 구동하여 챔버(410) 내의 유체(415)의 높이를 조절할 수 있다. 예컨대, 유체 배기부(450)의 개구를 차단하고 유체 공급부(440)를 통해 유체(415)가 챔버(410)에 공급되는 경우, 챔버(410) 내의 유체(415)의 높이가 증가될 수 있다. 예컨대, 유체 공급부(440)의 개구를 차단하고 유체 배기부(450)를 통해 챔버(410) 내의 유체(415)가 외부로 배기되는 경우, 챔버(410) 내의 유체(415)의 높이가 감소될 수 있다.
예컨대, 유체 높이 조절부(430)는 자가조립시에 챔버(410) 내의 유체(415)를 제1 높이(도 18의 H1)로 채우도록 유체 공급부(440) 및 유체 배기부(450)를 선택적으로 구동할 수 있다. 즉, 유체 공급부(440)로부터 유체(415)가 챔버(410) 내로 공급되고 유체 배기부(450)의 개구는 차단될 수 있다.
예컨대, 유체(415)의 표면(416) 상에 복수의 발광 소자(150)가 분산된 경우, 유체 높이 조절부(430)는 이들 복수의 발광 소자(150)가 기판(200)에 조립되도록 하기 위해 챔버(410) 내의 유체(415)를 제1 높이(H1)로부터 제2 높이(도 20의 H2)로 감소하도록 유체 공급부(440) 및 유체 배기부(450)를 선택적으로 구동할 수 있다. 즉, 유체 공급부(440)의 개구는 차단되고 유체 배기부(450)를 통해 챔버(410) 내의 유체(415)가 외부로 배기될 수 있다.
예컨대, 유체 높이 조절부(430)는 기판(200) 상에 조립되지 않은 발광 소자(150)들을 회수하기 위해 챔버(410) 내의 유체(415)를 제2 높이(H2)로부터 제3 높이(도 22의 H3)로 증가하도록 유체 공급부(440) 및 유체 배기부(450)를 선택적으로 구동할 수 있다. 즉, 즉, 유체 공급부(440)로부터 유체(415)가 챔버(410) 내로 공급되고 유체 배기부(450)의 개구는 차단될 수 있다. 예컨대, 제3 높이(H3)는 제1 높이(H1)와 동일하거나 이보다 작을 수 있다. 예컨대, 제3 높이(H3)는 제2 높이(H2)와 동일하거나 이보다 클 수 있다. 즉, 제3 높이(H3)는 제1 높이(H1)와 제2 높이(H2) 사이에서 정해질 수 있다.
예컨대, 유체 높이 조절부(430)는 발광 소자(150)들이 조립된 기판(200)을 챔버(410)에서 꺼내기 위해 챔버(410) 내의 유체(415)를 배기하기 위해 유체 공급부(440) 및 유체 배기부(450)를 선택적으로 구동할 수 있다. 즉, 유체 공급부(440)의 개구는 차단되고 유체 배기부(450)를 통해 챔버(410) 내의 유체(415)가 외부로 배기될 수 있다.
전압 인가부(460)는 유전영동힘에 의해 발광 소자(150)가 기판(200)에 조립되도록 기판(200)에 전압을 인가할 수 있다.
도 10에 도시한 바와 같이, 챔버(410)에 유체(415)가 채워지고 발광 소자(150)가 유체(415)에 투하된 후, 서로 이격되어 배치된 기판(200)의 배선 전극(도 8의 201, 202) 사이에 전압이 인가될 수 있다. 기판(200)의 배선 전극(201, 202) 사이에 인가된 전압에 의해 배선 전극(201, 202) 사이에 유전영동힘이 형성될 수 있다. 이 유전영동힘에 의해 발광 소자(150)가 기판(200)의 조립 홀(203)에 고정될 수 있다.
실시예에서, 유체(415)의 표면(416) 상에 분산된 발광 소자(150)들이 기판(200)의 조립 홀(203)에 조립되기 위해서는 발광 소자(150)들이 기판(200)에 근접하여 위치되어야 한다. 이를 위해, 유체 높이 조절부(430)는 유체(415)의 표면(416)이 기판(200)의 조립 면(207)에 근접하도록 유체(415)의 높이를 조절할 수 있다. 예컨대, 유체 높이 조절부(430)는 유체 공급부(440)의 개구를 차단하고 유체 배기부(450)의 개구를 개방하여 유체(415)의 표면(416)의 높이를 감소시킬 수 있다. 유체(415)의 표면(416)이 기판(200) 상에서 기판(200)의 조립 면(207)으로부터 소정 거리 이격될 때, 유체 높이 조절부(430)는 유체 배기부(450)의 개구를 차단할 수 있다. 여기서, 소정 거리는 기판(200) 상의 유전영동힘에 의해 발광 소자(150)들이 기판(200)의 조립 홀(203)로 유도될 수 있는 거리로서, 도 20에 도시된 제2 높이(H2)일 수 있다.
실시예는 유체(415)의 표면(416) 상에 분산된 발광 소자(150)들이 기판(200)에 근접하여 위치되도록 한 다음 해당 발광 소자(150)들을 기판(200)의 조립 홀(203)에 조립함으로써, 조립 정확도 및 조립 속도를 동시에 향상시킬 수 있으며 조립 불량을 최소화하여 휘도를 향상시킬 수 있다.
한편, 실시예에서, 발광 소자(150)들은 유체(415)의 표면(416) 상에 부유할 수 있다. 이를 위해, 발광 소자(150)의 비중은 유체(415)의 비중보다 작을 수 있다. 즉, 발광 소자(150)는 마이크로 단위 또는 나노 단위의 사이즈를 가지므로, 매우 가볍다. 따라서, 발광 소자(150)는 유체(415) 내에 가라앉지 않고 유체(415)의 표면(416)에 부유할 수 있다.
이하에서 도 11을 참조하여 실시예의 발광 소자(150)를 설명한다.
[발광 소자]
도 11은 실시예의 발광 소자를 도시한 단면도이다.
도 11에 도시한 바와 같이, 실시예의 발광 소자(150)는 제1 도전형 반도체층(151), 활성층(152), 제2 도전형 반도체층(153), 금속층(155) 및 소수성 처리면(157)을 포함할 수 있다. 활성층(152)은 발광층, 발광 영역으로 불릴 수 있다.
제1 도전형 반도체층(151)은 제1 전극으로 불리고, 제2 도전형 반도체층(153) 및 금속층(155)은 제2 전극으로 불릴 수 있다.
도시되지 않았지만, 절연층이 제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)의 측부 둘레에 배치되어, 제1 도전형 반도체층(151)과 제2 도전형 반도체층(153)의 전기적인 쇼트를 방지하고 제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)가 외부의 이물질로부터 오염되지 않도록 할 수 있다.
제1 도전형 반도체층(151), 활성층(152), 제2 도전형 반도체층(153), 금속층(155)은 성장용 기판(미도시) 상에서 형성된 후, 별도의 공정, 예컨대 LLO(Laser Lift-Off) 공정을 이용하여 성장용 기판이 제거될 수 있다. 성장용 기판은 사파이어 기판이나 반도체 기판일 수 있지만, 이에 대해서는 한정하지 않는다.
제1 도전형 반도체층(151)은 성장용 기판 상에 형성될 수 있다. 제1 도전형 반도체층(151)이 형성되기 전에 성장용 기판과 제1 도전형 반도체층(151)의 격자 부정합을 완화하기 위해 버퍼층(미도시)이 형성될 수 있다.
제1 도전형 반도체층(171)은 화합물 반도체로 제공될 수 있다. 제1 도전형 반도체층(151)은 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예컨대, 제1 도전형 반도체층(151)은 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
활성층(152)는 제1 도전형 반도체층(151) 상에 형성될 수 있다.
활성층(152)은 제1 도전형 반도체층(151)으로부터 제공되는 제1 캐리어(예컨대, 전자)와 제2 도전형 반도체층(153)으로부터 제공되는 제2 캐리어(예컨대, 정공)의 결합(recombination)에 대응되는 파장 대역의 광을 생성할 수 있다. 활성층(152)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나 이상으로 제공될 수 있다. 활성층(152)은 화합물 반도체로 제공될 수 있다. 활성층(152)은 예로서 2족-6족 또는 3족-5족 화합물 반도체로 제공될 수 있다. 활성층(152)이 다중 우물 구조로 제공된 경우, 활성층(152)은 복수의 장벽층과 복수의 우물층이 적층되어 제공될 수 있다.
제2 도전형 반도체층(153)은 활성층(152) 상에 형성될 수 있다. 제2 도전형 반도체층(153)은 화합물 반도체로 제공될 수 있다. 제2 도전형 반도체층(153)은 예로서 2족-6족 화합물 반도체 또는 3족-5족 화합물 반도체로 제공될 수 있다. 예컨대, 제2 도전형 반도체층(153)은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제1 도전형 반도체층(151), 활성층(152) 및 제2 도전형 반도체층(153)은 증착 장비, 예컨대 MOCVD 장비를 이용하여 성장될 수 있다.
금속층(155)은 제2 도전형 반도체층(153) 상에 형성될 수 있다.
메사 공정을 이용하여 금속층(155), 제2 도전형 반도체층(153), 활성층(152) 및 제1 도전형 반도체층(151)을 식각할 수 있다. 이러한 메사 공정에 의해 제1 도전형 반도체층(151), 활성층(152), 제2 도전형 반도체층(153) 및 금속층(155)이 형성될 수 있다.
소수성 처리면(157)은 발광 소자(150)의 일 면 상에 배치될 수 있다. 소수성 처리면(157)은 발광 소자(150)의 조립 방향성을 조절할 수 있는 부재일 수 있다. 예컨대, 발광 소자(150)의 금속층(155)의 상면은 소수성 처리면(157)을 가질 수 있다. 소수성 처리면(157)은 소정 두께를 갖는 소수성 처리층으로 불릴 수도 있다.
일 예로서, 성장용 기판을 제거하기 위해 LLO 공정이 수행되기 전에, 금속층(155)의 상면에 자기조립 단분자막(SAMs: Self-Assembled Monolayers)을 코팅하여 소수성(hydrophobicity) 처리면을 형성할 수 있다. 소수성을 갖는 자기조립 단분자막으로는 OTS(Octadecyltrichlorosilane)와 PFS(Perfluorodecyltrichlorosilane) 등이 있다. 예컨대, OTS는 표면 기가 CH3으로 구성되어 물접촉각(Water contact angle)이 110°일 수 있다. 예컨대, PFS는 표면 기가 CF3으로 구성되어 물접촉각이 120°일 수 있다.
다른 예로서, 성장용 기판을 제거하기 위해 LLO 공정이 수행되기 전에, 금속층(155)의 상면에 불소계 가스를 이용한 플라즈마 처리를 수행하여 소수성 처리면(157)을 형성할 수 있다. 불소계 가스는 F2, BF3, HF, NF3, CF4, SF6, CH2F2, CHF3, C2F6, C2F8, C3F6, C3F8, C4F6, C4F8, C4F10, C6F10, C5F12, SF5, WF6, SiF4, Si2F6, XeF2 및 이들의 조합으로 이루어진 군에서 선택될 수 있다.
한편, 발광 소자(150)의 제1 도전형 반도체층(151)의 하면이 기판(200)의 조립 홀(203)의 바닥면에 접하는 경우, 해당 발광 소자(150)는 정상 발광 소자일 수 있다. 기판(200)의 조립 홀(203)에 정상적으로 조립된 발광 소자(150)는 전기적 신호에 의해 발광될 수 있다.
발광 소자(150)의 금속층(155)의 상면이 기판(200)의 조립 홀(203)의 바닥면에 접하는 경우, 해당 발광 소자(150)는 불량 발광 소자일 수 있다. 기판(200)의 조립 홀(203)에 불량 발광 소자는 전기적 신호에 의해 발광되지 않는다. 즉 해당 불량 발광 소자는 해당 화소의 휘도 증가에 기여하지 못한다. 따라서, 해당 화소에 휘도 증가에 기여하지 못하는 불량 발광 소자가 많을수록 해당 화소의 휘도가 현저하게 감소될 수 있다.
이러한 경우, 발광 소자(150)가 마이크로 단위 또는 나노 단위의 사이즈로 작아지는 경우, 발광 소자(150)가 가볍기 때문에 유체(415) 표면(416)에서 뒤집힐 수 있다. 발광 소자(150)가 뒤집혀 발광 소자(150)의 소수성 처리면(157)이 유체(415)의 표면(416)에 접하더라도, 발광 소자(150)의 소수성 처리면(157)이 유체(415)의 표면(416)과의 반발력에 의해 다시 뒤집혀 발광 소자(150)의 제1 도전형 반도체층(151)의 하면이 유체(415)의 표면(416)에 접할 수 있다. 따라서, 기판(200)에 형성된 유전영동힘에 의해 유체(415)의 표면(416)에 접하는 발광 소자(150)의 제1 도전형 반도체층(151)의 하면이 기판(200)의 조립 홀(203)로 삽입되어 기판(200)의 조립 홀(203) 내의 바닥면에 접할 수 있다. 이와 같이 기판(200)의 조립 홀(203)에 정상적으로 조립된 발광 소자(150)는 해당 화소의 휘도 증가에 기여할 수 있다.
따라서, 실시예는 발광 소자(150)의 금속층(155)의 상면을 소수성 처리면(157)을 갖도록 하여, 발광 소자(150)의 조립 방향성을 조절하여 발광 소자(150)의 제1 도전형 반도체층(151)의 하면이 유체(415)의 표면(416)에 접하도록 하여, 기판(200)의 각 화소에 정상 발광 소자의 개수를 증가시켜 휘도가 현저하게 향상될 수 있다. 아울러, 실시예는 발광 소자(150)의 조립 방향성을 조절하여 발광 소자(150)가 기판(200)의 조립 홀(203)에 정확하게 조립되도록 하여 조립 정확성과 조립 속도를 향상시킬 수 있다.
한편, 실시예의 발광 소자(150)는 친수성 처리면(158)을 포함할 수 있지만 이에 대해서는 한정하지 않는다.
친수성 처리면(158)은 발광 소자(150)의 조립 방향성을 조절할 수 있는 부재일 수 있다. 예컨대, 발광 소자(150)의 제1 도전형 반도체층(151)의 하면은 친수성 처리면(158)을 가질 수 있다. 친수성 처리면(158)은 소정 두께를 갖는 친수성 처리층으로 불릴 수도 있다.
예컨대, 발광 소자(150)의 제1 도전형 반도체층(151)의 하면이 우수한 친수성 특성을 갖는 경우, 친수성 처리면(158)은 생략될 수 있다.
발광 소자(150)의 제1 도전형 반도체층(151)의 하면이 친수성 처리면(158)을 가짐으로써, 발광 소자(150)의 조립 방향성이 보다 더 용이하게 조절될 수 있다.
즉, 실시예에서, 발광 소자(150)의 일 면이 소수성 처리면(157)을 가지고, 발광 소자(150)의 일 면의 반대 면(208)이 친수성 처리면(158)을 가질 수 있다. 이러한 경우, 유체(415) 상에 발광 소자(150)들이 투하되는 경우, 도 12에 도시한 바와 같이 발광 소자(150)의 친수성 처리면(158)이 유체(415)의 표면(416)에 접하는 경우 발광 소자(150)는 보다 강하게 유체(415)의 표면(416)에 밀착될 수 있다.
도시되지 않았지만, 발광 소자(150)의 소수성 처리면(157)이 유체(415)의 표면(416)에 접하는 경우, 발광 소자(150)의 소수성 처리면(157)이 유체(415)의 표면(416)에 반발되어 발광 소자(150)가 뒤집혀 발광 소자(150)의 친수성 처리면(158)이 유체(415)의 표면(416)에 밀착될 수 있다.
따라서, 실시예에서, 복수의 발광 소자(150)들이 유체(415)의 표면(416) 상에 투하되는 경우, 유체(415)의 표면(416) 상에 복수의 발광 소자(150) 각각의 친수성 처리면(158)이 유체(415)의 표면(416)에 접하도록 배열될 수 있다. 아울러, 유체(415)의 표면(416) 상에 투하된 복수의 발광 소자(150)들은 유체(415)의 표면(416)에서 투하된 영역을 중심으로 주변으로 퍼질 수 있다. 따라서, 유체(415)의 표면(416)의 적어도 하나 이상의 영역 각각에 복수의 발광 소자(150)가 투하되는 경우, 적어도 하나 이상의 영역에 투하된 복수의 발광 소자(150)가 주변으로 퍼져, 도 13에 도시한 바와 같이 복수의 발광 소자(150)가 균일한 간격으로 유체(415)의 표면(416)의 전 영역 상에 부유할 수 있다. 실시예는 유체(415)의 표면(416) 상에서 복수의 발광 소자(150)가 균일한 간격으로 이격되어 발광 소자(150)들 간의 충돌이 발생하지 않아, 발광 소자(150)의 파손을 방지하여 발광 소자(150)의 불량을 줄일 수 있다.
도면에는 소수성 처리면(157)이 금속층(155)의 상면에만 형성되고 있지만, 금속층(155)의 상면뿐만 아니라 제1 도전형 반도체층(151), 활성층(152), 제2 도전형 반도체층(153) 및 금속층(155) 각각의 측면에 형성될 수도 있다. 이러한 경우, 소수성 처리면(157)과 친수성 처리면(158)은 서로 이격될 수 있다.
도면에 도시되지 않았지만, 친수성 처리면(158)이 발광 소자(150)의 제1 도전형 반도체층(151)의 하면의 중심 영역에 형성되고, 소수성 처리면(157)이 중심 영역을 제외한 가장 자리 영역에 형성될 수 있다. 또한, 소수성 처리면(157)이 금속층(155)의 상면뿐만 아니라 제1 도전형 반도체층(151), 활성층(152), 제2 도전형 반도체층(153) 및 금속층(155) 각각의 측면에 형성될 수도 있다.
한편, 도 10을 참조하면, 실시예에 따른 자가조립장치(400)는 투하부(470)를 포함할 수 있다.
투하부(470)는 예컨대, 스포이드를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
스포이드에 복수의 발광 소자(150)가 채워질 수 있다. 예컨대, 스포이드에 액체와 함께 복수의 발광 소자(150)가 채워질 수 있다. 예컨대, 액체는 점성을 갖는 액체일 수 있지만, 이에 대해서는 한정하지 않는다. 도면에는 하나의 스포이드가 도시되고 있지만, 복수의 스포이드가 구비되어 복수의 스포이드 각각으로부터 동시에 복수의 발광 소자(150)가 투하될 수도 있다.
투하부(470)는 복수의 발광 소자(150)를 유체(415)의 표면(416)의 적어도 하나 이상의 영역 상에 투하할 수 있다.
일 예로서, 하나의 투하부(470)가 이동하면서 복수의 발광 소자(150)를 유체(415)의 표면(416)의 적어도 하나 이상의 영역 상에 투하할 수 있다.
다른 예로서, 복수의 투하부(470) 각각의 복수의 발광 소자(150)를 유체(415)의 표면(416)의 복수의 영역 상에 투하할 수 있다. 복수의 투하부(470) 각각은 복수의 발광 소자(150)를 순차적으로 투하하거나 동시에 투하할 수 있다.
한편, 실시예에 따른 자가조립장치(400)는 진동 발생부(490)를 포함할 수 있다.
진동 발생부(490)는 기판(200) 상에 조립된 발광 소자(150) 중에서 불량 발광 소자가 기판(200)으로부터 탈착되도록 기판(200)에 진동을 발생할 수 있다.
예컨대, 기판(200)에 형성된 유전영동힘에 의해 기판(200)의 조립 홀(203)에 발광 소자(150)가 조립될 수 있다. 이때, 기판(200)의 조립 홀(203)에 삽입되지 않고 기판(200)의 조립 홀(203) 근처에 부착되거나 잘못된 방향으로 조립된 발광 소자(150)들, 즉 불량 발광 소자들은 발광이 불가능하여 휘도 증가에 기여하지 못하므로 회수되어야 한다.
기판(200)의 조립 홀(203)에 발광 소자(150)들이 조립된 후, 진동 발생부(490)에서 발생된 진동이 기판(200)에 가해질 수 있다. 예컨대, 진동 발생기는 초음파 진동 발생기일 수 있지만, 이에 대해서는 한정하지 않는다. 진동 발생기에서 가해진 진동에 의해 기판(200)이 흔들려, 불량 발광 소자들이 기판(200)으로부터 탈착되어 유체(415)의 표면(416)으로 복귀될 수 있다. 유체(415)의 표면(416)으로 복귀된 불량 발광 소자들은 이하에 설명된 회수부(480)에 의해 회수되므로, 발광 소자들의 낭비를 줄여 제조 단가를 줄일 수 있다.
한편, 실시예에 따른 자가조립장치(400)는 회수부(480)를 포함할 수 있다.
회수부(480)는 기판(200) 상에 조립되지 않고 유체(415)의 표면(416) 상에 부유하는 발광 소자(150)들을 회수할 수 있다.
예컨대, 기판(200)에 형성된 유전영동힘에 의해 기판(200)의 조립 홀(203)에 발광 소자(150)가 조립될 수 있다. 기판(200)의 조립 홀(203)의 개수보다 유체(415)의 표면(416) 상에 부유하는 발광 소자(150)가의 개수가 더 많으므로, 기판(200)의 조립 홀(203)에 조립되지 않은 발광 소자(150)가 유체(415)의 표면(416) 상에 부유할 수 있다. 유체(415)의 표면(416) 상에 부유하는 발광 소자(150)들은 다른 기판의 조립시에 사용하기 위해 회수되어야 한다.
회수부(480)는 도 15에 도시한 바와 같이, 지지 부재(481)과 적어도 하나 이상의 자석(482)을 포함할 수 있다.
적어도 하나 이상의 자석(482)이 무거운 경우 자석(482)이 아래로 처질 수 있다. 지지 부재(481)는 적어도 하나 이상의 자석(482)을 지지하여 적어도 하나 이상의 자석(482)이 아래로 처지지 않도록 할 수 있다.
적어도 하나 이상의 자석(482)이 가벼워 아래로 처지지 않는 경우, 지지 부재(481)는 생략될 수 있다.
지지 부재(481)는 챔버(410)의 사이즈보다 작을 수 있지만, 이에 대해서는 한정하지 않는다. 지지 부재(481)는 투명한 글라스일 수 있지만, 이에 대해서는 한정하지 않는다. 지지 부재(481)는 자석(482)과의 접촉으로 깨지지 않도록 강화 유리일 수 있다.
적어도 하나 이상의 자석(482)은 유체(415)의 표면(416) 상에 부유하는 발광 소자(150)들을 회수하기 위한 부재일 수 있다.
적어도 하나 이상의 자석(482)으로 발광 소자(150)들이 유도되도록 도 11에 도시된 발광 소자(150)의 금속층(155)은 자성층을 포함할 수 있다. 즉, 발광 소자(150)의 금속층(155)은 적어도 하나 이상의 금속층을 포함하고, 적어도 하나 이상의 금속층 중 하나의 금속층은 자성층일 수 있다. 자성층은 예컨대, Ni을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
도시되지 않았지만 회수부(480)는 발광 소자(150)의 사이즈보다 작은 투과 홀을 갖는 그물망을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
실시예는 기판(200)에 대한 자가조립 공정이 수행된 후 유체(415)의 표면(416) 상에 부유하는 발광 소자(150)들을 용이하게 회수하여 회수율을 증대시켜 제조 단가를 줄일 수 있다.
이하에서, 도 16 내지 도 24를 참조하여 실시예에 따른 자가조립 공정을 설명한다.
[자가조립 공정]
도 16 내지 도 24는 실시예에 따른 자가조립 공정을 설명하는 도면이다.
도 10 및 도 16에 도시한 바와 같이, 자가조립장치(400)가 마련될 수 있다.
챔버(410)의 하측에 고정 홈부(423)를 갖는 장착부(420)가 배치될 수 있다.
도 17에 도시한 바와 같이, 기판(200)이 입고될 수 있다. 예컨대, 기판(200)은 카셋트에 담겨 자가조립장치(400)로 입고될 수 있지만, 이에 대해서는 한정하지 않는다.
기판(200)이 챔버(410)의 바닥부(411) 상에 장착될 수 있다. 즉, 기판(200)이 장착부(420)의 고정 홈부(423)에 고정될 수 있다. 예컨대, 기판(200)이 장착부(420)의 고정 홈부(423)에 삽입될 수 있다. 고정 홈부(423)의 내측면이 기판(200)의 측면과 접하도록 구성되어, 기판(200)이 고정 홈부(423)에 끼임 고정될 수 있지만, 이에 대해서는 한정하지 않는다. 도시되지 않았지만, 고정 홈부(423) 주변에 기판(200)을 고정할 수 있는 적어도 하나 이상의 고정부가 설치될 수도 있다. 고정부에 의해 고정 홈부(423)에 삽입된 기판(200)이 고정될 수 있다. 고정부의 고정 해제에 의해 고정 홈부(423)에 삽입된 기판(200)이 고정 해제될 수도 있다.
고정 홈부(423)의 바닥부(421)이 도 14에 도시한 바와 같이 평면을 가질 수 있다. 이러한 경우, 고정 홈부(423)에 고정된 기판(200)의 하면이 고정 홈부(423)의 바닥부(421)에 접하므로, 기판(200)에 휨이 발생되지 않는다. 나중에 설명하겠지만, 기판(200)에 휨이 없는 상태에서 자가조립 공정이 수행되므로, 기판(200)의 각 화소에 균일한 발광 소자(150)들이 조립되어 균일한 휘도를 확보할 수 있고, 기판(200)의 각 화소에 보다 많은 발광 소자(150)들이 조립되어 고 휘도를 확보할 수 있다.
도 18에 도시한 바와 같이, 유체 높이 조절부(430)에 의해 챔버(410) 내에 유체(415)가 채워질 수 있다. 즉, 유체 공공부의 개구가 개방되어 유체(415)가 챔버(410) 내로 공급되고, 유체 배기부(450)의 개구가 차단되어 챔버(410) 내의 유체(415)가 외부로 배기되지 않는다. 따라서, 챔버(410) 내의 유체(415)가 제1 높이(H1)로 채워질 수 있다. 제1 높이(H1)는 장착부(420)에 장착된 기판(200)의 상면, 즉 조립 면(207)보다 높게 위치일 수 있다. 여기서, 제1 높이(H1)는 챔버(410)의 바닥부(411)로부터의 높이일 수 있다.
제1 높이(H1)가 높을수록 유체(415)의 표면(416)이 높게 위치되므로 나중에 설명하겠지만 발광 소자(150)들이 유체(415)의 표면(416) 상에 용이하게 투하될 수 있다. 제1 높이(H1)는 챔버(410)의 상측 근처에 위치될 수 있지만, 이에 대해서는 한정하지 않는다.
도 19에 도시한 바와 같이, 투하부(470)를 이용하여 복수의 발광 소자(150)가 유체(415)의 표면(416) 상에 부유될 수 있다.
투하부(470)에 복수의 발광 소자(150)가 포함될 수 있다. 투하부(470)가 유체(415)의 표면(416)의 적어도 하나 이상의 영역 상에 투하될 수 있다. 유체(415) 표면(416)의 적어도 하나 이상의 영역 상에 투하된 복수의 발광 소자(150)는 주변으로 퍼져, 복수의 발광 소자(150)가 균일한 간격으로 유체(415)의 표면(416)의 전 영역 상에 부유할 수 있다. 발광 소자(150)의 비중은 유체(415)의 비중보다 작고, 발광 소자(150)가 마이크로 단위 또는 나노 단위의 사이즈로서 가볍기 때문에, 유체(415)의 표면(416) 상에 투하된 복수의 발광 소자(150)가 유체(415) 내에 가라앉지 않고 유체(415)의 표면(416)에 부유할 수 있다.
한편, 복수의 발광 소자(150) 각각은 도11에 도시한 바와 같이 그 일 면이 소수성 처리면(157)을 가질 수 있다. 따라서, 투하부(470)에 의해 복수의 발광 소자(150)가 유체(415)의 표면(416) 상에 투하되는 경우, 복수의 발광 소자(150) 각각의 소수성 처리면(157)이 유체(415)의 표면(416)의 반대측, 즉 상측을 향하도록 위치될 수 있다. 발광 소자(150)의 소수성 처리면(157)이 유체(415)의 표면(416)을 향하는 경우, 발광 소자(150)의 소수성 처리면(157)이 유체(415)의 표면(416)에 대해 반발력이 발생되어 발광 소자(150)의 소수성 처리면(157)이 상측을 향하도록 발광 소자(150)가 뒤집힐 수 있다. 따라서, 발광 소자(150)의 조립 방향성이 조절된 상태로 발광 소자(150)가 유체(415)의 표면(416) 상에 부유되므로, 나중에 설명하겠지만 자가조립시 기판(200)의 조립 홀(203)에 발광 소자(150)가 불량 없이 조립되고 조립 정확도와 조립 속도가 동시에 향상될 수 있다.
도 20에 도시한 바와 같이, 유체 높이 조절부(430)에 의해 챔버(410) 내에 유체(415)의 높이가 제1 높이(H1)로부터 제2 높이(H2)로 감소되어 유체(415)의 표면(416)에 부유하는 복수의 발광 소자(150)가 기판(200)의 조립 면(207)에 근접할 수 있다. 이는 복수의 발광 소자(150)가 보다 더 용이하고 정확하게 기판(200)의 조립 홀(203)에 조립되도록 하기 위함이다.
예컨대, 유체 공급부(440)의 개구가 차단되고 유체 배기부(450)의 개구가 개방되어 챔버(410) 내의 유체(415)가 외부로 배기되어 챔버(410) 내의 유체(415)의 높이가 감소될 수 있다. 예컨대, 유체(415)의 높이가 제2 높이(H2)가 되었을 때 유체 배기부(450)의 개구가 차단되어 더 이상 챔버(410) 내의 유체(415)가 외부로 배기되지 않고 제2 높이(H2)로 유지될 수 있다. 여기서, 제2 높이(H2)는 챔버(410)의 바닥부(411)로부터의 높이일 수 있다.
유체(415)의 제2 높이(H2)는 적어도 기판(200)의 조립 면(207)보다 높게 위치될 수 있다. 예컨대, 유체(415)의 제2 높이(H2), 유체(415)의 표면(416)과 기판(200)의 조립 면(207) 사이의 거리(d)는 기판(200)에 형성된 유전영동힘의 영향을 받는 거리일 수 있다.
따라서, 복수의 발광 소자(150)가 기판(200)의 조립 면(207) 근처에 위치되어 기판(200)에 형성된 유전영동힘에 의해 기판(200)의 조립 홀(203)에 용이하게 정확하게 그리고 신속하게 조립될 수 있다.
또한, 유체(415)의 표면(416)의 전 영역에 복수의 발광 소자(150)가 균일하게 분산되고 유체(415)의 표면(416)의 전 영역은 기판(200)의 조립 면(207)으로부터 동일한 거리(d)로 이격되므로, 기판(200)의 각 화소에 균일한 개수의 발광 소자(150)가 조립되어 각 화소별로 균일한 휘도를 확보할 수 있다. 아울러, 각 화소에 보다 많은 발광 소자(150)가 조립되어 고 휘도를 확보하여 대면적 및 고휘도를 갖는 디스플레이 장치가 구현될 수 있다.
도 21에 도시한 바와 같이, 전압 인가부(460)에 전압이 인가되어 기판(200)에 유전영동힘이 형성될 수 있다. 이러한 유전영동힘에 의해 기판(200)의 조립 면(207)의 근처에 위치된 복수의 발광 소자(150)가 기판(200)의 조립 홀(203)에 조립될 수 있다.
장착부(420)의 고정 홈부(423)의 바닥부(도 14의 421)가 평면이므로 장착부(420)의 고정 홈부(423)에 기판(200)이 고정될 때 기판(200)에 휨이 발생되지 않는다. 아울러, 제2 높이(H2)를 갖는 유체(415)의 표면(416)이 수평면을 가져 유체(415)의 표면(416)의 전 영역이 기판(200)의 조립 면(207)의 전 영역에 대해 균일한 거리(d)를 가질 수 있다. 따라서, 유체(415)의 표면(416)에 부유하는 복수의 발광 소자(150)가 기판(200)의 조립 홀(203)에 보다 더 정확하게 그리고 보다 더 신속하게 조립되어 조립 정확성 및 조립 속도가 동시에 향상될 수 있다.
유체(415)의 표면(416)에 부유하는 복수의 발광 소자(150) 각각은 그 일 면이 소수성 처리면(157)을 가져 유체(415)의 표면(416)에 조립 방향성을 갖고 위치될 수 있다. 즉, 발광 소자(150)의 제1 도전형 반도체층(151)이 하부를 향하도록 위치될 수 있다. 아울러, 복수의 발광 소자(150)가 제2 높이(H2)를 갖는 유체(415)의 표면(416)에 위치되어 기판(200)의 조립 면(207)의 근처에 위치될 수 있다. 따라서, 기판(200)에 형성된 유전영동힘에 의해 조립 방향성을 갖도록 유체(415)의 표면(416)에 위치된 복수의 발광 소자(150)가 조립 방향성을 유지한 채 기판(200)의 조립 홀(203)에 조립될 수 있다. 즉, 발광 소자(150)의 제1 도전형 반도체층(151)의 하측이 기판(200)의 조립 홀(203) 내의 바닥면에 접할 수 있다. 발광 소자(150)의 제1 도전형 반도체층(151)의 하측이 기판(200)의 조립 홀(203) 내의 바닥면에 접하도록 발광 소자(150)가 기판(200)에 조립될 때, 해당 발광 소자(150)가 발광될 수 있는 정상 발광 소자일 수 있다. 따라서, 실시예에 따르면, 정상 발광 소자로서 기판(200)에 조립되는 발광 소자의 개수가 증가되므로 휘도가 향상되고 불량 발광 소자를 최소화하여 제조 단가를 현저히 줄일 수 있다.
한편, 기판(200)에 발광 소자(150)가 조립될 때, 일부 발광 소자(150)는 기판(200)의 조립 홀(203)에 삽입되지 못하고 기판(200)의 조립 홀(203) 근거에 부착되거나 잘못된 방향으로 조립 홀(203)에 삽입될 수 있다. 이들 발광 소자(150)는 발광이 불가능한 불량 발광 소자로서 회수될 필요가 있다.
이를 위해, 진동 발생부(490)에서 발생된 진동이 기판(200)에 가해져, 불량 발광 소자가 기판(200)으로부터 탈착될 수 있다. 기판(200)으로부터 탈착된 불량 발광 소자는 유체(415)의 표면(416)으로 떠올라 유체(415)의 표면(416)에 부유될 수 있다. 따라서, 유체(415)의 표면(416)에는 기판(200)의 조립 홀(203)에 조립되지 않았거나 기판(200)으로부터 탈착된 발광 소자가 부유될 수 있다.
도 22에 도시한 바와 같이, 유체 높이 조절부(430)에 의해 챔버(410) 내의 유체(415)의 높이를 증가시킬 수 있다. 즉, 유체 공급부(440)의 개구가 개방되고 유체 배기부(450)의 개구가 차단될 수 있다. 유체 공급부(440)의 개구를 통해 유체(415)가 챔버(410)에 공급되어, 유체(415)의 높이가 제2 높이(H2)로부터 제3 높이(H3)로 증가될 수 있다. 예컨대, 제3 높이(H3)는 제1 높이(H1)와 제2 높이(H2) 사이에서 정해질 수 있다.
유체(415)의 높이가 제3 높이(H3)가 될 때 유체 공급부(440)의 개구가 차단될 수 있다.
도 23에 도시한 바와 같이, 회수부(480)를 이용하여 유체(415)의 표면(416)에 부유하는 발광 소자(150)가 회수될 수 있다. 즉, 회수부(480)의 적어도 하나 이상의 자석(482)이 유체(415)의 표면(416) 상에 위치되어 수평 방향을 따라 이동되므로 유체(415)의 표면(416)에 부유하는 발광 소자(150)가 자석(482)으로 유도될 수 있다. 이와 같이 적어도 하나 이상의 자석(482)으로 유도된 발광 소자(150)를 회수하여, 발광 소자(150)의 재사용이 가능하여 제조 단가를 줄일 수 있다.
자석(482)의 무게로 인해 자석(482)이 하부 방향으로 처지는 것을 방지하기 위해 적어도 하나 이상의 자석(482) 아래에 지지 부재(481)가 배치될 수 있다.
도 24에 도시한 바와 같이, 유체 높이 조절부(430)에 의해 챔버(410) 내의 유체(415)가 배기될 수 있다. 즉, 유체 공급부(440)의 개구가 차단되고 유체 배기부(450)의 개구가 개방되어, 챔버(410) 내의 유체(415)가 외부로 배기될 수 있다.
챔버(410) 내의 기판(200)을 꺼내기 위해 챔버(410) 내의 유체(415)가 배기될 수 있다. 예컨대, 챔버(410) 내의 유체(415)는 모두 배기될 수 있다. 예컨대, 챔버(410) 내의 유체(415)의 일부는 잔존할 수 있다. 이때, 챔버(410) 내의 유체(415)의 높이는 장착부(420)의 고정 홈부(423)의 상면보다 낮게 위치될 수 있다.
챔버(410) 내의 유체(415)가 제3 높이(H3)로 유지되는 상태에서 기판(200)을 챔버(410)로부터 꺼내는데 문제가 없는 경우, 챔버(410) 내의 유체(415)가 배기되지 않을 수 있다.
챔버(410) 내에 기판(200)을 꺼내기 전까지 기판(200)에 전기영동힘이 형성될 수 있다. 즉, 도 21 내지 도 23에 도시된 공정이 진행되는 동안 기판(200)에 전기영동힘이 지속적으로 형성됨으로써, 기판(200)의 조립 홀(203)에 조립된 발광 소자(150)가 기판(200)의 조립 홀(203)에 지속적으로 고정될 수 있다.
챔버(410)에서 꺼내진 기판(200)은 후공정에 의해 디스플레이 장치가 제조되고, 해당 디스플레이 장치에 인가된 전기적 신호에 의해 디스플레이 장치를 구성하는 복수의 발광 소자(150)가 발광되어 컬러 영상이 디스플레이될 수 있다.
도 16 내지 도 24에 도시된 공정에 의해 기판(200)에 발광 소자(150)가 조립되는 자가조립 공정이 수행될 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.

Claims (17)

  1. 제1 높이를 갖으며, 복수의 발광 소자가 표면 상에 부유되는 유체를 수용하는 챔버;
    기판을 장착하기 위해 상기 챔버의 바닥부에 배치되는 장착부;
    상기 유체의 높이를 조절하는 유체 높이 조절부; 및
    상기 유체의 높이가 상기 제1 높이에서 제2 높이로 감소할 때, 상기 부유된 복수의 발광 소자를 조립하기 위해 상기 기판에 전압을 인가하는 전압 인가부;를 포함하는 자가조립장치.
  2. 제1항에 있어서,
    상기 부유된 복수의 발광 소자 각각의 일 면은 상기 조립 방향성을 갖도록 소수성 처리면을 갖는 자가조립장치.
  3. 제2항에 있어서,
    상기 일 면의 반대 면은 친수성 처리면을 갖는 자가조립장치.
  4. 제2항에 있어서,
    상기 복수의 발광 소자가 상기 유체의 상기 표면의 적어도 하나 이상의 영역 상에 투하하는 투하부를 포함하는 자가조립장치.
  5. 제1항에 있어서,
    상기 장착부는,
    상기 기판을 고정하기 위해 상기 기판의 사이즈에 대응하는 사이즈를 갖도록 고정 홈부를 갖는 자가조립장치.
  6. 제5항에 있어서,
    상기 고정 홈부는 평면을 갖는 바닥부를 포함하며,
    상기 기판은 상기 고정 홈부의 상기 바닥부와 접하는 자가조립장치.
  7. 제1항에 있어서,
    상기 유체 높이 조절부는,
    상기 유체를 상기 챔버 내로 공급하는 적어도 하나 이상의 유체 공급부; 및
    상기 유체를 상기 챔버 내의 유체를 배기하는 적어도 하나 이상의 유체 배기부를 포함하는 자가조립장치.
  8. 제7항에 있어서,
    상기 적어도 하나 이상의 유체 공급부는 상기 챔버의 측부에 설치되고,
    상기 적어도 하나 이상의 유체 배기부는 상기 챔버의 바닥부에 설치되는 자가조립장치.
  9. 제1항에 있어서,
    상기 기판 상에 조립되지 않고 상기 유체의 상기 표면 상에 부유하는 발광 소자를 회수하는 회수부를 포함하는 자가조립장치.
  10. 제9항에 있어서,
    상기 회수부는,
    상기 제3 높이를 갖는 유체 상에 지지 부재; 및
    상기 지지 부재 상에 적어도 하나 이상의 자석을 포함하는 자가조립장치.
  11. 제1항에 있어서,
    상기 기판 상에 조립된 발광 소자 중에서 불량 조립된 발광 소자가 상기 기판으로부터 이탈되도록 상기 기판에 진동을 발생하는 진동 발생부를 포함하는 자가조립장치.
  12. 기판을 챔버의 바닥부 상에 장착하는 단계;
    상기 챔버에 제1 높이를 갖는 유체를 수용하는 단계;
    상기 유체에 복수의 발광 소자를 투입하여 부유시키는 단계;
    상기 유체의 높이를 상기 제1 높이에서 제2 높이로 감소시키는 단계;
    상기 기판에 전압을 인가하여 상기 복수의 부유된 발광 소자를 상기 기판 상에 조립하는 단계를 포함하는 자가조립방법.
  13. 제12항에 있어서,
    상기 부유된 복수의 발광 소자 각각의 일 면은 상기 조립 방향성을 갖도록 소수성 처리면을 갖는 자가조립방법.
  14. 제12항에 있어서,
    상기 기판을 챔버의 바닥부 상에 장착하는 단계는,
    상기 챔버의 바닥부에 설치된 고정 홈부에 고정하는 단계를 포함하는 자가조립방법.
  15. 제12항에 있어서,
    상기 유체의 상기 표면의 적어도 하나 이상의 영역 상에 투하하는 단계를 포함하는 자가조립방법.
  16. 제12항에 있어서,
    상기 기판 상에 조립되지 않고 상기 유체의 상기 표면 상에 부유하는 발광 소자를 회수하는 단계를 포함하는 자가조립방법.
  17. 제12항에 있어서,
    상기 기판 상에 조립된 발광 소자 중에서 불량 조립된 발광 소자가 상기 기판으로부터 이탈되도록 상기 기판에 진동을 발생하는 단계를 포함하는 자가조립방법.
KR1020237022571A 2021-01-08 2021-01-08 자가조립장치 및 자가조립방법 KR20230128475A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2021/000247 WO2022149633A1 (ko) 2021-01-08 2021-01-08 자가조립장치 및 자가조립방법

Publications (1)

Publication Number Publication Date
KR20230128475A true KR20230128475A (ko) 2023-09-05

Family

ID=82357457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237022571A KR20230128475A (ko) 2021-01-08 2021-01-08 자가조립장치 및 자가조립방법

Country Status (4)

Country Link
US (1) US20240063327A1 (ko)
KR (1) KR20230128475A (ko)
DE (1) DE112021006224T5 (ko)
WO (1) WO2022149633A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200134359A (ko) * 2019-05-21 2020-12-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629026B2 (en) * 2004-09-03 2009-12-08 Eastman Kodak Company Thermally controlled fluidic self-assembly
KR100763894B1 (ko) * 2006-03-21 2007-10-05 삼성에스디아이 주식회사 Ｌｅｄ 칩을 이용한 디스플레이 장치의 제조방법
EP2790212B1 (en) * 2012-07-19 2015-09-16 Technische Universität Ilmenau Method of self-assembly of components on a substrate
CN107833525B (zh) * 2016-09-15 2020-10-27 伊乐视有限公司 发光显示器的流体组装的系统和方法
KR102190064B1 (ko) * 2019-08-23 2020-12-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Also Published As

Publication number Publication date
WO2022149633A1 (ko) 2022-07-14
US20240063327A1 (en) 2024-02-22
DE112021006224T5 (de) 2023-10-05

Similar Documents

Publication Publication Date Title
US10971691B2 (en) Display device and manufacturing method of the same
EP4243095A1 (en) Light-emitting diode and display device comprising same
US20210280662A1 (en) Display device, method of manufacturing the same, and tiled display device having the same
KR102577603B1 (ko) 표시패널, 표시패널의 제조 방법, 및 이를 포함하는 표시장치
US20240063327A1 (en) Self-assembly device and self-assembly method
US20230420618A1 (en) Display device
US11818931B2 (en) Display device
KR20240038750A (ko) 디스플레이 장치
EP4254521A1 (en) Light-emitting element and display device comprising same
US20230361077A1 (en) Self-assembly device
US20220367425A1 (en) Display apparatus
US20240170433A1 (en) Light emitting device package and display device
KR20240037972A (ko) 디스플레이 장치
US20230378141A1 (en) Display device
EP4092735A1 (en) Display apparatus
KR20240021192A (ko) 반도체 발광 소자 및 디스플레이 장치
US20230415483A1 (en) Inkjet head device
KR20240032890A (ko) 디스플레이 장치
KR20240026145A (ko) 디스플레이 장치
KR20230021318A (ko) 반도체 발광 소자 및 디스플레이 장치
US20230215991A1 (en) Display Device
KR20240012462A (ko) 디스플레이 장치
US20240079529A1 (en) Light-emitting element and display device including the same
KR20230014274A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination