KR20230126653A - 유기 증기 제트 인쇄 시스템 - Google Patents

유기 증기 제트 인쇄 시스템 Download PDF

Info

Publication number
KR20230126653A
KR20230126653A KR1020230021742A KR20230021742A KR20230126653A KR 20230126653 A KR20230126653 A KR 20230126653A KR 1020230021742 A KR1020230021742 A KR 1020230021742A KR 20230021742 A KR20230021742 A KR 20230021742A KR 20230126653 A KR20230126653 A KR 20230126653A
Authority
KR
South Korea
Prior art keywords
wafer
exhaust
channel
opening
silicon wafer
Prior art date
Application number
KR1020230021742A
Other languages
English (en)
Inventor
윌리엄 이 퀸
그레고리 맥그로
로만 코로트코프
크레이그 안토니 아우튼
Original Assignee
유니버셜 디스플레이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유니버셜 디스플레이 코포레이션 filed Critical 유니버셜 디스플레이 코포레이션
Publication of KR20230126653A publication Critical patent/KR20230126653A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/02—Ink jet characterised by the jet generation process generating a continuous ink jet
    • B41J2/03—Ink jet characterised by the jet generation process generating a continuous ink jet by pressure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

개시된 주제의 구현예는 증착기 각각이 개구의 클러스터를 갖는 증착기의 선형 어레이를 포함하는 유기 증기 제트 프린트 다이를 제공한다. 유기 증기 제트 프린트 다이는 캐리어 가스 공급원 및 증발 오븐과 유체 연통하는 전달 개구인 개구의 각각의 클러스터 내의 적어도 하나의 제1 개구를 포함할 수 있다. 개구의 각각의 클러스터 내의 적어도 하나의 제2 개구는 이 개구에서의 정압보다 낮은 정압을 갖는 진공 저장소와 유체 연통하는 배기 개구일 수 있다. 전달 개구 및 배기 개구는 0.4% 미만의 균일성을 가질 수 있다.

Description

유기 증기 제트 인쇄 시스템{ORGANIC VAPOR JET PRINTING SYSTEM}
관련 출원에 대한 상호 참조
본 출원은 2022년 2월 23일에 출원된 미국 특허 출원 제16/312,853호에 대한 우선권을 주장하며, 이 특허 문헌은 그 전문이 본원에 참고로 포함된다.
분야
본 발명은 에칭 정지부로서 매립된 이산화규소를 포함하는 프린트 다이를 제조하기 위한 디바이스 및 기술, 및 이를 포함하는 디바이스 및 기술에 관한 것이다.
유기 물질을 사용하는 광전자 디바이스는 여러 이유로 인하여 점차로 중요해지고 있다. 이와 같은 디바이스를 제조하는데 사용되는 다수의 물질들은 비교적 저렴하기 때문에, 유기 광전자 디바이스는 무기 디바이스에 비하여 비용 이점면에서 잠재성을 갖는다. 또한, 유기 물질의 고유한 특성, 예컨대 이의 가요성은 그 유기 물질이 가요성 기판 상에서의 제작과 같은 특정 적용예에 매우 적합하게 할 수 있다. 유기 광전자 디바이스의 예로는 유기 발광 다이오드/디바이스(OLED), 유기 광트랜지스터, 유기 광전지 및 유기 광검출기를 들 수 있다. OLED의 경우, 유기 물질은 통상의 물질에 비하여 성능 면에서의 이점을 가질 수 있다. 예를 들어, 유기 발광층이 광을 방출하는 파장은 일반적으로 적절한 도펀트로 용이하게 조절될 수 있다.
OLED는 디바이스 전체에 걸쳐 전압을 인가할 때 광을 방출하는 유기 박막을 사용한다. OLED는 평면 패널 디스플레이, 조명 및 백라이팅(backlighting)과 같은 적용예의 용도에 있어 점차로 중요해지는 기술이다. 여러가지의 OLED 재료 및 구성은 미국 특허 제5,844,363호, 제6,303,238호 및 제5,707,745호에 기재되어 있으며, 이들 특허 문헌은 그 전문이 본원에 참고로 포함된다.
인광 방출 분자에 대한 하나의 적용예는 풀 컬러 디스플레이이다. 이러한 디스플레이에 대한 산업적 기준은 "포화" 색상으로 지칭되는 특정 색상을 방출하도록 조정된 픽셀을 필요로 한다. 특히, 이러한 기준은 포화 적색, 녹색 및 청색 픽셀을 필요로 한다. 대안적으로 OLED는 백색 광을 방출하도록 설계될 수 있다. 통상적인 액정 디스플레이에서, 백색 백라이트에서 나온 방출이 흡수 필터를 사용하여 필터링되어 적색, 녹색 및 청색 발광을 생성한다. 동일한 기법이 OLED에도 사용될 수 있다. 백색 OLED는 단일 EML 디바이스 또는 스택 구조일 수 있다. 색상은 당업계에 주지된 CIE 좌표를 사용하여 측정될 수 있다.
본원에서 사용한 바와 같이, 용어 "유기"는 유기 광전자 디바이스를 제작하는 데 사용될 수 있는 중합체 물질뿐 아니라, 소분자 유기 물질도 포함한다. "소분자"는 중합체가 아닌 임의의 유기 물질을 지칭하며, "소분자"는 실제로 꽤 클 수도 있다. 소분자는 일부의 상황에서는 반복 단위를 포함할 수 있다. 예를 들면, 치환기로서 장쇄 알킬기를 사용하는 것은 "소분자" 유형으로부터 분자를 제외시키지 않는다. 소분자는 또한 예를 들면 중합체 주쇄 상에서의 펜던트기로서 또는 주쇄의 일부로서 중합체에 포함될 수 있다. 소분자는 또한 코어 모이어티 상에 생성된 일련의 화학적 셸로 이루어진 덴드리머의 코어 모이어티로서 작용할 수 있다. 덴드리머의 코어 모이어티는 형광 또는 인광 소분자 이미터일 수 있다. 덴드리머는 "소분자"일 수 있으며, OLED 분야에서 현재 사용되는 모든 덴드리머는 소분자인 것으로 여겨진다.
본원에서 사용한 바와 같이, "상단부"는 기판으로부터 가장 멀리 떨어졌다는 것을 의미하며, "하단부"는 기판에 가장 근접하다는 것을 의미한다. 제1층이 제2층의 "상부에 배치되는" 것으로 기재되는 경우, 제1층은 기판으로부터 멀리 떨어져 배치된다. 제1층이 제2층과 "접촉되어 있는" 것으로 명시되지 않는다면 제1층과 제2층 사이에는 다른 층이 존재할 수 있다. 예를 들면, 캐소드와 애노드의 사이에 다양한 유기층이 존재한다고 해도, 캐소드는 애노드의 "상부에 배치되는" 것으로 기재될 수 있다.
본원에서 사용한 바와 같이, "용액 가공성"은 용액 또는 현탁액 형태로 액체 매질에 용해, 분산 또는 수송될 수 있고/있거나 액체 매질로부터 증착될 수 있다는 것을 의미한다.
리간드가 발광 물질의 광활성 특성에 직접적으로 기여하는 것으로 여겨지는 경우, 리간드는 "광활성"으로 지칭될 수 있다. 보조적 리간드가 광활성 리간드의 특성을 변경시킬 수 있을지라도, 리간드가 발광 물질의 광활성 특성에 기여하지 않는 것으로 여겨지는 경우, 리간드는 "보조적"인 것으로 지칭될 수 있다.
본원에서 사용한 바와 같이, 그리고 일반적으로 당업자가 이해하고 있는 바와 같이, 제1 에너지 준위가 진공 에너지 준위에 더 근접하는 경우, 제1 "최고 점유 분자 궤도"(HOMO) 또는 "최저 비점유 분자 궤도"(LUMO) 에너지 준위는 제2 HOMO 또는 LUMO 에너지 준위보다 "더 크거나" 또는 "더 높다". 이온화 전위(IP)가 진공 준위에 대하여 음의 에너지로서 측정되므로, 더 높은 HOMO 에너지 준위는 더 작은 절댓값을 갖는 IP(더 적게 음성인 IP)에 해당한다. 마찬가지로, 더 높은 LUMO 에너지 준위는 절댓값이 더 작은 전자 친화도(EA)(더 적게 음성인 EA)에 해당한다. 상단부에서 진공 준위를 갖는 통상의 에너지 준위 다이아그램에서, 물질의 LUMO 에너지 준위는 동일한 물질의 HOMO 에너지 준위보다 더 높다. "더 높은" HOMO 또는 LUMO 에너지 준위는 "더 낮은" HOMO 또는 LUMO 에너지 준위보다 상기 다이아그램의 상단부에 더 근접하게 나타난다.
본원에서 사용한 바와 같이, 그리고 일반적으로 당업자가 이해하는 바와 같이, 제1 일함수의 절댓값이 더 클 경우, 제1 일함수는 제2 일함수보다 "더 크거나" 또는 "더 높다". 일함수는 일반적으로 진공 준위에 대하여 음의 수로 측정되므로, 이는 "더 높은" 일함수가 더 음성임을 의미한다. 상단부에서 진공 준위를 갖는 통상의 에너지 준위 다이아그램에서, "더 높은" 일함수는 진공 준위로부터 아래 방향으로 더 먼 것으로서 예시된다. 따라서, HOMO 및 LUMO 에너지 준위의 정의는 일함수와는 상이한 관례를 따른다.
층, 물질, 영역, 및 디바이스는 이들이 방출하는 광의 색상에 관하여 본원에서 기술될 수 있다. 일반적으로, 본원에 사용된 바와 같이, 광의 특정 색상을 생성하는 것으로 기술된 발광 영역은 스택에서 서로 위에 배치된 하나 이상의 발광층을 포함할 수 있다.
본원에 사용된 바와 같이, "적색" 층, 물질, 영역, 또는 디바이스는 약 580 내지 700 nm 범위의 광을 방출하거나 이 영역에서 발광 스펙트럼의 가장 높은 피크를 갖는 것을 지칭한다. 마찬가지로, "녹색" 층, 물질, 영역, 또는 디바이스는 약 500 내지 600 nm 범위에서 피크 파장을 갖는 발광 스펙트럼을 방출하거나 갖는 것을 지칭하고; "청색" 층, 물질, 또는 디바이스는 약 400 내지 500 nm 범위에서 피크 파장을 갖는 발광 스펙트럼을 방출하거나 갖는 것을 지칭하고; "황색" 층, 물질, 영역, 또는 디바이스는 약 540 내지 600 nm 범위에서 피크 파장을 갖는 발광 스펙트럼을 갖는 것을 지칭한다. 일부 배열에서, 별개의 영역, 층, 물질, 영역, 또는 디바이스는 별개의 "진청색" 및 "담청색" 광을 제공할 수 있다. 본원에 사용된 바와 같이, 별개의 "담청색" 및 "진청색"을 제공하는 배열에서, "진청색" 구성요소는 "담청색" 구성요소의 피크 발광 파장보다 약 4 nm 이상 더 작은 피크 발광 파장을 갖는 것을 지칭한다. 통상적으로, "담청색" 구성요소는 약 465 내지 500 nm 범위에서 피크 발광 파장을 가지며, "진청색" 구성요소는 약 400 내지 470 nm 범위에서 피크 발광 파장을 갖지만, 이들 범위는 일부 구성에 따라 달라질 수 있다. 마찬가지로, 색 변경층은 다른 색상의 광을 해당 색상에 지정된 파장을 갖는 광으로 변환하거나 변경하는 층을 지칭한다. 예를 들어, "적색" 컬러 필터는 약 580 내지 700 nm 범위에서 파장을 갖는 광을 생성하는 필터를 지칭한다. 일반적으로, 두 가지 부류의 색 변경층: 광의 원하지 않는 파장을 제거함으로써 스펙트럼을 변경하는 컬러 필터, 및 에너지가 높은 광자를 에너지가 낮은 광자로 전환하는 색 변경층이 존재한다. "색상의" 구성요소는, 활성화되거나 사용되는 경우, 앞서 기술된 특정 색상을 갖는 광을 생성하거나 방출하는 구성요소를 지칭한다. 예를 들어, "제1 색상의 제1 발광 영역" 및 "제1 색상과 상이한 제2 색상의 제2 발광 영역"은, 디바이스 내에서 활성화되는 경우, 앞서 기술된 두 가지 상이한 색상을 방출하는 2개의 발광 영역을 기술한다.
본원에 사용된 바와 같이, 발광 물질, 층, 및 영역은 동일한 또는 상이한 구조에 의해 최종적으로 방출되는 광과는 대조적인, 물질, 층 또는 영역에 의해 초기에 생성된 광에 기초하여 서로 및 다른 구조와 구별될 수 있다. 통상적으로 초기 광 생성은 광자의 방출을 유발하는 에너지 준위 변화의 결과이다. 예를 들어, 유기 발광 물질은 초기에 청색광을 생성할 수 있으며, 이는 컬러 필터, 양자점 또는 다른 구조에 의해 적색광 또는 녹색광으로 변환되어, 완전한 발광 스택 또는 서브픽셀이 적색광 또는 녹색광을 방출할 수 있다. 이러한 경우에 초기 발광 물질 또는 층은 "청색" 구성요소로 지칭될 수 있지만, 서브픽셀은 "적색" 또는 "녹색" 구성요소이다.
일부 경우에, 1931 CIE 좌표로 발광 영역, 서브픽셀, 색 변경층 등과 같은 구성요소의 색상을 기술하는 것이 바람직할 수 있다. 예를 들어, 황색 발광 물질은 복수의 피크 발광 파장을 가질 수 있으며, 앞서 기술된 바와 같이 하나는 "녹색" 영역의 엣지에 또는 그 근처에 있고, 하나는 "적색" 영역의 엣지 내에 또는 그 근처에 있다. 따라서, 본원에 사용된 바와 같이, 각각의 색상 용어는 또한 1931 CIE 좌표 색상 공간의 형태에 대응한다. 1931 CIE 색상 공간의 형태는 2개의 색상점과 임의의 추가 내부점 사이의 궤적을 따라 구성된다. 예를 들어, 적색, 녹색, 청색, 및 황색에 대한 내부 형태 파라미터는 이하에 나타낸 바와 같이 정의될 수 있다.
OLED에 대한 더욱 상세한 내용 및 전술한 정의는, 미국 특허 제7,279,704호에서 찾을 수 있으며, 이의 전문은 본원에 참고로 포함되어 있다.
실시양태에 따르면, 유기 발광 다이오드/디바이스(OLED) 또한 제공된다. OLED는 애노드, 캐소드, 및 애노드와 캐소드 사이에 배치된 유기층을 포함할 수 있다. 실시양태에 따르면, 유기 발광 디바이스는 소비자 제품, 전자 부품 모듈, 및/또는 조명 패널로부터 선택되는 하나 이상의 디바이스 내에 포함된다.
실시양태에 따르면, 증착기의 선형 어레이를 포함하는 유기 증기 제트 프린트 다이를 포함하는 장치가 제공될 수 있으며, 증착기 각각은 개구의 클러스터를 갖는다. 유기 증기 제트 프린트 다이는 캐리어 가스 공급원 및 증발 오븐과 유체 연통하는 전달 개구인, 개구의 각각의 클러스터 내의 적어도 하나의 제1 개구를 포함할 수 있다. 개구의 각각의 클러스터 내의 적어도 하나의 제2 개구는 이 개구에서의 정압보다 낮은 정압을 갖는 진공 저장소와 유체 연통하는 배기 개구일 수 있다. 전달 개구 및 배기 개구는 0.4% 미만의 길이 균일성을 가질 수 있다.
전달 개구 및 배기 개구는 접합된 실리콘 웨이퍼, 및 매립된 산화물층을 포함하는 실리콘 웨이퍼의 면으로 에칭된 이등분의 채널로부터 형성될 수 있다. 전달 개구 및/또는 배기 개구를 형성하는 채널은 매립된 산화물층을 갖는 웨이퍼의 실리콘층 중 하나를 통해 완전히 연장될 수 있고, 그 웨이퍼의 매립된 산화물층의 다른 면 상의 실리콘층으로 연장되지 않을 수 있다.
에칭된 전달 개구는 매립된 산화물층의 표면에서 정지할 수 있다.
매립된 산화물층은 전달 개구 및/또는 배기 개구의 일면을 형성하도록 구성될 수 있다.
매립된 산화물층은 3-웨이퍼 스택의 중간 웨이퍼 내에 배치될 수 있다.
매립된 산화물층은 2-웨이퍼 스택의 각 웨이퍼 내에 배치될 수 있다. 매립된 산화물층은 패터닝될 수 있다. 매립된 산화물층에 인접하게 위치한 에칭된 캐비티가 2-웨이퍼 스택의 함께 접합되는 각각의 웨이퍼의 면에 배치될 수 있다.
접합된 실리콘 웨이퍼는 제1 실리콘 웨이퍼, 제2 실리콘 웨이퍼 및 제3 실리콘 웨이퍼를 포함할 수 있다. 상기 장치는 전달 개구에 결합되는 전달 채널, 및 배기 개구에 결합되는 배기 채널을 포함할 수 있으며, 전달 채널 및 배기 채널은 제1 실리콘 웨이퍼의 매립된 산화층에서 종료된다. 제2 실리콘 웨이퍼 및 제3 실리콘 웨이퍼는 제1 실리콘 웨이퍼의 배기 채널과 매칭되는 채널을 가질 수 있다.
배기 개구는 전달 개구보다 길 수 있다.
접합된 실리콘 웨이퍼의 매립된 산화물층은 패터닝될 수 있다.
상기 장치는 전달 개구에 결합되는 전달 채널, 및 제1 축에 평행하고 전달 채널에 결합되는 전달 채널 연장부를 포함할 수 있으며, 전달 채널은 제2 축에 평행한 방향으로 배치된다.
상기 장치는 배기 개구에 결합되는 배기 채널을 포함할 수 있다. 배기 채널을 위한 배기 연장부는 제1 축에 평행할 수 있고, 배기 채널은 제2 축에 평행하다.
상기 장치는 전달 개구에 결합되는 제1 부분 및 제2 부분을 갖는 전달 채널을 포함할 수 있으며, 제1 부분 및 제2 부분은 전달 채널을 분기시킨다.
상기 장치는 전달 개구에 결합되는 전달 채널 및 배기 개구에 결합되는 배기 채널을 포함할 수 있다. 배기 채널의 길이는 매립된 산화물층의 에칭 정지부에 의해 한정될 수 있고, 전달 채널의 길이는 시간적 에칭에 기초한다.
상기 장치는 접합된 실리콘 웨이퍼의 제1 웨이퍼 쌍의 제1 실리콘 웨이퍼의 제1 표면을 포함할 수 있고, 제1 표면은 제1 웨이퍼 쌍의 배기 개구에 결합된 개방 배기 채널을 갖는다. 제2 웨이퍼는 제1 웨이퍼 쌍에 접합되어 접합된 실리콘 웨이퍼를 갖는 프린트 다이를 형성할 수 있으며, 제2 웨이퍼 쌍은 제1 웨이퍼 쌍과 동일하다.
실시양태에 따르면, 제1 실리콘 웨이퍼 상에 제1의 매립된 산화물층을 형성하고, 제2 실리콘 웨이퍼 상에 제2의 매립된 산화물층을 형성하는 단계를 포함하는 방법이 제공될 수 있으며, 제1의 매립된 산화물층 및 제2의 매립된 산화물층은 에칭 정지부를 형성한다. 전달 채널 및 배기 채널은 제1 실리콘 웨이퍼 및 제2 실리콘 웨이퍼 상의 프린트 다이를 위해 형성될 수 있으며, 전달 채널 및/또는 배기 채널의 깊이는 에칭 정지부에 기초한다. 제1 실리콘 웨이퍼는 프린트 다이용 웨이퍼 쌍을 형성하기 위해 제2 실리콘 웨이퍼에 접합될 수 있다.
상기 방법은 제1 깊이를 갖는 전달 채널, 및 제2 깊이를 갖는 배기 채널을 형성할 수 있으며, 제2 깊이는 제1 깊이보다 크다.
상기 방법은 에칭 정지부에서 정지하는 배기 채널을 형성할 수 있고, 전달 채널의 길이는 시간적 에칭에 기초할 수 있다.
상기 방법은 제1 실리콘 웨이퍼 및 제2 실리콘 웨이퍼를 그라인딩 및 연마하여 매립된 산화층의 에칭 정지부를 미리 결정된 위치에 위치시키는 단계를 포함할 수 있다.
실시양태에 따르면, 제1 실리콘 웨이퍼 상에 제1의 패터닝된 매립된 산화물층을 형성하고, 제2 실리콘 웨이퍼 상에 제2의 패터닝된 매립된 산화물층을 형성하는 단계를 포함하는 방법이 제공될 수 있으며, 제1의 매립된 산화물층 및 제2의 매립된 산화물층은 패터닝된 에칭 정지부를 형성하고, 제1의 패터닝된 매립된 산화물층은 제1 비아를 포함하고, 제2의 패터닝된 매립된 산화물층은 제2 비아를 포함한다. 상기 방법은 패터닝된 에칭 정지부에 기초하여 제1 실리콘 웨이퍼 및 제2 실리콘 웨이퍼 상에 프린트 다이용 전달 채널 및 배기 채널을 형성하는 단계를 포함할 수 있으며, 배기 채널은 제1 실리콘 웨이퍼 및 제2 실리콘 웨이퍼의 제1 비아 및 제2 비아에 형성된다. 상기 방법은 프린트 다이용 웨이퍼 쌍을 형성하기 위해 제1 실리콘 웨이퍼를 제2 실리콘 웨이퍼에 접합하는 단계를 포함할 수 있다.
배기 채널의 제1 길이는 제1 실리콘 웨이퍼를 제2 실리콘 웨이퍼에 접합한 후에 증가할 수 있다.
상기 방법에 의해 배기 채널을 형성하는 단계는 제1 실리콘 웨이퍼 및 제2 실리콘 웨이퍼에 제1 비아 및 제2 비아를 통해 배기 채널을 형성하기 위해 시간적 에칭을 수행하는 단계를 포함할 수 있다.
전달 채널을 형성하는 것은 패터닝된 에칭 정지부에 기초하여 각각의 전달 채널의 에칭을 정지하는 것을 포함할 수 있다.
상기 방법은 제1 실리콘 웨이퍼 및 제2 실리콘 웨이퍼를 그라인딩 및 연마하여 매립된 산화물층의 패터닝된 에칭 정지부를 미리 결정된 위치에 배치하는 단계를 포함할 수 있다.
상기 방법은 제1 축에 평행한 전달 채널 연장부를 형성하는 단계를 포함할 수 있으며, 제1 실리콘 웨이퍼 및 제2 실리콘 웨이퍼에 대한 전달 채널은 제2 축에 평행한 방향으로 에칭된다.
상기 방법은 제1 축에 평행한 배기 채널용 배기 연장부를 형성하는 단계를 포함할 수 있으며, 배기 채널은 제2 축에 평행하다. 전달 채널을 형성하는 것은 전달 채널을 분기시키기 위해 전달 채널의 제1 부분 및 제2 부분을 형성하는 것을 포함할 수 있다.
실시양태에 따르면, 배기 채널 마스크로 제1 실리콘 웨이퍼를 패터닝하는 단계 및 증착 채널 길이와 배기 채널 길이의 차이에 대응하여 제1 실리콘 웨이퍼를 에칭하는 단계를 포함하는 방법이 제공될 수 있다. 제2 실리콘 웨이퍼 상에 산화층이 형성될 수 있다. 제1 실리콘 웨이퍼는 제1 웨이퍼 쌍을 형성하기 위해 제2 실리콘 웨이퍼에 접합될 수 있다. 제1 웨이퍼 쌍은 미리 결정된 위치에 산화층의 에칭 정지부를 배치하기 위해 그라인딩 및 연마될 수 있다. 제1 웨이퍼 쌍의 제1 실리콘 웨이퍼의 제1 표면이 패터닝될 수 있고, 제1 표면이 에칭될 수 있으며, 전달 채널 및 배기 채널의 에칭은 에칭 정지부에서 정지한다. 상기 방법은 제1 웨이퍼 쌍에서 배기 채널을 개방하기 위해 산화물층을 제거하는 단계를 포함할 수 있다. 제2 웨이퍼 쌍은 프린트 다이를 형성하기 위해 제1 웨이퍼 쌍에 접합될 수 있으며, 제2 웨이퍼 쌍은 제1 웨이퍼 쌍과 동일하다.
제2 웨이퍼 쌍은, 배기 채널 마스크로 제3 실리콘 웨이퍼를 패터닝하고 증착 채널과 배기 채널 길이의 차이에 대응하도록 제3 실리콘 웨이퍼를 에칭함으로써 형성될 수 있다. 제4 실리콘 웨이퍼 상에 산화층이 형성될 수 있다. 제3 실리콘 웨이퍼는 제2 웨이퍼 쌍을 형성하기 위해 제4 실리콘 웨이퍼에 접합될 수 있다. 상기 방법은 미리 결정된 위치에 산화층의 에칭 정지부를 배치하기 위해 상기 제2 웨이퍼 쌍을 그라인딩 및 연마하는 단계를 포함할 수 있다. 제2 웨이퍼 쌍의 제3 실리콘 웨이퍼의 제1 표면이 패터닝될 수 있고, 제1 표면이 에칭될 수 있으며, 전달 채널 및 배기 채널의 에칭은 에칭 정지부에서 정지한다. 산화물층은 제2 웨이퍼 쌍의 배기 채널을 개방하기 위해 제거될 수 있다.
실시양태에 따르면, 제1 실리콘 웨이퍼 상에 매립된 산화층을 형성하는 단계를 포함하는 방법이 제공될 수 있다. 매립된 산화층의 위치는 제1 실리콘 웨이퍼의 하나 이상의 표면을 그라인딩 및 연마함으로써 조정될 수 있다. 제1 전달 채널 및 제1 배기 채널은 매립된 산화층 상에서 정지하는 제1 실리콘 웨이퍼의 제1 표면에서 에칭될 수 있다. 얕은 배기 채널은 제1 실리콘 웨이퍼의 제1 배기 채널과 매칭되는 제2 실리콘 웨이퍼에서 에칭될 수 있다. 상기 방법은 제1 실리콘 웨이퍼의 제1 표면을 제2 실리콘 웨이퍼에 접합하는 단계를 포함할 수 있다. 제2 전달 채널 및 제2 배기 채널은 제1 실리콘 웨이퍼의 제2 표면에서 에칭될 수 있다. 매립된 산화층에서 종료되는 전달 채널 및 배기 채널이 형성될 수 있다. 상기 방법은 제1 실리콘 웨이퍼의 제1 배기 채널과 매칭되는 채널로 제3 실리콘 웨이퍼를 에칭하는 단계를 포함할 수 있다. 제1 실리콘 웨이퍼와 제3 실리콘 웨이퍼를 접합하여 프린트 다이를 형성할 수 있다.
상기 방법은 제1 실리콘 웨이퍼의 제1 면에 제2 실리콘 웨이퍼를 접합하는 단계 및 제1 실리콘 웨이퍼의 제2 면에 제3 실리콘 웨이퍼를 접합하는 단계를 포함할 수 있다.
제2 실리콘 웨이퍼 및 제3 실리콘 웨이퍼는 제1 실리콘 웨이퍼보다 얇을 수 있다.
상기 방법은 매립된 산화물층의 패터닝된 에칭 정지부를 미리 결정된 위치에 배치하기 위해 제1 실리콘 웨이퍼를 그라인딩 및 연마하는 단계를 포함할 수 있다.
실시양태에 따르면, 제1 에칭 정지부로서 제1의 매립된 산화층을 포함하는 제1 웨이퍼 쌍에서 제1 축으로 제1 배기 채널 연장부를 에칭하는 단계를 포함하는 프린트 다이를 형성하기 위한 방법이 제공될 수 있으며, 제1 배기 채널 연장부의 길이는 변동되며, 제1 웨이퍼 쌍은 제1 실리콘 웨이퍼 및 제2 실리콘 웨이퍼를 포함한다. 제1 배기 채널 및 제1 전달 채널은 제1 웨이퍼 쌍의 제2 축을 따라 에칭될 수 있고, 채널의 깊이는 제1 에칭 정지부에 의해 한정된다. 제2 배기 채널 연장부는 매립된 산화층을 제2 에칭 정지부로서 포함하는 제2 웨이퍼 쌍의 제1 축에서 에칭될 수 있으며, 제2 배기 채널 연장부의 길이는 변동되고, 제2 웨이퍼 쌍은 제3 실리콘 웨이퍼 및 제4 실리콘 웨이퍼를 포함한다. 상기 방법은 제2 웨이퍼 쌍의 제2 축을 따라 제2 배기 채널 및 제2 전달 채널을 에칭하는 단계를 포함할 수 있으며, 채널의 깊이는 제2 에칭 정지부에 의해 한정된다. 제1 웨이퍼 쌍은 프린트 다이를 형성하기 위해 제2 웨이퍼 쌍에 접합될 수 있다.
상기 방법은 제1 전달 채널로부터 제1의 미리 결정된 거리에 제1 배기 채널 연장부를 정렬하는 단계, 및 제2 전달 채널로부터 제2의 미리 결정된 거리에 제2 배기 채널 연장부를 정렬하는 단계를 포함할 수 있다. 제1 배기 채널 연장부는 제1 전달 채널 주위에 제1의 직사각형 패턴을 형성할 수 있다. 제2 배기 채널 연장부는 제2 전달 채널 주위에 제2의 직사각형 패턴을 형성할 수 있다.
제1 배기 채널 연장부는 제1의 t자형 패턴으로 배열될 수 있고, 제2 배기 채널 연장부는 제2의 t자형 패턴으로 배열될 수 있다.
제1 전달 채널 및 제2 전달 채널을 에칭하는 단계는 제1 전달 채널의 제1 부분 및 제2 부분을 에칭하는 것, 및 제2 전달 채널의 제3 부분 및 제4 부분을 에칭하는 것을 포함할 수 있다. 제1 전달 채널과 제2 전달 채널은 분기될 수 있다. 상기 방법은 제1 웨이퍼 쌍 및 제2 웨이퍼 쌍을 그라인딩 및 연마하여, 매립된 산화물층의 제1 에칭 정지부 및 제2 에칭 정지부를 미리 결정된 위치에 배치하는 단계를 포함할 수 있다.
실시양태에 따르면, 제1 웨이퍼 및 제2 웨이퍼에서 배기 채널의 부분을 에칭하는 단계를 포함하는, 프린트 다이를 형성하는 방법이 제공될 수 있다. 배기 및 증착 채널은 제3 웨이퍼의 제1 표면과 제2 표면 사이에 위치된 에칭 정지층을 포함하는 제3 웨이퍼에서 에칭될 수 있다. 제3 웨이퍼의 에칭된 표면은 배기 채널이 정렬되도록 제1 웨이퍼에 접합될 수 있다. 제2 세트의 증착 및 배기 채널은 제3 웨이퍼의 제2 표면에서 에칭될 수 있고, 제2 표면은 프린트 다이를 형성하기 위해 제2 웨이퍼의 에칭된 표면에 접합될 수 있다.
도 1은 유기 발광 디바이스를 도시한 것이다.
도 2는 별도의 전자 수송층을 갖지 않는 역구조 유기 발광 디바이스를 도시한 것이다.
도 3a는 OVJP 인쇄 시스템(유기 증기 제트 인쇄)의 요소들의 개략도를 도시한다.
도 3b는 단일 진공 챔버에서의 3색 인쇄를 나타내는 개략도를 도시한다.
도 3c는 OVJP 인쇄에 사용되는 DEC(증착-배기-한정) 개구에 대한 개략도를 도시한다.
도 3d는 DEC 개구 군의 스트림라인을 도시한다.
도 3e, 3f 및 3g는 증착물의 형상이 전달 및 배기 개구 구성에 의해 어떻게 영향을 받는지를 보여주는 상이한 프린트 다이 설계로부터의 증착 프로파일을 도시한다.
도 4a는 개시된 주제의 실시양태에 따라 2개의 웨이퍼가 접합되어 OVJP 프린트 다이를 제조하는 방법을 도시한다.
도 4b는 개시된 주제의 실시양태에 따른 접합된 웨이퍼 쌍으로 제조된 프린트 다이를 도시한다.
도 4c는 개시된 주제의 실시양태에 따라 다이의 하나의 엣지를 따라 형성된 개구의 세부사항을 도시한다.
도 5a-5c는 제작된 프린트 다이의 전자현미경 사진을 도시하는데, 도 5a는 개구를 갖는 다이 엣지를 도시하고, 도 5b는 개구면의 고배율 도면을 도시하고, 도 5c는 개시된 주제의 실시양태에 따라 기판으로부터 본 전달 및 배기 개구를 도시한다.
도 6a-6d는 다이에 형성된 개구의 치수 및 10개의 증착기 다이의 증착 개구 및 배기 개구의 개구 길이 측정을 도시한다.
도 7a-7b는 개시된 주제의 실시양태에 따른 연구 규모의 10개의 증착기 다이 및 생산 규모의 240개의 증착기 다이로부터의 개구 치수의 비교를 도시한다.
도 8a-8c는 개시된 주제의 실시양태에 따라 개구 에칭을 위한 에칭 정지부로서 매립된 산화물층을 사용함으로써 개구 길이 균일성을 개선하는 방법을 도시한다.
도 9a-9b는 개시된 주제의 실시양태에 따라 에칭 정지부를 사용하는 DRIE 에칭 및 시간적 DRIE 에칭에 의해 형성된 개구 길이의 비교를 도시한다.
도 10a-10c는 개시된 주제의 실시양태에 따라 패터닝된 에칭 정지부를 사용하여 고균일성 프린트 다이를 제조하는 방법의 개략도를 도시한다.
도 11은 개시된 주제의 실시양태에 따라 패터닝되지 않은 에칭 정지부를 사용하여 고균일성 프린트 다이를 제조하는 대안적인 방법을 도시한다.
도 12a-12c는 개시된 주제의 실시양태에 따라 매립된 산화물층을 에칭 정지부로서 사용하는 중앙 웨이퍼를 갖는 3 웨이퍼 스택을 사용하여 고균일성 프린트 다이를 제조하는 대안적인 방법을 도시한다.
도 13a-13c는 개시된 주제의 실시양태에 따라 버터플라이형 증착기와 함께 2 웨이퍼 에칭 정지 공정을 사용하여 가능한 배기 개구의 대안적인 구성을 도시한다.
도 14a-14c는 개시된 주제의 실시양태에 따라 분기된 증착기와 함께 2 웨이퍼 에칭 정지 공정을 사용하는 배기 개구의 대안적인 구성을 도시한다.
도 15a-15c는 개시된 주제의 실시양태에 따른 2 웨이퍼 에칭 정지 공정을 갖는 교대 전달 및 배기 개구 구성을 도시한다.
일반적으로, OLED는 애노드와 캐소드 사이에 배치되어 이에 전기 접속되는 하나 이상의 유기층을 포함한다. 전류가 인가되면, 애노드는 유기층(들)에 정공을 주입하고, 캐소드는 전자를 주입한다. 주입된 정공 및 전자는 각각 반대로 하전된 전극을 향하여 이동한다. 전자와 정공이 동일한 분자 상에 편재화될 경우, 여기된 에너지 상태를 갖는 편재화된 전자-정공 쌍인 "엑시톤"이 생성된다. 엑시톤이 광방출 메커니즘을 통해 이완될 경우 광이 방출된다. 일부 경우에서, 엑시톤은 엑시머 또는 엑시플렉스 상에 편재화될 수 있다. 비-방사 메커니즘, 예컨대 열 이완이 또한 발생할 수 있으나, 일반적으로 바람직하지 않은 것으로 간주된다.
초기 OLED는 예를 들면 미국 특허 제4,769,292호에 개시된 단일항 상태로부터 광("형광")을 방출하는 발광 분자를 사용하였으며, 상기 특허 문헌은 그 전문이 인용에 의해 포함된다. 형광 방출은 일반적으로 10 나노초 미만의 시간 프레임으로 발생한다.
보다 최근에는, 삼중항 상태로부터의 광("인광")을 방출하는 발광 물질을 갖는 OLED가 제시되었다. 문헌 [Baldo et al., "Highly Efficient Phosphorescent Emission from Organic Electroluminescent Devices," Nature, vol. 395, 151-154, 1998; ("Baldo-I")] 및 문헌 [Baldo et al., "Very high-efficiency green organic light-emitting devices based on electrophosphorescence," Appl. Phys. Lett., vol. 75, No. 3, 4-6 (1999) ("Baldo-II")]은 그 전문이 인용에 의해 포함된다. 인광은 인용에 의해 포함되는 미국 특허 제7,279,704호의 컬럼 5-6에 보다 구체적으로 기재되어 있다.
도 1은 유기 발광 디바이스(100)를 나타낸다. 도면은 반드시 축척에 의하여 도시하지는 않았다. 디바이스(100)는 기판(110), 애노드(115), 정공 주입층(120), 정공 수송층(125), 전자 차단층(130), 발광층(135), 정공 차단층(140), 전자 수송층(145), 전자 주입층(150), 보호층(155), 캐소드(160) 및 배리어층(170)을 포함할 수 있다. 캐소드(160)는 제1 전도층(162) 및 제2 전도층(164)을 갖는 화합물 캐소드이다. 디바이스(100)는 기재된 순서로 층을 증착시켜 제작될 수 있다. 이러한 다양한 층 뿐만 아니라, 예시 물질의 특성 및 기능은 인용에 의해 포함되는 미국 특허 제7,279,704호의 컬럼 6-10에 보다 구체적으로 기재되어 있다.
이들 층 각각에 대한 더 많은 예도 이용 가능하다. 예를 들면 가요성이고 투명한 기판-애노드 조합이 미국 특허 제5,844,363호에 개시되어 있으며, 이 특허 문헌은 그 전문이 인용에 의해 포함된다. p-도핑된 정공 수송층의 한 예는 미국 특허출원 공개공보 제2003/0230980호에 개시된 바와 같이, 50:1의 몰비로 m-MTDATA가 F4-TCNQ로 도핑된 것이 있으며, 이 특허 문헌은 그 전문이 인용에 의해 포함된다. 발광 및 호스트 물질의 예는 미국 특허 제6,303,238호(Thompson 등)에 개시되어 있으며, 이 특허 문헌은 그 전문이 인용에 의해 포함된다. n-도핑된 전자 수송층의 예는 미국 특허 출원 공개공보 제2003/0230980호에 개시된 바와 같이, 1:1의 몰비로 Li로 도핑된 BPhen이고, 이 특허 문헌은 그 전문이 인용에 의해 포함된다. 그 전문이 인용에 의해 포함되는 미국 특허 제5,703,436호 및 제5,707,745호에는, 적층된 투명, 전기전도성 스퍼터 증착된 ITO 층을 갖는 Mg:Ag와 같은 금속의 박층을 갖는 화합물 캐소드를 비롯한 캐소드의 예가 개시되어 있다. 차단층의 이론 및 용도는 미국 특허 제6,097,147호 및 미국 특허 출원 공개공보 제2003/0230980호에 보다 구체적으로 기재되어 있으며, 이들 특허 문헌은 그 전문이 인용에 의해 포함된다. 주입층의 예는 미국 특허 출원 공개공보 제2004/0174116호에 제공되어 있으며, 이 특허 문헌은 그 전문이 인용에 의해 포함된다. 보호층의 설명은 미국 특허 출원 공개공보 제2004/0174116호에서 찾을 수 있으며, 이 특허 문헌은 그 전문이 인용에 의해 포함된다.
도 2는 역구조 OLED(200)를 나타낸다. 디바이스는 기판(210), 캐소드(215), 발광층(220), 정공 수송층(225) 및 애노드(230)를 포함한다. 디바이스(200)는 기재된 순서로 층을 증착시켜 제작될 수 있다. 가장 흔한 OLED 구성이 애노드의 위에 캐소드가 배치되어 있는 것이고, 디바이스(200)는 애노드(230)의 아래에 배치된 캐소드(215)를 갖고 있으므로, 디바이스(200)는 "역구조" OLED로 지칭될 수 있다. 디바이스(100)에 관하여 기재된 것과 유사한 물질이 디바이스(200)의 해당 층에 사용될 수 있다. 도 2는 디바이스(100)의 구조로부터 일부 층이 어떻게 생략될 수 있는지의 일례를 제공한다.
도 1 및 도 2에 도시된 단순 적층된 구조는 비제한적인 예로서 제공되며, 본 발명의 실시양태는 다양한 다른 구조와 관련하여 사용될 수 있는 것으로 이해된다. 기재된 특정한 물질 및 구조는 사실상 예시를 위한 것이며, 다른 물질 및 구조가 사용될 수 있다. 기능성 OLED는 기재된 다양한 층을 상이한 방식으로 조합하여 달성될 수 있거나, 또는 층은 디자인, 성능 및 비용 요인에 기초하여 전적으로 생략될 수 있다. 구체적으로 기재되지 않은 기타의 층도 또한 포함될 수 있다. 구체적으로 기재된 물질과 다른 물질을 사용할 수 있다. 본원에 제공된 다수의 예가 단일 물질을 포함하는 것으로 다양한 층을 기재하기는 하나, 물질의 조합, 예컨대 호스트와 도펀트의 혼합물, 또는 보다 일반적으로 혼합물을 사용할 수 있는 것으로 이해된다. 또한, 층은 다양한 하부층을 가질 수 있다. 본원에서 다양한 층에 제시된 명칭은 엄격하게 제한하고자 하는 것은 아니다. 예를 들면, 디바이스(200)에서, 정공 수송층(225)은 정공을 수송하고 정공을 발광층(220)에 주입하며, 정공 수송층 또는 정공 주입층으로 기재될 수 있다. 한 실시양태에서, OLED는 캐소드와 애노드 사이에 배치된 "유기층"을 갖는 것으로 기재될 수 있다. 이러한 유기층은 단일 층을 포함할 수 있거나, 또는 예를 들면 도 1 및 도 2와 관련하여 기재된 바와 같은 상이한 유기 물질들의 복수의 층을 더 포함할 수 있다.
구체적으로 기재하지 않은 구조 및 물질, 예컨대 미국 특허 제5,247,190호(Friend 등)에 개시된 중합체 물질로 구성된 OLED(PLED)를 또한 사용할 수 있으며, 이 특허 문헌은 그 전문이 인용에 의해 포함된다. 추가의 예로서, 단일 유기층을 갖는 OLED를 사용할 수 있다. OLED는 예를 들면 미국 특허 제5,707,745호(Forrest 등)에 기재된 바와 같이 적층될 수 있으며, 이 특허 문헌은 그 전문이 인용에 의해 본원에 포함된다. OLED 구조는 도 1 및 도 2에 도시된 단순 적층된 구조로부터 벗어날 수 있다. 예를 들면, 기판은 미국 특허 제6,091,195호(Forrest 등)에 기재된 메사형(mesa) 구조 및/또는 미국 특허 제5,834,893호(Bulovic 등)에 기재된 피트형(pit) 구조와 같은 아웃-커플링을 개선시키기 위한 각진 반사면을 포함할 수 있으며, 이들 특허 문헌은 그 전문이 인용에 의해 본원에 포함된다.
본원에 개시된 일부 실시양태에서, 도 1-2에 도시된 발광층(135) 및 발광층(220)과 같은 발광층 또는 물질은 각각 양자점을 포함할 수 있다. 본원에 개시된 "발광층" 또는 "발광 물질"은, 당업자의 이해에 따라 달리 명시적으로 또는 문맥으로 나타내지 않는 한, 유기 발광 물질 및/또는 양자점 또는 등가 구조를 포함하는 발광 물질을 포함할 수 있다. 이러한 발광층은 별도의 발광 물질 또는 다른 이미터에 의해 방출된 광을 변환하는 양자점 물질만을 포함할 수 있거나, 또는 별도의 발광 물질 또는 다른 이미터를 또한 포함할 수 있거나, 또는 전류 인가로부터 직접 발광할 수 있다. 마찬가지로, 색 변경층, 컬러 필터, 상향 변환 또는 하향 변환 층 또는 구조는 양자점을 함유하는 물질을 포함할 수 있지만, 그러한 층은 본원에 개시된 바와 같이 "발광층"으로 간주되지 않을 수 있다. 일반적으로, "발광층" 또는 물질은 초기 광을 방출하는 것이며, 이는 컬러 필터 또는 디바이스 내에서 초기 광을 스스로 방출하지 않는 다른 색 변경층과 같은 다른 층에 의해 변경될 수 있지만 발광층에 의해 방출된 초기 광에 기초하여 상이한 스펙트럼 함량의 변경된 광을 재방출할 수 있다.
반대의 의미로 명시하지 않는 한, 다양한 실시양태의 임의의 층은 임의의 적합한 방법에 의하여 증착될 수 있다. 유기층의 경우, 바람직한 방법으로는 미국 특허 제6,013,982호 및 제6,087,196호(이 특허 문헌들은 그 전문이 참고로 포함됨)에 기재된 바와 같은 열 증발, 잉크-제트, 미국 특허 제6,337,102호(Forrest 등)(이 특허 문헌은 그 전문이 참고로 포함됨)에 기재된 바와 같은 유기 기상 증착(OVPD) 및 미국 특허 제7,431,968호(이 특허 문헌은 그 전문이 참고로 포함됨)에 기재된 바와 같은 유기 증기 제트 프린팅(OVJP)에 의한 증착을 들 수 있다. 기타의 적합한 증착 방법은 스핀 코팅 및 기타의 용액계 공정을 포함한다. 용액계 공정은 질소 또는 불활성 분위기 중에서 실시되는 것이 바람직하다. 기타의 층의 경우, 바람직한 방법은 열 증발을 포함한다. 바람직한 패턴 형성 방법은 마스크를 통한 증착, 미국 특허 제6,294,398호 및 제6,468,819호(이 특허 문헌들은 그 전문이 참고로 포함됨)에 기재된 바와 같은 냉간 용접 및 잉크-제트 및 OVJD와 같은 일부 증착 방법과 관련된 패턴 형성을 포함한다. 다른 방법들도 사용될 수 있다. 증착시키고자 하는 물질은 특정한 증착 방법과 상용성을 갖도록 변형될 수 있다. 예를 들면, 분지형 또는 비분지형, 바람직하게는 3개 이상의 탄소를 포함하는 알킬기 및 아릴기와 같은 치환기는 소분자에 사용되어 이의 용액 가공 처리 능력을 향상시킬 수 있다. 20개 이상의 탄소를 갖는 치환기를 사용할 수 있으며, 3개 내지 20개의 탄소가 바람직한 범위이다. 비대칭 물질은 더 낮은 재결정화 경향성을 가질 수 있기 때문에, 비대칭 구조를 갖는 물질은 대칭 구조를 갖는 물질보다 더 우수한 용액 가공성을 가질 수 있다. 덴드리머 치환기를 사용하여 소분자의 용액 가공 처리 능력을 향상시킬 수 있다.
본 발명의 실시양태에 따라 제작된 디바이스는 배리어층을 임의로 더 포함할 수 있다. 배리어층의 한 목적은 전극 및 유기층이 수분, 증기 및/또는 기체 등을 포함하는 환경에서 유해한 종에 대한 노출로 인하여 손상되지 않도록 보호하는 것이다. 배리어층은 엣지를 포함하는 디바이스의 임의의 기타 부분의 위에서, 또는 전극 또는 기판의 위에서, 아래에서 또는 옆에서 증착될 수 있다. 배리어층은 단일층 또는 다중층을 포함할 수 있다. 배리어층은 다양한 공지의 화학 기상 증착 기법에 의하여 형성될 수 있으며 복수의 상을 갖는 조성물 뿐만 아니라 단일 상을 갖는 조성물을 포함할 수 있다. 임의의 적합한 물질 또는 물질의 조합을 배리어층에 사용할 수 있다. 배리어층은 무기 또는 유기 화합물 또는 둘 다를 포함할 수 있다. 바람직한 배리어층은 미국 특허 제7,968,146호, PCT 특허 출원 PCT/US2007/023098 및 PCT/US2009/042829에 기재된 중합체 물질과 비중합체 물질의 혼합물을 포함하며, 이들 문헌은 본원에 그 전문이 참고로 포함된다. "혼합물"로 간주되기 위해, 배리어층을 포함하는 전술한 중합체 및 비중합체 물질은 동일한 반응 조건 하에서 및/또는 동시에 증착되어야 한다. 중합체 대 비중합체 물질의 중량비는 95:5 내지 5:95 범위일 수 있다. 중합체 및 비중합체 물질은 동일한 전구체 물질로부터 생성될 수 있다. 한 예에서, 중합체 물질과 비중합체 물질의 혼합물은 실질적으로 중합체 규소 및 무기 규소로 이루어진다.
일부 실시양태에서, 애노드, 캐소드, 또는 유기 발광층 위에 배치된 새로운 층 중 적어도 하나는 강화층으로서 기능한다. 강화층은, 이미터 물질에 비-방사적으로 결합하고 여기 상태 에너지를 이미터 물질로부터 비-방사 모드의 표면 플라즈몬 폴라리톤으로 전달하는 표면 플라즈몬 공명을 나타내는 플라즈몬 물질을 포함한다. 강화층은 유기 발광층으로부터 임계 거리 이내에 제공되며, 여기서 이미터 물질은 강화층의 존재로 인해 총 비-방사성 붕괴 속도 상수와 총 방사성 붕괴 속도 상수를 가지며 임계 거리는 총 비-방사성 붕괴 속도 상수가 총 방사성 붕괴 속도 상수와 동일한 곳이다. 일부 실시양태에서, OLED는 아웃커플링층을 더 포함한다. 일부 실시양태에서, 아웃커플링층은 유기 발광층의 반대측의 강화층 위에 배치된다. 일부 실시양태에서, 아웃커플링층은 강화층으로부터 발광층의 반대측에 배치되지만 여전히 강화층의 표면 플라즈몬 모드로부터 에너지를 아웃커플링한다. 아웃커플링층은 표면 플라즈몬 폴라리톤으로부터의 에너지를 산란시킨다. 일부 실시양태에서 이 에너지는 광자로서 자유 공간에 산란된다. 다른 실시양태에서, 에너지는 표면 플라즈몬 모드로부터 비제한적으로 유기 도파 모드, 기판 모드, 또는 다른 도파 모드와 같은 디바이스의 다른 모드로 산란된다. 에너지가 OLED의 비자유 공간 모드로 산란되는 경우, 다른 아웃커플링 체계를 통합하여 해당 에너지를 자유 공간으로 추출할 수 있다. 일부 실시양태에서, 강화층과 아웃커플링층 사이에 하나 이상의 개재층이 배치될 수 있다. 개재층(들)의 예는 유기, 무기, 페로브스카이트, 산화물을 포함한 유전체 재료일 수 있고, 이들 재료의 스택 및/또는 혼합물을 포함할 수 있다.
강화층은 이미터 물질이 존재하는 매체의 유효 특성을 변경하여, 하기 중 어느 것 또는 모두를 유도한다: 발광 속도 저하, 발광 라인 형상의 변경, 각도에 따른 발광 강도 변화, 이미터 물질의 안정성 변화, OLED의 효율 변화, 및 OLED 디바이스의 감소된 효율 롤-오프. 캐소드측, 애노드측, 또는 양측 모두에 강화층을 배치하면 앞서 언급한 효과 중 어느 것을 이용하는 OLED 디바이스가 생성된다. 본원에서 언급되고 도면에 도시된 각종 OLED 예에서 설명된 특정 기능성 층 외에도, 본 개시내용에 따른 OLED는 OLED에서 흔히 마련되는 임의의 다른 기능성 층을 포함할 수 있다.
강화층은 플라즈몬 물질, 광학 활성 메타물질, 또는 하이퍼볼릭 메타물질로 구성될 수 있다. 본원에서 사용되는 플라즈몬 물질은 전자기 스펙트럼의 가시광선 또는 자외선 영역에서 유전 상수의 실수부가 0과 교차하는 물질이다. 일부 실시양태에서, 플라즈몬 물질은 적어도 하나의 금속을 포함한다. 이러한 실시양태에서 금속은 Ag, Al, Au, Ir, Pt, Ni, Cu, W, Ta, Fe, Cr, Mg, Ga, Rh, Ti, Ru, Pd, In, Bi, Ca, 이들 재료의 합금 또는 혼합물, 및 이들 재료의 스택 중 적어도 하나를 포함할 수 있다. 일반적으로, 메타물질은, 상이한 물질로 구성된 매체로서, 매체 전체가 그 물질 부분의 합과는 상이하게 작용하는 매체이다. 특히, 본 출원인은 광학 활성 메타물질을 음의 유전율과 음의 투과율을 모두 가진 물질로서 정의한다. 한편, 하이퍼볼릭 메타물질은 유전율 또는 투과율이 다른 공간 방향에 대해 다른 부호를 갖는 이방성 매체이다. 광학 활성 메타물질 및 하이퍼볼릭 메타물질은 매체가 빛의 파장 길이 규모에서 전파 방향으로 균일하게 나타나야 한다는 점에서 분산 브래그 반사경(Distributed Bragg Reflector, "DBR")과 같은 다른 많은 포토닉 구조와 엄격하게 구분된다. 당업자가 이해할 수 있는 용어를 사용하여: 전파 방향에서 메타물질의 유전 상수는 유효 매체 근사치로 설명될 수 있다. 플라즈몬 물질과 메타물질은 다양한 방식으로 OLED 성능을 향상시킬 수 있는 빛의 전파를 제어하는 방법을 제공한다.
일부 실시양태에서, 강화층은 평면층으로서 제공된다. 다른 실시양태에서, 강화층은, 주기적으로, 준주기적으로, 또는 무작위로 배열되는 파장 사이즈의 피처, 또는 주기적으로, 준주기적으로, 또는 무작위로 배열되는 서브파장 사이즈의 피처를 갖는다. 일부 실시양태에서, 파장 사이즈의 피처 및 서브파장 사이즈의 피처는 샤프한 엣지를 갖는다.
일부 실시양태에서, 아웃커플링층은, 주기적으로, 준주기적으로, 또는 무작위로 배열되는 파장 사이즈의 피처, 또는 주기적으로, 준주기적으로, 또는 무작위로 배열되는 서브파장 사이즈의 피처를 갖는다. 일부 실시양태에서, 아웃커플링층은 복수의 나노입자로 구성될 수 있으며 다른 실시양태에서 아웃커플링층은 재료 위에 배치된 복수의 나노입자로 구성된다. 이들 실시양태에서 아웃커플링은 복수의 나노입자의 사이즈를 변화시키는 것, 복수의 나노입자의 형상을 변화시키는 것, 복수의 나노입자의 재료를 변화시키는 것, 상기 재료의 두께를 조정하는 것, 복수의 나노입자 상에 배치된 상기 재료 또는 추가 층의 굴절률을 변화시키는 것, 강화층의 두께를 변화시키는 것, 및/또는 강화층의 재료를 변화시키는 것 중 적어도 하나에 의해 조정 가능할 수 있다. 디바이스의 복수의 나노입자는 금속, 유전체 재료, 반도체 재료, 금속의 합금, 유전체 재료의 혼합물, 하나 이상의 재료의 스택 또는 층, 및/또는 1종의 재료의 코어로서, 상이한 종류의 재료의 쉘로 코팅된 코어 중 적어도 하나로 형성될 수 있다. 일부 실시양태에서, 아웃커플링층은, 금속이 Ag, Al, Au, Ir, Pt, Ni, Cu, W, Ta, Fe, Cr, Mg, Ga, Rh, Ti, Ru, Pd, In, Bi, Ca, 이들 재료의 합금 또는 혼합물, 및 이들 재료의 스택으로 이루어진 군에서 선택되는 적어도 하나의 금속 나노입자로 구성된다. 복수의 나노입자는 그 위에 배치되는 추가 층을 가질 수 있다. 일부 실시양태에서, 발광의 편광은 아웃커플링층을 사용하여 조정될 수 있다. 아웃커플링층의 차원수 및 주기성을 변화시킴으로써 공기에 우선적으로 아웃커플링되는 편광의 유형을 선택할 수 있다. 일부 실시양태에서 아웃커플링층은 또한 디바이스의 전극으로서 작용한다.
형광 OLED의 내부 양자 효율(IQE)은 지연 형광을 통해 25% 스핀 통계 한계를 초과할 수 있다고 여겨진다. 본원에 사용된 바와 같이, 두 가지 유형의 지연 형광, 즉 P형 지연 형광 및 E형 지연 형광이 존재한다. P형 지연 형광은 삼중항-삼중항 소멸(TTA)로부터 생성된다.
반면, E형 지연 형광은 두 삼중항의 충돌에 의존하지 않지만, 삼중항 상태와 단일항 여기 상태 사이의 열 집단(thermal population)에 의존한다. E형 지연 형광을 생성할 수 있는 화합물은 매우 작은 단일항-삼중항 갭을 가져야 한다. 열에너지는 삼중항 상태에서 단일항 상태로의 전이를 활성화시킬 수 있다. 이러한 유형의 지연 형광은 열 활성화 지연 형광(TADF)으로도 알려져 있다. TADF의 뚜렷한 특징은 온도가 상승하면 열에너지의 증가로 인해 지연 성분이 증가한다는 것이다. 역 시스템간 교차 속도가 삼중항 상태에서 비-방사 붕괴를 최소화할 만큼 충분히 빠른 경우, 다시 채워진(back populated) 단일항 여기 상태의 분율은 잠재적으로 75%에 도달할 수 있다. 총 단일항 분율은 100%일 수 있으며, 이는 전기적으로 생성된 엑시톤에 대한 스핀 통계 한계를 훨씬 초과하는 것이다.
E형 지연 형광 특성은 엑시플렉스 시스템 또는 단일 화합물에서 찾을 수 있다. 이론에 얽매이지 않고, E형 지연 형광은 발광 물질이 작은 단일항-삼중항 에너지 갭(ΔES-T)을 가지는 것을 필요로 한다고 여겨진다. 유기, 비금속 함유 도너-억셉터 발광 물질은 이를 달성할 수 있다. 이러한 물질에서의 발광은 보통 도너-억셉터 전하 이동(CT) 유형 발광으로 특징지어진다. 이러한 도너-억셉터 유형 화합물에서 HOMO 및 LUMO의 공간적 분리는 보통 작은 ΔES-T를 유도한다. 이러한 상태는 CT 상태를 포함할 수 있다. 많은 경우에, 도너-억셉터 발광 물질은 아미노 또는 카르바졸 유도체와 같은 전자 도너 모이어티와 N 함유 6원 방향족 고리와 같은 전자 억셉터 모이어티를 연결함으로써 구성된다.
본 발명의 실시양태에 따라 제작된 디바이스는 다양한 전자 제품 또는 중간 부품 내에 포함될 수 있는 광범위하게 다양한 전자 부품 모듈(또는 유닛) 내에 포함될 수 있다. 이러한 전자 제품 또는 중간 부품의 예는 최종 소비자 제품 생산자에 의해 사용될 수 있는 디스플레이 스크린, 발광 디바이스, 예컨대 개별 광원 디바이스 또는 조명 패널 등을 포함한다. 이러한 전자 부품 모듈은 임의로 구동 전자 장치 및/또는 동력원(들)을 포함할 수 있다. 본 발명의 실시양태에 따라 제작된 디바이스는 하나 이상의 전자 부품 모듈(또는 유닛)을 그 안에 포함하는 광범위하게 다양한 소비자 제품 내에 포함될 수 있다. OLED 내 유기층에 본 개시내용의 화합물을 포함하는 OLED를 포함하는 소비자 제품이 개시된다. 이러한 소비자 제품은 하나 이상의 광원(들) 및/또는 하나 이상의 어떤 종류의 영상 디스플레이를 포함하는 임의 종류의 제품을 포함할 것이다. 이러한 소비자 제품의 몇몇 예로는 평면 패널 디스플레이, 곡면 디스플레이, 컴퓨터 모니터, 의료용 모니터, 텔레비젼, 광고판, 실내 또는 실외 조명 및/또는 신호용 라이트, 헤드업 디스플레이, 완전 또는 부분 투명 디스플레이, 플렉시블 디스플레이, 롤러블 디스플레이, 폴더블 디스플레이, 스트레처블 디스플레이, 레이저 프린터, 전화기, 휴대폰, 태블릿, 패블릿, 개인용 정보 단말기(PDA), 웨어러블 디바이스, 랩톱 컴퓨터, 디지털 카메라, 캠코더, 뷰파인더, 대각선이 2인치 미만인 마이크로 디스플레이, 3D 디스플레이, 가상 현실 또는 증강 현실 디스플레이, 차량, 함께 타일링된 다중 디스플레이를 포함하는 비디오 월, 극장 또는 스타디움 스크린 및 간판이 있다. 패시브 매트릭스 및 액티브 매트릭스를 비롯한 다양한 조절 메커니즘을 사용하여 본 발명에 따라 제작된 디바이스를 조절할 수 있다. 다수의 디바이스는 사람에게 안락감을 주는 온도 범위, 예컨대 18℃ 내지 30℃, 더욱 바람직하게는 실온(20℃ 내지 25℃)에서 사용하고자 하지만, 상기 온도 범위 밖의 온도, 예컨대 -40℃ 내지 80℃에서도 사용될 수 있다.
본원에 기재된 물질 및 구조는 OLED 이외의 디바이스에서의 적용예를 가질 수 있다. 예를 들면, 기타의 광전자 디바이스, 예컨대 유기 태양 전지 및 유기 광검출기는 상기 물질 및 구조를 사용할 수 있다. 보다 일반적으로, 유기 디바이스, 예컨대 유기 트랜지스터는 상기 물질 및 구조를 사용할 수 있다.
일부 실시양태에서, OLED는 플렉시블, 롤러블, 폴더블, 스트레처블 및 곡면 특성으로 이루어진 군으로부터 선택된 하나 이상의 특성을 갖는다. 일부 실시양태에서, OLED는 투명 또는 반투명하다. 일부 실시양태에서, OLED는 탄소 나노튜브를 포함하는 층을 더 포함한다.
일부 실시양태에서, OLED는 지연 형광 이미터를 포함하는 층을 더 포함한다. 일부 실시양태에서, OLED는 RGB 픽셀 배열, 또는 화이트 플러스 컬러 필터 픽셀 배열을 포함한다. 일부 실시양태에서, OLED는 모바일 디바이스, 핸드 헬드 디바이스, 또는 웨어러블 디바이스이다. 일부 실시양태에서, OLED는 대각선이 10 인치 미만이거나 면적이 50 제곱인치 미만인 디스플레이 패널이다. 일부 실시양태에서, OLED는 대각선이 10 인치 이상이거나 면적이 50 제곱인치 이상인 디스플레이 패널이다. 일부 실시양태에서, OLED는 조명 패널이다.
발광 영역의 일부 실시양태에서, 발광 영역은 호스트를 추가로 포함한다.
일부 실시양태에서, 상기 화합물은 발광 도펀트일 수 있다. 일부 실시양태에서, 상기 화합물은 인광, 형광, 열 활성화 지연 형광, 즉, TADF(E형 지연 형광으로도 지칭됨), 삼중항-삼중항 소멸 또는 이들 과정의 조합을 통해 발광을 생성할 수 있다.
본원에 개시된 OLED는 소비자 제품, 전자 부품 모듈 및 조명 패널 중 하나 이상에 포함될 수 있다. 유기층은 발광층일 수 있고, 상기 화합물은 일부 실시양태에서 발광 도펀트일 수 있고, 한편 상기 화합물은 다른 실시양태에서 비발광 도펀트일 수 있다.
유기층은 호스트를 포함할 수도 있다. 일부 실시양태에서, 2개 이상의 호스트가 바람직하다. 일부 실시양태에서, 사용되는 호스트는 전하 수송에서 거의 역할을 하지 않는 a) 양극성, b) 전자 수송, c) 정공 수송 또는 d) 넓은 밴드 갭 물질일 수 있다. 일부 실시양태에서, 호스트는 금속 착물을 포함할 수 있다. 호스트는 무기 화합물일 수 있다.
기타 물질과의 조합
유기 발광 디바이스에서 특정 층에 대하여 유용한 것으로 본원에 기재된 물질은 디바이스에 존재하는 매우 다양한 기타 물질과의 조합으로 사용될 수 있다. 예를 들면, 본원에 개시된 발광 도펀트는 매우 다양한 호스트, 수송층, 차단층, 주입층, 전극 및 존재할 수 있는 기타 층과 결합되어 사용될 수 있다. 이하에 기재되거나 언급된 물질은 본원에 개시된 화합물과의 조합에 유용할 수 있는 물질의 비제한적인 예시이며, 당업자는 조합에 유용할 수 있는 기타 물질을 식별하기 위해 문헌을 용이하게 참조할 수 있다.
본원에 개시된 다양한 발광층 및 비발광층 및 배열을 위해 다양한 물질이 사용될 수 있다. 적합한 물질의 예는 미국 특허 출원 공개공보 제2017/0229663호에 개시되어 있으며, 이의 전체 내용은 참고로 포함된다.
전도성 도펀트:
전하 수송층은 전도성 도펀트로 도핑되어 이의 전하 캐리어 밀도를 실질적으로 변화시킬 수 있고, 이는 결과적으로 이의 전도성을 변화시킬 것이다. 전도성은 매트릭스 물질에서 전하 캐리어를 생성시킴으로써 증가되며, 도펀트의 유형에 따라, 반도체의 페르미 준위에서의 변화가 달성될 수도 있다. 정공 수송층은 p형 전도성 도펀트로 도핑될 수 있고 n형 전도성 도펀트는 전자 수송층에 사용된다.
HIL/HTL:
본 발명에서 사용하고자 하는 정공 주입/수송 물질은 특정하게 제한되지 않으며, 화합물이 통상적으로 정공 주입/수송 물질로 사용되는 한 임의의 화합물을 사용할 수 있다.
EBL:
전자 차단층(EBL)은 발광층을 떠나는 전자 및/또는 엑시톤의 수를 감소시키기 위해 사용될 수 있다. 디바이스 내의 이러한 차단층의 존재는 차단층이 없는 유사한 디바이스와 비교했을 때 상당히 더 높은 효율 및/또는 더 긴 수명을 유도할 수 있다. 또한, 차단층은 OLED의 원하는 영역에 발광을 국한시키기 위해 사용될 수 있다. 일부 실시양태에서, EBL 물질은 EBL 계면에 가장 가까운 이미터보다 더 높은 LUMO(진공 수준에 보다 가까움) 및/또는 더 높은 삼중항 에너지를 갖는다. 일부 실시양태에서, EBL 물질은 EBL 계면에 가장 가까운 호스트들 중 하나 이상보다 더 높은 LUMO(진공 수준에 보다 가까움) 및/또는 보다 더 높은 삼중항 에너지를 갖는다. 한 양태에서, EBL에 사용되는 화합물은 이하에 기재된 호스트들 중 하나와 동일한 사용 분자 또는 작용기를 함유한다.
호스트:
본 발명의 유기 EL 디바이스의 발광층은 바람직하게는 발광 물질로서 적어도 금속 착물을 포함하며, 도펀트 물질로서 금속 착물을 사용하는 호스트 물질을 포함할 수 있다. 호스트 물질의 예는 특별히 제한되지 않으며, 임의의 금속 착물 또는 유기 화합물은 호스트의 삼중항 에너지가 도펀트의 삼중항 에너지보다 더 크기만 하다면 사용될 수 있다. 삼중항 기준을 충족하는 한, 임의의 호스트 물질은 임의의 도펀트와 함께 사용될 수 있다.
HBL:
정공 차단층(HBL)은 발광층을 떠나는 정공 및/또는 엑시톤의 수를 감소시키기 위해 사용될 수 있다. 디바이스 내의 이러한 차단층의 존재는 차단층이 없는 유사한 디바이스와 비교했을 때 상당히 더 높은 효율 및/또는 더 긴 수명을 유도할 수 있다. 또한, 차단층은 OLED의 원하는 영역에 발광을 국한시키기 위해 사용될 수 있다. 일부 실시양태에서, HBL 물질은 HBL 계면에 가장 가까운 이미터보다 더 낮은 HOMO(진공 수준으로부터 보다 먼) 및/또는 더 높은 삼중항 에너지를 갖는다. 일부 실시양태에서, HBL 물질은 HBL 계면에 가장 가까운 호스트들 중 하나 이상보다 더 낮은 HOMO(진공 수준으로부터 보다 먼) 및/또는 더 높은 삼중항 에너지를 갖는다.
ETL:
전자 수송층(ETL)은 전자를 수송할 수 있는 물질을 포함할 수 있다. 전자 수송층은 고유하거나(도핑되지 않음) 또는 도핑될 수 있다. 도핑은 전도성을 향상시키는데 사용될 수 있다. ETL 물질의 예는 특별히 제한되지는 않으며, 임의의 금속 착물 또는 유기 화합물은 이들이 통상적으로 전자를 수송하는 데 사용되는 한 사용될 수 있다.
전하 생성층(CGL)
탠덤형(tandem) 또는 적층형 OLED에서, CGL은 성능 면에서 필수적인 역할을 수행하며, 이는 각각 전자와 정공을 주입하기 위한 n-도핑된 층 및 p-도핑된 층으로 구성된다. 전자와 정공은 CGL 및 전극으로부터 공급된다. CGL에서 소모된 전자와 정공은 각각 캐소드와 애노드로부터 주입된 전자와 정공에 의해 다시 채워지며; 그 후, 바이폴라 전류는 점차적으로 정상 상태에 도달한다. 통상의 CGL 물질은 수송층에서 사용되는 n 및 p 전도성 도펀트를 포함한다.
유기 증기 제트 인쇄(OVJP)는 미세 금속 섀도우 마스크 또는 액체 용매를 사용하지 않고 디스플레이 백플레인에 미세 라인의 유기 물질을 인쇄하는 데 사용되는 기술이다. 모바일 및 랩탑 OLED 디스플레이를 생산하는 데 현재 사용되는 방법은 증발 공급원과 미세 금속 마스크를 사용하여 증착을 패터닝한다. 미세 금속 마스크는 처짐을 방지하기에 충분한 힘으로 마스크를 신장할 수 없기 때문에, 일반적으로 텔레비전과 같은 대면적 디스플레이의 제조에 사용하기에 적합하지 않다. 잉크젯 인쇄는 OLED 디스플레이의 잠재적 패터닝 기술이다. 잉크를 제조하기 위해 용매를 사용하면 발광 디바이스의 성능이 저하된다. OVJP는 미세 금속 마스크를 사용하지 않고 서브픽셀 폭의 라인을 인쇄하여 이 두 가지 문제를 제거하고, OLED 재료를 용매에 먼저 용해하지 않고 증착한다.
OVJP에서, OLED 재료는 밀폐 용기에서 상승된 승화 온도로 가열되고, 불활성 캐리어 가스를 사용하여 가열된 가스 라인을 통해 프린트 헤드로 이송된다. 프린트 헤드는 증착기가 있는 다이를 포함할 수 있다. 증착기는 디스플레이의 픽셀 간격에 해당하는 간격을 갖는다. 개구는 표준 MEMS(마이크로 전기 기계 시스템) 제조 기술을 사용하여 실리콘 웨이퍼에 형성된다. 프린트 다이는 웨이퍼로부터 절단되며, 다이의 한쪽 엣지를 따라 일련의 전달 개구가 있다. 과도한 유기 증기가 프린트 다이의 전달 개구에 인접한 배기 개구에 의해 기판에 응결되기 전에 인쇄 영역으로부터 제거된다. 다이의 개구면은 움직이는 디스플레이 백플레인 위에 고정될 수 있으며, 픽셀에 해당하는 라인이 백플레인에 인쇄된다. 도 3a-3c는 OVJP 인쇄 시스템의 개략도를 나타낸다.
OLED 디스플레이에서 휘도 및 색상의 양호한 균일성을 달성하기 위해, OLED 층의 두께는 일반적으로 +/- 2% 이내로 정확하게 제어되어야 한다. OVJP 증착 디스플레이의 증착 두께는 증발 공급원 온도, 캐리어 가스 흐름, 프린트 다이에서 기판까지의 거리 및 다이 엣지에 형성된 개구의 크기에 의해 결정된다. 실리콘 MEMS 공정은 대부분의 응용 분야에서 균일성과 반복성이 우수한 발달된 기술이지만, 에칭 균일성은 OVJP 프린트 다이에 필요한 증착 두께 균일성을 제공하기에 충분하지 않다. 개시된 주제의 실시양태는 증착 개구 에칭을 위한 에칭 정지층으로서 매립된 이산화규소를 사용하는 OVJP 프린트 다이 설계를 제공한다. 개시된 주제의 실시양태는 우수한 다이 내, 다이간 및 웨이퍼간 개구 균일성을 제공한다.
OVJP에서, OLED 재료는 폐쇄된 용기에서 승화 온도로 가열되고 불활성 캐리어 가스를 사용하여 가열된 가스 라인을 통해 프린트 헤드로 이송된다. 프린트 헤드에는 엣지에 있는 디스플레이의 픽셀 간격에 해당하는 간격을 가진 증착기의 선형 어레이를 갖는 프린트 다이가 포함되어 있다. 각각의 증착기는 유기 증기를 기판 및 관련 배기 개구로 분사하는 하나 이상의 전달 개구를 포함한다. 개구는 표준 MEMS 제조 기술을 사용하여 실리콘 웨이퍼에 형성되고, 프린트 다이는 웨이퍼로부터 절단되며, 다이의 한 면을 따라 개구가 있다. 과도한 유기 증기는 기판에 응결되기 전에 인쇄 영역으로부터 제거될 수 있다. 프린트 다이의 전달 개구에 인접한 배기 개구는 과도한 유기 증기를 제거할 수 있다. 다이의 개구면은 움직이는 디스플레이 백플레인 위에 고정되며, 픽셀에 해당하는 라인이 백플레인에 인쇄된다. 일부 실시양태에서, 배기 개구는 상이한 폭을 가질 수 있다. 예를 들어, 배기 개구는 비대칭 배기 폭을 가질 수 있다. 도 3a는 일반적인 OVJP 인쇄 시스템의 주요 구성요소를 나타낸다. 유기 재료는 폐쇄된 용기(101)에서 가열되고, 불활성 캐리어 가스(102)를 사용하여 가열된 가스 라인(103)을 통해 개구(105)을 포함하는 증착기 어레이(104)로 이송된다. 개구는 기판(106)의 표면으로부터 20 ㎛ 내지 60 ㎛ 떨어져 있다.
도 3b는 하나의 증착 챔버에서 3가지 색상(예를 들어, 적색, 녹색 및 청색)을 인쇄하도록 구성된 OVJP 증착 시스템의 개략도이다. 이 OVJP 증착 시스템은 1 픽셀 폭 간격으로 OLED 재료의 라인을 인쇄한다. 다색 픽셀은 상이한 색상의 발광 재료의 인쇄된 라인을 인터레이스하여 형성된다. 각 라인은 일반적으로 서브픽셀의 활성 영역을 덮고, 상이한 색상의 이웃 서브픽셀로 연장되지 않는다. 개별 픽셀은 일반적으로 광 정의 가능한 폴리이미드 재료인 절연 픽셀 정의층으로 기판의 각 애노드를 둘러싸서 형성된다. 기판은 일련의 프린트 헤드를 통과하며, 각각은 프린트 헤드에 대해 기판을 이동시키는 컨베이어(107)에 의해 상이한 색상의 발광 재료를 증착한다.
프린트 헤드(104)는 가열된 가스 매니폴드(103) 및 매니폴드에 부착되는 MEMS 기술을 사용하여 제조된 실리콘 다이로 이루어진다. 증착기는 프린트 헤드 내의 프린트 다이에 형성되며, OVJP 증착 라인의 형상과 크기뿐만 아니라, 원하는 형상과 두께로부터 인쇄된 라인의 형상이나 두께의 편차를 제어한다. 본원에 참고로 포함되는 미국 특허 출원 공개공보 제2015/0376787호 A1(Docket No. UDC-994US)에 기재된 바와 같이, 증착기는 도 3c-3d에 도시된 바와 같이 3개의 별개의 가스 흐름을 사용하여 장거리 오버스프레이를 제어함으로써 증착된 라인 형상을 형성한다. 도 3c는 전달 채널(111), 배기 채널(112) 및 MEMS 다이(110)와 기판(115) 사이에 형성된 제한 채널(confinement channel)(113)의 배열을 도시한다. DEC 개구 어셈블리의 CFD 모델링으로부터의 스트림라인이 도 3d에 도시되어 있다. 유기 물질을 로딩한 캐리어 가스는 전달 채널(111)을 통해 흐르고 기판(115)에 충돌한다. 기판 상에 증착되지 않은 임의의 유기 물질은 배기 채널(112)에 의해 제거된다. 제한 흐름(113)은 증착을 정체 평면(114)으로 제한하며, 여기서 수평 방향의 유속은 0이고, 증착 및 제한 흐름이 만나 수직으로 회전하여 배기 채널을 통해 빠져나간다.
최적의 디스플레이 성능 및 수명을 위해, 각 서브픽셀에서의 OLED 재료 증착의 두께는 각 서브픽셀의 활성 영역에 걸친 두께에 대해 그리고 디스플레이의 픽셀로부터 픽셀로 정확하게 제어될 수 있다. 도 3e, 3f 및 3g는 증착 및 배기 개구의 상이한 배열을 갖는 MEMS 다이에 대한 증착 프로파일을 도시한다. 이상적으로는, 프로파일은 수직 측벽과 평평한 상단이 있는 구형파 프로파일이다. 배기 개구가 비대칭 배기 폭을 갖는 실시양태에서, 수직 측벽은 대칭 배기 폭으로 생성된 것보다 더 가파른 프로파일을 가질 수 있다. 구형파 프로필은 완벽한 픽셀 내 균일성을 제공할 수 있으며, 상이한 색상의 서브픽셀 간에 최소한의 분리가 필요하다. 도 3e는 균일한 픽셀 충전에 이상적이지 않은 가우시안형 프로파일을 생성하는 초기 개구 설계로부터의 증착 프로파일을 도시한다. 도 3f는 우수한 서브픽셀 내 균일성을 초래하는 편평한 상단 프로파일을 포함하는 더 최근의 설계를 도시한다. 도 3 g는 이상적인 구형파 프로파일에 근접한 넓은 편평한 프로파일과 가파른 수직 측벽 프로파일을 보여주는 현재 설계의 증착 프로파일을 도시한다. 전술한 바와 같이, 비대칭 배기 폭으로 더 가파른 측벽이 달성될 수 있다.
각각의 프린트 다이는 원하는 증착 프로파일을 생성하기 위한 유닛으로서 기능하는 전달 및 배기 개구 세트인 많은 증착기를 포함한다. 예를 들어, 폭이 100 mm인 MEMS 다이는 250개 초과의 증착기를 포함할 수 있으며, 증착기 각각에 대해 한 라인을 인쇄한다. 증착기 각각의 증착 속도 및 증착 두께는 개구의 크기에 의해 부분적으로 결정된다. 특히 전달 개구의 경우, 개구 크기의 편차가 인쇄된 라인 두께의 편차를 발생시키고, OVJP 인쇄 디스플레이는 라인 무라(line mura)를 나타낸다. 라인 무라는 인간의 눈에 쉽게 보이는 상이한 밝기 또는 색상의 디스플레이에서 라인으로 나타나는 디스플레이 결함 유형이다. 두께 변화를 최소화하기 위해, 다이 내부 및 다이간 개구 크기를 원하는 값의 1% 이내로 제어할 수 있다.
도 4a-4c는 개시된 주제의 실시양태에 따라 한 쌍의 실리콘 웨이퍼로 채널을 에칭하고, 웨이퍼를 함께 접합하고, 에칭된 채널의 단부를 노출시키기 위해 접합된 웨이퍼로부터 다이를 절단함으로써 제조된 프린트 다이를 도시한다. 도 4a-4c는 명료함을 위해 실리콘 다이를 사용하는 공정을 도시하지만, 실제 제조 공정은 전체 실리콘 웨이퍼에서 발생하고, 다이는 접합된 웨이퍼 쌍에서 연속적으로 절단된다. 채널(200)은 웨이퍼 비아(203)를 통해 2개의 실리콘 웨이퍼(201, 202)의 표면으로 에칭되어 도 4a에 도시된 바와 같이 전달 및 배기 채널을 상단 웨이퍼의 "A" 면에 연결할 수 있다. 완성된 다이(205)가 도 4b에 도시되어 있다. 다이의 엣지는 전달 및 배기 개구(206) 및 정렬 특징부(208)를 포함할 수 있다. 도 4c는 배기 채널(210), 다이(209)의 면에 있는 전달 채널(211) 제한 가스 오목부 및 다이가 함께 접합되는 본드 라인(212)을 보여주는 완성된 다이 상의 증착기의 확대도이다.
도 5a는 OVJP 다이에서 제조된 복수의 증착기를 보여주는 MEMS 다이의 전자 현미경 사진을 도시한다. 증착기 각각은 디스플레이 기판에 하나의 라인을 인쇄할 수 있다. 도 5b는 도 3c와 관련하여 전술한 바와 같은 하나의 증착기의 확대도를 도시한다. 기판으로부터 본 다이의 모습이 도 5c에 도시되어 있다. 위에서 언급한 바와 같이, 원하는 증착 두께 균일성을 얻으려면, 전달 및 배기 개구의 크기를 정확하게 제어해야 한다.
도 6a-6d는 일반적인 프린트 다이의 개구 치수 및 측정을 도시한다. 매개 변수에는 배기 및 전달 채널의 길이와 폭이 포함된다. 채널의 폭은 MEMS 제조업체에서 사용하는 포토리소그래피 공정에 의해 제어된다. 포토리소그래피는 일반적으로 0.1 미크론 이상의 인쇄된 피처의 정확성과 반복성을 갖는 잘 제어된 공정이다. 에칭된 채널 길이는 심도 반응성 이온 에칭(deep reactive ion etch, DRIE) 공정에 의해 결정된다. 이 공정은 포토리소그래피 공정만큼 잘 제어되지 않으며, 다이 내부와 웨이퍼 내부 모두에서 개구 크기 변동의 주요 원인이다. 도 6a는 다이의 엣지 상의 증착기를 도시한다. 도면의 화살표는 배기 채널의 길이를 나타내며, 도 6b는 10개의 증착기를 갖는 다이에서 각각의 증착기에 대한 상단 및 하단 채널의 길이를 도시한다. 개구 1에서 개구 10까지 10개 개구(플롯의 노즐) 어셈블리의 총 폭은 9.5 mm이다. 배기 개구 길이는 두 웨이퍼 각각의 배기 채널 에칭 깊이의 합이다. 에칭 깊이와 결과적인 개구 길이는 다이 전체에서 일관되지 않으며, 포물선형 프로파일을 나타낸다. 도 6c는 증착기에서의 전달 개구 길이를 나타낸다. 도 6d는 상단 및 하단 전달 개구에 대한 채널 깊이를 나타낸다. 전달 채널은 각각의 전달 개구가 별도의 웨이퍼에서 에칭되기 때문에 부분적으로 배기보다 상단과 하단 사이에 더 큰 백분율 차이를 보이는 반면, 배기 개구를 제조하는 데 필요한 여러 번의 에칭은 평균화 효과를 갖는다. 증착 개구는 배기 개구과 동일한 포물선형 길이 프로필을 나타낸다.
다이의 중심과 다이의 엣지 사이의 에칭 속도의 차이는 부분적으로 국부적 에칭 로딩 효과에 기인한다. 에칭 부하는 주어진 영역으로부터 제거된 실리콘의 양을 나타낸다. 한 영역의 에칭된 피처가 예를 들어 큰 에칭 패턴의 엣지를 따라 희박한 경우, 에칭은 패턴의 중심과 같이 더 큰 에칭 부하가 있는 영역에서보다 대상 깊이로 더 빠르게 진행된다. 에칭 부하의 국부적 변동은 증착기 어레이의 엣지에서 유사한 에칭 부하를 갖는 비기능적 "더미" 증착기로 활성 증착기를 둘러싸는 것에 의해 해결될 수 있다. 그러나 이 전략은 DRIE 도구 및 DRIE 공정 자체에 내재된 비균일성을 해결하지 않는다. 에칭은 일반적으로 에칭 동역학으로 인해 웨이퍼 주변보다 웨이퍼 중심에서 더 느리게 진행된다. 웨이퍼간 변동은 에칭 정지부 없이 대형 다이에서 에칭 깊이 공차가 유지될 수 있는 정밀도를 제한한다.
생산 다이는 OVJP 기술을 개발하는 데 사용된 10개의 증착기 개발 다이보다 훨씬 크며, 생산 다이에는 더 많은 증착기가 포함된다. 예를 들어, 100 mm 길이의 OVJP 다이는 240개의 증착기로 제조될 수 있으며, 배기 개구의 길이가 측정되었다. 도 7a-7b는 (도 7a에 도시된 바와 같은) 10개의 증착기 다이와 (도 7b에 도시된 바와 같은) 240개의 증착기 다이에서의 배기 개구 길이의 비교를 도시한다. 10개의 증착기 다이의 경우 가변성(범위/평균)은 3%이고, 240개 개구 다이의 경우 가변성(범위/평균)은 8.9%이다. 개구 사이의 이러한 가변성은 1% 개구 길이 불균일성 한계를 훨씬 넘어 디스플레이에서 가시적인 라인 무라를 제거한다.
에칭 정지층은 에칭 깊이 균일성을 개선하기 위해 사용될 수 있다. 가장 일반적으로, 에칭 정지층은 화합물 반도체에 사용되는 에피택셜층과 같은 수직 증착 구조에 포함된다. 비화알루미늄은 비화갈륨 게이트 에칭 부정형 InGaAs HEMT 제작을 위한 에칭 정지부로 자주 사용된다. 비에피택셜 구조에 에칭 정지부를 통합하는 것은 더 어렵고, 더 많은 제조 단계와 추가 웨이퍼 접합이 필요하다. 증착을 성형하기 위해 DEC를 사용하고 에칭 정지부를 사용하여 제조되는 높은 균일성 OVJP 프린트 다이가 본 명세서에 개시되어 있다. 아래의 공정 설명에는 에칭 정지 기술에 고유한 단계가 포함되어 있으며, 비아 제조 및 각 웨이퍼 내 다이의 단일화와 같은 공정 단계는 생략된다. 첨부된 도면은 다이의 개구면과 에칭 정지층의 위치를 도시한다.
도 8a-8c는 개시된 주제의 실시양태에 따라 프린트 다이에서 배기 채널의 에칭 깊이를 정의하기 위해 에칭 정지층을 사용하는 공정을 도시한다. 도 8a는 에칭 정지부로서 매립된 SiO2층을 갖는 2개의 실리콘 웨이퍼(601)의 제조를 도시한다. 웨이퍼는 웨이퍼의 표면을 산화시키고, 웨이퍼를 서로 접합한 후, 각 표면을 그라인딩 및 연마하여 도 8a-8c에 도시된 점선으로 표시된 매립된 산화층(BOx층)을 웨이퍼 표면으로부터 미리 결정된 거리에 배치함으로써 제조된다. 2개의 웨이퍼 각각은 전달 채널(603) 및 배기 채널(602)을 형성하기 위해 DRIE를 사용하여 처리될 수 있다. 배기 채널은 중첩 에칭을 사용하여 형성될 수 있다. 더 긴 에칭이 뒤따르는 짧은 에칭이 배기 채널을 형성하기 위해 사용될 수 있다. 짧은 제1 에칭 깊이는 배기 채널과 전달 채널 사이의 길이 차이와 동일할 수 있다. 제2의 더 깊은 에칭은 배기 채널에 대한 에칭 정지부(605)에서 정지할 수 있다. 전달 채널은 표준 처리에서와 같이 시간적 에칭으로 형성될 수 있다. 2개의 웨이퍼 쌍은 OVJP 프린트 다이(604)를 형성하기 위해 접합될 수 있다.
다이 엣지를 따라 9.5 mm 간격의 30개의 개구 세트 다이는 도 8a-8c에 도시되고 전술된 공정을 사용하여 제조될 수 있다. 도 9a-9b는 전달 개구(도 9a에 도시된 바와 같음) 및 배기 개구(도 9b에 도시된 바와 같음)의 에칭 깊이 가변성의 비교를 도시한다. 도 6a-6d에 도시된 바와 같이, 가변성의 크기는 에칭 깊이에 따라 스케일링될 수 있다. 배기 채널 에칭의 경우, 가변성은 235 ㎛ 에칭 깊이에 대해 7 ㎛(3%)일 수 있고, 전달 채널은 183 ㎛ 에칭 깊이에 대해 4 ㎛(2.2%)일 수 있다. 도 8a-8c에 도시된 실시양태와 관련하여 사용되는 처리된 웨이퍼에서 시간적 에칭 전달 채널 및 에칭 정지 배기 채널을 비교하며, 도 9a-9b에 도시된 실시양태는 다른 결과를 보여줄 수 있다. 시간적 전달 채널 에칭의 경우, 가변성은 185 ㎛ 깊이 에칭에서 5 ㎛(2.7%)일 수 있다. 에칭 정지 배기 채널의 경우, 가변성은 279 ㎛ 깊이 채널에서 0.4 ㎛(0.1%)일 수 있다. 배기 에칭의 가변성은 측정을 수행하는 데 사용되는 백색광 간섭계에 대한 오차 범위 내에 있을 수 있으며, 디스플레이 라인 무라에 대한 1% 증착 불균일성 요구 사항보다 훨씬 적다.
도 8a-8c에 도시된 실시양태의 공정은 에칭 정지 공정을 사용하여 달성될 수 있는 에칭 깊이 제어의 정도를 보여줄 수 있다. 전달 채널은 증착 두께에 더 중요할 수 있지만, 더 얕은 에칭일 수 있다. 도 10a-10c는 전달 채널에 대한 에칭 정지부로서 매립된 산화물층을 사용하고 배기 채널에 대한 시간적 에칭을 사용하는 수정된 공정을 도시한다. 도 8a-8c에 도시된 실시양태와 유사하게, 제1 단계(도 10a에 도시된 바와 같음)는 BOx층을 갖는 웨이퍼(801)를 준비하는 것일 수 있다. 도 10a-10c에서, 제1 Si 웨이퍼(802) 상에 형성된 산화물층(804)은 다른 실리콘 웨이퍼(803)에 접합하기 전에 배기 채널의 위치에 대응하는 비아(805)로 패터닝될 수 있다. 접합된 웨이퍼 쌍의 표면으로부터 원하는 거리에 패터닝된 매립된 산화물층을 배치하기 위해, 접합된 웨이퍼를 그라인딩 및 연마할 수 있다. 패터닝된 BOx층이 있는 웨이퍼는 표준 중첩 에칭 공정을 사용하여 처리할 수 있다. 웨이퍼는 플라즈마 산화물과 포토레지스트의 2층 마스킹 패턴으로 패터닝될 수 있다. 얕은 제1 에칭은 배기 채널(806) 상에서 수행될 수 있고, 그 다음 전달 채널 마스크가 개방될 수 있고, 깊은 에칭은 배기 채널(806)과 전달 채널(807) 모두에서 수행된다. 배기 에칭은 매립된 산화물 마스크의 비아를 통해 계속되고, 증착 에칭은 매립된 산화물층에서 정지한다. 전달 채널의 깊이는 에칭 정지부에 의해 제어될 수 있지만, 중첩 에칭은 에칭 시간을 정하고 전달 채널 측벽에 대한 손상을 줄이기 위해 사용될 수 있다. 에칭 공정의 완료 후, 웨이퍼는 전달 및 배기 채널과 개구 및 완전한 OVJP 프린트 다이(808)를 형성하기 위해 접합될 수 있다.
도 11에 도시된 개시된 주제의 실시양태는 도 10a-10c에 도시되고 전술된 실시양태와 유사하지만 BOx층의 패터닝 및 에칭을 필요로 하지 않는다. SOI(silicon-on-insulator) 웨이퍼에 접합되기 전에, 각 핸들 웨이퍼의 내부 표면으로부터 실리콘을 제거하기 위해 DRIE 단계가 사용될 수 있다. 실리콘 웨이퍼(901)는 배기 채널 마스크로 패터닝될 수 있고, 웨이퍼는 증착 채널 길이와 배기 채널 길이(902) 사이의 차이에 대응하는 얕은 에칭으로 에칭될 수 있다. 개별 실리콘 웨이퍼가 산화(903)될 수 있고, 이전에 패터닝된 웨이퍼(902)에 접합될 수 있다. 이 웨이퍼 쌍은 각각의 웨이퍼 표면으로부터 원하는 거리에 BOx층을 배치하기 위해 그라인딩 및 연마될 수 있다. 접합된 웨이퍼(903)의 표면은 단일 에칭 단계를 사용하여 패터닝 및 에칭될 수 있거나, 두꺼운 포토레지스트 필름이 사용될 수 있다. 전달 채널 및 배기 채널 모두 에칭 정지부(905)에서 정지할 수 있다. 산화물이 제거될 수 있으며, 이는 배기 채널을 제1 웨이퍼(901)로 에칭된 얕은 채널로 개방할 수 있다. 웨이퍼(906)는 OVJP MEMS 다이(907)를 형성하기 위해 접합될 수 있다.
도 12a-12c에 도시된 실시양태에서, 매립된 산화물 웨이퍼(1002)는 실리콘 웨이퍼를 산화시키고 이를 다른 실리콘 웨이퍼에 접합함으로써 제조된다. BOx층(1003)의 위치는 웨이퍼의 표면을 그라인딩 및 연마함으로써 조절될 수 있다. 이 매립된 산화물 웨이퍼는 전달 개구(1004) 및 BOx층(1007)에서 종료되는 배기 채널을 형성하는 각 면으로부터 처리될 수 있다. 2개의 추가 웨이퍼(1001)는 1007의 배기 채널과 매칭되는 얕은 에칭된 채널(1006)로 처리될 수 있다. 이들 웨이퍼는 완성된 다이 두께를 최소화하기 위해 중앙 웨이퍼보다 얇을 수 있다. 2개의 추가 웨이퍼는 완성된 OVJP MEMS 프린트 다이(1008)를 형성하는 중심 웨이퍼에 접합될 수 있다.
도 13a-13b는 2층 스택(예를 들어, 하나의 에칭 정지 SiO2층) 설계를 사용하여 달성될 수 있는 상이한 다이 유형 구조를 도시한다. 도 13a-13b는 2개의 접합되지 않은 BOx 웨이퍼 쌍을 나타낸다. 도 13a-13b에 점선으로 표시된 매립된 산화물의 존재는, 설계에서 추가적인 수평 에칭 요소(x축 배향)의 구현예를 허용할 수 있다. 도 8a-8c와 관련하여 전술한 공정 흐름은 수직 채널(602)의 생성을 허용하며, 에칭된 채널은 도 8b에 도시된 바와 같이 y축을 따라 정렬될 수 있다. 이 설계를 개선하기 위해, x축 배향 배기 연장부(1006)는 접합 전에 평면 웨이퍼(1003)에서 DRIE 에칭될 수 있고, 도 13a-13c는 채널(1006)의 길이가 변하는 경우를 도시한다. y축 배향된 채널(1005)은 전술한 바와 같이 BOx 산화물 웨이퍼(1004)에서 에칭될 수 있다. 채널(1005) 깊이는 에칭 정지층에 의해 정의될 수 있다. x축 배향 채널 연장부(1006)는 도 13a에 도시된 바와 같이 전달 채널(1007)에 더 가깝게 정렬될 수 있다. 다른 실시양태에서, 채널(1006)은 도 13b에 도시된 바와 같이 y축 배향 배기 채널(1005) 사이의 갭을 채울 수 있다. 이 경우에, 배기 채널은 양호한 화학적 제한 및 과잉 분무 억제를 위해 전달 채널(1007) 주위에 직사각형 패턴을 형성할 수 있다. 다른 예에서, 채널(1006)은 도 13c에 도시된 바와 같이 'T' 패턴으로 배열될 수 있다.
도 14a-14c에 도시된 실시양태는 분기된 설계를 포함할 수 있다. 도 13a-13c에 도시된 단일 전달 슬롯(1007)에 더하여, 전달 노즐은 도 14a-14c에 도시된 바와 같이 2개의 전달을 포함하는 분기된 설계(2007)을 형성함으로써 포함될 수 있다.
도 15a-15c는 제어된 전달 길이 아이디어에 대한 도 10a-10b에 도시되고 설명된 것들에 대한 변형일 수 있는 개시된 주제의 실시양태를 도시한다. 도 15a-15b는 y축(3003)에 평행한 하나의 채널 및 x축(3002)에 평행한 하나의 전달 채널 연장부로 이루어진 전달 채널을 도시한다. 이 배열은 OVJP 동안 2개의 전달 증착기 사이에 형성된 물질 갭의 효과적인 픽셀 충전을 가능하게 한다. 다른 실시양태에서, y축 배향 배기(3007) 및 전달(3005) 길이는 모두 도 15c에 도시된 바와 같이 SiO2의 BOx 구조에 의해 고정될 수 있다. x축 배향된 배기 연장부(3004)는 배기 채널(3007)의 상단 및 하단에 추가될 수 있다. 분할-증착기(3003) 및 분기된 증착기(3005) 둘다 밀봉될 수 있지만, 여기에 도시된 것에 의해 제한되지는 않는다.
즉, 상술한 도면들은 개시된 주제의 다양한 실시양태를 나타낸다. 증착기의 선형 어레이를 포함하는 유기 증기 제트 프린트 다이를 포함하는 장치가 제공될 수 있으며, 증착기 각각은 개구의 클러스터를 갖는다. 유기 증기 제트 프린트 다이는 캐리어 가스 공급원 및 증발 오븐과 유체 연통하는 전달 개구인 개구의 각각의 클러스터 내의 적어도 하나의 제1 개구를 포함할 수 있다. 개구의 각각의 클러스터 내의 적어도 하나의 제2 개구는 이 개구에서의 정압보다 낮은 정압을 갖는 진공 저장소와 유체 연통하는 배기 개구일 수 있다. 전달 개구 및 배기 개구는 0.4% 미만, 0.3% 미만, 0.2% 미만 및/또는 0.1% 미만의 길이 균일성을 가질 수 있다. 전달 개구 및 배기 개구는 접합된 실리콘 웨이퍼, 및 매립된 산화물층을 포함하는 실리콘 웨이퍼의 면으로 에칭된 이등분의 채널로부터 형성된다. 전달 개구 및/또는 배기 개구를 형성하는 채널은 매립된 산화물층을 갖는 웨이퍼의 실리콘층 중 하나를 통해 완전히 연장되도록 구성될 수 있고/있거나 그 웨이퍼의 매립된 산화물층의 다른 면 상의 실리콘층으로 연장되지 않도록 구성될 수 있다. 배기 개구는 전달 개구보다 길 수 있다.
접합된 실리콘 웨이퍼의 매립된 산화물층은 패터닝될 수 있다.
에칭된 전달 개구는 매립된 산화물층의 표면에서 정지할 수 있다. 매립된 산화물층은 전달 개구 및/또는 배기 개구의 일면을 형성하도록 구성될 수 있다. 매립된 산화물층은 3-웨이퍼 스택의 중간 웨이퍼 내에 배치될 수 있다. 2-웨이퍼 스택의 각각의 웨이퍼 내에 매립된 산화물층이 배치될 수 있다. 매립된 산화물층은 패터닝될 수 있다. 매립된 산화물층에 인접하게 위치한 에칭된 캐비티는 2-웨이퍼 스택의 함께 접합되는 각각의 웨이퍼의 면에 배치될 수 있다.
접합된 실리콘 웨이퍼는 제1 실리콘 웨이퍼, 제2 실리콘 웨이퍼 및 제3 실리콘 웨이퍼를 포함할 수 있다.
예를 들어, 도 13a-13b에 도시된 바와 같이, 전달 채널은 전달 개구에 결합될 수 있고, 배기 채널은 배기 개구에 결합되며, 전달 채널과 배기 채널이 제1 실리콘 웨이퍼의 매립된 산화층에서 종료된다. 제2 실리콘 웨이퍼 및 제3 실리콘 웨이퍼는 제1 실리콘 웨이퍼의 배기 채널과 매칭되는 채널을 가질 수 있다.
도 13c는 전달 채널이 전달 개구, 및 제1 축(예를 들어, x축)에 평행하고 전달 채널에 결합되는 전달 채널 연장부에 결합될 수 있는 또 다른 예시적인 실시양태는 도시하며, 여기서 전달 채널은 제2 축(예를 들어 y축)에 평행한 방향으로 배치된다.
상기 장치는 배기 개구에 결합된 배기 채널을 포함할 수 있다. 배기 채널에 대한 배기 연장부는 제1 축(예를 들어, x축)에 평행할 수 있고, 배기 채널은 제2 축(예를 들어, y축)에 평행하다.
상기 장치는 전달 개구에 결합된 제1 부분 및 제2 부분을 갖는 전달 채널을 포함할 수 있으며, 제1 부분 및 제2 부분은 전달 채널을 분기시킨다.
상기 장치는 전달 개구에 결합된 전달 채널 및 배기 개구에 결합된 배기 채널을 포함할 수 있다. 배기 채널의 길이는 매립된 산화물층의 에칭 정지부에 의해 한정될 수 있고, 전달 채널의 길이는 시간적 에칭에 기초한다.
상기 장치는 접합된 실리콘 웨이퍼의 제1 웨이퍼 쌍의 제1 실리콘 웨이퍼의 제1 표면을 포함할 수 있고, 제1 표면은 제1 웨이퍼 쌍의 배기 개구에 결합된 개방 배기 채널을 갖는다. 제2 웨이퍼는 제1 웨이퍼 쌍에 접합되어 접합된 실리콘 웨이퍼를 갖는 프린트 다이를 형성할 수 있으며, 제2 웨이퍼 쌍은 제1 웨이퍼 쌍과 동일하다.
도 8에 도시된 실시양태는 제1 실리콘 웨이퍼 상에 제1의 매립된 산화물층을 형성하고, 제2 실리콘 웨이퍼 상에 제2의 매립된 산화물층을 형성하는 것을 포함할 수 있고, 제1의 매립된 산화물층 및 제2의 매립된 산화물층은 에칭 정지부를 형성한다. 전달 채널 및 배기 채널은 제1 실리콘 웨이퍼 및 제2 실리콘 웨이퍼 상의 프린트 다이를 위해 형성될 수 있으며, 전달 채널 및/또는 배기 채널의 깊이는 에칭 정지부에 기초한다. 제1 실리콘 웨이퍼는 프린트 다이용 웨이퍼 쌍을 형성하기 위해 제2 실리콘 웨이퍼에 접합될 수 있다.
전달 채널은 제1 깊이를 갖고, 배기 채널은 제2 깊이를 가지며, 제2 깊이는 제1 깊이보다 더 깊도록 형성될 수 있다. 에칭 정지부에서 정지하는 배기 채널이 형성될 수 있고, 전달 채널의 길이는 시간적 에칭에 기초할 수 있다.
제1 실리콘 웨이퍼 및 제2 실리콘 웨이퍼는 미리 결정된 위치에 매립된 산화층의 에칭 정지부를 배치하기 위해 그라인딩 및 연마될 수 있다.
도 10에 도시된 실시양태는 제1 실리콘 웨이퍼 상에 제1의 패터닝된 매립된 산화물층을 형성하고, 제2 실리콘 웨이퍼 상에 제2의 패터닝된 매립된 산화물층을 형성하는 것을 포함할 수 있고, 제1의 매립된 산화물층 및 제2의 매립된 산화물층은 패터닝된 에칭 정지부를 형성하고, 제1의 패터닝된 매립된 산화물층은 제1 비아를 포함하고, 제2의 패터닝된 매립된 산화물층은 제2 비아를 포함한다. 프린트 다이를 위한 전달 채널 및 배기 채널은 패터닝된 에칭 정지부에 기초하여 제1 실리콘 웨이퍼 및 제2 실리콘 웨이퍼 상에 형성될 수 있고, 배기 채널은 제1 실리콘 웨이퍼 및 제2 실리콘 웨이퍼의 제1 비아 및 제2 비아에 형성된다. 제1 실리콘 웨이퍼는 프린트 다이용 웨이퍼 쌍을 형성하기 위해 제2 실리콘 웨이퍼에 접합될 수 있다.
배기 채널의 제1 길이는 제1 실리콘 웨이퍼를 제2 실리콘 웨이퍼에 접합한 후에 증가할 수 있다. 시간적 에칭은 제1 실리콘 웨이퍼 및 제2 실리콘 웨이퍼에서 제1 비아 및 제2 비아를 통해 배기 채널을 형성할 수 있다.
전달 채널을 형성하는 것은 패터닝된 에칭 정지부에 기초하여 전달 채널 각각의 에칭을 정지하는 것을 포함할 수 있다. 제1 실리콘 웨이퍼 및 제2 실리콘 웨이퍼는 매립된 산화층의 패터닝된 에치 정지부를 미리 결정된 위치에 배치하기 위해 그라인딩 및 연마될 수 있다.
제1 축에 평행한 전달 채널 연장부가 형성될 수 있으며, 제1 실리콘 웨이퍼 및 제2 실리콘 웨이퍼에 대한 전달 채널은 제2 축에 평행한 방향으로 에칭된다. 배기 채널을 위한 배기 연장부는 제1 축에 평행하게 형성될 수 있고, 배기 채널은 제2 축에 평행하다. 전달 채널은 전달 채널이 분기되도록 제1 부분 및 제2 부분을 포함할 수 있다.
도 11에 도시된 실시양태는 배기 채널 마스크로 패터닝된 제1 실리콘 웨이퍼를 포함할 수 있고, 제1 실리콘 웨이퍼는 증착 채널과 배기 채널 길이의 차이에 대응하여 에칭될 수 있다. 제2 실리콘 웨이퍼 상에 산화층이 형성될 수 있다. 제1 실리콘 웨이퍼는 제1 웨이퍼 쌍을 형성하기 위해 제2 실리콘 웨이퍼에 접합될 수 있다. 제1 웨이퍼 쌍은 미리 결정된 위치에 산화층의 에칭 정지부를 배치하기 위해 그라인딩 및 연마될 수 있다. 제1 웨이퍼 쌍의 제1 실리콘 웨이퍼의 제1 표면이 패터닝될 수 있고, 제1 표면이 에칭될 수 있으며, 전달 채널 및 배기 채널의 에칭은 에칭 정지부에서 정지한다. 산화물층은 제1 웨이퍼 쌍의 배기 채널을 개방하기 위해 제거될 수 있다. 제2 웨이퍼 쌍은 프린트 다이를 형성하기 위해 제1 웨이퍼 쌍에 접합될 수 있으며, 제2 웨이퍼 쌍은 제1 웨이퍼 쌍과 동일하다.
제2 웨이퍼 쌍은 배기 채널 마스크로 제3 실리콘 웨이퍼를 패터닝하고, 증착 채널 길이와 배기 채널 길이의 차이에 대응하도록 제3 실리콘 웨이퍼를 에칭하여 형성할 수 있다. 제4 실리콘 웨이퍼 상에 산화층이 형성될 수 있다. 제3 실리콘 웨이퍼는 제2 웨이퍼 쌍을 형성하기 위해 제4 실리콘 웨이퍼에 접합될 수 있다. 상기 방법은 미리 결정된 위치에 산화층의 에칭 정지부를 배치하기 위해 상기 제2 웨이퍼 쌍을 그라인딩 및 연마하는 단계를 포함할 수 있다. 제2 웨이퍼 쌍의 제3 실리콘 웨이퍼의 제1 표면이 패터닝될 수 있고, 제1 표면이 에칭될 수 있으며, 전달 채널 및 배기 채널의 에칭은 에칭 정지부에서 정지한다. 산화물층은 제2 웨이퍼 쌍의 배기 채널을 개방하기 위해 제거될 수 있다.
도 12에 도시된 실시양태는 제1 실리콘 웨이퍼 상에 매립된 산화층을 형성하는 것을 포함할 수 있다. 매립된 산화층의 위치는 제1 실리콘 웨이퍼의 하나 이상의 표면을 그라인딩 및 연마함으로써 조절될 수 있다. 제1 전달 채널 및 제1 배기 채널은 매립된 산화층 상에서 정지하는 제1 실리콘 웨이퍼의 제1 표면에서 에칭될 수 있다. 얕은 배기 채널은 제1 실리콘 웨이퍼의 제1 배기 채널과 매칭되는 제2 실리콘 웨이퍼에서 에칭될 수 있다. 제1 실리콘 웨이퍼의 제1 표면은 제2 실리콘 웨이퍼에 접합될 수 있다. 제2 전달 채널 및 제2 배기 채널은 제1 실리콘 웨이퍼의 제2 표면에서 에칭될 수 있다. 매립된 산화층에서 종료되는 전달 채널 및 배기 채널이 형성될 수 있다. 제3 실리콘 웨이퍼는 제1 실리콘 웨이퍼의 제1 배기 채널과 매칭되는 채널로 에칭될 수 있다. 제1 실리콘 웨이퍼와 제3 실리콘 웨이퍼를 접합하여 프린트 다이를 형성할 수 있다.
제2 실리콘 웨이퍼는 제1 실리콘 웨이퍼의 제1 면에 접합될 수 있고, 제3 실리콘 웨이퍼는 제1 실리콘 웨이퍼의 제2 면에 접합될 수 있다. 제2 실리콘 웨이퍼 및 제3 실리콘 웨이퍼는 제1 실리콘 웨이퍼보다 얇을 수 있다. 제1 실리콘 웨이퍼는 미리 결정된 위치에 매립된 산화물층의 패터닝된 에칭 정지부를 배치하기 위해 그라인딩 및 연마될 수 있다.
즉, 도 12는 제1 웨이퍼 및 제2 웨이퍼에서 배기 채널의 일부를 에칭하는 것을 포함하는 프린트 다이를 형성하는 방법을 나타낸다. 배기 및 증착 채널은 제3 웨이퍼의 제1 표면과 제2 표면 사이에 위치된 에칭 정지층을 포함하는 제3 웨이퍼에서 에칭될 수 있다. 제3 웨이퍼의 에칭된 표면은 배기 채널이 정렬되도록 제1 웨이퍼에 접합될 수 있다. 제2 세트의 증착 및 배기 채널은 제3 웨이퍼의 제2 표면에서 에칭될 수 있고, 제2 표면은 프린트 다이를 형성하기 위해 제2 웨이퍼의 에칭된 표면에 접합될 수 있다.
도 13에 도시된 실시양태는 제1 에칭 정지부로서 제1의 매립된 산화층을 포함하는 제1 웨이퍼 쌍에서 제1 축으로의 제1 배기 채널 연장부를 에칭함으로써 형성되는 프린트 다이일 수 있고, 제1 배기 채널 연장부의 길이는 변하며, 제1 웨이퍼 쌍은 제1 실리콘 웨이퍼 및 제2 실리콘 웨이퍼를 포함한다. 제1 배기 채널 및 제1 전달 채널은 제1 웨이퍼 쌍의 제2 축을 따라 에칭될 수 있고, 채널의 깊이는 제1 에칭 정지부에 의해 한정된다. 제2 배기 채널 연장부는 매립된 산화층을 제2 에칭 정지부로서 포함하는 제2 웨이퍼 쌍의 제1 축에서 에칭될 수 있으며, 제2 배기 채널 연장부의 길이는 변동되고, 제2 웨이퍼 쌍은 제3 실리콘 웨이퍼 및 제4 실리콘 웨이퍼를 포함한다. 제2 배기 채널 및 제2 전달 채널은 제2 웨이퍼 쌍의 제2 축을 따라 에칭될 수 있으며, 채널의 깊이는 제2 에칭 정지부에 의해 한정된다. 제1 웨이퍼 쌍은 프린트 다이를 형성하기 위해 제2 웨이퍼 쌍에 접합될 수 있다.
제1 배기 채널 연장부는 제1 전달 채널로부터 미리 정해진 제1 거리에 정렬될 수 있고, 제2 배기 채널 연장부는 제2 전달 채널로부터 미리 정해진 제2 거리에 정렬될 수 있다. 제1 배기 채널 연장부는 제1 전달 채널 주위에 제1의 직사각형 패턴을 형성할 수 있다. 제2 배기 채널 연장부는 제2 전달 채널 주위에 제2의 직사각형 패턴을 형성할 수 있다. 제1 배기 채널 연장부는 제1의 t자형 패턴으로 배열될 수 있고, 제2 배기 채널 연장부는 제2의 t자형 패턴으로 배열될 수 있다.
제1 전달 채널 및 제2 전달 채널은 도 14에 도시된 바와 같이 제1 전달 채널의 제1 부분 및 제2 부분을 에칭하고 제2 전달 채널의 제3 부분 및 제4부분을 에칭하여 형성할 수 있다. 제1 전달 채널과 제2 전달 채널은 분기될 수 있다. 매립된 산화물층의 제1 에칭 정지부 및 제2 에칭 정지부를 미리 결정된 위치에 배치하기 위해, 제1 웨이퍼 쌍 및 제2 웨이퍼 쌍을 그라인딩 및 연마할 수 있다.
본원에 기술된 다양한 실시양태는 단지 예시이며, 본 발명의 범위를 한정하려는 것이 아님을 이해해야 한다. 예를 들어, 본원에 기술된 다수의 물질 및 구조는 본 발명의 사상으로부터 벗어나지 않으면서 다른 물질 및 구조로 대체될 수 있다. 따라서, 특허 청구된 본 발명은 당업자에게 명백한 바와 같이, 본원에 기술된 특정 실시예 및 바람직한 실시양태로부터 유래하는 변형예를 포함할 수도 있다. 본 발명이 왜 효과가 있는지에 관한 다양한 이론을 한정하려는 의도는 없음을 이해하여야 한다.

Claims (15)

  1. 증착기의 선형 어레이(linear array)를 포함하는 유기 증기 제트 프린트 다이를 포함하는 장치로서, 증착기 각각은 개구의 클러스터를 갖고, 유기 증기 제트 프린트 다이는
    개구의 각각의 클러스터 내의 적어도 하나의 제1 개구로서, 캐리어 가스 공급원 및 증발 오븐과 유체 연통하는 전달 개구인 제1 개구; 및
    개구의 각각의 클러스터 내의 적어도 하나의 제2 개구로서, 이 개구에서의 정압보다 낮은 정압을 갖는 진공 저장소와 유체 연통하는 배기 개구인 제2 개구
    를 포함하고, 전달 개구 및 배기 개구는 0.4% 미만의 길이 불균일성을 갖는 장치.
  2. 제1항에 있어서, 전달 개구 및 배기 개구는 접합된 실리콘 웨이퍼, 및 매립된 산화물층을 포함하는 실리콘 웨이퍼의 면으로 에칭된 이등분의 채널로부터 형성되는 장치.
  3. 제2항에 있어서, 전달 개구 및 배기 개구로 이루어진 군으로부터의 적어도 하나를 형성하는 채널이, 매립된 산화물층을 갖는 웨이퍼의 실리콘층 중 하나를 통해 완전히 연장되고, 그 웨이퍼의 매립된 산화물층의 다른 면 상의 실리콘층으로 연장되지 않는 장치.
  4. 제2항에 있어서, 에칭된 전달 개구는 매립된 산화물층의 표면에서 정지하는 장치.
  5. 제2항에 있어서, 매립된 산화물층은 전달 개구 및 배기 개구로 이루어진 군으로부터의 적어도 하나의 일면을 형성하도록 구성되는 장치.
  6. 제2항에 있어서, 매립된 산화물층은 3-웨이퍼 스택의 중간 웨이퍼 내에 배치되는 장치.
  7. 제2항에 있어서, 매립된 산화물층은 2-웨이퍼 스택의 각각의 웨이퍼 내에 배치되는 장치.
  8. 제7항에 있어서, 매립된 산화물층에 인접하게 위치된 에칭된 캐비티가, 2-웨이퍼 스택의 함께 접합되는 각각의 웨이퍼의 면에 배치되는 장치.
  9. 제2항에 있어서, 접합된 실리콘 웨이퍼는 제1 실리콘 웨이퍼, 제2 실리콘 웨이퍼 및 제3 실리콘 웨이퍼를 포함하고, 상기 장치는
    전달 개구에 결합되는 전달 채널, 및 배기 개구에 결합되는 배기 채널
    을 더 포함하고, 전달 채널 및 배기 채널은 제1 실리콘 웨이퍼의 매립된 산화층에서 종료되며, 제2 실리콘 웨이퍼 및 제3 실리콘 웨이퍼는 제1 실리콘 웨이퍼의 배기 채널과 매칭되는 채널을 갖는 장치.
  10. 제1항에 있어서, 배기 개구는 전달 개구보다 긴 장치.
  11. 제1항에 있어서,
    전달 개구에 결합되는 전달 채널;
    제1 축에 평행하고 전달 채널에 결합되는 전달 채널 연장부
    를 더 포함하고, 전달 채널은 제2 축에 평행한 방향으로 배치되는 장치.
  12. 제1항에 있어서,
    배기 개구에 결합되는 배기 채널;
    제1 축에 평행한 배기 채널을 위한 배기 연장부
    를 더 포함하고, 배기 채널은 제2 축에 평행한 장치.
  13. 제1항에 있어서,
    전달 개구에 결합되는 제1 부분 및 제2 부분을 갖는 전달 채널
    을 더 포함하고, 제1 부분 및 제2 부분은 전달 채널을 분기시키는 장치.
  14. 제1항에 있어서,
    전달 개구에 결합된 전달 채널;
    배기 개구에 결합된 배기 채널
    을 더 포함하고, 배기 채널의 길이는 매립된 산화물층의 에칭 정지부에 의해 한정되고, 전달 채널의 길이는 시간적 에칭(timed etch)에 기초하는 장치.
  15. 제1항에 있어서,
    접합된 실리콘 웨이퍼의 제1 웨이퍼 쌍의 제1 실리콘 웨이퍼의 제1 표면
    을 더 포함하고, 제1 표면은 제1 웨이퍼 쌍의 배기 개구에 결합된 개방 배기 채널을 가지며;
    제2 웨이퍼가 제1 웨이퍼 쌍에 접합되어 접합된 실리콘 웨이퍼를 갖는 프린트 다이를 형성하고, 제2 웨이퍼 쌍은 제1 웨이퍼 쌍과 동일한 장치.
KR1020230021742A 2022-02-23 2023-02-17 유기 증기 제트 인쇄 시스템 KR20230126653A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263312853P 2022-02-23 2022-02-23
US63/312,853 2022-02-23
US18/104,353 2023-02-01
US18/104,353 US20230269994A1 (en) 2022-02-23 2023-02-01 Organic vapor jet printing system

Publications (1)

Publication Number Publication Date
KR20230126653A true KR20230126653A (ko) 2023-08-30

Family

ID=87575181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230021742A KR20230126653A (ko) 2022-02-23 2023-02-17 유기 증기 제트 인쇄 시스템

Country Status (4)

Country Link
US (1) US20230269994A1 (ko)
JP (1) JP2023122644A (ko)
KR (1) KR20230126653A (ko)
CN (1) CN116648124A (ko)

Also Published As

Publication number Publication date
US20230269994A1 (en) 2023-08-24
JP2023122644A (ja) 2023-09-04
CN116648124A (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
US11793015B2 (en) Nano-objects for purcell enhancement, out-coupling and engineering radiation pattern
US20210343941A1 (en) Pneumatic shutters to control organic vapor jet printing
KR102368337B1 (ko) 금속 나노입자의 국소 표면 플라즈몬을 사용한 스펙트럼 발광 변경
US20230091777A1 (en) Long Operational Lifetime OLED Display
US11716863B2 (en) Hybrid display architecture
EP4286555A1 (en) Organic vapor jet printing system
KR20230126653A (ko) 유기 증기 제트 인쇄 시스템
US20240052474A1 (en) Organic vapor jet printing system
US20230263003A1 (en) Organic electroluminescent devices
US11903302B2 (en) Organic vapor jet printing system
US20230011198A1 (en) Gas Bearing Plate with integrated OVJP vacuum source
US20230255098A1 (en) Organic vapor jet printing system
US20240172462A1 (en) Organic electroluminescent devices
US20240147754A1 (en) Organic Electroluminescent Devices
US20240023358A1 (en) Organic electroluminescent devices
US20230247884A1 (en) Organic electroluminescent devices
US20220352467A1 (en) Ovjp system and sublimation source
KR20220168572A (ko) Ovjp 분사 블럭
CN113584433A (zh) 用于控制有机蒸气喷射印刷的气动挡板
KR20220044675A (ko) 유기 디바이스에서 플라스몬 에너지 추출을 위한 나노입자의 적용
KR20230026959A (ko) Ovjp 프린트 헤드를 위한 능동 냉각식 히트싱크
KR20240074683A (ko) 유기 전기발광 디바이스
KR20230157263A (ko) 유기 증기 제트 프린팅 시스템
CN118057949A (zh) 有机电致发光装置
CN117998894A (zh) 有机电致发光装置