KR20230126242A - 발광 표시 패널 - Google Patents

발광 표시 패널 Download PDF

Info

Publication number
KR20230126242A
KR20230126242A KR1020220022238A KR20220022238A KR20230126242A KR 20230126242 A KR20230126242 A KR 20230126242A KR 1020220022238 A KR1020220022238 A KR 1020220022238A KR 20220022238 A KR20220022238 A KR 20220022238A KR 20230126242 A KR20230126242 A KR 20230126242A
Authority
KR
South Korea
Prior art keywords
anode
bridge
pixel circuit
light emitting
paragraph
Prior art date
Application number
KR1020220022238A
Other languages
English (en)
Inventor
인해정
이민구
이승희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220022238A priority Critical patent/KR20230126242A/ko
Priority to US18/087,280 priority patent/US11935463B2/en
Publication of KR20230126242A publication Critical patent/KR20230126242A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

실시예들에 따르면, 발광 표시 장치는 표시 영역 내에 위치하며, 애노드 및 캐소드를 포함하는 발광 다이오드; 상기 표시 영역 내에 위치하며, 상기 발광 다이오드의 상기 애노드로 출력 전류를 전달하는 화소 회로부; 제1 방향으로 연장되어 있는 리페어선; 상기 리페어선과 연결되어 있는 수리 화소 회로부; 상기 리페어선과 중첩하는 일단을 포함하는 브릿지; 및 상기 애노드와 연결되어 있으며, 상기 브릿지와 중첩하는 일단을 포함하는 연결부를 포함하며, 상기 브릿지는 상기 리페어선, 상기 연결부 및 상기 애노드와 연결되어 있지 않다.

Description

발광 표시 패널{LIGHT EMITTING PANEL}
본 개시는 발광 표시 패널에 관한 것으로서, 보다 구체적으로 리페어가 가능한 발광 표시 패널에 관한 것이다.
발광 표시 패널은 두 개의 전극(애노드 및 캐소드)과 그 사이에 위치하는 발광층을 포함하며, 캐소드로부터 주입된 전자와 애노드로부터 주입된 정공이 발광층 에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
발광 표시 패널은 캐소드, 애노드 및 발광층으로 이루어진 발광 다이오드를 포함하는 복수개의 화소를 포함하며, 각 화소에는 발광 다이오드를 구동하기 위한 복수개의 트랜지스터 및 커패시터를 포함하는 화소 회로부도 포함되어 있다.
이러한 각 화소들에 구비된 트랜지스터 및 커패시터의 특성 편차나 배선들의 단선 또는 단락 등에 기인한 화소 불량이 발생될 수 있다. 이러한 경우, 발광 표시 패널을 폐기하는 대신 불량인 화소를 수리하여 사용할 수 있다.
실시예들은 리페어로 인하여 주변 화소의 표시 품질이 저하되지 않는 발광 표시 패널을 제공하기 위한 것이다.
일 실시예에 따른 발광 표시 장치는 표시 영역 내에 위치하며, 애노드 및 캐소드를 포함하는 발광 다이오드; 상기 표시 영역 내에 위치하며, 상기 발광 다이오드의 상기 애노드로 출력 전류를 전달하는 화소 회로부; 제1 방향으로 연장되어 있는 리페어선; 상기 리페어선과 연결되어 있는 수리 화소 회로부; 상기 리페어선과 중첩하는 일단을 포함하는 브릿지; 및 상기 애노드와 연결되어 있으며, 상기 브릿지와 중첩하는 일단을 포함하는 연결부를 포함하며, 상기 브릿지는 상기 리페어선, 상기 연결부 및 상기 애노드와 연결되어 있지 않다.
상기 브릿지는 상기 리페어선과 제1 기생 커패시턴스를 가지며, 상기 연결부와 제2 기생 커패시턴스를 가질 수 있다.
제1 단락 위치는 상기 브릿지 중 상기 일단과 상기 리페어선이 중첩하는 부분에 위치하고, 제2 단락 위치는 상기 연결부의 상기 일단과 상기 브릿지가 중첩하는 부분에 위치하며, 제1 절단 위치는 상기 화소 회로부의 상기 출력 전류가 상기 애노드로 전달되도록 하는 부분에 위치할 수 있다.
상기 제1 절단 위치는 상기 브릿지 및 상기 연결부에 위치하지 않을 수 있다.
상기 브릿지는 플로팅될 수 있다.
상기 브릿지는 상기 화소 회로부에 인가되며 일정한 전압값을 가지는 전압 중 하나인 제1 전압이 전달될 수 있다.
상기 제1 전압은 상기 화소 회로부에 인가되는 구동 전압, 상기 캐소드에 전달되는 구동 저전압, 및 상기 화소 회로부를 초기화시키는 초기화 전압 중 하나일 수 있다.
제2 절단 위치는 상기 브릿지에 상기 제1 전압을 전달하는 부분에 위치하여 상기 제1 전압이 상기 브릿지에 전달되지 못하도록 할 수 있다.
상기 화소 회로부는 상기 출력 전류를 생성하는 구동 트랜지스터를 포함하며, 상기 구동 트랜지스터는 n형 트랜지스터일 수 있다.
상기 화소 회로부는 데이터 전압을 전달하는 데이터선에 연결되어 있는 제2 트랜지스터; 및 상기 구동 트랜지스터의 게이트 전극에 연결되어 있는 스토리지 커패시터를 더 포함할 수 있다.
상기 수리 화소 회로부는 상기 화소 회로부와 같이 n형 트랜지스터인 구동 트랜지스터, 데이터 전압을 전달 받는 제2 트랜지스터, 및 상기 구동 트랜지스터의 게이트 전극에 연결되어 있는 스토리지 커패시터를 포함할 수 있다.
상기 수리 화소 회로부는 상기 표시 영역의 주변에 위치하는 비표시 영역에 위치할 수 있다.
일 실시예에 따른 발광 표시 장치는 출력 전류를 생성하며, 상기 출력 전류를 출력하는 출력단을 포함하는 화소 회로부; 상기 화소 회로부의 상기 출력단으로부터 상기 출력 전류를 전달 받는 애노드; 제1 방향으로 연장되어 있는 리페어선; 상기 애노드와 연결되어 있는 연결부; 및 상기 리페어선과 평면상 중첩하는 일단 및 상기 연결부와 평면상 중첩하는 타단을 가지는 브릿지를 포함하며, 상기 브릿지는 제1 도전층에 형성되어 있으며, 상기 리페어선 및 상기 연결부는 상기 제1 도전층과 다른 도전층에 형성되어 있다.
상기 연결부와 상기 리페어선은 동일한 도전층에 형성되어 있으며, 상기 브릿지는 상기 연결부 및 상기 리페어선보다 상부에 위치할 수 있다.
상기 연결부는 상기 제1 도전층과 다른 제2 도전층에 위치하며, 상기 리페어선은 상기 제1 도전층 및 상기 제2 도전층과 다른 제3 도전층에 위치하며, 상기 브릿지는 상기 연결부 및 상기 리페어선보다 상부에 위치할 수 있다.
상기 애노드와 상기 연결부를 연결하는 제1 애노드 연결 부재를 더 포함하며, 상기 제1 애노드 연결 부재의 일단은 상기 연결부와 오프닝을 통하여 연결되며, 타단은 상기 애노드와 오프닝을 통하여 연결될 수 있다.
상기 화소 회로부의 상기 출력단과 상기 애노드를 연결하는 제2 애노드 연결 부재를 더 포함하며, 상기 제2 애노드 연결 부재의 일단은 상기 출력단과 오프닝을 통하여 연결되며, 타단은 상기 애노드와 오프닝을 통하여 연결될 수 있다.
제1 단락 위치는 상기 브릿지의 상기 일단과 상기 리페어선이 중첩하는 부분에 위치하고, 제2 단락 위치는 상기 브릿지의 상기 타단과 상기 연결부가 중첩하는 부분에 위치하며, 제1 절단 위치는 상기 화소 회로부의 상기 출력단에 위치할 수 있다.
상기 브릿지는 플로팅될 수 있다.
상기 화소 회로부는 상기 출력 전류를 생성하는 구동 트랜지스터; 데이터 전압을 전달하는 데이터선에 연결되어 있는 제2 트랜지스터; 및 상기 구동 트랜지스터의 게이트 전극에 연결되어 있는 스토리지 커패시터를 포함하며, 상기 구동 트랜지스터는 n형 트랜지스터일 수 있다.
실시예들에 따르면, 리페어선과 주변 화소의 애노드간의 간섭을 줄여 리페어선에 인가되는 전압으로 인한 주변 화소의 애노드에 영향을 줄여 주변 화소의 표시 품질이 저하되지 않도록 한다.
도 1은 일 실시예에 따른 발광 표시 패널의 개략 회로도이다.
도 2는 일 실시예에 따른 발광 표시 패널의 하나의 화소의 등가 회로도이다.
도 3은 일 실시예에 따른 발광 표시 패널의 일 부분의 평면도이다.
도 4는 도 1의 실시예에 따른 발광 표시 패널의 리페어 위치를 보여주는 도면이다.
도 5는 도 1의 실시예에 따른 발광 표시 패널의 기생 용량을 추가 도시한 도면이다.
도 6 및 도 7은 도 3에서 실시예에 따른 단면 구조를 도시한 도면이다.
도 8은 비교예에 따른 발광 표시 패널의 일 부분의 평면도이다.
도 9는 비교예에 따른 발광 표시 패널의 표시 불량을 도시한 도면이다.
도 10은 또 다른 실시예에 따른 발광 표시 패널의 개략 회로도이다.
도 11은 도 10의 실시예에 따른 발광 표시 패널의 리페어 위치를 보여주는 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
또한, 명세서 전체에서, "연결된다"라고 할 때, 이는 둘 이상의 구성요소가 직접적으로 연결되는 경우만을 의미하는 것이 아니고, 둘 이상의 구성요소가 다른 구성요소를 통하여 간접적으로 연결되는 경우, 물리적으로 연결되는 경우나 전기적으로 연결되는 경우, 뿐만 아니라, 위치나 기능에 따라 상이한 명칭들로 지칭되었으나 실질적으로 일체인 각 부분이 서로 연결되는 것을 포함할 수 있다.
또한, 명세서 전체에서, 배선, 층, 막, 영역, 판, 구성 요소 등의 부분이 "제1 방향 또는 제2 방향으로 연장된다"라고 할 때, 이는 해당 방향으로 곧게 뻗은 직선 형상만을 의미하는 것이 아니고, 제1 방향 또는 제2 방향을 따라 전반적으로 연장되는 구조로, 일 부분에서 꺾이거나, 지그재그 구조를 가지거나, 곡선 구조를 포함하면서 연장되는 구조도 포함한다.
또한, 명세서에서 설명된 표시 장치, 표시 패널 등이 포함된 전자 기기(예를 들면, 휴대폰, TV, 모니터, 노트북 컴퓨터, 등)나 명세서에서 설명된 제조 방법에 의하여 제조된 표시 장치, 표시 패널 등이 포함된 전자 기기도 본 명세서의 권리 범위에서 배제되지 않는다.
이하에서는 도 1을 통하여 발광 표시 패널의 전체적인 구조를 살펴본다.
도 1은 일 실시예에 따른 발광 표시 패널의 개략 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 일 실시예에 따른 발광 표시 패널(100)은 화상을 표시하는 표시 영역(DA), 표시 영역(DA)을 둘러싸고 있는 비표시 영역으로 구분된다. 표시 영역(DA)에는 복수개의 화소(PX)와 이를 수리하기 위한 복수개의 리페어선(RPL)이 형성되어 있으며, 비표시 영역에는 수리 화소 회로부(Repair Pixel Circuit; RPC)가 형성되어 있다. 도 1의 실시예에서 화소(PX)는 기본적으로 화소 회로부(Pixel Circuit; PXC)와 발광 다이오드(LED)를 포함하며, 불량 화소를 수리하기 위하여 추가적으로 브릿지(Bridge; BL) 및 브릿지와 연결될 수 있는 연결부(Connecting Portion; CP)를 포함할 수 있다. 발광 다이오드(LED)는 애노드와 캐소드의 두 전극을 포함하며, 캐소드에는 구동 저전압(ELVSS)이 전달되며, 애노드에는 화소 회로부(PXC)에 포함되어 있는 구동 트랜지스터로부터 출력되는 출력 전압이 전달될 수 있다.
표시 영역(DA)에는 추가적으로, 제1 방향(가로 방향)으로 연장되어 있는 복수개의 스캔선, 제1 방향에 수직하는 제2 방향(세로 방향)으로 연장되어 있는 복수개의 데이터선을 더 포함할 수 있으며, 다양한 전압선(구동 전압을 전달하는 구동 전압선, 구동 저전압(ELVSS)을 전달하는 구동 저전압선, 초기화 전압을 전달하는 초기화 전압선 등)을 더 포함할 수 있다.
비표시 영역에는 스캔 신호를 생성하는 스캔 구동부, 데이터 전압을 생성하고 출력하는 데이터 구동부 등의 다양한 구동부를 포함할 수 있다.
스캔 구동부는 스캔선과 연결되어 화소(PX)에 포함되는 화소 회로부(PXC)에 스캔 신호를 전달하며, 데이터 구동부는 데이터선과 연결되어 화소 회로부(PXC)에 데이터 전압을 전달한다. 여기서, 하나의 화소 회로부(PXC)는 적어도 하나의 스캔선, 하나의 데이터선, 및 적어도 하나의 전압선과 연결될 수 있다.
리페어선(RPL)은 제1 방향으로 연장되어 있으며, 표시 영역(DA)에 대부분 위치하고, 비표시 영역까지 연장되어 수리 화소 회로부(RPC)에 연결되어 있다.
수리 화소 회로부(RPC)는 비표시 영역에 형성되어 있으며 리페어선(RPL)에 연결되어 있으며, 도 1에서는 표시 영역(DA)의 좌측에만 위치하는 것으로 도시되어 있지만, 실시예에 따라서는 표시 영역(DA)의 우측에만 위치하거나 표시 영역(DA)의 좌측 및 우측에 각각 형성될 수도 있다. 수리 화소 회로부(RPC)는 화소 회로부(PXC)와 동일한 구조의 회로일 수 있다. 수리 화소 회로부(RPC)는 비표시 영역에 위치하는 추가 데이터선과 연결되어 데이터 전압을 전달받을 수 있으며, 적어도 하나의 스캔선 및 적어도 하나의 전압선과 연결될 수 있다. 그 결과, 수리 화소 회로부(RPC)는 화소 회로부(PXC)와 동일한 신호를 인가받아 화소 회로부(PXC)에 포함되는 구동 트랜지스터가 동일한 출력 전류를 생성하고 출력할 수 있다.
수리 화소 회로부(RPC)에서 생성된 출력 전류는 리페어선(RPL)을 통해서 발광 다이오드(LED)로 전달되어 불량 화소가 정상 휘도를 방출하도록 수리할 수 있다.
수리 화소 회로부(RPC)에서 생성된 출력 전류가 불량 화소(PX)의 발광 다이오드(LED)로 전달되기 위하여 본 실시예에서는 리페어선(RPL)에 더하여 서로 전기적으로 분리되어 있는 브릿지(BL) 및 연결부(CP)를 더 포함한다. 이러한 구조에서 적어도 두 개의 부분을 쇼트(short; 단락)시키고, 적어도 하나의 부분을 단선(cut)시키는 리페어 공정을 수행할 수 있다. 이에 대해서는 후속하는 도 4에서 상세하게 살펴본다.
화소 회로부(PXC) 및 수리 화소 회로부(RPC)는 실시예에 따라 다양한 회로 구조를 가질 수 있으며, 본 실시예에서는 구동 트랜지스터로 n형 트랜지스터를 포함할 수 있다. 여기서, n형 트랜지스터는 게이트 전극의 전압이 상대적으로 높을 때 턴 온되는 특성을 가질 수 있다. 화소 회로부(PXC) 및 수리 화소 회로부(RPC)의 구동 트랜지스터는 p형 트랜지스터일 수 있지만, 본 발명으로 인한 표시 품질이 향상되는 정도는 n형 트랜지스터인 구동 트랜지스터를 포함할 때 클 수 있다.
이하에서는 도 2를 통하여 기본적인 화소 회로부(PXC) 및/또는 수리 화소 회로부(RPC)의 회로 구조를 살펴본다.
도 2는 일 실시예에 따른 발광 표시 패널의 하나의 화소의 등가 회로도이다.
도 2의 실시예에 따른 화소(PX)는 발광 다이오드(LED)외에 화소 회로부(PXC)로 하나의 구동 트랜지스터(T1), 하나의 스위칭 트랜지스터(T2), 및 하나의 커패시터(Cst)를 포한한다.
구동 트랜지스터(T1)의 게이트 전극(gate)은 스토리지 커패시터(Cst)의 일단과 연결되어 있고, 구동 트랜지스터(T1)의 소스 전극(source)은 발광 다이오드(LED)의 애노드(Anode)와 연결되어 있으며, 구동 트랜지스터(T1)의 나머지 전극, 즉, 드레인 전극은 구동 전압(ELVDD)을 전달하는 구동 전압선과 연결되어 있다.
한편, 제2 트랜지스터(T2)의 게이트 전극은 스캔선과 연결되어 있고, 제2 트랜지스터(T2)의 일 전극은 데이터 전압(Vdata)이 인가되는 데이터선과 연결되어 있으며, 제2 트랜지스터(T2)의 나머지 전극은 구동 트랜지스터(T1)의 일 전극과 연결되어 있다. 도 2에서는 제2 트랜지스터(T2)를 통하여 입력되는 데이터 전압(Vdata)은 구동 트랜지스터(T1)의 게이트 전극(gate)으로 직접 전달된다. 하지만, 실시예에 따라서는 다양한 루트를 통하여 구동 트랜지스터(T1)의 일 전극으로 전달된 후, 종국적으로 구동 트랜지스터(T1)의 게이트 전극(gate)으로 전달되고 스토리지 커패시터(Cst)의 일단에 저장되도록 배열수도 있다.
한편, 도 2의 실시예에 따른 스토리지 커패시터(Cst)는 일 전극이 구동 트랜지스터(T1)의 게이트 전극(gate)과 연결되고, 타단의 전극은 구동 전압(ELVDD)을 인가받을 수 있다.
도 2의 실시예에 따른 화소(PX)의 화소 회로부(PXC)는 제2 트랜지스터(T2)가 스캔선을 통해 전달받은 스캔 신호에 따라 턴 온되어 데이터선으로 전달된 데이터 전압(Vdata)을 구동 트랜지스터(T1)의 게이트 전극(gate)으로 전달하여 스토리지 커패시터(Cst)의 일단에 저장하도록 한다. 그 후, 발광 구간에서 구동 트랜지스터(T1)의 드레인 전극으로 구동 전압(ELVDD)이 전달될 때, 구동 트랜지스터(T1)의 게이트 전극(gate)의 전압에 따라서 구동 트랜지스터(T1)가 턴 온 되는 정도가 조절되어 출력되는 전류의 크기가 변한다. 구동 트랜지스터(T1)의 출력 전류는 발광 다이오드(LED)의 애노드(Anode)로 전달되고, 전달되는 출력 전류의 크기에 따라서 발광 다이오드(LED)가 방출하는 휘도의 크기도 변경된다.
여기서, 구동 트랜지스터(T1)는 n형 트랜지스터이며, 제2 트랜지스터(T2)도 n형 트랜지스터일 수 있다. 그 결과 게이트 전극의 전압이 상대적으로 큰 전압값을 가질 때 턴 온 될 수 있다.
실시예에 따라서는 제2 트랜지스터(T2)는 p형 트랜지스터일 수 있으며, 이 때에는 게이트 전극의 전압이 상대적으로 낮은 전압값을 가질 때 턴 온 될 수 있다.
일 실시예에 따른 수리 화소 회로부(RPC)의 회로 구조는 도 2의 화소 회로부(PXC)의 회로 구조와 동일할 수 있다.
실시예에 따라서 화소 회로부(PXC)는 2 이상의 스위칭 트랜지스터를 포함할 수 있으며, 이 때, 커패시터도 2 이상의 커패시터를 포함할 수 있다. 이 때에도 수리 화소 회로부(RPC)의 회로 구조는 화소 회로부(PXC)의 회로 구조와 동일할 수 있다.
화소 회로부(PXC) 및 수리 화소 회로부(RPC)에 포함되는 구동 트랜지스터(T1)는 n형 트랜지스터를 포함할 수 있는데, 이는 도 5에서 살펴보는 바와 같이 기생 용량으로 인하여 발생하는 표시 품질의 저하를 향상시키는 정도가 n형 트랜지스터일 때 더 클 수 있기 때문이다. 하지만, 실시예에 따라서는 화소 회로부(PXC) 및 수리 화소 회로부(RPC)의 구동 트랜지스터는 p형 트랜지스터일 수 있다.
실시예에 따라서는 화소(PX)가 스위칭 트랜지스터의 일종이며, 구동 트랜지스터(T1)를 보상할 수 있는 보상 트랜지스터를 더 포함할 수 있다. 이 때, 보상 트랜지스터는 구동 트랜지스터(T1)의 게이트 전극(gate)과 구동 트랜지스터(T1)의 나머지 두 전극 중 하나를 연결시키는 구조를 가질 수 있다.
또한, 실시예에 따라서는 화소(PX)가 다양한 초기화 트랜지스터를 포함하거나, 구동 트랜지스터(T1)와 구동 전압선의 사이 및 구동 트랜지스터(T1)와 발광 다이오드(LED)의 사이에 추가 트랜지스터를 더 포함할 수도 있다.
이하에서는 일 실시예에 따른 발광 표시 패널의 표시 영역(DA)의 평면 구조를 도 3을 통하여 살펴본다.
도 3은 일 실시예에 따른 발광 표시 패널의 일 부분의 평면도이다.
도 3에서 도시하는 평면도에서는 화소 회로부(PXC)가 발광 다이오드(LED)의 애노드(Anode)와 평면상 중첩하지 않는 것으로 도시하고 있지만, 실시예에 따라서는 화소 회로부(PXC)와 애노드(Anode)가 적어도 일부 평면상 중첩할 수도 있다.
화소 회로부(PXC)의 출력 전류는 출력단(SCL)을 통하여 출력된다. 출력단(SCL)의 끝단은 확장부를 가지며, 애노드 연결 부재(ACE2; 이하 제2 애노드 연결 부재라고도 함)와 오프닝을 통하여 전기적으로 연결될 수 있다. 애노드 연결 부재(ACE2)는 애노드(Anode)와 화소 회로부(PXC)를 연결하는 부분으로 일단은 오프닝을 통하여 애노드(Anode)와 연결되고, 타단은 다른 오프닝을 통하여 화소 회로부(PXC)의 출력단(SCL)과 연결될 수 있다. 실시예에 따라서는 포함되지 않고, 애노드(Anode)가 화소 회로부(PXC)의 출력단(SCL)과 직접 연결될 수도 있다. 단면도상 애노드 연결 부재(ACE2)는 애노드(Anode)와 화소 회로부(PXC)의 출력단(SCL) 사이에 위치할 수 있으며, 애노드(Anode)가 기판에서 가장 멀리 위치하여 가장 상부에 위치할 수 있다.
한편 애노드(Anode)는 또 다른 오프닝을 통하여 애노드 연결 부재(ACE1; 이하 제1 애노드 연결 부재라고도 함)와 연결될 수 있다. 애노드 연결 부재(ACE1)는 애노드(Anode)를 리페어를 위하여 형성되는 연결부(CP)와 연결하기 위한 것으로, 애노드 연결 부재(ACE1)의 일단은 연결부(CP)와 오프닝을 통하여 연결되며, 타단은 애노드(Anode)와 오프닝을 통하여 연결되어 있다. 실시예에 따라서는 애노드(Anode)가 연결부(CP)와 직접 연결될 수도 있다. 여기서, 애노드(Anode)는 리페어 공정이 진행되기 전에 연결부(CP) 및 화소 회로부(PXC)와 연결된 상태이다.
연결부(CP)는 평면도상 브릿지(BL)와 중첩하는 부분을 가지며, 제1 방향으로 연장되는 구조를 가질 수 있다. 즉, 연결부(CP)의 일단은 애노드 연결 부재(ACE1)와 중첩하며 오프닝을 통하여 연결되며, 타단은 브릿지(BL)와 중첩한다. 연결부(CP)와 브릿지(BL)가 중첩하는 부분은 리페어 공정에서 레이져 등으로 단락 시키는 위치(2nd short point)일 수 있다.
한편, 브릿지(BL)는 연결부(CP)가 연장되는 방향(제1 방향)과 수직한 방향(제2 방향)으로 연장되는 구조를 가질 수 있다. 브릿지(BL)는 일단이 연결부(CP)와 평면상 중첩하며, 타단은 리페어선(RPL)과 평면상 중첩한다. 브릿지(BL)는 리페어 공정이 진행되기 전에는 플로팅된 상태이며, 리페어 공정에 의하여 다른 부분과 전기적으로 연결될 수 있다. 브릿지(BL)의 양단에는 리페어 공정에서 레이져 등으로 단락 시키는 위치(1st short point, 2nd short point)가 각각 위치하며, 제1 단락 위치(1st short point)를 통하여 리페어선(RPL)과 연결되며, 제2 단락 위치(2nd short point)를 통하여 연결부(CP)를 통하여 애노드(Anode)와 연결된다. 그 결과, 브릿지(BL)를 통하여 전달되는 수리 화소 회로부(RPC)의 출력 전류가 리페어 공정을 통하여 불량 화소의 애노드(Anode)로 전달된다. 이 때, 리페어 공정에서는 애노드(Anode)와 화소 회로부(PXC)가 전기적으로 분리되도록 절단시키며, 도 3에서는 절단 위치(cut point)가 출력단(SCL)의 일 부분에 위치함을 도시하고 있다. 하지만, 실시예에 따라서는 절단 위치(cut point)가 다른 위치에 위치할 수도 있다.
여기서, 브릿지(BL)와 연결부(CP)는 서로 다른 도전층에 위치할 수 있다. 또한, 연결부(CP)는 애노드(Anode) 및 애노드 연결 부재(ACE1)와 서로 다른 도전층에 위치할 수 있다. 또한, 애노드(Anode), 애노드 연결 부재(ACE2) 및 출력단(SCL)도 서로 다른 도전층에 위치할 수 있다.
도 3에서 도시된 두 개의 단락 위치와 하나의 절단 위치는 회로도에 도시하면 도 4와 같을 수 있다.
도 4는 도 1의 실시예에 따른 발광 표시 패널의 리페어 위치를 보여주는 도면이다.
도 4에서는 총 6개의 화소 중 우하측에 위치하는 화소를 불량 화소라 하고 리페어 위치를 도시하였다.
도 4를 참고하면, 브릿지(BL)의 양단에는 각각 레이져 등으로 단락 시키는 위치(1st short point, 2nd short point)가 각각 위치하며, 제1 단락 위치(1st short point)를 통하여 리페어선(RPL)과 연결되며, 제2 단락 위치(2nd short point)를 통하여 연결부(CP)를 통하여 애노드(Anode)와 연결된다. 리페어시 애노드(Anode)와 화소 회로부(PXC)가 전기적으로 분리되도록 하는 절단 위치(cut point)도 도시되어 있다.
이상과 같은 리페어선(RPL)을 가지는 발광 표시 패널(100)의 특징에 대하여 도 5를 통하여 살펴본다.
도 5는 도 1의 실시예에 따른 발광 표시 패널의 기생 용량을 추가 도시한 도면이다.
발광 표시 패널(100)은 기본적으로 리페어선(RPL)이 배치되어 있어 인접하여 위치하는 애노드(Anode)와 기생 용량(parasitic capacitance)을 형성할 수 밖에 없다. 하지만, 도 1 및 도 3의 실시예에 의하면, 브릿지(BL)의 양 단이 리페어선(RPL) 및 애노드(Anode)와 플로팅 된 상태로 형성되어 있어 리페어선(RPL)이 애노드(Anode)와 2개의 기생 용량(Cpara1, Cpara2)으로 연결되어 있다. 그러므로 리페어선(RPL)과 애노드(Anode)가 하나의 기생 용량으로 연결되는 비교예(도 8 참고)와 비교할 때, 애노드(Anode)에 주는 영향이 적다.
특히, 도 2를 참고하면, 화소 회로부(PXC)에 포함되는 구동 트랜지스터(T1)가 n형 트랜지스터이므로, 구동 트랜지스터(T1)의 소스 전극(source)은 발광 다이오드(LED)의 애노드(Anode)와 연결되는 구조를 가진다. 구동 트랜지스터(T1)는 게이트 전극과 소스 전극 간의 전압 차이에 기초하여 출력 전류를 생성하는데, n형 트랜지스터는 소스 전극이 애노드(Anode)와 연결되어 있어 애노드(Anode)의 전압이 변하는 경우 그로 인하여 구동 트랜지스터(T1)가 턴 온되는 정도가 변하여 출력 전류도 다르게 출력되는 문제가 있을 수 있다.
하지만, 본 실시예에서는 리페어선(RPL)과 애노드(Anode)가 2개의 기생 용량(Cpara1, Cpara2)으로 연결되어 매우 작은 기생 용량값으로 커플링되므로, n형 트랜지스터로 구동 트랜지스터(T1)를 형성하더라도, 리페어선(RPL)의 전압 변경으로 인하여 애노드(Anode) 및 구동 트랜지스터(T1)의 소스 전극의 전압 변경이 적다. 그 결과 구동 트랜지스터(T1)의 출력 전류가 변경되지 않을 수 있으며, 도 9에서와 같은 표시 품질의 저하가 발생하지 않을 수 있다.
리페어선(RPL)과 애노드(Anode)가 가지는 기생 용량의 크기는 2개의 기생 용량(Cpara1, Cpara2)의 각각의 크기에 따라서도 영향 받으므로, 도 6 및 도 7을 통하여 서로 다른 두 실시예의 단면 구조를 통하여 기생 용량의 크기를 비교하여 살펴본다.
도 6 및 도 7은 도 3에서 실시예에 따른 단면 구조를 도시한 도면이다.
도 6의 실시예에서는 브릿지(BL)가 가장 상부에 위치하는 도전층에 위치하고, 연결부(CP)와 리페어선(RPL)은 동일한 도전층에 위치하는 실시예가 도시되어 있다.
이에 반하여 도 7의 실시예에서는 연결부(CP)와 리페어선(RPL)이 서로 다른 도전층에 위치하며, 리페어선(RPL)이 연결부(CP)보다 기판에 가까운 도전층에 위치하고 있다. 도 6 및 도 7에서 연결부(CP)는 애노드(Anode)와 연결되어 있다.
도 6의 실시예와 비교할 때, 도 7의 실시예가 리페어선(RPL)과 연결부(CP) 및 애노드(Anode)가 보다 작은 기생 용량으로 커플링됨을 확인할 수 있다. 그러므로, 도 6의 실시예보다 도 7의 실시예가 보다 적은 기생 용량을 가져, 리페어선(RPL)으로 인한 애노드(Anode)의 전압 변경이 적을 수 있음을 알 수 있다. 그러므로 기생 용량으로 인한 애노드(Anode)의 전압 변경을 최소화시키기 위해서는 도 7의 실시예가 바람직할 수 있다. 하지만, 도 6의 실시예에서도 리페어선(RPL)과 연결부(CP) 및 애노드(Anode)는 두 개의 기생 용량을 통하여 연결되어 있어 충분히 적은 기생 용량으로 연결되어 표시 품질에 문제가 적게 발생할 수 있다.
이하에서는 도 8 및 도 9를 통하여 비교예의 평면 구조 및 비교예에서 발생할 수 있는 표시 문제를 살펴본다.
도 8은 비교예에 따른 발광 표시 패널의 일 부분의 평면도이고, 도 9는 비교예에 따른 발광 표시 패널의 표시 불량을 도시한 도면이다.
먼저, 도 8의 비교예에 의하면, 도 3과 비교할 때, 리페어선(RPL)과 애노드 연결 부재(ACE1)의 사이에 리페어선(RPL) 및 연결부(CP)가 존재하지 않는다. 즉, 애노드(Anode)와 오프닝을 통하여 연결되어 있는 애노드 연결 부재(ACE1)와 리페어선(RPL)이 직접 중첩하는 구조를 가진다. 그 결과 애노드 연결 부재(ACE1)와 리페어선(RPL)이 중첩하는 부분에 한 번의 레이져 단락으로 리페어선(RPL)과 애노드(Anode)가 연결될 수 있다. 하지만 리페어선(RPL)과 연결되지 않는 다른 애노드(Anode)는 리페어선(RPL)과 하나의 기생 커패시턴스로 바로 연결되어 있어 리페어선(RPL)의 전압 변경에 바로 영향을 받게된다. 그러므로 n형 구동 트랜지스터(T1)의 소스 전극의 전압도 바로 영향을 받게 된다. 그러므로, 구동 트랜지스터(T1)의 게이트 전극의 전압이 일정하더라도, 구동 트랜지스터(T1)의 소스 전극과 게이트 전극의 전압차이가 변경되어 구동 트랜지스터(T1)의 출력 전류도 변경되는 단점이 발생한다. 이러한 출력 전류의 변경은 리페어선(RPL)이 연장된 제1 방향으로 따라서 발생한다.
도 9에서는 비교예에서 가운데 네모 부분만 블랙(BLACK)을 표시하고 그 외의 부분은 화이트를 표시하도록 하는 경우 블랙(BLACK)을 표시하는 부분의 좌우, 즉 제1 방향의 양측에는 리페어선(RPL)과 애노드(Anode)의 커플링에 의하여 구동 트랜지스터(T1)의 출력이 변경되면서 상대적으로 낮은 휘도가 표시되는 표시 품질의 문제를 도시하고 있다.
하지만, 도 1 내지 도 7과 같은 본 실시예에서는 리페어선(RPL)과 애노드(Anode)가 2개의 기생 용량을 통하여 연결되어 서로 간섭이 줄어 도 9와 같은 표시 품질의 저하는 발생하지 않는다.
이하에서는 도 10 및 도 11을 통하여 도 1 및 도 4의 실시예의 변형 실시예를 살펴본다.
도 10은 또 다른 실시예에 따른 발광 표시 패널의 개략 회로도이고, 도 11은 도 10의 실시예에 따른 발광 표시 패널의 리페어 위치를 보여주는 도면이다.
먼저, 도 10을 참고하면, 도 1의 실시예와 비교할 때, 브릿지(BL)가 플로팅 되지 않고 일정한 전압값을 가지는 전압(DC 전원)이 전달되는 실시예이다. 여기서, DC 전원은 화소 회로부(PXC)에서 사용되는 전압일 수 있으며, 구동 전압(ELVDD), 구동 저전압(ELVSS) 중 하나일 수 있다. 또한, 화소 회로부(PXC)가 초기화 전압과 같은 다양한 다른 전압을 제공받는 경우 해당 전압 중 하나가 브릿지(BL)로 제공될 수 있다.
브릿지(BL)가 플로팅되는 실시예에 비하여 브릿지(BL)가 일정 전압(DC 전원)을 가지면, 브릿지(BL)가 리페어선(RPL)을 차폐시켜 연결부(CP)와 애노드(Anode)와 커플링되는 것을 방지할 수 있다. 그 결과 리페어선(RPL)은 연결부(CP), 애노드(Anode), 및 구동 트랜지스터(T1)의 소스 전극에 영향을 적게 주게 되어 표시 품질의 저하를 방지할 수 있다.
도 10과 같은 실시예에서는 도 11과 같이 리페어 공정시 추가 단선시키는 절단 위치(2nd cut point)를 더 포함한다.
도 10에서는 총 6개의 화소 중 우하측에 위치하는 화소를 불량 화소라 하고 리페어 위치를 도시하였다.
도 10을 참고하면, 브릿지(BL)의 양단에는 각각 레이져 등으로 단락 시키는 위치(1st short point, 2nd short point)가 각각 위치하며, 제1 단락 위치(1st short point)를 통하여 리페어선(RPL)과 연결되며, 제2 단락 위치(2nd short point)를 통하여 연결부(CP)를 통하여 애노드(Anode)와 연결된다. 리페어시 애노드(Anode)와 화소 회로부(PXC)가 전기적으로 분리되도록 하는 절단 위치(1st cut point; 이하 제1 절단 위치라고도 함)를 포함하며, 또한, 브릿지(BL)에 일정한 전압값을 가지는 전압(DC 전원)이 전달되지 않도록 단선 시키는 절단 위치(2nd cut point; 이하 제2 절단 위치라고도 함)도 도시되어 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 발광 표시 패널 DA: 표시 영역
PX: 화소 PXC: 화소 회로부
RPC: 수리 화소 회로부 LED: 발광 다이오드
Anode: 애노드 RPL: 리페어선
BL: 브릿지 CP: 연결부
SCL: 출력단 ACE1, ACE2: 애노드 연결 부재
short point: 단락 위치 cut point: 절단 위치
Cst: 스토리지 커패시터 T1: 구동 트랜지스터
T2: 제2 트랜지스터 gate: 게이트 전극
source: 소스 전극 Cst: 스토리지 커패시터
Cpara1, Cpara2: 기생 용량

Claims (20)

  1. 표시 영역 내에 위치하며, 애노드 및 캐소드를 포함하는 발광 다이오드;
    상기 표시 영역 내에 위치하며, 상기 발광 다이오드의 상기 애노드로 출력 전류를 전달하는 화소 회로부;
    제1 방향으로 연장되어 있는 리페어선;
    상기 리페어선과 연결되어 있는 수리 화소 회로부;
    상기 리페어선과 중첩하는 일단을 포함하는 브릿지; 및
    상기 애노드와 연결되어 있으며, 상기 브릿지와 중첩하는 일단을 포함하는 연결부를 포함하며,
    상기 브릿지는 상기 리페어선, 상기 연결부 및 상기 애노드와 연결되어 있지 않은 발광 표시 장치.
  2. 제1항에서,
    상기 브릿지는 상기 리페어선과 제1 기생 커패시턴스를 가지며, 상기 연결부와 제2 기생 커패시턴스를 가지는 발광 표시 장치.
  3. 제2항에서,
    제1 단락 위치는 상기 브릿지 중 상기 일단과 상기 리페어선이 중첩하는 부분에 위치하고,
    제2 단락 위치는 상기 연결부의 상기 일단과 상기 브릿지가 중첩하는 부분에 위치하며,
    제1 절단 위치는 상기 화소 회로부의 상기 출력 전류가 상기 애노드로 전달되도록 하는 부분에 위치하는 발광 표시 장치.
  4. 제3항에서,
    상기 제1 절단 위치는 상기 브릿지 및 상기 연결부에 위치하지 않는 발광 표시 장치.
  5. 제3항에서,
    상기 브릿지는 플로팅되어 있는 발광 표시 장치.
  6. 제3항에서,
    상기 브릿지는 상기 화소 회로부에 인가되며 일정한 전압값을 가지는 전압 중 하나인 제1 전압이 전달되는 발광 표시 장치.
  7. 제6항에서,
    상기 제1 전압은 상기 화소 회로부에 인가되는 구동 전압, 상기 캐소드에 전달되는 구동 저전압, 및 상기 화소 회로부를 초기화시키는 초기화 전압 중 하나인 발광 표시 장치.
  8. 제7항에서,
    제2 절단 위치는 상기 브릿지에 상기 제1 전압을 전달하는 부분에 위치하여 상기 제1 전압이 상기 브릿지에 전달되지 못하도록 하는 발광 표시 장치.
  9. 제2항에서,
    상기 화소 회로부는 상기 출력 전류를 생성하는 구동 트랜지스터를 포함하며,
    상기 구동 트랜지스터는 n형 트랜지스터인 발광 표시 장치.
  10. 제9항에서,
    상기 화소 회로부는
    데이터 전압을 전달하는 데이터선에 연결되어 있는 제2 트랜지스터; 및
    상기 구동 트랜지스터의 게이트 전극에 연결되어 있는 스토리지 커패시터를 더 포함하는 발광 표시 장치.
  11. 제10항에서,
    상기 수리 화소 회로부는 상기 화소 회로부와 같이 n형 트랜지스터인 구동 트랜지스터, 데이터 전압을 전달 받는 제2 트랜지스터, 및 상기 구동 트랜지스터의 게이트 전극에 연결되어 있는 스토리지 커패시터를 포함하는 발광 표시 장치.
  12. 제11항에서,
    상기 수리 화소 회로부는 상기 표시 영역의 주변에 위치하는 비표시 영역에 위치하는 발광 표시 장치.
  13. 출력 전류를 생성하며, 상기 출력 전류를 출력하는 출력단을 포함하는 화소 회로부;
    상기 화소 회로부의 상기 출력단으로부터 상기 출력 전류를 전달 받는 애노드;
    제1 방향으로 연장되어 있는 리페어선;
    상기 애노드와 연결되어 있는 연결부; 및
    상기 리페어선과 평면상 중첩하는 일단 및 상기 연결부와 평면상 중첩하는 타단을 가지는 브릿지를 포함하며,
    상기 브릿지는 제1 도전층에 형성되어 있으며, 상기 리페어선 및 상기 연결부는 상기 제1 도전층과 다른 도전층에 형성되어 있는 발광 표시 장치.
  14. 제13항에서,
    상기 연결부와 상기 리페어선은 동일한 도전층에 형성되어 있으며,
    상기 브릿지는 상기 연결부 및 상기 리페어선보다 상부에 위치하는 발광 표시 장치.
  15. 제13항에서,
    상기 연결부는 상기 제1 도전층과 다른 제2 도전층에 위치하며,
    상기 리페어선은 상기 제1 도전층 및 상기 제2 도전층과 다른 제3 도전층에 위치하며,
    상기 브릿지는 상기 연결부 및 상기 리페어선보다 상부에 위치하는 발광 표시 장치.
  16. 제13항에서,
    상기 애노드와 상기 연결부를 연결하는 제1 애노드 연결 부재를 더 포함하며,
    상기 제1 애노드 연결 부재의 일단은 상기 연결부와 오프닝을 통하여 연결되며, 타단은 상기 애노드와 오프닝을 통하여 연결되어 있는 발광 표시 장치.
  17. 제13항에서,
    상기 화소 회로부의 상기 출력단과 상기 애노드를 연결하는 제2 애노드 연결 부재를 더 포함하며,
    상기 제2 애노드 연결 부재의 일단은 상기 출력단과 오프닝을 통하여 연결되며, 타단은 상기 애노드와 오프닝을 통하여 연결되어 있는 발광 표시 장치.
  18. 제17항에서,
    제1 단락 위치는 상기 브릿지의 상기 일단과 상기 리페어선이 중첩하는 부분에 위치하고,
    제2 단락 위치는 상기 브릿지의 상기 타단과 상기 연결부가 중첩하는 부분에 위치하며,
    제1 절단 위치는 상기 화소 회로부의 상기 출력단에 위치하는 발광 표시 장치.
  19. 제13항에서,
    상기 브릿지는 플로팅되어 있는 발광 표시 장치.
  20. 제13항에서,
    상기 화소 회로부는
    상기 출력 전류를 생성하는 구동 트랜지스터;
    데이터 전압을 전달하는 데이터선에 연결되어 있는 제2 트랜지스터; 및
    상기 구동 트랜지스터의 게이트 전극에 연결되어 있는 스토리지 커패시터를 포함하며,
    상기 구동 트랜지스터는 n형 트랜지스터인 발광 표시 장치.
KR1020220022238A 2022-02-21 2022-02-21 발광 표시 패널 KR20230126242A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220022238A KR20230126242A (ko) 2022-02-21 2022-02-21 발광 표시 패널
US18/087,280 US11935463B2 (en) 2022-02-21 2022-12-22 Light emitting panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220022238A KR20230126242A (ko) 2022-02-21 2022-02-21 발광 표시 패널

Publications (1)

Publication Number Publication Date
KR20230126242A true KR20230126242A (ko) 2023-08-30

Family

ID=87574378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220022238A KR20230126242A (ko) 2022-02-21 2022-02-21 발광 표시 패널

Country Status (2)

Country Link
US (1) US11935463B2 (ko)
KR (1) KR20230126242A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050134526A1 (en) 2003-12-23 2005-06-23 Patrick Willem Configurable tiled emissive display
US20050275352A1 (en) 2004-06-14 2005-12-15 Au Optronics Corporation. Redundant storage capacitor and method for repairing OLED pixels and driving circuits
TWI294254B (en) 2006-01-02 2008-03-01 Au Optronics Corp Pixel structure organic electro-luminescence displaying unit and repairing method thereo
EP2256544A1 (en) 2009-05-27 2010-12-01 Polymer Vision Limited A method for manufacturing a display panel and a display panel provided with repairable elements.
KR101993334B1 (ko) 2013-04-01 2019-06-27 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기 발광 표시 장치의 리페어 방법 및 유기 발광 표시 장치의 구동 방법
KR101581368B1 (ko) 2013-05-22 2015-12-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 리페어 방법
KR102117614B1 (ko) * 2013-10-18 2020-06-02 삼성디스플레이 주식회사 박막트랜지스터 기판 및 기판의 신호선 리페어 방법
KR102203103B1 (ko) 2014-04-11 2021-01-15 삼성디스플레이 주식회사 유기 발광 표시 패널, 유기 발광 표시 장치 및 유기 발광 표시 패널의 리페어 방법
KR20210086314A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 스크린 표시 장치
KR20210130331A (ko) * 2020-04-21 2021-11-01 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US20230267876A1 (en) 2023-08-24
US11935463B2 (en) 2024-03-19

Similar Documents

Publication Publication Date Title
US10461283B2 (en) Organic light emitting display device and repair method thereof
US8227977B2 (en) Structure for repairing a line defect of an organic light emitting display and a method of repairing the defect
US11785171B2 (en) Display device having an emission layer
KR102319315B1 (ko) 유기 발광 표시 장치
US20060279499A1 (en) Organic light-emitting device
US11455959B2 (en) Display device
US10985227B2 (en) Organic light emitting diode display device
KR20150042355A (ko) 유기 발광 표시 장치 및 그 리페어 방법
KR20140141378A (ko) 유기 발광 표시 장치 및 그의 수리 방법
KR101415788B1 (ko) 유기전계발광 표시장치의 배선수리방법
CN111435585B (zh) 有机发光二极管显示器
US20080224961A1 (en) Organic light emitting display and method for manufacturing the same
KR20230126242A (ko) 발광 표시 패널
KR20190138492A (ko) 유기발광 표시패널 및 이를 포함한 유기발광 표시장치
US20050088106A1 (en) Organic electroluminescent display device in which an electromagnetic field preventing and protecting circuit is easily arranged
US20220336720A1 (en) Display device
US20230171999A1 (en) Display device
US11825719B2 (en) Light emitting display device
US11925080B2 (en) Display device
KR101201311B1 (ko) 표시장치
KR20240062165A (ko) 발광 표시 장치
CN117975882A (zh) 显示面板及其像素修复方法、显示装置
CN117716415A (zh) 显示基板及其维修方法、制备方法、显示装置