KR20230121230A

KR20230121230A - 전력 관리 회로 및 이를 포함하는 표시 장치

Info

Publication number: KR20230121230A
Application number: KR1020220017753A
Authority: KR
Inventors: 홍진택; 박성천
Original assignee: 삼성디스플레이 주식회사
Priority date: 2022-02-10
Filing date: 2022-02-10
Publication date: 2023-08-18
Also published as: US20230252926A1; US11978376B2; CN116580659A

Abstract

표시 장치의 전력 관리 회로는 입력 전압을 제1 전원 전압으로 변환하는 부스트 컨버터, 제1 전원 전압이 활성화된 시점으로부터 일정 시간 후 제1 전원 전압을 제2 전원 전압으로서 전송하는 패스 트랜지스터, 및 패스 트랜지스터에 흐르는 전류를 센싱하여 과전류 검출 동작을 수행하는 과전류 검출 회로를 포함한다. 이에 따라, 전력 관리 회로는 제2 전원 전압과 관련된 미세한 쇼트 결함이 발생된 경우 제2 전원 전압을 비활성화할 수 있다.

Description

전력 관리 회로 및 이를 포함하는 표시 장치{POWER MANAGEMENT CIRCUIT AND DISPLAY DEVICE INCLUDING THE SAME}

본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 전력 관리 회로, 및 상기 전력 관리 회로를 포함하는 표시 장치에 관한 것이다.

표시 장치는, 배터리 전압 또는 시스템 전압과 같은 입력 전압에 기초하여 상기 표시 장치의 구동에 필요한 전원 전압들을 생성하는 전력 관리 회로를 포함한다. 예를 들어, 상기 전력 관리 회로는 상기 입력 전압에 대한 부스팅 동작을 수행하여 표시 패널, 데이터 드라이버, 스캔 드라이버 및 컨트롤러에 공급되는 전원 전압들을 생성할 수 있다.

한편, 상기 전력 관리 회로는 상기 표시 장치에서 쇼트 결합이 발생되는 경우 전원 전압을 비활성화하여야 한다. 다만, 종래의 표시 장치에서 미세한 쇼트 결함이 발생한 경우, 상기 전력 관리 회로가 상기 전원 전압을 비활성화하지 못하는 문제가 있다.

본 발명의 일 목적은 미세한 쇼트 결합이 발생하더라도 전원 전압을 비활성화할 수 있는 전력 관리 회로를 제공하는 것이다.

본 발명의 다른 목적은 미세한 쇼트 결합이 발생하더라도 전원 전압을 비활성화할 수 있는 전력 관리 회로를 포함하는 표시 장치를 제공하는 것이다.

다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치의 전력 관리 회로는, 입력 전압을 제1 전원 전압으로 변환하는 부스트 컨버터, 상기 제1 전원 전압이 활성화된 시점으로부터 일정 시간 후 상기 제1 전원 전압을 제2 전원 전압으로서 전송하는 패스 트랜지스터, 및 상기 패스 트랜지스터에 흐르는 전류를 센싱하여 과전류 검출 동작을 수행하는 과전류 검출 회로를 포함한다.

일 실시예에서, 상기 제1 전원 전압은 하이 게이트 전압 및 감마 전압을 생성하는 데에 이용되고, 상기 제2 전원 전압은 상기 표시 장치에 포함된 데이터 드라이버의 출력 버퍼의 전원 전압으로 이용될 수 있다.

일 실시예에서, 상기 과전류 검출 회로는, 상기 패스 트랜지스터에 흐르는 전류에 비례하는 비례 전류가 흐르는 센싱 트랜지스터를 포함하고, 상기 센싱 트랜지스터의 상기 비례 전류에 상응하는 전류 센싱 전압을 기준 전류 레벨에 상응하는 기준 전압과 비교하고, 상기 전류 센싱 전압이 상기 기준 전압보다 높은 경우 과전류 검출 신호를 생성할 수 있다.

일 실시예에서, 상기 기준 전류 레벨은 레지스터 옵션으로 설정될 수 있다.

일 실시예에서, 상기 과전류 검출 회로는, 상기 전류 센싱 전압이 기준 유지 시간 이상 상기 기준 전압보다 높게 유지된 경우, 상기 과전류 검출 신호를 생성할 수 있다.

일 실시예에서, 상기 기준 유지 시간은 레지스터 옵션으로 설정될 수 있다.

일 실시예에서, 상기 전력 관리 회로는 상기 패스 트랜지스터의 게이트에 인가되는 게이트 전압을 생성하는 게이트 전압 생성기를 더 포함할 수 있다. 상기 게이트 전압 생성기는, 상기 제1 전원 전압이 활성화된 시점으로부터 상기 일정 시간 후 활성화 레벨을 가지는 상기 게이트 전압을 생성하고, 상기 과전류 검출 신호에 응답하여 비활성화 레벨을 가지는 상기 게이트 전압을 생성할 수 있다.

일 실시예에서, 상기 제1 전원 전압이 활성화된 시점으로부터 상기 제2 전원 전압이 활성화되기 시작하는 시점까지의 상기 일정 시간은 레지스터 옵션으로 설정될 수 있다.

일 실시예에서, 상기 과전류 검출 회로는, 상기 패스 트랜지스터의 게이트에 인가되는 게이트 전압을 수신하는 게이트, 상기 패스 트랜지스터의 제1 단자에 연결된 제1 단자, 및 제2 단자를 포함하는 센싱 트랜지스터, 상기 센싱 트랜지스터의 상기 제2 단자에 연결된 제1 입력 단자, 상기 패스 트랜지스터의 제2 단자에 연결된 제2 입력 단자, 및 출력 단자를 가지는 연산 증폭기, 상기 연산 증폭기의 상기 출력 단자에 연결된 게이트, 상기 센싱 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 출력 노드에 연결된 제2 단자를 포함하는 출력 트랜지스터, 상기 출력 노드와 접지 전압 라인 사이에 연결된 출력 저항, 및 상기 출력 노드에 연결된 제1 입력 단자, 기준 전류 레벨에 상응하는 기준 전압을 수신하는 제2 입력 단자, 및 과전류 검출 신호가 출력되는 출력 단자를 포함하는 비교기를 포함할 수 있다.

일 실시예에서, 상기 과전류 검출 동작에 의해 상기 패스 트랜지스터의 과전류가 검출된 경우, 상기 제2 전원 전압은 비활성화되고, 상기 제1 전원 전압은 활성화 상태를 유지할 수 있다.

일 실시예에서, 상기 부스트 컨버터는, 상기 입력 전압을 수신하는 제1 단자, 및 제2 단자를 포함하는 인덕터, 제1 스위칭 신호를 수신하는 게이트, 상기 인덕터의 상기 제2 단자에 연결된 제1 단자, 및 접지 전압 라인에 연결된 제2 단자를 포함하는 제1 스위칭 트랜지스터, 제2 스위칭 신호를 수신하는 게이트, 상기 인덕터의 상기 제2 단자에 연결된 제1 단자, 및 상기 제1 전원 전압이 출력되는 제1 출력 노드에 연결된 제2 단자를 포함하는 제2 스위칭 트랜지스터, 상기 제1 출력 노드와 상기 접지 전압 라인 사이에 연결되고, 상기 제1 전원 전압에 기초하여 제1 피드백 전압을 생성하는 제1 피드백 회로, 상기 인덕터로부터 상기 제1 스위칭 트랜지스터에 흐르는 전류에 상응하는 인덕터 전류 센싱 전압을 생성하는 전류 센싱 회로, 상기 인덕터 전류 센싱 전압을 수신하는 제1 입력 단자, 상기 제1 피드백 전압을 수신하는 제2 입력 단자, 및 출력 신호가 출력되는 출력 단자를 포함하는 비교기, 및 상기 비교기의 상기 출력 신호에 기초하여 상기 제1 스위칭 신호 및 상기 제2 스위칭 신호를 생성하는 스위칭 신호 생성기를 포함할 수 있다.

일 실시예에서, 상기 부스트 컨버터는, 상기 제2 전원 전압이 활성화되기 전, 상기 제1 전원 전압에 기초하여 생성된 제1 피드백 전압에 기초하여 상기 제1 전원 전압의 전압 레벨을 조절하고, 상기 제2 전원 전압이 활성화된 후, 상기 제2 전원 전압에 기초하여 생성된 제2 피드백 전압에 기초하여 상기 제1 전원 전압의 상기 전압 레벨을 조절하고, 상기 과전류 검출 동작에 의해 상기 패스 트랜지스터의 과전류가 검출된 경우, 상기 제1 피드백 전압에 기초하여 상기 제1 전원 전압의 상기 전압 레벨을 조절할 수 있다.

일 실시예에서, 상기 전력 관리 회로는 상기 제2 전원 전압이 출력되는 제2 출력 노드와 접지 전압 라인 사이에 연결되고, 상기 제2 전원 전압에 기초하여 제2 피드백 전압을 생성하는 제2 피드백 회로를 더 포함할 수 있다. 상기 부스트 컨버터는, 상기 입력 전압을 수신하는 제1 단자, 및 제2 단자를 포함하는 인덕터, 제1 스위칭 신호를 수신하는 게이트, 상기 인덕터의 상기 제2 단자에 연결된 제1 단자, 및 상기 접지 전압 라인에 연결된 제2 단자를 포함하는 제1 스위칭 트랜지스터, 제2 스위칭 신호를 수신하는 게이트, 상기 인덕터의 상기 제2 단자에 연결된 제1 단자, 및 상기 제1 전원 전압이 출력되는 제1 출력 노드에 연결된 제2 단자를 포함하는 제2 스위칭 트랜지스터, 상기 제1 출력 노드와 상기 접지 전압 라인 사이에 연결되고, 상기 제1 전원 전압에 기초하여 제1 피드백 전압을 생성하는 제1 피드백 회로, 상기 인덕터로부터 상기 제1 스위칭 트랜지스터에 흐르는 전류에 상응하는 인덕터 전류 센싱 전압을 생성하는 전류 센싱 회로, 상기 인덕터 전류 센싱 전압을 수신하는 제1 입력 단자, 제2 입력 단자, 및 출력 신호가 출력되는 출력 단자를 포함하는 비교기, 제3 스위칭 신호에 응답하여 상기 비교기의 상기 제2 입력 단자에 상기 제1 피드백 전압을 제공하고, 제4 스위칭 신호에 응답하여 상기 비교기의 상기 제2 입력 단자에 상기 제2 피드백 전압을 제공하는 피드백 선택 회로, 및 상기 비교기의 상기 출력 신호에 기초하여 상기 제1 스위칭 신호 및 상기 제2 스위칭 신호를 생성하는 스위칭 신호 생성기를 포함할 수 있다.

일 실시예에서, 상기 비교기는, 상기 제2 전원 전압이 활성화되기 전, 상기 인덕터 전류 센싱 전압과 상기 제1 피드백 전압을 비교하여 상기 출력 신호를 생성하고, 상기 제2 전원 전압이 활성화된 후, 상기 인덕터 전류 센싱 전압과 상기 제2 피드백 전압을 비교하여 상기 출력 신호를 생성하고, 상기 과전류 검출 동작에 의해 상기 패스 트랜지스터의 과전류가 검출된 경우, 상기 인덕터 전류 센싱 전압과 상기 제1 피드백 전압을 비교하여 상기 출력 신호를 생성할 수 있다.

일 실시예에서, 상기 제2 전원 전압이 활성화되기 전, 상기 제3 스위칭 신호는 활성화 레벨을 가지고, 상기 제4 스위칭 신호는 비활성화 레벨을 가지며, 상기 제2 전원 전압이 활성화된 시점으로부터 제1 시간 동안, 상기 제3 스위칭 신호 및 상기 제4 스위칭 신호의 모두가 상기 활성화 레벨을 가지고, 상기 제1 시간 후, 상기 제3 스위칭 신호는 상기 비활성화 레벨을 가지고, 상기 제4 스위칭 신호는 상기 활성화 레벨을 가지며, 상기 패스 트랜지스터의 과전류가 검출된 시점으로부터 제2 시간 동안, 상기 제3 스위칭 신호 및 상기 제4 스위칭 신호의 모두가 상기 활성화 레벨을 가지고, 상기 제2 시간 후, 상기 제3 스위칭 신호는 상기 활성화 레벨을 가지고, 상기 제4 스위칭 신호는 상기 비활성화 레벨을 가질 수 있다.

일 실시예에서, 상기 부스트 컨버터는, 상기 인덕터 전류 센싱 전압을 쇼트 회로 전류 레벨에 상응하는 쇼트 회로 기준 전압과 비교하여 쇼트 회로 신호를 생성하는 쇼트 회로 비교기를 더 포함하고, 상기 스위칭 신호 생성기는 상기 쇼트 회로 신호에 응답하여 상기 제1 스위칭 신호 및 상기 제2 스위칭 신호를 비활성화 레벨로 변경할 수 있다.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치의 전력 관리 회로는, 입력 전압을 제1 전원 전압으로 변환하고, 상기 제1 전원 전압에 기초하여 제1 피드백 전압을 생성하는 제1 피드백 회로를 포함하는 부스트 컨버터, 상기 제1 전원 전압이 활성화된 시점으로부터 일정 시간 후 상기 제1 전원 전압을 제2 전원 전압으로서 전송하는 패스 트랜지스터, 상기 제2 전원 전압에 기초하여 제2 피드백 전압을 생성하는 제2 피드백 회로, 및 상기 패스 트랜지스터에 흐르는 전류를 센싱하여 과전류 검출 동작을 수행하는 과전류 검출 회로를 포함하는 전력 관리 회로.

일 실시예에서, 상기 부스트 컨버터는, 상기 제2 전원 전압이 활성화되기 전, 상기 제1 피드백 전압에 기초하여 상기 제1 전원 전압의 전압 레벨을 조절하고, 상기 제2 전원 전압이 활성화된 후, 상기 제2 피드백 전압에 기초하여 상기 제1 전원 전압의 상기 전압 레벨을 조절하고, 상기 과전류 검출 동작에 의해 상기 패스 트랜지스터의 과전류가 검출된 경우, 상기 제1 피드백 전압에 기초하여 상기 제1 전원 전압의 상기 전압 레벨을 조절할 수 있다.

본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는, 복수의 화소들을 포함하는 표시 패널, 상기 복수의 화소들에 데이터 신호들을 제공하는 데이터 드라이버, 상기 복수의 화소들에 스캔 신호들을 제공하는 스캔 드라이버, 상기 데이터 드라이버 및 상기 스캔 드라이버를 제어하는 컨트롤러, 및 상기 데이터 드라이버 및 상기 스캔 드라이버에 제1 전원 전압 및 제2 전원 전압을 공급하는 전력 관리 회로를 포함한다. 상기 전력 관리 회로는, 입력 전압을 상기 제1 전원 전압으로 변환하는 부스트 컨버터, 상기 제1 전원 전압이 활성화된 시점으로부터 일정 시간 후 상기 제1 전원 전압을 상기 제2 전원 전압으로서 전송하는 패스 트랜지스터, 및 상기 패스 트랜지스터에 흐르는 전류를 센싱하여 과전류 검출 동작을 수행하는 과전류 검출 회로를 포함한다.

본 발명의 실시예들에 따른 전력 관리 회로 및 상기 전력 관리 회로를 포함하는 표시 장치에서, 과전류 검출 회로가 패스 트랜지스터에 흐르는 전류를 센싱하여 과전류 검출 동작을 수행한다. 이에 따라, 상기 전력 관리 회로는, 상기 패스 트랜지스터에 의해 전송 또는 활성화되는 제2 전원 전압과 관련된 미세한 쇼트 결함이 발생된 경우에도, 상기 제2 전원 전압을 비활성화할 수 있다.

또한, 본 발명의 실시예들에 따른 전력 관리 회로 및 상기 전력 관리 회로를 포함하는 표시 장치에서, 부스트 컨버터는 패스 트랜지스터에 의해 전송 또는 활성화되는 제2 전원 전압(예를 들어, 아날로그 전원 전압)에 기초하여 생성된 제2 피드백 전압에 따라 제1 전원 전압(예를 들어, 프리-아날로그 전원 전압)의 전압 레벨을 조절할 수 있다. 이에 따라, 상기 패스 트랜지스터의 온-저항에 의한 상기 제2 전원 전압의 전압 강하가 보상될 수 있다.

다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

도 1은 본 발명의 실시예들에 따른 전력 관리 회로를 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 전력 관리 회로의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 전력 관리 회로를 나타내는 도면이다.
도 4는 레지스터 옵션으로 설정되는 기준 전류 레벨의 일 예를 나타내는 도면이다.
도 5는 레지스터 옵션으로 설정되는 기준 유지 시간의 일 예를 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따른 전력 관리 회로의 구동 방법을 나타내는 순서도이다.
도 7은 본 발명의 다른 실시예에 따른 전력 관리 회로를 나타내는 도면이다.
도 8은 본 발명의 다른 실시예에 따른 전력 관리 회로의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 9는 본 발명의 다른 실시예에 따른 전력 관리 회로의 구동 방법을 나타내는 순서도이다.
도 10은 본 발명의 또 다른 실시예에 따른 전력 관리 회로를 나타내는 도면이다.
도 11은 본 발명의 실시예들에 따른 전력 관리 회로를 포함하는 표시 장치를 나타내는 블록도이다.
도 12는 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 실시예들에 따른 전력 관리 회로를 나타내는 블록도이고, 도 2는 본 발명의 실시예들에 따른 전력 관리 회로의 동작의 일 예를 설명하기 위한 타이밍도이다.

도 1을 참조하면, 본 발명의 실시예들에 따른 표시 장치의 전력 관리 회로(100)는 입력 전압(VIN)에 기초하여 상기 표시 장치의 구동에 필요한 전원 전압들(PAVDD, AVDD)을 생성할 수 있다. 전력 관리 회로(100)는 부스트 컨버터(120), 패스 트랜지스터(PTR) 및 과전류 검출 회로(140)를 포함할 수 있다. 일 실시예에서, 전력 관리 회로(100)는 패스 트랜지스터(PTR)에 제공되는 게이트 전압(VG)을 생성하는 게이트 전압 생성기(160)를 더 포함할 수 있다.

부스트 컨버터(120)는 입력 전압(VIN)을 제1 전원 전압(PAVDD)으로 변환할 수 있다. 예를 들어, 부스트 컨버터(120)는 상대적으로 낮은 전압 레벨을 가지는 입력 전압(VIN)을 부스팅하여 상대적으로 높은 전압 레벨을 가지는 제1 전원 전압(PAVDD)을 생성할 수 있다. 일 실시예에서, 입력 전압(VIN)은 상기 표시 장치를 포함하는 전자 기기의 배터리 전압 또는 시스템 전압일 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 제1 전원 전압(PAVDD)은 하이 게이트 전압(VGH) 및 감마 전압을 생성하는 데에 이용될 수 있다. 예를 들어, 전력 관리 회로(100)는 제1 출력 노드(NO1)에서 상기 표시 장치의 스캔 드라이버에 스캔 신호의 하이 게이트 전압(VGH)으로서 제1 전원 전압(PAVDD)을 출력하거나, 레귤레이터(예를 들어, LDO(Low Dropout) 레귤레이터)를 이용하여 제1 전원 전압(PAVDD)에 기초하여 하이 게이트 전압(VGH)을 생성하여 제1 출력 노드(NO1)에서 상기 스캔 드라이버에 하이 게이트 전압(VGH)을 출력할 수 있다. 또한, 예를 들어, 전력 관리 회로(100)는 제1 출력 노드(NO1)에서 상기 표시 장치의 데이터 드라이버의 감마 블록에 감마 탑 전압(VGT)으로서 제1 전원 전압(PAVDD)을 출력할 수 있다. 일 실시예에서, 제2 전원 전압(AVDD)은 아날로그 전원 전압으로 불릴 수 있고, 제1 전원 전압(PAVDD)은 상기 아날로그(Analog) 전원 전압이 활성화되기 전에 활성화되는 프리-아날로그(Pre-Analog) 전원 전압으로 불릴 수 있다.

패스(Pass) 트랜지스터(PTR)는 제1 전원 전압(PAVDD)이 활성화된 시점으로부터 일정 시간 후 제1 출력 노드(NO1)에서의 제1 전원 전압(PAVDD)을 제2 출력 노드(NO2)에 제2 전원 전압(AVDD)으로서 전송할 수 있다. 일 실시예에서, 제2 전원 전압(AVDD)은 상기 표시 장치의 상기 데이터 드라이버의 출력 버퍼(OB)의 전원 전압으로 이용될 수 있다. 한편, 상기 표시 장치의 표시 패널이 원하는 휘도로 영상을 정상적으로 표시하기 위해서는, 출력 버퍼(OB)의 데이터 신호의 출력 전에 상기 표시 패널에 인가되는 상기 스캔 신호 및 상기 데이터 신호의 생성을 위한 상기 감마 전압이 원하는 레벨들을 가져야 하고, 따라서 제1 전원 전압(PAVDD)이 우선 활성화되고, 상기 일정 시간 후 제2 전원 전압(AVDD)이 활성화될 수 있다.

제1 전원 전압(PAVDD)이 우선 활성화되고, 제2 전원 전압(AVDD)이 나중에 활성화되도록, 게이트 전압 생성기(160)는 제1 전원 전압(PAVDD)이 활성화된 시점으로부터 상기 일정 시간 후 패스 트랜지스터(PTR)의 게이트에 활성화 레벨을 가지는 게이트 전압(VG)을 제공할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 제1 전원 전압(PAVDD)이 활성화된 시점(TA)로부터 일정 시간(PT) 후 패스 트랜지스터(PTR)의 상기 게이트에 제공되는 게이트 전압(VG)이 상기 활성화 레벨(예를 들어, 하이 레벨)로 변경될 수 있다. 게이트 전압(VG)이 상기 활성화 레벨을 가지면, 패스 트랜지스터(PTR)가 턴-온되고, 턴-온된 트랜지스터(PTR)는 제1 출력 노드(NO1)에서의 제1 전원 전압(PAVDD)을 제2 출력 노드(NO2)에 제2 전원 전압(AVDD)으로서 전송할 수 있다. 일 실시예에서, 제1 전원 전압(PAVDD)이 활성화된 시점으로부터 제2 전원 전압(AVDD)이 활성화되기 시작하는 시점까지의 일정 시간(PT)은 미리 결정된 고정된 시간일 수 있다. 다른 실시예에서, 전력 관리 회로(100)는 레지스터를 포함하고, 제1 전원 전압(PAVDD)이 활성화된 시점으로부터 제2 전원 전압(AVDD)이 활성화되기 시작하는 시점까지의 일정 시간(PT)은 상기 레지스터에 저장된 설정 값을 변경함으로써 레지스터 옵션으로 설정될 수 있다.

과전류 검출 회로(140)는 패스 트랜지스터(PTR)에 흐르는 전류를 센싱하여 과전류 검출 동작을 수행할 수 있다. 일 실시예에서, 과전류 검출 회로(140)는 패스 트랜지스터(PTR)에 흐르는 전류에 비례하는 비례 전류가 흐르는 센싱 트랜지스터를 포함하고, 상기 센싱 트랜지스터의 상기 비례 전류에 상응하는 전류 센싱 전압을 기준 전류 레벨에 상응하는 기준 전압과 비교하고, 상기 전류 센싱 전압이 상기 기준 전압보다 높은 경우 활성화 레벨을 가지는 과전류 검출 신호(OCD)를 생성할 수 있다. 게이트 전압 생성기(160)는 상기 활성화 레벨을 가지는 과전류 검출 신호(OCD)에 응답하여 비활성화 레벨을 가지는 게이트 전압(VG)을 생성할 수 있다.

예를 들어, 도 2에 도시된 바와 같이, 제1 전원 전압(PAVDD)이 우선 활성화되고, 제2 전원 전압(AVDD)이 제1 전원 전압(PAVDD)이 활성화된 시점(TA)으로부터 일정 시간(PT) 후 활성화되기 시작할 수 있다. 제1 전원 전압(PAVDD) 및 제2 전원 전압(AVDD)이 활성화되면, 과전류 검출 회로(140)는 패스 트랜지스터(PTR)에 흐르는 전류를 센싱하여 상기 과전류 검출 동작을 수행할 수 있다. 제2 전원 전압(AVDD)을 전송하는 라인에서 쇼트 결함이 발생되면, 패스 트랜지스터(PTR)에 과전류(OVERCURRENT)가 흐를 수 있다. 과전류(OVERCURRENT)가 발생되면, 과전류 검출 회로(140)는 활성화 레벨(예를 들어, 하이 레벨)을 가지는 과전류 검출 신호(OCD)를 생성할 수 있다. 게이트 전압 생성기(160)는 과전류 검출 신호(OCD)에 응답하여 게이트 전압(VG)을 상기 비활성화 레벨(예를 들어, 로우 레벨)로 변경할 수 있다. 패스 트랜지스터(PTR)는 상기 비활성화 레벨을 가지는 게이트 전압(VG)에 응답하여 턴-오프되고, 제2 전원 전압(AVDD)이 비활성화될 수 있다. 일 실시예에서, 도 2에 도시된 바와 같이, 과전류 검출 회로(140)의 상기 과전류 검출 동작에 의해 패스 트랜지스터(PTR)의 상기 과전류가 검출된 경우, 패스 트랜지스터(PTR)가 턴-오프되고, 제2 전원 전압(AVDD)은 비활성화되나, 부스트 컨버터(120)는 오프되지 않을 수 있다. 이에 따라, 패스 트랜지스터(PTR)의 상기 과전류가 검출되더라도, 제1 전원 전압(PAVDD)은 활성화 상태를 유지할 수 있다. 이와 같이, 제2 전원 전압(AVDD)은 비활성화되나, 제1 전원 전압(PAVDD)은 상기 활성화 상태를 유지하므로, 상기 쇼트 결함이 제2 전원 전압(AVDD)에 관련된 부분, 예를 들어 제2 전원 전압(AVDD)을 전송하는 라인에서 발생된 것이 용이하게 파악될 수 있다.

한편, 종래의 전력 관리 회로는 부스트 컨버터 내의 인덕터에 흐르는 인덕터 전류를 센싱하여 쇼트 회로 검출 동작 또는 과전류 검출 동작을 수행하였다. 이 경우, 상기 부스트 컨버터가 제2 전원 전압이 출력되는 제2 출력 노드에 직접 연결되지 않고, 상기 부스트 컨버터가 상기 제2 출력 노드에 패스 트랜지스터를 통하여 연결되므로, 상기 제2 전원 전압을 전송하는 라인에 미세한 쇼트 결함이 발생된 경우, 상기 종래의 전력 관리 회로의 상기 부스트 컨버터는 상기 미세한 쇼트 결함을 검출하지 못하고, 상기 제2 전원 전압을 비활성화하지 않을 수 있다.

그러나, 본 발명의 실시예들에 따른 전력 관리 회로(100)에서는, 과전류 검출 회로(140)가 패스 트랜지스터(PTR)에 흐르는 전류를 센싱하여 상기 과전류 검출 동작을 수행할 수 있다. 이에 따라, 전력 관리 회로(100)는, 패스 트랜지스터(PTR)에 의해 전송 또는 활성화되는 제2 전원 전압(AVDD)과 관련된 미세한 쇼트 결함이 발생된 경우에도, 패스 트랜지스터(PTR)의 상기 과전류를 용이하게 검출할 수 있고, 제2 전원 전압(AVDD)을 비활성화할 수 있다.

도 3은 본 발명의 일 실시예에 따른 전력 관리 회로를 나타내는 도면이고, 도 4는 레지스터 옵션으로 설정되는 기준 전류 레벨의 일 예를 나타내는 도면이고, 도 5는 레지스터 옵션으로 설정되는 기준 유지 시간의 일 예를 나타내는 도면이다.

도 3을 참조하면, 전력 관리 회로(100a)는 부스트 컨버터(120a), 패스 트랜지스터(PTR), 과전류 검출 회로(140) 및 게이트 전압 생성기(160)를 포함할 수 있다. 일 실시예에서, 부스트 컨버터(120a)는 제1 전원 전압(PAVDD)이 출력되는 제1 출력 노드(NO1)에 연결된 제1 출력 커패시터(OC1)를 포함하고, 전력 관리 회로(100a)는 제2 전원 전압(AVDD)이 출력되는 제2 출력 노드(NO2)에 연결된 제2 출력 커패시터(OC2)를 더 포함할 수 있다. 또한, 일 실시예에서, 전력 관리 회로(100a)는 설정 값들을 저장하는 레지스터(180)를 더 포함할 수 있다. 또한, 일 실시예에서, 전력 관리 회로(100a)는 전력 관리 집적 회로(Power Management Integrated Circuit; PMIC)로 구현될 수 있으나, 이에 한정되지 않는다.

부스트 컨버터(120a)는 입력 전압(VIN)을 제1 전원 전압(PAVDD)으로 변환할 수 있다. 이러한 동작을 수행하도록, 부스트 컨버터(120a)는 인덕터(L), 제1 스위칭 트랜지스터(SW1), 제2 스위칭 트랜지스터(SW2), 제1 피드백 회로(FBC1), 전류 센싱 회로(122), 비교기(124a) 및 스위칭 신호 생성기(126)를 포함할 수 있다. 일 실시예에서, 부스트 컨버터(120a)는 제1 전원 전압(PAVDD)을 안정화시키도록 제1 출력 노드(NO1)와 접지 전압 라인 사이에 연결된 제1 출력 커패시터(OC1)를 더 포함할 수 있다.

인덕터(L)는 입력 전압(VIN)을 수신하는 제1 단자, 및 제2 단자를 포함할 수 있다. 제1 스위칭 트랜지스터(SW1)는 제1 스위칭 신호(SWS1)에 응답하여 인덕터(L)의 상기 제2 단자를 상기 접지 전압 라인에 연결할 수 있다. 예를 들어, 제1 스위칭 트랜지스터(SW1)는 제1 스위칭 신호(SWS1)를 수신하는 게이트, 인덕터(L)의 상기 제2 단자에 연결된 제1 단자, 및 상기 접지 전압 라인에 연결된 제2 단자를 포함할 수 있다. 제2 스위칭 트랜지스터(SW2)는 제2 스위칭 신호(SWS2)에 응답하여 인덕터(L)의 상기 제2 단자를 제1 출력 노드(NO1)에 연결할 수 있다. 예를 들어, 제2 스위칭 트랜지스터(SW2)는 제2 스위칭 신호(SWS2)를 수신하는 게이트, 인덕터(L)의 상기 제2 단자에 연결된 제1 단자, 및 제1 전원 전압(PAVDD)이 출력되는 제1 출력 노드(NO1)에 연결된 제2 단자를 포함할 수 있다. 제1 피드백 회로(FBC1)는 제1 출력 노드(NO1)와 상기 접지 전압 라인 사이에 연결되고, 제1 전원 전압(PAVDD)에 기초하여 제1 피드백 전압(FBV1)을 생성할 수 있다. 일 실시예에서, 제1 피드백 회로(FBC1)는 전압 분배기의 형태로 구현되고, 제1 전원 전압(PAVDD)을 분배하여 제1 피드백 전압(FBV1)을 생성할 수 있다. 예를 들어, 제1 피드백 회로(FBC1)는 제1 출력 노드(NO1)와 제1 피드백 전압(FBV1)이 출력되는 노드 사이에 연결된 제1 저항(R1), 및 제1 피드백 전압(FBV1)이 출력되는 노드와 상기 접지 전압 라인 사이에 연결된 제2 저항(R2)을 포함할 수 있다. 전류 센싱 회로(122)는 제1 스위칭 트랜지스터(SW1)가 턴-온된 동안 인덕터(L)에 흐르는 전류를 센싱할 수 있다. 또한, 전류 센싱 회로(122)는 인덕터(L)로부터 제1 스위칭 트랜지스터(SW1)에 흐르는 전류에 상응하는 인덕터 전류 센싱 전압(ICSV)을 생성할 수 있다. 비교기(124a)는 인덕터 전류 센싱 전압(ICSV)과 상기 제1 피드백 전압(FBV1)을 비교하여 출력 신호를 생성할 수 있다. 예를 들어, 비교기(124a)는 인덕터 전류 센싱 전압(ICSV)을 수신하는 제1 입력 단자(예를 들어, 양의 입력 단자), 제1 피드백 전압(FBV1)을 수신하는 제2 입력 단자(예를 들어, 음의 입력 단자), 및 상기 출력 신호가 출력되는 출력 단자를 포함할 수 있다.

스위칭 신호 생성기(126)는 비교기(124a)의 상기 출력 신호에 기초하여 제1 스위칭 신호(SWS1) 및 제2 스위칭 신호(SWS2)를 생성할 수 있다. 스위칭 신호 생성기(126)는, 일 시점에서 제1 스위칭 트랜지스터(SW1) 및 제2 스위칭 트랜지스터(SW2) 중 하나만이 턴-온되도록, 제1 스위칭 신호(SWS1) 및 제2 스위칭 신호(SWS2)를 교번하여 활성화할 수 있다. 또한, 스위칭 신호 생성기(126)는 제1 전원 전압(PAVDD)이 원하는 전압 레벨을 가지도록 제1 스위칭 신호(SWS1) 및 제2 스위칭 신호(SWS2)를 생성할 수 있다. 예를 들어, 제1 전원 전압(PAVDD)이 상기 원하는 전압 레벨보다 낮은 경우, 인덕터 전류 센싱 전압(ICSV)이 제1 전원 전압(PAVDD)에 기초하여 생성된 제1 피드백 전압(FBV1)보다 높을 수 있고, 비교기(124a)는 양의 레벨을 가지는 상기 출력 신호를 출력하고, 스위칭 신호 생성기(126)는 상기 양의 레벨을 가지는 상기 출력 신호에 응답하여 제1 스위칭 신호(SWS1)를 비활성화하고 제2 스위칭 신호(SWS2)를 활성화할 수 있다. 이에 따라, 제2 스위칭 트랜지스터(SW2)가 활성화 레벨을 가지는 제2 스위칭 신호(SWS2)에 응답하여 턴-온되고, 제1 전원 전압(PAVDD)의 전압 레벨이 증가될 수 있다. 다른 예에서, 제1 전원 전압(PAVDD)이 상기 원하는 전압 레벨보다 높은 경우, 인덕터 전류 센싱 전압(ICSV)이 제1 전원 전압(PAVDD)에 기초하여 생성된 제1 피드백 전압(FBV1)보다 낮을 수 있고, 비교기(124a)는 음의 레벨을 가지는 상기 출력 신호를 출력하고, 스위칭 신호 생성기(126)는 상기 음의 레벨을 가지는 상기 출력 신호에 응답하여 제1 스위칭 신호(SWS1)를 활성화하고 제2 스위칭 신호(SWS2)를 비활성화할 수 있다. 이에 따라, 제2 스위칭 트랜지스터(SW2)가 비활성화 레벨을 가지는 제2 스위칭 신호(SWS2)에 응답하여 턴-오프되고, 제1 전원 전압(PAVDD)의 전압 레벨이 감소될 수 있다.

한편, 도 3에는 부스트 컨버터(120a)의 구성의 일 예가 도시되어 있으나, 본 발명의 실시예들에 따른 부스트 컨버터(120a)의 구성은 도 3의 예에 한정되지 않는다. 또한, 일 실시예에서, 전력 관리 회로(100a)의 일부 수동 소자들, 예를 들어 인덕터(L), 제1 출력 커패시터(OC1) 및 제2 출력 커패시터(OC2)는 상기 전력 관리 집적 회로의 외부에 위치할 수 있으나, 이에 한정되지 않는다.

게이트 전압 생성기(160)는 제1 전원 전압(PAVDD)이 활성화된 시점으로부터 일정 시간 후 패스 트랜지스터(PTR)의 게이트에 활성화 레벨을 가지는 게이트 전압(VG)을 제공하고, 패스 트랜지스터(PTR)는 상기 활성화 레벨을 가지는 게이트 전압(VG)에 응답하여 제1 출력 노드(NO1)에서의 제1 전원 전압(PAVDD)을 제2 출력 노드(NO2)에 제2 전원 전압(AVDD)으로서 전송할 수 있다. 일 실시예에서, 레지스터(180)는 상기 일정 시간을 설정하는 설정 값을 저장할 수 있고, 제1 전원 전압(PAVDD)이 활성화된 시점으로부터 제2 전원 전압(AVDD)이 활성화되기 시작하는 시점까지의 상기 일정 시간은 레지스터(180)의 상기 설정 값을 변경함으로써 레지스터 옵션으로 설정될 수 있다. 제2 출력 커패시터(OC2)는 제2 출력 노드(NO2)와 상기 접지 전압 라인 사이에 연결되고, 제2 전원 전압(AVDD)을 안정화시킬 수 있다.

과전류 검출 회로(140)는 패스 트랜지스터(PTR)에 흐르는 전류를 센싱하여 과전류 검출 동작을 수행할 수 있다. 이러한 동작을 수행하도록, 과전류 검출 회로(140)는 패스 트랜지스터(PTR)에 흐르는 전류를 센싱하여 전류 센싱 전압(CSV)를 생성하는 패스 트랜지스터 전류 센싱 회로, 및 전류 센싱 전압(CSV)과 기준 전압(VREF)을 비교하여 과전류 검출 신호(OCD)를 생성하는 비교기(COMP)를 포함할 수 있다. 상기 패스 트랜지스터 전류 센싱 회로는 센싱 트랜지스터(STR), 연산 증폭기(OP), 출력 트랜지스터(OTR) 및 출력 저항(OR)을 포함할 수 있다.

센싱 트랜지스터(STR)는 패스 트랜지스터(PTR)의 게이트에 인가되는 게이트 전압(VG)을 수신하는 게이트, 패스 트랜지스터(PTR)의 제1 단자에 연결된 제1 단자, 및 제2 단자를 포함할 수 있다. 연산 증폭기(OP)는 센싱 트랜지스터(STR)의 상기 제2 단자에 연결된 제1 입력 단자(예를 들어, 양의 입력 단자), 패스 트랜지스터(PTR)의 제2 단자에 연결된 제2 입력 단자(예를 들어, 음의 입력 단자), 및 출력 단자를 가질 수 있다. 출력 트랜지스터(OTR)는 연산 증폭기(OP)의 상기 출력 단자에 연결된 게이트, 센싱 트랜지스터(STR)의 상기 제2 단자에 연결된 제1 단자, 및 출력 노드(NO)에 연결된 제2 단자를 포함할 수 있다. 출력 저항(OR)은 출력 노드(NO)와 상기 접지 전압 라인 사이에 연결될 수 있다. 비교기(COMP)는 출력 노드(NO)에 연결된 제1 입력 단자(예를 들어, 양의 입력 단자), 기준 전류 레벨에 상응하는 기준 전압(VREF)을 수신하는 제2 입력 단자(예를 들어, 음의 입력 단자), 및 과전류 검출 신호(OCD)가 출력되는 출력 단자를 포함할 수 있다.

센싱 트랜지스터(STR)는 패스 트랜지스터(PTR)가 턴-온될 때 턴-온되고, 패스 트랜지스터(PTR)에 흐르는 전류에 비례하는 비례 전류가 센싱 트랜지스터(STR)에 흐를 수 있다. 즉, 센싱 트랜지스터(STR)의 게이트와 패스 트랜지스터(PTR)의 게이트가 동일한 게이트 전압(VG)을 수신하므로, 센싱 트랜지스터(STR)는 패스 트랜지스터(PTR)가 턴-온되는 동안 턴-온될 수 있다. 또한, 센싱 트랜지스터(STR)의 제1 단자(예를 들어, 드레인) 및 패스 트랜지스터(PTR)의 제1 단자(예를 들어, 드레인)은 동일한 노드, 즉 제1 출력 노드(NO1)에 연결되고, 센싱 트랜지스터(STR)의 제2 단자(예를 들어, 소스)는 연산 증폭기(OP)의 제1 입력 단자(예를 들어, 양의 입력 단자)에 연결되고, 패스 트랜지스터(PTR)의 제2 단자(예를 들어, 소스)는 연산 증폭기(OP)의 제2 입력 단자(예를 들어, 음의 입력 단자)에 연결될 수 있다. 연산 증폭기(OP)의 상기 제1 및 제2 입력 단자들은 동일한 전압을 가지므로, 센싱 트랜지스터(STR)와 패스 트랜지스터(PTR)는 동일한 드레인-소스 전압을 가질 수 있다. 센싱 트랜지스터(STR)와 패스 트랜지스터(PTR)가 상기 동일한 드레인-소스 전압을 가지므로, 패스 트랜지스터(PTR)의 전류에 대한 센싱 트랜지스터(STR)의 전류의 비는 패스 트랜지스터(PTR)의 사이즈(예를 들어, 채널 폭(W)/채널 길이(L))에 대한 센싱 트랜지스터(STR)의 사이즈의 비로 결정될 수 있다. 예를 들어, 센싱 트랜지스터(STR)와 패스 트랜지스터(PTR)가 동일한 사이즈를 가지는 경우, 센싱 트랜지스터(STR)에는 패스 트랜지스터(PTR)의 전류와 동일한 전류가 흐를 수 있다. 다른 예에서, 센싱 트랜지스터(STR)의 사이즈가 패스 트랜지스터(PTR)의 사이즈의 약 1/10인 경우, 센싱 트랜지스터(STR)에는 패스 트랜지스터(PTR)의 전류의 약 1/10의 전류가 흐를 수 있다.

출력 트랜지스터(OTR)는 연산 증폭기(OP)의 출력 신호에 의해 턴-온되고, 센싱 트랜지스터(STR)의 전류가 턴-온된 출력 트랜지스터(OTR)를 통하여 출력 저항(OR)에 흐를 수 있다. 출력 저항(OR)에 센싱 트랜지스터(STR)의 전류가 제공되면, 출력 노드(NO)는 센싱 트랜지스터(STR)의 전류에 상응하는 전류 센싱 전압(CSV)을 가질 수 있다. 비교기(COMP)는 센싱 트랜지스터(STR)의 전류, 즉 패스 트랜지스터(PTR)의 전류에 상응하는 전류 센싱 전압(CSV)과, 과전류의 기준 전류 레벨에 상응하는 기준 전압(VREF)을 비교하여 과전류 검출 신호(OCD)를 생성할 수 있다. 예를 들어, 전류 센싱 전압(CSV)이 기준 전압(VREF)을 초과하는 경우, 비교기(COMP)는 활성화 레벨을 가지는 과전류 검출 신호(OCD)를 생성할 수 있다.

일 실시예에서, 상기 기준 전류 레벨은 레지스터 옵션으로 설정될 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 레지스터(180)는 상기 기준 전류 레벨에 대한 기준 전류 레벨 코드(RCL_CODE)를 저장하고, 기준 전압(VREF)의 전압 레벨은 기준 전류 레벨 코드(RCL_CODE)가 나타내는 상기 기준 전류 레벨에 상응할 수 있다. 일 예에서, 기준 전류 레벨 코드(RCL_CODE)가 '00'의 값을 가지는 경우 기준 전압(VREF)은 약 100 mA의 상기 기준 전류 레벨에 상응하는 전압 레벨을 가지고, 기준 전류 레벨 코드(RCL_CODE)가 '01'의 값을 가지는 경우 기준 전압(VREF)은 약 200 mA의 상기 기준 전류 레벨에 상응하는 전압 레벨을 가지고, 기준 전류 레벨 코드(RCL_CODE)가 '10'의 값을 가지는 경우 기준 전압(VREF)은 약 300 mA의 상기 기준 전류 레벨에 상응하는 전압 레벨을 가지고, 기준 전류 레벨 코드(RCL_CODE)가 '11'의 값을 가지는 경우 기준 전압(VREF)은 약 400 mA의 상기 기준 전류 레벨에 상응하는 전압 레벨을 가질 수 있다.

또한, 일 실시예에서, 제2 전원 전압(AVDD) 또는 패스 트랜지스터(PTR)의 전류에 발생된 글리치 또는 노이즈에 응답하여 과전류 검출 신호(OCD)를 생성하지 않도록, 과전류 검출 회로(140)는 전류 센싱 전압(CSV)이 기준 유지 시간 이상 기준 전압(VREF)보다 높게 유지된 경우 과전류 검출 신호(OCD)를 생성할 수 있다. 일 실시예에서, 상기 기준 유지 시간은 레지스터 옵션으로 설정될 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 레지스터(180)는 상기 기준 유지 시간에 대한 기준 유지 시간 코드(RHT_CODE)를 저장하고, 과전류 검출 회로(140)는 전류 센싱 전압(CSV)이 기준 유지 시간 코드(RHT_CODE)가 나타내는 상기 기준 유지 시간 동안 기준 전압(VREF)보다 높게 유지되는지 여부를 판단할 수 있다. 일 예에서, 기준 유지 시간 코드(RHT_CODE)가 '0'의 값을 가지는 경우 전류 센싱 전압(CSV)이 약 0.5 ms의 상기 기준 유지 시간 동안 기준 전압(VREF)보다 높게 유지되는지 여부가 판단되고, 기준 유지 시간 코드(RHT_CODE)가 '1'의 값을 가지는 경우 전류 센싱 전압(CSV)이 약 1 ms의 상기 기준 유지 시간 동안 기준 전압(VREF)보다 높게 유지되는지 여부가 판단될 수 있다. 이러한 동작을 수행하도록, 일 실시예에서, 과전류 검출 회로(140)는 비교기(COMP)의 출력 신호가 상기 기준 유지 시간 동안 활성화 레벨(예를 들어, 하이 레벨)을 유지하는지 여부를 판단하고, 비교기(COMP)의 출력 신호가 상기 기준 유지 시간 동안 상기 활성화 레벨을 유지하는 경우 과전류 검출 신호(OCD)를 생성하는 과전류 검출 신호 생성 블록을 더 포함할 수 있으나, 이에 한정되지 않는다.

상기 활성화 레벨을 가지는 과전류 검출 신호(OCD)가 생성되면, 게이트 전압 생성기(160)는 과전류 검출 신호(OCD)에 응답하여 게이트 전압(VG)을 비활성화 레벨로 변경하고, 패스 트랜지스터(PTR)는 상기 비활성화 레벨을 가지는 게이트 전압(VG)에 응답하여 턴-오프되고, 제2 전원 전압(AVDD)이 비활성화될 수 있다. 일 실시예에서, 제2 전원 전압(AVDD)이 비활성화되더라도, 제1 전원 전압(PAVDD)은 활성화 상태를 유지할 수 있다.

일 실시예에서, 전력 관리 회로(100a)에 포함된 트랜지스터들 중 적어도 일부는 전력 전송에 적합한 전력 트랜지스터들로 구현될 수 있다. 예를 들어, 제1 스위칭 트랜지스터(SW1), 제2 스위칭 트랜지스터(SW2), 패스 트랜지스터(PTR) 및 센싱 트랜지스터(STR)는 상기 전력 트랜지스터들로 구현될 수 있으나, 이에 한정되지 않는다.

도 6은 본 발명의 일 실시예에 따른 전력 관리 회로의 구동 방법을 나타내는 순서도이다.

도 3 및 도 6을 참조하면, 부스트 컨버터(120a)는 입력 전압(VIN)을 제1 전원 전압(PAVDD)으로 변환하여 제1 전원 전압(PAVDD)을 활성화할 수 있다(S210). 패스 트랜지스터(PTR)는 제1 전원 전압(PAVDD)이 활성화된 시점으로부터 일정 시간 후 턴-온되고, 따라서 제2 전원 전압(AVDD)은 제1 전원 전압(PAVDD)이 활성화된 시점으로부터 상기 일정 시간 후 활성화될 수 있다(S230).

과전류 검출 회로(140)는 패스 트랜지스터(PTR)에 흐르는 전류를 센싱하여 패스 트랜지스터(PTR)의 과전류를 검출할 수 있다(S250). 예를 들어, 센싱 트랜지스터(STR)에 패스 트랜지스터(PTR)의 전류에 비례하는 비례 전류가 흐르고, 출력 노드(NO)가 센싱 트랜지스터(STR)의 전류에 상응하는 전류 센싱 전압(CSV)을 가지고, 전류 센싱 전압(CSV)이 기준 전류 레벨에 상응하는 기준 전압과 비교되어 과전류 검출 신호(OCD)가 생성될 수 있다. 패스 트랜지스터(PTR)의 상기 과전류가 검출되지 않는 경우(S270: NO), 제2 전원 전압(AVDD)의 활성화 상태가 유지되고, 과전류 검출 회로(140)는 과전류 검출 동작을 지속적으로 수행할 수 있다(S250).

패스 트랜지스터(PTR)의 상기 과전류가 검출된 경우(S270: YES), 즉 과전류 검출 신호(OCD)가 활성화 레벨을 가지는 경우, 패스 트랜지스터(PTR)가 턴-오프되고, 제1 전원 전압(PAVDD)의 활성화 상태가 유지되면서 제2 전원 전압(AVDD)이 비활성화될 수 있다(S290). 이와 같이, 패스 트랜지스터(PTR)에 흐르는 전류, 즉 패스 트랜지스터(PTR)의 전류에 비례하는 센싱 트랜지스터(STR)의 상기 비례 전류에 기초하여 상기 과전류 검출 동작이 수행되므로, 패스 트랜지스터(PTR)에 의해 전송 또는 활성화되는 제2 전원 전압(AVDD)과 관련된 미세한 쇼트 결함이 발생된 경우에도, 패스 트랜지스터(PTR)의 상기 과전류가 용이하게 검출될 수 있고, 제2 전원 전압(AVDD)이 비활성화될 수 있다.

도 7은 본 발명의 다른 실시예에 따른 전력 관리 회로를 나타내는 도면이고, 도 8은 본 발명의 다른 실시예에 따른 전력 관리 회로의 동작의 일 예를 설명하기 위한 타이밍도이다.

도 7을 참조하면, 전력 관리 회로(100b)는 부스트 컨버터(120b), 패스 트랜지스터(PTR), 과전류 검출 회로(140), 게이트 전압 생성기(160), 레지스터(180), 제2 출력 커패시터(OC2) 및 제2 피드백 회로(FBC2)를 포함할 수 있다. 도 7의 전력 관리 회로(100b)는, 전력 관리 회로(100b)가 제2 피드백 회로(FBC2)를 더 포함하고, 부스트 컨버터(120b)가 제1 피드백 회로(FBC1) 및 피드백 선택 회로(128)를 더 포함하는 것을 제외하고, 도 3의 전력 관리 회로(100a)와 유사한 구성 및 유사한 동작을 가질 수 있다.

제1 피드백 회로(FBC1)는 제1 전원 전압(PAVDD)이 출력되는 제1 출력 노드(NO1)와 접지 전압 라인 사이에 연결되고, 제1 전원 전압(PAVDD)에 기초하여 제1 피드백 전압(FBV1)을 생성할 수 있다. 제2 피드백 회로(FBC2)는 제2 전원 전압(AVDD)이 출력되는 제2 출력 노드(NO2)와 상기 접지 전압 라인 사이에 연결되고, 제2 전원 전압(AVDD)에 기초하여 제2 피드백 전압(FBV2)을 생성할 수 있다. 일 실시예에서, 제2 피드백 회로(FBC2)는 전압 분배기의 형태로 구현되고, 제2 전원 전압(AVDD)을 분배하여 제2 피드백 전압(FBV2)을 생성할 수 있다. 예를 들어, 제2 피드백 회로(FBC2)는 제2 출력 노드(NO2)와 제2 피드백 전압(FBV2)이 출력되는 노드 사이에 연결된 제3 저항(R3), 및 제2 피드백 전압(FBV2)이 출력되는 노드와 상기 접지 전압 라인 사이에 연결된 제4 저항(R4)을 포함할 수 있다. 비교기(124b)는 제1 입력 단자(예를 들어, 양의 입력 단자)에서 인덕터(L)의 전류에 상응하는 인덕터 전류 센싱 전압(ICSV)을 수신하고, 제2 입력 단자(예를 들어, 음의 입력 단자)에서 제1 피드백 전압(FBV1) 및/또는 제2 피드백 전압(FBV2)을 수신할 수 있다. 피드백 선택 회로(128)는 제3 스위칭 신호(SWS3)에 응답하여 비교기(124b)의 상기 제2 입력 단자에 제1 피드백 전압(FBV1)을 제공하고, 제4 스위칭 신호(SWS4)에 응답하여 비교기(124b)의 상기 제2 입력 단자에 제2 피드백 전압(FBV2)을 제공할 수 있다. 일 실시예에서, 피드백 선택 회로(128)는 제3 스위칭 신호(SWS3)에 응답하여 턴-온되는 제3 스위칭 트랜지스터(SW3), 및 제4 스위칭 신호(SWS4)에 응답하여 턴-온되는 제4 스위칭 트랜지스터(SW4)를 포함할 수 있다.

본 발명의 다른 실시예에 따른 전력 관리 회로(100b)에서, 부스트 컨버터(120b)는 제2 전원 전압(AVDD)이 활성화되기 전 제1 전원 전압(PAVDD)에 기초하여 생성된 제1 피드백 전압(FBV1)에 기초하여 제1 전원 전압(PAVDD)의 전압 레벨을 조절하고, 제2 전원 전압(AVDD)이 활성화된 후 제2 전원 전압(AVDD)에 기초하여 생성된 제2 피드백 전압(FBV2)에 기초하여 제1 전원 전압(PAVDD)의 상기 전압 레벨을 조절하고, 과전류 검출 회로(140)의 과전류 검출 동작에 의해 패스 트랜지스터(PTR)의 과전류가 검출된 경우 다시 제1 피드백 전압(FBV1)에 기초하여 제1 전원 전압(PAVDD)의 상기 전압 레벨을 조절할 수 있다.

이러한 동작들을 수행하도록, 도 8에 도시된 바와 같이, 제2 전원 전압(AVDD)이 활성화되기 전, 제3 스위칭 신호(SWS3)는 활성화 레벨(예를 들어, 하이 레벨)을 가지고, 제4 스위칭 신호(SWS4)는 비활성화 레벨(예를 들어, 로우 레벨)을 가질 수 있다. 따라서, 제3 스위칭 트랜지스터(SW3)가 턴-온되고, 제4 스위칭 트랜지스터(SW4)가 턴-오프되며, 피드백 선택 회로(128)는 비교기(124b)의 상기 제2 입력 단자에 제1 피드백 전압(FBV1)을 제공할 수 있다. 비교기(124b)는 인덕터 전류 센싱 전압(ICSV)과 제1 피드백 전압(FBV1)을 비교하여 출력 신호를 생성하고, 스위칭 신호 생성기(126)는 비교기(124b)의 상기 출력 신호에 응답하여 제1 및 제2 스위칭 트랜지스터들(SW1, SW2)을 제어할 수 있다. 이에 따라, 부스트 컨버터(120b)는 제1 피드백 전압(FBV1)에 기초하여 제1 전원 전압(PAVDD)의 상기 전압 레벨을 조절할 수 있다.

제2 전원 전압(AVDD)이 활성화된 후, 제3 스위칭 신호(SWS3)는 상기 비활성화 레벨을 가지고, 제4 스위칭 신호(SWS4)는 상기 활성화 레벨을 가질 수 있다. 따라서, 제3 스위칭 트랜지스터(SW3)가 턴-오프되고, 제4 스위칭 트랜지스터(SW4)가 턴-온되며, 피드백 선택 회로(128)는 비교기(124b)의 상기 제2 입력 단자에 제2 피드백 전압(FBV2)을 제공할 수 있다. 비교기(124b)는 인덕터 전류 센싱 전압(ICSV)과 제2 피드백 전압(FBV2)을 비교하여 상기 출력 신호를 생성하고, 스위칭 신호 생성기(126)는 비교기(124b)의 상기 출력 신호에 응답하여 제1 및 제2 스위칭 트랜지스터들(SW1, SW2)을 제어할 수 있다. 이에 따라, 부스트 컨버터(120b)는 제2 피드백 전압(FBV2)에 기초하여 제1 전원 전압(PAVDD)의 상기 전압 레벨을 조절할 수 있다. 한편, 패스 트랜지스터(PTR)가 턴-온되더라도, 패스 트랜지스터(PTR)는 온-저항을 가질 수 있고, 제2 전원 전압(AVDD)은 패스 트랜지스터(PTR)의 상기 온-저항에 의해 원하는 전압 레벨보다 낮은 전압 레벨을 가질 수 있다. 그러나, 제1 전원 전압(PAVDD)의 상기 전압 레벨이 제2 전원 전압(AVDD)에 기초하여 생성된 제2 피드백 전압(FBV2)에 따라 조절되므로, 패스 트랜지스터(PTR)의 상기 온-저항에 의한 제2 전원 전압(AVDD)의 전압 강하가 보상되고, 제2 전원 전압(AVDD)은 상기 원하는 전압 레벨을 가질 수 있다.

제2 전원 전압(AVDD)이 활성화된 후 상기 과전류 검출 동작에 의해 패스 트랜지스터(PTR)의 과전류가 검출된 경우, 제3 스위칭 신호(SWS3)는 상기 활성화 레벨을 가지고, 제4 스위칭 신호(SWS4)는 상기 비활성화 레벨을 가질 수 있다. 따라서, 제3 스위칭 트랜지스터(SW3)가 턴-온되고, 제4 스위칭 트랜지스터(SW4)가 턴-오프되며, 피드백 선택 회로(128)는 비교기(124b)의 상기 제2 입력 단자에 제1 피드백 전압(FBV1)을 제공할 수 있다. 비교기(124b)는 인덕터 전류 센싱 전압(ICSV)과 제1 피드백 전압(FBV1)을 비교하여 상기 출력 신호를 생성하고, 스위칭 신호 생성기(126)는 비교기(124b)의 상기 출력 신호에 응답하여 제1 및 제2 스위칭 트랜지스터들(SW1, SW2)을 제어할 수 있다. 이에 따라, 부스트 컨버터(120b)는 제1 피드백 전압(FBV1)에 기초하여 제1 전원 전압(PAVDD)의 상기 전압 레벨을 조절할 수 있다. 이에 따라, 패스 트랜지스터(PTR)의 상기 과전류가 검출된 경우, 제2 전원 전압(AVDD)이 비활성화되더라도, 부스트 컨버터(120b)는 원하는 전압 레벨을 가지는 제1 전원 전압(PAVDD)을 생성할 수 있다.

일 실시예에서, 제3 스위칭 트랜지스터(SW3) 및/또는 제4 스위칭 트랜지스터(SW4)가 턴-온 또는 턴-오프될 때 인러쉬 전류(Inrush Current)를 방지하도록, 제3 스위칭 신호(SWS3)의 활성화 구간 및 제4 스위칭 신호(SWS4)의 활성화 구간이 부분적으로 중첩될 수 있다. 예를 들어, 도 8에 도시된 바와 같이, 제2 전원 전압(AVDD)이 활성화된 시점으로부터 제1 시간(T1) 동안, 제3 스위칭 신호(SWS3) 및 제4 스위칭 신호(SWS4)의 모두가 상기 활성화 레벨을 가질 수 있다. 이에 따라, 비교기(124b)의 상기 제2 입력 단자에 인가되는 전압이 상기 인러쉬 전류 없이 제1 피드백 전압(FBV1)으로부터 제2 피드백 전압(FBV2)으로 안정적으로 전환될 수 있다. 또한, 제1 시간(T1) 후, 제3 스위칭 신호(SWS3)는 상기 비활성화 레벨을 가지고, 제4 스위칭 신호(SWS4)는 상기 활성화 레벨을 가질 수 있다. 패스 트랜지스터(PTR)의 상기 과전류가 검출된 시점으로부터 제2 시간(T2) 동안, 제3 스위칭 신호(SWS3) 및 제4 스위칭 신호(SWS4)의 모두가 상기 활성화 레벨을 가질 수 있다. 이에 따라, 비교기(124b)의 상기 제2 입력 단자에 인가되는 전압이 상기 인러쉬 전류 없이 제2 피드백 전압(FBV2)으로부터 제1 피드백 전압(FBV1)으로 안정적으로 전환될 수 있다. 제2 시간(T2) 후, 제3 스위칭 신호(SWS3)는 상기 활성화 레벨을 가지고, 제4 스위칭 신호(SWS4)는 상기 비활성화 레벨을 가질 수 있다.

본 발명의 다른 실시예에 따른 전력 관리 회로(100b)에서는, 과전류 검출 회로(140)가 패스 트랜지스터(PTR)에 흐르는 전류를 센싱하여 과전류 검출 동작을 수행할 수 있다. 이에 따라, 전력 관리 회로(100b)는, 패스 트랜지스터(PTR)에 의해 전송 또는 활성화되는 제2 전원 전압(AVDD)과 관련된 미세한 쇼트 결함이 발생된 경우에도, 패스 트랜지스터(PTR)의 상기 과전류를 용이하게 검출할 수 있고, 제2 전원 전압(AVDD)을 비활성화할 수 있다. 또한, 전력 관리 회로(100b)에서, 부스트 컨버터(120b)는, 제2 전원 전압(AVDD)이 활성화된 후 및 패스 트랜지스터(PTR)의 상기 과전류가 발생되기 전, 패스 트랜지스터(PTR)에 의해 전송 또는 활성화되는 제2 전원 전압(AVDD)에 기초하여 생성된 제2 피드백 전압(FBV2)에 따라 제1 전원 전압(PAVDD)의 상기 전압 레벨을 조절할 수 있다. 이에 따라, 패스 트랜지스터(PTR)의 상기 온-저항에 의한 제2 전원 전압(AVDD)의 전압 강하가 보상될 수 있다.

도 9는 본 발명의 다른 실시예에 따른 전력 관리 회로의 구동 방법을 나타내는 순서도이다.

도 7 및 도 9를 참조하면, 부스트 컨버터(120b)는 입력 전압(VIN)을 제1 전원 전압(PAVDD)으로 변환하고(S310), 제1 전원 전압(PAVDD)에 기초하여 생성된 제1 피드백 전압(FBV1)에 기초하여 제1 전원 전압(PAVDD)의 전압 레벨을 조절할 수 있다(S320).

패스 트랜지스터(PTR)는 제1 전원 전압(PAVDD)이 활성화된 시점으로부터 일정 시간 후 턴-온되고, 따라서 제2 전원 전압(AVDD)은 제1 전원 전압(PAVDD)이 활성화된 시점으로부터 상기 일정 시간 후 활성화될 수 있다(S330). 제2 전원 전압(AVDD)이 활성화되면, 부스트 컨버터(120b)는 제2 전원 전압(AVDD)에 기초하여 생성된 제2 피드백 전압(FBV2)에 따라 제1 전원 전압(PAVDD)의 상기 전압 레벨을 조절할 수 있다(S340). 이에 따라, 패스 트랜지스터(PTR)의 온-저항에 의한 제2 전원 전압(AVDD)의 전압 강하가 보상될 수 있다.

과전류 검출 회로(140)는 패스 트랜지스터(PTR)에 흐르는 전류를 센싱하여 패스 트랜지스터(PTR)의 과전류를 검출할 수 있다(S350). 패스 트랜지스터(PTR)의 상기 과전류가 검출되지 않는 경우(S360: NO), 제2 전원 전압(AVDD)의 활성화 상태가 유지되고, 과전류 검출 회로(140)는 과전류 검출 동작을 지속적으로 수행할 수 있다(S350).

패스 트랜지스터(PTR)의 상기 과전류가 검출된 경우(S360: YES), 패스 트랜지스터(PTR)가 턴-오프되고, 제1 전원 전압(PAVDD)의 활성화 상태가 유지되면서 제2 전원 전압(AVDD)이 비활성화될 수 있다(S370). 제2 전원 전압(AVDD)이 비활성화되면, 부스트 컨버터(120b)는 다시 제1 전원 전압(PAVDD)에 기초하여 생성된 제1 피드백 전압(FBV1)에 따라 제1 전원 전압(PAVDD)의 상기 전압 레벨을 조절할 수 있다(S380).

도 10은 본 발명의 또 다른 실시예에 따른 전력 관리 회로를 나타내는 도면이다.

도 10을 참조하면, 전력 관리 회로(100c)는 부스트 컨버터(120c), 패스 트랜지스터(PTR), 과전류 검출 회로(140), 게이트 전압 생성기(160), 레지스터(180), 제2 출력 커패시터(OC2) 및 제2 피드백 회로(FBC2)를 포함할 수 있다. 도 10의 전력 관리 회로(100c)는, 부스트 컨버터(120b)가 쇼트 회로 비교기(SCC)를 더 포함하는 것을 제외하고, 도 3의 전력 관리 회로(100a) 또는 도 7의 전력 관리 회로(100b)와 유사한 구성 및 유사한 동작을 가질 수 있다.

부스트 컨버터(120b)의 쇼트 회로 비교기(SCC)는 제1 입력 단자(예를 들어, 양의 입력 단자)에서 전류 센싱 회로(122)로부터 인덕터 전류 센싱 전압(ICSV)을 수신하고, 제2 입력 단자(예를 들어, 음의 입력 단자)에서 쇼트 회로 전류 레벨에 상응하는 쇼트 회로 기준 전압(SCRV)을 수신할 수 있다. 상기 쇼트 회로 전류 레벨은 부스트 컨버터(120b)의 파워-오프의 기준이 되는 전류 레벨일 수 있으나, 이에 한정되지 않는다. 쇼트 회로 비교기(SCC)는 인덕터 전류 센싱 전압(ICSV)을 쇼트 회로 기준 전압(SCRV)과 비교하여 쇼트 회로 신호(SCS)를 생성할 수 있다. 예를 들어, 인덕터 전류 센싱 전압(ICSV)이 쇼트 회로 기준 전압(SCRV)보다 높은 경우, 쇼트 회로 비교기(SCC)는 활성화 레벨을 가지는 쇼트 회로 신호(SCS)를 생성할 수 있다. 스위칭 신호 생성기(126)는 상기 활성화 레벨을 가지는 쇼트 회로 신호(SCS)에 응답하여 제1 스위칭 신호(SWS1) 및 제2 스위칭 신호(SWS2)를 비활성화 레벨로 변경할 수 있다. 이에 따라, 제1 및 제2 스위칭 트랜지스터들(SW1, SW2)이 모두 턴-오프되고, 제1 전원 전압(PAVDD)이 비활성화될 수 있다.

도 11은 본 발명의 실시예들에 따른 전력 관리 회로를 포함하는 표시 장치를 나타내는 블록도이다.

도 11을 참조하면, 표시 장치(400)는 복수의 화소들(PX)을 포함하는 표시 패널(410), 복수의 화소들(PX)에 데이터 신호들(DS)을 제공하는 데이터 드라이버(420), 복수의 화소들(PX)에 스캔 신호들(SS)을 제공하는 스캔 드라이버(430), 데이터 드라이버(420) 및 스캔 드라이버(430)를 제어하는 컨트롤러(440), 및 표시 장치(400)의 전원 전압들(PAVDD, AVDD)을 생성하는 전력 관리 회로(450)를 포함할 수 있다.

표시 패널(410)은 복수의 데이터 라인들, 복수의 스캔 라인들, 및 상기 데이터 라인들 및 상기 스캔 라인들에 연결된 복수의 화소들(PX)을 포함할 수 있다. 일 실시예에서, 각 화소(PX)는 적어도 두 개의 트랜지스터들, 적어도 하나의 커패시터, 및 발광 소자를 포함하고, 표시 패널(410)은 발광 표시 패널일 수 있다. 예를 들어, 예를 들어, 상기 발광 소자는 유기 발광 다이오드(Organic Light Emitting Diode; OLED)이고, 표시 패널(110)은 OLED 표시 패널일 수 있다. 다른 예들에서, 상기 발광 소자는 나노 발광 다이오드(Nano light Emitting Diode; NED), 퀀텀 닷(Quantum Dot; QD) 발광 다이오드, 마이크로 발광 다이오드, 무기 발광 다이오드, 또는 다른 임의의 적합한 발광 소자일 수 있다. 다른 실시예에서, 각 화소(PX)는 스위칭 트랜지스터 및 상기 스위칭 트랜지스터에 연결된 액정 커패시터를 포함하고, 표시 패널(110)은 액정 표시(Liquid Crystal Display; LCD) 패널일 수 있다. 다만, 표시 패널(110)은 상기 발광 표시 패널 및 상기 LCD 패널에 한정되지 않고, 임의의 표시 패널일 수 있다.

데이터 드라이버(420)는 컨트롤러(150)로부터 수신된 데이터 제어 신호(DCTRL) 및 출력 영상 데이터(ODAT)에 기초하여 데이터 신호들(DS)을 생성하고, 상기 데이터 라인들을 통하여 복수의 화소들(PX)에 데이터 신호들(DS)을 제공할 수 있다. 일 실시예에서, 데이터 제어 신호(DCTRL)는 출력 데이터 인에이블 신호, 수평 개시 신호 및 로드 신호를 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 데이터 드라이버(420)는 감마 전압들(GV)(또는 계조 전압들)을 생성하는 감마 블록(422), 감마 전압들(GV)에 기초하여 출력 영상 데이터(ODAT)를 데이터 신호들(DS)로 변환하는 디지털-아날로그 변환기(Digital-to-Analog Converter; DAC)들(424), 및 상기 데이터 라인들에 데이터 신호들(DS)을 출력하는 출력 버퍼(Output Buffer; OB)들(426)을 포함할 수 있다. 또한, 일 실시예에서, 데이터 드라이버(420)는 샘플링 신호들을 생성하는 쉬프트 레지스터, 및 상기 샘플링 신호들에 응답하여 출력 영상 데이터(ODAT)을 일시적으로 저장하는 복수의 래치들을 더 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 데이터 드라이버(420) 및 컨트롤러(440)는 단일한 집적 회로로 구현될 수 있고, 이러한 집적 회로는 타이밍 컨트롤러 임베디드 데이터 드라이버(Timing controller Embedded Data driver; TED)로 불릴 수 있다. 다른 실시예에서, 데이터 드라이버(420) 및 컨트롤러(440)는 각각 별개의 집적 회로들로 구현될 수 있다.

스캔 드라이버(430)는 컨트롤러(440)로부터 수신된 스캔 제어 신호(SCTRL)에 기초하여 스캔 신호들(SS)을 생성하고, 상기 스캔 라인들을 통하여 복수의 화소들(PX)에 스캔 신호들(SS)을 행 단위로 순차적으로 제공할 수 있다. 일 실시예에서, 스캔 제어 신호(SCTRL)는 스캔 개시 신호, 스캔 클록 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 스캔 드라이버(430)는 표시 패널(410)의 주변 영역에 집적 또는 형성될 수 있다. 다른 실시예에서, 스캔 드라이버(430)는 하나 또는 그 이상의 집적 회로들로 구현될 수 있다.

컨트롤러(예를 들어, 타이밍 컨트롤러(Timing Controller; T-CON))(440)는 외부의 호스트(예를 들어, 어플리케이션 프로세서(Application Processor; AP), 그래픽 처리부(Graphics Processing Unit; GPU) 또는 그래픽 카드(Graphics Card))로부터 제어 신호(CTRL) 및 입력 영상 데이터(IDAT)를 제공받을 수 있다. 일 실시예에서, 제어 신호(CTRL)는 수직 동기 신호, 수평 동기 신호, 입력 데이터 인에이블 신호, 마스터 클록 신호 등을 포함할 수 있으나, 이에 한정되지 않는다. 컨트롤러(440)는 제어 신호(CTRL) 및 입력 영상 데이터(IDAT)에 기초하여 데이터 제어 신호(DCTRL), 출력 영상 데이터(ODAT) 및 스캔 제어 신호(SCTRL)를 생성할 수 있다. 컨트롤러(440)는 데이터 드라이버(420)에 데이터 제어 신호(DCTRL) 및 출력 영상 데이터(ODAT)를 제공하여 데이터 드라이버(420)를 제어하고, 스캔 드라이버(430)에 스캔 제어 신호(SCTRL)를 제공하여 스캔 드라이버(430)를 제어할 수 있다.

전력 관리 회로(450)는 입력 전압(VIN)에 기초하여 제1 전원 전압(PAVDD) 및 제2 전원 전압(AVDD)을 생성할 수 있다. 전력 관리 회로(450)는 제1 전원 전압(PAVDD)을 우선 활성화하고, 일정 시간 후 제2 전원 전압(AVDD)을 활성화할 수 있다. 전력 관리 회로(450)는 스캔 드라이버(430)에 제1 전원 전압(PAVDD) 또는 제1 전원 전압(PAVDD)에 기초하여 생성된 하이 게이트 전압(VGH)을 공급할 수 있다. 스캔 드라이버(430)는 복수의 화소들(PX)에 활성화 레벨을 가지는 스캔 신호(SS)로서 하이 게이트 전압(VGH)을 제공할 수 있다. 또한, 전력 관리 회로(450)는 데이터 드라이버(430)의 감마 블록(422)에 제1 전원 전압(PAVDD)을 감마 탑 전압(VGT)으로서 공급할 수 있다. 감마 블록(422)은 감마 탑 전압(VGT)을 분배하여 감마 전압들(GV)을 생성할 수 있다. 또한, 전력 관리 회로(450)는 데이터 드라이버(430)의 출력 버퍼들(426)에 제2 전원 전압(AVDD)을 공급할 수 있다. 출력 버퍼들(426)은 제2 전원 전압(AVDD)을 전원 전압으로 이용할 수 있다.

실시예들에 따라, 전력 관리 회로(450)는 도 1의 전력 관리 회로(100), 도 3의 전력 관리 회로(100a), 도 7의 전력 관리 회로(100b), 또는 도 10의 전력 관리 회로(100c)일 수 있다. 전력 관리 회로(450)에서, 과전류 검출 회로는 패스 트랜지스터에 흐르는 전류를 센싱하여 과전류 검출 동작을 수행할 수 있다. 이에 따라, 전력 관리 회로(450)는, 상기 패스 트랜지스터에 의해 전송 또는 활성화되는 제2 전원 전압(AVDD)과 관련된 미세한 쇼트 결함이 발생된 경우에도, 상기 패스 트랜지스터의 과전류를 용이하게 검출할 수 있고, 제2 전원 전압(AVDD)을 비활성화할 수 있다. 또한, 일 실시예에서, 전력 관리 회로(450)에서, 부스트 컨버터는 상기 패스 트랜지스터에 의해 전송 또는 활성화되는 제2 전원 전압(AVDD)에 기초하여 생성된 제2 피드백 전압에 따라 제1 전원 전압(PAVDD)의 전압 레벨을 조절할 수 있다. 이에 따라, 상기 패스 트랜지스터의 온-저항에 의한 제2 전원 전압(AVDD)의 전압 강하가 보상될 수 있다.

도 12는 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.

도 12를 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150) 및 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.

프로세서(1110)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1110)는 어플리케이션 프로세서(Application Processor; AP), 그래픽 처리부(Graphics Processing Unit; GPU), 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 호스트 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1110)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.

메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.

저장 장치(1130)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.

표시 장치(1160)의 전력 관리 회로에서, 패스 트랜지스터에 흐르는 전류를 센싱하여 과전류 검출 동작이 수행될 수 있다. 이에 따라, 상기 패스 트랜지스터에 의해 전송 또는 활성화되는 제2 전원 전압과 관련된 미세한 쇼트 결함이 발생된 경우에도, 상기 패스 트랜지스터의 과전류가 용이하게 검출될 수 있고, 상기 제2 전원 전압이 비활성화될 수 있다. 또한, 일 실시예에서, 상기 패스 트랜지스터에 의해 전송 또는 활성화되는 상기 제2 전원 전압에 기초하여 생성된 제2 피드백 전압에 따라 제1 전원 전압의 전압 레벨이 조절할 수 있다. 이에 따라, 상기 패스 트랜지스터의 온-저항에 의한 상기 제2 전원 전압의 전압 강하가 보상될 수 있다.

실시예들에 따라, 전자 기기(1100)는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 태블릿 컴퓨터(Tablet Computer), 디지털 TV(Digital Television), 3D TV, VR(Virtual Reality) 기기, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 표시 장치(1160)를 포함하는 임의의 전자 기기일 수 있다.

본 발명은 임의의 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 디지털 휴대폰, 스마트 폰, 태블릿 컴퓨터, TV, 3D TV, HMD, VR 기기, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.

이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100, 100a, 100b, 100c, 450: 전력 관리 회로
120, 120a, 120b, 120c: 부스트 컨버터
140: 과전류 검출 회로
160: 게이트 전압 생성기
180: 레지스터
PTR: 패스 트랜지스터
STR: 센싱 트랜지스터
OP: 연산 증폭기
OTR: 출력 트랜지스터
OR: 출력 저항
COMP: 비교기
PAVDD: 제1 전원 전압
AVDD: 제2 전원 전압

Claims

표시 장치의 전력 관리 회로에 있어서,
입력 전압을 제1 전원 전압으로 변환하는 부스트 컨버터;
상기 제1 전원 전압이 활성화된 시점으로부터 일정 시간 후 상기 제1 전원 전압을 제2 전원 전압으로서 전송하는 패스 트랜지스터; 및
상기 패스 트랜지스터에 흐르는 전류를 센싱하여 과전류 검출 동작을 수행하는 과전류 검출 회로를 포함하는 전력 관리 회로.
제1 항에 있어서, 상기 제1 전원 전압은 하이 게이트 전압 및 감마 전압을 생성하는 데에 이용되고, 상기 제2 전원 전압은 상기 표시 장치에 포함된 데이터 드라이버의 출력 버퍼의 전원 전압으로 이용되는 것을 특징으로 하는 전력 관리 회로.
제1 항에 있어서, 상기 과전류 검출 회로는,
상기 패스 트랜지스터에 흐르는 전류에 비례하는 비례 전류가 흐르는 센싱 트랜지스터를 포함하고, 상기 센싱 트랜지스터의 상기 비례 전류에 상응하는 전류 센싱 전압을 기준 전류 레벨에 상응하는 기준 전압과 비교하고, 상기 전류 센싱 전압이 상기 기준 전압보다 높은 경우 과전류 검출 신호를 생성하는 것을 특징으로 하는 전력 관리 회로.
제3 항에 있어서, 상기 기준 전류 레벨은 레지스터 옵션으로 설정되는 것을 특징으로 하는 전력 관리 회로.
제3 항에 있어서, 상기 과전류 검출 회로는, 상기 전류 센싱 전압이 기준 유지 시간 이상 상기 기준 전압보다 높게 유지된 경우, 상기 과전류 검출 신호를 생성하는 것을 특징으로 하는 전력 관리 회로.
제5 항에 있어서, 상기 기준 유지 시간은 레지스터 옵션으로 설정되는 것을 특징으로 하는 전력 관리 회로.
제3 항에 있어서,
상기 패스 트랜지스터의 게이트에 인가되는 게이트 전압을 생성하는 게이트 전압 생성기를 더 포함하고,
상기 게이트 전압 생성기는,
상기 제1 전원 전압이 활성화된 시점으로부터 상기 일정 시간 후 활성화 레벨을 가지는 상기 게이트 전압을 생성하고,
상기 과전류 검출 신호에 응답하여 비활성화 레벨을 가지는 상기 게이트 전압을 생성하는 것을 특징으로 하는 전력 관리 회로.
제1 항에 있어서, 상기 제1 전원 전압이 활성화된 시점으로부터 상기 제2 전원 전압이 활성화되기 시작하는 시점까지의 상기 일정 시간은 레지스터 옵션으로 설정되는 것을 특징으로 하는 전력 관리 회로.
제1 항에 있어서, 상기 과전류 검출 회로는,
상기 패스 트랜지스터의 게이트에 인가되는 게이트 전압을 수신하는 게이트, 상기 패스 트랜지스터의 제1 단자에 연결된 제1 단자, 및 제2 단자를 포함하는 센싱 트랜지스터;
상기 센싱 트랜지스터의 상기 제2 단자에 연결된 제1 입력 단자, 상기 패스 트랜지스터의 제2 단자에 연결된 제2 입력 단자, 및 출력 단자를 가지는 연산 증폭기;
상기 연산 증폭기의 상기 출력 단자에 연결된 게이트, 상기 센싱 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 및 출력 노드에 연결된 제2 단자를 포함하는 출력 트랜지스터;
상기 출력 노드와 접지 전압 라인 사이에 연결된 출력 저항; 및
상기 출력 노드에 연결된 제1 입력 단자, 기준 전류 레벨에 상응하는 기준 전압을 수신하는 제2 입력 단자, 및 과전류 검출 신호가 출력되는 출력 단자를 포함하는 비교기를 포함하는 것을 특징으로 하는 전력 관리 회로.
제1 항에 있어서, 상기 과전류 검출 동작에 의해 상기 패스 트랜지스터의 과전류가 검출된 경우, 상기 제2 전원 전압은 비활성화되고, 상기 제1 전원 전압은 활성화 상태를 유지하는 것을 특징으로 하는 전력 관리 회로.
제1 항에 있어서, 상기 부스트 컨버터는,
상기 입력 전압을 수신하는 제1 단자, 및 제2 단자를 포함하는 인덕터;
제1 스위칭 신호를 수신하는 게이트, 상기 인덕터의 상기 제2 단자에 연결된 제1 단자, 및 접지 전압 라인에 연결된 제2 단자를 포함하는 제1 스위칭 트랜지스터;
제2 스위칭 신호를 수신하는 게이트, 상기 인덕터의 상기 제2 단자에 연결된 제1 단자, 및 상기 제1 전원 전압이 출력되는 제1 출력 노드에 연결된 제2 단자를 포함하는 제2 스위칭 트랜지스터;
상기 제1 출력 노드와 상기 접지 전압 라인 사이에 연결되고, 상기 제1 전원 전압에 기초하여 제1 피드백 전압을 생성하는 제1 피드백 회로;
상기 인덕터로부터 상기 제1 스위칭 트랜지스터에 흐르는 전류에 상응하는 인덕터 전류 센싱 전압을 생성하는 전류 센싱 회로;
상기 인덕터 전류 센싱 전압을 수신하는 제1 입력 단자, 상기 제1 피드백 전압을 수신하는 제2 입력 단자, 및 출력 신호가 출력되는 출력 단자를 포함하는 비교기; 및
상기 비교기의 상기 출력 신호에 기초하여 상기 제1 스위칭 신호 및 상기 제2 스위칭 신호를 생성하는 스위칭 신호 생성기를 포함하는 것을 특징으로 하는 전력 관리 회로.
제1 항에 있어서, 상기 부스트 컨버터는,
상기 제2 전원 전압이 활성화되기 전, 상기 제1 전원 전압에 기초하여 생성된 제1 피드백 전압에 기초하여 상기 제1 전원 전압의 전압 레벨을 조절하고,
상기 제2 전원 전압이 활성화된 후, 상기 제2 전원 전압에 기초하여 생성된 제2 피드백 전압에 기초하여 상기 제1 전원 전압의 상기 전압 레벨을 조절하고,
상기 과전류 검출 동작에 의해 상기 패스 트랜지스터의 과전류가 검출된 경우, 상기 제1 피드백 전압에 기초하여 상기 제1 전원 전압의 상기 전압 레벨을 조절하는 것을 특징으로 하는 전력 관리 회로.
제1 항에 있어서,
상기 제2 전원 전압이 출력되는 제2 출력 노드와 접지 전압 라인 사이에 연결되고, 상기 제2 전원 전압에 기초하여 제2 피드백 전압을 생성하는 제2 피드백 회로를 더 포함하고,
상기 부스트 컨버터는,
상기 입력 전압을 수신하는 제1 단자, 및 제2 단자를 포함하는 인덕터;
제1 스위칭 신호를 수신하는 게이트, 상기 인덕터의 상기 제2 단자에 연결된 제1 단자, 및 상기 접지 전압 라인에 연결된 제2 단자를 포함하는 제1 스위칭 트랜지스터;
제2 스위칭 신호를 수신하는 게이트, 상기 인덕터의 상기 제2 단자에 연결된 제1 단자, 및 상기 제1 전원 전압이 출력되는 제1 출력 노드에 연결된 제2 단자를 포함하는 제2 스위칭 트랜지스터;
상기 제1 출력 노드와 상기 접지 전압 라인 사이에 연결되고, 상기 제1 전원 전압에 기초하여 제1 피드백 전압을 생성하는 제1 피드백 회로;
상기 인덕터로부터 상기 제1 스위칭 트랜지스터에 흐르는 전류에 상응하는 인덕터 전류 센싱 전압을 생성하는 전류 센싱 회로;
상기 인덕터 전류 센싱 전압을 수신하는 제1 입력 단자, 제2 입력 단자, 및 출력 신호가 출력되는 출력 단자를 포함하는 비교기;
제3 스위칭 신호에 응답하여 상기 비교기의 상기 제2 입력 단자에 상기 제1 피드백 전압을 제공하고, 제4 스위칭 신호에 응답하여 상기 비교기의 상기 제2 입력 단자에 상기 제2 피드백 전압을 제공하는 피드백 선택 회로; 및
상기 비교기의 상기 출력 신호에 기초하여 상기 제1 스위칭 신호 및 상기 제2 스위칭 신호를 생성하는 스위칭 신호 생성기를 포함하는 것을 특징으로 하는 전력 관리 회로.
제13 항에 있어서, 상기 비교기는,
상기 제2 전원 전압이 활성화되기 전, 상기 인덕터 전류 센싱 전압과 상기 제1 피드백 전압을 비교하여 상기 출력 신호를 생성하고,
상기 제2 전원 전압이 활성화된 후, 상기 인덕터 전류 센싱 전압과 상기 제2 피드백 전압을 비교하여 상기 출력 신호를 생성하고,
상기 과전류 검출 동작에 의해 상기 패스 트랜지스터의 과전류가 검출된 경우, 상기 인덕터 전류 센싱 전압과 상기 제1 피드백 전압을 비교하여 상기 출력 신호를 생성하는 것을 특징으로 하는 전력 관리 회로.
제13 항에 있어서,
상기 제2 전원 전압이 활성화되기 전, 상기 제3 스위칭 신호는 활성화 레벨을 가지고, 상기 제4 스위칭 신호는 비활성화 레벨을 가지며,
상기 제2 전원 전압이 활성화된 시점으로부터 제1 시간 동안, 상기 제3 스위칭 신호 및 상기 제4 스위칭 신호의 모두가 상기 활성화 레벨을 가지고,
상기 제1 시간 후, 상기 제3 스위칭 신호는 상기 비활성화 레벨을 가지고, 상기 제4 스위칭 신호는 상기 활성화 레벨을 가지며,
상기 패스 트랜지스터의 과전류가 검출된 시점으로부터 제2 시간 동안, 상기 제3 스위칭 신호 및 상기 제4 스위칭 신호의 모두가 상기 활성화 레벨을 가지고,
상기 제2 시간 후, 상기 제3 스위칭 신호는 상기 활성화 레벨을 가지고, 상기 제4 스위칭 신호는 상기 비활성화 레벨을 가지는 것을 특징으로 하는 전력 관리 회로.
제13 항에 있어서, 상기 부스트 컨버터는,
상기 인덕터 전류 센싱 전압을 쇼트 회로 전류 레벨에 상응하는 쇼트 회로 기준 전압과 비교하여 쇼트 회로 신호를 생성하는 쇼트 회로 비교기를 더 포함하고,
상기 스위칭 신호 생성기는 상기 쇼트 회로 신호에 응답하여 기초하여 상기 제1 스위칭 신호 및 상기 제2 스위칭 신호를 비활성화 레벨로 변경하는 것을 특징으로 하는 전력 관리 회로.
표시 장치의 전력 관리 회로에 있어서,
입력 전압을 제1 전원 전압으로 변환하고, 상기 제1 전원 전압에 기초하여 제1 피드백 전압을 생성하는 제1 피드백 회로를 포함하는 부스트 컨버터;
상기 제1 전원 전압이 활성화된 시점으로부터 일정 시간 후 상기 제1 전원 전압을 제2 전원 전압으로서 전송하는 패스 트랜지스터;
상기 제2 전원 전압에 기초하여 제2 피드백 전압을 생성하는 제2 피드백 회로; 및
상기 패스 트랜지스터에 흐르는 전류를 센싱하여 과전류 검출 동작을 수행하는 과전류 검출 회로를 포함하는 전력 관리 회로.
제17 항에 있어서, 상기 과전류 검출 회로는,
상기 패스 트랜지스터에 흐르는 전류에 비례하는 비례 전류가 흐르는 센싱 트랜지스터를 포함하고, 상기 센싱 트랜지스터의 상기 비례 전류에 상응하는 전류 센싱 전압을 기준 전류 레벨에 상응하는 기준 전압과 비교하고, 상기 전류 센싱 전압이 상기 기준 전압보다 높은 경우 과전류 검출 신호를 생성하는 것을 특징으로 하는 전력 관리 회로.
제17 항에 있어서, 상기 부스트 컨버터는,
상기 제2 전원 전압이 활성화되기 전, 상기 제1 피드백 전압에 기초하여 상기 제1 전원 전압의 전압 레벨을 조절하고,
상기 제2 전원 전압이 활성화된 후, 상기 제2 피드백 전압에 기초하여 상기 제1 전원 전압의 상기 전압 레벨을 조절하고,
상기 과전류 검출 동작에 의해 상기 패스 트랜지스터의 과전류가 검출된 경우, 상기 제1 피드백 전압에 기초하여 상기 제1 전원 전압의 상기 전압 레벨을 조절하는 것을 특징으로 하는 전력 관리 회로.
복수의 화소들을 포함하는 표시 패널;
상기 복수의 화소들에 데이터 신호들을 제공하는 데이터 드라이버;
상기 복수의 화소들에 스캔 신호들을 제공하는 스캔 드라이버;
상기 데이터 드라이버 및 상기 스캔 드라이버를 제어하는 컨트롤러; 및
상기 데이터 드라이버 및 상기 스캔 드라이버에 제1 전원 전압 및 제2 전원 전압을 공급하는 전력 관리 회로를 포함하고,
상기 전력 관리 회로는,
입력 전압을 상기 제1 전원 전압으로 변환하는 부스트 컨버터;
상기 제1 전원 전압이 활성화된 시점으로부터 일정 시간 후 상기 제1 전원 전압을 상기 제2 전원 전압으로서 전송하는 패스 트랜지스터; 및
상기 패스 트랜지스터에 흐르는 전류를 센싱하여 과전류 검출 동작을 수행하는 과전류 검출 회로를 포함하는 표시 장치.