KR20230119077A

KR20230119077A - 전자 장치

Info

Publication number: KR20230119077A
Application number: KR1020230099107A
Authority: KR
Inventors: 정주현; 김태준; 조현욱; 최재우
Original assignee: 삼성디스플레이 주식회사
Priority date: 2018-11-23
Filing date: 2023-07-28
Publication date: 2023-08-16
Also published as: EP3660643A1; US11520449B2; EP3660643B1; US11842021B2; US20240126396A1; US20230100476A1; US20200167041A1; KR20200061467A; KR102562807B1; CN111221434A

Abstract

본 발명에 따른 전자 장치는 화소들이 배치된 제1 영역 및 제1 영역과 인접하고 제1 영역보다 높은 광 투과율을 갖는 제2 영역을 포함하는 표시 유닛, 및 서로 교차하는 제1 방향 및 제2 방향으로 이격된 감지 그룹들 및 대응되는 감지 그룹에 연결된 감지 배선들을 포함하는 감지 유닛을 포함하고, 감지 그룹들 각각은, 제2 방향을 따라 연장된 제1 감지 전극, 제2 방향을 따라 서로 이격되어 배열되고, 각각이 제1 방향에서 제1 감지 전극에 마주하는 복수의 제2 감지 전극들을 포함하고, 제1 감지 전극 및 제2 감지 전극들 중 적어도 어느 하나는, 제1 영역과 중첩하는 메인 패턴, 메인 패턴과 제2 영역 사이에 배치된 패턴, 및 메인 패턴과 패턴을 연결하는 연결 패턴을 포함하고, 패턴은 메인 패턴과 서로 상이한 면적을 가질 수 있다.

Description

전자 장치{ELECTRONIC APPARATUS}

본 발명은 전자 장치에 관한 것으로, 상세하게는 관통하는 홀이 정의되고 외부 입력을 감지하는 전자 장치에 관한 것이다

전자 장치는 전기적 신호에 따라 활성화된다. 전자 장치는 영상을 표시하는 표시 유닛이나, 외부 입력을 감지하는 감지 유닛과 같이 다양한 전자 부품들로 구성된 장치들을 포함할 수 있다. 전자 부품들은 다양하게 배열된 신호 라인들에 의해 전기적으로 서로 연결될 수 있다.

표시 유닛은 영상을 생성하는 발광 소자를 포함한다. 감지 유닛은 외부 입력을 감지하기 위한 감지 전극들을 포함할 수 있다. 감지 전극들은 액티브 영역에 배치된다. 감지 유닛은 액티브 영역 전면에 대해 고른 감도를 제공하도록 설계된다.

따라서, 본 발명은 액티브 영역 내에서 영역에 따라 외부 입력에 대해 고른 감도를 제공할 수 있는 전자 장치를 제공하는 데 그 목적이 있다.

본 발명에 따른 전자 장치는 화소들이 배치된 제1 영역 및 상기 제1 영역과 인접하고 상기 제1 영역보다 높은 광 투과율을 갖는 제2 영역을 포함하는 표시 유닛, 및 서로 교차하는 제1 방향 및 제2 방향으로 이격된 감지 그룹들 및 대응되는 감지 그룹에 연결된 감지 배선들을 포함하는 감지 유닛을 포함하고,

상기 감지 그룹들 각각은, 상기 제2 방향을 따라 연장된 제1 감지 전극,

상기 제2 방향을 따라 서로 이격되어 배열되고, 각각이 상기 제1 방향에서 상기 제1 감지 전극에 마주하는 복수의 제2 감지 전극들을 포함하고,

상기 제1 감지 전극 및 상기 제2 감지 전극들 중 적어도 어느 하나는, 상기 제1 영역과 중첩하는 메인 패턴, 상기 메인 패턴과 상기 제2 영역 사이에 배치된 패턴, 및 상기 메인 패턴과 상기 패턴을 연결하는 연결 패턴을 포함하고,

상기 패턴은 상기 메인 패턴과 서로 상이한 면적을 가질 수 있다.

상기 메인 패턴 및 상기 패턴은 동일한 신호를 수신할 수 있다.

상기 패턴은 상기 메인 패턴보다 작은 면적을 가질 수 있다.

상기 패턴과 상기 메인 패턴은 동일층 상에 배치될 수 있다.

상기 제2 영역은 원형 및 타원형 중 어느 하나의 형상을 가지며, 상기 패턴은 상기 제2 영역의 형상에 대응되도록 소정의 곡률을 포함할 수 있다.

상기 제2 영역과 중첩하는 상기 표시 유닛 및 상기 감지 유닛이 관통되어 정의된 홀을 더 포함하고, 상기 홀은 상기 감지 그룹들 중 상기 제1 방향에서 인접한 제1 감지 그룹 및 제2 감지 그룹 중 적어도 어느 하나를 관통할 수 있다.

상기 홀은 상기 제1 감지 그룹의 상기 제2 감지 전극들 중 상기 제2 방향을 따라 인접한 두 개의 제2 감지 전극들을 관통하고, 상기 제1 감지 그룹의 상기 제1 감지 전극의 상기 패턴과 상기 제2 감지 그룹의 상기 제1 감지 전극의 상기 패턴은 상기 홀을 사이에 두고 상기 제1 방향을 따라 서로 이격될 수 있다.

상기 제1 감지 그룹의 상기 제2 감지 전극들의 상기 패턴들은 상기 홀을 사이에 두고 상기 제2 방향을 따라 서로 이격될 수 있다.

상기 제1 감지 그룹의 상기 제2 감지 전극들의 상기 패턴들 중 어느 하나에 연결된 상기 감지 배선의 일 부분은 상기 홀과 상기 제1 감지 전극의 상기 패턴 사이를 경유할 수 있다.

상기 홀은 상기 제1 감지 그룹의 상기 제2 감지 전극들 중 하나의 제2 감지 전극만을 관통할 수 있다.

상기 제1 감지 그룹의 상기 제2 감지 전극의 상기 메인 패턴은 상기 패턴을 사이에 두고 홀과 이격될 수 있다.

상기 홀은 상기 제1 감지 그룹의 상기 제2 감지 전극들 중 상기 제2 방향을 따라 인접한 두 개의 제2 감지 전극들을 관통할 수 있다.

상기 제1 감지 그룹의 상기 제2 감지 전극들 중 어느 하나의 상기 제2 감지 전극의 상기 패턴과 다른 하나의 상기 제2 감지 전극의 상기 패턴은 상기 홀을 사이에 두고 상기 제2 방향을 따라 이격될 수 있다.

상기 홀은 상기 제1 감지 그룹의 상기 제2 감지 전극들 중 상기 제2 방향을 따라 인접한 세 개 이상의 제2 감지 전극들을 관통할 수 있다.

상기 홀은 상기 제1 감지 그룹의 상기 제2 감지 전극들 중 두 개의 상기 제2 감지 전극들 및 상기 제2 감지 그룹의 상기 제1 감지 전극을 관통할 수 있다.

상기 제1 감지 그룹의 상기 제2 감지 전극들의 상기 패턴들은, 상기 제2 방향을 따라 서로 이격되고 상기 제2 감지 그룹의 상기 제1 감지 전극의 상기 패턴과 상기 홀을 사이에 두고 상기 제1 방향을 따라 이격될 수 있다.

상기 홀과 중첩하는 전자 모듈을 더 포함할 수 있다.

상기 패턴은 상기 홀을 둘러싸는 폐 라인 형상을 가질 수 있다.

상기 제2 영역과 중첩하는 상기 표시 유닛 및 상기 감지 유닛이 관통되어 정의된 홀을 더 포함하고, 상기 홀은 상기 감지 그룹들 중 상기 제2 방향에서 인접한 제1 감지 그룹 및 제2 감지 그룹 중 적어도 어느 하나를 관통할 수 있다.

상기 제1 감지 그룹의 상기 제1 감지 전극의 상기 패턴과 상기 제2 감지 그룹의 상기 제1 감지 전극의 상기 패턴은 상기 홀을 사이에 두고 상기 제2 방향을 따라 이격될 수 있다.

본 발명에 따르면, 소정의 홀이 정의된 액티브 영역 내에서 홀에 의해 외부 입력에 대한 감지 유닛의 감도 저하를 방지할 수 있다. 또한, 홀을 포함하는 액티브 영역 전체에 대해 균일한 감도를 가진 감지 영역을 제공할 수 있다.

도 1a는 본 발명의 일 실시예에 따른 전자 장치의 결합 사시도이다.
도 1b는 도 1a의 분해 사시도이다.
도 2는 도 1a에 도시된 전자 장치의 블록도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 유닛의 평면도이다.
도 3b는 도 3a의 일부 영역을 확대하여 도시한 평면도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 전자 패널의 단면도들이다.
도 5a는 본 발명의 일 실시예에 따른 감지 유닛의 평면도이다.
도 5b는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다.
도 5c는 도 5a에 도시된 일부 영역을 확대하여 도시한 평면도이다.
도 6a는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다.
도 6b는 도 6a에 도시된 일부 영역을 확대하여 도시한 평면도이다.
도 7a는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다.
도 7b는 도 7a에 도시된 일부 영역을 확대하여 도시한 평면도이다.
도 8a는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다.
도 8b는 도 8a에 도시된 일부 영역을 확대하여 도시한 평면도이다.
도 9a는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다.
도 9b는 도 9a에 도시된 일부 영역을 확대하여 도시한 평면도이다.
도 10a는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다.
도 10b는 도 10a에 도시된 일부 영역을 확대하여 도시한 평면도이다.
도 11a는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다.
도 11b는 도 11a에 도시된 일부 영역을 확대하여 도시한 평면도이다.
도 12a는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다.
도 12b는 도 12a에 도시된 일부 영역을 확대하여 도시한 평면도이다.
도 13a는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다.
도 13b는 도 13a에 도시된 일부 영역을 확대하여 도시한 평면도이다.
도 14a는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 14b는 도 14a의 일부 구성을 도시한 평면도이다.
도 15a는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 15b는 도 15a에 도시된 XX'영역을 간략히 표시한 평면도이다.
도 16a 및 도 16b는 본 발명의 일 실시예에 따른 전자 패널의 단면도들이다.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.

"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, "아래에", "하 측에", "위에", "상 측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 도면을 참조하여 본 발명에 대해 설명한다.

도 1a는 본 발명의 일 실시예에 따른 전자 장치의 결합 사시도이다. 도 1b는 도 1a의 분해 사시도이다. 도 2는 도 1a에 도시된 전자 장치의 블록도이다. 이하, 도 1a 내지 도 2를 참조하여 본 발명에 대해 설명한다.

전자 장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자 장치(EA)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 전자 장치(EA)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시예에서, 전자 장치(EA)는 스마트 폰으로 예시적으로 도시되었다.

전자 장치(EA)는 제1 방향(D1) 및 제2 방향(D2) 각각에 평행한 표시면(IS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(FS)은 전자 장치(EA)의 전면(front surface)과 대응될 수 있으며, 윈도우 부재(WM)의 전면(FS)과 대응될 수 있다. 이하, 전자 장치(EA)의 표시면, 전면, 및 윈도우 부재(WM)의 전면은 동일한 참조부호를 사용하기로 한다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1a에는 영상(IM)의 일 실시예로 시계와 복수의 아이콘들이 도시되었다.

본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 전면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR3, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.

한편, 본 발명의 일 실시예에 따른 전자 장치(EA)는 외부에서 인가되는 외부 입력(TC)을 감지할 수 있다. 외부 입력(TC)은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 도 1a에서 외부 입력(TC)은 전면에 인가되는 사용자의 손으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 외부 입력(TC)은 다양한 형태로 제공될 수 있고, 또한, 전자 장치(EA)는 전자 장치(EA)의 구조에 따라 전자 장치(EA)의 측면이나 배면에 인가되는 외부 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.

전자 장치(EA)는 윈도우 부재(100), 전자 패널(200), 전자 모듈(300), 및 하우징 유닛(400)을 포함한다. 본 실시예에서, 윈도우 부재(100)와 하우징 유닛(400)은 결합되어 전자 장치(EA)의 외관을 구성한다.

윈도우 부재(100)는 절연 패널을 포함할 수 있다. 예를 들어, 윈도우 부재(100)는 유리, 플라스틱, 또는 이들의 조합으로 구성될 수 있다. 윈도우 부재(100)는 외부에 노출되는 전면(FS)을 포함한다. 전자 패널(200)에 표시되는 영상(IM)은 전면(FS)을 통해 외부에서 시인된다. 윈도우 부재(100)의 전면(FS)은 전자 장치(EA)의 전면을 구성한다. 윈도우 부재(100)의 전면(FS)은 평면상에서 투과 영역(TA) 및 베젤 영역(BZA)으로 구분될 수 있다.

투과 영역(TA)은 입사되는 광을 투과시키는 영역일 수 있다. 투과 영역(TA)은 액티브 영역(AA)과 대응되는 형상을 가질 수 있다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 표시 패널(DP)의 액티브 영역(AA)에 표시되는 영상(IM)은 투과 영역(TA)을 통해 외부에서 시인될 수 있다.

베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.

베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 표시 모듈(200)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우 부재(100)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.

본 실시예에서, 홀 영역(HA)은 투과 영역(TA)에 정의될 수 있다. 홀 영역(HA)은 전자 패널(200)을 관통하는 홀(MH)과 중첩하는 영역일 수 있고, 전자 모듈(300)과 중첩하는 영역일 수 있다. 전자 장치(EA)는 홀 영역(HA)을 통해 전자 모듈(300)에 필요한 외부 신호를 수신하거나, 전자 모듈(300)로부터 출력되는 신호를 외부에 제공할 수 있다.

본 발명에 따르면, 홀 영역(HA)이 투과 영역(TA)과 중첩하게 제공됨으로써, 투과 영역(TA)외에서 홀 영역(HA)을 제공하기 위해 구비되는 별도의 영역이 생략될 수 있다. 이에 따라, 베젤 영역(BZA)의 면적이 감소될 수 있다.

전자 패널(200)은 이미지(IM)를 표시하고 외부 입력(TC)을 감지할 수 있다. 전자 패널(200)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.

본 실시예에서, 액티브 영역(AA)은 이미지(IM)가 표시되는 영역이며, 동시에 외부 입력(TC)이 감지되는 영역일 수 있다. 투과 영역(TA)은 적어도 액티브 영역(AA)과 중첩한다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력(TC)을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 이미지(IM)가 표시되는 영역과 외부 입력(TC)이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.

주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.

본 실시예에서, 전자 패널(200)은 액티브 영역(AA) 및 주변 영역(NAA)이 윈도우 부재(100)를 향하는 평탄한 상태로 조립된다. 다만 이는 예시적으로 도시한 것이고, 전자 패널(200)중 주변 영역(NAA)의 일부는 휘어질 수 있다. 이 때, 주변 영역(NAA) 중 일부는 전자 장치(EA)의 배면을 향하게 되어, 전자 장치(EA) 전면에서의 베젤 영역(BZA)이 감소될 수 있다. 또는, 전자 패널(200)은 액티브 영역(AA)의 일부도 휘어진 상태로 조립될 수도 있다. 또는, 본 발명의 일 실시예에 따른 전자 패널(200)에 있어서 주변 영역(NAA)은 생략될 수도 있다.

전자 패널(200)은 표시 유닛(210), 감지 유닛(220), 및 구동 회로(230)를 포함한다.

표시 유닛(210)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시 유닛(210)이 생성하는 영상(IM)은 투과 영역(TA)을 통해 표시면(IS)에 표시되어 외부에서 사용자에게 시인된다.

감지 유닛(220)은 외부에서 인가되는 외부 입력(TC)을 감지한다. 상술한 바와 같이, 감지 유닛(220)은 윈도우 부재(100)에 제공되는 외부 입력(TC)을 감지할 수 있다.

감지 유닛(220)은 복수의 감지 그룹들(SG)을 포함할 수 있다. 감지 그룹들(SG)은 제1 방향(DR1) 또는 제2 방향(DR2)을 따라 배열될 수 있다. 감지 유닛(220)은 감지 그룹들(SG)을 통해 외부 입력(TC)을 감지한다.

감지 그룹들(SG) 각각은 동일한 배열을 가진 감지 전극들을 포함할 수 있다. 감지 그룹들(SG) 각각은 규칙성을 가진 전극 배열의 최소 단위일 수 있다. 이에 대한 상세한 설명은 후술하기로 한다. 한편, 본 실시예에서, 감지 그룹들(SG)은 액티브 영역(AA)에 배치된 것으로 도시되었으나, 이에 한정되지 않고, 외부 입력(TC)의 감지가 필요한 다양한 영역에 배치될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

구동 회로(230)는 표시 유닛(210) 및 감지 유닛(220)과 전기적으로 연결된다. 구동 회로(230)는 메인 회로 기판(MB), 제1 회로 기판(CF1), 및 제2 회로 기판(CF2)을 포함한다.

제1 회로 기판(CF1)은 표시 유닛(210)과 전기적으로 연결된다. 제1 회로 기판(CF1)은 표시 유닛(210)과 메인 회로 기판(MB)을 연결할 수 있다. 본 실시예에서, 제1 회로 기판(CF1)은 연성 회로 필름으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제1 회로 기판(CF1)은 메인 회로 기판(MB)과 연결되지 않을 수도 있고, 제1 회로 기판(CF1)은 리지드한 기판일 수도 있다.

제1 회로 기판(CF1)은 주변 영역(NAA)에 배치된 표시 유닛(210)의 패드들(표시 패드들)에 접속될 수 있다. 제1 회로 기판(CF1)은 표시 유닛(210)을 구동하기 위한 전기적 신호를 표시 유닛(210)에 제공한다. 전기적 신호는 제1 회로 기판(CF1)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.

제2 회로 기판(CF1)은 감지 유닛(220)과 전기적으로 연결된다. 제2 회로 기판(CF2)은 감지 유닛(220)과 메인 회로 기판(MB)을 연결할 수 있다. 본 실시예에서, 제2 회로 기판(CF2)은 연성 회로 필름으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제2 회로 기판(CF2)은 메인 회로 기판(MB)과 연결되지 않을 수도 있고, 제2 회로 기판(CF2)은 리지드한 기판일 수도 있다.

제2 회로 기판(CF2)은 주변 영역(NAA)에 배치된 감지 유닛(220)의 패드들(감지 패드들)에 접속될 수 있다. 제2 회로 기판(CF2)은 감지 유닛(220)을 구동하기 위한 전기적 신호를 감지 유닛(220)에 제공한다. 전기적 신호는 제2 회로 기판(CF2)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.

메인 회로 기판(MB)은 전자 패널(200)을 구동하기 위한 각종 구동 회로나 전원 공급을 위한 커넥터 등을 포함할 수 있다. 제1 회로 기판(CF1)과 제2 회로 기판(CF2)은 각각 메인 회로 기판(MB)에 접속될 수 있다. 본 발명에 따르면, 하나의 메인 회로 기판(MB)을 통해 전자 패널(200)을 용이하게 제어할 수 있다.

다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 전자 패널(200)에 있어서, 표시 유닛(210)과 감지 유닛(220)은 서로 다른 메인 회로 기판에 연결될 수도 있고, 제1 회로 기판(CF1)과 제2 회로 기판(CF2) 중 어느 하나는 메인 회로 기판(MB)에 연결되지 않을 수도 있으며, 제1 회로 기판(CF1)과 제2 회로 기판(CF2) 중 적어도 어느 하나는 생략될 수도 있다. 본 발명의 일 실시예에 따른 전자 패널(200)은 다양한 구조를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

한편, 본 발명의 일 실시예에 따른 전자 패널(200)에는 전자 패널(200)을 관통하는 소정의 관통 홀(MH, 이하 홀)이 정의될 수 있다. 표시 유닛(210) 및 감지 유닛(220) 각각은 홀(MH)에 의해 관통될 수 있다.

홀(MH)은 액티브 영역(AA)에 정의되어 전자 패널(200)을 관통한다. 홀(MH)이 액티브 영역(AA) 내에 정의됨으로써, 홀 영역(HA)은 투과 영역(TA) 내에 제공될 수 있다. 홀 영역(HA)의 가장 자리는 홀(MH)의 가장 자리를 에워쌀 수 있다. 즉, 본 실시에에서, 홀 영역(HA)의 평면적은 홀(MH)의 평면적 이상으로 제공될 수 있다.

한편, 본 실시예에서, 홀(MH)은 감지 그룹들(SG) 중 적어도 어느 하나를 관통할 수 있다. 홀 영역(HA)은 감지 그룹들(SG) 중 적어도 어느 하나와 평면상에서 중첩할 수 있다. 감지 그룹들(SG)을 구성하는 감지 전극들 중 일부는 홀(MH)에 의해 제거된 형상을 가질 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.

전자 모듈(300)은 윈도우 부재(100)의 하 측에 배치된다. 전자 모듈(300)은 홀(MH)과 평면상에서 중첩하고 홀 영역(HA)과 중첩할 수 있다. 전자 모듈(300)은 전자 장치(EA)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 전자 모듈(300)은 미 도시된 커넥터 등을 통해 전자 패널(200)과 전기적으로 연결될 수 있다. 예를 들어, 전자 모듈(300)은 카메라, 스피커, 또는 광이나 열 등의 감지 센서일 수 있다.

본 실시예에서, 전자 모듈(300)의 적어도 일부는 홀(MH) 내에 수용될 수 있다. 또는, 전자 모듈(300)은 전자 패널(200)의 배면에 배치된 상태로 홀(MH)과 평면상에서 중첩할 수도 있다. 전자 모듈(300)은 홀(MH)을 통해 전달되는 외부 입력을 수신하거나 홀(MH)을 통해 출력을 제공할 수 있다. 본 발명에 따르면, 전자 모듈(300)은 액티브 영역(AA)에 중첩하여 배치됨으로써, 베젤 영역(BZA)의 증가를 방지할 수 있다.

도 2를 참조하면, 전자 장치(EA)는 전자 패널(200), 전원공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)을 포함할 수 있다. 전자 패널(200), 전원 공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)은 서로 전기적으로 연결될 수 있다. 도 2에는 전자 패널(200)의 구성 중 표시 유닛(210) 및 감지 유닛(220)이 예시적으로 도시되었다.

전원공급 모듈(PM)은 전자 장치(EA)의 전반적인 동작에 필요한 전원을 공급한다. 전원공급 모듈(PM)은 통상적인 배터리 모듈을 포함할 수 있다.

제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 전자 장치(EA)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 제1 전자모듈(EM1)은 전자 패널(200)과 전기적으로 연결된 마더보드에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다.

제1 전자모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(IF)를 포함할 수 있다. 상기 모듈들 중 일부는 마더보드에 실장되지 않고, 연성회로기판을 통해 마더보드에 전기적으로 연결될 수도 있다.

제어 모듈(CM)은 전자 장치(EA)의 전반적인 동작을 제어한다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어, 제어 모듈(CM)은 전자 패널(200)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 전자 패널(200)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다.

무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함한다.

영상입력 모듈(IIM)은 영상 신호를 처리하여 전자 패널(200)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환한다.

외부 인터페이스(IF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 한다.

제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 상기 구성들은 마더보드에 직접 실장되거나, 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 전자 패널(200)과 전기적으로 연결되거나, 제1 전자 모듈(EM1)과 전기적으로 연결될 수 있다.

음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력한다.

발광 모듈(LM)은 광을 생성하여 출력한다. 발광 모듈(LM)은 적외선을 출력할 수 있다. 발광 모듈(LM)은 LED 소자를 포함할 수 있다. 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 생성된 적외광이 출력된 후, 외부 물체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(LRM)에 입사될 수 있다. 카메라 모듈(CMM)은 외부의 이미지를 촬영한다.

본 발명의 일 실시예에 따른 전자 모듈(300)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)의 구성들 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 전자 모듈(300)은 카메라, 스피커, 광 감지 센서, 및 열 감지 센서 중 적어도 어느 하나를 포함할 수 있다. 전자 모듈(300)은 홀 영역(HA)을 통해 수신되는 외부 피사체를 감지하거나 홀 영역(HA)을 통해 음성 등의 소리 신호를 외부에 제공할 수 있다. 또한, 전자 모듈(300)은 복수의 구성들을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.

다시 도 1a 및 도 1b를 참조하면, 하우징 유닛(400)은 윈도우 부재(100)와 결합된다. 하우징 유닛(400)은 윈도우 부재(WM)와 결합되어 소정의 내부 공간을 제공한다. 전자 패널(200) 및 전자 모듈(300)은 내부 공간에 수용될 수 있다.

하우징 유닛(400)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징 유닛(400)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징 유닛(400)은 내부 공간에 수용된 전자 장치(EA)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.

본 발명에 따르면, 전자 모듈(300)을 위해 전자 패널(200)에 홀(MH)을 제공할 수 있다. 이에 따라, 베젤 영역(BZA)의 면적이 감소될 수 있어 전자 장치(EA)의 미감이 향상될 수 있다.

도 3a는 본 발명의 일 실시예에 따른 표시 유닛의 평면도이고, 도 3b는 도 3a의 일부 영역을 확대하여 도시한 평면도이다. 도 4a 및 도 4b는 본 발명의 일 실시예에 따른 전자 패널의 단면도들이다.

도 3b에는 홀(MH)이 배치된 영역을 간략히 도시하였다. 도 4a에는 도 1b에 도시된 전자 패널(200)의 단면도를 도시하였고, 도 4b에는 본 발명의 일 실시예에 따른 전자 패널(200-1)의 단면도를 도시하였다. 도 4a 및 도 4b에는 전자 패널(200, 200-1) 중 홀(MH)이 정의된 영역의 단면도들을 도시하였다. 이하, 도 3a 내지 도 4b를 참조하여 본 발명에 대해 설명한다.

표시 유닛(210)은 베이스 기판(BS), 복수의 화소들(PX), 복수의 신호 라인들(GL, DL, PL), 및 복수의 표시 패드들(PDD)을 포함한다. 액티브 영역(AA) 및 주변 영역(NAA)은 베이스 기판(BS)에 의해 제공되는 영역들일 수 있다. 베이스 기판(BS)은 절연 기판을 포함할 수 있다. 예를 들어, 베이스 기판(BS)은 유리 기판, 플라스틱 기판, 또는 이들의 조합으로 구성될 수 있다.

신호 라인들(GL, DL, PL)은 화소들(PX)에 연결되어 화소들(PX)에 전기적 신호들을 전달한다. 표시 유닛(DPU)에 포함되는 신호 라인들 중 스캔 라인(GL), 데이터 라인(DL), 및 전원 라인(PL)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 신호 라인들(GL, DL, PL)은 전원 라인, 초기화 전압 라인, 발광 제어 라인 중 적어도 어느 하나를 더 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.

화소들(PX)은 액티브 영역(AA)에 배치될 수 있다. 본 실시예에서는 복수의 화소들 중 하나의 화소(PX)의 신호 회로도를 확대하여 예시적으로 도시하였다. 화소(PX)는 제1 박막 트랜지스터(TR1), 커패시터(CP), 제2 박막 트랜지스터(TR2), 및 발광 소자(OD)를 포함할 수 있다. 제1 박막 트랜지스터(TR1)는 화소(PX)의 온-오프를 제어하는 스위칭 소자일 수 있다. 제1 박막 트랜지스터(TR1)는 스캔 라인(GL)을 통해 전달된 스캔 신호에 응답하여 데이터 라인(DL)을 통해 전달된 데이터 신호를 전달 또는 차단할 수 있다.

커패시터(CP)는 제1 박막 트랜지스터(TR1)와 전원 라인(PL)에 연결된다. 커패시터(CP)는 제1 박막 트랜지스터(TR1)로부터 전달된 데이터 신호와 전원 라인(PL)에 인가된 제1 전원 신호 사이의 차이에 대응하는 전하량을 충전한다.

제2 박막 트랜지스터(TR2)는 제1 박막 트랜지스터(TR1), 커패시터(CP), 및 발광 소자(OD)에 연결된다. 제2 박막 트랜지스터(TR2)는 커패시터(CP)에 저장된 전하량에 대응하여 발광 소자(OD)에 흐르는 구동전류를 제어한다. 커패시터(CAP)에 충전된 전하량에 따라 제2 박막 트랜지스터(TR2)의 턴-온 시간이 결정될 수 있다. 제2 박막 트랜지스터(TR2)는 턴-온 시간 동안 전원 라인(PL)을 통해 전달된 제1 전원 신호를 발광 소자(OD)에 제공한다.

발광 소자(OD)는 전원 단자(VSS)와 연결되어 전원 라인(PL)이 제공하는 제1 전원 신호와 상이한 전원 신호(이하, 제2 전원 신호)를 제공받는다. 발광 소자(EMD)에는 제2 박막 트랜지스터(TR2)로부터 제공되는 전기적 신호와 제2 전원 신호 사이의 차이에 대응하는 구동 전류가 흐르게 되고, 발광 소자(OD)는 구동 전류에 대응하는 광을 생성할 수 있다. 한편, 이는 예시적으로 도시한 것이고, 화소(PX)는 다양한 구성과 배열을 가진 전자 소자들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

홀(MH)은 액티브 영역(AA) 내에 정의될 수 있다. 이에 따라, 화소들(PX) 중 적어도 일부는 홀(MH)에 인접하여 배치될 수 있다. 화소들(PX) 중 일부는 홀(MH)을 에워쌀 수 있다.

도 3b 및 도 4a를 참조하면, 용이한 설명을 위해 홀 영역(HA)을 도시하였다. 이하, 도 3b 및 도 4a를 참조하여 본 발명에 대해 설명한다.

홀 영역(HA)은 홀(MH)보다 상대적으로 큰 면적을 가질 수 있다. 이에 따라, 홀 영역(HA)의 가장 자리(점선 처리된 부분)는 홀(MH)의 가장 자리를 에워쌀 수 있다.

홀 영역(HA) 중 홀(MH) 외 측의 영역은 배선 영역(LA)으로 정의될 수 있다. 본 실시예에서, 홀 영역(HA)은 홀(MH) 및 배선 영역(LA)을 포함하는 영역과 대응될 수 있다.

전자 패널(200)은 베이스 기판(BS), 보조층(BL), 화소(PX), 복수의 절연층들(10, 20, 30, 40), 봉지 기판(ECG), 및 감지 유닛(220)을 포함한다. 베이스 기판(BS)은 절연 물질을 포함한다. 예를 들어, 베이스 기판(BS)은 유리, 수지 필름, 또는 유기층 및 무기층이 교번하여 적층된 적층 필름을 포함할 수 있다.

보조층(BL)은 무기물을 포함한다. 보조층(BL)은 배리어층(barrier layer) 및/또는 버퍼층(buffer layer)을 포함할 수 있다. 이에 따라, 보조층(BL)은 베이스 층(BS)을 통해 유입되는 산소나 수분이 화소들(PX)에 침투되는 것을 방지하거나, 화소들(PX)이 안정적으로 형성되도록 베이스 기판(BS)의 표면 에너지보다 낮은 표면 에너지를 제공한다.

한편, 베이스 기판(BS) 및 보조층(BL) 중 적어도 어느 하나는 복수로 제공되어 서로 교번하여 적층될 수도 있다. 또는, 보조층(BL)을 구성하는 배리어층 및 버퍼층의 적어도 어느 하나는 복수로 제공될 수도 있고 생략될 수도 있다.

홀 영역(HA)에는 화소들(PX)에 연결된 복수의 신호 라인들(SL1, SL2)이 배치될 수 있다. 신호 라인들(SL1, SL2)은 홀 영역(HA)을 경유하여 화소들(PX)에 접속된다. 도 3b에는 용이한 설명을 위해 화소들(PX)에 연결된 복수의 신호 라인들 중 제1 신호 라인(SL1) 및 제2 신호 라인(SL2)을 예시적으로 도시하였다.

화소들(PX) 각각은 제1 신호 라인(SL1) 및 제2 신호 라인(SL2)과 연결된다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 화소들(PX) 각각은 다양한 신호 라인들에 추가적으로 연결될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 이하, 하나의 화소(PX)를 기준으로 화소(PX)에 대해 설명한다.

제1 신호 라인(SL1)은 제1 방향(DR1)을 따라 연장된다. 제1 신호 라인(SL1)은 화소들(PX) 중 제1 방향(DR1)을 따라 배열된 동일 행 내의 화소들에 연결된다. 제1 신호 라인(SL1)은 게이트 라인(GL)과 대응되는 것으로 예시적으로 설명한다.

제1 신호 라인(SL1)에 연결된 화소들 중 일부는 홀(MH)을 중심으로 좌 측에 배치되고, 다른 일부는 홀(MH)을 중심으로 우 측에 배치된다. 이에 따라, 제1 신호 라인(SL1)에 연결된 동일 행 내의 화소들은 홀(MH)을 중심으로 일부의 화소가 생략되더라도, 실질적으로 동일한 게이트 신호에 의해 온/오프 될 수 있다

제2 신호 라인(SL2)은 제2 방향(DR2)을 따라 연장된다. 제2 신호 라인(SL2)은 화소들(PX) 중 제2 방향(DR2)을 따라 배열된 동일 열 내의 화소들에 연결된다. 제2 신호 라인(SL2)은 데이터 라인(DL)과 대응되는 것으로 예시적으로 설명한다.

제2 신호 라인(SL1)에 연결된 화소들 중 일부는 홀(MH)을 중심으로 상 측에 배치되고, 다른 일부는 홀(MH)을 중심으로 하 측에 배치된다. 이에 따라, 제2 신호 라인(SL2)에 연결된 동일 열 내의 화소들은 홀(MH)을 중심으로 일부의 화소가 생략되더라도, 동일한 라인을 통해 데이터 신호를 수신할 수 있다.

한편, 본 발명의 일 실시예에 따른 전자 패널(200)은 홀 영역(HA)에 배치된 연결 패턴을 더 포함할 수도 있다. 이때, 제1 신호 라인(SL1)은 홀 영역(HA)과 중첩하는 영역에서 단절될 수 있다. 제1 신호 라인(SL)의 단절된 부분들은 연결 패턴을 통해 연결될 수 있다. 마찬가지로, 제2 신호 라인(SL2)은 홀 영역(HA)과 중첩하는 영역에서 단절될 수 있고, 제2 신호 라인의 단절된 부분들을 연결하는 연결 패턴이 더 제공될 수도 있다.

화소(PX)는 액티브 영역(AA)에 배치될 수 있다. 본 실시예에서, 화소(PX)는 도 3a에 도시된 화소(PX)의 등가 회로도의 구성들 중 제2 박막 트랜지스터(TR, 이하, 박막 트랜지스터)와 발광 소자(OD)를 예시적으로 도시하였다. 제1 내지 제4 절연층들(10, 20, 30, 40) 각각은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다.

박막 트랜지스터(TR)는 반도체 패턴(SP), 제어 전극(CE), 입력 전극(IE), 및 출력 전극(OE)을 포함한다. 반도체 패턴(SP)은 보조층(BL) 상에 배치된다. 반도체 패턴(SP)은 반도체 물질을 포함할 수 있다. 제어 전극(CE)은 제1 절연층(10)을 사이에 두고 반도체 패턴(SP)으로부터 이격된다. 제어 전극(CE)은 상술한 제1 박막 트랜지스터(TR1: 도 3a 참조) 및 커패시터(CAP: 도 3a 참조)의 일 전극과 연결될 수 있다.

입력 전극(IE)과 출력 전극(OE)은 제2 절연층(20)을 사이에 두고 제어 전극(CE)으로부터 이격된다. 화소 트랜지스터(TR-P)의 입력 전극(IE)과 출력 전극(OE)은 제1 절연층(10) 및 제2 절연층(20)을 관통하여 반도체 패턴(SP)의 일측 및 타측에 각각 접속된다.

제3 절연층(30)은 제2 절연층(20) 상에 배치되어 입력 전극(IE) 및 출력 전극(OE)을 커버한다. 한편, 박막 트랜지스터(TR)에 있어서, 반도체 패턴(SP)이 제어 전극(CE) 상에 배치될 수도 있다. 또는, 반도체 패턴(SP)이 입력 전극(IE)과 출력 전극(OE) 상에 배치될 수도 있다. 또는, 입력 전극(IE)과 출력 전극(OE)은 반도체 패턴(SP)과 동일 층 상에 배치되어 반도체 패턴(SP)에 직접 접속될 수도 있다. 본 발명의 일 실시예에 따른 박막 트랜지스터(TR)는 다양한 구조들로 형성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

발광 소자(OD)는 제3 절연층(30) 상에 배치된다. 발광 소자(OD)는 제1 전극(E1), 발광 패턴(EP), 유기층(EL), 및 제2 전극(E2)을 포함한다.

제1 전극(E1)은 제3 절연층(30)을 관통하여 박막 트랜지스터(TR)에 접속될 수 있다. 한편, 도시되지 않았으나, 전자 패널(200)은 제1 전극(E1)과 박막 트랜지스터(TR) 사이에 배치되는 별도의 연결 전극을 더 포함할 수도 있고, 이때, 제1 전극(E1)은 연결 전극을 통해 박막 트랜지스터(TR)에 전기적으로 접속될 수 있다.

제4 절연층(40)은 제3 절연층(30) 상에 배치된다. 제4 절연층(40)은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다. 제4 절연층(40)에는 개구부가 정의될 수 있다. 개구부는 제1 전극(E1)의 적어도 일부를 노출시킨다. 제4 절연층(40)은 화소 정의막일 수 있다.

발광 패턴(EP)은 개구부에 배치되어, 개구부에 의해 노출된 제1 전극(E1) 상에 배치된다. 발광 패턴(EP)은 발광 물질을 포함할 수 있다. 예를 들어, 발광 패턴(EP)은 적색, 녹색, 및 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있으며, 형광 물질 또는 인광 물질을 포함할 수 있다. 발광 패턴(EP)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다. 발광 패턴(EP)은 제1 전극(E1) 및 제2 전극(E2) 사이의 전위 차이에 응답하여 광을 발광할 수 있다.

제어층(EL)은 제1 전극(E1)과 제2 전극(E2) 사이에 배치된다. 제어층(EL)은 발광 패턴(EP)에 인접하여 배치된다. 제어층(EL)은 전하의 이동을 제어하여 발광 소자(OL)의 발광 효율 및 수명을 향상시킨다. 제어층(EL)은 정공 수송 물질, 정공 주입 물질, 전자 수송 물질, 전자 주입 물질 중 적어도 어느 하나를 포함할 수 있다.

본 실시예에서, 제어층(EL)은 발광 패턴(EP)과 제2 전극(E2) 사이에 배치된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제어층(EL)은 발광 패턴(EP)과 제1 전극(E1) 사이에 배치될 수도 있고, 발광 패턴(EP)을 사이에 두고 제3 방향(DR3)을 따라 적층되는 복수의 층들로 제공될 수도 있다.

제어층(EL)은 액티브 영역(AA)으로부터 주변 영역(NAA)까지 연장된 일체의 형상을 가질 수 있다. 제어층(EL)은 복수의 화소들에 공통적으로 제공될 수 있다.

제2 전극(E2)은 발광 패턴(EP) 상에 배치된다. 제2 전극(E2)은 제1 전극(E1)과 대향될 수 있다. 제2 전극(E2)은 액티브 영역(AA)으로부터 주변 영역(NAA)까지 연장된 일체의 형상을 가질 수 있다. 제2 전극(E2)은 복수의 화소들에 공통적으로 제공될 수 있다. 화소들 각각에 배치된 각각의 발광 소자(OD)는 제2 전극(E2)을 통해 공통의 전원 전압(이하, 제2 전원 전압)을 수신한다.

제2 전극(E2)은 투과형 도전 물질 또는 반 투과형 도전 물질을 포함할 수 있다. 이에 따라, 발광 패턴(EP)에서 생성된 광은 제2 전극(E2)을 통해 제3 방향(DR3)을 향해 용이하게 출사될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 발광 소자(OD)는 설계에 따라, 제1 전극(E1)이 투과형 또는 반 투과형 물질을 포함하는 배면 발광 방식으로 구동되거나, 전면과 배면 모두를 향해 발광하는 양면 발광 방식으로 구동될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.

봉지 기판(ECG)은 절연 물질을 포함할 수 있다. 예를 들어, 봉지 기판(ECG)은 유리기판 또는 플라스틱 기판을 포함할 수 있다. 상술한 광학 부재(OP)는 봉지 기판(ECG) 상에 배치될 수 있다. 본 발명의 일 실시예에 따른 표시 패널(DP)은 봉지 기판(ECG)을 포함함으로써, 외부 충격에 대해 향상된 신뢰성을 가질 수 있다.

봉지 기판(ECG)은 제2 전극(E2)으로부터 제3 방향(D3)에서 소정 간격 이격되어 배치될 수 있다. 봉지 기판(ECG)과 제2 전극(E2) 사이의 공간(GP)은 공기 또는 비활성 기체로 충진될 수 있다.

봉지 기판(ECG)은 실링 부재(PSL)를 통해 베이스 기판(BS)과 결합되고 화소(PX)를 밀봉한다. 봉지 기판(ECG)은 실링 부재(PSL)를 통해 소정의 간격을 유지하며 베이스 기판(BS) 상에 배치될 수 있다.

실링 부재(PSL)는 홀(MH)의 내면을 정의하는 일 구성일 수 있다. 실링 부재(PSL)는 광 경화성 수지 또는 광 가소성 수지와 같은 유기물을 포함하거나, 프릿 실(frit seal)과 같은 무기물을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

감지 유닛(220)은 봉지 기판(ECG) 상에 배치된다. 감지 유닛(220)은 감지 전극(SE) 및 감지 절연층(ISL)을 포함할 수 있다.

감지 전극(SE)은 봉지 기판(ECG) 상에 배치된다. 한편, 이는 예시적으로 도시한 것이고, 감지 전극(SE)과 봉지 기판(ECG) 사이에는 소정의 절연층이 더 배치될 수도 있다.

감지 전극(SE)은 액티브 영역(AA)에 배치된다. 감지 전극(SE)은 상술한 감지 그룹들(SG) 각각을 구성할 수 있다. 감지 전극(SE)은 도전 물질을 포함한다.

감지 전극(SE)은 메인 패턴(MP), 홀 패턴(HP), 및 연결 패턴(BP)을 포함할 수 있다. 메인 패턴(MP)은 홀 영역(HA)으로부터 이격되어 배치된다. 메인 패턴(MP)은 발광 소자(OD)와 평면상에서 중첩할 수 있다.

메인 패턴(MP)은 광학적으로 투명할 수 있다. 예를 들어, 감지 전극(SE)은 투명 전도성 산화물(Transparent conductive oxide, TCO)을 포함할 수 있다. 또는, 메인 패턴(MP)은 발광 소자(OD)와 중첩하는 영역이 오픈된 메탈 메쉬를 포함할 수도 있다. 이에 따라, 메인 패턴(MP)이 발광 소자(OD)로부터 출사된 광의 발광 효율에 미치는 영향이 감소될 수 있다.

홀 패턴(HP)은 홀 영역(HA)에 배치된다. 홀 패턴(HP)은 메인 패턴(MP)으로부터 이격된다. 홀 패턴(HP)은 배선 영역(LA)에 배치되어 홀(MH)에 인접할 수 있다.

연결 패턴(BP)은 홀 패턴(HP)에 연결된다. 연결 패턴(BP)은 홀 영역(HA), 구체적으로 배선 영역(LA)을 경유하여 홀 영역(HA) 내에 배치된 홀 패턴(HP)과 홀 영역(HA) 외측에 배치된 메인 패턴(MP)을 전기적으로 연결할 수 있다. 또는, 연결 패턴(BP)은 홀 패턴(BP)이 복수로 구비되는 경우, 홀 영역(HA) 내에서 인접하는 홀 패턴들을 연결할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.

본 실시예에서, 홀 패턴(HP)은 메인 패턴(MP)과 동일한 층 상에 배치될 수 있다. 한편, 홀 패턴(HP)은 메인 패턴(MP)과 동일한 물질로 형성될 수 있다. 또한, 연결 패턴(BP)은 홀 패턴(HP) 및 메인 패턴(MP)과 동일한 층 상에 배치되고 동일한 물질로 형성될 수도 있다. 이에 따라, 홀 패턴(HP), 연결 패턴(BP), 및 메인 패턴(MP)이 하나의 마스크를 통해 동시에 형성될 수 있어 공정이 단순화되고 공정 비용이 절감될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 연결 패턴(BP)은 홀 패턴(HP)과 상이한 층 상에 배치될 수도 있고, 홀 패턴(HP)은 메인 패턴(MP)과 다른 물질로 형성될 수도 있다.

감지 절연층(ISL)은 봉지 기판(ECG) 상에 배치되어 감지 전극(SE)을 커버한다. 감지 절연층(ISL)은 절연 물질을 포함할 수 있다. 감지 절연층(ISL)은 유기물 및/또는 무기물을 포함할 수 있고, 단층 또는 다층으로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

도 4b를 참조하면, 전자 패널(200-1)에 있어서, 봉지 기판(ECG)은 봉지층(ECL)으로 대체될 수도 있다. 봉지층(ECL)은 표시 소자(OD) 상에 배치되어 표시 소자(OD)를 봉지한다. 봉지층(ECL)은 복수의 화소들에 공통적으로 제공될 수 있다. 한편, 도시되지 않았으나, 제2 전극(E2)과 봉지층(ECL) 사이에는 제2 전극(E2)을 커버하는 캡핑층(capping layer)이 더 배치될 수도 있다.

봉지층(ECL)은 제3 방향(D3)을 따라 순차적으로 적층된 제1 무기층(IOL1), 유기층(OL), 및 제2 무기층(IOL2)을 포함할 수 있다. 다만 이에 한정되지 않고, 봉지층(EP-E)은 복수의 무기층들 및 유기층들을 더 포함할 수 있다.

제1 무기층(IOL1)은 제2 전극(E2)을 커버할 수 있다. 제1 무기층(IOL1)은 외부 수분이나 산소가 표시 소자(OD)에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 무기층(IOL1)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제1 무기층(IOL1)은 증착 공정을 통해 형성될 수 있다.

유기층(OL)은 제1 무기층(IOL1) 상에 배치되어 제1 무기층(IOL1)에 접촉할 수 있다. 유기층(OL)은 제1 무기층(IOL1) 상에 평탄면을 제공할 수 있다. 제1 무기층(IOL1) 상면에 형성된 굴곡이나 제1 무기층(IOL1) 상에 존재하는 파티클(particle) 등은 유기층(OL)에 의해 커버되어, 제1 무기층(IOL1)의 상면의 표면 상태가 유기층(OL) 상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 또한, 유기층(OL)은 접촉하는 층들 사이의 응력을 완화시킬 수 있다. 유기층(OL)은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.

제2 무기층(IOL2)은 유기층(OL) 상에 배치되어 유기층(OL)을 커버한다. 제2 무기층(IOL2)은 제1 무기층(IOL1) 상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 제2 무기층(IOL2)은 유기층(OL)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다. 제2 무기층(IOL2)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제2 무기층(IOL2)은 증착 공정을 통해 형성될 수 있다.

전자 패널(200-1)은 커버층(PTL)을 더 포함할 수 있다. 커버층(PTL)은 봉지층(ECL) 상에 배치될 수 있다. 봉지층(ECL) 중 적어도 일부를 커버할 수 있다. 커버층(PTL)은 상측에 평탄면을 제공하는 평탄화 층으로 기능하거나, 봉지층(ECL)을 보호하는 보호층으로 기능할 수 있다.

감지 유닛(220)은 커버층(PTL) 상에 배치될 수 있다. 본 실시예에서, 홀(MH)의 내면(MHE1)은 베이스 기판(BS), 보조층(BL), 제1 절연층(10), 제2 절연층(20), 제1 무기층(IOL1), 제2 무기층(IOL2), 커버층(TPL), 및 감지 절연층(ISL)의 단면에 의해 정의될 수 있다.

한편, 홀 영역(HA)에는 소정의 함몰 패턴(GV)이 정의될 수 있다. 함몰 패턴(GV)은 홀(MH)을 통해 침투될 수 있는 수분이나 산소가 화소(PX)로 유입되는 경로를 차단한다. 함몰 패턴(GV)은 평면상에서 홀(MH)의 가장자리를 따라 배치되며, 본 실시예에서는 홀(MH)을 에워싸는 원 형 링 형상으로 도시되었다.

다만, 이는 예시적으로 도시한 것이고, 함몰 패턴(GV)은 홀(MH)과 상이한 형상을 갖거나, 다각형, 타원, 또는 적어도 일부의 곡선을 포함하는 폐라인 형상을 갖거나, 또는 부분적으로 단절된 복수의 패턴들을 포함하는 형상으로 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.

함몰 패턴(GV)은 표시 유닛(210)의 전면으로부터 함몰된 패턴으로, 표시 유닛(210)의 구성들 중 일부를 제거하여 형성될 수 있다. 한편, 함몰 패턴(GV)은 홀(MH)과 달리 표시 유닛(210)을 관통하지 않는다. 이에 따라, 함몰 패턴(GV)과 중첩하는 베이스 기판(BS)의 배면은 함몰 패턴(GV)에 의해 오픈 되지 않는다.

도 4a에 도시된 것과 같이, 전자 패널(200)에 있어서, 함몰 패턴(GV)은 베이스 기판(BS) 상에 정의될 수 있다. 함몰 패턴(GV)은 제2 절연층(20)에 형성된 관통부가 제1 절연층(10)을 노출하여 형성될 수 있다. 이때, 언더컷을 형성하는 소정의 팁부(TP)는 제2 절연층(20) 상에 제공되어 제2 절연층(20)에 형성된 관통부의 내측을 향해 돌출될 수 있다. 함몰 패턴(GV)의 내면은 제2 절연층(20)에 형성된 관통부 내면과 팁부(TP)가 제어층(EL) 및 제2 전극(E2) 중 적어도 어느 하나에 의해 커버되어 형성될 수 있다. 본 실시예에서, 함몰 패턴(GV)의 내면은 제2 전극(E2)에 의해 제공될 수 있다.

이때, 소정의 유기 패턴(EL-P)이 함몰 패턴(GV)에 배치될 수 있다. 유기 패턴(EL-P)은 제2 절연층(20) 중 제거된 부분에 배치되고 제어층(EL) 및 제2 전극(E2) 중 적어도 어느 하나에 의해 커버될 수 있다. 유기 패턴(EL-P)은 제어층(EL)과 동일한 물질을 포함할 수 있다. 또는 유기 패턴(EL-P)은 제2 전극(E2)이나 미 도시된 캡핑층과 동일한 물질을 포함할 수도 있다. 유기 패턴(EL-P)은 단층 또는 다층 구조를 가질 수 있다.

도 4b에 도시된 것과 같이, 전자 패널(200-1)에 있어서, 함몰 패턴(GV-1)은 베이스 기판(BS)에 정의될 수도 있다. 함몰 패턴(GV-1)은 베이스 기판(BS)의 일 부분만을 남기고, 봉지층(ECL) 하측에 배치된 나머지 구성들 중 홀(MH)에 인접하는 구성들을 관통하여 형성될 수 있다. 본 실시예에서, 함몰 패턴(GV-1)은 보조층(BL)에 형성된 관통부와 베이스 기판(BS)에 형성된 함몰부가 연결되어 형성될 수 있다. 함몰 패턴(GV-1)의 내면은 보조층(BL)에 형성된 관통부와 베이스 기판(BS)에 형성된 함몰부가 제1 무기층(IOL1) 및 제2 무기층(IOL2)에 의해 커버되어 형성될 수 있다. 본 실시예에서, 함몰 패턴(GV-1)의 내면은 제2 무기층(IOL2)에 의해 제공될 수 있다.

본 실시예에서의 팁 부(TP)는 보조층(BL)의 일부가 베이스 기판(BS)보다 함몰 패턴(GV-1)의 내 측으로 돌출되어 형성될 수 있다. 한편, 본 발명의 일 실시예에 따른 전자 패널(200-1)은 함몰 패턴(GV-1)에 팁 부(TP)가 형성될 수 있다면, 다양한 층 구조를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

본 실시예에 따르면, 유기 패턴(EL-P)은 제어층(EL) 및 제2 전극(E2)으로부터 이격되어 함몰 패턴(GV-1) 내에 배치될 수 있다. 제1 무기층(IOL1)에 의해 커버되어 외부로 노출되지 않을 수 있다.

본 발명에 따르면, 함몰 패턴(GV-1)은 홀(MH) 측면에서부터 액티브 영역(AA)까지 연결되는 제어층(EL)의 연속성을 차단한다. 제어층(EL)은 함몰 패턴(GV)과 중첩하는 영역에서 단절될 수 있다. 제어층(EL)은 수분이나 공기 등의 외부 오염의 이동 경로가 될 수 있다. 홀(MH)에 의해 노출된 층, 예를 들어 제어층(EL)으로부터 유입될 수 있는 수분이나 공기가 홀 영역(MHA)을 지나 화소(PX)로 유입되는 경로가 함몰 패턴(GV-1)에 의해 차단될 수 있다. 이에 따라, 홀(MH)이 형성된 전자 패널(200-1)의 신뢰성이 향상될 수 있다.

한편, 본 발명의 일 실시예에 따른 전자 패널(200, 200-1)에 있어서, 함몰 패턴(GV, GV-1)은 배선 영역(LA) 내에서 서로 이격되어 배열된 복수로 구비될 수도 있다. 또는, 함몰 패턴(GV, GV-1)은 유기층(OL)의 일부에 의해 충진될 수도 있다. 또는, 본 발명의 일 실시예에 따른 표시 유닛(210)에 있어서, 함몰 패턴(GV, GV-1)은 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.

다시, 도 3a를 참조하면, 전원 패턴(VDD)은 주변 영역(NAA)에 배치된다. 본 실시예에서, 전원 패턴(VDD)은 복수의 전원 라인들(PL)과 접속된다. 이에 따라, 표시 유닛(210)은 전원 패턴(VDD)을 포함함으로써, 복수의 화소들에 동일한 제1 전원 신호를 제공할 수 있다.

표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2)를 포함할 수 있다. 제1 패드(D1)는 복수로 구비되어 데이터 라인들(DL)에 각각 연결될 수 있다. 제2 패드(D2)는 전원 패턴(VDD)에 연결되어 전원 라인(PL)과 전기적으로 연결될 수 있다. 표시 유닛(210)은 표시 패드들(PDD)을 통해 외부로부터 제공된 전기적 신호들을 화소들(PX)에 제공할 수 있다. 한편, 표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2) 외에 다른 전기적 신호들을 수신하기 위한 패드들을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

도 5a는 본 발명의 일 실시예에 따른 감지 유닛의 평면도이다. 도 5b는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다. 도 5c는 도 5a에 도시된 일부 영역을 확대하여 도시한 평면도이다. 도 5b에는 도 5a에 도시된 감지 그룹들(SG)을 간략히 도시화하였고, 도 5c에는 홀(MH)이 배치된 영역을 도시하였다. 도 5c에는 용이한 설명을 위해 일부 구성을 생략하여 도시하였다.

이하, 도 5a 내지 도 5c를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 4b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.

감지 유닛(220)은 복수의 감지 그룹들(SG) 및 복수의 감지 배선들(TL1, TL21, TL22, TL23, TL24)을 포함한다. 본 실시예에서, 용이한 설명을 위해 감지 그룹들(SG)이 배치되는 표시 유닛(210)의 상면을 도시하였다.

감지 그룹들(SG)은 제1 방향(DR1) 또는 제2 방향(DR2)을 따라 배열될 수 있다. 본 실시예에서, 감지 그룹들(SG)은 매트릭스 형태로 배열될 수 있다. 감지 배선들(TL1, TL21, TL22, TL23, TL24)은 제1 감지 배선(TL1), 제1 내지 제4 행 감지 배선들(TL21, TL22, TL23, TL24)을 포함할 수 있다. 제1 감지 배선(TL1), 제1 내지 제4 행 감지 배선들(TL21, TL22, TL23, TL24)은 서로 분리된 배선들일 수 있다.

감지 유닛(220)은 n개의 제1 감지 전극들과 k개의 제2 감지 전극들을 포함한다. 도 5a 및 도 5b에 도시된 것과 같이, 감지 그룹들(SG) 각각은 1 개의 제1 감지 전극과 4 개의 제2 감지 전극들로 구성될 수 있다.

감지 유닛(220)은 16 개의 제1 감지 전극들(RP1~RP16) 및 64 개의 제2 감지 전극들(TP11~TP164)을 포함하고, 16 개의 감지 그룹들(SG)로 구분될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 감지 그룹들(SG) 각각을 구성하는 감지 전극들의 수는 다양하게 설계될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

도 5a에는 용이한 설명을 위해 감지 그룹들(SG) 중 제1 방향(DR1)에서 서로 인접하는 제1 감지 그룹(SG1)과 제2 감지 그룹(SG2)을 예시적으로 점선 처리하여 도시하였고 홀(MH)은 생략하여 도시하였다. 제1 감지 그룹(SG1)은 하나의 제1 감지 전극(RP1) 및 4 개의 제2 감지 전극들(TP11, TP12, TP13, TP14)을 포함한다. 이하에서 설명되는 제1 감지 그룹(SG1)의 연결관계는 다른 감지 그룹들에도 동일하게 적용될 수 있다.

제1 감지 전극(RP1)은 제2 감지 전극들(TP11, TP12, TP13, TP14)로부터 평면상에서 이격될 수 있다. 제1 감지 전극(RP1)은 제2 방향(DR2)을 따라 연장된 바(bar) 형상을 가질 수 있다. 제1 감지 전극들(RP1~RP16)은 감지 그룹들(SG) 단위로 전기적으로 분리될 수 있다. 즉, 제1 감지 그룹(SG1)의 제1 감지 전극(RP1)과 제2 감지 그룹(SG2)의 제1 감지 전극(RP2)은 서로 분리된 제1 감지 배선을 통해 각각 연결되며 서로 독립된 전기적 신호들을 송/수신할 수 있다.

제2 감지 전극들(TP11, TP12, TP13, TP14)은 제2 방향(DR2)을 따라 배열될 수 있다. 제2 감지 전극들(TP11, TP12, TP13, TP14) 각각은 제1 방향(DR1)에서 제1 감지 전극(RP1)과 마주할 수 있다.

제2 감지 전극들(TP11, TP12, TP13, TP14) 중 어느 하나와 이에 마주하는 제1 감지 전극(RP1) 중 일 부분은 하나의 센서(SS)를 형성할 수 있다. 센서(SS)는 커패시턴스를 형성하는 최소 단위로, 감지 유닛(220)은 센서(SS)의 커패시턴스 변화를 통해 외부 입력(TC: 도 1a 참조)의 위치 정보나 세기 정보를 감지할 수 있다.

본 실시예에서, 제1 감지 전극(RP1)의 제2 방향(DR2)에서의 길이는 제2 감지 전극들(TP11, TP12, TP13, TP14)의 제2 방향(DR2)에서의 길이들의 합 이상으로 제공될 수 있다. 한편, 제1 감지 전극(RP1)과 제2 감지 전극들(TP11, TP12, TP13, TP14) 사이의 배치 관계는 변경될 수 있다.

제2 감지 전극들(TP11, TP12, TP13, TP14)은 서로 전기적으로 분리, 즉, 절연될 수 있다. 제2 감지 전극들(TP11, TP12, TP13, TP14)은 제2 감지 배선들(TL21, TL22, TL23, TL24) 각각에 일대일 대응으로 연결될 수 있다. 이에 따라, 제2 감지 전극들(TP11, TP12, TP13, TP14)은 독립적인 신호들을 송/수신할 수 있다.

한편, 본 실시예에서, 제2 감지 전극들(TP11~TP164)중 동일 열에 배치된 제2 감지 전극들은 소정의 규칙으로 서로 연결될 수 있다. 예를 들어, 동일 행 내에 배치된 제1 감지 그룹의 제2 감지 전극들(TP11, TP12, TP13, TP14), 제5 감지 그룹의 제2 감지 전극들(TP51, TP52, TP53, TP54), 제9 감지 그룹의 제2 감지 전극들(TP91, TP92, TP93, TP94), 및 제13 감지 그룹의 제2 감지 전극들(TP131, TP132, TP133, TP134)은 서로 대응되는 감지 전극들과 연결될 수 있다.

예를 들어, 제1 감지 그룹(SG1)의 제2 감지 전극들(TP11, TP12, TP13, TP14)과 제5 감지 그룹의 제2 감지 전극들(TP51, TP52, TP53, TP54)은 제2 감지 배선들(TL21, TL22, TL23, TL24)을 통해 각각 연결될 수 있다. 이때, 제1 감지 그룹의 제2 감지 전극들(TP11, TP12, TP13, TP14, 이하 제1 감지 그룹의 제1 행 내지 제4 행 감지 전극들)과 제5 감지 그룹의 제2 감지 전극들(TP51, TP52, TP53, TP54, 이하 제5 감지 그룹의 제1 행 내지 제4 행 감지 전극들)은 다양한 형태로 연결될 수 있다. 예를 들어, 제1 감지 그룹의 제1 행 내지 제4 행 감지 전극들(TP11, TP12, TP13, TP14)은 제5 감지 그룹의 제4 행 내지 제1 행 감지 전극들(TP54, TP53, TP52, TP51)에 각각 연결될 수 있다.

마찬가지로, 제5 감지 그룹의 제1 행 내지 제4 행 감지 전극들(TP51, TP52, TP53, TP54)은 제9 감지 그룹의 제2 감지 전극들(TP91, TP92, TP93, TP94, 이하 제9 감지 그룹의 제1 내지 제4 행 감지 전극들)과 연결될 수 있다. 이때, 제5 감지 그룹의 제4 행 내지 제1 행 감지 전극들(TP54, TP53, TP52, TP51)의 순서로 제9 감지 그룹의 제1 내지 제4 행 감지 전극들(TP91, TP92, TP93, TP94)에 각각 연결될 수 있다.

마찬가지로, 제9 감지 그룹의 제1 내지 제4 행 감지 전극들(TP91, TP92, TP93, TP94)은 제13 감지 그룹의 제2 감지 전극들(TP131, TP132, TP133, TP134, 이하 제13 감지 그룹의 제1 내지 제4 행 감지 전극들)과 연결될 수 있다. 이때, 제9 감지 그룹의 제1 내지 제4 행 감지 전극들(TP91, TP92, TP93, TP94)의 순서로 제13 감지 그룹의 제4 행 내지 제1 행 감지 전극들(TP134, TP133, TP132, TP131)에 각각 연결될 수 있다.

본 발명에 따르면, 열 방향, 즉, 제2 방향(DR2)을 따라 배열된 감지 그룹들 중 제2 방향(DR2)에서 인접하는 두 감지 그룹들에 있어서, 제n 행 감지 전극과 제(5-n) 행 감지 전극이 전기적으로 연결될 수 있다. 이에 따라, 감지 배선들이나 패드들의 증가 없이도 각 감지 그룹들(SG) 및 센서(SS) 마다 독립적인 제어가 이루어질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 감지 그룹들(SG) 사이의 연결 관계는 다양하게 변경될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

감지 유닛(220)은 감지 패드(PDT)를 포함할 수 있다. 감지 패드(PDT)는 제1 감지 라인(TL1), 및 복수의 제2 감지 라인들(TL21~TL24)에 각각 연결된다. 본 실시예에서, 감지 패드(PDT)는 우 측 하단에 수렴되어 배치된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 회로 기판(CF2: 도 1b 참조)의 너비나 위치에 따라, 감지 패드(PDT)의 제공 위치나 너비는 다양하게 변경될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

본 발명의 일 실시예에 따른 감지 유닛(200)에 있어서, 액티브 영역(AA)에는 홀 영역(HA)이 중첩할 수 있다. 홀 영역(HA)은 홀(MH)이 정의되는 영역으로, 액티브 영역(AA) 내의 다양한 위치에 형성될 수 있으며, 감지 그룹들(SG) 중 적어도 어느 하나와 중첩한다.

도 5b 및 도 5c를 참조하면, 홀 영역(HA)은 제1 감지 그룹(SG1) 및 제2 감지 그룹(SG2)에 중첩하는 위치에 정의될 수 있다. 구체적으로, 홀 영역(HA)은 제1 감지 그룹의 제1 감지 전극(RP1), 제1 감지 그룹의 제1 행 감지 전극(TP11), 제1 감지 그룹의 제2 행 감지 전극들(TP12), 제2 감지 그룹의 제1 감지 전극(RP2)과 중첩할 수 있다. 이에 따라, 제1 감지 그룹의 제1 감지 전극(RP1), 제1 감지 그룹의 제1 행 감지 전극(TP11), 제1 감지 그룹의 제2 행 감지 전극들(TP12), 제2 감지 그룹의 제1 감지 전극(RP2) 각각의 일부는 홀(MH)에 의해 제거된 형상을 가질 수 있다.

제1 감지 그룹의 제1 감지 전극(RP1)은 홀(MH)의 좌 측에서 홀 영역(HA)과 중첩할 수 있다. 제1 감지 그룹의 제1 감지 전극(RP1)은 메인 패턴(RM, 이하 제1 감지 전극의 메인 패턴), 홀 패턴(RH, 이하 제1 감지 전극의 홀 패턴), 및 연결 패턴(RB, 이하 제1 감지 전극의 연결 패턴)을 포함할 수 있다.

제1 감지 전극의 메인 패턴(RM)은 홀(MH)로부터 이격되며, 홀 영역(HA)으로부터 이격될 수 있다. 제1 감지 전극의 메인 패턴(RM)은 도 4a에 도시된 메인 패턴(MP: 도 4a 참조)의 일 실시예일 수 있다.

제1 감지 전극의 메인 패턴(RM)은 홀 영역(HA)과 중첩하지 않는 제1 감지 전극(RP) 중 일부가 제거된 형상을 가질 수 있다. 제1 감지 전극의 메인 패턴(RM)의 면적은 홀 영역(HA)과 중첩하지 않는 제1 감지 전극(RP)의 면적보다 작을 수 있다.

제1 감지 전극의 홀 패턴(RH)은 제1 감지 전극의 메인 패턴(RM)으로부터 이격되어 홀 영역(HA) 내에 배치된다. 제1 감지 전극의 홀 패턴(RH)은 도 4a에 도시된 홀 패턴(HP: 도 4a 참조)의 일 실시예일 수 있다. 제1 감지 전극의 홀 패턴(RH)은 홀(MH)과 마주할 수 있다. 제1 감지 전극의 홀 패턴(RH)은 홀(MH)의 가장 자리 중 적어도 일부를 따라 연장된 형상을 가질 수 있다. 본 실시예에서, 제1 감지 전극의 홀 패턴(RH)은 원 호 형상을 가질 수 있다.

제1 감지 전극의 홀 패턴(RH)은 제1 감지 전극의 메인 패턴(RM)과 동일한 층 상에 배치될 수 있다. 또한, 제1 감지 전극의 홀 패턴(RH)은 제1 감지 전극의 메인 패턴(RM)과 동일한 물질로 형성될 수 있다. 이에 따라, 제1 감지 전극의 홀 패턴(RH)은 제1 감지 전극의 메인 패턴(RM)과 동일한 공정을 통해 형성될 수 있어 공정이 단순화되고 공정 비용이 절감될 수 있다.

제1 감지 전극의 연결 패턴(RB)은 홀 영역(HA)을 경유하여 제1 감지 전극의 메인 패턴(RM)과 제1 감지 전극의 홀 패턴(RH)을 연결한다. 제1 감지 전극의 연결 패턴(RB)은 도 4a에 도시된 연결 패턴(BP: 도 4a 참조)의 일 실시예일 수 있다.

제1 감지 전극의 연결 패턴(RB)은 제1 감지 전극의 홀 패턴(RH)이나 제1 감지 전극의 메인 패턴(RM)과 동일한 층 상에 배치될 수 있다. 이에 따라, 제1 감지 전극의 연결 패턴(RB)은 제1 감지 전극의 홀 패턴(RH)이나 제1 감지 전극의 메인 패턴(RM)과 별도의 컨택홀 없이 직접 연결될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 제1 감지 전극의 연결 패턴(RB)은 제1 감지 전극의 홀 패턴(RH)이나 제1 감지 전극의 메인 패턴(RM)과 다른 층 상에 배치될 수도 있으며 어느 하나의 실시예로 한정되지 않는다.

본 발명에 따르면, 제1 감지 전극의 연결 패턴(RB)을 통해 제1 감지 전극의 메인 패턴(RM)과 제1 감지 전극의 홀 패턴(RH)이 연결됨으로써, 홀(MH)로 인해 감소된 제1 감지 전극의 메인 패턴(RM)의 면적이 보상될 수 있다.

제1 감지 그룹의 제1 행 감지 전극(TP11)은 홀(MH)의 상 측에서 홀 영역(HA)과 중첩할 수 있다. 제1 감지 그룹의 제1 행 감지 전극(TP11)은 메인 패턴(TM, 이하 제2 감지 전극의 메인 패턴), 홀 패턴(TH, 이하 제2 감지 전극의 홀 패턴), 및 연결 패턴(TB, 이하 제2 감지 전극의 연결 패턴)을 포함할 수 있다. 제2 감지 전극의 메인 패턴(TM)은 제1 감지 전극의 메인 패턴(RM)과 대응되고, 제2 감지 전극의 홀 패턴(TH)은 제1 감지 전극의 홀 패턴(RH)과 대응되며, 제2 감지 전극의 연결 패턴(TB)은 제1 감지 전극의 연결 패턴(RB)과 대응될 수 있다.

따라서, 제1 감지 그룹의 제1 행 감지 전극(TP11)은 홀 영역(HA)에 배치되어 홀(MH)의 가장 자리를 따라 연장된 제2 감지 전극의 홀 패턴(TH)을 포함함으로써, 홀(MH)로 인해 감소된 제2 감지 전극의 메인 패턴(TM)의 면적이 보상될 수 있다.

제1 감지 그룹의 제2 행 감지 전극(TP12)은 홀(MH)의 하 측에서 홀 영역(HA)과 중첩할 수 있다. 제1 감지 그룹의 제2 행 감지 전극(TP12)은 제1 감지 그룹의 제1 행 감지 전극(TP11)과 대응되는 형상을 가질 수 있다. 즉, 제1 감지 그룹의 제2 행 감지 전극(TP12)은 홀 영역(HA)으로부터 이격된 제2 감지 전극의 메인 패턴(TM), 홀 영역(HA)에 배치되어 홀(MH)의 가장 자리를 따라 연장된 제2 감지 전극의 홀 패턴(TH), 및 제2 감지 전극의 메인 패턴(TM)과 제2 감지 전극의 홀 패턴(TH)을 연결하는 제2 감지 전극의 연결 패턴(TB)을 포함할 수 있다.

제2 감지 그룹의 제1 감지 전극(RP2)은 홀(MH)의 우 측에서 홀 영역(HA)과 중첩할 수 있다. 제2 감지 그룹의 제1 감지 전극(RP2)은 제1 감지 그룹의 제1 감지 전극(RP1)과 대응되는 형상을 가질 수 있다. 즉, 제2 감지 그룹의 제1 감지 전극(RP2)은 홀 영역(HA)으로부터 이격된 제1 감지 전극의 메인 패턴(RM), 홀 영역(HA)에 배치되어 홀(MH)의 가장 자리를 따라 연장된 제1 감지 전극의 홀 패턴(RH), 및 제1 감지 전극의 메인 패턴(RM)과 제1 감지 전극의 홀 패턴(RH)을 연결하는 제1 감지 전극의 연결 패턴(RB)을 포함할 수 있다.

본 실시예에 따른 감지 유닛(220)은 홀 영역(HA)에 중첩하고 홀(MH)의 가장 자리를 따라 연장된 홀 패턴들(RH, TH)을 포함함으로써, 홀(MH)에 의해 감소된 제1 감지 전극(RP1, RP2)과 제2 감지 전극들(TH11, TH12)의 면적들을 보상할 수 있다. 이에 따라, 홀(MH)이 액티브 영역(AA) 내에 제공되더라도, 홀 영역(HA)에서의 외부 입력에 대한 감도 저하를 용이하게 방지할 수 있다. 따라서, 본 발명에 따른 감지 유닛(220)은 액티브 영역(AA) 전면에 대한 균일한 감도를 제공할 수 있다.

도 6a는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다. 도 6b는 도 6a에 도시된 일부 영역을 확대하여 도시한 평면도이다. 도 6a에는 도 5b와 대응되도록 간략화하여 도시하였다. 도 6b는 도 6a에 도시된 홀 영역(HA_1)이 제공된 일부 영역을 도시하였고, 일부 구성은 생략하여 도시하였다. 이하, 도 6a 및 도 6b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 5c에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.

도 6a에 도시된 것과 같이, 본 발명의 일 실시예에 따른 감지 유닛(220_1)은 16 개의 제1 감지 전극들(RP1_1~RP16_1)과 64 개의 제2 감지 전극들(TP11_1~TP164_1)을 포함한다. 이에 대한 상세한 설명은 도 5b에 도시된 제1 감지 전극들(RP1~RP16: 도 5b 참조)과 제2 감지 전극들(TP11~TP164: 도 5b 참조)에 대응되므로 이하 중복된 설명은 생략하기로 한다.

본 발명에 있어서, 홀 영역(HA_1)은 단일의 감지 그룹에만 중첩할 수도 있다. 본 실시예에서, 제1 감지 그룹(SG1_1)과 중첩하고, 홀(MH_1)은 제1 감지 그룹(SG1_1)을 관통하고 제2 감지 그룹(SG2_1)으로부터 이격되어 정의된 것으로 예시적으로 도시되었다.

도 6b에는 제1 감지 그룹(SG1_1)을 구성하는 하나의 제1 감지 전극(RP1_1, 이하 제1 감지 그룹의 제1 감지 전극)과 4 개의 제2 감지 전극들(TP11_1, TP12_1, TP13_1, TP14_1, 이하 제1 감지 그룹의 제1 내지 제4 행 감지 전극들), 제2 감지 그룹(SG2_1)을 구성하는 하나의 제1 감지 전극(RP2_1)과 4 개의 제2 감지 전극들(TP21_1, TP22_1, TP23_1, TP24_1)을 도시하였다.

도 6b에 도시된 것과 같이, 홀 영역(HA_1)은 제1 감지 그룹(SG1_1)을 구성하는 감지 전극들 중 제1 감지 그룹의 제2 행 감지 전극(TP12_1)에만 중첩할 수 있다. 본 실시예에서, 홀 영역(HA_1)은 도 5c에 도시된 홀 영역(HA: 도 5c 참조)보다 작은 크기일 수 있다. 또는, 홀 영역(HA_1)은 도 5c에 도시된 홀 영역(HA)과 동일한 크기를 갖고, 제1 및 제2 감지 그룹들(SG1_1, SG2_1)의 크기가 도 5c에 도시된 제1 및 제2 감지 그룹들(SG1, SG2: 도 5c 참조)의 크기보다 큰 것일 수도 있다. 본 발명의 일 실시예에 따른 감지 유닛(220_1)은 다양한 형상으로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

제1 감지 그룹의 제2 행 감지 전극(TP12_1)은 홀(MH_1)의 우 측에서 홀 영역(HA)과 중첩한다. 제1 감지 그룹의 제2 행 감지 전극(TP12_1)은 메인 패턴(TM1), 홀 패턴(TH1), 및 연결 패턴(TB1)을 포함할 수 있다.

메인 패턴(TM1)은 홀 영역(HA)으로부터 이격된다. 메인 패턴(TM1)은 홀 영역(HA)과 중첩하지 않는 제2 감지 전극, 예를 들어 제1 감지 그룹의 제1 행 감지 전극(T11_1)의 일부가 홀 영역(HA)에 의해 제거된 형상을 가질 수 있다. 메인 패턴(TM1)은 홀 영역(HA)의 가장 자리와 마주한다. 메인 패턴(TM1)은 도 5c에 도시된 제2 감지 전극의 메인 패턴(TM: 도 5c 참조)과 대응될 수 있다.

홀 패턴(TH1)은 메인 패턴(TM1)으로부터 이격되어 홀 영역(HA_1)에 배치된다. 홀 패턴(TH1)은 홀(MH)과 마주할 수 있다. 홀 패턴(TH1)은 홀(MH)의 가장 자리 중 적어도 일부를 따라 연장될 수 있다. 홀 패턴(TH1)은 홀(MH)의 중심을 기준으로 반원 호 형상을 가진 것으로 예시적으로 도시되었다. 홀 패턴(TH1)은 도 5c에 도시된 제2 감지 전극의 홀 패턴(TH: 도 5c 참조)과 대응될 수 있다.

연결 패턴(TB1)은 홀 영역(HA)을 경유하여 메인 패턴(TM1)과 홀 패턴(TH1)을 연결한다. 연결 패턴(TB1)을 통해 메인 패턴(TM1)과 홀 패턴(TH1)은 전기적으로 연결되고, 하나의 감지 배선(TL2)을 통해 동일한 전기적 신호를 송/수신할 수 있다.

본 발명에 따르면, 감지 유닛(220_1)은 홀 영역(HA_1)에 중첩하고 홀(MH_1)의 가장 자리를 따라 연장된 홀 패턴(TH1)을 포함함으로써, 홀(MH_1)에 의해 감소된 제2 행 감지 전극(TP12_1)의 면적을 보상할 수 있다. 이에 따라, 홀 영역(HA_1)에서의 외부 입력에 대한 감도 저하를 용이하게 방지할 수 있고, 감지 유닛(220_1) 전면에 대해 균일한 감도를 제공할 수 있다.

도 7a는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다. 도 7b는 도 7a에 도시된 일부 영역을 확대하여 도시한 평면도이다. 도 7a에는 도 5b와 대응되도록 간략화하여 도시하였다. 도 7b는 도 7a에 도시된 홀 영역(HA_2)이 제공된 일부 영역을 도시하였고, 일부 구성은 생략하여 도시하였다. 이하, 도 7a 및 도 7b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 6b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.

도 7a에 도시된 것과 같이, 본 발명의 일 실시예에 따른 감지 유닛(220_2)은 16 개의 제1 감지 전극들(RP1_2~RP16_2)과 64 개의 제2 감지 전극들(TP11_2~TP164_2)을 포함한다. 이에 대한 상세한 설명은 도 5b에 도시된 제1 감지 전극들(RP1~RP16: 도 5b 참조)과 제2 감지 전극들(TP11~TP164: 도 5b 참조)에 대응되므로 이하 중복된 설명은 생략하기로 한다.

본 발명에 있어서, 홀 영역(HA_2)은 단일의 감지 그룹에만 중첩할 수도 있다. 본 실시예에서, 홀(MH_2)은 제1 감지 그룹(SG1_2)을 관통하고 제2 감지 그룹(SG2_2)으로부터 이격되어 정의된 것으로 예시적으로 도시되었다. 한편, 홀 영역(HA_2)은 복수의 제2 감지 전극들과 중첩할 수 있다.

도 7b에는 제1 감지 그룹(SG1_2)을 구성하는 하나의 제1 감지 전극(RP1_2, 이하 제1 감지 그룹의 제1 감지 전극)과 4 개의 제2 감지 전극들(TP11_2, TP12_2, TP13_2, TP14_2, 이하 제1 감지 그룹의 제1 내지 제4 행 감지 전극들), 제2 감지 그룹(SG2_2)을 구성하는 하나의 제1 감지 전극(RP2_2)과 4 개의 제2 감지 전극들(TP21_2, TP22_2, TP23_2, TP24_2)을 도시하였다. 본 실시예에서, 홀 영역(HA_2)은 제1 감지 그룹(SG1_2)의 감지 전극들 중 제1 감지 그룹의 제1 및 제2 행 감지 전극들(TP11_2, TP12_2)과 중첩하도록 정의된다.

제1 감지 그룹의 제1 행 감지 전극(TH11_2)은 홀(MH)의 상 측에서 홀 영역(HA_2)과 중첩하고, 제1 감지 그룹의 제2 행 감지 전극(TH12_2)은 홀(MH_2)의 하 측에서 홀 영역(HA_2)과 중첩한다.

제1 감지 그룹의 제1 및 제2 행 감지 전극들(TH11_2, TH12_2) 각각은 메인 패턴(TM2), 홀 패턴(TH2), 및 연결 패턴(TB2)을 포함할 수 있다. 메인 패턴(TM2), 홀 패턴(TH2), 및 연결 패턴(TB2)은 도 5c에 도시된 제2 감지 전극의 메인 패턴(TM: 도 5c 참조), 홀 패턴(TH: 도 5c 참조), 및 연결 패턴(TB: 도 5c 참조) 각각에 대응될 수 있다. 이하, 중복된 설명은 생략하기로 한다.

본 발명에 따르면, 감지 유닛(220_2)은 홀 영역(HA_2)에 중첩하고 홀(MH_2)의 가장 자리를 따라 연장된 홀 패턴들(TH2)을 포함함으로써, 홀(MH_2)에 의해 감소된 제1 행 감지 전극(TP11_2)과 제2 행 감지 전극(TP12_2)의 면적들을 보상할 수 있다. 이에 따라, 홀 영역(HA_2)에서의 외부 입력에 대한 감도 저하를 용이하게 방지할 수 있고, 감지 유닛(220_2) 전면(overall)에 대해 균일한 감도를 제공할 수 있다.

도 8a는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다. 도 8b는 도 8a에 도시된 일부 영역을 확대하여 도시한 평면도이다. 도 8a에는 도 5b와 대응되도록 간략화하여 도시하였다. 도 8b는 도 8a에 도시된 홀 영역(HA_3)이 제공된 일부 영역을 도시하였고, 일부 구성은 생략하여 도시하였다. 이하, 도 8a 및 도 8b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 7b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.

도 8a에 도시된 것과 같이, 본 발명의 일 실시예에 따른 감지 유닛(220_3)은 16 개의 제1 감지 전극들(RP1_3~RP16_3)과 64 개의 제2 감지 전극들(TP11_3~TP164_3)을 포함한다. 이에 대한 상세한 설명은 도 5b에 도시된 제1 감지 전극들(RP1~RP16: 도 5b 참조)과 제2 감지 전극들(TP11~TP164: 도 5b 참조)에 대응되므로 이하 중복된 설명은 생략하기로 한다.

본 발명에 있어서, 홀 영역(HA_3)은 단일의 감지 그룹에만 중첩할 수도 있다. 본 실시예에서, 홀(MH_3)은 제1 감지 그룹(SG1_3)을 관통하고 제2 감지 그룹(SG2_3)으로부터 이격되어 정의된 것으로 예시적으로 도시되었다. 한편, 홀 영역(HA_3)은 복수의 제2 감지 전극들과 중첩할 수 있다.

도 8b에는 제1 감지 그룹(SG1_3)을 구성하는 하나의 제1 감지 전극(RP1_3, 이하 제1 감지 그룹의 제1 감지 전극)과 4 개의 제2 감지 전극들(TP11_3, TP12_3, TP13_3, TP14_3, 이하 제1 감지 그룹의 제1 내지 제4 행 감지 전극들), 제2 감지 그룹(SG2_3)을 구성하는 하나의 제1 감지 전극(RP2_3)과 4 개의 제2 감지 전극들(TP21_3, TP22_3, TP23_3, TP24_3)을 도시하였다. 본 실시예에서, 홀 영역(HA_3)은 제1 감지 그룹(SG1_3)의 감지 전극들 중 제1 감지 그룹의 제1 내지 제3 행 감지 전극들(TP11_3, TP12_3, TP13_3)과 중첩하도록 정의된다.

제1 감지 그룹의 제1 행 감지 전극(TP11_3)은 홀(MH_3)의 상 측에서 홀 영역(HA_3)과 중첩하고, 제1 감지 그룹의 제3 행 감지 전극(TP13_3)은 홀(MH_3)의 하 측에서 홀 영역(HA_3)과 중첩한다.

제1 감지 그룹의 제1 및 제3 행 감지 전극들(TP11_3, TP13_3) 각각은 메인 패턴(TM3), 홀 패턴(TH3), 및 연결 패턴(TB3)을 포함할 수 있다. 메인 패턴(TM3), 홀 패턴(TH3), 및 연결 패턴(TB3)은 도 5c에 도시된 제2 감지 전극의 메인 패턴(TM: 도 5c 참조), 홀 패턴(TH: 도 5c 참조), 및 연결 패턴(TB: 도 5c 참조) 각각에 대응될 수 있다. 이하, 중복된 설명은 생략하기로 한다.

한편, 본 실시예에서, 제1 감지 그룹의 제2 행 감지 전극(TP12_3)은 홀 영역(HA_3)과 전면적으로 중첩할 수 있다. 이때, 제1 감지 그룹의 제2 행 감지 전극(TP12_3)은 복수의 홀 패턴들(TH31, TH32) 및 연결 패턴(TB31)을 포함할 수 있다.

홀 패턴들(TH31, TH32)은 홀 영역(HA3_3) 내에 배치된다. 홀 패턴들(TH31, TH32)은 홀(MH_3)을 사이에 두고 서로 이격되어 배치될 수 있다. 본 실시예에서, 홀 패턴들(TH31, TH32)은 제1 방향(DR1)에서 서로 이격되어 배치되며 각각 홀(MH_3)과 마주한다.

홀 패턴들(TH31, TH32)은 홀(MH_3)의 가장 자리의 적어도 일부를 따라 연장될 수 있다. 홀 패턴들(TH31, TH32) 각각은 원 호 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 홀(MH_3)이 평면상에서 다각 형상이나 타원 형상을 가진 경우, 홀 패턴들(TH31, TH32)의 형상은 이에 대응하여 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

연결 패턴(TB31)은 홀 영역(HA_3)에 배치되어 홀 패턴들(TH31, TH32)을 연결한다. 연결 패턴(TB31)은 홀(MH_3)의 가장 자리의 일부를 따라 연장될 수 있다. 홀(MH_3)을 사이에 두고 이격된 홀 패턴들(TH31, TH32)은 연결 패턴(TB31)을 통해 전기적으로 연결될 수 있다.

한편, 홀 패턴들(TH31, TH32) 및 연결 패턴(TB31)은 제1 및 제3 행 감지 전극들의 홀 패턴들(TH3)로부터 평면상에서 이격되고 전기적으로 절연될 수 있다. 이에 따라, 제1 내지 제3 행 감지 전극들(TH11_3, TH12_2, TH13_3) 각각은 서로 독립적인 신호들을 송/수신할 수 있다.

본 발명에 따르면, 감지 유닛(220_3)은 홀 영역(HA_3)에 중첩하고 홀(MH_3)의 가장 자리를 따라 연장된 홀 패턴들(TH3)을 포함함으로써, 홀(MH_3)에 의해 감소된 제1 행 감지 전극(TP11_3)과 제3 행 감지 전극(TP13_3)의 면적들을 보상할 수 있다. 또한, 감지 유닛(220_3)은 홀 패턴들(TH31, TH32)과 연결 패턴(TB31)으로 구성된 제2 행 감지 전극(TP12_3)을 포함함으로써, 홀(MH)에 의해 감지 전극들 중 어느 하나가 생략되어 감도가 저하되는 문제를 방지할 수 있다. 이에 따라, 홀 영역(HA_3)에서의 외부 입력에 대한 감도 저하를 용이하게 방지할 수 있고, 감지 유닛(220_3) 전면에 대해 균일한 감도를 제공할 수 있다.

도 9a는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다. 도 9b는 도 9a에 도시된 일부 영역을 확대하여 도시한 평면도이다. 도 9a에는 도 5b와 대응되도록 간략화하여 도시하였다. 도 9b는 도 9a에 도시된 홀 영역(HA_4)이 제공된 일부 영역을 도시하였고, 일부 구성은 생략하여 도시하였다. 이하, 도 9a 및 도 9b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 8b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.

도 9a에 도시된 것과 같이, 본 발명의 일 실시예에 따른 감지 유닛(220_4)은 16 개의 제1 감지 전극들(RP1_4~RP16_4)과 64 개의 제2 감지 전극들(TP11_4~TP164_4)을 포함한다. 이에 대한 상세한 설명은 도 5b에 도시된 제1 감지 전극들(RP1~RP16: 도 5b 참조)과 제2 감지 전극들(TP11~TP164: 도 5b 참조)에 대응되므로 이하 중복된 설명은 생략하기로 한다.

본 발명에 있어서, 홀 영역(HA_4)은 단일의 감지 그룹에만 중첩할 수도 있다. 본 실시예에서, 홀(MH_4)은 제1 감지 그룹(SG1_4)을 관통하고 제2 감지 그룹(SG2_4)으로부터 이격되어 정의된 것으로 예시적으로 도시되었다. 한편, 홀 영역(HA_4)은 복수의 제2 감지 전극들과 중첩할 수 있다.

도 9b에는 제1 감지 그룹(SG1_4)을 구성하는 하나의 제1 감지 전극(RP1_4, 이하 제1 감지 그룹의 제1 감지 전극)과 4 개의 제2 감지 전극들(TP11_4, TP12_4, TP13_4, TP14_4, 이하 제1 감지 그룹의 제1 내지 제4 행 감지 전극들), 제2 감지 그룹(SG2_4)을 구성하는 하나의 제1 감지 전극(RP2_4)과 4 개의 제2 감지 전극들(TP21_4, TP22_4, TP23_4, TP24_4)을 도시하였다. 본 실시예에서, 홀 영역(HA_4)은 제1 감지 그룹(SG1_4)의 감지 전극들 중 제1 감지 그룹의 제1 내지 제4 행 감지 전극들(TP11_4, TP12_4, TP13_4, TP14_4)과 중첩하도록 정의된다.

제1 감지 그룹의 제1 행 감지 전극(TP11_4)은 홀(MH_4)의 상 측에서 홀 영역(HA_4)과 중첩하고, 제1 감지 그룹의 제4 행 감지 전극(TP14_4)은 홀(MH_4)의 하 측에서 홀 영역(HA_4)과 중첩한다.

제1 감지 그룹의 제1 및 제4 행 감지 전극들(TP11_4, TP14_4) 각각은 메인 패턴(TM4), 홀 패턴(TH4), 및 연결 패턴(TB4)을 포함할 수 있다. 메인 패턴(TM4), 홀 패턴(TH4), 및 연결 패턴(TB4)은 도 5c에 도시된 제2 감지 전극의 메인 패턴(TM: 도 5c 참조), 홀 패턴(TH: 도 5c 참조), 및 연결 패턴(TB: 도 5c 참조) 각각에 대응될 수 있다. 이하, 중복된 설명은 생략하기로 한다.

한편, 본 실시예에서, 제1 감지 그룹의 제2 행 감지 전극(TP12_4) 및 제1 감지 그룹의 제3 행 감지 전극(TP13_4) 각각은 홀 영역(HA_4)과 전면적으로 중첩할 수 있다. 이때, 제1 감지 그룹의 제2 및 제3 행 감지 전극들(TP12_4, TP13_4) 각각은 복수의 홀 패턴들(TH41, TH42) 및 연결 패턴들(TB41,TB42)을 포함할 수 있다. 제2 행 감지 전극(TP12_4)의 홀 패턴들(TH41, TH42)은 홀(MH_4)의 상 측을 따라 연장된 연결 패턴(TB41)을 통해 연결되고, 제3 행 감지 전극(TP13_4)의 홀 패턴들(TH41, TH42)은 홀(MH_4)의 하 측을 따라 연장된 연결 패턴(TB42)을 통해 연결된다.

제2 및 제3 행 감지 전극들(TP12_4, TP13_4) 각각의 홀 패턴들(TH41, TH42) 및 연결 패턴(TB41)은 각각 도 8b에 도시된 제1 감지 그룹의 제2 행 감지 전극(TP12_3: 도 8b 참조)의 홀 패턴들(TH31, TH32: 도 8b 참조) 및 연결 패턴(TB31: 도 8b 참조)과 대응되므로, 이하 중복된 설명은 생략하기로 한다.

본 발명에 따르면, 감지 유닛(220_4)은 홀 영역(HA_4)에 중첩하고 홀(MH_4)의 가장 자리를 따라 연장된 홀 패턴들(TH4, TH41, TH42)을 포함함으로써, 홀(MH_4)에 의해 감소된 감지 전극들의 면적들을 보상할 수 있다. 본 발명에 따르면, 다양한 홀(MH_4)의 크기나 형상에 관계없이, 홀 영역(HA_4)에서의 외부 입력에 대한 감도 저하를 용이하게 방지할 수 있고, 감지 유닛(220_4) 전면에 대해 균일한 감도를 제공할 수 있다.

도 10a는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다. 도 10b는 도 10a에 도시된 일부 영역을 확대하여 도시한 평면도이다. 도 10a에는 도 5b와 대응되도록 간략화하여 도시하였다. 도 10b는 도 10a에 도시된 홀 영역(HA_5)이 제공된 일부 영역을 도시하였고, 일부 구성은 생략하여 도시하였다. 이하, 도 10a 및 도 10b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 9b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.

도 10a에 도시된 것과 같이, 본 발명의 일 실시예에 따른 감지 유닛(220_5)은 16 개의 제1 감지 전극들(RP1_5~RP16_5)과 64 개의 제2 감지 전극들(TP11_5~TP164_5)을 포함한다. 이에 대한 상세한 설명은 도 5b에 도시된 제1 감지 전극들(RP1~RP16: 도 5b 참조)과 제2 감지 전극들(TP11~TP164: 도 5b 참조)에 대응되므로 이하 중복된 설명은 생략하기로 한다.

본 발명에 있어서, 홀 영역(HA_5)의 위치는 다양하게 변경될 수 있다. 본 실시예에서, 홀(MH_5)은 제2 감지 그룹(SG2_5)을 관통하고 제1 감지 그룹(SG1_5)으로부터 이격되어 정의된 것으로 예시적으로 도시되었다.

도 10b에는 제1 감지 그룹(SG1_5)을 구성하는 하나의 제1 감지 전극(RP1_5)과 4 개의 제2 감지 전극들(TP11_5, TP12_5, TP13_5, TP14_5), 제2 감지 그룹(SG2_5)을 구성하는 하나의 제1 감지 전극(RP2_5, 이하 제2 감지 그룹의 제1 감지 전극)과 4 개의 제2 감지 전극들(TP21_5, TP22_5, TP23_5, TP24_5)을 도시하였다. 본 실시예에서, 홀 영역(HA_5)은 제2 감지 그룹(SG2_5)의 감지 전극들 중 제2 감지 그룹의 제1 감지 전극(RP2_5)과 중첩하도록 정의된다.

홀(MH_5)은 제2 감지 그룹의 제1 감지 전극(RP2_5)의 일부를 관통할 수 있다. 홀 영역(HA_5)은 제2 감지 그룹의 제2 감지 전극들(TP21_5, TP22_5, TP23_5, TP24_5)로부터 이격되고 제2 감지 그룹의 제1 감지 전극(RP2_5)에만 중첩한 것으로 예시적으로 도시되었다. 제2 감지 그룹의 제1 감지 전극(RP2_5)은 복수의 메인 패턴들(RM11, RM12), 홀 패턴(RH1), 및 연결 패턴(RB1)을 포함할 수 있다.

메인 패턴들(RM11, RM12)은 홀 영역(HA_5)으로부터 이격된다. 메인 패턴들(RM11, RM12)은 홀(MH_5)을 사이에 두고 제2 방향(DR2)에서 서로 이격될 수 있다. 메인 패턴들(RM11, RM12) 각각은 홀(MH_5)의 상 측 및 하 측에서 홀 영역(HA_5)의 가장 자리와 마주할 수 있다.

홀 패턴(RH1)은 메인 패턴들(RM11, RM12)로부터 이격되어 홀 영역(HA_5)에 배치된다. 홀 패턴(RH1)은 홀(MH_5)의 가장 자리 중 적어도 일부를 따라 연장될 수 있다. 한편, 홀 패턴(RH1)은 홀(MH_5)을 에워싸는 폐라인 형상을 가질 수 있다. 본 실시예에서, 홀 패턴(RH1)은 원 형상의 홀(MH_5)의 가장 자리를 에워싸는 링 형상으로 예시적으로 도시되었다.

연결 패턴(RB1)은 홀 영역(HA_5)을 경유하여 메인 패턴들(RM11, RM12) 각각을 홀 패턴(RH1)과 연결한다. 연결 패턴(RB1)은 복수로 제공되어 홀(MH_5)의 상 측 및 하 측에 각각 배치될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 감지 유닛(220_5)에 있어서, 연결 패턴(RB1)은 생략될 수도 있으며, 이때 홀 패턴(RH1)은 메인 패턴들(RM11, RM12)에 직접 연결될 수도 있다.

본 발명에 따르면, 감지 유닛(220_5)은 홀 영역(HA_5)에 중첩하고 홀(MH_5)의 가장 자리를 따라 연장된 홀 패턴(RH1)을 포함함으로써, 홀(MH_5)에 의해 감소된 제1 감지 전극(RP1_5)의 면적을 보상할 수 있다. 이에 따라, 홀 영역(HA_5)에서의 외부 입력에 대한 감도 저하를 용이하게 방지할 수 있고, 감지 유닛(220_5) 전면에 대해 균일한 감도를 제공할 수 있다.

도 11a는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다. 도 11b는 도 11a에 도시된 일부 영역을 확대하여 도시한 평면도이다. 도 11a에는 도 5b와 대응되도록 간략화하여 도시하였다. 도 11b는 도 11a에 도시된 홀 영역(HA_6)이 제공된 일부 영역을 도시하였고, 일부 구성은 생략하여 도시하였다. 이하, 도 11a 및 도 11b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 10b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.

도 11a에 도시된 것과 같이, 본 발명의 일 실시예에 따른 감지 유닛(220_6)은 16 개의 제1 감지 전극들(RP1_6~RP16_6)과 64 개의 제2 감지 전극들(TP11_6~TP164_6)을 포함한다. 이에 대한 상세한 설명은 도 5b에 도시된 제1 감지 전극들(RP1~RP16: 도 5b 참조)과 제2 감지 전극들(TP11~TP164: 도 5b 참조)에 대응되므로 이하 중복된 설명은 생략하기로 한다.

본 발명에 있어서, 홀 영역(HA_6)의 위치는 다양하게 변경될 수 있다. 본 실시예에서, 홀(MH_6)은 제2 감지 그룹(SG2_6)과 제6 감지 그룹(SG6_6)을 동시에 관통하는 것으로 예시적으로 도시되었다.

도 11b에는 제1 감지 그룹(SG1_6)을 구성하는 하나의 제1 감지 전극(RP1_6)과 4 개의 제2 감지 전극들(TP11_6, TP12_6, TP13_6, TP14_6), 제2 감지 그룹(SG2_6)을 구성하는 하나의 제1 감지 전극(RP2_6, 이하 제2 감지 그룹의 제1 감지 전극)과 4 개의 제2 감지 전극들(TP21_6, TP22_6, TP23_6, TP24_6)을 도시하였다. 또한, 제5 감지 그룹(SG5_6)을 구성하는 하나의 제1 감지 전극(RP5_6)과 4 개의 제2 감지 전극들(TP51_6, TP52_6, TP53_6, TP54_6), 제6 감지 그룹(SG6_6)을 구성하는 하나의 제1 감지 전극(RP6_6, 이하 제6 감지 그룹의 제1 감지 전극)과 4 개의 제2 감지 전극들(TP61_6, TP62_6, TP63_6, TP64_6)을 도시하였다.

본 실시예에서, 홀 영역(HA_6)은 제2 감지 그룹의 제1 감지 전극(RP2_6)과 제6 감지 그룹의 제1 감지 전극(RP6_6)에 중첩하도록 정의된다. 홀(MH_6)은 제2 감지 그룹의 제1 감지 전극(RP2_6)의 일부와 제6 감지 그룹의 제1 감지 전극(RP6_6)의 일부를 관통할 수 있다. 제2 감지 그룹의 제1 감지 전극(RP2_6) 및 제6 감지 그룹의 제1 감지 전극(RP6_6) 각각은 메인 패턴(RM2), 홀 패턴(RH2), 및 연결 패턴(RB2)을 포함할 수 있다.

제2 감지 그룹의 제1 감지 전극(RP2_6) 및 제6 감지 그룹의 제1 감지 전극(RP6_6) 각각의 메인 패턴들(RM2)은 홀(MH_6)을 중심으로 제2 방향(DR2)에서 서로 이격되어 배치된다. 제2 감지 그룹의 제1 감지 전극(RP2_6) 및 제6 감지 그룹의 제1 감지 전극(RP6_6) 각각의 홀 패턴들(RH2)은 홀 영역(HA_6)에 배치되고 홀(MH_6)을 중심으로 제2 방향(DR2)에서 서로 이격된다. 제2 감지 그룹의 제1 감지 전극(RP2_6) 및 제6 감지 그룹의 제1 감지 전극(RP6_6) 각각의 홀 패턴들(RH2)은 홀(MH_6)의 가장 자리 중 적어도 일부를 따라 연장된 형상을 가지며, 서로 전기적으로 절연될 수 있다.

본 발명에 따르면, 감지 유닛(220_6)은 홀 영역(HA_6)에 중첩하고 홀(MH_6)의 가장 자리를 따라 연장된 홀 패턴들(RM2)을 포함함으로써, 홀(MH_6)에 의해 감소된 감지 전극들의 면적들을 보상할 수 있다. 본 발명에 따르면, 홀(MH_6)이 복수의 감지 그룹들을 관통하더라도 홀 영역(HA_6)에서의 외부 입력에 대한 감도 저하를 용이하게 방지할 수 있고, 감지 유닛(220_6) 전면에 대해 균일한 감도를 제공할 수 있다.

도 12a는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다. 도 12b는 도 12a에 도시된 일부 영역을 확대하여 도시한 평면도이다. 도 12a에는 도 5b와 대응되도록 간략화하여 도시하였다. 도 12b는 도 12a에 도시된 홀 영역(HA_7)이 제공된 일부 영역을 도시하였고, 일부 구성은 생략하여 도시하였다. 이하, 도 12a 및 도 12b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 11b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.

도 12a에 도시된 것과 같이, 본 발명의 일 실시예에 따른 감지 유닛(220_7)은 16 개의 제1 감지 전극들(RP1_7~RP16_7)과 64 개의 제2 감지 전극들(TP11_7~TP164_7)을 포함한다. 이에 대한 상세한 설명은 도 5b에 도시된 제1 감지 전극들(RP1~RP16: 도 5b 참조)과 제2 감지 전극들(TP11~TP164: 도 5b 참조)에 대응되므로 이하 중복된 설명은 생략하기로 한다.

본 발명에 있어서, 홀 영역(HA_7)의 위치는 다양하게 변경될 수 있다. 본 실시예에서, 홀(MH_7)은 제1 감지 그룹(SG1_7)과 제2 감지 그룹(SG2_7)을 동시에 관통한 것으로 예시적으로 도시되었다. 구체적으로, 홀 영역(HA_7)은 제1 감지 그룹(SG1_7)의 제2 행 및 제3 행 감지 전극들(TP12_7, TP13_7) 및 제2 감지 그룹(SG2_7)의 제1 감지 전극(RP2_7)과 중첩하는 영역에 정의될 수 있다.

본 실시예에 따르면, 제1 감지 그룹(SG1_7)의 제2 행 및 제3 행 감지 전극들(TP12_7, TP13_7) 각각은 메인 패턴(TM7), 홀 패턴(TH7), 및 연결 패턴(TB7)을 포함하고, 제2 감지 그룹(SG2_7)의 제1 감지 전극(RP2_7)은 메인 패턴(RM3), 홀 패턴(RH3), 및 연결 패턴(RB3)을 포함한다.

제1 감지 그룹(SG1_7)의 제2 행 및 제3 행 감지 전극들(TP12_7, TP13_7) 각각의 홀 패턴(TH_7)과 제2 감지 그룹(SG2_7)의 제1 감지 전극(RP2_7)의 홀 패턴(RH3)은 홀(MH_7)에 의해 감소된 제2 행 및 제3 행 감지 전극들(TP12_7, TP13_7)과 제2 감지 그룹(SG2_7)의 제1 감지 전극(RP2_7)의 면적들을 보상할 수 있다. 이에 따라, 감지 유닛(200_7)의 전면에 대해 균일한 감도를 제공할 수 있다.

도 13a는 본 발명의 일 실시예에 따른 감지 유닛을 간략히 도시한 평면도이다. 도 13b는 도 13a에 도시된 일부 영역을 확대하여 도시한 평면도이다. 도 13a에는 도 5b와 대응되도록 간략화하여 도시하였다. 도 13b는 도 13a에 도시된 홀 영역(HA_8)이 제공된 일부 영역을 도시하였고, 일부 구성은 생략하여 도시하였다. 이하, 도 13a 및 도 13b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 12b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.

도 13a에 도시된 것과 같이, 본 발명의 일 실시예에 따른 감지 유닛(220_8)은 16 개의 제1 감지 전극들(RP1_8~RP16_8)과 64 개의 제2 감지 전극들(TP11_8~TP164_8)을 포함한다. 이에 대한 상세한 설명은 도 5b에 도시된 제1 감지 전극들(RP1~RP16: 도 5b 참조)과 제2 감지 전극들(TP11~TP164: 도 5b 참조)에 대응되므로 이하 중복된 설명은 생략하기로 한다.

본 발명에 있어서, 홀 영역(HA_8)의 위치는 다양하게 변경될 수 있다. 본 실시예에서, 홀(MH_8)은 4 개의 감지 그룹들을 관통할 수 있다. 구체적으로, 홀 영역(HA_8)은 제1 감지 그룹(SG1_8)의 제4 행 감지 전극(TP14_8), 제2 감지 그룹(SG2_8)의 제1 감지 전극(RP2_8), 제5 감지 그룹(SG5_8)의 제1 행 감지 전극(TP51_8), 및 제6 감지 그룹(SG6_8)의 제1 감지 전극(RP6_8)과 중첩하는 영역에 정의될 수 있다.

본 발명에 따르면, 인접하는 4 개의 감지 그룹들(SG1_8, SG2_8, SG5_8, SG6_8) 각각에 홀 패턴들(TH8, RH4)을 형성함으로써, 홀(MH_8)에 의해 감소된 감지 전극들의 면적들을 보상할 수 있다. 본 발명에 따르면, 홀 영역(HA_8)의 위치에 관계없이 전 영역에 대해 균일한 감도를 제공할 수 있는 감지 유닛(220_8)이 제공될 수 있다.

도 14a는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다. 도 14b는 도 14a의 일부 구성을 도시한 평면도이다. 도 14b에는 용이한 설명을 위해 도 14a에 도시된 YY'영역을 도시하였고, 일부 구성은 생략하여 도시하였다. 이하, 도 14a 및 도 14b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 13b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.

도 14a에 도시된 것과 같이, 전자 장치(EA-P)는 복수의 홀들(MH1, MH2)이 정의된 전자 패널(200-P)을 포함할 수 있다. 홀들(MH1, MH2)은 제1 홀(MH1) 및 제2 홀(MH2)을 포함한다. 제1 홀(MH1) 및 제2 홀(MH2)은 제1 방향(DR1)에서 서로 이격된 것으로 도시되었다.

전자 모듈(300-P)은 제1 모듈(310) 및 제2 모듈(320)을 포함할 수 있다. 제1 모듈(310)은 제1 홀(MH1)에 중첩하고, 제2 모듈(320)은 제2 홀(MH2)에 중첩하여 배치된다. 제1 모듈(310)은 액티브 영역(AA)에 중첩하여 배치되더라도 제1 홀(MH1)을 통해 노출될 수 있어, 제1 홀 영역(HA1)을 통해 외부 신호를 수신하거나, 처리된 신호를 외부에 제공할 수 있다. 또한, 제2 모듈(320)은 액티브 영역(AA)에 중첩하여 배치되더라도 제2 홀(MH2)을 통해 노출될 수 있어, 제2 홀 영역(HA2)을 통해 외부 신호를 수신하거나, 처리된 신호를 외부에 제공할 수 있다.

도 14b에는 입력 감지 유닛(220-P)의 일부 구성들이 도시되었다. 도 14b에는 제1 감지 그룹(SG1)을 구성하는 하나의 제1 감지 전극(RP1-P)과 4 개의 제2 감지 전극들(TP11-P, TP12-P, TP13-P, TP14-P), 제2 감지 그룹(SG2)을 구성하는 하나의 제1 감지 전극(RP2-P)과 4 개의 제2 감지 전극들(TP21-P, TP22-P, TP23-P, TP24-P), 제3 감지 그룹(SG3)을 구성하는 하나의 제1 감지 전극(RP3-P)과 4 개의 제2 감지 전극들(TP31, TP32, TP33, TP34)을 도시하였다.

도 14b에 도시된 구성들은 실질적으로 도 5c에 도시된 제1 내지 제2 감지 그룹(SG1, SG2: 도 5c 참조)에 복수의 홀들(MH1, MH2)과 복수의 홀 영역들(HA1, HA2)이 정의된것과 대응될 수 있다. 본 실시예에서, 제1 홀(MH1) 및 제1 홀 영역(HA1)과 관련한 사항은 도 5c에 도시된 홀 영역(HA) 및 홀(MH)에 대한 설명과 대응되므로 중복된 설명은 생략하기로 한다.

한편, 본 실시예에 따르면, 제2 감지 그룹(SG2)은 제2 홀(MH2)에 의해서도 추가로 관통될 수 있다. 즉, 제2 감지 그룹(SG2)은 제1 홀 영역(HA1) 및 제2 홀 영역(HA2) 모두와 중첩할 수 있다.

이에 따라, 제2 감지 그룹(SG2)의 제1 감지 전극(RP1)은 좌 측에서 제1 홀(MH1)과 마주하여 제1 홀 영역(HA1)에 배치된 홀 패턴(RH)과 우 측에서 제2 홀(MH2)과 마주하여 제2 홀 영역(HA2)에 배치된 홀 패턴(RH)을 포함할 수 있다. 홀 패턴들(TH, RH)은 연결 패턴들(RB, TB)을 통해 하나의 메인 패턴(TM, RM)에 연결될 수 있다.

본 발명에 따르면, 복수의 홀들(MH1, MH2)이 정의된 전자 패널(200-P)에 있어서, 홀 영역들(HA1, HA2) 마다 대응되는 홀 패턴들을 구비함으로써, 홀 영역들(HA1, HA2)에서의 감도 저하를 방지하고 전면에 대한 균일한 감도를 제공할 수 있다.

도 15a는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이고, 도 15b는 도 15a에 도시된 XX'영역을 간략히 표시한 평면도이다. 도 16a 및 도 16b는 본 발명의 일 실시예에 따른 전자 패널의 단면도들이다. 도 16a 및 도 16b에는 도 4b와 대응되는 영역을 도시하였다. 이하, 도 15a 내지 도 16b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 14b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.

본 발명의 일 실시예에 따른 전자 장치(EA)에 있어서, 전자 패널(200)은 전자 모듈(300)에 중첩하는 모듈 영역(MA)을 포함할 수 있다. 본 실시예에서 모듈 영역(MA)은 액티브 영역(AA)에 정의된다. 모듈 영역(MA)은 상술된 윈도우(100)의 홀 영역(HA)과 중첩할 수 있다.

상술한 배선 영역(LA)은 모듈 영역(MA)의 가장 자리를 따라 정의될 수 있다. 배선 영역(LA)은 모듈 영역(MA)의 가장 자리를 에워쌀 수 있다. 홀 영역(HA)은 모듈 영역(MA) 및 배선 영역(LA)을 포함하는 영역과 대응될 수 있다.

본 실시예서, 모듈 영역(MA)은 상술한 홀(MH)과 대응되는 형상을 가질 수 있다. 예를 들어, 모듈 영역(MA)은 평면상에서 원, 타원, 다각형, 또는 적어도 일측에 곡선 변을 포함하는 다각형 중 어느 하나의 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

모듈 영역(MA)은 액티브 영역(AA) 중 화소들(PX)이 배치된 영역에 비해 상대적으로 높은 투과율을 가진 영역일 수 있다. 전자 모듈(300)은 모듈 영역(MA)을 통해 외부 피사체를 감지하거나 출력된 광 신호를 외부에 용이하게 제공할 수 있다.

본 실시예에 따른 모듈 영역(MA)에는 적어도 하나의 비 발광 화소(NPX)가 배치될 수 있다. 도 15b에는 용이한 설명을 위해 두 개의 비 발광 화소(NPX)와 두 개의 화소(PX)를 도시하였다. 비 발광 화소(NPX)는 화소(PX)에 비해 상대적으로 높은 광 투과율을 가질 수 있다. 비 발광 화소(NPX)는 화소(PX)의 구성 중 적어도 일부가 제거되어 형성될 수 있다.

예를 들어, 비 발광 화소(NPX)는 화소(PX) 중 박막 트랜지스터(TR) 및 발광패턴(EP)이 제거되어 형성될 수 있다. 또는, 비 발광 화소(NPX)는 화소(PX)의 구성 중 발광 패턴(EP)만 제거되거나, 박막 트랜지스터(TR) 중 일부 구성이 제거되거나, 제1 전극(E1)만 제거되어 형성될 수도 있다. 또는, 비 발광 화소(NPX)는 화소(PX)의 모든 구성들이 제거되어 형성된 것일 수도 있다. 이때, 비 발광 화소(NPX)는 실질적으로 복수의 절연층들이 적층된 부분으로 정의될 수 있다.

본 발명의 일 실시예에 따른 비 발광 화소(NPX)는 화소(PX)에 비해 높은 투과율을 가질 수 있다면, 다양한 실시예들을 포함할 수 있다. 또한, 모듈 영역(MA)은 주변에 비해 상대적으로 높은 투과율을 가질 수 있다면, 복수의 화소들(PX)과 하나의 비 발광 화소(NPX)로 이루어지거나, 복수의 비 발광 화소(NPX)만으로 채워질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.

예를 들어, 도 16a에 도시된 것과 같이, 모듈 영역(MA)은 화소(PX) 중 박막 트랜지스터(TR), 제1 전극(E1), 및 발광 패턴(EP)이 제거되어 형성될 수 있다. 모듈 영역(MA)에서 절연층들은 연속적으로 연장되어 형성될 수 있다. 베이스 기판(BS), 보조층(BL), 제1 내지 제4 절연층들(10, 20, 30, 40), 유기층(EL), 봉지층(ECL), 및 감지 절연층(ISL)은 홀 영역(HA) 내에서 단절되지 않고 모듈 영역(MA)과 중첩할 수 있다. 베이스 기판(BS), 보조층(BL), 제1 내지 제4 절연층들(10, 20, 30, 40), 유기층(EL), 봉지층(ECL) 및 감지 절연층(ISL)은 모듈 영역(MA)을 경유하여 액티브 영역(AA) 내에 전면적으로 형성될 수 있다.

한편, 본 실시예에서 제2 전극(E2)도 모듈 영역(MA)에 중첩하여 형성될 수 있다. 제2 전극(E2)이 투과형 또는 반투과형 전극으로 형성되는 경우, 제2 전극(E2)이 모듈 영역(MA)과 중첩되더라도 화소(PX)가 배치된 영역에 비해 상대적으로 높은 투과율을 가진 모듈 영역(MA)이 형성될 수 있다.

상술한 바와 같이, 감지 유닛(220)은 홀 영역(HA)에 배치된 홀 패턴(HP)과 모듈 영역(MA)으로부터 이격된 메인 패턴(MP)을 포함한다. 연결 패턴(BP)은 홀 패턴(HP)과 동일 층 상에 배치되어 홀 패턴(HP)과 메인 패턴(MP)을 연결한다. 본 실시예에서, 홀 패턴(HP)은 모듈 영역(MH)의 가장 자리를 따라 연장된 형상을 가질 수 있다. 본 실시예에 따른 홀 패턴(HP)은 모듈 영역(MA)의 가장 자리를 따라 배치됨으로써, 모듈 영역(MA)의 투과율을 향상시킬 수 있다.

한편, 예를 들어, 도 16b에 도시된 것과 같이, 모듈 영역(MA)은 화소(PX) 구성 중 제2 전극(E2)도 제거되어 형성될 수도 있다. 제2 전극(E2)에는 모듈 홀(MA)과 중첩하는 개구를 정의하는 단부(E2E)가 형성될 수 있다.

이에 따라, 제2 전극(E2)이 비 투과형 전극으로 형성되더라도 향상된 투과율을 가진 모듈 영역(MA)이 제공될 수 있다. 또한, 제2 전극이 반 투과형 전극으로 형성되더라도, 도 16a에 도시된 전자 패널에 비해 상대적으로 높은 투과율을 가진 모듈 영역(MA)이 제공될 수 있다.

본 발명에 따르면, 불 투명한 구성들을 제거하여 형성된 모듈 영역(MA)을 통해 높은 투과율이 요구되지 않은 전자 모듈, 예를 들어 적외선을 이용한 전자 모듈과 외부와의 신호 입/출력이 용이하게 이루어질 수 있다. 전자 모듈(300)이 전자 패널(200)과 중첩하여 배치되더라도 외부와의 신호 입/출력이 안정적으로 이루어질 수 있다. 또한, 전자 패널(200)은 전자 모듈(300) 상부가 전자 패널(200)에 의해 커버됨으로써, 외부 충격이나 오염 유입으로부터 전자 모듈(300)이 안정적으로 보호될 수 있다.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

200: 전자 패널 SG: 감지 그룹
RP: 제1 감지 전극 TP: 제2 감지 전극
SS: 센서 MH: 홀
HA: 홀 영역

Claims

화소들이 배치된 제1 영역 및 상기 제1 영역과 인접하고 상기 제1 영역보다 높은 광 투과율을 갖는 제2 영역을 포함하는 표시 유닛; 및
서로 교차하는 제1 방향 및 제2 방향으로 이격된 감지 그룹들 및 대응되는 감지 그룹에 연결된 감지 배선들을 포함하는 감지 유닛을 포함하고,
상기 감지 그룹들 각각은,
상기 제2 방향을 따라 연장된 제1 감지 전극;
상기 제2 방향을 따라 서로 이격되어 배열되고, 각각이 상기 제1 방향에서 상기 제1 감지 전극에 마주하는 복수의 제2 감지 전극들을 포함하고,
상기 제1 감지 전극 및 상기 제2 감지 전극들 중 적어도 어느 하나는,
상기 제1 영역과 중첩하는 메인 패턴;
상기 메인 패턴과 상기 제2 영역 사이에 배치된 패턴; 및
상기 메인 패턴과 상기 패턴을 연결하는 연결 패턴을 포함하고,
상기 패턴은 상기 메인 패턴과 서로 상이한 면적을 갖는 전자 장치.
제1 항에 있어서,
상기 메인 패턴 및 상기 패턴은 동일한 신호를 수신하는 전자 장치.
제1 항에 있어서,
상기 패턴은 상기 메인 패턴보다 작은 면적을 갖는 전자 장치.
제1 항에 있어서,
상기 패턴과 상기 메인 패턴은 동일층 상에 배치된 전자 장치.
제1 항에 있어서,
상기 제2 영역은 원형 및 타원형 중 어느 하나의 형상을 가지며,
상기 패턴은 상기 제2 영역의 형상에 대응되도록 소정의 곡률을 포함하는 전자 장치.
제1 항에 있어서,
상기 제2 영역과 중첩하는 상기 표시 유닛 및 상기 감지 유닛이 관통되어 정의된 홀을 더 포함하고,
상기 홀은 상기 감지 그룹들 중 상기 제1 방향에서 인접한 제1 감지 그룹 및 제2 감지 그룹 중 적어도 어느 하나를 관통하는 전자 장치.
제6 항에 있어서,
상기 홀은 상기 제1 감지 그룹의 상기 제2 감지 전극들 중 상기 제2 방향을 따라 인접한 두 개의 제2 감지 전극들을 관통하고,
상기 제1 감지 그룹의 상기 제1 감지 전극의 상기 패턴과 상기 제2 감지 그룹의 상기 제1 감지 전극의 상기 패턴은 상기 홀을 사이에 두고 상기 제1 방향을 따라 서로 이격된 전자 장치.
제7 항에 있어서,
상기 제1 감지 그룹의 상기 제2 감지 전극들의 상기 패턴들은 상기 홀을 사이에 두고 상기 제2 방향을 따라 서로 이격된 전자 장치.
제8 항에 있어서,
상기 제1 감지 그룹의 상기 제2 감지 전극들의 상기 패턴들 중 어느 하나에 연결된 상기 감지 배선의 일 부분은 상기 홀과 상기 제1 감지 전극의 상기 패턴 사이를 경유하는 전자 장치.
제6 항에 있어서,
상기 홀은 상기 제1 감지 그룹의 상기 제2 감지 전극들 중 하나의 제2 감지 전극만을 관통하는 전자 장치.
제10 항에 있어서,
상기 제1 감지 그룹의 상기 제2 감지 전극의 상기 메인 패턴은 상기 패턴을 사이에 두고 홀과 이격된 전자 장치.
제6 항에 있어서,
상기 홀은 상기 제1 감지 그룹의 상기 제2 감지 전극들 중 상기 제2 방향을 따라 인접한 두 개의 제2 감지 전극들을 관통하는 전자 장치.
제12 항에 있어서,
상기 제1 감지 그룹의 상기 제2 감지 전극들 중 어느 하나의 상기 제2 감지 전극의 상기 패턴과 다른 하나의 상기 제2 감지 전극의 상기 패턴은 상기 홀을 사이에 두고 상기 제2 방향을 따라 이격된 전자 장치.
제6 항에 있어서,
상기 홀은 상기 제1 감지 그룹의 상기 제2 감지 전극들 중 상기 제2 방향을 따라 인접한 세 개 이상의 제2 감지 전극들을 관통하는 전자 장치.
제6 항에 있어서,
상기 홀은 상기 제1 감지 그룹의 상기 제2 감지 전극들 중 두 개의 상기 제2 감지 전극들 및 상기 제2 감지 그룹의 상기 제1 감지 전극을 관통하는 전자 장치.
제15 항에 있어서,
상기 제1 감지 그룹의 상기 제2 감지 전극들의 상기 패턴들은, 상기 제2 방향을 따라 서로 이격되고 상기 제2 감지 그룹의 상기 제1 감지 전극의 상기 패턴과 상기 홀을 사이에 두고 상기 제1 방향을 따라 이격된 전자 장치.
제6 항에 있어서,
상기 홀과 중첩하는 전자 모듈을 더 포함하는 전자 장치.
제6 항에 있어서,
상기 패턴은 상기 홀을 둘러싸는 폐 라인 형상을 갖는 전자 장치.
제1 항에 있어서,
상기 제2 영역과 중첩하는 상기 표시 유닛 및 상기 감지 유닛이 관통되어 정의된 홀을 더 포함하고,
상기 홀은 상기 감지 그룹들 중 상기 제2 방향에서 인접한 제1 감지 그룹 및 제2 감지 그룹 중 적어도 어느 하나를 관통하는 전자 장치.
제19 항에 있어서,
상기 제1 감지 그룹의 상기 제1 감지 전극의 상기 패턴과 상기 제2 감지 그룹의 상기 제1 감지 전극의 상기 패턴은 상기 홀을 사이에 두고 상기 제2 방향을 따라 이격된 전자 장치.