KR20230112662A - 미점용 프로세서 인터커넥트를 사용하는 신호 브리징 방법 - Google Patents

미점용 프로세서 인터커넥트를 사용하는 신호 브리징 방법 Download PDF

Info

Publication number
KR20230112662A
KR20230112662A KR1020237020262A KR20237020262A KR20230112662A KR 20230112662 A KR20230112662 A KR 20230112662A KR 1020237020262 A KR1020237020262 A KR 1020237020262A KR 20237020262 A KR20237020262 A KR 20237020262A KR 20230112662 A KR20230112662 A KR 20230112662A
Authority
KR
South Korea
Prior art keywords
processor
bsp
circuit board
signal
signal paths
Prior art date
Application number
KR1020237020262A
Other languages
English (en)
Inventor
제이슨 알. 탈버트
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20230112662A publication Critical patent/KR20230112662A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/40—Bus coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Combinations Of Printed Boards (AREA)
  • Multi Processors (AREA)
  • Microcomputers (AREA)

Abstract

미점용 프로세서 인터커넥트를 사용하는 신호 브리징 방법으로서, 장치를 부트스트랩 프로세서(BSP)와 회로 기판의 프로세서 인터커넥트 사이의 복수의 제1 신호 경로에 통신 가능하게 결합시키는 단계; 상기 장치를 상기 프로세서 인터커넥트와 상기 회로 기판의 주변 인터페이스 사이의 복수의 제2 신호 경로에 통신 가능하게 결합시키는 단계; 및 상기 장치 내의 하나 이상의 제3 신호 경로를 통해 상기 BSP를 상기 주변 인터페이스에 통신 가능하게 결합시키는 단계를 포함한다.

Description

미점용 프로세서 인터커넥트를 사용하는 신호 브리징 방법
멀티프로세서를 지원할 수 있는 시스템에서 일부 시스템 구성은 미점용 프로세서 인터페이스를 포함한다. 소켓 등 프로세서 인터페이스가 미점용된 경우, 애플리케이션 프로세서는 프로세서 인터페이스에 설치되지 않는다. 이 경우 설치된 애플리케이션 프로세서에 연결될 마더보드의 주변 인터페이스 또는 기타 컴포넌트에 액세스하는 시스템의 기능이 저하하게 된다.
도 1은 일부 실시예에 따른 미점용 프로세서 인터커넥트를 사용하는 예시적 신호 브리징 회로 기판의 블록도이다.
도 2는 일부 실시예에 따른 미점용 프로세서 인터커넥트를 사용하는 예시적 신호 브리징 방법의 흐름도이다.
도 3은 일부 실시예에 따른 미점용 프로세서 인터커넥트를 사용하는 예시적 신호 브리징 방법의 흐름도이다.
도 4 는 일부 실시예에 따른 미점용 프로세서 인터커넥트를 사용하는 예시적 신호 브리징 방법의 흐름도이다.
도 5는 일부 실시예에 따른 미점용 프로세서 인터커넥트를 사용하는 예시적 신호 브리징 방법의 흐름도이다.
도 6은 일부 실시예에 따른 미점용 프로세서 인터커넥트를 사용하는 예시적 신호 브리징 방법의 흐름도이다.
일부 실시예에서, 미점용 프로세서 인터커넥트를 사용하는 신호 브리징 방법은, 장치를 부트스트랩 프로세서(BSP)와 회로 기판의 프로세서 인터커넥트 사이의 복수의 제1 신호 경로에 통신 가능하게 결합시키는 단계; 장치를 프로세서 인터커넥트와 회로 기판의 주변 인터페이스 사이의 복수의 제2 신호 경로에 통신 가능하게 결합시키는 단계; 및 장치 내의 하나 이상의 제3 신호 경로를 통해 BSP를 상기 주변 인터페이스에 통신 가능하게 결합시키는 단계를 포함한다.
일부 실시예에서, 장치는 인쇄 회로 기판을 포함하고, 하나 이상의 제3 신호 경로는 각각 전도성 트레이스를 포함한다. 일부 실시예에서, 장치는 회로 기판의 프로세서 인터커넥트에 설치될 때 BSP를 상기 주변 인터페이스에 통신 가능하게 결합시킨다. 일부 실시예에서, 장치는 하나 이상의 기타 주변 인터페이스를 포함하고, 방법은, 장치 내의 하나 이상의 제4 신호 경로를 통해 하나 이상의 기타 주변 인터페이스를 BSP에 통신 가능하게 결합시키는 단계를 더 포함한다. 일부 실시예에서, 장치는 하나 이상의 임베디드 주변 디바이스를 포함하고, 방법은, 장치 내의 하나 이상의 제4 신호 경로를 통해 하나 이상의 임베디드 주변 디바이스 인터페이스를 BSP에 통신 가능하게 결합시키는 단계를 더 포함한다. 일부 실시예에서, 방법은, 장치의 하나 이상의 신호 터미네이터를 통해 제1 신호 경로 중 하나 이상을 터미네이팅하는 단계를 더 포함한다. 일부 실시예에서, 방법은, 장치의 하나 이상의 루프백 연결을 통해 제1 신호 경로 중 2개 이상을 통신 가능하게 결합시키는 단계를 더 포함한다.
일부 실시예에서, 미점용 프로세서 인터커넥트를 사용하는 신호 브리징 장치는, 상기 장치를 부트스트랩 프로세서(BSP)와 회로 기판의 프로세서 인터커넥트 사이의 복수의 제1 신호 경로에 통신 가능하게 결합시키는 단계; 장치를 상기 프로세서 인터커넥트와 회로 기판의 주변 인터페이스 사이의 복수의 제2 신호 경로에 통신 가능하게 결합시키는 단계; 및 장치 내의 하나 이상의 제3 신호 경로를 통해 BSP를 상기 주변 인터페이스에 통신 가능하게 결합시키는 단계를 수행한다.
일부 실시예에서, 장치는 인쇄 회로 기판을 포함하고, 하나 이상의 제3 신호 경로는 각각 전도성 트레이스를 포함한다. 일부 실시예에서, 장치는 회로 기판의 프로세서 인터커넥트에 설치될 때 BSP를 상기 주변 인터페이스에 통신 가능하게 결합시킨다. 일부 실시예에서, 장치는 하나 이상의 기타 주변 인터페이스; 및 하나 이상의 기타 주변 인터페이스를 BSP에 통신 가능하게 결합시키는 하나 이상의 제4 신호 경로를 더 포함한다. 일부 실시예에서, 장치는 하나 이상의 임베디드 주변 디바이스; 및 하나 이상의 임베디드 주변 디바이스를 BSP에 통신 가능하게 결합시키도록 구성되는 하나 이상의 제4 신호 경로를 더 포함한다. 일부 실시예에서, 장치는 제1 신호 경로 중 하나 이상을 터미네이팅하는 하나 이상의 신호 터미네이터를 더 포함한다. 일부 실시예에서, 장치는 제1 신호 경로 중 2개 이상을 결합시키도록 구성되는 하나 이상의 루프백 연결을 더 포함한다.
일부 실시예에서, 미점용 프로세서 인터커넥트를 사용하는 신호 브리징 회로 기판은, 부트스트랩 프로세서; 주변 인터페이스; 프로세서 인터커넥트; 및 프로세서 인터커넥트에 설치되는 장치를 포함하고, 장치는, 장치를 부트스트랩 프로세서(BSP)와 회로 기판의 프로세서 인터커넥트 사이의 복수의 제1 신호 경로에 통신 가능하게 결합시키는 단계; 장치를 상기 프로세서 인터커넥트와 회로 기판의 주변 인터페이스 사이의 복수의 제2 신호 경로에 통신 가능하게 결합시키는 단계; 및 장치 내의 하나 이상의 제3 신호 경로를 통해 BSP를 주변 인터페이스에 통신 가능하게 결합시키는 단계를 수행한다.
일부 실시예에서, 장치는 인쇄 회로 기판을 포함하고, 하나 이상의 제3 신호 경로는 각각 전도성 트레이스를 포함한다. 일부 실시예에서, 장치는 회로 기판의 프로세서 인터커넥트에 설치될 때 BSP를 상기 주변 인터페이스에 통신 가능하게 결합시킨다. 일부 실시예에서, 장치는 하나 이상의 기타 주변 인터페이스; 및 하나 이상의 기타 주변 인터페이스를 BSP에 통신 가능하게 결합시키는 하나 이상의 제4 신호 경로를 더 포함한다. 일부 실시예에서, 장치는 하나 이상의 임베디드 주변 디바이스; 및 하나 이상의 임베디드 주변 디바이스를 BSP에 통신 가능하게 결합시키도록 구성되는 하나 이상의 제4 신호 경로를 더 포함한다. 일부 실시예에서, 장치는 제1 신호 경로 중 하나 이상을 터미네이팅하는 하나 이상의 신호 터미네이터를 더 포함한다. 일부 실시예에서, 장치는 제1 신호 경로 중 2개 이상을 결합시키도록 구성되는 하나 이상의 루프백 연결을 더 포함한다.
일부 멀티프로세서 시스템에서 마더보드는 애플리케이션 프로세서를 설치할 수 있는 다수의 프로세서 인터커넥트를 포함한다. 이러한 인터커넥의 예시로는 설치된 애플리케이션 프로세서와 마더보드 사이에서 기계적 및 전기적 연결을 형성하는 프로세서 슬롯 또는 소켓을 포함한다. 시스템의 구성에 따라, 일부 프로세서 인터커넥트에는 애플리케이션 프로세서가 설치되지 않는다. 이러한 프로세서 인터커넥트는 "미점용된" 것으로 간주된다. 예를 들어, 고객은 비용을 절감하기 위해 최대 4개의 애플리케이션 프로세서를 지원할 수 있는 마더보드에 2개의 애플리케이션 프로세서만 포함하기를 원한다.
마더보드가 주변 인터페이스(예를 들어, 주변 디바이스에 대한 입/출력(I/O) 연결 또는 인터페이스)를 포함하는 경우, 일부 마더보드는 주변 인터페이스와 프로세서 인터커넥트 사이의 직접 연결을 포함한다. 이로써 설치된 주변 디바이스는 설치된 애플리케이션 프로세서와 통신할 수 있다. 주변 인터페이스에 결합된 프로세서 인터커넥트가 점용되지 않은(예를 들어, 애플리케이션 프로세서가 설치되지 않은) 경우, 시스템은 주변 인터페이스에 결합된 임의의 주변 디바이스를 완전히 활용할 수 없게 된다. 예를 들어, 주변 인터페이스를 사용할 수 없게 되거나, 또는 주변 디바이스는 주변 인터페이스가 애플리케이션 프로세서에 사용된 경우보다 느린 속도로 데이터를 프로세싱하게 된다.
미점용 프로세서 인터커넥트를 사용하는 신호 브리징 방법은 미점용 프로세서 인터커넥트로 인한 성능 저하 문제를 해결한다. 도 1은 미점용 프로세서 인터커넥트를 사용하는 비제한적인 예시적 신호 브릿징 회로 기판(100)의 블록도이다. 예시적 회로 기판(100)은 서버, 네트워크 디바이스, 모바일 디바이스, 개인용 컴퓨터, 주변 하드웨어 컴포넌트, 게임 디바이스, 셋톱 박스 등을 포함하는 다양한 컴퓨팅 디바이스에서 구현될 수 있다. 일부 실시예에서, 회로 기판(100)은 프로세서, 메모리, 주변 컴포넌트 등을 포함하는 컴퓨팅 시스템의 주요 컴포넌트가 설치되는 마더보드이다. 일례로서, 회로 기판(100)은 회로 기판(100)에 결합된 컴포넌트 사이의 통신을 용이하게 하는 전도성 트레이스를 포함하는 인쇄 회로 기판(PCB)을 포함한다.
예시적 회로 기판(100)은 부트스트랩 프로세서(BSP)(102)를 포함한다. BSP(102)는 멀티프로세서 컴퓨팅 시스템을 작동시키기 위한 초기 프로세스를 실행하도록 지정된 프로세서이다. 예를 들어, 멀티프로세서 시스템이 제1 수신 전력에 의해 작동될 때, BSP(102)는 사전 정의된 메모리 주소로부터 부트 코드를 로딩하고 실행한다. 이어서, BSP(102)는 부트 코드를 실행하고, 기타 메모리(예를 들어, 동적 랜덤 액세스 메모리(DRAM))를 초기화하며, 애플리케이션 프로세서(104)를 초기화하고 다른 부트 동작들을 수행한다. 애플리케이션 프로세서(104)는 BSP(102)에 의해 처리되는 초기 부트 프로세스 이외의 프로세스를 실행하는 작업을 하는 프로세서이다. 예를 들어, 애플리케이션 프로세서(104)는 운영 체제, 소프트웨어 실행, 주변 디바이스와의 상호작용 등에 관련된 동작을 수행한다. BSP(102) 및 애플리케이션 프로세서(104)는 모두 단일 코어 프로세서, 멀티 코어 프로세서, 또는 기타 알려진 프로세서를 포함한다.
회로 기판(100)은 또한 복수의 프로세서 인터커넥트(106a, 106b)를 포함한다. 프로세서 인터커넥트(106a, 106b)는 설치된 프로세서(예를 들어, 애플리케이션 프로세서(104))와 회로 기판(100) 사이에서 기계적 및 전기적 연결을 제공하는 컴포넌트이다. 예를 들어, 핀, 패드, 또는 범프와 같은 애플리케이션 프로세서(104)의 연결 지점과 전도성 패드, 표면, 또는 핀 홀과 같은 프로세서 인터커넥트(106a, 106b)의 연결 지점 사이에는 전기 연결이 형성된다. 애플리케이션 프로세서(104a, 104b)와 회로 기판(100) 사이에는 래치, 클립, 또는 기타 기계적 인터록을 사용한 기계적 연결이 형성된다. 프로세서 인터커넥트(106b)는 애플리케이션 프로세서(104)가 회로 기판(100)에 설치되도록 한다. 프로세서 인터커넥트(106b)가 납땜할 필요 없이 프로세서(104)가 설치될 수 있도록 제공하는 경우, 원하는 대로 또는 설계 고려사항에 따라 애플리케이션 프로세서(104)를 회로 기판(100)에 추가하거나 제거할 수 있는 기능을 제공한다. 이해할 수 있는 것은, 일부 실시예에서, 프로세서 인터커넥트(106a, 106b)는 설치된 프로세서 또는 땜납으로 설치될 장치(아래에서 설명됨)를 필요로 하는 인터커넥트를 포함한다. 본 예시적 회로 기판(100)에서, 하나 이상의 애플리케이션 프로세서(104)는 하나 이상의 프로세서 인터커넥트(106a)에 설치되고, 프로세서 인터커넥트(106b)에는 애플리케이션 프로세서(104)가 설치되지 않는다. 다시 말하면, 프로세서 인터커넥트(106b)는 점용되지 않는다.
회로 기판(100)은 또한 하나 이상의 주변 인터페이스(108a)를 포함한다. 주변 인터페이스(108a)는 주변 디바이스가 설치되는 입/출력 연결, 포트, 슬롯 등으로서, 회로 기판(100)을 포함하는 시스템에 추가 기능을 제공한다. 이러한 주변 인터페이스(108a)는 교체 가능한 주변 디바이스를 사용하여 다양한 시스템 구성 및 기능을 가능하게 한다. 주변 인터페이스(108a)는 또한 기타 회로 기판, 또는 시스템의 다른 컴포넌트로의　케이블 연결 또는 인터커넥트를 허용한다. 일례로서, 주변 인터페이스(108a)는 주변 컴포넌트 인터커넥트 익스프레스(PCIe) 슬롯 직렬 AT 어태치먼트(SATA) 포트, 범용 직렬 버스(USB, Universal Serial Bus) 포트 등을 포함한다. 주변 인터페이스(108a)에 설치될 수 있는 예시적인 주변 디바이스로는 그래픽 처리 장치(GPU), 네트워크 인터페이스 카드(NIC), 스토리지 컨트롤러 등이 포함된다.
주변 인터페이스(108a)는 하나 이상의 신호 경로(110a)를 사용하여 프로세서 인터커넥트(106b)에 통신 가능하게 결합된다. 신호 경로(110a)는 프로세서 인터커넥트(106b)와 주변 인터페이스(108a) 사이의 신호 전송을 허용하는 전도성 재료의 경로이다. 예를 들어, 신호 경로(110a)는 구리 또는 회로 기판(100)을 구성하는 유전체 재료 내 기타 전도성 재료(예를 들어, 폴리아미드, 또는 PCB에 적합한 다른 유전체 재료)로 된 전도성 트레이스를 포함한다. 다른 예로서, 신호 경로(110a)는 버스, 와이어, 또는 주변 인터페이스(108a)와 프로세서 인터커넥트(106b) 사이의 신호를 위한 기타 전도성 경로를 포함한다. 애플리케이션 프로세서(104)가 프로세서 인터커넥트(106b)에 설치되는 경우, 설치된 프로세서(104)는 신호 경로(110a)를 통해 주변 인터페이스(108a)에 설치된 주변 디바이스와 통신할 수 있다.
전술한 바와 같이, 프로세서 인터커넥트(106b)는 점용되지 않는다. 예를 들어, 회로 기판(100)을 포함하는 시스템을 구성하는 사용자는 비용 절감 조치로서 프로세서 인터커넥트(106b)에 설치하기 위한 다른 애플리케이션 프로세서(104)를 구입하지 않기로 선택한다. 프로세서 인터커넥트(106b)는 점용되지 않고, 애플리케이션 프로세서(104)는 주변 인터페이스(108b)와 상호작용할 수 없으므로, 주변 인터페이스(108a)에 삽입된 임의의 주변 디바이스의 기능은 제한되거나 제거된다.
그 대신, 장치(112)가 프로세서 인터커넥트(106b)에 삽입된다. 일부 실시예에서, 장치(112)는 유전체 재료(예를 들어, 폴리아미드)로 된 인쇄 회로 기판을 포함한다. 회로 기판(100)에 대한 전기적 결합을 가능하게 하기 위해, 장치(112)는 프로세서 인터커넥트(106b)에 대한 연결 지점을 포함한다. 장치(112)의 특정 유형의 연결 지점은 프로세서 인터커넥트(106b)에 삽입될 때 애플리케이션 프로세서(104)에 의해 사용되는 연결 메커니즘에 대응된다. 다시 말하면, 장치(112)는 애플리케이션 프로세서(104)와 프로세서 인터커넥트(106b) 사이의 전기적 연결 메커니즘을 복제한다. 예를 들어, 프로세서 인터커넥트(106b)가 애플리케이션 프로세서(104) 핀을 위한 홀을 포함하는 경우, 장치(112)는 연결 지점으로 핀을 포함한다. 프로세서 인터커넥트(106b)가 전도성 패드 또는 범프를 사용하여 애플리케이션 프로세서(104)와 연결을 형성하는 경우, 장치(112)는 적절한 패드 또는 범프를 포함한다.
회로 기판(100)은 프로세서 인터커넥트(106b)와 BSP(102) 사이의 신호 경로(110b)를 더 포함한다. 일부 실시예에서, 신호 경로(110b)는 회로 기판(100)의 전도성 트레이스, 버스, 와이어, 또는 기타 알려진 전도성 경로를 포함한다. 신호 경로(110b)는 BSP(102)의 입/출력 영역에 통신 가능하게 결합되어, BSP(102)가 신호 경로(110b)를 통해 출력을 제공하거나 입력을 수신할 수 있도록 한다. 애플리케이션 프로세서(104)가 프로세서 인터커넥트(106b)에 설치되어 있는 경우, 설치된 애플리케이션 프로세서(104)는 이러한 신호 경로(110b)를 통해 BSP(102)와 통신할 수 있다. 그 대신, 장치(112)가 프로세서 인터커넥트(106b)에 설치되는 경우, 장치(112)의 연결 지점은 신호 경로(110a)에 대한 통신 결합(프로세서 인터커넥트(106b)와 주변 인터페이스(108a) 사이) 및 신호 경로(110b)에 대한 통신 결합(프로세서 인터커넥트(106b)와 BSP(102) 사이)을 형성한다.
장치(112)는 또한 신호 경로(110c)를 포함한다. 예를 들어, 장치(112)가 인쇄 회로 기판인 경우, 신호 경로(110c)는 PCB 내의 전도성 트레이스(예를 들어, 구리 트레이스)를 포함한다. 신호 경로(110c) 중 하나 이상은 장치(112)를 프로세서 인터커넥트(106b)에 연결하는 장치(112)의 연결 지점을 브리징하거나 전도적으로 결합한다. 장치(112)가 프로세서 인터커넥트(106b)에 설치되는 경우, 신호 경로(110c)는 신호 경로(110a)(프로세서 인터커넥트(106b)와 주변 인터페이스(108a) 사이)와 신호 경로(110b)(프로세서 인터커넥트(106b)와 BSP(102)사이)를 브리징하는 역할을 한다. 따라서, 장치(112)는 신호 경로(110a, 110b)를 브리징함으로써 주변 인터페이스(108a)를 BSP(102)에 전도적으로 결합시킨다.
주변 인터페이스(108a)를 BSP(102)에 결합시킴으로써, 주변 인터페이스(108a)에 설치된 주변 디바이스는 장치(112)를 통해 BSP(102)와 통신할 수 있다. 나아가, 설치된 주변 디바이스는 설치되지 않은 애플리케이션 프로세서(104) 대신 BSP(102)를 사용하여 주변 디바이스의 동작을 지원할 수 있다. 따라서, 미점용 프로세서 인터커넥트(106b)로 인한 성능 손실이 감소되거나 제거된다.
일부 실시예에서, 장치(112)는 수동 컴포넌트로 구성된다. 예를 들어, 일부 실시예에서, 장치(112)는 PCB, 신호 경로(110c), 및 프로세서 인터커넥트(106b)에 대한 연결 지점으로 구성된다. 다른 실시예에서, 장치(112)는 버퍼, 멀티플렉서, 신호 컨디셔너, 및 이산 로직과 같은 능동 컴포넌트(예를 들어, 물리적 구조 또는 신호 전도성을 제외한 기능을 제공하는 컴포넌트)를 포함한다. 일부 실시예에서, 장치(112)는 BSP(102)와 주변 인터페이스(108a) 사이의 신호 경로를 브리징하는 것 이외에도 추가적인 기능을 제공한다. 예를 들어, 일부 실시예에서, 장치(112) 자체는 추가적인 주변 인터페이스(108b)를 포함한다. 예를 들어, 장치(112)는 회로 기판(100)에서 사용 가능한 주변 인터페이스(108a, 108b)의 수를 확장하거나 추가적인 인터페이스 또는 디바이스와 인터커넥트(예를 들어, 케이블 연결을 통해)하기 위해 추가적인 PCIe 슬롯, SATA 연결 등을 포함한다. 이러한 주변 인터페이스(108b)는 신호 경로(110c)를 통해 프로세서 인터커넥트(106b)에 통신 가능하게 결합되어, 신호 경로(110b, 110c)를 통해 BSP(102)로부터 주변 인터페이스(108b)로의 신호 경로를 형성한다.
일부 실시예에서, 장치(112)는 임베디드 주변 디바이스(114)를 포함한다. 임베디드 주변 디바이스(114)는 중간 주변 인터페이스(108a, 108b)를 사용하지 않고, 기능 컴포넌트가 장치(112)에 포함되거나 장치(112)의 컴포넌트에 포함되는 주변 디바이스이다. 예를 들어, 장치(112)는 하나 이상의 임베디드 GPU, NIC, 스토리지 디바이스, 또는 기타 알려진 임베디드 디바이스를 포함하며, 이는 회로 기판(100)의 사용 가능한 기능을 더욱 확장시킨다. 이러한 임베디드 주변 디바이스(114)는 신호 경로(110c)를 통해 프로세서 인터커넥트(106b)에 통신 가능하게 결합되어, 신호 경로(110b, 110c)를 통해 BSP(102)로부터 임베디드 주변 디바이스(114)로의 신호 경로를 형성한다.
일부 실시예에서, GPU(112)는 터미네이터(116)를 포함한다. 터미네이터(116)는 BSP(102)로부터 오는 신호를 터미네이팅한다. 예를 들어, 터미네이터(116)는 신호 경로(110b)의 특성 임피던스와 매칭하여 신호 반사, 왜곡, 또는 다른 신호 특성을 방지한다. 예를 들어, BSP(102)는 신호 경로(110b)를 통해 프로세서 인터커넥트(106b)에 출력 신호를 제공한다고 가정한다. 또한, 이러한 출력 신호는 주변 인터페이스(108a)에 브리징되거나 다른 컴포넌트에 제공될 필요가 없다고 가정한다. 대신, 이러한 신호는 터미네이터(116)로 전달된다. 일부 실시예에서, 터미네이터(116)는 저항기와 같은 수동 터미네이터를 포함한다. 다른 실시예에서, 터미네이터(116)는 전압 조절기와 같은 능동 터미네이터를 포함한다. 이러한 전압 조정기는 저항기에 인가되는 전압을 제어함으로써 BSP(102)로부터 오는 신호에 인가되는 저항에 영향을 미친다.
일부 실시예에서, 장치(112)는 루프백 연결(118)을 포함한다. 루프백 연결(118)은 2개의 신호 경로(110b)를 전도적으로 결합하는 장치(112)의 신호 경로이다. 따라서, 제1 신호 경로(110b)를 통해 BSP(102)로부터 오는 출력 신호는 제2 신호 경로(110b)를 통해 BSP(102)에 의해 입력 신호로서 수신된다.
일부 실시예에서, 장치(112)에서 터미네이터(116), 루프백 연결(118), 및 이들의 조합의 사용은 장치(112)와 함께 사용되는 BSP(102) 또는 프로세서 인터커넥트(106b)에 따라 달라진다. 예를 들어, 특정 출력 신호가 터미네이팅되지 않은 경우 BSP(102)의 특정 모델은 제대로 작동하지 않는다. 다른 예로서, 특정 출력 신호가 입력 신호로 루프백되지 않는 경우, BSP(102)의 특정 모델은 제대로 작동하지 않는다. 따라서, 당업자는 터미네이터(116), 루프백 연결(118), 및 이들의 조합의 특정 구성은 대응되는 BSP(102) 또는 프로세서 인터커넥트(106b)의 설계 고려사항에 따라 달라짐을 이해할 것이다.
회로 기판(100)의 BSP(102)는 잠재적으로 다양한 주변 디바이스(주변 인터페이스(108a, 108b)에 설치된 주변 디바이스 또는 임베디드 주변 디바이스(114))와 통신할 수 있으며, 일부 실시예에서, BSP(102)는 BSP(102)와 통신하는 특정 디바이스(들)에 따라 다수의 시그널링 프로토콜(예를 들어, SATA, PCIe, 이더넷 등) 중 임의의 하나를 사용하도록 구성될 수 있다. 일부 실시예에서, 특정 시그널링 프로토콜을 사용하도록 BSP(102)를 구성하는 단계는 통합 확장가능 펌웨어 인터페이스(UEFI) 또는 기본 입/출력 시스템(BIOS)을 통해 BSP(102)를 구성하는 단계를 포함한다. 예를 들어, 특정 UEFI 또는 BIOS 구성 속성 디바이스는 BSP(102)에 의해 사용될 특정 시그널링 프로토콜을 포함한다. 시스템 부팅 시, UEFI 또는 BIOS는 특정 시그널링 프로토콜을 사용하도록 BSP(102)를 구성한다. 따라서, 사용될 특정 시그널링 프로토콜은 UEFI 또는 BIOS를 재구성함으로써 변경된다.
다른 실시예에서, 장치(112)는 BSP(102)에 의해 판독되는 메모리에 저장된 코드 또는 데이터를 포함한다. BSP(102)는 저장된 코드 또는 데이터에 표시된 특정 프로토콜을 사용하여 통신하도록 스스로 구성된다. 추가적인 실시예에서, BSP(102)에 의해 사용될 특정 시그널링 프로토콜은 터미네이터(116), 루프백 연결(118), 또는 이들의 조합의 특정 구성에 따라 달라진다. 따라서, 터미네이터(116), 루프백 연결(118), 또는 이들의 조합의 배열을 재구성하면 BSP(102)에 의해 사용될 특정 시그널링 프로토콜이 변경된다.
전술한 바와 같이, 장치(112)는 설치되지 않은 애플리케이션 프로세서(104) 대신 BSP(102)가 주변 디바이스에 의해 액세스될 수 있도록 한다. 이는 미점용 프로세서 인터커넥트(106b)와 연관된 일부 또는 모든 성능 및 기능 손실을 완화한다. 장치(112)는 애플리케이션 프로세서(104)에 비해 저렴한 재료로 구성되므로(예를 들어, 인쇄 회로 기판 vs 복잡한 실리콘 칩), 다른 애플리케이션 프로세서(104)를 설치하는 것에 비해 가장 적은 비용으로 기능을 회복할 수 있다. 또한, 장치(112)가 추가적인 주변 인터페이스(108b) 또는 주변 디바이스(114)를 포함하는 경우, 장치(112)는 프로세서 인터커넥트(106b)가 애플리케이션 프로세서(104)에 의해 사용되는 경우에는 불가능한 추가적인 주변 디바이스 기능을 제공한다.
당업자는 회로 기판(100)의 상기 구성은 단지 예시적인 것이며, 다른 구성들도 가능하다는 것을 이해할 것이다. 예를 들어, 예시적 회로 기판(100)에는 도시되지 않았으나, 당업자는 일부 실시예에서 회로 기판(100)이 추가적인 컴포넌트를 포함함을 이해할 것이다. 이러한 추가적인 컴포넌트는, 예를 들어 애플리케이션 프로세서(104)에 의해 사용된 추가적인 프로세서 인터커넥트, 미점용 프로세서 인터커넥트, 추가적인 장치(112)에 의해 사용된 프로세서 인터커넥트, 또는 기타 알려진 인터커넥트를 포함한다. 일부 실시예에서, 이러한 추가적인 컴포넌트는 추가적인 주변 인터페이스(108a), 주변 디바이스(114), 터미네이터(116), 또는 기타 알려진 컴포넌트를 포함한다.
추가적인 설명을 위해, 도 2에서는 미점용 프로세서 인터커넥트를 사용하는 예시적인 신호 브리징 방법의 흐름도를 도시하였으며, 신호 브리징 방법은, 장치(112)를 부트스트랩 프로세서(BSP)(102)와 회로 기판(100)의 프로세서 인터커넥트(106b) 사이의 복수의 제1 신호 경로(110b)에 통신 가능하게 결합시키는 단계(202)를 포함한다. 일부 실시예에서, 회로 기판(100)은 인쇄 회로 기판(PCB)을 포함하고, 복수의 제1 신호 경로(110b)는 회로 기판(100)의 전도성 트레이스를 포함한다. 예를 들어, 제1 신호 경로(110b)는 구리 또는 폴리아미드와 같이 유전체 재료에 에칭되거나 트레이싱된 다른 전도성 재료의 전도성 트레이스를 포함한다. 전도성 트레이스는 BSP(102)와 프로세서 인터커넥트(106b) 사이의 신호 전달을 위한 전도성 경로를 제공한다. 다른 예로서, 제1 신호 경로(110b)는 버스, 와이어, 또는 기타 알려진 전도성 경로를 포함한다. 프로세서 인터커넥트(106b)는 예를 들어 프로세서 소켓 또는 프로세서 소켓을 포함한다. 일부 실시예에서, 회로 기판(100)은 멀티프로세서 컴퓨팅 시스템의 마더보드이다. 따라서, 일부 실시예에서, 프로세서 인터커넥트(106b)는 복수의 프로세서 인터커넥트(106a, 106b) 중 하나이다. 일부 실시예에서, 하나 이상의 애플리케이션 프로세서(104)는 프로세서 인터커넥트(106a)에 설치되고, 프로세서 인터커넥트(106b)에는 애플리케이션 프로세서(104)가 설치되지 않는다. 다시 말하면, 프로세서 인터커넥트(106b)는 점용되지 않는다.
장치(112)를 복수의 제1 신호 경로(110b)에 통신 가능하게 결합(202)하는 단계는 장치(112)를 프로세서 인터커넥트(106b)에 설치하는 단계를 포함한다. 장치(112)를 프로세서 인터커넥트(106b)에 설치하는 단계는 프로세서 인터커넥트(106b)를 통해 장치(112)와 회로 기판(100) 사이에 기계적 및 전기적 결합을 형성하는 단계를 포함한다. 예를 들어, 클립, 클램프, 또는 프로세서 인터커넥트(106b)의 기타 기계적 인터커넥트는 장치(112)를 회로 기판(100)에 기계적으로 결합하여, 장치(112)가 프로세서 인터커넥트(106b)로부터 제거되는 것을 방지하고, 전기적 결합을 유지한다.
일부 실시예에서, 장치(112)는 인쇄 회로 기판 (PCB)을 포함하여, 프로세서 인터커넥트(106b)에 하나 이상의 연결 지점뿐만 아니라 아래에서 더 자세히 설명될 추가적인 컴포넌트를 수용하기 위한 구조를 제공한다. 장치(112)는 하나 이상의 연결 지점을 사용하여 회로 기판(100)에 전기적으로 결합된다. 장치(112)의 특정 유형의 연결 지점은 프로세서 인터커넥트(106b)에 삽입될 때 애플리케이션 프로세서(104)에 의해 사용되는 연결 메커니즘에 대응된다. 다시 말하면, 장치(112)는 애플리케이션 프로세서(104)와 프로세서 인터커넥트(106b) 사이의 전기적 연결 메커니즘을 복제한다. 예를 들어, 프로세서 인터커넥트(106b)가 애플리케이션 프로세서(104) 핀을 위한 홀을 포함하는 경우, 장치(112)는 연결 지점으로 핀을 포함한다. 프로세서 인터커넥트(106b)가 전도성 패드 또는 범프를 사용하여 애플리케이션 프로세서(104)와 연결을 형성하는 경우, 장치(112)는 적절한 패드 또는 범프를 포함한다. 따라서, 장치(112)는 장치(112)의 연결 지점을 프로세서 인터커넥트(106b)에 결합함으로써 복수의 제1 신호 경로(110b)에 통신 가능하게 결합되고(202), 프로세서 인터커넥트(106b)는 제1 신호 경로(110b)에 통신 가능하게 결합된다(202). 신호 경로(110b)는 BSP(102)의 입/출력 영역에 통신 가능하게 결합되어, BSP (102)가 신호 경로(110b)를 통해 출력을 제공하거나 입력을 수신할 수 있도록 한다. 이로써 BSP(102)와 장치(112) 사이에 복수의 신호 경로가 형성된다.
도 2 중의 방법은 또한, 장치를 프로세서 인터커넥트(106b)와 회로 기판(100)의 주변 인터페이스(108a) 사이의 복수의 제2 신호 경로(110a)에 통신 가능하게 결합시키는 단계(204)를 포함한다. 주변 인터페이스(108a)는 주변 디바이스가 설치되는 입/출력 연결, 포트, 슬롯 등으로서, 회로 기판(100)을 포함하는 시스템에 추가 기능을 제공한다. 일례로서, 주변 인터페이스(108a)는 주변 컴포넌트 인터커넥트 익스프레스(PCIe) 슬롯, 직렬 AT 어태치먼트(SATA) 포트, 범용 직렬 버스(USB, Universal Serial Bus) 포트 등을 포함한다. 주변 인터페이스(108a)에 설치될 수 있는 예시적인 주변 디바이스로는 그래픽 처리 장치(GPU), 네트워크 인터페이스 카드(NIC), 스토리지 컨트롤러 등이 포함된다.
주변 인터페이스(108a)는 하나 이상의 제2 신호 경로(110a)를 사용하여 프로세서 인터커넥트(106b)에 통신 가능하게 결합된다. 제2 신호 경로(110a)는 프로세서 인터커넥트(106b)와 주변 인터페이스(108a) 사이의 신호 전송을 허용하는 전도성 재료의 경로이다. 예를 들어, 제2 신호 경로(110a)는 버스, 와이어, 전도성 트레이스, 또는 주변 인터페이스(108a)와 프로세서 인터커넥트(106b) 사이의 신호를 위한 기타 전도성 경로를 포함한다. 애플리케이션 프로세서(104)가 프로세서 인터커넥트(106b)에 설치되는 경우, 설치된 프로세서(104)는 제2 신호 경로(110a)를 통해 주변 인터페이스(108a)에 설치된 주변 디바이스와 통신할 수 있다. 장치(112)는 장치(112)의 연결 지점을 프로세서 인터커넥트(106b)에 결합함으로써 복수의 제2 신호 경로(110a)에 통신 가능하게 결합되고(104), 프로세서 인터커넥트(106b)는 제2 신호 경로(110a)에 통신 가능하게 결합된다(204). 이로써 주변 인터페이스(108a)와 장치(112) 사이에 복수의 신호 경로가 형성된다.
장치(112)를 복수의 제2 신호 경로(110a)에 통신 가능하게 결합시키는 단계(204)는, 프로세서 인터커넥트(106b)를 통해 장치(112)와 회로 기판(100) 사이에 기계적 및 전기적 결합을 형성함으로써 장치(112)를 프로세서 인터커넥트(106b)에 설치하는 단계를 포함한다. 따라서, 일부 실시예에서, 프로세서 인터커넥트(106b)에 장치(112)를 설치하는 것은 장치(112)를 복수의 제1 신호 경로(110b)에 통신 가능하게 결합하고(204) 장치(112)를 복수의 제2 신호 경로(110a)에 통신 가능하게 결합(204)하는 역할을 한다.
도 2 중의 방법은 또한, 장치(112)의 하나 이상의 제3 신호 경로(110c)를 통해 BSP(102)를 주변 인터페이스(108a)에 통신 가능하게 결합하는 단계(206)를 포함한다. 예를 들어, 장치(112)가 인쇄 회로 기판인 경우, 제3 신호 경로(110c)는 PCB 내의 전도성 트레이스(예를 들어, 구리 트레이스)를 포함한다. 제3 신호 경로(110c) 중 하나 이상은 장치(112)를 프로세서 인터커넥트(106b)에 연결하는 장치(112)의 연결 지점을 브리징하거나 전도적으로 결합한다. 장치(112)가 프로세서 인터커넥트(106b)에 설치되는 경우, 제3 신호 경로(110c)는 신호 경로(110a)(프로세서 인터커넥트(106b)와 주변 인터페이스(108a) 사이)와 신호 경로(110b)(프로세서 인터커넥트(106b)와 BSP(102)사이)를 브리징하는 역할을 한다. 따라서, BSP(102)와 주변 인터페이스(108a) 사이의 신호 경로는 장치(112)의 제3 신호 경로(110c)를 사용하여 회로 기판(100)의 제1 신호 경로(110a)와 제2 신호 경로(110b)를 브리징함으로써 형성된다.
주변 인터페이스(108a)를 BSP(102)에 결합시킴으로써, 주변 인터페이스(108a)에 설치된 주변 디바이스는 장치(112)를 통해 BSP(102)와 통신할 수 있다. 나아가, 설치된 주변 디바이스는 설치되지 않은 애플리케이션 프로세서(104) 대신 BSP(102)를 사용하여 주변 디바이스의 동작을 지원할 수 있다. 따라서, 미점용 프로세서 인터커넥트(106b)로 인한 성능 손실이 감소되거나 제거된다.
추가적인 설명을 위해, 도 3에서는 미점용 프로세서 인터커넥트를 사용하는 예시적인 신호 브리징 방법의 흐름도를 도시하였으며, 신호 브리징 방법은, 장치(112)를 부트스트랩 프로세서(BSP)(102)와 회로 기판(100)의 프로세서 인터커넥트(106b) 사이의 복수의 제1 신호 경로(110b)에 통신 가능하게 결합시키는 단계(202); 장치를 프로세서 인터커넥트(106b)와 회로 기판(100)의 주변 인터페이스(108a) 사이의 복수의 제2 신호 경로(110a)에 통신 가능하게 결합시키는 단계(204); 및 장치(112)의 하나 이상의 제3 신호 경로(110c)를 통해 BSP(102)를 주변 인터페이스(108a)에 통신 가능하게 결합하는 단계(206)를 포함한다.
도 3 중의 방법이 도 2와의 다른 점은, 도 3 중의 방법은, 장치(112)의 하나 이상의 제4 신호 경로를 통해 하나 이상의 기타 주변 인터페이스(108b)를 BSP(102)에 통신 가능하게 결합하는 단계(302)를 포함한다는 것이다. 예를 들어, 장치(112)는 회로 기판(100)에서 사용 가능한 주변 인터페이스(108a, 108b)의 수를 확장하기 위해 추가적인 PCIe 슬롯, SATA 연결 등과 같은 추가적인 주변 인터페이스(108b)를 포함한다. 이러한 주변 인터페이스(108b)는 제4 신호 경로를 통해 프로세서 인터커넥트(106b)에 통신 가능하게 결합된다. 이러한 제4 신호 경로가 제3 신호 경로(110c)와 유사한 점은, 제4 신호 경로는 전도성 트레이스, 와이어, 버스, 또는 장치(112)의 기타 전도성 경로를 포함한다는 점이다. 그러나, 제4 신호 경로는 회로 기판(100)의 제1 신호 경로(110a)에 결합되는 제3 신호 경로(110c)와는 달리, 장치(112)의 주변 인터페이스(108b)에 결합된다. 제4 신호 경로는 제1 신호 경로(110b) 및 프로세서 인터커넥트(106b)를 통해 BSP(102)로부터 주변 인터페이스(108b)로의 신호 경로를 형성하는 역할을 한다. 이로써 장치(112)는 미점용 프로세서 인터커넥트(106b)를 사용하여 BSP(102)에 통신 가능하게 결합되는 추가적인 주변 인터페이스(108b)를 회로 기판(100)에 추가한다.
추가적인 설명을 위해, 도 4에서는 미점용 프로세서 인터커넥트를 사용하는 예시적인 신호 브리징 방법의 흐름도를 도시하였으며, 신호 브리징 방법은, 장치(112)를 부트스트랩 프로세서(BSP)(102)와 회로 기판(100)의 프로세서 인터커넥트(106b) 사이의 복수의 제1 신호 경로(110b)에 통신 가능하게 결합시키는 단계(202); 장치를 프로세서 인터커넥트(106b)와 회로 기판(100)의 주변 인터페이스(108a) 사이의 복수의 제2 신호 경로(110a)에 통신 가능하게 결합시키는 단계(204); 및 장치(112)의 하나 이상의 제3 신호 경로(110c)를 통해 BSP(102)를 주변 인터페이스(108a)에 통신 가능하게 결합하는 단계(206)를 포함한다.
도 4 중의 방법이 도 2와의 다른 점은, 도 4 중의 방법은, 장치(112)의 하나 이상의 제4 신호 경로를 통해 하나 이상의 기타 임베디드 주변 디바이스(114)를 BSP(102)에 통신 가능하게 결합하는 단계(402)를 포함한다는 것이다. 임베디드 주변 디바이스(114)는 중간 주변 인터페이스(108a, 108b)를 사용하지 않고, 기능 컴포넌트가 장치(112)에 포함되거나 장치(112)의 컴포넌트에 포함되는 주변 디바이스이다. 예를 들어, 장치(112)는 하나 이상의 임베디드 GPU, NIC, 스토리지 디바이스, 또는 기타 알려진 임베디드 디바이스를 포함하며, 이는 회로 기판(100)의 사용 가능한 기능을 더욱 확장시킨다. 이로써 장치(112)는 미점용 프로세서 인터커넥트(106b)를 사용하여 BSP(102)에 통신 가능하게 결합되는 추가적인 주변 디바이스(114)를 회로 기판(100)에 추가한다.
추가적인 설명을 위해, 도 5에서는 미점용 프로세서 인터커넥트를 사용하는 예시적인 신호 브리징 방법의 흐름도를 도시하였으며, 신호 브리징 방법은, 장치(112)를 부트스트랩 프로세서(BSP)(102)와 회로 기판(100)의 프로세서 인터커넥트(106b) 사이의 복수의 제1 신호 경로(110b)에 통신 가능하게 결합시키는 단계(202); 장치를 프로세서 인터커넥트(106b)와 회로 기판(100)의 주변 인터페이스(108a) 사이의 복수의 제2 신호 경로(110a)에 통신 가능하게 결합시키는 단계(204); 및 장치(112)의 하나 이상의 제3 신호 경로(110c)를 통해 BSP(102)를 주변 인터페이스(108a)에 통신 가능하게 결합하는 단계(206)를 포함한다.
도 5 중의 방법이 도 2와의 다른 점은, 도 5 중의 방법은, 장치(112)의 하나 이상의 신호 터미네이터(116)를 통해 제1 신호 경로(110b) 중 하나 이상을 터미네이팅하는 단계(502)를 포함한다는 것이다. 터미네이터(116)는 제1 신호 경로(110b)를 통해 BSP(102)로부터 프로세서 인터커넥트(106b)로 전달되는 신호를 터미네이팅한다. 예를 들어, 터미네이터(116)는 제1 신호 경로(110b) 의 특성 임피던스와 매칭하여 신호 반사, 왜곡, 또는 다른 신호 특성을 방지한다. 예를 들어, BSP(102)는 제1 신호 경로(110b)를 통해 프로세서 인터커넥트(106b)에 출력 신호를 제공한다고 가정한다. 또한, 이러한 출력 신호는 주변 인터페이스(108a)에 브리징되거나 다른 컴포넌트에 제공될 필요가 없다고 가정한다. 대신, 이러한 신호는 터미네이터(116)로 전달된다. 일부 실시예에서, 터미네이터(116)는 저항기와 같은 수동 터미네이터를 포함한다. 다른 실시예에서, 터미네이터(116)는 전압 조절기와 같은 능동 터미네이터를 포함한다. 이러한 전압 조정기는 저항기에 인가되는 전압을 제어함으로써 BSP(102)로부터 오는 신호에 인가되는 저항에 영향을 미친다.
추가적인 설명을 위해, 도 6에서는 미점용 프로세서 인터커넥트를 사용하는 예시적인 신호 브리징 방법의 흐름도를 도시하였으며, 신호 브리징 방법은, 장치(112)를 부트스트랩 프로세서(BSP)(102)와 회로 기판(100)의 프로세서 인터커넥트(106b) 사이의 복수의 제1 신호 경로(110b)에 통신 가능하게 결합시키는 단계(202); 장치를 프로세서 인터커넥트(106b)와 회로 기판(100)의 주변 인터페이스(108a) 사이의 복수의 제2 신호 경로(110a)에 통신 가능하게 결합시키는 단계(204); 및 장치(112)의 하나 이상의 제3 신호 경로(110c)를 통해 BSP(102)를 주변 인터페이스(108a)에 통신 가능하게 결합하는 단계(206)를 포함한다.
도 6 중의 방법이 도 2와의 다른 점은, 도 6 중의 방법은, 장치(112)의 하나 이상의 루프백 연결(118)을 통해 제1 신호 경로(110b) 중 2개 이상을 결합하는 단계(602)를 포함한다는 것이다. 루프백 연결(118)은 2개의 신호 경로(110b)를 전도적으로 결합하는 장치(112)의 신호 경로이다. 따라서, 제1 신호 경로(110b)를 통해 BSP(102)로부터 오는 출력 신호는 제2 신호 경로(110b)를 통해 BSP(102)에 의해 입력 신호로서 수신된다.
일부 실시예에서, 도 5에 기술된 바와 같이, 장치(112)에서 터미네이터(116)의 사용, 루프백 연결(118), 및 이들의 조합은 장치(112)에 결합된 BSP(102)의 적절한 기능을 보장한다. 일부 실시예에서, 터미네이터(116) 및 루프백 연결부(118)의 특정 구성은 장치(112)와 함께 사용되는 BSP(102) 또는 프로세서 인터커넥트(106b)에 따라 달라진다. 예를 들어, 특정 출력 신호가 터미네이팅되지 않은 경우 BSP(102)의 특정 모델은 제대로 작동하지 않는다. 다른 예로서, 특정 출력 신호가 입력 신호로 루프백되지 않는 경우, BSP(102)의 특정 모델은 제대로 작동하지 않는다. 따라서, 당업자는 터미네이터(116), 루프백 연결(118), 및 이들의 조합의 특정 구성은 대응되는 BSP(102) 또는 프로세서 인터커넥트(106b)의 설계 고려사항에 따라 달라짐을 이해할 것이다.
일부 실시예에서, BSP(102)에 의해 사용될 특정 시그널링 프로토콜은 터미네이터(116), 루프백 연결(118), 또는 이들의 조합의 특정 구성에 따라 달라진다. 따라서, 터미네이터(116), 루프백 연결(118), 또는 이들의 조합의 배열을 재구성하면 BSP(102)에 의해 사용될 특정 신호 프로토콜이 변경된다.
위에서 설명한 내용을 바탕으로, 독자는 미점용 프로세서 인터커넥트를 사용하는 신호 브리징 방법이 다음과 같은 이점을 가지고 있음을 알 수 있다:
Figure pct00001
프로세서 인터페이스가 애플리케이션 프로세서에 의해 사용되지 않은 부트스트랩 프로세서의 처리 기능에 액세스하여 컴퓨팅 시스템의 성능을 향상시킨다.
애플리케이션 프로세서에 비해 제조업체에게 더 저렴하고 더 간단한 장치를 미점용 프로세서 인터페이스에 추가하여 부트스트랩 프로세서가 주변 인터페이스에 의해 사용될 수 있도록 함으로써 컴퓨팅 시스템의 성능을 향상시킨다.
미점용 프로세서 인터페이스를 사용함으로써 회로 기판의 주변 디바이스 또는 주변 인터페이스의 수를 확장하여 컴퓨팅 시스템의 성능을 향상시킨다.
도면의 순서도 및 블록도는 본 개시내용의 다양한 구현예들에 따른 시스템들, 방법들 및 컴퓨터 프로그램 제품들의 가능한 구현들의 아키텍처, 기능 및 동작을 도시한다. 이와 관련하여, 순서도 또는 블록도들 내의 각각의 블록은 모듈, 세그먼트 또는 명령들의 일부를 표현할 수 있으며, 이는 특정된 로직 기능(들)을 구현하기 위한 하나 이상의 실행가능한 명령들을 포함한다. 일부 대안적인 구현예들에서, 블록에 표시된 기능들은 도면에 언급된 순서와 다르게 발생할 수 있다. 예를 들어, 연속적으로 도시된 두 개의 블록은 실제로, 실질적으로 동시에 실행될 수 있거나 관련된 기능에 따라 블록이 때로는 역순으로 실행될 수 있다. 블록도들 및/또는 순서도도 예시의 각각의 블록, 및 블록도들 및/또는 순서도 예시 내의 블록들의 조합들은, 특정된 기능들 또는 동작들을 수행하거나 특수 목적 하드웨어 및 컴퓨터 명령들의 조합들을 수행하는 특수 목적 하드웨어 기반 시스템들에 의해 구현될 수 있다는 것에 또한 유의해야 할 것이다.
본 개시내용의 이점 및 특징은 다음의 진술에 의해 추가로 설명될 수 있다.
1. 미점용 프로세서 인터커넥트를 사용하는 신호 브리징 방법으로서, 상기 방법은, 장치를 부트스트랩 프로세서(BSP)와 회로 기판의 프로세서 인터커넥트 사이의 복수의 제1 신호 경로에 통신 가능하게 결합시키는 단계; 상기 장치를 상기 프로세서 인터커넥트와 상기 회로 기판의 주변 인터페이스 사이의 복수의 제2 신호 경로에 통신 가능하게 결합시키는 단계; 및상기 장치 내의 하나 이상의 제3 신호 경로를 통해 상기 BSP를 상기 주변 인터페이스에 통신 가능하게 결합시키는 단계를 포함한다.
2. 제1항에 있어서, 상기 장치는 인쇄 회로 기판을 포함하고, 상기 하나 이상의 제3 신호 경로는 각각 전도성 트레이스를 포함한다.
3. 제1항 또는 제2항에 따른 방법에 있어서, 상기 장치는 상기 회로 기판의 상기 프로세서 인터커넥트에 설치될 때 상기 BSP를 상기 주변 인터페이스에 통신 가능하게 결합시키도록 구성된다.
4. 제1항 내지 제3항 중 어느 한 항에 따른 방법에 있어서, 상기 장치는 하나 이상의 기타 주변 인터페이스를 포함하고, 상기 방법은, 상기 장치 내의 하나 이상의 제4 신호 경로를 통해 상기 하나 이상의 기타 주변 인터페이스를 상기 BSP에 통신 가능하게 결합시키는 단계를 더 포함한다.
5. 제1항 내지 제4항 중 어느 한 항에 따른 방법에 있어서, 상기 장치는 하나 이상의 임베디드 주변 디바이스를 포함하고, 상기 방법은, 상기 장치 내의 하나 이상의 제4 신호 경로를 통해 상기 하나 이상의 임베디드 주변 디바이스를 상기 BSP에 통신 가능하게 결합시키는 단계를 더 포함한다.
6. 제1항 내지 제5항 중 어느 한 항에 따른 방법에 있어서, 상기 장치의 하나 이상의 신호 터미네이터를 통해 상기 제1 신호 경로 중 하나 이상을 터미네이팅하는 단계를 더 포함한다.
7. 제1항 내지 제6항 중 어느 한 항에 따른 방법에 있어서, 상기 장치의 하나 이상의 루프백 연결을 통해 상기 제1 신호 경로 중 2개 이상을 통신 가능하게 결합시키는 단계를 더 포함한다.
8. 미점용 프로세서 인터커넥트를 사용하는 신호 브리징 장치로서, 상기 장치는, 상기 장치를 부트스트랩 프로세서(BSP)와 회로 기판의 프로세서 인터커넥트 사이의 복수의 제1 신호 경로에 통신 가능하게 결합시키는 단계; 상기 장치를 상기 프로세서 인터커넥트와 상기 회로 기판의 주변 인터페이스 사이의 복수의 제2 신호 경로에 통신 가능하게 결합시키는 단계; 및 상기 장치 내의 하나 이상의 제3 신호 경로를 통해 상기 BSP를 상기 주변 인터페이스에 통신 가능하게 결합시키는 단계를 수행하도록 구성된다.
9. 제8항에 따른 장치에 있어서, 상기 장치는 인쇄 회로 기판을 포함하고, 상기 하나 이상의 제3 신호 경로는 각각 전도성 트레이스를 포함한다.
10. 제8항 또는 제9항에 따른 장치에 있어서, 상기 장치는 상기 회로 기판의 상기 프로세서 인터커넥트에 설치될 때 상기 BSP를 상기 주변 인터페이스에 통신 가능하게 결합시키도록 구성된다.
11. 제8항 내지 제10항 중 어느 한 항에 따른 장치에 있어서, 상기 장치는, 하나 이상의 기타 주변 인터페이스; 및 상기 하나 이상의 기타 주변 인터페이스를 상기 BSP에 통신 가능하게 결합시키도록 구성되는 하나 이상의 제4 신호 경로를 더 포함한다.
12. 제8항 내지 제11항 중 어느 한 항에 따른 장치에 있어서, 상기 장치는, 하나 이상의 임베디드 주변 디바이스; 및 상기 하나 이상의 임베디드 주변 디바이스를 상기 BSP에 통신 가능하게 결합시키도록 구성되는 하나 이상의 제4 신호 경로를 더 포함한다.
13. 제8항 내지 제12항 중 어느 한 항에 따른 장치에 있어서, 상기 장치는, 상기 제1 신호 경로 중 하나 이상을 터미네이팅하도록 구성되는 하나 이상의 신호 터미네이터를 더 포함한다.
14. 제8항 내지 제13항 중 어느 한 항에 따른 장치에 있어서, 상기 장치는, 상기 제1 신호 경로 중 2개 이상을 결합시키도록 구성되는 하나 이상의 루프백 연결을 더 포함한다.
15. 미점용 프로세서 인터커넥트를 사용하는 신호 브리징 회로 기판으로서,
부트스트랩 프로세서; 주변 인터페이스; 프로세서 인터커넥트; 및 상기 프로세서 인터커넥트에 설치되는 장치를 포함하고, 상기 장치는, 상기 장치를 부트스트랩 프로세서(BSP)와 회로 기판의 프로세서 인터커넥트 사이의 복수의 제1 신호 경로에 통신 가능하게 결합시키는 단계;
상기 장치를 상기 프로세서 인터커넥트와 상기 회로 기판의 주변 인터페이스 사이의 복수의 제2 신호 경로에 통신 가능하게 결합시키는 단계; 및
상기 장치 내의 하나 이상의 제3 신호 경로를 통해 상기 BSP를 상기 주변 인터페이스에 통신 가능하게 결합시키는 단계를 포함한다.
16. 제15항에 따른 회로 기판에 있어서, 상기 장치는 인쇄 회로 기판을 포함하고, 상기 하나 이상의 제3 신호 경로는 각각 전도성 트레이스를 포함한다.
17. 제15항 또는 제16항에 따른 회로 기판에 있어서, 상기 장치는, 하나 이상의 기타 주변 인터페이스; 및 상기 하나 이상의 기타 주변 인터페이스를 상기 BSP에 통신 가능하게 결합시키도록 구성되는 하나 이상의 제4 신호 경로를 더 포함한다.
18. 제15항 내지 제17항에 중 어느 한 항에 따른 회로 기판에 있어서, 상기 장치는,
하나 이상의 임베디드 주변 디바이스; 및 상기 하나 이상의 임베디드 주변 디바이스를 상기 BSP에 통신 가능하게 결합시키도록 구성되는 하나 이상의 제4 신호 경로를 더 포함한다.
19. 제15항 내지 제18항 중 어느 한 항에 따른 회로 기판에 있어서, 상기 장치는 상기 제1 신호 경로 중 하나 이상을 터미네이팅하도록 구성되는 하나 이상의 신호 터미네이터를 더 포함한다.
20. 제15항 내지 제19항 중 어느 한 항에 따른 회로 기판에 있어서, 상기 장치는 상기 제1 신호 경로 중 2개 이상을 결합시키도록 구성되는 하나 이상의 루프백 연결을 더 포함한다.
본 개시내용의 다양한 실시예들에서 수정 및 변경이 가능함은 전술한 설명으로부터 이해될 것이다. 본 명세서의 설명은 단지 예시를 위한 것이며, 제한적인 의미로 해석되어서는 안 된다. 본 개시내용의 범위는 다음 청구범위의 표현에 의해서만 제한된다.

Claims (20)

  1. 미점용 프로세서 인터커넥트를 사용하는 신호 브리징 방법으로서,
    장치를 부트스트랩 프로세서(BSP)와 회로 기판의 프로세서 인터커넥트 사이의 복수의 제1 신호 경로에 통신 가능하게 결합시키는 단계;
    상기 장치를 상기 프로세서 인터커넥트와 상기 회로 기판의 주변 인터페이스 사이의 복수의 제2 신호 경로에 통신 가능하게 결합시키는 단계; 및
    상기 장치 내의 하나 이상의 제3 신호 경로를 통해 상기 BSP를 상기 주변 인터페이스에 통신 가능하게 결합시키는 단계를 포함하는, 방법.
  2. 제1항에 있어서,
    상기 장치는 인쇄 회로 기판을 포함하고, 상기 하나 이상의 제3 신호 경로는 각각 전도성 트레이스를 포함하는, 방법.
  3. 제1항에 있어서,
    상기 장치는 상기 회로 기판의 상기 프로세서 인터커넥트에 설치될 때 상기 BSP를 상기 주변 인터페이스에 통신 가능하게 결합시키도록 구성되는, 방법.
  4. 제1항에 있어서,
    상기 장치는 하나 이상의 기타 주변 인터페이스를 포함하고, 상기 방법은, 상기 장치 내의 하나 이상의 제4 신호 경로를 통해 상기 하나 이상의 기타 주변 인터페이스를 상기 BSP에 통신 가능하게 결합시키는 단계를 더 포함하는, 방법.
  5. 제1항에 있어서,
    상기 장치는 하나 이상의 임베디드 주변 디바이스를 포함하고, 상기 방법은, 상기 장치 내의 하나 이상의 제4 신호 경로를 통해 상기 하나 이상의 임베디드 주변 디바이스를 상기 BSP에 통신 가능하게 결합시키는 단계를 더 포함하는, 방법.
  6. 제1항에 있어서,
    상기 장치의 하나 이상의 신호 터미네이터를 통해 상기 제1 신호 경로 중 하나 이상을 터미네이팅하는 단계를 더 포함하는, 방법.
  7. 제1항에 있어서,
    상기 장치의 하나 이상의 루프백 연결을 통해 상기 제1 신호 경로 중 2개 이상을 통신 가능하게 결합시키는 단계를 더 포함하는, 방법.
  8. 미점용 프로세서 인터커넥트를 사용하는 신호 브리징 장치로서,
    상기 장치를 부트스트랩 프로세서(BSP)와 회로 기판의 프로세서 인터커넥트 사이의 복수의 제1 신호 경로에 통신 가능하게 결합시키는 단계;
    상기 장치를 상기 프로세서 인터커넥트와 상기 회로 기판의 주변 인터페이스 사이의 복수의 제2 신호 경로에 통신 가능하게 결합시키는 단계; 및
    상기 장치 내의 하나 이상의 제3 신호 경로를 통해 상기 BSP를 상기 주변 인터페이스에 통신 가능하게 결합시키는 단계를 수행하도록 구성되는, 장치.
  9. 제8항에 있어서,
    상기 장치는 인쇄 회로 기판을 포함하고, 상기 하나 이상의 제3 신호 경로는 각각 전도성 트레이스를 포함하는, 장치.
  10. 제8항에 있어서,
    상기 장치는 상기 회로 기판의 상기 프로세서 인터커넥트에 설치될 때 상기 BSP를 상기 주변 인터페이스에 통신 가능하게 결합시키도록 구성되는, 장치.
  11. 제8항에 있어서,
    하나 이상의 기타 주변 인터페이스; 및
    상기 하나 이상의 기타 주변 인터페이스를 상기 BSP에 통신 가능하게 결합시키도록 구성되는 하나 이상의 제4 신호 경로를 더 포함하는, 장치.
  12. 제8항에 있어서,
    하나 이상의 임베디드 주변 디바이스; 및
    상기 하나 이상의 임베디드 주변 디바이스를 상기 BSP에 통신 가능하게 결합시키도록 구성되는 하나 이상의 제4 신호 경로를 더 포함하는, 장치.
  13. 제8항에 있어서, 상기 제1 신호 경로 중 하나 이상을 터미네이팅하도록 구성되는 하나 이상의 신호 터미네이터를 더 포함하는, 장치.
  14. 제8항에 있어서,
    상기 제1 신호 경로 중 2개 이상을 결합시키도록 구성되는 하나 이상의 루프백 연결을 더 포함하는, 장치.
  15. 미점용 프로세서 인터커넥트를 사용하는 신호 브리징 회로 기판으로서,
    부트스트랩 프로세서;
    주변 인터페이스;
    프로세서 인터커넥트; 및
    상기 프로세서 인터커넥트에 설치되는 장치를 포함하고, 상기 장치는,
    상기 장치를 부트스트랩 프로세서(BSP)와 회로 기판의 프로세서 인터커넥트 사이의 복수의 제1 신호 경로에 통신 가능하게 결합시키는 단계;
    상기 장치를 상기 프로세서 인터커넥트와 상기 회로 기판의 주변 인터페이스 사이의 복수의 제2 신호 경로에 통신 가능하게 결합시키는 단계; 및
    상기 장치 내의 하나 이상의 제3 신호 경로를 통해 상기 BSP를 상기 주변 인터페이스에 통신 가능하게 결합시키는 단계를 포함하는, 회로 기판.
  16. 제15항에 있어서,
    상기 장치는 인쇄 회로 기판을 포함하고, 상기 하나 이상의 제3 신호 경로는 각각 전도성 트레이스를 포함하는, 회로 기판.
  17. 제15항에 있어서, 상기 장치는,
    하나 이상의 기타 주변 인터페이스; 및
    상기 하나 이상의 기타 주변 인터페이스를 상기 BSP에 통신 가능하게 결합시키도록 구성되는 하나 이상의 제4 신호 경로를 더 포함하는, 회로 기판.
  18. 제15항에 있어서, 상기 장치는,
    하나 이상의 임베디드 주변 디바이스; 및
    상기 하나 이상의 임베디드 주변 디바이스를 상기 BSP에 통신 가능하게 결합시키도록 구성되는 하나 이상의 제4 신호 경로를 더 포함하는, 회로 기판.
  19. 제15항에 있어서,
    상기 장치는 상기 제1 신호 경로 중 하나 이상을 터미네이팅하도록 구성되는 하나 이상의 신호 터미네이터를 더 포함하는, 회로 기판.
  20. 제15항에 있어서,
    상기 장치는 상기 제1 신호 경로 중 2개 이상을 결합시키도록 구성되는 하나 이상의 루프백 연결을 더 포함하는, 회로 기판.
KR1020237020262A 2020-12-08 2021-12-08 미점용 프로세서 인터커넥트를 사용하는 신호 브리징 방법 KR20230112662A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/115,384 US11657014B2 (en) 2020-12-08 2020-12-08 Signal bridging using an unpopulated processor interconnect
US17/115,384 2020-12-08
PCT/US2021/062435 WO2022125681A1 (en) 2020-12-08 2021-12-08 Signal bridging using an unpopulated processor interconnect

Publications (1)

Publication Number Publication Date
KR20230112662A true KR20230112662A (ko) 2023-07-27

Family

ID=79830989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237020262A KR20230112662A (ko) 2020-12-08 2021-12-08 미점용 프로세서 인터커넥트를 사용하는 신호 브리징 방법

Country Status (6)

Country Link
US (2) US11657014B2 (ko)
EP (1) EP4260198A1 (ko)
JP (1) JP2023553895A (ko)
KR (1) KR20230112662A (ko)
CN (1) CN116569155A (ko)
WO (1) WO2022125681A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11657014B2 (en) 2020-12-08 2023-05-23 Advanced Micro Devices, Inc. Signal bridging using an unpopulated processor interconnect

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249832B1 (en) * 1999-02-12 2001-06-19 Compaq Computer Corporation Computer system bus termination for an intel slot 2 bus
US6711639B1 (en) * 2000-11-02 2004-03-23 Dell Products L.P. System and method for processor bus termination
US6998870B1 (en) 2002-07-31 2006-02-14 Advanced Micro Devices, Inc. Method and apparatus for impedance matching in systems configured for multiple processors
US7007125B2 (en) 2003-06-24 2006-02-28 International Business Machines Corporation Pass through circuit for reduced memory latency in a multiprocessor system
US20060080484A1 (en) 2004-10-07 2006-04-13 Lefebvre Joel P System having a module adapted to be included in the system in place of a processor
US20060129732A1 (en) 2004-12-15 2006-06-15 Sheng-Yuan Tsai Multi-socket circuit board chip bridging device
US7596650B1 (en) * 2006-09-25 2009-09-29 Intel Corporation Increasing availability of input/output (I/O) interconnections in a system
US8176303B2 (en) 2008-09-03 2012-05-08 Globalfoundries Inc. Multiprocessor communication device and methods thereof
US8001310B2 (en) * 2009-03-04 2011-08-16 Hewlett-Packard Development Company, L.P. Scalable computer node having an expansion module that is socket-compatible with a central processing unit
US8085062B2 (en) * 2009-04-14 2011-12-27 Via Technologies, Inc. Configurable bus termination for multi-core/multi-package processor configurations
TW201218075A (en) * 2010-10-20 2012-05-01 Hon Hai Prec Ind Co Ltd Dual processor startup system
TWI433617B (zh) * 2010-11-08 2014-04-01 Delta Electronics Inc 電路板
CN103164234A (zh) * 2011-12-13 2013-06-19 鸿富锦精密工业（深圳）有限公司 双处理器切换装置
US10360167B1 (en) * 2018-01-22 2019-07-23 Dell Products L.P. Systems and methods for using a bus exchange switch to control processor affinity
US11010173B2 (en) * 2019-09-17 2021-05-18 Dell Products L.P. Adjusting a processing state of an information handling system from multi-socket mode to multi-single socket mode
US11657014B2 (en) 2020-12-08 2023-05-23 Advanced Micro Devices, Inc. Signal bridging using an unpopulated processor interconnect
US11334512B1 (en) * 2021-02-12 2022-05-17 Qualcomm Incorporated Peripheral access control for secondary communication channels in power management integrated circuits

Also Published As

Publication number Publication date
WO2022125681A1 (en) 2022-06-16
JP2023553895A (ja) 2023-12-26
US12007928B2 (en) 2024-06-11
US20230297533A1 (en) 2023-09-21
US20220179817A1 (en) 2022-06-09
EP4260198A1 (en) 2023-10-18
CN116569155A (zh) 2023-08-08
US11657014B2 (en) 2023-05-23

Similar Documents

Publication Publication Date Title
US7099969B2 (en) Dynamic reconfiguration of PCI Express links
US7362589B2 (en) Circuit board adapted to couple to different types of add-in cards
US20070186088A1 (en) Method and system of supporting multi-plugging in X8 and X16 PCI express slots
CN108763124B (zh) 一种PCIE Riser卡
CN109947682B (zh) 一种服务器主板及服务器
CN111581050B (zh) 机箱、机箱监控系统及监控方法
US20070139898A1 (en) System motherboard having expansibility and variability
US12007928B2 (en) Signal bridging using an unpopulated processor interconnect
US7898817B2 (en) Circuit board assembly
US20070143520A1 (en) Bridge, computer system and method for initialization
US20240160379A1 (en) Systems, methods, and devices for attachable compute resources for storage devices
CN220473935U (zh) 一种支持识别检测的pcie扩展系统
KR102265653B1 (ko) 소켓 인터포저 및 소켓 인터포저를 사용하는 컴퓨터 시스템
CN213365381U (zh) 主板
CN211506475U (zh) 一种OCP网卡mutil-host的连接装置
US7159104B2 (en) Simplified memory detection
US20240006791A1 (en) Cxl memory expansion riser card
US20240008181A1 (en) Memory module connection interface for power delivery
US20240004439A1 (en) Memory module connection interface for power delivery
CN112000189A (zh) 一种基于s2500处理器的服务器主板
CN107526405B (zh) 一种服务器灵活配置io装置和方法
CN114579381B (zh) 磁盘阵列远程调试方法、系统、终端及存储介质
US7868652B1 (en) Off-die termination module with a spring loaded pin in a DIMM socket
US11757220B2 (en) Paddle card for crosstalk cancellation in high-speed signaling
CN115422110B (zh) 电子设备和PCIE Switch芯片的端口配置方法