KR20230110591A

KR20230110591A - 표면 처리 구리박, 동장 적층판 및 프린트 배선판

Info

Publication number: KR20230110591A
Application number: KR1020237021138A
Authority: KR
Inventors: 유키 마츠오카; 쇼헤이 이와사와; 이쿠히로 고토; 세이야 나카시마; 아츠시 미키
Original assignee: 제이엑스금속주식회사
Priority date: 2021-07-09
Filing date: 2022-01-14
Publication date: 2023-07-24
Also published as: JPWO2023281774A1; TW202302918A; CN116745468A; WO2023281774A1

Abstract

구리박과, 상기 구리박의 적어도 한쪽 면에 형성된 표면 처리층을 갖는 표면 처리 구리박이다. 표면 처리층은, 하기 식 (1)로 표시되는 Vmc의 변화율이 23.00 내지 40.00％이다.
Vmc의 변화율=(P2-P1)/P2×100… (1)
식 중, P1은 컷오프값 λs가 2㎛인 λs 필터를 적용하여 산출되는 Vmc이며, P2는 당해 λs 필터를 적용하지 않고 산출되는 Vmc이다.

Description

표면 처리 구리박, 동장 적층판 및 프린트 배선판

본 개시는, 표면 처리 구리박, 동장 적층판 및 프린트 배선판에 관한 것이다.

동장 적층판은, 플렉시블 프린트 배선판 등의 각종 용도에 있어서 널리 사용되고 있다. 이 플렉시블 프린트 배선판은, 동장 적층판의 구리박을 에칭하여 도체 패턴(「배선 패턴」이라고도 칭해짐)을 형성하고, 도체 패턴 상에 전자 부품을 땜납으로 접속하여 실장함으로써 제조된다.

근년, 퍼스컴, 모바일 단말기 등의 전자 기기에서는, 통신의 고속화 및 대용량화에 수반하여, 전기 신호의 고주파화가 진행되고 있고, 이것에 대응 가능한 플렉시블 프린트 배선판이 요구되고 있다. 특히, 전기 신호의 주파수는, 고주파가 될수록 신호 전력의 손실(감쇠)이 커져, 데이터를 판독할 수 없게 되기 쉬워지기 때문에, 신호 전력의 손실을 저감하는 것이 요구되고 있다.

전자 회로에 있어서의 신호 전력의 손실(전송 손실)이 일어나는 원인은 크게 둘로 나눌 수 있다. 그 하나는, 도체 손실, 즉 구리박에 의한 손실이며, 그 둘은, 유전체 손실, 즉 수지 기재에 의한 손실이다.

도체 손실은, 고주파 영역에서는 표피 효과가 있고, 전류는 도체의 표면을 흐른다는 특성을 갖기 때문에, 구리박 표면이 거칠면 복잡한 경로를 따라 가서, 전류가 흐르게 된다. 따라서, 고주파 신호의 도체 손실을 적게 하기 위해서는, 구리박의 표면 조도를 작게 하는 것이 바람직하다. 이하, 본 명세서에 있어서, 단순히 「전송 손실」 및 「도체 손실」이라고 기재한 경우에는, 「고주파 신호의 전송 손실」 및 「고주파 신호의 도체 손실」을 주로 의미한다.

한편, 유전체 손실은, 수지 기재의 종류에 의존하기 때문에, 고주파 신호가 흐르는 회로 기판에 있어서는, 저유전 재료(예를 들어 액정 폴리머, 저유전 폴리이미드)로 형성된 수지 기재를 사용하는 것이 바람직하다. 또한, 유전체 손실은, 구리박과 수지 기재의 사이를 접착하는 접착제에 의해서도 영향을 받기 때문에, 구리박과 수지 기재의 사이는 접착제를 사용하지 않고 접착하는 것이 바람직하다.

그래서, 구리박과 수지 기재 사이를 접착제의 사용 없이 접착하기 위해서, 구리박의 적어도 한쪽 면에 표면 처리층을 형성하는 것이 제안되어 있다. 예를 들어 특허문헌 1에는, 구리박 상에 조화 입자로 형성되는 조화 처리층을 마련함과 함께, 최표층에 실란 커플링 처리층을 형성하는 방법이 제안되어 있다.

일본 특허 공개 제2012-112009호 공보

표면 처리층이 형성되는 구리박의 표면에는, 일반적으로 미소한 요철부가 존재한다. 예를 들어 압연 구리박의 경우, 압연 시에 압연유에 의해 형성되는 오일 피트가 미소한 요철부로서 표면에 형성된다. 또한, 전해 구리박의 경우, 연마 시에 형성된 회전 드럼의 연마 줄무늬가, 회전 드럼 상에 석출 형성되는 전해 구리박의 회전 드럼측 표면의 미소한 요철부의 원인이 된다.

구리박 표면에 미소한 요철부가 존재하면, 예를 들어 조화 처리층을 형성할 때에, 구리박 표면의 볼록부에서는 전류가 집중되어 조화 입자가 과성장하는 한편, 구리박 표면의 오목부 및 그 주변에서는 전류가 충분히 공급되지 않아, 조화 입자가 성장하기 어려워진다. 그 결과, 구리박 표면의 볼록부에 조대한 조화 입자가 형성되는 한편, 구리박 표면의 오목부 및 그 주변의 오목부는 조화 입자가 과소해지는 상태, 특히 오일 피트의 단부 부근은 조화 입자의 부착이 불충분한 상태, 즉, 구리박 표면의 조화 입자가 균일하게 형성되어 있지 않은 상태가 된다. 조대한 조화 입자가 많은 표면 처리 구리박에서는, 수지 기재와의 접합 후, 표면 처리 구리박을 박리시키는 힘을 부여하면, 조대한 조화 입자에 응력이 집중하여 접히기 쉬워지는 결과, 수지 기재에 대한 접착력이 저하되는 경우가 있다. 또한, 조화 입자의 크기가 불충분한 표면 처리 구리박에서는, 조화 입자에 의한 앵커 효과가 저하되어버려, 구리박과 수지 기재의 접착성이 충분히 얻어지지 않는 경우가 있다.

특히, 액정 폴리머, 저유전 폴리이미드 등의 저유전 재료로 형성된 수지 기재는, 종래의 수지 기재보다도 구리박과 접착되기 어렵기 때문에, 구리박과 수지 기재 사이의 접착성을 높이는 방법의 개발이 요망되고 있다.

또한, 실란 커플링 처리층은, 구리박과 수지 기재 사이의 접착성을 향상시키는 효과를 갖지만, 그 종류에 따라서는, 접착성의 향상 효과가 충분하지 않은 경우도 있다.

본 발명의 실시 형태는, 상기와 같은 문제를 해결하기 위하여 이루어진 것이며, 하나의 측면에 있어서, 수지 기재, 특히 고주파 용도에 적합한 수지 기재와의 접착성을 높이는 것이 가능한 표면 처리 구리박을 제공하는 것을 목적으로 한다.

또한, 본 발명의 실시 형태는, 다른 측면에 있어서, 수지 기재, 특히 고주파 용도에 적합한 수지 기재와 표면 처리 구리박 사이의 접착성이 우수한 동장 적층판을 제공하는 것을 목적으로 한다.

또한, 본 발명의 실시 형태는, 다른 측면에 있어서, 수지 기재, 특히 고주파 용도에 적합한 수지 기재와 회로 패턴 사이의 접착성이 우수한 프린트 배선판을 제공하는 것을 목적으로 한다.

본 발명자들은, 상기의 문제를 해결하기 위하여 표면 처리 구리박에 대하여 예의 연구를 행한 결과, 조화 처리층의 형성에 사용되는 도금액에 미량의 텅스텐 화합물을 첨가함으로써, 구리박 표면의 볼록부에 형성되는 조화 입자의 과성장을 억제함과 함께, 구리박 표면의 오목부 주변에 조화 입자를 형성시키기 쉽게 할 수 있다는 지견을 얻었다. 그리고, 본 발명자들은, 이와 같이 하여 얻어진 표면 처리 구리박의 표면 형상에 대하여 분석을 행한바, 표면 처리층의 Vmc의 변화율이, 이 표면 형상과 밀접하게 관계되어 있다는 것을 알아내고, 본 발명의 실시 형태를 완성하기에 이르렀다.

즉, 본 발명의 실시 형태는, 하나의 측면에 있어서, 구리박과, 상기 구리박의 적어도 한쪽 면에 형성된 표면 처리층을 갖고, 상기 표면 처리층은, 하기 식 (1)로 표시되는 Vmc의 변화율이 23.00 내지 40.00％인 표면 처리 구리박에 관한 것이다.

Vmc의 변화율=(P2-P1)/P2×100… (1)

식 중, P1은, 컷오프값 λs가 2㎛인 λs 필터를 적용하여 산출되는 Vmc이며, P2는, 상기 λs 필터를 적용하지 않고 산출되는 Vmc이다.

또한, 본 발명의 실시 형태는, 다른 측면에 있어서, 상기 표면 처리 구리박과, 상기 표면 처리 구리박의 상기 표면 처리층에 접착된 수지 기재를 구비하는 동장 적층판에 관한 것이다.

또한, 본 발명의 실시 형태는, 다른 측면에 있어서, 상기 동장 적층판의 상기 표면 처리 구리박을 에칭하여 형성된 회로 패턴을 구비하는 프린트 배선판에 관한 것이다.

본 발명의 실시 형태에 따르면, 하나의 측면에 있어서, 수지 기재, 특히 고주파 용도에 적합한 수지 기재와의 접착성을 높이는 것이 가능한 표면 처리 구리박을 제공할 수 있다.

또한, 본 발명의 실시 형태에 따르면, 다른 측면에 있어서, 수지 기재, 특히 고주파 용도에 적합한 수지 기재와 표면 처리 구리박 사이의 접착성이 우수한 동장 적층판을 제공할 수 있다.

또한, 본 발명의 실시 형태에 따르면, 다른 측면에 있어서, 수지 기재, 특히 고주파 용도에 적합한 수지 기재와 회로 패턴 사이의 접착성이 우수한 프린트 배선판을 제공할 수 있다.

도 1은 표면 처리층의 전형적인 부하 곡선이다.
도 2는 표면 처리층을 구성하는 조화 입자 및 Vmc를 설명하기 위한 모식적인 개략도이다.
도 3은 구리박의 한쪽 면에 조화 처리층을 갖는 표면 처리 구리박의 모식적인 확대 단면도이다.

이하, 본 발명의 적합한 실시 형태에 대하여 구체적으로 설명하지만, 본 발명은 이것들로 한정되어 해석되어야 하는 것은 아니고, 본 발명의 요지를 일탈하지 않는 한, 당업자의 지식에 기초하여, 여러 가지 변경, 개량 등을 행할 수 있다. 이하의 실시 형태에 개시되어 있는 복수의 구성 요소는, 적당한 조합에 의해, 여러 가지 발명을 형성할 수 있다. 예를 들어 이하의 실시 형태에 표시되는 전체 구성 요소로부터 몇 가지의 구성 요소를 삭제해도 되고, 다른 실시 형태의 구성 요소를 적절히 조합해도 된다.

본 발명의 실시 형태에 따른 표면 처리 구리박은, 구리박과, 구리박의 적어도 한쪽 면에 형성된 표면 처리층을 갖는다.

표면 처리층은, 구리박의 한쪽 면에만 형성되어 있어도 되고, 구리박의 양쪽 면에 형성되어 있어도 된다. 구리박의 양쪽 면에 표면 처리층이 형성되는 경우, 표면 처리층의 종류는 동일하거나 달라도 된다.

표면 처리층의 표면 형상은, ISO 25178-2:2012에 준거하여 표면 성상을 측정하고, 측정 데이터로부터 산출한 부하 곡선을 해석함으로써 얻어지는 표면 성상 파라미터를 사용하여 특정할 수 있다.

부하 곡선의 설명을 함에 있어서, 먼저, 부하 면적률에 대하여 설명한다.

부하 면적률이란, 입체적인 측정 대상물을, 어떤 높이의 면으로 절단했을 경우의 측정 대상물의 단면에 상당하는 영역을 측정 시야의 면적으로 제산하여 구해지는 비율을 말한다. 또한, 본 개시에 있어서, 측정 대상물로서는, 구리박이나 표면 처리 구리박의 표면 처리층 등을 상정하고 있다. 부하 곡선은, 각 높이에 있어서의 부하 면적률을 나타낸 곡선이다. 부하 면적률 0％ 부근은 측정 대상물의 가장 높은 부분의 높이를 나타내고, 부하 면적률 100％ 부근의 높이는 측정 대상물의 가장 낮은 부분의 높이를 나타낸다.

다음으로, 표면 처리층의 전형적인 부하 곡선을 도 1에 나타낸다. 부하 곡선을 활용하고, 표면 처리층의 실체부 체적 및 공간부 체적을 표현할 수 있다. 실체부 체적이란, 측정 시야에 있어서 측정 대상물의 실체가 차지하는 부분의 체적에 상당하고, 공간부 체적이란, 측정 시야에 있어서의 실체 부분 사이의 공간이 차지하는 체적에 상당한다. 본 개시에 기재된 부하 곡선에 있어서는, 부하 면적률이 10％ 및 80％의 위치를 경계로 하여 골부, 코어부 및 산부로 나뉜다. 도 1을 참조하면서, 본 발명의 실시 형태에 따른 표면 처리층에 대응시켜 설명하면 Vvv는 표면 처리층의 골부에 있어서의 공간부 체적, Vvc는 표면 처리층의 코어부에 있어서의 공간부 체적, Vmp는 표면 처리층의 산부에 있어서의 실체부 체적, Vmc는 표면 처리층의 코어부에 있어서의 실체부 체적을 각각 의미한다.

또한, 산부란, 측정 대상물 중에서도 높이가 높은 부분이다. 골부란, 측정 대상물 중에서도 높이가 낮은 부분이다. 코어부란, 측정 대상물 중, 산부와 골부 이외의 부분, 즉, 평균에 가까운 높이의 부분이다.

산부에 있어서의 실체부 체적 Vmp는 산부, 즉, 측정 대상물의 높이가 높은 부분에 있어서의 실체부의 체적이며, 표면 처리층 중에서도 높이가 특히 높은 부분에 있어서의 실체부의 체적을 의미한다. 여기서, 표면 처리층 중에서도 높이가 특히 높은 부분에 있어서의 실체부란, 입자 중에서도 과성장한 입자(특히, 조화 입자)에 기인하는 부분이라고 해석할 수 있다.

코어부에 있어서의 실체부 체적 Vmc는, 코어부, 즉, 측정 대상물 중에서도 평균에 가까운 높이의 부분에 있어서의 실체부의 체적이며, 표면 처리층의 평균적인 높이의 부분에 있어서의 실체부의 체적을 의미한다. 여기서, 표면 처리층의 평균적인 높이의 부분에 있어서의 실체부란, 구리박 표면의 비교적 평활한 부분에 형성된, 평균적인 크기의 입자(특히, 조화 입자)에 기인하는 부분이라고 해석할 수 있다.

소괄하면, 본 발명자들은 상기와 같이 분석한 결과, 본 발명의 실시 형태에 따른 표면 처리 구리박에 있어서, Vmp는 과성장한 큰 입자의 실체부 체적, Vmc는 평균적인 크기의 입자의 실체부 체적에 각각 상관한다는 지견을 얻었다. 또한, 이하에서는, 입자로서 조화 입자의 경우를 예로 들어 설명하는 경우가 있지만, 입자는 조화 입자로 한정되지는 않는 것에 유의해야 한다.

본 발명의 실시 형태에 따른 표면 처리 구리박의 표면 성상을 측정하기 위한 측정 데이터는, 예를 들어 공초점 레이저 현미경 등의 레이저 현미경을 사용하여 취득할 수 있다. 여기서, 당해 측정 데이터에 푸리에 변환을 실시함으로써, 측정 데이터를 여러 가지 주기 및 진폭을 갖는 파형으로 분리할 수 있다. 분리 후의 각 파형에 대하여 특정 범위의 주파수 파형 진폭을 감쇠시키는 필터를 적용한 후, 다시 모든 파형을 합성하여 얻어지는 데이터를 해석하는 것을 통해, 측정 데이터로 주목해야 할 표면 성상 파라미터를 산출할 수 있다고 본 발명자들은 생각하였다.

표면 조도의 측정 데이터의 해석에 있어서, 본 발명자들은, 컷오프값 λs가 2㎛인 λs 필터를 적용하여 산출되는 표면 성상 파라미터 및 이 λs 필터를 적용하지 않고 산출되는 표면 성상 파라미터를 조합하여 사용함으로써, 본 발명의 실시 형태에 따른 표면 처리층의 특징적인 표면 형상(특히, 표면 처리층을 구성하는 조화 입자의 부착 상태)의 상세한 정보가 얻어진다는 지견을 얻었다.

여기서, λs 필터는, 컷오프값 λs보다도 작은 파장의 파형 진폭을 크게 감쇠시키는 윤곽 곡선 필터이다. λs 필터는 ISO 25178-2:2012에 있어서의 S 필터에 상당한다. λs 필터가 진폭을 감쇠시키는 크기는, 파형의 파장에 따라 다르다. 컷오프값 λs의 파장에서는, 진폭을 원래의 값의 50％로 감쇠시키고, 그것보다 파장이 작은 파형에서는 더 크게 진폭을 감쇠시킨다.

2㎛이라고 하는 컷오프값 λs는, 표면 처리층을 구성하는 조화 입자의 사이즈와, 오일 피트의 사이즈 사이에 위치하는 크기이다. 컷오프값 λs를 2㎛로 설정함으로써 얻어지는 측정 데이터는, 컷오프값 λs보다도 단주기의 파형에서 유래되는 데이터이기 때문에, 조화 입자에서 유래되는 데이터를 제거한 것이라고 이해할 수 있다. 이것을 근거로 하면, 컷오프값 λs가 2㎛인 λs 필터를 적용하지 않고 산출되는 표면 성상 파라미터와, 이 λs 필터를 적용하여 산출되는 표면 성상 파라미터의 차분은, 오일 피트의 정보가 제거된 표면 처리층의 정보, 즉, 표면 처리층을 구성하는 조화 입자의 정보라고 할 수 있다.

본 발명자들은, 상기의 지견에 기초하여, 부하 곡선으로부터 얻어지는 여러 가지 표면 성상 파라미터의 해석을 행했더니, 표면 처리층에 있어서의 하기 식 (1)로 표시되는 Vmc의 변화율이, 표면 처리층을 구성하는 평균적인 크기의 조화 입자의 부착량과 밀접하게 관계되어 있다는 것을 발견하였다.

Vmc의 변화율=(P2-P1)/P2×100… (1)

여기서, 표면 처리층을 구성하는 조화 입자 및 Vmc를 설명하기 위한 모식적인 개략도를 도 2에 나타낸다. 도 2에 나타내는 바와 같이, 표면 처리층은, 평균적인 크기의 조화 입자 A, 과성장한 조화 입자 B를 포함한다. Vmc는, 상기에서 이미 설명한 바와 같이, 구리박 표면의 비교적 평활한 부분에 형성된, 평균적인 크기의 조화 입자 A의 체적에 상당하여, 평균적인 크기의 조화 입자 A의 부착량에 상관한다고 생각된다. Vmc는 오일 피트 등의 거시적인 형상의 기여를 적잖이 받고 있고, 표면 처리층의 정보를 더욱 정확하게 판독하기 위해서는, 거시적인 형상의 기여를 제거할 필요가 있다. P1은, 조화 입자에서 유래되는 정보를 제거한 Vmc의 값, 바꾸어 말하면, 오일 피트 등에서 유래되는 정보가 남은 Vmc의 값이라고 해석할 수 있다. P2와 P1의 차이를 취하는 것은, Vmc에 포함되는 오일 피트 등의 거시적인 형상에서 유래되는 정보를 제거하는 것을 의미한다. 그 결과, 평균적인 크기의 조화 입자 A의 부착량과 상관이 있는 정보를 고정밀도로 추출할 수 있다.

구리박 표면의 비교적 평활한 부분에 형성된 평균적인 크기의 조화 입자 A는, 수지 기재와 표면 처리층의 접착력과 크게 관계된다고 생각된다. 과성장한 (조대한) 조화 입자 B는 조화 꺾임으로 연결되고, 과소한 조화 입자는 애당초 수지 기재에 혼입되지 않는다고 생각된다. 따라서, 평균적인 조화 입자 A의 부착량과 상관하는 표면 처리층의 Vmc의 변화율이 적절한 범위로 제어된 표면 처리 구리박으로 함으로써, 수지 기재와의 접착성을 향상시키는 것이 가능해진다.

이러한 관점에서, Vmc의 변화율이 23.00 내지 40.00％인 본 발명의 실시 형태에 따른 표면 처리 구리박은, 수지 기재에 대한 충분한 접착력을 나타낸다. Vmc의 변화율은, 이 효과를 안정적으로 얻는 관점에서, 바람직하게는 23.00 내지 32.00％, 보다 바람직하게는 23.00 내지 31.00％이다.

표면 처리층은, 상기의 λs 필터를 적용하지 않고 산출되는 Sku(첨도)가 2.50 내지 4.50인 것이 바람직하다.

Sku는 평균 높이를 기준으로 하여, 높이의 히스토그램을 작성했을 경우의 당해 히스토그램의 뾰족한 정도(첨도)를 표현하는 파라미터이다. 예를 들어 Sku=3.00의 경우, 높이 분포가 정규 분포인 것을 의미한다. 또한, Sku>3.00의 경우, 수치가 커질수록, 높이 분포가 집중하고 있다는 것을 의미한다. 반대로, Sku<3.00의 경우, 수치가 작아질수록, 높이 분포가 분산되어 있다는 것을 의미한다.

본 발명의 실시 형태에 따른 표면 처리 구리박은 표면에 요철을 갖고 있고, 당해 요철은 구리박과 수지 기재의 접착성의 향상에 이바지한다. 표면 처리층의 Sku는 당해 요철의 높이 분포를 평가하는 지표가 된다.

표면 처리층의 Sku가 2.50 내지 4.50인 것은, 높이 분포가 정규 분포 또는 거기에 가까운 분포 상태인 것을 의미한다. 한편, 표면 처리층의 Sku가 2.50 미만인 것은, 표면 처리층의 높이(구리박 표면으로부터의 높이)가 낮은 부분과 높은 부분이 다양하게 뒤섞인 결과, 높이 분포가 치우치지 않고 있는 분포 상태인 것을 의미한다. 표면 처리층의 Sku가 4.50보다 큰 것은, 높이 분포가 치우쳐 있는 분포 상태인 것, 즉, 표면 처리층의 표면은, 어떤 높이의 부분이 돌출되어서 다수를 차지하고 있는 상태인 것을 의미한다.

표면 처리층의 높이 분포가 정규 분포 또는 거기에 가까운 분포 상태는, 예를 들어 구리박의 표면에 조화 처리층을 형성하는 경우에, 구리박 표면의 볼록부에 있어서 과성장한 조화 입자, 즉 조화 입자나, 구리박 표면의 오목부 주변(볼록부의 단부)에 있어서 조화 입자가 형성되어 있지 않은 개소가 적은 것을 의미한다. 따라서, 표면 처리층의 Sku가 2.50 내지 4.50인 것은, 구리박 표면의 볼록부에 형성되는 조화 입자의 과성장이 억제되고, 또한 구리박 표면의 오목부 주변에도 조화 입자가 형성되어 있는 상태를 의미한다.

조화 입자가 많은 표면 처리 구리박도, 조화 입자가 형성되어 있지 않은 개소가 있는 표면 처리 구리박도, 수지 기재와의 접착성의 관점에서는 바람직하지 않다. 예를 들어 조화 입자가 많은 표면 처리 구리박에서는, 수지 기재와의 접합 후, 표면 처리 구리박을 박리시키는 힘을 부여하면, 조대한 조화 입자에 응력이 집중하여 접히기 쉬워지는 결과, 도리어 수지 기재에 대한 접착력이 저하된다고 생각된다. 또한, 조화 입자가 형성되어 있지 않은 개소가 있는 표면 처리 구리박에서는, 조화 입자에 의한 앵커 효과를 충분히 확보할 수 없게 되어, 표면 처리 구리박과 수지 기재의 접착력이 저하된다고 생각된다.

따라서, 수지 기재에 대한 접착력을 안정적으로 얻는 관점에서, 표면 처리층의 Sku는, 하한값이 바람직하게는 2.90, 상한값이 바람직하게는 4.10이다.

또한, 표면 처리층의 Sku는, ISO 25178-2:2012에 준거하여 표면 조도를 측정하고, 측정 데이터로부터 산출한 윤곽 곡선을 해석함으로써 특정할 수 있다.

표면 처리층은, 상기의 λs 필터를 적용하지 않고 산출되는 Sq(제곱 평균 평방근 높이)이 0.20 내지 0.60㎛인 것이 바람직하다. Sq는, ISO 25178-2:2012에 규정되는 높이 방향의 파라미터이며, 표면 처리층의 표면에 있어서의 볼록부의 높이 변동을 나타낸다.

표면 처리층의 Sq가 크다는 것은, 표면 처리층의 표면에 있어서의 볼록부의 높이 변동이 크다는 것이다. Sq가 너무 크면(볼록부의 높이 변동이 너무 크면), 공업 제품으로서의 품질 관리의 관점에서 문제가 되는 경우가 있다. 그 때문에, 표면 처리층의 Sq를 상기의 범위로 함으로써, 볼록부의 높이 변동을 다소 허용하여 생산성을 확보하면서, 적절한 품질 관리를 행할 수 있다. 이러한 효과를 안정적으로 얻는 관점에서, 표면 처리층의 Sq는, 하한값이 바람직하게는 0.26㎛, 보다 바람직하게는 0.30㎛, 더욱 바람직하게는 0.34㎛이며, 상한값이 바람직하게는 0.53㎛, 보다 바람직하게는 0.48㎛, 더욱 바람직하게는 0.43㎛이다.

또한, 표면 처리층의 Sq는, ISO 25178-2:2012에 준거하여 표면 조도를 측정하고, 측정 데이터로부터 산출한 윤곽 곡선을 해석함으로써 특정할 수 있다.

표면 처리층은, 상기의 λs 필터를 적용하지 않고 산출되는 Sa(산술 평균 높이)가 0.20 내지 0.40㎛인 것이 바람직하다. Sa는, ISO 25178-2:2012에 규정되는 높이 방향의 파라미터이며, 평균면에서의 고저 차이의 평균을 나타낸다.

표면 처리층의 Sa가 크면, 표면 처리층의 표면이 거칠어지기 때문에, 표면 처리 구리박을 수지 기재에 접착했을 경우에 앵커 효과가 발휘되기 쉬워진다. 한편, 표면 처리층의 Sa가 너무 크면, 표면 처리 구리박과 수지 기재를 접착한 동장 적층판을 가공하여 회로 기판을 제작했을 경우, 표면 처리 구리박의 표피 효과에 의해 전송 손실이 커진다. 그 때문에, 표면 처리층의 Sa를 상기의 범위로 함으로써, 수지 기재에 대한 표면 처리 구리박의 접착력의 확보와 전송 손실의 억제의 밸런스를 확보할 수 있다. 이러한 효과를 안정적으로 얻는 관점에서, 표면 처리층의 Sa는, 하한값이 바람직하게는 0.23㎛, 보다 바람직하게는 0.24㎛이며, 상한값이 바람직하게는 0.35㎛이다.

또한, 표피 효과에 의한 전송 손실의 억제 및 공업 제품으로서의 품질 관리의 용이함을 중시한 경우, 표면 처리층은, Sa가 0.20 내지 0.32㎛이며, 또한 Sq가 0.26 내지 0.40㎛인 것이 바람직하다.

또한, 표면 처리층의 Sa는, ISO 25178-2:2012에 준거하여 표면 조도를 측정하고, 측정 데이터로부터 산출한 윤곽 곡선을 해석함으로써 특정할 수 있다.

표면 처리층은, 상기의 λs 필터를 적용하지 않고 산출되는 Ssk(편도)가 -1.10 내지 0.60인 것이 바람직하다.

Ssk는 평균 높이를 기준으로 하여, 높이의 히스토그램을 작성한 경우의 당해 히스토그램의 치우침 상태(왜도)를 표현하는 파라미터이다. 예를 들어 Ssk=0.00의 경우, 높이 분포가 평균선에 대하여 대칭인 것을 의미한다. 또한, Ssk>0.00의 경우, 수치가 커질수록, 높이 분포가 평균선에 대하여 하측으로 치우쳐 있는 것을 의미한다. 반대로, Ssk<0.00의 경우, 수치가 작아질수록, 높이 분포가 평균선에 대하여 상측으로 치우쳐 있는 것을 의미한다. 따라서, 표면 처리층의 Ssk는, Sku와 마찬가지로, 표면 처리층의 요철의 높이 분포를 평가하는 지표가 된다.

Ssk가 -1.10 내지 0.60인 것은, 예를 들어 구리박의 표면에 조화 처리층을 형성하는 경우에, 구리박 표면의 볼록부에 있어서 과성장한 조화 입자, 즉 조대한 조화 입자나, 구리박 표면의 오목부 주변(볼록부의 단부)에 있어서 조화 입자가 형성되어 있지 않은 개소가 적은 것을 의미한다. 한편, -1.10 미만이면, 구리박 표면의 오목부 주변에 있어서 조화 입자가 형성되어 있지 않은 개소가 많은 상태가 된다. 또한, Ssk가 0.60 초과이면, 구리박 표면의 볼록부에 있어서 과성장한 조화 입자가 많은 상태가 된다.

수지 기재에 대한 접착력을 안정적으로 얻는 관점에서, 표면 처리층의 Ssk는, 상한값이 바람직하게는 0.40, 하한값이 바람직하게는 -0.80이다.

또한, 표면 처리층의 Ssk는, ISO 25178-2:2012에 준거하여, 표면 조도를 측정하고, 측정 데이터로부터 산출한 윤곽 곡선을 해석함으로써 특정할 수 있다.

표면 처리층의 종류는, 특별히 한정되지는 않고 당해 기술분야에 있어서 공지된 각종 표면 처리층을 사용할 수 있다.

표면 처리층의 예로서는, 조화 처리층, 내열 처리층, 방청 처리층, 크로메이트 처리층, 실란 커플링 처리층 등을 들 수 있다. 이러한 층은, 단일 또는 2종 이상을 조합하여 사용할 수 있다. 그 중에서도 표면 처리층은, 수지 기재와의 접착성의 관점에서, 조화 처리층을 함유하는 것이 바람직하다.

또한, 표면 처리층이, 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택되는 1종 이상의 층을 함유하는 경우, 이러한 층은 조화 처리층 상에 마련되는 것이 바람직하다.

여기서, 일 예로서, 구리박의 한쪽 면에 조화 처리층을 갖는 표면 처리 구리박의 모식적인 확대 단면도를 도 3에 나타낸다.

도 3에 도시된 바와 같이, 구리박(10)의 한쪽 면에 형성된 조화 처리층은, 조화 입자(20)와, 조화 입자(20)의 적어도 일부를 피복하는 피복 도금층(30)을 포함한다. 조화 입자(20)는, 구리박(10) 표면의 볼록부(11)의 중앙 부근뿐만 아니라 오목부(12) 주변(볼록부(11)의 단부)에도 형성되어 있다. 또한, 구리박(10) 표면의 볼록부(11)에 형성된 조화 입자(20)는, 도금액에 미량의 텅스텐 화합물을 첨가함으로써, 과성장이 억제되어 있다. 그 때문에, 이 조화 입자(20)는 입경이 큰 입자로 과성장되어 있지 않고, 각 방향을 향하여 성장한 복잡한 형상을 가지고 있다. 표면 처리층의 Vmc의 변화율을 상기의 범위로 제어함으로써, 이러한 구조를 취할 수 있다고 생각된다.

조화 입자(20)로서는, 특별히 한정되지는 않지만, 구리, 니켈, 코발트, 인, 텅스텐, 비소, 몰리브덴, 크롬 및 아연으로 이루어지는 군에서 선택되는 단일 원소, 또는 이러한 원소의 2종 이상을 포함하는 합금으로 형성할 수 있다. 그 중에서도 조화 입자(20)는, 구리 또는 구리 합금, 특히 구리로 형성되는 것이 바람직하다.

피복 도금층(30)으로서는, 특별히 한정되지는 않지만, 구리, 은, 금, 니켈, 코발트, 아연 등으로 형성할 수 있다.

조화 처리층은, 전기 도금에 의해 형성할 수 있다. 특히, 조화 입자(20)는, 미량의 텅스텐 화합물을 첨가한 도금액을 사용한 전기 도금에 의해 형성할 수 있다.

텅스텐 화합물로서는, 특별히 한정되지는 않지만, 예를 들어 텅스텐산 나트륨(Na₂WO₄) 등을 사용할 수 있다.

도금액에 있어서의 텅스텐 화합물의 함유량으로서는, 1ppm 이상으로 하는 것이 바람직하다. 이러한 함유량이면, 볼록부(11)에 형성된 조화 입자(20)의 과성장을 억제함과 함께, 오목부(12) 주변에 조화 입자(20)를 형성시키기 쉽게 할 수 있다. 또한, 텅스텐 화합물의 함유량의 상한값은, 특별히 한정되지는 않지만, 전기 저항의 증대를 억제하는 관점에서 20ppm인 것이 바람직하다.

조화 처리층을 형성할 때의 전기 도금 조건은, 사용하는 전기 도금 장치 등에 따라서 조정하면 되고 특별히 한정되지는 않지만, 전형적인 조건은 이하와 같다. 또한, 각 전기 도금은, 1회이어도 되고, 복수회 행해도 된다.

(조화 입자(20)의 형성 조건)

도금액 조성: 5 내지 15g/L의 Cu, 40 내지 100g/L의 황산, 1 내지 6ppm의 텅스텐산 나트륨

도금액 온도: 20 내지 50℃

전기 도금 조건: 전류 밀도 30 내지 90A/dm², 시간 0.1 내지 8초

(피복 도금층(30)의 형성 조건)

도금액 조성: 10 내지 30g/L의 Cu, 70 내지 130g/L의 황산

도금액 온도: 30 내지 60℃

전기 도금 조건: 전류 밀도 4.8 내지 15A/dm², 시간 0.1 내지 8초

내열 처리층 및 방청 처리층으로서는, 특별히 한정되지는 않고 당해 기술분야에 있어서 공지된 재료로 형성할 수 있다. 또한, 내열 처리층은 방청 처리층으로서도 기능하는 경우가 있기 때문에, 내열 처리층 및 방청 처리층으로서, 내열 처리층 및 방청 처리층의 양쪽의 기능을 갖는 1개의 층을 형성해도 된다.

내열 처리층 및／또는 방청 처리층으로서는, 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티타늄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1종 이상의 원소(금속, 합금, 산화물, 질화물, 황화물 등의 어느 형태이어도 된다)를 포함하는 층으로 할 수 있다. 그 중에서도 내열 처리층 및／또는 방청 처리층은 Ni-Zn층인 것이 바람직하다.

내열 처리층 및 방청 처리층은, 전기 도금에 의해 형성할 수 있다. 그 조건은, 사용하는 전기 도금 장치에 따라서 조정하면 되고 특별히 한정되지는 않지만, 일반적인 전기 도금 장치를 사용하여 내열 처리층 (Ni-Zn층)을 형성할 때의 조건은 이하와 같다. 또한, 전기 도금은, 1회이어도 되고, 복수회 행해도 된다.

도금액 조성: 1 내지 30g/L의 Ni, 1 내지 30g/L의 Zn

도금액 pH: 2 내지 5

도금액 온도: 30 내지 50℃

전기 도금 조건: 전류 밀도 0.1 내지 10A/dm², 시간 0.1 내지 5초

크로메이트 처리층으로서는, 특별히 한정되지는 않고 당해 기술분야에 있어서 공지된 재료로 형성할 수 있다.

여기서, 본 명세서에 있어서 「크로메이트 처리층」이란, 무수 크롬산, 크롬산, 2크롬산, 크롬산염 또는 2크롬산염을 포함하는 액으로 형성된 층을 의미한다. 크로메이트 처리층은, 코발트, 철, 니켈, 몰리브덴, 아연, 탄탈, 구리, 알루미늄, 인, 텅스텐, 주석, 비소, 티타늄 등의 원소(금속, 합금, 산화물, 질화물, 황화물 등의 어느 형태이어도 된다)를 포함하는 층일 수 있다. 크로메이트 처리층의 예로서는, 무수 크롬산 또는 2크롬산 칼륨 수용액으로 처리한 크로메이트 처리층, 무수 크롬산 또는 2크롬산 칼륨 및 아연을 포함하는 처리액으로 처리한 크로메이트 처리층 등을 들 수 있다.

크로메이트 처리층은, 침지 크로메이트 처리, 전해 크로메이트 처리 등의 공지된 방법에 의해 형성할 수 있다. 그러한 조건은, 특별히 한정되지는 않지만, 예를 들어 일반적인 크로메이트 처리층을 형성할 때의 조건은 이하와 같다. 또한, 크로메이트 처리는, 1회이어도 되고, 복수회 행해도 된다.

크로메이트액 조성: 1 내지 10g/L의 K₂Cr₂O₇, 0.01 내지 10g/L의 Zn

크로메이트액 pH: 2 내지 5

크로메이트액 온도: 30 내지 55℃

전해 조건: 전류 밀도 0.1 내지 10A/dm², 시간 0.1 내지 5초(전해 크로메이트 처리의 경우)

실란 커플링 처리층으로서는, 특별히 한정되지는 않고 당해 기술분야에 있어서 공지된 재료로 형성할 수 있다.

여기서, 본 명세서에 있어서 「실란 커플링 처리층」이란, 실란 커플링제로 형성된 층을 의미한다.

실란 커플링제로서는, 특별히 한정되지는 않고 당해 기술분야에 있어서 공지된 것을 사용할 수 있다. 실란 커플링제의 예로서는, 아미노계 실란 커플링제, 에폭시계 실란 커플링제, 머캅토계 실란 커플링제, 메타크릴옥시계 실란 커플링제, 비닐계 실란 커플링제, 이미다졸계 실란 커플링제, 트리아진계 실란 커플링제 등을 들 수 있다. 이들 중에서도, 아미노계 실란 커플링제, 에폭시계 실란 커플링제가 바람직하다. 상기의 실란 커플링제는, 단독 또는 2종 이상을 조합하여 사용할 수 있다.

대표적인 실란 커플링 처리층의 형성 방법으로서는, 상술한 실란 커플링제의 1 내지 3 체적％ 수용액을 도포하고, 건조시킴으로써 실란 커플링 처리층을 형성하는 방법을 들 수 있다.

구리박(10)으로서는, 특별히 한정되지는 않고 전해 구리박 또는 압연 구리박 중 어느 것이어도 된다.

전해 구리박은, 황산 구리 도금욕으로부터 티타늄 또는 스테인리스의 드럼 상에 구리를 전해 석출시킴으로써 일반적으로 제조되지만, 회전 드럼측에 형성되는 평탄한 S면(샤인면)과, S면의 반대측에 형성되는 M면(매트면)을 갖는다. 전해 구리박의 M면은, 일반적으로 미소한 요철부를 가지고 있다. 또한, 전해 구리박의 S면은, 연마 시에 형성된 회전 드럼의 연마 줄무늬가 전사되기 때문에, 미소한 요철부를 갖는다.

또한, 압연 구리박은, 압연 시에 압연유에 의해 오일 피트가 형성되기 때문에, 미소한 요철부를 표면에 갖는다.

구리박(10)의 재료로서는, 특별히 한정되지는 않지만, 구리박(10)이 압연 구리박의 경우, 프린트 배선판의 회로 패턴으로서 통상 사용되는 터프 피치 구리(JIS H3100 합금 번호 C1100), 무산소동(JIS H3100 합금 번호 C1020 또는 JIS H3510 합금 번호 C1011) 등의 고순도의 구리를 사용할 수 있다. 또한, 예를 들어Sn이 들어간 구리, Ag이 들어간 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 콜슨계 구리 합금과 같은 구리 합금도 사용할 수 있다. 또한, 본 명세서에 있어서 「구리박(10)」이란, 구리 합금박도 포함하는 개념이다.

구리박(10)의 두께는, 특별히 한정되지는 않지만, 예를 들어 1 내지 1000㎛, 또는 1 내지 500㎛, 또는 1 내지 300㎛, 또는 3 내지 100㎛, 또는 5 내지 70㎛, 또는 6 내지 35㎛, 또는 9 내지 18㎛로 할 수 있다.

상기와 같은 구성을 갖는 표면 처리 구리박은, 당해 기술분야에 있어서 공지된 방법에 준하여 제조할 수 있다. 여기서, 표면 처리층의 Vmc의 변화율 등의 파라미터는, 표면 처리층의 형성 조건, 특히 상기한 조화 처리층의 형성 조건 등을 조정함으로써 제어할 수 있다.

본 발명의 실시 형태에 따른 표면 처리 구리박은, 표면 처리층의 Vmc의 변화율을 23.00 내지 40.00％로 제어하고 있기 때문에, 수지 기재, 특히 고주파 용도에 적합한 수지 기재와의 접착성을 높일 수 있다.

본 발명의 실시 형태에 따른 동장 적층판은, 상기의 표면 처리 구리박과, 이 표면 처리 구리박의 표면 처리층에 접착된 수지 기재를 구비한다.

이 동장 적층판은, 상기의 표면 처리 구리박의 표면 처리층에 수지 기재를 접착함으로써 제조할 수 있다.

수지 기재로서는, 특별히 한정되지는 않고 당해 기술분야에 있어서 공지된 것을 사용할 수 있다. 수지 기재의 예로서는, 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유 천 기재 에폭시 수지, 유리 천·종이 복합 기재 에폭시 수지, 유리 천·유리 부직포 복합 기재 에폭시 수지, 유리 천 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 수지, 액정 폴리머, 불소 수지 등을 들 수 있다. 이들 중에서도 수지 기재는 폴리이미드 수지가 바람직하다.

표면 처리 구리박과 수지 기재의 접착 방법으로서는, 특별히 한정되지는 않고 당해 기술분야에 있어서 공지된 방법에 준하여 행할 수 있다. 예를 들어 표면 처리 구리박과 수지 기재를 적층시켜서 열압착하면 된다.

상기와 같이 하여 제조된 동장 적층판은, 프린트 배선판의 제조에 사용할 수 있다.

본 발명의 실시 형태에 따른 동장 적층판은, 상기의 표면 처리 구리박을 사용하고 있기 때문에, 수지 기재, 특히 고주파 용도에 적합한 수지 기재와의 접착성을 높일 수 있다.

본 발명의 실시 형태에 따른 프린트 배선판은, 상기의 동장 적층판의 표면 처리 구리박을 에칭하여 형성된 회로 패턴을 구비한다.

이 프린트 배선판은, 상기의 동장 적층판의 표면 처리 구리박을 에칭하여 회로 패턴을 형성함으로써 제조할 수 있다. 회로 패턴의 형성 방법으로서는, 특별히 한정되지는 않고 서브트랙티브법, 세미 애디티브법 등의 공지된 방법을 사용할 수 있다. 그 중에서도, 회로 패턴의 형성 방법은 서브트랙티브법이 바람직하다.

서브트랙티브법에 의해 프린트 배선판을 제조하는 경우, 다음과 같이 하여 행하는 것이 바람직하다. 먼저, 동장 적층판의 표면 처리 구리박의 표면에 레지스트를 도포, 노광 및 현상함으로써 소정의 레지스트 패턴을 형성한다. 다음으로, 레지스트 패턴이 형성되어 있지 않은 부분(불필요부)의 표면 처리 구리박을 에칭에 의해 제거하여 회로 패턴을 형성한다. 마지막으로, 표면 처리 구리박 상의 레지스트 패턴을 제거한다.

또한, 이 서브트랙티브법에 있어서의 각종 조건은, 특별히 한정되지는 않고 당해 기술분야에 있어서 공지된 조건에 준하여 행할 수 있다.

본 발명의 실시 형태에 따른 프린트 배선판은, 상기의 동장 적층판을 사용하고 있기 때문에, 수지 기재, 특히 고주파 용도에 적합한 수지 기재와 회로 패턴 사이의 접착성이 우수하다.

실시예

이하, 본 발명의 실시 형태를 실시예에 의해 더욱 구체적으로 설명하지만, 본 발명은 이러한 실시예에 의해 전혀 한정되는 것은 아니다.

(실시예 1)

두께 12㎛의 압연 구리박(JX 킨조쿠 가부시키가이샤 제조 HA-V2박)을 준비하고, 한쪽 면을 탈지 및 산세한 후, 표면 처리층으로서 조화 처리층, 내열 처리층(Ni-Zn층), 크로메이트 처리층 및 실란 커플링 처리층을 순차 형성함으로써 표면 처리 구리박을 얻었다. 각 처리층의 형성 조건은 다음과 같이 하였다.

(1) 조화 처리층

<조화 입자의 형성 조건>

도금액 조성: 11g/L의 Cu, 50g/L의 황산, 5ppm의 텅스텐(텅스텐산 나트륨 2수화물 유래)

도금액 온도: 27℃

전기 도금 조건: 전류 밀도 80.0A/dm², 시간 0.51초

전기 도금 처리 횟수: 2회

<피복 도금층의 형성 조건>

도금액 조성: 20g/L의 Cu, 100g/L의 황산

도금액 온도: 50℃

전기 도금 조건: 전류 밀도 12.6A/dm², 시간 0.96초

전기 도금 처리 횟수: 2회

(2) 내열 처리층

<Ni-Zn층의 형성 조건>

도금액 조성: 23.5g/L의 Ni, 4.5g/L의 Zn

도금액 pH: 3.6

도금액 온도: 40℃

전기 도금 조건: 전류 밀도 0.83A/dm², 시간 0.49초

전기 도금 처리 횟수: 1회

(3) 크로메이트 처리층

<전해 크로메이트 처리층의 형성 조건>

크로메이트액 조성: 3g/L의 K₂Cr₂O₇, 0.33g/L의 Zn

크로메이트액 pH: 3.7

크로메이트액 온도: 55℃

전해 조건: 전류 밀도 2.20A/dm², 시간 0.49초

크로메이트 처리 횟수: 2회

(4) 실란 커플링 처리층

N-2-(아미노에틸)-3-아미노프로필트리메톡시실란의 1.2체적％ 수용액을 도포하고, 건조시킴으로써 실란 커플링 처리층을 형성하였다.

(실시예 2)

이하의 조건을 변경한 것 이외는 실시예 1과 마찬가지의 조건으로 표면 처리 구리박을 얻었다.

<조화 입자의 형성 조건>

전기 도금 조건: 전류 밀도 46.8A/dm², 시간 1.01초

<피복 도금층의 형성 조건>

전기 도금 조건: 전류 밀도 9.6A/dm², 시간 1.44초

<Ni-Zn층의 형성 조건>

전기 도금 조건: 전류 밀도 0.88A/dm², 시간 0.73초

<전해 크로메이트 처리층의 형성 조건>

전해 조건: 전류 밀도 1.42A/dm², 시간 0.73초

(실시예 3)

<조화 입자의 형성 조건>

전기 도금 조건: 전류 밀도 41.3A/dm², 시간 1.15초

<피복 도금층의 형성 조건>

전기 도금 조건: 전류 밀도 8.2A/dm², 시간 1.44초

<Ni-Zn층의 형성 조건>

전기 도금 조건: 전류 밀도 0.73A/dm², 시간 0.73초

<전해 크로메이트 처리층의 형성 조건>

전해 조건: 전류 밀도 1.51A/dm², 시간 0.73초

(실시예 4)

<조화 입자의 형성 조건>

전기 도금 조건: 전류 밀도 54.8A/dm², 시간 0.90초

<피복 도금층의 형성 조건>

전기 도금 조건: 전류 밀도 8.2A/dm², 시간 1.44초

<Ni-Zn층의 형성 조건>

전기 도금 조건: 전류 밀도 0.73A/dm², 시간 0.73초

<전해 크로메이트 처리층의 형성 조건>

전해 조건: 전류 밀도 1.51A/dm², 시간 0.73초

(실시예 5)

<조화 입자의 형성 조건>

전기 도금 조건: 전류 밀도 46.8A/dm², 시간 1.01초

<피복 도금층의 형성 조건>

전기 도금 조건: 전류 밀도 9.6A/dm², 시간 1.44초

<Ni-Zn층의 형성 조건>

전기 도금 조건: 전류 밀도 0.88A/dm², 시간 0.73초

<전해 크로메이트 처리층의 형성 조건>

전해 조건: 전류 밀도 1.42A/dm², 시간 0.73초

(실시예 6)

두께 12㎛의 압연 구리박(JX 킨조쿠 가부시키가이샤 제조 HG박)을 준비하고, 한쪽 면을 탈지 및 산세한 후, 표면 처리층으로서 조화 처리층, 내열 처리층(Ni-Zn층), 크로메이트 처리층 및 실란 커플링 처리층을 순차 형성함으로써 표면 처리 구리박을 얻었다. 각 처리층의 형성 조건은 다음과 같이 하였다.

(1) 조화 처리층

<조화 입자의 형성 조건>

도금액 조성: 12g/L의 Cu, 50g/L의 황산, 5ppm의 텅스텐(텅스텐산 나트륨 2수화물 유래)

도금액 온도: 27℃

전기 도금 조건: 전류 밀도 48.3A/dm², 시간 0.81초

전기 도금 처리 횟수: 2회

<피복 도금층의 형성 조건>

도금액 조성: 20g/L의 Cu, 100g/L의 황산

도금액 온도: 50℃

전기 도금 조건: 전류 밀도 11.9A/dm², 시간 1.15초

전기 도금 처리 횟수: 2회

(2) 내열 처리층

<Ni-Zn층의 형성 조건>

도금액 조성: 23.5g/L의 Ni, 4.5g/L의 Zn

도금액 pH: 3.6

도금액 온도: 40℃

전기 도금 조건: 전류 밀도 1.07A/dm², 시간 0.59초

전기 도금 처리 횟수: 1회

(3) 크로메이트 처리층

<전해 크로메이트 처리층의 형성 조건>

크로메이트액 조성: 3g/L의 K₂Cr₂O₇, 0.33g/L의 Zn

크로메이트액 pH: 3.65

크로메이트액 온도: 55℃

전해 조건: 전류 밀도 1.91A/dm², 시간 0.59초

크로메이트 처리 횟수: 2회

(4) 실란 커플링 처리층

(비교예 1)

실시예 1에서 사용한 압연 구리박(표면 처리를 행하지 않은 구리박)을 비교로서 사용하였다.

(비교예 2)

<조화 입자의 형성 조건>

도금액 조성: 11g/L의 Cu, 50g/L의 황산

전기 도금 조건: 전류 밀도 38.8A/dm², 시간 1.27초

<피복 도금층의 형성 조건>

전기 도금 조건: 전류 밀도 8.2A/dm², 시간 1.44초

<Ni-Zn층의 형성 조건>

전기 도금 조건: 전류 밀도 0.59A/dm², 시간 0.73초

<전해 크로메이트 처리층의 형성 조건>

전해 조건: 전류 밀도 1.42A/dm², 시간 0.73초

상기의 실시예 및 비교예에서 얻어진 표면 처리 구리박 또는 구리박에 대해서, 하기의 특성 평가를 행하였다.

<Vmc, Sku, Sq, Sa 및 Ssk>

ISO 25178-2:2012에 준거하여 올림푸스 가부시키가이샤 제조의 레이저 현미경(LEXT OLS4000)을 사용하여 측정(화상 촬영)을 행하였다. 촬영한 화상의 해석은, 올림푸스 가부시키가이샤 제조의 레이저 현미경(LEXT OLS4100)의 해석 소프트웨어를 사용하여 행하였다. 결과에는, 임의의 5군데에서 측정 및 해석한 값의 평균값을 사용하였다. 또한, 측정 시의 온도는 23 내지 25℃로 하였다. 또한, 레이저 현미경 및 해석 소프트웨어에 있어서의 주요한 설정 조건은 하기와 같다.

대물 렌즈: MPLAPON50XLEXT(배율: 50배, 개구수: 0.95, 액침 타입: 공기, 기계적 경통 길이: ∞, 커버 유리 두께: 0, 시야수: FN18)

광학 줌 배율: 1배

주사 모드: XYZ 고정밀도(높이 분해능: 60nm, 도입 데이터의 화소수: 1024×1024)

도입 화상 사이즈 [화소수]: 가로 257㎛×세로 258㎛ [1024×1024]

(가로 방향으로 측정하기 때문에, 평가 길이로서는 257㎛에 상당)

DIC: 오프

멀티레이어: 오프

레이저 강도: 100

오프셋: 0

공초점 레벨: 0

빔 직경 조리개: 오프

화상 평균: 1회

노이즈 리덕션: 온

휘도 편차 보정: 온

광학적 노이즈 필터: 온

컷오프: P1(Vmc) 측정 시에 대해서는, λc=200㎛ 및 λs=2㎛을 적용하고, λf는 적용 없음. P2(Vmc), Sku, Sq, Sa 및 Ssk 측정 시에 대해서는, λc=200㎛을 적용하고, λs 및 λf는 적용 없음.

필터: 가우시안 필터

노이즈 제거: 측정 전 처리

표면(기울기) 보정: 실시

밝기: 30 내지 50의 범위가 되도록 조정한다

밝기는 측정 대칭의 색조에 따라 적절히 설정해야 할 값이다. 상기의 설정은 L*가 -69 내지 -10, a*가 2 내지 32, b*가 221의 표면 처리 구리박의 표면을 측정할 때에 적절한 값이다.

또한, Vmc에 대해서는, 상기 식 (1)에 따라서 Vmc의 변화율을 산출하였다.

또한, λc 필터는 ISO 25178-2:2012에 있어서의 L 필터에 상당한다.

<측정 대상의 색조 측정>

측정기로서 HunterLab사제의 MiniScan(등록 상표) EZ Model 4000L을 사용하고, JIS Z8730:2009에 준거하여 CIE L*a*b* 표색계의 L*, a* 및 b*의 측정을 행하였다. 구체적으로는, 상기의 실시예 및 비교예에서 얻어진 표면 처리 구리박 또는 구리박의 측정 대상면을 측정기의 감광부에 대고 눌러, 밖에서 광이 들어가지 않도록 하면서 측정하였다. 또한, L*,a* 및 b*의 측정은, JIS Z8722: 2009의 기하 조건 C에 기초하여 행하였다. 또한, 측정기의 주요 조건은 하기와 같다.

광학계: d/8°, 적분구 사이즈: 63.5mm, 관찰 광원: D65

측정 방식: 반사

조명 직경: 25.4mm

측정 직경: 20.0mm

측정 파장·간격: 400 내지 700nm·10nm

광원: 펄스 크세논 램프·1발광/측정

트레이서빌리티 표준: CIE 44 및 ASTM E259에 기초하는, 미국 표준 기술 연구소(NIST) 준거 교정

표준 관찰자: 10°

또한, 측정 기준이 되는 백색 타일은, 하기의 물체색의 것을 사용하였다.

D65/10°에서 측정했을 경우에, CIE XYZ 표색계에서의 값이 X: 81.90, Y: 87.02, Z: 93.76

<필 강도>

표면 처리 구리박을 폴리이미드 수지 기재와 접합한 후, 폭 3mm의 회로를 MD 방향(압연 구리박의 길이 방향)으로 형성하였다. 회로의 형성은 통상의 방법에 준하여 실시하였다. 다음으로, 회로(표면 처리 구리박)를 수지 기재의 표면에 대하여 50mm/분의 속도로 90° 방향으로, 즉, 수지 기재의 표면에 대하여 연직 상향으로 박리할 때의 강도(MD90°필 강도)를 JIS C6471:1995에 준거하여 측정하였다. 측정은 3회 행하고, 그 평균값을 필 강도의 결과로 하였다. 필 강도는, 0.50kgf/cm 이상이면, 회로(표면 처리 구리박)와 수지 기재의 접착성이 양호하다고 할 수 있다.

또한, 비교예 1의 구리박에 대해서는, 폴리이미드 수지 기재와 접합할 수 없었기 때문에, 이 평가는 행하지 않았다.

상기의 특성 평가의 결과를 표 1에 나타낸다.

표 1에 나타나는 바와 같이, 표면 처리층의 Vmc의 변화율이 23.00 내지 40.00％의 범위 내에 있는 실시예 1 내지 6의 표면 처리 구리박은 필 강도가 높았다.

한편, 표면 처리층의 Vmc의 변화율이 소정의 범위 외인 비교예 2의 표면 처리 구리박은, 필 강도가 낮았다.

이상의 결과 및 지금까지 설명해 온 본 발명의 실시 형태의 고찰을 참조하면, 본 발명의 실시 형태에 따르면, 수지 기재, 특히 고주파 용도에 적합한 수지 기재와의 접착성을 높이는 것이 가능한 표면 처리 구리박을 제공할 수 있다. 또한, 본 발명의 실시 형태에 따르면, 수지 기재, 특히 고주파 용도에 적합한 수지 기재와 표면 처리 구리박 사이의 접착성이 우수한 동장 적층판을 제공할 수 있다. 또한, 본 발명의 실시 형태에 따르면, 수지 기재, 특히 고주파 용도에 적합한 수지 기재와 회로 패턴 사이의 접착성이 우수한 프린트 배선판을 제공할 수 있다.

10: 구리박
11: 볼록부
12: 오목부
20: 조화 입자
30: 피복 도금층

Claims

구리박과, 상기 구리박의 적어도 한쪽 면에 형성된 표면 처리층을 갖고,
상기 표면 처리층은, 하기 식 (1)로 표시되는 Vmc의 변화율이 23.00 내지 40.00％인 표면 처리 구리박.
Vmc의 변화율=(P2-P1)/P2×100… (1)
식 중, P1은 컷오프값 λs가 2㎛인 λs 필터를 적용하여 산출되는 Vmc이며, P2는 상기 λs 필터를 적용하지 않고 산출되는 Vmc이다.
제1항에 있어서, 상기 Vmc의 변화율이 23.00 내지 32.00％인, 표면 처리 구리박.
제1항에 있어서, 상기 Vmc의 변화율이 23.00 내지 31.00％인, 표면 처리 구리박.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 표면 처리층은, 상기 λs 필터를 적용하지 않고 산출되는 Sku가 2.50 내지 4.50인, 표면 처리 구리박.
제4항에 있어서, 상기 Sku가 2.90 내지 4.10인, 표면 처리 구리박.
제1항 내지 제5항 중 어느 한 항에 있어서, 상기 표면 처리층은, 상기 λs 필터를 적용하지 않고 산출되는 Sq가 0.20 내지 0.60㎛인, 표면 처리 구리박.
제1항 내지 제6항 중 어느 한 항에 있어서, 상기 표면 처리층은, 상기 λs 필터를 적용하지 않고 산출되는 Sa가 0.20 내지 0.40㎛인, 표면 처리 구리박.
제1항 내지 제7항 중 어느 한 항에 있어서, 상기 표면 처리층은 조화 처리층을 함유하는, 표면 처리 구리박.
제1항 내지 제8항 중 어느 한 항에 기재된 표면 처리 구리박과, 상기 표면 처리 구리박의 상기 표면 처리층에 접착된 수지 기재를 구비하는 동장 적층판.
제9항에 기재된 동장 적층판의 상기 표면 처리 구리박을 에칭하여 형성된 회로 패턴을 구비하는 프린트 배선판.