TW202415156A - 表面處理銅箔、覆銅積層板及印刷配線板 - Google Patents

表面處理銅箔、覆銅積層板及印刷配線板 Download PDF

Info

Publication number
TW202415156A
TW202415156A TW112133466A TW112133466A TW202415156A TW 202415156 A TW202415156 A TW 202415156A TW 112133466 A TW112133466 A TW 112133466A TW 112133466 A TW112133466 A TW 112133466A TW 202415156 A TW202415156 A TW 202415156A
Authority
TW
Taiwan
Prior art keywords
copper foil
layer
treatment layer
treated
treated copper
Prior art date
Application number
TW112133466A
Other languages
English (en)
Inventor
楠木啓介
岩崎友一
古村俊行
Original Assignee
日商Jx金屬股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Jx金屬股份有限公司 filed Critical 日商Jx金屬股份有限公司
Publication of TW202415156A publication Critical patent/TW202415156A/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C25D5/14Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium two or more layers being of nickel or chromium, e.g. duplex or triplex layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16Electroplating with layers of varying thickness
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本發明係一種表面處理銅箔,其具有銅箔及形成於銅箔之至少一面之表面處理層。關於表面處理層,山部之實體部體積Vmp為0.010~0.080 μm 3/μm 2,且Zn附著量為10~250 μg/dm 2

Description

表面處理銅箔、覆銅積層板及印刷配線板
本發明係關於一種表面處理銅箔、覆銅積層板及印刷配線板。
覆銅積層板於可撓性印刷配線板等各種用途中被廣泛使用。可撓性印刷配線板係藉由對覆銅積層板之銅箔進行蝕刻形成電路圖案(亦稱為「導體圖案」),於電路圖案上利用焊料連接並構裝電子零件而製造。
近年來,於個人電腦、行動終端等電子機器,電信號之高頻化隨著通訊之高速化及大容量化而不斷發展,要求能夠因應此情況之可撓性印刷配線板。尤其是電信號之頻率越高,信號功率之損耗(衰減)越大,資料越難讀取。因此,要求降低信號功率之損耗。
電子電路中之信號功率損耗(傳輸損耗)發生之原因可大致分為兩個。其一係導體損耗,即因銅箔引起之損耗。其二係介電損耗,即因樹脂基材引起之損耗。 於高頻區域中,電流具有於導體表面流動之特性(即,集膚效應)。因此,若銅箔表面粗糙,則電流會沿著複雜之路徑流動。因此,為了減少高頻信號之導體損耗,較理想的是減小銅箔之表面粗糙度。 以下,於本說明書中,於僅記載為「傳輸損耗」及「導體損耗」之情形時,主要係指「高頻信號之傳輸損耗」及「高頻信號之導體損耗」。
介電損耗取決於樹脂基材之種類。因此,於高頻信號流動之電路基板中,較理想的是使用由低介電材料(例如,液晶聚合物、低介電聚醯亞胺)形成之樹脂基材。又,介電損耗亦因將銅箔與樹脂基材之間接著之接著劑而受到影響。因此,較理想的是銅箔與樹脂基材之間不使用接著劑而進行接著。 因此,提出有為了將銅箔與樹脂基材之間不利用接著劑進行接著,而於銅箔之至少一面形成表面處理層。例如,於專利文獻1中提出有以下方法:於銅箔上設置由粗化粒子形成之粗化處理層,且於最表層形成矽烷偶合處理層。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2012-112009號公報
[發明所欲解決之課題]
若銅箔表面經粗化處理,則藉由因粗化粒子帶來之定錨效應,可提高銅箔與樹脂基材之間之接著性,但是有時會因集膚效應而使導體損耗增大。因此,較理想的是減少電沉積於銅箔表面之粗化粒子。 另一方面,若減少電沉積於銅箔表面之粗化粒子,則由粗化粒子帶來之定錨效應降低。其結果,無法充分地獲得銅箔與樹脂基材之接著性。尤其,由液晶聚合物、低介電聚醯亞胺等低介電材料形成之樹脂基材較以往之樹脂基材難以與銅箔接著,故而期望開發提高銅箔與樹脂基材之間之接著性的方法。 又,矽烷偶合處理層雖然具有提高銅箔與樹脂基材之間之接著性的效果,但是亦存在根據其種類而使得接著性之提高效果不足之情況。
進而,於對覆銅積層板之銅箔進行蝕刻而形成之電路圖案,通常藉由焊接而構裝電子零件,但是隨著電路圖案之微間距化,而難以確保與電子零件之接合可靠性。尤其存在電路圖案有時於焊接時熔解而無法稱焊料耐熱性足夠之情況。
本發明之實施形態係為了解決如上述之問題而完成者。本發明之實施形態於一個態樣中,目的在於提供一種表面處理銅箔,其能夠提高與樹脂基材,尤其是適合於高頻用途之樹脂基材之接著性,且形成焊料耐熱性優異之電路圖案。 又,本發明之實施形態於另一態樣中,目的在於提供一種覆銅積層板,其中,樹脂基材尤其是適合於高頻用途之樹脂基材與表面處理銅箔之間之接著性優異,且能夠形成焊料耐熱性優異之電路圖案。 進而,本發明之實施形態於另一態樣中,目的在於提供一種印刷配線板,其具備焊料耐熱性優異之電路圖案,且樹脂基材尤其是適合於高頻用途之樹脂基材與電路圖案之間之接著性優異。 [解決課題之技術手段]
本發明人等為了解決上述問題而對表面處理銅箔進行潛心研究後,結果發現表面處理層之山部之實體部體積Vmp與表面處理層(尤其是粗化處理層中之粗化粒子)之形狀之複雜性有關係,藉由將表面處理層之山部之實體部體積Vmp控制為規定之範圍,可提高由表面處理層帶來之定錨效應,使表面處理銅箔與樹脂基材之接著性提高。 又,本發明人等發現表面處理層之Zn附著量與由表面處理銅箔形成之電路圖案之焊料耐熱性有關係,藉由將Zn附著量控制為規定之範圍,可提高電路圖案之焊料耐熱性。 本發明之實施形態係基於此種見解而完成者。
即,本發明之實施形態於一個態樣中,係關於一種表面處理銅箔,其具有銅箔及形成於上述銅箔之至少一面之表面處理層,關於上述表面處理層,山部之實體部體積Vmp為0.010~0.080 μm 3/μm 2,且Zn附著量為10~250 μg/dm 2
又,本發明之實施形態於另一態樣中,係關於一種覆銅積層板,其具備上述表面處理銅箔及接著於上述表面處理銅箔之上述表面處理層之樹脂基材。 進而,本發明之實施形態於另一態樣中,係關於一種印刷配線板,其具備對上述覆銅積層板之上述表面處理銅箔進行蝕刻而形成之電路圖案。 [發明之效果]
若根據本發明之實施形態,於一個態樣中,可提供一種表面處理銅箔,其能夠提高與樹脂基材,尤其是適合於高頻用途之樹脂基材之接著性,且形成焊料耐熱性優異之電路圖案。 又,若根據本發明之實施形態,於另一態樣中,可提供一種覆銅積層板,其中,樹脂基材尤其是適合於高頻用途之樹脂基材與表面處理銅箔之間之接著性優異,且能夠形成焊料耐熱性優異之電路圖案。 進而,若根據本發明之實施形態,於另一態樣中,可提供一種印刷配線板,其具備焊料耐熱性優異之電路圖案,且樹脂基材尤其是適合於高頻用途之樹脂基材與電路圖案之間之接著性優異。
以下,對本發明之較佳實施形態具體地進行說明,但是本發明不應限定於該等實施形態來解釋,只要不脫離本發明之主旨,則可基於該行業者之知識進行各種變更、改良等。以下之實施形態所揭示之多個構成要素可藉由適當之組合而形成各種發明。例如,既可自以下之實施形態所示之所有構成要素刪除幾個構成要素,亦可將不同之實施形態之構成要素適當組合。
本發明之實施形態之表面處理銅箔具有銅箔及形成於銅箔之至少一面之表面處理層,關於該表面處理層,山部之實體部體積Vmp為0.010~0.080 μm 3/μm 2,且Zn附著量為10~250 μg/dm 2。 若根據以上之構成,可實現一種表面處理銅箔,其能夠提高與樹脂基材,尤其是適合於高頻用途之樹脂基材之接著性,且形成焊料耐熱性優異之電路圖案。
表面處理層既可僅形成於銅箔之一面,亦可形成於銅箔之兩面。當在銅箔之兩面形成表面處理層之情形時,表面處理層之種類既可相同亦可不同。當形成在銅箔之兩面之表面處理層的種類不同之情形時,例如,包含粗化處理層之表面處理層形成於銅箔之一面,不包含粗化處理層之表面處理層形成於銅箔之另一面。
表面處理層之表面形狀可使用表面性狀參數來特定。表面性狀參數可藉由依據ISO 25178-2:2012,測定表面形狀,對根據測定資料算出之負載曲線進行解析而獲得。 於說明負載曲線時,首先,對負載面積率進行說明。 所謂負載面積率,係指將立體的測定對象物於某高度之面切斷時,相當於該測定對象物之剖面之區域除以測定視野之面積而求出之比率。再者,於本發明中,作為測定對象物,假定銅箔或表面處理銅箔之表面處理層等。 負載曲線係表示各高度處的負載面積率之曲線。負載面積率0%附近之高度表示測定對象物之最高部分之高度。負載面積率100%附近之高度表示測定對象物之最低部分之高度。
圖1係表示表面處理層之典型的負載曲線之曲線圖。 可靈活應用負載曲線來表現表面處理層之實體部體積及空間部體積。所謂實體部體積,相當於在測定視野下測定對象物之實體所占之部分的體積。而所謂空間部體積,則相當於測定視野下之實體部分之間之空間所占的體積。 於本發明所記載之負載曲線中,將負載面積率為10%及80%之位置設為邊界,而分為谷部、核心部及山部。 參照圖1,且同時對應於本發明之實施形態之表面處理層,對各參數進行說明。Vvv意指表面處理層之谷部之空間部體積,Vvc意指表面處理層之核心部之空間部體積,Vmp意指表面處理層之山部之實體部體積,Vmc意指表面處理層之核心部之實體部體積。Sk意指表面處理層之核心部之水平差(核心部之上限水平與下限水平之差),Spk意指表面處理層之山部之平均高度,Svk意指表面處理層之谷部之平均深度。 再者,所謂山部,係指測定對象物中高度高之部分。所謂谷部,係指測定對象物中高度低之部分。而所謂核心部,則意指測定對象物中,山部與谷部以外之部分,即接近平均之高度之部分。
表面處理層之山部之實體部體積Vmp(以下,有時簡略為「Vmp」)與表面處理層之形狀之複雜性有關係。尤其當表面處理層包含粗化處理層之情形時,與構成粗化處理層之粗化粒子之形狀的複雜性有關係。 如上述,於本發明之實施形態之表面處理銅箔中,表面處理層之Vmp被規定為0.010~0.080 μm 3/μm 2。若為該範圍之Vmp,則可提高表面處理層之定錨效應,故而提高表面處理銅箔與樹脂基材之接著性。尤其若表面處理層之Vmp為0.010 μm 3/μm 2以上,則表面處理層之複雜性提高,可獲得所期望之定錨效應。若表面處理層之Vmp為0.080 μm 3/μm 2以下,則可減少傳輸損耗。 自穩定地提高表面處理層之定錨效應之觀點,表面處理層之Vmp較佳為0.020~0.060 μm 3/μm 2,更佳為0.026~0.038 μm 3/μm 2
表面處理層之Zn附著量為10~250 μg/dm 2。若為該範圍之Zn附著量,則可提高由表面處理銅箔形成之電路圖案之焊料耐熱性。自穩定地提高該效果之觀點,表面處理層之Zn附著量較佳為30~220 μg/dm 2,更佳為50~220 μg/dm 2,進而佳為82~200 μg/dm 2。 表面處理層中之Zn附著量,可藉由將表面處理層溶解於20質量%之硝酸,使用原子吸光分光光度計(VARIAN公司製造,AA240FS)以原子吸光法進行定量分析而測定。當在銅箔之兩面設置有表面處理層之情形時,於保護非測定對象之表面處理層之表面後,使測定對象之表面處理層溶解而進行定量分析。
表面處理層之種類,若滿足上述表面形狀及Zn附著量之條件則並無特別限定,可使用在該技術領域中公知之各種表面處理層。 作為表面處理層之例,可舉粗化處理層、耐化學品處理層、耐熱處理層、鉻酸鹽處理層、矽烷偶合處理層等。該等之層可單一地使用或將2種以上組合使用。其中,自與樹脂基材之接著性之觀點,表面處理層較佳含有粗化處理層。 當表面處理層含有選自由耐化學品處理層、耐熱處理層、鉻酸鹽處理層及矽烷偶合處理層所組成之群中之1種以上之層的情形時,該等之層較佳設置於粗化處理層上。
粗化處理層含有粗化粒子。粗化粒子亦可含有1次粗化粒子及2次粗化粒子。2次粗化粒子亦可具有與1次粗化粒子不同之化學組成。又,較佳於1次粗化粒子之表面之至少一部分形成有覆蓋鍍覆層。 圖2係示意性地表示於銅箔之一面具有粗化處理層之表面處理銅箔的剖視圖。 如圖2所示,本發明實施形態之一例包含形成於銅箔(10)之一面之粗化處理層。粗化處理層含有1次粗化粒子(20)、被覆1次粗化粒子(20)之覆蓋鍍覆層(30)及形成於覆蓋鍍覆層(30)上之2次粗化粒子(40)。較佳為由覆蓋鍍覆層(30)被覆之1次粗化粒子(20)為大致球狀,2次粗化粒子(40)以擴展成樹枝狀之方式形成。認為Vmp被控制為上述範圍之表面處理層具有此種剖面構造。
粗化粒子並無特別限定,可由選自由銅、鎳、鈷、磷、鎢、砷、鉬、鉻及鋅所組成之群中之單一元素或含有該等元素之2種以上的合金形成。 1次粗化粒子較佳由銅或銅合金形成,尤其由銅形成。 2次粗化粒子較佳由含有銅、鈷及鎳之合金形成。 覆蓋鍍覆層並無特別限定,可由銅、銀、金、鎳、鈷、鋅等形成。其中,覆蓋鍍覆層較佳由銅形成。
粗化處理層例如可藉由在進行用以形成1次粗化粒子之1次粗化處理後,進行用以形成覆蓋鍍覆層之覆蓋鍍覆,繼而進行用以形成2次粗化粒子之2次粗化處理而形成。藉由利用此種方法進行粗化處理,而容易形成具有如上述之表面形狀之表面處理層。 各粒子及層之形成可藉由電鍍而進行。具體而言,1次粗化粒子可藉由使用添加有微量鎢化合物之鍍覆液之電鍍而形成。覆蓋鍍覆層及2次粗化粒子可藉由使用含有規定成分之鍍覆液之電鍍而形成。
作為鎢化合物,並無特別限定,例如,可使用鎢酸鈉(Na 2WO 4)等。 作為鍍覆液中之鎢化合物之含量,較佳設為1 ppm以上。有時於形成粗化處理層之銅箔之表面,存在油坑等微小之凹部,於凹部周邊粗化粒子變得過小或未形成粗化粒子,但是若為此種含量,則抑制形成於銅箔之相對較平滑之部分的1次粗化粒子之過生長,且容易於凹部周邊形成1次粗化粒子。再者,鎢化合物之含量上限值並無特別限定,自抑制電阻增大之觀點,較佳為20 ppm。
形成粗化處理層時之電鍍條件,根據所使用之電鍍裝置等來調整即可,並無特別限定,典型條件如下。再者,各電鍍既可為1次,亦可進行多次。 (1次粗化粒子之形成條件) 鍍覆液組成:5~15 g/L之Cu,40~100 g/L之硫酸,1~6 ppm之鎢酸鈉 鍍覆液溫度:20~50℃ 電鍍條件:電流密度30~90 A/dm 2,時間0.1~8秒
(覆蓋鍍覆層之形成條件) 鍍覆液組成:10~30 g/L之Cu,70~130 g/L之硫酸 鍍覆液溫度:30~60℃ 電鍍條件:電流密度4.8~15 A/dm 2,時間0.1~8秒
(2次粗化粒子之形成條件) 鍍覆液組成:10~20 g/L之Cu,5~15 g/L之Co,5~15 g/L之Ni 鍍覆液溫度:30~50℃ 電鍍條件:電流密度24~50 A/dm 2,時間0.3~0.8秒
作為耐化學品處理層及耐熱處理層,並無特別限定,可由在該技術領域中公知之材料形成。再者,耐化學品處理層由於有時亦作為耐熱處理層而發揮功能,故亦可形成具有耐化學品處理層及耐熱處理層兩者之功能的1個層作為耐化學品處理層及耐熱處理層。 作為耐化學品處理層及/或耐熱處理層,可形成為含有選自由鎳、鋅、錫、鈷、鉬、銅、鎢、磷、砷、鉻、釩、鈦、鋁、金、銀、鉑族元素、鐵及鉭所組成之群中之1種以上之元素(亦可為金屬、合金、氧化物、氮化物、硫化物等任意之形態)之層。其中,耐化學品處理層較佳為Co-Ni層。耐熱處理層較佳為Ni-Zn層。
耐化學品處理層及耐熱處理層可藉由電鍍而形成。其條件根據所使用之電鍍裝置來調整即可,並無特別限定,使用通常之電鍍裝置形成耐化學品處理層(Co-Ni層)及耐熱處理層(Ni-Zn層)時之條件如下。再者,電鍍既可為1次,亦可進行多次。
(耐化學品處理層:Co-Ni層之形成條件) 鍍覆液組成:1~8 g/L之Co,5~20 g/L之Ni 鍍覆液pH:2~3 鍍覆液溫度:40~60℃ 電鍍條件:電流密度1~20 A/dm 2,時間0.3~0.6秒
(耐熱處理層:Ni-Zn層之形成條件) 鍍覆液組成:1~30 g/L之Ni,1~30 g/L之Zn 鍍覆液pH:2~5 鍍覆液溫度:30~50℃ 電鍍條件:電流密度0.1~10 A/dm 2,時間0.1~5秒
作為鉻酸鹽處理層,並無特別限定,可由在該技術領域中公知之材料形成。 此處,於本說明書中所謂「鉻酸鹽處理層」,意指由含有鉻酸酐、鉻酸、二鉻酸、鉻酸鹽或二鉻酸鹽之液體形成之層。 鉻酸鹽處理層可形成為含有選自由鈷、鐵、鎳、鉬、鋅、鉭、銅、鋁、磷、鎢、錫、砷及鈦所組成之群中之1種以上之元素(亦可為金屬、合金、氧化物、氮化物、硫化物等任意之形態)之層。作為鉻酸鹽處理層之例,可舉經利用鉻酸酐或二鉻酸鉀水溶液處理之鉻酸鹽處理層、經利用含有鉻酸酐或二鉻酸鉀及鋅之處理液處理之鉻酸鹽處理層等。
鉻酸鹽處理層可藉由浸漬鉻酸鹽處理、電解鉻酸鹽處理等公知方法而形成。其等之條件並無特別限定,例如,形成通常之鉻酸鹽處理層時之條件如下。再者,鉻酸鹽處理既可為1次,亦可進行多次。 鉻酸鹽液組成:1~10 g/L之K 2Cr 2O 7,0.01~10 g/L之Zn 鉻酸鹽液pH:2~5 鉻酸鹽液溫度:30~55℃ 電解條件:電流密度0.1~10 A/dm 2,時間0.1~5秒(電解鉻酸鹽處理之情形時)
作為矽烷偶合處理層,並無特別限定,可由在該技術領域中公知之材料形成。 此處,於本說明書中所謂「矽烷偶合處理層」,意指由矽烷偶合劑形成之層。 作為矽烷偶合劑,並無特別限定,可使用在該技術領域中公知者。作為矽烷偶合劑之例,可舉胺基系矽烷偶合劑、環氧系矽烷偶合劑、巰基系矽烷偶合劑、甲基丙烯醯氧基系矽烷偶合劑、乙烯基系矽烷偶合劑、咪唑系矽烷偶合劑、三𠯤系矽烷偶合劑等。該等之中,較佳為胺基系矽烷偶合劑、環氧系矽烷偶合劑。上述矽烷偶合劑可單獨使用或將2種以上組合使用。 作為代表性的矽烷偶合處理層之形成方法,可舉藉由塗佈上述矽烷偶合劑之1~3體積%水溶液,使之乾燥而形成矽烷偶合處理層之方法。
作為銅箔,並無特別限定,可為電解銅箔或軋製銅箔之任一者。 電解銅箔通常藉由自硫酸銅鍍覆浴使銅電解析出於鈦或不鏽鋼之滾筒上而製造,具有形成於轉筒側之平坦之S面(光澤面)及形成於S面之相反側之M面(消光面)。電解銅箔之M面通常具有微小之凹凸部。又,電解銅箔之S面由於轉印有於研磨時形成之轉筒之研磨條紋,故而具有微小之凹凸部。 軋製銅箔由於在軋製時藉由軋製油而形成油坑,故而於表面具有微小之凹凸部。
作為銅箔之材料,並無特別限定,於銅箔為軋製銅箔之情形時,可使用通常被用作印刷配線板之電路圖案之精銅(JIS H3100 合金編號C1100)、無氧銅(JIS H3100 合金編號C1020或JIS H3510 合金編號C1011)等高純度之銅。又,例如,亦可使用摻Sn銅、摻Ag銅、添加有Cr、Zr或Mg等之銅合金、添加有Ni及Si等之卡遜系銅合金之類的銅合金。再者,於本說明書中,「銅箔」之概念亦包含銅合金箔。
於銅箔為軋製銅箔之情形時,軋製銅箔亦可具有如下組成:含有99.0質量%以上之Cu及0.003~0.825質量%之選自由P、Ti、Sn、Ni、Be、Zn、In及Mg所組成之群中之1種以上之元素,且其餘部分由不可避免之雜質所組成。又,軋製銅箔亦可具有如下組成:含有99.9質量%以上之Cu及0.0005質量%~0.0220質量%之P,且其餘部分由不可避免之雜質所組成。進而,軋製銅箔亦可具有如下組成:含有99.0質量%以上之Cu,且其餘部分由不可避免之雜質所組成。 又,於銅箔為軋製銅箔之情形時,平均結晶粒徑為0.5~4.0 μm,且於軋製方向之拉伸強度亦可為235~290 MPa。 進而,軋製銅箔亦可具有75%IACS以上之導電率。銅箔之導電率可依據JIS H0505(1975),藉由4端子法,於室溫(25℃)測定。
銅箔之厚度並無特別限定,例如可設為1~1000 μm、1~500 μm、1~300 μm、3~100 μm、5~70 μm、6~35 μm或9~18 μm。
具有如上述之構成之表面處理銅箔可依據於該技術領域中公知之方法來製造。此處,表面處理層之Vmp等表面性狀參數可藉由調整表面處理層之形成條件,尤其是上述粗化處理層之形成條件等來控制。又,表面處理層之Zn附著量可藉由調整表面處理層之種類來控制。
本發明之實施形態之表面處理銅箔由於將表面處理層之Vmp控制為0.010~0.080 μm 3/μm 2,將Zn附著量控制為10~250 μg/dm 2,故而可提高與樹脂基材,尤其是適合於高頻用途之樹脂基材之接著性,且形成焊料耐熱性優異之電路圖案。
本發明之實施形態之覆銅積層板具備上述表面處理銅箔及接著於該表面處理銅箔之表面處理層之樹脂基材。 該覆銅積層板可藉由在上述表面處理銅箔之表面處理層接著樹脂基材而製造。 作為樹脂基材,並無特別限定,可使用在該技術領域中公知者。作為樹脂基材之例,可舉紙基材酚樹脂、紙基材環氧樹脂、合成纖維布基材環氧樹脂、玻璃布/紙複合基材環氧樹脂、玻璃布/玻璃不織布複合基材環氧樹脂、玻璃布基材環氧樹脂、聚酯膜、聚醯亞胺樹脂、液晶聚合物、氟樹脂等。該等之中,樹脂基材較佳為聚醯亞胺樹脂。 又,作為特別適合於高頻用途之樹脂基材,可舉由低介電材料形成之樹脂基材。作為低介電材料之例,可舉液晶聚合物、低介電聚醯亞胺、氟樹脂等。低介電材料例如亦可為於1 MHz具有3.5以下之介電常數之材料。作為適合於高頻用途之低介電材料,亦可為於30 GHz具有3.4以下之介電常數之材料。
作為表面處理銅箔與樹脂基材之接著方法,並無特別限定,可依據在該技術領域中公知之方法來進行。例如,使表面處理銅箔與樹脂基材積層且進行熱壓接即可。 以上述方式製造之覆銅積層板可用於製造印刷配線板。
本發明之實施形態之覆銅積層板由於使用上述表面處理銅箔,故而與樹脂基材,尤其是適合於高頻用途之樹脂基材之接著性優異,且可形成焊料耐熱性優異之電路圖案。
本發明之實施形態之印刷配線板,具備對上述覆銅積層板之表面處理銅箔進行蝕刻而形成之電路圖案。 該印刷配線板可藉由對上述覆銅積層板之表面處理銅箔進行蝕刻形成電路圖案而製造。 作為電路圖案之形成方法,並無特別限定,可使用減成法、半加成法等公知方法。其中,電路圖案之形成方法較佳為減成法。
於藉由減成法而製造印刷配線板之情形時,較佳以如下方式進行。首先,藉由在覆銅積層板之表面處理銅箔之表面塗佈阻劑,進行曝光及顯影,而形成規定之阻劑圖案。其次,藉由蝕刻去除未形成阻劑圖案之部分(即,多餘部分)之表面處理銅箔而形成電路圖案。最後,去除表面處理銅箔上之阻劑圖案。 再者,該減成法中之各種條件並無特別限定,可依據在該技術領域中公知之條件來進行。
本發明之實施形態之印刷配線板由於使用上述覆銅積層板,故而具備焊料耐熱性優異之電路圖案,且樹脂基材尤其是適合於高頻用途之樹脂基材與電路圖案之間之接著性優異。 [實施例]
以下,藉由實施例對本發明之實施形態更具體地進行說明,但是本發明並不受該等實施例任何限定。
(實施例1) 準備厚度12 μm之軋製銅箔(JX金屬股份有限公司製造之HG箔)。於將該銅箔之兩面脫脂及酸洗後,藉由在一面(以下,稱為「第1面」)依次形成粗化處理層、耐化學品處理層(Co-Ni層)、鉻酸鹽處理層及矽烷偶合處理層作為表面處理層,而獲得表面處理銅箔。 各處理層之形成條件如下。 (1)粗化處理層/第1面 <1次粗化粒子之形成條件> 鍍覆液組成:12 g/L之Cu,50 g/L之硫酸,5 ppm之鎢(來自鎢酸鈉二水合物) 鍍覆液溫度:27℃ 電鍍條件:電流密度39.5 A/dm 2,時間1.2秒 電鍍處理次數:2次
<覆蓋鍍覆層之形成條件> 鍍覆液組成:20 g/L之Cu,100 g/L之硫酸 鍍覆液溫度:50℃ 電鍍條件:電流密度9.6 A/dm 2,時間1.8秒 電鍍處理次數:2次
<2次粗化粒子之形成條件> 鍍覆液組成:15.5 g/L之Cu,7.5 g/L之Co,9.5 g/L之Ni 鍍覆液溫度:50℃ 電鍍條件:電流密度33.3 A/dm 2,時間0.55秒 電鍍處理次數:2次
(2)耐化學品處理層/第1面 <Co-Ni層之形成條件> 鍍覆液組成:3 g/L之Co,13 g/L之Ni 鍍覆液pH:2.0 鍍覆液溫度:50℃ 電鍍條件:電流密度4.5 A/dm 2,時間0.48秒 電鍍處理次數:1次
(3)鉻酸鹽處理層/第1面 <電解鉻酸鹽處理層之形成條件> 鉻酸鹽液組成:3 g/L之K 2Cr 2O 7,0.33 g/L之Zn 鉻酸鹽液pH:3.7 鉻酸鹽液溫度:55℃ 電解條件:電流密度0.64 A/dm 2,時間0.90秒 鉻酸鹽處理次數:2次
(4)矽烷偶合處理層/第1面 藉由塗佈N-2-(胺基乙基)-3-胺基丙基三甲氧基矽烷之1.2體積%水溶液,使之乾燥而形成矽烷偶合處理層。
(實施例2) 於第1面之鉻酸鹽處理層之形成條件中,將電鍍條件變更為電流密度1.0 A/dm 2,除此以外利用與實施例1相同之條件獲得表面處理銅箔。
(實施例3) 於第1面之鉻酸鹽處理層之形成條件中,將電鍍條件變更為電流密度1.4 A/dm 2,除此以外利用與實施例1相同之條件獲得表面處理銅箔。
(比較例1) 於第1面之鉻酸鹽處理層之形成條件中,在不施加電流的情況下浸漬於鉻酸鹽液,除此以外利用與實施例1相同之條件獲得表面處理銅箔。
對在上述實施例及比較例中所得之表面處理銅箔,進行下述評價。 <表面處理層(第1面)中之Zn附著量之測定> 表面處理層(第1面)中之Zn附著量,係藉由將表面處理層(第1面)溶解於20質量%之硝酸,使用原子吸光分光光度計(VARIAN公司製造之AA240FS)以原子吸光法進行定量分析而測定。
<表面處理層(第1面)之Vmp> 使用奧林巴斯股份有限公司製造之雷射顯微鏡(LEXT OLS4000)進行圖像拍攝。所拍攝之圖像之解析係使用奧林巴斯股份有限公司製造之雷射顯微鏡(LEXT OLS4100)之解析軟體來進行。表面處理層之Vmp之測定,則依據ISO 25178-2:2012來進行。又,該等之測定結果係將於任意10處所測定之值之平均值作為測定結果。測定時之溫度設為23~25℃。 雷射顯微鏡及解析軟體中之主要的設定條件如下述。 物鏡:MPLAPON50XLEXT(倍率:50倍,數值孔徑:0.95,液浸類型:空氣,機械性鏡筒長度:∞,覆蓋玻璃厚度:0,視野數:FN18) 光學變焦倍率:1倍 掃描模式:XYZ高精度(高度解析度:60 nm,輸入資料之像素數:1024×1024) 輸入圖像尺寸[像素數]:橫257 μm×縱258 μm[1024×1024] (由於在橫向進行測定,故而評價長度相當於257 μm) DIC:關閉 Multilayer:關閉 雷射強度:100 偏移:0 共焦水平:0 光束直徑光圈:關閉 圖像平均:1次 雜訊降低:打開 亮度不均修正:打開 光學性噪音濾波器:打開 截止:λc=200 μm,無λs及λf 濾波器:高斯濾波器 雜訊去除:測定前處理 表面(傾斜)修正:實施 亮度:以成為30~50之範圍之方式進行調整 亮度係應根據測定對象之色調而適當設定之值。上述設定係適合於測定L*為-69~-10、a*為2~32、b*為2~21之表面處理銅箔的表面時之值。
<測定對象之色調之測定> 使用HunterLab公司製造之MiniScan(註冊商標)EZ Model 4000L作為測定器,依據JIS Z8730:2009來進行CIE L*a*b*表色系統之L*、a*及b*之測定。具體而言,將在上述實施例及比較例所得之表面處理銅箔之測定對象面壓抵於測定器之感光部,以使光不自外部進入之方式進行測定。又,L*、a*及b*之測定係基於JIS Z8722:2009之幾何條件C來進行。再者,測定器之主要條件如下述。 光學系統:d/8°,積分球尺寸:63.5 mm,觀察光源:D65 測定方式:反射 照明直徑:25.4 mm 測定直徑:20.0 mm 測定波長/間隔:400~700 nm/10 nm 光源:脈衝氙氣燈/1發光/測定 追蹤能力標準:基於CIE 44及ASTM E259,依據美國標準技術研究所(NIST)校正 標準觀察者:10° 又,成為測定基準之白色瓷磚,係使用下述物體顏色者。 於經以D65/10°測定之情形時,CIE XYZ表色系統中之值為X:81.90,Y:87.02,Z:93.76
<剝離強度> 於將表面處理銅箔(第1面側)與由低介電材料形成之樹脂基材貼合之後,於MD方向(軋製銅箔之長邊方向)形成寬度3 mm之電路。電路之形成按照通常之方法來實施。其次,依據JIS C6471:1995來測定將電路(表面處理銅箔)相對於樹脂基材之表面以50 mm/分鐘之速度於180°方向,即MD方向剝離時之強度(MD180° 剝離強度)。測定進行5次,將其平均值作為剝離強度之結果。若剝離強度為0.60 kgf/cm以上,則可謂電路(表面處理銅箔)與樹脂基材之接著性良好。
<焊料耐熱性> 於將表面處理銅箔與由低介電材料形成之樹脂基材貼合後,以該表面處理銅箔之表面成為25 mm×25 mm之方式進行蝕刻。電路之形成按照通常之方法實施。其次,將樣品放入恆溫恆濕機內,以溫度85℃,相對濕度85%保持48小時。然後,使樣品浮於收容有規定溫度之焊料之焊料槽30秒後取出,以目視確認於樣品之電路是否產生氣泡。當在樣品之電路未產生氣泡之情形時,準備其他樣品,提高焊料槽之焊料之溫度,再次確認於樣品之電路是否產生氣泡。重複該操作直至在樣品之電路產生氣泡。由在樣品之電路未產生氣泡之焊料的最高溫度來表示此評價之結果。若在樣品之電路未產生氣泡之焊料的最高溫度為300℃以上,則可謂焊料耐熱性良好。
將上述特性評價之結果示於表1。
[表1]
   Vmp [μm 3/μm 2] Zn附著量[μg/dm 2] 剝離強度 [kgf/cm] 焊料最高溫度 [℃]
實施例1 0.038 82 0.68 320
實施例2 0.035 143 0.67 320
實施例3 0.026 200 0.63 320
比較例1 0.040 6 0.68 ※1(<300)
※1) 為300℃之焊料溫度,亦於電路產生了氣泡。
如表1所示,表面處理層之Vmp為0.010~0.080 μm 3/μm 2,Zn附著量處於10~250 μg/dm 2之範圍內之實施例1~3的表面處理銅箔,剝離強度高,且焊料最高溫度高(焊料耐熱性亦良好)。 相對於此,比較例1之表面處理銅箔由於Zn附著量過少,故而焊料最高溫度變低(焊料耐熱性並不足)。
根據以上之結果可知,若根據本發明之實施形態,可提供一種表面處理銅箔,其能夠提高與樹脂基材,尤其是適合於高頻用途之樹脂基材之接著性,且形成焊料耐熱性優異之電路圖案。又,若根據本發明之實施形態,可提供一種覆銅積層板,其中,樹脂基材尤其是適合於高頻用途之樹脂基材與表面處理銅箔之間之接著性優異,且能夠形成焊料耐熱性優異之電路圖案。進而,若根據本發明之實施形態,可提供一種印刷配線板,其具備焊料耐熱性優異之電路圖案,且樹脂基材尤其是適合於高頻用途之樹脂基材與電路圖案之間之接著性優異。
因此,本發明之實施形態可設為以下之態樣。 [1] 一種表面處理銅箔,其具有銅箔及形成於該銅箔之至少一面之表面處理層, 關於該表面處理層,山部之實體部體積Vmp為0.010~0.080 μm 3/μm 2,且Zn附著量為10~250 μg/dm 2。 [2] 如[1]記載之表面處理銅箔,其中,該山部之實體部體積Vmp為0.020~0.060 μm 3/μm 2。 [3] 如[2]記載之表面處理銅箔,其中,該山部之實體部體積Vmp為0.026~0.038 μm 3/μm 2。 [4] 如[1]至[3]中任一項記載之表面處理銅箔,其中,該Zn附著量為30~220 μg/dm 2。 [5] 如[4]記載之表面處理銅箔,其中,該Zn附著量為50~220 μg/dm 2。 [6] 如[5]記載之表面處理銅箔,其中,該Zn附著量為82~200 μg/dm 2。 [7] 如[1]至[6]中任一項記載之表面處理銅箔,其中,該表面處理層含有粗化處理層。 [8] 一種覆銅積層板,其具備如[1]至[7]中任一項記載之表面處理銅箔及接著於該表面處理銅箔之該表面處理層之樹脂基材。 [9] 一種印刷配線板,其具備對如[8]記載之覆銅積層板之該表面處理銅箔進行蝕刻而形成之電路圖案。
10:銅箔 20:1次粗化粒子 30:覆蓋鍍覆層 40:2次粗化粒子
[圖1]係表示表面處理層之典型的負載曲線之曲線圖。 [圖2]係示意性地表示本發明實施形態之一例,即於銅箔之一面具有粗化處理層之表面處理銅箔的剖視圖。

Claims (9)

  1. 一種表面處理銅箔,其具有銅箔及形成於該銅箔之至少一面之表面處理層, 關於該表面處理層,山部之實體部體積Vmp為0.010~0.080 μm 3/μm 2,且Zn附著量為10~250 μg/dm 2
  2. 如請求項1之表面處理銅箔,其中,該山部之實體部體積Vmp為0.020~0.060 μm 3/μm 2
  3. 如請求項2之表面處理銅箔,其中,該山部之實體部體積Vmp為0.026~0.038 μm 3/μm 2
  4. 如請求項1之表面處理銅箔,其中,該Zn附著量為30~220 μg/dm 2
  5. 如請求項4之表面處理銅箔,其中,該Zn附著量為50~220 μg/dm 2
  6. 如請求項5之表面處理銅箔,其中,該Zn附著量為82~200 μg/dm 2
  7. 如請求項1至6中任一項之表面處理銅箔,其中,該表面處理層含有粗化處理層。
  8. 一種覆銅積層板,其具備如請求項1至7中任一項之表面處理銅箔及接著於該表面處理銅箔之該表面處理層之樹脂基材。
  9. 一種印刷配線板,其具備對如請求項8之覆銅積層板之該表面處理銅箔進行蝕刻而形成之電路圖案。
TW112133466A 2022-09-28 2023-09-04 表面處理銅箔、覆銅積層板及印刷配線板 TW202415156A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2022155421 2022-09-28
JP2022155419 2022-09-28
JP2022-155419 2022-09-28
JP2022155416 2022-09-28
JP2022-155421 2022-09-28
JP2022-155416 2022-09-28

Publications (1)

Publication Number Publication Date
TW202415156A true TW202415156A (zh) 2024-04-01

Family

ID=90477164

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112133466A TW202415156A (zh) 2022-09-28 2023-09-04 表面處理銅箔、覆銅積層板及印刷配線板

Country Status (2)

Country Link
TW (1) TW202415156A (zh)
WO (1) WO2024070245A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012087388A (ja) * 2010-10-21 2012-05-10 Furukawa Electric Co Ltd:The 表面処理銅箔及び銅張積層板
US10581081B1 (en) * 2019-02-01 2020-03-03 Chang Chun Petrochemical Co., Ltd. Copper foil for negative electrode current collector of lithium ion secondary battery
CN117480282A (zh) * 2021-06-03 2024-01-30 三井金属矿业株式会社 粗糙化处理铜箔、覆铜层叠板和印刷电路板

Also Published As

Publication number Publication date
WO2024070245A1 (ja) 2024-04-04

Similar Documents

Publication Publication Date Title
JP7330172B2 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
TWI716210B (zh) 表面處理銅箔、覆銅積層板及印刷配線板
TW202122642A (zh) 表面處理銅箔、覆銅積層板及印刷配線板
TWI747088B (zh) 表面處理銅箔、覆銅積層板及印刷配線板
TWI749827B (zh) 表面處理銅箔、覆銅積層板及印刷配線板
WO2024070245A1 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
WO2024070246A1 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
WO2024070248A1 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
WO2024070247A1 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
WO2023281773A1 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
WO2022154102A1 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
WO2023281774A1 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
WO2023281777A1 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
WO2023281776A1 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
WO2023281778A1 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
WO2023281775A1 (ja) 表面処理銅箔、銅張積層板及びプリント配線板