KR20230108741A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20230108741A
KR20230108741A KR1020220003198A KR20220003198A KR20230108741A KR 20230108741 A KR20230108741 A KR 20230108741A KR 1020220003198 A KR1020220003198 A KR 1020220003198A KR 20220003198 A KR20220003198 A KR 20220003198A KR 20230108741 A KR20230108741 A KR 20230108741A
Authority
KR
South Korea
Prior art keywords
layer
disposed
display
protruding
insulating film
Prior art date
Application number
KR1020220003198A
Other languages
English (en)
Inventor
김동원
이규정
한명희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220003198A priority Critical patent/KR20230108741A/ko
Priority to CN202211542157.8A priority patent/CN116419624A/zh
Priority to US18/068,348 priority patent/US20230225158A1/en
Publication of KR20230108741A publication Critical patent/KR20230108741A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치 및 표시 장치의 제조 방법에 제공된다. 메인부 및 메인부의 에지로부터 외측 방향으로 돌출된 복수의 돌출 패턴을 포함하는 기판, 기판의 각 돌출 패턴 상에 배치된 표시층, 표시층을 덮는 제1 절연막 및 제1 절연막 상에 배치된 제2 절연막을 포함하되, 이웃하는 복수의 돌출 패턴의 일 측면은 절개부를 사이에 두고 분리되어 서로 대향하고, 각 돌출 패턴 상에서 제1 절연막은 표시층의 상면을 커버하며, 이웃하는 돌출 패턴 상의 제1 절연막은 평면도 상 절개부를 사이에 두고 분리되어 서로 대향하며, 각 돌출 패턴 상에서 제2 절연막은 제1 절연막의 상면 상에 배치되되, 표시층의 측면 상에는 배치되지 않는다.

Description

표시 장치 및 표시 장치의 제조 방법{Display device and method of manufacturing the same}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다.
표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 발광 표시 장치(Light Emitting Display Device) 등과 같은 수광형 표시 장치와 유기 발광 소자를 포함하는 유기 발광 표시 장치, 무기 반도체와 같은 무기 발광 소자를 포함하는 무기 발광 표시 장치, 및 초소형 발광 소자를 포함하는 초소형 발광 표시 장치 등과 같은 발광 표시 장치를 포함한다.
표시 장치가 다양한 전자기기에 적용됨에 따라, 다양한 디자인을 갖는 표시 장치가 요구되고 있다. 예를 들어, 표시 장치는 전면(前面)부 뿐만 아니라 전면(前面)부의 네 측 가장자리 각각에서 구부러진 벤딩부와 각 벤딩부 사이에 배치되는 코너부에서 화상을 표시할 수 있다.
본 발명이 해결하고자 하는 과제는 표시 패널의 코너부가 절개부들과 돌출 패턴들을 포함하는 경우, 평탄화막의 형성을 통해 표시 패널 상에 박막 및 터치 패널 등을 안정적으로 형성할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 메인부 및 상기 메인부의 에지로부터 외측 방향으로 돌출된 복수의 돌출 패턴을 포함하는 기판, 상기 기판의 상기 각 돌출 패턴 상에 배치된 표시층, 상기 표시층을 덮는 제1 절연막, 및 상기 제1 절연막 상에 배치된 제2 절연막을 포함하되, 이웃하는 상기 복수의 돌출 패턴의 일 측면은 절개부를 사이에 두고 분리되어 서로 대향하고, 상기 각 돌출 패턴 상에서 상기 제1 절연막은 상기 표시층의 상면을 커버하며, 이웃하는 상기 돌출 패턴 상의 상기 제1 절연막은 평면도 상 상기 절개부를 사이에 두고 분리되어 서로 대향하며, 상기 각 돌출 패턴 상에서 상기 제2 절연막은 상기 제1 절연막의 상면 상에 배치되되, 상기 표시층의 측면 상에는 배치되지 않는다.
상기 각 돌출 패턴 상에서 상기 제1 절연막은 상기 표시층의 상기 측면을 더 커버할 수 있다.
상기 절개부는 인접하는 상기 돌출 패턴의 연장 방향과 나란한 방향으로 연장할 수 있다.
상기 표시층은 상기 기판의 상기 메인부 상에 더 배치되며, 상기 제1 절연막은 상기 메인부 상의 상기 표시층의 상면 상에 더 배치되고, 상기 제2 절연막은 상기 메인부 상의 상기 제1 절연막 상에 더 배치될 수 있다.
상기 표시층은 복수의 화소를 포함하고, 상기 메인부 상의 상기 표시층의 상기 복수의 화소의 배열과 상기 복수의 돌출 패턴 상의 상기 복수의 화소의 배열은 서로 상이할 수 있다.
상기 표시층은 박막 트랜지스터층 및 상기 박막 트랜지스터층 상에 배치된 발광 소자를 포함할 수 있다.
상기 표시층은 하나 이상의 무기 절연막 및 하나 이상의 유기 절연막을 포함할 수 있다.
상기 표시층은 상기 돌출 패턴 상의 복수의 화소 주변에 배치된 댐부로서, 상기 하나 이상의 무기 절연막과 상기 하나 이상의 유기 절연막 중 적어도 하나의 절연막을 포함하여 이루어진 댐부를 더 포함할 수 있다.
상기 표시층은 상기 발광 소자 상부에 배치된 평탄화막을 더 포함하되, 상기 제1 절연막은 적어도 부분적으로 상기 평탄화막의 상면과 접촉할 수 있다.
표시 장치는 터치 전극을 더 포함하되, 상기 터치 전극의 적어도 일부는 상기 메인부 상의 상기 제2 절연막 상에 배치될 수 있다.
상기 터치 전극은 상기 돌출 패턴 상에는 배치되지 않을 수 있다.
상기 제1 절연막은 상기 복수의 돌출 패턴의 상기 일 측면을 더 커버할 수 있다.
상기 제1 절연막은 상기 표시층의 상면을 커버하는 제1 영역 및 상기 표시층의 측면을 커버하는 제2 영역을 포함하며, 상기 제1 돌출 패턴 상에서 상기 제2 절연막의 측면은 상기 제1 절연막의 상기 제1 영역과 상기 제2 영역의 경계에 정렬될 수 있다.
상기 메인부는 복수의 에지 및 상기 복수의 에지가 만나는 코너부를 포함하고, 상기 복수의 돌출 패턴은 상기 메인부의 상기 코너부로부터 돌출될 수 있다.
상기 기판은 상기 메인부의 중앙에 위치하는 평탄부, 상기 평탄부의 각 에지에서 하측으로 휘어진 단곡부 및 이웃하는 상기 단곡부가 만나는 위치에 배치된 복곡부를 포함하되, 상기 돌출 패턴은 상기 복곡부에 위치할 수 있다.
이웃하는 상기 복수의 돌출 패턴의 일 측면은 상호 접촉할 수 있다.
상기 다른 과제를 해결하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 메인부 및 상기 메인부의 에지로부터 외측 방향으로 돌출된 복수의 돌출 패턴을 포함하는 기판, 상기 기판의 상기 각 돌출 패턴 상에 배치된 표시층, 상기 표시층을 덮는 제1 절연막을 포함하는 표시 패널로서, 이웃하는 상기 복수의 돌출 패턴의 일 측면은 절개부를 사이에 두고 분리되어 서로 대향하고, 상기 각 돌출 패턴 상에서 상기 제1 절연막은 상기 표시층의 상면 및 측면을 커버하며, 이웃하는 상기 돌출 패턴 상의 상기 제1 절연막이 평면도 상 상기 절개부를 사이에 두고 분리되어 서로 대향하는 표시 패널을 제공하는 단계, 상기 절개부, 및 상기 절개부 상부의 공간으로서 이웃하는 상기 돌출 패턴 상의 상기 제1 절연막이 평면도 상 상기 절개부를 사이에 두고 분리되어 서로 대향하는 공간 내에 희생층을 배치하는 단계, 상기 제1 절연막 및 상기 희생층 상에 제2 절연막을 형성하는 단계, 상기 희생층 상의 상기 제2 절연막을 선택적으로 제거하는 단계, 및 상기 희생층을 제거하는 단계를 포함한다.
표시 장치의 제조 방법은 상기 표시층에 포함된 발광 소자 상부에 평탄화막을 배치하는 단계를 더 포함할 수 있다.
표시 장치의 제조 방법은 메인부 및 상기 메인부의 에지로부터 외측 방향으로 돌출된 복수의 돌출 패턴을 포함하는 기판, 상기 기판의 상기 각 돌출 패턴 상에 배치된 표시층을 포함하는 표시 패널로서, 이웃하는 상기 복수의 돌출 패턴의 일 측면은 절개부를 사이에 두고 분리되어 서로 대향하는 표시 패널을 제공하는 단계, 상기 표시층에 포함된 발광 소자 상부에 평탄화막을 배치함과 동시에, 상기 절개부를 사이에 두고 분리되어 서로 대향하는 공간 내에 희생층을 배치하는 단계, 상기 평탄화막 및 상기 희생층 상에 절연막을 배치하는 단계, 상기 희생층 상의 상기 절연막을 선택적으로 제거하는 단계, 및 상기 희생층을 제거하는 단계를 포함한다.
상기 희생층은 상기 절개부 상부의 공간에 배치되지 않을 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치와 그의 제조 방법에 의하면, 표시 패널의 코너부에 포함된 돌출 패턴의 댐 및 절개부에 평탄화 막을 형성하고 이로 인해, 표시 패널 상에 박막 및 터치 패널 등을 안정적으로 형성하여 신뢰성이 향상된 표시 장치를 제공할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 도 1의 표시 장치의 평면도이다.
도 3은 일 실시예에 따른 표시 장치의 표시 패널의 전개도이다.
도 4는 도 3의 A 영역을 확대한 확대도이다.
도 5는 일 실시예에 따른 표시 장치의 표시 패널의 사시도 일부를 나타낸다.
도 6은 도 3의 제1 표시 영역의 일 예를 보여주는 레이 아웃도이다.
도 7은 도 4의 B 영역을 확대한 확대도이다.
도 8은 일 실시예에 따른 도 6의 Ⅱ-Ⅱ'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 9는 일 실시예에 따른 도 7의 Ⅲ-Ⅲ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 10은 다른 실시예에 따른 도 6의 Ⅱ-Ⅱ'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 11은 다른 실시예에 따른 도 7의 Ⅲ-Ⅲ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 12는 일 실시예에 따른 표시 장치의 제조 방법을 보여주는 흐름도이다.
도 13 내지 도 27은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 28은 다른 실시예에 따른 표시 장치의 제조 방법을 보여주는 흐름도이다.
도 29 내지 도 33은 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(element) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참조하여 구체적인 실시예들에 대하여 설명한다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 표시 장치(10)는 후술할 표시 영역(DA, 도 3 참조)을 통해 화면이나 영상을 표시하며, 표시 영역(DA, 도 3 참조)을 포함하는 다양한 장치가 그에 포함될 수 있다. 예를 들어, 본 명세서의 실시예들에 따른 표시 장치(10)는 스마트폰 이외에 휴대 전화기, 태블릿 PC, PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 텔레비전, 게임기, 손목 시계형 전자 기기, 헤드 마운트 디스플레이, 퍼스널 컴퓨터의 모니터, 노트북 컴퓨터, 자동차 네비게이션, 자동차 계기판, 디지털 카메라, 캠코더, 외부 광고판, 전광판, 의료 장치, 검사 장치, 냉장고와 세탁기 등과 같은 다양한 가전 제품, 또는 사물 인터넷 장치에 적용될 수 있다.
평면 상 표시 장치(10)의 단변은 제1 방향(DR1)과 나란한 방향으로 연장되며, 표시 장치(10)의 장변은 제2 방향(DR2)과 나란한 방향으로 연장될 수 있다. 예를 들어, 제1 방향(DR1)과 제2 방향(DR2)은 상호 수직하도록 교차하며, 평면도상 제1 방향(DR1)은 표시 장치(10)의 가로 방향이고, 제2 방향(DR2)은 평면도상 표시 장치(10)의 세로 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)에 수직하는 방향으로, 예를 들어, 제3 방향(DR3)은 표시 장치(10)의 두께 방향일 수 있다.
표시 장치(10)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 화상을 표시할 수 있다. 표시 영역(DA)은 화소들 및/또는 발광 영역들을 포함할 수 있다. 표시 영역(DA)은 전면부(FS), 측면부(SS: SS1, SS2, SS3, SS4), 및 코너부(CS: CS1, CS2, CS3, CS4)를 포함할 수 있다.
전면부(FS)는 전 영역에서 실질적으로 평탄할 수 있으나, 이에 제한되는 것은 아니고, 적어도 일부 영역에서 두께 방향(제3 방향(DR3))으로 볼록하거나 오목한 형상을 포함할 수도 있다. 전면부(FS)는 제1 방향(DR1)의 단변과 제2 방향(DR2)의 장변을 갖는 사각형 형상을 포함할 수 있다.
표시 영역(DA)은 평면상 코너 부근이 둥근 형상을 가질 수 있다. 표시 영역(DA)은 평면상 코너 부근이 둥근 다각형 모양을 가질 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 표시 영역(DA)은 코너 부근이 둥글게 형성되는 사각형 모양을 가질 수 있으나, 이에 제한되는 것은 아니다.
측면부(SS: SS1, SS2, SS3, SS4)는 전면부(FS)의 에지(edge)에서 외측으로 연장되어 소정의 각도로 구부러질 수 있다. 예를 들어, 측면부(SS)는 전면부(FS)와 90도 이상 180 미만의 각도로 구부러질 수 있다. 전면부(FS)가 평면상 사각형 형상을 포함하는 경우, 측면부(SS)는 전면부(FS)로부터 제1 방향(DR1) 일측 및 타측으로 연장되는 제1 측면부(SS1)와 제3 측면부(SS3)를 포함하며, 제2 방향(DR2) 일측 및 타측으로 연장되는 제2 측면부(SS2)와 제4 측면부(SS4)를 포함할 수 있다. 제1 내지 제4 측면부(SS1, SS2, SS3, SS4)는 그 위치를 제외하고 그 기능이나 구성이 상호 실질적으로 동일할 수 있다.
측면부(SS: SS1, SS2, SS3, SS4) 각각의 측면은 평면상 둥근 형상을 포함할 수 있으나 이에 제한되지 않는다. 예를 들어, 제1 측면부(SS1)의 제2 방향(DR2) 일측 및 타측의 측면은 평면상 둥근 형상을 포함할 수 있으나, 이에 제한되지 않는다.
제1 내지 제4 측면부(SS1, SS2, SS3, SS4)는 전면부(FS)로부터 연장되어 소정의 곡률을 포함하며, 둥근 형상을 포함할 수 있다. 제1 내지 제4 측면부(SS1, SS2, SS3, SS4)는 표시 장치(10) 외측으로 볼록한 형상을 포함할 수 있다. 예를 들어, 제1 측면부(SS1)는 제1 곡률을 포함하고, 제2 측면부(SS2)는 제2 곡률을 포함할 수 있다. 제3 측면부(SS3)는 제3 곡률을 포함하고, 제4 측면부(SS4)는 제4 곡률을 포함할 수 있다. 제1 내지 제4 곡률 각각은 서로 동일할 수 있으나, 이에 제한되는 것은 아니고, 제1 내지 제4 곡률은 서로 상이하거나, 제1 내지 제4 곡률 중 일부만 서로 동일할 수도 있다.
코너부(CS)는 전면부(FS)의 각 에지로부터 외측으로 연장되어 소정의 각도로 구부러질 수 있다. 코너부(CS)가 소정의 각도로 구부러지는 경우, 측면부(SS)가 외측으로 구부러지는 각도보다 작을 수 있다. 다만 이에 제한되지 않는다.
코너부(CS)는 서로 인접한 측면부(SS: SS1, SS2, SS3, SS4) 사이에 배치될 수 있다. 다시 말해서, 제1 내지 제4 측면부(SS1, SS2, SS3, SS4)는 일정한 간격을 두고 적어도 일부 영역에서 상호 이격될 수 있다. 제1 내지 제4 측면부(SS1, SS2, SS3, SS4)가 이격된 영역에는 코너부(CS: CS1, CS2, CS3, CS4)가 배치될 수 있다.
예를 들어, 제1 측면부(SS1)와 제2 측면부(SS2) 사이에는 제1 코너부(CS1)가 배치되고, 제2 측면부(SS2)와 제3 측면부(SS3) 사이에는 제2 코너부(CS2)가 배치되고, 제3 측면부(SS3)와 제4 측면부(SS4) 사이에는 제3 코너부(CS3)가 배치되며, 제4 측면부(SS4)와 제1 측면부(SS1) 사이에는 제4 코너부(CS4)가 배치될 수 있다. 제1 내지 제4 코너부(CS1, CS2, CS3, CS4)는 그 위치를 제외하고 그 기능이나 구성이 상호 실질적으로 동일할 수 있다.
제1 내지 제4 코너부(CS1, CS2, CS3, CS4) 각각은 복곡률을 포함하며, 둥근 형상을 포함할 수 있다. 예를 들어, 제1 코너부(CS1)는 제1 측면부(SS1)와 제2 측면부(SS2) 사이에 배치될 수 있다. 이 경우, 제1 코너부(CS1)는 제1 측면부(SS1)의 제1 곡률과 제2 측면부(SS2)의 제2 곡률을 포함하는 복곡률을 포함할 수 있다. 상술한 제1 코너부(CS1)에 대한 설명은 제2 내지 제4 코너부(CS2, CS3, CS4)에도 적용될 수 있다.
또한, 코너부(CS)에 포함된 복수의 돌출 패턴(CP)(도 4 참조)들이 전면부(FS)의 에지로부터 외측으로 연장되며 구부러지는 경우, 각 돌출 패턴(CP)들의 곡률은 서로 상이하거나, 각 돌출 패턴(CP)의 곡률 중 일부만 서로 동일할 수도 있으므로, 이에 따라 코너부(CS)는 복수의 곡률을 포함하는 복곡률을 포함할 수 있다. 돌출 패턴(CP)에 대한 상세한 설명은 후술된다.
표시 장치(10)의 전면부(FS) 및 측면부(SS) 뿐만 아니라 코너부(CS)에도 화소가 배치될 수 있으며, 화면이 표시될 수 있다. 이에 따라, 표시 장치(10)를 전면(前面)에서 바라보는 경우, 사용자에게 표시 장치(10)의 전 영역에서 표시가 되는 것으로 인식될 수 있다. 즉, 사용자에게 실질적으로 베젤이 존재하지 않는 것으로 인식될 수 있으며, 보다 몰입감 있는 화면이 제공될 수 있다.
비표시 영역(NDA)은 표시가 이루어지지 않을 수 있다. 비표시 영역(NDA)은 화소들 또는 발광 영역들을 포함하지 않을 수 있다. 비표시 영역(NDA)에는 화소들 또는 발광 영역들을 구동하기 위한 신호 배선들 또는 스캔 구동부가 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 배치될 수 있다. 비표시 영역(NDA)은 전면부(FS)와 측면부(SS)의 외측 및 코너부(CS)의 외측에 배치될 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤(Bezel) 영역을 구성할 수 있다.
도 3은 일 실시예에 따른 표시 장치의 표시 패널의 전개도이다.
일 실시예에 따른 표시 장치(10)는 표시 패널(300)을 포함할 수 있다. 표시 패널(300)은 플렉시블(Flexible) 표시 패널일 수 있다. 다시 말해서, 표시 패널(300)은 적어도 일부 영역이 벤딩(bending), 폴딩(folding), 롤링(rolling), 및/또는 스트레칭(stretching) 등이 가능한 플렉시블(flexible) 기판(SUB)을 포함할 수 있다.
기판(SUB)은 제1 표시 영역(DA1), 제2 표시 영역(DA2) 및 비표시 영역(NDA)을 포함할 수 있다. 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)은 각각 복수의 화소를 포함하고, 비표시 영역(NDA)은 화소가 배치되지 않으며, 화소를 구동하는 배선들이 배치될 수 있다. 비표시 영역(NDA)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)의 외측에 배치되며, 전개도상 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 둘러쌀 수 있다.
제1 표시 영역(DA1)은 메인부(MS)와 절곡부(BS: BS1, BS2, BS3, BS4)를 포함할 수 있다. 메인부(MS)는 표시 장치(10, 도 1 참조)의 전면부(FS, 도 1 참조)와 대응되며, 절곡부(BS: BS1, BS2, BS3, BS4)는 표시 장치(10, 도 1 참조)의 측면부(SS, 도 1 참조)와 대응될 수 있다. 메인부(MS)의 형상은 표시 장치(10, 도 1 참조)의 전면부(FS, 도 1 참조)에 실질적으로 상응하며, 절곡부(BS: BS1, BS2, BS3, BS4)의 형상은 표시 장치(10, 도 1 참조)의 측면부(SS, 도 1 참조)에 실질적으로 상응할 수 있다.
절곡부(BS: BS1, BS2, BS3, BS4)는 메인부(MS)의 에지(edge)에서 외측으로 연장되어 소정의 각도로 구부러질 수 있다. 제1 내지 제4 절곡부(BS1, BS2, BS3, BS4) 각각은 메인부(MS)로부터 연장되며, 절곡 라인(DL1, DL2, DL3, DL4)을 따라 구부러질 수 있다. 예를 들어, 절곡부(BS)는 메인부(MS)와 90도 이상 180 미만의 각도로 구부러질 수 있다.
각 절곡 라인(DL1, DL2, DL3, DL4)의 교차점(CRP)은 제1 표시 영역(DA1)과 제2 표시 영역(DA2) 사이에 위치하거나, 제1 표시 영역(DA1)과 제2 표시 영역(DA2)의 경계 상에 위치할 수 있다. 다만, 이에 제한되는 것은 아니고, 교차점(CRP)은 제1 표시 영역(DA1) 내에 위치하거나, 제2 표시 영역(DA2) 내에 위치할 수도 있다.
전개도상 제1 내지 제4 절곡부(BS1, BS2, BS3, BS4)는 대체로 사다리꼴 형상을 포함할 수 있으며, 이 경우, 사다리꼴 형상의 양 측면은 둥근 형상을 포함할 수 있다. 예를 들어, 제1 절곡부(BS1)는 전개도상 제1 방향(DR1) 일측의 변이 제2 방향(DR2)으로 연장된 길이가 제1 방향(DR1) 타측의 변이 제2 방향(DR2)으로 연장된 길이보다 짧을 수 있다. 제1 절곡부(BS1)의 상기 양 변을 잇는 측면은 전개도상 제1 절곡부(BS1)의 제2 방향(DR2) 일측 및 타측에 위치하며, 둥근 형상을 포함할 수 있다. 다만, 전개도상 제1 절곡부(BS1)의 형상은 이에 제한되지 않는다. 제1 절곡부(BS1)에 대한 설명은 제2 내지 제4 벤딩부(BS2, BS3, BS4)에도 적용될 수 있다.
제2 표시 영역(DA2)은 서로 인접한 절곡부(BS: BS1, BS2, BS3, BS4) 사이에 배치될 수 있다. 다시 말해서, 제1 내지 제4 절곡부(BS1, BS2, BS3, BS4)는 일정한 간격을 두고, 적어도 일부 영역에서 상호 이격될 수 있다. 제1 내지 제4 절곡부(BS1, BS2, BS3, BS4)가 이격된 영역에는 제2 표시 영역(DA2)이 배치될 수 있다.
예를 들어, 제1 절곡부(BS1)와 제2 절곡부(BS2) 사이, 제2 절곡부(BS2)와 제3 절곡부(BS3) 사이, 제3 절곡부(BS3)와 제4 절곡부(BS4) 사이, 및 제4 절곡부(BS4)와 제1 절곡부(BS1) 사이 중 적어도 어느 하나에는 제2 표시 영역(DA2)이 배치될 수 있다.
제2 표시 영역(DA2)의 형상은 표시 장치(10)의 코너부(CS)의 형상에 상응할 수 있다.
표시 패널(300)은 벤딩 영역(BA) 및 패드부(PA)를 더 포함할 수 있다.
벤딩 영역(BA)은 전개도상 비표시 영역(NDA)의 하측으로부터 연장될 수 있다. 벤딩 영역(BA)은 비표시 영역(NDA)과 패드부(PA) 사이에 배치될 수 있다. 벤딩 영역(BA)의 제1 방향(DR1)의 길이는 비표시 영역(NDA)의 제1 방향(DR1)의 길이보다 짧을 수 있다. 벤딩 영역(BA)은 비표시 영역(NDA)의 하측의 제1 벤딩 라인(BL1)을 따라 구부러질 수 있다.
패드부(PA)는 벤딩 영역(BA)으로부터 평면상 하측으로 연장될 수 있다. 패드부(PA)의 제1 방향(DR1)의 길이는 벤딩 영역(BA)의 제1 방향(DR1)의 길이와 실질적으로 동일할 수 있다. 패드부(PA)는 벤딩 영역(BA)의 하측의 제2 벤딩 라인(BL2)을 따라 구부러질 수 있다.
패드부(PA) 상에는 통합 구동 회로(IDC)와 패드(PAD)들이 배치될 수 있다. 통합 구동 회로(IDC)는 집적회로(integrated circuit, IC)로 형성될 수 있다. 통합 구동 회로(IDC)는 이방성 도전 필름을 통해 패드부(PA) 상에 부착되거나, 초음파 접합 방식으로 패드부(PA) 상에 직접 부착될 수 있다. 다른 예로, 통합 구동 회로(IDC)는 패드부(PA)의 패드(PAD)들 상에 배치되는 회로 보드 상에 배치될 수 있다.
통합 구동 회로(IDC)는 패드부(PA)의 패드(PAD)들에 전기적으로 연결될 수 있다. 통합 구동 회로(IDC)는 패드부(PA)의 패드(PAD)들을 통해 디지털 비디오 데이터와 타이밍 신호들을 입력받을 수 있다. 통합 구동 회로(IDC)는 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 표시 영역들(DA1, DA2)의 데이터 배선들로 출력할 수 있다.
도 4는 도 3의 A 영역을 확대한 확대도이다.
도 4를 참조하면, 기판(SUB)은 돌출 패턴(CP)을 포함할 수 있다. 돌출 패턴(CP)은 기판(SUB)의 제1 표시 영역(DA1)으로부터 돌출될 수 있다. 돌출 패턴(CP)은 제1 표시 영역(DA1)의 메인부(MS) 및 절곡부(BS) 중 적어도 어느 하나로부터 제1 표시 영역(DA1)의 외측을 향해 돌출될 수 있다. 각 돌출 패턴(CP)의 일단은 제1 표시 영역(DA1)과 연결될 수 있다. 각 제1 표시 영역(DA1)과 연결된 돌출 패턴(CP)의 반대 측에는 비표시 영역(NDA)이 배치될 수 있다.
서로 인접한 돌출 패턴(CP)은 적어도 일부 영역에서 물리적으로 분리 이격될 수 있다. 후술하겠으나, 각 돌출 패턴(CP)은 적어도 일부 영역에서 최상층부터 최하부층인 기판(SUB)까지 물리적으로 분리될 수 있다.
인접하는 돌출 패턴(CP)이 물리적으로 분리된 부분에는 절개부(CG)가 위치할 수 있다. 즉, 절개부(CG)에 의해 서로 인접한 돌출 패턴(CP)들 사이에 공간이 마련될 수 있다.
각 돌출 패턴(CP)의 타단은 비표시 영역(NDA)과 연결될 수 있다. 다시 말해서, 표시 패널(300)은 일부 영역에서 제2 표시 영역(DA2)을 사이에 두고 제1 표시 영역(DA1)과 비표시 영역(NDA)이 이격될 수 있다. 제1 표시 영역(DA1)과 비표시 영역(NDA)이 이격된 공간에는 제2 표시 영역(DA2)의 돌출 패턴(CP)이 배치되며, 돌출 패턴(CP)은 제1 표시 영역(DA1)과 비표시 영역(NDA)을 연결할 수 있다. 다만, 이에 제한되는 것은 아니다. 예를 들어, 각 돌출 패턴(CP)의 타단은 비표시 영역(NDA)과 연결되지 않으며, 별도의 구성과 연결되지 않고 외부로 노출될 수도 있다.
제1 표시 영역(DA1)과 비표시 영역(NDA) 사이에서, 돌출 패턴(CP)에는 제2 표시 영역(DA2)이 배치될 수 있다. 비표시 영역(NDA)은 각 돌출 패턴(CP)마다 배치될 수 있으며, 각 돌출 패턴(CP)마다 배치된 비표시 영역(NDA)은 전개도상 서로 분리되어 이격될 수 있다.
도 4에 도시된 바와 같이, 돌출 패턴(CP)이 제1 표시 영역(DA1)과 연결된 부분을 제외한 나머지 영역은 노출될 수 있다. 각 돌출 패턴(CP)이 제1 표시 영역(DA1)으로부터 돌출된 방향의 길이는 상이할 수 있다. 전개도상 복수의 돌출 패턴(CP)이 돌출되는 제1 표시 영역(DA1)의 끝단은 곡선을 포함할 수 있고, 이 경우, 복수의 돌출 패턴(CP) 각각이 돌출되는 방향은 상이할 수 있다. 다만, 이에 제한되는 것은 아니다.
각 돌출 패턴(CP)이 제1 표시 영역(DA1)으로부터 돌출된 방향의 길이는 돌출된 방향과 수직한 방향의 폭보다 클 수 있다.
돌출 패턴(CP) 각각의 폭은 제1 표시 영역(DA1)에서 비표시 영역(NDA)을 향할수록 작아질 수 있다. 이 경우, 전개도 상에서 돌출 패턴(CP) 각각은 평면상 사다리꼴의 형상을 포함할 수 있으나, 이에 제한되는 것은 아니다.
복수의 돌출 패턴(CP)은 서로 대향할 수 있다. 다시 말해서, 복수의 돌출 패턴(CP)은 절개부(CG)를 사이에 두고 서로 이격될 수 있고, 각 돌출 패턴(CP)의 측면은 서로 대향할 수 있다. 복수의 돌출 패턴(CP)은 절개부(CG)에 의해 구분될 수 있다. 전개도 상 서로 인접하는 돌출 패턴(CP) 사이의 간격은 제1 표시 영역(DA1)에서 비표시 영역(NDA)을 향할수록 증가할 수 있다.
도 5는 일 실시예에 따른 표시 장치의 표시 패널의 사시도 일부를 나타낸다.
도 5는 도 3의 A 영역이 벤딩된 경우를 도시하였다. 도 5를 참조하면, 돌출 패턴(CP)이 벤딩되는 경우, 서로 인접한 돌출 패턴(CP) 사이의 간격은 줄어들거나, 서로 인접한 돌출 패턴(CP)은 직접 접촉할 수 있다. 서로 인접한 돌출 패턴(CP)은 직접 접촉하는 경우, 서로 인접한 돌출 패턴(CP) 사이에 물리적인 경계를 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 돌출 패턴(CP)이 벤딩되는 경우, 서로 인접한 돌출 패턴(CP)은 서로 중첩(overlap)할 수도 있다. 나아가, 돌출 패턴(CP)이 벤딩되는 경우, 각 돌출 패턴(CP) 상에 배치된 제2 화소(PX2) 사이의 간격은 감소할 수 있다.
또한, 복수의 돌출 패턴(CP) 중 최외곽에 위치하는 돌출 패턴(CP)은 벤딩시, 인접하는 절곡부(BS1, BS2, BS3, BS4)와 직접 접촉할 수 있다. 이 경우, 돌출 패턴(CP)과, 상기 돌출 패턴(CP)과 인접하고 절곡부(BS1, BS2, BS3, BS4)에 배치된 제1 표시 영역(DA1) 사이에 물리적인 경계를 포함할 수 있다.
돌출 패턴(CP)이 벤딩되는 경우, 돌출 패턴(CP)은 각 절곡부(BS) 및 각 돌출 패턴(CP)이 절곡 및/또는 벤딩 될 때, 서로 다른 곡률을 포함할 수 있으므로, 복곡률을 포함하며 둥근 형상을 포함할 수 있다. 다시 말해서, 돌출 패턴(CP)은 제2 표시 영역(DA2)이 포함하는 복곡률과 실질적으로 동일한 복곡률을 포함하며, 둥근 형상을 포함할 수 있다.
도 6은 도 3의 제1 표시 영역의 일 예를 보여주는 레이 아웃도이다.
도 6을 참조하면, 구동 전극(TE)들과 감지 전극(RE)들은 서로 전기적으로 분리될 수 있다. 구동 전극(TE)들과 감지 전극(RE)들은 동일한 층에 형성되므로 서로 떨어져 배치될 수 있다. 구동 전극(TE)과 감지 전극(RE) 사이에는 갭이 형성될 수 있다.
감지 전극(RE)들은 제1 방향(DR1)으로 전기적으로 연결될 수 있다. 구동 전극(TE)들은 제2 방향(DR2)으로 전기적으로 연결될 수 있다. 감지 전극(RE)들과 구동 전극(TE)들이 그들의 교차부들에서 전기적으로 분리되기 위해, 제2 방향(DR2)으로 서로 인접한 구동 전극(TE)들은 연결 전극(BE1)들을 통해 연결될 수 있다.
연결 전극(BE1)은 구동 전극(TE)들 및 감지 전극(RE)들과 상이한 층에 형성되며, 제1 터치 콘택홀(TCNT1)들을 통해 구동 전극(TE)들과 접속될 수 있다. 연결 전극(BE1)의 일 단은 제1 터치 콘택홀(TCNT1)들을 통해 제2 방향(DR2)으로 서로 인접한 구동 전극(TE)들 중 어느 한 구동 전극(TE)에 접속될 수 있다. 연결 전극(BE1)의 타 단은 제1 터치 콘택홀(TCNT1)들을 통해 제2 방향(DR2)으로 서로 인접한 구동 전극(TE)들 중 다른 구동 전극(TE)에 접속될 수 있다. 연결 전극(BE1)은 제3 방향(DR3)에서 감지 전극(RE)과 중첩할 수 있다. 연결 전극(BE1)은 구동 전극(TE)들 및 감지 전극(RE)들과 상이한 층에 형성되므로, 제3 방향(DR3)에서 감지 전극(RE)과 중첩하더라도, 감지 전극(RE)과 전기적으로 분리될 수 있다.
연결 전극(BE1)들은 적어도 한 번 절곡되도록 형성될 수 있다. 도 6에서는 연결 전극(BE1)들이 꺾쇠 형태(“<” 또는 “>”)와 같이 절곡된 것을 예시하였으나, 연결 전극(BE1)들의 형태는 이에 한정되지 않는다. 또한, 제2 방향(DR2)으로 서로 인접한 구동 전극(TE)들이 복수 개의 연결 전극(BE1)들에 의해 연결되므로, 연결 전극(BE1)들 중 어느 하나가 단선되더라도, 제2 방향(DR2)으로 서로 인접한 구동 전극(TE)들은 전기적으로 연결될 수 있다.
구동 전극(TE)들과 감지 전극(RE)들 각각은 메쉬 구조 또는 그물망 구조의 평면 형태를 가질 수 있다. 구동 전극(TE)들과 감지 전극(RE)들이 제4 봉지 무기막(도 8의 '195') 상에 형성되므로, 공통 전극(도 8의 '173')과 구동 전극(TE) 또는 감지 전극(RE) 사이의 거리가 가깝다. 그러므로, 공통 전극(도 8의 '173')과 구동 전극(TE) 또는 감지 전극(RE) 사이에 기생 용량(parasitic capacitance)이 형성될 수 있다. 기생 용량은 공통 전극(도 8의 '173')과 구동 전극(TE) 또는 감지 전극(RE) 사이의 중첩 면적에 비례하므로, 기생 용량을 줄이기 위해 구동 전극(TE)들과 감지 전극(RE)들은 메쉬 구조 또는 그물망 구조의 평면 형태를 갖는 것이 바람직하다.
제1 표시 영역(DA1)은 화상을 표시하기 위한 제1 화소(PX1)들을 포함할 수 있다. 제1 화소(PX1)들 각각은 복수의 발광 영역들(EA1, EA2, EA3, EA4)을 포함할 수 있다. 예를 들어, 제1 화소(PX1)들 각각은 제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4)을 포함할 수 있다. 이 경우, 제1 발광 영역(EA1)은 제1 광을 발광하는 제1 서브 화소의 발광 영역을 가리키고, 제2 발광 영역(EA2)은 제2 광을 발광하는 제2 서브 화소의 발광 영역을 가리킬 수 있다. 또한, 제3 발광 영역(EA3)은 제3 광을 발광하는 제3 서브 화소의 발광 영역을 가리키고, 제4 발광 영역(EA4)은 제4 광을 발광하는 제4 서브 화소의 발광 영역을 가리킬 수 있다.
제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4)은 서로 다른 색을 발광할 수 있다. 또는, 제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4) 중 어느 두 개는 동일한 색을 발광할 수 있다. 예를 들어, 제1 발광 영역(EA1)은 적색 광을 발광하고, 제2 발광 영역(EA2)과 제4 발광 영역(EA4)은 녹색 광을 발광하며, 제3 발광 영역(EA3)은 청색 광을 발광할 수 있다.
제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4) 각각은 마름모와 같이 사각형의 평면 형태를 갖는 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4)은 사각형 이외에 다른 다각형, 원형 또는 타원형의 평면 형태를 가질 수 있다. 또한, 제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4) 중에서 제3 발광 영역(EA3)의 크기가 가장 크고, 제1 발광 영역(EA1)의 크기가 두 번째로 크며, 제2 발광 영역(EA2)과 제4 발광 영역(EA4)의 크기가 가장 작은 것을 예시하였으나, 이에 한정되지 않는다.
구동 전극(TE)들, 감지 전극(RE)들, 및 연결 전극(BE1)들이 평면 상 메쉬 구조 또는 그물망 구조로 형성되므로, 발광 영역들(EA1, EA2, EA3, EA4)은 제3 방향(Z축 방향)에서 구동 전극(TE)들, 감지 전극(RE)들, 및 연결 전극(BE1)들과 중첩하지 않을 수 있다. 따라서, 발광 영역들(EA1, EA2, EA3, EA4)들로부터 발광된 광이 구동 전극(TE)들, 감지 전극(RE)들, 및 연결 전극(BE1)들에 의해 차단됨으로써, 광의 휘도가 감소되는 것을 방지하거나 줄일 수 있다.
도 7은 도 4의 B영역을 확대한 확대도이다.
도 7을 참조하면, 제1 표시 영역(DA1)은 제1 댐(DAM1)을 더 포함할 수 있다. 제1 댐(DAM1)은 제1 표시 영역(DA1)의 테두리를 따라 배치될 수 있다. 제1 댐(DAM1)은 제1 표시 영역(DA1)의 유기물층이 제1 표시 영역(DA1) 외부로 넘쳐 흐르는 것을 억제 또는 방지하는 역할을 수행할 수 있다.
제2 표시 영역(DA2)은 제2 댐(DAM2)을 더 포함할 수 있다. 제2 댐(DAM2)은 제2 표시 영역(DA2)의 각 돌출 패턴(CP)의 테두리를 따라 배치될 수 있다. 다시 말해서, 제2 댐(DAM2)은 각 돌출 패턴(CP)마다 배치되며, 각 돌출 패턴(CP) 상에 배치되는 복수의 제2 화소(PX2)를 둘러쌀 수 있다.
다만, 이에 제한되지 않으며, 예를 들어, 제2 댐(DAM2)은 각 돌출 패턴(CP)의 테두리에 부분적으로 배치되거나, 평면상 부분적으로 이격된 공간을 포함하며 섬형태로 배치될 수 있다.
제2 댐(DAM2)은 제2 표시 영역(DA2)의 각 돌출 패턴(CP)의 유기물층이 제2 표시 영역(DA2)의 각 돌출 패턴(CP) 외부로 넘쳐 흐르는 것을 억제 또는 방지하는 역할을 수행할 수 있다.
돌출 패턴(CP)들은 절개부(CG)들에 의해 구획될 수 있다. 서로 인접한 돌출 패턴(CP)들 사이에는 절개부(CG)가 배치될 수 있다. 돌출 패턴(CP)들과 절개부(CG)들은 표시 패널(300)을 레이저에 의해 제거함으로써 형성될 수 있다. 절개부(CG)는 레이저에 의해 표시 패널(300)이 제거된 영역이고, 돌출 패턴(CP)들은 레이저에 의해 어떠한 구성도 제거되지 않은 영역일 수 있다. 돌출 패턴(CP)은 절개부(CG)를 사이에 두고 분리된 분리 패턴일 수 있다.
돌출 패턴(CP)의 최대 폭은 절개부(CG)의 최대 폭보다 넓으며, 절개부(CG)는 돌출 패턴(CP)과 대체적으로 나란한 방향으로 배치될 수 있다. 구체적으로, 돌출 패턴(CP)은 절개부(CG)를 사이에 두고 평행하게 배치되거나, 도 7에 도시된 바와 같이, 돌출 패턴(CP)은 절개부(CG)를 사이에 두고 약 10도 이내 범위에서 제1 방향(DR1) 및/또는 제2 방향(DR)으로 기울어지게 배치될 수 있다.
이에 따라, 돌출 패턴(CP) 사이에 위치하는 절개부(CG)는 비표시 영역(NDA)에서 제1 표시 영역(DA1)으로 갈수록 돌출 패턴(CP) 사이의 폭이 감소할 수 있으며, 도시하지 않았지만 다른 실시예에서 절개부(CG)는 비표시 영역(NDA)에서 제1 표시 영역(DA1)으로 갈수록 폭이 감소하다 인접한 돌출 패턴(CP)들의 일부 영역이 상호 접촉할 수 있다.
제2 화소(PX2)들은 각각은 제1 색의 광을 발광하는 제1 발광 영역(EA1'), 제2 색의 광을 발광하는 제2 발광 영역(EA2'), 및 제3 색의 광을 발광하는 제3 발광 영역(EA3')을 포함할 수 있다.
위에서 상술한 바와 같이, 제1 표시 영역(DA1)의 제1 화소(PX1)들 각각은 제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4)을 포함하고, 서로 다른 색을 발광하거나 어느 두 개는 동일한 색을 발광할 수 있으나 이와 달리, 제2 표시 영역(DA2)의 제2 화소(PX2)들에 포함된 제1 발광 영역(EA1'), 제2 발광 영역(EA2'), 및 제3 발광 영역(EA3')은 서로 다른 색을 발광할 수 있다. 예를 들어, 제1 발광 영역(EA1')은 적색이고, 제2 발광 영역(EA2')은 녹색이며, 제3 발광 영역(EA3')은 청색일 수 있다.
또한, 제1 표시 영역(DA1)의 제1 발광 영역(EA1), 제2 발광 영역(EA2), 제3 발광 영역(EA3), 및 제4 발광 영역(EA4) 각각은 마름모와 같이 사각형의 평면 형태를 갖고 펜타일 방식으로 배열될 수 있으나 이와 달리, 제2 표시 영역(DA2)의 제2 화소(PX2)들에 포함된 제1 발광 영역(EA1'), 제2 발광 영역(EA2'), 및 제3 발광 영역(EA3')은 제1 표시 영역(DA1)에서 비표시 영역(NDA) 방향으로 일렬로 배열될 수 있다.
제2 화소(PX2)들에 포함된 제1 발광 영역(EA1'), 제2 발광 영역(EA2'), 및 제3 발광 영역(EA3') 각각은 직사각형의 평면 형태를 가질 수 있다. 예를 들어, 제1 발광 영역(EA1), 제2 발광 영역(EA2'), 및 제3 발광 영역(EA3') 각각은 세로비와 가로비가 약 1:3인 직사각형의 평면 형태를 가질 수 있다. 다만, 이에 제한되지 않으며, 제1 발광 영역(EA1'), 제2 발광 영역(EA2'), 및 제3 발광 영역(EA3') 각각은 사각형 이외의 다른 다각형, 원형, 또는 타원형의 평면 형태를 갖고 제1 표시 영역(DA1)과 같이 펜타일 방식으로 배열될 수 있다.
또한, 도 7에서는 제1 내지 제3 발광 영역들(EA1', EA2', EA3')이 실질적으로 동일한 면적을 갖는 것을 예시하였으나, 이에 한정되지 않는다. 제1 내지 제3 발광 영역들(EA1', EA2', EA3')은 서로 상이한 면적을 가질 수 있다.
이하, 표시 패널의 단면에 대하여 설명한다.
도 8은 도 6의 Ⅱ-Ⅱ'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 8을 참조하면, 기판(SUB) 상에는 박막 트랜지스터층(TFTL), 발광 소자층(EML), 및 봉지층(TFEL)을 포함하는 표시층(DISL)이 배치되고, 표시층(DISL) 상에는 구동 전극(TE)들, 감지 전극(RE)들, 및 연결 전극(BE1)들을 포함하는 센서 전극층(SENL)이 배치될 수 있다.
기판(SUB)은 상술한 바와 같은 벤딩(bending), 폴딩(folding), 롤링(rolling), 및/또는 스트레칭(stretching) 등이 가능한 플렉시블(flexible) 기판을 포함할 수 있다.
기판(SUB) 상에는 제1 박막 트랜지스터(ST1)들을 포함하는 박막 트랜지스터층(TFTL)이 배치될 수 있다. 박막 트랜지스터층(TFTL)은 제1 박막 트랜지스터(ST1), 제1 연결 전극(ANDE1), 제1 버퍼막(BF1), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 제1 평탄화막(150), 및 제2 평탄화막(160)을 포함할 수 있다.
더욱 구체적으로 설명하면, 기판(SUB) 상에는 제1 버퍼막(BF1)이 배치될 수 있다. 제1 버퍼막(BF1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제1 버퍼막(BF1) 상에는 제1 박막 트랜지스터(ST1)가 배치될 수 있다. 제1 박막 트랜지스터(ST1)는 제1 액티브층(ACT1), 제1 게이트 전극(G1), 제1 소스 전극(S1), 및 제1 드레인 전극(D1)을 포함할 수 있다.
제1 버퍼막(BF1) 상에는 제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT1)이 배치될 수 있다. 제1 액티브층(ACT1)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘과 같은 실리콘 반도체를 포함할 수 있다. 두께 방향에서 제1 게이트 전극(G1)과 중첩하는 제1 액티브층(ACT1)은 채널 영역으로 정의될 수 있다. 두께 방향에서 제1 게이트 전극(G1)과 중첩하지 않는 제1 액티브층(ACT1)은 도전 영역으로 정의될 수 있다. 제1 액티브층(ACT1)의 도전 영역은 실리콘 반도체에 이온 또는 불순물이 도핑되어 도전성을 가질 수 있다.
제1 박막 트랜지스터(ST1)의 제1 액티브층(ACT) 상에는 게이트 절연막(130)이 배치될 수 있다. 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
게이트 절연막(130) 상에는 제1 박막 트랜지스터(ST1)의 제1 게이트 전극(G1)과 제1 커패시터 전극(CAE1)이 배치될 수 있다. 제1 박막 트랜지스터(ST1)의 제1 게이트 전극(G1)은 제3 방향(DR3)에서 제1 액티브층(ACT1)과 중첩할 수 있다. 제1 커패시터 전극(CAE1)은 제3 방향(DR3)에서 제2 커패시터 전극(CAE2)과 중첩할 수 있다. 제1 게이트 전극(G1)과 제1 커패시터 전극(CAE1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 게이트 전극(G1)과 제1 커패시터 전극(CAE1) 상에는 제1 층간 절연막(141)이 배치될 수 있다. 제1 층간 절연막(141)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제1 층간 절연막(141)은 복수의 무기막을 포함할 수 있다.
제1 층간 절연막(141) 상에는 제2 커패시터 전극(CAE2)이 배치될 수 있다. 제2 커패시터 전극(CAE2)은 제3 방향(DR3)에서 제1 커패시터 전극(CAE1)과 중첩할 수 있다. 제1 층간 절연막(141)이 소정의 유전율을 가지므로, 제1 커패시터 전극(CAE1), 제2 커패시터 전극(CAE2), 및 제1 층간 절연막(141)에 의해 커패시터가 형성될 수 있다. 제2 커패시터 전극(CAE2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 커패시터 전극(CAE2) 상에는 제2 층간 절연막(142)이 배치될 수 있다. 제2 층간 절연막(142)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제2 층간 절연막(142) 상에는 제1 박막 트랜지스터(ST1)의 제1 소스 전극(S1)과 제1 드레인 전극(D1)이 배치될 수 있다. 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 몰리브덴(Mo) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 박막 트랜지스터(ST1)의 제1 소스 전극(S1)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하는 콘택홀을 통해 제1 액티브층(ACT1)의 채널 영역의 일 측에 배치된 도전 영역에 연결될 수 있다. 제1 박막 트랜지스터(ST1)의 제1 드레인 전극(D1)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하는 콘택홀을 통해 제1 액티브층(ACT1)의 채널 영역의 타 측에 배치된 도전 영역에 연결될 수 있다.
제1 소스 전극(S1)과 제1 드레인 전극(D1) 상에는 박막 트랜지스터들로 인한 단차를 평탄하게 하기 위한 제1 평탄화막(150)이 배치될 수 있다. 제1 평탄화막(150)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 평탄화막(150) 상에는 제1 연결 전극(ANDE1)이 배치될 수 있다. 제1 연결 전극(ANDE1)은 제1 평탄화막(150)을 관통하는 콘택홀을 통해 제1 박막 트랜지스터(ST1)의 제1 소스 전극(S1) 또는 제1 드레인 전극(D1)에 연결될 수 있다. 제1 연결 전극(ANDE1)은 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 몰리브덴(Mo) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 연결 전극(ANDE1) 상에는 제2 평탄화막(160)이 배치될 수 있다. 제2 평탄화막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제2 평탄화막(160) 상에는 배리어막(161)이 배치될 수 있다. 배리어막(161)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 배치된다. 발광 소자층(EML)은 제1 발광 소자(170)들과 뱅크(180)를 포함할 수 있다.
제1 발광 소자(170)들 각각은 제1 화소 전극(171), 제1 발광층(172), 및 제1 공통 전극(173)을 포함할 수 있다. 발광 영역들(EA1, EA2, EA3, EA4) 각각은 제1 화소 전극(171), 제1 발광층(172), 및 제1 공통 전극(173)이 순차적으로 적층되어 제1 화소 전극(171)으로부터의 정공과 제1 공통 전극(173)으로부터의 전자가 제1 발광층(172)에서 서로 결합되어 발광하는 영역을 나타낸다. 이 경우, 제1 화소 전극(171)은 애노드 전극이고, 제1 공통 전극(173)은 캐소드 전극일 수 있다.
제1 화소 전극(171)은 배리어막(161) 상에 배치될 수 있다. 제1 화소 전극(171)은 배리어막(161)과 제2 평탄화막(160)을 관통하는 콘택홀을 통해 제1 연결 전극(ANDE1)에 접속될 수 있다.
제1 발광층(172)을 기준으로 제1 공통 전극(173) 방향으로 발광하는 상부 발광(top emission) 구조에서 제1 화소 전극(171)은 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 제1 화소 전극(171)은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
뱅크(180)는 표시 화소들의 발광 영역들(EA1, EA2, EA3, EA4)을 정의하는 역할을 한다. 이를 위해, 뱅크(180)는 배리어막(161) 상에서 제1 화소 전극(171)의 일부 영역을 노출하도록 형성될 수 있다. 뱅크(180)는 제1 화소 전극(171)의 가장자리를 덮을 수 있다.
뱅크(180)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 화소 전극(171) 상에는 제1 발광층(172)이 배치된다. 제1 발광층(172)은 유기 물질을 포함하여 소정의 색을 발광할 수 있다. 예를 들어, 제1 발광층(172)은 정공 수송층(hole transporting layer), 유기 물질층, 및 전자 수송층(electron transporting layer)을 포함할 수 있다.
발광 소자층(EML) 상에는 봉지층(TFEL)이 형성될 수 있다. 봉지층(TFEL)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함할 수 있다. 또한, 봉지층(TFEL)은 이물(particle)로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기막을 포함할 수 있다.
예를 들어, 박막 봉지층(TFEL)은 제1 공통 전극(173) 상에 배치되는 제1 봉지 무기막(191), 제1 봉지 무기막(191) 상에 배치되는 봉지 유기막(192), 및 봉지 유기막(192) 상에 배치되는 제2 봉지 무기막(193)을 포함할 수 있다. 제1 봉지 무기막(191)과 제2 봉지 무기막(193)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 유기막은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin)일 수 있다.
봉지층(TFEL) 상에는 제3 층간 절연막(143), 제3 평탄화막(OC), 및 제4 층간 절연막(144)이 순차적으로 배치될 수 있다. 제3 층간 절연막(143) 및 제4 층간 절연막(144)은 제1 층간 절연막(141) 및 제2 층간 절연막(142)과 동일한 물질을 포함할 수 있고, 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
제3 층간 절연막(143)과 제4 층간 절연막(144)은 단부에서 서로 접할 수 있으며, 이에 의해 제3 평탄화막(OC)은 제3 층간 절연막(143)과 제4 층간 절연막(144)에 의해 보호될 수 있다.
제3 층간 절연막(143) 상에는 제3 평탄화막(OC)이 배치될 수 있다. 제3 평탄화막(OC)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제4 층간 절연막(144) 상에 센서 전극층(SENL)이 배치될 수 있다. 센서 전극층(SENL)은 구동 전극(TE)들, 감지 전극(RE)들, 및 연결 전극(BE1)들을 포함할 수 있다.
제4 층간 절연막(144) 상에는 제1 터치 무기 막(TINS1)이 배치될 수 있다. 제1 터치 무기막(TINS1)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제1 터치 무기막(TINS1) 상에는 연결 전극(BE1)들이 배치될 수 있다. 연결 전극(BE1)들은 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오듐(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 연결 전극(BE1)들은 ITO/Mg, ITO/MgF, ITO/Ag, ITO/Ag/ITO의 복수층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
연결 전극(BE1)들 상에는 제2 터치 무기막(TINS2)이 배치될 수 있다.
제2 터치 무기막(TINS2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
제2 터치 무기막(TINS2) 상에는 구동 전극(TE)들과 감지 전극(RE)들이 배치될 수 있다. 발광 영역(EA3)으로부터 발광된 광이 구동 전극(TE)들과 감지 전극(RE)들에 의해 차단됨으로써, 광의 휘도가 감소되는 것을 방지하거나 줄이기 위해, 구동 전극(TE)들과 감지 전극(RE)들은 발광 영역(EA3)과 중첩하지 않는다. 구동 전극(TE)들과 감지 전극(RE)들은 연결 전극(BE1)들과 동일한 물질 및 구조를 포함할 수 있다.
구동 전극(TE)들과 감지 전극(RE)들 상에는 터치 유기막(TINS3)이 배치될 수 있다. 터치 유기막(TINS3)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 또는 폴리이미드 수지(polyimide resin)일 수 있다.
도 9는 도 7의 Ⅲ-Ⅲ'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다. 도 9에는 도 7의 돌출 패턴(CP)들과 절개부(CG)들의 단면도가 나타나 있다.
도 9를 참조하면, 박막 트랜지스터층(TFTL)의 제2 박막 트랜지스터(ST2), 제2 발광 소자(270)의 제2 화소 전극(271), 제2 발광층(272), 및 제2 공통 전극(273)은 도 8을 결부하여 설명한 박막 트랜지스터층(TFTL)의 제1 박막 트랜지스터(ST1), 제1 발광 소자(170)의 제1 화소 전극(171), 제1 발광층(172), 및 제1 공통 전극(173)과 실질적으로 동일할 수 있으므로, 이들에 대한 설명은 생략한다.
도 9에서는 제1 발광 영역(EA1')을 예시하였으며, 제2 발광 영역(EA2')과 제3 발광 영역(EA3')은 도 9에 도시된 제1 발광 영역(EA1')과 실질적으로 동일할 수 있으므로, 이들에 대한 설명은 생략한다.
절개부(CG)들 각각에서는 기판(SUB)을 포함한 박막 트랜지스터층(TFTL)이 레이저에 의해 제거될 수 있다. 예를 들어, 절개부(CG)들 각각에는 기판(SUB), 버퍼막(BF1), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 제1 평탄화막(150), 및 제2 평탄화막(160)이 배치되지 않을 수 있다.
또한, 절개부(CG)들 각각에는 제3 층간 절연막(143), 제4 층간 절연막(144), 및 제3 평탄화막(OC)이 배치되지 않을 수 있다.
돌출 패턴(CP)은 상면 및 절개부(CG)의 절개에 의한 절개면 또는 측면을 포함하며, 돌출 패턴(CP)의 상면 각각에는 기판(SUB), 박막 트랜지스터층(TFTL), 발광 소자층(EML), 봉지층(TFEL), 제3 평탄화막(OC), 제3 층간 절연막(143), 제4 층간 절연막(144), 및 제1 터치 무기막(TINS1)이 배치될 수 있다.
또한, 봉지층(TFEL)에 포함된 제1 봉지 무기막(191), 제2 봉지 무기막(193), 제3 층간 절연막(143), 및 제4 층간 절연막(144)은 돌출 패턴(CP)의 상면과 측면을 포함한 돌출 패턴(CP)의 전면에 배치될 수 있다.
봉지층(TFEL)의 봉지 유기막(192)은 뱅크(180) 상에 배치되며, 봉지 유기막(192)의 양 끝단은 뱅크(180) 상에 배치된 제1 봉지 무기막(191)의 상면의 끝단과 일치할 수 있다. 또한, 봉지 유기막(192)은 중심부에서 제1 봉지 무기막(191)의 상면을 기준으로 하여 두께 방향으로 가장 높은 높이를 갖고, 양 측면으로 갈수록 높이가 낮아지며, 제1 봉지 무기막(191) 및 제2 봉지 무기막(193)에 의해 봉지 유기막(192)은 봉지될 수 있다.
다만, 이에 제한되지 않으며 봉지 유기막(192)이 돌출 패턴(CP)의 제2 댐(DAM2) 내에 안정적으로 배치되도록 하기 위해, 봉지 유기막(192)의 양 끝단이 제2 댐(DAM2)의 상면에 위치할 수 있다.
제3 평탄화막(OC)은 봉지층(TFEL) 및 절개부(CG)와 제2 댐(DAM2) 사이 영역을 커버하며 제2 댐(DAM2) 상에 배치될 수 있다.
구체적으로, 제3 평탄화막(OC)은 상면, 상면에 연결되는 대향면 및 외측면을 포함하고, 대향면은 제2 댐(DAM2)의 상면에 배치되며, 제2 댐(DAM2)의 상면에 배치된 제3 층간 절연막(143)의 적어도 일부를 노출시킬 수 있다. 또한, 제3 평탄화막(OC)의 외측면은 제2 댐(DAM2)의 외측면에 배치되며 절개부(CG)와 제2 댐(DAM2) 사이 영역의 적어도 일부를 노출시킬 수 있다.
제3 평탄화막(OC)은 포토리소그래피 공정으로 형성되므로, 봉지 유기막(192)과 다른 물질로 이루어지며, 위에서 상술한 제1 평탄화막(150) 및 제2 평탄화막(160)과 동일한 물질을 포함할 수 있다.
제3 층간 절연막(143)과 제4 층간 절연막(144)은 제2 댐(DAM2) 상에 배치되므로, 제3 층간 절연막(143)과 제4 층간 절연막(144)은 제2 댐(DAM2) 상에서 서로 접할 수 있다.
구체적으로, 제3 평탄화막(OC)에 의해 노출되는 제2 댐(DAM2) 상에 배치된 제3 층간 절연막(143)과 제3 평탄화막(OC) 상에 배치되는 제4 층간 절연막(144)이 서로 접할 수 있다. 또한, 돌출 패턴(CP)의 측면에 제3 층간 절연막(143)과 제4 층간 절연막(144)이 순차적으로 배치되면서 서로 접할 수 있다.
따라서 제3 평탄화막(OC)은 제3 층간 절연막(143)과 제4 층간 절연막(144)에 의해 보호될 수 있으며, 제3 평탄화막(OC)은 제3 층간 절연막(143) 및 제4 층간 절연막(144)에 비해 높은 높이를 가지고 있으므로, 돌출 패턴(CP)을 평탄화 시킴과 동시에 이물을 커버하는 이물 커버층의 역할도 할 수 있다.
제1 터치 무기막(TINS1)은 제3 평탄화막(OC)에 배치될 수 있다. 구체적으로, 제1 터치 무기막(TINS1)은 돌출 패턴(CP)의 전면에 배치되는 제3 층간 절연막(143) 및 제4 층간 절연막(144)과 달리, 돌출 패턴(CP)의 측면에는 배치되지 않으며 제3 평탄화막(OC)의 상면 상에만 배치된다.
또한, 도 9에 도시된 바와 같이, 제4 층간 절연막(144) 상에 배치된 제1 터치 무기막(TINS1)의 끝단은 제4 층간 절연막(144)의 끝단과 일치할 수 있다. 다만, 이에 제한되는 것은 아니며, 제4 층간 절연막(144) 상에 배치된 제1 터치 무기막(TINS1)의 끝단은 제4 층간 절연막(144)의 끝단보다 돌출되지 않도록 배치될 수 있다.
따라서 제3 평탄화막(OC)의 외측면 상에 제4 층간 절연막(144)이 배치되며, 제3 평탄화막(OC)의 상면에 배치된 제4 층간 절연막(144)의 상면을 커버하며, 제3 평탄화막(OC)의 외측면에 배치된 제4 층간 절연막(144)의 외측면을 노출시킬 수 있다.
또한, 돌출 패턴(CP)의 절개면 또는 측면 상에는 제1 봉지 무기막(191), 제2 봉지 무기막(193), 제3 층간 절연막(143), 및 제4 층간 절연막(144)이 순차적으로 적층될 수 있다. 다만 이에 제한되는 것은 아니다.
도시하지 않았지만, 다른 실시예에서 제2 표시 영역(DA2)의 절개부(CG)에 의해 형성된 단차를 보완하기 위해 돌출 패턴(CP)과 절개부(CG)에 제3 평탄화막(OC) 및 희생층(DOC)을 형성하고, 돌출 패턴(CP) 상에 구동 전극(TE)들, 감지 전극(RE)들, 및 연결 전극(BE1)들을 포함하는 센서 전극층(SENL)이 배치될 수 있다.
절개부(CG)에 의해 형성된 단차를 보완하기 위해 돌출 패턴(CP)과 절개부(CG)에 제3 평탄화막(OC) 및 희생층(DOC)을 형성하는 방법에 대한 상세한 설명은 후술된다.
제2 댐(DAM2)은 제2 평탄화막(160)과 동일한 물질로 형성되는 제1 서브 댐(SDAM1'), 배리어막(161)과 동일한 물질로 형성되는 제2 서브 댐(SDAM2'), 및 뱅크(180)와 동일한 물질로 형성되는 제3 서브 댐(SDAM3')을 포함할 수 있다. 도시하지 않았지만, 제2 댐(DAM2)은 제3 서브 댐(SDAM3') 상에 배치되는 제4 서브 댐을 더 포함할 수 있다.
제2 댐(DAM2)의 내측에는 댐 홀(DMH)이 배치될 수 있다. 제2 표시 영역(DA2)에서 제2 발광층(272)이 제2 공통 전극(273)과 동일한 마스크를 이용하여 형성되는 경우, 댐 홀(DMH)과 같이 제2 발광층(272)을 끊기 위한 구조물이 필요하다.
댐 홀(DMH)은 언더컷 형태를 가질 수 있다. 언더 컷 형태의 홀은 입구의 크기가 바닥의 크기보다 작은 홀 또는 입구의 크기가 입구와 바닥 사이의 영역의 크기가 보다 작은 홀을 가리킨다. 언더 컷 형태의 홀은 항아리 형태 또는 지붕의 처마(eaves)의 형태와 유사할 수 있다. 예를 들어, 댐 홀(DMH)의 입구는 배리어막(161)에 의해 정의될 수 있다. 제2 평탄화막(160)이 배리어막(161)의 하면은 제2 평탄화막(160)에 의해 덮이지 않을 수 있다. 이로 인해, 댐 홀(DMH)의 입구의 크기는 댐 홀(DMH)의 입구와 바닥 사이의 영역의 크기보다 작을 수 있다.
댐 홀(DMH)에는 제1 플로팅 패턴(FP1), 제2 플로팅 패턴(FP2), 제1 봉지 무기막(191)이 배치되고, 제3 평탄화막(OC)이 댐 홀(DMH)에 채워질 수 있다.
댐 홀(DMH)이 언더컷 형태를 갖는 경우, 제2 발광층(272)과 제2 공통 전극(273)은 댐 홀(DMH)의 측벽에는 배치되지 않을 수 있다. 따라서, 제2 발광층(272)과 제2 공통 전극(273)은 댐 홀(DMH)에서 끊어질 수 있다.
제1 플로팅 패턴(FP1)은 댐 홀(DMH)에서 제2 평탄화막(160) 상에 배치될 수 있다. 제1 플로팅 패턴(FP1)은 제2 발광층(272)과 이어지지 않고 끊어진 제2 발광층(272)의 잔막일 수 있다. 제1 플로팅 패턴(FP1)은 제2 발광층(272)과 동일한 물질로 이루어질 수 있다. 댐 홀(DMH)의 크기가 작은 경우, 제1 플로팅 패턴(FP1)은 존재하지 않을 수도 있다.
또한, 제2 플로팅 패턴(FP2)은 댐 홀(DMH)의 제1 플로팅 패턴(FP1) 상에 배치될 수 있다. 제2 플로팅 패턴(FP2)은 제2 공통 전극(273)과 이어지지 않고 끊어진 제2 공통 전극(273)의 잔막일 수 있다. 제2 플로팅 패턴(FP2)은 제2 공통 전극(273)과 동일한 물질로 이루어질 수 있다. 댐 홀(DMH)의 크기가 작은 경우, 제2 플로팅 패턴(FP2)은 존재하지 않을 수도 있다.
이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 그 설명을 생략하거나 간략화하며, 차이점을 위주로 설명하기로 한다.
도 10은 다른 실시예에 따른 도 6의 Ⅱ-Ⅱ'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 10을 참조하면, 표시 패널은 봉지층(TFEL) 상에는 제3 층간 절연막(143), 제3 평탄화막(OC), 및 센서 전극층(SENL)이 순차적으로 배치되며, 제4 층간 절연막(144)이 생략되어 있다는 점에서 도 8의 실시예와 차이가 있다.
따라서 제3 층간 절연막(143) 상에 제1 터치 무기막(TINS1), 연결 전극(BE1), 제2 터치 무기막(TINS2), 구동 전극(TE)들과 감지 전극(RE), 및 터치 유기막(TINS3) 순차적으로 배치되며, 제3 층간 절연막(143) 상에 센서 전극층(SENL)이 형성될 수 있다.
도 11은 다른 실시예에 따른 도 7의 Ⅲ-Ⅲ’를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 11을 참조하면, 제3 평탄화막(OC) 상에 제4 층간 절연막(144)이 생략되고, 제3 평탄화막(OC) 상에 제1 터치 무기막(TINS1)이 직접 배치되며, 제1 터치 무기막(TINS1)이 제3 평탄화막(OC)의 측면을 커버한다는 점에서 도 9의 실시예와 차이가 있다.
구체적으로, 제1 터치 무기막(TINS1)이 제3 평탄화막(OC)의 상면에만 배치되고, 제3 평탄화막(OC)의 측면 및 기판(SUB), 제1 버퍼막(BF1), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 제1 평탄화막(150)의 측면을 커버하는 제4 층간 절연막(144)을 노출시키는 도 9에 따른 실시예와는 달리, 도 11의 다른 실시예에서는 제4 층간 절연막(144)이 생략되고, 제3 평탄화막(OC)의 상면 및 측면에 제1 터치 무기막(TINS1)이 직접 배치되며, 기판(SUB), 제1 버퍼막(BF1), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 제1 평탄화막(150)의 측면 상에 배치된 제3 층간 절연막(143)을 노출시킨다는 점에서 도 9에 따른 실시예와 차이점이 있다.
이하, 일 실시예에 따른 표시 장치의 제조 방법에 대해 상세히 설명한다.
도 12는 일 실시예에 따른 표시 장치의 제조 방법을 보여주는 흐름도이다. 도 13 내지 도 27은 일 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 13, 도 15, 도 17, 도 19, 도 21, 및 도 24는 도 6의 Ⅱ-Ⅱ'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이고, 도 14, 도 16, 도 18, 도 20, 도 22, 도 23, 및 도 25 내지 도 27은 도 7의 Ⅲ-Ⅲ'를 따라 절단한 표시 패널의 일 예를 보여주는 단면도이다.
도 13, 도 15, 도 17, 도 19, 도 21, 및 도 24에는 표시 패널(300)의 제1 표시 영역(DA1)이 나타나 있으며, 도 14, 도 16, 도 18, 도 20, 도 22, 도 23, 및 도 25 내지 도 27에는 표시 패널(300)의 제2 표시 영역(DA2)이 나타나 있다.
첫 번째로, 도 13 및 도 14와 같이, 제1 표시 영역(DA1)의 제1 발광 소자(170)와 제2 표시 영역(DA2)의 제2 발광 소자(270) 상에 위한 봉지층(도 8의 'TFEL')을 형성한다. (도 12의 'S100')
도 13 및 도 14를 참조하면, 본 기술 분야에 공지된 다양한 방법으로 기판(SUB) 상에 박막트랜지스터층(TFTL), 발광 소자층(EML)을 형성한다.
제2 표시 영역(DA2)의 기판(SUB), 박막트랜지스터층(TFTL)이 레이저에 의해 제거된 후 제2 표시 영역(DA2)의 돌출 패턴(CP) 및 절개부(CG)에 제1 봉지 무기막(191), 제2 봉지 무기막(193), 제3 층간 절연막(143), 및 제4 층간 절연막(144), 희생층(DOC) 등을 배치하는 공정을 진행하므로 대상 패널(300)을 제조하기 위해 기판(SUB) 하부에 서브 기판(100)이 배치될 수 있다. 서브 기판(105)은 유리 등의 리지드 물질을 포함할 수 있다.
도 13 및 도 14를 참조하면, 제1 봉지 무기막(191)은 제1 표시 영역(DA1)의 제1 공통 전극(173)과 제2 표시 영역(DA2)의 제2 공통 전극(273) 상에 배치될 수 있다.
또한, 제1 봉지 무기막(191)은 제2 표시 영역(DA2)에서 돌출 패턴(CP)의 상면에 배치된 제2 댐(DAM2)과 돌출 패턴(CP)의 절개면 또는 측면 상에 배치될 수 있다. 즉, 제1 봉지 무기막(191)은 기판(SUB), 제1 버퍼막(BF1), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 제1 평탄화막(150)의 측면 상에 배치될 수 있다. 또한, 제1 봉지 무기막(191)은 제2 표시 영역(DA2)의 절개부(CG)에 배치된 서브 기판(100)의 상면에 배치될 수 있다.
제1 표시 영역(DA1)의 제1 봉지 무기막(191) 상에 잉크젯 공정으로 제1 유기 물질을 드롭(drop)하여 봉지 유기막(192)을 형성한다. 제2 표시 영역(DA2)의 봉지 유기막(192)이 잉크젯 공정으로 형성되는 경우, 뱅크(180) 상에 배치된 제1 봉지 무기막(191) 중앙부에 제1 유기 물질을 드롭(drop)하여 제1 유기 물질이 중앙부로부터 외측으로 퍼져나가면서 봉지 유기막(192)을 형성한다. 따라서 봉지 유기막(192)의 두께는 중앙부로부터 측면으로 갈수록 얇아지며, 봉지 유기막(192)의 끝단은 뱅크(180) 상에 배치된 제1 봉지 무기막(191)의 끝단과 일치하도록 배치될 수 있다.
제2 봉지 무기막(193)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)의 봉지 유기막(192) 상에 배치될 수 있다.
제2 봉지 무기막(193)은 제2 표시 영역(DA2)에서 제2 댐(DAM2)과 돌출 패턴(CP)의 측면 상에 배치될 수 있다. 즉, 제2 봉지 무기막(193)은 제1 봉지 무기막(191)과 마찬가지로 기판(SUB), 제1 버퍼막(BF1), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 제1 평탄화막(150)의 측면 상에 배치될 수 있다. 또한, 제1 봉지 무기막(191) 및 제2 봉지 무기막(193)은 절개부(CG)에 위치한 서브 기판(100)에 배치될 수 있다.
두 번째로, 도 15 및 도 16과 같이 제1 표시 영역(DA1)의 제1 발광 소자(170)와 제2 표시 영역(DA2)의 제2 발광 소자(270) 상에 무기 물질을 증착하여 제3 층간 절연막(143)을 형성한다. (도 12의 'S200')
제3 층간 절연막(143)은 제1 표시 영역(DA1)의 제2 봉지 무기막(193)과 제2 표시 영역(DA2)의 제2 봉지 무기막(193) 상에 배치될 수 있다.
또한, 제3 층간 절연막(143)은 제2 표시 영역(DA2)에서 제3 봉지 무기막(193)과 동일하게 제2 댐(DAM2)과 돌출 패턴(CP)의 측면 및 절개부(CG)에 위치한 서브 기판(100) 상에 배치될 수 있다.
세 번째로, 도 17 내지 도 20과 같이 제1 표시 영역(DA1)과 제2 표시 영역(DA2)의 제2 봉지 무기막(193) 상에 제3 평탄화막(OC)을 형성한다. (도 12의 'S300')
구체적으로, 도 17 내지 도 20과 같이 제1 표시 영역(DA1)과 제2 표시 영역(DA2)의 절개부(CG) 영역을 제외한 제3 층간 절연막(143)의 상면 전체에 제2 유기 물질(OCM)을 도포하고, 제2 유기 물질 상에 마스크(MASK)를 배치한 후, 제2 유기 물질(OCM)의 일부를 제거함으로써, 제3 평탄화막(OC)을 형성할 수 있다.
도 18에서는 제2 유기 물질(OCM)은 마스크(MASK)에 의해 가려져 광(L)이 조사되지 않는 비노광 영역이 현상(development)시 제거되는 네거티브 포토레지스트 패턴인 것을 예시하였으나, 이에 한정되지 않는다. 제2 유기 물질(OCM)은 마스크(MASK)에 의해 가려지지 않아 광(L)이 조사되는 노광 영역이 현상시 제거되는 포지티브 포토레지스트 패턴일 수 있다.
봉지 유기막(192)은 잉크젯 공정으로 형성되는데 비해, 제3 평탄화막(OC)은 포토리소그래피 공정으로 형성되므로, 제1 유기 물질과 제2 유기 물질(OCM)은 서로 다른 물질로 이루어질 수 있다.
도18 및 도 20을 참조하면, 위와 같은 과정을 통해 제1 표시 영역(DA1)의 제3 층간 절연막(143) 및 제2 표시 영역(DA2)의 돌출 패턴(CP)의 제3 층간 절연막(143) 상에 제3 평탄화막(OC)을 형성할 수 있다.
구체적으로 살펴보면, 제3 층간 절연막(143) 상에 배치된 제3 평탄화막(OC)은 뱅크(180)의 상면에 이격 공간을 형성하며 배치되며, 이에 의해, 뱅크(180) 상면에 배치된 제3 층간 절연막(143)을 노출시키며, 제2 댐(DAM2)과 절개부(CG) 사이에 배치된 돌출 패턴(CP)의 상면의 적어도 일부를 커버할 수 있다.
네 번째로, 도 21 및 도 22와 같이, 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)의 제3 층간 절연막(143) 상에 무기 물질을 증착하여 제4 층간 절연막(144)을 형성한다. (도 12의 'S400')
구체적으로, 제4 층간 절연막(144)은 제1 표시 영역(DA1)의 제3 층간 절연막(143)과 제2 표시 영역(DA2)의 제3 층간 절연막(143) 상에 배치되며, 제4 층간 절연막(144)은 제3 층간 절연막(143)과 마찬가지로 제2 표시 영역(DA2)에서 제2 댐(DAM2)과 돌출 패턴(CP)의 측면 및 절개부(CG)에 배치된 서브 기판(100)의 상면 상에 배치될 수 있다.
이에 의해, 제4 층간 절연막(144)은 제3 평탄화막(OC)에 노출되는 뱅크(180)의 상면에 배치된 제3 층간 절연막(143) 및 돌출 패턴(CP)의 측면에 배치된 제3 층간 절연막(143)과 서로 접할 수 있다.
또한, 제4 층간 절연막(144)은 후술되는 제조 공정 단계(도12의 'S800')에서 절개부(CG) 영역에 배치된 희생층(DOC)을 제거하는 공정시 돌출 패턴(CP) 상에 배치된 제3 평탄화막(OC)을 보호하는 역할을 할 수 있다.
다섯 번째로, 도 23과 같이 제2 표시 영역(DA2)의 절개부(CG)에 희생층(DOC)을 형성한다. (도 12의 'S500')
도 23을 참조하면, 일 실시예에서 희생층(DOC)은 서브 기판(100)의 상면 및 돌출 패턴(CP)의 측면 상에 배치된 제4 층간 절연막(144) 상에 배치되며, 서브 기판(100)의 상면 및 돌출 패턴(CP)의 측면을 커버할 수 있다.
구체적으로 살펴보면, 희생층(DOC)은 희생층용 물질층이 절개부(CG)를 충진하며 형성되고, 절개부(CG) 영역을 충진한 희생층(DOC)의 상면은 돌출 패턴(CP)의 절개면 상에 배치된 제3 평탄화막(OC)의 상면과 동일할 수 있다. 다만, 이에 제한되는 것은 아니며 희생층(DOC)의 상면은 제3 평탄화막(OC)의 상면 보다 높거나 낮은 곳에 위치할 수 있다.
희생층(DOC)은 위에서 상술한 제1 평탄화막(150) 내지 제3 평탄화막(OC)과 동일한 물질을 포함할 수 있다. 다만, 이에 제한되지 않으며 희생층(DOC)은 IZO(Induim Zinc Oxide)를 포함할 수 있다.
여섯 번째로, 도 24 및 도 25와 같이 제1 표시 영역(DA1)에서 제4 층간 절연막(144) 및 절개부(CG)에서 희생층(DOC) 상에 제1 터치 절연막(TINS1)을 형성한다. (도 12의 'S600')
도 24 및 도 25를 참조하면, 제1 터치 무기막(TINS1)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)에서 제4 층간 절연막(144) 및 희생층(DOC) 상에 배치된다. 구체적으로 살펴보면, 제2 표시 영역(DA2)에서 제1 터치 무기막(TINS1)은 돌출 패턴(CP)에 배치된 제4 층간 절연막(144) 및 절개부(CG)에 배치된 희생층(DOC)의 상면에 전면적으로 배치될 수 있다.
돌출 패턴(CP) 상에서 제1 터치 무기막(TINS1)과 제4 층간 절연막(144)은 서로 접하므로 희생층(DOC)을 보호할 수 있으며, 이에 의해 돌출 패턴(CP)의 절개면 및 절개부(CG)의 상면을 평탄하게 유지할 수 있다.
일곱 번째로, 제1 표시 영역(DA1)에서 제1 터치 무기막(TINS1) 상에 연결 전극(BE1)을 형성하고, 연결 전극(BE1) 상에 제2 터치 무기막(TINS2)을 형성하며, 제2 터치 무기막(TINS2) 상에 구동 전극(TE)과 감지 전극(RE)을 형성한다. (도 12의 'S700')
제1 터치 무기막(TINS1) 상에 포토리소그래피 공정을 이용하여 연결 전극(BE1)을 형성하고, 연결 전극(BE1) 상에 무기 물질을 증착하여 제2 터치 무기막(TINS2)을 형성할 수 있다.
다음으로, 제2 터치 무기막(TINS2) 상에 포토리소그래피 공정을 이용하여 구동 전극(TE)과 감지 전극(RE)을 동시에 형성하고, 구동 전극(TE)과 감지 전극(RE) 상에 유기 물질을 증착하여 터치 유기막(TINS3)을 형성하여 도 7에 도시된 바와 같은 표시 패널(300)을 완성할 수 있다.
여덟 번째로, 도 26 및 도 27와 같이 제2 표시 영역(DA2)에서 희생층(DOC) 상에 형성된 제1 터치 절연막(TINS1)을 식각하고, 희생층(DOC)을 제거한다. (도 12의 'S800')
먼저, 도 26에 도시된 바와 같이, 제3 평탄화막(OC)의 외측면을 제외한 상면에 대응하는 영역에 마스크를 배치하므로 제3 평탄화막(OC)의 외측면 및 절개부(CG)에 대응되는 영역에 배치된 제1 터치 무기막(TINS1)은 노출될 수 있다.
이후, 마스크가 배치되지 않은 영역에 배치된 제1 터치 무기막(TINS1)을 선택적으로 식각한다. 이에 의해, 제3 평탄화막(OC)의 상면에 배치된 제4 층간 절연막(144)의 끝단과 제1 터치 무기막(TINS1)의 끝단은 일치하고, 절개부(CG) 내에 충진된 희생층(DOC)의 상면에 배치된 제1 터치 무기막(TINS1)은 식각에 의해 제거된다.
그 다음으로 도 27을 참조하면, 기판(SUB) 하면에 배치된 서브 기판(100)을 제거한다.
구체적으로, 서브 기판(100)을 기판(SUB)으로부터 탈착한다. 서브 기판(100)의 탈착 공정은 레이저 장치 등을 통해 기판(SUB)의 표면에 레이저를 조사한 뒤, 기판(SUB)과 서브 기판(105) 사이의 결합력을 약화시킨 후 진행될 수 있다.
이와 같이, 서브 기판(100)이 기판(SUB)으로부터 탈착되는 경우, 돌출 패턴(CP)의 절개면 상에 배치된 구성들은 기판(SUB)에 의해 지지될 수 있지만, 절개부(CG) 영역의 서브 기판(100)의 상면 상에 배치된 제1 봉지 무기막(191), 제2 봉지 무기막(193), 제3 층간 절연막(143), 제4 층간 절연막(144), 및 희생층(DOC)은 더 이상 지지될 수 없으므로 서브 기판(100)의 탈착과 함께 제거될 수 있다. 다만, 돌출 패턴(CP)에 측면 상에 배치된 제1 봉지 무기막(191), 제2 봉지 무기막(193), 제3 층간 절연막(143), 및 제4 층간 절연막(144)은 제거되지 않는다.
이후, 돌출 패턴(CP)의 측면상에 잔존하는 희생층(DOC)을 제거하기 위하여 스트리퍼와 같은 액을 사용하여 습식 방식으로 제거할 수 있다. 이와 동시에 세정액을 사용하여 세정을 진행하면서 잔존하는 희생층(DOC)을 함께 제거할 수도 있다.
절개부(CG)를 충진하는 희생층(DOC)을 제거하는 방법은 이에 제한되지 않으며 리프트오프(Lift Off)과 같이 본 기술 분야에 공지된 다양한 방법으로 제거될 수 있다.
이하, 다른 실시예에 따른 표시 장치의 제조 방법에 대해 상세히 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 단계에 대해서는 그 설명을 생략하거나 간략화하며, 차이점을 위주로 설명하기로 한다.
도 28은 다른 실시예에 따른 표시 장치의 제조 방법을 보여주는 흐름도이다. 도 29 내지 도 33은 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 29 내지 도 33은 도 7의 Ⅲ-Ⅲ'를 따라 절단한 표시 패널의 다른 예를 보여주는 단면도이다.
도 28을 참조하면, 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)에서 제3 층간 절연막(143) 상에 제4 층간 절연막(144)을 형성하는 단계(도 12의 'S400') 및 제4 층간 절연막(144)을 형성한 다음, 제2 표시 영역(DA2)에서 절개부(CG)에 희생층(DOC)을 형성하는 단계(도 12의 'S500')가 생략되고, 제2 표시 영역(DA2)에서 돌출 패턴(CP) 상에 제3 평탄화막(OC)을 형성함과 동시에 절개부(CG)에 희생층(DOC)을 형성하며(도 28의 'S310'), 제3 평탄화막(OC) 및 희생층(DOC) 상에 직접 제1 터치 무기막(TINS1)을 형성한다는 점(도 28의 'S410')에서 도 12에 따른 실시예와 차이점이 있다.
이와 같이, 제2 표시 영역(DA2)에서 돌출 패턴(CP) 상에 제3 평탄화막(OC)을 형성함과 동시에 절개부(CG)에 희생층(DOC)을 형성하는 경우. 제조 공정 단계가 간략해지므로 제조 공정의 효율성이 향상될 수 있다.
도 29을 참조하면, 제2 표시 영역(DA2)에서 돌출 패턴(CP) 상에 제3 평탄화막(OC)을 형성함과 동시에, 절개부(CG)에 희생층(DOC)을 형성하는 단계(도 28 'S310')는 절개부(CG)를 제외한 영역에 제2 유기 물질(OCM)을 도포하고, 제2 유기 물질(OCM)이 배치된 영역에 마스크(MASK)를 배치하여 제3 평탄화막(OC)을 형성하는 단계(도 12의 'S300')와 달리, 절개부(CG) 및 절개부(CG) 상부의 공간에도 제2 유기 물질(OCM)을 도포하며, 돌출 패턴(CP) 및 절개부(CG) 영역에 마스크(MASK)를 배치한다는 점에서 차이가 있다.
또한, 제4 층간 절연막(144)을 제3 평탄화막(OC) 및 절개부(CG)에 배치된 제3 층간 절연막(143) 상에 형성한 다음, 절개부(CG) 및 절개부(CG)의 상부 영역에 희생층(DOC)을 형성하는 도 22 및 도 23에 따른 실시예와 달리, 도 30에 따른 실시예는 제3 평탄화막(OC)과 희생층(DOC)을 동시에 형성하되, 희생층(DOC)이 절개부(CG) 상부 영역을 제외한 절개부(CG)에만 형성된다는 점에서 차이가 있다.
다음으로, 제2 표시 영역(DA2)에서 제3 평탄화막(OC) 및 희생층(DOC) 상에 제1 터치 무기막(TINS1)을 형성하는 단계(도 28 'S410') 및 제2 표시 영역에서 절개부(CG)에 형성된 제1 터치 무기막(TINS1)을 식각 및 희생층(DOC)을 제거하는 단계(도 28 'S810')는 제1 터치 무기막(TINS1)을 제4 층간 절연막(144) 및 희생층(DOC) 상에 형성한 다음, 절개부(CG)의 상부 영역에 배치된 제1 터치 무기막(TINS1)을 선택적으로 식각하기 위해 마스크(MASK)를 돌출 패턴(CP) 및 돌출 패턴(CP)과 절개부(CG) 사이 영역에 배치하는 도 26에 따른 실시예와 달리, 제3 평탄화막(OC)의 상면, 측면 및 희생층(DOC) 상에 제1 터치 무기막(TINS1)을 직접 형성한 다음, 절개부(CG) 상에 배치된 제1 터치 무기막(TINS1)의 선택적 식각을 위해 마스크(MASK)를 절개부(CG) 영역에만 배치한다는 점에서 차이가 있다.
위와 같은 단계를 통해, 다른 실시예에 따른 표시 패널(300)은 제4 층간 절연막(144)을 포함하지 않으며, 제1 터치 무기막(TINS1)이 제3 평탄화막(OC)의 상면 및 측면에 직접 배치되고, 돌출 패턴(CP)에 포함된 기판(SUB), 제1 버퍼막(BF1), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 제1 평탄화막(150)의 측면 상에 제1 봉지 무기막(191), 제2 봉지 무기막(193), 및 제3 층간 절연막(143)이 순차적으로 배치될 수 있다.
표시 패널이 절개부(CG)를 포함하여 단차가 형성된 경우에도 위와 같은 제조 공정을 통해 돌출 패턴(CP) 및 절개부(CG)에 제3 평탄화막(OC) 및 희생층(DOC)을 형성하여 표시 패널(300)에 절개부를 형성한 후에도 포토 리소그래피 공정, 박막 공정, 센서 전극을 형성할 수 있으므로 유기막 코팅 불량, 절개부(CG)의 단차에 잔막 형성 등의 문제를 해결하여 표시 장치(10)의 신뢰성을 향상시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 300: 표시 패널
191: 제1 봉지 무기막 192: 봉지 유기막
193: 제2 봉지 무기막 143: 제3 층간 절연막
144: 제4 층간 절연막 DOC: 희생층
FS: 전면부 SS1: 제1 측면부
SS2: 제2 측면부 SS3: 제3 측면부
SS4: 제4 측면부 CS1: 제1 코너부
CS2: 제2 코너부 CS3: 제3 코너부
CS4: 제4 코너부 DA1: 제1 표시 영역
DA2: 제2 표시 영역 OC: 평탄화막
NDA: 비표시 영역 TE: 구동 전극
RE: 감지 전극 TL: 구동 배선
CP: 돌출 패턴 CG: 절개부

Claims (20)

  1. 메인부 및 상기 메인부의 에지로부터 외측 방향으로 돌출된 복수의 돌출 패턴을 포함하는 기판;
    상기 기판의 상기 각 돌출 패턴 상에 배치된 표시층;
    상기 표시층을 덮는 제1 절연막; 및
    상기 제1 절연막 상에 배치된 제2 절연막을 포함하되,
    이웃하는 상기 복수의 돌출 패턴의 일 측면은 절개부를 사이에 두고 분리되어 서로 대향하고,
    상기 각 돌출 패턴 상에서 상기 제1 절연막은 상기 표시층의 상면을 커버하며, 이웃하는 상기 돌출 패턴 상의 상기 제1 절연막은 평면도 상 상기 절개부를 사이에 두고 분리되어 서로 대향하며,
    상기 각 돌출 패턴 상에서 상기 제2 절연막은 상기 제1 절연막의 상면 상에 배치되되, 상기 표시층의 측면 상에는 배치되지 않는 표시 장치.
  2. 제1 항에 있어서,
    상기 각 돌출 패턴 상에서 상기 제1 절연막은 상기 표시층의 상기 측면을 더 커버하는 표시 장치.
  3. 제1 항에 있어서,
    상기 절개부는 인접하는 상기 돌출 패턴의 연장 방향과 나란한 방향으로 연장하는 표시 장치.
  4. 제1 항에 있어서,
    상기 표시층은 상기 기판의 상기 메인부 상에 더 배치되며, 상기 제1 절연막은 상기 메인부 상의 상기 표시층의 상면 상에 더 배치되고, 상기 제2 절연막은 상기 메인부 상의 상기 제1 절연막 상에 더 배치되는 표시 장치.
  5. 제4 항에 있어서,
    상기 표시층은 복수의 화소를 포함하고, 상기 메인부 상의 상기 표시층의 상기 복수의 화소의 배열과 상기 복수의 돌출 패턴 상의 상기 복수의 화소의 배열은 서로 상이한 표시 장치.
  6. 제4 항에 있어서,
    상기 표시층은 박막 트랜지스터층 및 상기 박막 트랜지스터층 상에 배치된 발광 소자를 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 표시층은 하나 이상의 무기 절연막 및 하나 이상의 유기 절연막을 포함하는 표시 장치.
  8. 제7 항에 있어서,
    상기 표시층은 상기 돌출 패턴 상의 복수의 화소 주변에 배치된 댐부로서, 상기 하나 이상의 무기 절연막과 상기 하나 이상의 유기 절연막 중 적어도 하나의 절연막을 포함하여 이루어진 댐부를 더 포함하는 표시 장치.
  9. 제6 항에 있어서,
    상기 표시층은 상기 발광 소자 상부에 배치된 평탄화막을 더 포함하되, 상기 제1 절연막은 적어도 부분적으로 상기 평탄화막의 상면과 접촉하는 표시 장치.
  10. 제4 항에 있어서,
    터치 전극을 더 포함하되, 상기 터치 전극의 적어도 일부는 상기 메인부 상의 상기 제2 절연막 상에 배치되는 표시 장치.
  11. 제10 항에 있어서,
    상기 터치 전극은 상기 돌출 패턴 상에는 배치되지 않는 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 절연막은 상기 복수의 돌출 패턴의 상기 일 측면을 더 커버하는 표시 장치.
  13. 제1 항에 있어서,
    상기 제1 절연막은 상기 표시층의 상면을 커버하는 제1 영역 및 상기 표시층의 측면을 커버하는 제2 영역을 포함하며, 상기 제1 돌출 패턴 상에서 상기 제2 절연막의 측면은 상기 제1 절연막의 상기 제1 영역과 상기 제2 영역의 경계에 정렬되는 표시 장치.
  14. 제1 항에 있어서,
    상기 메인부는 복수의 에지 및 상기 복수의 에지가 만나는 코너부를 포함하고, 상기 복수의 돌출 패턴은 상기 메인부의 상기 코너부로부터 돌출되는 표시 장치.
  15. 제14 항에 있어서,
    상기 기판은 상기 메인부의 중앙에 위치하는 평탄부, 상기 평탄부의 각 에지에서 하측으로 휘어진 단곡부 및 이웃하는 상기 단곡부가 만나는 위치에 배치된 복곡부를 포함하되, 상기 돌출 패턴은 상기 복곡부에 위치하는 표시 장치.
  16. 제15 항에 있어서,
    이웃하는 상기 복수의 돌출 패턴의 일 측면은 상호 접촉하는 표시 장치.
  17. 메인부 및 상기 메인부의 에지로부터 외측 방향으로 돌출된 복수의 돌출 패턴을 포함하는 기판, 상기 기판의 상기 각 돌출 패턴 상에 배치된 표시층, 상기 표시층을 덮는 제1 절연막을 포함하는 표시 패널로서, 이웃하는 상기 복수의 돌출 패턴의 일 측면은 절개부를 사이에 두고 분리되어 서로 대향하고, 상기 각 돌출 패턴 상에서 상기 제1 절연막은 상기 표시층의 상면 및 측면을 커버하며, 이웃하는 상기 돌출 패턴 상의 상기 제1 절연막이 평면도 상 상기 절개부를 사이에 두고 분리되어 서로 대향하는 표시 패널을 제공하는 단계;
    상기 절개부, 및 상기 절개부 상부의 공간으로서 이웃하는 상기 돌출 패턴 상의 상기 제1 절연막이 평면도 상 상기 절개부를 사이에 두고 분리되어 서로 대향하는 공간 내에 희생층을 배치하는 단계;
    상기 제1 절연막 및 상기 희생층 상에 제2 절연막을 형성하는 단계;
    상기 희생층 상의 상기 제2 절연막을 선택적으로 제거하는 단계; 및
    상기 희생층을 제거하는 단계를 포함하는 표시 장치의 제조 방법.
  18. 제17 항에 있어서,
    상기 표시층에 포함된 발광 소자 상부에 평탄화막을 배치하는 단계를 더 포함하는 표시 장치의 제조 방법.
  19. 메인부 및 상기 메인부의 에지로부터 외측 방향으로 돌출된 복수의 돌출 패턴을 포함하는 기판, 상기 기판의 상기 각 돌출 패턴 상에 배치된 표시층을 포함하는 표시 패널로서, 이웃하는 상기 복수의 돌출 패턴의 일 측면은 절개부를 사이에 두고 분리되어 서로 대향하는 표시 패널을 제공하는 단계;
    상기 표시층에 포함된 발광 소자 상부에 평탄화막을 배치함과 동시에, 상기 절개부를 사이에 두고 분리되어 서로 대향하는 공간 내에 희생층을 배치하는 단계;
    상기 평탄화막 및 상기 희생층 상에 절연막을 배치하는 단계;
    상기 희생층 상의 상기 절연막을 선택적으로 제거하는 단계; 및
    상기 희생층을 제거하는 단계를 포함하는 표시 장치의 제조 방법.
  20. 제19 항에 있어서,
    상기 희생층은 상기 절개부 상부의 공간에 배치되지 않는 표시 장치의 제조 방법.
KR1020220003198A 2022-01-10 2022-01-10 표시 장치 및 표시 장치의 제조 방법 KR20230108741A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220003198A KR20230108741A (ko) 2022-01-10 2022-01-10 표시 장치 및 표시 장치의 제조 방법
CN202211542157.8A CN116419624A (zh) 2022-01-10 2022-12-02 显示装置和制造该显示装置的方法
US18/068,348 US20230225158A1 (en) 2022-01-10 2022-12-19 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220003198A KR20230108741A (ko) 2022-01-10 2022-01-10 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230108741A true KR20230108741A (ko) 2023-07-19

Family

ID=87055374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220003198A KR20230108741A (ko) 2022-01-10 2022-01-10 표시 장치 및 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US20230225158A1 (ko)
KR (1) KR20230108741A (ko)
CN (1) CN116419624A (ko)

Also Published As

Publication number Publication date
US20230225158A1 (en) 2023-07-13
CN116419624A (zh) 2023-07-11

Similar Documents

Publication Publication Date Title
CN111326560B (zh) 显示基板和显示装置
US11844263B2 (en) Display panel having one display region surrounding another displayer region and display device having the same
US20220352292A1 (en) Display substrate and display device
WO2021077695A1 (zh) 显示面板及显示装置
KR20220004871A (ko) 표시 장치와 그의 제조 방법
US20230012412A1 (en) Display substrate and method of manufacturing the same, and display device
KR20220170385A (ko) 표시 장치
KR20220021945A (ko) 표시 장치와 그의 제조 방법
CN107688263B (zh) 显示面板
WO2023141836A1 (zh) 触控结构、触控显示面板及显示装置
EP4002477A2 (en) Display device and method of providing the same
US12016195B2 (en) Display device including corner display having cutouts and dams
CN115863349A (zh) 显示装置和制造显示装置的方法
KR20230108741A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230121182A (ko) 표시 장치
CN218831219U (zh) 显示装置
US20240274767A1 (en) Display substrate
US20230055419A1 (en) Display device
WO2023137663A1 (zh) 显示基板和显示装置
US20240023413A1 (en) Display device having a cover layer and method ofmanufacturing the same
KR20230111675A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230132671A (ko) 표시패널의 제조방법
KR20240155408A (ko) 표시 장치 및 이의 제조 방법
KR20230026597A (ko) 전자 장치 및 전자 장치 제조 방법
KR20240059731A (ko) 표시 장치 및 이의 제조 방법