KR20230108730A - 촬상 장치 및 전자 기기 - Google Patents

촬상 장치 및 전자 기기 Download PDF

Info

Publication number
KR20230108730A
KR20230108730A KR1020237019343A KR20237019343A KR20230108730A KR 20230108730 A KR20230108730 A KR 20230108730A KR 1020237019343 A KR1020237019343 A KR 1020237019343A KR 20237019343 A KR20237019343 A KR 20237019343A KR 20230108730 A KR20230108730 A KR 20230108730A
Authority
KR
South Korea
Prior art keywords
reference signal
pixel
semiconductor chip
input
transistor
Prior art date
Application number
KR1020237019343A
Other languages
English (en)
Inventor
타카시 모우에
요스케 우에노
토모노리 야마시타
유헤이 오오사코
켄고 우메다
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20230108730A publication Critical patent/KR20230108730A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

아날로그-디지털 변환기에 있어서, 신호선과 부하 전류원의 사이에 삽입된 비교기의 입력 트랜지스터에 의해 초래되는 촬상 장치 전체의 다이나믹 레인지의 감소를 억제할 수 있는 촬상 장치를 제공한다. 본 개시의 촬상 장치는, 부하 전류원, 화소로부터 독출된 신호를 전송하는 신호선과 부하 전류원의 사이에 접속된 입력 트랜지스터를 가지는 비교기 및 화소의 전하 전압 변환부로 소정의 참조 신호를 공급하는 참조 신호 공급부를 포함한다.

Description

촬상 장치 및 전자 기기
[관련 출원에의 상호 참조]
이 출원은 2020년 12월 1일에 출원된 일본특허출원 특원2020-199510호에 대한 우선권을 주장하며, 상기 출원의 전체 내용은 참고로 여기에 결합된다.
본 개시는 촬상 장치 및 전자 기기에 관한 것이다.
화소로부터 독출되는 아날로그의 화소 신호를 디지털화하는 아날로그-디지털 변환부가 촬상 장치에 탑재되어 있다. 촬상 장치에 탑재되는 아날로그-디지털 변환부는, 화소 열(pixel column)에 대응해서 배치된 복수의 아날로그-디지털 변환기를 포함하는, 소위 열-병렬형 아날로그-디지털 변환부(column-parallel analog-digital conversion section)이다.
열-병렬형 아날로그-디지털 변환부에 포함되는 아날로그-디지털 변환기로서, 예를 들어, 화소로부터 독출되는 아날로그 화소 신호와 소정의 참조 신호를 비교함으로써, 아날로그 화소 신호를 디지털화하는, 소위, 단일-경사형 아날로그-디지털 변환기(single-slope analog-to-digital converter)가 알려져 있다.
단일-경사형 아날로그-디지털 변환기는, 예를 들어, 아날로그 화소 신호와 소정의 참조 신호를 비교하는 비교기와, 이 비교기의 비교 결과에 기초하여 계수를 행하는 카운터를 포함한다. 단일-경사형 아날로그-디지털 변환기를 포함하는 촬상 장치로서, 예를 들어, 아날로그 화소 신호와 소정의 참조 신호를 비교하는 비교기의 입력 트랜지스터가, 화소로부터 독출된 신호를 전송하는 신호선과 부하 전류원의 사이에 삽입되어 있는 구성을 갖는 촬상 장치가 제안되어 있다 (예를 들어, 특허문헌 1 참조).
WO 2020/170518 A1
상술한 바와 같이, 특허문헌 1에 기재된 촬상 장치에서는, 아날로그-디지털 변환기의 비교기의 입력 트랜지스터가, 화소로부터 독출된 신호를 전송하는 신호선과 부하 전류원의 사이에 삽입되어 있다. 이와 같이, 신호선과 부하 전류원의 사이에 입력 트랜지스터가 삽입되는 것에 의해, 하나의 트랜지스터를 위한 여분의 드레인-소스간 전압Vds이 필요하게 된다. 그 결과, 선형성이 보증되는 신호선 전위의 하한이 상승하고, 촬상 장치 전체의 다이나믹 레인지가 감소한다.
아날로그-디지털 변환기에 있어서 신호선과 부하 전류원의 사이에 삽입된 비교기의 입력 트랜지스터에 기인하는 촬상 장치 전체의 다이나믹 레인지 감소를 억제할 수 있는 촬상 장치 및 이 촬상 장치를 포함하는 전자 기기를 제공하는 것이 요망된다.
본 개시의 일 실시 형태에 따르면,
부하 전류원;
화소로부터 독출된 신호를 전송하는 신호선과 상기 부하 전류원의 사이에 접속된 입력 트랜지스터를 가지는 비교기; 및
상기 화소의 전하-전압 변환부에 소정의 참조 신호를 공급하는 참조 신호 공급부를 포함하는, 촬상 장치가 제공된다.
본 개시의 다른 실시 형태에 따르면,
부하 전류원;
화소로부터 독출된 신호를 전송하는 신호선과 상기 부하 전류원의 사이에 접속된 입력 트랜지스터를 가지는 비교기; 및
상기 화소의 전하-전압 변환부에 소정의 참조 신호를 공급하는 참조 신호 공급부를 포함하는, 촬상 장치를 포함하는 전자 기기가 제공된다.
본 개시에 따른 촬상 장치 및 이를 포함하는 전자 기기에 의하면, 아날로그-디지털 변환기에 있어서, 신호선과 부하 전류원의 사이에 삽입된 비교기의 입력 트랜지스터에 의해 초래되는 촬상 장치 전체의 다이나믹 레인지의 감소를 억제할 수 있다.
[도 1] 도 1은 본 개시의 일 실시 형태에 따른 기술이 적용되는 촬상 장치의 일례인 CMOS 이미지 센서의 시스템 구성의 개략을 모식적으로 나타내는 블록도이다.
[도 2] 도 2는 화소의 회로 구성의 일례를 나타내는 회로도이다.
[도 3a] 도 3a는 플랫형 칩 구조(flat type chip structure)를 모식적으로 나타내는 사시도이다.
[도 3b] 도 3b는 적층형 반도체 칩 구조를 모식적으로 나타내는 분해 사시도이다.
[도 4] 도 4는 아날로그-디지털 변환부의 구성의 일례를 모식적으로 나타내는 블록도이다.
[도 5] 도 5는 종래 기술에 따른 비교기의 회로 구성의 일례를 나타내는 회로도이다.
[도 6] 도 6은 본 개시의 제1 실시 형태에 따른 CMOS 이미지 센서의 비교기를 포함하는 하나의 화소 열에 대한 회로 구성의 일례를 나타내는 회로도이다.
[도 7] 도 7은 본 개시의 제1 실시 형태에 따른 CMOS 이미지 센서의 동작을 설명하기 위한 타이밍 차트이다.
[도 8a] 도 8a는 램프파 참조 신호가 플로팅 디퓨전(FD)의 전위와 중첩되는 것을 나타내는 도면이다.
[도 8b] 도 8b는 비교기의 비교 동작의 설명도이다.
[도 9] 도 9는 본 개시의 제2 실시 형태에 따른 CMOS 이미지 센서의 비교기를 포함하는 하나의 화소 열에 대한 회로 구성의 일례를 나타내는 회로도이다.
[도 10] 도 10은 본 개시의 제2 실시 형태에 따른 CMOS 이미지 센서의 동작을 기술하기 위한 타이밍 차트이다.
[도 11] 도 11은 본 개시의 제3 실시 형태에 따른 CMOS 이미지 센서의 비교기를 포함하는 하나의 화소 열에 대한 회로 구성의 일례를 나타내는 회로도이다.
[도 12] 도 12는 실시예 1에 따른 참조 신호 공급부의 구성의 일례를 나타내는 회로도이다.
[도 13] 도 13은 실시예 2에 따른 참조 신호 공급부의 구성의 일례를 나타내는 회로도이다.
[도 14] 도 14는 실시예 3에 따른 참조 신호 공급부의 구성의 일례를 나타내는 회로도이다.
[도 15] 도 15는 실시예 4에 따른 참조 신호 공급부의 구성의 일례를 나타내는 회로도이다.
[도 16] 도 16은 실시예 5에 따른 참조 신호 공급부의 구성의 일례를 나타내는 회로도이다.
[도 17] 도 17은 실시예 6에 따른 참조 신호 공급부의 구성의 일례를 나타내는 회로도이다.
[도 18] 도 18은 실시예 7에 따른 참조 신호 공급부의 구성의 일례를 나타내는 회로도이다.
[도 19] 도 19는 실시예 8에 따른 참조 신호 공급부의 구성의 일례를 나타내는 회로도이다.
[도 20] 도 20은 실시예 9에 따른 참조 신호 공급부의 구성의 일례를 나타내는 회로도이다.
[도 21] 도 21은 실시예 10에 따른 참조 신호 공급부의 구성의 일례를 나타내는 회로도이다.
[도 22] 도 22는 실시예 11에 따른 참조 신호 공급부의 구성의 일례를 나타내는 회로도이다.
[도 23] 도 23은 회로 구성예 1에 따른 화소 회로를 나타내는 회로도이다.
[도 24] 도 24는 회로 구성예 2에 따른 화소 회로를 나타내는 회로도이다.
[도 25] 도 25는 회로 구성예 3에 따른 화소 회로를 나타내는 회로도이다.
[도 26] 도 26은 배선 구조예 1에 따른 칩간 배선 구조의 설명도이다.
[도 27] 도 27은 배선 구조예 2에 따른 칩간 배선 구조의 설명도이다.
[도 28] 도 28은 배선 구조예 3에 따른 칩간 배선 구조의 설명도이다.
[도 29] 도 29는 배선 구조예 4에 따른 칩간 배선 구조의 설명도이다.
[도 30] 도 30은 배선 구조예 5에 따른 칩간 배선 구조의 설명도이다.
[도 31] 도 31은 배선 구조예 6에 따른 칩간 배선 구조의 설명도이다.
[도 32] 도 32는 본 개시의 일 실시 형태에 따른 기술의 응용예를 나타내는 도면이다.
[도 33] 도 33은 본 개시의 전자 기기의 일례인 촬상 시스템의 구성예의 개략을 나타내는 블록도이다.
[도 34] 도 34는 본 개시의 실시 형태에 따른 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성예를 나타내는 블록도이다.
[도 35] 도 35는 이동체 제어 시스템에서 촬상부의 설치 위치의 예를 나타내는 도면이다.
이하, 본 개시에 따른 기술을 실시하기 위한 형태(이하, “실시 형태”라고 한다)에 대해서 도면을 참조하여 상세하게 설명한다. 본 개시에 따른 기술은 상기 실시 형태에 한정되는 것은 아니다. 이하의 설명에 있어서, 동일한 요소 또는 동일한 기능을 가지는 요소에는 동일한 부호를 사용하며, 중복되는 설명은 생략한다. 한편, 설명은 이하의 순서로 행해진다.
1. 본 개시의 촬상 장치 및 전자 기기에 관한 전체적인 설명
2. 본 개시에 따른 기술이 적용되는 촬상 장치
2-1. CMOS 이미지 센서의 구성예
2-2. 화소의 회로 구성예
2-3. 반도체 칩 구조
2-3-1. 플랫형 반도체 칩 구조
2-3-2. 적층형 반도체 칩 구조
2-4. 아날로그-디지털 변환부의 구성예
2-5. 아날로그-디지털 변환기의 비교기
2-6. 참조예에 따른 비교기
2-6-1. 종래 기술에 따른 비교기의 회로 구성예
2-6-2. 종래 기술에 따른 비교기의 문제점
3. 본 개시의 제1 실시 형태(램프파 참조 신호가 플로팅 디퓨전(FD)에 인가되는 예)
3-1. 비교기를 포함하는 하나의 화소 열에 대한 회로 구성예
4. 본 개시의 제2 실시 형태(램프파 참조 신호의 오프셋 부분이 램프 파형으로부터 분리되고, 상하 반전되며, 그리고 비교기에 입력되는 예)
4-1. 비교기를 포함하는 하나의 화소 열에 대한 회로 구성예
5. 본 개시의 제3 실시 형태(화소 공유의 예)
5-1. 비교기를 포함하는 하나의 화소 열에 대한 회로 구성예
6. 참조 신호 공급부의 구성예
6-1. 실시예 1(램프파 참조 신호가 열 방향을 따라 공급되는 예)
6-2. 실시예 2(실시예 1의 변형예: 참조 신호 생성부가 전체 화소 열에 대하여 공통이 되도록 배치되는 예)
6-3. 실시예 3(실시예 2의 변형예: 참조 신호 생성부에서 생성된 참조 신호가 각 화소 열에 직접 공급되는 예)
6-4. 실시예 4(실시예 3의 변형예: 행렬 형상 화소 어레이의 상하 양측에서 구동하는 예)
6-5. 실시예 5(램프파 참조 신호가 행 방향을 따라 공급되는 예)
6-6. 실시예 6(실시예 5의 변형예: 행렬 형상 화소 어레이의 좌우 양측에서 구동하는 예)
6-7. 실시예 7(실시예 5의 변형예: 참조 신호 생성부가 전체 화소 행에 대하여 공통이 되도록 배치되는 예)
6-8. 실시예 8(실시예 7의 변형예: 행렬 형상 화소 어레이의 좌우 양측에서 구동하는 예)
6-9. 실시예 9(참조 신호가 화소 단위의 메쉬 패턴으로 공급되는 예)
6-10. 실시예 10(실시예 9의 변형예: 참조 신호의 배선과 참조 신호 생성부의 사이에 버퍼가 개재되는 예)
6-11. 실시예 11(램프파 참조 신호가 행렬 형상 화소 어레이의 중앙 부분으로부터 열 방향으로 공급되는 예)
7. 화소 회로의 회로 구성예
7-1. 회로 구성예 1(입력 용량 소자 앞에 버퍼가 설치되어 있는 예)
7-2. 회로 구성예 2(버퍼의 정전류원 트랜지스터가 화소와는 다른 칩에 설치되어 있는 예)
7-3. 회로 구성예 3(참조 신호 생성부가 화소 내에 설치되어 있는 예)
8. 적층형 반도체 칩 구조에 있어서 칩간 배선 구조의 예
8-1. 배선 구조예 1(2층 칩 구조에 있어서, 칩간 배선 구조의 예)
8-2. 배선 구조예 2(2층 칩 구조에 있어서, 참조 신호 생성부의 출력부에서 칩들 사이의 전기적 접속이 되어 있는 예)
8-3. 배선 구조예 3(2층 칩 구조에 있어서, 화소마다 참조 신호 생성부가 설치되어 있는 예)
8-4. 배선 구조예 4(3층 칩 구조에 있어서, 칩간 배선 구조의 예)
8-5. 배선 구조예 5(3층 칩 구조에 있어서, 참조 신호 생성부의 출력부에서 칩들 사이의 전기적 접속이 되어 있는 예)
8-6. 배선 구조예 6(3층 칩 구조에 있어서, 화소마다 참조 신호 생성부가 설치되어 있는 예)
9. 변형예
10. 응용예
11. 본 개시에 따른 기술의 응용예
11-1. 본 개시의 전자 기기(촬상 장치의 예)
11-2. 이동체에의 응용예
12. 본 개시가 취할 수 있는 구성
<본 개시의 촬상 장치 및 전자 기기에 관한 전체적인 설명>
본 개시의 촬상 장치 및 전자 기기에 있어서, 소정의 참조 신호는 소정의 기울기로 선형으로 변화하는, 경사 파형 전압(voltage with a sloping waveform)일 수 있다. 또한, 비교기는, 신호선을 통해서 공급되며 또한 경사 파형 전압과 중첩되는 신호 전압과 소정의 기준 전압을 비교하는 구성일 수 있다.
상술한 바람직한 구성을 포함하는 본 개시의 촬상 장치 및 전자 기기에 있어서, 경사 파형 전압이 경사 부분(slope portion)과 오프셋 부분(offset portion)을 포함할 경우에, 경사 파형 전압의 경사 부분은 용량 소자를 통해서 전하-전압 변환부(charge-voltage conversion section)에 입력되고, 그리고 경사 파형 전압의 오프셋 부분은 경사 부분에 대해 극성이 반전되어서 소정의 기준 전압으로서 비교기에 입력된다.
또한, 상술한 바람직한 구성을 포함하는 본 개시의 촬상 장치 및 전자 기기에 있어서, 참조 신호 공급부는 복수의 화소들 사이에서 공유되어 있는 전하-전압 변환부로 소정의 참조 신호를 공급하는 구성으로 할 수 있다. 또한, 참조 신호 공급부는 소정의 참조 신호를 생성하는 참조 신호 생성부와, 참조 신호 생성부에서 생성된 참조 신호를 화소의 전하-전압 변환부에 인가하는 입력 용량 소자를 포함할 수 있다.
또한, 상술한 바람직한 구성을 포함하는 본 개시의 촬상 장치 및 전자 기기에 있어서, 참조 신호 공급부는, 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 열 방향을 따라, 참조 신호를 화소의 전하-전압 변환부로 공급하는 구성으로 할 수 있다. 게다가, 참조 신호 생성부는 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 모든 화소 열에 대하여 공통이 되게 배치될 수 있다. 게다가, 참조 신호 생성부는 열 방향에 있어서 화소 어레이의 양측에 각각 배치될 수도 있다.
또한, 상술한 바람직한 구성을 포함하는 본 개시의 촬상 장치 및 전자 기기에 있어서, 참조 신호 공급부는, 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 행 방향을 따라, 참조 신호를 화소의 전하-전압 변환부로 공급하는 구성으로 할 수 있다. 게다가, 참조 신호 생성부는 화소 어레이의 모든 화소 행에 대하여 공통이 되게 배치될 수 있다. 게다가, 참조 신호 생성부는 행 방향에 있어서 화소 어레이의 양측에 각각 배치될 수 있다.
또한, 상술한 바람직한 구성을 포함하는 본 개시의 촬상 장치 및 전자 기기에 있어서, 참조 신호 생성부는, 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 각 화소에 대하여 화소 단위로, 참조 신호를 화소의 전하-전압 변환부로 공급하는 구성으로 할 수 있다. 또한, 참조 신호 생성부는, 화소 어레이의 중앙 부분으로부터 열 방향을 따라, 참조 신호를 화소의 전하-전압 변환부로 공급하는 구성으로 할 수 있다.
또한, 상술한 바람직한 구성을 포함하는 본 개시의 촬상 장치 및 전자 기기에 있어서, 화소에는 버퍼가 입력 용량 소자 앞에 구비되어 있을 수 있다. 그 대신에, 참조 신호 생성부는 화소 내에 구비되어 있을 수 있다.
또한, 상술한 바람직한 구성을 포함하는 본 개시의 촬상 장치 및 전자 기기에 있어서, 적어도 2개의 반도체 칩이 적층되어서 이루어지는 적층형 반도체 칩 구조를 가질 경우에, 화소와 비교기는 각각 다른 반도체 칩에 형성되어 있을 수 있다. 또한, 제1층 반도체 칩 및 제2층 반도체 칩이 적층된 2층 칩 구조일 경우에, 제1층 반도체 칩에는 화소가 형성되어 있고, 제2층 반도체 칩에는 비교기 및 참조 신호 생성부가 형성되어 있을 수 있다. 그 대신에, 제1층 반도체 칩, 제2층 반도체 칩 및 제3층 반도체 칩이 적층된 3층 칩 구조일 경우에, 제1층 반도체 칩에는 광전 변환 소자가 형성되어 있고, 제2층 반도체 칩에는 광전 변환 소자를 제외한 화소의 구성 소자가 형성되어 있으며, 제3층 반도체 칩에는 비교기 및 참조 신호 생성부가 형성되어 있을 수 있다.
<본 개시에 관한 기술이 적용되는 촬상 장치>
본 개시에 따른 기술이 적용되는 촬상 장치로서, X-Y 어드레스 방식의 촬상 장치의 일종인 상보형 금속 산화물 반도체(Complementary Metal Oxide Semiconductor, CMOS) 이미지 센서를 예로 들어서 설명한다. CMOS 이미지 센서는, CMOS 프로세스를 적용하거나 또는 부분적으로 사용해서 제작된 이미지 센서이다.
(CMOS 이미지 센서의 구성예)
도 1은 본 개시에 따른 기술이 적용되는 촬상 장치의 일례인 CMOS 이미지 센서의 시스템 구성의 개략을 모식적으로 나타내는 블록도이다.
본 적용예에 따른 CMOS 이미지 센서(1)는 화소 어레이부(11) 및 이 화소 어레이부(11)의 주변 회로부를 포함한다. 화소 어레이부(11)는, 수광 소자를 포함하는 화소(화소 회로)(20)가 행 방향 및 열 방향, 즉 행렬 형상으로 2차원으로 배열된 구성을 갖는다. 여기에서, 행 방향이란 화소 행에서의 화소(20)의 배열 방향을 말하고, 열 방향이란 화소 열에서의 화소(20)의 배열 방향을 말한다. 화소(20)는 광전 변환을 행하여 수신한 광량에 따른 광전하를 생성하고 축적한다.
화소 어레이부(11)의 주변 회로부는, 예를 들면, 행 선택부(12), 아날로그-디지털 변환부(13), 신호 처리부로서의 로직 회로부(14) 및 타이밍 제어부(15) 등을 포함한다.
화소 어레이부(11)에서, 행렬 형상의 화소 어레이의 각 화소 행에 대하여 화소 제어선(31)(311 내지 31m)이 행 방향을 따라 배선되어 있다. 또한, 각 화소 열에 대하여 신호선(32)(321 내지 32n)이 열 방향을 따라 배선되어 있다. 화소 제어선(31)은 화소(20)로부터 신호를 독출할 때 구동을 행하기 위한 구동 신호를 전송한다. 도 1에서는, 화소 제어선(31)이 1개의 배선으로서 도시되어 있지만, 화소 제어선(31)의 갯수는 1개에 한정되는 것이 아니다. 화소 제어선(31)의 일단은 각 행에 대응하는 행 선택부(12)의 출력단에 접속되어 있다.
이하에, 화소 어레이부(11)의 주변 회로부의 각 구성 요소, 즉, 행 선택부(12), 아날로그-디지털 변환부(13), 로직 회로부(14) 및 타이밍 제어부(15)에 대해서 설명한다.
행 선택부(12)는 시프트 레지스터, 어드레스 디코더 등을 포함하며, 화소 어레이부(11)의 각 화소(20)를 선택할 때 화소 행의 스캐닝(scanning)과 화소 행의 어드레스를 제어한다. 행 선택부(12)의 구체적인 구성이 도시되어 있지는 않지만, 행 선택부(12)는 일반적으로 독출 스캐닝 시스템(read scanning system)과 스윕 스캐팅 시스템(sweep scanning system)의 2개의 스캐닝 시스템을 포함한다.
화소(20)로부터 화소 신호를 독출하기 위해서, 독출 스캐닝 시스템은 화소 어레이부(11)의 화소(20)를 행 단위로 순서대로 선택하여 스캐닝한다. 화소(20)로부터 독출되는 화소 신호는 아날로그 신호이다. 스윕 스캐팅 시스템은, 독출 스캐닝 시스템에 의해 독출 스캐팅이 행해지는 독출 행에 대하여, 그 독출 스캐닝보다도 셔터 스피드에 대응하는 시간만큼 앞서서 스윕 스캐닝을 수행한다.
스윕 스캐닝 시스템에 의한 스윕 스캐닝에 의해, 독출 행의 화소(20)의 광전 변환 소자로부터 불필요한 전하가 제거되며, 이에 의하여 광전 변환 소자가 리셋된다. 그리고, 스윕 스캐닝 시스템에 의하여 불필요 전하가 제거됨(리셋을 수행함)에 따라서, 이른바 전자 셔터 동작이 행해진다. 여기서, 전자 셔터 동작이란 광전 변환 소자의 광전하를 버리고 새롭게 노광을 시작(광전하의 축적을 시작)하는 동작을 지칭한다.
아날로그-디지털 변환부(13)는, 화소 어레이부(11)의 화소 열에 대응해서 (예를 들면, 각 화소 열에 대해서) 설치된 복수의 아날로그-디지털 변환기(ADC)의 집합을 포함한다. 아날로그-디지털 변환부(13)는, 각 화소 열에 대한 신호선(321 내지 32n) 각각을 통해서 출력되는 아날로그 화소 신호를 디지털 신호로 변환하는, 열-병렬형 아날로그-디지털 변환부이다.
아날로그-디지털 변환부(13)에 있어서의 아날로그-디지털 변환기로서, 예를 들면, 참조 신호 비교형 아날로그-디지털 변환기의 일례인 단일-경사형 아날로그-디지털 변환기가 사용될 수 있다.
신호 처리부인 로직 회로부(14)는, 아날로그-디지털 변환부(13)에 의하여 디지털화된 화소 신호를 판독하고 소정의 신호 처리를 행한다. 구체적으로는, 로직 회로부(14)에서는, 소정의 신호 처리로서, 예를 들면, 수직선 결함과 점 결함의 수정, 신호의 클램핑, 또는 병렬-직렬 변환(parallel-serial conversion), 압축, 부호화, 가산, 평균화 또는 간헐적인 가동(intermittent operation) 등과 같은 디지털 신호 처리가 행해진다. 로직 회로부(14)는 생성된 화상 데이터를 CMOS 이미지 센서(1)의 출력 신호(OUT)로서 후단의 장치로 출력한다.
타이밍 제어부(15)는 외부로부터 주어지는 동기 신호에 기초하여 여러 가지 타이밍 신호, 클럭 신호 및 제어 신호 등을 생성한다. 그리고, 타이밍 제어부(15)는 생성된 신호에 기초하여 행 선택부(12), 아날로그-디지털 변환부(13) 및 로직 회로부(14) 등의 구동 제어를 수행한다.
(화소의 회로 구성예)
도 2는 화소(20)의 회로 구성의 일례를 나타내는 회로도이다. 화소(20)는 광전 변환 소자로서, 예를 들어, 포토다이오드(21)를 포함한다. 화소(20)는 포토다이오드(21) 이외에, 전송 트랜지스터(22), 리셋 트랜지스터(23), 증폭 트랜지스터(24) 및 선택 트랜지스터(25)를 포함한다.
전송 트랜지스터(22), 리셋 트랜지스터(23), 증폭 트랜지스터(24) 및 선택 트랜지스터(25)를 포함하는 상기 4개의 트랜지스터로서, 예를 들면, N채널 MOS 전계 효과 트랜지스터(FET)가 사용된다. 그러나, 여기에서 예시한 4개의 트랜지스터(22 내지 25)의 도전형 조합은 일례에 불과하며, 본 개시가 이 조합에 한정되는 것은 아니다.
화소(20)의 경우에, 전술한 화소 제어선(31)(311 내지 31m)으로서, 복수의 화소 제어선이 동일한 화소 행의 각 화소(20)에 대하여 공통이 되도록 배선되어 있다. 복수의 화소 제어선은, 각 화소 행에 대응하는 행 선택부(12)의 출력단에 화소 행 단위로 접속되어 있다. 행 선택부(12)는 복수의 화소 제어선에 대하여 전송 신호(TRG), 리셋 신호(RST) 및 선택 신호(SEL)를 적절히 출력한다.
포토다이오드(21)에서, 애노드 전극은 저전위측 전원(예를 들면, 그라운드)에 접속되어 있고, 수신된 광은 그 광량에 대응하는 전하량의 광전하(여기서는, 광전자)로 광전 변환되어서 그 광전하가 축적된다. 포토다이오드(21)의 캐소드 전극은 전송 트랜지스터(22)를 통해서 증폭 트랜지스터(24)의 게이트 전극에 전기적으로 접속되어 있다. 여기에서, 증폭 트랜지스터(24)의 게이트 전극이 전기적으로 접속된 영역은 플로팅 디퓨전(플로팅 디퓨전 영역/불순물 확산 영역)(FD)이다. 플로팅 디퓨전(FD)은 전하를 전압으로 변환하는 전하-전압 변환부이다.
하이 레벨에서 액티브가 되는 전송 신호(TRG)(예를 들면, VDD 레벨)가 행 선택부(12)로부터 전송 트랜지스터(22)의 게이트 전극에 인가된다. 전송 트랜지스터(22)가 전송 신호(TRG)에 응답해서 도통 상태가 되는 경우에는, 포토다이오드(21)에 의한 광전 변환을 통해 획득되고 또한 포토다이오드(21)에 축적되는 광전하는, 플로팅 디퓨전(FD)으로 전송된다.
리셋 트랜지스터(23)는 고전위측 전원 전압(VDD)의 노드와 플로팅 디퓨전(FD)의 사이에 접속되어 있다. 하이 레벨에서 액티브가 되는 리셋 신호(RST)는 행 선택부(12)로부터 리셋 트랜지스터(23)의 게이트 전극에 인가된다. 리셋 트랜지스터(23)는 리셋 신호(RST)에 응답해서 도통 상태가 되고, 플로팅 디퓨전(FD)의 전하를 전압(VDD)의 노드에 버리는 것에 의해 플로팅 디퓨전(FD)을 리셋한다.
증폭 트랜지스터(24)에서, 게이트 전극이 플로팅 디퓨전(FD)에 접속되어 있고, 드레인 전극이 고전위측 전원 전압(VDD)의 노드에 접속되어 있다. 증폭 트랜지스터(24)는 포토다이오드(21)에 의해 수행되는 광전 변환에 의해 얻어지는 신호를 독출하는 소스 팔로워(source follower)의 입력부로서 기능한다. 즉, 증폭 트랜지스터(24)에서는 소스 전극이 선택 트랜지스터(25)를 통해서 신호선(32)에 접속되어 있다.
선택 트랜지스터(25)에서, 드레인 전극은 증폭 트랜지스터(24)의 소스 전극에 접속되어 있고, 소스 전극은 신호선(32)에 접속되어 있다. 하이 레벨에서 액티브가 되는 선택 신호(SEL)는 행 선택부(12)로부터 선택 트랜지스터(25)의 게이트 전극에 인가된다. 선택 트랜지스터(25)는 선택 신호(SEL)에 응답해서 도통 상태가 되며, 그리하여 증폭 트랜지스터(24)로부터 출력되는 신호는 화소(20)가 선택된 상태에서 신호선(32)에 전달된다.
한편, 상기한 회로예에서, 4개의 트랜지스터(Tr), 즉 전송 트랜지스터(22), 리셋 트랜지스터(23), 증폭 트랜지스터(24) 및 선택 트랜지스터(25)를 포함하는 4Tr 구성이 화소(20)의 예로서 기술되어 있지만, 화소(20)는 이것에만 한정되는 것은 아니다. 예를 들면, 화소(20)는, 선택 트랜지스터(25)를 생략하고, 증폭 트랜지스터(24)가 선택 트랜지스터(25)의 기능을 갖는 3Tr 구성이 될 수도 있고, 필요에 따라 증가된 개수의 트랜지스터를 포함하는 5 또는 그 이상의 Tr 구성으로 할 수도 있다.
상기의 회로 구성예의 화소(20)로부터, 리셋 트랜지스터(23)에 의해 플로팅 디퓨전(FD)이 리셋될 때의 리셋 레벨인 리셋 신호(소위, P상 신호)와, 포토다이오드(21)에서의 광전 변환에 기초한 신호 레벨인 데이터 신호(소위, D상 신호)가 순서대로 출력된다. 즉, 화소(20)로부터 출력되는 화소 신호는, 리셋될 때의 리셋 신호 및 포토다이오드(21)에서 광전 변환할 때의 데이터 신호를 포함한다.
(반도체 칩 구조)
상기한 구성를 갖는 CMOS 이미지 센서(1)의 반도체 칩 구조로서, 플랫형 반도체 칩 구조 및 적층형 반도체 칩 구조가 예시될 수 있다. 또한, 화소 구조는, 배선층이 형성되어 있는 측의 기판면을 외면(전면)으로 할 경우에, 그 반대측의 이면측에서 조사되는 광을 받아들이는 이면 조사형 화소 구조일 수도 있고, 전면측에서 조사되는 광을 받아들이는 전면 조사형 화소 구조일 수도 있다.
이하에, 플랫형 반도체 칩 구조 및 적층형 반도체 칩 구조의 개략에 대해서 설명한다.
(플랫형 반도체 칩 구조)
도 3a는 CMOS 이미지 센서(1)의 플랫형 칩 구조를 모식적으로 나타내는 사시도이다. 도 3a에 나타낸 바와 같이, 플랫형 반도체 칩 구조는, 화소 어레이부(11)의 주변 회로부의 각 구성 요소가, 화소(20)가 행렬 형상으로 배열되어 있는 화소 어레이부(11)와 같은 반도체 기판(41) 상에 형성되어 있는 구조이다. 구체적으로, 행 선택부(12), 아날로그-디지털 변환부(13), 로직 회로부(14) 및 타이밍 제어부(15) 등이 화소 어레이부(11)와 같은 반도체 기판(41) 상에 형성되어 있다. 외부 접속용이나 전원 공급용 패드(42)가, 예를 들면, 제1층 반도체 칩(41)의 좌우 양단부에 설치되어 있다.
(적층형 반도체 칩 구조)
도 3b는 CMOS 이미지 센서(1)의 적층형 반도체 칩 구조를 모식적으로 나타내는 분해 사시도이다. 도 3b에 나타낸 바와 같이, 적층형 반도체 칩 구조, 즉, 소위 적층형 구조는, 제1층 반도체 칩(43) 및 제2층 반도체 칩(44)을 포함하는 적어도 2개 반도체 칩이 적층된 구조이다.
적층형 반도체 칩 구조에 있어서, 제1층 반도체 칩(43)은, 각각 광전 변환 소자(예를 들면, 포토다이오드(21))를 포함하는 화소(20)가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이부(11)가 형성되어 있는 화소 칩이다. 예를 들어, 제1층 반도체 칩(43)의 좌우 양단부에는 외부 접속용이나 전원 공급용 패드(42)가 설치되어 있다.
제2층 반도체 칩(44)은, 화소 어레이부(11)의 주변 회로부, 즉 행 선택부(12), 아날로그-디지털 변환부(13), 로직 회로부(14) 및 타이밍 제어부(15) 등이 형성되어 있는 회로 칩이다. 여기에서, 행 선택부(12), 아날로그-디지털 변환부(13), 로직 회로부(14) 및 타이밍 제어부(15)의 배치는 예시적인 것이며, 이 배치예에 한정되는 것은 아니다.
제1층 반도체 칩(43)의 화소 어레이부(11)와 제2층 반도체 칩(44)의 주변 회로부는, Cu 전극들이 직접 접합되는 Cu-Cu 직접 접합, 관통 실리콘 비아(Through Silicon Via, TSV), 마이크로 범프 등을 포함하는 접합부(미도시)를 통해서 전기적으로 접속되어 있다.
상술한 적층형 반도체 칩 구조에 의하면, 제1층 반도체 칩(43)에는 화소 어레이부(11)의 제조에 적합한 프로세스가 적용될 수 있고, 제2층 반도체 칩(44)에는 회로 부분의 제조에 적합한 프로세스가 적용될 수 있다. 따라서, CMOS 이미지 센서(1)를 제조하는데, 공정 최적화가 이루어질 수 있다. 특히, 회로 부분의 제조에는 개선된 공정이 적용될 수 있다.
(아날로그-디지털 변환부의 구성예)
다음으로, 아날로그-디지털 변환부(13)의 구성의 일례에 대해서 설명한다. 여기에서는, 아날로그-디지털 변환부(13)의 각각의 아날로그-디지털 변환기로서, 단일-경사형 아날로그-디지털 변환기가 사용되는 것으로 가정한다.
도 4는 아날로그-디지털 변환부(13)의 구성의 일례를 나타낸다. CMOS 이미지 센서(1)에서, 아날로그-디지털 변환부(13)는, 화소 어레이부(11)의 각 화소 열에 대응해서 설치된 복수의 단일-경사형 아날로그-디지털 변환기의 집합으로 이루어진다. 여기에서, n번째 열의 단일-경사형 아날로그-디지털 변환기(130)를 예로 들어서 설명한다.
아날로그-디지털 변환기(130)는 비교기(131)와 카운터(132)를 포함하는 회로 구성을 갖는다. 그리고, 단일-경사형 아날로그-디지털 변환기(130)에서는 참조 신호 생성부(16)에 의해 생성되는 참조 신호가 사용된다. 참조 신호 생성부(16)는, 예를 들어, 디지털-아날로그 변환기(DAC)를 포함하고, 시간의 경과에 따라 레벨(전압)이 단조롭게 감소하는 경사 파형(소위, 램프파)을 갖는 참조 신호(VRAMP)를 생성하며, 화소 열마다 설치된 비교기(131)에 기준 신호로서 참조 신호(VRAMP)를 제공한다.
비교기(131)는 화소(20)로부터 독출되는 아날로그 화소 신호(VVSL)를 비교 입력으로, 그리고 참조 신호 생성부(16)에 의해 생성되는 램프파 참조 신호(VRAMP)를 기준 입력으로 사용하여, 양쪽 신호를 비교한다. 그리고, 예를 들면, 참조 신호(VRAMP)가 화소 신호(VVSL)보다도 클 경우에는, 비교기(131)의 출력은 제1 상태(예를 들면, 하이 레벨)이 되고, 참조 신호(VRAMP)가 화소 신호(VVSL)와 같거나 더 작을 경우에는, 비교기(131)의 출력은 제2 상태(예를 들면, 로우 레벨)가 된다. 따라서, 비교기(131)는, 비교 결과로서, 화소 신호(VVSL)의 신호 레벨, 구체적으로는, 신호 레벨의 크기에 대응하는 펄스 폭을 갖는 펄스 신호를 출력한다.
참조 신호(VRAMP)가 비교기(131)에 공급되기 시작하는 타이밍과 같은 타이밍으로, 클럭 신호(CLK)가 타이밍 제어부(15)로부터 카운터(132)로 공급된다. 그리고 카운터(132)는 클럭 신호(CLK)에 동기해서 카운트 동작을 행하는 것에 의해, 비교기(131)의 출력 펄스의 펄스 폭의 기간, 즉 비교 동작의 개시로부터 비교 동작의 종료까지의 기간을 계측한다. 카운터(132)의 카운트 결과(카운트 값)는, 아날로그 화소 신호(VVSL)의 디지털화에 의해 획득되는 디지털 값으로서, 로직 회로부(14)에 공급된다.
상술한 단일-경사형 아날로그-디지털 변환기(130)의 집합으로 이루어지는 아날로그-디지털 변환부(13)에 의하면, 참조 신호 생성부(16)에 의해 생성되는 램프파 참조 신호(VRAMP)와 화소(20)로부터 신호선(32)을 통해서 독출되는 아날로그 화소신호(VVSL)의 대소 관계가 변화될 때까지의 시간 정보로부터 디지털 값을 얻을 수 있다.
한편, 상술한 예에서는, 아날로그-디지털 변환부(13)로서, 아날로그-디지털 변환기(130)가 화소 어레이부(11)의 화소 열에 대하여 1대1의 대응 관계로 배치되어 있지만, 아날로그-디지털 변환기(130)가 복수의 화소 열에 대하여 배치되는 구성으로 하는 것도 또한 가능하다.
(아날로그-디지털 변환기의 비교기)
상술한 단일-경사형 아날로그-디지털 변환기(130)에 있어서, 비교기(131)로서, 차동 증폭기의 구성을 갖는 비교기가 일반적으로 사용된다. 그러나, 차동 증폭기의 구성을 갖는 비교기의 경우, 화소(20)의 신호량에 따른 입력 레인지를 확보할 필요가 있기 때문에, 전원 전압(VDD)을 상대적으로 높게 설정할 필요가 있고, 그에 따라 아날로그-디지털 변환기(130)의 전력 소비, 그리고 CMOS 이미지 센서(1)의 전력 소비가 상대적으로 높아지는 문제가 있다.
반면, 아날로그 화소 신호가 소스 전극에 입력되고 소정의 참조 신호가 게이트 전극에 입력되는 P-채널 금속-산화물-반도체(Metal-Oxide-Semiconductor, MOS) 트랜지스터가 구비되고, 화소(화소 회로)의 부하 전류원이 비교기의 전류원으로서 공유되는 구성을 갖는, 종래 기술이 있다(예를 들면, 특허문헌 1 참조). 이러한 종래 기술에 의하면, 화소 회로와는 별도로 비교기에도 전류원이 구비되는 구성과 비교하여, 전력 소비를 저감할 수 있다.
(종래 기술에 따른 비교기)
이하에, 종래 기술에 따른 비교기에 대해서 설명한다.
(종래 기술에 따른 비교기의 회로 구성의 예)
도 5는 종래 기술에 관한 비교기의 회로 구성의 예를 나타낸다. 여기에서, 도면의 간략화를 위해서, 하나의 화소 열에 대한 회로 구성이 도시되어 있다.
도 5에 나타낸 바와 같이, 종래 기술에 따른 비교기(131)는 용량 소자(C01), 오토-제로 스위치(SWAZ), 입력 트랜지스터(PT11), 입력측 부하 전류원(I11), 출력 트랜지스터(PT12) 및 출력측 부하 전류원(I12)을 포함한다.
화소(20)에서, 전송 트랜지스터(22), 리셋 트랜지스터(23), 증폭 트랜지스터(24) 및 선택 트랜지스터(25)는, 예를 들면, N채널 MOS 트랜지스터를 포함하는 회로 구성을 갖는다. 이에 대응하여, 입력 트랜지스터(PT11)로서 P채널 MOS 트랜지스터가 사용되고 있다.
P채널 MOS 트랜지스터를 포함하는 입력 트랜지스터(PT11)는, 신호선(32)의 일단과 입력측 부하 전류원(I11)의 사이에 접속되어 있다. 구체적으로는, 입력 트랜지스터(PT11)의 소스 전극이 신호선(32)의 일단에 접속되어 있고, 드레인 전극이 입력측 부하 전류원(I11)의 일단에 접속되어 있다. 따라서, 아날로그 화소 신호(VVSL)는 신호선(32)을 통해서 입력 트랜지스터(PT11)의 소스 전극에 입력된다.
입력측 부하 전류원(I11)의 타단은 저전위측 전원, 예를 들면, 그라운드(GND)에 접속되어 있다. 입력측 부하 전류원(I11)은 입력 트랜지스터(PT11)와 신호선(32)의 직렬 접속 회로에 정전류(constant current)를 공급한다.
용량 소자(C01)는 램프파 참조 신호(VRAMP)의 입력 단자(T11)와 입력 트랜지스터(PT11)의 게이트 전극의 사이에 접속되고 있어, 참조 신호(VRAMP)에 대한 입력 용량의 역할을 하고 오프셋을 흡수한다. 따라서, 아날로그 화소 신호(VVSL)가 신호선(32)을 통해서 입력 트랜지스터(PT11)의 소스 전극에 입력되고, 램프파 참조 신호(VRAMP)가 용량 소자(C01)를 통해서 게이트 전극에 입력된다.
입력 트랜지스터(PT11)는, 게이트 전극에 입력되는 램프파 참조 신호(VRAMP)와 소스 전극에 입력되는 아날로그 화소 신호(VVSL)의 차이, 즉 입력 트랜지스터(PT11)의 게이트-소스간 전압(Vgs)을 증폭하고, 증폭된 차이를 드레인 전극으로부터 드레인 전압(Vd)으로서 출력한다.
오토-제로 스위치(SWAZ)는 입력 트랜지스터(PT11)의 게이트 전극과 드레인 전극의 사이에 접속되어 있고, 입력 단자(T12)를 통해서 입력되는 구동 신호(AZ)에 의해 온(닫힘)/오프(열림)의 제어가 행해진다. 오토 제로 스위치(SWAZ)는, 온 상태가 되는 것에 의해, 입력 트랜지스터(PT11)의 게이트 전극과 드레인 전극의 사이를 단락하는 오토 제로 동작(초기화 동작)을 행한다. 오토 제로 스위치(SWAZ)는 P채널 또는 N채널 MOS 트랜지스터를 사용하여 구성될 수 있다.
출력 트랜지스터(PT12)는, 예를 들면, P채널 MOS 트랜지스터를 포함하며, 신호선(32)의 일단과 출력측 부하 전류원(I12)의 사이에 접속되어 있다. 구체적으로, 출력 트랜지스터(PT12)의 소스 전극이 신호선(32)의 일단에 접속되어 있고, 이의 드레인 전극이 출력측 부하 전류원(I12)의 일단에 접속되어 있다. 이에 의해, 화소 신호(VVSL)가 신호선(32)을 통해서 출력 트랜지스터(PT12)의 소스 전극에 입력된다.
출력측 부하 전류원(I12)의 타단은 저전위측 전원, 예를 들면 그라운드(GND)에 접속되어 있다. 출력측 부하 전류원(I12)은 출력 트랜지스터(PT12)와 신호선(32)의 직렬 접속 회로에 정전류를 공급한다.
출력 트랜지스터(PT12)의 게이트 전극은 입력 트랜지스터(PT11)의 드레인 전극에 접속되어 있다. 이에 의해, 입력 트랜지스터(PT11)의 드레인 전압이 출력 트랜지스터(PT12)의 게이트 전극에 입력된다.
출력 트랜지스터(PT12)는, 아날로그 화소 신호(VVSL)와 램프파 참조 신호(VRAMP)의 비교 결과로서, 신호선(32)을 통해서 소스 전극에 입력되는 아날로그 화소 신호(VVSL)와 게이트 전극에 입력되는 입력 트랜지스터(PT11)의 드레인 전압(Vd)의 전압 차이가 소정의 임계 전압을 넘는지 아닌지를 나타내는 신호(OUT)를, 드레인 전극으로부터 출력 단자(T13)를 통해서 출력한다.
상기한 구성을 갖는 종래 기술에 따른 비교기(131)는, 비교기(131)의 전류원으로서, 신호선(32)에 전류를 공급하는 부하 전류원(I11) 및 부하 전류원(I12)을 공유하는 회로 구성을 갖는다. 이러한 회로 구성을 갖는 비교기(131)에 의하면, 아날로그-디지털 변환기(130)의 전력 소비를 저감하여, CMOS 이미지 센서(1)의 전력 소비를 저감할 수 있다. 즉, 종래 기술에 따른 비교기(131)는 초저전력 소비형의 비교기이다.
또한, 종래 기술에 따른 비교기(131)에 있어서, 입력 트랜지스터(PT11)는 출력 트랜지스터(PT12)의 게이트와 소스 사이에 드레인-소스 전압을 공급하므로, 아날로그 화소 신호(VVSL)의 변화와 램프파 참조 신호(VRAMP)의 변화가 일치하는 타이밍에 비교 결과가 반전될 수 있다. 그 결과, 반전 타이밍의 오차에 기인하는 비선형성을 저감하고, 화상 데이터의 화질을 향상시킬 수 있다.
(종래 기술에 따른 비교기의 문제점)
상술한 바와 같이, 종래 기술에 따른 비교기(131)는, P채널 MOS 트랜지스터를 포함하는 입력 트랜지스터(PT11)가 화소(20)로부터 독출된 신호를 전송하는 신호선(32)과 입력측 부하 전류원(I11)의 사이에 삽입되어 있는 구성을 갖는다. 이러한 방식으로, 신호선(32)과 입력측 부하 전류원(I11)의 사이에 입력 트랜지스터(PT11)가 삽입되어 있는 것으로, 하나의 트랜지스터에 대한 드레인-소스 전압(Vds)이 추가로 필요하게 된다. 그 결과, 선형성이 보증되는 신호선(32)의 전위 하한이 증가하고, 전체 CMOS 이미지 센서(1)의 다이나믹 레인지가 감소한다.
<본 개시의 제1 실시 형태>
상술한 문제점을 해결하기 위해서, 본 개시의 제1 실시 형태에 따른 CMOS 이미지 센서(1)는, 화소(20)로부터 독출된 신호를 전송하는 신호선(32)과 입력측 부하 전류원(I11)의 사이에 접속된 입력 트랜지스터(PT11)를 포함하는 비교기(131)를 포함하는 것을 전제하고 있다. 그리고, 화소(20)의 전하-전압 변환부, 즉 소정의 참조 신호, 예를 들어, 소정의 기울기로 선형으로 변화하는 램프파(경사 파형) 참조 신호(VRAMP)를 플로팅 디퓨전(FD)으로 공급하는, 참조 신호 공급부가 구비되어 있다.
램프파 참조 신호(VRAMP)가 플로팅 디퓨전(FD)에 인가되는 것에 의해, 비교기(131)에서 반전할 때에 신호선(32)의 전위는, 화소(20)로의 입사 광량에 상관없이 일정하게 될 수 있다. 비교기(131)에서 반전할 때에 신호선(32)의 전위(즉, 비교기(131)의 반전 전위)가 입사 광량에 상관없이 일정해지므로, 신호선(32)의 노드에서의 다이나믹 레인지가 확대될 수 있고, 그 결과로서 전체 CMOS 이미지 센서(1)의 다이나믹 레인지가 확대될 수 있다. 또한, 비교기(131)의 반전 전위가 일정해지므로, 화소(20)의 전원 전압의 일부 또는 모두를, 종래 기술에 따른 비교기의 경우와 비교하여 낮출 수 있다. 그 결과, 전체 CMOS 이미지 센서(1)의 소비 전력이 저감될 수 있다.
(비교기를 포함하는 하나의 화소 열의 회로 구성의 예)
도 6은 본 개시의 제1 실시 형태에 따른 CMOS 이미지 센서(1)의 비교기를 포함하는 하나의 화소 열의 회로 구성의 일례를 나타낸다.
본 개시의 제1 실시 형태에 따른 CMOS 이미지 센서(1)는, 예컨대 P채널 MOS 트랜지스터를 포함하고, 신호선(32)의 일단과 입력측 부하 전류원(I11)의 사이에 접속된 입력 트랜지스터(PT11)를 포함하는 비교기(131)를 포함한다. 입력 트랜지스터(PT11)는, 신호선(32)의 일단에 접속되어 있는 소스 전극과 입력측 부하 전류원(I11)의 일단에 접속되어 있는 드레인 전극을 갖는다. 이에 의해, 아날로그 화소 신호(VVSL)가 신호선(32)을 통해서 입력 트랜지스터(PT11)의 소스 전극에 입력된다. 입력 트랜지스터(PT11)에 대해서는, 백 게이트 효과를 억제하기 위해서, 백 게이트와 소스 전극을 단락하는 것이 바람직하다.
입력 트랜지스터(PT11)에 추가하여, 비교기(131)는 용량 소자(C01), 오토 제로 스위치(SWAZ), 입력측 부하 전류원(I11), 용량 소자(C02), 입력측 클램프 트랜지스터(PT13), 입력측 클램프 트랜지스터(NT11), 출력 트랜지스터(PT12), 출력측 부하 전류원(I12) 및 출력측 클램프 트랜지스터(NT12)를 포함한다. 용량 소자(C01)는 입력 트랜지스터(PT11)의 게이트 전극과 소정의 기준 전압의 노드의 사이에 접속되어 있다.
여기에서, 입력 트랜지스터(PT11)의 게이트 전극에 소정의 기준 전압으로서 고정 전압(예를 들면, 그라운드(GND))이 용량 소자(C01)를 통하여 입력되므로, 램프파 참조 신호(VRAMP)가 입력되는 경우와 비교하여, 용량 소자(C01)의 크기를 작게 할 수 있는 잇점이 있다.
오토 제로 스위치(SWAZ)는, 입력 트랜지스터(PT11)의 게이트 전극과 드레인 전극의 사이에 접속되어 있으며, 도 1에 도시된 타이밍 제어부(15)로부터 입력 단자(T12)를 통해서 입력되는 구동 신호(AZ)를 따라서 온/오프가 행해진다. 오토 제로 스위치(SWAZ)는 온 상태가 되어서 입력 트랜지스터(PT11)의 게이트 전극과 드레인 전극 사이를 단락하는 오토 제로 동작(초기화 동작)을 행한다. 오토 제로 스위치(SWAZ)는 P채널 또는 N채널 MOS 트랜지스터를 사용해서 구성될 수 있다.
입력측 부하 전류원(I11)은, 일단이 입력 트랜지스터(PT11)의 드레인 전극에 접속되어 있고, 타단은 저전위측 전원, 예를 들어, 그라운드(GND)에 접속되어 있다. 입력측 부하 전류원(I11)은 입력 트랜지스터(PT11)와 신호선(32)의 직렬 접속 회로로 정전류를 공급한다.
용량 소자(C02)는 입력 트랜지스터(PT11)에 병렬로 접속되어 있다. 구체적으로는, 용량 소자(C02)의 일단은 입력 트랜지스터(PT11)의 소스 전극에 접속되어 있고, 용량 소자(C02)의 타단은 입력 트랜지스터(PT11)의 드레인 전극에 접속되어 있다. 용량 소자(C02)는 대역 제한 커패시터(band-limiting capacitor)이다.
입력측 클램프 트랜지스터(PT13)는, 예를 들어, P채널 MOS 트랜지스터를 포함하고, 입력 트랜지스터(PT11)의 소스 전극과 드레인 전극의 사이에 접속되어 있다. 입력측 클램프 트랜지스터(PT13)는 게이트 전극과 소스 전극이 공통으로 접속되어 있는 다이오드-접속 구성을 가지며, 입력 트랜지스터(PT11)가 비도통 상태일 경우에 입력 트랜지스터(PT11)의 드레인 전압의 저하를 억제하는 작용을 한다.
입력측 클램프 트랜지스터(NT11)는, 예를 들어, N채널 MOS 트랜지스터를 포함하며, 드레인 전극이 입력 트랜지스터(PT11)의 소스 전극에 접속되어 있고, 소스 전극이 입력 트랜지스터(PT11)의 드레인 전극에 접속되어 있다. 입력측 클램프 트랜지스터(NT11)의 게이트 전극에는 소정의 바이어스 전압(bias1)이 인가된다. 이에 의해, 입력 트랜지스터(PT11)의 드레인 전압(Vd)은 신호선(32)의 전압에 상관없이 하한을 가질 수 있으며, 그리고 드레인 전류의 공급이 정지되는 것을 직접적으로 방지할 수 있다.
출력 트랜지스터(PT12)는, 예를 들어, P채널 MOS 트랜지스터를 포함하고, 신호선(32)의 일단과 출력측 부하 전류원(I12)의 사이에 접속되어 있다. 구체적으로는, 출력 트랜지스터(PT12)의 소스 전극은 신호선(32)의 일단에 접속되어 있고, 드레인 전극은 출력측 부하 전류원(I12)의 일단에 접속되어 있다. 이에 의해, 화소 신호(VVSL)가 신호선(32)을 통해서 출력 트랜지스터(PT12)의 소스 전극에 입력된다. 출력 트랜지스터(PT12)에 대해서, 백 게이트 효과를 억제하기 위해서, 백 게이트와 소스 전극을 단락하는 것이 바람직하다.
출력측 부하 전류원(I12)은, 일단이 출력 트랜지스터(PT12)의 드레인 전극에 접속되어 있고, 타단이 저전위측 전원, 예를 들어, 그라운드(GND)에 접속되어 있다. 출력측 부하 전류원(I12)은 출력 트랜지스터(PT12)와 신호선(32)의 직렬 접속 회로로 정전류를 공급한다.
출력 트랜지스터(PT12)의 게이트 전극은 입력 트랜지스터(PT11)의 드레인 전극에 접속되어 있다. 이에 의해, 입력 트랜지스터(PT11)의 드레인 전압이 출력 트랜지스터(PT12)의 게이트 전극에 입력된다.
출력 트랜지스터(PT12)는, 신호선(32)을 통해서 소스 전극에 입력되는 아날로그 화소 신호(VVSL)와 게이트 전극에 입력되는 입력 트랜지스터(PT11)의 드레인 전압(Vd)의 전압 차이가 소정의 임계 전압을 넘는지 또는 아닌지를 지시하는 신호(OUT)를, 아날로그 화소 신호(VVSL)와 램프파 참조 신호(VRAMP)의 비교 결과로서, 드레인 전극으로부터 출력 단자(T13)를 통해서 출력한다.
출력측 클램프 트랜지스터(NT12)는, 예를 들어, N채널 MOS 트랜지스터를 포함하며, 드레인 전극이 출력 트랜지스터(PT12)의 소스 전극에 접속되어 있고, 소스 전극이 출력 트랜지스터(PT12)의 드레인 전극에 접속되어 있다. 출력측 클램프 트랜지스터(NT12)의 게이트 전극에는 소정의 바이어스 전압(bias2)이 인가된다. N채널 MOS 트랜지스터를 포함하는 출력측 클램프 트랜지스터(NT12)는 출력 트랜지스터(PT12)의 드레인 전압의 하한을 규정할 수 있다.
상술한 바와 같이, 제1 실시 형태에 따른 CMOS 이미지 센서(1)의 비교기(131)는, 종래 기술에 따른 비교기(131)와 마찬가지로, 신호선(32)에 전류를 공급하는 입력측 부하 전류원(I11) 및 출력측 부하 전류원(I12)이 비교기(131)의 전류원으로서 공유되는 회로 구성을 갖는다. 이러한 회로 구성의 비교기(131)에 의하면, 아날로그-디지털 변환기(130)의 전력 소비를 저감할 수 있고, CMOS 이미지 센서(1)의 전력 소비를 저감할 수 있다. 즉, 종래 기술에 따른 비교기(131)는 초저전력 소비형의 비교기이다.
신호선(32)과 입력측 부하 전류원(I11)의 사이에 접속된 입력 트랜지스터(PT11)를 포함하는 상술한 구성의 비교기(131)에 추가하여, 제1 실시 형태에 따른 CMOS 이미지 센서(1)는, 화소(20)의 전하-전압 변환부인 플로팅 디퓨전(FD)에 대하여 소정의 참조 신호, 예를 들어, 램프파 참조 신호(VRAMP)를 공급하는 참조 신호 공급부(50)를 포함한다.
참조 신호 공급부(50)는, 램프파 참조 신호(VRAMP)를 생성하는 참조 신호 생성부(51)와, 참조 신호 생성부(51)에 의해 생성된 램프파 참조 신호(VRAMP)를 플로팅 디퓨전(FD)에 인가하는 입력 용량 소자(52)를 포함한다. 참조 신호 생성부(51)는, 종래 기술에 따른 참조 신호(VRAMP)(즉, 입력 트랜지스터(PT11)의 게이트 전극에 입력되는 참조 신호(VRAMP))의 램프 파형을 상하 반전시켜서 획득한 파형을 갖는 참조 신호(VRAMP)를 생성한다.
도 7은 제1 실시 형태에 따른 CMOS 이미지 센서(1)의 동작을 설명하기 위한 타이밍 차트를 나타낸다. 도 7의 타이밍 차트는, 화소(20)의 선택 트랜지스터(25)를 구동하는 선택 신호(SEL), 리셋 트랜지스터(23)를 구동하는 리셋 신호(RST), 전송 트랜지스터(22)를 구동하는 전송 신호(TRG) 및 아날로그 화소 신호(VVSL)의 타이밍 관계를 나타내고 있다. 도 7의 타이밍 차트는 또한 플로팅 디퓨전(FD)에 인가된는 램프파 참조 신호(VRAMP), 오토 제로 스위치(SWAZ)의 구동 신호(AZ) 및 램프파 중첩 후의 화소 신호(VVSL)의 타이밍 관계를 나타내고 있다.
상술한 바와 같이, 참조 신호 생성부(51)에 의해 생성된 램프파 참조 신호(VRAMP)가 입력 용량 소자(52)를 통해서 플로팅 디퓨전(FD)에 인가됨에 따라, 도 8a에 나타낸 바와 같이, 램프파 참조 신호(VRAMP)가 플로팅 디퓨전(FD)의 전위와 중첩하는 화소 신호(VVSL)가 신호선(32)으로부터 독출된다. 그리고, 열-병렬형 아날로그-디지털 변환부(13)에 있어서, 화소 열마다 설치된 비교기(131)에서는, 도 8b에 나타낸 바와 같이, 신호선(32)을 통해서 공급되고 또한 램프파 참조 신호(VRAMP)가 중첩된 화소 신호(VVSL)와, 입력 트랜지스터(PT11)의 게이트 전극에 입력되는 소정의 기준 전압(예를 들어, 그라운드(GND))을 비교하는 처리가 행해진다. 그 결과, 램프파 참조 신호(VRAMP)가 소정의 기준 전압과 교차하는 타이밍에 기초한 비교 결과로서, 화소 신호(VVSL)의 신호 레벨에 대응하는 펄스 폭, 구체적으로는, 신호 레벨의 크기에 대응하는 펄스 폭을 갖는 펄스 신호가 비교기(131)로부터 출력된다.
<본 개시의 제2 실시 형태>
제1 실시 형태에 따른 CMOS 이미지 센서(1)에서는, 플로팅 디퓨전(FD)에 인가되는 램프파 참조 신호(VRAMP)로서, 종래 기술의 참조 신호(VRAMP) (즉, 입력 트랜지스터(PT11)의 게이트 전극에 입력되는 참조 신호(VRAMP))의 램프 파형을 상하 반전시켜서 획득한 파형의 신호가 사용되고 있다. 종래 기술에 따른 참조 신호(VRAMP)의 램프 파형을 상하 반전시켜서 획득한 파형의 신호에서는, 리셋 신호(P상 신호) 및 데이터 신호(D상 신호)의 안정화 기간(settling period)을 길게 설정할 필요가 있다.
반전을 확실하게 일으켜 선형성을 확보하기 위해서, 램프파 참조 신호(VRAMP)에는 경사 부분(slope portion) 앞에 오프셋이 제공되어 있다. 즉, 램프파 참조 신호(VRAMP)는 경사 부분과 오프셋 부분을 포함한다. 그 이유는, 오프셋 부분의 단차가 신호선(32)의 큰 시정수의 영향으로 신호선(32)에서는 파형이 무디게 만들어버려서, 안정화를 기다릴 필요가 있기 때문이다. 그러나, 리셋 신호(P상 신호) 및 데이터 신호(D상 신호)의 안정화 기간이 길어지게 되면, 그에 대응하여 열-병렬형 아날로그-디지털 변환부(13)에서의 아날로그-디지털 변환에 요구되는 전체 시간이 길어지게 된다. 그 결과, 프레임 레이트가 저하되거나 또는 전력 소비의 시간 평균이 악화된다.
이 문제점을 해결하기 위해서, 본 개시의 제2 실시 형태에 따른 CMOS 이미지 센서(1)에서는, 경사 부분과 오프셋 부분을 포함하는 램프파 참조 신호(VRAMP)의 오프셋 부분은 램프 파형으로부터 분리되어, 상하 반전되며 그리고 용량 소자(C01)를 통해서 입력 트랜지스터(PT11)의 게이트 전극에 공급된다.
(비교기를 포함하는 하나의 화소 열의 회로 구성의 예)
도 9는 본 개시의 제2 실시 형태에 따른 CMOS 이미지 센서(1)의 비교기를 포함하는 하나의 화소 열의 회로 구성의 일례를 나타내고, 도 10은 제2 실시 형태에 따른 CMOS 이미지 센서(1)의 동작을 설명하기 위한 타이밍 차트를 나타낸다.
제2 실시 형태에 따른 CMOS 이미지 센서(1)에 있어서, 참조 신호 생성부(51)는 경사 부분과 오프셋 부분을 포함하는 램프파 참조 신호(VRAMP)를 경사 부분과 오프셋 부분으로 분리하고, 경사 부분을 참조 신호(VRAMP1)로서 출력하고, 오프셋 부분을 상하 반전시켜서 참조 신호(VRAMP2)로서 출력한다. 경사 부분인 참조 신호(VRAMP1)는 입력 용량 소자(52)를 통해서 플로팅 디퓨전(FD)에 인가된다. 오프셋 부분인 참조 신호(VRAMP2)는 입력 단자(T11) 및 용량 소자(C01)를 통해서 입력 트랜지스터(PT11)의 게이트 전극에 소정의 기준 전압으로서 공급된다.
상술한 바와 같이, 본 개시의 제2 실시 형태에 따른 CMOS 이미지 센서(1)에서는, 경사 부분과 오프셋 부분을 포함하는 램프파 참조 신호(VRAMP)의 오프셋 부분은 램프 파형으로부터 분리되고, 상하 반전되며, 용량 소자(C01)을 통해서 입력 트랜지스터(PT11)의 게이트 전극에 공급된다. 그 결과, 경사 부분인 참조 신호(VRAMP1)는 화소 신호(VVSL)와 중첩되지만, 오프셋 부분의 단차는 화소 신호(VVSL)에 위치하지 않는다. 그러므로, 신호선(32)의 큰 시정수의 영향으로 신호선(32)에서는 파형이 무뎌지지 않으며, 안정화를 기다릴 필요가 없어진다. 그리고, P채널 MOS 트랜지스터를 포함하는 입력 트랜지스터(PT11)의 게이트-소스 전압(Vgs)의 파형은 “VRAMP1-VRAMP2”인데, 이것은 원래의 램프파 참조 신호(VRAMP)와 같다. 그러므로, 회로 동작으로서, 제1 실시 형태에 따른 CMOS 이미지 센서(1)의 경우와 같은 출력이 얻어질 수 있다.
<본 개시의 제3 실시 형태>
본 개시의 제3 실시 형태는, 플로팅 디퓨전(FD)의 다운스트림에서 전하-전압 변환부로서의 역할을 하는 화소 회로가 복수의 화소들에게 공유되는 CMOS 이미지 센서(1)에서, 램프파 참조 신호(VRAMP)가 공유된 플로팅 디퓨전(FD)에 공급되는 예이다.
(비교기를 포함하는 하나의 화소 열에 대한 회로 구성의 예)
도 11은 본 개시의 제3 실시 형태에 따른 CMOS 이미지 센서(1)의 비교기를 포함하는 하나의 화소 열에 대한 회로 구성의 일례를 나타낸다.
도 11에 도시된 화소 구성의 예에서, 예를 들어, 4개의 화소가 플로팅 디퓨전(FD)에 후속하는 단계에서 화소 회로를 공유한다. 구체적으로, 4개의 화소는, 포토다이오드(211) 및 전송 트랜지스터(221)를 포함하는 제1 화소, 포토다이오드(212) 및 전송 트랜지스터(222)를 포함하는 제2 화소, 포토다이오드(213) 및 전송 트랜지스터(223)를 포함하는 제3 화소 및 포토다이오드(214) 및 전송 트랜지스터(224)를 포함하는 제4 화소이다.
제1 내지 제4 화소는, 플로팅 디퓨전(FD)의 다운스트림에서 화소 회로, 즉 플로팅 디퓨전(FD), 리셋 트랜지스터(23), 증폭 트랜지스터(24) 및 선택 트랜지스터(25)를 공유한다. 그리고, 제3 실시 형태에 따른 CMOS 이미지 센서(1)는, 참조 신호 생성부(51)에 의해 생성된 램프파 참조 신호(VRAMP)가 입력 용량 소자(52)를 통해서 4개 화소 사이에 공유된 플로팅 디퓨전(FD)에 인가되는 구성을 갖는다.
화소가 공유되는 제3 실시 형태에 따른 CMOS 이미지 센서(1)에 있어서도, 램프파 참조 신호(VRAMP)가 입력 용량 소자(52)를 통하여 화소 사이에 공유된 플로팅 디퓨전(FD)에 인가되므로, 제1 실시 형태에 다른 CMOS 이미지 센서(1)의 경우와 마찬가지의 작용과 효과를 얻을 수 있다.
한편, 여기에서는, 화소 사이에 공유된 제3 실시 형태에 관한 CMOS 이미지 센서(1)에 대하여, 제1 실시 형태에 따른 기술이 적용되는 경우를 예로 들어서 설명하였다. 그러나 제2 실시 형태에 따른 기술, 즉, 램프파 참조 신호(VRAMP)의 램프 파형으로부터 오프셋 부분을 분리하고, 오프셋 부분을 상하 반전시키고, 반전된 오프셋 부분을 용량 소자(C01)를 통해서 입력 트랜지스터(PT11)의 게이트 전극에 공급하는 기술에도 또한 적용될 수 있다.
<참조 신호 공급부의 구성예>
계속해서, 예를 들어, 제1 실시 형태에 따른 CMOS 이미지 센서(1)에서, 램프파 참조 신호(VRAMP)를 플로팅 디퓨전(FD)에 공급하는 참조 신호 공급부(50)의 구성예의 구체적인 실시예에 대해서 이하에 설명한다.
(실시예 1)
실시예 1은 램프파 참조 신호(VRAMP)가 행렬 형상 화소 어레이의 열 방향을 따라 플로팅 디퓨전(FD)에 공급되는 예이다. 도 12는 실시예 1에 따른 참조 신호 공급부의 구성의 일례를 나타낸다.
도 12에서는, 도 6 등의 회로 구성예와의 대응 관계에 있어서, 참조 신호 공급부(50)(501 내지 50n)의 입력 용량 소자(52)가, m행 n열의 화소 어레이의 각 화소에 대응해서 C11 내지 Cmn으로서 기술되어 있다. 또한, 저항 소자의 심볼로 도시되어 있는 저항은 참조 신호 공급부(50)의 배선 저항을 나타낸다. 이에 대해서는 후술하는 각 실시예에 있어서도 마찬가지이다.
실시예 1에 따른 참조 신호 공급부(50)는, 참조 신호 생성부(51)로서 각 화소 열에 구비된 전류 적분형 디지털-아날로그 변환기(current integration type digital-analog converter, 531 내지 53n)를 포함하며, 전류 적분형 디지털-아날로그 변환기(531 내지 53n)의 전류 적분 용량을 각 화소 열에 대하여 열 방향을 따라 화소마다 배치하여, 램프파 참조 신호(VRAMP)의 입력 용량 소자(52)를 형성하도록 하는 구성을 갖는다.
실시예 1에 따른 참조 신호 공급부(50)의 구성예에 따르면, 각 화소 열에 대하여 램프파 참조 신호(VRAMP)의 배선이 분리되어 있기 때문에, 해당 배선을 경유한 간섭을 대단히 작게 억제할 수 있다.
(실시예 2)
실시예 2는 실시예 1의 변형예이며, 참조 신호 생성부(51)가 모든 화소 열에 대하여 공통이 되게 배치하는 예이다. 도 13은 실시예 2에 따른 참조 신호 공급부의 구성의 일례를 나타낸다.
실시예 2에 따른 참조 신호 공급부(50)는 참조 신호 생성부(51)가 모든 화소 열에 대하여 공통이 되게 배치되는 구성을 갖는다. 모든 화소 열에 대하여 램프파 참조 신호(VRAMP)를 집중하여 생성하는 참조 신호 생성부(51)로서는, 전류 조정형 디지털-아날로그 변환기(current steering type digital-analog converter) 또는 전류 적분형 디지털-아날로그 변환기가 사용될 수 있다. 참조 신호 생성부(51)에 의해 생성된 램프파 참조 신호(VRAMP)는 버퍼(541 내지 54n)을 통해서 각 화소 열에 공급된다.
실시예 2에 따른 참조 신호 공급부(50)의 구성예에 의하면, 각 화소 열에 대하여 램프파 참조 신호(VRAMP)의 배선이 버퍼(541 내지 54n)에 의하여 분리되어 있고, 전류 소비가 늘어나지만, 램프파 참조 신호(VRAMP)의 배선을 경유하는 간섭을 대단히 작게 억제할 수 있다. 또한, 램프파 참조 신호(VRAMP)가 모든 화소 열에 대하여 집중하여 생성되기 때문에, 화소 열 사이의 부조화를 줄일 수 있다.
(실시예 3)
실시예 3은 실시예 2의 변형예이며, 참조 신호 생성부(51)가 모든 화소 열에 대하여 공통이 되게 배치되고, 참조 신호 생성부(51)에 의해 생성된 참조 신호(VRAMP)가 화소 열 각각에 직접 공급되는 예이다. 도 14는 실시예 3에 따른 참조 신호 공급부의 구성의 일례를 나타낸다.
실시예 3에 따른 참조 신호 공급부(50)에서는, 참조 신호 생성부(51)가 모든 화소 열에 대하여 공통이 되게 배치되고, 참조 신호 생성부(51)에 의해 생성된 램프파 참조 신호(VRAMP)는, 각 화소 열의 램프파 참조 신호(VRAMP)의 배선에 직접 공급된다. 모든 화소 열에 대한 램프파 참조 신호(VRAMP)를 집중하여 생성하는 참조 신호 생성부(51)로서는, 전류 조정형 디지털-아날로그 변환기 또는 전류 적분형 디지털-아날로그 변환기가 사용될 수 있다.
실시예 3에 따른 참조 신호 공급부(50)의 경우에, 실시예 2의 버퍼(541 내지 54n)가 램프파 참조 신호(VRAMP)의 배선과 참조 신호 공급부(50)의 사이에 개재되지 않기 때문에, 실시예 2에 따른 참조 신호 공급부(50)의 경우보다도 소비 전력을 작게 할 수 있다. 또한, 버퍼(541 내지 54n)가 각각의 화소 열에 대하여 개재되지 않으므로, 화소 열 사이의 불일치를 최소화하는 것이 가능하다.
(실시예 4)
실시예 4는 실시예 3의 변형예이며, 행렬 형상 화소 어레이의 상하 양측으로부터 구동하는 예이다. 도 15는 실시예 4에 따른 참조 신호 공급부의 구성의 일례를 나타낸다.
실시예 4에 따른 참조 신호 공급부(50)는, 참조 신호 생성부(511_1, 511_2)는 각각 행렬 형상 화소 어레이의 화소 열 방향에 있어서 상하 양측에 배치되고, 행렬 형상 화소 어레이의 상하 양측으로부터 구동되는, 즉, 생성된 램프파 참조 신호(VRAMP)가 각 화소 열에 공급되는 구성을 갖는다. 여기에서, 상하 양측으로부터 구동되는 참조 신호 공급부의 구성의 예가 기술되어 있지만, 본 개시는 이러한 구성에 한정되는 것은 아니다. 행렬 형상 화소 어레이의 상하 양측으로부터 공급할 경우에는, 제어 신호의 지연 등에 의해, 상측과 하측 사이에 타이밍이 다소 벗어날 가능성이 있지만, 참조 신호(VRAMP)가 램프파이므로, 타이밍이 다소 벗어나는 경우에도 동작에 있어서는 문제가 없다.
실시예 4에 따른 참조 신호 공급부(50)의 경우에, 램프파 참조 신호(VRAMP)가 행렬 형상 화소 어레이의 상하 양측으로부터 공급되어서, 최대 지연량이 저감될 수 있고, 쉐이딩(shading), 간섭의 최대치 및 상측과 하측의 차이가 억제될 수 있어서, 영상 품질이 개선될 수 있다.
(실시예 5)
실시예 5는, 램프파 참조 신호(VRAMP)가 행렬 형상 화소 어레이의 행 방향을 따라 플로팅 디퓨전(FD)에 공급되는 예이다. 도 16은 실시예 5에 따른 참조 신호 공급부의 구성의 일례를 나타낸다.
실시예 5에 따른 참조 신호 공급부(50)는, 참조 신호 생성부(51)로서 각 화소 행에 구비된 전류 적분형 디지털-아날로그 변환기(531 내지 53n)를 포함하고, 전류 적분형 디지털-아날로그 변환기(531 내지 53n)의 전류 적분 용량이 각 화소 행에 대하여 행 방향을 따라 각 화소에 대하여 배치되어서, 램프파 참조 신호(VRAMP)의 입력 용량 소자(52)를 형성하는 구성을 갖는다.
실시예 5에 따른 참조 신호 공급부(50)의 구성예에 의하면, 램프파 참조 신호(VRAMP)의 배선이 각 화소 열에 대하여 분리되어 있지 않아서, 각 화소 열에 대하여 램프파 참조 신호(VRAMP)의 배선이 분리되어 있는 경우에 비하여, 배선을 경유하는 간섭의 문제가 생기기 쉽다. 그러나, 화소 신호가 독출되는 화소 행으로부터 화소 행만을 구동하는 것만이 필요하기 때문에, 전력 소비는 작게 억제될 수 있다.
(실시예 6)
실시예 6은 실시예 5의 변형예이며, 행렬 형상 화소 어레이의 좌우 양측으로부터 구동하는 예이다. 도 17은 실시예 6에 따른 참조 신호 공급부의 구성의 일례를 나타낸다.
실시예 6에 따른 참조 신호 공급부(50)는, 전류 적분형 디지털-아날로그 변환기(531_1 내지 53m_1 및 531_2 내지 53m_2)가 각각 행렬 형상 화소 어레이의 화소 행 방향에서 좌우 양측에 배치되어 있고, 행렬 형상 화소 어레이의 좌우 양측으로부터 구동되는, 즉, 생성된 램프파 참조 신호(VRAMP)가 각 화소 행에 대하여 공급되는 구성을 갖는다. 여기에서, 좌우 양측으로부터 구동되는 참조 신호 공급부의 구성의 일례가 기술되어 있지만, 본 개시가 이 구성에 한정되는 것은 아니다. 행렬 형상 화소 어레이의 좌우 양측으로부터 공급할 경우에는, 제어 신호의 지연 등에 의해, 좌측과 우측 사이에 타이밍이 다소 벗어날 가능성이 있지만, 참조 신호(VRAMP)가 램프파이기 때문에, 타이밍이 다소 벗어나는 경우에도 동작에 있어서는 문제가 없다.
실시예 6의 참조 신호 공급부(50)의 경우에, 램프파 참조 신호(VRAMP)가 행렬 형상 화소 어레이의 좌우 양측으로부터 공급됨에 따라, 최대 지연량이 저감될 수 있고, 쉐이딩, 간섭의 최대치 및 좌측과 우측의 차이가 억제될 수 있으므로, 이미지 품질이 향상될 수 있다.
(실시예 7)
실시예 7은 실시예 5의 변형예이며, 참조 신호 생성부(51)가 전체 화소 행에 공통이 되게 배치되고, 참조 신호 생성부(51)에 의해 생성된 참조 신호(VRAMP)가 각 화소 행에 공급되는 예이다. 도 18은 실시예 7에 따른 참조 신호 공급부의 구성의 일례를 나타낸다.
실시예 7에 따른 참조 신호 공급부(50)에서는, 참조 신호 생성부(51)가 전체 화소 행에 대하여 공통이 되게 배치되고, 참조 신호 생성부(51)에 의해 생성된 램프파 참조 신호(VRAMP)가 스위치(S1 내지 Sm)를 경유하여 각 화소 열의 램프파 참조 신호(VRAMP)의 배선에 공급된다. 전체 화소 행에 대하여 램프파 참조 신호(VRAMP)를 집중하여 생성하는 참조 신호 생성부(51)로서는, 전류 조정형 디지털-아날로그 변환기 또는 전류 적분형 디지털-아날로그 변환기가 사용될 수 있다.
실시예 7에 따른 참조 신호 공급부(50)의 경우에, 램프파 참조 신호(VRAMP)의 배선이 각 화소 열에 대하여 분리되어 있지 않으므로, 램프파 참조 신호(VRAMP)의 배선이 각 화소 열에 대하여 분리되어 있는 경우에 비해, 배선을 경유한 간섭의 문제가 생기기 쉽다. 그러나, 스위치(S1 내지 Sm)를 경유하여 화소 신호가 독출되는 화소 행만을 접속할 필요가 있기 때문에, 전력 소비를 작게 억제할 수 있다. 또한, 램프파 참조 신호(VRAMP)가 전체 화소 행에 대하여 집중하여 생성되므로, 화소 행 사이의 불일치를 줄이는 것이 가능하다.
(실시예 8)
실시예 8은 실시예 7의 변형예이며, 행렬 형상 화소 어레이의 좌우 양측으로부터 구동하는 예이다. 도 19는 실시예 8에 따른 참조 신호 공급부의 구성의 일례를 나타낸다.
실시예 8에 따른 참조 신호 공급부(50)는, 참조 신호 생성부(511_1 및 511_2)가 행렬 형상 화소 어레이의 화소 행 방향에 있어서 좌우 양측에 각각 배치되어 있고, 행렬 형상 화소 어레이의 좌우 양측으로부터 구동되는, 즉, 생성된 램프파 참조 신호(VRAMP)가 각 화소 행에 대하여 공급되는 구성을 갖는다. 여기에서, 좌우 양측으로부터 구동되는 참조 신호 공급부의 구성의 예가 기술되어 있지만, 본 개시가 이 구성에 한정되는 것은 아니다. 행렬 형상 화소 어레이의 좌우 양측으로부터 공급할 경우에는, 제어 신호의 지연 등에 의해, 좌측과 우측 사이에 타이밍이 다소 벗어날 가능성이 있지만, 참조 신호(VRAMP)가 램프파이므로, 타이밍이 다소 벗어나더라도 동작에 있어서는 아무른 문제가 없다.
실시예 8에 따른 참조 신호 공급부(50)의 경우에는, 램프파 참조 신호(VRAMP)가 행렬 형상 화소 어레이의 좌우 양측으로부터 공급되어서, 최대 지연량을 저감할 수 있고, 쉐이딩, 간섭의 최대치 및 좌측과 우측의 차이가 억제될 수 있어서, 이미지 품질이 향상될 수 있다.
(실시예 9)
실시예 9는 램프파 참조 신호(VRAMP)가 화소 단위로 메쉬 패턴으로 공급되는 예이다. 이것은 행렬 형상 화소 어레이의 좌우 양측으로부터 구동하는 예이다. 도 20은 실시예 9에 따른 참조 신호 공급부의 구성의 일례를 나타낸다.
실시예 9에 따른 참조 신호 공급부(50)는, 참조 신호 생성부(51)가 전체 화소에 대하여 공통이 되게 구비되고, 참조 신호 생성부(51)는 램프파 참조 신호(VRAMP)를 전체 화소에 대하여 화소 단위로 메쉬 패턴으로 공급하는 구성을 갖는다. 참조 신호 생성부(51)로서는 전류 조정형 디지털-아날로그 변환기 또는 전류 적분형 디지털-아날로그 변환기가 사용될 수 있다.
실시예 9에 따른 참조 신호 공급부(50)의 구성예에 의하면, 램프파 참조 신호(VRAMP)의 배선이 각 화소 열에 대하여 분리되어 있지 않아서, 각 화소 열에 대하여 램프파 참조 신호(VRAMP)의 배선이 분리되어 있는 경우에 비해, 해당 배선을 경유하는 간섭이 일어날 가능성이 있다. 하지만, 참조 신호(VRAMP)의 배선과 참조 신호 생성부(51)의 사이에 버퍼가 개재되어 있지 않으므로, 전력 소비가 작게 억제될 수 있다. 또한, 램프파 참조 신호(VRAMP)가 화소 단위로 메쉬 패턴으로 공급되므로, 화소 행/화소 열들 사이의 불일치를 최소화하는 것이 가능하다.
(실시예 10)
실시예 10은 실시예 9의 변형예이며, 참조 신호(VRAMP)의 배선과 참조 신호 생성부(51)의 사이에 버퍼가 개재되는 예이다. 도 21은 실시예 10에 따른 참조 신호 공급부의 구성의 일례를 나타낸다.
실시예 10에 따른 참조 신호 공급부(50)는, 램프파 참조 신호(VRAMP)가 화소 단위로 메쉬 패턴으로 공급되는 구성에, 참조 신호(VRAMP)의 배선과 참조 신호 생성부(51)의 사이에 버퍼(541 내지 54n)가 구비되는 구성을 갖는다. 참조 신호 생성부(51)로는, 전류 조정형 디지털-아날로그 변환기 또는 전류 적분형 디지털-아날로그 변환기가 사용될 수 있다.
실시예 10에 따른 참조 신호 공급부(50)의 구성예에 의하면, 참조 신호(VRAMP)의 배선과 참조 신호 생성부(51)의 사이에 버퍼(541 내지 54n)가 개재되어 있으므로, 버퍼가 개재되어 있지 않은 경우에 비해 전력 소비가 늘어나지만, 안정화가 개선될 수 있고, 램프파 참조 신호(VRAMP)의 배선을 경유한 간섭 또한 작게 억제될 수 있다. 또한, 램프파 참조 신호(VRAMP)를 화소 단위로 메쉬 패턴으로 공급하므로, 화소 행/화소 열 사이의 불일치를 최소화하는 것이 가능하다.
(실시예 11)
실시예 11은 램프파 참조 신호(VRAMP)가 행렬 형상 화소 어레이의 중앙 부분부터 열방향을 따라 공급되는 예이다. 도 22는 실시예 11에 따른 참조 신호 공급부의 구성의 일례를 나타낸다.
실시예 11에 따른 참조 신호 공급부(50)는, 참조 신호 생성부(51)가 행렬 형상 화소 어레이의 중앙 부근의 전체 화소에 대하여 공통이 되게 행렬 형상 화소 어레이의 바깥에 구비되고, 참조 신호 생성부(51)에 의해 생성된 램프파 참조 신호(VRAMP)가 스위치(S11 및 S12) 및 배선(L11 및 L12)을 경유하여 열 방향으로 공급되는 구성을 갖는다. 참조 신호 생성부(51)로서는, 전류 조정형 디지털-아날로그 변환기 또는 전류 적분형 디지털-아날로그 변환기가 사용될 수 있다.
화소 열 방향을 따라 램프파 참조 신호(VRAMP)를 공급하는 상하부 배선과 배선(L11 및 L12)은, 행렬 형상 화소 어레이의 중앙 부분에서의 Cu-Cu 직접 접합 등과 같은 접속부(55)에 의해 전기적으로 접속될 수 있다.
실시예 11에 따른 참조 신호 공급부(50)의 구성예에 의하면, 램프파 참조 신호(VRAMP)가 행렬 형상 화소 어레이의 중앙 부분부터 열 방향을 따라 공급되므로, 행렬 형상 화소 어레이의 상측 절반과 하측 절반 중에서 화소 신호가 독출되지 않는 측의 배선을 분리할 수 있다. 그 결과, 참조 신호 생성부(51)의 부하 저항이나 부하 용량을 반감시킬 수 있으므로, 참조 신호 생성부(51)의 전력 소비와 전체 CMOS 이미지 센서(1)의 전력 소비가 저감될 수 있다.
<화소 회로의 회로 구성예>
다음으로, 램프파 참조 신호(VRAMP)가 플로팅 디퓨전(FD)에 인가되는 화소 회로의 회로 구성예에 대해서 설명한다.
(회로 구성예 1)
회로 구성예 1은 입력 용량 소자(52)의 앞에 버퍼가 구비되는 예이다. 도 23은 회로 구성예 1에 따른 화소 회로의 회로도를 나타낸다.
회로 구성예 1에 따른 화소 회로는, 참조 신호 생성부(51)로부터 공급되는 램프파 참조 신호(VRAMP)를 입력 용량 소자(52)를 통해서 플로팅 디퓨전(FD)에 인가하는 버퍼(56)가 입력 용량 소자(52)의 전단에 구비되는 구성을 갖는다. 버퍼(56)는 정전류원 트랜지스터(57) 및 입력 트랜지스터(58)를 포함하는 소스 팔로워 구성을 갖는다.
소스 팔로워 구성을 갖는 버퍼(56)에 있어서, 정전류원 트랜지스터(57)는 포토다이오드(21)의 애노드 전극과 입력 용량 소자(52)의 입력단의 사이에 접속되어 있으며, 소정의 바이어스 전압(VBIAS)이 게이트 전극에 인가된다. 입력 트랜지스터(58)는 소정의 전위의 노드와 입력 용량 소자(52)의 입력단의 사이에 접속되어 있으며, 램프파 참조 신호(VRAMP)가 게이트 전극에 인가된다.
여기에서, 버퍼(56)가 입력 용량 소자(52)의 전단에 구비되어 있지 않은 경우가 고려된다. 버퍼(56)가 입력 용량 소자(52)의 전단에 구비되어 있지 않은 경우에는, 신호가 화소 회로측으로부터 참조 신호 생성부(51)측으로 역류할 수 있고 또한 간섭이 쉽게 일어날 수 있다.
반면, 회로 구성예 1에 따른 화소 회로에 의하면, 버퍼(56)가 입력 용량 소자(52)의 전단에 구비되어 있으므로, 화소 회로측으로부터 참조 신호 생성부(51)측으로의 신호의 역류에 기인하는 간섭을 억제할 수 있다. 또한, 소스 팔로워 구성을 갖는 버퍼(56)의 부하가 최소화되므로, 버퍼(56)의 전력 소비를 감소시킬 수 있다.
(회로 구성예 2)
회로 구성예 2는 버퍼의 정전류원 트랜지스터(57)가 화소와는 다른 칩에 구비되는 예이다. 도 24는 회로 구성예 2에 따른 화소 회로의 회로도를 나타낸다.
회로 구성예 2에 따른 화소 회로에서는, 도 3b에 도시된 적층형 반도체 칩 구조를 전제하고 있으며, 소스 팔로워 구성을 갖는 버퍼(56)가 화소 내에 구비되는 경우에, 정전류원 트랜지스터(57)가 화소 칩(도 3b에 도시되어 있는 제1층 반도체 칩(43)에 대응)과는 다른 칩, 즉 회로 칩(도 3b에 도시되어 있는 제2층 반도체 칩(44)에 대응)에 구비되어 있다.
화소 칩과 회로 칩은, 예를 들어, Cu 전극들을 직접 접합하는 Cu-Cu 직접 접합을 포함하는 접합부(61)를 통해서 전기적으로 접속된다. 화소 칩측에는, 스위칭 트랜지스터(59)가 접합부(61)와 입력 용량 소자(52)의 입력단의 사이에 접속되어 있으며, 그 게이트 전극에는 선택 신호(SEL)가 인가된다. 회로 칩측에는, 샘플/홀드 회로(60)가 정전류원 트랜지스터(57)의 게이트 전극에 접속되어 있다.
회로 구성예 2의 화소 회로에 의하면, 공간의 측면에서 화소 내에는 배치가 어려운 샘플/홀드 회로(60)가 회로 칩측의 정전류원 트랜지스터(57)의 게이트 전극에 접속될 수 있으므로, 바이어스의 노이즈를 차단하여 출력 노이즈를 억제할 수 있다.
(회로 구성예 3)
회로 구성예 3은 참조 신호 생성부가 화소 내에 구비되는 예이다. 도 25는 회로 구성예 3에 따른 화소 회로의 회로도를 나타낸다.
회로 구성예 3에 따른 화소 회로에서는, 화소마다 구비되어 있는 입력 용량 소자(52)가 전류 적분용의 용량 소자로서 사용되며, P채널 MOS 트랜지스터를 포함하는 정전류원 트랜지스터(71)와 함께, 참조 신호 생성용의 전류 적분용 디지털-아날로그 변환기(DAC)가 화소 내에 형성되어 있다. 리셋 트린지스터(72)가 입력 용량 소자(52)의 입력단과 포토다이오드(21)의 애노드 전극의 사이에 접속되고 있으며, 리셋 신호(RST)가 리셋 트랜지스터(72)의 게이트 전극에 인가된다.
회로 구성예 3에 따른 화소 회로에 의하면, 입력 용량소자(52)가 전류 적분용의 용량 소자로서 사용되며, 참조 신호 생성을 위한 전류 적분형 DAC가 화소 내에 형성되므로, 참조 신호 생성을 위한 전류 적분형 DAC를 회로 칩에 형성할 필요가 없으며, 그 결과 회로 칩의 크기 그리고 전체 적층형 반도체 칩의 크기를 감소시킬 수 있다.
<적층형 반도체 칩 구조에서의 칩간 배선 구조의 예>
다음으로, 복수의 반도체 칩이 적층되어 이루어지는 적층형 반도체 칩 구조에서 반도체 칩 사이의 전기적 배선 구조의 예에 대해서 설명한다.
(배선 구조예 1)
배선 구조예 1은 2층 칩 구조에서 칩 사이의 전기적인 배선 구조예이다. 도 26은 배선 구조예 1에 따른 칩간 배선 구조예를 나타낸다. 도 26의 좌측에는 반도체 칩의 평면도가 도시되어 있고, 도 26의 우측에는 각 반도체 칩의 배선 구조가 모식적으로 도시되어 있다. 이것은 후술하는 배선 구조예 각각에 대해서도 적용된다.
배선 구조예 1에 따른 칩간 배선 구조는, 제1층 반도체 칩(43)과 제2층 반도체 칩(44)이 적층되어 있는 2층 칩 구조이다. 제1층 반도체 칩(43)은 포토다이오드(21)를 포함하는 화소(20)가 형성되어 있는 화소 칩이다. 제2층 반도체 칩(44)은, 열-병렬형 아날로그-디지털 변환부(13)에 포함되어 있는 비교기(131)와, 예를 들어, 디지털-아날로그 변환기(DAC)를 포함하는 참조 신호 생성부(51)가 형성되어 있는 회로 칩이다.
그리고, 화소 칩인 제1층 반도체 칩(43)과 회로 칩인 제2층 반도체 칩(44)은, 램프파 참조 신호(VRAMP)가 참조 신호 생성부(51)로부터, 예를 들어, Cu 전극(61a)과 Cu 전극(6lb)이 직접 접합되어 있는 Cu-Cu 직접 접합을 포함하는 접합부(61)를 경유해서 공급되는, 플로팅 디퓨전(FD) 각각에 전기적으로 접속된다. 배선 구조예 1의 경우에, 참조 신호 생성부(51)에 의해 생성된 램프파 참조 신호(VRAMP)는, 제2층 반도체 칩(44)에 있는 배선(L13)을 통해서 각 화소에 분배된다. 게다가, 제1층 반도체 칩(43)상의 신호선(32)과 제2층 반도체 칩(44)상의 비교기(131)는, 각 화소 열에 대하여 접속부(63)를 통해서 전기적으로 접속된다. 이것은 후술하는 배선 구조예 2, 3에 대해서도 동일하게 적용된다.
(배선 구조예 2)
배선 구조예 2는, 2층 칩 구조에서 참조 신호 생성부(51)의 출력부에서 칩 사이의 전기적인 접속이 이루어지는 예이다. 도 27은 배선 구조예 2에 따른 칩간 배선 구조예를 나타낸다.
배선 구조예 2에 따른 칩간 배선 구조에서는, 회로 칩인 제2층 반도체 칩(44)에 형성된 참조 신호 생성부(51)의 출력부는, 예를 들어 Cu-Cu 직접 접합을 포함하는 접합부(61)를 경유하여, 화소 칩인 제1층 반도체 칩(43)과 전기적으로 접속되어 있다. 배선 구조예 2의 경우, 참조 신호 생성부(51)에 의해 생성되어 접합부(61)를 통해서 제1층 반도체 칩(43)에 공급되는 램프파 참조 신호(VRAMP)는, 제1층 반도체 칩(43)의 배선(L14)을 통해서 각 화소에 분배된다. 그리고, 도 27의 좌측 도면의 제1층 반도체 칩(43)에 검은 동그라미(●)로 나타낸 바와 같이, 입력 용량 소자(52)는 각 화소의 배선(L14)에 전기적으로 접속되어 있다. 배선 구조예 2의 경우에, 화소 바로 아래에 접합부(61)가 구비될 필요가 없는 잇점이 있다.
(배선 구조예 3)
배선 구조예 3은, 2층 칩 구조에 있어서 참조 신호 생성부(51)가 각 화소에 대하여 구비되는 예이다. 도 28은 배선 구조예 3에 따른 칩간 배선 구조예를 나타낸다.
배선 구조예 3에 따른 칩간 배선 구조에서는, 화소 칩인 제1층 반도체 칩(43)은 각 화소에 대하여 참조 신호 생성부(51)를 포함한다. 회로 칩인 제2층 반도체 칩(44)은, 참조 신호 생성부(51)에 의해 램프파 참조 신호(VRAMP)를 생성하는데 사용되는 바이어스 전압을 생성하는 바이어스 생성부(62)를 구비하고 있다. 그리고, 바이어스 생성부(62)에 의해 생성된 바이어스 전압은, 예를 들어 Cu-Cu 직접 접합을 포함하는 접합부(61)를 통해서 제1층 반도체 칩(43)으로 전송되며, 배선(L14)에 의해 제1층 반도체 칩(43)의 각 화소에 대하여 구비된 참조 신호 생성부(51)로 공급된다.
(배선 구조예 4)
배선 구조예 4는, 3층 칩 구조에 있어서 칩 사이의 전기적인 배선 구조예이다. 도 29는 배선 구조예 4에 따른 칩간 배선 구조예를 나타낸다.
배선 구조예 4에 따른 칩간 배선 구조는, 제1층 반도체 칩(43), 제2층 반도체 칩(44) 및 제3층 반도체 칩(45)이 적층된 3층 칩 구조이다. 제1층 반도체 칩(43)에는 포토다이오드(21) 및 전송 트랜지스터(22)가 화소 단위로 배치되어 있다. 제2층 반도체 칩(44)에는, 포토다이오드(21) 및 전송 트랜지스터(22)를 제외한 화소(20)의 구성 소자가 형성되어 있다. 제3층 반도체 칩(45)에는, 열-병렬형 아날로그-디지털 변환부(13)에 포함된 비교기(131) 및 예를 들어, 디지털-아날로그 변환기(DAC)를 포함하는 참조 신호 생성부(51)가 형성되어 있다.
그리고, 제1층 반도체 칩(43)과 제2층 반도체 칩(44)은, Cu-Cu 직접 접합, 관통 실리콘 비아(TSV) 등을 포함하는 접속부(64)를 통해서, 화소 각각에 대하여 전기적으로 접속된다. 이것은 후술하는 배선 구조예 5, 6에 대해서도 동일하게 적용된다. 제2층 반도체 칩(44)과 제3층 반도체 칩(45)은, 예를 들어, Cu-Cu 직접 접합을 포함하는 접합부(61)를 통해서 램프파 참조 신호(VRAMP)가 참조 신호 생성부(51)로부터 공급되는, 플로팅 디퓨전(FD) 각각에 전기적으로 접속된다. 또한, 제2층 반도체 칩(44)과 제3층 반도체 칩(45)은 화소 열마다 접속부(65)를 통해서 전기적으로 접속된다. 이것은 후술하는 배선 구조예 5, 6에 대해서도 동일하게 적용된다. 배선 구조예 4의 경우, 참조 신호 생성부(51)에 의해 생성된 램프파 참조 신호(VRAMP)는 제3 반도체 칩(45)의 배선(L13)을 통해서 각 화소로 분배된다.
배선 구조예 4에 따른 칩간 배선 구조에 의하면, 단지 포토다이오드(21)와 전송 트랜지스터(22)만이 제1층 반도체 칩(43)에 형성되므로, 화소의 개구율을 크게 설정할 수 있다. 이것은 후술하는 배선 구조예 5 및 배선 구조예 6에 대해서도 동일하게 적용된다.
(배선 구조예 5)
배선 구조예 5는, 3층 칩 구조에서 참조 신호 생성부(51)의 출력부에서 칩 사이의 전기적인 접속이 이루어지는 예이다. 도 30은 배선 구조예 5에 따른 칩간 배선 구조예를 나타낸다.
배선 구조예 5에 따른 칩간 배선 구조에서는, 제3층 반도체 칩(45)에 형성된 참조 신호 생성부(51)의 출력부는, 예를 들어 Cu-Cu 직접 접합을 포함하는 접합부(61)를 통하여 제2층 반도체 칩(44)과 전기적으로 접속되어 있다. 배선 구조예 5의 경우, 참조 신호 생성부(51)에 의해 생성되어 접합부(61)를 통해서 제1층 반도체 칩(43)에 공급되는 램프파 참조 신호(VRAMP)는, 제2층 반도체 칩(44)의 배선(L14)을 통해서 각 회소에 분배된다.
(배선 구조예 6)
배선 구조예 6은, 3층 칩 구조에서 화소마다 참조 신호 생성부(51)가 구비되는 예이다. 도 31은 배선 구조예 6에 따른 칩간 배선 구조예를 나타낸다.
배선 구조예 6에 따른 칩간 배선 구조에서는, 제2층 반도체 칩(44)은 각 화소에 대한 참조 신호 생성부(51)를 포함한다. 제3층 반도체 칩(45)에는, 참조 신호 생성부(51)가 램프파 참조 신호(VRAMP)를 생성하는데 사용하는 바이어스 전압을 생성하는 바이어스 생성부(62)가 구비되어 있다. 그리고, 바이어스 생성부(62)에 의해 생성된 바이어스 전압은, 예를 들어 Cu-Cu 직접 접합을 포함하는 접합부(61)를 통해서 제2층 반도체 칩(44)으로 전송되어, 배선(L14)에 의해 제2층 반도체 칩(44)의 각 화소에 구비된 참조 신호 생성부(51)로 공급된다.
<변형예>
이상에서 바람직한 실시 형태에 근거하여 본 개시에 관한 기술이 설명되었지만, 본 개시에 관한 기술은 해당 실시 형태에 한정되는 것이 아니다. 상기한 각 실시 형태에서 설명한 촬상 장치의 구성과 구조는 예시이며, 적절히 변경될 수 있다.
예를 들면, 상기한 각 실시 형태에 있어서 비교기(131)의 회로 구성은 일 예이며, 해당 회로 구성에 한정되는 것이 아니다. 구체적으로는, 제1, 제2 및 제3 실시 형태에 따른 비교기(131)는, 용량 소자(C02), 입력측 클램프 트랜지스터(PT13), 입력측 클램프 트랜지스터(NT11) 및 출력측 클램프 트랜지스터(NT12) 중에서 적어도 하나가 생략된 회로 구성이어도 된다.
<응용예>
이상에서 설명한 본 실시 형태에 따른 촬상 장치는, 예를 들어 도 32에 도시된 바와 같이, 가시광, 적외광, 자외광, X선 등의 광을 센싱하는 여러가지 장치에 사용될 수 있다. 여러가지 장치의 구체예에 대해서 이하에 열거한다.
- 디지털 카메라와 카메라 기능을 갖는 휴대용 기기 등과 같이, 감상을 목적으로 제공되는 이미지를 촬영하는 장치
- 자동 정지 등과 같은 안전 운전과 운전자의 상태 인식을 목적으로, 자동차의 전방, 후방, 주위, 차내의 영역의 화상을 촬영하는 차량 탑재 센서, 주행 차량이나 도로를 모니터링하는 모니터링 카메라, 차량 사이의 거리를 측정하는 거리 측정 센서 등과 같이, 교통을 목적으로 구비되는 장치
- 사용자의 제스처를 촬상하고, 그 제스처에 따라 기기 조작을 행하기 위해서, 텔레비젼, 냉장고, 에어 컨디셔너 등과 같은 가전에 구비되는 장치
- 내시경 또는 적외선광을 수신하여 혈관을 촬영하는 장치 등과 같이, 의학적 치료나 헬스케어의 목적으로 제공되는 장치
- 방범 용도의 감시 카메라나 개인 인증 용도의 카메라 등과 같이, 보안의 목적으로 제공되는 장치
- 피부를 촬영하는 피부 측정기 또는 두피를 촬영하는 마이크로스코프(microscope) 등과 같이, 미용의 목적으로 제공되는 장치
- 스포츠 용도의 액션 카메라나 웨어러블 카메라 등과 같이, 스포츠의 목적으로 구비되는 장치
- 경작지나 작물의 상태를 감시하기 위한 카메라 등과 같이, 농업의 목적으로 구비되는 장치
<본 개시에 따른 기술의 적용예>
본 개시에 따른 기술은 여러가지 제품에 적용될 수 있다. 이하에 보다 구체적인 적용예에 대해서 설명한다.
(본 개시의 전자 기기)
여기에서는, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 시스템이나, 휴대 전화기 등과 같이 촬상 기능을 가지는 휴대 단말 장치나, 화상 판독부에 촬상 장치를 사용하는 복사기 등의 전자 기기에 적용하는 경우에 대해서 설명한다.
(촬상 시스템의 예)
도 33은 본 개시의 전자 기기의 일례인 촬상 시스템의 구성예를 나타내는 블록도이다.
도 33에 도시된 바와 같이, 이러한 예에 따른 촬상 시스템(100)은, 렌즈군 등을 포함하는 촬상 광학계(101), 촬상부(102), 디지털 신호 처리(Digital Signal Processor, DSP) 회로(103), 프레임 메모리(104), 표시 장치(105), 기록 장치(106), 조작계(107) 및 전원 공급계(108) 등을 포함한다. 그리고 DSP 회로(103), 프레임 메모리(104), 표시 장치(105), 기록 장치(106), 조작계(107) 및 전원 공급계(108)는 버스 라인(109)을 통해서 서로 접속되어 있다.
촬상 광학계(101)는 피사체로부터의 입사광(이미지 광)을 수신하여 촬상부(102)의 촬상면 상에 결상한다. 촬상부(102)는 광학계(101)에 의해 촬상면 상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환해서 화소 신호로서 출력한다. DSP 회로(103)는 화이트 밸런스 처리, 디모자이크 처리, 감마 보정 처리 등과 같은 일반적인 카메라 신호 처리를 행한다.
프레임 메모리(104)는 DSP 회로(103)에 의해 행해지는 신호 처리의 과정에서 데이터의 저장을 위해 적절하게 사용된다. 표시 장치(105)는 액정 표시 장치나 유기 발광(Electroluminescence, EL) 표시 장치 등과 같은 패널형 표시 장치를 포함하고, 촬상부(102)에 의해 촬상된 동영상 또는 정지 화상을 표시한다. 기록 장치(106)는 촬상부(102)에 의해 촬상된 동영상 또는 정지 화상을, 휴대용 반도체 메모리, 광 디스크, 하드 디스크 드라이브(Hard Disk Drive, HDD) 등의 기록 매체에 기록한다.
조작계(107)는 사용자의 조작이 있으면 촬상 장치(100)의 여러가지 기능에 대해서 조작 명령을 발급한다. 전원 공급계(108)는, DSP 회로(103), 프레임 메모리(104), 표시 장치(105), 기록 장치(106) 및 조작계(107)의 동작 전원으로 기능하는 다양한 유형의 전원을, 이들의 공급 대상에 적절히 공급한다.
상술의 구성을 갖는 촬상 시스템(100)에서, 전술한 실시 형태에 따른 촬상 장치가 촬상부(102)로서 사용될 수 있다. 이러한 촬상 장치를 사용하면, 아날로그-디지털 변환기의 전력 소비를 저감할 수 있으므로, 촬상 장치의 전력 소비를 저감할 수 있다. 게다가, 단일-경사형 아날로그-디지털 변환기에 있어서, 램프파 참조 신호의 구동력을 증가시키고 또한 출력 임피던스를 낮추기 위해서 오프셋을 흡수하기 위한 용량 소자의 앞에 버퍼가 구비되는 경우에도, 화소 열 사이에 버퍼의 출력단을 접속하지 않아도 버퍼의 노이즈를 저감할 수 있어서, 고화질의 촬상 화상을 얻을 수 있다.
(이동체에의 응용예)
본 개시에 따른 기술(본 기술)은 여러가지 제품에 응용될 수 있다. 예를 들어, 본 개시에 관한 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 오토바이, 자전거, 개인용 이동 기기, 비행기, 드론, 선박, 로봇, 건설 기계 및 농업 기계(트랙터) 등과 같은 이동체의 어느 하나에 탑재되는 촬상 장치로서 구현될 수 있다.
도 34는 본 개시에 따른 기술이 적용될 수 있는 이동체 제어 시스템의 일례인 차량 제어 시스템의 개략적인 구성의 예를 나타내는 블록도이다.
차량 제어 시스템(12000)은 통신 네트워크(12001)를 통해서 접속된 복수의 전자 제어 유닛을 포함한다. 도 34에 도시된 예에서는, 차량 제어 시스템(12000)은 구동계 제어 유닛(12010), 바디계 제어 유닛(12020), 차외 정보 검출 유닛(12030), 차내 정보 검출 유닛(12040) 및 통합 제어 유닛(12050)을 포함한다. 또한, 통합 제어 유닛(12050)의 기능 구성으로서, 마이크로 컴퓨터(12051), 음성 화상 출력부(12052) 및 차량용 네트워크 인터페이스(I/F)(12053)가 도시되어 있다.
구동계 제어 유닛(12010)은 각종 프로그램에 따라서 차량의 구동계에 관련된 장치의 동작을 제어한다. 예를 들어, 구동계 제어 유닛(12010)은, 내연 기관 또는 구동 모터 등과 같은 차량 구동력을 발생시키기 위한 구동력 발생 장치, 차륜에 구동력을 전달하기 위한 구동력 전달 기구, 차량의 조향 각도를 조절하기 위한 조향 기구 및 차량의 제동력을 발생시키기 위한 제동 장치 등의 제어 장치로서 기능한다.
바디계 제어 유닛(12020)은 각종 프로그램에 따라서 차량에 탑재된 여러가지 장치의 동작을 제어한다. 예를 들어, 바디계 제어 유닛(12020)은, 무열쇠 승차 시스템(keyless entry system), 스마트 키 시스템, 파워 윈도우 장치 또는 헤드 램프, 백 램프, 브레이크 램프, 방향 지시등 또는 안개등 등과 같은 여러가지 램프의 제어 장치로서 기능한다. 이 경우, 열쇠를 대체하여 휴대 기기로부터 발신되는 전파 또는 각종 스위치의 신호가 바디계 제어 유닛(12020)으로 입력될 수 있다. 바디계 제어 유닛(12020)은, 이 전파 또는 신호를 수신하여 차량의 도어록 장치, 파워 윈도우 장치, 램프 등을 제어한다.
차외 정보 검출 유닛(12030)은, 차량 제어 시스템(12000)이 탑재되어 있는 차량의 외부 영역에 대한 정보를 검출한다. 예를 들면, 촬상부(12031)가 차외 정보 검출 유닛(12030)에 접속되어 있다. 차외 정보 검출 유닛(12030)은, 촬상부(12031)가 차량의 외부 영역의 화상을 촬상하도록 하여, 촬상된 화상을 수신한다. 차외 정보 검출 유닛(12030)은, 수신된 화상에 기초하여, 사람, 차, 장애물, 표지(sign) 또는 노면 상의 문자 등과 같은 물체 검출 처리를 수행하거나 또는 거리 검출 처리를 수행할 수 있다.
촬상부(12031)는 광을 수광하고, 수신된 광량에 대응하는 전기 신호를 출력하는 광학 센서(optical sensor)이다. 촬상부(12031)는 전기 신호를 화상으로서 출력할 수도 있고, 거리 측정 정보로서 출력할 수도 있다. 또한, 촬상부(12031)가 수광하는 광은 가시광일 수도 있고 또는 적외선 등의 비가시광일 수도 있다.
차내 정보 검출 유닛(12040)은 차량의 내부 영역의 정보를 검출한다. 예를 들어, 운전자의 상태를 검출하는 운전자 상태 검출부(12041)가 차내 정보 검출 유닛(12040)에 접속되어 있다. 운전자 상태 검출부(12041)는, 예를 들어, 운전자를 촬상하는 카메라를 포함하고, 차내 정보 검출 유닛(12040)은, 운전자 상태 검출부(12041)로부터 입력되는 검출 정보에 기초하여, 운전자의 피로 정도 또는 집중 정도를 산출하거나 또는 운전자가 졸고 있는지 여부를 판별할 수 있다.
마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040)에 의해 취득되는 차내외의 정보에 기초하여, 구동력 발생 장치, 조향 기구 또는 제동 장치의 목표 제어값을 연산하고, 구동계 제어 유닛(12010)으로 제어 지령을 출력할 수 있다. 예를 들어, 마이크로 컴퓨터(12051)는, 차량의 충돌 회피, 충격 완화, 차간 거리에 기초한 추종 주행, 차량 속도 유지 주행, 차량 충돌 경고, 차선 이탈 경고 등을 포함하는 첨단 운전자 보조 시스템(Advanced Driver Assistance System, ADAS)의 기능 실현을 목적으로 하는, 협조 제어를 수행할 수 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030) 또는 차내 정보 검출 유닛(12040) 등에 의해 획득되는 차량의 주변 영역에 대한 정보에 기초하여, 구동력 발생 장치, 조향 기구, 제동 장치 등을 제어함으로써, 운전자의 조작이 없이도 차량이 자율적으로 주행하는 자동 운전 등을 목적으로 한 협조 제어를 수행할 수 있다.
또한, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에 의해 획득되는 차외 정보에 기초하여, 바디계 제어 유닛(12020)으로 제어 지령을 출력할 수 있다. 예를 들어, 마이크로 컴퓨터(12051)는, 차외 정보 검출 유닛(12030)에 의해 검출된 선행 차량 또는 반대편 차량의 위치에 따라, 헤드 램프를 제어하여 하이 빔을 로우 빔로 전환하는 등과 같이 눈부심을 방지하는 것을 목적으로 하는 협조 제어를 수행할 수 있다.
음성 화상 출력부(12052)는, 차량의 탑승자 또는 차량의 외부 영역에 시각적 또는 청각적으로 정보를 통지하는 것이 가능한 출력 장치로, 음성 및 화상 중 적어도 하나의 출력 신호를 송신한다. 도 34의 예에서는, 오디오 스피커(12061), 표시부(12062) 및 계기판(12063)이 출력 장치로서 예시되어 있다. 표시부(12062)는, 예를 들어, 온 보드 디스플레이 및 헤드업 디스플레이의 적어도 하나를 포함할 수 있다.
도 35는 촬상부(12031)의 설치 위치의 예를 나타내는 도면이다.
도 35에서, 차량(12100)은 촬상부(12031)로서 촬상부(12101, 12102, 12103, 12104, 12105)를 포함한다.
촬상부(12101, 12102, 12103, 12104, 12105)는, 예를 들어, 차량(12100)의 프런트 노즈(front nose), 사이드 미러, 뒷 범퍼, 백 도어 및 차량 내에서 앞쪽 유리의 상부 등의 위치에 설치된다. 프런트 노즈(nose)에 설치되어 있는 촬상부(12101)와 차량 내에서 앞쪽 유리의 상부에 설치되어 있는 촬상부(12105)는, 차량(12100)의 앞쪽 영역의 화상을 주로 취득한다. 사이드 미러에 구비되어 있는 촬상부(12102, 12103)는, 차량(12100)의 옆쪽 영역의 화상을 주로 취득한다. 뒷 범퍼 또는 백 도어에 구비되어 있는 촬상부(12104)는, 차량(12100)의 뒤쪽 영역의 화상을 주로 취득한다. 촬상부(12101 및 12105)에 의해 취득되는 앞쪽 영역의 화상은, 선행 차량, 보행자, 장애물, 신호등, 교통 표지 또는 차선 등의 검출에 주로 사용된다.
한편, 도 35는 촬상부(12101 내지 12104)의 촬상 범위 일례를 나타낸다. 촬상 범위(12111)는 프런트 노즈에 설치된 촬상부(12101)의 촬상 범위를 가리키고, 촬상 범위(12112 및 12113)는 각각 사이드 미러에 설치된 촬상부(12102 및 12103)의 촬상 범위를 가리키고, 촬상 범위(12114)는 뒷 범퍼 또는 백 도어에 설치된 촬상부(12104)의 촬상 범위를 가리킨다. 예를 들어, 촬상부(12101 내지 12104)로 촬상된 화상 데이터는 겹쳐지며, 이에 의해 차량(12100)의 상방으로부터 본 조감 화상이 얻어진다.
촬상부(12101 내지 12104)의 적어도 1개는 거리 정보를 취득하는 기능을 가지고 있을 수 있다. 예를 들어, 촬상부(12101 내지 12104)의 적어도 1개는 복수의 촬상 소자를 포함하는 스테레오 카메라이거나 또는 위상차 검출용 화소를 가지는 촬상 소자일 수 있다.
예를 들어, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 획득한 거리 정보에 기초하여, 촬상 범위(12111 내지 12114) 내에서의 각 입체 물체까지의 거리와 이 거리의 시간적 변화(차량(12100)에 대한 상대 속도)를 계산함으로써, 차량(12100)과 실질적으로 같은 방향으로 소정의 속도(예를 들어, 0km/h 이상)로 주행하는 입체 물체, 특히 차량(12100)의 진행 경로상에 있는 가장 가까운 입체 물체를, 선행 차량으로서 추출할 수 있다. 게다가, 마이크로 컴퓨터(12051)는 선행 차량에 대하여 확보되어야 하는 차간 거리를 미리 설정하고, 자동 브레이크 제어(추종 정지 제어를 포함)나 자동 가속 제어(추종 발진 제어를 포함) 등을 수행할 수 있다. 상술한 바와 같이, 운전자에 의한 조작이 없이 자율적으로 주행하는 자동 운전 등을 목적으로 하는 협조 제어가 수행될 수 있다.
예를 들어, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)로부터 획득된 거리 정보에 기초하여, 입체 물체에 관련된 입체 물체 데이터를, 이륜차, 일반 차량, 대형 차량, 보행자, 전주 등과 같은 기타 입체 물체로 분류해서 추출하고, 분류 및 추출 결과를 장애물의 자동 회피에 사용할 수 있다. 예를 들어, 마이크로 컴퓨터(12051)는 차량(12100) 주변의 장애물을 차량(12100)의 운전자가 시인하는 장애물과 시인 곤란한 장애물을 식별한다. 그리고, 마이크로 컴퓨터(12051)는 각 장애물과의 충돌의 위험을 지시하는 충돌 리스크를 판단하고, 충돌 리스크가 설정된 값 이상이어서 충돌 가능성이 있는 상황일 때에는, 마이크로 컴퓨터(12051)는 오디오 스피커(12061)나 표시부(12062)를 통해서 운전자에 알람을 출력하거나 또는 구동계 제어 유닛(12010)을 통해서 강제 감속이나 회피 조향을 행하여, 충돌 회피를 위한 운전 지원을 수행할 수 있다.
촬상부(12101 내지 12104)의 적어도 1개는 적외선을 검출하는 적외선 카메라일 수 있다. 예를 들어, 마이크로 컴퓨터(12051)는, 촬상부(12101 내지 12104)의 촬상 화상 중에 보행자가 존재하는지 또는 아닌지를 판정함으로써, 보행자를 인식할 수 있다. 이러한 보행자의 인식은, 예를 들어, 적외선 카메라인 촬상부(12101 내지 12104)의 촬상 화상에서 특징점을 추출하기 위한 절차와, 물체의 윤곽을 지시하는 일련의 특징점에 패턴 매칭 처리를 행하여 보행자인지 또는 아닌지를 판별하는 절차를 통해서 행해진다. 마이크로 컴퓨터(12051)가 촬상부(12101 내지 12104)의 촬상 화상에 보행자가 존재한다고 판정하고 또한 보행자를 인식하면, 음성 화상 출력부(12052)는 인식된 보행자에 대한 강조를 위하여 사각형 윤곽선을 중첩되게 표시하도록 표시부(12062)를 제어한다. 또한, 음성 화상 출력부(12052)는 표시부(12062)를 제어하여 보행자를 나타내는 아이콘 등이 원하는 위치에 표시되게 할 수도 있다.
이상, 본 개시에 따른 기술이 적용될 수 있는 차량 제어 시스템의 일례에 대해서 설명하였다. 본 개시에 따른 기술은, 위에서 설명한 구성에서, 예를 들어, 촬상부(12031) 등에 적용될 수 있다. 그리고, 본 개시에 따른 기술을 촬상부(12031) 등에 적용함으로써, 촬상 장치 전체의 다이나믹 레인지를 확대할 수 있으며, 촬상 장치의 전력 소비를 저감시킬 수 있으며, 이에 의해 차량 제어 시스템의 전력 소비의 저감에 기여할 수 있다.
<본 개시가 취할 수 있는 구성>
한편, 본 개시는 이하와 같은 구성을 가질 수도 있다.
≪A. 촬상 장치≫
(A-01) 부하 전류원;
화소로부터 독출된 신호를 전송하는 신호선과 상기 부하 전류원의 사이에 접속된 입력 트랜지스터를 포함하는 비교기; 및
소정의 참조 신호를 상기 화소의 전하-전압 변환부로 공급하는 참조 신호 공급부
를 구비하는 촬상 장치.
(A-02) (A-01)에 있어서,
상기 소정의 참조 신호는, 소정의 기울기로 선형으로 변화는 경사 형상 파형 전압인, 촬상 장치.
(A-03) (A-02)에 있어서,
상기 비교기는, 상기 신호선을 통해서 공급되는 상기 경사 형상 파형 전압이 중첩된 신호 전압과 소정의 기준 전압을 비교하는, 촬상 장치.
(A-04) (A-03)에 있어서,
상기 경사 형상 파형 전압은 경사 부분과 오프셋 부분을 포함하고,
상기 경사 형상 파형 전압의 상기 경사 부분은 용량 소자를 통해서 상기 전하-전압 변환부에 입력되며,
상기　경사 형상 파형 전압의 상기 오프셋 부분은, 상기 경사 부분에 대하여 극성이 반전되어서 상기 소정의 기준 전압으로서 상기 비교기에 입력되는, 촬상 장치.
(A-05) (A-01) 내지 (A-04) 중 어느 하나에 있어서,
상기 참조 신호 공급부는 복수의 화소 사이에 공유되어 있는 상기 전하-전압 변환부로 상기 소정의 참조 신호를 공급하는, 촬상 장치.
(A-06) (A-01) 내지 (A-05) 중 어느 하나에 있어서,
상기 참조 신호 공급부는,
상기 소정의 참조 신호를 생성하는 참조 신호 생성부; 및
상기　참조 신호 생성부에서 생성된 상기 참조 신호를 상기 화소의 상기 전하-전압 변환부에 인가하는 입력 용량 소자를 포함하는, 촬상 장치.
(A-07) (A-06)에 있어서,
상기 참조 신호 공급부는, 상기 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 열 방향을 따라, 상기 참조 신호를 상기 화소의 전하-전압 변환부로 공급하는, 촬상 장치.
(A-08) (A-07)에 있어서,
상기 참조 신호 생성부는, 상기 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 전체 화소 열에 대하여 공통이 되게 배치되어 있는, 촬상 장치.
(A-09) (A-08)에 있어서,
상기 참조 신호 생성부는, 상기 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 열 방향에 있어서의 양측에 배치되어 있는, 촬상 장치.
(A-10) (A-06)에 있어서,
상기 참조 신호 공급부는, 상기 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 행 방향을 따라, 상기 참조 신호를 상기 화소의 전하-전압 변환부에 공급하는, 촬상 장치.
(A-11) (A-10)에 있어서,
상기 참조 신호 생성부는, 상기 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 전체 화소 행에 대하여 공통이 되게 배치되어 있는, 촬상 장치.
(A-12) (A-10) 또는 (A-11)에 있어서,
상기 참조 신호 생성부는, 상기 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 행 방향의 있어서의 양측에 배치되어 있는, 촬상 장치.
(A-13) (A-06)에 있어서,
상기 참조 신호 생성부는, 상기 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 각 화소에 대하여 화소 단위로, 상기 참조 신호를 상기 화소의 전하-전압 변환부에 공급하는, 촬상 장치.
(A-14) (A-06)에 있어서,
상기 참조 신호 생성부는, 상기 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 중앙 부분으로부터 열 방향을 따라, 상기 참조 신호를 상기 화소의 상기 전하-전압 변환부에 공급하는, 촬상 장치.
(A-15) (A-06)에 있어서,
상기 화소에는 상기 입력 용량 소자의 앞에 버퍼가 구비되어 있는, 촬상 장치.
(A-16) (A-06)에 있어서,
상기 참조 신호 생성부가 상기 화소에 구비되어 있는, 촬상 장치.
(A-17) (A-06) 내지 (A-16) 중 어느 하나에 있어서,
상기 촬상 장치는 적어도 2개의 반도체 칩이 적층되어 형성되는 적층형 반도체 칩 구조를 가지며,
상기　화소와 상기 비교기는 다른 반도체 칩에 각각 형성되어 있는, 촬상 장치.
(A-18) (A-17)에 있어서,
제1층 반도체 칩 및 제2층 반도체 칩이 적층되어 있으며,
상기 화소는 상기 제1층 반도체 칩에 형성되어 있고,
상기 비교기 및 상기 참조 신호 생성부는 상기　제2층 반도체 칩에 형성되어 있는, 촬상 장치.
(A-19) (A-17)에 있어서,
제1층 반도체 칩, 제2층 반도체 칩 및 제3층 반도체 칩이 적층되어 있으며,
광전 변환 소자는 상기 제1층 반도체 칩에 형성되어 있고,
상기 광전 변환 소자를 제외한 상기 화소의 구성 소자는 상기 제2층 반도체 칩에 형성되어 있으며,
상기 비교기 및 상기 참조 신호 생성부는 상기 제3층 반도체 칩에 형성되어 있는, 촬상 장치.
≪B. 전자 기기≫
(B-01) 부하 전류원;
화소로부터 독출된 신호를 전송하는 신호선과 상기 부하 전류원의 사이에 접속된 입력 트랜지스터를 포함하는 비교기; 및
소정의 참조 신호를 상기 화소의 전하-전압 변환부로 공급하는 참조 신호 공급부를 구비하는 촬상 장치
를 포함하는 전자 기기.
(B-02) (B-01)에 있어서,
상기 소정의 참조 신호는, 소정의 기울기로 선형으로 변화는 경사 형상 파형 전압인, 전자 기기.
(B-03) (B-02)에 있어서,
상기 비교기는, 상기 신호선을 통해서 공급되는 상기 경사 형상 파형 전압이 중첩된 신호 전압과 소정의 기준 전압을 비교하는, 전자 기기.
(B-04) (B-03)에 있어서,
상기 경사 형상 파형 전압은 경사 부분과 오프셋 부분을 포함하고,
상기 경사 형상 파형 전압의 상기 경사 부분은 용량 소자를 통해서 상기 전하-전압 변환부에 입력되며,
상기　경사 형상 파형 전압의 상기 오프셋 부분은, 상기 경사 부분에 대해 극성이 반전되어서 상기 소정의 기준 전압으로서 상기 비교기에 입력되는, 전자 기기.
(B-05) (B-01) 내지 (B-04) 중 어느 하나에 있어서,
상기 참조 신호 공급부는 복수의 화소 사이에 공유되어 있는 상기 전하-전압 변환부로 상기 소정의 참조 신호를 공급하는, 전자 기기.
(B-06) (B-01) 내지 (B-05) 중 어느 하나에 있어서,
상기 참조 신호 공급부는,
상기 소정의 참조 신호를 생성하는 참조 신호 생성부; 및
상기　참조 신호 생성부에서 생성된 상기 참조 신호를 상기 화소의 상기 전하-전압 변환부에 인가하는 입력 용량 소자를 포함하는, 전자 기기.
(B-07) (B-06)에 있어서,
상기 참조 신호 공급부는, 상기 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 열 방향을 따라, 상기 참조 신호를 상기 화소의 전하-전압 변환부로 공급하는, 전자 기기.
(B-08) (B-07)에 있어서,
상기 참조 신호 생성부는, 상기 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 전체 화소 열에 대하여 공통이 되게 배치되어 있는, 전자 기기.
(B-09) (B-08)에 있어서,
상기 참조 신호 생성부는, 상기 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 열 방향에 있어서의 양측에 배치되어 있는, 전자 기기.
(B-10) (B-06)에 있어서,
상기 참조 신호 공급부는, 상기 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 행 방향을 따라, 상기 참조 신호를 상기 화소의 전하-전압 변환부에 공급하는, 전자 기기.
(B-11) (B-10)에 있어서,
상기 참조 신호 생성부는, 상기 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 전체 화소 행에 대하여 공통이 되게 배치되어 있는, 전자 기기.
(B-12) (B-10) 또는 (B-11)에 있어서,
상기 참조 신호 생성부는, 상기 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 행 방향의 있어서의 양측에 배치되어 있는, 전자 기기.
(B-13) (B-06)에 있어서,
상기 참조 신호 생성부는, 상기 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 각 화소에 대하여 화소 단위로, 상기 참조 신호를 상기 화소의 전하-전압 변환부에 공급하는, 전자 기기.
(B-14) (B-06)에 있어서,
상기 참조 신호 생성부는, 상기 화소가 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이의 중앙 부분으로부터 열 방향을 따라, 상기 참조 신호를 상기 화소의 상기 전하-전압 변환부에 공급하는, 전자 기기.
(B-15) (B-06)에 있어서,
상기 화소에는 상기 입력 용량 소자의 앞에 버퍼가 구비되어 있는, 전자 기기.
(B-16) (B-06)에 있어서,
상기 참조 신호 생성부가 상기 화소에 구비되어 있는, 전자 기기.
(B-17) (B-06) 내지 (B-16) 중 어느 하나에 있어서,
상기 촬상 장치는 적어도 2개의 반도체 칩이 적층되어 형성되는 적층형 반도체 칩 구조를 가지며,
상기　화소와 상기 비교기는 각각 다른 반도체 칩에 형성되어 있는, 전자 기기.
(B-18) (B-17)에 있어서,
제1층 반도체 칩 및 제2층 반도체 칩이 적층되어 있으며,
상기 화소는 상기 제1층 반도체 칩에 형성되어 있고,
상기 비교기 및 상기 참조 신호 생성부는 상기　제2층 반도체 칩에 형성되어 있는, 전자 기기.
(B-19) (B-17)에 있어서,
제1층 반도체 칩, 제2층 반도체 칩 및 제3층 반도체 칩이 적층되어 있으며,
광전 변환 소자는 상기 제1층 반도체 칩에 형성되어 있고,
상기 광전 변환 소자를 제외한 상기 화소의 구성 소자는 상기 제2층 반도체 칩에 형성되어 있으며,
상기 비교기 및 상기 참조 신호 생성부는 상기 제3층 반도체 칩에 형성되어 있는, 전자 기기.
(C-1) 플로팅 디퓨전을 포함하는 화소;
상기 화소로부터 독출된 신호를 전송하는 신호선;
입력 트랜지스터와 제1 부하 전류원을 포함하고, 상기 입력 트랜지스터는 소스 및 드레인을 포함하며, 상기 소스는 상기 화소로부터 독출된 상기 신호선과 접속되어 있고, 상기 드레인은 상기 제1 부하 전류원과 접속되어 있는, 비교기; 및
상기 화소의 상기 플로팅 디퓨전으로 제1 참조 신호를 공급하는 참조 신호 공급 회로
를 포함하는 광 감지 장치.
(C-2) (C-1)에 있어서,
상기 입력 트랜지스터의 게이트는 접지(ground line)선에 결합되어 있는, 광 감지 장치.
(C-3) (C-2)에 있어서,
상기 입력 트랜지스터는 커플링 커패시터(coupling capacitor)를 통해 상기 접지선에 결합되어 있는, 광 감지 장치.
(C-4) (C-1)에 있어서,
상기 비교기는, 출력 트랜지스터, 상기 신호선에 접속되어 있는 상기 출력 트랜지스터의 소스 및 제2 부하 전류원에 접속되어 있는 상기 출력 트랜지스터의 드레인을 더 포함하는, 광 감지 장치.
(C-5) (C-1)에 있어서,
상기 제1 참조 신호는 소정의 경사를 가지고 선형으로 변화하는 경사 파형 전압(voltage with a sloping waveform)을 포함하는, 광 감지 장치.
(C-6) (C-5)에 있어서,
상기 소정의 경사는 올라가는 경사인, 광 감지 장치.
(C-7) (C-5)에 있어서,
상기 비교기는, 상기 신호선을 통해 공급되고 상기 경사 파형 전압과 중첩되는 신호 전압과 소정의 참조 전압을 비교하는, 광 감지 장치.
(C-8) (C-1)에 있어서,
상기 참조 신호 공급부는 상기 입력 트랜지스터의 게이트에 제2 참조 신호를 공급하는, 광 감지 장치.
(C-9) (C-8)에 있어서,
상기 제1 참조 신호는 소정의 경사를 가지고 선형으로 변화하는 경사 파형 전압을 포함하고, 상기 제2 참조 신호는 오프셋 전압을 포함하는, 광 감지 장치.
(C-10) (C-1)에 있어서,
상기 플로팅 디퓨전은 복수의 화소들 사이에 공유되어 있는, 광 감지 장치.
(C-11) (C-1)에 있어서,
상기 참조 신호 공급 회로는,
상기 제1 참조 신호를 생성하는 참조 신호 생성기; 및
상기 참조 신호 생성기에 의해 생성된 상기 제1 참조 신호를 상기 화소의 상기 플로팅 디퓨전에 결합시키는 입력 용량 소자를 포함하는, 광 감지 장치.
(C-12) (C-1)에 있어서,
상기 화소는, 복수의 화소들이 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이 내에 있고,
상기 플로팅 디퓨전은, 상기 복수의 화소들 각각에 각각 대응하는 복수의 플로팅 디퓨전 중의 어느 하나이며,
상기 참조 신호 공급 회로는, 상기 화소 어레이의 각 화소 열로 상기 제1 참조 신호를 각각 공급하는, 복수의 참조 신호 공급 회로 중의 하나인, 광 감지 장치.
(C-13) (C-12)에 있어서,
입력 용량 소자가, 화소 열의 각 화소에 대하여 각각 구비되어 있고, 상기 화소 열의 화소의 각 플로팅 디퓨전에 상기 화소 열에 대응하는 참조 신호 공급 회로에 의하여 공급되는 상기 제1 참조 신호를 결합시키는, 광 감지 장치.
(C-14) (C-1)에 있어서,
상기 화소는, 복수의 화소들이 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이 내에 있고,
상기 참조 신호 공급 회로는 상기 화소 어레이의 모든 화소 열에 대하여 공통이 되게 배치되어 있는, 광 감지 장치.
(C-15) (C-14)에 있어서,
상기 화소 열 각각에 대하여, 상기 참조 신호 공급 회로는, 상기 화소 열의 화소에 대응하는 플로팅 디퓨전에 상기 제1 참조 신호를 버퍼 회로를 통해 공급하는, 광 감지 장치.
(C-16) (C-14)에 있어서,
상기 화소 열 각각에 대하여, 상기 참조 신호 공급 회로는, 상기 화소 열의 화소에 대응하는 플로팅 디퓨전에 상기 제1 참조 신호를 직접 공급하는, 광 감지 장치.
(C-17) (C-1)에 있어서,
상기 화소는, 복수의 화소들이 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이 내에 있고,
상기 참조 신호 공급 회로는 상기 화소 어레이의 양측에 배치되어 있는 2개의 참조 신호 공급 회로 중의 하나인, 광 감지 장치.
(C-18) (C-17)에 있어서,
상기 2개의 참조 신호 공급 회로는 화소 열 방향으로 상기 화소 어레이의 상측 및 하측에 각각 배치되어 있는, 광 감지 장치.
(C-19) (C-17)에 있어서,
상기 2개의 참조 신호 공급 회로는 화소 행 방향으로 상기 화소 어레이의 좌측 및 우측에 각각 배치되어 있는, 광 감지 장치.
(C-20) (C-1)에 있어서,
상기 화소는, 복수의 화소들이 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이 내에 있고,
상기 참조 신호 공급 회로는, 상기 제1 참조 신호를 상기 화소 어레이의 각 화소 행에 공급화는 복수의 참조 신호 공급 회로 중의 하나인, 광 감지 장치.
(C-21) (C-14)에 있어서,
상기 참조 신호 공급 회로는, 화소 단위의 메쉬 패턴으로 상기 제1 참조 신호를 상기 화소들로 공통으로 공급하는, 광 감지 장치.
(C-22) (C-15)에 있어서,
상기 참조 신호 공급 회로는, 상기 화소 열 각각에 대응하는 각 상기 버퍼 회로를 통해, 상기 제1 참조 신호를 화소 단위의 메쉬 패턴으로 상기 화소들로 공통으로 공급하는, 광 감지 장치.
(C-23) (C-1)에 있어서,
상기 화소는, 복수의 화소들이 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이 내에 있고,
상기 참조 신호 공급 회로는 상기 화소 어레이의 중앙 위치에 열 방향을 따라 배치되어 있는, 광 감지 장치.
(C-24) (C-23)에 있어서,
상기 참조 신호 공급 회로는, 제1 배선을 통해 상기 중앙 위치의 위쪽에 있는 행의 상기 화소에 상기 제1 참조 신호를 공급하고, 제2 배선을 통해 상기 중앙 위치의 아래쪽에 있는 행의 상기 화소에 상기 제1 참조 신호를 공급하는, 광 감지 장치.
(C-25) (C-1)에 있어서,
상기 참조 신호 공급 회로에 의해 생성되는 상기 제1 참조 신호를 상기 화소의 플로팅 디퓨전에 결합시키는 입력 용량 소자; 및
상기 참조 신호 공급 회로로부터 상기 제1 참조 신호를 수신하여 상기 제1 참소 신호를 상기 입력 용량 소자에 제공하는 것으로서, 소스 팔로워 구성을 갖는 버퍼 회로를 더 포함하는, 광 감지 장치.
(C-26) (C-25)에 있어서,
상기 버퍼 회로는, 소정 전위의 노드와 상기 입력 용량 소자의 입력 단자 사이에 접속되어 있는 입력 트랜지스터를 포함하는, 광 감지 장치.
(C-27) (C-26)에 있어서,
상기 버퍼 회로는, 상기 화소의 포토다이오드의 애노드 전극과 상기 입력 용량 소자의 입력 단자 사이에 접속되어 있는 정전류 전원 트랜지스터를 포함하는, 광 감지 장치.
(C-28) (C-1)에 있어서,
상기 광 감지 장치는 적어도 2개의 반도체 칩이 적층되어 형성되는 적층형 반도체 칩 구조를 가지며,
상기　화소와 상기 비교기는 각각 다른 반도체 칩에 형성되어 있는, 광 감지 장치.
(C-29) (C-28)에 있어서,
제1층 반도체 칩 및 제2층 반도체 칩이 적층되어 있으며,
상기 화소는 상기 제1층 반도체 칩에 형성되어 있고,
상기 비교기는 상기　제2층 반도체 칩에 형성되어 있는, 광 감지 장치.
(C-30) (C-1)에 있어서,
상기 참조 신호 공급 회로는 상기 제1 참조 신호를 생성하는 참조 신호 생성기를 포함하고,
입력 용량 소자는 상기 참조 신호 생성기에 의해 생성된 상기 제1 참조 신호를 상기 화소의 플로팅 디퓨전에 결합시키고,
상기 광 감지 장치는 적어도 2개의 반도체 칩이 적층되어 형성되는 적층형 반도체 칩 구조를 가지고,
상기 화소는 제1층으로서의 제1 반도체 칩에 형성되어 있고,
상기 참조 신호 생성기는 제2층으로서의 제2 반도체 칩에 형성되어 있고, 그리고
상기 참조 신호 생성기로부터의 상기 제1 참조 신호는 상기 제1층과 상기 제2층 사이의 결합부를 통해 상기 입력 용량 소자에 전기적으로 접속되어 있는, 광 감지 장치.
(C-31) (C-30)에 있어서,
상기 결합부는 Cu-Cu 직접 접합을 포함하는, 광 감지 장치.
(C-32) (C-1)에 있어서,
제1층으로서의 제1 반도체 칩, 제2층으로서의 제2 반도체 칩 및 제3층으로서의 제3 반도체 칩이 적층되어 있고,
상기 화소의 광전 변환 소자와 전달 트랜지스터가 상기 제1 반도체 칩에 형성되어 있고,
상기 광전 변환 소자의 상기 전달 트랜지스터를 제외한 상기 화소의 다른 구성 요소는 상기 제2 반도체 칩에 형성되어 있고,
상기 비교기 및 상기 참조 신호 공급 회로는 상기 제3 반도체 칩에 형성되어 있는, 광 감지 장치.
(C-33) (C-1)에 있어서,
상기 참조 신호 공급 회로는 상기 제1 참조 신호를 생성하는 참조 신호 생성기를 포함하고,
상기 제2 반도체 칩의 입력 용량 소자는, 배선을 통해 상기 제1 참조 신호를 수신하고 그리고 상기 참조 신호 생성기에 의해 생성된 상기 제1 참조 신호를 상기 화소의 상기 플로팅 디퓨전에 결합시키며,
상기 참조 신호 생성기에 의해 생성된 상기 제1 참조 신호는, 상기 제2층 및 상기 제3층 사이의 결합부를 통해 상기 배선에 전기적으로 접속되어 있는, 광 감지 장치.
(C-34) (C-33)에 있어서,
상기 결합부는 Cu-Cu 직접 접합을 포함하는, 광 감지 장치.
(C-35) (C-1)에 따른 상기 광 감지 장치를 포함하는 전자 기기.
뒤에 첨부되어 있는 청구항이나 그 균등물의 기술 사상의 범위에 들어가는 한, 디자인적 요구나 다른 요인들에 기초하여 여러 가지의 수정, 조합, 하위 조합, 변경이 가능하다는 것은 당업자에게 자명하다.
1 CMOS 이미지 센서
11 화소 어레이부
12 행 선택부
13 아날로그-디지털 변환부
14 로직 회로부(신호 처리부)
15 타이밍 제어부
16 참조 신호 생성부
20 화소
21 포토 다이오드
22 전송 트랜지스터
23 리셋 트랜지스터
24 증폭 트랜지스터
25 선택 트랜지스터
31 (311 내지 31m) 화소 제어선
32 (321 내지 32n) 신호선
50 참조 신호 공급부
51 참조 신호 생성부
52 입력 용량 소자
130 아날로그-디지털 변환기
131 비교기
132 카운터
C11, C12, C13 용량 소자
I11 입력측 부하 전류원
I12 출력측 부하 전류원
PT11 입력 트랜지스터
PT12 출력 트랜지스터

Claims (35)

  1. 플로팅 디퓨전을 포함하는 화소;
    상기 화소로부터 독출된 신호를 전송하는 신호선;
    입력 트랜지스터와 제1 부하 전류원을 포함하고, 상기 입력 트랜지스터는 소스 및 드레인을 포함하며, 상기 소스는 상기 화소로부터 독출된 상기 신호선과 접속되어 있고, 상기 드레인은 상기 제1 부하 전류원과 접속되어 있는, 비교기; 및
    상기 화소의 상기 플로팅 디퓨전으로 제1 참조 신호를 공급하는 참조 신호 공급 회로
    를 포함하는 광 감지 장치.
  2. 제1항에 있어서,
    상기 입력 트랜지스터의 게이트는 접지선에 결합되어 있는, 광 감지 장치.
  3. 제2항에 있어서,
    상기 입력 트랜지스터는 커플링 커패시터를 통해 상기 접지선에 결합되어 있는, 광 감지 장치.
  4. 제1항에 있어서,
    상기 비교기는, 출력 트랜지스터, 상기 신호선에 접속되어 있는 상기 출력 트랜지스터의 소스 및 제2 부하 전류원에 접속되어 있는 상기 출력 트랜지스터의 드레인을 더 포함하는, 광 감지 장치.
  5. 제1항에 있어서,
    상기 제1 참조 신호는 소정의 경사를 가지고 선형으로 변화하는 경사 파형 전압을 포함하는, 광 감지 장치.
  6. 제5항에 있어서,
    상기 소정의 경사는 올라가는 경사인, 광 감지 장치.
  7. 제5항에 있어서,
    상기 비교기는, 상기 신호선을 통해 공급되고 상기 경사 파형 전압과 중첩되는 신호 전압과 소정의 참조 전압을 비교하는, 광 감지 장치.
  8. 제1항에 있어서,
    상기 참조 신호 공급부는 상기 입력 트랜지스터의 게이트에 제2 참조 신호를 공급하는, 광 감지 장치
  9. 제8항에 있어서,
    상기 제1 참조 신호는 소정의 경사를 가지고 선형으로 변화하는 경사 파형 전압을 포함하고, 상기 제2 참조 신호는 오프셋 전압을 포함하는, 광 감지 장치.
  10. 제1항에 있어서,
    상기 플로팅 디퓨전은 복수의 화소들 사이에 공유되어 있는, 광 감지 장치.
  11. 제1항에 있어서,
    상기 참조 신호 공급 회로는,
    상기 제1 참조 신호를 생성하는 참조 신호 생성기; 및
    상기 참조 신호 생성기에 의해 생성된 상기 제1 참조 신호를 상기 화소의 상기 플로팅 디퓨전에 결합시키는 입력 용량 소자를 포함하는, 광 감지 장치.
  12. 제1항에 있어서,
    상기 화소는, 복수의 화소들이 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이 내에 있고,
    상기 플로팅 디퓨전은, 상기 복수의 화소들 각각에 각각 대응하는 복수의 플로팅 디퓨전 중의 어느 하나이며,
    상기 참조 신호 공급 회로는, 상기 화소 어레이의 각 화소 열로 상기 제1 참조 신호를 각각 공급하는, 복수의 참조 신호 공급 회로 중의 하나인, 광 감지 장치.
  13. 제12항에 있어서,
    입력 용량 소자가, 화소 열의 각 화소에 대하여 각각 구비되어 있고, 상기 화소 열의 화소의 각 플로팅 디퓨전에 상기 화소 열에 대응하는 참조 신호 공급 회로에 의하여 공급되는 상기 제1 참조 신호를 결합시키는, 광 감지 장치.
  14. 제1항에 있어서,
    상기 화소는, 복수의 화소들이 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이 내에 있고,
    상기 참조 신호 공급 회로는 상기 화소 어레이의 모든 화소 열에 대하여 공통이 되게 배치되어 있는, 광 감지 장치.
  15. 제14항에 있어서,
    상기 화소 열 각각에 대하여, 상기 참조 신호 공급 회로는, 상기 화소 열의 화소에 대응하는 플로팅 디퓨전에 상기 제1 참조 신호를 버퍼 회로를 통해 공급하는, 광 감지 장치.
  16. 제14항에 있어서,
    상기 화소 열 각각에 대하여, 상기 참조 신호 공급 회로는, 상기 화소 열의 화소에 대응하는 플로팅 디퓨전에 상기 제1 참조 신호를 직접 공급하는, 광 감지 장치.
  17. 제1항에 있어서,
    상기 화소는, 복수의 화소들이 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이 내에 있고,
    상기 참조 신호 공급 회로는 상기 화소 어레이의 양측에 배치되어 있는 2개의 참조 신호 공급 회로 중의 하나인, 광 감지 장치.
  18. 제17항에 있어서,
    상기 2개의 참조 신호 공급 회로는 화소 열 방향으로 상기 화소 어레이의 상측 및 하측에 각각 배치되어 있는, 광 감지 장치.
  19. 제17항에 있어서,
    상기 2개의 참조 신호 공급 회로는 화소 행 방향으로 상기 화소 어레이의 좌측 및 우측에 각각 배치되어 있는, 광 감지 장치.
  20. 제1항에 있어서,
    상기 화소는, 복수의 화소들이 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이 내에 있고,
    상기 참조 신호 공급 회로는, 상기 제1 참조 신호를 상기 화소 어레이의 각 화소 행에 공급화는 복수의 참조 신호 공급 회로 중의 하나인, 광 감지 장치.
  21. 제14항에 있어서,
    상기 참조 신호 공급 회로는, 상기 제1 참조 신호를 화소 단위의 메쉬 패턴으로 상기 화소들로 공통으로 공급하는, 광 감지 장치.
  22. 제15항에 있어서,
    상기 참조 신호 공급 회로는, 상기 화소 열 각각에 대응하는 각 상기 버퍼 회로를 통해, 상기 제1 참조 신호를 화소 단위의 메쉬 패턴으로 상기 화소들로 공통으로 공급하는, 광 감지 장치.
  23. 제1항에 있어서,
    상기 화소는, 복수의 화소들이 행렬 형상으로 2차원으로 배열되어 있는 화소 어레이 내에 있고,
    상기 참조 신호 공급 회로는 상기 화소 어레이의 중앙 위치에 열 방향을 따라 배치되어 있는, 광 감지 장치.
  24. 제23항에 있어서,
    상기 참조 신호 공급 회로는, 제1 배선을 통해 상기 중앙 위치의 위쪽에 있는 행의 상기 화소에 상기 제1 참조 신호를 공급하고, 제2 배선을 통해 상기 중앙 위치의 아래쪽에 있는 행의 상기 화소에 상기 제1 참조 신호를 공급하는, 광 감지 장치.
  25. 제1항에 있어서,
    상기 참조 신호 공급 회로에 의해 생성되는 상기 제1 참조 신호를 상기 화소의 플로팅 디퓨전에 결합시키는 입력 용량 소자; 및
    상기 참조 신호 공급 회로로부터 상기 제1 참조 신호를 수신하여 상기 제1 참소 신호를 상기 입력 용량 소자에 제공하는 것으로서, 소스 팔로워 구성을 갖는 버퍼 회로를 더 포함하는, 광 감지 장치.
  26. 제25항에 있어서,
    상기 버퍼 회로는, 소정 전위의 노드와 상기 입력 용량 소자의 입력 단자 사이에 접속되어 있는 입력 트랜지스터를 포함하는, 광 감지 장치.
  27. 제26항에 있어서,
    상기 버퍼 회로는, 상기 화소의 포토다이오드의 애노드 전극과 상기 입력 용량 소자의 입력 단자 사이에 접속되어 있는 정전류 전원 트랜지스터를 포함하는, 광 감지 장치.
  28. 제1항에 있어서,
    상기 광 감지 장치는 적어도 2개의 반도체 칩이 적층되어 형성되는 적층형 반도체 칩 구조를 가지며,
    상기　화소와 상기 비교기는 각각 다른 반도체 칩에 형성되어 있는, 광 감지 장치.
  29. 제28에 있어서,
    제1층 반도체 칩 및 제2층 반도체 칩이 적층되어 있으며,
    상기 화소는 상기 제1층 반도체 칩에 형성되어 있고,
    상기 비교기는 상기　제2층 반도체 칩에 형성되어 있는, 광 감지 장치.
  30. 제1항에 있어서,
    상기 참조 신호 공급 회로는 상기 제1 참조 신호를 생성하는 참조 신호 생성기를 포함하고,
    입력 용량 소자는 상기 참조 신호 생성기에 의해 생성된 상기 제1 참조 신호를 상기 화소의 플로팅 디퓨전에 결합시키고,
    상기 광 감지 장치는 적어도 2개의 반도체 칩이 적층되어 형성되는 적층형 반도체 칩 구조를 가지고,
    상기 화소는 제1층으로서의 제1 반도체 칩에 형성되어 있고,
    상기 참조 신호 생성기는 제2층으로서의 제2 반도체 칩에 형성되어 있고, 그리고
    상기 참조 신호 생성기로부터의 상기 제1 참조 신호는 상기 제1층과 상기 제2층 사이의 결합부를 통해 상기 입력 용량 소자에 전기적으로 접속되어 있는, 광 감지 장치.
  31. 제30항에 있어서,
    상기 결합부는 Cu-Cu 직접 접합을 포함하는, 광 감지 장치.
  32. 제1항에 있어서,
    제1층으로서의 제1 반도체 칩, 제2층으로서의 제2 반도체 칩 및 제3층으로서의 제3 반도체 칩이 적층되어 있고,
    상기 화소의 광전 변환 소자와 전달 트랜지스터가 상기 제1 반도체 칩에 형성되어 있고,
    상기 광전 변환 소자의 상기 전달 트랜지스터를 제외한 상기 화소의 다른 구성 요소는 상기 제2 반도체 칩에 형성되어 있고,
    상기 비교기 및 상기 참조 신호 공급 회로는 상기 제3 반도체 칩에 형성되어 있는, 광 감지 장치.
  33. 제1항에 있어서,
    상기 참조 신호 공급 회로는 상기 제1 참조 신호를 생성하는 참조 신호 생성기를 포함하고,
    상기 제2 반도체 칩의 입력 용량 소자는, 배선을 통해 상기 제1 참조 신호를 수신하고 그리고 상기 참조 신호 생성기에 의해 생성된 상기 제1 참조 신호를 상기 화소의 상기 플로팅 디퓨전에 결합시키며,
    상기 참조 신호 생성기에 의해 생성된 상기 제1 참조 신호는, 상기 제2층 및 상기 제3층 사이의 결합부를 통해 상기 배선에 전기적으로 접속되어 있는, 광 감지 장치.
  34. 제33항에 있어서,
    상기 결합부는 Cu-Cu 직접 접합을 포함하는, 광 감지 장치.
  35. 제1항에 따른 상기 광 감지 장치를 포함하는 전자 기기.
KR1020237019343A 2020-12-01 2021-10-25 촬상 장치 및 전자 기기 KR20230108730A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-199510 2020-12-01
JP2020199510A JP2022087529A (ja) 2020-12-01 2020-12-01 撮像装置及び電子機器
PCT/JP2021/039352 WO2022118564A1 (en) 2020-12-01 2021-10-25 Image capturing device and electronic apparatus

Publications (1)

Publication Number Publication Date
KR20230108730A true KR20230108730A (ko) 2023-07-18

Family

ID=78536521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237019343A KR20230108730A (ko) 2020-12-01 2021-10-25 촬상 장치 및 전자 기기

Country Status (7)

Country Link
US (1) US20230421927A1 (ko)
EP (1) EP4256779A1 (ko)
JP (1) JP2022087529A (ko)
KR (1) KR20230108730A (ko)
CN (1) CN116601971A (ko)
TW (1) TW202224412A (ko)
WO (1) WO2022118564A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117593310B (zh) * 2024-01-19 2024-04-02 江苏红相蓝瑞电力科技有限公司 一种用于电能表装配质量检测的图像检测方法和装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020170518A1 (en) 2019-02-21 2020-08-27 Sony Semiconductor Solutions Corporation Imaging device and comparator

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9319612B2 (en) * 2013-07-08 2016-04-19 Semiconductor Components Industries, Llc Imagers with improved analog-to-digital circuitry
US10165209B2 (en) * 2014-07-25 2018-12-25 Rambus Inc. Low-noise, high dynamic-range image sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020170518A1 (en) 2019-02-21 2020-08-27 Sony Semiconductor Solutions Corporation Imaging device and comparator

Also Published As

Publication number Publication date
TW202224412A (zh) 2022-06-16
JP2022087529A (ja) 2022-06-13
EP4256779A1 (en) 2023-10-11
US20230421927A1 (en) 2023-12-28
WO2022118564A1 (en) 2022-06-09
CN116601971A (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
KR102520518B1 (ko) 촬상 소자, 촬상 소자의 제어 방법, 및 전자기기
US11418749B2 (en) Solid-state image pick-up device and electronic device
KR20190132402A (ko) 신호 처리 장치 및 고체 촬상 장치
US20230247329A1 (en) Image sensor, method of controlling image sensor, and electronic device
KR20230108730A (ko) 촬상 장치 및 전자 기기
US20230326940A1 (en) Imaging device and electronic apparatus
US20230209227A1 (en) Imaging device and electronic apparatus
WO2022009573A1 (ja) 撮像装置及び撮像方法
TW202147826A (zh) 固態攝像元件
US20240171881A1 (en) Solid-state imaging element
US20230370736A1 (en) Imaging device and electronic apparatus
US20240064430A1 (en) Imaging device and electronic apparatus
WO2022118630A1 (ja) 撮像装置及び電子機器
WO2024042946A1 (ja) 光検出素子
EP4280594A1 (en) Imaging device and electronic apparatus
WO2023026576A1 (ja) 撮像装置及び電子機器
WO2021157263A1 (ja) 撮像装置及び電子機器
WO2021106478A1 (ja) 撮像装置及び電子機器
KR20230065286A (ko) 고체 촬상 장치