KR20230106915A - 스토리지 장치의 구동 방법, 및 스토리지 장치 - Google Patents

스토리지 장치의 구동 방법, 및 스토리지 장치 Download PDF

Info

Publication number
KR20230106915A
KR20230106915A KR1020220002643A KR20220002643A KR20230106915A KR 20230106915 A KR20230106915 A KR 20230106915A KR 1020220002643 A KR1020220002643 A KR 1020220002643A KR 20220002643 A KR20220002643 A KR 20220002643A KR 20230106915 A KR20230106915 A KR 20230106915A
Authority
KR
South Korea
Prior art keywords
data
additional
area
storage device
write
Prior art date
Application number
KR1020220002643A
Other languages
English (en)
Inventor
문동욱
진상화
이진욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220002643A priority Critical patent/KR20230106915A/ko
Priority to US17/879,967 priority patent/US20230221875A1/en
Priority to CN202310028067.5A priority patent/CN116414307A/zh
Publication of KR20230106915A publication Critical patent/KR20230106915A/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • G06F3/0611Improving I/O performance in relation to response time
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638Organizing or formatting or addressing of data
    • G06F3/064Management of blocks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608Saving storage space on storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604Improving or facilitating administration, e.g. storage management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638Organizing or formatting or addressing of data
    • G06F3/0644Management of space entities, e.g. partitions, extents, pools
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72Details relating to flash memory management
    • G06F2212/7201Logical to physical mapping or translation of blocks or pages
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065Replication mechanisms

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

비휘발성 메모리 장치를 포함하는 스토리지 장치의 구동 방법에서, 비휘발성 메모리 장치에서 액세스 시간이 기준 레이턴시를 초과하는 비정상 영역이 추가 영역(Optional Area)으로 검출되고, 추가 영역에 추가 데이터(Optional Data)를 저장된다. 이에 따라, 종래의 스토리지 장치에서 이용되지 않는 영역이 추가 데이터의 저장 공간으로 이용되므로, 스토리지 장치의 저장 공간이 확대되고, 스토리지 장치가 효율적으로 이용될 수 있다.

Description

스토리지 장치의 구동 방법, 및 스토리지 장치{METHOD OF OPERATING A STORAGE DEVICE, AND STORAGE DEVICE}
본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 스토리지 장치의 구동 방법, 및 상기 스토리지 장치에 관한 것이다.
스토리지 장치는 데이터를 저장하는 비휘발성 메모리 장치, 및 상기 비휘발성 메모리 장치를 제어하는 스토리지 컨트롤러를 포함할 수 있다. 스토리지 컨트롤러는 라이트 요청에 응답하여 비휘발성 메모리 장치에 호스트로부터 제공된 라이트 데이터를 라이트하고, 리드 요청에 응답하여 비휘발성 메모리 장치로부터 리드 데이터를 리드하여 호스트에 리드 데이터를 제공할 수 있다.
종래의 스토리지 장치에서 비휘발성 메모리 장치의 일 영역에 대한 액세스 시간이 기준 레이턴시를 초과하는 경우, 상기 스토리지 장치에 대한 액세스(예를 들어, 라이트 및 리드) 성능 보장을 위하여 상기 비휘발성 메모리 장치의 일 영역은 비정상 영역으로 판단되고, 저장 공간으로 이용되지 않을 수 있다.
본 발명의 일 목적은 비정상 영역을 저장 공간으로 활용할 수 있는 스토리지 장치의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은 비정상 영역을 저장 공간으로 활용할 수 있는 스토리지 장치를 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 포함하는 스토리지 장치의 구동 방법에서, 상기 비휘발성 메모리 장치에서 액세스 시간이 기준 레이턴시를 초과하는 비정상 영역이 추가 영역(Optional Area)으로 검출되고, 상기 추가 영역에 추가 데이터(Optional Data)가 저장된다.
상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 스토리지 장치는 비휘발성 메모리 장치, 및 상기 비휘발성 메모리 장치를 제어하는 스토리지 컨트롤러를 포함한다. 상기 스토리지 컨트롤러는, 상기 비휘발성 메모리 장치에서 액세스 시간이 기준 레이턴시를 초과하는 비정상 영역을 추가 영역으로 검출하고, 상기 추가 영역에 추가 데이터를 저장한다.
상기와 같은 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법 및 스토리지 장치에서, 비휘발성 메모리 장치에서 액세스 시간이 기준 레이턴시를 초과하는 비정상 영역이 추가 영역(Optional Area)으로 검출되고, 상기 추가 영역에 추가 데이터(Optional Data)가 저장될 수 있다. 이에 따라, 종래의 스토리지 장치에서 이용되지 않는 영역이 상기 추가 데이터의 저장 공간으로 이용되므로, 상기 스토리지 장치의 저장 공간이 확대되고, 상기 스토리지 장치가 효율적으로 이용될 수 있다.
도 1은 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법을 나타내는 순서도이다.
도 2는 본 발명의 실시예들에 따른 스토리지 장치를 나타내는 블록도이다.
도 3은 본 발명의 실시예들에 따른 스토리지 장치에서 논리 주소 공간 및 물리 주소 공간의 일 예를 설명하기 위한 도면이다.
도 4는 본 발명의 실시예들에 따른 스토리지 장치에서 논리 주소 공간 및 물리 주소 공간의 다른 예를 설명하기 위한 도면이다.
도 5는 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법에서 추가 영역이 검출되는 일 예를 설명하기 위한 순서도이다.
도 6은 정상 영역, 추가 영역 및 영구 미작동 영역의 일 예를 설명하기 위한 도면이다.
도 7은 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법에서 추가 영역이 검출되는 다른 예를 설명하기 위한 순서도이다.
도 8은 정상 영역, 추가 영역 및 영구 미작동 영역의 다른 예를 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시예에 따른 스토리지 장치의 구동 방법에서 추가 영역에 추가 데이터가 라이트되는 일 예를 설명하기 위한 순서도이다.
도 10은 추가 영역 테이블의 일 예를 나타내는 도면이다.
도 11은 본 발명의 일 실시예에 따른 스토리지 장치의 구동 방법에서 추가 영역으로부터 추가 데이터가 리드되는 일 예를 설명하기 위한 순서도이다.
도 12는 본 발명의 다른 실시예에 따른 스토리지 장치의 구동 방법에서 추가 영역에 추가 데이터가 라이트되는 일 예를 설명하기 위한 순서도이다.
도 13은 추가 데이터 관리 테이블의 일 예를 나타내는 도면이다.
도 14는 추가 영역 테이블의 다른 예를 나타내는 도면이다.
도 15는 추가 영역에 추가 데이터로서 스냅샷(Snapshot) 데이터가 라이트되는 일 예를 설명하기 위한 도면이다.
도 16은 본 발명의 다른 실시예에 따른 스토리지 장치의 구동 방법에서 추가 영역으로부터 추가 데이터가 리드되는 일 예를 설명하기 위한 순서도이다.
도 17은 본 발명의 실시예들에 따른 컴퓨팅 시스템을 나타내는 블록도이다.
도 18은 본 발명의 실시예들에 따른 스토리지 장치에 포함된 비휘발성 메모리 장치의 일 예를 나타내는 블록도이다.
도 19는 도 18의 비휘발성 메모리 장치의 메모리 셀 어레이에 포함되는 메모리 블록의 일 예를 나타내는 사시도이다.
도 20은 도 19를 참조하여 설명된 메모리 블록의 등가 회로를 나타내는 회로도이다.
도 21은 본 발명의 실시예들에 따른 스토리지 장치에 포함된 비휘발성 메모리 장치의 일 예를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법을 나타내는 순서도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법에서, 상기 스토리지 장치의 비휘발성 메모리 장치에서 액세스 시간이 기준 레이턴시를 초과하는 비정상 영역이 추가 영역(Optional Area)으로 검출될 수 있다(S100). 상기 추가 영역으로 검출되는 상기 비정상 영역은 이의 액세스 시간이 상기 기준 레이턴시를 초과하나, 이에 대한 액세스가 가능한 영역일 수 있다. 일 실시예에서, 상기 기준 레이턴시는 기준 라이트 레이턴시를 포함하고, 상기 비휘발성 메모리 장치의 메모리 블록에 대한 라이트 동작의 시간이 상기 기준 라이트 레이턴시를 초과하는 경우, 상기 메모리 블록이 상기 추가 영역으로 검출될 수 있다. 또한, 상기 기준 레이턴시는 기준 리드 레이턴시를 더 포함하고, 상기 비휘발성 메모리 장치의 메모리 블록에 대한 리드 동작의 시간이 상기 기준 라이트 레이턴시를 초과하는 경우, 상기 메모리 블록이 상기 추가 영역으로 검출될 수 있다.
추가 데이터(Optional Data)가 상기 추가 영역에 저장될 수 있다(S200). 즉, 상기 추가 영역은 상기 추가 데이터를 저장하는 저장 공간으로 이용될 수 있다. 일 실시예에서, 상기 추가 데이터는 상기 추가 영역에 저장되는 임의의 데이터일 수 있다. 다른 실시예에서, 상기 추가 데이터는 입출력 또는 액세스(예를 들어, 라이트 및/또는 리드)가 (상기 기준 레이턴시 보다) 늦어져도 무방한 데이터일 수 있다. 예를 들어, 상기 추가 데이터는 스냅샷(Snapshot) 데이터, 공간 증명(Proof of Space) 데이터 등일 수 있으나, 이에 한정되지 않는다. 또 다른 실시예에서, 상기 추가 데이터는 상기 비휘발성 메모리 장치의 정상 영역으로부터 상기 추가 영역으로 이동된 데이터, 상기 정상 영역에서 삭제된 데이터, 또는 상기 정상 영역에 저장된 데이터의 백업 데이터일 수 있다.
물리 주소가 논리 주소에 맵핑되고 상기 논리 주소에 기초하여 호스트에 의해 액세스되는 상기 정상 영역과 달리, 상기 추가 영역의 물리 주소는 논리 주소에 맵핑되지 않고, 상기 추가 영역의 주소가 상기 호스트에 제공되지 않을 수 있다. 따라서, 상기 추가 영역에 대한 리드 요청은 논리 주소를 포함하지 않을 수 있고, 어떠한 추가 데이터를 요청하는지에 대한 메타 데이터를 포함할 수 있다. 상기 메타 데이터를 포함하는 상기 리드 요청에 응답하여, 상기 스토리지 장치는 상기 메타 데이터에 기초하여 상기 추가 영역으로부터 상기 추가 데이터를 리드할 수 있다(S300).
한편, 종래의 스토리지 장치에서는, 비휘발성 메모리 장치의 일 영역에 대한 액세스 시간이 기준 레이턴시를 초과하는 경우, 상기 스토리지 장치에 대한 액세스(예를 들어, 라이트 및 리드) 성능 보장을 위하여 상기 비휘발성 메모리 장치의 일 영역은 비정상 영역으로 판단되고, 저장 공간으로 이용되지 않을 수 있다. 그러나, 본 발명의 실시예들에 따른 상기 스토리지 장치의 구동 방법에서는, 상기 액세스 시간이 상기 기준 레이턴시를 초과하는 상기 비정상 영역이 상기 추가 영역으로 검출되고, 상기 추가 영역에 상기 추가 데이터가 저장될 수 있다. 이에 따라, 상기 종래의 스토리지 장치에서 이용되지 않는 영역이 상기 추가 데이터의 저장 공간으로 이용되므로, 상기 스토리지 장치의 저장 공간이 확대되고, 상기 스토리지 장치가 효율적으로 이용될 수 있다.
도 2는 본 발명의 실시예들에 따른 스토리지 장치를 나타내는 블록도이고, 도 3은 본 발명의 실시예들에 따른 스토리지 장치에서 논리 주소 공간 및 물리 주소 공간의 일 예를 설명하기 위한 도면이고, 도 4는 본 발명의 실시예들에 따른 스토리지 장치에서 논리 주소 공간 및 물리 주소 공간의 다른 예를 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명의 실시예들에 따른 스토리지 장치(200)는 데이터를 저장하는 비휘발성 메모리 장치(220), 및 비휘발성 메모리 장치(220)를 제어하는 스토리지 컨트롤러(210)를 포함할 수 있다. 일 실시예에서, 스토리지 장치(200)는 SSD(Solid State Drive) 장치일 수 있다. 이 경우, 스토리지 장치(200)는 NVMe(Non-Volatile Memory express) 표준을 따르는 SSD 장치일 수 있으나, 이에 한정되지 않는다. 다른 실시예에서, 스토리지 장치(200)는 UFS(Universal Flash Storage) 장치, MMC(Multi-Media Card) 장치 또는 eMMC(embedded MMC) 장치일 수 있다. 또 다른 실시예에서, 스토리지 장치(200)는 SD(Secure Digital) 카드, 마이크로 SD 카드, 메모리 스틱(Memory Stick), 칩 카드(Chip Card), USB(Universal Serial Bus) 카드, 스마트 카드(Smart Card), CF 카드 또는 이와 유사한 형태로 구현될 수 있다.
비휘발성 메모리 장치(220)는 스토리지 컨트롤러(210)에 의해 제어되어 호스트로부터 수신된 라이트 데이터를 저장할 수 있다. 비휘발성 메모리 장치(220)에 저장된 데이터는 스토리지 컨트롤러(210)에 의해 리드되어 상기 호스트에 제공될 수 있다. 일 실시예에서, 비휘발성 메모리 장치(220)는 NAND 플래시 메모리(Flash Memory)로 구현될 수 있으나, 이에 한정되지 않는다. 다른 실시예에서, 비휘발성 메모리 장치(220)는 EEPROM(Electrically Erasable Programmable Read-Only Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 또는 이와 유사한 메모리를 포함할 수 있다.
스토리지 컨트롤러(210)는 스토리지 장치(200)의 전체적인 동작을 제어할 수 있다. 예를 들어, 스토리지 컨트롤러(210)는 비휘발성 메모리 장치(220)에 상기 라이트 데이터를 라이트하는 라이트 동작을 수행하거나, 비휘발성 메모리 장치(220)로부터 상기 리드 데이터를 리드하는 리드 동작을 수행할 수 있다. 스토리지 컨트롤러(210)는 상기 호스트에 제공되는 논리 주소와 비휘발성 메모리 장치(220)의 물리 주소를 맵핑하는 맵핑 테이블(212)을 포함하고, 맵핑 테이블(212)을 이용하여 상기 라이트 동작 및 상기 리드 동작을 수행할 수 있다. 예를 들어, 스토리지 컨트롤러(210)는 상기 호스트로부터의 제1 논리 주소를 가지는 라이트 요청에 응답하여 상기 제1 논리 주소에 맵핑된 제1 물리 주소를 가지는 비휘발성 메모리 장치(220)의 제1 메모리 블록에 대한 상기 라이트 동작을 수행하고, 상기 호스트로부터의 제2 논리 주소를 가지는 리드 요청에 응답하여 상기 제2 논리 주소에 맵핑된 제2 물리 주소를 가지는 비휘발성 메모리 장치(220)의 제2 메모리 블록에 대한 상기 리드 동작을 수행할 수 있다.
스토리지 컨트롤러(210)는 비휘발성 메모리 장치(220)에서 액세스 시간이 기준 레이턴시를 초과하는 비정상 영역을 추가 영역(224)으로 검출할 수 있다. 예를 들어, 도 5 및 도 6을 참조하여 후술되는 바와 같이, 스토리지 컨트롤러(210)는 상기 호스트로부터 비휘발성 메모리 장치(220)의 정상 영역(222) 내의 메모리 블록에 대한 라이트 요청을 수신하고, 상기 메모리 블록에 대한 상기 라이트 동작을 수행할 수 있다. 상기 라이트 동작이 기준 라이트 레이턴시 내에 완료되지 않은 경우, 스토리지 컨트롤러(210)는 상기 호스트에 라이트 실패 응답을 전송하고, 정상 영역(222) 내의 상기 메모리 블록을 추가 영역(224)으로 설정할 수 있다. 다른 예에서, 도 7 및 도 8을 참조하여 후술되는 바와 같이, 상기 호스트로부터 비휘발성 메모리 장치(220)의 정상 영역(222) 내의 메모리 블록에 대한 리드 요청을 수신하고, 상기 메모리 블록에 대한 상기 리드 동작을 수행할 수 있다. 상기 리드 동작이 기준 리드 레이턴시 내에 완료되지 않은 경우, 스토리지 컨트롤러(210)는 상기 호스트에 리드 실패 응답을 전송하고, 정상 영역(222) 내의 상기 메모리 블록을 추가 영역(224)으로 설정할 수 있다.
맵핑 테이블(212)은 상기 논리 주소를 정상 영역(222)의 물리 주소로 맵핑하나, 상기 논리 주소를 추가 영역(224)의 물리 주소로 맵핑하지 않을 수 있다. 즉, 추가 영역(224)의 상기 물리 주소는 상기 논리 주소에 맵핑되지 않고, 추가 영역(224)의 주소가 호스트에 제공되지 않을 수 있다. 추가 영역(224)의 상기 물리 주소를 관리하도록, 스토리지 컨트롤러(210)는 추가 영역(224)에 저장된 추가 데이터를 관리하기 위한 추가 영역 테이블(214)을 더 포함할 수 있다. 일 실시예에서, 추가 영역 테이블(214)은 도 10을 참조하여 후술되는 바와 같이 상기 추가 데이터에 대한 고유 키, 및 추가 영역(224) 내에 상기 추가 데이터가 저장된 물리 주소를 포함할 수 있다. 다른 실시예에서, 추가 영역 테이블(214)은 도 14를 참조하여 후술되는 바와 같이 상기 추가 데이터에 대한 버전 값, 및 추가 영역(224)에 상기 추가 데이터가 저장된 시간인 업데이트 시간을 더 포함할 수 있다. 스토리지 컨트롤러(210)는 추가 영역(224)에 상기 추가 데이터를 라이트한 후 추가 영역 테이블(214)에 상기 추가 데이터에 대한 정보를 업데이트할 수 있다. 또한, 스토리지 컨트롤러(210)는 추가 영역 테이블(214)에 저장된 상기 정보에 기초하여 추가 영역(224)으로부터 상기 추가 데이터를 리드할 수 있다.
일 실시예에서, 상기 추가 데이터는 정상 영역(222)으로부터 추가 영역(224)으로 이동된 데이터일 수 있다. 스토리지 컨트롤러(210)는 (추가 영역(224)으로 이동되기 전) 정상 영역(222)에 저장된 상기 추가 데이터를 관리하고, 추가 영역(224)으로 이동될 상기 추가 데이터를 결정하는 데에 이용되는 추가 데이터 관리 테이블(216)을 더 포함할 수 있다. 일 실시예에서, 추가 데이터 관리 테이블(216)은 도 13을 참조하여 후술되는 바와 같이 정상 영역(222)에 저장된 상기 추가 데이터에 대한 고유 키, 버전 값, 주소, 저장 카운트, 정책 정보 및 업데이트 시간을 포함할 수 있으나, 이에 한정되지 않는다.
본 발명의 실시예들에 따른 스토리지 장치(200)에서, 스토리지 컨트롤러(210)는 추가 영역 테이블(214) 및/또는 추가 데이터 관리 테이블(216)을 이용하여 추가 영역(224)을 상기 추가 데이터의 저장 공간으로 이용할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 상기 호스트에 제공되는 논리 주소 공간의 논리 주소들(LA1, LA2, LA3, LA4)은 맵핑 테이블(212)을 이용하여 물리 주소 공간의 비휘발성 메모리 장치(220)의 정상 영역(NORMAL)의 물리 주소들(PA1, PA2, PA3, PA4)로 맵핑될 수 있다. 여기서, 정상 영역(NORMAL)은 오버-프로비저닝(Over-Provisioning) 영역(OP)을 포함할 수 있다. 한편, 종래의 스토리지 장치에서는, 비휘발성 메모리 장치의 일 영역에 대한 액세스 시간이 기준 레이턴시를 초과하는 경우, 이러한 비정상 영역(ABNORMAL)의 물리 주소는 논리 주소들(LA1, LA2, LA3, LA4)에 맵핑되지 않고, 비정상 영역(ABNORMAL)은 미사용(NOT USED)될 수 있다. 그러나, 본 발명의 실시예들에 따른 스토리지 장치(200)에서는, 상기 액세스 시간이 상기 기준 레이턴시를 초과하는 비정상 영역(ABNORMAL)이 추가 영역(OPTIONAL)(224)으로 설정되고, 추가 영역(OPTIONAL)(224)은 상기 추가 데이터를 저장하도록 이용될 수 있다. 추가 영역(OPTIONAL)(224)의 물리 주소(PA5)는 논리 주소들(LA1, LA2, LA3, LA4)에 맵핑되지 않고, 추가 영역 테이블(214)에 의해 관리될 수 있다. 여기서, 추가 영역(OPTIONAL)(224)은 이의 액세스 시간이 상기 기준 레이턴시를 초과하나, 이에 대한 액세스가 가능한 영역일 수 있다. 일 실시예에서, 도 4에 도시된 바와 같이, 액세스가 불가능한 비정상 영역(ABNORMAL), 또는 상기 액세스 시간이 상기 기준 레이턴시보다 긴 배드 블록 기준 레이턴시를 초과하는 비정상 영역(ABNORMAL)은 영구 미작동 영역(NOT WORKING)(226)으로 설정되고, 영구 미작동 영역(NOT WORKING)(226)은 미사용(NOT USED)될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 스토리지 장치(200)에서는, 비정상 영역(ABNORMAL)이 추가 영역(OPTIONAL)(224)으로 설정되고, 추가 영역(OPTIONAL)(224)이 상기 추가 데이터의 저장 공간으로 이용되므로, 스토리지 장치(200)의 저장 공간이 확대되고, 스토리지 장치(200)가 효율적으로 이용될 수 있다.
도 5는 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법에서 추가 영역이 검출되는 일 예를 설명하기 위한 순서도이고, 도 6은 정상 영역, 추가 영역 및 영구 미작동 영역의 일 예를 설명하기 위한 도면이다.
도 2 및 도 5를 참조하면, 스토리지 컨트롤러(210)는 호스트로부터 정상 영역(222) 내의 메모리 블록에 대한 라이트 요청을 수신할 수 있다(S110). 예를 들어, 상기 라이트 요청은, 상기 메모리 블록의 물리 주소에 상응하는 논리 주소, 상기 메모리 블록에 저장된 라이트 데이터, 및 상기 라이트 요청을 나타내는 라이트 커맨드를 포함할 수 있다.
스토리지 컨트롤러(210)는 상기 라이트 요청에 응답하여 상기 메모리 블록에 대한 라이트 동작을 수행할 수 있다(S120, S130). 예를 들어, 스토리지 컨트롤러(210)는 상기 라이트 동작을 수행하기 위한 라이트 로직을 설정하고(S120), 상기 라이트 로직을 수행할 수 있다(S130). 상기 라이트 동작이 완료되지 않은 경우, 즉 상기 라이트 로직에 의해 상기 메모리 블록에 상기 라이트 데이터가 정상적으로 라이트되지 않은 경우(S140: NO), 스토리지 컨트롤러(210)는 상기 라이트 동작이 수행된 시간이 기준 라이트 레이턴시를 초과하였는지 여부를 판단할 수 있다(S160). 상기 라이트 동작의 시간이 상기 기준 라이트 레이턴시를 초과하지 않은 경우(S160: NO), 스토리지 컨트롤러(210)는 라이트 로직을 다시 설정할 수 있다(S120). 예를 들어, 스토리지 컨트롤러(210)는 기본 라이트 로직, 상기 메모리 블록의 리텐션(Retention) 수치에 따른 보정을 수행하는 라이트 로직, 프로그램/소거(Program/Erasure; P/E) 사이클에 따른 보정을 수행하는 라이트 로직, 소프트 결정(Soft Decision) 알고리즘을 사용한 보정을 수행하는 라이트 로직, 기계 학습(Machine Learning) 방어 코드를 이용한 보정을 수행하는 라이트 로직, 각 레이어(Layer) 별 오류 복구 루틴을 수행하는 라이트 로직, 또는 이들의 조합을 설정할 수 있으나, 이에 한정되지 않는다. 스토리지 컨트롤러(210)는 상기 라이트 로직을 다시 수행할 수 있다(S130).
상기 라이트 동작이 완료된 경우, 즉 상기 라이트 로직에 의해 상기 메모리 블록에 상기 라이트 데이터가 정상적으로 라이트된 경우(S140: YES), 스토리지 컨트롤러(210)는 상기 호스트에 라이트 성공 응답을 전송할 수 있다(S150). 그러나, 상기 라이트 동작이 완료되지 않고(S140: NO), 상기 라이트 동작의 시간이 상기 기준 라이트 레이턴시를 초과하는 경우(S160: YES), 스토리지 컨트롤러(210)는 상기 메모리 블록을 추가 데이터를 저장하기 위한 추가 영역(224)으로 설정하고(S170), 상기 호스트에 라이트 실패 응답을 전송할 수 있다(S180).
이와 같이, 본 발명의 실시예들에 따른 스토리지 장치(200)의 구동 방법에서, 정상 영역(222) 내의 상기 메모리 블록에 대한 상기 라이트 동작의 시간이 상기 기준 라이트 레이턴시를 초과하는 경우, 상기 메모리 블록이 추가 영역(224)으로 설정될 수 있다. 또한, 일 실시예에서, 비휘발성 메모리 장치(220)의 메모리 블록에 대한 라이트 동작의 시간이 상기 기준 라이트 레이턴시보다 긴 배드 블록 기준 라이트 레이턴시를 초과하는 경우, 상기 메모리 블록은 저장 공간으로 이용되지 않는 영구 미작동 영역(226)으로 설정될 수 있다.
예를 들어, 도 6에 도시된 바와 같이, 스토리지 컨트롤러(210)는 라이트 요청(WRITE REQUEST)에 응답하여 메모리 블록에 대한 라이트 동작을 수행하도록 N+M개의 라이트 로직들(WL1, WL2, …, WLN, WLN+1, …, WLN+M)을 순차적으로 수행할 수 있다(여기서, N 및 M 각각은 1 이상의 정수). 상기 라이트 동작이 기준 라이트 레이턴시(RWL1) 내에 완료되는 경우, 또는 N개 이하의 라이트 로직들(WL1 내지 WLN)에 의해 완료되는 경우, 상기 메모리 블록은 정상 영역(222)으로 유지될 수 있다. 이와 달리, 상기 라이트 동작의 시간이 기준 라이트 레이턴시(RWL1)를 초과하나 배드 블록 기준 라이트 레이턴시(RWL2) 이하인 경우, 또는 N+1개 내지 N+M개의 라이트 로직들(WL1 내지 WLN+M)에 의해 완료되는 경우, 상기 메모리 블록은 추가 영역(224)으로 설정할 수 있다. 또한, 상기 라이트 동작의 시간이 배드 블록 기준 라이트 레이턴시(RWL2)를 초과하는 경우, 또는 N+M개의 라이트 로직들(WL1 내지 WLN+M)에 의해 완료되지 않는 경우, 상기 메모리 블록은 영구 미작동 영역(226)으로 설정할 수 있다.
도 7은 본 발명의 실시예들에 따른 스토리지 장치의 구동 방법에서 추가 영역이 검출되는 다른 예를 설명하기 위한 순서도이고, 도 8은 정상 영역, 추가 영역 및 영구 미작동 영역의 다른 예를 설명하기 위한 도면이다.
도 2 및 도 7을 참조하면, 스토리지 컨트롤러(210)는 호스트로부터 정상 영역(222) 내의 메모리 블록에 대한 리드 요청을 수신할 수 있다(S115). 예를 들어, 상기 리드 요청은, 상기 메모리 블록의 물리 주소에 상응하는 논리 주소, 및 상기 리드 요청을 나타내는 리드 커맨드를 포함할 수 있다.
스토리지 컨트롤러(210)는 상기 리드 요청에 응답하여 상기 메모리 블록에 대한 리드 동작을 수행할 수 있다(S125, S135). 예를 들어, 스토리지 컨트롤러(210)는 상기 리드 동작을 수행하기 위한 리드 로직을 설정하고(S125), 상기 리드 로직을 수행할 수 있다(S135). 상기 리드 동작이 완료되지 않은 경우, 즉 상기 리드 로직에 의해 상기 메모리 블록으로부터 리드 데이터가 정상적으로 리드되지 않은 경우(S145: NO), 스토리지 컨트롤러(210)는 상기 리드 동작이 수행된 시간이 기준 리드 레이턴시를 초과하였는지 여부를 판단할 수 있다(S165). 상기 리드 동작의 시간이 상기 기준 리드 레이턴시를 초과하지 않은 경우(S165: NO), 스토리지 컨트롤러(210)는 리드 로직을 다시 설정할 수 있다(S125). 예를 들어, 스토리지 컨트롤러(210)는 기본 리드 로직, 상기 메모리 블록의 리텐션 수치에 따른 보정을 수행하는 리드 로직, 비휘발성 메모리 장치(220)에 저장된 온도와 현재 온도를 비교하여 보정을 수행하는 리드 로직, 소프트 결정 알고리즘을 사용한 보정을 수행하는 리드 로직, 기계 학습 방어 코드를 이용한 보정을 수행하는 리드 로직, 각 레이어 별 오류 복구 루틴을 수행하는 리드 로직, 또는 이들의 조합을 설정할 수 있으나, 이에 한정되지 않는다. 스토리지 컨트롤러(210)는 상기 리드 로직을 다시 수행할 수 있다(S135).
상기 리드 동작이 완료된 경우, 즉 상기 리드 로직에 의해 상기 메모리 블록으로부터 상기 리드 데이터가 정상적으로 리드된 경우(S145: YES), 스토리지 컨트롤러(210)는 상기 호스트에 상기 리드 데이터를 제공하고, 상기 호스트에 리드 성공 응답을 전송할 수 있다(S155). 그러나, 상기 리드 동작이 완료되지 않고(S145: NO), 상기 리드 동작의 시간이 상기 기준 리드 레이턴시를 초과하는 경우(S165: YES), 스토리지 컨트롤러(210)는 상기 메모리 블록을 추가 데이터를 저장하기 위한 추가 영역(224)으로 설정하고(S175), 상기 호스트에 리드 실패 응답을 전송할 수 있다(S185).
이와 같이, 본 발명의 실시예들에 따른 스토리지 장치(200)의 구동 방법에서, 정상 영역(222) 내의 상기 메모리 블록에 대한 상기 리드 동작의 시간이 상기 기준 리드 레이턴시를 초과하는 경우, 상기 메모리 블록이 추가 영역(224)으로 설정될 수 있다. 또한, 일 실시예에서, 비휘발성 메모리 장치(220)의 메모리 블록에 대한 리드 동작의 시간이 상기 기준 리드 레이턴시보다 긴 배드 블록 기준 리드 레이턴시를 초과하는 경우, 상기 메모리 블록은 저장 공간으로 이용되지 않는 영구 미작동 영역(226)으로 설정될 수 있다.
예를 들어, 도 8에 도시된 바와 같이, 스토리지 컨트롤러(210)는 리드 요청(READ REQUEST)에 응답하여 메모리 블록에 대한 리드 동작을 수행하도록 N+M개의 리드 로직들(RL1, RL2, …, RLN, RLN+1, …, RLN+M)을 순차적으로 수행할 수 있다(여기서, N 및 M 각각은 1 이상의 정수). 상기 리드 동작이 기준 리드 레이턴시(RRL1) 내에 완료되는 경우, 또는 N개 이하의 리드 로직들(RL1 내지 RLN)에 의해 완료되는 경우, 상기 메모리 블록은 정상 영역(222)으로 유지될 수 있다. 이와 달리, 상기 리드 동작의 시간이 기준 리드 레이턴시(RRL1)를 초과하나 배드 블록 기준 리드 레이턴시(RRL2) 이하인 경우, 또는 N+1개 내지 N+M개의 리드 로직들(RL1 내지 RLN+M)에 의해 완료되는 경우, 상기 메모리 블록은 추가 영역(224)으로 설정할 수 있다. 또한, 상기 리드 동작의 시간이 배드 블록 기준 리드 레이턴시(RRL2)를 초과하는 경우, 또는 N+M개의 리드 로직들(RL1 내지 RLN+M)에 의해 완료되지 않는 경우, 상기 메모리 블록은 영구 미작동 영역(226)으로 설정할 수 있다.
도 9는 본 발명의 일 실시예에 따른 스토리지 장치의 구동 방법에서 추가 영역에 추가 데이터가 라이트되는 일 예를 설명하기 위한 순서도이고, 도 10은 추가 영역 테이블의 일 예를 나타내는 도면이다.
도 2 및 도 9를 참조하면, 본 발명의 일 실시예에 따른 스토리지 장치(200)의 구동 방법에서, 스토리지 장치(200)의 스토리지 컨트롤러(210)는 호스트로부터 라이트 요청을 수신할 수 있다(S210). 스토리지 컨트롤러(210)는 상기 라이트 요청이 메타 데이터를 포함하는지 여부에 따라 정상 영역(222)에 대한 라이트 동작 또는 추가 영역(224)에 대한 라이트 동작을 선택적으로 수행할 수 있다(S220, S230, S240). 상기 라이트 요청이 상기 메타 데이터를 포함하지 않는 경우(S220: NO), 스토리지 컨트롤러(210)는 정상 영역(222)에 대한 상기 라이트 동작을 수행할 수 있다(S230). 예를 들어, 스토리지 컨트롤러(210)는 상기 라이트 요청에 포함된 논리 주소에 맵핑된 물리 주소에 기초하여 정상 영역(222)에 상기 라이트 요청에 포함된 라이트 데이터를 라이트할 수 있다(S230).
상기 라이트 요청이 상기 메타 데이터를 포함하는 경우(S220: YES), 스토리지 컨트롤러(210)는 추가 영역(224)에 대한 상기 라이트 동작을 수행할 수 있다(S240). 일 실시예에서, 상기 라이트 요청은 라이트 데이터 및 메타 데이터를 포함하고, 상기 메타 데이터는 상기 라이트 데이터에 대한 고유 키를 포함할 수 있다. 스토리지 컨트롤러(210)는 상기 라이트 요청에 응답하여 추가 영역(224)의 빈 저장 공간 또는 프리 저장 공간에 추가 데이터로서 상기 라이트 데이터를 라이트할 수 있다(S240).
추가 영역(224)에 상기 라이트 데이터가 라이트된 후, 스토리지 컨트롤러(210)는 추가 영역 테이블(214)에 상기 라이트 데이터에 대한 상기 고유 키, 및 추가 영역(224) 내의 상기 라이트 데이터의 물리 주소를 저장할 수 있다. 예를 들어, 도 10에 도시된 바와 같이, 제1 고유 키(KEY1)를 포함하는 제1 라이트 요청에 응답하여 추가 영역(224)의 제1 물리 주소(OA_PA1)에 상기 제1 라이트 요청의 제1 라이트 데이터가 라이트되면, 추가 영역 테이블(214a)에 제1 고유 키(KEY1) 및 제1 물리 주소(OA_PA1)가 저장될 수 있다. 또한, 제2 고유 키(KEY2)를 포함하는 제2 라이트 요청에 응답하여 추가 영역(224)의 제2 물리 주소(OA_PA2)에 제2 고유 키(KEY2)를 가지는 상기 제2 라이트 요청의 제2 라이트 데이터가 라이트되면, 추가 영역 테이블(214a)에 제2 고유 키(KEY2) 및 제2 물리 주소(OA_PA2)가 저장될 수 있다.
도 11은 본 발명의 일 실시예에 따른 스토리지 장치의 구동 방법에서 추가 영역으로부터 추가 데이터가 리드되는 일 예를 설명하기 위한 순서도이다.
도 2 및 도 11을 참조하면, 본 발명의 일 실시예에 따른 스토리지 장치(200)의 구동 방법에서, 스토리지 장치(200)의 스토리지 컨트롤러(210)는 호스트로부터 리드 요청을 수신할 수 있다(S310). 스토리지 컨트롤러(210)는 상기 리드 요청이 메타 데이터를 포함하는지 여부에 따라 정상 영역(222)에 대한 리드 동작 또는 추가 영역(224)에 대한 리드 동작을 선택적으로 수행할 수 있다(S320, S330, S340, S350). 상기 리드 요청이 상기 메타 데이터를 포함하지 않는 경우(S320: NO), 스토리지 컨트롤러(210)는 정상 영역(222)에 대한 상기 리드 동작을 수행할 수 있다(S330). 예를 들어, 스토리지 컨트롤러(210)는 상기 라이트 요청에 포함된 논리 주소에 맵핑된 물리 주소에 기초하여 정상 영역(222)으로부터 리드 데이터를 리드할 수 있다(S330).
상기 리드 요청이 상기 메타 데이터를 포함하는 경우(S320: YES), 스토리지 컨트롤러(210)는 추가 영역(224)에 대한 상기 리드 동작을 수행할 수 있다(S340, S350). 일 실시예에서, 상기 리드 요청은 상기 논리 주소를 포함하지 않고, 상기 메타 데이터를 포함할 수 있다. 또한, 일 실시예에서, 상기 메타 데이터는 고유 키를 포함할 수 있다. 스토리지 컨트롤러(210)는 추가 영역 테이블(214)에서 상기 메타 데이터의 상기 고유 키를 탐색할 수 있다(S340). 또한, 스토리지 컨트롤러(210)는 추가 영역 테이블(214) 내의 상기 고유 키에 상응하는 물리 주소에 기초하여 추가 영역(224)으로부터 추가 데이터를 리드할 수 있다(S350). 예를 들어, 도 10에 도시된 추가 영역 테이블(214a)을 포함하는 스토리지 장치(200)에서, 상기 리드 요청의 상기 메타 데이터가 제1 고유 키(KEY1)을 포함하는 경우, 스토리지 컨트롤러(210)는 제1 고유 키(KEY1)에 상응하는 제1 물리 주소(OA_PA1)에 기초하여 추가 영역(224)의 제1 물리 주소(OA_PA1)에 저장된 상기 추가 데이터를 리드할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 스토리지 장치의 구동 방법에서 추가 영역에 추가 데이터가 라이트되는 일 예를 설명하기 위한 순서도이고, 도 13은 추가 데이터 관리 테이블의 일 예를 나타내는 도면이고, 도 14는 추가 영역 테이블의 다른 예를 나타내는 도면이고, 도 15는 추가 영역에 추가 데이터로서 스냅샷(Snapshot) 데이터가 라이트되는 일 예를 설명하기 위한 도면이다.
도 2 및 도 12를 참조하면, 본 발명의 다른 실시예에 따른 스토리지 장치(200)의 구동 방법에서, 스토리지 장치(200)의 스토리지 컨트롤러(210)는 호스트로부터 라이트 요청을 수신하고(S205), 상기 라이트 요청에 응답하여 정상 영역(222)에 대한 라이트 동작을 수행할 수 있다(S215). 상기 라이트 요청은 논리 주소, 라이트 데이터 및 라이트 커맨드를 포함하고, 스토리지 컨트롤러(210)는 상기 논리 주소에 맵핑된 물리 주소에 기초하여 정상 영역(222)에 상기 라이트 데이터를 라이트할 수 있다. 상기 라이트 요청이 메타 데이터를 포함하지 않는 경우(S225: NO), 상기 라이트 요청에 응답한 스토리지 장치(200)의 동작이 완료될 수 있다.
이와 달리, 상기 라이트 요청이 상기 메타 데이터를 포함하는 경우(S225: YES), 스토리지 컨트롤러(210)는 추가 데이터 관리 테이블(216)을 업데이트할 수 있다(S235). 일 실시예에서, 상기 호스트는 추가 영역(224)에 라이트될 수 있는 추가 데이터에 대한 라이트 요청을 전송할 때, 상기 메타 데이터를 포함하는 상기 라이트 요청을 전송할 수 있다. 상기 메타 데이터는 상기 라이트 요청에 포함된 상기 라이트 데이터, 즉 추가 영역(224)에 라이트될 수 있는 상기 추가 데이터에 대한 고유 키, 버전 값, 저장 카운트 및 정책 정보를 포함할 수 있다. 스토리지 컨트롤러(210)는 추가 데이터 관리 테이블(216)에 상기 라이트 요청에 포함된 상기 라이트 데이터 또는 상기 추가 데이터에 대한 상기 고유 키, 상기 버전 값, 상기 저장 카운트 및 상기 정책 정보를 추가 또는 업데이트할 수 있다.
예를 들어, 도 13에 도시된 바와 같이, 정상 영역(222)에 저장된 추가 데이터들을 관리하기 위한 추가 데이터 관리 테이블(216)은 정상 영역(222)에 저장된 상기 추가 데이터들에 대한 고유 키, 버전 값, 주소, 저장 카운트, 정책 정보 및 업데이트 시간을 저장할 수 있다. 상기 고유 키는 상기 추가 데이터를 특정하는 데에 이용될 수 있다. 즉, 서로 다른 추가 데이들에 대하여 서로 다른 고유 키들이 할당될 수 있다. 예를 들어, 제1 추가 데이터에 대하여 제1 고유 키(KEY1)가 할당되고, 상기 제1 추가 데이터와 다른 제2 추가 데이터에 대하여 제2 고유 키(KEY2)가 할당될 수 있다. 일 예에서, 상기 제1 추가 데이터는 스냅 샷 데이터이고, 제1 고유 키(KEY1)는 상기 스냅 샷 데이터에 대한 고유 키(SNAPSHOT_KEY)일 수 있으나, 이에 한정되지 않는다. 상기 버전 값은 동일 추가 데이터(또는 동일 타입 추가 데이터)의 서로 다른 버전들을 식별하는 데에 이용될 수 있다. 예를 들어, 상기 호스트는 상기 스냅 샷 데이터에 대한 라이트를 요청할 때마다 상기 스냅 샷 데이터에 대한 버전 값을 제1 버전 값(VER1), 제1 버전 값(VER1)보다 높은 제2 버전 값(VER2), 및 제2 버전 값(VER2)보다 높은 제3 버전 값(VER3)으로 증가시킬 수 있다. 또한, 제2 고유 키(KEY2)를 가지는 제2 추가 데이터는 상기 제2 추가 데이터에 대한 버전 값(VER)을 가질 수 있다. 상기 주소는 정상 영역(222) 내의 상기 추가 데이터가 저장된 주소로서, 논리 주소 또는 물리 주소일 수 있다. 상기 저장 카운트는 정상 영역(222)에 유지되는 동일 추가 데이터의 개수를 나타낼 수 있다. 상기 정책 정보는 정상 영역(222)에서 추가 영역(224)으로 이동될 추가 데이터를 결정하는 데에 이용될 수 있다. 예를 들어, 상기 정책 정보는 가장 오래된 데이터(OLDEST)를 나타내는 제1 값, 가장 낮은 버전 값을 가지는 데이터를 나타내는 제2 값, 가장 큰 사이즈를 가지는 데이터(LARGEST)를 나타내는 제3 값, 및 가장 작은 사이즈를 가지는 데이터를 나타내는 제4 값 중 하나를 나타낼 수 있으나, 이에 한정되지 않는다. 일 실시예에서, 각 추가 데이터에 대하여, 상기 저장 카운트 및 상기 정책 정보는 상기 호스트로부터 가장 최근에 수신된 저장 카운트 및 정책 정보로 업데이트될 수 있다. 상기 업데이트 시간은 각 추가 데이터가 정상 영역(222)에 저장된 시간을 나타낼 수 있고, 타임스탬프 값을 가질 수 있다.
스토리지 컨트롤러(210)는, 추가 데이터 관리 테이블(216)을 참조하여, 정상 영역(222)에 저장된 추가 데이터들의 개수로서 상기 라이트 요청의 상기 메타 데이터의 상기 고유 키를 가지는 상기 추가 데이터들의 개수를 확인하고, 상기 메타 데이터의 상기 고유 키와 동일한 고유 키를 가지는 상기 추가 데이터들의 개수를 상기 메타 데이터의 상기 저장 카운트와 비교할 수 있다(S245). 상기 동일한 고유 키를 가지는 추가 데이터들의 개수가 상기 저장 카운트 이하인 경우(S245: NO), 상기 라이트 요청에 응답한 스토리지 장치(200)의 동작이 완료될 수 있다.
이와 달리, 상기 동일한 고유 키를 가지나 서로 다른 버전 값들을 가지는 추가 데이터들의 개수가 상기 저장 카운트를 초과하는 경우(S245: NO), 스토리지 컨트롤러(210)는 상기 라이트 요청의 상기 메타 데이터에 기초하여 정상 영역(222)으로부터 추가 영역(224)으로 상기 추가 데이터를 이동할 수 있다(S255 내지 S285).
일 실시예에서, 스토리지 컨트롤러(210)는 상기 메타 데이터의 상기 정책 정보에 기초하여 상기 서로 다른 버전 값들을 가지는 추가 데이터들 중 정상 영역(222)으로부터 추가 영역(224)으로 이동될 하나의 추가 데이터를 선택할 수 있다(S255). 예를 들어, 상기 서로 다른 버전 값들을 가지는 추가 데이터들 중 상기 정책 정보에 따라 가장 오래된 데이터가 선택되거나, 가장 낮은 버전 값을 가지는 데이터가 선택되거나, 가장 큰 사이즈를 가지는 데이터가 선택되거나, 가장 작은 사이즈를 가지는 데이터가 선택될 수 있으나, 이에 한정되지 않는다.
스토리지 컨트롤러(210)는 정상 영역(222)으로부터 상기 선택된 추가 데이터를 리드할 수 있다(S260). 예를 들어, 스토리지 컨트롤러(210)는 추가 데이터 관리 테이블(216)에서 상기 선택된 추가 데이터에 대한 주소를 획득하고, 상기 획득된 주소에 기초하여 정상 영역(222)으로부터 상기 선택된 추가 데이터를 리드할 수 있다.
스토리지 컨트롤러(210)는 추가 영역(224)의 빈 또는 프리 저장 공간을 확보할 수 있다(S265). 예를 들어, 추가 영역(224)이 상기 선택된 추가 데이터를 저장하기 위한 빈 저장 공간을 가지지 않는 경우, 스토리지 컨트롤러(210)는 가장 오래된 추가 데이터를 저장하는 추가 영역(224)의 메모리 블록을 소거할 수 있으나, 이에 한정되지 않는다.
스토리지 컨트롤러(210)는 추가 영역(224)에 정상 영역(222)으로부터 리드된 상기 추가 데이터를 라이트할 수 있다(S270, S275, S280). 예를 들어, 스토리지 컨트롤러(210)는 라이트 로직을 설정하고(S270), 추가 영역(224)에 상기 추가 데이터를 라이트하도록 상기 라이트 로직을 수행할 수 있다(S275). 이러한 라이트 동작이 정상적으로 완료되지 않은 경우(S280: NO), 스토리지 컨트롤러(210)는 다른 라이트 로직을 다시 설정하고(S290: YES, S270), 상기 다른 라이트 로직을 수행할 수 있다(S275). 상기 라이트 동작이 정상적으로 완료된 경우(S280: YES), 스토리지 컨트롤러(210)는 추가 영역 테이블(214)에 상기 추가 데이터에 대한 정보를 추가 또는 업데이트할 수 있다(S285). 예를 들어, 도 14에 도시된 바와 같이, 추가 영역 테이블(214b)은 추가 영역(224)에 저장된 상기 추가 데이터에 대한 고유 키, 버전 값, 물리 주소 및 업데이트 시간을 저장할 수 있다. 즉, 추가 영역(224)에 상기 선택된 추가 데이터가 라이트되면, 스토리지 컨트롤러(210)는 추가 영역 테이블(214b)에 상기 라이트 요청의 상기 메타 데이터의 상기 고유 키, 상기 선택된 추가 데이터의 버전 값, 추가 영역(224)에서 상기 선택된 추가 데이터가 저장된 물리 주소, 및 추가 영역(224)에 상기 선택된 추가 데이터가 저장된 시간을 추가 또는 업데이트할 수 있다.
이와 달리, 스토리지 컨트롤러(210)의 모든 라이트 로직들을 수행하더라도 상기 라이트 동작이 정상적으로 완료되지 않은 경우(S280: NO & S290: NO), 상기 추가 데이터에 대한 라이트 동작이 수행된 추가 영역(224)의 메모리 블록은 영구 미작동 영역으로 설정되고(S295), 스토리지 컨트롤러(210)는 상기 호스트에 추가 영역(224)에 상기 추가 데이터를 저장하는 것이 실패하였음을 알릴 수 있다.
상술한 바와 같이, 본 발명의 다른 실시예에 따른 스토리지 장치(200)의 구동 방법에서, 정상 영역(222)에 저장된 추가 데이터들이 추가 데이터 관리 테이블(216)을 이용하여 관리되고, 스토리지 컨트롤러(210)는 추가 데이터 관리 테이블(216)을 이용하여 정상 영역(222)에 저장된 추가 데이터를 추가 영역(224)으로 이동할 수 있다. 예를 들어, 도 15는 정상 영역(222a)에 1의 버전 값(VER)을 가지는 제1 스냅샷 데이터(SNAPSD1), 2의 버전 값(VER)을 가지는 제2 스냅샷 데이터(SNAPSD2), 및 3의 버전 값(VER)을 가지는 제3 스냅샷 데이터(SNAPSD3)를 저장하고, 추가 영역(224a)에 스냅샷 데이터를 저장하지 않는 스토리지 장치(200)의 예가 도시하고 있다. 스토리지 장치(200)가 라이트 요청을 수신하고, 상기 라이트 요청의 메타 데이터가 고유 키(KEY)로서 스냅샷 키(SNAPSHOT_KEY), 4의 버전 값(VER), 3의 저장 카운트(STORE COUNT), 및 가장 오래된 데이터(OLDEST)를 나타내는 정책 정보(POLICY)를 포함하는 경우, 스토리지 컨트롤러(210)는 정상 영역(222b)에 상기 라이트 요청에 포함된 4의 버전 값(VER)을 가지는 제4 스냅샷 데이터(SNAPSD4)를 라이트할 수 있다. 또한, 정상 영역(222b)에 저장된 스냅샷 데이터들(SNAPSD1, SNAPSD2, SNAPSD3, SNAPSD4)의 개수가 3의 저장 카운트(STORE COUNT)를 초과하므로, 스토리지 컨트롤러(210)는 정책 정보(POLICY)에 기초하여 추가 영역(224b)으로 이동될 스냅샷 데이터(SNAPSD1)를 선택할 수 있다. 정책 정보(POLICY)가 가장 오래된 데이터(OLDEST)를 나타내므로, 스토리지 컨트롤러(210)는 스냅샷 데이터들(SNAPSD1, SNAPSD2, SNAPSD3, SNAPSD4) 중 가장 오래된 제1 스냅샷 데이터(SNAPSD1)를 선택할 수 있다. 스토리지 컨트롤러(210)는 제1 스냅샷 데이터(SNAPSD1)를 정상 영역(222c)으로부터 추가 영역(224c)으로 이동할 수 있다. 이와 같이, 추가 영역(224c)이 저장 공간으로 이용되므로, 스토리지 장치(200)의 저장 공간이 확대되고, 스토리지 장치(200)가 효율적으로 이용될 수 있다.
도 16은 본 발명의 다른 실시예에 따른 스토리지 장치의 구동 방법에서 추가 영역으로부터 추가 데이터가 리드되는 일 예를 설명하기 위한 순서도이다.
도 2 및 도 16을 참조하면, 본 발명의 다른 실시예에 따른 스토리지 장치(200)의 구동 방법에서, 스토리지 장치(200)의 스토리지 컨트롤러(210)는 호스트로부터 리드 요청을 수신하고(S305), 상기 리드 요청이 메타 데이터를 포함하는지 여부를 판단할 수 있다(S315). 상기 리드 요청이 상기 메타 데이터를 포함하지 않는 경우(S315: NO), 스토리지 컨트롤러(210)는 상기 리드 요청에 포함된 논리 주소에 맵핑된 제1 물리 주소에 기초하여 정상 영역(222)으로부터 제1 리드 데이터를 리드할 수 있다(S325).
이와 달리, 상기 호스트는 추가 데이터에 대한 리드 요청을 전송할 때, 상기 추가 데이터에 대한 고유 키 및 버전 값을 가지는 상기 메타 데이터를 포함하는 상기 리드 요청을 생성할 수 있다. 상기 리드 요청이 상기 메타 데이터를 포함하는 경우(S315: YES), 스토리지 컨트롤러(210)는 정상 영역(222)에 저장된 추가 데이터를 관리하기 위한 추가 데이터 관리 테이블(216)에서 상기 메타 데이터의 상기 고유 키 및 상기 버전 값을 탐색할 수 있다(S335). 추가 데이터 관리 테이블(216)에 상기 고유 키 및 상기 버전 값이 존재하는 경우(S335: YES), 스토리지 컨트롤러(210)는 추가 데이터 관리 테이블(216) 내의 상기 고유 키 및 상기 버전 값에 상응하는 제2 물리 주소에 기초하여 정상 영역(222)으로부터 제2 리드 데이터를 리드할 수 있다(S345).
추가 데이터 관리 테이블(216)에 상기 고유 키 및 상기 버전 값이 존재하지 않는 경우(S335: NO), 스토리지 컨트롤러(210)는 추가 영역(224)에 저장된 추가 데이터를 관리하기 위한 추가 영역 테이블(214)에서 상기 고유 키 및 상기 버전 값을 탐색할 수 있다(S335). 추가 영역 테이블(214)에 상기 고유 키 및 상기 버전 값이 존재하지 않는 경우(S355: NO), 스토리지 컨트롤러(210)는 상기 호스트에 리드 실패 응답을 전송할 수 있다(S360).
이와 달리, 추가 영역 테이블(214)에 상기 고유 키 및 상기 버전 값이 존재하는 경우(S355: YES), 스토리지 컨트롤러(210)는 추가 영역 테이블(214) 내의 상기 고유 키 및 상기 버전 값에 상응하는 제3 물리 주소에 기초하여 추가 영역(224)으로부터 추가 데이터를 리드할 수 있다(S365, S370, S375). 예를 들어, 스토리지 컨트롤러(210)는 리드 로직을 설정하고(S365), 추가 영역(224)으로부터 상기 추가 데이터를 리드하도록 상기 리드 로직을 수행할 수 있다(S370). 이러한 리드 동작이 정상적으로 완료되지 않은 경우(S375: NO), 스토리지 컨트롤러(210)는 다른 리드 로직을 다시 설정하고(S380: YES, S365), 상기 다른 리드 로직을 수행할 수 있다(S370). 상기 리드 동작이 정상적으로 완료된 경우(S375: YES), 스토리지 컨트롤러(210)는 상기 호스트에 상기 추가 데이터를 제공할 수 있다. 이와 달리, 스토리지 컨트롤러(210)의 모든 리드 로직들을 수행하더라도 상기 리드 동작이 정상적으로 완료되지 않은 경우(S375: NO & S380: NO), 상기 추가 데이터에 대한 리드 동작이 수행된 추가 영역(224)의 메모리 블록은 영구 미작동 영역으로 설정되고(S385), 스토리지 컨트롤러(210)는 상기 호스트에 리드 실패 응답을 전송할 수 있다.
도 17은 본 발명의 실시예들에 따른 컴퓨팅 시스템을 나타내는 블록도이다.
도 17을 참조하면, 컴퓨팅 시스템(100)은 스토리지 장치(200), 및 스토리지 장치(200)에 데이터를 저장하는 호스트(120)를 포함할 수 있다. 일 실시예에서, 컴퓨팅 시스템(100)은 PC(Personal Computer), 서버 컴퓨터(server computer), 데이터 센터(data center), 워크스테이션(workstation), 디지털 TV(digital television), 셋-탑 박스(set-top box) 등의 임의의 컴퓨팅 시스템일 수 있으나, 이에 한정되지 않는다. 다른 실시예에서, 컴퓨팅 시스템(100)은 휴대폰(mobile phone), 스마트 폰(smart phone), 태블릿(tablet) PC(Personal Computer), 노트북(laptop computer), PDA(Personal Digital Assistant), PMP(Portable Multimedia Player), 디지털 카메라(digital camera), 캠코더(camcorder), 휴대용 게임 콘솔(portable game console), 음악 재생기(music player), 동영상 재생기(video player), 내비게이션(navigation) 기기, 웨어러블(wearable) 기기, IoT(Internet of Things) 기기, e-북(e-book), VR(Virtual Reality) 기기, AR(Augmented Reality) 기기, 드론(drone) 등의 임의의 모바일 컴퓨팅 시스템일 수 있다.
호스트(120)는 호스트 프로세서(140) 및 호스트 메모리(160)를 포함할 수 있다. 호스트 프로세서(140)는 호스트 메모리(160)에 저장된 데이터를 스토리지 장치(200)에 라이트 데이터로서 전송하거나, 스토리지 장치(200)로부터 리드된 리드 데이터를 호스트 메모리(160)에 저장할 수 있다.
일 실시예에서, 호스트 프로세서(140)와 호스트 메모리(160)는 별도의 반도체 칩들로 구현될 수 있다. 다른 실시예에서, 호스트 프로세서(140)와 호스트 메모리(160)는 동일한 반도체 칩에 집적될 수 있다. 일 예로서, 호스트 프로세서(140)는 애플리케이션 프로세서(Application Processor)에 구비되는 다수의 모듈들 중 어느 하나일 수 있으며, 상기 애플리케이션 프로세서는 시스템 온 칩(System on Chip, SoC)으로 구현될 수 있다. 또한 호스트 메모리(160)는 상기 애플리케이션 프로세서 내에 구비되는 임베디드 메모리이거나, 또는 상기 애플리케이션 프로세서의 외부에 배치되는 비휘발성 메모리 또는 메모리 모듈일 수 있다.
스토리지 장치(200)는 스토리지 컨트롤러(210) 및 비휘발성 메모리 장치(이하, 'NVM')(220)를 포함할 수 있다. 일 실시예에서, NVM(220)은 플래시 메모리를 포함하고, 상기 플래시 메모리는 2D NAND 메모리 어레이나 3D(또는 수직형, Vertical) NAND(VNAND) 메모리 어레이를 포함할 수 있다. 다른 실시예에서, NVM(220)은 다른 다양한 종류의 비휘발성 메모리들, 예를 들어, MRAM, 스핀전달토크(Spin-Transfer Torque) MRAM, CBRAM(Conductive bridging RAM), FeRAM, PRAM, 저항 메모리(Resistive RAM) 등을 포함할 수 있다.
스토리지 컨트롤러(210)는 호스트 인터페이스(230), 메모리 인터페이스(232), CPU(Central Processing Unit)(233) 및 버퍼 메모리(236)를 포함할 수 있다. 또한, 스토리지 컨트롤러(210)는 플래시 변환 레이어(Flash Translation Layer; FTL)(234), 패킷 매니저(235), ECC(Error Correction Code)(237) 엔진 및 AES(Advanced Encryption Standard) 엔진(238)을 더 포함할 수 있다. 스토리지 컨트롤러(210)는 플래시 변환 레이어(234)가 로딩되는 워킹 메모리(미도시)를 더 포함할 수 있으며, CPU(233)가 플래시 변환 레이어(234)를 실행하는 것에 의해 NVM(220)에 대한 데이터 라이트 및 리드 동작이 제어될 수 있다.
호스트 인터페이스(230)는 호스트(120)와 패킷(packet)을 송수신할 수 있다. 호스트(120)로부터 호스트 인터페이스(230)로 전송되는 패킷은 커맨드(Command) 혹은 NVM(220)에 기록될 데이터 등을 포함할 수 있으며, 호스트 인터페이스(230)로부터 호스트(120)로 전송되는 패킷은 커맨드에 대한 응답(response) 혹은 NVM(220)로부터 리드된 데이터 등을 포함할 수 있다. 메모리 인터페이스(232)는 NVM(220)에 기록될 데이터를 NVM(220)로 송신하거나, NVM(220)로부터 리드된 데이터를 수신할 수 있다. 이러한 메모리 인터페이스(232)는 토글(Toggle) 혹은 온파이(Open NAND Flash Interface; ONFI)와 같은 표준 규약을 준수하도록 구현될 수 있다.
플래시 변환 레이어(234)는 어드레스 맵핑, 웨어-레벨링, 가비지 콜렉션과 같은 여러 기능을 수행할 수 있다. 어드레스 맵핑 동작은 호스트(120)로부터 수신한 논리 어드레스를, NVM(220) 내에 데이터를 실제로 저장하는 데 사용되는 물리 어드레스로 바꾸는 동작이다. 웨어-레벨링은 NVM(220) 내의 블록들이 균일하게 사용되도록 하여 특정 블록의 과도한 열화를 방지하기 위한 기술로, 예시적으로 물리 블록들의 소거 카운트들을 밸런싱하는 펌웨어 기술을 통해 구현될 수 있다. 가비지 콜렉션은, 블록의 유효 데이터를 새 블록에 복사한 후 기존 블록을 소거(erase)하는 방식을 통해 NVM(220) 내에서 사용 가능한 용량을 확보하기 위한 기술이다. 일 실시예에서, 플래시 변환 레이어(234)는 호스트(120)의 논리 주소와 NVM(220)의 물리 주소를 맵핑하는 맵핑 테이블(MT)(212), NVM(220)의 추가 영역에 저장된 추가 데이터를 관리하기 위한 추가 영역 테이블(OAT)(214), 및 NVM(220)의 정상 영역에 저장된 추가 데이터를 관리하기 위한 추가 데이터 관리 테이블(ODMT)(216)을 포함 및 관리할 수 있다.
패킷 매니저(235)는 호스트(120)와 협의된 인터페이스의 프로토콜에 따른 패킷(Packet)을 생성하거나, 호스트(120)로부터 수신된 패킷으로부터 각종 정보를 파싱할 수 있다. 또한, 버퍼 메모리(236)는 NVM(220)에 기록될 라이트 데이터를 저장하기 위한 라이트 버퍼, NVM(220)로부터 리드된 리드 데이터를 저장하기 위한 리드 버퍼, 및 내부 동작을 위한 내부 버퍼를 포함할 수 있다. 버퍼 메모리(236)는 스토리지 컨트롤러(210) 내에 구비되는 구성일 수 있으나, 스토리지 컨트롤러(210)의 외부에 배치되어도 무방하다.
ECC 엔진(237)은 NVM(220)로부터 리드되는 리드 데이터에 대한 오류 검출 및 정정 기능을 수행할 수 있다. 보다 구체적으로, ECC 엔진(237)은 NVM(220)에 라이트될 라이트 데이터에 대하여 패리티 비트(parity bit)들을 생성할 수 있으며, 이와 같이 생성된 패리티 비트들은 라이트 데이터와 함께 NVM(220) 내에 저장될 수 있다. NVM(220)로부터의 데이터 리드 시, ECC 엔진(237)은 리드 데이터와 함께 NVM(220)로부터 리드되는 패리티 비트들을 이용하여 리드 데이터의 에러를 정정하고, 에러가 정정된 리드 데이터를 출력할 수 있다.
AES 엔진(238)은, 스토리지 컨트롤러(210)로 입력되는 데이터에 대한 암호화(Encryption) 동작과 복호화(Decryption) 동작 중 적어도 하나를, 대칭 키 알고리즘(Symmetric-Key Algorithm)를 이용하여 수행할 수 있다.
도 18은 본 발명의 실시예들에 따른 스토리지 장치에 포함된 비휘발성 메모리 장치의 일 예를 나타내는 블록도이다.
도 18을 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(330), 및 메모리 셀 어레이(330)에 대한 동작을 수행하는 제어 회로를 포함할 수 있다. 상기 제어 회로는 제어 로직 회로(320), 페이지 버퍼 회로(340), 전압 생성기(350) 및 로우 디코더(360)를 포함할 수 있다. 도 18에는 도시되지 않았으나, 비휘발성 메모리 장치(300)는 인터페이스 회로(310)를 더 포함할 수 있고, 또한 컬럼 로직, 프리-디코더, 온도 센서, 커맨드 디코더, 어드레스 디코더 등을 더 포함할 수 있다.
제어 로직 회로(320)는 비휘발성 메모리 장치(300) 내의 각종 동작을 전반적으로 제어할 수 있다. 제어 로직 회로(320)는 인터페이스 회로(310)로부터의 커맨드(CMD) 및/또는 어드레스(ADDR)에 응답하여 각종 제어 신호들을 출력할 수 있다. 예를 들어, 제어 로직 회로(320)는 전압 제어 신호(CTRL_vol), 로우 어드레스(X-ADDR), 및 컬럼 어드레스(Y-ADDR)를 출력할 수 있다.
메모리 셀 어레이(330)는 복수의 메모리 블록들(BLK1 내지 BLKz)을 포함할 수 있고(z는 양의 정수), 복수의 메모리 블록들(BLK1 내지 BLKz) 각각은 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이(330)는 비트 라인들(BL)을 통해 페이지 버퍼 회로(340)에 연결될 수 있고, 워드 라인들(WL), 스트링 선택 라인들(SSL), 및 그라운드 선택 라인들(GSL)을 통해 로우 디코더(360)에 연결될 수 있다.
예시적인 실시 예에서, 메모리 셀 어레이(330)는 3차원 메모리 셀 어레이를 포함할 수 있고, 3차원 메모리 셀 어레이는 복수의 낸드 스트링들을 포함할 수 있다. 각 낸드 스트링은 기판 위에 수직으로 적층된 워드 라인들에 각각 연결된 메모리 셀들을 포함할 수 있다. 미국 특허공개공보 제7,679,133호, 미국 특허공개공보 제8,553,466호, 미국 특허공개공보 제8,654,587호, 미국 특허공개공보 제8,559,235호, 및 미국 특허출원공개공보 제2011/0233648호는 본 명세서에 인용 형식으로 결합된다. 예시적인 실시 예에서, 메모리 셀 어레이(330)는 2차원 메모리 셀 어레이를 포함할 수 있고, 2차원 메모리 셀 어레이는 행 및 열 방향을 따라 배치된 복수의 낸드 스트링들을 포함할 수 있다.
페이지 버퍼 회로(340)는 복수의 페이지 버퍼들(PB1 내지 PBm)을 포함할 수 있고(m은 3 이상의 정수), 복수의 페이지 버퍼들(PB1 내지 PBm)은 복수의 비트 라인들(BL)을 통해 메모리 셀들과 각각 연결될 수 있다. 페이지 버퍼 회로(340)는 컬럼 어드레스(Y-ADDR)에 응답하여 비트 라인들(BL) 중 적어도 하나의 비트 라인을 선택할 수 있다. 페이지 버퍼 회로(340)는 동작 모드에 따라 라이트 드라이버 또는 감지 증폭기로서 동작할 수 있다. 예를 들어, 프로그램 동작 시, 페이지 버퍼 회로(340)는 선택된 비트 라인으로 프로그램될 데이터에 대응하는 비트 라인 전압을 인가할 수 있다. 리드 동작 시, 페이지 버퍼 회로(340)는 선택된 비트 라인의 전류 또는 전압을 감지하여 메모리 셀에 저장된 데이터를 감지할 수 있다.
전압 생성기(350)는 전압 제어 신호(CTRL_vol)를 기반으로 프로그램, 리드, 및 소거 동작들을 수행하기 위한 다양한 종류의 전압들을 생성할 수 있다. 예를 들어, 전압 생성기(350)는 워드 라인 전압(VWL)으로서 프로그램 전압, 리드 전압, 프로그램 검증 전압, 소거 전압 등을 생성할 수 있다.
로우 디코더(360)는 로우 어드레스(X-ADDR)에 응답하여 복수의 워드 라인들(WL) 중 하나를 선택할 수 있고, 복수의 스트링 선택 라인들(SSL) 중 하나를 선택할 수 있다. 예를 들어, 프로그램 동작 시, 로우 디코더(360)는 선택된 워드 라인으로 프로그램 전압 및 프로그램 검증 전압을 인가하고, 리드 동작 시, 선택된 워드 라인으로 리드 전압을 인가할 수 있다.
도 19는 도 18의 비휘발성 메모리 장치의 메모리 셀 어레이에 포함되는 메모리 블록의 일 예를 나타내는 사시도이다.
도 19를 참조하면, 메모리 블록(BLKi)은 3차원 구조 또는 수직 구조로 형성되는 낸드 스트링들을 포함한다. 메모리 블록(BLKi)은 복수의 방향들(D1, D2, D3)을 따라 신장된 구조물들을 포함한다.
메모리 블록(BLKi)을 형성하기 위해서는, 우선 기판(111)이 제공된다. 예를 들어, 기판(111)은 붕소(B, boron)와 같은 3족 원소가 주입되어 형성된 P-웰로 형성될 수 있다. 또는, 기판(111)은 N-웰 내에 제공되는 포켓 P-웰로 형성될 수 있다. 이하에서, 기판(111)은 P-웰인 것으로 가정한다. 그러나 기판(111)은 P-웰에만 한정되지 않는다.
기판(111) 상에, 제2 방향(D2)을 따라 복수의 도핑 영역들(311, 312, 313, 314)이 형성된다. 예를 들어, 복수의 도핑 영역들(311~314)은 기판(111)과 상이한 N-타입의 도전체로 형성될 수 있다. 이하에서, 복수의 도핑 영역들(311~314)은 N-타입을 갖는 것으로 가정한다. 그러나 복수의 도핑 영역들(311~314)은 N-타입을 갖는 것으로만 한정되지 않는다.
도핑 영역들(311, 312) 사이의 기판(111) 상에, 제1 방향(D1)을 따라 신장되는 복수의 절연 물질들(112)이 제3 방향(D3)을 따라 순차적으로 제공된다. 예를 들어, 복수의 절연 물질들(112)은 제3 방향(D3)을 따라 특정 거리만큼 이격되어 형성될 수 있다. 예를 들어, 복수의 절연 물질들(112)은 실리콘 산화물(silicon oxide)과 같은 절연 물질을 포함할 수 있다.
도핑 영역들(311, 312) 사이의 기판(111) 상에, 제1 방향(D1)을 따라 순차적으로 배치되며 제3 방향(D3)을 따라 복수의 절연 물질들(112)을 관통하는 복수의 필라들(113)이 형성된다. 예를 들어, 복수의 필라들(113)은 복수의 절연 물질들(112)을 관통하여 기판(111)과 연결될 수 있다. 또한, 복수의 필라들(113)은 도핑 영역들(312, 313) 사이의 기판 상에, 및 도핑 영역들(313, 314) 사이의 기판 상에도 형성된다.
일 실시예에서, 각 필라(113)는 복수의 물질들로 구성될 수 있다. 예를 들어, 각 필라(113)의 표면층(114)은 제1 타입을 갖는 실리콘 물질을 포함할 수 있고, 낸드 스트링의 채널이 형성되는 영역으로 기능할 수 있다. 예를 들어, 각 필라(113)의 표면층(114)은 기판(111)과 동일한 타입을 갖는 실리콘 물질을 포함할 수 있다. 이하에서, 각 필라(113)의 표면층(114)은 P-타입 실리콘을 포함하는 것으로 가정한다. 그러나 각 필라(113)의 표면층(114)은 P-타입 실리콘을 포함하는 것으로 한정되지 않는다.
각 필라(113)의 내부층(115)은 절연 물질로 구성된다. 예를 들어, 각 필라(113)의 내부층(115)은 실리콘 산화물(silicon oxide)과 같은 절연 물질을 포함할 수 있다. 예를 들어, 각 필라(113)의 내부층(115)은 에어 갭(air gap)을 포함할 수 있다.
도핑 영역들(311, 312) 사이의 영역에서, 복수의 절연 물질들(112), 복수의 필라들(113), 그리고 기판(111)의 노출된 표면을 따라 절연막(116)이 제공된다. 예를 들어, 제3 방향(D3)을 따라 제공되는 마지막 절연 물질(112)의 제3 방향(D3) 쪽의 노출면에 제공되는 절연막(116)은 제거될 수 있다.
도핑 영역들(311, 312) 사이의 영역에서, 절연막(116)의 노출된 표면상에 복수의 제1 도전 물질들(211, 221, 231, 241, 251, 261, 271, 281, 291)이 제공된다. 예를 들어, 기판(111)에 인접한 절연 물질(112) 및 기판(111) 사이에 제1 방향(D1)을 따라 신장되는 제1 도전 물질(211)이 제공될 수 있다. 구체적으로, 기판(111)에 인접한 절연 물질(112)의 하부면의 절연막(116) 및 기판(111) 사이에, 제1 방향(D1)으로 신장되는 제1 도전 물질(211)이 제공될 수 있다.
절연 물질들(112) 중 특정 절연 물질 상부면의 절연막(116) 및 특정 절연 물질 상부에 배치된 절연 물질의 하부면의 절연막(116) 사이에, 제1 방향(D1)을 따라 신장되는 제1 도전 물질이 제공된다. 예를 들어, 절연 물질들(112) 사이에, 제1 방향(D1)으로 신장되는 제1 도전 물질들(221~281)이 제공될 수 있다. 예를 들어, 제1 도전 물질들(211~291)은 금속 물질일 수 있다. 예를 들어, 제1 도전 물질들(211~291)은 폴리 실리콘 등과 같은 도전 물질들일 수 있다.
도핑 영역들(312, 313) 사이의 영역에서, 그리고 도핑 영역들(313, 314) 사이의 영역에서, 도핑 영역들(311, 312) 사이의 영역 상의 구조물과 동일한 구조물이 제공될 수 있다.
복수의 필라들(113) 상에 복수의 드레인들(321)이 각각 제공된다. 드레인들(321) 상에, 제2 방향(D2)으로 신장된 복수의 제2 도전 물질들(331, 332, 333)이 제공된다. 제2 도전 물질들(331~333)은 제1 방향(D1)을 따라 순차적으로 배치된다. 제2 도전 물질들(331~333) 각각은 대응하는 영역의 드레인(321)과 연결된다. 예를 들어, 드레인들(321) 및 제2 방향(D2)으로 신장된 제2 도전 물질들(331~333)은 각각 콘택 플러그들(contact plug)을 통해 연결될 수 있다. 예를 들어, 제2 도전 물질들(331~333)은 금속 물질들일 수 있다. 예를 들어, 제2 도전 물질들(331~333)은 폴리 실리콘 등과 같은 도전 물질들일 수 있다.
도 19의 예에서, 제1 도전 물질들(211~291)은 워드 라인들(WL), 스트링 선택 라인들(SSL) 및 접지 선택 라인들(GSL)을 형성할 수 있다. 제2 도전 물질들(331~333)은 비트 라인들(BL)을 형성할 수 있다. 또한, 도 19의 예에서, 제1 도전 물질들(211~291)의 층수는 예시적인 것에 불과하다.
도 20은 도 19를 참조하여 설명된 메모리 블록의 등가 회로를 나타내는 회로도이다.
도 20에 도시된 메모리 블록(BLKi)은 기판 상에 삼차원 구조로 형성되는 삼차원 메모리 블록을 나타낸다. 예를 들어, 메모리 블록(BLKi)에 포함되는 복수의 메모리 낸드 스트링들은 상기 기판과 수직한 방향으로 형성될 수 있다.
도 20을 참조하면, 메모리 블록(BLKi)은 비트 라인들(BL1, BL2, BL3)과 공통 소스 라인(CSL) 사이에 연결되는 복수의 메모리 낸드 스트링들(NS11, NS12, NS13, NS21, NS22, NS23, NS31, NS32, NS33)을 포함할 수 있다. 복수의 메모리 낸드 스트링들(NS11~NS33) 각각은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1, MC2, MC3, MC4, MC5, MC6, MC7, MC8) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다. 비트 라인들(BL1~BL3)은 도 15의 제2 도전 물질들(331~333)에 대응할 수 있고, 도 15의 도핑 영역들(311~314)이 서로 연결되어 공통 소스 라인(CSL)을 형성할 수 있다.
스트링 선택 트랜지스터(SST)는 상응하는 스트링 선택 라인(SSL1, SSL2, SSL3)에 연결될 수 있다. 복수의 메모리 셀들(MC1~MC8)은 각각 상응하는 워드 라인(WL1, WL2, WL3, WL4, WL5, WL6, WL7, WL8)에 연결될 수 있다. 접지 선택 트랜지스터(GST)는 상응하는 접지 선택 라인(GSL1, GSL2, GSL3)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인(BL1, BL2, BL3)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다.
하나의 비트 라인에 공통으로 연결된 셀 스트링들은 하나의 열을 형성하고, 하나의 스트링 선택 라인에 연결되는 셀 스트링들은 하나의 행을 형성한다. 예를 들어, 제1 비트 라인(BL1)에 연결된 셀 스트링들(NS11, NS21, NS31)은 제1 열을 형성하고, 제1 스트링 선택 라인(SSL1)에 연결된 셀 스트링들(NS11, NS12, NS13)은 제1 행을 형성할 수 있다.
동일한 층의 워드 라인(예를 들면, WL1)은 공통으로 연결되고, 접지 선택 라인(GSL1~GSL3) 및 스트링 선택 라인(SSL1~SSL3)은 각각 분리될 수 있다. 동일한 반도체 층의 메모리 셀들은 워드 라인을 공유하고, 동일한 행의 셀 스트링들은 스트링 선택 라인을 공유하며, 공통 소스 라인(CSL)은 모든 셀 스트링들에 공통으로 연결될 수 있다.
도 20의 예에서, 워드 라인들(WL1~WL8), 비트 라인들(BL1~BL3) 및 메모리 셀들(MC1~MC8)의 개수는 예시적인 것에 불과하다.
도 21은 본 발명의 실시예들에 따른 스토리지 장치에 포함된 비휘발성 메모리 장치의 일 예를 나타내는 단면도이다.
도 21을 참조하면, 비휘발성 메모리 장치(2000)는 C2C(chip to chip) 구조일 수 있다. C2C 구조는 제1 웨이퍼 상에 셀 영역(CELL)을 포함하는 상부 칩을 제작하고, 제1 웨이퍼와 다른 제2 웨이퍼 상에 주변 회로 영역(PERI)을 포함하는 하부 칩을 제작한 후, 상기 상부 칩과 상기 하부 칩을 본딩(bonding) 방식에 의해 서로 연결하는 것을 의미할 수 있다. 일례로, 상기 본딩 방식은 상부 칩의 최상부 메탈층에 형성된 본딩 메탈과 하부 칩의 최상부 메탈층에 형성된 본딩 메탈을 서로 전기적으로 연결하는 방식을 의미할 수 있다. 예컨대, 상기 본딩 메탈이 구리(Cu)로 형성된 경우, 상기 본딩 방식은 Cu-to-Cu 본딩 방식일 수 있으며, 상기 본딩 메탈은 알루미늄(Al) 혹은 텅스텐(W)으로도 형성될 수 있다.
비휘발성 메모리 장치(2000)의 주변 회로 영역(PERI)과 셀 영역(CELL) 각각은 외부 패드 본딩 영역(PA), 워드라인 본딩 영역(WLBA), 및 비트라인 본딩 영역(BLBA)을 포함할 수 있다.
주변 회로 영역(PERI)은 제1 기판(2210), 층간 절연층(2215), 제1 기판(2210)에 형성되는 복수의 회로 소자들(2220a, 2220b, 2220c), 복수의 회로 소자들(2220a, 2220b, 2220c) 각각과 연결되는 제1 메탈층(2230a, 2230b, 2230c), 제1 메탈층(2230a, 2230b, 2230c) 상에 형성되는 제2 메탈층(2240a, 2240b, 2240c)을 포함할 수 있다. 일 실시예에서, 제1 메탈층(2230a, 2230b, 2230c)은 상대적으로 전기적 비저항이 높은 텅스텐으로 형성될 수 있고, 제2 메탈층(2240a, 2240b, 2240c)은 상대적으로 전기적 비저항이 낮은 구리로 형성될 수 있다.
본 명세서에서는 제1 메탈층(2230a, 2230b, 2230c)과 제2 메탈층(2240a, 2240b, 2240c)만 도시되고 설명되나, 이에 한정되는 것은 아니고, 제2 메탈층(2240a, 2240b, 2240c) 상에 적어도 하나 이상의 메탈층이 더 형성될 수도 있다. 제2 메탈층(2240a, 2240b, 2240c)의 상부에 형성되는 하나 이상의 메탈층 중 적어도 일부는, 제2 메탈층(2240a, 2240b, 2240c)을 형성하는 구리보다 더 낮은 전기적 비저항을 갖는 알루미늄 등으로 형성될 수 있다.
층간 절연층(2215)은 복수의 회로 소자들(2220a, 2220b, 2220c), 제1 메탈층(2230a, 2230b, 2230c), 및 제2 메탈층(2240a, 2240b, 2240c)을 커버하도록 제1 기판(2210) 상에 배치되며, 실리콘 산화물, 실리콘 질화물 등과 같은 절연 물질을 포함할 수 있다.
워드라인 본딩 영역(WLBA)의 제2 메탈층(2240b) 상에 하부 본딩 메탈(2271b, 2272b)이 형성될 수 있다. 워드라인 본딩 영역(WLBA)에서, 주변 회로 영역(PERI)의 하부 본딩 메탈(2271b, 2272b)은 셀 영역(CELL)의 상부 본딩 메탈(2371b, 2372b)과 본딩 방식에 의해 서로 전기적으로 연결될 수 있으며, 하부 본딩 메탈(2271b, 2272b)과 상부 본딩 메탈(2371b, 2372b)은 알루미늄, 구리, 혹은 텅스텐 등으로 형성될 수 있다.
셀 영역(CELL)은 적어도 하나의 메모리 블록을 제공할 수 있다. 셀 영역(CELL)은 제2 기판(2310)과 공통 소스 라인(2320)을 포함할 수 있다. 제2 기판(2310) 상에는, 제2 기판(2310)의 상면에 수직하는 제3 방향(D3)을 따라 복수의 워드라인들(2331, 2332, 2333, 2334, 2335, 2336, 2337, 2338; 2330)이 적층될 수 있다. 워드라인들(2330)의 상부 및 하부 각각에는 스트링 선택 라인들과 접지 선택 라인이 배치될 수 있으며, 스트링 선택 라인들과 접지 선택 라인 사이에 복수의 워드라인들(2330)이 배치될 수 있다.
비트라인 본딩 영역(BLBA)에서, 채널 구조체(CH)는 제2 기판(2310)의 상면에 수직하는 제3 방향(D3)(즉, Z축 방향)으로 연장되어 워드라인들(2330), 스트링 선택 라인들, 및 접지 선택 라인을 관통할 수 있다. 채널 구조체(CH)는 데이터 저장층, 채널층, 및 매립 절연층 등을 포함할 수 있으며, 채널층은 제1 메탈층(2350c) 및 제2 메탈층(2360c)과 전기적으로 연결될 수 있다. 예컨대, 제1 메탈층(2350c)은 비트라인 컨택일 수 있고, 제2 메탈층(2360c)은 비트라인일 수 있다. 일 실시예에서, 비트라인(2360c)은 제2 기판(2310)의 상면에 평행한 제2 방향(D2)(즉, Y축 방향)을 따라 연장될 수 있다.
도 21의 예에서, 채널 구조체(CH)와 비트라인(2360c) 등이 배치되는 영역이 비트라인 본딩 영역(BLBA)으로 정의될 수 있다. 비트라인(2360c)은 비트라인 본딩 영역(BLBA)에서 주변 회로 영역(PERI)에서 페이지 버퍼(2393)를 제공하는 회로 소자들(2220c)과 전기적으로 연결될 수 있다. 일례로, 비트라인(2360c)은 주변 회로 영역(PERI)에서 상부 본딩 메탈(2371c, 2372c)과 연결되며, 상부 본딩 메탈(2371c, 2372c)은 페이지 버퍼(2393)의 회로 소자들(2220c)에 연결되는 하부 본딩 메탈(2271c, 2272c)과 연결될 수 있다.
워드라인 본딩 영역(WLBA)에서, 워드라인들(2330)은 제2 방향(D2)에 수직하면서 제2 기판(2310)의 상면에 평행한 제1 방향(D1)(즉, X축 방향)을 따라 연장될 수 있으며, 복수의 셀 컨택 플러그들(2341, 2342, 2343, 2344, 2345, 2346, 3347; 3340)과 연결될 수 있다. 워드라인들(2330)과 셀 컨택 플러그들(2340)은, 제1 방향(D1)을 따라 워드라인들(2330) 중 적어도 일부가 서로 다른 길이로 연장되어 제공하는 패드들에서 서로 연결될 수 있다. 워드라인들(2330)에 연결되는 셀 컨택 플러그들(2340)의 상부에는 제1 메탈층(2350b)과 제2 메탈층(2360b)이 차례로 연결될 수 있다. 셀 컨택 플러그들(2340)은 워드라인 본딩 영역(WLBA)에서 셀 영역(CELL)의 상부 본딩 메탈(2371b, 2372b)과 주변 회로 영역(PERI)의 하부 본딩 메탈(2271b, 2272b)을 통해 주변 회로 영역(PERI)과 연결될 수 있다.
셀 컨택 플러그들(2340)은 주변 회로 영역(PERI)에서 어드레스 디코더 또는 로우 디코더(2394)를 형성하는 회로 소자들(2220b)과 전기적으로 연결될 수 있다. 일 실시예에서, 로우 디코더(2394)를 형성하는 회로 소자들(2220b)의 동작 전압은, 페이지 버퍼(2393)를 형성하는 회로 소자들(2220c)의 동작 전압과 다를 수 있다. 일례로, 페이지 버퍼(2393)를 형성하는 회로 소자들(2220c)의 동작 전압이 로우 디코더(2394)를 형성하는 회로 소자들(2220b)의 동작 전압보다 클 수 있다.
외부 패드 본딩 영역(PA)에는 공통 소스 라인 컨택 플러그(2380)가 배치될 수 있다. 공통 소스 라인 컨택 플러그(2380)는 금속, 금속 화합물, 또는 폴리실리콘 등의 도전성 물질로 형성되며, 공통 소스 라인(2320)과 전기적으로 연결될 수 있다. 공통 소스 라인 컨택 플러그(2380) 상부에는 제1 메탈층(2350a)과 제2 메탈층(2360a)이 차례로 적층될 수 있다. 일례로, 공통 소스 라인 컨택 플러그(2380), 제1 메탈층(2350a), 및 제2 메탈층(2360a)이 배치되는 영역은 외부 패드 본딩 영역(PA)으로 정의될 수 있다.
한편 외부 패드 본딩 영역(PA)에는 입출력 패드들(2205, 2305)이 배치될 수 있다. 제1 기판(2210)의 하부에는 제1 기판(2210)의 하면을 덮는 하부 절연막(2201) 이 형성될 수 있으며, 하부 절연막(2201) 상에 제1 입출력 패드(2205)가 형성될 수 있다. 제1 입출력 패드(2205)는 제1 입출력 컨택 플러그(2203)를 통해 주변 회로 영역(PERI)에 배치되는 복수의 회로 소자들(2220a, 2220b, 2220c) 중 적어도 하나와 연결되며, 하부 절연막(2201)에 의해 제1 기판(2210)과 분리될 수 있다. 또한, 제1 입출력 컨택 플러그(2203)와 제1 기판(2210) 사이에는 측면 절연막이 배치되어 제1 입출력 컨택 플러그(2203)와 제1 기판(2210)을 전기적으로 분리할 수 있다.
제2 기판(2310)의 상부에는 제2 기판(2310)의 상면을 덮는 상부 절연막(2301)이 형성될 수 있으며, 상부 절연막(2301) 상에 제2 입출력 패드(2305)가 배치될 수 있다. 제2 입출력 패드(2305)는 제2 입출력 컨택 플러그(2303)를 통해 주변 회로 영역(PERI)에 배치되는 복수의 회로 소자들(2220a, 2220b, 2220c) 중 적어도 하나와 연결될 수 있다. 일 실시예에서, 제2 입출력 패드(2305)는 회로 소자(2220a)와 전기적으로 연결될 수 있다.
실시예에 따라서, 제2 입출력 컨택 플러그(2303)가 배치되는 영역에는 제2 기판(2310) 및 공통 소스 라인(2320) 등이 배치되지 않을 수 있다. 또한, 제2 입출력 패드(2305)는 제3 방향(D3)에서 워드라인들(2380)과 오버랩되지 않을 수 있다. 제2 입출력 컨택 플러그(2303)는 제2 기판(2310)의 상면에 평행한 방향에서 제2 기판(2310)과 분리되며, 셀 영역(CELL)의 층간 절연층(2315)을 관통하여 제2 입출력 패드(2305)에 연결될 수 있다.
실시예에 따라서, 제1 입출력 패드(2205)와 제2 입출력 패드(2305)는 선택적으로 형성될 수 있다. 일례로, 비휘발성 메모리 장치(2000)는 제1 기판(2201)의 상부에 배치되는 제1 입출력 패드(2205)만을 포함하거나, 또는 제2 기판(2301)의 상부에 배치되는 제2 입출력 패드(2305)만을 포함할 수 있다. 또는, 비휘발성 메모리 장치(2000)가 제1 입출력 패드(2205)와 제2 입출력 패드(2305)를 모두 포함할 수도 있다.
셀 영역(CELL)과 주변 회로 영역(PERI) 각각에 포함되는 외부 패드 본딩 영역(PA)과 비트라인 본딩 영역(BLBA) 각각에는 최상부 메탈층의 메탈 패턴이 더미 패턴(dummy pattern)으로 존재하거나, 최상부 메탈층이 비어있을 수 있다.
비휘발성 메모리 장치(2000)는 외부 패드 본딩 영역(PA)에서, 셀 영역(CELL)의 최상부 메탈층에 형성된 상부 메탈 패턴(2372a)에 대응하여 주변 회로 영역(PERI)의 최상부 메탈층에 셀 영역(CELL)의 상부 메탈 패턴(2372a)과 동일한 형태의 하부 메탈 패턴(2273a)을 형성할 수 있다. 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴(2273a)은 주변 회로 영역(PERI)에서 별도의 콘택과 연결되지 않을 수 있다. 이와 유사하게, 외부 패드 본딩 영역(PA)에서 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴(2273a)에 대응하여 셀 영역(CELL)의 상부 메탈층에 주변 회로 영역(PERI)의 하부 메탈 패턴(2273a)과 동일한 형태의 상부 메탈 패턴(2372a)을 형성할 수도 있다.
워드라인 본딩 영역(WLBA)의 제2 메탈층(2240b) 상에는 하부 본딩 메탈(2271b, 2272b)이 형성될 수 있다. 워드라인 본딩 영역(WLBA)에서, 주변 회로 영역(PERI)의 하부 본딩 메탈(2271b, 2272b)은 셀 영역(CELL)의 상부 본딩 메탈(2371b, 2372b)과 본딩 방식에 의해 서로 전기적으로 연결될 수 있다.
또한, 비트라인 본딩 영역(BLBA)에서, 주변 회로 영역(PERI)의 최상부 메탈층에 형성된 하부 메탈 패턴(2252)에 대응하여 셀 영역(CELL)의 최상부 메탈층에 주변 회로 영역(PERI)의 하부 메탈 패턴(2252)과 동일한 형태의 상부 메탈 패턴(2392)을 형성할 수 있다. 셀 영역(CELL)의 최상부 메탈층에 형성된 상부 메탈 패턴(2392) 상에는 콘택을 형성하지 않을 수 있다.
본 발명의 실시예들은 스토리지 장치, 및 상기 스토리지 장치를 포함하는 임의의 전자 장치 및 컴퓨팅 시스템에 유용하게 이용될 수 있다. 예를 들어, 본 발명의 실시예들은 PC, 서버 컴퓨터, 데이터 센터, 워크스테이션, 노트북, 핸드폰, 스마트 폰, MP3 플레이어, PDA, PMP, 디지털 TV, 디지털 카메라, 포터블 게임 콘솔, 네비게이션 기기, 웨어러블 기기, IoT 기기, IoE 기기, e-북, VR 기기, AR 기기, 드론 등과 같은 전자 장치에 더욱 유용하게 적용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (10)

  1. 비휘발성 메모리 장치를 포함하는 스토리지 장치의 구동 방법에 있어서,
    상기 비휘발성 메모리 장치에서 액세스 시간이 기준 레이턴시를 초과하는 비정상 영역을 추가 영역(Optional Area)으로 검출하는 단계; 및
    상기 추가 영역에 추가 데이터(Optional Data)를 저장하는 단계를 포함하는 스토리지 장치의 구동 방법.
  2. 제 1 항에 있어서, 상기 기준 레이턴시는 기준 라이트 레이턴시 및 기준 리드 레이턴시를 포함하고,
    상기 비휘발성 메모리 장치의 메모리 블록에 대한 라이트 동작의 시간이 상기 기준 라이트 레이턴시를 초과하거나, 상기 메모리 블록에 대한 리드 동작의 시간이 상기 기준 라이트 레이턴시를 초과하는 경우, 상기 메모리 블록이 상기 추가 영역으로 검출되는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  3. 제 1 항에 있어서, 상기 추가 영역의 물리 주소는 논리 주소에 맵핑되지 않고, 상기 추가 영역의 주소가 호스트에 제공되지 않는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  4. 제 1 항에 있어서, 상기 스토리지 장치는, 호스트로부터 수신된 라이트 요청에 응답하여, 상기 라이트 요청이 메타 데이터를 포함하는지 여부에 따라 상기 비휘발성 메모리 장치의 정상 영역에 대한 라이트 동작 또는 상기 추가 영역에 대한 라이트 동작을 선택적으로 수행하는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  5. 제 1 항에 있어서, 상기 스토리지 장치는, 호스트로부터 수신된 리드 요청에 응답하여, 상기 리드 요청이 메타 데이터를 포함하는지 여부에 따라 상기 비휘발성 메모리 장치의 정상 영역에 대한 리드 동작 또는 상기 추가 영역에 대한 리드 동작을 선택적으로 수행하는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  6. 제 1 항에 있어서, 상기 추가 데이터는 상기 비휘발성 메모리 장치의 정상 영역으로부터 상기 추가 영역으로 이동된 데이터, 상기 정상 영역에서 삭제된 데이터, 또는 상기 정상 영역에 저장된 데이터의 백업 데이터인 것을 특징으로 하는 스토리지 장치의 구동 방법.
  7. 제 1 항에 있어서, 상기 스토리지 장치는 상기 정상 영역에 저장된 상기 추가 데이터를 관리하기 위한 추가 데이터 관리 테이블을 더 포함하고,
    상기 추가 영역에 상기 추가 데이터를 저장하는 단계는,
    상기 비휘발성 메모리 장치의 정상 영역 내의 메모리 블록에 대한 논리 주소, 라이트 데이터, 및 상기 라이트 데이터에 대한 고유 키, 버전 값, 저장 카운트 및 정책 정보를 포함하는 메타 데이터를 포함하는 라이트 요청을 수신하는 단계;
    상기 논리 주소에 맵핑된 물리 주소에 기초하여 상기 메모리 블록에 상기 라이트 데이터를 라이트하는 단계;
    상기 라이트 데이터가 상기 메모리 블록에 라이트된 후, 상기 메타 데이터에 기초하여 상기 추가 데이터 관리 테이블을 업데이트하는 단계; 및
    상기 메타 데이터에 기초하여 상기 정상 영역으로부터 상기 추가 영역으로 상기 추가 데이터를 이동하는 단계를 포함하는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  8. 제 7 항에 있어서, 상기 스토리지 장치는 상기 추가 영역에 저장된 상기 추가 데이터를 관리하기 위한 추가 영역 테이블을 더 포함하고,
    상기 정상 영역으로부터 상기 추가 영역으로 상기 추가 데이터를 이동하는 단계는,
    상기 추가 데이터 관리 테이블에서 상기 고유 키를 가지고 서로 다른 버전 값들을 가지는 데이터들의 개수를 상기 메타 데이터의 상기 저장 카운트와 비교하는 단계;
    상기 데이터들의 개수가 상기 저장 카운트를 초과하는 경우, 상기 메타 데이터의 상기 정책 정보에 기초하여 상기 서로 다른 버전 값들을 가지는 상기 데이터들 중 하나의 데이터를 선택하는 단계;
    상기 정상 영역으로부터 상기 하나의 데이터를 리드하는 단계;
    상기 추가 영역에 상기 추가 데이터로서 상기 하나의 데이터를 라이트하는 단계; 및
    상기 추가 영역에 상기 하나의 데이터가 라이트된 후, 상기 추가 영역 테이블에 상기 고유 키, 상기 서로 다른 버전 값들 중 상기 하나의 데이터의 버전 값, 및 상기 추가 영역 내의 상기 하나의 데이터의 물리 주소를 저장하는 단계를 포함하는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  9. 제 1 항에 있어서,
    호스트로부터 리드 요청을 수신하는 단계;
    상기 리드 요청이 메타 데이터를 포함하는지 여부를 판단하는 단계;
    상기 리드 요청이 상기 메타 데이터를 포함하지 않는 경우, 상기 리드 요청에 포함된 논리 주소에 맵핑된 제1 물리 주소에 기초하여 상기 비휘발성 메모리 장치의 정상 영역으로부터 제1 리드 데이터를 리드하는 단계;
    상기 리드 요청이 고유 키 및 버전 값을 가지는 상기 메타 데이터를 포함하는 경우, 상기 정상 영역에 저장된 상기 추가 데이터를 관리하기 위한 추가 데이터 관리 테이블에서 상기 고유 키 및 상기 버전 값을 탐색하는 단계;
    상기 추가 데이터 관리 테이블에 상기 고유 키 및 상기 버전 값이 존재하는 경우, 상기 추가 데이터 관리 테이블 내의 상기 고유 키 및 상기 버전 값에 상응하는 제2 물리 주소에 기초하여 상기 정상 영역으로부터 제2 리드 데이터를 리드하는 단계;
    상기 추가 데이터 관리 테이블에 상기 고유 키 및 상기 버전 값이 존재하지 않는 경우, 상기 추가 영역에 저장된 상기 추가 데이터를 관리하기 위한 추가 영역 테이블에서 상기 고유 키 및 상기 버전 값을 탐색하는 단계; 및
    상기 추가 영역 테이블 내의 상기 고유 키 및 상기 버전 값에 상응하는 제3 물리 주소에 기초하여 상기 추가 영역으로부터 상기 추가 데이터를 리드하는 단계를 더 포함하는 것을 특징으로 하는 스토리지 장치의 구동 방법.
  10. 비휘발성 메모리 장치; 및
    상기 비휘발성 메모리 장치를 제어하는 스토리지 컨트롤러를 포함하고,
    상기 스토리지 컨트롤러는,
    상기 비휘발성 메모리 장치에서 액세스 시간이 기준 레이턴시를 초과하는 비정상 영역을 추가 영역으로 검출하고,
    상기 추가 영역에 추가 데이터를 저장하는 스토리지 장치.
KR1020220002643A 2022-01-07 2022-01-07 스토리지 장치의 구동 방법, 및 스토리지 장치 KR20230106915A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220002643A KR20230106915A (ko) 2022-01-07 2022-01-07 스토리지 장치의 구동 방법, 및 스토리지 장치
US17/879,967 US20230221875A1 (en) 2022-01-07 2022-08-03 Method of operating a storage device, and storage device
CN202310028067.5A CN116414307A (zh) 2022-01-07 2023-01-09 操作存储装置的方法和存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220002643A KR20230106915A (ko) 2022-01-07 2022-01-07 스토리지 장치의 구동 방법, 및 스토리지 장치

Publications (1)

Publication Number Publication Date
KR20230106915A true KR20230106915A (ko) 2023-07-14

Family

ID=87055531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220002643A KR20230106915A (ko) 2022-01-07 2022-01-07 스토리지 장치의 구동 방법, 및 스토리지 장치

Country Status (3)

Country Link
US (1) US20230221875A1 (ko)
KR (1) KR20230106915A (ko)
CN (1) CN116414307A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023137910A (ja) * 2022-03-18 2023-09-29 キオクシア株式会社 メモリシステムおよび制御方法

Also Published As

Publication number Publication date
CN116414307A (zh) 2023-07-11
US20230221875A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
US9715444B2 (en) Storage device having nonvolatile memory device and write method
KR20170056765A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102514388B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
TWI720985B (zh) 記憶體系統及其操作方法
KR20210044564A (ko) 스토리지 장치 및 그것의 가비지 컬렉션 방법
KR20180062246A (ko) 재분배기를 포함하는 메모리 시스템
US11682467B2 (en) Nonvolatile memory device, controller for controlling the same, storage device including the same, and reading method of the same
KR20170044781A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
TWI716381B (zh) 資料處理系統
KR20220010210A (ko) 스토리지 장치 및 스토리지 장치의 읽기 동작 방법
KR20170027036A (ko) 데이터 처리 시스템
KR20230106915A (ko) 스토리지 장치의 구동 방법, 및 스토리지 장치
KR20170073944A (ko) 데이터 처리 시스템 및 데이터 처리 시스템의 동작방법
KR20220124318A (ko) 쓰기 동작을 리디렉션하는 스토리지 컨트롤러 및 이의 동작 방법
KR20170056766A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160148940A (ko) 메모리 시스템 및 그의 동작방법
CN116126222A (zh) 包括非易失性存储器装置的存储装置
US20230297505A1 (en) Storage device, system including storage device and method operating storage device
KR20230106920A (ko) 스토리지 시스템 및 이를 포함하는 컴퓨팅 시스템
US11822800B2 (en) Storage system including host and storage device and operation method thereof
US12013778B2 (en) Storage device configured to update hotnesses of received logical addresses and a method of operating the storage device
EP4174663A1 (en) Storage device and operation method thereof
US20230152991A1 (en) Storage devices and methods of operating storage devices
EP4350526A1 (en) Memory controller with improved mapping information management, memory system including the same, and operating method of memory controller
US20240028507A1 (en) Storage system and method of operating the storage system