KR20230106594A - 디스플레이 패널 및 그 제조 방법과 디스플레이 장치 - Google Patents

디스플레이 패널 및 그 제조 방법과 디스플레이 장치 Download PDF

Info

Publication number
KR20230106594A
KR20230106594A KR1020237014042A KR20237014042A KR20230106594A KR 20230106594 A KR20230106594 A KR 20230106594A KR 1020237014042 A KR1020237014042 A KR 1020237014042A KR 20237014042 A KR20237014042 A KR 20237014042A KR 20230106594 A KR20230106594 A KR 20230106594A
Authority
KR
South Korea
Prior art keywords
display area
light emitting
base substrate
layer
anode
Prior art date
Application number
KR1020237014042A
Other languages
English (en)
Inventor
야오 황
웨 룽
웨이윈 황
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20230106594A publication Critical patent/KR20230106594A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80517—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 개시는 디스플레이 패널 및 그 제조 방법과 디스플레이 장치를 제공한다. 디스플레이 영역이 제1 디스플레이 영역 및 제2 디스플레이 영역을 포함하고, 제1 디스플레이 영역 중의 화소 회로 분포 밀도가 제2 디스플레이 영역 중의 화소 회로 분포 밀도보다 작은 디스플레이 패널에 있어서；베이스 기판； 베이스 기판의 일측에 구비되고, 제2 디스플레이 영역 내에 위치하는 복수의 제1 화소 회로； 베이스 기판으로부터 멀리 떨어진 제1 화소 회로의 일측에 구비되는 라인； 베이스 기판으로부터 멀리 떨어진 라인의 일측에 구비되고, 제1 디스플레이 영역 내에 위치하되, 제1 양극이 적어도 2층의 도전층을 포함하고, 상기 적어도 2층의 도전층이 적어도 제1 투명 전극을 포함하는 제1 발광 소자； 및 제1 투명 전극과 동일한 층에 위치하고 전기적으로 연결되는 연결선；을 포함하고, 제1 화소 회로가 제1 발광 소자를 구동하여 발광시키도록, 라인은 상기 제1 화소 회로와 상기 연결선을 전기적으로 연결시킨다.

Description

디스플레이 패널 및 그 제조 방법과 디스플레이 장치
본 발명은 디스플레이 기술 분야에 관한 것으로, 구체적으로, 디스플레이 패널 및 그 제조 방법과 디스플레이 장치에 관한 것이다.
현재, 언더 스크린 카메라에 대응하는 고투광 디스플레이 영역의 광 투과율을 높이고, 언더 스크린 카메라의 촬영 효과를 확보하기 위해, 고투광 디스플레이 영역에 발광 소자만 남기고, 비고투광 디스플레이 영역 중의 화소 회로에 의해 발광 소자가 발광하는 것을 제어하는 신호가 인출된다. 하지만, 현재 언더 스크린 카메라의 촬영 품질은 여전히 좋지 않다.
따라서, 언더 스크린 카메라가 구비된 디스플레이 패널에 대한 연구가 필요하다.
본 발명은 적어도 어느 정도 관련 기술에서 존재하는 기술 문제 중 하나를 해결하고자 한다. 이를 위해, 본 발명은 제1 디스플레이 영역이 높은 광 투과율을 갖고, 언더 스크린 카메라의 촬영 품질이 향상된 디스플레이 패널을 제공하고자 한다.
본 발명의 일 양태에 있어서, 본 발명은 디스플레이 패널을 제공하고, 본 발명의 개시된 실시예에 따르면, 해당 디스플레이 패널의 디스플레이 영역이 제1 디스플레이 영역 및 제2 디스플레이 영역을 포함하고, 상기 제1 디스플레이 영역 중의 화소 회로 밀도가 상기 제2 디스플레이 영역 중의 화소 회로 밀도보다 작으며；상기 디스플레이 패널은: 베이스 기판；상기 베이스 기판의 일측에 구비되고, 상기 제2 디스플레이 영역 내에 위치하는 복수의 제1 화소 회로；상기 베이스 기판으로부터 멀리 떨어진 상기 제1 화소 회로의 일측에 구비되는 라인；상기 베이스 기판으로부터 멀리 떨어진 상기 라인의 일측에 구비되고, 상기 제1 디스플레이 영역 내에 위치하되, 상기 베이스 기판으로부터 멀리 떨어진 방향으로, 제1 양극의 유효 발광 양극 영역이 적어도 2층의 도전층을 포함하고, 상기 적어도 2층의 도전층이 제1 투명 전극을 포함하는 제1 발광 소자； 및 상기 제1 투명 전극과 동일한 층에 위치하고 전기적으로 연결되는 연결선；을 포함하고, 여기서, 상기 제1 화소 회로가 상기 제1 발광 소자를 구동하여 발광시키도록, 상기 라인은 상기 제1 화소 회로와 상기 연결선을 전기적으로 연결시킨다. 따라서, 제1 화소 회로와 제1 발광 소자의 전기적 연결이 구현되도록, 연결선이 제1 양극 중의 제1 투명 전극으로부터 인출되어 라인에 전기적으로 연결되고, 이처럼, 제1 양극은 라인에 전기적으로 연결되기 위한 돌기부를 다시 설치할 필요가 없게 되고, 따라서 제1 디스플레이 영역의 광 투과율을 더욱 향상시킬 수 있다.
본 발명의 실시예에 따르면, 상기 라인은 제1 비아홀을 통해 상기연결선에 전기적으로 연결되고, 상기 제1 비아홀은 상기 제1 디스플레이 영역 내에 위치한다.
본 발명의 실시예에 따르면, 상기 베이스 기판으로부터 멀리 떨어진 방향으로, 상기 제1 양극은 순서대로 적층되어 설치되는 상기 제1 투명 전극, 은전극 및 제2 투명 전극을 포함하고, 상기 연결선과 상기 제1 투명 전극은 일체 구조이다.
본 발명의 실시예에 따르면, 상기 디스플레이 패널은: 상기 베이스 기판으로부터 멀리 떨어진 상기 제1 화소 회로의 일측에 구비되고, 관통하는 제2 비아홀을 가지며, 상기 라인이 베이스 기판으로부터 멀리 떨어진 일측에 위치되고, 상기 라인이 상기 제2 비아홀을 통해 상기 제1 화소 회로에 전기적으로 연결되는 제1 절연층； 및 상기 베이스 기판으로부터 멀리 떨어진 상기 제1 절연층의 일측에 구비되고, 상기 라인을 커버하고, 관통하는 상기 제1 비아홀을 가지며, 베이스 기판으로부터 멀리 떨어진 일측에 상기 연결선이 구비되는 제2 절연층; 을 더 포함한다.
본 발명의 실시예에 따르면, 복수의 상기 제1 비아홀은 다행배열되어 구비되고, 상기 라인은 인접한 2행의 상기 제1 비아홀 사이에 위치한다.
본 발명의 실시예에 따르면, 상기 제1 양극은 상기 유효 발광 양극 영역과 상기 유효 발광 양극 영역을 둘러싸면서 구비되는 비발광 양극 영역을 포함하고, 베이스 기판 상에서의 상기 유효 발광 양극 영역의 정투영은 상기 베이스 기판 상에서의 상기 제1 발광 소자 중의 화소 정의층에 의해 한정되는 개구의 정투영보다 크거나 같으며, 상기 비발광 양극 영역은 상기 화소 정의층에 의해 커버되고, 상기 비발광 양극 영역은 상기 제1 투명 전극만 포함한다.
본 발명의 실시예에 따르면, 상기 디스플레이 영역은 언더 스크린 기능 영역을 더 포함하고, 상기 언더 스크린 기능 영역과 상기 제1 디스플레이 영역은 중첩되는 영역을 가진다.
본 발명의 실시예에 따르면, 상기 디스플레이 패널은 복수의 제2 화소 회로와 복수의 제2 발광 소자를 더 포함하고, 상기 제2 화소 회로와 상기 제2 발광 소자는 모두 상기 제2 디스플레이 영역 내에 위치하고, 상기 제2 화소 회로와 상기 제2 발광 소자 중의 제2 양극의 연결 방식은: 상기 제2 발광 소자를 구동하여 발광시키기 위해, 상기 제2 화소 회로가 제3 비아홀을 통해 직접 상기 제2 발광 소자 중의 제2 양극에 전기적으로 연결되는 방식； 및 상기 제2 발광 소자를 구동하여 발광시키기 위해, 상기 디스플레이 패널이 도전층을 더 포함하고, 상기 도전층이 상기 라인과 동일한 층에 구비되고, 상기 제2 양극이 상기 제2 절연층을 관통하는 제4 비아홀을 통해 상기 도전층에 전기적으로 연결되고, 상기 도전층이 상기 제1 절연층을 관통하는 제5 비아홀을 통해 상기 제2 화소 회로에 전기적으로 연결되는 방식 중의 적어도 하나의 방식이다.
본 발명의 다른 양태에 따르면, 본 발명은 전술한 디스플레이 패널의 제조 방법을 제공한다. 본 발명의 실시예에 따르면, 상기 디스플레이 패널의 디스플레이 영역이 제1 디스플레이 영역 및 제2 디스플레이 영역을 포함하고, 상기 제1 디스플레이 영역 중의 화소 회로 밀도가 상기 제2 디스플레이 영역 중의 화소 회로 밀도보다 작으며, 상기 디스플레이 패널의 제조 방법은: 베이스 기판의 일측에 상기 제2 디스플레이 영역 내에 위치하도록 복수의 제1 화소 회로를 형성하는 단계； 상기 베이스 기판으로부터 멀리 떨어진 상기 제1 화소 회로의 일측에 상기 제1 화소 회로에 전기적으로 연결되는 라인을 형성하는 단계； 상기 베이스 기판으로부터 멀리 떨어진 상기 라인의 일측에 제1 발광 소자와 연결선을 형성하되, 상기 제1 발광 소자가 상기 제1 디스플레이 영역 내에 위치하고, 상기 베이스 기판으로부터 멀리 떨어진 방향으로, 상기 제1 발광 소자 중의 제1 양극의 유효 발광 양극 영역이 적어도 2층의 도전층을 포함하고, 상기 적어도 2층의 도전층 중 적어도 하나가 제1 투명 전극을 포함하고, 상기 연결선은 상기 제1 투명 전극과 전기적으로 연결되고 동일한 단계를 통해 형성되는 단계를 포함하고, 여기서, 상기 제1 화소 회로가 상기 제1 발광 소자를 구동하여 발광시키도록, 상기 라인과 상기 연결선은 전기적으로 연결된다. 따라서, 제1 화소 회로와 제1 발광 소자의 전기적 연결이 구현되도록, 연결선이 제1 양극 중의 제1 투명 전극으로부터 인출되어 라인에 전기적으로 연결되고, 이처럼, 제1 양극은 라인에 전기적으로 연결되기 위한 돌기부를 더 설치할 필요가 없게 되고, 따라서 제1 디스플레이 영역의 광 투과율을 더욱 향상시킬 수 있다.
본 발명의 실시예에 따르면, 상기 디스플레이 패널의 제조방법은: 상기 제2 비아홀을 가지는 제1 절연층을 형성하기 위해, 상기 베이스 기판으로부터 멀리 떨어진 상기 제1 화소 회로의 일측에 제1 절연 재료층을 증착하고, 상기 제1 절연 재료층에 상기 제1 절연 재료층을 관통하는 제2 비아홀을 제조하는 단계； 및 상기 제1 비아홀을 가지는 제2 절연층을 형성하기 위해, 상기 베이스 기판으로부터 멀리 떨어진 상기 제1 절연층의 일측에 제2 절연 재료층을 증착하고, 상기 제2 절연 재료층에 상기 제2 절연 재료층을 관통하는 제1 비아홀을 제조하는 단계；를 더 포함하고 여기서, 상기 라인은 상기 제1 절연층과 제2 절연층 사이에 위치되어 상기 제2 비아홀을 통해 상기 제1 화소 회로에 전기적으로 연결되며；상기 연결선은 베이스 기판으로부터 멀리 떨어진 상기 제2 절연층의 일측에 구비되어 상기 제1 비아홀을 통해 상기 라인에 전기적으로 연결된다.
본 발명의 실시예에 따르면, 상기 제1 양극과 상기 연결선의 형성 단계는: 상기 베이스 기판으로부터 멀리 떨어진 상기 제2 절연층의 표면 상에 순서대로 제1 투명 도전층, 은층 및 제2 투명 도전층을 증착 형성하는 단계； 상기 제2 투명 도전층의 표면 상의 제1 영역과 제2 영역에 제1 포토레지스트와 제2 포토레지스트를 각각 형성하되, 상기 제1 포토레지스트의 두께가 상기 제2 포토레지스트의 두께보다 두껍게 형성하는 단계； 상기 제1 포토레지스트와 상기 제2 포토레지스트에 의해 커버되지 않은 상기 제1 투명 도전층, 상기 은층 및 상기 제2 투명 도전층을 제거하는 단계； 상기 제2 포토레지스트를 제거하고 상기 제1 포토레지스트를 시닝하기 위해, 상기 제1 포토레지스트와 상기 제2 포토레지스트에 대해 애시 프로세싱을 수행하는 단계； 식각 공정을 통해 제2 영역 지점의 상기 제2 투명 도전층과 상기 은층을 제거하고, 상기 제1 투명 도전층을 남겨, 상기 연결선을 얻는 단계； 및 시닝 후의 상기 제1 포토레지스트를 제거하여, 상기 제1 양극을 얻는 단계;를 포함한다.
본 발명의 또 다른 양태에 있어서, 본 발명은 디스플레이 장치를 제공한다. 본 발명의 실시예에 따르면, 해당 디스플레이 장치는: 디스플레이 영역이 제1 디스플레이 영역과 제2 디스플레이 영역을 포함하는 전술한 디스플레이 패널； 및 상기 디스플레이 패널 상에서의 정투영과 상기 제1 디스플레이 영역이 중첩 영역을 가지는 언더 스크린 기능층을 포함한다. 따라서, 해당 디스플레이 장치는 언더 스크린 기능층의 높은 입광량에 대한 요구를 만족시킬 수 있다. 언더 스크린 기능층이 언더 스크린 카메라일 경우, 언더 스크린 카메라가 좋은 입광량을 갖게 되고, 이로써 높은 촬영 품질이 확보된다. 당업자는 해당 디스플레이 장치가 전술한 디스플레이 패널의 모든 특징과 이점을 갖는다는 것을 이해할 수 있고, 여기서 더이상 언급하지 않는다.
도1은 본 발명의 일 실시예에서 디스플레이 패널의 평면 모식도이다.
도2는 본 발명의 다른 일 실시예에서 디스플레이 패널의 평면 모식도이다.
도3은 본 발명의 또 다른 실시예에서 디스플레이 패널의 일부분 구조의 평면 모식도이다.
도4는 본 발명의 또 다른 실시예에서 디스플레이 패널의 구조 모식도이다.
도5는 본 발명의 또 다른 실시예에서 제1 양극과 연결선의 구조 모식도이다.
도6은 본 발명의 또 다른 실시예에서 제1 양극과 연결선의 구조 모식도이다.
도7은 본 발명의 또 다른 실시예에서 제1 양극과 연결선의 구조 모식도이고, 도8은 종래기술의 제1 양극의 구조 모식도이다.
도9는 본 발명의 또 다른 실시예에서 디스플레이 패널의 일부분 구조의 평면 구조 모식도이다.
도10은 본 발명의 또 다른 실시예에서 디스플레이 패널의 구조 모식도이다.
도11은 본 발명의 또 다른 실시예에서 디스플레이 패널의 구조 모식도이다.
도12는 본 발명의 또 다른 실시예에서 디스플레이 패널의 구조 모식도이다.
도13은 본 발명의 또 다른 실시예에서 디스플레이 패널의 구조 모식도이다.
도14는 본 발명의 또 다른 실시예에서 디스플레이 패널을 제조하는 구조 모식도이다.
도15는 본 발명의 또 다른 실시예에서 제1 양극과 연결선의 구조 모식도이다.
이하, 본 발명의 실시예를 상세히 설명한다. 이하 설명되는 실시예는 예시적인 것으로, 본 발명을 해석하기 위한 것일 뿐, 본 발명을 한정하려는 것으로 이해하여서는 안된다. 실시예에서 언급하지 않은 구체적인 기술이나 조건은, 본 발명 기술분야의 문헌에서 설명된 기술이나 조건 또는 제품 설명서를 따른다.
본 발명의 일 양태에 있어서, 본 발명은 디스플레이 패널을 제공한다. 본 발명의 실시예에 따라, 도1을 참조하면, 디스플레이 패널의 디스플레이 영역은 제1 디스플레이 영역(a)과 제2 디스플레이 영역(b)을 포함하고, 일부 실시예에서는 제2 디스플레이 영역(b)이 상기 제1 디스플레이 영역(a)의 아우터 가장자리에 구비되고, 즉 제2 디스플레이 영역(b)이 제1 디스플레이 영역(a)의 외측에 구비되거나 제2 디스플레이 영역(b)이 제1 디스플레이 영역(a)의 주변에 구비된다. 또한, 제1 디스플레이 영역(a)의 구체적인 설치 위치는 특별한 요구가 없으며, 당업자는 언더 스크린 기능 영역에 대한 실제 설계요구에 따라 유연하게 선택할수 있으며, 예를 들어 제2 디스플레이 영역은 디스플레이 패널의 중앙일 수 있고, 디스플레이 패널의 하나의 모서리일 수도 있으며, 또한 도1에 도시된 바와 같이 디스플레이 패널에서 테두리와 가까우며 가운데에 위치할 수 있다.
그리고, 제1 디스플레이 영역(a)의 구체적인 형상도 특별한 요구가 없으며, 당업자는 실제 상황에 따라 유연하게 선택할 수 있고, 예를 들어, 제1 디스플레이 영역(a)의 형상은 원형, 타원형, 사각형, 오각형, 육각형 등 다각형 또는 불규칙적인 도형을 포함할 수 있으나 이에 한정되지 않는다.
여기서, 제1 디스플레이 영역의 화소 회로 밀도는 제2 디스플레이 영역 중의 화소 회로 밀도보다 작고, 다시 말해서, 제1 디스플레이 영역 중의 화소 회로 분포 밀도가 상기 제2 디스플레이 영역 중의 화소 회로(즉, 후술되는 제1 화소 회로에 대응됨) 분포 밀도보다 작다. 설명해야 할 것은, 명세서에서 언급된 화소 회로는 OLED발광 소자를 위해 구동 전압을 제공하는 구동 회로이고, 7T1C, 9T2C 등 회로일 수 있다.
또한, 도1에 도시된 바와 같이, 디스플레이 패널의 디스플레이 영역은 제1 디스플레이 영역(a)과 멀리 떨어진 제2 디스플레이 영역(b)의 일측에 위치하는 제3 디스플레이 영역(c)을 더 포함할 수 있다. 여기서, 제3 디스플레이 영역 중의 화소 회로 밀도는 제2 디스플레이 영역의 화소 회로 밀도보다 클 수 있다. 일부 실시예에 있어서, 제1 디스플레이 영역 중의 화소 회로 밀도는 0일 수 있고, 즉, 제1 디스플레이 영역에 화소 회로가 구비되지 않을 수 있으며, 제1 디스플레이 영역에 위치한 제1 발광 소자는 모두 제2 디스플레이 영역 중의 제1 화소 회로에 의해 구동된다.
그리고, 제1 디스플레이 영역(a)의 발광 소자의 분포 밀도는 제2 디스플레이 영역(b)의 발광 소자 분포 밀도보다 작거나 같을 수 있으며, 제2 디스플레이 영역(b)의 발광 소자의 분포 밀도는 제3 디스플레이 영역(c)의 발광 소자 분포 밀도보다 작거나 같을 수 있다. 상기 구조를 기반으로, 제1 디스플레이 영역(a)에서의 화소 회로의 분포 밀도가 제일 작고, 충족한 빛이 제1 디스플레이 영역을 투과하여 디스플레이 패널의 배면까지 도달되는 것을 확보할 수 있으며； 동시에, 제2 디스플레이 영역(b) 중의 제1 화소 회로는 제1 디스플레이 영역(a) 중의 발광 소자를 위해 구동 전압을 제공하여, 제1 디스플레이 영역(a)의 디스플레이 해상도(PPI)가 다른 영역과 비슷하거나 다소 작게 된다.
설명해야 할 것은, 화소 회로는 발광 소자(OLED소자)를 구동하여 발광시키고, 활성층, 게이트 전극, 소스 드레인 전극, 스토리지 커패시터, 데이터 라인, 스캔 라인 등의 구조를 포함한다.
본 발명의 실시예에 따라, 도2를 참조하면, 디스플레이 영역은 제1 디스플레이 영역(a)과 중첩
Figure pct00001
되는 영역을 갖는 언더 스크린 기능 영역(e)을 더 포함한다. 일부 구체적인 실시예에 있어서, 도2의 (A)와 같이, 제1 디스플레이 영역(a)과 언더 스크린 기능 영역(e)이 중첩되고； 다른 일부 실시예에 있어서, 도2의 (B)와 같이, 제1 디스플레이 영역(a)이 언더 스크린 기능 영역(e)에 의해 커버되고；또 다른 일부 실시예에 있어서, 도2의 (C)와 같이, 언더 스크린 기능 영역(e)이 제1 디스플레이 영역(a)에 의해 커버된다. 여기서, 언더 스크린 기능 영역은 언더 스크린 기능층을 대응되게 설치하는 영역을 의미하고, 즉, 언더 스크린 기능 영역에 대응되는 디스플레이 패널의 배면은 언더 스크린 기능층(언더 스크린 카메라)을 설치하기 위한 것이며, 제1 디스플레이 영역이 높은 광 투과율을 가지므로, 언더 스크린 카메라가 입광량에 대한 요구를 만족시킬 수 있고, 동시에 디스플레이 패널의 스크린 점유율을 크게 높일 수 있다.
본 발명의 실시예에 따라, 도3, 도4 및 도5를 참조하면, 디스플레이 패널은: 베이스 기판(10)과; 상기 베이스 기판(10)의 일측에 구비되고, 상기 제2 디스플레이 영역(b) 내에 위치하는 복수의 제1 화소 회로(21)와; 상기 베이스 기판(10)으로부터 멀리 떨어진 상기 제1 화소 회로(21)의 일측에 구비되는 라인(30); 상기 베이스 기판(10)으로부터 멀리 떨어진 상기 라인(30)의 일측에 구비되고, 상기 제1 디스플레이 영역(a) 내에 위치하는 제1 발광 소자(41);를 포함하고, 여기서, 상기 베이스 기판(10)으로부터 멀리 떨어진 방향으로, 상기 제1 발광 소자(41) 중의 제1 양극(411)의 유효 발광 양극 영역은 적어도 2층의 도전층을 포함하고, 상기 적어도 2층의 도전층은 제1 투명 전극(412)(도4에서는 제1 양극(411)이 순서대로 적층하여 설치되는 제1 투명 전극(412), 은전극(413)과 제2 투명 전극(414)인 것을 예로 든다), 상기 제1 투명 전극(412)과 동일한 층에 위치하고 전기적으로 연결되는 연결선(50)을 포함하고, 여기서, 상기 라인(30)은 상기 제1 화소 회로(21)가 상기 제1 발광 소자(41)를 구동하여 발광시키도록 상기 제1 화소 회로(21)와 상기 연결선(50)를 전기적으로 연결하기 위한 것이고. 따라서, 제1 화소 회로(21)와 제1 발광 소자(41)의 전기적 연결이 이루어지도록, 연결선(50)은 제1 양극(411) 중의 제1 투명 전극(412)으로부터 인출되고, 라인(30)과 전기적으로 연결되며, 이처럼, 제1 양극(411)은 라인과 전기적으로 연결하기 위한 돌기부(4111)를 더 설치하지 않아도 되고(도8에 도시된 바와 같이, 해당 돌기부(4111)는 제1 양극과 동일한 구조이고, 즉, 제1 투명 전극, 은전극 및 제2 투명 전극을 포함하는 3층 구조), 이렇게, 제1 디스플레이 영역의 광 투과율을 더욱 향상시킬 수 있다. 그리고, 디스플레이 영역이 언더 스크린 기능 영역을 가질 때, 언더 스크린 기능 영역에 대응되는 디스플레이 패널의 배면에 언더 스크린 카메라가 배치되고, 발명자는, 제1 양극(411)이 돌기부(4111)를 통해 라인과 전기적으로 연결되면, 언더 스크린 카메라는 해당 돌기부로 인해 촬영 시 심각한 대즐(Dazzle)과 회절(diffraction)이 발생되어, 촬영 성능이 떨어지는 것을 발견하였으며. 본 출원은 양극과 전기적으로 연결되는 투명한 연결선을 설치함으로써, 대즐과 회절을 효과적으로 완화시키며, 촬영 효과를 크게 최적화하여, 촬영 성능을 높일 수 있다.
여기서, 상기 유효 발광 양극 영역은 화소 정의층에 의해 한정된 개구 내에서의 제1 양극의 영역을 의미한다.
여기서, 제1 화소 회로(21)의 구체적인 구조는 특별히 요구되지 않으며, 당업자는 실제 상황에 따라 유연하게 선택할 수 있고, 일부 실시예에 있어서, 제1 화소 회로(21)가 7T1C 회로(즉, 7개의 트랜지스터와 하나의 캐패시터) 구조이고, 예를 들어, 구동 트랜지스터, 데이터 기입 트랜지스터, 스토리지 커패시터、임계 값 보상 트랜지스터, 제1 리셋 트랜지스터, 제2 리셋 트랜지스터, 제1 발광 제어 트랜지스터 및 제2 발광 제어 트랜지스터를 포함한다. 제1 화소 회로(21)의 종방향 구조도 특별한 요구 사항이 없으며, 일부 실시예에 있어서, 도4를 참조하면, 제1 화소 회로(21)는 활성층(211), 게이트 전극(212), 소스 드레인 전극(213) 등의 구조를 포함하고, 여기서, 활성층(211)은 베이스 기판(10)의 일측에 구비되고, 게이트 절연층(61)은 활성층(211)을 커버하고, 게이트 전극(212)은 베이스 기판으로부터 멀리 떨어진 게이트 절연층(61)의 표면 상에 구비되고, 층간 유전체층(62)은 베이스 기판으로부터 멀리 떨어진 게이트 절연층(61)의 일측에 구비되어 게이트 전극(212)를 커버하며, 소스 드레인 전극층(213)은 베이스 기판으로부터 멀리 떨어진 층간 유전체층(62)의 일측에 구비되며, 여기서, 소스 드레인 전극(213)은 게이트 절연층과 층간 유전체층을 관통하는 비아홀을 통해 활성층과 전기적으로 연결된다. 여기서, 도4에 도시된 바와 같이, 라인(30)과 제1 화소 회로(21)의 전기적 연결은 라인(30)과 소스 드레인 전극(213)이 전기적으로 연결되어 이루어진 것이다.
또한, 도4를 참조하면, 제1 발광 소자(41)는 전술한 제1 양극(411) 외에 발광층(416)과 음극(417)을 더 포함한다. 일부 실시예에 있어서, 제1 발광 소자(41)는 정공 전송층, 정공 주입층, 전자 전송층 및 전자 주입층 등 구조 중 적어도 하나를 더 포함할 수 있으며, 당업자는 실제 설계 요구에 따라 유연하게 선택하면 된다.
본 발명의 실시예에 따라, 도4 및 도5를 참조하면, 라인(30)과 연결선(50)이 제1 비아홀(641)을 통해 전기적으로 연결되고, 제1 비아홀(641)은 상기 제1 디스플레이 영역 내에 위치한다. 본 발명의 실시예에 따라, 도4 및 도6을 참조하면, 상기 베이스 기판(10)으로부터 멀리 떨어진 방향으로, 제1 양극(411)은 제1 투명 전극(412), 은전극(413) 및 제2 투명 전극(414)이 순서대로 적층되어 설치되고, 연결선(50)은 상기 제1 투명 전극(412)과 일체로 형성되는 구조이며, 즉 연결선(50)과 상기 제1 투명 전극(412)이 동일한 층에 설치되고, 그리고 동일한 단계를 통해 얻는다. 따라서, 제1 디스플레이 영역의 광 투과율을 높일 수 있을 뿐만 아니라, 언더 스크린 카메라가 촬영시 발생되는 대즐과 회절 등의 불량 현상을 효과적으로 완화시킬 수 있다.
또한, 도4 및 도11을 참조하면, 디스플레이 패널은 베이스 기판으로부터 멀리 떨어진 제2 절연층(64)의 표면에 구비되고 복수의 개구를 한정하는 화소 정의층(65)을 더 포함하고, 여기서, 제1 발광 소자와 제2 발광 소자는 상기 개구에 설치된다.
본 발명의 실시예에 따라, 도5를 참조하면, 제1 양극(411)은 상기 유효 발광 양극 영역(4111)과 상기 유효 발광 양극 영역(4111)을 둘러싸면서 설치된 비발광 양극 영역(4112)을 포함하고, 상기 유효 발광 양극 영역(4111)의 베이스 기판상에서의 정투영은 상기 제1 발광 소자 중의 화소 정의층(65)에 의해 한정되는 개구(651)의 상기 베이스 기판 상에서의 정투영보다 크거나 같으며, 상기 비발광 양극 영역(4112)은 상기 화소 정의층에 의해 커버된다. 일부 실시예에 있어서, 비발광 양극 영역의 구조도 순서대로 설치된 제1 투명 전극(412), 은전극(413) 및 제2 투명 전극(414)을 포함하고, 즉, 유효 발광 양극 영역(4111)의 구조와 동일하다； 다른 일부 실시예에 있어서, 비발광 양극 영역(4112)은 상기 제1 투명 전극(412)만 포함하고, 즉, 제조 과정에서, 식각으로 연결선 상층의 은전극(413) 및 제2 투명 전극(414)을 제거시, 동시에 비발광 양극 영역(4112)에 대응하는 은전극(413) 및 제2 투명 전극(414)을 제거하고, 제1 투명 전극(412)만 남긴다. 구조 모식도는 도7을 참조할 수 있다.
본 발명의 실시예에 따르면, 연결선, 제1 투명 전극, 제2 투명 전극 및 라인의 재료에 대한 특별한 요구는 없으며, 당업자는 실제 상황에 따라 유연하게 선택할 수 있다. 일부 실시예에 있어서, 연결선, 제1 투명 전극, 제2 투명 전극 및 라인의 재료가 각각 독립적으로 ITO, IZO 등의 투명 도전 재료이다.
본 발명의 실시예에 따라, 도4를 참조하면, 디스플레이 패널은 제1 절연층(63) 및 제2 절연층(64)을 더 포함하고, 상기 제1 절연층(63)은 상기 베이스 기판(10)으로부터 멀리 떨어진 상기 제1 화소 회로의 일측에 구비되고(도4에서, 제1 절연층(63)은 베이스 기판으로부터 멀리 떨어진 소스 드레인 전극(213)의 일측에 구비됨), 상기 제1 절연층(63)을 관통하는 제2 비아홀(631)을 가지며, 여기서, 상기 라인(30)은 베이스 기판(10)으로부터 멀리 떨어진 상기 제1 절연층(63)의 일측에 구비되고, 상기 라인(30)은 상기 제2 비아홀(631)을 통해 상기 제1 화소 회로(21)(소스 드레인 전극(213))에 전기적으로 연결되며, 상기 제2 절연층(64)은 상기 베이스 기판(10)으로부터 멀리 떨어진 상기 제1 절연층(63)의 일측에 구비되고, 상기 라인(30)을 커버하며, 상기 제2 절연층(64)을 관통하는 상기 제1 비아홀(641)을 가지며, 여기서, 상기 연결선(50)은 베이스 기판(10)으로부터 멀리 떨어진 상기 제2 절연층(64)의 일측에 구비되고, 제1 비아홀(641)을 통해 라인(30)과 전기적으로 연결된다.
본 발명의 실시예에 따라서, 도9를 참조하면, 복수의 상기 제1 비아홀(641)은 다행배열(Multi-Row Arrangements)되어 구비되고, 상기 라인(30)은 인접한 2행의 상기 제1 비아홀(641) 사이에 위치한다. 이에 따라, 라인(30)의 레이아웃을 합리적으로 배치하는데 유리할 수 있고, 한정된 공간 내에서 더 많은 라인(30)을 레이아웃할 수 있다. 여기서, 도9로부터 제1 양극(411)과 해당 제1 양극을 전기적으로 연결시키는 라인(30)사이에는 중첩된 영역이 있을 수 있고, 중첩된 영역이 없을 수도 있으며, 구체적으로, 도9에서 m-m’선을 따라 절개한 단면도는 도10을 참조할 수 있으며, 제1 양극(411)의 베이스 기판 상에서의 정투영과 해당 제1 양극에 전기적으로 연결된 라인(30)의 베이스 기판 상에서의 정투영은 중첩 영역이 없고, 즉, 해당 라인(30)은 제1 비아홀(641)을 통해 연결선(50)에 전기적으로 연결된 후 해당 제1 양극(411)으로부터 멀리 떨어진 방향으로 연장 배치되고； 도9에서 n-n’선을 따라 절개한 단면은 도11을 참조할 수 있고, 제1 양극(411)의 베이스 기판 상에서의 정투영과 해당 제1 양극에 전기적으로 연결된 라인(30)의 베이스 기판 상에서의 정투영은 부분적으로 중첩 영역을 가지고, 즉, 해당 라인(30)은 제1 비아홀(641)을 통해 연결선(50)에 전기적으로 연결된 후 해당 제1 양극(411)에 가까워지는 방향으로 연장 배치된다.
본 발명의 실시예에 따라, 도3, 도12 및 도13을 참조하면, 디스플레이 패널은 복수의 제2 화소 회로(22)와 복수의 제2 발광 소자(42)를 포함하고, 상기 제2 화소 회로(22)와 상기 제2 발광 소자(42)는 모두 상기 제2 디스플레이 영역(b) 내에 위치한다. 일부 실시예에 있어서, 도12에 도시된 바와 같이, 상기 제2 발광 소자를 구동하여 발광시키도록 상기 제2 화소 회로(22)는 제1 절연층(63)과 제2 절연층(64)을 관통하는 제3 비아홀(643)을 통해 직접적으로 상기 제2 발광 소자(42) 중의 제2 양극(421)에 전기적으로 연결되고； 다른 일부 실시예에 있어서, 도13에 도시된 바와 같이, 디스플레이 패널은 라인(30)과 동일한 층(즉, 도전층(70)은 라인(30)과 동일한 재료이고 동기 공정(simultaneous engineering)에 의해 형성됨)에 구비되는 도전층(70)을 포함하고, 제2 양극(421)은 도전층(70)을 통해 제2 화소 회로(22)에 전기적으로 연결되고, 즉, 제2 양극(421)은 제2 절연층(64)을 관통한 제4 비아홀(644)을 통해 도전층에 전기적으로 연결되고, 도전층(70)은 제1 절연층(63)을 관통하는 제5 비아홀(635)을 통해 제2 화소 회로에 전기적으로 연결되며, 이로써 제2 화소 회로와 제2 양극의 전기적인 연결이 이루어지고, 제2 화소 회로가 제2 발광 소자를 구동하여 발광하게 된다.
또한, 도12 및 도13을 참조하면, 제2 발광 소자(42)는 전술한 제2 양극(421)외에 발광층(422)과 음극(423)을 더 포함한다. 일부 실시예에 있어서, 제2 발광 소자(42)는 정공 전송층, 정공 주입층, 전자 전송층 및 전자 주입층 등 구조 중 적어도 하나를 더 포함할 수 있고, 당업자는 실제 설계요구에 따라 유연하게 선택하면 된다.
여기서, 도12 및 도13을 참조하면, 제2 화소 회로(22)는 활성층(221), 게이트 전극(222), 소스 드레인 전극(223)등의 구조를 포함하고, 활성층(221)은 베이스 기판(10)의 일측에 구비되고, 게이트 절연층(61)은 활성층(221)을 커버하고, 게이트 전극(222)은 베이스 기판으로부터 멀리 떨어진 게이트 절연층(61)의 표면 상에 구비되고, 층간 유전체층(62)은 베이스 기판으로부터 멀리 떨어진 게이트 절연층(61)의 일측에 구비되어 게이트 전극(222)를 커버하며, 소스 드레인 전극층(223)은 베이스 기판으로부터 멀리 떨어진 층간 유전체층(62)의 일측에 구비되고, 여기서, 소스 드레인 전극(223)은 게이트 절연층과 층간 유전체층을 관통하는 비아홀을 통해 활성층에 전기적으로 연결되고, 도12 및 도13에 도시된 바와 같이, 제2 화소 회로 중 소스 드레인 전극(223)이 제2 양극(421)에 전기적으로 연결된다.
일부 실시예에 있어서, 도3을 참조하면, 제1 화소 회로(21)와 제2 화소 회로(22)는 제1 방향(X)과 제2 방향(Y)에서 어레이 분포되고, 여기서, 제2 디스플레이 영역 내의 밝기를 균일하게 확보하기 위해, 복수의 제1 화소 회로(21)와 제2 화소 회로(22)가 균일하게 분산되어 구비될 수 있고, 구체적인 설치 방식은 당업자가 화소 유닛에 대한 배포 등의 구체적인 상황에 따라 유연하게 선택할 수 있고, 여기서 한정적인 요구는 하지 않는다.
본 발명의 실시예에 따라, 제1 양극과 제2 양극의 형상은 일치하다. 따라서, 제1 양극은 돌기부를 설치할 필요가 없고, 제1 양극과 제2 양극의 형상이 일치함을 유지함으로써 제1 발광 소자의 발광 효율을 효과적으로 확보할 수 있으면서, 제1 디스플레이 영역의 높은 광 투과율을 효과적으로 확보할 수 있다. 당업자는 서로 다른 칼러의 발광 소자의 양극의 형상이 서로 다를 수 있음을 이해할 수 있으며, 즉, 청색 발광 소자, 적색 발광 소자 및 녹색 발광 소자의 양극의 형상은 서로 다르며, 따라서 상기 “제1 양극과 제2 양극의 형상이 일치하다”는 것은 제1 디스플레이 영역과 제2 디스플레이 영역 중 동일한 칼러의 발광 소자 중의 양극의 형상이 동일하다는 것을 의미이고, 즉, 제1 디스플레이 영역 중 적색 발광 소자의 제1 양극과 제2 디스플레이 영역 중 적색 발광 소자의 제2 양극의 형상이 동일하고, 제1 디스플레이 영역 중 청색 발광 소자의 제1 양극과 제2 디스플레이 영역 중 청색 발광 소자의 제2 양극의 형상이 동일하고, 제1 디스플레이 영역 중 녹색 발광 소자의 제1 양극과 제2 디스플레이 영역 중 녹색 발광 소자의 제2 양극의 형상이 동일하다.
설명해야 할 것은, 공정 등의 요인으로 인해, 제1 양극과 제2 양극의 형상은 완전히 일치되기 어렵기 때문에, 제1 양극과 제2 양극의 형상이 대체적으로 일치하면, “제1 양극과 제2 양극의 형상이 일치한다”고 볼 수 있다.
본 발명의 다른 양태에 따르면, 본 발명은 전술한 디스플레이 패널의 제조 방법을 제공한다. 본 발명의 실시예에 따르면, 상기 디스플레이 패널의 디스플레이 영역은 제1 디스플레이 영역과 제2 디스플레이 영역을 포함하고, 상기 제1 디스플레이 영역 중의 화소밀도는 상기 제2 디스플레이 영역 중의 화소밀도보다 작다. 도14를 참조하면, 전술한 디스플레이 패널의 제조 방법은 아래와 같은 단계들을 포함한다.
단계S100: 베이스 기판(10)의 일측에 제1 화소 회로(21)가 제2 디스플레이 영역(b) 내에 위치하도록 복수의 제1 화소 회로(21)를 형성한다.
여기서, 제1 화소 회로(21)의 구체적인 구조에 대한 특별한 요구는 없으며, 당업자는 실제 상황에 따라 유연하게 선택할 수 있고, 일부 실시예에 있어서, 제1 화소 회로(21)가 7T1C회로(즉, 7개의 트랜지스터와 하나의 캐패시터) 구조이고, 예를 들어, 구동 트랜지스터, 데이터 기입 트랜지스터, 스토리지 커패시터, 임계 값 보상 트랜지스터, 제1 리셋 트랜지스터, 제2 리셋 트랜지스터, 제1 발광 제어 트랜지스터 및 제2 발광 제어 트랜지스터를 포함한다. 제1 화소 회로(21)의 종방향 구조도 특별한 요구 사항이 없으며, 일부 실시예에 있어서, 도4를 참조하면, 제1 화소 회로(21)는 활성층(211), 게이트 전극(212), 소스 드레인 전극(213) 등의 구조를 포함하고, 여기서, 활성층(211)은 베이스 기판(10)의 일측에 구비되고, 게이트 절연층(61)은 활성층(211)을 커버하고, 게이트 전극(212)은 베이스 기판으로부터 멀리 떨어진 게이트 절연층(61)의 표면 상에 구비되고, 층간 유전체층(62)은 베이스 기판으로부터 멀리 떨어진 게이트 절연층(61)의 일측에 구비되어 게이트 전극(212)를 커버하고, 소스 드레인 전극층(213)은 베이스 기판으로부터 멀리 떨어진 층간 유전체층(62)의 일측에 구비되고, 여기서, 소스 드레인 전극(213)은 게이트 절연층과 층간 유전체층을 관통하는 비아홀을 통해 활성층에 전기적으로 연결된다.
본 발명의 실시예에 따르면, 디스플레이 패널의 제조 방법은 제2 디스플레이 영역 내에 제2 화소 회로(22)(도3 및 도12에 도시된 바와 같음)를 형성하는 단계를 더 포함하고, 당업자는 제2 화소 회로와 제1 화소 회로를 동시에 제조하는 것을 이해할 수 있다. 도8을 참조하면, 제2 화소 회로(22)는 활성층(221), 게이트 전극(222), 소스 드레인 전극(223) 등의 구조를 포함하고, 여기서, 활성층(221)은 베이스 기판(10)의 일측에 구비되고, 게이트 절연층(61)은 활성층(221)을 커버하고, 게이트 전극(222)은 베이스 기판으로부터 멀리 떨어진 게이트 절연층(61)의 표면 상에 구비되고, 층간 유전체층(62)은 베이스 기판으로부터 멀리 떨어진 게이트 절연층(61)의 일측에 구비되어 게이트 전극(222)를 커버하고, 소스 드레인 전극층(223)은 베이스 기판으로부터 멀리 떨어진 층간 유전체층(62)의 일측에 구비되고, 여기서, 소스 드레인 전극(223)은 게이트 절연층과 층간 유전체층을 관통하는 비아홀을 통해 활성층에 전기적으로 연결된다.
또한, 도3을 참조하면, 제1 화소 회로(21)와 제2 화소 회로(22)는 제1 방향(X)과 제2 방향(Y)으로 어레이 분포되고, 여기서, 제2 디스플레이 영역 내의 밝기를 균일하게 확보하기 위해, 복수의 제1 화소 회로(21)와 제2 화소 회로(22)가 균일하게 분산되어 구비될 수 있고, 구체적인 설치 방식은 당업자가 화소 유닛에 대한 배포 등의 구체적인 상황에 따라 유연하게 선택할 수 있고, 여기서 한정적인 요구는 하지 않는다.
단계S200: 베이스 기판(10)으로부터 멀리 떨어진 제1 화소 회로(21)의 일측에 라인(30)을 형성하되, 상기 라인(30)과 제1 화소 회로(21)가 전기적으로 연결된다. 도13에 도시된 바와 같이, 라인(30)과 제1 화소 회로(21)가 전기적으로 연결된다는 것은 라인(30)과 소스 드레인 전극층(213)이 전기적으로 연결된다는 것을 의미한다.
여기서, 도13에 도시된 바와 같이, 라인(30)이 형성되기 전에, 제2 비아홀(631)을 갖는 제1 절연층(63)이 형성되도록, 사전에 베이스 기판(10)으로부터 멀리 떨어진 제1 화소 회로(21)의 일측에 제1 절연층 재료를 증착 형성하고, 제1 절연 재료층에 제1 절연 재료층을 관통하는 제2 비아홀(631)을 제조하고； 여기서, 라인(30)은 베이스 기판(10)으로부터 멀리 떨어진 제1 절연층(63)의 일측에 위치하고, 라인(30)은 제2 비아홀(631)을 통해 제1 화소 회로(21)에 전기적으로 연결된다(소스 드레인 전극층(213)에 전기적으로 연결된다).
나아가, 라인(30)을 형성한 후, 제1 비아홀(641)을 갖는 제2 절연층(64)이 형성되도록, 베이스 기판(10)으로부터 멀리 떨어진 제1 절연층(63)의 일측에 제2 절연 재료층을 증착 형성하고, 제2 절연 재료층에 제2 절연 재료층을 관통하는 제1 비아홀(641)을 제조하고, 즉, 라인(30)이 제1 절연층(63)과 제2 절연층(64)사이에 위치하며, 여기서, 후속 형성되는 연결선(50)이 베이스 기판(10)으로부터 멀리 떨어진 제2 절연층(64)의 일측에 구비되며, 제1 비아홀(641)을 통해 라인(30)에 전기적으로 연결된다.
단계S300: 베이스 기판으로부터 멀리 떨어진 라인(30)의 일측에 제1 발광 소자(41)와 연결선(50)을 형성하되, 제1 발광 소자(41)는 제1 디스플레이 영역(a) 내에 위치하고, 베이스 기판(10)으로부터 멀리 떨어진 방향에서, 제1 발광 소자(41) 중의 제1 양극(411)의 유효 발광 양극 영역은 적어도 2층의 도전층을 포함하고, 상기 적어도 2층의 도전층 중 적어도 하나는 제1 투명 전극(412)(도13에서는, 제1 양극(411)이 순서대로 적층되어 설치되는 제1 투명 전극(412), 은전극(413) 및 제2 투명 전극(414)을 포함하는 것을 예로 든다)을 포함하고； 연결선(50)은 제1 투명 전극(412)에 전기적으로 연결되게 구비되고 동일한 단계를 통해 형성되며, 제1 화소 회로(21)가 제1 발광 소자(41)구동하여 발광시키도록 라인(30)과 연결선(50)은 전기적으로 연결된다.
여기서, 일부 실시예에 있어서, 도13에 도시된 바와 같이, 제1 발광 소자(41)와 연결선(50)은 베이스 기판(10)으로부터 멀리 떨어진 제2 절연층(64)의 표면 상에 형성되고, 연결선(50)은 제2 비아홀(641)을 통해 라인(30)에 전기적으로 연결된다.
본 발명의 실시예에 따르면, 연결선은 제1 화소 회로와 제1 발광 소자의 전기적인 연결을 구현하기 위해, 제1 양극 중의 제1 투명 전극으로부터 인출되고, 라인에 전기적으로 연결되며, 이처럼, 제1 양극은 라인에 전기적으로 연결되기 위한 돌기부를 설치할 필요가 없으며, 제1 디스플레이 영역의 광 투과율을 더욱 향상시킬 수 있다.
본 발명의 실시예에 따라, 도15를 참조하면, 제1 양극(411)과 연결선(50)의 형성 단계는 아래와 같은 단계들을 포함한다.
단계S310: 베이스 기판(10)으로부터 멀리 떨어진 제2 절연층(64)의 표면 상에 순서대로 제1 투명 도전층(4120), 은층(4130) 및 제2 투명 도전층(4140)을 증착 형성한다.
단계S320: 제2 투명 도전층(4140)의 표면 상의 제1 영역과 제2 영역에 제1 포토레지스트(71)와 제2 포토레지스트(72)를 각각 형성하되, 제1 포토레지스트(71)의 두께는 제2 포토레지스트(72)의 두께보다 두껍다. 당업자는 상기 제1 영역과 필요로 형성되는 제1 양극의 제2 절연층(64)표면 상에서의 정투영이 중첩되고, 제2 영역과 필요로 형성되는 연결선(50)의 제2 절연층(64) 표면 상에서의 정투영이 중첩되는 것을 이해할 수 있다.
여기서, 일부 구체적인 실시예에 있어서, 제1 포토레지스트(71)와 제2 포토레지스트(72)를 형성하는 단계는: 현재 제2 절연층(64)의 표면 상에 두께가 같은 전면적인 포토레지스트를 형성하고, 그 다음 하프톤 마스크 보드(halftone masks board) 및 애시 공정(ash process)을 이용하여 제1 영역과 제2 영역을 제외한 포토레지스트를 제거하고, 제2 영역에 설치된 포토레지스트를 시닝(thinning)하여, 제1 포토레지스트(71)와 제2 포토레지스트(72)를 얻는 단계를 포함한다.
단계S330: 제1 포토레지스트(71)와 제2 포토레지스트(72)에 의해 커버되지 않은 제1 투명 도전층(4120), 은층(4130) 및 제2 투명 도전층(4140)을 제거한다. 상기 단계를 통해 제1 양극과 연결선의 초기 형상을 얻는다.
단계S340: 제2 포토레지스트(72)가 제거되고, 제1 포토레지스트(71)가 시닝되도록 제1 포토레지스트(71)와 제2 포토레지스트(72)에 대해 애시 프로세싱을 수행한다. 일부 실시예에 있어서, 애시 공정을 통해 제2 포토레지스트(72)를 제거하고, 제1 포토레지스트(71)를 시닝할 수 있다.
단계S350: 식각 공정을 통해 제2 영역 지점의 제2 투명 도전층(4140)과 상기 은층(4130)을 제거하고, 상기 제1 투명 도전층(4120)을 남겨, 상기 연결선(50)을 얻는다.
상기 단계에 있어서, 식각 속도와 식각 시간을 제어하여 제2 영역 지점의 제2 투명 도전층(4140)과 상기 은층(4130)을 제거할 수 있고, 제1 투명 도전층(4120)을 남길 수 있다. 여기서, 구체적인 식각 속도와 식각 시간은 당업자가 각 층 구조의 두께, 재료 등 실제 상황에 따라 유연하게 선택할 수 있고, 여기서 제한 요구는 하지 않는다.
단계S360: 시닝 후의 상기 제1 포토레지스트(71)를 제거하여, 상기 제1 양극(411)을 얻는다.
본 발명의 실시예에 따르면, 디스플레이 패널의 제조 방법은 아래와 같은 단계를 포함한다. 도13을 참조하면, 베이스 기판으로부터 멀리 떨어진 제2 절연층(64)의 표면 상에 화소 정의층(65)을 형성하고, 제1 양극과 연결선을 형성한 후 화소 정의층(65)을 형성하되, 화소 정의층(65)이 연결선(50) 및 제1 양극(411)의 일부분을 커버하며, 화소 정의층(65)은 복수의 개구를 한정하고, 발광 소자는 상기 개구 내에 구비된다.
본 발명의 실시예에 따라, 도3, 도12 및 도13을 참조하면, 디스플레이 패널의 제조 방법은 복수의 제2 발광 소자(42)를 제조하는 단계를 더 포함하되, 상기 제2 발광 소자(42)는 상기 제2 디스플레이 영역(b) 내에 위치한다. 일부 실시예에 있어서, 도12에 도시된 바와 같이, 상기 제2 발광 소자를 구동하여 발광시키기 위해, 제2 화소 회로(22)는 제1 절연층(63)과 제2 절연층(64)을 관통하는 제3 비아홀(643)을 통해 직접 상기 제2 발광 소자(42) 중의 제2 양극(421)에 전기적으로 연결되고； 다른 일부 실시예에 있어서, 도13에 도시된 바와 같이, 디스플레이 패널은 도전층(70)을 더 포함하고, 도전층(70)은 라인(30)과 동일한 층(즉, 도전층(70)이 라인(30)과 동일한 재료이고 동기 공정(simultaneous engineering)에 의해 형성된다)에 구비되고, 제2 양극(421)은 도전층(70)을 통해 제2 화소 회로(22)에 전기적으로 연결되고, 즉, 제2 양극(421)은 제2 절연층(64)을 관통하는 제1 비아홀(641)을 통해 도전층에 전기적으로 연결되고, 도전층(70)은 또한 제1 절연층(63)을 관통하는 제2 비아홀(631)을 통해 제2 화소 회로에 전기적으로 연결되며, 이로써 제2 화소 회로와 제2 양극의 전기적 연결이 구현되고, 제2 화소 회로가 제2 발광 소자를 구동시켜 발광시키게 된다.
또한, 도12 및 도13을 참조하면, 제2 발광 소자(42)는 전술한 제2 양극(421) 외에 발광층(422)과 음극(423)을 더 포함한다. 일부 실시예에 있어서, 제2 발광 소자(42)는 정공 전송층, 정공 주입층, 전자 전송층 및 전자 주입층 등 구조 중의 적어도 하나를 더 포함할 수 있으며, 당업자는 실제 설계 요구에 따라 유연하게 선택하면 된다.
본 발명의 실시예에 따라, 도4 및 도5를 참조하면, 라인(30)과 연결선(50)은 제1 비아홀(641)을 통해 전기적으로 연결되고, 제1 비아홀(641)은 상기 제1 디스플레이 영역 내에 위치한다. 본 발명의 실시예에 따라, 도4 및 도6을 참조하면, 상기 베이스 기판(10)으로 멀리 떨어진 방향으로, 제1 양극(411)은 제1 투명 전극(412), 은전극(413) 및 제2 투명 전극(414)이 순서대로 적층되어 구비되고, 연결선(50)과 상기 제1 투명 전극(412)이 일체로 형성된 구조이고, 즉, 연결선(50)은 상기 제1 투명 전극(412)과 동일한 층에 구비되고, 동일한 단계에서 제조되어 얻는다. 이로써, 제1 디스플레이 영역의 광 투과율을 향상시키면서, 언더 스크린 카메라가 촬영 시 발생되는 대즐 및 회절 등 불량 현상을 효과적으로 완화시킬 수 있다.
또한, 도4 및 도12를 참조하면, 디스플레이 패널은 화소 정의층(65)을 더 포함하고, 화소 정의층(65)은 베이스 기판으로 멀리 떨어진 제2 절연층(64)의 표면에 구비되고, 복수의 개구를 한정하며, 여기서, 제1 발광 소자 및 제2 발광 소자는 상기 개구 내에 설치된다.
본 발명의 실시예에 따라, 도5를 참조하면, 제1 양극(411)은 상기 유효 발광 양극 영역(4111) 및 상기 유효 발광 양극 영역(4111)을 둘러싸면서 설치되는 비발광 양극 영역(4112)을 포함하고, 상기 유효 발광 양극 영역(4111)의 베이스 기판 상에서의 정투영은 상기 제1 발광 소자 중의 화소 정의층(65)에 의해 한정되는 개구(651)의 상기 베이스 기판 상에서의 정투영보다 크거나 같으며, 상기 비발광 양극 영역(4112)은 상기 화소 정의층에 의해 커버된다. 일부 실시예에 있어서, 비발광 양극 영역의 구조도 순서대로 설치된 제1 투명 전극(412), 은전극(413) 및 제2 투명 전극(414)을 포함하고, 즉, 유효 발광 양극 영역(4111)의 구조와 동일하다； 다른 일부 실시예에 있어서, 비발광 양극 영역(4112)이 상기 제1 투명 전극(412)만 포함하고, 즉 제조 과정에서 식각으로 연결선 상층의 은전극(413) 및 제2 투명 전극(414)을 제거시 동시에 비발광 양극 영역(4112)에 대응되는 은전극(413) 및 제2 투명 전극(414)도 제거하고, 제1 투명 전극(412)만 남긴다. 구조 모식도는 도7을 참조할 수 있다.
당업자는 제2 발광 소자와 제1 발광 소자가 동기적으로 제조되는 것을 이해할 수 있고, 즉, 제1 양극과 제2 발광 소자 중의 제2 양극도 동기적으로 제조된 것이다.
본 발명의 또 다른 일 양태에 있어서, 본 발명은 디스플레이 장치를 제공한다. 본 발명의 실시예에 따르면, 상기 디스플레이 장치는: 디스플레이 영역이 제1 디스플레이 영역과 제2 디스플레이 영역을 포함하는 전술한 디스플레이 패널； 및 상기 디스플레이 패널 상에서의 정투영과 상기 제1 디스플레이 영역이 중첩되는 영역을 가지는, 다시말해서, 상기 디스플레이 패널 상에서의 정투영이 언더 스크린 기능 영역과 중첩되는 언더 스크린 기능층을 포함한다. 따라서, 해당 디스플레이 장치는 언더 스크린 기능층의 높은 입광량에 대한 요구를 만족할 수 있다. 언더 스크린 기능층이 언더 스크린 카메라일 경우, 언더 스크린 카메라는 양호한 입광량을 가져, 높은 촬영 품질이 확보된다. 당업자는 해당 디스플레이 장치가 전술한 디스플레이 패널의 모든 특징과 이점을 가진다는 것을 이해할 수 있으며, 여기서 더 이상 언급하지 않는다.
본 발명의 실시예에 따르면, 상기 디스플레이 장치의 구체적인 종류는 특별히 요구되지 않으며, 당업자는 실제 상황에 따라 유연하게 선택할 수 있다. 일부 실시예에 있어서, 디스플레이 장치의 구체적인 종류는 핸드폰, 노트 북, kindle, iPad, TV， 게임기 등 모든 디스플레이 기능을 가지는 디스플레이 장치를 포함하나 이에 한정되지 않는다.
당업자는 상기 디스플레이 장치가 전술한 디스플레이 패널 외에, 통상적으로 디스플레이 장치의 필수적인 구조나 부품을 포함하는 것을 이해할 수 있고, 핸드 폰을 예로 들면, 전술한 디스플레이 패널 외에, 유리 커버 플레이트, 배터리 리어 커버, 미들 프레임, 메인 보드, 터치 모듈, 오디오 모듈, 촬영 모듈 등 필수적인 구조나 부재를 더 포함한다.
본 명세서의 설명에서 “일 실시예”, “일부 실시예”, “예”, “구체적인 예” 또는 “일부 예” 등의 참고용어의 설명은 본 발명의 적어도 하나의 실시예 또는 예에 해당 실시예 또는 예에서 설명된 구체적인 특징, 구조, 재료 또는 특성이 포함되어 있음을 의미한다. 본 명세서에서, 상기 용어의 예시적인 표현은 반드시 동일한 실시예 또는 예를 대상으로 할 필요는 없다. 또한 설명된 구체적인 특징, 구조, 재료 또는 특성은 어느 하나 이상의 실시예 또는 예에서 적절한 방식으로 결합될 수 있다. 또한, 모순되지 않는 한, 해당 분야의 기술자는 본 명세서에서 설명된 다양한 실시예 또는 예 및 다양한 실시예 또는 예의 특징을 결합하고 조합할 수 있다.
본 개시의 실시예를 상기에서 예시하고 설명하였지만, 상기 실시예는 예시적인 것임을 이해할 수 있고, 본 개시의 제한으로 이해될 수 없으며, 본 개시의 범위 내에서 해당 분야의 기술자가 상기 실시예를 변경, 수정, 교체 및 변형할 수 있다.

Claims (12)

  1. 디스플레이 영역이 제1 디스플레이 영역 및 제2 디스플레이 영역을 포함하고, 상기 제1 디스플레이 영역 중의 화소 회로 밀도가 상기 제2 디스플레이 영역 중의 화소 회로 밀도보다 작은 디스플레이 패널에 있어서,
    베이스 기판；
    상기 베이스 기판의 일측에 구비되고, 상기 제2 디스플레이 영역 내에 위치하는 복수의 제1 화소 회로；
    상기 베이스 기판으로부터 멀리 떨어진 상기 제1 화소 회로의 일측에 구비되는 라인；
    상기 베이스 기판으로부터 멀리 떨어진 상기 라인의 일측에 구비되고, 상기 제1 디스플레이 영역 내에 위치하되, 상기 베이스 기판으로부터 멀리 떨어진 방향으로, 제1 양극의 유효 발광 양극 영역이 적어도 2층의 도전층을 포함하고, 상기 적어도 2층의 도전층이 제1 투명 전극을 포함하는 제1 발광 소자； 및
    상기 제1 투명 전극과 동일한 층에 위치하고 전기적으로 연결되는 연결선；을 포함하고,
    상기 제1 화소 회로가 상기 제1 발광 소자를 구동하여 발광시키도록, 상기 라인은 상기 제1 화소 회로와 상기 연결선을 전기적으로 연결시키는
    것을 특징으로 하는 디스플레이 패널.
  2. 제1항에 있어서,
    상기 라인은 제1 비아홀을 통해 상기 연결선에 전기적으로 연결되고, 상기 제1 비아홀은 상기 제1 디스플레이 영역 내에 위치하는
    것을 특징으로 하는 디스플레이 패널.
  3. 제1항에 있어서,
    상기 베이스 기판으로부터 멀리 떨어진 방향으로, 상기 제1 양극은 순서대로 적층되어 설치되는 상기 제1 투명 전극, 은전극 및 제2 투명 전극을 포함하고,
    상기 연결선과 상기 제1 투명 전극은 일체구조인
    것을 특징으로 하는 디스플레이 패널.
  4. 제2항에 있어서,
    상기 베이스 기판으로부터 멀리 떨어진 상기 제1 화소 회로의 일측에 구비되고, 관통하는 제2 비아홀을 가지며, 상기 라인이 상기 베이스 기판으로부터 멀리 떨어진 일측에 위치되고, 상기 라인이 상기 제2 비아홀을 통해 상기 제1 화소 회로에 전기적으로 연결되는 제1 절연층； 및
    상기 베이스 기판으로부터 멀리 떨어진 상기 제1 절연층의 일측에 구비되고, 상기 라인을 커버하고, 관통하는 상기 제1 비아홀을 가지며, 베이스 기판으로부터 멀리 떨어진 일측에 상기 연결선이 구비되는 제2 절연층;을 더 포함하는
    것을 특징으로 하는 디스플레이 패널.
  5. 제2항 또는 제4항에 있어서,
    복수의 상기 제1 비아홀은 다행배열되어 구비되고, 상기 라인은 인접한 2행의 상기 제1 비아홀 사이에 위치하는
    것을 특징으로 하는 디스플레이 패널.
  6. 제1항에 있어서,
    상기 제1 양극은 상기 유효 발광 양극 영역과 상기 유효 발광 양극 영역을 둘러싸면서 구비되는 비발광 양극 영역을 포함하고,
    베이스 기판 상에서의 상기 유효 발광 양극 영역의 정투영은 상기 베이스 기판 상에서의 상기 제1 발광 소자 중의 화소 정의층에 의해 한정되는 개구의 정투영보다 크거나 같으며,
    상기 비발광 양극 영역은 상기 화소 정의층에 의해 커버되고, 상기 비발광 양극 영역은 상기 제1 투명 전극만 포함하는
    것을 특징으로 하는 디스플레이 패널.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 디스플레이 영역은 언더 스크린 기능 영역을 더 포함하고, 상기 언더 스크린 기능 영역과 상기 제1 디스플레이 영역은 중첩되는 영역을 가지는
    것을 특징으로 하는 디스플레이 패널.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 디스플레이 패널은 복수의 제2 화소 회로와 복수의 제2 발광 소자를 더 포함하고, 상기 제2 화소 회로와 상기 제2 발광 소자는 모두 상기 제2 디스플레이 영역 내에 위치하고, 상기 제2 화소 회로와 상기 제2 발광 소자 중의 제2 양극의 연결 방식은:
    상기 제2 발광 소자를 구동하여 발광시키기 위해, 상기 제2 화소 회로가 제3 비아홀을 통해 직접 상기 제2 발광 소자 중의 제2 양극에 전기적으로 연결되는 방식；및
    상기 제2 발광 소자를 구동하여 발광시키기 위해, 상기 디스플레이 패널이 도전층을 더 포함하고, 상기 도전층이 상기 라인과 동일한 층에 구비되고, 상기 제2 양극이 상기 제2 절연층을 관통하는 제4 비아홀을 통해 상기 도전층에 전기적으로 연결되고, 상기 도전층이 상기 제1 절연층을 관통하는 제5 비아홀을 통해 상기 제2 화소 회로에 전기적으로 연결되는 방식 중의 적어도 하나의 방식인
    것을 특징으로 하는 디스플레이 패널.
  9. 디스플레이 영역이 제1 디스플레이 영역 및 제2 디스플레이 영역을 포함하고, 상기 제1 디스플레이 영역 중의 화소 회로 밀도가 상기 제2 디스플레이 영역 중의 화소 회로 밀도보다 작은 제1 항 내지 제 8 항 중 어느 한 항에 기재된 디스플레이 패널의 제조 방법에 있어서,
    베이스 기판의 일측에 상기 제2 디스플레이 영역 내에 위치하도록 복수의 제1 화소 회로를 형성하는 단계；
    상기 베이스 기판으로부터 멀리 떨어진 상기 제1 화소 회로의 일측에 상기 제1 화소 회로에 전기적으로 연결되는 라인을 형성하는 단계； 및
    상기 베이스 기판으로부터 멀리 떨어진 상기 라인의 일측에 제1 발광 소자와 연결선을 형성하되, 상기 제1 발광 소자가 상기 제1 디스플레이 영역 내에 위치하고, 상기 베이스 기판으로부터 멀리 떨어진 방향으로, 상기 제1 발광 소자 중의 제1 양극의 유효 발광 양극 영역이 적어도 2층의 도전층을 포함하고, 상기 적어도 2층의 도전층 중 적어도 하나가 제1 투명 전극을 포함하고, 상기 연결선은 상기 제1 투명 전극과 전기적으로 연결되고 동일한 단계를 통해 형성되는 단계; 를 포함하고
    상기 제1 화소 회로가 상기 제1 발광 소자를 구동하여 발광시키도록, 상기 라인과 상기 연결선은 전기적으로 연결되는
    것을 특징으로 하는 디스플레이 패널의 제조방법.
  10. 제9항에 있어서,
    상기 디스플레이 패널의 제조방법은:
    제2 비아홀을 가지는 제1 절연층을 형성하기 위해, 상기 베이스 기판으로부터 멀리 떨어진 상기 제1 화소 회로의 일측에 제1 절연 재료층을 증착하고, 상기 제1 절연 재료층에 상기 제1 절연 재료층을 관통하는 상기 제2 비아홀을 제조하는 단계； 및
    제1 비아홀을 가지는 제2 절연층을 형성하기 위해, 상기 베이스 기판으로부터 멀리 떨어진 상기 제1 절연층의 일측에 제2 절연 재료층을 증착하고, 상기 제2 절연 재료층에 상기 제2 절연 재료층을 관통하는 상기 제1 비아홀을 제조하는 단계；를 더 포함하고
    상기 라인은 상기 제1 절연층과 제2 절연층 사이에 위치되어 상기 제2 비아홀을 통해 상기 제1 화소 회로에 전기적으로 연결되며； 상기 연결선은 베이스 기판으로부터 멀리 떨어진 상기 제2 절연층의 일측에 구비되어 상기 제1 비아홀을 통해 상기 라인에 전기적으로 연결되는
    것을 특징으로 하는 디스플레이 패널의 제조방법.
  11. 제10항에 있어서,
    상기 제1 양극과 상기 연결선의 형성 단계는,
    상기 베이스 기판으로부터 멀리 떨어진 상기 제2 절연층의 표면 상에 순서대로 제1 투명 도전층, 은층 및 제2 투명 도전층을 증착 형성하는 단계；
    상기 제2 투명 도전층의 표면 상의 제1 영역과 제2 영역에 제1 포토레지스트와 제2 포토레지스트를 각각 형성하되 상기 제1 포토레지스트의 두께가 상기 제2 포토레지스트의 두께보다 두껍게 형성하는 단계；
    상기 제1 포토레지스트와 상기 제2 포토레지스트에 의해 커버되지 않은 상기 제1 투명 도전층, 상기 은층 및 상기 제2 투명 도전층을 제거하는 단계；
    상기 제2 포토레지스트를 제거하고 상기 제1 포토레지스트를 시닝하기 위해, 상기 제1 포토레지스트와 상기 제2 포토레지스트에 대해 애시 프로세싱을 수행 하는 단계；
    식각 공정을 통해 제2 영역 지점의 상기 제2 투명 도전층과 상기 은층을 제거하고, 상기 제1 투명 도전층을 남겨, 상기 연결선을 얻는 단계； 및
    시닝 후의 상기 제1 포토레지스트를 제거하여, 상기 제1 양극을 얻는 단계; 를 포함하는
    것을 특징으로 하는 디스플레이 패널의 제조방법.
  12. 디스플레이 영역이 제1 디스플레이 영역과 제2 디스플레이 영역을 포함하는 제1항 내지 제8항 중 어느 한 항의 디스플레이 패널; 및
    상기 디스플레이 패널 상에서의 정투영과 상기 제1 디스플레이 영역이 중첩 영역을 가지는 언더 스크린 기능층을 포함하는
    것을 특징으로 하는 디스플레이 장치.
KR1020237014042A 2020-11-20 2020-11-20 디스플레이 패널 및 그 제조 방법과 디스플레이 장치 KR20230106594A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/130434 WO2022104702A1 (zh) 2020-11-20 2020-11-20 显示面板及其制作方法和显示装置

Publications (1)

Publication Number Publication Date
KR20230106594A true KR20230106594A (ko) 2023-07-13

Family

ID=81708209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237014042A KR20230106594A (ko) 2020-11-20 2020-11-20 디스플레이 패널 및 그 제조 방법과 디스플레이 장치

Country Status (6)

Country Link
US (1) US20240016010A1 (ko)
JP (1) JP2023549595A (ko)
KR (1) KR20230106594A (ko)
CN (1) CN115298828A (ko)
GB (1) GB2616564A (ko)
WO (1) WO2022104702A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090130560A (ko) * 2008-06-16 2009-12-24 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR102506035B1 (ko) * 2017-12-27 2023-03-03 엘지디스플레이 주식회사 전계발광 표시장치
CN110288945B (zh) * 2019-06-28 2023-09-29 武汉天马微电子有限公司 显示面板及显示装置
CN111180494B (zh) * 2020-01-03 2023-05-26 武汉天马微电子有限公司 一种显示面板及显示装置
CN111725287A (zh) * 2020-06-30 2020-09-29 武汉天马微电子有限公司 显示面板、显示装置及显示面板的制作方法

Also Published As

Publication number Publication date
GB2616564A (en) 2023-09-13
WO2022104702A9 (zh) 2023-06-15
US20240016010A1 (en) 2024-01-11
CN115298828A (zh) 2022-11-04
JP2023549595A (ja) 2023-11-28
WO2022104702A1 (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
EP3242325B1 (en) Display substrate, manufacturing method thereof and display panel
US9985081B2 (en) Organic light-emitting display and manufacturing method thereof
CN109686768B (zh) 一种阵列基板及其制备方法、显示面板
US8604463B2 (en) Organic light emitting diode display and method of manufacturing the same
WO2022067965A1 (zh) 终端设备、显示装置、显示面板及其制造方法
CN105609528A (zh) 具有高开口率的有机发光二极管显示器及其制造方法
US20230172014A1 (en) Display panel, method for manufacturing display panel, and display device
US10084026B2 (en) Organic light emitting display device and method of fabricating the same
JP2013054979A (ja) 有機ｅｌ表示装置、有機ｅｌ表示装置の製造方法および電子機器
WO2021098610A1 (zh) 显示基板及其制备方法、显示装置
JP6223070B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
CN113314579B (zh) 显示面板及显示装置
CN110890409B (zh) 显示装置及其oled面板、oled面板的制作方法
WO2021121095A1 (zh) 阵列基板、显示面板及显示装置
US20220254847A1 (en) Display substrate and method of manufacturing the same, display panel, and display apparatus
CN114122296B (zh) 显示背板及其制作方法和显示装置
CN110828518B (zh) 显示装置、显示面板及其制造方法
CN113299855A (zh) 显示装置、显示面板及其制造方法
US20240090268A1 (en) Display panel and method for fabricating the same
JP4300195B2 (ja) 平板表示装置および有機電界発光表示装置
KR20230106594A (ko) 디스플레이 패널 및 그 제조 방법과 디스플레이 장치
EP4141949A1 (en) Display panel, display device, and method for manufacturing display panel
CN115241266A (zh) 一种显示基板及其制备方法、显示装置
US20230389374A1 (en) Display panel, manufacturing method thereof and display apparatus
KR102309842B1 (ko) 유기 발광 다이오드 표시장치 및 그 제조방법