KR20230102982A - 발광 소자를 포함하는 디스플레이 장치 - Google Patents

발광 소자를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20230102982A
KR20230102982A KR1020210193495A KR20210193495A KR20230102982A KR 20230102982 A KR20230102982 A KR 20230102982A KR 1020210193495 A KR1020210193495 A KR 1020210193495A KR 20210193495 A KR20210193495 A KR 20210193495A KR 20230102982 A KR20230102982 A KR 20230102982A
Authority
KR
South Korea
Prior art keywords
layer
adhesive layer
electrode
light emitting
encapsulation
Prior art date
Application number
KR1020210193495A
Other languages
English (en)
Inventor
강민주
양석
방희석
신주환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210193495A priority Critical patent/KR20230102982A/ko
Priority to US18/063,563 priority patent/US20230215379A1/en
Priority to CN202211599794.9A priority patent/CN116390560A/zh
Publication of KR20230102982A publication Critical patent/KR20230102982A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 발광 소자를 포함하는 디스플레이 장치에 관한 것이다. 상기 발광 소자는 소자 기판의 표시 영역 상에 위치할 수 있다. 상기 소자 기판과 상기 발광 소자 사이에 위치하는 오버 코트층은 상기 소자 기판의 베젤 영역 상으로 연장할 수 있다. 상기 소자 기판의 상기 베젤 영역 상에는 상기 오버 코트층을 관통하는 수분 차단홀이 위치할 수 있다. 상시 수분 차단홀의 적어도 일부는 상기 발광 소자 상에 위치하는 봉지 부재에 의해 채워질 수 있다. 상기 봉지 부재를 덮는 전면 접착층은 상기 발광 소자 및 상기 봉지 부재가 형성된 상기 소자 기판에 봉지 기판을 부착할 수 있다. 상기 봉지 부재와 상기 전면 접착층 사이 및/또는 상기 베젤 영역의 상기 오버 코트층과 상기 전면 접착층 사이에는 가변 점착층이 위치할 수 있다. 이에 따라, 상기 디스플레이 장치에서는 외부 수분의 침투가 차단되며, 공정 효율 및 생산성이 개선될 수 있다.

Description

발광 소자를 포함하는 디스플레이 장치{Display apparatus having a light-emitting device}
본 발명은 소자 기판의 표시 영역 상에 발광 소자가 위치하는 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 사용자에게 이미지를 제공한다. 예를 들어, 상기 디스플레이 장치는 다수의 발광 소자를 포함할 수 있다. 각 발광 소자는 특정한 색을 나타내는 빛을 방출할 수 있다. 예를 들어, 각 발광 소자는 제 1 전극과 제 2전극 사이에 위치하는 발광층을 포함할 수 있다.
상기 발광층은 수분에 취약할 수 있다. 예를 들어, 상기 디스플레이 장치는 전면 접착층을 이용하여 상기 발광 소자들이 형성된 소자 기판을 봉지 기판과 합착할 수 있다. 상기 전면 접착층 및 상기 봉지 기판은 외부 수분의 침투를 차단하고, 외부 충격을 완화할 수 있다. 예를 들어, 상기 전면 접착층은 흡습 입자들을 포함하고, 상기 봉지 기판은 금속을 포함할 수 있다. 상기 외부 수분의 침투는 디스플레이 장치의 측면에서 비롯될 수 있으므로, 이를 차단하기 위한 충분한 베젤 영역이 필요하며, 다만 베젤 영역이 증가될수록 비표시 영역이 증가하는 문제가 있다.
아울러, 상기 디스플레이 장치에서는 재가공(re-work)을 위하여 상기 봉지 기판을 분리하는 공정에서 상기 전면 접착층의 접착력에 의해 상기 발광 소자들이 손상될 수 있다. 예를 들어, 상기 디스플레이 장치에서는 상기 봉지 기판의 분리 공정에서 각 발광 소자의 상기 발광층과 상기 제 2 전극 사이에 틈(gap)이 발생할 수 있다. 이에 따라, 상기 디스플레이 장치에서는 이미지의 품질이 저하되고, 공정 효율 및 생산성이 낮아질 수 있다.
본 발명이 해결하고자 하는 과제는 외부 수분의 침투를 방지하며, 공정 효율 및 생산성을 개선할 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 발광 소자의 손상 없이, 봉지 기판이 분리될 수 있는 디스플레이 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 앞서 언급한 과제들로 한정되지 않는다. 여기서 언급되지 않은 과제들은 아래의 기재로부터 통상의 기술자에게 명확히 이해될 것이다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 소자 기판을 포함한다. 소자 기판은 표시 영역 및 베젤 영역을 포함한다. 소자 기판의 표시 영역 및 베젤 영역 상에는 오버 코트층이 위치한다. 표시 영역의 오버 코트층 상에는 발광 소자가 위치한다. 소자 기판의 베젤 영역 상에는 수분 차단홀이 위치한다. 수분 차단홀은 베젤 영역의 오버 코트층을 관통한다. 발광 소자 상에는 봉지 부재가 위치한다. 봉지 부재는 수분 차단홀의 적어도 일부를 채운다. 봉지 부재는 전면 접착층에 의해 덮인다. 전면 접착층 상에는 봉지 기판이 위치한다. 봉지 기판은 소자 기판의 표시 영역 및 베젤 영역과 중첩한다. 봉지 부재와 전면 접착층 사이에는 가변 점착층이 위치한다.
가변 점착층은 점착 물질층 및 가변 비드들을 포함할 수 있다. 가변 비드들은 점착 물질층 내에 분산될 수 있다. 가변 비드들은 열 또는 UV에 의해 부피가 바뀌는 물질을 포함할 수 있다.
봉지 부재는 무기 봉지층과 유기 봉지층의 적층 구조를 가질 수 있다. 무기 봉지층은 무기 절연 물질을 포함할 수 있다. 유기 봉지층은 유기 절연 물질을 포함할 수 있다.
유기 봉지층의 단부는 수분 차단홀의 내측에 위치할 수 있다.
가변 점착층은 봉지 부재와 전면 접착층 사이를 따라 표시 영역의 외측으로 연장할 수 있다.
가변 점착층의 단부는 베젤 영역의 오버 코트층과 접촉할 수 있다.
상기 해결하고자 하는 다른 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 디스플레이 장치는 소자 기판을 포함한다. 소자 기판의 표시 영역 상에는 제 1 전극이 위치한다. 소자 기판과 제 1 전극 사이에는 오버 코트층이 위치한다. 오버 코트층은 소자 기판의 베젤 영역 상으로 연장한다. 제 1 전극의 가장 자리는 뱅크 절연막에 의해 덮인다. 뱅크 절연막은 베젤 영역의 오버 코트층 상으로 연장한다. 뱅크 절연막에 의해 노출된 제 1 전극의 일부 영역 상에는 발광층 및 제 2 전극이 적층된다. 발광층 및 제 2 전극은 뱅크 절연막의 표면을 따라 소자 기판의 베젤 영역 상으로 연장한다. 소자 기판의 베젤 영역 상에는 수분 차단홀이 위치한다. 수분 차단홀은 베젤 영역의 오버 코트층, 뱅크 절연막, 발광층 및 제 2 전극을 관통한다. 제 2 전극 상에는 봉지 부재가 위치한다. 봉지 부재는 수분 차단홀의 내측으로 연장한다. 봉지 부재 상에는 전면 접착층이 위치한다. 전면 접착층은 수분 차단홀의 외측으로 연장한다. 전면 접착층 상에는 봉지 기판이 위치한다. 봉지 기판은 소자 기판의 표시 영역 및 베젤 영역과 중첩한다. 뱅크 절연막, 발광층 및 제 2 전극의 외측에는 외측 가변 점착층이 위치한다. 외측 가변 점착층은 베젤 영역의 오버 코트층과 전면 접착층 사이에 위치할 수 있다.
외측 가변 점착층은 표시 영역의 가장 자리를 따라 연장하는 폐곡선 형상을 가질 수 있다.
표시 영역의 봉지 부재와 전면 접착층 사이에는 내측 가변 점착층이 위치할 수 있다. 내측 가변 점착층은 표시 영역의 외측으로 연장할 수 있다. 내측 가변 점착층은 외측 가변 점착층과 이격될 수 있다.
내측 가변 점착층은 외측 가변 점착층과 동일한 물질을 포함할 수 있다.
수분 가변홀은 내측 가변 점착층과 외측 가변 점착층 사이에 위치할 수 있다.
봉지 부재는 유기 봉지층 및 무기 봉지층을 포함할 수 있다. 무기 봉지층은 유기 봉지층 상에 위치할 수 있다. 무기 봉지층은 내측 가변 점착층과 이격될 수 있다.
내측 가변 점착층은 유기 봉지층과 접촉할 수 있다.
무기 봉지층은 수분 가변홀과 중첩하는 영역을 포함할 수 있다.
표시 영역의 제 2 전극과 봉지 부재 사이에는 캡핑층이 위치할 수 있다. 캡핑층은 소자 기판의 베젤 영역 상으로 연장할 수 있다. 수분 가변홀은 캡핑층을 관통할 수 있다.
본 발명의 기술적 사상에 따른 디스플레이 장치는 발광 소자의 제 2 전극과 전면 접착층 사이에 위치하는 봉지 부재, 상기 봉지 부재와 상기 전면 접착층 사이에 가변 점착층 및 소자 기판의 베젤 영역 상에 위치하는 수분 차단홀을 포함하되, 상기 수분 차단홀의 적어도 일부가 상기 봉지 부재에 의해 채워질 수 있다. 이에 따라, 본 발명의 기술적 사상에 따른 디스플레이 장치에서는 베젤 영역 내에서 확장된 신뢰성 베젤 영역을 가지면서도 외부 수분의 침투가 차단되고, 재가공(re-work)을 위한 봉지 기판의 분리 공정에 의한 상기 발광 소자의 손상이 방지될 수 있다. 따라서, 본 발명의 기술적 사상에 따른 디스플레이 장치에서는 공정 효율 및 생산성이 개선될 수 있다.
도 1은 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다.
도 2는 본 발명의 실시 예에 따른 디스플레이 장치에서 화소 영역의 회로를 나타낸 도면이다.
도 3a는 본 발명의 실시 예에 따른 디스플레이 장치에서 화소 영역의 단면을 나타낸 도면이다.
도 3b는 도 1의 I-I'선을 따라 절단한 단면을 나타낸 도면이다.
도 4 및 5는 본 발명의 실시 예에 따른 디스플레이 장치에서 외부 환경에 따른 가변 점착층의 상태를 나타낸 도면들이다.
도 6, 7, 8a, 8b, 9, 10a, 10b, 11, 12a 및 12b는 본 발명의 다른 실시 예에 따른 디스플레이 장치를 나타낸 도면들이다.
본 발명의 상기 목적과 기술적 구성 및 이에 따른 작용 효과에 관한 자세한 사항은 본 발명의 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 더욱 명확하게 이해될 것이다. 여기서, 본 발명의 실시 예들은 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이므로, 본 발명은 이하 설명되는 실시 예들에 한정되지 않도록 다른 형태로 구체화될 수 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성 요소들을 의미하며, 도면들에 있어서 층 또는 영역의 길이와 두께는 편의를 위하여 과장되어 표현될 수 있다. 덧붙여, 제 1 구성 요소가 제 2 구성 요소 "상"에 있다고 기재되는 경우, 상기 제 1 구성 요소가 상기 제 2 구성 요소와 직접 접촉하는 상측에 위치하는 것뿐만 아니라, 상기 제 1 구성 요소와 상기 제 2 구성 요소 사이에 제 3 구성 요소가 위치하는 경우도 포함한다.
여기서, 상기 제 1, 제 2 등의 용어는 다양한 구성 요소를 설명하기 위한 것으로, 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 다만, 본 발명의 기술적 사상을 벗어나지 않는 범위에서는 제 1 구성 요소와 제 2 구성 요소는 당업자의 편의에 따라 임의로 명명될 수 있다.
본 발명의 명세서에서 사용하는 용어는 단지 특정한 실시 예를 설명하기 위해 사용되는 것으로, 본 발명을 한정하려는 의도가 아니다. 예를 들어, 단수로 표현된 구성 요소는 문맥상 명백하게 단수만을 의미하지 않는다면 복수의 구성 요소를 포함한다. 또한, 본 발명의 명세서에서, "포함하다"　또는 "가지다"등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
덧붙여, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미가 있는 것으로 해석되어야 하며, 본 발명의 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
(실시 예)
도 1은 본 발명의 실시 예에 따른 디스플레이 장치를 개략적으로 나타낸 도면이다. 도 2는 본 발명의 실시 예에 따른 디스플레이 장치에서 화소 영역의 회로를 나타낸 도면이다. 도 3a는 본 발명의 실시 예에 따른 디스플레이 장치에서 화소 영역의 단면을 나타낸 도면이다. 도 3b는 도 1의 I-I'선을 따라 절단한 단면을 나타낸 도면이다.
도 1, 2, 3a 및 3b를 참조하면, 본 발명의 실시 예에 따른 디스플레이 장치는 표시 패널(DP), 데이터 드라이버(DD), 게이트 드라이버(GD), 타이밍 컨트롤러(TC) 및 전원 유닛(PU)을 포함할 수 있다.
상기 표시 패널(DP)은 사용자에게 제공될 이미지를 생성할 수 있다. 예를 들어, 상기 표시 패널(DP)은 다수의 화소 영역(PA)을 포함할 수 있다. 상기 데이터 드라이버(DD), 상기 게이트 드라이버(GD), 상기 타이밍 컨트롤로(TC) 및 상기 전원 유닛(PU)은 신호 배선들(DL, GL, PL)을 통해 각 화소 영역(PA)의 동작을 위한 신호를 제공할 수 있다. 상기 신호 배선들(DL, GL, PL)은 데이터 라인들(DL), 게이트 라인들(GL) 및 전원전압 공급라인들(PL)을 포함할 수 있다. 예를 들어, 상기 데이터 드라이버(DD)는 상기 데이터 라인들(DL)을 통해 각 화소 영역(PA)에 데이터 신호를 인가하고, 상기 게이트 드라이버(GD)는 상기 게이트 라인들(GL)을 통해 각 화소 영역(PA)에 게이트 신호를 인가하며, 상기 전원 유닛(PU)은 상기 전원전압 공급라인들(PL)을 통해 각 화소 영역(PA)에 전원전압을 공급할 수 있다. 상기 타이밍 컨트롤러(TC)는 상기 데이터 드라이버(DD) 및 상기 게이트 드라이버(GD)를 제어할 수 있다. 예를 들어, 상기 데이터 드라이버(DD)는 상기 타이밍 컨트롤러(TC)로부터 디지털 비디오 데이터들 및 소스 타이밍 신호를 전달받고, 상기 게이트 드라이버(GD)는 상기 타이밍 컨트롤러(TC)로부터 클럭 신호들, 리셋 신호들 및 스타트 신호를 전달할 수 있다.
각 화소 영역(PA)은 특정한 색을 구현할 수 있다. 예를 들어, 각 화소 영역(PA) 내에는 발광 소자(300)가 위치할 수 있다. 상기 발광 소자(300)는 특정한 색을 나타내는 빛을 방출할 수 있다. 예를 들어, 상기 발광 소자(300)는 소자 기판(100) 상에 순서대로 적층된 제 1 전극(310), 발광층(320) 및 제 2 전극(330)을 포함할 수 있다. 상기 소자 기판(100)은 절연성 물질을 포함할 수 있다. 상기 소자 기판(100)은 투명한 물질을 포함할 수 있다. 예를 들어, 상기 소자 기판(100)은 유리 또는 플라스틱을 포함할 수 있다.
상기 제 1 전극(310)은 도전성 물질을 포함할 수 있다. 상기 제 1 전극(310)은 높은 투과율을 가질 수 있다. 예를 들어, 상기 제 1 전극(310)은 ITO 및 IZO와 같은 투명한 도전성 물질로 이루어진 투명 전극일 수 있다.
상기 발광층(320)은 상기 제 1 전극(310)과 상기 제 2 전극(330) 사이의 전압 차에 대응하는 휘도의 빛을 생성할 수 있다. 예를 들어, 상기 발광층(320)은 발광 물질을 포함하는 발광 물질층(Emission Material Layer; EML)을 포함할 수 있다. 상기 발광 물질은 유기 물질, 무기 물질 또는 하이브리드 물질을 포함할 수 있다. 예를 들어, 본 발명의 실시 예에 따른 디스플레이 장치는 유기 발광 물질을 포함하는 유기 발광 표시 장치일 수 있다.
상기 발광층(320)은 다중층 구조를 가질 수 있다. 예를 들어, 상기 발광층(320)은 정공 주입층(Hole Injection Layer; HIL), 정공 수송층(Hole Transport Layer; HTL), 전자 수송층(Electron Transport Layer; ETL) 및 전자 주입층(Electron Injection Layer; EIL) 중 적어도 하나를 더 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광층(320)의 발광 효율이 향상될 수 있다.
상기 제 2 전극(330)은 도전성 물질을 포함할 수 있다. 상기 제 2 전극(330)은 상기 제 1 전극(310)과 다른 물질을 포함할 수 있다. 상기 제 2 전극(330)의 반사율은 상기 제 1 전극(310)의 반사율보다 높을 수 있다. 예를 들어, 상기 제 2 전극(330)은 알루미늄(Al) 및 은(Ag)과 같은 금속을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광층(320)에 의해 생성된 빛이 상기 제 1 전극(310) 및 상기 소자 기판(100)을 통해 외부로 방출될 수 있다.
각 화소 영역(PA) 내에는 상기 발광 소자(300)와 전기적으로 연결된 화소 구동 회로(DC)가 위치할 수 있다. 각 화소 영역(PA) 내에 위치하는 상기 발광 소자(300)의 동작은 해당 화소 영역(PA)의 상기 화소 구동 회로(DC)에 의해 제어될 수 있다. 각 화소 영역(PA)의 상기 화소 구동 회로(DC)는 상기 데이터 라인들(DL) 중 하나, 상기 게이트 라인들(GL) 중 하나 및 상기 전원전압 공급라인들(PL) 중 하나와 전기적으로 연결될 수 있다. 예를 들어, 각 화소 영역(PA)의 상기 화소 구동 회로(DC)는 상기 게이트 신호에 따라 상기 데이터 신호에 대응하는 구동 전류를 해당 화소 영역(PA)의 상기 발광 소자(300)에 인가할 수 있다. 각 화소 영역(PA)의 상기 화소 구동 회로(DC)에 의해 생성된 상기 구동 전류는 한 프레임 동안 해당 화소 영역(PA)의 상기 발광 소자(300)에 인가될 수 있다. 예를 들어, 각 화소 영역(PA)의 상기 화소 구동 회로(DC)는 제 1 박막 트랜지스터(T1), 제 2 박막 트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
상기 제 1 박막 트랜지스터(T1)는 제 1 반도체 패턴, 제 1 게이트 전극, 제 1 소스 전극 및 제 1 드레인 전극을 포함할 수 있다. 상기 제 2 박막 트랜지스터(T2)는 상기 제 1 박막 트랜지스터(T1)와 동일한 구조를 가질 수 있다. 예를 들어, 상기 제 2 박막 트랜지스터(T2)는 제 2 반도체 패턴(221), 제 2 게이트 전극(223), 제 2 소스 전극(225) 및 제 2 드레인 전극(227)을 포함할 수 있다.
상기 제 1 반도체 패턴 및 상기 제 2 반도체 패턴(221)은 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제 1 반도체 패턴 및 상기 제 2 반도체 패턴(221)은 IGZO와 같은 산화물 반도체를 포함할 수 있다. 상기 제 2 반도체 패턴(221)은 상기 제 1 반도체 패턴과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제 2 반도체 패턴(221)은 상기 제 1 반도체 패턴과 동일한 층 상에 위치할 수 있다. 상기 제 2 반도체 패턴(221)은 상기 제 1 반도체 패턴과 동시에 형성될 수 있다.
상기 제 1 반도체 패턴 및 상기 제 2 반도체 패턴(221)은 각각 소스 영역, 드레인 영역 및 채널 영역을 포함할 수 있다. 상기 채널 영역은 상기 소스 영역과 상기 드레인 영역 사이에 위치할 수 있다. 상기 소스 영역과 상기 드레인 영역은 상기 채널 영역보다 낮은 저항을 가질 수 있다. 예를 들어, 상기 소스 영역 및 상기 드레인 영역은 산화물 반도체의 도체화된 영역을 포함할 수 있다. 상기 채널 영역은 산화물 반도체의 도체화되지 않은 영역일 수 있다.
상기 제 1 게이트 전극 및 상기 제 2 게이트 전극(223)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극(223)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti) 및 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 제 2 게이트 전극(223)은 상기 제 1 게이트 전극과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제 2 게이트 전극(223)은 상기 제 1 게이트 전극과 동일한 층 상에 위치할 수 있다. 상기 제 2 게이트 전극(223)은 상기 제 1 게이트 전극과 동시에 형성될 수 있다.
상기 제 1 게이트 전극은 상기 제 1 반도체 패턴 상에 위치할 수 있다. 예를 들어, 상기 제 1 게이트 전극은 상기 제 1 반도체 패턴의 상기 채널 영역과 중첩할 수 있다. 상기 제 1 게이트 전극은 상기 제 1 반도체 패턴과 절연될 수 있다. 예를 들어, 상기 제 1 반도체 패턴의 상기 채널 영역은 상기 제 1 게이트 전극에 인가된 전압에 대응하는 전기 전도도를 가질 수 있다. 상기 제 2 게이트 전극(223)은 상기 제 2 반도체 패턴(221) 상에 위치할 수 있다. 예를 들어, 상기 제 2 게이트 전극(223)은 상기 제 2 반도체 패턴(221)의 상기 채널 영역과 중첩할 수 있다. 상기 제 2 게이트 전극(223)은 상기 제 2 반도체 패턴(221)과 절연될 수 있다. 예를 들어, 상기 제 2 반도체 패턴(221)의 상기 채널 영역은 상기 제 2 게이트 전극(223)에 인가된 전압에 대응하는 전기 전도도를 가질 수 있다.
상기 제 1 소스 전극, 상기 제 1 드레인 전극, 상기 제 2 소스 전극(225) 및 상기 제 2 드레인 전극(227)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 제 1 소스 전극, 상기 제 1 드레인 전극, 상기 제 2 소스 전극(225) 및 상기 제 2 드레인 전극(227)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti) 및 텅스텐(W)과 같은 금속을 포함할 수 있다. 상기 제 1 드레인 전극은 상기 제 1 소스 전극과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제 1 드레인 전극은 상기 제 1 소스 전극과 동일한 층 상에 위치할 수 있다. 상기 제 1 드레인 전극은 상기 제 1 소스 전극과 동시에 형성될 수 있다. 상기 제 2 드레인 전극(227)은 상기 제 2 소스 전극(225)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제 2 드레인 전극(227)은 상기 제 2 소스 전극(225)과 동일한 층 상에 위치할 수 있다. 상기 제 2 드레인 전극(227)은 상기 제 2 소스 전극(225)과 동시에 형성될 수 있다.
상기 제 1 소스 전극 및 상기 제 1 드레인 전극은 상기 제 1 게이트 전극과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제 1 소스 전극 및 상기 제 1 드레인 전극은 상기 제 1 게이트 전극과 동일한 층 상에 위치할 수 있다. 상기 제 1 소스 전극 및 상기 제 1 드레인 전극은 상기 제 1 게이트 전극과 동시에 형성될 수 있다. 상기 제 1 소스 전극 및 상기 제 1 드레인 전극은 상기 제 1 게이트 전극과 절연될 수 있다. 예를 들어, 상기 제 1 소스 전극 및 상기 제 1 드레인 전극은 상기 제 1 게이트 전극과 이격될 수 있다.
상기 제 2 소스 전극(225) 및 상기 제 2 드레인 전극(227)은 상기 제 2 게이트 전극(223)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제 2 소스 전극(225) 및 상기 제 2 드레인 전극(227)은 상기 제 2 게이트 전극(223)과 동일한 층 상에 위치할 수 있다. 상기 제 2 소스 전극(225) 및 상기 제 2 드레인 전극(227)은 상기 제 2 게이트 전극(223)과 동시에 형성될 수 있다. 상기 제 2 소스 전극(225) 및 상기 제 2 드레인 전극(227)은 상기 제 2 게이트 전극(223)과 절연될 수 있다. 예를 들어, 상기 제 2 소스 전극(225) 및 상기 제 2 드레인 전극(227)은 상기 제 2 게이트 전극(223)과 이격될 수 있다.
상기 제 1 소스 전극은 상기 제 1 반도체 패턴의 상기 소스 영역과 전기적으로 연결될 수 있다. 상기 제 1 드레인 전극은 상기 제 1 반도체 패턴의 상기 드레인 영역과 전기적으로 연결될 수 있다. 상기 제 2 소스 전극(225)은 상기 제 2 반도체 패턴(221)의 상기 소스 영역과 전기적으로 연결될 수 있다. 상기 제 2 드레인 전극(227)은 상기 제 2 반도체 패턴(221)의 상기 드레인 영역과 전기적으로 연결될 수 있다. 상기 제 2 소스 전극(225) 및 상기 제 2 드레인 전극(227)은 상기 제 1 소스 전극 및 상기 제 1 드레인 전극과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제 2 소스 전극(225) 및 상기 제 2 드레인 전극(227)은 상기 제 1 소스 전극 및 상기 제 1 드레인 전극과 동일한 층 상에 위치할 수 있다. 상기 제 2 소스 전극(225) 및 상기 제 2 드레인 전극(227)은 상기 제 1 소스 전극 및 상기 제 1 드레인 전극과 동시에 형성될 수 있다. 상기 제 1 소스 전극, 상기 제 1 드레인 전극, 상기 제 2 소스 전극(225) 및 상기 제 2 드레인 전극(227)은 서로 이격될 수 있다.
각 화소 영역(PA)의 상기 박막 트랜지스터들(T1, T2)은 상기 소자 기판(100)과 해당 화소 영역(PA)의 상기 발광 소자(300) 사이에 위치할 수 있다. 예를 들어, 상기 소자 기판(100) 상에는 적어도 하나의 절연막(110, 120, 130, 140. 150)이 위치할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 각 화소 영역(PA)의 상기 박막 트랜지스터들(T1, T2)과 상기 발광 소자(300) 사이의 불필요한 연결이 방지될 수 있다. 예를 들어, 상기 소자 기판(100) 상에는 소자 버퍼막(110), 게이트 절연막(120), 하부 보호막(130) 및 오버 코트층(140)이 순서대로 적층될 수 있다.
상기 소자 버퍼막(110)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 소자 버퍼막(110)은 실리콘 산화물(SiO) 및 실리콘 질화물(SiN)과 같은 무기 절연 물질을 포함할 수 있다. 상기 소자 버퍼막(110)은 다중층 구조를 가질 수 있다. 예를 들어, 상기 소자 버퍼막(110)은 실리콘 질화물(SiN)로 이루어진 막과 실리콘 산화물(SiO)로 이루어진 막의 적층 구조를 가질 수 있다.
상기 소자 버퍼막(110)은 상기 소자 기판(100)과 각 화소 영역(PA)의 상기 박막 트랜지스터들(T1, T2) 사이에 위치할 수 있다. 상기 소자 버퍼막(110)은 상기 박막 트랜지스터들(T1, T2)의 형성 공정에서 상기 소자 기판(100)에 의한 오염을 방지할 수 있다. 예를 들어, 각 화소 영역(PA)의 상기 박막 트랜지스터들(T1, T2)을 향한 상기 소자 기판(100)의 전체 표면은 상기 소자 버퍼막(110)에 의해 덮일 수 있다. 각 화소 영역(PA)의 상기 박막 트랜지스터들(T1, T2)은 상기 소자 버퍼막(110) 상에 위치할 수 있다.
상기 게이트 절연막(120)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(120)은 실리콘 산화물(SiO) 및 실리콘 질화물(SiN)과 같은 무기 절연 물질을 포함할 수 있다. 상기 게이트 절연막(120)은 높은 유전율을 갖는 물질을 포함할 수 있다. 예를 들어, 상기 게이트 절연막(120)은 하프늄 산화물(HfO)과 같은 High-K 물질을 포함할 수 있다. 상기 게이트 절연막(120)은 다중층 구조를 가질 수 있다.
상기 게이트 절연막(120)은 상기 소자 버퍼막(110) 상에 위치할 수 있다. 상기 게이트 절연막(120)은 각 박막 트랜지스터(T1, T2)의 상기 반도체 패턴(221)과 상기 게이트 전극(223) 사이로 연장할 수 있다. 예를 들어, 각 박막 트랜지스터(T1, T2)의 상기 게이트 전극(223)은 상기 게이트 절연막(120)에 의해 해당 박막 트랜지스터(T1, T2)의 상기 반도체 패턴(221)과 절연될 수 있다. 상기 게이트 절연막(120)은 각 화소 영역(PA)의 상기 제 1 반도체 패턴 및 상기 제 2 반도체 패턴(221)을 덮을 수 있다. 각 화소 영역(PA)의 상기 제 1 게이트 전극 및 상기 제 2 게이트 전극(223)은 상기 게이트 절연막(120) 상에 위치할 수 있다.
각 화소 영역(PA)의 상기 제 1 소스 전극, 상기 제 1 드레인 전극, 상기 제 2 소스 전극(225) 및 상기 제 2 드레인 전극(227)은 상기 게이트 절연막(120) 상에 위치할 수 있다. 예를 들어, 각 화소 영역(PA)의 상기 게이트 절연막(120)은 상기 제 1 반도체 패턴의 상기 소스 영역을 노출하는 제 1 소스 컨택홀, 상기 제 1 반도체 패턴의 상기 드레인 영역을 노출하는 제 1 드레인 컨택홀, 상기 제 2 반도체 패턴(221)의 상기 소스 영역을 노출하는 제 2 소스 컨택홀 및 상기 제 2 반도체 패턴(221)의 상기 드레인 영역을 노출하는 제 2 드레인 컨택홀을 포함할 수 있다.
상기 하부 보호막(130)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 하부 보호막(130)은 실리콘 산화물(SiO) 및 실리콘 질화물(SiN)과 같은 무기 절연 물질을 포함할 수 있다.
상기 하부 보호막(130)은 상기 게이트 절연막(120) 상에 위치할 수 있다. 상기 하부 보호막(130)은 외부 수분 및 충격에 의한 각 박막 트랜지스터(T1, T2)의 손상을 방지할 수 있다. 예를 들어, 각 화소 영역(PA)의 상기 제 1 게이트 전극, 상기 제 1 소스 전극, 상기 제 1 드레인 전극, 상기 제 2 게이트 전극(223), 상기 제 2 소스 전극(225) 및 상기 제 2 드레인 전극(227)은 상기 하부 보호막(130)에 의해 덮일 수 있다. 상기 하부 보호막(130)은 상기 소자 기판(100)과 대향하는 각 박막 트랜지스터(T1, T2)의 표면을 따라 연장할 수 있다. 상기 하부 보호막(130)은 각 화소 영역(PA) 내에 위치하는 상기 박막 트랜지스터들(T1, T2)의 외측에서 상기 게이트 절연막(120)과 접촉할 수 있다.
상기 오버 코트층(140)은 절연성 물질을 포함할 수 있다. 상기 오버 코트층(140)은 상기 하부 보호막(130)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 오버 코트층(140)은 유기 절연 물질을 포함할 수 있다.
상기 오버 코트층(140)은 상기 하부 보호막(130) 상에 위치할 수 있다. 상기 오버 코트층(140)은 각 화소 영역(PA)의 상기 박막 트랜지스터들(T1, T2)에 의한 단차를 제거할 수 있다. 예를 들어, 상기 소자 기판(100)과 대향하는 상기 오버 코트층(140)의 상부면은 평평한 평면(flat surface)일 수 있다. 상기 발광 소자(300)의 상기 제 1 전극(310), 상기 발광층(320) 및 상기 제 2 전극(330)은 상기 오버 코트층(140)의 상기 상부면 상에 순서대로 적층될 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 소자 기판(100)을 통해 외부로 방출된 빛의 생성 위치에 따른 특성 편차가 방지될 수 있다.
상기 뱅크 절연막(150)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 뱅크 절연막(150)은 유기 절연 물질을 포함할 수 있다. 상기 뱅크 절연막(150)은 상기 오버 코트층(140)과 다른 물질을 포함할 수 있다.
상기 뱅크 절연막(150)은 상기 오버 코트층(140) 상에 위치할 수 있다. 각 발광 소자(300)의 상기 제 1 전극(310)은 상기 뱅크 절연막(150)에 의해 인접한 발광 소자(300)의 상기 제 1 전극(310)과 절연될 수 있다. 예를 들어, 상기 뱅크 절연막(150)은 각 화소 영역(PA) 내에 위치하는 상기 제 1 전극(310)의 가장 자리를 덮을 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 각 화소 영역(PA)의 상기 발광 소자(300)가 상기 뱅크 절연막(150)에 의해 독립적으로 제어될 수 있다. 각 발광 소자(300)의 상기 발광층(320) 및 상기 제 2 전극(330)은 상기 뱅크 절연막(150)에 의해 노출된 해당 제 1 전극(310)의 일부 영역 상에 적층될 수 있다. 예를 들어, 상기 뱅크 절연막(150)은 각 화소 영역(PA) 내에 발광 영역(EA)을 정의할 수 있다.
상기 뱅크 절연막(150)에 의해 정의된 각 화소 영역(PA)의 상기 발광 영역(EA)은 해당 화소 영역(PA)의 상기 화소 구동 회로(DC)와 중첩하지 않을 수 있다. 예를 들어, 각 화소 영역(PA)의 상기 박막 트랜지스터들(T1, T2)은 해당 화소 영역(PA)의 상기 발광 영역(EA)의 외측에 위치할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 각 화소 영역(PA)의 상기 발광 소자(300)로부터 방출된 빛이 해당 화소 영역(PA)의 상기 박막 트랜지스터들(T1, T2)에 의해 차단되지 않을 수 있다.
각 발광 소자(300)의 상기 발광층(320)은 인접한 발광 소자(300)의 상기 발광층(320)과 연결될 수 있다. 예를 들어, 각 발광 소자(300)의 상기 발광층(320)은 상기 뱅크 절연막(150) 상으로 연장할 수 있다. 각 화소 영역(PA)의 상기 발광 소자(300)로부터 방출된 빛은 인접한 화소 영역(PA)의 상기 발광 소자(300)로부터 방출된 빛과 동일한 색을 나타낼 수 있다. 예를 들어, 각 화소 영역(PA)의 상기 발광층(320)은 백색광을 생성할 수 있다.
각 화소 영역(PA)은 인접한 화소 영역(PA)과 다른 색을 구현할 수 있다. 예를 들어, 각 화소 영역(PA)은 해당 화소 영역(PA)의 상기 발광 영역(EA)과 중첩하는 컬러 필터(400)를 포함할 수 있다. 상기 컬러 필터(400)는 통과하는 빛을 이용하여 특정한 색을 구현할 수 있다. 예를 들어, 각 화소 영역(PA)의 상기 컬러 필터(400)는 해당 화소 영역(PA) 내에 위치하는 상기 발광 소자(300)로부터 방출된 빛의 경로 상에 위치할 수 있다. 각 화소 영역(PA)의 상기 컬러 필터(400)는 상기 소자 기판(100)과 해당 화소 영역(PA)의 상기 발광 소자(300) 사이에 위치할 수 있다. 예를 들어, 각 화소 영역(PA)의 상기 컬러 필터(400)는 상기 하부 보호막(130)과 상기 오버 코트층(140) 사이에 위치할 수 있다. 각 화소 영역(PA)의 상기 컬러 필터(400)에 의한 단차는 상기 오버 코트층(140)에 의해 제거될 수 있다.
각 발광 소자(300)의 상기 제 2 전극(330)에 인가되는 전압은 인접한 발광 소자(300)의 상기 제 2 전극(330)에 인가되는 전압과 동일할 수 있다. 예를 들어, 각 발광 소자(300)의 상기 제 2 전극(330)은 인접한 발광 소자(300)의 상기 제 2 전극(330)과 전기적으로 연결될 수 있다. 각 발광 소자(300)의 상기 제 2 전극(330)은 인접한 발광 소자(300)의 상기 제 2 전극(330)과 동일한 물질을 포함할 수 있다. 예를 들어, 각 발광 소자(300)의 상기 제 2 전극(330)은 인접한 발광 소자(300)의 상기 제 2 전극(330)과 동시에 형성될 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 각 발광 소자(300)의 상기 제 2 전극(330)을 형성하는 공정이 단순화될 수 있다.
상기 소자 기판(100)과 각 박막 트랜지스터(T1, T2) 사이에는 차광 패턴(250)이 위치할 수 있다. 예를 들어, 상기 차광 패턴(250)은 상기 소자 기판(100)과 상기 소자 버퍼막(110) 사이에 위치할 수 있다. 상기 차광 패턴(250)은 빛을 흡수 또는 반사할 수 있는 물질을 포함할 수 있다. 상기 차광 패턴(250)은 도전성 물질을 포함할 수 있다. 예를 들어, 상기 차광 패턴(250)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti) 및 텅스텐(W)과 같은 금속을 포함할 수 있다.
각 박막 트랜지스터(T1, T2)의 상기 반도체 패턴(221) 방향으로 진행하는 외광은 상기 차광 패턴(250)에 의해 차단될 수 있다. 예를 들어, 상기 차광 패턴(250)은 각 반도체 패턴(221)의 상기 채널 영역과 중첩하는 영역을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 외광에 의한 각 박막 트랜지스터(T1, T2)의 특성 변화가 방지될 수 있다.
각 화소 구동 회로(DC)의 상기 제 1 박막 트랜지스터(T1)는 상기 게이트 신호에 따라 상기 데이터 신호를 해당 화소 구동 회로(DC)의 상기 제 2 박막 트랜지스터(T2)로 전달할 수 있다. 예를 들어, 각 화소 구동 회로(DC)의 상기 제 1 게이트 전극은 상기 게이트 라인들(GL) 중 하나와 전기적으로 연결되고, 각 화소 구동 회로(DC)의 상기 제 1 소스 전극은 상기 데이터 라인들(DL) 중 하나와 전기적으로 연결될 수 있다. 각 화소 구동 회로(DC)의 상기 제 2 박막 트랜지스터(T2)는 상기 데이터 신호에 따른 구동 전류를 생성할 수 있다. 예를 들어, 각 화소 구동 회로(DC)의 상기 제 2 게이트 전극(223)은 해당 화소 구동 회로(DC)의 상기 제 1 드레인 전극과 전기적으로 연결되고, 각 화소 구동 회로(DC)의 상기 제 2 소스 전극(225)은 상기 전원전압 공급라인들(PL) 중 하나와 전기적으로 연결될 수 있다. 각 화소 영역(PA)의 상기 발광 소자(300)에는 해당 화소 영역(PA) 내에 위치하는 상기 제 2 박막 트랜지스터(T2)에 의해 생성된 구동 전류가 공급될 수 있다. 예를 들어, 각 화소 영역(PA)의 상기 제 1 전극(310)은 해당 화소 영역(PA)의 상기 제 2 드레인 전극(227)과 전기적으로 연결될 수 있다.
상기 게이트 라인들(GL)은 각 박막 트랜지스터(T1, T2)의 상기 게이트 전극(223)과 동일한 층 상에 위치할 수 있다. 예를 들어, 상기 게이트 라인들(GL)은 상기 게이트 절연막(120)과 상기 하부 보호막(130) 사이에 위치할 수 있다. 상기 게이트 라인들(GL)은 각 박막 트랜지스터(T1, T2)의 상기 게이트 전극(223)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 게이트 라인들(GL)은 각 박막 트랜지스터(T1, T2)의 상기 게이트 전극(223)과 동시에 형성될 수 있다. 각 화소 영역(PA)의 상기 제 1 게이트 전극은 해당 게이트 라인(GL)과 직접 접촉할 수 있다.
상기 데이터 라인들(DL)은 상기 게이트 라인들(GL)과 교차할 수 있다. 상기 데이터 라인들(DL)은 상기 게이트 라인들(GL)과 다른 층 상에 위치할 수 있다. 예를 들어, 상기 데이터 라인들(DL)은 상기 소자 기판(100)과 상기 소자 버퍼막(110) 사이에 위치할 수 있다. 상기 데이터 라인들(DL)은 상기 차광 패턴(250)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 데이터 라인들(DL)은 상기 차광 패턴(250)과 동시에 형성될 수 있다. 상기 소자 버퍼막(110) 및 상기 게이트 절연막(120)은 각 데이터 라인(DL)의 일부 영역을 노출하는 데이터 컨택홀들을 포함할 수 있다. 각 화소 영역(PA)의 상기 제 1 소스 전극은 상기 데이터 컨택홀들 중 하나를 통해 해당 데이터 라인(DL)과 연결될 수 있다.
상기 전원전압 공급라인들(PL)은 상기 데이터 라인들(DL)과 평행하게 연장할 수 있다. 예를 들어, 상기 전원전압 공급라인들(PL)은 상기 게이트 라인들(GL)과 교차할 수 있다. 상기 전원전압 공급라인들(PL)은 상기 데이터 라인들(DL)과 동일한 층 상에 위치할 수 있다. 예를 들어, 상기 전원전압 공급라인들(PL)은 상기 소자 기판(100)과 상기 소자 버퍼막(110) 사이에 위치할 수 있다. 상기 전원전압 공급라인들(PL)은 상기 데이터 라인들(DL)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 전원전압 공급라인들(PL)은 상기 데이터 라인들(DL)과 동시에 형성될 수 있다. 상기 소자 버퍼막(110) 및 상기 게이트 절연막(120)은 각 전원전압 공급라인(PL)의 일부 영역을 노출하는 전원전압 컨택홀들을 포함할 수 있다. 각 화소 영역(PA)의 상기 제 2 소스 전극(225)은 상기 전원전압 컨택홀들 중 하나를 통해 해당 전원전압 공급라인(PL)과 연결될 수 있다.
각 화소 구동 회로(DC)의 상기 스토리지 커패시터(Cst)는 해당 화소 구동 회로(DC)의 상기 제 2 게이트 전극(223)에 인가되는 신호를 한 프레임 동안 유지할 수 있다. 예를 들어, 각 화소 구동 회로(DC)의 상기 스토리지 커패시터(Cst)는 해당 화소 구동 회로(DC)의 상기 제 2 게이트 전극(223)과 상기 제 2 드레인 전극(227) 사이에 전기적으로 연결될 수 있다. 각 화소 구동 회로(DC)의 상기 스토리지 커패시터(Cst)는 적어도 두 개의 커패시터 전극(231, 232)이 적층된 구조를 가질 수 있다. 예를 들어, 각 화소 구동 회로(DC)의 상기 스토리지 커패시터(Cst)는 제 1 커패시터 전극(231)과 제 2 커패시터 전극(232)의 적층 구조를 가질 수 있다. 각 화소 구동 회로(DC)의 상기 제 2 커패시터 전극(232)은 해당 화소 구동 회로(DC)의 상기 제 1 커패시터 전극(231) 상에 위치할 수 있다. 각 화소 구동 회로(DC)의 상기 제 2 커패시터 전극(232)은 해당 화소 구동 회로(DC)의 상기 제 1 커패시터 전극(231)과 절연될 수 있다. 각 화소 구동 회로(DC)의 상기 스토리지 커패시터(Cst)는 상기 소자 기판(100)과 상기 오버 코트층(140) 사이에 위치하는 도전층을 이용하여 형성될 수 있다. 예를 들어, 각 화소 구동 회로(DC)의 상기 제 1 커패시터 전극(231)은 상기 소자 기판(100)과 상기 소자 버퍼막(110) 사이에 위치하고, 각 화소 구동 회로(DC)의 상기 제 2 커패시터 전극(232)은 상기 소자 버퍼막(110)과 상기 게이트 절연막(120) 사이에 위치할 수 있다.
각 화소 구동 회로(DC)의 상기 제 1 커패시터 전극(231)은 상기 차광 패턴(250)과 동일한 물질을 포함할 수 있다. 예를 들어, 각 화소 구동 회로(DC)의 상기 제 1 커패시터 전극(231)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti) 및 텅스텐(W)과 같은 금속을 포함할 수 있다. 각 화소 구동 회로(DC)의 상기 제 1 커패시터 전극(231)은 상기 차광 패턴(250)과 동시에 형성될 수 있다. 예를 들어, 각 화소 구동 회로(DC)의 상기 제 1 커패시터 전극(231)은 해당 화소 영역(PA) 내에 위치하는 상기 차광 패턴(250)과 직접 접촉할 수 있다.
각 화소 구동 회로(DC)의 상기 제 1 커패시터 전극(231)은 해당 화소 구동 회로(DC)의 상기 제 2 드레인 전극(227)과 전기적으로 연결될 수 있다. 예를 들어, 각 화소 구동 회로(DC)의 상기 제 1 커패시터 전극(231)은 해당 화소 영역(PA) 내에 위치하는 상기 차광 패턴(250) 및 상기 제 2 반도체 패턴(221)의 상기 드레인 영역을 통해 해당 화소 구동 회로(DC)의 상기 제 2 드레인 전극(227)과 연결될 수 있다. 각 화소 영역(PA) 내에 위치하는 상기 제 2 반도체 패턴(221)의 상기 드레인 영역은 해당 화소 영역(PA) 내에 위치하는 상기 차광 패턴(250)과 전기적으로 연결될 수 있다. 예를 들어, 상기 소자 버퍼막(110)은 각 화소 영역(PA) 내에서 상기 차광 패턴(250)과 상기 제 2 반도체 패턴(221)의 상기 드레인 영역 사이에 위치하는 스토리지 컨택홀들을 포함할 수 있다. 각 화소 영역(PA) 내에 위치하는 상기 제 2 반도체 패턴(221)의 상기 드레인 영역은 상기 스토리지 컨택홀들 중 하나를 통해 해당 화소 영역(PA) 내에 위치하는 상기 차광 패턴(250)과 연결될 수 있다.
각 화소 구동 회로(DC)의 상기 제 2 커패시터 전극(232)은 해당 화소 구동 회로(DC)의 상기 반도체 패턴들(221)과 동일한 물질을 포함할 수 있다. 예를 들어, 각 화소 구동 회로(DC)의 상기 제 2 커패시터 전극(232)은 IGZO와 같은 산화물 반도체를 포함할 수 있다. 각 화소 구동 회로(DC)의 상기 제 2 커패시터 전극(232)은 해당 화소 구동 회로(DC)의 상기 반도체 패턴들(221)과 동시에 형성될 수 있다. 각 화소 구동 회로(DC)의 상기 제 2 커패시터 전극(232)은 해당 화소 구동 회로(DC) 내에 위치하는 각 반도체 패턴(221)의 상기 채널 영역보다 낮은 저항을 가질 수 있다. 예를 들어, 각 화소 구동 회로(DC)의 상기 제 2 커패시터 전극(232)은 산화물 반도체의 도체화된 영역을 포함할 수 있다.
상기 표시 패널(DP) 은 상기 화소 영역들(PA)이 위치하는 표시 영역(AA) 및 상기 표시 영역(AA)의 외측에 위치하는 베젤 영역(BZ)을 포함할 수 있다. 예를 들어, 상기 발광 소자들(300)은 상기 표시 영역(AA)의 상기 오버 코트층(130) 상에 위치할 수 있다. 상기 베젤 영역(BZ)은 상기 표시 영역(AA)을 둘러쌀 수 있다. 상기 신호 배선들(DL, GL, PL)은 상기 베젤 영역(BZ)을 통과하여 각 화소 영역(PA)의 상기 화소 구동 회로(DC)와 연결될 수 있다. 예를 들어, 각 화소 영역(PA)의 상기 화소 구동 회로(DC)와 전기적으로 연결되는 상기 데이터 라인들(DL), 상기 게이트 라인들(GL) 및 상기 전원전압 공급라인들(PL)은 상기 소자 기판(100)의 상기 베젤 영역(BZ) 상으로 연장할 수 있다.
상기 소자 기판(100)의 상기 베젤 영역(BZ) 상에는 상기 신호 배선들(DL, GL, PL) 사이를 절연하기 위한 적어도 하나의 절연막(110, 120, 130, 140, 150)이 위치할 수 있다. 예를 들어, 상기 소자 버퍼막(110), 상기 게이트 절연막(120), 상기 하부 보호막(130), 상기 오버 코트층(140) 및 상기 뱅크 절연막(150)은 상기 소자 기판(100)의 상기 베젤 영역(BZ) 상으로 연장할 수 있다. 상기 소자 버퍼막(110), 상기 게이트 절연막(120), 상기 하부 보호막(130), 상기 오버 코트층(140) 및 상기 뱅크 절연막(150)은 상기 소자 기판(100)의 상기 베젤 영역(BZ) 상에 순서대로 적층될 수 있다.
상기 소자 기판(100)의 상기 베젤 영역(BZ) 상에는 수분 차단홀(BH)이 위치할 수 있다. 상기 수분 차단홀(BH)은 상기 베젤 영역(BZ) 상에 위치하는 상기 절연막들(110, 120, 130, 140, 150)을 통한 외부 수분의 침투를 차단할 수 있다. 예를 들어, 상기 수분 차단홀(BH)은 유기 절연 물질로 이루어진 상기 오버 코트층(140) 및 상기 뱅크 절연막(150)을 관통할 수 있다. 무기 절연 물질로 이루어진 상기 하부 보호막(130)의 일부 영역은 상기 수분 차단홀(BH)에 의해 노출될 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 표시 영역(AA)으로 상기 외부 수분의 침투가 상기 수분 차단홀(BH)에 의해 차단될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 외부 수분에 의한 상기 발광층(320)의 열화가 방지될 수 있다.
각 발광 소자(300)의 상기 발광층(320) 및 상기 제 2 전극(330)은 상기 소자 기판(100)의 상기 베젤 영역(BZ) 상으로 연장할 수 있다. 상기 수분 차단 홀(BH)은 상기 베젤 영역(BZ) 상에 위치하는 각 발광 소자(300)의 상기 발광층(320) 및 상기 제 2 전극(330)을 관통할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 외부 수분의 침투가 효과적으로 차단될 수 있다. 상기 베젤 영역(BZ) 내에서도 투습 방지 등의 신뢰성을 확보하기 위한 최소한의 신뢰성 베젤 영역이 필요하며, 이를 신뢰성 베젤 영역이라 지칭할 수 있다. 상기 신뢰성 베젤 영역은 봉지 기판(900)의 단부에서 제 2전극(330)의 단부까지로 정의될 수 있다. 상기 수분 차단 홀(BH)은 상기 베젤 영역(BZ) 상에 위치하는 각 발광 소자(300)의 상기 발광층(320) 및 상기 제 2전극(330)을 관통함에 따라, 상기 신뢰성 베젤 영역은 관통 전의 제 2전극(330)의 단부(A)와 관통 후의 제 2전극(330)의 단부(B)의 차이만큼 확장될 수 있다. 상기 수분 차단 홀(BH)은 상기 관통 전의 제 2전극(330)의 단부(A)와 관통 후의 제 2전극(330)의 단부(B) 사이에 위치할 수 있다. 상기 관통 후의 제 2전극(330)의 단부(B)는 상기 관통 전의 제 2전극(330)의 단부(A)와 동일층 상 위치할 수 있다.
상기 수분 차단홀(BH)은 레이저 어블레이션(laser ablation) 공정을 이용하여 형성될 수 있다. 예를 들어, 상기 수분 차단홀(BH)을 형성하는 단계는 상기 오버 코트층(140), 상기 뱅크 절연막(150), 상기 발광층(320) 및 상기 제 2 전극(330)이 적층된 상기 베젤 영역(BZ)의 일부 영역에 레이저를 조사하여, 상기 제 2 전극(330)의 일부 영역, 상기 발광층(320)의 일부 영역, 상기 뱅크 절연막(150)의 일부 영역 및 상기 오버 코트층(140)의 일부 영역을 순차적으로 제거하는 단계를 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 수분 차단홀(BH)의 형성 공정이 단순화될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 공정 효율이 개선될 수 있다.
각 발광 소자(300)의 상기 제 2 전극(330) 상에는 봉지 부재(600)가 위치할 수 있다. 상기 봉지 부재(600)는 외부 수분 및 충격에 의한 상기 발광 소자들(300)의 손상을 방지할 수 있다. 상기 봉지 부재(600)는 다중층 구조를 가질 수 있다. 예를 들어, 상기 봉지 부재(600)는 순서대로 적층된 제 1 봉지층(610), 제 2 봉지층(620) 및 제 3 봉지층(630)을 포함할 수 있다. 상기 제 1 봉지층(610), 상기 제 2 봉지층(620) 및 상기 제 3 봉지층(630)은 절연성 물질을 포함할 수 있다. 상기 제 2 봉지층(620)은 상기 제 1 봉지층(610) 및 상기 제 3 봉지층(630)과 다른 물질을 포함할 수 있다. 예를 들어, 상기 제 1 봉지층(610) 및 상기 제 3 봉지층(630)은 무기 절연 물질을 포함하는 무기 봉지층이고, 상기 제 2 봉지층(620)은 유기 절연 물질을 포함하는 유기 봉지층일 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 외부 수분 및 충격에 의한 상기 발광 소자들(300)의 손상이 상기 봉지 부재(600)에 의해 효과적으로 방지될 수 있다.
상기 봉지 부재(600)는 상기 소자 기판(100)의 상기 베젤 영역(BZ) 상으로 연장할 수 있다. 상기 봉지 부재(600)은 상기 수분 차단홀(BH)의 적어도 일부를 채울 수 있다. 예를 들어, 유기 절연 물질을 포함하는 상기 제 2 봉지층(620)의 흐름은 상기 수분 차단홀(BH)에 의해 차단될 수 있다. 상기 수분 차단홀(BH)은 상기 표시 영역(AA)의 가장 자리를 따라 연장하는 폐곡선 형상을 가질 수 있다. 예를 들어, 상기 제 2 봉지층(620)의 형성 영역은 상기 수분 차단홀(BH)에 의해 정의될 수 있다. 상기 제 2 봉지층(620)의 단부는 상기 수분 차단홀(BH)의 내측에 위치할 수 있다. 무기 절연 물질을 포함하는 상기 제 1 봉지층(610) 및 상기 제 3 봉지층(630)은 상기 수분 차단홀(BH)의 외측으로 연장할 수 있다. 예를 들어, 상기 제 2 봉지층(620)의 단부는 상기 제 1 봉지층(610) 및 상기 제 3 봉지층(630)에 의해 둘러싸일 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치는 별도의 댐을 형성하지 않고, 상기 제 2 봉지층(620)의 흐름이 차단될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 공정 효율이 향상될 수 있다.
또한, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 수분 차단홀(BH) 내에 위치하는 상기 봉지 부재(600)에 의해 외부 수분의 침투가 방지될 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치에서는 외부 수분에 의한 상기 발광층(320)의 열화가 현저히 감소될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 사용자에게 제공될 이미지의 품질이 효과적으로 향상될 수 있다.
각 발광 소자(300)의 상기 제 2 전극(330)과 상기 봉지 부재(600) 사이에는 캡핑층(500)이 위치할 수 있다. 상기 캡핑층(500)은 외부 충격을 완화할 수 있다. 상기 캡핑층(500)은 절연성 물질을 포함할 수 있다. 예를 들어, 상기 캡핑층(500)은 실리콘 산화물(SiO) 및 실리콘 질화물(SiN)과 같은 무기 절연 물질을 포함할 수 있다. 상기 캡핑층(500)은 상기 제 1 봉지층(610)과 다른 물질을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 외부 수분에 의한 상기 발광층(320)의 열화가 효과적으로 방지될 수 있다.
상기 캡핑층(500)은 각 발광 소자(300)의 상기 제 2 전극(330) 및 상기 봉지 부재(600) 사이를 따라 상기 소자 기판(100)의 상기 베젤 영역(BZ) 상으로 연장할 수 있다. 상기 수분 차단홀(BH)은 상기 캡핑층(500)을 관통할 수 있다. 예를 들어, 상기 수분 차단홀(BH)을 형성하기 위한 레이저 어블레이션(laser ablation) 공정은 상기 캡핑층(500)의 형성 이후에 수행될 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 제 2 봉지층(620)의 흐름이 상기 수분 차단홀(BH)에 의해 효과적으로 차단될 수 있다.
상기 봉지 부재(600) 상에는 전면 접착층(800)에 의해 봉지 기판(900)이 부착될 수 있다. 상기 봉지 기판(900)은 외부 수분 및 충격에 의한 상기 발광 소자들(300)의 손상을 방지할 수 있다. 예를 들어, 상기 봉지 기판(900)은 일정 이상의 강도를 갖는 물질을 포함할 수 있다. 상기 봉지 기판(900)은 상대적으로 높은 열전도도를 갖는 물질을 포함할 수 있다. 예를 들어, 상기 봉지 기판(900)은 알루미늄(Al), 니켈(Ni) 및 철(Fe)과 같은 금속을 포함할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 각 화소 영역(PA)의 상기 화소 구동 회로(DC) 및 상기 발광 소자(300)에 의해 생성된 열이 상기 봉지 기판(900)을 통해 방출될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광층들(320)의 열화가 효과적으로 방지될 수 있다.
상기 전면 접착층(800)은 접착성 물질을 포함할 수 있다. 상기 전면 접착층(800)은 상기 소자 기판(100)의 상기 베젤 영역(BZ) 상으로 연장할 수 있다. 상기 봉지 부재(600)는 상기 전면 접착층(800)에 의해 덮일 수 있다. 예를 들어, 상기 전면 접착층(800) 및 상기 봉지 기판(900)은 상기 소자 기판(100)의 상기 표시 영역(AA) 및 상기 베젤 영역(BZ)과 중첩할 수 있다. 상기 소자 기판(100)을 향한 상기 봉지 기판(900)의 하부면은 상기 봉지 기판(900)을 향한 상기 소자 기판(100)의 상부면과 평행할 수 있다. 예를 들어, 상기 소자 기판(100)의 상기 베젤 영역(BZ) 상에 위치하는 상기 전면 접착층(800)은 상기 소자 기판(100)의 상기 표시 영역(AA) 상에 위치하는 상기 전면 접착층(800)보다 두꺼울 수 있다.
상기 표시 영역(AA)의 상기 봉지 부재(600)와 상기 전면 접착층(800) 사이에는 가변 점착층(700)이 위치할 수 있다. 상기 가변 점착층(700)의 점착력은 특정 조건에서 낮아질 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 상기 가변 점착층(700)은 점착 물질층(701) 및 상기 점착 물질층(701) 내에 분산된 가변 비드들(702)을 포함하되, 상기 가변 비드들(702)은 특정 조건에서 부피가 증가하는 물질을 포함할 수 있다. 각 가변 비드(702)의 부피는 가열 또는 UV 조사에 의해 증가될 수 있다. 예를 들어, 각 가변 비드(702)는 가열에 의해 팽창하는 탄화 수소가 내포된 열팽창성 마이크로 캡슐일 수 있다. 이에 따라, 도 5에 도시된 바와 같이, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 가변 점착층(700)이 가열되거나, 상기 가변 점착층(700)에 UV가 조사되면, 각 가변 비드(702)의 부피가 증가하여 점착 물질층(701)이 내부에서 분리될 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치에서는 각 가변 비드(702)의 부피 증가에 의해 상기 가변 점착층(700)의 점착력이 낮아질 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 봉지 부재(600)와 상기 전면 접착층(800) 사이의 결합력이 상기 가변 점착층(700)에 의해 선택적으로 저하될 수 있다.
도 3a 및 3b에 도시된 바와 같이, 상기 가변 점착층(700)은 상기 봉지 부재(600)와 상기 전면 접착층(800) 사이를 따라 상기 소자 기판(100)의 상기 베젤 영역(BZ) 상으로 연장할 수 있다. 예를 들어, 상기 가변 점착측(700)의 단부는 상기 베젤 영역(BZ)의 상기 오버 코트층(140)과 직접 접촉할 수 있다. 상기 가변 점착층(700)은 상기 수분 차단홀(BH)의 외측으로 연장할 수 있다. 예를 들어, 상기 뱅크 절연막(150), 상기 발광층(320), 상기 제 2 전극(330), 상기 캡핑층(500) 및 상기 봉지 부재(600)는 상기 가변 점착층(700)에 의해 덮일 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치는 상기 가변 점착층(700)의 점착력을 낮추어 상기 봉지 기판(900)의 분리 공정에 의한 상기 발광 소자들(300)의 손상을 방지할 수 있다. 즉, 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 발광 소자들(300)의 손상 없이, 상기 봉지 기판(900)이 분리될 수 있다. 따라서, 본 발명의 실시 예에 따른 디스플레이 장치에서는 공정 효율 및 생산성이 향상될 수 있다.
결과적으로 본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 소자 기판(100)의 상기 베젤 영역(BZ) 상에 수분 차단홀(BH)이 위치하고, 상기 발광 소자들(300)을 덮는 상기 봉지 부재(600)와 상기 전면 접착층(800) 사이에 상기 가변 점착층(700)이 위치하되, 특정 조건에서 점착력이 저하되는 상기 가변 점착층(700)이 상기 봉지 부재(600)의 외측으로 연장할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 디스플레이 장치에서는 베젤 영역 내에서 확장된 신뢰성 베젤 영역을 가지면서도 외부 수분의 침투가 차단되고, 재가공(re-work)을 위한 상기 봉지 기판(900)의 분리 공정에 의한 상기 발광 소자들(300)의 손상이 방지될 수 있다. 따라서, 본 발명의 기술적 사상에 따른 디스플레이 장치에서는 공정 효율 및 생산성이 개선될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 상기 가변 점착층(700)이 상기 소자 기판(100)의 상기 표시 영역(AA)을 완전히 덮는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 가변 점착층(700)이 상기 표시 영역(AA)의 일부 영역만 덮을 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치는 제 1 방향으로 연장하는 바 형상을 갖는 다수의 가변 점착층(700)을 포함하되, 상기 가변 점착층들(700)은 상기 제 1 방향과 수직한 제 2 방향으로 이격될 수 있다. 또는, 도 7에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 가변 점착층(700)의 평면이 특정 패턴을 가질 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 가변 점착층(700)의 형상에 대한 자유도가 향상될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 상기 봉지 부재(600)가 3중층 구조인 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 봉지 부재(600)가 다양한 적층 구조를 가질 수 있다. 예를 들어, 도 8a 및 8b에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 봉지 부재(600)가 제 1 봉지층(610), 제 2 봉지층(620), 제 3 봉지층(630), 제 4 봉지층(640) 및 제 5 봉지층(650)의 적층 구조를 가질 수 있다. 상기 제 1 봉지층(610), 상기 제 3 봉지층(630) 및 상기 제 5 봉지층(650)은 무기 절연 물질을 포함하는 무기 봉지층일 수 있다. 상기 제 2 봉지층(620) 및 상기 제 4 봉지층(640)은 유기 절연 물질을 포함하는 유기 봉지층일 수 있다. 예를 들어, 상기 제 2 봉지층(620)의 단부 및 상기 제 4 봉지층(640)의 단부는 상기 수분 차단홀(BH) 내에 위치할 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 봉지 부재(600)의 형상에 대한 자유도가 향상될 수 있다. 따라서, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 외부 수분의 침투가 상기 봉지 부재(600)에 의해 효과적으로 방지될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치는 상기 가변 점착층(700)이 무기 봉지층인 상기 제 3 봉지층(630)과 상기 전면 접착층(800) 사이에 위치하는 것으로 설명된다. 그러나, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 가변 점착층(700)이 유기막들 사이에 위치할 수 있다. 예를 들어, 도 9, 10a 및 10b에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 가변 점착층(700)이 상기 베젤 영역(BZ)의 상기 오버 코트층(140)과 상기 전면 접착층(800) 사이에 위치할 수 있다. 상기 가변 점착층(700)은 상기 표시 영역(AA)과 이격될 수 있다. 예를 들어, 상기 가변 점착층(700)은 상기 표시 영역(AA)의 가장 자리를 따라 연장하는 폐곡선 형상을 가질 수 있다. 상기 가변 점착층(700)은 상기 수분 차단홀(BH)의 외측에 위치할 수 있다. 예를 들어, 상기 뱅크 절연막(150), 상기 발광층(320), 상기 제 2 전극(330) 및 상기 봉지 부재(600)는 상기 가변 점착층(700)에 의해 정의된 영역 내에 위치할 수 있다. 상기 가변 점착층(700)은 상기 봉지 부재(600)를 둘러쌀 수 있다. 예를 들어, 상기 가변 점착층(700)은 상기 봉지 부재(600)와 이격될 수 있다.
상기 표시 영역(AA)의 상기 전면 접착층(800)은 무기 절연 물질을 포함하는 상기 제 3 봉지층(630)과 직접 접촉할 수 있다. 상기 전면 접착층(800)은 유기 물질을 포함할 수 있다. 예를 들어, 상기 전면 접착층(800)은 올레핀계 물질을 포함할 수 있다. 일반적으로 무기막과 유기막 사이의 계면과 비교하여, 유기막과 유기막 사이의 계면은 쉽게 분리되지 않는다. 예를 들어, 적층된 유기막들의 분리 공정에서는 상기 유기막들 중 하나가 찢겨질 수 있다. 이에 따라, 상기 표시 영역(AA)의 상기 전면 접착층(800)이 무기 절연 물질을 포함하는 상기 제 3 봉지층(630)과 접촉하되, 유기 절연 물질을 포함하는 상기 베젤 영역(BZ)의 상기 오버 코트층(140)과 상기 전면 접착층(800) 사이에 상기 가변 점착층(700)이 위치하는 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 재가공(re-work)을 위한 상기 봉지 기판(900)의 분리 공정에 의한 상기 발광 소자들(300)의 손상이 방지될 수 있다. 따라서, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 공정 효율 및 생산성이 크게 향상될 수 있다.
본 발명의 실시 예에 따른 디스플레이 장치에서는 상기 봉지 부재(600)의 무기 봉지층과 유기 봉지층의 적층 구조를 갖되, 상기 봉지 부재(600)의 최상위 층이 무기 봉지층인 것으로 설명된다. 그러나, 도 11, 12a 및 12b에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 표시 영역(AA)의 상기 봉지 부재(600)가 상기 제 1 봉지층(610), 상기 제 2 봉지층(620), 상기 제 3 봉지층(630) 및 상기 제 4 봉지층(640)의 적층 구조를 가질 수 있다. 즉, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 표시 영역(AA) 내에 위치하는 상기 봉지 부재(600)의 최상위 층이 유기 절연 물질을 포함하는 상기 제 4 봉지층(640)일 수 있다. 상기 표시 영역(AA)의 상기 제 4 봉지층(640)과 상기 전면 접착층(800) 사이에는 내측 가변 점착층(710)이 위치할 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 봉지 부재(600)의 구조에 대한 자유도가 향상될 수 있다.
본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 상기 베젤 영역(BZ)의 상기 오버 코트층(140)과 상기 전면 접착층(800) 사이에 외측 가변 점착층(720)이 위치할 수 있다. 상기 외측 가변 점착층(720)은 상기 내측 가변 점착층(710)과 동일한 물질을 포함할 수 있다. 예를 들어, 상기 내측 가변 점착층(710)의 점착력 및 상기 외측 가변 점착층(720)의 점착력은 UV 조사에 의해 저하될 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 재가공을 위한 상기 봉지 기판(900)의 분리 공정이 빠르게 수행될 수 있다.
상기 외측 가변 점착층(720)은 상기 내측 가변 점착층(710)과 이격될 수 있다. 예를 들어, 상기 수분 차단홀(BH)은 상기 내측 가변 점착층(710)과 상기 외측 가변 점착층(720) 사이에 위치할 수 있다. 상기 봉지 부재(700)는 상기 수분 차단홀(BH) 내에 위치하는 상기 제 4 봉지층(640)의 단부를 덮는 상기 제 5 봉지층(650)을 포함할 수 있다. 예를 들어, 상기 제 5 봉지층(650)은 상기 내측 가변 점착층(710)과 상기 외측 가변 점착층(720) 사이에 위치할 수 있다. 이에 따라, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 베젤 영역 내에서 확장된 신뢰성 베젤 영역을 가지면서도 외부 수분의 침투가 효과적으로 차단되며, 상기 봉지 기판(900)의 분리 공정에 의한 상기 발광 소자들(300)의 손상이 방지될 수 있다. 따라서, 본 발명의 다른 실시 예에 따른 디스플레이 장치에서는 공정 효율 및 생산성이 현저히 향상될 수 있다.
100: 소자 기판 300: 발광 소자
600: 봉지 부재 700: 가변 점착층
800: 접착층 900: 봉지 기판
BH: 수분 차단홀

Claims (15)

  1. 소자 기판의 표시 영역 및 베젤 영역 상에 위치하는 오버 코트층;
    상기 표시 영역의 상기 오버 코트층 상에 위치하는 발광 소자;
    상기 소자 기판의 상기 베젤 영역 상에 위치하고, 상기 오버 코트층을 관통하는 수분 차단홀;
    상기 발광 소자 상에 위치하고, 상기 수분 차단홀의 적어도 일부를 채우는 봉지 부재;
    상기 소자 기판 상에 위치하고, 상기 봉지 부재를 덮는 전면 접착층;
    상기 전면 접착층 상에 위치하고, 상기 소자 기판의 상기 표시 영역 및 상기 베젤 영역과 중첩하는 봉지 기판; 및
    상기 봉지 부재와 상기 전면 접착층 사이에 위치하는 가변 점착층을 포함하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 가변 점착층은 점착 물질층 및 상기 점착 물질층 내에 분산된 가변 비드들을 포함하되,
    상기 가변 비드들은 열 또는 UV에 의해 부피가 바뀌는 물질을 포함하는 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 봉지 부재는 무기 절연 물질을 포함하는 무기 봉지층과 유기 절연 물질을 포함하는 유기 봉지층의 적층 구조를 갖는 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 유기 봉지층의 단부는 상기 수분 차단홀의 내측에 위치하는 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 가변 점착층은 상기 봉지 부재와 상기 전면 접착층 사이를 따라 상기 표시 영역의 외측으로 연장하는 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 가변 점착층의 단부는 상기 베젤 영역의 상기 오버 코트층과 접촉하는 디스플레이 장치.
  7. 소자 기판의 표시 영역 상에 위치하는 제 1 전극;
    상기 소자 기판과 상기 제 1 전극 사이에 위치하고, 상기 소자 기판의 베젤 영역 상으로 연장하는 오버 코트층;
    상기 제 1 전극의 가장 자리를 덮으며, 상기 베젤 영역의 상기 오버 코트층 상으로 연장하는 뱅크 절연막;
    상기 뱅크 절연막에 의해 노출된 상기 제 1 전극의 일부 영역 상에 위치하고, 상기 뱅크 절연막 상으로 연장하는 발광층;
    상기 발광층 상에 위치하고, 상기 소자 기판의 상기 베젤 영역 상으로 연장하는 제 2 전극;
    상기 소자 기판의 상기 베젤 영역 상에 위치하고, 상기 오버 코트층, 상기 뱅크 절연막, 상기 발광층 및 상기 제 2 전극을 관통하는 수분 차단홀;
    상기 제 2 전극 상에 위치하고, 상기 수분 차단홀의 내측으로 연장하는 봉지 부재;
    상기 봉지 부재 상에 위치하고, 상기 수분 차단홀의 외측으로 연장하는 전면 접착층;
    상기 전면 접착층 상에 위치하고, 상기 소자 기판의 상기 표시 영역 및 상기 베젤 영역과 중첩하는 봉지 기판; 및
    상기 뱅크 절연막, 상기 발광층 및 상기 제 2 전극의 외측에 위치하고, 상기 베젤 영역의 상기 오버 코트층과 상기 전면 접착층 사이에 위치하는 외측 가변 점착층을 포함하는 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 외측 가변 점착층은 상기 표시 영역의 가장 자리를 따라 연장하는 폐곡선 형상을 갖는 디스플레이 장치.
  9. 제 7 항에 있어서,
    상기 표시 영역의 상기 봉지 부재와 상기 전면 접착층 사이에 위치하고, 상기 표시 영역의 외측으로 연장하는 내측 가변 점착층을 더 포함하되,
    상기 내측 가변 점착층은 상기 외측 가변 점착층과 이격되는 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 내측 가변 점착층은 상기 외측 가변 점착층과 동일한 물질을 포함하는 디스플레이 장치.
  11. 제 9 항에 있어서,
    상기 수분 가변홀은 상기 내측 가변 점착층과 상기 외측 가변 점착층 사이에 위치하는 디스플레이 장치.
  12. 제 11 항에 있어서,
    상기 봉지 부재는 유기 봉지층 및 상기 유기 봉지층 상에 위치하는 무기 봉지층을 포함하되,
    상기 무기 봉지층은 상기 내측 가변 점착층과 이격되는 디스플레이 장치.
  13. 제 12 항에 있어서,
    상기 내측 가변 점착층은 상기 유기 봉지층과 접촉하는 디스플레이 장치.
  14. 제 12 항에 있어서,
    상기 무기 봉지층은 상기 수분 가변홀과 중첩하는 영역을 포함하는 디스플레이 장치.
  15. 제 7 항에 있어서,
    상기 표시 영역의 상기 제 2 전극과 상기 봉지 부재 사이에 위치하는 캡핑층을 더 포함하되,
    상기 캡핑층은 상기 소자 기판의 상기 베젤 영역 상으로 연장하고,
    상기 수분 가변홀은 상기 캡핑층을 관통하는 디스플레이 장치.
KR1020210193495A 2021-12-30 2021-12-30 발광 소자를 포함하는 디스플레이 장치 KR20230102982A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210193495A KR20230102982A (ko) 2021-12-30 2021-12-30 발광 소자를 포함하는 디스플레이 장치
US18/063,563 US20230215379A1 (en) 2021-12-30 2022-12-08 Display device
CN202211599794.9A CN116390560A (zh) 2021-12-30 2022-12-14 具有发光器件的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210193495A KR20230102982A (ko) 2021-12-30 2021-12-30 발광 소자를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20230102982A true KR20230102982A (ko) 2023-07-07

Family

ID=86969900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210193495A KR20230102982A (ko) 2021-12-30 2021-12-30 발광 소자를 포함하는 디스플레이 장치

Country Status (3)

Country Link
US (1) US20230215379A1 (ko)
KR (1) KR20230102982A (ko)
CN (1) CN116390560A (ko)

Also Published As

Publication number Publication date
US20230215379A1 (en) 2023-07-06
CN116390560A (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
WO2018128033A1 (ja) 表示装置及び表示装置の製造方法
JP6843710B2 (ja) 表示装置、および表示装置の製造方法
JP2018092168A (ja) 二つの電極の間に位置する多数の絶縁膜を含むディスプレイ装置
KR20200091050A (ko) 디스플레이 장치
KR20200023585A (ko) 디스플레이 장치
KR20190107253A (ko) 표시장치 및 그의 제조방법
KR102666206B1 (ko) 컬러 필터를 포함하는 디스플레이 장치
US10741786B2 (en) Display device having an auxiliary electrode
US20200403047A1 (en) Display device and manufacturing method thereof
JP7320407B2 (ja) 表示装置
JP2019067755A (ja) 高熱伝導率の封止基板を含む有機発光表示装置
US20230118675A1 (en) Display Apparatus Having a Connecting Electrode which Crosses a Bending Area
KR102461393B1 (ko) 발광 소자를 포함하는 디스플레이 장치
KR20180074139A (ko) 표시장치와 그의 제조방법
KR20230102982A (ko) 발광 소자를 포함하는 디스플레이 장치
KR20230089119A (ko) 산화물 반도체를 포함하는 디스플레이 장치
JP2017174641A (ja) 表示装置の製造方法
JP6831438B2 (ja) カラーフィルター及び遮光部材を含むディスプレイ装置
KR102423864B1 (ko) 발광 소자 및 컬러 필터를 포함하는 디스플레이 장치
US20230209919A1 (en) Display apparatus having a light-emitting device
JP2018181429A (ja) 表示装置及びその製造方法
KR20230103682A (ko) 스토리지 커패시터를 포함하는 디스플레이 장치
KR20200073468A (ko) 발광 소자를 포함하는 디스플레이 장치
KR20190122455A (ko) 보조 전극을 포함하는 디스플레이 장치
WO2018179175A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、成膜装置、コントローラ