KR20230102150A - 디스플레이 장치 및 디스플레이 구동 방법 - Google Patents

디스플레이 장치 및 디스플레이 구동 방법 Download PDF

Info

Publication number
KR20230102150A
KR20230102150A KR1020210192047A KR20210192047A KR20230102150A KR 20230102150 A KR20230102150 A KR 20230102150A KR 1020210192047 A KR1020210192047 A KR 1020210192047A KR 20210192047 A KR20210192047 A KR 20210192047A KR 20230102150 A KR20230102150 A KR 20230102150A
Authority
KR
South Korea
Prior art keywords
gate
data
voltage
driving
display device
Prior art date
Application number
KR1020210192047A
Other languages
English (en)
Inventor
백경탁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210192047A priority Critical patent/KR20230102150A/ko
Publication of KR20230102150A publication Critical patent/KR20230102150A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 개시의 실시예들은 디스플레이 패널, 디스플레이 장치 및 디스플레이 구동 방법에 관한 것으로서, 더욱 상세하게는, 제 1 방향으로 배열된 서로 다른 색상의 N개(N은 3 또는 4)의 서브픽셀로 이루어져서, 매트릭스 형태로 배열된 복수의 픽셀과, 상기 복수의 픽셀 사이에서 제 2 방향으로 배치되어 전기적으로 연결된 복수의 서브픽셀에 대한 특성값을 센싱하도록 구성된 복수의 센싱 라인을 포함하되, 상기 N개의 서브픽셀은 상기 센싱 라인을 중심으로 동일 색상의 서브픽셀이 대칭되도록 배치되는 디스플레이 패널을 제공할 수 있다.

Description

디스플레이 장치 및 디스플레이 구동 방법{DISPLAY DEVICE AND DISPLAY DRIVING METHOD}
본 명세서는 디스플레이 장치 및 디스플레이 구동 방법에 관한 것으로서, 보다 상세하게는 게이트 하이 전압의 변동에 의한 크로스토크를 개선할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공하는 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 디스플레이 장치에 대한 다양한 요구가 증가하고 있으며, 액정 디스플레이 장치 (Liquid Crystal Display; LCD), 유기 발광 디스플레이 장치 (Organic Light Emitting Display) 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.
이러한 디스플레이 장치 중 유기 발광 디스플레이 장치는, 스스로 발광하는 유기 발광 다이오드를 이용함으로써, 응답 속도가 빠르고 명암비, 발광 효율, 휘도 및 시야각 등에서 장점이 존재한다.
이러한 유기 발광 디스플레이 장치는, 디스플레이 패널에 배열된 다수의 서브픽셀(Subpixel) 각각에 배치된 유기 발광 다이오드를 포함하고, 유기 발광 다이오드에 흐르는 전류 제어를 통해 유기 발광 다이오드를 발광시킴으로써 각각의 서브픽셀이 나타내는 휘도를 제어하며 이미지를 표시할 수 있다.
이 때, 디스플레이 패널에 공급되는 데이터 전압의 변동률이 상이한 영역들 사이에 야기되는 게이트 하이 전압의 커플링에 의해 수평 방향의 크로스토크가 발생하게 되고, 이로 인해 영상 품질이 저하되는 문제가 발생할 수 있다.
이에, 본 명세서의 발명자들은 게이트 하이 전압의 변동에 의한 크로스토크를 개선할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 발명하였다.
본 명세서의 실시예들은 데이터 전압의 변동률이 기준값 이상인 복수의 영역들 사이에 야기되는 게이트 하이 전압의 변동을 보상하도록 데이터 전압을 제어함으로써, 영상 품질을 개선할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
본 명세서의 실시예들은 게이트 하이 전압 피드백 라인을 통해 디스플레이 패널에 인가되는 게이트 하이 전압의 편차를 판단하고, 이를 이용하여 데이터 전압의 변동률이 기준값 이상인 복수의 영역들 사이에 야기되는 게이트 하이 전압의 변동을 보상하도록 데이터 전압을 제어함으로써, 영상 품질을 개선할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있다.
이하에서 설명하게 될 본 명세서의 실시예들에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 실시예에 따른 디스플레이 장치는 복수의 서브픽셀이 배치된 디스플레이 패널과, 영상 데이터를 데이터 전압으로 변환하고, 제 1 방향으로 연장되는 데이터 라인을 통해 디스플레이 패널에 공급하는 데이터 구동 회로와, 게이트 전압 라인을 통해 인가되는 게이트 하이 전압 및 게이트 로우 전압을 이용하여 스캔 신호를 생성하고, 제 2 방향으로 연장되는 게이트 라인을 통해 디스플레이 패널에 공급하는 게이트 구동 회로와, 게이트 구동 회로 및 데이터 구동 회로를 제어하며, 데이터 전압 및 게이트 하이 전압의 변동으로 휘도가 변경되는 보상 영역에 보상 데이터를 공급하는 타이밍 컨트롤러를 포함할 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 서브픽셀은 발광 소자, 발광 소자에 구동 전류를 제공하는 구동 트랜지스터, 및 구동 ㅌ랜지스터와 전기적으로 연결된 복수의 스위칭 트랜지스터를 포함한다. 그리고, 복수의 스위칭 트랜지스터는 산화물 트랜지스터를 포함할 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 산화물 트랜지스터는 게이트 전극, 소스 전극, 및 드레인 전극을 포함하고, 산화물 트랜지스터의 게이트 전극은 게이트 라인과 연결되고, 소스 전극 및 드레인 전극은 각각 구동 트랜지스터의 드레인 전극 및 게이트 전극에 연결될 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 보상 영역은 데이터 라인을 통해 공급되는 데이터 전압의 편차가 기준값을 초과하는 영역을 제 2 방향에 대해서 크로스토크 후보 영역으로 선정하고, 크로스토크 후보 영역 내에서 데이터 전압의 편차가 기준값 이하인 영역으로 결정될 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 보상 영역은 크로스토크 후보 영역에 인가되는 게이트 하이 전압이 변동되는 경우에 결정될 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 기준값은 데이터 전압이 표현하는 전체 계조의 10% 이상 20% 이하에 해당하는 값으로 설정될 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 타이밍 컨트롤러는 게이트 전압 라인의 특정 영역에 형성된 피드백 노드로부터 연장되는 피드백 라인을 통하여 게이트 하이 전압을 피드백받을 수 있다.
본 명세서의 일 실시예에 따른 디스플레이 장치에서, 타이밍 컨트롤러는 영상 데이터를 데이터 전압으로 변환하는 디지털 아날로그 컨버터의 게인과 게이트 하이 전압의 편차의 곱을 반영하여 보상 데이터를 결정할 수 있다.
본 명세서의 다른 실시예에 따른 디스플레이 구동 방법에서, 디스플레이 패널은 복수의 서브픽셀, 제 1 방향으로 연장되는 데이터 라인, 및 제 2 방향으로 연장되는 게이트 라인이 배치되고, 디스플레이 구동 방법은 데이터 라인 영역을 대상으로 데이터 전압의 편차를 검출하는 단계와, 데이터 전압의 편차가 기준값을 초과하는 영역을 제 2 방향에 대해서 크로스토크 후보 영역으로 선정하는 단계와, 게이트 라인 영역을 대상으로 게이트 하이 전압을 검출하는 단계와, 크로스토크 후보 영역 내에서 보상 영역을 결정하는 단계와, 보상 영역에 보상 데이터를 공급하는 단계를 포함할 수 있다.
본 명세서의 다른 실시예에 따른 디스플레이 구동 방법에서, 서브픽셀은 발광 소자, 발광 소자에 구동 전류를 제공하는 구동 트랜지스터, 및 구동 트랜지스터와 전기적으로 연결된 복수의 스위칭 트랜지스터를 포함하고, 데이터 전압 및 게이트 전압은 복수의 스위칭 트랜지스터에 인가될 수 있다.
본 명세서의 다른 실시예에 따른 디스플레이 구동 방법에서, 보상 영역을 결정하는 단계는 크로스토크 후보 영역에 인가되는 게이트 하이 전압이 변동되는 경우에 결정될 수 있다.
본 명세서의 다른 실시예에 따른 디스플레이 구동 방법에서, 보상 데이터를 공급하는 단계는 영상 데이터를 데이터 전압으로 변환하는 디지털 아날로그 컨버터의 게인과 게이트 하이 전압의 편차를 곱하는 단계를 포함할 수 있다.
본 명세서의 실시예들에 따르면, 게이트 하이 전압의 변동에 의한 크로스토크를 개선할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있는 효과가 있다.
또한, 본 명세서의 실시예들에 따르면, 데이터 전압의 변동률이 기준값 이상인 복수의 영역들 사이에 야기되는 게이트 하이 전압의 변동을 보상하도록 데이터 전압을 제어함으로써, 영상 품질을 개선할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있는 효과가 있다.
또한, 본 명세서의 실시예들에 따르면, 게이트 하이 전압 피드백 라인을 통해 디스플레이 패널에 인가되는 게이트 하이 전압의 편차를 판단하고, 이를 이용하여 데이터 전압의 변동률이 기준값 이상인 복수의 영역들 사이에 야기되는 게이트 하이 전압의 변동을 보상하도록 데이터 전압을 제어함으로써, 영상 품질을 개선할 수 있는 디스플레이 장치 및 디스플레이 구동 방법을 제공할 수 있는 효과가 있다.
본 명세서에 개시된 실시예들의 효과는 이상에서 언급한 효과들로 제한되지 않다. 또한, 본 명세서에 개시된 실시예들은 위에서 언급되지 않은 또 다른 효과를 발생시킬 수 있으며, 이는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 명세서의 일 실시예에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 본 명세서의 일 실시예에 따른 디스플레이 장치의 시스템 예시 도면이다.
도 3은 본 명세서의 일 실시예에 따른 디스플레이 장치의 서브픽셀 회로를 예시로 나타낸 도면이다.
도 4는 디스플레이 장치에서 스캔 신호를 공급하는 구조를 나타낸 예시 도면이다.
도 5는 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 주파수 변동에 따른 구동 모드를 개략적으로 나타낸 도면이다.
도 6은 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 저속의 구동 주파수로 구동되는 모드에서의 구동 타이밍을 예시로 나타낸 도면이다.
도 7은 디스플레이 장치에서, 게이트 하이 전압의 변동으로 인해 특정 영역의 휘도가 변경되는 경우를 예시로 나타낸 도면이다.
도 8은 디스플레이 장치에서 데이터 전압의 편차로 인해 스캔 신호의 게이트 하이 레벨이 변동되는 경우의 신호 파형도를 예시로 나타낸 도면이다.
도 9는 본 명세서의 일 실시예에 따른 디스플레이 구동 방법을 나타낸 흐름도이다.
도 10은 본 명세서의 일 실시예에 따른 디스플레이 구동 방법에서, 데이터 전압의 편차를 기준으로 크로스토크 후보 영역을 선정하는 경우의 예시를 나타낸 도면이다.
도 11은 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 게이트 하이 전압 피드백 라인이 배치된 구조의 예시를 나타낸 도면이다.
도 12는 본 명세서의 일 실시예에 따른 디스플레이 구동 방법에서, 피드백 받은 게이트 하이 전압을 기준으로 보상 영역을 선정하는 경우의 예시를 나타낸 도면이다.
도 13은 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 보상 영역에 보상 데이터 전압을 인가하는 회로 구성의 예시이다.
도 14는 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 보상 영역의 휘도 변화를 감소시킴으로써 크로스토크를 개선한 경우를 나타낸 도면이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, "~상에", "~상부에", "~하부에", "~옆에" 등으로 두 부분의 위치 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간 적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
신호의 흐름 관계에 대한 설명일 경우, 예를 들어, "A 노드에서 B 노드로 신호가 전달된다"는 경우에도, "바로" 또는 "직접"이 사용되지 않은 이상, A 노드에서 다른 노드를 경유하여 B 노드로 신호가 전달되는 경우를 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 명세서의 다양한 실시예들을 상세히 설명한다.
도 1은 본 개시의 실시예들에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 1을 참조하면, 본 개시의 실시예들에 따른 디스플레이 장치(100)는 다수의 게이트 라인(GL)과 데이터 라인(DL)이 연결되고, 다수의 서브픽셀(SP)이 매트릭스 형태로 배열된 디스플레이 패널(110), 다수의 게이트 라인(GL)을 구동하는 게이트 구동 회로(120), 다수의 데이터 라인(DL)을 통해 데이터 전압을 공급하는 데이터 구동 회로(130), 게이트 구동 회로(120)와 데이터 구동 회로(130)를 제어하는 타이밍 컨트롤러(140), 및 파워 관리 회로(Power Management IC, 150)를 포함할 수 있다.
디스플레이 패널(110)은 다수의 게이트 라인(GL)을 통해 게이트 구동 회로(120)에서 전달되는 스캔 신호와 다수의 데이터 라인(DL)을 통해 데이터 구동 회로(130)에서 전달되는 데이터 전압을 기반으로 영상을 표시한다.
유기 발광 디스플레이의 경우, 디스플레이 패널(110)은 전면 발광(Top Emission) 방식, 배면 발광(Bottom Emission) 방식 또는 양면 발광(Dual Emission) 방식 등으로 구현될 수 있을 것이다.
디스플레이 패널(110)은 다수의 픽셀이 매트릭스 형태로 배열될 수 있으며, 각 픽셀은 서로 다른 컬러의 서브픽셀(SP), 예를 들어 화이트 서브픽셀, 레드 서브픽셀, 그린 서브픽셀, 및 블루 서브픽셀로 이루어지며, 각 서브픽셀(SP)은 다수의 데이터 라인(DL)과 다수의 게이트 라인(GL)에 의해 정의될 수 있다.
하나의 서브픽셀(SP)은 하나의 데이터 라인(DL)과 하나의 게이트 라인(GL)이 교차하는 영역에 형성된 박막 트랜지스터(Thin Film Transistor, TFT), 데이터 전압을 충전하는 유기 발광 다이오드와 같은 발광 소자, 발광 소자에 전기적으로 연결되어 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor) 등을 포함할 수 있다.
예를 들어, 2,160 X 3,840 의 해상도를 가지는 디스플레이 장치(100)가 화이트(W), 레드(R), 그린(G), 블루(B)의 4개 서브픽셀(SP)로 이루어지는 경우, 2,160 개의 게이트 라인(GL)과 4개의 서브픽셀(WRGB)에 각각 연결되는 3,840 개의 데이터 라인(DL)에 의해, 모두 3,840 X 4 = 15,360 개의 데이터 라인(DL)이 구비될 수 있으며, 이들 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 지점에 각각 서브픽셀(SP)이 배치될 것이다.
게이트 구동 회로(120)는 컨트롤러(140)에 의해 제어되는데, 디스플레이 패널(110)에 배치된 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 출력함으로써 다수의 서브픽셀(SP)에 대한 구동 타이밍을 제어한다.
2,160 X 3,840 의 해상도를 가지는 디스플레이 장치(100)에서, 2,160 개의 게이트 라인(GL)에 대하여 제 1 게이트 라인으로부터 제 2,160 게이트 라인까지 순차적으로 스캔 신호를 출력하는 경우를 2,160상(2,160 phase) 구동이라 할 수 있다. 또는, 제 1 게이트 라인으로부터 제 4 게이트 라인까지 순차적으로 스캔 신호를 출력한 다음, 제 5 게이트 라인으로부터 제 8 게이트 라인까지 스캔 신호를 순차적으로 출력하는 경우와 같이, 4개의 게이트 라인(GL)을 단위로 순차적으로 스캔 신호를 출력하는 경우를 4상 구동이라고 한다. 즉, N개의 게이트 라인(GL) 마다 순차적으로 스캔 신호를 출력하는 경우를 N상 구동이라고 할 수 있다.
이 때, 게이트 구동 회로(120)는 하나 이상의 게이트 구동 집적 회로(Gate Driving Integrated Circuit; GDIC)를 포함할 수 있으며, 구동 방식에 따라 디스플레이 패널(110)의 일 측에만 위치할 수도 있고 양 측에 위치할 수도 있다. 또는, 게이트 구동 회로(120)가 디스플레이 패널(110)의 베젤(Bezel) 영역에 내장되어 GIP(Gate In Panel) 형태로 구현될 수도 있다.
데이터 구동 회로(130)는 타이밍 컨트롤러(140)로부터 영상 데이터(DATA)를 수신하고, 수신된 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환한다. 그런 다음, 게이트 라인(GL)을 통해 스캔 신호가 인가되는 타이밍에 맞춰 데이터 전압을 각각의 데이터 라인(DL)으로 출력함으로써, 데이터 라인(DL)에 연결된 각 서브픽셀(SP)은 데이터 전압에 해당하는 밝기의 발광 신호를 디스플레이 한다.
마찬가지로, 데이터 구동 회로(130)는 하나 이상의 소스 구동 집적 회로(Source Driving Integrated Circuit; SDIC)를 포함할 수 있으며, 소스 구동 집적 회로(SDIC)는 TAB (Tape Automated Bonding) 방식 또는 COG (Chip On Glass) 방식으로 디스플레이 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나 디스플레이 패널(110) 상에 직접 배치될 수 있다.
경우에 따라서, 각 소스 구동 집적 회로(SDIC)는 디스플레이 패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 구동 집적 회로(SDIC)는 COF (Chip On Film) 방식으로 구현될 수 있으며, 이 경우에, 각 소스 구동 집적 회로(SDIC)는 회로 필름 상에 실장 되어, 회로 필름을 통해 디스플레이 패널(110)의 데이터 라인(DL)과 전기적으로 연결될 수 있다.
타이밍 컨트롤러(140)는 게이트 구동 회로(120)와 데이터 구동 회로(130)에 여러 가지 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다. 즉, 타이밍 컨트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 게이트 구동 회로(120)가 스캔 신호를 출력하도록 제어하고, 다른 한편으로는 외부에서 수신한 영상 데이터(DATA)를 데이터 구동 회로(130)에 전달한다.
이 때, 타이밍 컨트롤러(140)는 영상 데이터(DATA)와 함께 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(Data Enable; DE), 메인 클럭(MCLK) 등을 포함하는 여러 가지 타이밍 신호를 외부의 호스트 시스템(200)으로부터 수신한다.
호스트 시스템(200)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 기기, 웨어러블 기기 중 어느 하나일 수 있다.
이에 따라, 타이밍 컨트롤러(140)는 호스트 시스템(200)으로부터 수신한 여러 가지 타이밍 신호를 이용하여 제어 신호를 생성하고, 이를 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 전달한다.
예를 들어, 타이밍 컨트롤러(140)는 게이트 구동 회로(120)를 제어하기 위해서, 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 클럭(Gate Clock; GCLK), 게이트 출력 인에이블 신호(Gate Output Enable; GOE) 등을 포함하는 여러 가지 게이트 제어 신호를 출력한다. 여기에서, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 구동 집적 회로(GDIC)가 동작을 시작하는 타이밍을 제어한다. 또한, 게이트 클럭(GCLK)은 하나 이상의 게이트 구동 집적 회로(GDIC)에 공통으로 입력되는 클럭 신호로서, 스캔 신호의 시프트 타이밍을 제어한다. 또한, 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 구동 집적 회로(GDIC)의 타이밍 정보를 지정한다.
또한, 타이밍 컨트롤러(140)는 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(Source Start Pulse; SSP), 소스 샘플링 클럭(Source Sampling Clock; SCLK), 소스 출력 인에이블 신호(Source Output Enable; SOE) 등을 포함하는 각종 데이터 제어 신호를 출력한다. 여기에서, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 구동 집적 회로(SDIC)가 데이터 샘플링을 시작하는 타이밍을 제어한다. 소스 샘플링 클럭(SCLK)은 소스 구동 집적 회로(SDIC)에서 데이터를 샘플링하는 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어한다.
이러한 디스플레이 장치(100)는 디스플레이 패널(110), 게이트 구동 회로(120), 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나, 공급할 각종 전압 또는 전류를 제어하는 파워 관리 회로(150)를 포함할 수 있다.
파워 관리 회로(150)는 호스트 시스템(200)으로부터 공급되는 직류 입력 전압(Vin)을 조정하여 디스플레이 패널(100), 및 게이트 구동 회로(120)와 데이터 구동 회로(130)의 구동에 필요한 전원을 발생한다.
한편, 서브픽셀(SP)은 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 지점에 위치하며, 각각의 서브픽셀(SP)에는 발광 소자가 배치될 수 있다. 예를 들어, 유기 발광 디스플레이 장치는 각각의 서브픽셀(SP)에 유기 발광 다이오드와 같은 발광 소자를 포함하며, 데이터 전압에 따라 발광 소자에 흐르는 전류를 제어함으로써 영상을 표시할 수 있다.
이러한 디스플레이 장치(100)는 액정 디스플레이(Liquid Crystal Display), 유기 발광 디스플레이(Organic Light Emitting Display), 퀀텀닷 디스플레이 패널(Quantum Dot Display Panel) 등 다양한 타입의 장치일 수 있다.
도 2는 본 명세서의 일 실시예에 따른 디스플레이 장치의 시스템 예시 도면이다.
도 2를 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 데이터 구동 회로(130)에 포함된 소스 구동 집적 회로(SDIC)와 게이트 구동 회로(120)에 포함된 게이트 구동 집적 회로(GDIC)가 다양한 방식들(TAB, COG, COF 등) 중에서 COF (Chip On Film) 방식으로 구현된 경우를 예시로 나타낸 것이다. 도 1에서 설명한 바와 같이, 구동 직접 회로(GDIC)는 디스플레이 패널(110) 상에 GIP 형태로 배치될 수도 있다.
게이트 구동 회로(120)에 포함된 하나 이상의 게이트 구동 집적 회로(GDIC)는 각각 게이트 필름(GF) 상에 실장될 수 있으며, 게이트 필름(GF)의 일측은 디스플레이 패널(110)과 전기적으로 연결될 수 있다. 또한, 게이트 필름(GF)의 상부에는 게이트 구동 집적 회로(GDIC)와 디스플레이 패널(110)을 전기적으로 연결하기 위한 배선들이 배치될 수 있다.
마찬가지로, 데이터 구동 회로(130)에 포함된 하나 이상의 소스 구동 집적 회로(SDIC)는 각각 소스 필름(SF) 상에 실장될 수 있으며, 소스 필름(SF)의 일측은 디스플레이 패널(110)과 전기적으로 연결될 수 있다. 또한, 소스 필름(SF)의 상부에는 소스 구동 집적 회로(SDIC)와 디스플레이 패널(110)을 전기적으로 연결하기 위한 배선들이 배치될 수 있다.
이러한 디스플레이 장치(100)는 다수의 소스 구동 집적 회로(SDIC)와 다른 부품들 간의 회로적인 연결을 위해서, 적어도 하나의 소스 인쇄 회로 기판(Source Printed Circuit Board; SPCB)과, 제어 부품들 및 각종 전기 장치들을 실장하기 위한 컨트롤 인쇄 회로 기판(Control Printed Circuit Board; CPCB)을 포함할 수 있다.
이 때, 적어도 하나의 소스 인쇄 회로 기판(SPCB)에는 소스 구동 집적 회로(SDIC)가 실장된 소스 필름(SF)의 타측이 연결될 수 있다. 즉, 소스 구동 집적 회로(SDIC)가 실장된 소스 필름(SF)은 일측이 디스플레이 패널(110)과 전기적으로 연결되고, 타측이 소스 인쇄 회로 기판(SPCB)과 전기적으로 연결될 수 있다.
컨트롤 인쇄 회로 기판(CPCB)에는 타이밍 컨트롤러(140)와 파워 관리 회로(150)가 실장될 수 있다. 타이밍 컨트롤러(140)는 데이터 구동 회로(130)와 게이트 구동 회로(120)의 동작을 제어할 수 있다. 파워 관리 회로(150)는 디스플레이 패널(110), 데이터 구동 회로(130) 및 게이트 구동 회로(120) 등으로 구동 전압이나 전류를 공급할 수도 있고, 공급되는 전압이나 전류를 제어할 수 있다.
적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 적어도 하나의 연결 부재를 통해 회로적으로 연결될 수 있으며, 연결 부재는 예를 들어, 플렉서블 인쇄 회로(Flexible Printed Circuit; FPC), 플렉서블 플랫 케이블(Flexible Flat Cable; FFC) 등으로 이루어질 수 있다. 이 때, 적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)을 연결하는 연결 부재는 디스플레이 장치(100)의 크기 및 종류에 따라 다양하게 변경될 수 있다. 또한, 적어도 하나의 소스 인쇄 회로 기판(SPCB)과 컨트롤 인쇄 회로 기판(CPCB)은 하나의 인쇄 회로 기판으로 통합되어 구현될 수도 있다.
위와 같은 구성으로 이루어진 디스플레이 장치(100)의 경우, 파워 관리 회로(150)는 디스플레이 구동 또는 특성값 센싱에 필요한 구동 전압을 플렉서블 인쇄 회로(FPC), 또는 플렉서블 플랫 케이블(FFC)을 통해 소스 인쇄 회로 기판(SPCB)으로 전달한다. 소스 인쇄 회로 기판(SPCB)으로 전달된 구동 전압은 소스 구동 집적 회로(SDIC)를 통해 디스플레이 패널(110) 내의 특정 서브픽셀(SP)을 발광하거나 센싱하기 위해 공급된다.
이 때, 디스플레이 장치(100) 내의 디스플레이 패널(110)에 배열된 각 서브픽셀(SP)은 발광 소자인 유기 발광 다이오드와, 이를 구동하기 위한 구동 트랜지스터 등의 회로 소자로 구성될 수 있다.
각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.
도 3은 본 명세서의 일 실시예에 따른 디스플레이 장치의 서브픽셀 회로를 예시로 나타낸 도면이다.
도 3을 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)의 서브픽셀(SP)은 제 1 내지 제 6 스위칭 트랜지스터(T1 - T6), 구동 트랜지스터(DRT), 스토리지 커패시터(Cst), 및 발광 소자(ED)를 포함한다.
여기서, 발광 소자(ED)는 일 예로, 유기 발광 다이오드(OLED: Organic Light Emitting Diode), 무기 발광 다이오드(LED: Light Emitting Diode) 등과 같이 스스로 빛을 낼 수 있는 자발광 소자일 수 있다.
본 명세서의 일 실시예에 따른 서브픽셀(SP)에서, 제 2 내지 제 4 스위칭 트랜지스터(T2-T4), 제 6 스위칭 트랜지스터(T6) 및 구동 트랜지스터(DRT)는 P형 트랜지스터일 수 있다. 또한, 제 1 스위칭 트랜지스터(T1)와 제 5 스위칭 트랜지스터(T5)는 N형 트랜지스터일 수 있다.
P형 트랜지스터는 N형 트랜지스터에 비해 비교적 신뢰성이 높다. P형 트랜지스터의 경우, 발광 시 소스 전극을 고전위 구동 전압(VDD)으로 고정시킬 수 있기 때문에 발광 소자(ED)에 흐르는 전류가 커패시터(Cst)에 의해 흔들리지 않는다는 장점이 있다. 따라서 전류를 안정적으로 공급하기 쉽다.
P형 트랜지스터는 발광 소자(ED)의 애노드 전극과 연결되어 포화(Saturation) 영역에서 동작할 경우 문턱 전압의 변화에 상관없이 일정한 전류를 흘려줄 수 있으므로 신뢰성이 비교적 높다.
이러한 서브픽셀(SP) 구조에서, N형 트랜지스터(T1, T5)는 산화물 반도체를 이용하여 형성되는 산화물 트랜지스터(예를 들어, 인듐, 갈륨, 아연 산화물 또는 IGZO와 같은 산화물 반도체로부터 형성된 채널을 갖는 트랜지스터)로 이루어질 수 있고, 그 밖의 P형 트랜지스터(DRT, T2-T4, T6)는 실리콘과 같은 반도체로부터 형성된 실리콘 트랜지스터(예를 들어, LTPS 또는 저온 폴리 실리콘으로 지칭되는 저온 프로세스를 이용하여 형성된 폴리 실리콘 채널을 갖는 트랜지스터)일 수 있다.
산화물 트랜지스터는 실리콘 트랜지스터보다 상대적으로 누설 전류가 낮은 특징을 가지므로, 산화물 트랜지스터를 이용하여 트랜지스터를 구현하는 경우, 구동 트랜지스터(DRT)의 게이트 전극으로부터 전류가 누설되는 것을 방지함으로써 플리커와 같은 영상 품질의 불량을 감소시킬 수 있는 효과가 있다.
이하에서 설명된 스위칭 트랜지스터의 소스 전극 및 드레인 전극은 입력되는 전압에 따라 드레인 전극과 소스 전극으로 지칭되는 용어가 바뀔 수도 있다.
제 1 스위칭 트랜지스터(T1)의 게이트 전극은 제 1 스캔 신호(SCAN1)를 공급받는다. 제 1 스위칭 트랜지스터(T1)의 드레인 전극은 구동 트랜지스터(DRT)의 게이트 전극과 연결된다.
제 1 스위칭 트랜지스터(T1)의 소스 전극은 구동 트랜지스터(DRT)의 드레인 전극과 연결된다.
제 1 스위칭 트랜지스터(T1)는 제 1 스캔 신호(SCAN1)에 의해 턴-온 되어, 일 단자가 고전위 구동 전압 (VDD)으로 고정된 스토리지 커패시터(Cst)에 의해 구동 트랜지스터(DRT)의 게이트 전압을 일정하게 유지시킨다.
제 1 스위칭 트랜지스터(T1)는 산화물 트랜지스터를 구성하기 위해, N형 MOS 트랜지스터로 이루어질 수 있다. N형 MOS 트랜지스터는 정공이 아닌 전자를 캐리어로 사용하기 때문에, P형 MOS 트랜지스터에 비해 이동도가 빠르므로 스위칭 속도도 빠를 수 있다.
제 2 스위칭 트랜지스터(T2)의 게이트 전극은 제 2 스캔 신호(SCAN2)를 공급받는다. 제 2 스위칭 트랜지스터(T2)의 드레인 전극은 데이터 전압(Vdata) 또는 바이어스 전압(VOBS)을 공급받을 수 있다. 제 2 스위칭 트랜지스터(T2)의 드레인 전극은 구동 트랜지스터(DRT)의 소스 전극과 연결된다.
제 2 스위칭 트랜지스터(T2)는 제 2 스캔 신호(SCAN2)에 의해 턴-온되어, 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 소스 전극에 공급한다.
제 3 스위칭 트랜지스터(T3)의 게이트 전극은 발광 신호(EM)를 공급받는다. 제 3 스위칭 트랜지스터(T3)의 소스 전극은 고전위 구동 전압(VDD)을 공급받는다. 제 3 스위칭 트랜지스터(T3)의 드레인 전극은 구동 트랜지스터(DRT)의 소스 전극과 연결된다.
제 3 스위칭 트랜지스터(T3)는 발광 신호(EM)에 의해 턴-온 되어, 고전위 구동 전압(VDD)을 구동 트랜지스터(DRT)의 소스 전극에 공급한다.
제 4 스위칭 트랜지스터(T4)의 게이트 전극은 발광 신호(EM)를 공급받는다. 제 4 스위칭 트랜지스터(T4)의 소스 전극은 구동 트랜지스터(DRT)의 드레인 전극과 연결된다. 제 4 스위칭 트랜지스터(T4)의 드레인 전극은 발광 소자(ED)의 애노드 전극과 연결된다.
제 4 스위칭 트랜지스터(T4)는 발광 신호(EM)에 의해 턴-온 되어, 발광 소자(ED)의 애노드 전극에 구동 전류를 공급한다.
제 5 스위칭 트랜지스터(T5)의 게이트 전극은 제 3 스캔 신호(SCAN3)를 공급받는다.
여기에서, 제 3 스캔 신호(SCAN3)는 다른 위치의 서브픽셀(SP)에 공급되는 제 1 스캔 신호(SCAN1)일 수 있다. 예를 들어, 제 1 스캔 신호(SCAN1)가 n번째 게이트 라인에 인가되는 경우, 제 3 스캔 신호(SCAN3)는 n-1 번째 게이트 라인에 인가되는 제 1 스캔 신호(SCAN1[n-1])를 이용할 수 있다. 또는, n-2번째 게이트 라인에 인가되는 제 1 스캔 신호(SCAN1[n-2])나 n-3번째 게이트 라인에 인가되는 제 1 스캔 신호(SCAN1[n-3])을 제 3 스캔 신호(SCAN3)로 이용할 수도 있을 것이다. 즉, 제 3 스캔 신호(SCAN3)는 디스플레이 패널(110)이 구동되는 위상에 따라 게이트 라인(GL)을 달리하는 제 1 스캔 신호(SCAN1)를 이용할 수 있다.
제 5 스위칭 트랜지스터(T5)의 드레인 전극은 안정화 전압(Vini)을 공급받는다. 제 5 스위칭 트랜지스터(T5)의 소스 전극은 구동 트랜지스터(DRT)의 게이트 전극과 스토리지 커패시터(Cst)에 연결된다.
제 5 스위칭 트랜지스터(T5)는 제 3 스캔 신호(SCAN3)에 의해 턴-온 되어, 구동 트랜지스터(DRT)의 게이트 전극에 안정화 전압(Vini)를 공급한다.
제 6 스위칭 트랜지스터(T6)의 게이트 전극은 제 4 스캔 신호(SCAN4)를 공급받는다.
여기에서, 제 4 스캔 신호(SCAN4)는 다른 위치의 서브픽셀(SP)에 공급되는 제 2 스캔 신호(SCAN2)일 수 있다. 예를 들어, 제 2 스캔 신호(SCAN2)가 n번째 게이트 라인(GL)에 인가되는 경우, 제 4 스캔 신호(SCAN4)는 n-1 번째 게이트 라인(GL)에 인가되는 제 2 스캔 신호(SCAN2)일 수 있다. 즉, 제 4 스캔 신호(SCAN4)는 디스플레이 패널(110)이 구동되는 위상에 따라 게이트 라인(GL)을 달리하는 제 2 스캔 신호(SCAN2)를 이용할 수 있다.
제 6 스위칭 트랜지스터(T6)의 소스 전극은 리셋 전압(VAR)을 공급받는다. 제 6 스위칭 트랜지스터(T6)의 드레인 전극은 발광 소자(ED)의 애노드 전극과 연결된다.
제 6 스위칭 트랜지스터(T6)는 제 4 스캔 신호(SCAN4)에 의해 턴-온 되어, 발광 소자(ED)의 애노드 전극에 리셋 전압(VAR)을 공급한다.
구동 트랜지스터(DRT)의 게이트 전극은 제 1 스위칭 트랜지스터(T1)의 드레인 전극에 연결되어 있다. 구동 트랜지스터(DRT)의 소스 전극은 제 2 스위칭 트랜지스터(T2)의 드레인 전극에 연결되어 있다.
구동 트랜지스터(DRT)는 게이트 전극과 소스 전극의 전압 차이에 의해 턴-온 되어, 발광 소자(ED)로 구동 전류가 인가된다.
제 1 스위칭 트랜지스터(T1)의 소스 전극과 드레인 전극은 각각 구동 트랜지스터(DRT)의 드레인 전극과 게이트 전극에 연결되며, 제 1 스위칭 트랜지스터(T1)가 턴-온된 상태에서 구동 트랜지스터(DRT)의 소스 전극에 인가되는 데이터 전압(Vdata)에 의해서 구동 트랜지스터(DRT)의 문턱 전압을 샘플링하고 보상하는 동작이 이루어질 수 있다.
스토리지 커패시터(Cst)의 일 전극은 고전위 구동 전압(VDD)이 인가되며, 타 전극은 구동 트랜지스터(DRT)의 게이트 전극과 연결되어 있다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DRT)의 게이트 전극의 전압을 저장한다.
발광 소자(ED)의 애노드 전극은 제 4 스위칭 트랜지스터(T4)의 드레인 전극 및 제 6 스위칭 트랜지스터(T6)의 드레인 전극과 연결되어 있다. 발광 소자(ED)의 캐소드 전극에는 저전위 구동 전압(VSS)이 인가된다.
발광 소자(ED)는 구동 트랜지스터(DRT)에 의해 흐르는 구동 전류에 의해 소정의 밝기로 발광한다.
이 때, 안정화 전압(Vini)은 구동 트랜지스터(DRT)의 게이트 전극에 형성되는 커패시턴스의 변화를 안정화 시키기 위해서 공급되고, 리셋 전압(VAR)은 발광 소자(ED)의 애노드 전극을 리셋시키기 위해서 공급된다.
발광 소자(ED)의 애노드 전극과 구동 트랜지스터(DRT)의 사이에 위치하며 발광 신호(EM)로 제어되는 제 4 스위칭 트랜지스터(T4)를 턴-오프 시킨 상태에서 발광 소자(ED)의 애노드 전극에 리셋 전압(VAR)을 공급하는 경우, 발광 소자(ED)의 애노드 전극은 리셋될 수 있다.
리셋 전압(VAR)을 공급하는 제 6 스위칭 트랜지스터(T6)는 발광 소자(ED)의 애노드 전극과 연결된다.
구동 트랜지스터(DRT)의 구동 동작과 발광 소자(ED)의 애노드 전극을 리셋시키는 동작이 별도로 수행될 수 있도록, 구동 트랜지스터(DRT)를 구동하거나 구동 트랜지스터(DRT)를 초기화시키기 위한 제 3 스캔 신호(SCAN3)와 발광 소자(ED)의 애노드 전극으로 리셋 전압(VAR)의 공급을 제어하기 위한 제 4 스캔 신호(SCAN4)는 서로 분리된다.
이 때, 안정화 전압(Vini) 및 리셋 전압(VAR)을 공급하는 스위칭 트랜지스터(T5, T6)를 턴-온 시킬 때, 구동 트랜지스터(DRT)의 드레인 전극과 발광 소자(ED)의 애노드 전극을 연결하는 제 4 스위칭 트랜지스터(T4)를 턴-오프시킴으로써 구동 트랜지스터(DRT)의 구동 전류가 발광 소자(ED)의 애노드 전극에 흐르지 않도록 차단하고, 애노드 전극에 리셋 전압(VAR) 이외의 다른 전압에 의한 영향이 없도록 서브픽셀(SP)을 구성할 수 있다.
이와 같이, 7개의 트랜지스터(DRT, T1, T2, T3, T4, T5, T6)와 1개의 스토리지 커패시터(Cst)로 이루어지는 서브픽셀(SP)을 7T1C 구조라고 할 수 있다.
여기에서는 다양한 구조의 서브픽셀(SP) 회로 중에서 7T1C 구조를 예시로 나타내었으며, 서브픽셀(SP)을 구성하는 트랜지스터와 커패시터의 구조 및 개수는 다양하게 변경될 수 있을 것이다. 한편, 복수의 서브픽셀(SP) 각각이 동일한 구조로 되어 있을 수도 있고, 복수의 서브픽셀(SP) 중 일부는 다른 구조로 되어 있을 수도 있다.
도 4는 디스플레이 장치에서 스캔 신호를 공급하는 구조를 나타낸 예시 도면이다.
도 4를 참조하면, 디스플레이 장치(100)에서 게이트 구동 회로(120)는 복수의 게이트 구동 집적 회로(GDIC)로 이루어지고, 데이터 구동 회로(130)는 복수의 소스 구동 집적 회로(SDIC)로 이루어질 수 있다. 도 4의 디스플레이 장치(100)는 일 예로, 게이트 구동 회로(120)는 복수의 게이트 구동 집적 회로(GDIC)가 GIP 형태로 디스플레이 패널(110) 상에 구현된 경우를 포함하고, 데이터 구동 회로(130)는 한 개의 소스 구동 집적 회로(SDIC)로 이루어질 수 있다.
파워 관리 회로(150)는 게이트 전압 라인(GVL)을 통해 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 복수의 게이트 구동 집적 회로(GDIC)에 공급한다. 게이트 구동 집적 회로(GDIC)는 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)에 근거하여 게이트 하이 전압(VGH)의 레벨 또는 게이트 로우 전압(VGL)의 레벨을 갖는 스캔 신호(SCAN)를 생성하고, 이를 복수의 게이트 라인(GL)으로 순차적으로 공급할 수 있다.
이 때, 게이트 전압 라인(GVL) 또는 게이트 라인(GL)에는 게이트 하이 전류(IVGH) 또는 게이트 로우 전류(IVGL)가 발생할 수 있다. 여기에서, 게이트 하이 전류(IVGH)는 게이트 하이 전압(VGH)과 관련하여 게이트 전압 라인(GVL) 또는 게이트 라인(GL)에 흐르는 전류를 의미한다. 게이트 로우 전류(IVGL)는 게이트 로우 전압(VGL)과 관련하여 게이트 전압 라인(GVL) 또는 게이트 라인(GL)에 흐르는 전류를 의미한다.
파워 관리 회로(150)에서 출력되는 전압은 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)의 레벨을 가질 수 있다. 그러나, 스캔 신호(SCAN)의 생성을 위해, 각 게이트 구동 집적 회로(GDIC)에 전달되는 전압은 게이트 전압 라인(GVL)의 저항 성분에 의해서 하강된 레벨을 가지거나 인접한 라인 사이에 형성되는 커플링 현상에 의해서 상승된 레벨을 가질 수도 있다.
이와 같이, 파워 관리 회로(150)에서 출력되는 게이트 하이 전압(VGH) 또는 게이트 로우 전압(VGL)이 게이트 구동 회로(120)를 구성하는 게이트 구동 집적 회로(GDIC)에서 달라지는 경우, 디스플레이 패널(110)에 인가되는 스캔 신호(SCAN)의 하이 레벨 또는 로우 레벨이 변경된다. 그 결과, 스캔 신호(SCAN)가 인가되는 트랜지스터의 턴-온 또는 턴-오프 동작이 변동되어 디스플레이 패널(110)의 특정 영역에서 휘도 변화가 나타날 수 있다.
이러한 현상은 스캔 신호(SCAN)에 의해 동작하는 트랜지스터가 산화물 반도체를 이용하여 형성되는 산화물 트랜지스터(예를 들어, 인듐, 갈륨, 아연 산화물 또는 IGZO와 같은 산화물 반도체로부터 형성된 채널을 갖는 트랜지스터)인 경우에 더욱 심해질 수 있다.
즉, 산화물 트랜지스터의 게이트 전극에 인가되는 게이트 하이 전압(VGH)이 커플링 현상 등으로 인해 위치에 따라 다른 변동값을 가지는 경우, 해당 영역에 인가되는 데이터 전압(Vdata)과의 차이로 인해 서로 다른 휘도를 나타내게 된다. 이러한 휘도 차이로 인해서 디스플레이 패널(110)의 특정 방향으로 크로스토크가 발생하게 된다.
도 5는 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 주파수 변동에 따른 구동 모드를 개략적으로 나타낸 도면이다.
도 5를 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 고속의 제 1 주파수로 영상이 변하면서 디스플레이 되는 제 1 모드(Mode 1)와, 저속의 제 2 주파수로 정지 영상이나 저속의 영상이 디스플레이 되는 제 2 모드(Mode 2)로 구분될 수 있다.
예를 들어, 제 1 모드(Mode 1)는 제 1 주파수에 해당하는 120Hz의 주파수에서 영상 데이터가 풀 컬러로 디스플레이 패널(110)에 표시될 수 있다. 디스플레이 장치(100)가 제 1 모드(Mode 1)로 동작되는 동안, 디스플레이 패널(110)의 서브픽셀(SP)은 120 프레임마다 타이밍 컨트롤러(140)로부터 전달되는 영상 데이터(DATA)를 표시한다.
이와 같이, 디스플레이 패널(110)에 영상이 고속의 구동 주파수로 계속적으로 표시되는 구간을 리프레시 프레임(Refresh frame)이라고 할 수 있다. 예를 들어, 구동 주파수가 120Hz인 경우, 제 1 모드(Mode 1)에서 1초 동안의 120 프레임은 모두 영상 데이터가 표시되는 리프레시 프레임이 될 것이다.
한편, 정지 영상이나 저속의 영상이 디스플레이 되는 제 2 모드(Mode 2)로 동작하는 경우, 디스플레이 장치(100)는 제 2 모드(Mode 2)의 초기 구간 동안에 지정된 영상을 디스플레이 패널(110)에 표시하고, 나머지 시간 동안에는 디스플레이 패널(110)에 영상을 출력하지 않을 수 있다.
예를 들어, 디스플레이 장치(100)는 제 2 모드(Mode 2)로 진입하는 경우에 120Hz의 제 1 주파수에서 1Hz의 제 2 주파수로 구동 주파수를 변경할 수 있다. 이 때, 1Hz의 주파수로 변경된 제 2 모드(Mode 2)에서는 제 1 모드(Mode 1)의 마지막 구간에 표시된 영상을 디스플레이 패널(110)에 표시한다.
예를 들어, 1Hz로 구동되는 제 2 모드(Mode 2)의 경우, 디스플레이 장치(100)는 제 1 모드(Mode 1) 구간의 마지막 프레임에 표시된 영상을 한 번 디스플레이 패널(110)에 표시하고, 나머지 시간 동안에는 영상을 출력하지 않을 수 있다.
이 경우, 서브픽셀(SP)은 제 2 모드(Mode 2)에서 영상을 한 번 표시하지만, 나머지 시간 동안에는 스토리지 커패시터(Cst)에 저장된 전압을 유지할 수 있다. 이와 같이, 디스플레이 패널(110)에 영상 데이터를 전달하지 않고, 스토리지 커패시터(Cst)에 저장된 전압을 유지하는 구간을 스킵 프레임(Skip frame)이라고 할 수 있다. 예를 들어, 구동 주파수가 120Hz인 경우, 제 2 모드(Mode 2)에서 첫 번째 프레임은 영상 데이터가 표시되는 리프레시 프레임이고, 나머지 프레임은 영상 데이터가 출력되지 않는 스킵 프레임이 될 것이다.
이와 같이, 저속 구동의 제 2 모드(Mode 2)에서 일정 구간(스킵 프레임) 동안 영상 데이터(DATA)를 표시하지 않음으로써, 소비 전력을 절감할 수 있게 된다.
도 6은 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 저속의 구동 주파수로 구동되는 모드에서의 구동 타이밍을 예시로 나타낸 도면이다.
도 6을 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)에서, 저속의 구동 주파수로 동작하는 제 2 모드(Mode 2)는 하나의 프레임 구간이 동기 신호(SYNC)에 맞춰 제 1 구간과 제 2 구간으로 구분될 수 있다.
제 1 구간은 영상 데이터(DATA)가 표시되는 리프레시 프레임(Refresh frame)이고, 제 2 구간은 영상 데이터(DATA)가 출력되지 않는 스킵 프레임(Skip frame)일 수 있다.
리프레시 프레임(Refresh frame)에는 서브픽셀(SP)의 구동을 위한 데이터 전압(Vdata)과 안정화 전압(Vini), 리셋 전압(VAR)이 인가될 수 있다.
리프레시 프레임(Refresh frame)은 스토리지 커패시터(Cst) 및 구동 트랜지스터(DRT)에 충전되거나 잔존하는 전압을 초기화할 수 있다. 리프레시 프레임(Refresh frame)은 저속의 제 2 모드(Mode 2) 내에서 각각의 프레임(Frame)의 시작 구간에 일부 마련될 수 있다. 리프레시 프레임(Refresh frame)에서는 고속의 제 1 모드(Mode 1) 동안 서브픽셀(SP)에 저장된 데이터 전압(Vdata) 및 구동 전압의 영향을 제거할 수 있다.
리프레시 프레임(Refresh frame) 내에서 리프레시 동작이 완료된 이후에는 서브픽셀(SP)로 인가된 데이터 전압(Vdata)에 따라 발광 소자(ED)가 발광할 수 있다.
한편, 리프레시 프레임(Refresh frame) 내에서 구동 트랜지스터(DRT)의 특성값(문턱 전압 또는 이동도)을 보상하는 샘플링 프로세스(Sampling)가 수행될 수 있다.
예를 들어, 제 1 스캔 신호(SCAN1)에 의해서 제 1 스위칭 트랜지스터(T1)가 턴-온되어 구동 트랜지스터(DRT)의 게이트 전극과 드레인 전극이 전기적으로 접속되는 경우, 구동 트랜지스터(DRT)의 게이트 전극과 드레인 전극은 실질적으로 동등한 전위를 갖는다. 이 때, 제 2 스캔 신호(SCAN2)에 의해서 제 2 스위칭 트랜지스터(T2)가 턴-온되어 데이터 전압(Vdata)이 공급되면, 구동 트랜지스터(DRT)의 게이트 전극과 소스 전극 사이의 전압 차이(Vgs)가 구동 트랜지스터(DRT)의 문턱 전압에 도달할 때까지 전류 패스를 형성하게 된다. 그에 따라, 구동 트랜지스터(DRT)의 게이트 전극과 소스 전극의 전압은 충전된다.
즉, 구동 트랜지스터(DRT)의 소스 전극에 데이터 전압(Vdata)이 공급되는 경우, 구동 트랜지스터(DRT)의 게이트 전극과 소스 전극의 전압은 데이터 전압(Vdata)과 문턱 전압의 차이 전압까지 상승한다. 이로 인해, 구동 트랜지스터(DRT)의 문턱 전압이 보상될 수 있다.
이와 같이, 샘플링 프로세스(Sampling)에 의해서 구동 트랜지스터(DRT)의 특성값에 대한 보상이 이루어지는 과정은 내부 보상에 해당할 수 있다.
스킵 프레임(Skip frame)은 각 프레임(Frame)의 데이터 전압(Vdata) 및 구동 전압을 충전하거나 설정하는 구간이다. 스킵 프레임(Skip frame)은 리프레시 프레임(Refresh frame)이 완료된 이후, 다음 리프레시 프레임(Refresh frame)이 시작하기 전까지 지속된다.
스킵 프레임(Skip frame)에서는 스캔 신호(SCAN)와 발광 신호(EM)에 따라 구동 트랜지스터(DRT)와 발광 소자(ED)가 구동한다. 즉, 하나의 프레임 구간 중 리프레시 프레임(Refresh frame) 구간에 초기화 동작과 데이터 전압(Vdata)이 인가되고, 스킵 프레임(Skip frame) 구간에 발광 소자(ED)의 발광이 이루어질 수 있다.
스킵 프레임(Skip frame)에서는 발광 소자(ED)의 애노드 전극을 리셋 전압(VAR)으로 리셋한다. 이 때, 스킵 프레임(Skip frame)에서는 저속 구동에 의하여 스킵 프레임(Skip frame)이 길어지면서 발생하는 플리커(Flicker)를 개선하기 위해서 발광 소자(ED)의 애노드 전극을 일정 전압으로 리셋시킬 수 있다.
구체적으로, 스킵 프레임(Skip frame)에서 데이터 전압(Vdata)은 로우 로직 레벨을 유지한다. 한편, 구동 트랜지스터(DRT)에서 발생할 수 있는 히스테리시스 효과를 완화시키고 응답 특성을 개선하기 위해서, 스킵 프레임(Skip frame) 동안 바이어스 전압(VOBS)이 인가될 수 있다.
예를 들어, 구동 트랜지스터(DRT)는 게이트 전극에 피크 화이트 계조 전압(peak white grayscale voltage)이 인가되어 구동 트랜지스터(DRT)의 드레인 전극과 소스 전극 사이에 큰 전류가 흐르는 온 바이어스 상태가 될 수 있다.
또는, 구동 트랜지스터(DRT)는 게이트 전극에 피크 블랙 계조 전압(peak black grayscale voltage)이 인가되어 구동 트랜지스터(DRT)의 드레인 전극과 소스 전극 사이에 거의 전류가 흐르지 않는 오프 바이오스 상태가 될 수 있다.
피크 화이트 계조 전압은 발광 소자(ED)가 피크 화이트 계조로 발광하기 위해 구동 트랜지스터(DRT)의 게이트 전극에 인가되는 전압을 의미하며, 피크 블랙 계조 전압은 발광 소자(ED)가 피크 블랙 계조로 발광하기 위해 구동 트랜지스터(DRT)의 게이트 전극에 인가되는 전압을 의미한다. 예를 들어, 계조값이 8 비트의 디지털 값으로 표현되는 경우, 피크 블랙 계조는 최소값인 "0"을 의미하고, 피크 화이트 계조는 최대값인 "255"를 의미할 수 있다.
이 때, P형의 구동 트랜지스터(DRT)에서 온 바이어스 상태와 오프 바이어스 상태의 스윕(sweep) 곡선은 동일하지 않기 때문에, 동일 계조에서 구동 트랜지스터(DRT)의 드레인 전극과 소스 전극 사이에 흐르는 전류에 차이가 나타날 수 있다.
이 때, 그레이 표현에서 구동 트랜지스터(DRT)의 게이트 전극과 소스 전극 사이의 전압 차에 의해, 구동 트랜지스터(DRT)의 드레인 전극과 소스 전극 사이에 흐르는 전류 특성이 온 바이어스 상태와 오프 바이어스 상태에서 차이가 발생하는 것을 히스테리시스(hysteresis) 현상이라 하며, 이는 잔상의 원인이 될 수 있다.
또한, 구동 트랜지스터(DRT)의 드레인 전극과 소스 전극을 흐르는 구동 전류의 차이는 발광 소자(ED)의 구동 특성을 안정화 시키지 못하고, 휘도 차이를 일으킬 수 있다.
특히, 디스플레이 장치(100)가 고속 구동 주파수인 제 1 모드(Mode 1)로 구동하다가 저속 구동 주파수인 제 2 모드(Mode 2)로 변경하는 경우, 히스테리시스(hysteresis) 현상에 기한 잔상이 쉽게 시인될 수 있다.
따라서, 디스플레이 장치(100)가 저속 구동 주파수인 제 2 모드(Mode 2)로 동작하는 경우에, 히스테리시스(hysteresis) 현상에 기한 잔상의 시인을 최소화하기 위해, 로우 로직 레벨의 발광 신호(EM)에 의한 발광 구간이 시작되기 전에 구동 트랜지스터(DRT)를 온 바이어스 상태로 설정하는 온 바이어스 프로세스(OBS1, OBS2)가 진행될 수 있다.
이를 위해서, 발광 구간이 시작되기 전에, 구동 트랜지스터(DRT)의 드레인 전극 또는 소스 전극에 바이어스 전압(VOBS)을 인가함으로써, 구동 트랜지스터(DRT)가 온 바이어스 상태로 설정될 수 있다.
예를 들어, 바이어스 전압(VOBS)은 저속 구동 주파수로 동작하는 제 2 모드(Mode 2)의 스킵 프레임(Skip frame) 내에서, 발광 구간이 시작되기 전에 데이터 라인(DL)을 통해 구동 트랜지스터(DRT)의 소스 전극에 인가될 수 있다.
또는, 별도의 바이어스 전압 공급 라인을 통해, 저속 구동 주파수로 동작하는 제 2 모드(Mode 2)의 스킵 프레임(Skip frame) 내에서, 발광 구간이 시작되기 전에 구동 트랜지스터(DRT)의 드레인 전극에 바이어스 전압(VOBS)을 인가할 수도 있다.
여기에서는 저속 구동 주파수로 동작하는 제 2 모드(Mode 2)의 스킵 프레임(Skip frame) 내에서, 발광 구간이 시작되기 전에 데이터 라인(DL)을 통해 구동 트랜지스터(DRT)의 소스 전극에 바이어스 전압(VOBS)이 인가되는 경우를 예시로 나타내고 있다.
제 1 스캔 신호(SCAN1)와 제 3 스캔 신호(SCAN3)는 스킵 프레임(Skip frame)에서 로우 로직 레벨을 유지하고, 제 2 스캔 신호(SCAN2)와 제 4 스캔 신호(SCAN4)는 하이 로직 레벨를 유지한다.
이에 따라, 스킵 프레임(Skip frame)에서는 데이터 전압(Vdata)이 공급되지 않는다. 또한, 제 1 및 제 4 스위칭 트랜지스터(T1, T4)는 스킵 프레임(Skip frame)에서 턴-오프된 상태를 유지한다.
제 2 스캔 신호(SCAN2)와 제 4 스캔 신호(SCAN4)는 홀수 번째 게이트 라인과 짝수 번째 게이트 라인에 위상 차를 가지고 인가될 수 있다. 제 2 스캔 신호(SCAN2)와 제 4 스캔 신호(SCAN4)는 스킵 프레임(Skip frame)의 일부에서 로우 로직 레벨을 갖고, 나머지 구간에서는 하이 로직 레벨을 유지할 수 있다.
제 2 스캔 신호(SCAN2)가 로우 로직 레벨을 갖는 구간에서 제 2 스위칭 트랜지스터(T2)가 턴-온 되고, 제 4 스캔 신호(SCAN4)가 로우 로직 레벨을 갖는 구간에서 제 6 스위칭 트랜지스터(T6)가 턴-온된다.
턴-온된 제 2 스위칭 트랜지스터(T2)는 스킵 프레임(Skip frame)에서 바이어스 전압(VOBS)을 구동 트랜지스터(DRT)에 공급하고, 턴-온된 제 6 스위칭 트랜지스터(T6)는 리셋 전압(VAR)을 발광 소자(ED)의 애노드 전극에 공급한다.
발광 신호(EM)는 스킵 프레임(Skip frame)에서 하이 로직 레벨을 유지한다. 발광 신호(EM)가 로우 로직 레벨을 갖는 구간에서 제 3 스위칭 트랜지스터(T3) 및 제 4 스위칭 트랜지스터(T4)가 턴-온 된다.
발광 신호(EM)는 스킵 프레임(Skip frame)에서 하이 로직 레벨을 유지하므로, 제 3 스위칭 트랜지스터(T3) 및 제 4 스위칭 트랜지스터(T4)는 턴-오프 된다. 이에 따라, 발광 소자(ED)의 애노드 전극을 리셋하는 동안에 구동 트랜지스터(DRT)의 전류를 차단할 수 있다.
이 때, 게이트 구동 회로(120)를 구성하는 게이트 구동 집적 회로(GDIC)에 인가되는 게이트 하이 전압(VGH) 또는 게이트 로우 전압(VGL)이 변동됨으로써 디스플레이 패널(110)에 인가되는 스캔 신호(SCAN)의 하이 레벨 또는 로우 레벨이 변경되는 경우, 디스플레이 패널(110)의 특정 영역에서 휘도가 변경되어 크로스토크가 나타날 수 있다.
도 7은 디스플레이 장치에서, 게이트 하이 전압의 변동으로 인해 특정 영역의 휘도가 변경되는 경우를 예시로 나타낸 도면이다.
도 7을 참조하면, 디스플레이 장치(100)에서, 디스플레이 패널(110)은 데이터 전압(Vdata)이 제 1 방향으로 인가되고, 스캔 신호(SCAN)가 제 2 방향으로 인가될 수 있다.
즉, 데이터 전압(Vdata)이 인가되는 제 1 방향으로 복수의 데이터 라인(DL)이 연장되고, 스캔 신호(SCAN)가 인가되는 제 2 방향으로 복수의 게이트 라인(GL)이 연장될 수 있다.
이에 따라, 데이터 전압(Vdata)이 인가되는 제 1 방향에 대하여, 일부의 데이터 라인(DL)을 그룹으로 하는 데이터 라인 영역(DLA1, DLA2, DLA3)을 구성할 수 있을 것이다. 예를 들어, 제 1 방향에 대하여, 디스플레이 패널(110)의 좌측 부분에 위치하는 제 1 데이터 라인 영역(DLA1), 디스플레이 패널(110)의 중앙 부분에 위치하는 제 2 데이터 라인 영역(DLA2), 및 디스플레이 패널(110)의 우측 부분에 위치하는 제 3 데이터 라인 영역(DLA3)으로 구분할 수 있다.
또한, 스캔 신호(SCAN)가 인가되는 제 2 방향에 대하여, 일부의 게이트 라인(GL)을 그룹으로 하는 게이트 라인 영역(GLA1, GLA2, GLA3)을 구성할 수 있을 것이다. 예를 들어, 제 2 방향에 대하여, 디스플레이 패널(110)의 상부에 위치하는 제 1 게이트 라인 영역(GLA1), 디스플레이 패널(110)의 중앙에 위치하는 제 2 게이트 라인 영역(GLA2), 및 디스플레이 패널(110)의 하부에 위치하는 제 3 게이트 라인 영역(GLA3)으로 구분할 수 있다.
이 때, 각 데이터 라인 영역(DLA1, DLA2, DLA3)은 동일한 데이터 전압(Vdata)이 인가될 수도 있고, 위치에 따라 다른 레벨의 데이터 전압(Vdata)이 인가될 수도 있다.
예를 들어, 제 1 데이터 라인 영역(DLA1)과 제 3 데이터 라인 영역(DLA3)은 디스플레이 패널(110)의 상부 영역(A1, C1)과 하부 영역(A3, C3)에 그레이 레벨의 데이터 전압(Vdata)이 인가되지만, 중앙 영역(A2, C2)에는 블랙 레벨의 데이터 전압(Vdata)이 인가될 수 있다. 반면, 제 2 데이터 라인 영역(DLA2)은 모두 그레이 레벨의 데이터 전압(Vdata)이 인가될 수 있다.
이 경우, 제 2 방향에 대하여, 디스플레이 패널(110)의 상부에 해당하는 제 1 게이트 라인 영역(GLA1)과 제 3 게이트 라인 영역(GLA3)은 모두 그레이 레벨의 데이터 전압(Vdata)을 가지지만, 중앙에 해당하는 제 2 게이트 라인 영역(GLA2)은 블랙 레벨, 그레이 레벨, 및 블랙 레벨의 순서로 영역에 따라 데이터 전압(Vdata)이 변화가 나타나게 된다.
이와 같이, 스캔 신호(SCAN)가 인가되는 제 2 방향에 대하여, 제 2 게이트 라인 영역(GLA2)을 따라 데이터 전압(Vdata)이 기준값 이상으로 변동되면 커플링 현상으로 인해 게이트 라인(GL)을 따라 전달되는 스캔 신호(SCAN)의 게이트 하이 전압(VGH) 레벨이 변동되어 일부 영역에서 휘도 변화가 발생하게 된다.
여기에서는 제 2 데이터 라인 영역(DLA2)이 모두 동일한 그레이 레벨의 데이터 전압(Vdata)이 인가되었지만((a)의 경우), 제 2 게이트 라인 영역(GLA2))을 따라 인가되는 게이트 하이 전압(VGH)의 변동으로 인해 중앙 영역(B2)에 휘도 변화가 발생하고, 크로스토크가 나타나는 경우((b)의 경우)를 예시로 나타내고 있다.
도 8은 디스플레이 장치에서 데이터 전압의 편차로 인해 스캔 신호의 게이트 하이 레벨이 변동되는 경우의 신호 파형도를 예시로 나타낸 도면이다.
도 8을 참조하면, 디스플레이 장치(100)에서, 게이트 전극에 제 1 스캔 신호(SCAN1)가 인가되는 제 1 스위칭 트랜지스터(T1)는 드레인 전극이 구동 트랜지스터(DRT)의 게이트 전극과 연결되고, 소스 전극이 구동 트랜지스터(DRT)의 드레인 전극과 연결될 수 있다.
따라서, 제 1 스위칭 트랜지스터(T1)는 제 1 스캔 신호(SCAN1)에 의해 턴-온 되어, 일 단자가 고전위 구동 전압 (VDD)으로 고정된 스토리지 커패시터(Cst)에 의해 구동 트랜지스터(DRT)의 게이트 전압을 일정하게 유지시킨다.
이 때, 제 1 스위칭 트랜지스터(T1)는 산화물 트랜지스터로 구현된 N형 MOS 트랜지스터로 이루어질 수 있다. N형 MOS 트랜지스터는 정공이 아닌 전자를 캐리어로 사용하기 때문에, P형 MOS 트랜지스터에 비해 이동도가 빠르므로 스위칭 속도도 빠를 수 있다.
산화물 트랜지스터는 실리콘 트랜지스터보다 상대적으로 누설 전류가 낮은 특징을 가지므로, 산화물 트랜지스터를 이용하여 트랜지스터를 구현하는 경우, 구동 트랜지스터(DRT)의 게이트 전극으로부터 전류가 누설되는 것을 방지함으로써 플리커와 같은 영상 품질의 불량을 감소시킬 수 있는 효과가 있다.
이 때, 데이터 라인(DL)이 연장되는 제 1 방향을 따라 데이터 전압(Vdata)이 기준값 이상으로 변동되는 경우, 데이터 전압(Vdata)의 변화는 인접한 게이트 라인(GL)에 인가되는 게이트 하이 전압(VGH)의 변동을 야기한다.
예를 들어, 리프레시 프레임(Refresh frame) 내에서 구동 트랜지스터(DRT)의 특성값(문턱 전압 또는 이동도)을 보상하는 샘플링 프로세스(Sampling)가 수행되는 구간에, 제 1 스위칭 트랜지스터(T1)의 게이트 전극에 인가되는 제 1 스캔 신호(SCAN1)의 게이트 하이 전압(VGH)에 커플링이 발생한다.
이로 인해, 스캔 신호(SCAN)가 인가되는 제 2 방향에 대하여 제 2 게이트 라인 영역(GLA2)의 일부 구간(예를 들어, B2)에 나타나는 게이트 하이 전압(VGH(B2))이 제 1 게이트 라인 영역(GLA1) 및 제 3 게이트 라인 영역(GLA3)의 일부 구간(B1, B3)에 나타나는 게이트 하이 전압(VGH(B1), VGH(B3))보다 큰 값을 나타내게 된다.
이와 같이, 게이트 라인 영역(GLA1, GLA2, GLA3)에 따라 게이트 하이 전압(VGH)이 서로 다르기 때문에, 해당 영역에 인가되는 데이터 전압(Vdata)과의 편차가 다르게 반영되어 일부 영역(예를 들어, B2)에서 휘도 변화가 나타나고 크로스토크가 발생할 수 있다.
본 명세서의 디스플레이 장치(100)는 게이트 하이 전압(VGH)의 변동으로 인해 휘도 변화가 발생하는 영역을 추출하고, 휘도 변화가 발생하는 영역에 휘도 변화에 대응하는 보상 데이터 전압을 인가함으로써 크로스토크를 감소시킬 수 있다.
도 9는 본 명세서의 일 실시예에 따른 디스플레이 구동 방법을 나타낸 흐름도이다. 도 10은 본 명세서의 일 실시예에 따른 디스플레이 구동 방법에서, 데이터 전압의 편차를 기준으로 크로스토크 후보 영역을 선정하는 경우의 예시를 나타낸 도면이다. 도 11은 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 게이트 하이 전압 피드백 라인이 배치된 구조의 예시를 나타낸 도면이다. 그리고, 도 12는 본 명세서의 일 실시예에 따른 디스플레이 구동 방법에서, 피드백 받은 게이트 하이 전압을 기준으로 보상 영역을 선정하는 경우의 예시를 나타낸 도면이다.도 9를 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 구동 방법은 제 1 방향의 데이터 라인 영역(DLA)을 대상으로 데이터 전압(Vdata)의 편차를 검출하는 단계(S100), 데이터 전압(Vdata)의 편차가 기준값을 초과하는 영역을 크로스토크 후보 영역으로 선정하는 단계(S200), 제 2 방향의 게이트 라인 영역(GLA)을 대상으로 게이트 하이 전압(VGH)을 검출하는 단계(S300), 크로스토크 후보 영역 중에서 보상 영역을 결정하는 단계(S400), 및 보상 영역에 보상 데이터를 공급하는 단계(S500)를 포함할 수 있다.
제 1 방향의 데이터 라인 영역(DLA)을 대상으로 데이터 전압(Vdata)의 편차를 검출하는 단계(S100)는 디스플레이 패널(110)에서 데이터 라인(DL)이 연장되는 제 1 방향을 따라 각 서브픽셀(SP)에 인가되는 데이터 전압(Vdata)의 편차를 검출하는 과정이다.
데이터 전압(Vdata)의 편차가 기준값을 초과하는 영역을 크로스토크 후보 영역으로 선정하는 단계(S200)는 검출된 데이터 전압(Vdata)의 편차를 기준으로 크로스토크가 발생할 수 있는 크로스토크 후보 영역을 선정하는 과정이다.
도 10을 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 구동 방법은 제 1 방향의 데이터 라인 영역(DLA)을 대상으로 데이터 전압의 편차(Vdata deviation)를 검출하고, 데이터 전압의 편차(Vdata deviation)가 기준값(reference)을 초과하는 영역을 크로스토크 후보 영역(Crosstalk candidate area)으로 선정할 수 있다.
예를 들어, 데이터 전압(Vdata)을 256개의 계조로 표현할 때, 전체 계조의 10% (약 27계조) 이상 20% (약 51계조) 이하의 편차를 기준값(reference)으로 설정할 수 있다. 이 때, 데이터 전압(Vdata)의 127계조에서 0계조로 변경되는 영역이 검출되는 경우, 데이터 전압(Vdata)의 편차(127계조)가 기준값(reference)을 초과하기 때문에 스캔 신호(SCAN) 신호가 인가되는 제 2 방향으로 기준으로 0계조를 나타내는 영역을 크로스토크 후보 영역을 선정할 수 있다.
여기에서는 127계조에 해당하는 999번째 게이트 라인(GL)에서 0계조에 해당하는 1000번째 게이트 라인(GL)으로 넘어가는 영역에서 기준값(reference) 이상의 데이터 전압의 편차(Vdata deviation)이 발생하였으며, 0계조를 나타내는 1000번째 게이트 라인에서 1004번째 게이트 라인 영역, 즉 제 2 게이트 라인 영역(GLA2)을 크로스토크 후보 영역으로 선정하는 경우를 예시로 나타내고 있다.
제 2 방향의 게이트 라인 영역(GLA)을 대상으로 게이트 하이 전압(VGH)을 검출하는 단계(S300)는 크로스토크 후보 영역 내에서 휘도 변화가 나타나는 영역을 판단하기 위해서, 크로스토크 후보 영역에 대한 게이트 하이 전압(VGH)의 변화를 검출하는 과정이다.
이를 위해서 본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 게이트 하이 전압(VGH)을 피드백받을 수 있는 구조를 포함할 수 있다.
도 11을 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 컨트롤 인쇄 회로 기판(CPCB)에 타이밍 컨트롤러(140)와 파워 관리 회로(150)가 배치될 수 있다.
파워 관리 회로(150)는 타이밍 컨트롤러(140)의 제어에 따라, 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 발생시켜서 게이트 구동 회로(120)에 공급할 수 있다. 파워 관리 회로(150)는 각 서브픽셀(SP)에 포함된 스위칭 트랜지스터의 문턱전압보다 높은 레벨의 게이트 하이 전압(VGH)과 문턱전압보다 낮은 레벨의 게이트 로우 전압(VGL)을 발생한다.
파워 관리 회로(150)는 컨트롤 인쇄 회로 기판(CPCB), 소스 인쇄 회로 기판(SPCB1, SPCB2), 및 디스플레이 패널(110)로 연장된 게이트 전압 라인(GVL1, GVL2)을 통해 게이트 구동 회로(120)에 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 공급한다.
이 때, 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)은 소스 인쇄 회로 기판(SPCB1, SPCB2)에 배치된 소스 구동 집적 회로(SDIC)를 통해 디스플레이 패널(110)로 공급해줄 수도 있다. 경우에 따라, 소스 인쇄 회로 기판은 생략될 수 있으며, 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)은 컨트롤 인쇄 회로 기판(CPCB)에서 게이트 전압 라인을 통해 게이트 구동 회로(120)에 공급될 수 있다.
각 서브픽셀(SP)을 구동하기 위하여, 디스플레이 패널(110)의 양측에 위치하는 복수의 게이트 구동 집적 회로(GDIC1-GDIC10)는 각 게이트 라인(GL)을 통해 게이트 하이 전압(VGH)의 레벨과 게이트 로우 전압(VGL)의 레벨을 포함하는 스캔 신호(SCAN)를 디스플레이 패널(110)에 인가한다. 이를 위해, 디스플레이 패널(110)에는 복수의 게이트 구동 집적 회로(GDIC1-GDIC10)에 파워 관리 회로(150)로부터 공급되는 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)이 전달되는 게이트 전압 라인(GVL1, GVL2)이 형성되어 있다. 게이트 전압 라인(GVL1, GVL2)은 게이트 하이 전압(VGH)을 전달하는 라인과 게이트 로우 전압(VGL)을 전달하는 라인으로 구분될 수 있다.
예를 들어, 게이트 구동 집적 회로의 일부(GDIC1-GDIC5)는 디스플레이 패널(110)의 좌측에 위치하고 이들에 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 공급하는 제 1 게이트 전압 라인(GVL1)이 형성될 수 있다. 또한 게이트 구동 집적 회로의 다른 일부(GDIC6-GDIC10)는 디스플레이 패널(110)의 우측에 위치하고 이들에 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)을 공급하는 제 2 게이트 전압 라인(GVL2)이 형성될 수 있다.
또한, 제 1 게이트 전압 라인(GVL1)을 통해 전달되는 게이트 하이 전압(VGH)을 검출하기 위하여, 디스플레이 패널(110)의 좌측에 위치하는 제 1 게이트 전압 라인(GVL1)의 특정 영역에 형성된 제 1 피드백 노드(FBN1)로부터 연장되는 제 1 피드백 라인(FBL1)이 형성될 수 있다. 이에 따라, 타이밍 컨트롤러(140)는 제 1 피드백 라인(FBL1)을 통해 디스플레이 패널(110)의 좌측 영역에 인가되는 게이트 하이 전압(VGH)을 피드백 받을 수 있다.
또한, 제 2 게이트 전압 라인(GVL2)을 통해 전달되는 게이트 하이 전압(VGH)을 검출하기 위하여, 디스플레이 패널(110)의 우측에 위치하는 제 2 게이트 전압 라인(GVL2)의 특정 영역에 형성된 제 2 피드백 노드(FBN1)로부터 연장되는 제 2 피드백 라인(FBL2)이 형성될 수 있다. 이에 따라, 타이밍 컨트롤러(140)는 제 2 피드백 라인(FBL2)을 통해 디스플레이 패널(110)의 우측 영역에 인가되는 게이트 하이 전압(VGH)을 피드백 받을 수 있다.
크로스토크 후보 영역 중에서 보상 영역을 결정하는 단계(S400)는 피드백 라인(FBL1, FBL2)을 통해 전달된 게이트 하이 전압(VGH)을 이용하여, 크로스토크 후보 영역 중에서 휘도를 보상할 보상 영역을 결정하는 과정이다.
도 12를 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 구동 방법은 피드백 라인(FBL1, FBL2)을 통해 전달된 게이트 하이 전압(VGH)을 이용하여, 크로스토크 후보 영역(Crosstalk candidate area) 중에서 휘도를 보상할 보상 영역(compensation area)을 선정할 수 있다.
보상 영역(compensation area)은 크로스토크 후보 영역(Crosstalk candidate area)의 게이트 하이 전압(VGH)이 커플링 등에 의해서 다른 영역과 상이한 값으로 변경되고, 데이터 전압의 편차(Vdata deviation)가 기준값(reference) 이하인 영역으로 선정될 수 있다.
제 1 데이터 라인 영역(DLA1)의 데이터 전압(Vdata)이 기준값(reference)을 초과하는 편차를 나타냄으로써 제 2 게이트 라인 영역(GLA2)을 크로스토크 후보 영역(Crosstalk candidate area)로 결정한 상태에서, 예를 들어, 제 1 게이트 라인 영역(GLA1)의 게이트 하이 전압(VGH)이 7V인데 반해서 제 2 게이트 라인 영역(GLA2)의 게이트 하이 전압(VGH)이 7.5V로 상승할 수 있다.
이 때, 크로스토크 후보 영역(Crosstalk candidate area) 중에서 제 1 데이터 라인 영역(DLA1)에 해당하는 부분(A2)은 데이터 전압의 편차(Vdata deviation)가 기준값(reference)을 초과하지만, 제 2 데이터 라인 영역(DLA2)에 해당하는 부분(B2)은 데이터 전압의 편차(Vdata deviation)가 기준값(reference) 이하가 된다.
이와 같이, 게이트 하이 전압(VGH)이 서로 다른 제 2 게이트 라인 영역(GLA2) 내에서 데이터 전압의 편차(Vdata deviation)가 상이한 일부 영역(B2)의 휘도가 변동되기 때문에, 해당 부분(B2)을 보상 영역으로 결정할 수 있다.
보상 영역(compensation area)에 보상 데이터를 공급하는 단계(S500)는 보상 영역(compensation area)의 휘도 변화를 감소시킬 수 있도록 보상 데이터를 계산하고, 이를 보상 영역(compensation area)에 공급하는 과정이다.
도 13은 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 보상 영역에 보상 데이터 전압을 인가하는 회로 구성의 예시이다.
도 13을 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 디스플레이 패널(110)에 스캔 신호(SCAN1-SCANn)을 인가하는 게이트 구동 회로(120), 디스플레이 패널(110)에 데이터 전압(Vdata)을 공급하는 데이터 구동 회로(130), 게이트 구동 회로(120)에 게이트 하이 전압(VGH)을 인가하는 파워 관리 회로(150), 및 피드백 라인을 통해 전달되는 피드백 게이트 하이 전압(VGH_FB)을 이용해서 데이터 구동 회로(130)에 보상 데이터(DATA_comp)를 공급하는 타이밍 컨트롤러(140)를 포함할 수 있다.
타이밍 컨트롤러(140)는 게이트 제어 신호(GCS)를 통해서 게이트 구동 회로(120)의 동작을 제어하고, 데이터 제어 신호(DCS)를 통해서 데이터 구동 회로(130)의 동작을 제어한다.
타이밍 컨트롤러(140)는 데이터 구동 회로(130)에 영상 데이터를 공급하기 때문에, 데이터 구동 회로(130)를 통해서 디스플레이 패널(110)의 각 서브픽셀(SP)에 공급되는 데이터 전압(Vdata)을 확인할 수 있다. 따라서, 타이밍 컨트롤러(140)는 디스플레이 패널(110)에 인가되는 데이터 전압(Vdata)의 분포로부터 데이터 라인 영역(DLA)에 형성되는 데이터 전압의 편차(Vdata deviation)를 확인할 수 있다.
이에 따라, 타이밍 컨트롤러(140)는 데이터 전압의 편차(Vdata deviation)가 기준값(reference)을 초과하는 영역을 크로스토크 후보 영역(Crosstalk candidate area)로 선정할 수 있다.
또한, 타이밍 컨트롤러(140)는 게이트 전압 라인(GVL)에 형성된 피드백 노드(FBN)드로부터 연장되는 피드백 라인(FBL)을 통해 피드백 게이트 하이 전압(VGH_FB)을 전달받는다. 이를 통해서 타이밍 컨트롤러(140)는 크로스토크 후보 영역(Crosstalk candidate area)에 대한 게이트 하이 전압(VGH)의 변동을 검출할 수 있다.
타이밍 컨트롤러(140)는 크로스토크 후보 영역(Crosstalk candidate area)의 게이트 하이 전압(VGH)이 커플링 등에 의해서 다른 영역과 상이한 값으로 변경되는 경우, 크로스토크 후보 영역(Crosstalk candidate area) 내에서 데이터 전압의 편차(Vdata deviation)가 기준값(reference) 이하인 영역을 보상 영역(compensation area)으로 선정할 수 있다.
타이밍 컨트롤러(140)는 보상 영역(compensation area)에 인가하는 영상 데이터(DATA)를 보상 데이터(DATA_comp)로 변경하여 공급함으로써, 보상된 데이터 전압(Vdata)이 보상 영역(compensation area)에 인가되도록 할 수 있다.
보상 영역(compensation area)에 인가할 최초의 데이터 전압(Vdata)이 127계조의 3.8V이고, 영상 데이터(DATA)를 데이터 전압(Vdata)으로 변환하는 디지털 아날로그 컨버터의 게인(Gain)이 0.8인데, 데이터 전압의 편차(Vdata deviation)에 의해서 게이트 하이 전압(VGH)이 7V에서 7.5V로 상승하는 경우를 가정해 보자.
이 경우, 보상 영역(compensation area)에서의 게이트 하이 전압(VGH) 상승에 의하여, 게이트 하이 전압(VGH)과 데이터 전압(Vdata) 사이의 차이가 증가하게 되어 보상 영역(compensation area)의 휘도가 증가할 수 있다.
이를 보상하기 위해서, 타이밍 컨트롤러(140)는 게이트 하이 전압(VGH)의 편차(7.5V - 7V = 0.5V)를 반영하여 보상 영역(compensation area)에 인가되는 영상 데이터(DATA)를 상승시킴으로써 게이트 하이 전압(VGH)과 데이터 전압(Vdata) 사이의 차이를 감소시킬 수 있다.
예를 들어, 타이밍 컨트롤러(140)는 게이트 하이 전압(VGH)의 편차(0.5)와 디지털 아날로그 컨버터의 게인(0.8)의 곱에 해당하는 전압(0.4V)을 최초 영상 데이터(3.8V)에 합산하여 보상 데이터(0.4V + 3.8V = 4.2V)를 산정하고, 이를 보상 영역(compensation area)에 인가함으로써, 게이트 하이 전압(VGH)과 데이터 전압(Vdata) 사이의 차이를 감소시켜서 휘도 변화를 완화시킬 수 있다.
도 14는 본 명세서의 일 실시예에 따른 디스플레이 장치에서, 보상 영역의 휘도 변화를 감소시킴으로써 크로스토크를 개선한 경우를 나타낸 도면이다.
도 14를 참조하면, 본 명세서의 일 실시예에 따른 디스플레이 장치(100)는 데이터 전압(Vdata)이 인가되는 제 1 방향에서 데이터 전압의 편차(Vdata deviation)가 기준값(reference)을 초과하는 경우, 제 2 방향으로 크로스토크 후보 영역(Crosstalk candidate area)을 선정할 수 있다. 여기에서는 제 2 게이트 라인 영역(GLA2)이 크로스토크 후보 영역(Crosstalk candidate area)이 된다.
또한, 크로스토크 후보 영역(Crosstalk candidate area)의 게이트 하이 전압(VGH)이 커플링 등에 의해서 변경되는 경우, 크로스토크 후보 영역(Crosstalk candidate area) 내에서 데이터 전압의 편차(Vdata deviation)가 기준값(reference) 이하인 영역을 보상 영역(compensation area)으로 선정할 수 있다. 여기에서는 제 2 게이트 라인 영역(GLA2)의 중앙 부분(B2)이 보상 영역(compensation area)이 된다.
본 명세서의 디스플레이 장치(100)는 게이트 하이 전압(VGH)의 편차를 반영하여 보상 영역(compensation area)에 인가되는 영상 데이터(DATA)를 보상 데이터(DATA_comp)로 변경하고, 이를 보상 영역(compensation area)에 인가함으로써 게이트 하이 전압(VGH)과 데이터 전압(Vdata) 사이의 차이를 감소시키고 크로스토크를 개선할 수 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 디스플레이 장치
110: 디스플레이 패널
120: 게이트 구동 회로
130: 데이터 구동 회로
140: 타이밍 컨트롤러
150: 파워 관리 회로
200: 호스트 시스템

Claims (15)

  1. 복수의 서브픽셀이 배치된 디스플레이 패널;
    영상 데이터를 데이터 전압으로 변환하고, 제 1 방향으로 연장되는 데이터 라인을 통해 상기 디스플레이 패널에 공급하는 데이터 구동 회로;
    게이트 전압 라인을 통해 인가되는 게이트 하이 전압 및 게이트 로우 전압을 이용하여 스캔 신호를 생성하고, 제 2 방향으로 연장되는 게이트 라인을 통해 상기 디스플레이 패널에 공급하는 게이트 구동 회로; 및
    상기 게이트 구동 회로와 상기 데이터 구동 회로를 제어하며, 상기 데이터 전압 및 상기 게이트 하이 전압의 변동으로 휘도가 변경되는 보상 영역에 보상 데이터를 공급하는 타이밍 컨트롤러를 포함하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 서브픽셀은
    발광 소자;
    상기 발광 소자에 구동 전류를 제공하는 구동 트랜지스터; 및
    상기 구동 트랜지스터와 전기적으로 연결된 복수의 스위칭 트랜지스터를 포함하고,
    상기 복수의 스위칭 트랜지스터는 산화물 트랜지스터를 포함하는 디스플레이 장치.를 포함하는 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 산화물 트랜지스터는 게이트 전극, 소스 전극, 및 드레인 전극을 포함하고,상기 산화물 트랜지스터의 게이트 전극은 상기 게이트 라인과 연결되고, 상기 소스 전극 및 상기 드레인 전극은 각각 상기 구동 트랜지스터의 드레인 전극 및 게이트 전극에 연결된 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 보상 영역은
    상기 데이터 라인을 통해 공급되는 상기 데이터 전압의 편차가 기준값을 초과하는 영역을 상기 제 2 방향에 대해서 크로스토크 후보 영역으로 선정하고,
    상기 크로스토크 후보 영역 내에서 상기 데이터 전압의 편차가 기준값 이하인 영역으로 결정되는 디스플레이 장치.
  5. 제 4 항에 있어서,
    상기 보상 영역은
    상기 크로스토크 후보 영역에 인가되는 상기 게이트 하이 전압이 변동되는 경우에 결정되는 디스플레이 장치.
  6. 제 4 항에 있어서,
    상기 기준값은
    상기 데이터 전압이 표현하는 전체 계조의 10% 이상 20% 이하에 해당하는 값으로 설정되는 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 타이밍 컨트롤러는
    상기 게이트 전압 라인의 특정 영역에 형성된 피드백 노드로부터 연장되는 피드백 라인을 통하여 상기 게이트 하이 전압을 피드백받는 디스플레이 장치.
  8. 제 1 항에 있어서,
    상기 타이밍 컨트롤러는
    상기 영상 데이터를 상기 데이터 전압으로 변환하는 디지털 아날로그 컨버터의 게인과 상기 게이트 하이 전압의 편차의 곱을 반영하여 보상 데이터를 결정하는 디스플레이 장치.
  9. 복수의 서브픽셀, 제 1 방향으로 연장되는 데이터 라인, 및 제 2 방향으로 연장되는 게이트 라인이 배치된 디스플레이 패널을 구동하는 방법에 있어서,
    데이터 라인 영역을 대상으로 데이터 전압의 편차를 검출하는 단계;
    상기 데이터 전압의 편차가 기준값을 초과하는 영역을 상기 제 2 방향에 대해서 크로스토크 후보 영역으로 선정하는 단계;
    게이트 라인 영역을 대상으로 게이트 하이 전압을 검출하는 단계;
    상기 크로스토크 후보 영역 내에서 보상 영역을 결정하는 단계; 및
    상기 보상 영역에 보상 데이터를 공급하는 단계를 포함하는 디스플레이 구동 방법.
  10. 제 9 항에 있어서,
    상기 서브픽셀은
    발광 소자;
    상기 발광 소자에 구동 전류를 제공하는 구동 트랜지스터; 및
    상기 구동 트랜지스터와 전기적으로 연결된 복수의 스위칭 트랜지스터를 포함하고,
    상기 데이터 전압 및 상기 게이트 전압은 상기 복수의 스위칭 트랜지스터에 인가되는 디스플레이 구동 방법.

  11. 제 10 항에 있어서,
    상기 복수의 스위칭 트랜지스터 중 적어도 하나는산화물 트랜지스터인 디스플레이 구동 방법.
  12. 제 9 항에 있어서,
    상기 보상 영역을 결정하는 단계는
    상기 데이터 전압의 편차를 상기 기준값과 비교하는 단계를 포함하고,
    상기 보상 영역은 상기 데이터 전압의 편차가 상기 기준값 이하인 영역인 디스플레이 구동 방법.
  13. 제 12 항에 있어서,
    상기 보상 영역을 결정하는 단계는
    상기 크로스토크 후보 영역에 인가되는 상기 게이트 하이 전압이 변동되는 경우에 결정되는 디스플레이 구동 방법.
  14. 제 9 항에 있어서,
    상기 기준값은
    상기 데이터 전압이 표현하는 전체 계조의 10% 이상 20% 이하에 해당하는 값인 디스플레이 구동 방법.
  15. 제 9 항에 있어서,
    상기 보상 데이터를 공급하는 단계는
    영상 데이터를 상기 데이터 전압으로 변환하는 디지털 아날로그 컨버터의 게인과 상기 게이트 하이 전압의 편차를 곱하는 단계를 포함하는 디스플레이 구동 방법.
KR1020210192047A 2021-12-30 2021-12-30 디스플레이 장치 및 디스플레이 구동 방법 KR20230102150A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210192047A KR20230102150A (ko) 2021-12-30 2021-12-30 디스플레이 장치 및 디스플레이 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210192047A KR20230102150A (ko) 2021-12-30 2021-12-30 디스플레이 장치 및 디스플레이 구동 방법

Publications (1)

Publication Number Publication Date
KR20230102150A true KR20230102150A (ko) 2023-07-07

Family

ID=87154046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210192047A KR20230102150A (ko) 2021-12-30 2021-12-30 디스플레이 장치 및 디스플레이 구동 방법

Country Status (1)

Country Link
KR (1) KR20230102150A (ko)

Similar Documents

Publication Publication Date Title
KR102632710B1 (ko) 화소 구동 회로를 포함한 전계발광 표시장치
US11436982B2 (en) Data driver circuit, controller, display device, and method of driving the same
CN114550658B (zh) 显示装置及其驱动方法
KR20210075435A (ko) 화소 구동 회로를 포함한 전계발광 표시장치
US11830443B2 (en) Display device, display panel, and display driving method having operation at a low driving frequency
US11854495B2 (en) Display device and display driving method
US20230410748A1 (en) Display Device, Driving Circuit and Display Driving Method
KR20210007508A (ko) 표시장치와 그 구동 방법
US11393374B2 (en) Display device and method of driving the same
US20230343843A1 (en) Display Device and Display Driving Method
US11935475B2 (en) Display device, driving circuit and display driving method
KR20190028057A (ko) 유기발광 표시장치 및 그 구동방법
KR20230060774A (ko) 전계발광 표시장치 및 이의 구동 방법
KR102482993B1 (ko) 유기 발광 다이오드 디스플레이 장치 및 그의 영상 처리 방법
KR20230102150A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR20210085502A (ko) 표시 장치
KR20230075010A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR20190081830A (ko) 유기발광 표시장치
KR20240014208A (ko) 디스플레이 장치 및 디스플레이 구동 방법
KR20170050749A (ko) 유기발광표시장치 및 그 보상 방법
KR20230099113A (ko) 표시장치 및 표시장치의 구동 방법
KR20230103681A (ko) 디스플레이 장치 및 그 구동 방법
KR20230093619A (ko) 서브픽셀 회로, 디스플레이 패널 및 디스플레이 장치
KR20230067896A (ko) 표시장치 및 데이터 구동 회로
KR20230081043A (ko) 디스플레이 장치 및 그 구동 방법