KR20230100004A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20230100004A
KR20230100004A KR1020210189513A KR20210189513A KR20230100004A KR 20230100004 A KR20230100004 A KR 20230100004A KR 1020210189513 A KR1020210189513 A KR 1020210189513A KR 20210189513 A KR20210189513 A KR 20210189513A KR 20230100004 A KR20230100004 A KR 20230100004A
Authority
KR
South Korea
Prior art keywords
area
layer
planarization layer
display
substrate
Prior art date
Application number
KR1020210189513A
Other languages
English (en)
Inventor
여준호
하용민
황한욱
강창헌
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210189513A priority Critical patent/KR20230100004A/ko
Priority to CN202211260947.7A priority patent/CN116419599A/zh
Priority to US18/065,613 priority patent/US20230205415A1/en
Publication of KR20230100004A publication Critical patent/KR20230100004A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
    • G06F3/0487—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser
    • G06F3/0488—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser using a touch-screen or digitiser, e.g. input of commands through traced gestures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/0009—Materials therefor
    • G02F1/0018—Electro-optical materials
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 명세서의 실시예들은, 표시장치에 관한 것으로서, 더욱 상세하게는, 기판, 기판 상에 위치하는 발광 소자와, 발광 소자를 구동하기 위한 적어도 하나의 트랜지스터를 포함하는 하나 이상의 서브픽셀이 배치되는 표시 영역, 및 표시 영역으로 둘러싸인 영역에서 기판의 적어도 일부가 제거된 오픈 영역을 포함하고, 표시 영역 및 오픈 영역과 중첩하여 위치하고, 발광 소자 상에 위치하는 평탄화층을 포함하는 표시장치를 제공함으로써, 오픈 영역의 주변에서 표시품질이 개선된 표시장치를 제공할 수 있다.

Description

표시장치{DISPLAY DEVICE}
본 개시의 실시예들은 표시장치에 관한 것이다.
기술 발전에 따라, 표시장치는 화상 표시 기능 이외에도, 촬영 기능 및 각종 감지 기능 등을 제공할 수 있다. 이를 위해, 표시장치는 카메라 및 감지 센서 등의 전자 광학 장치(수광 장치 또는 센서라고도 함)을 구비해야 한다.
전자 광학 장치는 표시장치의 전면에서의 빛을 수광 해야 하기 때문에, 수광이 유리한 곳에 설치되어야 한다. 따라서, 표시장치의 전면에 카메라(카메라 렌즈) 및 감지 센서가 노출될 수 있다. 이로 인해, 표시패널의 베젤이 넓어지거나 표시패널의 표시 영역에 노치부가 형성되어 이곳에 카메라 또는 감지 센서가 설치되고 있다.
표시패널의 전면에 베젤이 넓게 배치되거나, 또는 노치부가 배치될 경우, 표시패널에서 영상을 표시하는 표시 영역의 면적이 줄어드는 문제가 발생할 수 있다.
이에 따라, 표시패널의 표시 영역에서 기판의 적어도 일부를 제거하고, 기판의 적어도 일부가 제거된 영역과 중첩되도록 전자 광학 장치를 배치하여 표시 영역의 면적을 넓힌 “홀 인 액티브 에어리어(HiAA: Hole in Active Area)” 타입의 표시장치가 제안되고 있다.
이러한 “홀 인 액티브 에어리어(HiAA)” 타입의 표시장치는 표시패널에 기판의 적어도 일부가 제거된 오픈 영역을 포함할 수 있다.
오픈 영역의 주변에서는 기판의 제거로 인해 발생한 단차로 인해, 표시 품질이 나빠지는 문제가 발생할 수 있다. 이에 따라, 오픈 영역의 주변에서 표시품질을 개선할 수 있는 표시장치의 제공이 요구되는 실정이다.
본 명세서의 실시예들은 오픈 영역의 주변에서 표시품질이 개선된 표시장치를 제공할 수 있다.
본 명세서의 실시예들은 기판, 기판 상에 위치하는 발광 소자와, 발광 소자를 구동하기 위한 적어도 하나의 트랜지스터를 포함하는 하나 이상의 서브픽셀이 배치되는 표시 영역, 및 표시 영역으로 둘러싸인 영역에서 기판의 적어도 일부가 제거된 오픈 영역을 포함하고, 표시 영역 및 오픈 영역과 중첩하여 위치하고, 발광 소자 상에 위치하는 평탄화층을 포함하는 표시장치를 제공할 수 있다.
본 명세서의 실시예들에 의하면 오픈 영역의 주변에서 표시품질이 개선된 표시장치를 제공할 수 있다.
도 1은 본 명세서의 실시예들에 따른 표시장치의 시스템 구성도이다.
도 2는 본 명세서의 실시예들에 따른 표시패널에서 서브픽셀의 등가 회로이다.
도 3은 본 명세서의 실시예들에 따른 표시패널의 표시 영역의 단면도이다.
도 4는 오픈 영역을 구체적으로 설명하기 위한 도면이다.
도 5는 본 명세서의 실시예들에 따른 표시장치에서 오픈 영역의 주변에서 표시품질이 나빠지는 현상을 예시적으로 나타낸 도면이다.
도 6은 본 명세서의 실시예들에 따른 표시장치에서 웨이브니스 현상을 개선하기 위한 평탄화층이 더 배치된 표시패널을 설명하기 위한 도면이다.
도 7은 본 명세서의 실시예들에 따른 표시패널에서 도 6의 I-I' 라인을 따라 절단한 단면도이다.
도 8은 본 명세서의 실시예들에 따른 표시패널에서 도 6의 II-II' 라인을 따라 절단한 단면도이다.
도 9는 본 명세서의 실시예들에 따른 표시패널에서 도 6의 III-III'을 따라 절단한 단면도를 간단히 나타낸 도면이다.
도 10은 본 명세서의 실시예들에 따른 표시장치에서 웨이브니스 현상이 크게 완회된 실시예를 나타낸 도면이다.
이하, 본 개시의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시예들을 상세히 설명한다.
도 1은 본 명세서의 실시예들에 따른 표시장치(100)의 시스템 구성도이다.
도 1을 참조하면, 표시장치(100)는, 영상 표시를 위한 구성 요소들로서, 표시패널(110) 및 디스플레이 구동 회로를 포함할 수 있다.
디스플레이 구동 회로는 표시패널(110)을 구동하기 위한 회로로서, 데이터 구동 회로(120), 게이트 구동 회로(130), 및 디스플레이 컨트롤러(140) 등을 포함할 수 있다.
표시패널(110)은 영상이 표시되는 표시 영역(AA)과, 영상이 표시되지 않는 비표시 영역(NA)을 포함할 수 있다. 비표시 영역(NA)은 표시 영역(AA)의 외곽 영역일 수 있으며, 베젤(Bezel) 영역이라고도 한다. 비표시 영역(NA)의 전체 또는 일부는 표시장치(100)의 전면에서 보이는 영역이거나, 벤딩되어 표시장치(100)의 앞면에서 보이지 않는 영역일 수 있다.
표시패널(110)은 기판(SUB)과, 기판(SUB) 상에 배치된 다수의 서브픽셀(SP)들을 포함할 수 있다. 또한, 표시패널(110)은 다수의 서브픽셀(SP)들을 구동하기 위하여, 여러 가지 종류의 신호 라인들을 더 포함할 수 있다.
본 명세서의 실시예들에 따른 표시장치(100)는, 액정 표시장치 등일 수도 있고, 표시패널(110)이 자체적으로 발광하는 발광 표시장치일 수 있다. 본 명세서의 실시예들에 따른 표시장치(100)가 자체 발광 표시장치인 경우, 다수의 서브픽셀(SP)들 각각은 발광 소자를 포함할 수 있다.
예를 들어, 본 명세서의 실시예들에 따른 표시장치(100)는 발광 소자가 유기발광 다이오드(OLED: Organic Light Emitting Diode)로 구현된 유기발광 표시장치일 수 있다. 다른 예를 들어, 본 명세서의 실시예들에 따른 표시장치(100)는 발광 소자가 무기물 기반의 발광 다이오드로 구현된 무기발광 표시장치일 수 있다. 또 다른 예를 들어, 본 명세서의 실시예들에 따른 표시장치(100)는 발광 소자가 스스로 빛을 내는 반도체 결정인 퀀텀닷(Quantum dot)으로 구현된 퀀텀 닷 표시장치일 수 있다.
표시장치(100)의 타입에 따라 다수의 서브픽셀(SP)들 각각의 구조가 달라질 수 있다. 예를 들어, 표시장치(100)가 서브픽셀(SP)이 스스로 빛을 내는 자체 발광 표시장치인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 발광 소자, 하나 이상의 트랜지스터 및 하나 이상의 캐패시터를 포함할 수 있다.
예를 들어, 여러 가지 종류의 신호 라인들은 데이터 신호들(데이터 전압들, 또는 영상 신호들이라고도 함)을 전달하는 다수의 데이터 라인(DL)들 및 게이트 신호들(스캔 신호들이라고도 함)을 전달하는 다수의 게이트 라인(GL)들 등을 포함할 수 있다.
다수의 데이터 라인(DL)들 및 다수의 게이트 라인(GL)들은 서로 교차할 수 있다. 다수의 데이터 라인(DL)들 각각은 제1 방향으로 연장되면서 배치될 수 있다. 다수의 게이트 라인(GL)들 각각은 제2 방향으로 연장되면서 배치될 수 있다.
여기서, 제1 방향은 열(Column) 방향이고, 제2 방향은 행(Row) 방향일 수 있다. 제1 방향은 행 방향이고, 제2 방향은 열 방향일 수 있다.
데이터 구동 회로(120)는 다수의 데이터 라인(DL)들을 구동하기 위해 구성되는 회로로서, 다수의 데이터 라인(DL)들로 데이터 신호들을 출력할 수 있다. 게이트 구동 회로(130)는 다수의 게이트 라인(GL)들을 구동하기 위해 구성되는 회로로서, 다수의 게이트 라인(GL)들로 게이트 신호들을 출력할 수 있다.
디스플레이 컨트롤러(140)는 데이터 구동 회로(120) 및 게이트 구동 회로(130)를 제어하기 위해 구성되는 장치일 수 있다. 디스플레이 컨트롤러(140)는 다수의 데이터 라인(DL)들에 대한 구동 타이밍과 다수의 게이트 라인(GL)들에 대한 구동 타이밍을 제어할 수 있다.
디스플레이 컨트롤러(140)는 데이터 구동 회로(120)를 제어하기 위하여 데이터 구동 제어 신호(DCS)를 데이터 구동 회로(120)에 공급할 수 있다. 디스플레이 컨트롤러(140)는, 게이트 구동 회로(130)를 제어하기 위하여 게이트 구동 회로 제어 신호(GCS)를 게이트 구동 회로(130)에 공급할 수 있다.
디스플레이 컨트롤러(140)는 호스트 시스템(150)으로부터 입력 영상 데이터를 수신하여, 입력 영상 데이터를 토대로 영상 데이터(Data)를 데이터 구동 회로(120)로 공급할 수 있다.
데이터 구동 회로(120)는 디스플레이 컨트롤러(140)의 구동 타이밍 제어에 따라 다수의 데이터 라인(DL)들로 데이터 신호들을 공급할 수 있다.
데이터 구동 회로(120)는 디스플레이 컨트롤러(140)로부터 디지털 형태의 영상 데이터(Data)들을 수신하고, 수신된 영상 데이터(Data)를 아날로그 형태의 데이터 신호들로 변환하여 다수의 데이터 라인(DL)들로 출력할 수 있다.
게이트 구동 회로(130)는 디스플레이 컨트롤러(140)의 타이밍 제어에 따라 다수의 게이트 라인(GL)들로 게이트 신호들을 공급할 수 있다. 게이트 구동 회로(130)는 각종 게이트 구동 회로 제어 신호(GCS)와 함께 턴-온 레벨 전압에 해당하는 제1 게이트 전압 및 턴-오프 레벨 전압에 해당하는 제2 게이트 전압을 공급받아, 게이트 신호들을 생성하고, 생성된 게이트 신호들을 다수의 게이트 라인(GL)들로 공급할 수 있다.
예를 들어, 데이터 구동 회로(120)는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식으로 표시패널(110)과 연결되거나, 칩-온 글래스(COG: Chip On Glass), 또는 칩-온 패널(COP: Chip On Panel) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 칩-온 필름(COF: Chip On Film) 방식으로 구현되어 표시패널(110)과 연결될 수 있다.
게이트 구동 회로(130)는 테이프 오토메티드 본딩(TAB) 방식으로 표시패널(110)과 연결되거나, 칩-온 글래스(COG), 또는 칩-온 패널(COP) 방식으로 표시패널(110)의 본딩 패드에 연결되거나, 칩-온 필름(COF) 방식에 따라 표시패널(110)과 연결될 수 있다. 또는, 게이트 구동 회로(130)는 게이트 인 패널(GIP: Gate In Panel) 타입으로 표시패널(110)의 비표시 영역(NA)에 형성될 수 있다. 게이트 구동 회로(130)는 기판(SUB) 상에 배치되거나, 기판(SUB)에 연결될 수 있다. 즉, 게이트 구동 회로(130)는 게이트 인 패널(GIP) 타입인 경우, 기판(SUB)의 비표시 영역(NA)에 배치될 수 있다. 게이트 구동 회로(130)는 칩-온 글래스(COG) 타입, 칩-온 필름(COF) 타입 등인 경우 기판에 연결될 수 있다.
한편, 데이터 구동 회로(120) 및 게이트 구동 회로(130) 중 적어도 하나의 구동 회로는 표시패널(110)의 표시 영역(AA)에 배치될 수도 있다. 예를 들어, 데이터 구동 회로(120) 및 게이트 구동 회로(130) 중 적어도 하나의 구동 회로는 서브픽셀(SP)들과 중첩되지 않게 배치될 수도 있고, 서브픽셀(SP)들과 일부 또는 전체가 중첩되게 배치될 수도 있다.
데이터 구동 회로(120)는 표시패널(110)의 일측(예: 상측 또는 하측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 데이터 구동 회로(120)는 표시패널(110)의 양측(예: 상측과 하측)에 모두 연결되거나, 표시패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
게이트 구동 회로(130)는 표시패널(110)의 일측(예: 좌측 또는 우측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 게이트 구동 회로(130)는 표시패널(110)의 양측(예: 좌측과 우측)에 모두 연결되거나, 표시패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
디스플레이 컨트롤러(140)는, 데이터 구동 회로(120)와 별도의 부품으로 구현될 수도 있고, 또는 데이터 구동 회로(120)와 함께 통합되어 집적 회로로 구현될 수도 있다.
디스플레이 컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어 장치일 수 있으며, 또는 타이밍 컨트롤러와 다른 제어 장치일 수도 있고, 또는 제어 장치 내 회로일 수도 있다. 디스플레이 컨트롤러(140)는, IC(Integrated Circuit), FPGA(Field Programmable Gate Array), ASIC(Application Specific Integrated Circuit), 또는 프로세서(Processor) 등의 다양한 회로나 전자 부품으로 구현될 수 있다.
디스플레이 컨트롤러(140)는 인쇄 회로 기판(PCB: Printed Circuit Board), 연성 인쇄 회로 기판(FPCB: Flexible Printed Circuit Board) 등을 통해 데이터 구동 회로(120) 및 게이트 구동 회로(130)와 전기적으로 연결될 수 있다.
디스플레이 컨트롤러(140)는, 미리 정해진 하나 이상의 인터페이스에 따라 데이터 구동 회로(120)와 신호를 송수신할 수 있다. 여기서, 예를 들어, 인터페이스는 LVDS(Low Voltage Differential Signaling) 인터페이스, EPI 인터페이스, SPI(Serial Peripheral Interface) 등을 포함할 수 있다.
도 1을 참조하면, 본 명세서의 실시예들에 따른 표시장치(100)는 기판(SUB)의 적어도 일부가 제거된 하나 이상의 오픈 영역(OA: Open Area)을 포함할 수 있다.
오픈 영역(OA)과 적어도 일부가 중첩하는 영역에서 하나 이상의 전자 광학 장치(미도시)가 배치될 수 있다. 하나 이상의 전자 광학 장치는, 일례로, 카메라(이미지 센서) 등의 촬영 장치, 근접 센서 및 조도 센서 등의 감지 센서 등 중 하나 이상을 포함할 수 있다.
예를 들어, 제1 오픈 영역(OA1)의 아래에는 카메라 등의 촬영 장치가 위치할 수 있고, 제2 오픈 영역(OA2)에는 제1 오픈 영역(OA1)의 아래에는 감지 센서가 위치할 수 있다.
전자 광학 장치는 기판(SUB)의 아래에 위치할 수 있으며, 전자 광학 장치는 오픈 영역(OA)과 적어도 일부가 중첩하여 위치할 수 있다.
제1 오픈 영역(OA1)과 제2 오픈 영역(OA2)의 형상은 원형, 타원형, 사각형, 육각형, 또는 팔각형 등 다양한 모양을 가질 수 있다. 제1 오픈 영역(OA1)과 제2 오픈 영역(OA2)의 모양은 같을 수도 있지만, 다를 수도 있다. 제1 오픈 영역(OA1)의 면적은 제2 오픈 영역(OA2)의 면적과 같을 수도 있지만, 다를 수도 있다.
아래에서는, 설명의 편의를 위해, 제1 오픈 영역(OA1)의 모양이 타원형이고 제2 오픈 영역(OA2)의 모양이 원형인 실시예로 예를 들어 설명하지만, 본 발명이 이에 제한되는 것은 아니다.
한편, 하나 이상의 오픈 영역(OA)은 기판(SUB)이 제거된 영역에 위치하며, 이러한 오픈 영역(OA)은 서브픽셀(SP)이 배치되지 않는 비표시 영역(NA)일 수 있다.
표시 영역(AA) 내에 위치하는 오픈 영역(OA)은 “HiAA(Hole in Active Area)” 영역으로도 지칭된다.
기판(SUB) 상에 배치되는 신호 라인들(예: 데이터 라인(DL)들, 게이트 라인(GL)들 등)은 오픈 영역(OA)의 주변을 돌아서(또는 우회하여) 배치될 수 있다.
본 명세서의 실시예들에 따른 표시장치(100)는 영상 표시 기능뿐만 아니라 터치 센싱 기능을 더 제공하기 위하여, 터치 센서, 터치 센서를 센싱하여 손가락 또는 펜 등의 터치 오브젝트에 의해 터치가 발생했는지를 검출하거나 터치 위치를 검출하는 터치 센싱 회로를 포함할 수 있다.
터치 센싱 회로는 터치 센서를 구동하고 센싱하여 터치 센싱 데이터를 생성하여 출력하는 터치 구동 회로(160)와, 터치 센싱 데이터를 이용하여 터치 발생을 감지하거나 터치 위치를 검출할 수 있는 터치 컨트롤러(170) 등을 포함할 수 있다.
터치 센서는 다수의 터치 전극들을 포함할 수 있다. 터치 센서는 다수의 터치 전극들과 터치 구동 회로(160)를 전기적으로 연결해주기 위한 다수의 터치 라인을 더 포함할 수 있다.
터치 센서는 표시패널(110)의 외부에 터치 패널 형태로 존재할 수도 있고, 표시패널(110)의 내부에 존재할 수도 있다.
터치 센서가 패널 형태로 표시패널(110)의 외부에 존재하는 경우, 터치 센서는 외장형이라고 한다. 터치 센서가 외장형인 경우, 터치 패널과 표시패널(110)은 별도로 제작되어, 조립 과정에서 결합될 수 있다. 외장형의 터치 패널은 터치 패널용 기판 및 터치 패널용 기판 상의 다수의 터치 전극들 등을 포함할 수 있다.
터치 센서가 표시패널(110)의 내부에 존재하는 경우, 표시패널(110)의 제작 공정 중에 디스플레이 구동과 관련된 신호 라인들 및 전극들 등과 함께 기판(SUB) 상에 터치 센서가 형성될 수 있다.
터치 구동 회로(160)는 다수의 터치 전극들 중 적어도 하나로 터치 구동 신호를 공급하고, 다수의 터치 전극들 중 적어도 하나를 센싱하여 터치 센싱 데이터를 생성할 수 있다.
터치 센싱 회로는 셀프-캐패시턴스(Self-Capacitance) 센싱 방식 또는 뮤추얼-캐패시턴스(Mutual-Capacitance) 센싱 방식으로 터치 센싱을 수행할 수 있다.
터치 센싱 회로가 셀프-캐패시턴스 센싱 방식으로 터치 센싱을 수행하는 경우, 터치 센싱 회로는 각 터치 전극과 터치 오브젝트(예: 손가락, 펜 등) 사이에 캐패시턴스를 토대로 터치 센싱을 수행할 수 있다.
셀프-캐패시턴스 센싱 방식에 따르면, 다수의 터치 전극들 각각은 구동 터치 전극의 역할도 하고, 센싱 터치 전극의 역할도 할 수 있다. 터치 구동 회로(160)는 다수의 터치 전극들의 전체 또는 일부를 구동하고, 다수의 터치 전극들의 전체 또는 일부를 센싱할 수 있다.
터치 센싱 회로가 뮤추얼-캐패시턴스 센싱 방식으로 터치 센싱을 수행하는 경우, 터치 센싱 회로는 터치 전극들 사이의 캐패시턴스를 토대로 터치 센싱을 수행할 수 있다.
뮤추얼-캐패시턴스 센싱 방식에 따르면, 다수의 터치 전극들은 구동 터치 전극들과 센싱 터치 전극들로 나뉜다. 터치 구동 회로(160)는 구동 터치 전극들을 구동하고, 센싱 터치 전극들을 센싱할 수 있다.
터치 센싱 회로에 포함된 터치 구동 회로(160) 및 터치 컨트롤러(170)는 별도의 장치로 구현될 수도 있고, 하나의 장치로 구현될 수도 있다. 또한, 터치 구동 회로(160)와 데이터 구동 회로(120)는 별도의 장치로 구현될 수도 있고, 하나의 장치로 구현될 수도 있다.
표시장치(100)는 디스플레이 구동 회로 및/또는 터치 센싱 회로로 각종 전원을 공급하는 전원 공급 회로 등을 더 포함할 수 있다.
본 명세서의 실시예들에 따른 표시장치(100)는 스마트 폰, 태블릿 등의 모바일 단말기이거나 다양한 크기의 모니터나 텔레비전(TV) 등일 수 있으며, 이에 제한되지 않고, 정보나 영상을 표출할 수 있는 다양한 타입, 크기의 디스플레이 장치일 수 있다.
도 2는 본 명세서의 실시예들에 따른 표시패널(110)에서 서브픽셀(SP)의 등가 회로이다.
도 2를 참조하면, 표시패널(110)의 표시 영역(AA)에 배치된 서브픽셀(SP)들 각각은, 발광 소자(ED)와, 발광 소자(ED)를 구동하기 위한 구동 트랜지스터(DRT)와, 구동 트랜지스터(DRT)의 제1 노드(N1)로 데이터 전압(Vdata)을 전달해주기 위한 스캔 트랜지스터(SCT)와, 한 프레임 동안 일정 전압을 유지해주기 위한 스토리지 캐패시터(Cst) 등을 포함할 수 있다.
구동 트랜지스터(DRT)는 데이터 전압(Vdata)이 인가되는 제1 노드(N1), 발광 소자(ED)와 전기적으로 연결되는 제2 노드(N2), 및 구동 전압 라인(DVL)으로부터 고전위 공통 전압(ELVDD)이 인가되는 제3 노드(N3)를 포함할 수 있다. 구동 트랜지스터(DRT)에서, 제1 노드(N1)는 게이트 노드이고, 제2 노드(N2)는 소스 노드 또는 드레인 노드 중 어느 하나의 노드일 수 있고, 제3 노드(N3)는 상기 소스 노드 또는 드레인 노드 중 다른 하나의 노드일 수 있다.
발광 소자(ED)는 애노드 전극(AE), 발광층(EL) 및 캐소드 전극(CE)을 포함할 수 있다. 애노드 전극(AE)은 각 서브픽셀(SP)에 배치되는 픽셀 전극일 수 있으며, 각 서브픽셀(SP)의 구동 트랜지스터(DRT)의 제2 노드(N2)와 전기적으로 연결될 수 있다. 캐소드 전극(CE)은 다수의 서브픽셀(SP)에 공통으로 배치되는 공통 전극일 수 있으며, 저전위 공통 전압(ELVSS)이 인가될 수 있다.
예를 들어, 애노드 전극(AE)은 픽셀 전극일 수 있고, 캐소드 전극(CE)은 공통 전극일 수 있다. 이와 반대로, 애노드 전극(AE)은 공통 전극일 수 있고, 캐소드 전극(CE)은 픽셀 전극일 수 있다. 아래에서는, 설명의 편의를 위하여, 애노드 전극(AE)은 픽셀 전극이고, 캐소드 전극(CE)은 공통 전극인 것으로 가정한다.
예를 들어, 발광 소자(ED)는 유기발광 다이오드(OLED), 무기발광 다이오드, 또는 퀀텀닷 발광 소자 등일 수 있다. 이 경우, 발광 소자(ED)가 유기발광 다이오드인 경우, 발광 소자(ED)에서 발광층(EL)은 유기물이 포함된 유기 발광층을 포함할 수 있다.
스캔 트랜지스터(SCT)는, 게이트 라인(GL)을 통해 인가되는 게이트 신호인 스캔 신호(SCAN)에 의해 온-오프가 제어된다. 스캔 트랜지스터(SCT)는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 데이터 라인(DL) 사이의 전기적 연결을 스위칭 할 수 있다.
스토리지 캐패시터(Cst)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결될 수 있다.
각 서브픽셀(SP)은 도 2에 도시된 바와 같이, 두 개의 트랜지스터(DRT, SCT)와 한 개의 캐패시터(Cst)를 포함하는 2T(Transistor) 1C(Capacitor) 구조를 가질 수 있으며, 경우에 따라서, 한 개 이상의 트랜지스터를 더 포함하거나, 한 개 이상의 캐패시터를 더 포함할 수 있다.
스토리지 캐패시터(Cst)는, 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재할 수 있는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.
구동 트랜지스터(DRT) 및 스캔 트랜지스터(SCT) 각각은 n 타입 트랜지스터이거나, p 타입 트랜지스터일 수 있다.
각 서브픽셀(SP) 내 회로 소자들(특히, 발광 소자(ED))은 외부의 수분이나 산소 등에 취약하기 때문에, 외부의 수분이나 산소가 회로 소자들(특히 발광 소자(ED))로 침투하는 것을 방지하기 위한 봉지층(ENCAP)이 표시패널(110)에 배치될 수 있다. 봉지층(ENCAP)은 발광 소자(ED)들을 덮는 형태로 배치될 수 있다.
도 3은 본 명세서의 실시예들에 따른 표시패널(110)의 표시 영역(AA)의 단면도이다.
도 3을 참조하면, 기판(SUB)은 제1 기판(SUB1), 층간 절연막(IPD) 및 제2 기판(SUB2)을 포함할 수 있다. 층간 절연막(IPD)은 제1 기판(SUB1)과 제2 기판(SUB2) 사이에 위치할 수 있다. 기판(SUB)을 제1 기판(SUB1), 층간 절연막(IPD) 및 제2 기판(SUB2)으로 구성함으로써, 수분 침투를 방지할 수 있다. 예를 들어, 제1 기판(SUB1) 및 제2 기판(SUB2)은 폴리이미드(Polyimide, PI) 기판일 수 있다. 제1 기판(SUB1)을 1차 PI 기판이라고 하고, 제2 기판(SUB2)을 2차 PI 기판이라고 할 수 있다.
도 3을 참조하면, 기판(SUB) 상에는, 각종 패턴들, 예를 들면 구동 트랜지스터(DRT) 등의 트랜지스터를 형성하기 위한 각종 패턴들(ACT, SD1, GATE)과, 각종 절연막들(MBUF, ABUF1, ABUF2, GI, ILD1, ILD2, PAS0) 및 각종 금속 패턴(TM, GM, ML1, ML2) 등이 위치할 수 있다.
도 3을 참조하면, 제2 기판(SUB2) 상에 멀티 버퍼층(MBUF)이 배치될 수 있고, 멀티 버퍼층(MBUF) 상에 제1 액티브 버퍼층(ABUF1)이 배치될 수 있다.
제1 액티브 버퍼층(ABUF1) 상에 제1 금속층(ML1) 및 제2 금속층(ML2)이 배치될 수 있다. 여기서, 제1 금속층(ML1) 및 제2 금속층(ML2)은 빛을 쉴딩하는 라이트 쉴드 층(Light Shield, LS)일 수 있다.
제1 금속층(ML1) 및 제2 금속층(ML2) 상에 제2 액티브 버퍼층(ABUF2)이 배치될 수 있다.
게이트 절연막(GI)이 액티브 층(ACT)을 덮으면서 배치될 수 있다.
게이트 절연막(GI) 상에 구동 트랜지스터(DRT)의 게이트 전극(GATE)이 배치될 수 있다.
제1 층간 절연막(ILD1)이 게이트 전극(GATE) 및 게이트 물질 층(GM)을 덮으면서 배치될 수 있다. 제1 층간 절연막(ILD1) 상에 금속 패턴(TM)이 배치될 수 있다. 금속 패턴(TM)은 구동 트랜지스터(DRT)의 형성 위치와 다른 곳에 위치할 수 있다. 제2 층간 절연막(ILD2)이 제1 층간 절연막(ILD1) 상의 금속 패턴(TM)을 덮으면서 배치될 수 있다.
제2 층간 절연막(ILD2) 상에 2 개의 제1 소스-드레인 전극 물질 패턴(SD1)이 배치될 수 있다. 2 개의 제1 소스-드레인 전극 물질 패턴(SD1) 중 하나는 구동 트랜지스터(DRT)의 소스 노드이고, 나머지 하나는 구동 트랜지스터(DRT)의 드레인 노드이다.
2개의 제1 소스-드레인 전극 물질 패턴(SD1)은, 제2 층간 절연막(ILD2), 제1 층간 절연막(ILD1) 및 게이트 절연막(GI)의 컨택홀을 통해, 액티브 층(ACT)의 일측과 타측에 전기적으로 연결될 수 있다.
액티브 층(ACT)에서 게이트 전극(GATE)과 중첩되는 부분은 채널 영역이다. 2개의 제1 소스-드레인 전극 물질 패턴(SD1) 중 하나는 액티브 층(ACT)에서 채널 영역의 일 측과 연결될 수 있고, 2개의 제1 소스-드레인 전극 물질 패턴(SD1) 중 나머지 하나는 액티브 층(ACT)에서 채널 영역의 타 측과 연결될 수 있다.
패시베이션층(PAS0)이 2개의 제1 소스-드레인 전극 물질 패턴(SD1)을 덮으면서 배치된다. 패시베이션층(PAS0) 상에 평탄화층(PLN)이 배치될 수 있다. 평탄화층(PLN)은 제1 평탄화층(PLN1) 및 제2 평탄화층(PLN2)을 포함할 수 있다. 이러한 평탄화층(PLN)은, 평탄화 기능을 수행할 수 있는 유기 절연막층일 수 있다.
패시베이션층(PAS0) 상에 제1 평탄화층(PLN1)이 배치될 수 있다.
제1 평탄화층(PLN1) 상에 제2 소스-드레인 전극 물질 패턴(SD2)이 배치될 수 있다. 제2 소스-드레인 전극 물질 패턴(SD2)은 제1 평탄화층(PLN1)의 컨택홀을 통해 2개의 제1 소스-드레인 전극 물질 패턴(SD1) 중 하나(도 2의 서브픽셀(SP) 내 구동 트랜지스터(DRT)의 제2 노드(N2)와 대응됨)와 연결될 수 있다.
제2 평탄화층(PLN2)은 제2 소스-드레인 전극 물질 패턴(SD2)을 덮으면서 배치될 수 있다. 제2 평탄화층(PLN2) 위에 발광 소자(ED)가 배치될 수 있다.
발광 소자(ED)의 적층 구조를 살펴보면, 애노드 전극(AE)이 제2 평탄화층(PLN2) 상에 배치될 수 있다. 애노드 전극(AE)이 제2 평탄화층(PLN2)의 컨택홀을 통해 제2 소스-드레인 전극 물질 패턴(SD2)과 전기적으로 연결될 수 있다.
뱅크(BANK)가 애노드 전극(AE)의 일부를 덮으면서 배치될 수 있다. 서브픽셀(SP)의 발광 영역(EA)에 대응되는 뱅크(BANK)의 일부가 오픈될 수 있다.
애노드 전극(AE)의 일부가 뱅크(BANK)의 개구부(오픈 된 부분)로 노출될 수 있다. 발광층(EL)이 뱅크(BANK)의 측면과 뱅크(BANK)의 개구부(오픈 된 부분)에 위치할 수 있다. 발광층(EL)의 전체 또는 일부는 인접한 뱅크(BANK) 사이에 위치할 수 있다.
뱅크(BANK)의 개구부에서, 발광층(EL)은 애노드 전극(AE)과 접촉할 수 있다. 발광층(EL) 상에 캐소드 전극(CE)이 배치될 수 있다.
애노드 전극(AE), 발광층(EL) 및 캐소드 전극(CE)에 의해 발광 소자(ED)가 형성될 수 있다. 발광층(EL)은 유기막을 포함할 수 있다.
전술한 발광 소자(ED) 상에 봉지층(ENCAP)이 배치될 수 있다.
봉지층(ENCAP)은 단일층 구조 또는 다층 구조를 가질 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 봉지층(ENCAP)은 제1 봉지층(PAS1), 제2 봉지층(PCL1) 및 제3 봉지층(PAS2)을 포함할 수 있다.
예를 들어, 제1 봉지층(PAS1) 및 제3 봉지층(PAS2)은 무기막이고, 제2 봉지층(PCL1)은 유기막일 수 있다. 제1 봉지층(PAS1), 제2 봉지층(PCL1) 및 제3 봉지층(PAS2) 중에서 유기막인 제2 봉지층(PCL1)은 가장 두껍고, 평탄화층 역할을 할 수 있다.
제1 봉지층(PAS1)은 캐소드 전극(CE) 상에 배치되고, 발광 소자(ED)와 가장 인접하게 배치될 수 있다. 제1 봉지층(PAS1)은 저온 증착이 가능한 무기 절연 재질로 형성될 수 있다. 예를 들어, 제1 봉지층(PAS1)은 질화실리콘(SiNx), 산화실리콘(SiOx), 산화질화실리콘(SiON), 또는 산화 알루미늄(Al2O3) 등일 수 있다. 제1 봉지층(PAS1)이 저온 분위기에서 증착되기 때문에, 증착 공정 시, 제1 봉지층(PAS1)은 고온 분위기에 취약한 유기물을 포함하는 발광층(EL)이 손상되는 것을 방지할 수 있다.
제2 봉지층(PCL1)은 제1 봉지층(PAS1)보다 작은 면적으로 형성될 수 있다. 이 경우, 제2 봉지층(PCL1)은 제1 봉지층(PAS1)의 양 끝단을 노출시키도록 형성될 수 있다. 제2 봉지층(PCL1)은 표시장치(100)의 휘어짐에 따른 각 층들 간의 응력을 완화시키는 완충 역할을 하며, 평탄화 성능을 강화하는 역할을 할 수도 있다. 예를 들어, 제2 봉지층(PCL1)은 아크릴 수지, 에폭시 수지, 폴리이미드, 폴리에틸렌 또는 실리콘옥시카본(SiOC) 등일 수 있으며, 유기 절연 재질로 형성될 수 있다. 예를 들어, 제2 봉지층(PCL1)은 잉크젯 방식을 통해 형성될 수도 있다. 제2 봉지층(PCL1)은, 이물질 커버 층(PCL: Particle Cover Layer)이라고도 하며, 평탄화 기능이 우수하다. 따라서, 제2 봉지층(PCL1)은 하부 레이어의 단차를 보상할 수 있고, 평탄화 기능을 제공하기에 적합하다.
제3 무기 봉지층(PAS2)은 제2 봉지층(PCL1)이 형성된 기판(SUB) 상에 제2 봉지층(PCL1) 및 제1 봉지층(PAS1) 각각의 상부면 및 측면을 덮도록 형성될 수 있다. 제3 봉지층(PAS2)은 외부의 수분이나 산소가 제1 무기 봉지층(PAS1) 및 제2 봉지층(PCL1)으로 침투하는 것을 최소화하거나 차단할 수 있다. 예를 들어, 제3 봉지층(PAS2)은 질화실리콘(SiNx), 산화실리콘(SiOx), 산화질화실리콘(SiON), 또는 산화 알루미늄(Al2O3) 등과 같은 무기 절연 재질로 형성될 수 있다.
도 3을 참조하면, 봉지층(ENCAP) 상에 터치 센서(TS)가 배치될 수 있다. 터치 센서(TS) 구조에 대해 상세하게 설명하면, 아래와 같다.
봉지층(ENCAP) 상에 터치 버퍼막(T-BUF)이 배치될 수 있다. 터치 버퍼막(T-BUF) 상에 터치 센서(TS)가 배치될 수 있다.
터치 센서(TS)는 서로 다른 층에 위치하는 터치 센서 메탈(TSM)과 브릿지 메탈(BRG)을 포함할 수 있다.
터치 센서 메탈(TSM)과 브릿지 메탈(BRG) 사이에는 터치 층간 절연막(T-ILD)이 배치될 수 있다.
예를 들어, 터치 센서 메탈들(TSM)이 서로 인접하게 배치되는 제1 터치 센서 메탈(TSM), 제2 터치 센서 메탈(TSM) 및 제3 터치 센서 메탈(TSM)을 포함할 수 있다. 제1 터치 센서 메탈(TSM) 및 제2 터치 센서 메탈(TSM) 사이에 제3 터치 센서 메탈(TSM)이 있고, 제1 터치 센서 메탈(TSM) 및 제2 터치 센서 메탈(TSM)은 서로 전기적으로 연결되어야 할 때, 제1 터치 센서 메탈(TSM) 및 제2 터치 센서 메탈(TSM)은 다른 층에 있는 브릿지 메탈(BRG)을 통해 전기적으로 서로 연결될 수 있다. 브릿지 메탈(BRG)은 터치 층간 절연막(T-ILD)에 의해 제3 터치 센서 메탈(TSM)과 절연될 수 있다.
표시패널(110)에 터치 센서(TS)가 형성될 때, 공정에 이용되는 약액(현상액 또는 식각액 등)이 내부로 유입되거나, 외부로부터 수분이 유입될 수 있다. 터치 버퍼막(T-BUF) 상에 터치 센서(TS)가 배치됨으로써, 터치 센서(TS)의 제조 공정 시 약액이나 수분 등이, 유기물을 포함하는 발광층(EL)으로 침투하는 것이 방지될 수 있다. 이에 따라, 터치 버퍼막(T-BUF)은 약액 또는 수분에 취약한 발광층(EL)이 손상되는 것을 방지할 수 있다.
터치 버퍼막(T-BUF)은 고온에 취약한 유기물을 포함하는 발광층(EL)의 손상을 방지하기 위해, 일정 온도(예: 100도씨(˚C)) 이하의 저온에서 형성 가능하고, 1~3의 저유전율을 갖는 유기 절연 재질로 형성될 수 있다. 예를 들어, 터치 버퍼막(T-BUF)은, 아크릴 계열, 또는 실록산(Siloxan) 계열의 재질로 형성될 수 있다. 표시장치(100)의 휘어짐에 따라, 봉지층(ENCAP)이 손상될 수 있고, 터치 버퍼막(T-BUF) 상에 위치하는 터치 센서 메탈이 깨질 수 있다. 표시장치(100)가 휘어지더라도, 유기 절연 재질로 평탄화 성능을 가지는 터치 버퍼막(T-BUF)은 봉지층(ENCAP)의 손상 및/또는 터치 센서(TS)를 구성하는 메탈(TSM, BRG)의 깨짐 현상을 방지해줄 수 있다.
한편, 도 3을 참조하면, 보호층(PAC)이 터치 센서(TS)를 덮으면서 배치될 수 있다. 보호층(PAC)은 유기 절연막일 수 있다. 이러한 유기 절연막은, 일례로, 전술한 평탄화층(PLN)과 같은 물질일 수 있다. 이러한 유기 절연막은, 제2 봉지층(PCL2)과는 다른 물질로 형성되는 것일 수 있다. 예를 들어, 이러한 보호층(PAC)은 열경화성 수지를 포함할 수 있다.
도 4는 오픈 영역(OA)을 구체적으로 설명하기 위한 도면이다.
도 4를 참조하면, 기판(SUB)은 절단 라인(Trimming Line)을 따라 절단될 수 있다. 절단 라인의 외측에는 베젤 영역이 위치할 수 있다. 절단 라인의 외측과 표시 영역(AA)의 사이에 위치하는 이러한 베젤 영역은, “HiAA 베젤 영역”으로도 지칭된다.
“HiAA” 베젤 영역에는 절단 라인을 통해 외부에서 유입되는 수분의 투습 및 미세 크랙을 막기 위한 요철 패턴(미도시)이 기판(SUB) 상에 배치될 수 있다.
“HiAA 베젤 영역”을 포함하는 오픈 영역(OA)은, 영상이 표시되지 않는 비표시 영역(NA)일 수 있다.
도 5는 본 명세서의 실시예들에 따른 표시장치(100)에서 오픈 영역(OA)의 주변에서 표시품질이 나빠지는 현상을 예시적으로 나타낸 도면이다.
도 5를 참조하면, 오픈 영역(OA) 중 적어도 일부 영역에서 기판이 제거됨에 따라, 오픈 영역(OA)을 둘러싸는 띠 형태의 불량이 시인된다.
이러한 띠 현상의 불량이 발생하는 이유 중 한 가지는, 기판의 적어도 일부가 제거됨에 따라 표시패널의 전면에 배치되는 편광판(미도시)이 가라앉는 문제로 인해 발생하는 것일 수 있다.
즉, 외부광이 표시패널에 배치되는 금속 물질에 반사되어 표시장치(100)의 시인성이 나빠지는 것을 막기 위해 표시패널의 전면에 배치되는 편광판이 오픈 영역(OA)의 주변에서 가라앉아, 오픈 영역(OA)의 주변에서 띠 형태가 시인되는 불량 현상이 발생할 수 있다.
오픈 영역(OA)의 주변에서 띠 모양의 불량이 시인되는 현상은 “웨이브니스(Waviness) 현상”으로도 지칭된다.
이러한 웨이브니스 현상은 표시품질이 저하되는 한 가지 원인이 되므로, 이에 대한 해결 방안이 요구되는 실정이다.
도 6은 본 명세서의 실시예들에 따른 표시장치에서 웨이브니스 현상을 개선하기 위한 평탄화층(PCL2)이 더 배치된 표시패널(110)을 설명하기 위한 도면이다.
도 6을 참조하면, 본 명세서의 실시예들에 따른 표시장치는 표시 영역(AA)과 비표시 영역(NA) 중 적어도 일부 영역에 배치되는 평탄화층(PCL2)을 포함할 수 있다.
도 6을 참조하면, 평탄화층(PCL2)은 오픈 영역(OA)과 중첩하여 배치된다. 평탄화층(PCL2)은 오픈 영역(OA)과, 오픈 영역(OA2)을 둘러싸는 표시 영역(AA)에 배치될 수 있다.
평탄화층(PCL2)은, 보호층(PAC; 도 3을 참조) 상에 배치될 수 있다.
형탄화층(PCL2)은, 제2 봉지층(PCL1)과 동일한 물질로 기판(SUB) 상에 도포되며 배치될 수 있다. 평탄화층(PCL2)은 기판(SUB) 상에 도포되어, 자외선에 의해 경화될 수 있다. 평탄화층(PCL2)은 자외선에 의해 중합 반응을 개시하기 위한 물질인 광 개시제(미도시)를 포함할 수 있다.
평탄화층(PCL2)은 아크릴 수지, 에폭시 수지, 폴리이미드, 폴리에틸렌 또는 실리콘옥시카본(SiOC) 등일 수 있으며, 유기 절연 재질로 형성될 수 있다. 예를 들어, 평탄화층(PCL2)은 잉크젯 방식을 통해 형성될 수도 있다.
한편, 도 6을 참조하면, 본 명세서의 실시예들에 따른 표시패널(110)은 표시 영역(AA)과, 표시 영역(AA) 주변의 비표시 영역을 포함한다.
비표시 영역은, 베젤 영역과, 벤딩 영역(BA), 패드 영역(PA)을 포함할 수 있다.
먼저 표시 영역(AA)에는, 영상을 표시하기 위한 다수의 서브픽셀들이 위치한다. 또한, 표시 영역(AA)에는 하나 이상의 신호 라인(SL)이 배치된다.
이러한 신호 라인(SL)은, 서브픽셀에 데이터 신호를 공급하는 데이터 라인과, 서브픽셀에 게이트 신호를 공급하는 게이트 신호를 포함할 수 있다.
한편, 도 6에 도시된 신호 라인(SL)은 표시패널(110)에 내재된 터치 센서를 포함하는 것일 수 있다. 예를 들어, 신호 라인(SL)에는 터치 구동 회로에서 출력된 터치 구동 신호(Touch Driving Signal)가 입력될 수 있다. 예를 들어, 신호 라인(SL)에는 데이터 구동 회로에서 출력된 데이터 전압이 인가될 수 있다.
아래에서는, 신호 라인(SL)은 서브픽셀에 데이터 신호를 공급하는 데이터 라인인 것으로 가정하고 설명하지만, 이에 제한되지는 않는다.
도 6을 참조하면, 표시 영역(AA) 주변에는 베젤 영역이 위치할 수 있다. 예를 들어, 표시 영역(AA)의 상측에는 탑 베젤(Top Bezel)이 위치할 수 있고, 표시 영역(AA)의 좌측에는 좌측 베젤(Left bezel)이 위치할 수 있으며, 표시 영역(AA)의 우측에는 우측 베젤(Right Bezel)이 위치할 수 있고, 표시 영역(AA)의 하측에는 하측 베젤(Bottom Bezel)이 위치할 수 있다.
베젤 영역에는, 게이트 구동 회로가 게이트 인 패널(GIP) 타입으로 배치되거나, 게이트 구동 회로가 칩-온 글래스(COG) 타입, 칩-온 필름(COF) 타입 등으로 배치될 수 있다.
베젤 영역에는, 데이터 구동 회로가 테이프 오토메티드 본딩(TAB) 방식으로 표시패널(110)과 연결될 수 있다. 또는, 비표시 영역의 패드부(PAD)에서, 데이터 구동 회로가 칩-온 글래스(COG) 방식, 칩-온 패널(COP) 방식으로 표시패널(110)과 연결될 수 있다. 또는, 데이터 구동 회로가 칩-온 필름(COF) 방식으로 구현되어 베젤 영역에서 표시패널(110)과 연결될 수 있다.
도 6에서는 벤딩 영역(BA)과 패드 영역(PA)을 구분하기 위해 하측 베젤(Bottom Bezel)과 구분하여 표시하였다. 그러나, 벤딩 영역(BA)과 패드 영역(PA)은 하측 베젤(Bottom Bezel)에 포함되는 것일 수 있다. 본 명세서에서는, 설명의 편의를 위해, 하측 베젤(Bottom Bezel)과 벤딩 영역(BA)을 구분하여 설명하지만, 본 명세서의 실시예들에 따른 표시장치가 이에 제한되는 것은 아니다.
도 6을 참조하면, 하측 베젤(Bottom Bezel)의 아래에는, 벤딩 영역(BA)과 패드 영역(PA)이 위치할 수 있다.
표시패널(110)을 구성하는 기판은 벤딩 영역(BA)에서 벤딩되어, 패드 영역(PA)이 표시 영역(AA)의 배면 방향에 위치한다.
벤딩 영역(BA)에는, 패드부(PAD)와 신호 라인(SL)을 전기적으로 연결하기 위한 다수의 링크 라인(LL)들이 배치된다.
다수의 링크 라인(LL)들은, 벤딩 영역(BA)에서는 벤딩 축을 기준으로 벤딩 축과 수직 방향으로 배치된다. 다수의 링크 라인(LL)들은, 벤딩 영역(BA)의 상측 및 하측 중 적어도 일측에서, 상기 수직 방향으로부터 기울어진 사선 방향으로 배치될 수 있다.
패드부(PAD)는 외부에서 입력된 신호를 신호 라인(SL)으로 전달하거나, 신호 라인(SL)에서 입력된 신호를 외부로 전달하기 위한 적어도 하나의 핀을 포함할 수 있다.
예를 들어, 신호 라인(SL)이 데이터 라인이라면, 패드부(PAD)는 데이터 구동 회로와 연결되고, 패드부는 다수의 링크 라인(LL)들을 통해 표시 영역(AA)의 데이터 라인들과 전기적으로 연결된다.
데이터 구동 회로가 칩-온 패널(COP) 방식으로 위치하는 경우, 데이터 구동 회로는 패드부(PAD) 상에 위치할 수 있다.
도 6을 참조하면, 평탄화층(PCL2)은 좌측 베젤 영역, 우측 베젤 영역, 탑 베젤 영역 또는 하측 베젤 영역과 중첩하여 위치할 수 있다.
평탄화층(PCL2)은 벤딩 영역(BA)에 위치할 수 있다. 이에 따르면, 평탄화층(PCL2)은 다수의 링크 라인(LL)들과 중첩하여 위치할 수 있다. 평탄화층(PCL2)은 다수의 링크 라인(LL)들을 외부의 충격 등으로부터 보호하는 기능을 수행할 수 있다. 이에 따르면, 다수의 링크 라인(LL)들 상에 부분적으로 배치되는 마이크로 커버 레이어(Micro Cover Layer; MCL이라고도 함)를 삭제할 수 있어, 공정이 간편해지는 이점이 있다.
평탄화층(PCL2)은 벤딩 영역(BA)의 전체 영역에 위치할 수도 있고, 벤딩 영역(BA)의 적어도 일부 영역 상에 위치할 수도 있다. 이에 따르면, 벤딩 영역(BA)에는 평탄화층(PCL2)이 위치하는 영역과, 평탄화층(PCL2)이 위치하지 않는 영역이 모두 존재할 수 있다.
이에 따라, 평탄화층(PCL2)은 표시 영역(AA)부터 벤딩 영역(BA)까지 연장되어 배치됨으로써, 오픈 영역(OA)의 주변에서 표시품질을 개선하고, 벤딩 영역(BA)에서 다수의 링크 라인(LL)들을 보호할 수 있다.
도 7은 본 명세서의 실시예들에 따른 표시패널에서 도 6의 I-I' 라인을 따라 절단한 단면도이다.
도 7을 참조하면, 본 명세서의 실시예들에 따른 표시장치는, 터치 센서(TS) 평탄화층(PCL2)이 위치한다.
이러한 평탄화층(PCL2)은 표시 영역(AA)과 하측 베젤(Bottom Bezel)의 적어도 일부 영역에서, 보호층(PAC) 상에 위치할 수 있다.
경우에 따라, 본 명세서의 실시예들에 따른 표시장치는 평탄화층(PCL2)의 넘침 방지를 위해 구성되는 외측 댐(Outer Dam; 미도시)을 더 포함할 수 있다. 이러한 외측 댐은 하나 이상의 댐 구조물을 포함할 수 있다.
도 6을 참조하면, 평탄화층(PCL2)의 두께는 보호층(PAC)의 두께보다 두꺼울 수 있다.
예를 들어, 보호층(PAC)은 열경화가 적용되는 물질로 형성될 수 있다. 이에 따르면, 보호층(PAC)은 오픈 영역에서의 단차를 보상할 수 있을 정도로 두꺼운 두께로 형성하는 것이 어렵다. 따라서, 평탄화층(PCL2)은 보호층(PAC)과 다른 물질로 형성함으로써, 오픈 영역에서의 단차를 보상할 수 있을 정도로 충분히 두꺼운 두께로 형성하는 것이 가능하다. 예를 들어, 평탄화층(PCL2)의 두께는 약 14μm 이상일 수 있다.
한편, 링크 라인(LL)들 상에는 제2 평탄화층(PLN2)이 위치할 수 있으며, 제2 평탄화층(PLN2) 상에, 평탄화층(PCL2)이 위치할 수 있다.
제2 평탄화층(PLN2)은 박막 트랜지스터의 소스 전극과 드레인 전극의 형성으로 인한 단차를 보상하기 위한 목적으로 형성되므로, 제2 평탄화층(PLN2)의 두께는 상대적으로 얇은 두께로 형성된다.
따라서, 다수의 링크 라인(LL)들 상에 제2 평탄화층(PLN2)을 배치하는 것만으로는 다수의 링크 라인(LL)들을 외부의 충격으로부터 보호하기에 충분하지 않을 수 있다. 이에 따라, 제2 평탄화층(PLN2) 상에 평탄화층(PCL2)을 배치함으로써 다수의 링크 라인(LL)들에 대한 보호 효과를 더욱 높일 수 있다.
도 8은 본 명세서의 실시예들에 따른 표시패널에서 도 6의 II-II' 라인을 따라 절단한 단면도이다.
도 8을 참조하면, 평탄화층(PCL2)의 일측 끝단은 기판(SUB)의 일측 끝단과 일치할 수 있다. 예를 들어, 평탄화층(PCL2)의 일측 끝단은 좌측 베젤(Left Bezel) 또는 우측 베젤(Right Bezel)에서 기판(SUB)의 일측 끝단과 일치할 수 있다.
평탄화층(PCL2)은 기판(SUB)과 함께 절단 라인(Trimming Line)을 따라 절단될 수 있다.
이에 따르면, 평탄화층(PCL2)의 일측 끝단에는 절단 라인(Trimming Line)에서의 절단으로 인한 절단의 흔적이 남아있을 수 있다.
이에 따르면, 평탄화층(PCL2)의 일측 끝단은 액체의 표면 장력 등으로 인한 굽은 면이 없이, 기판(SUB)의 밑면에 대하여 수직 방향으로 배치될 수 있다.
한편, 도 8을 참조하면, 내측 댐(DMI)은 하나 이상의 댐 구조물을 포함할 수 있다. 평탄화층(PCL2)은 내측 댐(DMI) 상에 위치할 수 있다.
내측 댐(DMI)은 2중층 이상의 댐 구조물을 포함할 수 있다. 예를 들어, 댐 구조물은 뱅크(BANK)를 포함할 수 있다. 예를 들어, 댐 구조물은 스페이서(SPC)를 포함할 수 있다.
도 8을 참조하면, 평탄화층(PCL2)은 기판(SUB)에 닿을 수 있다. 기판(SUB) 상에서 멀티 버퍼층(MBUF) 등이 위치하지 않는 영역에서, 평탄화층(PCL2)은 기판(SUB)에 닿을 수 있다.
이에 따라, 본 명세서의 실시예들에 따른 표시장치는 표시 영역(AA)의 가장자리 영역(예: 오픈 영역과 인접한 베젤 영역 등)에서 발생할 수 있는 웨이브니스(Waviness) 불량이 개선된 표시장치를 제공할 수 있다.
도 9는 본 명세서의 실시예들에 따른 표시패널에서 도 6의 III-III'을 따라 절단한 단면도를 간단히 나타낸 도면이다.
도 9를 참조하면, 본 명세서의 실시예들에 따른 표시장치는 오픈 영역(OA)에서 기판(SUB)의 적어도 일부가 제거된다.
오픈 영역(OA)과 적어도 일부가 중첩하는 영역에 전자 광학 장치(910)가 배치될 수 있다. 평탄화층(PCL2)은 전자 광학 장치(910) 상의 적어도 일부 영역에 위치할 수 있다.
기판(SUB) 상에 위치하는 구성으로서, 제2 봉지층(PCL1)과 평탄화층(PCL2)만을 간단히 도시하였다.
제2 봉지층(PCL1)은 오픈 영역(OA)과 중첩되지 않고 위치한다. 이에 반해, 평탄화층(PCL2)은 오픈 영역(OA)과 중첩하여 위치할 수 있다.
평탄화층(PCL2)은 기판(SUB)이 벤딩된 벤딩 영역(BA)에서 기판(SUB) 상에 위치할 수 있다. 벤딩 영역(BA)에서 평탄화층(PCL2)은 상기 기판(SUB)의 벤딩 방향에 따라 구부러져 배치될 수 있다. 평탄화층(PCL2)은, 벤딩 영역(BA)에서 기판(SUB)의 배면 방향으로 구부러질 수 있다.
이에 따르면, 평탄화층(PCL2)에 의해 오픈 영역(OA) 주변의 표시 영역이 평탄화될 수 있다.
도 10은 본 명세서의 실시예들에 따른 표시장치에서 웨이브니스 현상이 크게 완회된 실시예를 나타낸 도면이다.
도 10을 참조하면, 본 명세서의 실시예들에 따른 표시장치는 평탄화층을 더 포함함으로써, 오픈 영역(OA)의 주변에서 웨이브니스 현상이 크게 개선된다.
이에 따라, 본 명세서의 실시예들은 오픈 영역의 주변에서 표시품질이 개선된 표시장치를 제공할 수 있다.
이상에서 설명한 본 명세서의 실시예들을 간략하게 설명하면 아래와 같다.
본 명세서의 실시예들은, 기판(SUB), 상기 기판(SUB) 상에 위치하는 발광 소자(ED)와, 상기 발광 소자(ED)를 구동하기 위한 적어도 하나의 트랜지스터(예: 구동 트랜지스터(DRT))를 포함하는 하나 이상의 서브픽셀(SP)이 배치되는 표시 영역(AA), 및 상기 표시 영역(AA)으로 둘러싸인 영역에서 상기 기판(SUB)의 적어도 일부가 제거된 오픈 영역(OA)을 포함하고, 상기 표시 영역(AA) 및 상기 오픈 영역(OA)과 중첩하여 위치하고, 상기 발광 소자(ED) 상에 위치하는 평탄화층(PCL2)을 포함하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 오픈 영역(OA)은 영상이 표시되지 않는 비표시 영역(NA)인 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 비표시 영역(NA)은 상기 표시 영역(AA)의 주변에서 상기 기판(SUB)의 적어도 일부가 구부러진 벤딩 영역(BA)을 더 포함하고, 상기 평탄화층(PCL2)은 상기 표시 영역(AA)으로부터 상기 벤딩 영역(BA)까지 연장되어 위치하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 벤딩 영역(BA)에서 상기 평탄화층(PCL2)은 상기 기판(SUB)의 벤딩 방향에 따라 구부러져 배치되는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 비표시 영역(NA)은 집적 회로(예: 소스 드라이버 집적 회로)가 배치되는 패드부(PAD)가 위치하는 패드 영역(PA)을 포함하고, 상기 벤딩 영역(BA)은 상기 표시 영역(AA)과 상기 패드 영역(BA)의 사이에 위치하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 표시 영역(AA)에는 상기 하나 이상의 서브픽셀(SP)과 전기적으로 연결되는 다수의 데이터 라인(DL)들이 상기 기판(SUB) 상에 배치되고, 상기 벤딩 영역(BA)에서, 상기 기판(SUB)과 상기 평탄화층(PLN) 사이에 상기 다수의 데이터 라인(DL)들과 전기적으로 연결되는 다수의 링크 라인(LL)들이 위치하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 벤딩 영역(BA)에서 상기 기판(SUB) 상에 상기 평탄화층(PCL2)이 위치하는 영역과 상기 평탄화층(PCL2)이 위치하지 않는 영역이 모두 존재하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 표시 영역(AA)에서 상기 발광 소자(ED)를 덮으면서 위치하는 적어도 하나의 봉지층(ENCAP)을 더 포함하고, 상기 평탄화층(PCL2)은 상기 적어도 하나의 봉지층(ENCAP) 상에 위치하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 적어도 하나의 봉지층(ENCAP)은 유기물을 포함하는 유기 봉지층(PCL1)을 포함하고, 상기 평탄화층(PCL2)과 상기 유기 봉지층(PCL1)은 같은 물질로 형성되는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 적어도 하나의 봉지층(ENCAP) 상에 위치하고, 터치 센싱을 위한 터치 구동 신호가 인가되는 터치 센서(TS), 상기 터치 센서(TS)에 상기 터치 구동 신호를 인가하는 터치 구동 회로(160), 및 상기 터치 센서(TS) 상에 위치하는 보호층(PAC)을 더 포함하고, 상기 평탄화층(PCL2)은 상기 보호층(PAC) 상에 위치하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 평탄화층(PCL2)의 두께는 상기 보호층(PAC)의 두께보다 두꺼운 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 평탄화층(PCL2)은 광 개시제를 더 포함하고, 상기 광 개시제는 자외선에 의해 중합을 개시하는 물질인 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 평탄화층(PCL2)의 일측 끝단과 상기 기판(SUB)의 일측 끝단은 일치하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 평탄화층(PCL2)의 일측 끝단은 상기 기판(SUB)의 밑면에 수직하게 위치하는 표시장치(100)를 제공할 수 있다.
본 명세서의 실시예들은, 상기 평탄화층(PCL2)은 상기 오픈 영역(OA)과 상기 표시 영역(AA) 사이에서 상기 기판(SUB)의 제거에 따른 단차를 보상하기 위해 구성되는 표시장치(100)를 제공할 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 개시된 실시예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치 110: 표시패널
120: 데이터 구동 회로 130: 게이트 구동 회로
140: 디스플레이 컨트롤러 150: 호스트 시스템
160: 터치 구동 회로 170: 터치 컨트롤러
910: 전자 광학 장치

Claims (15)

  1. 기판;
    상기 기판 상에 위치하는 발광 소자와, 상기 발광 소자를 구동하기 위한 적어도 하나의 트랜지스터를 포함하는 하나 이상의 서브픽셀이 배치되는 표시 영역;
    상기 표시 영역으로 둘러싸인 영역에서 상기 기판의 적어도 일부가 제거된 오픈 영역을 포함하고,
    상기 표시 영역 및 상기 오픈 영역과 중첩하여 위치하고, 상기 발광 소자 상에 위치하는 평탄화층을 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 오픈 영역은 영상이 표시되지 않는 비표시 영역인 표시장치.
  3. 제2항에 있어서,
    상기 비표시 영역은 상기 표시 영역의 주변에서 상기 기판의 적어도 일부가 구부러진 벤딩 영역을 더 포함하고,
    상기 평탄화층은 상기 표시 영역으로부터 상기 벤딩 영역까지 연장되어 위치하는 표시장치.
  4. 제3항에 있어서,
    상기 벤딩 영역에서 상기 평탄화층은 상기 기판의 벤딩 방향에 따라 구부러져 배치되는 표시장치.
  5. 제3항에 있어서,
    상기 비표시 영역은 집적 회로가 배치되는 패드부가 위치하는 패드 영역을 포함하고,
    상기 벤딩 영역은 상기 표시 영역과 상기 패드 영역의 사이에 위치하는 표시장치.
  6. 제3항에 있어서,
    상기 표시 영역에는 상기 하나 이상의 서브픽셀과 전기적으로 연결되는 다수의 데이터 라인들이 상기 기판 상에 배치되고,
    상기 벤딩 영역에서, 상기 기판과 상기 평탄화층 사이에 상기 다수의 데이터 라인들과 전기적으로 연결되는 다수의 링크 라인들이 위치하는 표시장치.
  7. 제3항에 있어서,
    상기 벤딩 영역에서 상기 기판 상에 상기 평탄화층이 위치하는 영역과 상기 평탄화층이 위치하지 않는 영역이 모두 존재하는 표시장치.
  8. 제1항에 있어서,
    상기 표시 영역에서 상기 발광 소자를 덮으면서 위치하는 적어도 하나의 봉지층을 더 포함하고,
    상기 평탄화층은 상기 적어도 하나의 봉지층 상에 위치하는 표시장치.
  9. 제8항에 있어서,
    상기 적어도 하나의 봉지층은 유기물을 포함하는 유기 봉지층을 포함하고,
    상기 평탄화층과 상기 유기 봉지층은 같은 물질로 형성되는 표시장치.
  10. 제8항에 있어서,
    상기 적어도 하나의 봉지층 상에 위치하고, 터치 센싱을 위한 터치 구동 신호가 인가되는 터치 센서;
    상기 터치 센서에 상기 터치 구동 신호를 인가하는 터치 구동 회로; 및
    상기 터치 센서 상에 위치하는 보호층을 더 포함하고,
    상기 평탄화층은 상기 보호층 상에 위치하는 표시장치.
  11. 제10항에 있어서,
    상기 평탄화층의 두께는 상기 보호층의 두께보다 두꺼운 표시장치.
  12. 제1항에 있어서,
    상기 평탄화층은 광 개시제를 더 포함하고,
    상기 광 개시제는 자외선에 의해 중합을 개시하는 물질인 표시장치.
  13. 제1항에 있어서,
    상기 평탄화층의 일측 끝단과 상기 기판의 일측 끝단은 일치하는 표시장치.
  14. 제1항에 있어서,
    상기 평탄화층의 일측 끝단은 상기 기판의 밑면에 수직하게 위치하는 표시장치.
  15. 제1항에 있어서,
    상기 평탄화층은 상기 오픈 영역과 상기 표시 영역 사이에서 상기 기판의 제거에 따른 단차를 보상하기 위해 구성되는 표시장치.

KR1020210189513A 2021-12-28 2021-12-28 표시장치 KR20230100004A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210189513A KR20230100004A (ko) 2021-12-28 2021-12-28 표시장치
CN202211260947.7A CN116419599A (zh) 2021-12-28 2022-10-14 显示装置
US18/065,613 US20230205415A1 (en) 2021-12-28 2022-12-13 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210189513A KR20230100004A (ko) 2021-12-28 2021-12-28 표시장치

Publications (1)

Publication Number Publication Date
KR20230100004A true KR20230100004A (ko) 2023-07-05

Family

ID=86897715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210189513A KR20230100004A (ko) 2021-12-28 2021-12-28 표시장치

Country Status (3)

Country Link
US (1) US20230205415A1 (ko)
KR (1) KR20230100004A (ko)
CN (1) CN116419599A (ko)

Also Published As

Publication number Publication date
US20230205415A1 (en) 2023-06-29
CN116419599A (zh) 2023-07-11

Similar Documents

Publication Publication Date Title
US20230214067A1 (en) Display Device
CN115835691A (zh) 基板、显示面板和包括该显示面板的显示装置
US11387294B2 (en) Display device
KR20230100004A (ko) 표시장치
US20230189573A1 (en) Touch display device
KR20230099978A (ko) 표시장치
JP7475413B2 (ja) 表示装置及び表示パネル
US20230157090A1 (en) Display device
US20230200186A1 (en) Display device and manufacturing method thereof
US20240188360A1 (en) Flexible display device
US11869448B2 (en) Display device and display driving method
US20230200185A1 (en) Display Device
US20230165070A1 (en) Display device
US20230200135A1 (en) Display Device for Improving Displaying Quality and Display Panel Thereof
KR20230100057A (ko) 표시장치
KR20230103186A (ko) 표시 장치
KR20230100202A (ko) 표시장치 및 집적 회로
KR20230036485A (ko) 표시 장치 및 그 동작 방법
KR20230103557A (ko) 표시 장치
KR20230069571A (ko) 표시장치
KR20230036012A (ko) 표시 장치 및 표시 패널
KR20230072121A (ko) 표시 장치
KR20230082149A (ko) 표시패널 및 표시 장치
KR20230091373A (ko) 표시장치 및 그의 구동방법
KR20230100485A (ko) 표시 패널 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination