KR20230095331A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230095331A
KR20230095331A KR1020210184704A KR20210184704A KR20230095331A KR 20230095331 A KR20230095331 A KR 20230095331A KR 1020210184704 A KR1020210184704 A KR 1020210184704A KR 20210184704 A KR20210184704 A KR 20210184704A KR 20230095331 A KR20230095331 A KR 20230095331A
Authority
KR
South Korea
Prior art keywords
source
drain electrode
pixel electrode
electrode pattern
display device
Prior art date
Application number
KR1020210184704A
Other languages
English (en)
Inventor
조승완
우창승
장동민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210184704A priority Critical patent/KR20230095331A/ko
Priority to US17/978,748 priority patent/US20230197898A1/en
Priority to EP22206611.0A priority patent/EP4203653A1/en
Priority to CN202211412655.0A priority patent/CN116347934A/zh
Priority to TW111145995A priority patent/TWI843309B/zh
Priority to JP2022200169A priority patent/JP2023093367A/ja
Publication of KR20230095331A publication Critical patent/KR20230095331A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시의 실시예들은, 표시 장치에 관한 것으로서, 더욱 상세하게는, 발광 영역의 중심부를 우회하며 링 형상인 제1 우회부를 가지는 제1 소스-드레인 전극 패턴을 포함함으로써, 픽셀 전극이 볼록한 형상을 가져 픽셀 전극에서 반사된 빛에 의해 레인보우 무라 현상이 발생하는 것을 예방할 수 있는 표시 장치를 제공할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 개시의 실시예들은 표시 장치에 관한 것이다.
표시 장치는 외부에 광이 존재하는 조건에서도 사용자가 표시된 정보를 용이하게 식별할 수 있도록 하기 위하여 외부 광에 대한 반사율을 낮추는 것이 요구된다.
표시 장치는 발광 소자와 발광 소자를 구동하기 위한 다양한 회로 소자들을 포함하는 다수의 픽셀을 포함할 수 있다. 그러나, 발광 소자 및 회로 소자를 구성하는 다양한 물질층에 의하여 외부 광이 반사될 경우, 표시장치를 사용하는 사용자가 표시 장치에 표시된 정보를 식별하기 어려운 문제가 있다.
종래 표시 장치는 외부 광의 반사율을 낮추기 위하여 편광판을 사용하였다. 편광판을 사용할 경우 외부 광의 반사율은 효과적으로 낮출 수 있었으나, 편광판이 고가의 소재로서 표시 장치의 제조 비용을 상승시키며, 표시 장치의 두께를 얇게 하는데 제약이 있으며, 발광 소자에서 방출된 빛이 편광판을 통과하면서 밝기가 감소하는 문제가 있다.
디스플레이 기술 분야에서, 고가이며 표시 장치의 밝기를 크게 감소시키는 편광판을 사용하지 않고도 낮은 반사율을 구현하는 기술이 연구되고 있다. 그러나, 편광판을 삭제할 경우 픽셀을 구성하는 회로 소자에서 반사된 빛에 의하여 이른바 레인보우 무라(rainbow mura) 현상이 발생하는 문제점이 있었다. 이에, 본 개시의 발명자들은 편광판을 사용하지 않아 표시 장치의 밝기를 향상시킬 수 있으면서도 레인보우 무라 현상을 억제할 수 있는 표시장치를 발명하였다.
본 개시의 실시예들은 발광 영역의 중심부를 우회하며 링 형상인 제1 우회부를 가지는 제1 소스-드레인 전극 패턴을 포함하는 표시 장치를 제공할 수 있다.
본 개시의 실시예들은 발광 영역. 픽셀 전극 및 제1 우회부를 가지는 제1 소스-드레인 전극 패턴을 포함하는 표시 장치를 제공할 수 있다.
픽셀 전극은 적어도 일부가 발광 영역에 위치한다.
제1 우회부는 발광 영역의 중심부를 우회하며 링 형상이다.
본 개시의 실시예들에 의하면, 발광 영역의 중심부를 우회하며 링 형상인 제1 우회부를 가지는 제1 소스-드레인 전극 패턴을 포함하여 제1 소스-드레인 전극이 픽셀 전극 하부에 위치하지 않아 볼록한 형태의 픽셀 전극에서 반사된 빛에 의해 발생하는 레인보우 무라를 예방할 수 있는 표시 장치를 제공할 수 있다.
도 1은 본 개시의 실시예들에 따른 표시 장치의 시스템 구성도이다.
도 2는 본 개시의 실시예들에 따른 표시 장치의 서브 픽셀 회로도이다.
도 3 및 도 4는 본 개시의 실시예들에 따른 표시 장치의 평면도이다.
도 5는 도 3의 X-Y의 단면도이다.
도 6 및 도 7은 본 개시의 실시예들에 따른 표시 장치의 평면도이다.
도 8은 도 6의 X-Y의 단면도이다.
도 9는 본 개시의 비교예에 따른 표시 장치의 평면도이다.
도 10은 도 9의 X-Y의 단면도이다.
도 11은 본 개시의 실시예들에 따른 표시 장치의 평면도이다.
도 12는 도 11의 X-Y의 단면도이다.
도 13은 본 개시의 비교예들에 따른 표시 장치의 평면도이다.
도 14는 도 13의 X-Y의 단면도이다.
도 15는 본 개시의 비교예에 따른 표시 장치의 단면도이다.
이하, 본 개시의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시예들을 상세히 설명한다.
도 1은 본 개시의 실시 예들에 따른 표시 장치(100)의 시스템 구성도이다.
도 1을 참조하면, 본 개시의 실시 예들에 따른 표시 장치(100)는 표시 패널(PNL)과, 표시 패널(PNL)을 구동하기 위한 구동 회로를 포함할 수 있다.
구동 회로는 데이터 구동 회로(DDIC) 및 게이트 구동 회로(GDIC) 등을 포함할 수 있으며, 데이터 구동 회로(DDIC) 및 게이트 구동 회로(GDIC)를 제어하는 컨트롤러(CTR)를 더 포함할 수 있다.
표시 패널(PNL)은 기판(SUB)과, 기판(SUB) 상에 배치되는 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL) 등의 신호 배선들을 포함할 수 있다. 표시 패널(PNL)은 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)과 연결된 다수의 서브 픽셀(SP)을 포함할 수 있다.
표시 패널(PNL)은 영상이 표시되는 표시 영역(DA)과 영상이 표시되지 않는 비-표시 영역(NDA)을 포함할 수 있다. 표시 패널(PNL)에서, 표시 영역(DA)에는 이미지를 표시하기 위한 다수의 서브 픽셀(SP)이 배치되고, 비-표시 영역(NDA)에는 구동 회로들(DDIC, GDIC, CTR)이 전기적으로 연결되거나 구동 회로들(DDIC, GDIC, CTR)이 실장 될 수 있고, 집적회로 또는 인쇄회로 등이 연결되는 패드부가 배치될 수도 있다.
데이터 구동 회로(DDIC)는 다수의 데이터 라인(DL)을 구동하기 위한 회로로서, 다수의 데이터 라인(DL)으로 데이터 신호들을 공급할 수 있다. 게이트 구동 회로(GDIC)는 다수의 게이트 라인(GL)을 구동하기 위한 회로서, 다수의 게이트 라인(GL)으로 게이트 신호들을 공급할 수 있다. 컨트롤러(CTR)는 데이터 구동 회로(DDIC)의 동작 타이밍을 제어하기 위하여 데이터 제어 신호(DCS)를 데이터 구동 회로(DDIC)에 공급할 수 있다. 컨트롤러(CTR)는 게이트 구동 회로(GDIC)의 동작 타이밍을 제어하기 위한 게이트 제어 신호(GCS)를 게이트 구동 회로(GDIC)에 공급할 수 있다.
컨트롤러(CTR)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동 회로(DDIC)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data)를 데이터 구동 회로(DDIC)에 공급하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 제어할 수 있다.
컨트롤러(CTR)는, 게이트 구동 회로(GDIC)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력할 수 있다.
컨트롤러(CTR)는, 데이터 구동 회로(DDIC)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력할 수 있다.
컨트롤러(CTR)는, 데이터 구동 회로(DDIC)와 별도의 부품으로 구현될 수도 있고, 데이터 구동 회로(DDIC)와 함께 통합되어 집적회로로 구현될 수 있다.
데이터 구동 회로(DDIC)는, 컨트롤러(CTR)로부터 영상 데이터(Data)를 입력 받아 다수의 데이터 라인(DL)로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 구동 회로(DDIC)는 소스 구동 회로라고도 한다.
이러한 데이터 구동 회로(DDIC)는 하나 이상의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함할 수 있다.
예를 들어, 각 소스 드라이버 집적회로(SDIC)는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식으로 표시 패널(PNL)과 연결되거나, 칩 온 글래스(COG: Chip On Glass) 또는 칩 온 패널(COP: Chip On Panel) 방식으로 표시 패널(PNL)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF: Chip On Film) 방식으로 구현되어 표시 패널(PNL)과 연결될 수 있다.
게이트 구동 회로(GDIC)는 컨트롤러(CTR)의 제어에 따라, 턴-온 레벨 전압의 게이트 신호를 출력하거나 턴-오프 레벨 전압의 게이트 신호를 출력할 수 있다. 게이트 구동 회로(GDIC)는 다수의 게이트 라인(GL)으로 턴-온 레벨 전압의 게이트 신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동할 수 있다.
게이트 구동 회로(GDIC)는 테이프 오토메티드 본딩(TAB) 방식으로 표시 패널(PNL)과 연결되거나, 칩 온 글래스(COG) 또는 칩 온 패널(COP) 방식으로 표시 패널(PNL)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF) 방식에 따라 표시 패널(PNL)과 연결될 수 있다. 또는, 게이트 구동 회로(GDIC)는 게이트 인 패널(GIP: Gate In Panel) 타입으로 표시 패널(PNL)의 비-표시 영역(NDA)에 형성될 수 있다. 게이트 구동 회로(GDIC)는 기판(SUB) 상에 배치되거나 기판(SUB)에 연결될 수 있다. 즉, 게이트 구동 회로(GDIC)는 GIP 타입인 경우 기판(SUB)의 비-표시 영역(NDA)에 배치될 수 있다. 게이트 구동 회로(GDIC)는 칩 온 글래스(COG) 타입, 칩 온 필름(COF) 타입 등인 경우 기판(SUB)에 연결될 수 있다.
한편, 데이터 구동 회로(DDIC) 및 게이트 구동 회로(GDIC) 중 적어도 하나의 구동 회로는 표시 영역(DA)에 배치될 수도 있다. 예를 들어, 데이터 구동 회로(DDIC) 및 게이트 구동 회로(GDIC) 중 적어도 하나의 구동 회로는 서브 픽셀들(SP)과 중첩되지 않게 배치될 수도 있고, 서브 픽셀들(SP)과 일부 또는 전체가 중첩되게 배치될 수도 있다.
데이터 구동 회로(DDIC)는, 게이트 구동 회로(GDIC)에 의해 특정 게이트 라인(GL)이 열리면, 컨트롤러(CTR)로부터 수신한 영상 데이터(Data)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)으로 공급할 수 있다.
데이터 구동 회로(DDIC)는 표시 패널(PNL)의 일 측(예: 상측 또는 하측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 데이터 구동 회로(DDIC)는 표시 패널(PNL)의 양 측(예: 상측과 하측)에 모두 연결되거나, 표시 패널(PNL)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
게이트 구동 회로(GDIC)는 표시 패널(PNL)의 일 측(예: 좌측 또는 우측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 게이트 구동 회로(GDIC)는 표시 패널(PNL)의 양 측(예: 좌측과 우측)에 모두 연결되거나, 표시 패널(PNL)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
컨트롤러(CTR)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행할 수 있는 제어장치일 수 있으며, 타이밍 컨트롤러와 다른 제어장치일 수도 있으며, 제어장치 내 회로일 수도 있다. 컨트롤러(CTR)는, IC (Integrate Circuit), FPGA (Field Programmable Gate Array), ASIC (Application Specific Integrated Circuit), 또는 프로세서(Processor) 등의 다양한 회로나 전자 부품으로 구현될 수 있다.
컨트롤러(CTR)는 인쇄회로기판, 연성 인쇄회로 등에 실장되고, 인쇄회로기판, 연성 인쇄회로 등을 통해 데이터 구동 회로(DDIC) 및 게이트 구동 회로(GDIC)와 전기적으로 연결될 수 있다.
본 실시예들에 따른 표시 장치(100)는, 액정표시장치 등의 백 라이트 유닛을 포함하는 디스플레이일 수도 있고, OLED(Organic Light Emitting Diode) 디스플레이, 퀀텀닷(Quantum Dot) 디스플레이, 마이크로 LED (Micro Light Emitting Diode) 디스플레이 등의 자발광 디스플레이일 수 있다.
본 실시예들에 따른 표시 장치(100)가 OLED 디스플레이인 경우, 각 서브 픽셀(SP)은 스스로 빛을 내는 유기발광다이오드(OLED)를 발광소자로서 포함할 수 있다. 본 실시예들에 따른 표시 장치(100)가 퀀텀닷 디스플레이인 경우, 각 서브 픽셀(SP)은 스스로 빛을 내는 반도체 결정인 퀀텀닷(Quantum Dot)으로 만들어진 발광소자를 포함할 수 있다. 본 실시예들에 따른 표시 장치(100)가 마이크로 LED 디스플레이인 경우, 각 서브 픽셀(SP)은 스스로 빛을 내고 무기물을 기반으로 만들어진 마이크로 LED (Micro Light Emitting Diode)를 발광소자로서 포함할 수 있다.
도 2는 본 개시의 실시 예들에 따른 표시 장치(100)의 서브 픽셀(SP)의 등가 회로이고, 도 3은 본 개시의 실시 예들에 따른 표시 장치(100)의 서브 픽셀(SP)의 다른 등가 회로이다.
도 2를 참조하면, 본 개시의 실시예들에 따른 표시 장치(100)의 표시 패널(PNL)에 배치된 다수의 서브 픽셀(SP) 각각은 발광소자(210), 구동 트랜지스터(DRT), 스캔 트랜지스터(SCT) 및 스토리지 캐패시터(Cst)를 포함할 수 있다.
도 2를 참조하면, 발광소자(210)는 픽셀 전극(220)과 공통 전극(CE)을 포함하고, 픽셀 전극(220)과 공통 전극(CE) 사이에 위치하는 발광층(EL)을 포함할 수 있다.
발광소자(210)의 픽셀 전극(220)은 각 서브 픽셀(SP)마다 배치되는 전극이고, 공통 전극(CE)은 모든 서브 픽셀(SP)에 공통으로 배치되는 전극일 수 있다. 여기서, 픽셀 전극(220)은 애노드 전극이고 공통 전극(CE)은 캐소드 전극일 수 있다. 반대로, 픽셀 전극(220)은 캐소드 전극이고 공통 전극(CE)은 애노드 전극일 수 있다.
예를 들어, 발광소자(210)는 유기발광다이오드(OLED), 발광다이오드(LED) 또는 퀀텀닷 발광소자 등일 수 있다.
구동 트랜지스터(DRT)는 발광소자(210)를 구동하기 위한 트랜지스터로서, 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3) 등을 포함할 수 있다.
구동 트랜지스터(DRT)의 제1 노드(N1)는 구동 트랜지스터(DRT)의 게이트 노드일 수 있으며, 스캔 트랜지스터(SCT)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다. 구동 트랜지스터(DRT)의 제2 노드(N2)는 구동 트랜지스터(DRT)의 소스 노드 또는 드레인 노드일 수 있으며, 센싱 트랜지스터(SENT)의 소스 노드 또는 드레인 노드와 전기적으로 연결되고, 발광소자(210)의 픽셀 전극(220)과도 전기적으로 연결될 수 있다. 구동 트랜지스터(DRT)의 제3 노드(N3)는 구동전압(EVDD)을 공급하는 구동전압 라인(DVL)과 전기적으로 연결될 수 있다.
스캔 트랜지스터(SCT)는 게이트 신호의 일종인 스캔 신호(SCAN)에 의해 제어되며 구동 트랜지스터(DRT)의 제1 노드(N1)와 데이터 라인(DL) 사이에 연결될 수 있다. 다시 말해, 스캔 트랜지스터(SCT)는, 게이트 라인(GL)의 한 종류인 스캔 신호 라인(SCL)에서 공급되는 스캔 신호(SCAN)에 따라 턴-온 또는 턴-오프 되어, 데이터 라인(DL)과 구동 트랜지스터(DRT)의 제1 노드(N1) 간의 연결을 제어할 수 있다.
스캔 트랜지스터(SCT)는, 턴-온 레벨 전압을 갖는 스캔 신호(SCAN)에 의해 턴-온 되어, 데이터 라인(DL)에서 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DRT)의 제1 노드(N1)에 전달해줄 수 있다.
여기서, 스캔 트랜지스터(SCT)가 n 타입 트랜지스터인 경우, 스캔 신호(SCAN)의 턴-온 레벨 전압은 하이 레벨 전압일 수 있다. 스캔 트랜지스터(SCT)가 p 타입 트랜지스터인 경우, 스캔 신호(SCAN)의 턴-온 레벨 전압은 로우 레벨 전압일 수 있다.
스토리지 캐패시터(Cst)는 구동 트랜지스터(DRT)의 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 스토리지 캐패시터(Cst)는 양 단의 전압 차이에 해당하는 전하량이 충전되고, 정해진 프레임 시간 동안, 양 단의 전압 차이를 유지하는 역할을 해준다. 이에 따라, 정해진 프레임 시간 동안, 해당 서브 픽셀(SP)은 발광할 수 있다.
본 개시의 실시예들에 따른 표시 장치는, 발광 영역, 픽셀 전극 및 제1 소스-드레인 전극 패턴을 포함한다.
도 3 및 도 4는 본 개시의 실시예들에 따른 표시 장치의 평면도이다.
도 3을 참고하면, 표시 장치는 픽셀 전극(220), 제1 소스-드레인 전극 패턴(330), 제2 소스-드레인 전극 패턴(340) 및 뱅크(BANK)를 포함할 수 있다.
픽셀 전극(220)은 적어도 일부가 발광 영역에 위치한다. 발광 영역은, 뱅크(BANK)에 의해 정의될 수 있으며, 뱅크(BANK)가 오픈된 뱅크(BANK)의 개구 영역을 지칭할 수 있다.
제1 소스-드레인 전극 패턴(330)은 표시 장치에 포함되는 발광 소자의 픽셀 전극(220)과 픽셀 회로를 구성하는 트랜지스터의 소스-드레인 전극을 전기적으로 연결하는 전극 패턴층일 수 있다. 제1 소스-드레인 전극 패턴(330)은 하나의 층 상에 위치하는 동일한 물질층을 지칭하거나, 하나의 패터닝 공정에 의해 형성된 동일한 물질층을 지칭할 수 있다. 제1 소스-드레인 전극 패턴(330)을 구성하는 물질층은 트랜지스터의 소스-드레인 전극을 발광 소자와 연결하는 역할 외에도 표시 장치에 포함되는 다양한 회로 소자 및 배선으로서 사용될 수 있다. 예를 들어, 제1 소스-드레인 전극 패턴(330)은 일부분이 발광 소자의 픽셀 전극(220)과 직접적으로 연결되는 패턴층일 수 있다.
제1 소스-드레인 전극 패턴(330)이 발광 영역의 중심부를 우회하며 링 형상인 제1 우회부를 포함한다. 제1 소스-드레인 전극 패턴(330)이 발광 영역의 중심부를 우회하는 제1 우회부를 포함함으로써, 제1 소스-드레인 전극 패턴(330)은 뱅크(BANK)가 오픈된 발광 영역에서 픽셀 전극(220) 하부에 위치하지 않는다. 따라서, 픽셀 전극(220) 하부에 제1 소스-드레인 전극 패턴(330)이 위치하지 않으므로, 픽셀 전극(220)의 단면 형상이 볼록해져 발생하는 레인보우 무라 현상을 예방할 수 있다.
제1 소스 드레인 전극 패턴(330)은 픽셀 전극(220)과 중첩되지 않도록 위치할 수 있다. 제1 소스-드레인 전극 패턴(330)이 픽셀 전극(220)과 중첩되지 않도록 위치할 경우 픽셀 전극(220)의 단면 형상이 실질적으로 평평한 형상을 가질 수 있으므로, 볼록한 형상을 가진 픽셀 전극에서 빛이 반사되어 발생하는 레인보우 무라 현상을 예방할 수 있다.
제2 소스-드레인 전극 패턴(340)은 표시 장치에 포함되는 발광 소자의 픽셀 전극(220)과 픽셀 회로를 구성하는 트랜지스터의 소스-드레인 전극을 전기적으로 연결하는 전극 패턴층으로서, 제1 소스-드레인 전극 패턴(330)과는 상이한 패턴층일 수 있다. 제2 소스-드레인 전극 패턴(340)은 하나의 층 상에 위치하는 동일한 물질층을 지칭하거나, 하나의 패터닝 공정에 의해 형성된 동일한 물질층을 지칭할 수 있다. 제2 소스-드레인 전극 패턴(340)을 구성하는 물질층은 트랜지스터의 소스-드레인 전극을 발광 소자와 연결하는 역할 외에도 표시 장치에 포함되는 다양한 회로 소자 및 배선으로서 사용될 수 있다. 예를 들어, 제2 소스-드레인 전극 패턴(340)은 제1 소스-드레인 전극 패턴(330)보다 기판 측에 인접하여 위치하면서, 일부분이 제1 소스-드레인 전극 패턴(330)을 픽셀 회로를 구성하는 트랜지스터의 소스-드레인 전극과 전기적으로 연결하는 패턴층일 수 있다.
도 4를 참고하면, 제1 소스-드레인 전극 패턴(330)이 링 형상인 제1 우회부를 가지는 것을 알 수 있다. 본 개시에 있어서 링 형상이라는 것은 가운데 부분이 뚫려 있는 임의의 형상으로서 제1 소스-드레인 전극 패턴(330)이 발광 영역의 중심부를 우회할 수 있는 모든 임의의 형상을 의미할 수 있다.
도 5는 도 3의 X-Y 부분의 단면도이다.
도 5를 참고하면, 표시 장치는 발광 영역(550), 픽셀 전극(220) 및 제1 우회부(531)를 가지는 제1 소스-드레인 전극 패턴을 포함한다.
발광 영역(550)은 발광 소자에 의해 빛이 방출되는 영역으로서 뱅크(BANK)에 의해 정의될 수 있다. 발광 영역(550)은 발광 소자가 위치하면서 뱅크(BANK)가 오픈된 영역일 수 있다.
픽셀 전극(220)은 적어도 일부가 발광 영역(550)에 위치한다. 예를 들어, 픽셀 전극(220)은 뱅크(BANK)에 의해 가려진 영역을 제외한 나머지 부분이 발광 영역(550)에 위치할 수 있다. 발광 소자는 픽셀 전극(220)을 포함하고, 전면 발광 형식일 수 있다.
제1 소스-드레인 전극 패턴은 발광 영역의 중심부(551)를 우회하며 링 형상인 제1 우회부(531)를 가진다. 제1 우회부(531)는, 도 2에 표시한 제1 소스-드레인 전극 패턴(330)의 일부분으로서 발광 영역의 중심부를 우회하는 링 형상인 제1 소스-드레인 전극 패턴의 일부를 지칭할 수 있다.
제1 소스-드레인 전극 패턴이 제1 우회부(531)를 가지므로, 제1 소스-드레인 전극 패턴이 픽셀 전극(220)과 중첩되지 않도록 위치할 수 있다. 즉, 제1 소스-드레인 전극 패턴이 픽셀 전극(220)의 중심부(522) 및 주변부(521)와 중첩되지 않도록 위치할 수 있다. 이러한 예시에서 픽셀 전극(220)은 실질적으로 평평한 형상을 가질 수 있으며, 픽셀 전극이 볼록한 형상을 가질 때 발생하는 레인보우 무라 현상을 예방할 수 있다.
본 개시에 있어서 픽셀 전극(220)의 주변부(521)는 발광 영역(550)과 중첩되지 않는 픽셀 전극(220)의 일부분을 의미할 수 있다. 픽셀 전극(220)의 중심부(522)는 픽셀 전극(220)에 있어서 픽셀 전극(220)의 주변부(521)를 제외한 일부분을 의미할 수 있다.
제1 소스-드레인 전극 패턴은 기판(SUB) 상에 위치하는 트랜지스터의 소스-드레인 전극과 픽셀 전극(220)을 전기적으로 연결하기 위해 형성되는 전극과 동일한 물질층을 지칭할 수 있다. 제1 소스-드레인 전극 패턴은 트랜지스터의 소스-드레인과 픽셀 전극을 전기적으로 연결하는 용도로 사용되는 부분 외에도, 표시 장치의 각종 배선 및 회로 소자의 일부로서 사용되는 부분도 포함할 수 있다.
기판(SUB) 상에 제1 평탄화층(560a)이 위치하고, 제1 평탄화층(560a) 상에 제2 평탄화층(560b)이 위치하고, 제2 평탄화층(560b) 상에 뱅크(BANK)가 위치할 수 있다.
기판(SUB) 상에는 제2 소스-드레인 전극 패턴(340)이 위치할 수 있다. 제2 소스-드레인 전극 패턴(340)은 기판(SUB) 상에 위치하는 트랜지스터의 소스-드레인 전극과 픽셀 전극(220)을 연결하기 위해 형성되는 전극과 동일한 물질층으로서, 제1 소스-드레인 전극 패턴이 위치하는 층과 상이한 다른 층에 위치하는 것을 지칭할 수 있다. 제2 소스-드레인 전극 패턴은 트랜지스터의 소스-드레인과 픽셀 전극을 전기적으로 연결하는 용도로 사용되는 부분 외에도, 표시 장치의 각종 배선 및 회로 소자의 일부로서 사용되는 부분도 포함할 수 있다.
제1 소스-드레인 전극 패턴 및 제2 소스-드레인 전극 패턴(340)을 포함하는 실시예들에 있어서, 픽셀 전극(220)과 보다 가깝게 위치하는 제1 소스-드레인 전극 패턴이 발광 영역(550)의 중심부(551)를 우회하는 제1 우회부(531)를 포함함으로써 픽셀 전극(220)이 볼록한 형상을 가져 레인보우 무라 형상이 발생하는 것을 보다 효과적으로 예방할 수 있다.
제2 소스-드레인 전극 패턴(340)은 제1 소스-드레인 전극 패턴에 의해 픽셀 전극(220)과 전기적으로 연결될 수 있다. 제1 소스-드레인 전극 패턴이 제2 소스 드레인 전극 패턴(340)과 픽셀 전극(220) 사이에 위치하므로, 제2 소스-드레인 전극 패턴(340)은 제1 소스-드레인 전극 패턴에 의해 픽셀 전극과 전기적으로 연결될 수 있다.
제1 소스-드레인 전극 패턴과 제2 소스-드레인 전극 패턴(340)은 서로 상이한 층 상에 위치할 수 있다. 제1 소스-드레인 전극 패턴의 일부분인 제1 우회부(531)가 제2 소스-드레인 전극 패턴(340)과 상이한 층 상에 위치하는 것을 알 수 있다.
제1 소스-드레인 전극 패턴은 제2 소스-드레인 전극 패턴(340)보다 픽셀 전극(220)에 인접하여 위치할 수 있다. 제1 소스-드레인 전극 패턴이 제2 소스-드레인 전극 패턴(340)보다 픽셀 전극(220)에 인접하여 위치한다는 것은, 제1 소스-드레인 전극 패턴이 위치하는 층(도 5에서는 제1 평탄화층(560a))이 제2 소스-드레인 전극 패턴이 위치하는 층(도 5에서는 기판(SUB))보다 픽셀 전극(220)에 가까운 층이라는 것을 의미할 수 있다. 제1 소스-드레인 전극 패턴의 일부분인 제1 우회부(531)가 제2 소스-드레인 전극 패턴(340)보다 픽셀 전극(220)에 인접하여 위치하는 것을 알 수 있다.
제2 소스-드레인 전극 패턴(340)은 발광 영역(550)의 중심부(551)를 관통할 수 있다. 예를 들어, 제2 소스-드레인 전극 패턴(340)은 제1 소스-드레인 전극 패턴보다 픽셀 전극(220)에서 멀리 위치하고, 제2 소스-드레인 전극 패턴(340)과 픽셀 전극(220) 사이에 두 개의 평탄화층(560a, 560b)이 위치하므로, 제2 소스-드레인 전극 패턴(340)이 픽셀 전극(220)이 위치하는 발광 영역(550)의 중심부를 관통하더라도 픽셀 전극(220)이 볼록한 형상을 갖지 않으므로 레인보우 무라 현상이 발생하지 않는다.
도 6 및 도 7은 본 개시의 실시예들에 따른 표시 장치의 평면도이다.
도 6을 참고하면, 픽셀 전극(220)의 적어도 일부가 뱅크(BANK)가 오픈된 발광 영역에 위치하고, 제1 소스-드레인 전극 패턴(330)은 제1 우회부가 픽셀 전극(220)의 주변부와 중첩되도록 위치할 수 있다.
도 7을 참고하면, 제1 소스-드레인 전극 패턴(330)이 링 형상인 제1 우회부를 가지는 것을 알 수 있다. 다만, 도 4와 비교할 때 도 7의 제1 소스-드레인 전극 패턴(330)은 픽셀 전극의 주변부와 중첩되도록 위치하며, 제1 우회부의 크기가 상대적으로 더 작은 것을 알 수 있다.
도 8은 도 6의 X-Y 부분의 단면도이다.
도 8을 참고하면, 제1 소스-드레인 전극 패턴의 제1 우회부(531)는 픽셀 전극(220)의 주변부(521)와 중첩되도록 위치할 수 있다. 제1 우회부(531)가 픽셀 전극(220)의 주변부와 중첩되도록 위치하면, 픽셀 전극(220)의 중심부(522)가 오목한 형상을 가질 수 있다. 픽셀 전극(220)의 중심부가 오목한 형상을 가지면 볼록한 픽셀 전극(220)에서 반사되는 빛에 의해 발생하는 레인보우 무라 현상을 예방할 수 있다.
제1 소스-드레인 전극 패턴의 제1 우회부(531)는 발광 영역(550)의 주변부와 중첩되도록 위치할 수 있다.
제1 소스-드레인 전극 패턴의 제1 우회부(531)는, 픽셀 전극(220)의 중심부(522)와는 중첩되지 않도록 위치할 수 있다.
도 9는 본 개시의 비교예에 따른 표시 장치의 평면도이다.
도 9를 참고하면, 표시 장치는 픽셀 전극(PE), 제1 소스-드레인 전극 패턴(SD1), 제2 소스-드레인 전극 패턴(SD2) 및 뱅크(BANK)를 포함할 수 있다.
제1 소스-드레인 전극 패턴(SD1)이 픽셀 전극(PE)과 중첩되도록 위치할 수 있다. 제1 소스-드레인 전극 패턴(SD1)이 픽셀 전극(PE)과 중첩되도록 위치할 경우
도 10은 도 9의 X-Y의 단면도이다.
도 10을 참고하면, 비교예에 따른 표시 장치는 제1 소스-드레인 전극 패턴(SD1)이 발광 영역(EA)의 중심부를 우회하지 않고 픽셀 전극(PE) 하부에 위치한다. 제1 평탄화층(PLN1)은 제1 소스-드레인 전극 패턴(SD1)에 의하여 제1 소스-드레인 전극 패턴(SD1)이 위치하는 부분이 볼록한 형상일 수 있다. 따라서, 제1 평탄화층(PLN1) 상에 위치하는 픽셀 전극(PE)은 중심부(PEc)가 볼록한 형상을 가지게 된다. 픽셀 전극(PE)의 중심부가 볼록한 형상을 가질 경우, 픽셀 전극(PE)에서 반사된 빛에 의하여 레인보우 무라 현상이 발생한다.
도 11은 본 개시의 실시예들에 따른 표시 장치의 평면도이다.
도 11을 참고하면, 제1 소스-드레인 전극 패턴의 제1 우회부(531)가 픽셀 전극(220)의 주변부와 중첩되도록 위치할 수 있다.
도 12는 도 11의 X-Y의 단면도이다.
도 12를 참고하면, 표시 장치는 평탄화층(560), 픽셀 전극(220), 뱅크(BANK) 및 오버코트층(OC)을 포함할 수 있다. 평탄화층(560)은 제1 우회부(531)를 포함하는 제1 소스-드레인 전극 패턴과 픽셀 전극(220) 사이에 위치할 수 있다.
표시 장치에 포함되는 평탄화층이 복수개일 경우, 평탄화층(560)은 발광 소자를 구성하는 픽셀 전극(220)이 위치하는 평탄화층일 수 있다.
제1 소스-드레인 전극 패턴의 제1 우회부(531)는 픽셀 전극(220)의 주변부(521)와 중첩되도록 위치할 수 있다. 제1 우회부(531)에 의해 평탄화층(560)이 볼록부(1261)를 포함할 수 있다. 볼록부(1261)는 발광 영역(550)을 둘러싸고, 제1 우회부(531)와 중첩되어 위치할 수 있다.
픽셀 전극(220)은 평탄화층(560) 상에 위치할 수 있다. 픽셀 전극(220)은 발광 영역(550)을 둘러싸는 경사부(1223)를 포함할 수 있다. 광(L1) 중 일부가 오버코트층(OC)에서 반사되어 발광 영역(550)의 주변부로 향하면, 픽셀 전극(220)의 경사부(1223)로 향할 수 있다. 광(L2)은 픽셀 전극의 경사부(1223)에서 반사되어 표시 장치 외부로 추출될 수 있다. 따라서, 경사부(1223)에 의해 표시 장치의 효율이 상승할 수 있다.
제1 우회부(531)의 두께(t1)는 볼록부(1261)의 높이보다 클 수 있다. 제1 우회부(531)의 두께가 볼록부(1261)의 높이보다 클 경우 픽셀 전극(220)의 경사부(1223)가 광(L2)를 표시 장치 외부로 추출할 수 있을 정도로 충분한 높이로 형성될 수 있어 표시 장치의 효율이 상승한다.
표시 장치는 제1 소스-드레인 전극 패턴 및 제2 소스-드레인 전극 패턴을 포함할 수 있다. 제1 소스-드레인 전극 패턴은 제1 우회부(531)를 포함하는 소스-드레인 전극 패턴으로서, 제2 소스-드레인 전극 패턴보다 픽셀 전극(220)에 인접하여 위치하는 소스-드레인 전극 패턴일 수 있다. 예를 들면, 평탄화층(560)이 복수의 평탄화층으로 구성되고, 제1 소스-드레인 전극 패턴 및 제2 소스-드레인 전극 패턴은 서로 상이한 평탄화층 상에 위치하며, 제1 소스-드레인 전극 패턴이 위치하는 평탄화층이 제2 소스-드레인 전극 패턴이 위치하는 평탄화층보다 픽셀 전극(220)에 인접하여 위치할 수 있다.
제1 우회부(531)는 제2 소스-드레인 전극 패턴보다 두꺼운 두께를 가질 수 있다. 제1 우회부(531)가 제1 우회부(531) 보다 픽셀 전극(220)으로부터 멀리 위치하는 제2 소스-드레인 전극 패턴보다 두꺼운 두께를 가질 경우, 평탄화층(560)의 볼록부(1261)가 충분한 높이로 형성되어 픽셀 전극(220)의 경사부(1223)가 광(L2)를 보다 효율적으로 표시 장치 외부로 추출할 수 있다.
도 13은 본 개시의 비교예들에 따른 표시 장치의 평면도이다.
도 13을 참고하면, 픽셀 전극(PE)이 위치하고 픽셀 전극(PE)의 상부에 뱅크(BANK)가 위치할 수 있다. 뱅크(BANK)는 일부분이 오픈되어 픽셀 전극(PE)의 일부가 노출될 수 있다. 도 13의 비교예는 도 11과는 달리 소스-드레인 전극 패턴이 픽셀 전극(PE) 하부에 위치하지 않는다.
도 14는 도 13의 X-Y의 단면이다.
도 14를 참고하면, 표시 장치는 평탄화층(PLN), 픽셀 전극(PE), 뱅크(BANK) 및 오버코트층을 포함할 수 있다.
비교예의 표시 장치는, 픽셀 전극의 중심부(PEc)의 하부 및 픽셀 전극의 주변부(PEp)의 하부에 소스-드레인 전극 패턴이 위치하지 않는다. 그에 따라 평탄화층(PLN)이 실질적으로 평평한 형상으로 형성된다. 평탄화층(PLN) 상에 형성되는 픽셀 전극(PE)은 평탄화층(PLN)의 표면을 따라 형성되므로, 픽셀 전극(PE)은 도 12의 실시예들에 따른 표시 장치와 달리 경사부를 포함하지 않는다. 따라서, 비교예에 따른 표시 장치는 광(L1) 만을 표시 장치 외부로 방출하며, 오버코트층(OC)에 의해 반사되어 발광 영역의 주변부로 향하는 빛을 표시 장치 외부로 추출하지 못한다. 따라서, 비교예에 따른 표시 장치는 실시예들에 따른 표시 장치보다 효율이 떨어진다.
도 15는 도 13의 X-Y의 단면이다.
도 15의 비교예를 참고하면, 도 14의 비교예와 달리 추가적인 평탄화층인 제3 평탄화층(PLN3)을 포함한다. 제3 평탄화층(PLN3)는 평탄화층(PLN) 상에 위치하는 평탄화층으로서, 픽셀 전극(PE)의 주변부 하부에 위치하는 평탄화층이다.
픽셀 전극(PE)은 제3 평탄화층(PLN3)에 의해 경사부(PEi)를 포함하며, 경사부(PEi)에 의해 광(L2)을 추출할 수 있다. 따라서, 비교예에 따른 표시 장치는 광(L2)을 추출하여 우수한 효율을 달성할 수 있으나, 픽셀 전극(PE)이 경사부(PEi)를 가질 수 있도록 하기 위해 제3 평탄화층(PLN3)을 패터닝하는 공정이 요구되어 제조비용이 증가하는 문제점이 있다.
반면 도 12에 도시한 본 개시의 실시예들에 따를 경우, 표시 장치의 트랜지스터 등의 회로 소자를 구동하기 위한 소스-드레인 전극 패턴을 형성하는 공정에 의하여 픽셀 전극이 경사부를 가지도록 할 수 있으므로, 본 개시의 실시예들에 따른 표시 장치는 표시 장치의 효율이 우수하면서도 제조비용이 낮다.
이상에서 설명한 본 개시의 실시예들을 간략하게 설명하면 아래와 같다.
본 개시의 실시예들에 따른 표시 장치(100)는, 발광 영역(550), 픽셀 전극(220) 및 제1 소스 드레인 전극 패턴(330)을 포함한다.
픽셀 전극(220)은 적어도 일부가 발광 영역(550)에 위치한다.
제1 소스-드레인 전극 패턴(330)은 발광 영역(550)의 중심부를 우회하며 링 형상인 제1 우회부(531)를 포함한다.
표시 장치(100)는 픽셀 전극(220)을 포함하고 전면 발광 방식인 발광 소자(210)를 포함할 수 있다.
제1 우회부(531)는 픽셀 전극(220)과 중첩되지 않도록 위치할 수 있다.
제1 우회부(531)는 픽셀 전극(220)의 주변부(521)와 중첩되도록 위치할 수 있다.
제1 우회부(531)는 발광 영역(550)의 주변부(521)와 중첩되도록 위치할 수 있다.
픽셀 전극(220)은 중심부(522)가 오목한 형상을 가질 수 있다.
제1 우회부(531)는 발광 영역(550)의 주변부와 중첩되지 않도록 위치할 수 있다.
픽셀 전극(220)은 발광 영역(550)을 둘러싸는 경사부(1223)를 포함할 수 있다.
표시 장치(100)는 제1 소스-드레인 전극 패턴(330)과 픽셀 전극(220) 사이에 위치하는 평탄화층(560)을 포함할 수 있다. 또한, 평탄화층(560)은 발광 영역(550)을 둘러싸고 제1 우회부(531)와 중첩되어 위치하는 볼록부(1261)를 포함할 수 있다.
제1 우회부(531)의 두께는 볼록부(1261)의 높이보다 클 수 있다.
제1 소스-드레인 전극 패턴(330)에 의해 픽셀 전극(220)과 전기적으로 연결되는 제2 소스-드레인 전극 패턴(340)을 포함할 수 있다.
제1 소스-드레인 전극 패턴(330)과 제2 소스-드레인 전극 패턴(340)은 서로 상이한 층 상에 위치할 수 있다. 또한, 제1 소스-드레인 전극 패턴(330)이 제2 소스-드레인 전극 패턴(340)보다 픽셀 전극(220)에 인접하여 위치할 수 있다.
제2 소스-드레인 전극 패턴(340)은 일부가 발광 영역(550)의 중심부(551)를 관통할 수 있다.
제1 우회부(531)는 제2 소스-드레인 전극 패턴(340)보다 두꺼운 두께를 가질 수 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시에 개시된 실시예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치
210: 발광 소자
220: 픽셀 전극
330: 제1 소스-드레인 전극 패턴
340: 제2 소스-드레인 전극 패턴
550: 발광 영역
560: 평탄화층

Claims (14)

  1. 발광 영역;
    적어도 일부가 상기 발광 영역에 위치하는 픽셀 전극; 및
    상기 발광 영역의 중심부를 우회하며 링 형상인 제1 우회부를 가지는 제1 소스-드레인 전극 패턴을 포함하는 표시 장치.
  2. 제 1항에 있어서,
    상기 픽셀 전극을 포함하고, 전면 발광 방식인 발광 소자를 포함하는 표시 장치.
  3. 제 1항에 있어서,
    상기 제1 우회부는 상기 픽셀 전극과 중첩되지 않도록 위치하는 표시 장치.
  4. 제 1항에 있어서,
    상기 제1 우회부는 상기 픽셀 전극의 주변부와 중첩되도록 위치하는 표시 장치.
  5. 제 4항에 있어서,
    상기 제1 우회부는 상기 발광 영역의 주변부와 중첩되도록 위치하는 표시 장치.
  6. 제 4항에 있어서,
    상기 픽셀 전극은 중심부가 오목한 형상을 가지는 표시 장치.
  7. 제 4항에 있어서,
    상기 제1 우회부는 상기 발광 영역의 주변부와 중첩되지 않도록 위치하는 표시 장치.
  8. 제 4항에 있어서,
    상기 픽셀 전극은 상기 발광 영역을 둘러싸는 경사부를 포함하는 표시 장치.
  9. 제 4항에 있어서,
    상기 제1 소스-드레인 전극 패턴과 상기 픽셀 전극 사이에 위치하는 평탄화층을 포함하고,
    상기 평탄화층은 상기 발광 영역을 둘러싸고 상기 제1 우회부와 중첩되어 위치하는 볼록부를 포함하는 표시 장치.
  10. 제 9항에 있어서,
    상기 제1 우회부의 두께는 상기 볼록부의 높이보다 큰 표시 장치.
  11. 제 1항에 있어서,
    상기 제1 소스-드레인 전극 패턴에 의해 상기 픽셀 전극과 전기적으로 연결되는 제2 소스-드레인 전극 패턴을 포함하는 표시 장치.
  12. 제 9항에 있어서,
    상기 제1 소스-드레인 전극 패턴과 상기 제2 소스-드레인 전극 패턴은 서로 상이한 층 상에 위치하고,
    상기 제1 소스-드레인 전극 패턴이 상기 제2 소스-드레인 전극 패턴보다 상기 픽셀 전극에 인접하여 위치하는 표시 장치.
  13. 제 11항에 있어서,
    상기 제2 소스-드레인 전극 패턴은 일부가 상기 발광 영역의 중심부를 관통하는 표시 장치.
  14. 제 11항에 있어서,
    상기 제1 우회부는 상기 제2 소스-드레인 전극 패턴보다 두꺼운 두께를 가지는 표시 장치.
KR1020210184704A 2021-12-22 2021-12-22 표시 장치 KR20230095331A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020210184704A KR20230095331A (ko) 2021-12-22 2021-12-22 표시 장치
US17/978,748 US20230197898A1 (en) 2021-12-22 2022-11-01 Display Device
EP22206611.0A EP4203653A1 (en) 2021-12-22 2022-11-10 Display device
CN202211412655.0A CN116347934A (zh) 2021-12-22 2022-11-11 显示装置
TW111145995A TWI843309B (zh) 2021-12-22 2022-11-30 顯示裝置
JP2022200169A JP2023093367A (ja) 2021-12-22 2022-12-15 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210184704A KR20230095331A (ko) 2021-12-22 2021-12-22 표시 장치

Publications (1)

Publication Number Publication Date
KR20230095331A true KR20230095331A (ko) 2023-06-29

Family

ID=84330901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210184704A KR20230095331A (ko) 2021-12-22 2021-12-22 표시 장치

Country Status (5)

Country Link
US (1) US20230197898A1 (ko)
EP (1) EP4203653A1 (ko)
JP (1) JP2023093367A (ko)
KR (1) KR20230095331A (ko)
CN (1) CN116347934A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531096B (zh) * 2013-10-17 2016-07-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板和显示装置
KR102075741B1 (ko) * 2018-12-17 2020-02-10 엘지디스플레이 주식회사 표시패널
KR20210033586A (ko) * 2019-09-18 2021-03-29 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
JP2023093367A (ja) 2023-07-04
TW202327081A (zh) 2023-07-01
EP4203653A1 (en) 2023-06-28
CN116347934A (zh) 2023-06-27
US20230197898A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US10756143B2 (en) Transparent display panel and transparent display device including the same
KR20210085202A (ko) 터치 표시 장치 및 그 구동 방법
US20230232688A1 (en) Display Device
TWI829365B (zh) 顯示裝置、電源供應裝置以及像素
KR20230095331A (ko) 표시 장치
KR20220078932A (ko) 디스플레이 장치
US11921945B2 (en) Touch display device
TWI838867B (zh) 觸控顯示裝置
US20230380225A1 (en) Touch display device
US20230124340A1 (en) Touch Display Device
US11847290B2 (en) Touch display device
US20230214036A1 (en) Transparent touch display device
US20230118014A1 (en) Touch Display Device
EP4167062A1 (en) Touch display device
US20240045540A1 (en) Touch display device
KR102383889B1 (ko) 유기발광 표시장치
CN115993903A (zh) 触摸显示装置
KR20230103507A (ko) 표시 장치
KR20240036215A (ko) 디스플레이 장치
CN115993898A (zh) 触摸显示装置
TW202324340A (zh) 顯示裝置
CN115993905A (zh) 触摸显示装置
KR20230103660A (ko) 표시 장치 및 이의 제조방법