KR20230093720A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20230093720A
KR20230093720A KR1020210182578A KR20210182578A KR20230093720A KR 20230093720 A KR20230093720 A KR 20230093720A KR 1020210182578 A KR1020210182578 A KR 1020210182578A KR 20210182578 A KR20210182578 A KR 20210182578A KR 20230093720 A KR20230093720 A KR 20230093720A
Authority
KR
South Korea
Prior art keywords
electrode
touch
display area
layer
disposed
Prior art date
Application number
KR1020210182578A
Other languages
English (en)
Inventor
하종무
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210182578A priority Critical patent/KR20230093720A/ko
Priority to US17/991,511 priority patent/US20230200107A1/en
Priority to CN202211471663.2A priority patent/CN116322177A/zh
Publication of KR20230093720A publication Critical patent/KR20230093720A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 명세서의 실시예에 따른 표시장치는 표시 영역, 및 표시 영역의 주변에 배치되는 비표시 영역을 포함하는 기판, 표시 영역에 배치되고, 애노드 전극, 발광층, 및 캐소드 전극을 포함하는 발광소자, 발광소자 상에 배치되고, 제1 무기절연막, 유기절연막, 및 제2 무기절연막을 포함하는 봉지층, 봉지층 상에 배치되고 제1 터치절연층, 터치전극부, 및 제2 터치절연층을 포함하는 터치부, 비표시 영역에 배치되고, 표시 영역의 전부 및 비표시 영역의 일부를 덮는 캐소드 전극의 상부를 노출하는 컨택홀 및 비표시 영역에서 컨택홀을 통해 캐소드 전극과 전기적으로 연결되는 제1 전극을 포함할 수 있고, 터치전극부와 제1 전극은 동일 물질로 이루어질 수 있다.

Description

표시장치{DISPLAY APPARATUS}
본 명세서는 표시장치에 관한 것이다.
정보화 시대가 고도화됨에 따라 전기적 정보 신호를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화 등의 우수한 성능을 지닌 여러 가지 다양한 표시장치(Display Apparatus)가 개발되고 있다.
표시장치의 구체적인 예로서 액정 표시장치(Liquid Crystal Display Apparatus; LCD), 유기발광 표시장치(Organic Light Emitting Diode Display Apparatus; OLED), 양자점 표시장치(Quantum Dot Display Apparatus; QD) 등을 들 수 있다.
유기발광 표시장치에는 디스플레이 패널 및 다양한 기능들을 제공하기 위한 다수의 컴포넌트들을 포함할 수도 있다. 예를 들어, 디스플레이 패널을 제어하기 위한 하나 이상의 디스플레이 구동 회로들이 디스플레이 어셈블리(assembly)에 포함될 수도 있다. 구동 회로들의 예들로 게이트 드라이버들, 발광(소스) 드라이버들, 전력(VDD) 라우팅, ESD(electrostatic discharge) 회로들, MUX(multiplexer) 회로들, 데이터 신호 라인들, 캐소드 컨택들, 및 다른 기능성 엘리먼트들을 포함한다.
다양한 종류들의 부가 기능들, 예를 들어 터치 센싱 또는 지문 식별 기능들을 제공하기 위한 다수의 주변회로들이 디스플레이 어셈블리에 포함될 수도 있다. 일부 컴포넌트들은 디스플레이 패널 자체 상에 배치될 수도 있고, 비표시 영역 및/또는 인액티브 영역(non-display area or inactive area)인, 표시 영역 및/또는 액티브 영역(display area or active area)에 인접한 영역들 상에 배치될 수도 있다.
유기발광 표시장치에 사용되는 유기 발광소자는 두 개의 전극 사이에 발광층이 형성된 자발광 소자이다. 유기 발광소자는 전자(electron) 주입 전극과 정공(hole) 주입 전극으로부터 각각 전자와 정공을 발광층 내부로 주입시켜, 주입된 전자와 정공이 결합한 엑시톤(exciton)이 여기 상태로부터 기저상태로 떨어질 때 발광하는 소자이다. 전자 주입 전극은 상부 전극, 또는 캐소드(cathode) 일 수 있고, 정공 주입 전극은 하부 전극, 또는 애노드(anode) 일 수 있다. 캐소드 전극은 저전위라인과 연결이 필요하고, 비표시 영역에서 연결을 위한 컨택구조를 배치할 수 있다.
표시장치의 사이즈는 설계에 있어 매우 중요한 인자이고 예를 들면, 스크린 대 베젤 비로 지칭되는, 비표시 영역의 사이즈에 대한 표시 영역 사이즈의 높은 비율은 주요한 특징 중 하나일 수 있다. 그러나, 전술한 컴포넌트들 중 일부를 디스플레이 어셈블리 내에 배치하고, 캐소드 전극과 저전위 전원라인의 컨택구조를 컴포넌트 외부에 배치하는 것은, 큰 사이즈의 비표시 영역을 필요로 하게 된다. 컴포넌트 외부에 배치된 캐소드 전극과 저전위 전원라인의 컨택 구조는 비표시 영역 최외곽의 기판 절단면인, 기판 절단면의 크랙에서 발생하는 외부 투습에 쉽게 노출될 수 있다. 따라서, 캐소드 전극과 저전위 전원라인의 컨택 구조의 외곽에 외부의 투습으로부터 보호하기 위해, 기판의 절단면에서 일정한 거리가 필요하고, 베젤영역의 축소에 제약이 있다.
표시장치들이 다양해지면서 사용자들은 모바일 제품에 대해서 장치 대비 스크린 비율이 큰 것을 선호하게 되었다. 장치 대비 스크린 비율을 증가시키기 위하여, 예를 들면, 표시 영역 대비 비표시 영역의 크기를 줄이는 내로우 베젤(narrow bezel)을 구현하고자 노력하고 있다.
내로우 베젤을 위해 게이트 드라이버나 ESD(Electro-Static Discharge; 정전기 방전 회로) 같은 컴포넌트들의 배치, 및 최적의 구동 방법 등을 포함한 여러 가지 기술이 요구될 수 있고, 비표시 영역의 공간을 효율적으로 사용하면서도, 표시 영역의 발광소자를 외부의 산소나 수분으로부터 잘 보호하도록 봉지층과 투습방지구조가 잘 배치되어야 한다.
그리고, 내로우 베젤을 위해 캐소드 전극을 접지 시키는 구조의 단순화 내지 최적화를 위한 노력이 계속되고 있다.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 실시예에 따른 표시장치는 표시 영역 및 표시 영역의 주변에 배치되는 비표시 영역을 포함하는 기판, 표시 영역에 배치되고, 애노드 전극, 발광층, 및 캐소드 전극을 포함하는 발광소자, 발광소자 상에 배치되고, 제1 무기절연막, 유기절연막, 및 제2 무기절연막을 포함하는 봉지층, 봉지층 상에 배치되고, 제1 터치절연층, 터치전극부, 및 제2 터치절연층을 포함하는 터치부, 표시 영역에서 비표시 영역까지 연장되는 캐소드 전극의 상부를 노출하는 컨택홀, 및 비표시 영역에서 컨택홀을 통해 캐소드 전극과 전기적으로 연결되는 제1 전극을 포함할 수 있고, 터치전극부와 제1 전극은 동일 물질로 이루어질 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 실시예에 따르면, 발광소자의 구동을 위한 캐소드 전극 접지구조를 간소화하여 표시 영역의 외곽인 비표시 영역 또는 비표시 영역 중 패널의 측면 베젤 영역을 최소화 할 수 있다.
본 명세서의 실시예에 따르면, 베젤 영역에서 사용되던 캐소드 전극 또는 애노드 전극과 동일 물질로 형성된 연결 전극, 그리고 소스/드레인 전극과 동일 물질로 형성된 저전위 전원배선의 연결구조를 단순화 할 수 있다.
본 명세서의 실시예에 따르면, 캐소드 전극과 연결 전극, 저전위 전원배선의 연결 구조를 단순화할 수 있으며, 캐소드 전극의 접지를 위하여 연결구조가 차지했던 베젤 영역을 축소할 수 있다. 이에 의해, 베젤 영역을 최소화하여 표시장치의 사용자는 심미적으로 발광 화면이 표시장치의 전면에 가득 찬 디바이스를 사용할 수 있다. 그리고, 좁은 베젤에 적용되는 컴팩트한 모듈을 사용하여, 사용자에게 보다 탁월한 그립(grip)감과 가벼운 무게를 갖는 표시장치를 제공할 수 있다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 발명의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 본 명세서의 실시예에 따른 디스플레이 패널의 평면도를 나타내는 도면이다.
도 2는 도 1의 절단선 I-I’에 따른 단면도이다.
도 3은 도 1의 절단선 I-I’에 따른 터치전극부의 평면도를 나타내는 도면이다.
도 4는 도 1의 절단선 I-I’에 따른 다른 단면도이다.
도 5는 도 1의 절단선 I-I’에 따른 다른 단면도이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 ‘직접’이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', ‘~에 이어서’, ‘~다음에’, ‘~전에’ 등으로 시간 적 선후 관계가 설명되는 경우, ‘바로’ 또는 ‘직접’이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서의 구성요소를 설명하는데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 “연결”, “결합” 또는 “접속”된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 “개”"되거나, 각 구성요소가 다른 구성요소를 통해 “연결”, “결합” 또는 “접속”될 수도 있다고 이해되어야 할 것이다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
본 명세서에서 “표시장치”는 표시패널과 표시패널을 구동하기 위한 구동부를 포함하는 액정 모듈(Liquid Crystal Module; LCM), 유기발광 모듈(OLED Module), 양자점 모듈(Quantum Dot Module)과 같은 협의의 표시장치를 포함할 수 있다. 그리고, LCM, OLED 모듈, QD 모듈 등을 포함하는 완제품(complete product 또는 final product)인 노트북 컴퓨터, 텔레비전, 컴퓨터 모니터, 자동차용 장치(automotive display) 또는 차량(vehicle)의 다른 형태 등을 포함하는 전장장치(equipment display), 스마트폰 또는 전자패드 등의 모바일 전자장치(mobile electronic device) 등과 같은 세트 전자장치(set electronic device) 또는 세트 장치(set device 또는 set apparatus)도 포함할 수 있다.
따라서, 본 명세서에서의 표시장치는 LCM, OLED 모듈, QD 모듈 등과 같은 협의의 디스플레이 장치 자체, 및 LCM, OLED 모듈, QD 모듈 등을 포함하는 응용제품 또는 최종소비자 장치인 세트 장치까지 포함할 수 있다.
그리고, 경우에 따라서는, 표시패널과 구동부 등으로 구성되는 LCM, OLED 모듈, QD 모듈을 협의의 “표시장치”로 표현하고, LCM, OLED 모듈, QD 모듈을 포함하는 완제품으로서의 전자장치를 “세트장치”로 구별하여 표현할 수도 있다. 예를 들면, 협의의 표시장치는 액정(LCD), 유기발광(OLED) 또는 양자점(Quantum Dot)의 표시패널과, 표시패널을 구동하기 위한 제어부인 소스 PCB를 포함하며, 세트장치는 소스 PCB에 전기적으로 연결되어 세트장치 전체를 제어하는 세트 제어부인 세트 PCB를 더 포함하는 개념일 수 있다.
본 실시예에서 사용되는 표시패널은 액정표시패널, 유기전계발광(OLED; Organic Light Emitting Diode) 표시패널, 양자점(QD; Quantum Dot) 표시패널 및 전계발광 표시패널(electroluminescent display panel) 등의 모든 형태의 표시패널이 사용될 수 있으며, 본 실시예의 유기전계발광(OLED) 표시패널용 플렉서블 기판과 하부의 백플레이트 지지구조로 베젤 벤딩을 할 수 있는 특정한 표시패널에 한정되는 것은 아니다. 그리고, 본 명세서의 실시예에 따른 표시장치에 사용되는 표시패널의 형태나 크기에 한정되지 않는다.
예를 들면, 표시패널이 유기전계발광(OLED) 표시패널인 경우에는, 다수의 게이트 라인과 데이터 라인, 및 게이트 라인과 데이터 라인의 교차 영역에 형성되는 픽셀(Pixel)을 포함할 수 있다. 그리고, 각 픽셀에 선택적으로 전압을 인가하기 위한 소자인 박막 트랜지스터를 포함하는 어레이와, 어레이 상의 유기 발광 소자(OLED)층, 및 유기 발광 소자층을 덮도록 어레이 상에 배치되는 봉지 기판 또는 봉지층(Encapsulation) 등을 포함하여 구성될 수 있다. 봉지층은 외부의 충격으로부터 박막 트랜지스터 및 유기 발광 소자층 등을 보호하고, 유기 발광 소자층으로 수분이나 산소가 침투하는 것을 방지할 수 있다. 그리고, 어레이 상에 형성되는 층은 무기발광층(inorganic light emitting layer), 예를 들면 나노사이즈의 물질층(nano-sized material layer) 또는 양자점(quantum dot) 등을 포함할 수 있다.
이하에서는, 발광소자의 구동을 위한 캐소드 전극 접지구조를 간소화하여 표시 영역의 외곽인 비표시 영역 또는 비표시 영역 중 패널의 측면 베젤 영역을 최소화 할 수 있는 표시장치에 대해 자세히 설명하도록 한다.
본 명세서에서 도 1은 표시장치들 내에 통합될 수도 있는 예시적인 유기전계발광(OLED) 디스플레이 패널(100)을 예시한다.
도 1은 본 명세서의 실시예에 따른 디스플레이 패널의 평면도를 나타내는 도면이다.
도 1을 참조하면, 유기전계발광 디스플레이 패널(100)은 유기 발광소자들과 유기 발광소자 구동을 위한 어레이가 형성된, 적어도 하나의 표시 영역(AA)을 포함한다.
디스플레이 패널(100)은 표시 영역(AA)의 주변부에 배치되는 비표시 영역을 포함할 수 있고, 표시 영역(AA)의 상하좌우의 가장자리를 비표시 영역이라고 할 수 있다. 표시 영역(AA)은 직사각형 형태, 또는 노치(Notch)가 있고 모서리가 둥근 형태일 수 있으며, 이에 한정되는 것은 아니다. 예를 들면, 스마트 와치나 자동차용 표시장치에는 원형, 타원형, 또는 다각형 등의 다양한 형태의 표시장치가 적용될 수 있다. 따라서, 표시 영역(AA)을 둘러싸고 있는 비표시 영역의 배열이 도 1에 예시된 유기전계발광(OLED) 디스플레이 패널(100)로 한정되는 것은 아니다. 표시 영역(AA)의 좌우측 비표시 영역에는 표시 영역(AA) 내에 배치된 발광소자들과 어레이들의 구동을 위한 다양한 컴포넌트들이 위치하여 안정적인 발광을 위한 기능을 제공할 수 있다. 예를 들면, GIP(Gate-in-Panel, 300) 및 ESD(Electrostatic Discharge, 500) 등의 회로들, 발광소자의 일부분인 상부 전극 또는 캐소드(Cathode)와 발광소자의 전압 기준점인 저전위 전압(VSS) 라인(410) 간의 접촉을 위한 영역, 발광소자를 외부의 투습이나 이물로부터 보호하기 위한 봉지층 중 이물보상층의 도포 공정 중에 디스플레이 패널(100)의 외측으로 넘쳐 흐르는 것을 방지하기 위한 다수의 댐(Dam)이 배치될 수 있다.
본 명세서의 실시예에 따른 디스플레이 패널(100)은 복수의 게이트 라인과 복수의 데이터 라인에 의해 정의되는 복수의 픽셀과 각 픽셀을 구동하기 위해 각 픽셀에 마련된 박막 트랜지스터를 포함하는 박막 트랜지스터 어레이 기판, 박막 트랜지스터 어레이 기판 상에 마련된 유기 발광 소자층, 및 유기 발광 소자층을 덮는 봉지층(encapsulation layer) 등을 포함할 수 있다. 여기서, 봉지층은 외부의 충격으로부터 박막 트랜지스터 및 유기 발광 소자층 등을 보호하고, 유기 발광 소자층으로 수분이 침투하는 것을 방지할 수 있다.
도 1을 참조하면, 디스플레이 패널(100)의 하부 영역에는 외부 전원과 데이터 구동 신호 등을 받거나 터치 신호를 주고 받기 위해 형성된 패드(450)와 전기적으로 연결되는 FPCB(연성회로기판)가 배치될 수 있다. FPCB로부터 연장되는 고전위 전원(VDD) 라인(420), 저전위 전원(VSS) 라인(410) 및/또는 데이터용 전압 배선들이 배치될 수 있다. 저전위 전원라인(410)은 표시 영역(AA)에 있는 소자의 기준 전압을 형성할 수 있으며, 저항을 낮추기 위해 표시 영역(AA)을 둘러싸도록 배치될 수 있다. 고전위 전원라인(420)과 저전위 전원라인(410)은 패드(450)의 인근에서 박막 트랜지스터의 소스/드레인 전극과 동일한 물질로 배치될 수 있으나, 저전위 전원라인(410)의 경우 ESD(500) 내지 게이트 드라이버(300)가 배치되는 영역의 주변에서 제1 전극(610)으로 배선을 다르게 하여 연결될 수 있다. 여기서, 제1 전극은 연결 전극 또는 연장 배선 등일 수 있고, 용어에 한정되는 것은 아니다. 제1 전극(610)은 패드(450)가 배치된 일면을 제외한 표시 영역(AA)의 세 개의 면을 둘러싸도록 배치될 수 있고, 상부 전극과 연결되기 위한 연결구조를 가질 수 있다.
본 명세서의 데이터용 전압 배선은 발광소자의 발광신호를 발생시키는 데이터 드라이버 IC쪽으로 연결되어 배치될 수 있다.
앞서 설명한 패드(450)가 배치된 영역은 제2 컴포넌트 형성부일 수 있다. 제2 컴포넌트 형성부에는 고전위 전원라인(420) 및 저전위 전원라인(410)의 일부가 배치될 수 있다.
디스플레이 패널(100)의 상면에 배치된 패드(450)에 연결되는 부재는 FPCB(연성회로기판)로 한정되지 않고, 다양한 부재가 연결될 수 있다. 패드(450)의 위치는 디스플레이 패널(100)의 상면 혹은 배면에 배치하는 것도 가능하다.
디스플레이 패널(100)의 기반이 되는 기판(110)은 글라스, 금속, 또는 플라스틱 등과 같은 다양한 재료로 형성될 수 있다. 기판(110)이 플렉서블 기판일 경우, 예를 들면, 기판은 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyleneterephthalate, PET), 폴리페닐렌설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있으며, 이에 한정되는 것은 아니다.
또한, 기판(110)은 두 개의 플라스틱 기판과 두 개의 플라스틱 기판 사이의 무기층을 포함하는 구조를 가질 수 있다. 두 개의 플라스틱 기판은 상술한 고분자 수지를 포함할 수 있으며, 서로 동일하거나 다른 두께를 가질 수 있다. 예를 들어, 두 개의 플라스틱 기판 각각은 폴리이미드(polyimide)를 포함하고, 3㎛ 내지 20㎛의 두께를 가질 수 있다. 무기층은 외부 이물질의 침투를 방지하는 배리어층일 수 있다. 예를 들면, 무기층은 질화규소(SiNx) 및/또는 산화규소(SiOx)와 같은 무기물을 포함하는 단층 또는 다층일 수 있으며, 이에 한정되는 것은 아니다. 무기층은 약 6000Å의 두께를 가질 수 있으나, 본 명세서는 이에 한정되지 않는다.
도 2는 도 1의 절단선 I - I’을 따른 단면도이고, 도 3은 도 1의 절단선 I - I'이 지나가는 표시 영역(AA)에 배치된 터치전극부의 평면도를 나타낸 도면이다.
기판(110)의 표시 영역(AA)에는 박막트랜지스터(200)가 배치되며, 박막트랜지스터(200) 외에 박막트랜지스터(200)에 전기적으로 연결되는 디스플레이 소자도 배치될 수 있다.
도 2에서는 디스플레이 소자로서 유기 발광소자(240)를 도시하고 있다. 이하에서는 본 명세서의 실시예에 따른 디스플레이 패널(100)이 디스플레이 소자로서 유기 발광소자(240)를 포함하는 경우에 대해 설명한다. 유기 발광소자(240)가 박막트랜지스터(200)에 전기적으로 연결된다는 것은, 유기 발광소자(240)가 포함하는 애노드 전극(241)이 박막트랜지스터(200)에 전기적으로 연결되는 것일 수 있다. 기판(110)의 주변 비표시 영역에도 박막트랜지스터(200)가 배치될 수 있다. 비표시 영역에 위치하는 박막트랜지스터(200)는, 예를 들면, 표시 영역(AA) 내에 인가되는 전기적 신호를 제어하기 위한 게이트 드라이버(300)일 수 있다.
박막트랜지스터(200)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(210), 게이트 전극(220), 소스/드레인 전극(230)을 포함한다. 기판(110) 상에는 기판(110)의 면을 평탄화거나 또는 반도체층(210)으로 불순물 등이 침투하는 것을 방지하기 위해, 버퍼층(120)이 배치될 수 있다. 예를 들면, 버퍼층(120)은 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx), 또는 실리콘옥시나이트라이드(SiON) 등으로 이루어질 수 있으며, 이에 한정되는 것은 아니다. 버퍼층(120) 상에 반도체층(210)이 배치될 수 있다.
반도체층(210)의 상부에는 게이트 전극(220)이 배치될 수 있다. 게이트 전극(220)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성, 그리고 가공성 등을 고려하여 금속으로 형성될 수 있다. 예를 들면, 게이트 전극(220)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있으며, 이에 한정되는 것은 아니다. 반도체층(210)과 게이트 전극(220) 사이에 게이트 절연층(130)이 배치될 수 있다. 예를 들면, 게이트 절연층(130)은 반도체층(210)과 게이트 전극(220)과의 절연성을 확보할 수 있다. 예를 들면, 게이트 절연층(130)은 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드 등으로 이루어질 수 있으며, 이에 한정되는 것은 아니다. 게이트 전극(220)의 상부에는 무기 절연층(140)이 배치될 수 있다. 예를 들면, 무기 절연층(140)은 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드 등의 물질로 단층으로 형성되거나 다층으로 형성될 수 있으며, 이에 한정되는 것은 아니다.
무기 절연층(140)의 상부에는 소스/드레인전극(230)이 배치된다. 소스/드레인전극(230)은 무기 절연층(140)과 게이트 절연층(130)에 형성되는 컨택홀을 통하여 반도체층(210)에 각각 전기적으로 연결된다.
소스/드레인 전극(230)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있으며, 이에 한정되는 것은 아니다.
박막트랜지스터(200) 등의 보호를 위해 박막트랜지스터(200)를 덮는 보호막이 배치될 수 있다. 보호막은 박막트랜지스터(200) 등을 보호할 수 있다. 예를 들면, 보호막은 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드 등과 같은 무기물로 형성될 수 있으며, 이에 한정되는 것은 아니다. 보호막은 단층일 수도 있고 다층일 수도 있다.
보호막 상에는 평탄화층(150)이 배치될 수 있다. 예를 들면, 도 2에 도시된 것과 같이 박막트랜지스터(200) 상부에 유기 발광소자가 배치될 경우, 평탄화층(150)은 박막트랜지스터(200)를 덮는 보호막 상부를 대체로 평탄화할 수 있다. 평탄화층(150)은, 예를 들면, 폴리메틸메타크릴레이트(Polymethylmethacrylate, PMMA)나, 폴리스티렌(Polystylene, PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드 등을 포함하는 유기물을 포함할 수 있으나, 이에 한정되지 않는다. 또한, 도 2에서는 평탄화층(150)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다. 본 명세서의 실시예에 따른 디스플레이 패널(100)은 보호막과 평탄화층(150)을 모두 가질 수도 있고 필요에 따라 평탄화층(150)만을 가질 수도 있다. 평탄화층(150)은 절연층 또는 제1 절연층 등일 수 있고, 용어에 한정되는 것은 아니다.
기판(110)의 표시 영역(AA) 내에 있어서, 평탄화층(150) 상에는, 애노드 전극(241), 캐소드 전극(243) 및 그 사이에 개재되며 발광층을 포함하는 유기발광 스택(242)이 배치된다. 애노드 전극(241), 유기발광 스택(242), 및 캐소드 전극(243)을 포함하여 유기 발광소자(240)라고 할 수 있다. 예를 들면, 유기 발광소자(240)는 발광을 하기 위한 요소로 애노드 전극(241), 유기발광 스택(242), 및 캐소드 전극(243)을 포함할 수 있다.
평탄화층(150)에는 박막트랜지스터(200)의 소스/드레인 전극(230) 중 적어도 어느 하나를 노출시키는 개구부가 존재할 수 있다. 개구부를 통해 소스/드레인 전극(230) 중 어느 하나와 컨택하여 박막트랜지스터(200)와 전기적으로 연결되는 애노드 전극(241)이 평탄화층(150) 상에 배치된다. 애노드 전극(241)은 투명전극(또는 반투명 전극) 또는 반사형 전극일 수 있다. 애노드 전극(241)은 다양한 재질을 포함할 수 있으며, 그 구조 또한 단층 또는 다층이 될 수 있는 등 다양한 변형이 가능하다. 본 명세서의 실시예에서는 애노드 전극(241)으로 기재하였으나, 하부전극, 화소 전극, 픽셀 전극, 또는 제1 전극 등일 수 있고, 용어에 한정되는 것은 아니다.
평탄화층(150) 상부에는 뱅크층(160)이 배치될 수 있다. 뱅크층(160)은 각 부화소들에 대응하는 개구, 예를 들면, 적어도 애노드 전극(241)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의할 수 있다. 또한, 도 2에 도시된 바와 같은 경우, 뱅크층(160)은 애노드 전극(241)의 가장자리와 애노드 전극(241) 상부의 캐소드 전극(243)과의 사이의 거리를 증가시킴으로써 애노드 전극(241)의 가장자리에서 아크 등이 발생하는 것을 방지할 수 있다. 뱅크층(160)은 예를 들면, 폴리이미드(polyimide) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있으며, 이에 한정되는 것은 아니다. 이러한 뱅크층(160)은 제2 절연층, 또는 화소정의막 등일 수 있고, 용어에 한정되는 것은 아니다.
유기발광 스택(242)의 중간층은 저분자량 또는 고분자량 물질을 포함할 수 있다. 저분자량 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 이에 한정되는 것은 아니다. 예를 들면, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등의 다양한 유기물질을 포함할 수 있으며, 이에 한정되는 것은 아니다. 이러한 층들은 진공 증착의 방법으로 형성될 수 있으며, 이에 한정되는 것은 아니다.
중간층이 고분자량 물질을 포함할 경우에는 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 예를 들면, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있으며, 이에 한정되는 것은 아니다. 중간층은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다.
캐소드 전극(243)은 표시 영역(AA) 상부에 배치될 수 있다. 도 2에 도시된 것과 같이 표시 영역(AA)을 덮도록 배치될 수 있다. 예를 들면, 캐소드 전극(243)은 복수개의 유기 발광소자들에 있어서 일체(一體)로 형성되어 복수 개의 애노드 전극(241)들에 대응할 수 있다. 캐소드 전극(243)은 투명 전극(또는 반투명 전극) 또는 반사형 전극일 수 있다.
캐소드 전극(243)이 투명 전극(또는 반투명 전극)일 때에는 일함수가 작은 금속으로 이루어질 수 있다. 캐소드 전극(243)은 다양한 재질을 포함할 수 있으며, 캐소드 전극(243)은 단층 또는 다층이 될 수 있는 등 다양한 변형이 가능하다.
캐소드 전극(243)상에 캡핑층(170)이 배치될 수 있다. 캡핑층(170)은 유기 발광소자(240)의 보호 및 유기 발광소자(240)에서 발생된 빛이 상부로 잘 투과될 수 있도록 할 수 있다.
캡핑층(170)상에 유기 발광소자(240)를 외부의 산소 내지 수분으로부터 보호하기 위한 봉지층(180)이 배치될 수 있다. 봉지층(180)은 제1 무기 절연막(181), 유기절연막(182), 및 제2 무기 절연막(183)을 포함할 수 있다. 봉지층(180)은 표시 영역(AA)의 외곽에서 또는 비표시 영역(IA)의 내부에서 경사면을 가질 수 있다.
봉지층(180)상에 사용자의 터치를 인식하기 위한 터치부(190)가 배치될 수 있다. 터치부(190)는 제1 터치절연층(191), 터치전극부, 및 제2 터치절연층(199)을 포함할 수 있다. 예를 들면, 제1 터치절연층(191)은 하부 절연층, 또는 하부 터치 절연막 등일 수 있으며, 제2 터치절연층(199)는 상부 절연층, 또는 상부 터치 절연막 등일 수 있으며, 용어에 한정되는 것은 아니다.
도 3을 참조하면, 터치전극부는 동일 평면상에 제1 방향으로 배열된 복수의 제1 터치전극(192)과 제1 방향과 수직인 제2 방향으로 배열된 복수의 제2 터치전극(195)이 배치된다. 복수의 제1 터치전극(192)은 터치신호 송신용 전극, 또는 터치 TX 전극 등일 수 있으며, 복수의 제2 터치전극(195)은 터치신호 수신용 전극 또는 터치 RX 전극 등일 수 있으며, 용어에 한정되는 것은 아니다.
배열된 복수의 제1 터치전극(192) 상호간, 그리고 복수의 제2 터치전극(195) 상호간은 전기적 연결을 필요로 한다. 예를 들면, 각 복수의 터치전극들은 동일 평면상에 형성이 되므로, 전기적 연결을 이루면서 그 연결을 위한 거리가 최소가 되게끔 연결전극을 형성할 필요가 있다. 이에 복수의 제2 터치전극(195)을 서로 연결하는 제2 터치연결전극(193)을 제1 터치절연층(191) 내에 형성할 수 있다.
또한 복수의 제1 터치전극(192)을 서로 연결하는 제1 터치연결전극(197)을 제1 터치절연층(191) 상에 형성할 수 있다. 예를 들면, 제1 터치연결전극(197)과 제2 터치연결전극(193)을 서로 다른 평면에 배치하여 전기적인 연결이 이루어지지 않게 하면서, 각 복수의 터치전극들을 서로 전기적으로 연결시키게 된다. 제1 또는 제2 터치연결전극(197, 193)은 터치전극 연결배선, 터치 브릿지 전극, 또는 터치 브릿지 배선 등일 수 있으며, 용어에 한정되는 것은 아니다.
도 2를 참조하면, 표시 영역 상의 터치부(190)의 터치전극부에 전기 신호를 인가하기 위하여, 비표시 영역 상에는 터치배선(TRL; touch routing line)들이 배치된다. 터치배선(TRL)은 터치연결배선, 또는 터치 라우팅 배선 등일 수 있으며, 용어에 한정되는 것은 아니다.
유기 발광소자(240)는 캐소드 전극(243)을 구비해야 되고, 이미지의 디스플레이를 위해서는 이러한 캐소드 전극(243)에 사전 설정된 전기적 신호가 인가되어야 할 필요가 있다. 일반적으로, 설정된 기준전압 내지 접지를 위한 신호가 인가될 수 있다. 따라서 비표시 영역에는 저전위 전원라인(410)이 위치하여, 캐소드 전극(243)에 사전 설정된 전기적 신호를 전달한다. 본 실시예에서 캐소드 전극(243)이라고 하였으나 캐소드, 음극, 대향 전극, 상부 전극, 또는 제2 전극 등일 수 있고, 용어에 한정되는 것은 아니다.
도 2는 도 1의 절단선 I - I’을 따라 표시 영역(AA)의 측면에 배치된 비표시 영역(IA)의 단면을 도시한 것이다. 비표시 영역(IA)에는 게이트 구동부(GIP, 300), 제1 구조물 (330), 및 제2 구조물(460) 등이 표시 영역(AA)과 인접한 순서대로 배치될 수 있다.
제1 구조물(330)은 디스플레이 패널(100)의 외곽에서 표시 영역의 유기 발광소자로 침투하는 산소 내지 수분을 막기 위한 구조물이다. 제1 구조물(330)은 투습방지 구조물, 또는 댐(dam) 등일 수 있으며, 용어에 한정되는 것은 아니다. 제1 구조물(330)은 제1-1 구조물(331)과 제1-2 구조물(332)을 포함할 수 있다. 예를 들면, 제1-1 구조물(331)과 제1-2 구조물(332)은 투습방지 구조물, 또는 댐(dam) 등일 수 있으며, 용어에 한정되는 것은 아니다.
제2 구조물(460)은 모기판에서 개별 디스플레이 패널(100)로 나누기 위한 절단공정(Scribing 공정) 중에 발생할 수 있는 크랙(Crack)이 디스플레이 패널(100) 내부로 전달되는 것을 방지하기 위한 구조물이다. 제2 구조물은 크랙방지 구조물, 크랙 스토퍼(crack stopper), 또는 최외곽 댐(dam) 등일 수 있으며, 용어에 한정되는 것은 아니다.
본 명세서의 실시예에 따른 제2 구조물(460)은 절단공정 중에 기판(110)의 절단면(Trimming line)에서 발생하는 충격이 비표시 영역에 형성된 GIP(300)나 ESD(500) 또는 저전위 전원(VSS) 라인(410)에 도달하여 파괴하거나 표시 영역(AA)에 형성된 유기 발광소자나 어레이에 투습경로를 제공하여 흑점(Dark spot)이 성장하거나 화소 수축(Pixel Shrinkage)이 발생하는 것을 방지할 수 있다.
예를 들면, 제2 구조물(460)은 무기막 또는 유기막으로 구성될 수 있고, 무기막 및 유기막의 복층 구조로 형성될 수 있으며, 이에 한정되는 것은 아니다. 제2 구조물(460)은 디스플레이 패널(100)의 장변 양측 및/또는 단변 한측에 배치될 수 있으나, 이에 한정되는 것은 아니다.
제2 구조물(460)의 바깥 측인 기판(110)의 절단면에 인접한 영역에서는 표시 영역(AA)을 형성할 때 전면 증착되는 절연막들(GI, Buffer layer 등)의 부분 또는 전체를 에칭(etching)할 수 있다. 에칭을 통해 기판(110)의 상부에 소량의 절연막이 남거나 기판의 상부 표면이 완전히 노출되도록 하여 절단 충격이 해당 절연막에 전달되지 않도록 할 수 있다.
게이트 구동부(300)는 발광신호 구동부(310), 스캔신호 구동부(320), 및 링크부(미도시)로 구성될 수 있다. 유기 발광소자(240)의 구성에 따라 회로구성이 달라질 수 있으며, 게이트 구동부(300)는 적어도 하나의 발광 제어신호와 적어도 하나의 스캔 제어신호를 유기 발광소자(240)가 구성하는 서브 픽셀에 전달할 수 있다. 이러한 신호전달을 위해 발광신호 구동부(310), 스캔신호 구동부(320)와 유기 발광소자(240) 사이에 링크부가 배치될 수 있다. 발광신호 구동부(310)와 스캔신호 구동부(320)는 복수 개의 트랜지스터와 적어도 하나 이상의 커패시터를 포함할 수 있다. 게이트 구동부(300) 상에는 표시 영역(AA)에서 평탄화층(150)과 뱅크층(160)이 연장되어 배치될 수 있다.
도 2를 참조하면, 게이트 구동부(300)를 발광신호 구동부(310)와 스캔신호 구동부(320)로 구분할 수 있는데, 예를 들면, 발광신호 구동부(310)가 스캔신호 구동부(320)보다 외곽에 배치될 수 있다. 그러나, 발광신호 구동부(310)와 스캔신호 구동부(320)의 위치가 이에 한정되지는 않는다. 발광신호 구동부(310)와 스캔신호 구동부(320)의 사이 공간에 외부에서 비롯된 습기의 투습을 방지하기 위해, 주요 경로인 평탄화층(150)과 뱅크층(160)의 일부를 단절시키기 위한 단절 구조를 형성할 수 있다. 예를 들면, 평탄화층(150)과 뱅크층(160)을 에칭(etching)하여 게이트 구동부(300)를 덮는 보호막이나 발광신호 구동부(310)와 스캔신호 구동부(320) 사이의 기판(110)을 노출하는 오픈부(OP)를 형성할 수 있다. 이러한 단절 구조를 통해 평탄화층(150)과 뱅크층(160)을 통해 이동하던 외부의 수분이 에칭된 부분에서 이동하지 못할 수 있다.
평탄화층(150)과 뱅크층(160)이 연장된 끝단에서 단절구조로 인해 제1 구조물(330)이 이격되어 배치될 수 있다. 제1 구조물(330)은 제1-1 구조물(331)과 제1-2 구조물(332)을 포함할 수 있고, 표시 영역(AA)을 기준으로 순서대로 배치될 수 있다. 제1 구조물(330)은 표시 영역(AA)에서 연장되는 평탄화층(150) 및 뱅크층(160)과 동일한 물질로 형성될 수 있다. 이렇게 형성된 오픈부(OP) 상에 캐소드 전극(243)이 표시 영역(AA)으로부터 연장되어 배치될 수 있다.
도 2를 참조하면, 캐소드 전극(243)이 제1 구조물(330)까지 연장될 수 있다. 예를 들면, 제1-1 구조물(331)의 측면까지 연장될 수 있다. 캐소드 전극(243)은 앞서 기재한 평탄화층(150)과 뱅크층(160)을 에칭하여 형성한 오픈부(OP) 영역까지 연장되어 제1-1 구조물(331)의 측면에 접촉하도록 배치될 수 있다. 캐소드 전극(243) 상에 캡핑층(170)이 연장될 수 있고, 캡핑층(170)이 연장되는 영역은 캐소드 전극(243)의 영역과 중첩되거나, 캐소드 전극(243)으로 더 연장되어 제1-1 구조물(331)의 측면에 위치할 수 있다. 캡핑층(170) 상에 봉지층(180)도 표시 영역(AA)으로부터 연장되어 제1-2 구조물(332)을 넘어 제2 구조물(460)의 주변까지 위치할 수 있다. 봉지층(180)의 유기절연막(182)은 제1-1 구조물(331)의 측면에 접촉하지 않도록 제거될 수 있다.
봉지층(180)은 제1 무기 절연막(181)과 제2 무기 절연막(183)을 포함하는 특성 상 제2 구조물(460)에 접촉하지 않도록 배치될 수 있다. 디스플레이 패널(100)을 절단하는 과정에서 기판(110)에 발생하는 크랙들이 제2 구조물(460)에 도달할 수 있고, 제2 구조물(460)이 충격을 흡수할 수 있다. 봉지층(180)이 제2 구조물(460)에 접촉하도록 배치되면 봉지층(180)에 포함된 제1 무기 절연막(181) 내지 제2 무기 절연막(183)을 통해 크랙이 전파될 수 있다. 이를 방지하기 위해 제2 구조물(460)과 봉지층(180)은 일정 거리 이격되도록 배치할 수 있다.
봉지층(180)의 상부에 배치된 터치배선(TRL)의 일부가 제1 구조물(330)까지 연장되어 배치될 수 있다. 터치부(190)에 포함되는 제1 터치절연층(191), 터치배선(TRL)과 동일한 물질로 배치되는 제1 전극(610), 및 제2 터치절연층(199)이 표시 영역(AA)으로부터 연장되어 제1 구조물(330)상에 배치될 수 있다. 제1 전극(610)은 터치배선(TRL)과 동일한 물질로 형성될 수 있다. 제1 전극은 터치배선(TRL)과 전기적으로 단절되어 저전위 전원라인(410)과 연결될 수 있다. 예를 들어, 제1 전극(610)은 봉지층(180)의 경사면을 따라 기판(110)의 외곽까지 연장될 수 있다.
제1-1 구조물(331)의 일측면에 인접한 위치에, 앞서 설명한 캡핑층(170), 봉지층(180)의 제1 무기 절연층(181)과 제2 무기 절연층(183)을 에칭하여 캐소드 전극의 상면을 노출하는 컨택홀(620)을 형성할 수 있다.
컨택홀(620)을 통해 제1 전극(610)이 캐소드 전극(243)과 전기적으로 연결될 수 있다. 캐소드 전극(243)과 제1 전극(610)의 전기적 연결을 통해 유기 발광소자(240)의 구동을 위한 기저전압, 예를 들면, 접지전원을 공급할 수 있다.
제2 터치절연층(199)은 제1 터치절연층(191)과 제1 전극(610)을 충분히 덮을 수 있도록 제2 구조물(460)이 있는 영역까지 연장될 수 있다. 제2 구조물(460)의 일측 벽(또는 일측)을 덮을 수 있으며, 외부에서 유입될 수 있는 산소, 수분, 및/또는 크랙을 흡수할 수 있다.
제1 전극(610)과 캐소드 전극(243)의 연결 구조는 저전위 전원배선(410)으로 사용된 소스/드레인 전극(230) 대비 공간의 제약을 줄일 수 있다. 소스/드레인 전극(230)은 게이트 드라이버(300)에도 사용되는 물질로, 동일 물질로 저전위 전원배선(410)을 형성하기 위해 게이트 드라이버(300)의 외곽에 게이트 드라이버(300)와 중첩되지 않도록 별도의 공간에 배치해야 되므로, 비표시 영역(IA)의 크기가 증가될 수 있다. 또한, 캐소드 전극(243)과 소스/드레인 전극(230)으로 형성된 저전위 전원배선(410)을 연결시키기 위해 애노드 전극(241)과 동일한 공정 및 동일한 물질로 형성된 별도의 중간 전극이 필요할 수 있다. 제1 전극(610)과 저전위 전원배선(410)을 연결시키는 부분은 게이트 드라이버(300)의 외곽에 배치될 수 있다. 예를 들면, 캐소드 전극(243)과 중간 전극 및 저전위 전원배선(410)의 연결구조는 비표시 영역(IA)에서 많은 공간을 차지하게 되었고, 이러한 비표시 영역(IA)의 크기의 증가는 베젤 영역의 증가로 이어질 수 있다.
본 명세서의 실시예에 따른 제1 전극(610)은 유기 발광소자(240)의 상부에 배치된 터치배선(TRL)과 동일한 공정에서 동일한 물질로 형성되므로, 비표시 영역(IA)의 외곽에 게이트 드라이버(300)와 중첩되도록 배치할 수 있다. 또한, 제1 전극(610)과 캐소드 전극(243)이 모두 게이트 드라이버(300)의 상부에 있으므로, 연결구조가 단순하여 별도의 중간 전극이 필요하지 않은 직접 연결구조가 가능하다.
도 2를 참조하면, 표시 영역(AA)에 가까운 제1-1 구조물(331)의 일측면에 인접하게 배치된 컨택홀(620)을 통해 제1 전극(610)과 캐소드 전극(243)이 전기적으로 연결될 수 있다. 컨택홀(620)을 캐소드 전극(243)과 가장 가까운 곳에 배치함으로써, 상대적으로 높은 전기 저항을 갖는 캐소드 전극(243)의 저항을 보상할 수 있다. 캐소드 전극(243)은 약 100~200 Å 내외로 매우 얇게 형성될 수 있으므로 다른 금속 배선들보다 전기 저항이 높을 수 있다. 도 2의 컨택홀(620) 위치는 봉지층(180)의 유기절연막(182)이 제1-1 구조물(331)을 넘지 않도록 제어할 수 있을 때 적용할 수 있다.
본 명세서의 실시예에 따르면, 제1 전극(610)과 캐소드 전극(243)의 직접 연결구조를 통해 별도의 중간 전극이 필요하지 않게 되어 내로우 베젤을 구현할 수 있다. 시장에서는 한층 더 좁은 내로우 베젤을 요구하고 있어 이를 구현하기 위한 여러 실험을 진행하였다. 이에 본 명세서의 발명자는 추가되는 공정없이 표시장치의 여러 구동 특징이 저하되지 않고 베젤의 폭을 감소시킬 수 있는 여러 실험을 하였다. 여러 실험을 통하여, 추가되는 공정없이 여러 구동 특징이 저하되지 않고, 베젤의 폭을 감소시킬 수 있는 표시장치를 추가로 발명하였다.
본 명세서의 다른 실시예에서는 캐소드 전극(243)과 연결되는 제1 전극(610)을 터치부(190)의 제2 터치연결전극(193)의 형성과 동일한 공정 내에서, 동일한 물질로 형성함으로써, 추가되는 공정없이 베젤의 폭을 더욱 감소할 수 있다. 이에 대해서는 아래에 설명한다.
도 4는 도 1의 절단선 I - I’을 따라 표시 영역(AA)의 측면에 배치된 비표시 영역(IA)의 단면을 도시한 것이다.
도 4를 참조하면, 기판(110)의 표시 영역(AA)에는 박막트랜지스터(200)가 배치되고 발광소자(240)도 배치될 수 있다. 도 4의 표시 영역(AA)에 대한 설명은 도 2의 구조와 동일하므로 생략하거나 간략히 할 수 있다.
비표시 영역(IA)에는 게이트 구동부(GIP, 300), 제1 구조물(330), 및 제2 구조물(460) 등이 표시 영역(AA)과 인접한 순서대로 배치될 수 있다. 제1 구조물(330)은 투습방지 구조물, 또는 댐(dam) 등일 수 있으며, 용어에 한정되는 것은 아니다. 제2 구조물(460)은 크랙방지 구조물, 크랙 스토퍼(crack stopper) 또는 최외곽 댐(dam) 등일 수 있으며, 용어에 한정되는 것은 아니다.
도 4를 참조하면, 외부로부터의 습기(또는 수분)의 투습을 방지하기 위해, 습기(또는 수분) 투습의 주요 경로인 평탄화층(150)과 뱅크층(160)의 일부를 단절시키기 위한 단절 구조를 형성할 수 있다. 예를 들면, 평탄화층(150)과 뱅크층(160)을 에칭하여 기판(110)을 노출하는 오픈부(OP)를 형성할 수 있다. 평탄화층(150)과 뱅크층(160)을 통해 이동하던 외부의 수분이, 예를 들면, 오픈부(OP)에서 이동하지 못할 수 있다.
평탄화층(150)과 뱅크층(160)이 연장된 끝단에서 단절구조로 인해 제1 구조물(330)이 이격되어 배치될 수 있다. 제1 구조물(330)은 표시 영역(AA)에서 연장되는 평탄화층(150) 및 뱅크층(160)과 동일한 물질로 형성될 수 있다.
도 4를 참조하면, 캐소드 전극(243)이 비표시 영역(IA)까지 연장될 수 있다. 예를 들면, 오픈부(OP) 직전까지 연장될 수 있다. 예를 들면, 캐소드 전극(243)은 앞서 설명한 평탄화층(150)과 뱅크층(160)을 에칭하여 형성한 오픈부(OP) 직전까지 연장되어 배치될 수 있다. 캐소드 전극(243) 상에 캡핑층(170)이 연장될 수 있다. 예를 들면, 캡핑층(170)이 연장되는 영역은 캐소드 전극(243)이 연장되는 영역과 같을 수 있다. 캡핑층(170) 상의 봉지층(180)도 표시 영역(AA)으로부터 연장되어 제1 구조물(330)을 넘어 제2 구조물(460)의 주변에 위치할 수 있다. 봉지층(180)의 유기절연막(182)은 오픈부(OP)까지 형성되지 않도록 제거될 수 있다.
봉지층(180)은 제1 무기절연막(181)과 제2 무기절연막(183)을 포함하므로, 제2 구조물(460)에 접촉하지 않도록 배치될 수 있다. 디스플레이 패널(100)을 절단하는 과정에서 기판(110)에 발생하는 크랙들이 제2 구조물(460)에 전파될 수 있고, 제2 구조물(460)이 충격흡수를 할 수 있다. 봉지층(180)이 제2 구조물(460)에 접촉하도록 배치되면 봉지층(180)에 포함된 제1 무기절연막(181) 내지 제2 무기절연막(183)을 통해 크랙이 전파될 수 있다. 크랙의 전파를 방지하기 위해 제2 구조물(460)과 봉지층(180)이 일정 거리 이격되도록 배치할 수 있다.
봉지층(180)의 유기절연막(182)의 끝단과 오픈부(OP) 사이에, 캡핑층(170), 봉지층(180)의 제1 무기절연막(181)과 제2 무기절연막(183)을 에칭하여 캐소드 전극(243)의 상면을 노출하는 컨택홀(620)을 형성할 수 있다. 이에 의해, 유기절연막(182)은 컨택홀(620)과 중첩되지 않도록 배치될 수 있다.
컨택홀(620)을 통해 제1 전극(610)이 캐소드 전극(243)과 전기적으로 연결될 수 있다. 제1 전극(610)은 연결 전극, 또는 중간 전극 등일 수 있고, 용어에 한정되는 것은 아니다. 제1 전극(610)은 컨택홀(620)과 제2 구조물(460) 사이의 구간에 배치될 수 있다. 캐소드 전극(243)과 제1 전극(610)의 전기적 연결을 통해 발광소자(240)의 구동을 위한 기저전압, 이른바 접지전원을 공급할 수 있다.
제1 전극(610)은 봉지층(180)의 형성 공정이 완료되고 에칭 공정을 통해 캐소드 전극(243)의 상면을 노출하는 컨택홀(620)을 형성한 후, 터치전극부의 제2 터치연결전극(193)을 형성하는 공정을 이용하여 형성할 수 있다. 예를 들면, 제2 터치연결전극(193)과 제1 전극(610)은 동일한 공정에서 형성하고, 동일한 물질로 구성될 수 있다. 예를 들면, 기존의 제2 터치연결전극(193) 형성 공정을 통해 동일 물질로 제1 전극(610)을 형성하므로, 추가적인 공정이 요구되지 않게 된다. 또한, 도 2보다 컨택홀(620)의 위치가 표시 영역(AA) 방향으로 이동하게 되어, 해당 폭만큼 비표시 영역(IA)의 축소가 가능하므로 내로우 베젤 구현에 장점을 가질 수 있으며, 하나의 투습방지 구조물 또는 제1 구조물(330)을 배치하여 추가적인 공간 감소가 가능하므로, 내로우 베젤의 구현에 더 효과적일 수 있다.
봉지층(180)의 상부에 배치된 터치부(190)의 일부가 제1 구조물(330)까지 연장되어 배치될 수 있다. 터치부(190)에 포함되는 제1 터치절연층(191), 및 제2 터치절연층(199)이 표시 영역(AA)으로부터 연장되어 제1 구조물(330) 상에 배치될 수 있다. 제1 전극(610)은 비표시 영역(IA)의 컨택홀(620)에서부터 제1 터치절연층(191) 내에 배치되어 제1 구조물(330) 상에 배치될 수 있다. 제1 전극(610)은 제2 터치연결전극(193)과 동일한 물질로 형성될 수 있다. 제1 전극(610)은 전기적으로 단절되어 저전위 전원라인(410)과 연결될 수 있다.
제2 터치절연층(199)은 제1 구조물(330)을 덮고, 제2 구조물(460)의 일측에 접할 수 있다. 제2 터치절연층(199)은 표시 영역(AA) 및 비표시 영역(IA)의 전면에 형성할 수 있다. 이에 의해, 제2 터치절연층(199)이 표시장치 전체의 높이의 편차를 줄일 수 있다. 외부의 크랙이 제2 구조물(460)에 의해 방지되므로, 제2 터치절연층(199)은 제2 구조물(460)을 덮지 않고 제2 구조물(460)의 일측에 접하거나 인접하게 배치될 수 있다.
터치배선(TRL)은 비표시 영역(IA)의 전면에 배치될 수 있다. 터치배선(TRL)은 제1 터치연결전극(197)과 동일한 공정 내에서 동일한 물질로 구성될 수 있다. 터치배선(TRL)은 비표시 영역(IA) 내에서 제1 터치절연층(191) 상에 또는 제2 터치절연층(199) 내에 배치될 수 있다. 본 명세서의 실시예에 따라 감소된 비표시 영역(IA) 내의 영역의 전면에 터치배선(TRL)을 배치함으로써, 비표시 영역(IA)의 공간을 효율적으로 활용할 수 있다.
본 명세서의 실시예에 따른 제1 전극(610)과 캐소드 전극(243)의 연결 구조는, 기존의 저전위 전원배선(410)의 연결 전극인 소스/드레인 전극(230)과 캐소드 전극(243)의 연결 구조 또는 도 2에서 제1 전극(610)인 터치배선(TRL)과 캐소드 전극(243)의 연결 구조와 대비하여 비표시 영역(IA)에서 차지하는 영역의 면적을 줄일 수 있다. 도 2에서의 캐소드 전극(243)과 제1 전극(610) 및 저전위 전원배선(410)의 연결구조는, 본 실시예에서의 연결구조보다 비표시 영역(IA)에서 영역을 더 필요로 하는데, 이러한 비표시 영역(IA)의 크기의 증가는 베젤 영역의 크기의 증가로 이어질 수 있다.
도 2의 제1 전극(610)의 경우 발광소자(240)의 상부에 배치된 터치전극부 중 터치배선(TRL)과 동일한 공정에서 동일한 물질로 형성하므로, 비표시 영역(IA) 외곽의 게이트 드라이버(300)와 중첩되도록 배치할 수 있다. 또한, 제1 전극(610)과 캐소드 전극(243)이 모두 게이트 드라이버(300)의 상부에 있으므로, 연결구조가 단순하여 별도의 중간전극이 필요하지 않은 직접 연결구조가 가능하다.
도 4의 제1 전극(610)의 경우 발광소자(240)의 상부에 배치된 터치전극부 중 제2 터치연결배선(193)과 동일한 공정에서 동일한 물질로 형성하고, 제1 전극(610)과 캐소드 전극(243)이 연결되는 컨택홀(620)의 위치를 표시 영역(AA) 방향으로 이동시키므로, 비표시 영역(IA) 외곽의 게이트 드라이버(300)와 중첩되도록 배치할 수 있다. 또한, 제1 전극(610)과 캐소드 전극(243)이 모두 게이트 드라이버(300)의 상부에 있으므로, 연결구조가 단순하여 별도의 중간전극이 필요하지 않은 직접 연결구조가 가능하다. 이에 의해, 비표시 영역(IA)의 축소가 가능하여 내로우 베젤 구현에 더욱 큰 장점을 가질 수 있다. 또한, 제2 터치절연층(199)을 기판(110)의 전면 도포를 제어하는 공정의 효율이 높아지면서 제1 구조물(330)을 도 2에서와 같이 제1-1 구조물(331)과 제1-2 구조물(332)을 복수개로 배치하지 않아도 되고, 터치배선(TRL)을 비표시 영역(IA) 전면에 형성함으로써 비표시 영역(IA)의 추가적인 공간 축소가 가능할 수 있다.
도 5는 도 1의 절단선 I - I’을 따라 표시 영역(AA)의 측면에 배치된 비표시 영역(IA)의 단면도이다.
도 5를 참조하면, 기판(110)의 표시 영역(AA)에는 박막트랜지스터(200)가 배치되고 발광소자(240)도 배치될 수 있다. 도 5의 표시 영역(AA)에 대한 설명은 도 2의 구조와 동일하므로 생략하거나 간략히 할 수 있다.
비표시 영역(IA)에는 게이트 구동부(GIP, 300), 제1 구조물(330), 및 제2 구조물(460) 등이 표시 영역(AA)과 인접한 순서대로 배치될 수 있다. 제1 구조물(330)은 투습방지 구조물, 또는 댐(dam) 등일 수 있으며, 용어에 한정되는 것은 아니다. 제2 구조물(460)은 크랙방지 구조물, 크랙 스토퍼(crack stopper) 또는 최외곽 댐(dam) 등일 수 있으며, 용어에 한정되는 것은 아니다.
도 5를 참조하면, 외부로부터의 습기의 투습을 방지하기 위해, 주요 경로인 평탄화층(150)과 뱅크층(160)의 일부를 단절시키기 위한 단절 구조를 형성할 수 있다. 예를 들면, 평탄화층(150)과 뱅크층(160)을 에칭하여 기판(110)을 노출하는 오픈부(OP)를 형성할 수 있다. 평탄화층(150)과 뱅크층(160)을 통해 이동하던 외부의 수분이, 예를 들면, 오픈부(OP)에서 이동하지 못할 수 있다.
평탄화층(150)과 뱅크층(160)이 연장된 끝단에서 단절구조로 인해 제1 구조물(330)이 이격되어 배치될 수 있다. 제1 구조물(330)은 표시 영역(AA)에서 연장되는 평탄화층(150) 및 뱅크층(160)과 동일한 물질로 형성될 수 있다.
도 5를 참조하면, 캐소드 전극(243)이 비표시 영역(IA)까지 연장될 수 있다. 예를 들면, 오픈부(OP) 직전까지 연장될 수 있다. 예를 들면, 캐소드 전극(243)은 앞서 기재한 평탄화층(150)과 뱅크층(160)을 에칭하여 형성한 오픈부(OP) 직전까지 연장되어 배치될 수 있다.
캐소드 전극(243) 상에 캡핑층(170)이 연장될 수 있고, 캡핑층(170)이 연장되는 영역은 캐소드 전극(243)과 같을 수 있다. 예를 들면, 캡핑층(170)이 연장되는 영역은 캐소드 전극(243)과 동일한 면일 수 있다.
캡핑층(170) 상의 봉지층(180)은 표시 영역(AA)으로부터 연장되어 제1 구조물(330)을 넘어 제2 구조물(460)의 주변에 위치할 수 있다. 봉지층(180)의 유기절연막(182)과 제2 무기절연막(183)은 오픈부(OP)까지 형성되지 않도록 제거될 수 있다. 봉지층(180)은 제1 무기절연막(181)을 포함하는 특성 상 제2 구조물(460)에 접촉하지 않도록 배치될 수 있다. 디스플레이 패널(100)을 절단하는 과정에서 기판(110)에 발생하는 크랙들이 제2 구조물(460)에 전파될 수 있고, 이때 제2 구조물(460)이 충격흡수를 할 수 있다. 봉지층(180)이 제2 구조물(460)에 접촉하도록 배치되면 봉지층(180)에 포함된 제1 무기절연막(181)을 통해 크랙이 전파될 수 있다. 크랙의 전파를 방지하기 위해 제2 구조물(460)과 봉지층(180)이 일정 거리 이격되도록 배치할 수 있다.
봉지층(180)의 유기절연막(182)의 끝단과 오픈부(OP) 사이에, 앞서 기재한 캡핑층(170), 봉지층(180)의 제1 무기절연막(181)과 제2 무기절연막(183)을 에칭하여 캐소드 전극(243)의 상면을 노출하는 컨택홀(620)을 형성할 수 있다. 따라서, 유기절연막(182)은 컨택홀(620)과 중첩되지 않도록 배치될 수 있다.
제2 무기절연막(183)의 끝단은 제1 전극(610)의 측면과 접할 수 있다. 제1 전극(610)이 제2 무기절연막(183)이 아닌 제1 무기절연막(181) 상에 배치되므로, 제2 무기절연막(183)을 제1 전극(610)의 상부에 형성할 수 있으나, 후속의 제1 터치절연층(191)과 제2 무기절연막(183)이 같은 물질을 이용할 경우, 제2 무기절연막(183)의 끝단이 제1 전극(610)의 측면과 접하게 하면, 후속의 제1 터치절연층(191)을 표시 영역(AA) 및 비표시 영역(IA) 전부에 형성하게 되므로, 표시장치의 공정의 수가 축소되는 장점이 있다.
컨택홀(620)을 통해 제1 전극(610)이 캐소드 전극(243)과 전기적으로 연결될 수 있다. 제1 전극(610)은 연결 전극, 또는 중간 전극 등일 수 있고, 용어에 한정되는 것은 아니다. 제1 전극(610)은 컨택홀(620)과 제2 구조물(460) 사이에 배치될 수 있다. 캐소드 전극(243)과 제1 전극(610)의 전기적 연결을 통해 발광소자(240)의 구동을 위한 기저전압, 예를 들면, 접지전원을 공급할 수 있다.
제1 전극(610)은 봉지층(180) 형성 공정이 완료되고 에칭 공정을 통해 캐소드 전극(243)의 상면을 노출하는 컨택홀(620)을 형성한 후, 터치전극부의 제2 터치연결전극(193)을 형성하는 공정을 이용하여 형성할 수 있다. 예를 들면, 제2 터치연결전극(193)과 제1 전극(610)은 동일 공정에서 형성하고, 동일한 물질로 구성될 수 있다. 예를 들면, 기존의 제2 터치연결전극(193) 형성 공정을 통해 동일한 물질로 제1 전극(610)을 형성하므로, 추가적인 공정 없이 형성할 수 있다. 예를 들면, 도 2보다 컨택홀(620)의 위치가 표시 영역(AA) 방향으로 이동하게 되어 해당 폭만큼 비표시 영역(IA)의 축소가 가능하므로 내로우 베젤 구현에 장점을 가질 수 있다.
또한, 제2 터치절연층(199)을 기판(110)의 전면 도포를 제어하는 공정의 효율이 높아지면서 제1 구조물(330)을 제1 실시예와 같이 제1-1 구조물(331)과 제1-2 구조물(332)과 같이 복수개를 둘 필요가 적어지고, 또한 터치배선(TRL)을 비표시 영역(IA) 전면에 형성함으로써 추가적인 비표시 영역(IA)의 감소가 가능할 수 있다.
봉지층(180)의 상부에 배치된 터치부(190)의 일부가 제1 구조물(330)까지 연장되어 배치될 수 있다. 터치부(190)에 포함되는 제1 터치절연층(191), 및 제2 터치절연층(199)이 표시 영역(AA)으로부터 연장되어 제1 구조물(330) 상에 배치될 수 있다.
제1 전극(610)은 비표시 영역(IA)의 컨택홀(620)에서부터 제1 터치절연층(191) 내에 또는 제1 터치절연층(191) 하부에 배치되어 제1 구조물(330) 상에까지 배치될 수 있다. 제1 전극(610)은 제2 터치연결전극(193)과 동일한 물질로 형성될 수 있으나 전기적으로 단절되어 저전위 전원라인(410)과 연결될 수 있다.
터치배선(TRL)은 비표시 영역(IA)의 전면에 배치될 수 있다. 터치배선(TRL)은 제1 터치연결전극(197)과 동일한 공정 내에서 동일한 물질로 구성될 수 있다. 터치배선(TRL)은 비표시 영역(IA) 내에서 제1 터치절연층(191) 상에 또는 제2 터치절연층(199) 내에 배치될 수 있다. 본 명세서의 실시예에 따르면, 감소된 비표시 영역(IA) 내 공간의 전면에 터치배선(TRL)을 배치함으로써 비표시 영역(IA)의 축소를 극대화 할 수 있다.
제2 터치절연층(199)은 제1 터치절연층(191)과 제1 전극(610)을 충분히 덮어줄 수 있도록 제2 구조물(460)이 있는 영역까지 연장될 수 있다. 제2 구조물(460)의 일측 벽(또는 일측)을 덮을 수 있으며, 외부에서 유입될 수 있는 산소, 수분, 및/또는 크랙을 흡수할 수 있다.
제1 전극(610)과 캐소드 전극(243)의 연결 구조는 저전위 전원배선(410)인 소스/드레인 전극(230) 또는 터치배선(TRL) 대비 공간의 제약을 줄일 수 있다.
도 2의 제1 전극(610)의 경우 유기 발광소자(240)의 상부에 배치된 터치전극부의 터치배선(TRL)과 동일한 공정에서 동일한 물질로 형성하므로, 비표시 영역(IA) 외곽의 게이트 드라이버(300)와 중첩되도록 배치할 수 있다. 또한, 제1 전극(610)과 캐소드 전극(243)이 모두 게이트 드라이버(300)의 상부에 있으므로, 연결구조가 단순하여 별도의 중간전극이 필요하지 않은 직접 연결구조가 가능하다.
도 4 및 도 5의 제1 전극(610)은 발광소자(240)의 상부에 배치된 터치전극부의 제2 터치연결배선(193)과 동일한 공정에서 동일한 물질로 형성하고, 제1 전극(610)과 캐소드 전극(243)이 연결되는 컨택홀(620)의 위치를 표시 영역(AA) 방향으로 이동시키므로, 비표시 영역(IA) 외곽의 게이트 드라이버(300)와 중첩되도록 배치할 수 있다.
제1 전극(610)과 캐소드 전극(243)이 모두 게이트 드라이버(300)의 상부에 있으므로, 연결구조가 단순하여 별도의 중간전극이 필요하지 않은 직접 연결구조가 가능하다. 이에 의해, 비표시 영역(IA)의 축소가 가능하여 내로우 베젤 구현에 더욱 큰 장점을 가질 수 있다. 그리고, 제2 터치절연층(199)을 기판(110)의 전면 도포를 제어하는 공정의 효율이 높아지면서 제1 구조물(330)을 도 2 와 같이 제1-1 구조물(331)과 제1-2 구조물(332)을 복수개로 둘 필요가 적어지고, 또한 터치배선(TRL)을 비표시 영역(IA) 전면에 형성함으로써 추가적인 비표시 영역(IA)의 축소가 가능할 수 있다.
도 2, 도 4, 및 도 5를 참조하여 설명한 본 명세서의 실시예에 따르면, 공통적으로 컨택홀(620), 오픈부(OP), 및 제1 구조물(330)은 도 1에서 표시 영역(AA)을 둘러싸는 비표시 영역(IA)의 적어도 3면에 배치될 수 있다.
도 2 내지 도 5를 참조하여 설명한 제1 전극(610)과 캐소드 전극(243) 간의 전기적인 연결(또는 전기적 접촉) 구조에 대하여, 아래에 설명한다.
도 2 내지 도 5를 참조하면, 디스플레이 패널(100)은 기판(110) 상에 위치하며, 표시 영역(AA)과 비표시 영역(IA)에 배치되는 평탄화층(150)과, 봉지층(180)의 외곽에 배치되며, 비표시 영역(IA)에서 평탄화층(150) 상에 위치하는 제1 구조물(330) 등을 포함할 수 있다.
제1 구조물(330)은 평탄화층(150) 상에 위치하는 투습방지 물질층을 포함할 수 있다. 여기서, 예를 들어, 투습방지 물질층은 평탄화층(150) 상에 위치하는 뱅크층(160)과 동일한 물질로 구성되거나 다른 물질로 구성될 수 있다.
제1 구조물(330)은 투습방지 물질층만을 포함할 수 있으나, 평탄화층(150) 등을 더 포함하는 다층 구조물일 수도 있다.
도 4 내지 도 5를 참조하면, 평탄화층(150)은 표시 영역(AA)과 제1 구조물(330) 사이에서, 예를 들면, 유기절연막(182)과 오픈부(OP)의 사이에서 컨택홀(620)이 형성될 수 있다. 컨택홀(620)에서 제1 전극(610)은 캐소드 전극(243)과 전기적으로 접촉할 수 있다.
도 4를 참조하면, 제1 전극(610)은 제2 무기절연막(183) 위에 배치될 수 있다. 제1 전극(610)은 터치부(190)의 제2 터치연결전극(193)과 동일한 공정에서 동일한 물질로 형성될 수 있다.
도 5를 참조하면, 제1 전극(610)은 제1 무기절연막(181) 위에 배치될 수 있다. 제2 무기절연막(183)의 끝단은 제1 전극(610)의 측면과 접할 수 있다. 제1 전극(610)은 터치부(190)의 제2 터치연결전극(193)과 동일한 공정에서 동일한 물질로 형성될 수 있다.
본 명세서의 실시예에 따른 표시장치는, LCM, OLED 모듈 등을 포함하는 완제품(complete product 또는 final product)인 노트북 컴퓨터, 텔레비전, 컴퓨터 모니터, 자동차용 장치(automotive display apparatus) 또는 차량(vehicle)의 다른 형태 등을 포함하는 전장장치(equipment display apparatus), 스마트폰 또는 전자패드 등의 모바일 전자장치(mobile electronic device apparatus) 등과 같은 세트 전자 장치(set electronic device apparatus) 또는 세트 장치(set device 또는 set apparatus)도 포함할 수 있다.
본 명세서의 실시예에 따른 표시장치는 아래와 같이 설명될 수 있다.
본 명세서의 실시예에 따른 표시장치는, 표시 영역, 및 표시 영역의 주변에 배치되는 비표시 영역을 포함하는 기판, 표시 영역에 배치되고, 애노드 전극, 발광층, 및 캐소드 전극을 포함하는 발광소자, 발광소자 상에 배치되고, 제1 무기절연막, 유기절연막, 및 제2 무기절연막을 포함하는 봉지층, 봉지층 상에 배치되고 제1 터치절연층, 터치전극부, 및 제2 터치절연층을 포함하는 터치부, 비표시 영역에 배치되고, 표시 영역의 전부 및 비표시 영역의 일부를 덮는 캐소드 전극의 상부를 노출하는 컨택홀 및 비표시 영역에서 컨택홀을 통해 캐소드 전극과 전기적으로 연결되는 제1 전극을 포함할 수 있고, 터치전극부와 제1 전극은 동일 물질로 이루어질 수 있다.
본 명세서의 몇몇 실시예에 따르면, 터치전극부가 복수의 제1 터치전극, 복수의 제2 터치전극, 제1 터치절연층 상에 배치되며, 복수의 제1 터치전극을 서로 연결하는 복수의 제1 터치연결전극 및 제1 터치절연층 상에 배치되며, 복수의 제2 터치전극을 서로 연결하는 복수의 제2 터치연결전극을 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제2 터치연결전극과 제1 전극이 동일한 공정에서 동일한 물질로 구성될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 전극은 제1 무기절연막 위에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제2 무기절연막의 끝단이 제1 전극의 측면과 접할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 전극은 제2 무기절연막 위에 배치될 수 있다.
본 명세서의 실시예에 따른 표시장치는, 표시 영역과 비표시 영역에 배치되는 평탄화층, 평탄화층 상에 배치되는 뱅크층, 비표시 영역의 평탄화층과 뱅크층의 일부를 오픈하여 기판을 노출하는 오픈부, 오픈부와 기판의 끝단 사이에 배치된 제1 구조물, 및 제1 구조물과 기판의 끝단 사이에 배치된 제2 구조물을 더 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제2 터치절연층은 제1 구조물을 덮고, 제2 구조물의 일측에 접할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 컨택홀이 유기절연막과 오픈부 사이에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 유기절연막이 컨택홀과 중첩되지 않을 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 전극이 컨택홀과 제2 구조물 사이에 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 비표시 영역에 배치된 게이트 드라이버를 더 포함할 수 있고, 게이트 드라이버의 일부와 제1 전극의 일부가 중첩되도록 배치될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 발광소자와 봉지층 사이에 배치된 캡핑층을 더 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 디스플레이 장치 110: 기판
120: 게이트 구동부 130: 게이트 절연층
140: 무기절연층 150: 평탄화층
160: 뱅크층 170: 캡핑층
180: 봉지층 181: 제1 무기절연막
182: 유기절연막 183: 제2 무기절연막
190: 터치부 191: 제1 터치절연층
192: 제1 터치전극 193: 제2 터치연결전극
195: 제2 터치전극 197: 제1 터치연결전극
199: 제2 터치절연층 200: 박막트랜지스터
210: 반도체층 220: 게이트 전극
230: 소스/드레인 전극 240: 발광소자
241: 애노드 전극 242: 유기발광 스택
243: 캐소드 전극 300: 게이트 구동부
310: 발광신호 구동부 320: 스캔신호 구동부
330: 제1 구조물 331: 제1-1 구조물
332: 제1-2 구조물 410: 저전위 전원라인
420: 고전위 전원라인 450: 패드
460: 제2 구조물 500: ESD
610: 제1 전극 620: 컨택홀
AA: 표시 영역 IA: 비표시 영역
OP: 오픈부 TRL: 터치배선

Claims (13)

  1. 표시 영역, 및 상기 표시 영역의 주변에 배치되는 비표시 영역을 포함하는 기판;
    상기 표시 영역에 배치되고, 애노드 전극, 발광층, 및 캐소드 전극을 포함하는 발광소자;
    상기 발광소자 상에 배치되고, 제1 무기절연막, 유기절연막, 및 제2 무기절연막을 포함하는 봉지층;
    상기 봉지층 상에 배치되고, 제1 터치절연층, 터치전극부, 및 제2 터치절연층을 포함하는 터치부;
    상기 비표시 영역에 배치되고, 상기 표시 영역의 전부 및 상기 비표시 영역의 일부를 덮는 상기 캐소드 전극의 상부를 노출하는 컨택홀; 및
    상기 비표시 영역에서 상기 컨택홀을 통해 상기 캐소드 전극과 전기적으로 연결되는 제1 전극을 포함하고,
    상기 터치전극부와 상기 제1 전극은 동일한 물질로 이루어지는, 표시장치.
  2. 제 1 항에 있어서,
    상기 터치전극부는,
    복수의 제1 터치전극;
    복수의 제2 터치전극;
    상기 제1 터치절연층 상에 배치되고, 상기 복수의 제1 터치전극을 서로 연결하는 복수의 제1 터치연결전극; 및
    상기 제1 터치절연층 내에 배치되고, 상기 복수의 제2 터치전극을 서로 연결하는 복수의 제2 터치연결전극을 포함하는, 표시장치.
  3. 제 2 항에 있어서,
    상기 복수의 제2 터치연결전극과 상기 제1 전극은 동일한 공정에서 동일한 물질로 구성되는, 표시장치.
  4. 제 1 항에 있어서,
    상기 제1 전극은 상기 제1 무기절연막 위에 배치된, 표시장치.
  5. 제 4 항에 있어서,
    상기 제2 무기절연막의 끝단은 상기 제1 전극의 측면과 접하는, 표시장치.
  6. 제 1 항에 있어서,
    상기 제1 전극은 상기 제2 무기절연막 위에 배치된, 표시장치.
  7. 제 1 항에 있어서,
    상기 표시 영역과 상기 비표시 영역에 배치되는 평탄화층;
    상기 평탄화층 상에 배치되는 뱅크층;
    상기 비표시 영역의 상기 평탄화층과 상기 뱅크층의 일부를 오픈하여 상기 기판을 노출하는 오픈부;
    상기 오픈부와 상기 기판의 끝단 사이에 배치된 제1 구조물; 및
    상기 제1 구조물과 상기 기판의 끝단 사이에 배치된 제 2 구조물을 더 포함하는, 표시장치.
  8. 제 7 항에 있어서,
    상기 제2 터치절연층은 상기 제1 구조물을 덮고, 상기 제2 구조물의 일측에 접하는, 표시장치.
  9. 제 7 항에 있어서,
    상기 컨택홀은 상기 유기절연막과 상기 오픈부 사이에 배치되는, 표시장치.
  10. 제 7 항에 있어서,
    상기 유기절연막은 상기 컨택홀과 중첩되지 않는, 표시장치.
  11. 제 7 항에 있어서,
    상기 제1 전극은 상기 컨택홀과 상기 제2 구조물 사이에 배치되는, 표시장치.
  12. 제 1 항에 있어서,
    상기 비표시 영역에 배치된 게이트 드라이버를 더 포함하고,
    상기 게이트 드라이버의 일부와 상기 제1 전극의 일부는 중첩하는, 표시장치.
  13. 제 1 항에 있어서,
    상기 발광소자와 상기 봉지층 사이에 배치된 캡핑층을 더 포함하는, 표시장치.
KR1020210182578A 2021-12-20 2021-12-20 표시장치 KR20230093720A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210182578A KR20230093720A (ko) 2021-12-20 2021-12-20 표시장치
US17/991,511 US20230200107A1 (en) 2021-12-20 2022-11-21 Display Apparatus
CN202211471663.2A CN116322177A (zh) 2021-12-20 2022-11-23 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210182578A KR20230093720A (ko) 2021-12-20 2021-12-20 표시장치

Publications (1)

Publication Number Publication Date
KR20230093720A true KR20230093720A (ko) 2023-06-27

Family

ID=86769554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210182578A KR20230093720A (ko) 2021-12-20 2021-12-20 표시장치

Country Status (3)

Country Link
US (1) US20230200107A1 (ko)
KR (1) KR20230093720A (ko)
CN (1) CN116322177A (ko)

Also Published As

Publication number Publication date
CN116322177A (zh) 2023-06-23
US20230200107A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US11017716B2 (en) Display device and method of manufacturing the same
US11088232B2 (en) Display device
TWI771817B (zh) 顯示設備
US20230337460A1 (en) Flexible display apparatus
EP2835831B1 (en) Organic light emitting diode display
KR101965260B1 (ko) 플렉서블 디스플레이 장치용 어레이 기판
US9991462B2 (en) Organic light emitting display device
KR20180112203A (ko) 디스플레이 장치
KR20190035995A (ko) 디스플레이 장치
KR20120035040A (ko) 유기 발광 표시 장치 및 그 제조 방법
US20080030128A1 (en) Organic light emitting display apparatus
CN101436608A (zh) 有机发光显示设备
KR20110132819A (ko) 유기 발광 표시 장치 및 그의 제조 방법
KR20200137071A (ko) 표시 장치
US11730026B2 (en) Display apparatus
JP4169733B2 (ja) 電界発光ディスプレイ装置及びその製造方法
KR20190140123A (ko) 디스플레이 장치
US12004365B2 (en) Display device
US20210257433A1 (en) Display device
KR20210074549A (ko) 유기발광 표시장치
KR20230093720A (ko) 표시장치
US20220158128A1 (en) Display apparatus
KR20220125900A (ko) 표시 장치
KR20220075736A (ko) 유기발광 표시장치