KR20180112203A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20180112203A
KR20180112203A KR1020170041932A KR20170041932A KR20180112203A KR 20180112203 A KR20180112203 A KR 20180112203A KR 1020170041932 A KR1020170041932 A KR 1020170041932A KR 20170041932 A KR20170041932 A KR 20170041932A KR 20180112203 A KR20180112203 A KR 20180112203A
Authority
KR
South Korea
Prior art keywords
layer
organic
wirings
disposed
region
Prior art date
Application number
KR1020170041932A
Other languages
English (en)
Other versions
KR102373441B1 (ko
Inventor
문중수
곽원규
김광민
김기욱
김동수
박현애
이지은
진창규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170041932A priority Critical patent/KR102373441B1/ko
Priority to US15/903,480 priority patent/US10586841B2/en
Priority to EP18164518.5A priority patent/EP3392921B1/en
Priority to TW107111103A priority patent/TWI776875B/zh
Priority to CN201810295154.6A priority patent/CN108695367B/zh
Publication of KR20180112203A publication Critical patent/KR20180112203A/ko
Priority to US16/777,069 priority patent/US10790350B2/en
Priority to US17/034,408 priority patent/US11411067B2/en
Application granted granted Critical
Publication of KR102373441B1 publication Critical patent/KR102373441B1/ko
Priority to US17/878,437 priority patent/US11889731B2/en
Priority to US18/539,620 priority patent/US20240122013A1/en

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H01L27/3258—
    • H01L27/3297—
    • H01L51/5253—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Compounds Of Unknown Constitution (AREA)

Abstract

본 발명의 일 실시예는, 제1영역과 제2영역 사이에 위치하는 벤딩영역을 가져, 제1방향으로 연장된 벤딩축을 중심으로 벤딩된, 기판; 상기 제1영역에 배치되는 복수의 내부배선 및 상기 제2영역에 배치되는 복수의 외부배선; 상기 벤딩영역을 덮으며, 상기 복수의 내부배선 및 상기 복수의 외부배선의 적어도 일부를 덮는 유기물층; 상기 유기물층 상에 배치되며, 상기 복수의 내부배선 각각을 상기 복수의 외부배선 각각에 연결하는 복수의 연결배선; 상기 복수의 연결배선 각각이 상기 복수의 내부배선에 대해서 접속할 수 있도록 상기 유기물층을 관통하는 복수의 유기-관통홀;을 포함하며, 상기 복수의 유기-관통홀은 상기 제1방향으로 나열된 복수의 제1유기-관통홀을 포함하며, 상기 복수의 제1유기-관통홀들 사이에 배치된 상기 유기물층의 상면의 형상은 볼록한 곡면 형상인, 디스플레이 장치를 개시한다.

Description

디스플레이 장치{Display apparatus}
본 발명의 실시예들은 디스플레이 장치에 관한 것으로서, 더 상세하게는 디스플레이 장치의 단선 등의 불량 발생을 최소화할 수 있는 디스플레이 장치에 관한 것이다.
디스플레이 장치는 데이터를 시각적으로 표시하는 장치이다. 이러한 디스플레이 장치는 디스플레이영역과 비디스플레이영역으로 구획된 기판을 포함한다. 상기 디스플레이영역에는 게이트 라인과 데이터 라인이 상호 절연되어 형성되고, 상기 게이트 라인 및 상기 데이터 라인이 교차하여 상기 디스플레이영역에 다수의 화소 영역이 정의된다. 또한, 상기 디스플레이영역에는 상기 화소 영역들 각각에 대응하여 박막트랜지스터 및 상기 박막트랜지스터와 전기적으로 연결되는 화소전극이 구비된다. 비디스플레이영역에는 디스플레이영역에 전기적 신호를 전달하는 다양한 배선들이 구비된다.
이러한 디스플레이 장치에 있어서 적어도 일부를 벤딩(bending)시킴으로써, 다양한 각도에서의 시인성을 향상시키거나 비디스플레이영역의 면적을 줄일 수 있다. 이와 같이 벤딩된 디스플레이 장치를 제조하는 과정에서 불량을 최소화하고 공정 비용을 절감하는 방안이 모색되고 있다.
본 발명의 실시예들은 디스플레이 장치의 배선들 사이의 간격을 줄이면서, 배선의 단락 등의 불량 발생을 최소화할 수 있는 디스플레이 장치를 제공하고자 한다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예는, 제1영역과 제2영역 사이에 위치하는 벤딩영역을 가져, 제1방향으로 연장된 벤딩축을 중심으로 벤딩된, 기판; 상기 제1영역에 배치되는 복수의 내부배선 및 상기 제2영역에 배치되는 복수의 외부배선; 상기 벤딩영역을 덮으며, 상기 복수의 내부배선 및 상기 복수의 외부배선의 적어도 일부를 덮는 유기물층; 상기 유기물층 상에 배치되며, 상기 복수의 내부배선 각각을 상기 복수의 외부배선 각각에 연결하는 복수의 연결배선; 상기 복수의 연결배선 각각이 상기 복수의 내부배선에 대해서 접속할 수 있도록 상기 유기물층을 관통하는 복수의 유기-관통홀;을 포함하며, 상기 복수의 유기-관통홀은 상기 제1방향으로 나열된 복수의 제1유기-관통홀을 포함하며, 상기 복수의 제1유기-관통홀들 사이에 배치된 상기 유기물층의 상면의 형상은 볼록한 곡면 형상인, 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 복수의 연결배선 중 일부는 상기 복수의 제1유기-관통홀들 사이의 유기물층 상에 배치되어, 상기 벤딩영역을 가로 질러 연장될 수 있다.
본 실시예에 있어서, 상기 복수의 제1유기-관통홀들 사이의 유기물층 상에 배치되는 상기 복수의 연결배선 중 일부는 상기 유기물층의 상면의 형상에 대응되어 제1방향으로 곡면 형상을 구비할 수 있다.
본 실시예에 있어서, 상기 복수의 연결배선의 연신율은 상기 복수의 내부배선 및 상기 복수의 외부배선의 연실율에 비해서 클 수 있다.
본 실시예에 있어서, 상기 복수의 내부배선은 복수의 제1내부배선, 및 상기 복수의 제1내부배선과 절연층을 사이에 두고 다른 층에 배치된 복수의 제2내부배선을 포함할 수 있다.
본 실시예에 있어서, 상기 복수의 제1내부배선과 상기 복수의 제2내부배선은 서로 교번하여 배치될 수 있다.
본 실시예에 있어서, 상기 복수의 외부배선들은 복수의 제1외부배선, 및 상기 복수의 제1외부배선과 절연층을 두고 다른층에 배치된 복수의 제2외부배선을 포함할 수 있다.
본 실시예에 있어서, 상기 제1영역 또는 제2영역에 배치되며, 제1게이트절연막에 의해서 절연되는 반도체층 및 게이트전극을 포함하는 박막트랜지스터;를 포함하며, 기 복수의 내부배선 및 상기 복수의 외부배선 중 적어도 일부는 상기 게이트전극과 동일한 물질로 동일층에 배치될 수 있다.
본 실시예에 있어서, 상기 제1영역 또는 제2영역에 배치되며, 제1게이트절연막에 의해서 절연되는 반도체층 및 게이트전극을 포함하는 박막트랜지스터; 및 기 박막트랜지스터를 덮는 제2게이트절연막; 상기 제1게이트절연막과 동일층에 배치되는 제1스토리지 축전판, 및 상기 제2게이트절연막 상에 배치되는 제2스토리지 축전판을 포함하는 스토리지 커패시터;를 더 포함하며, 상기 복수의 내부배선 및 상기 복수의 외부배선 중 적어도 일부는 상기 제2스토리지 축전판과 동일한 물질로 동일층에 배치될 수 있다.
본 실시예에 있어서, 상기 제1영역 또는 제2영역에 배치되며, 제1게이트절연막에 의해서 절연되는 반도체층 및 게이트전극을 포함하는 박막트랜지스터; 상기 박막트랜지스터를 덮는 제2게이트절연막; 및 상기 게이트전극과 동일층에 배치되는 제1스토리지 축전판, 및 상기 제2게이트절연막 상에 배치되는 제2스토리지 축전판을 포함하는 스토리지 커패시터;를 더 포함하며, 상기 복수의 내부배선 중 일부는 게이트전극과 동일한 물질로 동일층에 배치되며, 나머지 일부는 제2스토리지 축전판과 동일한 물질로 동일층에 배치될 수 있다.
본 실시예에 있어서, 상기 제1영역 또는 상기 제2영역에 배치되며, 반도체층 및 게이트전극을 포함하는 박막트랜지스터; 상기 박막트랜지스터를 덮는 층간절연막; 및 상기 층간절연막 상에 배치된 데이터선;을 더 포함하며, 상기 복수의 연결배선 중 적어도 하나는 상기 데이터선과 동일한 물질로 동일층에 배치될 수 있다.
본 실시예에 있어서, 상기 제1영역 또는 상기 제2영역에 배치되며, 반도체층 및 게이트전극을 포함하는 박막트랜지스터; 상기 박막트랜지스터를 덮는 층간절연막; 상기 층간절연막 상에 배치된 데이터선; 상기 데이터선을 덮으며, 상기 층간절연막 상에 배치되는 제1평탄화층; 및 상기 제1평탄화층에 배치되는 도전층;을 더 포함하며, 상기 복수의 연결배선 중 적어도 하나는 상기 도전층과 동일한 물질로 동일층에 배치될 수 있다.
본 실시예에 있어서, 상기 복수의 유기-관통홀은 상기 복수의 제1유기-관통홀과 어긋나게 배치된 복수의 제2유기-관통홀을 더 포함하여, 상기 제2유기-관통홀을 통해 연결된 연결 배선들이 상기 복수의 제1유기-관통홀들 사이로 가로질러 배치될 수 있다.
본 실시예에 있어서, 상기 벤딩영역에 대응하는 개구 또는 그루브를 갖는 무기절연층;을 더 포함하며, 상기 유기물층은 상기 개구 또는 그루브를 채우며, 상기 무기절연층의 상면까지 연장될 수 있다.
본 실시예에 있어서, 상기 복수의 유기-관통홀은 상기 무기절연층을 노출하며, 상기 복수의 연결배선 각각은 상기 무기절연층에 정의된 컨택홀을 통해서 상기 복수의 내부배선 각각과 접속할 수 있다.
본 실시예에 있어서, 상기 복수의 내부배선 각각의 일단은 상기 복수의 유기-관통홀 각각의 내부와 중첩 배치되며, 상기 복수의 내부배선 각각의 일단은 상기 복수의 유기-관통홀의 하부 가장자리와 비중첩되어 배치될 수 있다.
본 실시예에 있어서, 상기 복수의 내부배선 중 적어도 일부와 상기 복수의 외부배선 중 적어도 일부는 서로 다른층에 배치될 수 있다.
본 발명의 다른 실시예는, 디스플레이영역 및 벤딩영역을 갖는 주변영역을 포함하고, 제1방향으로 연장된 벤딩축을 중심으로 벤딩된, 기판; 상기 벤딩영역에 대응하는 개구 또는 그루브를 갖는 무기절연층; 상기 벤딩영역을 중심으로 상호 이격되는 복수의 내부배선, 및 복수의 외부배선; 상기 개구 또는 그루브를 채우며, 상기 복수의 내부배선 및 상기 복수의 외부배선의 적어도 일부를 덮는 유기물층; 상기 유기물층 상에 배치되어, 상기 벤딩영역을 가로질러 상기 복수의 내부배선 각각을 상기 복수의 외부배선 각각에 연결하는 복수의 연결배선; 및 상기 복수의 연결배선 각각이 상기 복수의 내부배선에 대해서 접속할 수 있도록 상기 유기물층을 관통하는 복수의 유기-관통홀;을 포함하며, 상기 복수의 유기-관통홀은 상기 제1방향으로 나열된 복수의 제1유기-관통홀을 포함하며, 상기 제1유기-관통홀들 사이에 배치된 상기 유기물층의 상면의 형상은 볼록한 곡면 형상인, 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 복수의 내부 배선 및 상기 복수의 외부 배선은 상기 무기절연층의 개구 또는 그루브를 사이에 두고 이격될 수 있다.
본 실시예에 있어서, 상기 디스플레이영역에 배치되며, 제1게이트절연막에 의해서 절연되는 반도체층 및 게이트전극을 포함하는 박막트랜지스터; 상기 박막트랜지스터를 덮는 제2게이트절연막; 및 상기 제1게이트절연막과 동일층에 배치되는 제1스토리지 축전판, 및 상기 제2게이트절연막 상에 배치되는 제2스토리지 축전판을 포함하는 스토리지 커패시터;를 더 포함하며, 상기 복수의 내부배선은 게이트전극과 동일한 물질로 동일층에 배치되는 복수의 제1내부배선 및, 상기 제2스토리지 축전판과 동일한 물질로 동일층에 배치되는 복수의 제2내부배선을 포함할 수 있다.
본 실시예에 있어서, 상기 복수의 제1내부배선과 상기 복수의 제2내부배선은 서로 교번하여 배치될 수 있다.
본 실시예에 있어서, 상기 디스플레이 영역에 배치되며, 반도체층 및 게이트전극을 포함하는 박막트랜지스터; 상기 박막트랜지스터를 덮는 층간절연막; 및 상기 층간절연막 상에 배치된 데이터선;을 더 포함하며, 상기 복수의 내부배선 및 상기 복수의 외부배선 중 적어도 하나는 상기 게이트전극과 동일한 물질로 동일층에 배치되며, 상기 복수의 연결배선 중 적어도 하나는 상기 데이터선과 동일한 물질로 동일층에 배치될 수 있다.
본 실시예에 있어서, 상기 복수의 내부배선 각각의 일단은 상기 복수의 유기-관통홀 각각의 내부와 중첩 배치되며, 상기 복수의 내부배선 각각의 일단은 상기 복수의 유기-관통홀의 하부 가장자리와 비중첩되어 배치될 수 있다.
본 실시예에 있어서, 상기 복수의 연결배선 상부에 배치된 벤딩보호층;을 더 구비할 수 있다.
본 발명의 또 다른 실시예는, 제1영역과 제2영역 사이에 위치하는 벤딩영역을 가져, 제1방향으로 연장된 벤딩축을 중심으로 벤딩된, 기판; 상기 제1영역에 배치된 디스플레이 영역; 상기 디스플레이 영역을 덮으며, 적어도 하나의 유기봉지층을 포함하는 봉지층; 상기 제1영역에 배치되는 복수의 내부배선 및 상기 제2영역에 배치되는 복수의 외부배선; 상기 벤딩영역을 덮으며, 상기 복수의 내부배선 및 상기 복수의 외부배선의 적어도 일부를 덮는 유기물층; 상기 유기물층 상에 배치되며, 상기 복수의 내부배선 각각을 상기 복수의 외부배선 각각에 연결하는 복수의 연결배선; 및 상기 제1영역과 상기 벤딩영역 사이에는 상기 복수의 연결배선 각각이 상기 복수의 내부배선에 대해서 접속할 수 있도록 상기 유기물층을 관통하는 복수의 유기-관통홀;을 포함하며, 상기 적어도 하나의 유기봉지층과 상기 유기물층은 서로 이격되어 형성된, 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 복수의 유기-관통홀은 상기 제1방향으로 나열된 복수의 제1유기-관통홀을 포함하며, 상기 제1유기-관통홀들 사이에 배치된 상기 유기물층의 상면의 형상은 볼록한 곡면 형상일 수 있다.
본 실시예에 있어서, 상기 복수의 연결배선 중 일부는 상기 상면의 형상이 볼록한 곡면 형상을 갖는 유기물층 상에 배치되어, 상기 벤딩영역을 가로 질러 연장될 수 있다.
본 실시예에 있어서, 상기 봉지층은 제1무기봉지층, 제1유기봉지층, 및 제2무기봉지층이 순차적으로 적층되어 형성되며, 상기 봉지층과 상기 유기물층은 서로 이격되어 형성될 수 있다.
본 실시예에 있어서, 상기 복수의 내부배선 각각의 일단은 상기 복수의 유기-관통홀 각각의 내부와 중첩 배치되며, 상기 복수의 내부배선 각각의 일단은 상기 복수의 유기-관통홀의 하부 가장자리와 비중첩되어 배치될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 디스플레이 장치의 배선 간의 간격을 좁히면서도 배선의 불량 발생을 최소화할 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 사시도이다.
도 2는 도 1의 디스플레이 장치의 일부를 개략적으로 도시하는 평면도이다.
도 3은 도 2의 디스플레이 장치를 A-A'선 및 B-B'선을 따라 자른 일부를 개략적으로 도시한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 단면도이다.
도 6은 도 2의 I 부분을 확대한 평면도이다.
도 7은 도 6을 II-II'선으로 절단한 단면 사시도를 나타낸 도면이다.
도 8은 도 6을 III-III' 선으로 절단한 단면의 일부를 나타낸 도면이다.
도 9는 도 8에 대한 비교예를 나타낸 도면이다.
도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 평면도이다.
도 11은 도 10을 IV-IV'선으로 절단한 단면의 일부를 나타낸 도면이다.
도 12는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 단면도이다.
도 15a는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 단면도이다.
도 15b는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 단면도이다.
도 16는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
디스플레이 장치는 화상을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Display), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Inorganic Light Emitting Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등 일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 디스플레이 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 디스플레이 장치는 이에 제한되지 않으며, 다양한 방식의 디스플레이 장치가 사용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부를 개략적으로 도시하는 사시도이다. 도 2는 도 1의 디스플레이 장치의 일부를 개략적으로 도시하는 평면도, 도 3은 도 2의 디스플레이 장치를 A-A'선 및 B-B'선을 따라 자른 일부를 개략적으로 도시한 단면도이다.
본 실시예에 따른 디스플레이 장치는 도 1에 도시된 것과 같이 디스플레이 장치의 일부인 기판(100)의 일부가 벤딩되어, 디스플레이 장치의 일부분이 기판(100)과 마찬가지로 벤딩된 형상을 갖는다. 다만, 도시의 편의상 도 2 및 도 3에서는 디스플레이 장치가 벤딩되지 않은 상태로 도시하고 있다. 참고로 후술하는 실시예들에 관한 단면도들이나 평면도들 등에서도 도시의 편의상 디스플레이 장치가 벤딩되지 않은 상태로 도시한다.
도 1 내지 도 3에 도시된 것과 같이, 본 실시예에 따른 디스플레이 장치가 구비하는 기판(100)은 제1방향(+y 방향)으로 연장된 벤딩영역(BA)을 갖는다. 이 벤딩영역(BA)은 제1방향과 교차하는 제2방향(+x 방향)에 있어서, 제1영역(1A)과 제2영역(2A) 사이에 위치한다. 예컨대, 기판(100)은 도 1에 도시된 것과 같이 제1방향(+y 방향)으로 연장된 벤딩축(BAX)을 중심으로 벤딩되어 있을 수 있다. 도 1에 있어서는 벤딩축(BAX)을 기준으로 동일한 곡률 반경으로 기판(100)이 벤딩되어 있는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 기판(100)은 벤딩축(BAX)을 중심으로 곡률반경이 일정하지 않게 벤딩될 수도 있다. 이러한 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있는데, 예컨대 폴리에테르술폰(polyethersulphone, PES), 폴리아크릴레이트(polyacrylate, PAR), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 기판(100)은 상기 물질의 단층 또는 다층구조를 가질 수 있으며, 다층구조의 경우 무기층을 더 포함할 수 있다.
제1영역(1A)은 디스플레이영역(DA)을 포함한다. 물론 제1영역(1A)은 도 2에 도시된 것과 같이 디스플레이영역(DA) 외에도 디스플레이영역(DA) 외측의 비디스플레이영역(NDA)의 일부를 포함한다. 제2영역(2A) 역시 비디스플레이영역(NDA)을 포함한다.
기판(100)의 디스플레이영역(DA)에는 복수의 화소(P)가 배치되어 화상을 표시할 수 있다. 디스플레이영역(DA)에는 박막트랜지스터(Thin Film Transistor: TFT), 유기발광소자(Organic light emitting device: OLED), 커패시터(Capacitor) 등의 소자가 구비되어 있을 수 있다.
디스플레이영역(DA)은 게이트 신호를 전달하는 게이트선(GL)과 데이터 신호를 전달하는 데이터선(DL) 등의 펄스 신호 및, 구동 전원선, 공통 전원선 등의 직류 신호를 전달하는 신호 배선이 더 포함될 수 있으며, 상기 게이트선(GL)과 데이터선(DL), 구동 전원선, 공통 전원선에 연결된 박막 트랜지스터, 커패시터, 유기 발광 소자 등의 전기적 결합에 의해서 화소(P)가 형성되어 화상을 표시할 수 있다. 화소(P)는 화소(P)로 공급된 구동 전원 및 공통 전원에 따라 데이터 신호에 대응하여 유기 발광 소자를 통하는 구동 전류에 대응하는 휘도로 발광할 수 있다. 상기 신호 배선들은 비디스플레이영역(NDA)의 단자부(20)와 연결될 수 있다. 화소(P)는 복수로 구성될 수 있으며, 복수의 화소는 스트라이브 배열, 펜타일 배열 등 다양한 형태로 배치될 수 있다. 디스플레이 장치는 디스플레이영역(DA)을 외기로부터 밀봉하는 밀봉부재를 더 포함할 수 있다.
비디스플레이영역(NDA)에는 단자부(20), 구동전압공급라인(30), 및 배선부(40)가 배치될 수 있다. 또한, 도시는 되지 않았지만, 비디스플레이영역(NDA)에는 공통전원라인, 게이트 구동부, 데이터 구동부 등이 더 배치될 수도 있다.
단자부(20)는 비디스플레이영역(NDA)의 일 단부에 배치되며, 복수의 단자(21, 22)를 포함한다. 단자부(20)는 절연층에 의해 덮이지 않고 노출되어, 플렉서블 인쇄회로기판 또는 드라이버 IC 등과 같은 제어부(미도시)와 전기적으로 연결될 수 있다. 제어부는 데이터 신호, 게이트 신호, 구동전압(ELVDD), 공통전압(ELVSS) 등을 제공한다.
구동전압공급라인(30)은 구동단자(22)를 통해서 제어부와 연결될 수 있으며, 제어부로부터 제공되는 구동전압(ELVDD)을 화소(P)들에게 제공할 수 있다. 구동전압공급라인(30)은 디스플레이영역(DA)의 일측면을 커버하도록 비디스플레이영역(NDA)에 배치될 수 있다.
배선부(40)는 디스플레이영역(DA)의 신호 배선들과 연결되는 복수의 내부배선(213i), 비디스플레이영역(NDA)의 단자부(20)와 연결되는 복수의 외부배선(213o) 및 상기 복수의 내부배선(213i) 각각 및 복수의 외부배선(213o) 각각을 연결하는 연결배선들(215)을 포함할 수 있다.
연결배선들(215)은 벤딩영역(BA)과 중첩되어 형성될 수 있다. 이 경우, 연결배선(215)은 제1영역(1A)에서 벤딩영역(BA)를 거쳐 제2영역(2A)으로 연장되어 배치된다. 연결배선(215)은 상기 벤딩축(BAX)과 교차하여 연장될 수 있다. 예컨대, 연결배선(215)은 상기 벤딩축(BAX)에 대해서 수직으로 연장될 수 있으나, 이에 한정되지 않는다. 상기 연결배선(215)는 벤딩축(BAX)과 소정의 각도를 가지고 비스듬히 연장될 수 있는 등 다양한 변형이 가능하다. 또한, 연결배선(215)은 직선 형상이 아닌 곡선 형상, 지그재그 형상 등 다양한 형상을 가질 수 있다.
한편, 유기물층(160)은 벤딩영역(BA)을 중심으로 배치되어, 연결배선(215)과 내부배선(213i)의 컨택영역, 및 연결배선(215)과 외부배선(213o)의 컨택영역을 덮으며 형성될 수 있다. 벤딩영역(BA)에서 유기물층(160)은 연결배선들(215)의 하부에 배치될 수 있다. 유기물층(160)에 대한 자세한 설명은 후술하도록한다.
도 3에서는 디스플레이소자로서 유기발광소자(300)가 디스플레이영역(DA)에 위치하는 것을 도시하고 있다. 이러한 유기발광소자(300)가 제1박막트랜지스터(T1) 또는 제2박막트랜지스터(T2)에 전기적으로 연결된다는 것은, 화소전극(310)이 제1 또는 제2박막트랜지스터(T1, T2)에 전기적으로 연결되는 것으로 이해될 수 있다. 물론 필요에 따라 기판(100)의 디스플레이영역(DA) 외측의 주변영역에도 박막트랜지스터(미도시)가 배치될 수 있다. 이러한 주변영역에 위치하는 박막트랜지스터는 예컨대 디스플레이영역(DA) 내에 인가되는 전기적 신호를 제어하기 위한 회로부의 일부일 수 있다.
제1박막트랜지스터(T1)은 제1반도체층(Act1), 및 제1게이트전극(G1)을 포함하고, 제2박막트랜지스터(T2)는 제2반도체층(Act2), 및 제2게이트전극(G2)를 포함한다.
제1반도체층(Act1) 및 제2반도체층(Act1)은 비정질실리콘, 다결정실리콘, 산화물 반도체 또는 유기반도체물질을 포함할 수 있다. 제1반도체층(Act1)은 채널영역(C1)과, 채널영역(C1)의 양 옆에 배치된 소스영역(S1) 및 드레인영역(D1)을 구비하며, 제2반도체층(Act2)은 채널영역(C2)과, 채널영역(C2)의 양 옆에 배치된 소스영역(S2) 및 드레인영역(D2)을 구비한다.
제1게이트전극(G1) 및 제2게이트전극(G2)는 제1게이트절연막(121)을 사이에 두고 각각 제1반도체층(Act1)의 채널영역(C1) 및 제2반도체층(Act2)의 채널영역(C2)과 중첩되어 배치된다. 제1게이트전극(G1) 및 제2게이트전극(G2)는 제1박막트랜지스터(T1) 또는/및 제2박막트랜지스터(T2)에 온/오프 신호를 인가하는 게이트 배선(미도시)과 연결될 수 있으며, 저저항 금속 물질로 이루어질 수 있다. 예를 들면, 제1 및 제2게이트전극(G1, G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti) 등을 포함하는 도전 물질로 이루어진 단일막 또는 다층막일 수 있다. 도면에서는 제1게이트전극(G1)과 제2게이트전극(G2)가 동일한 층에 배치되는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 제1게이트전극(G1)과 제2게이트전극(G2)은 서로 다른 층에 배치될 수도 있다.
제2박막트랜지스터(T2)는 소스전극(미도시) 및/또는 드레인전극(SD)을 구비할 수 있다. 상기 소스전극 및 드레인전극(SD)은 전도성이 좋은 도전 물질로 이루어진 단일막 또는 다층막일 수 있으며, 제2반도체층(Act2)의 소스영역(S2) 및 드레인영역(D2)에 각각 연결될 수 있다. 예를 들면, 소스전극 및 드레인전극(SD)은 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti) 등을 포함하는 도전 물질로 이루어진 단일막 또는 다층막일 수 있다. 물론, 제1박막트랜지스터(T1)도 제1반도체층(Act1)의 소스영역(S1) 및 드레인전극(D1)에 각각 연결되는 소스전극 및 드레인전극을 구비할 수 있다. 그러나, 이에 한정되지 않는다. 제1박막트랜지스터(T1)의 소스영역(S1) 및 드레인전극(D1)에는 별도의 소스전극 및 드레인전극이 연결되지 않고, 소스영역(S1) 및 드레인전극(D1) 자체로 소스전극 및 드레인전극의 역할을 할 수 있다.
소스전극 및/또는 드레인전극(SD)은 상기 제2반도체층(Act2)과 컨택홀을 통해 연결될 수 있다. 컨택홀은 층간절연막(130), 제2게이트절연막(122), 및 제1게이트절연막(121)을 동시에 식각하여 형성할 수 있다.
일 실시예에 따른 제1, 제2박막트랜지스터(T1, T2)는 제1, 제2게이트전극(G1, G2)이 제1, 제2반도체층(Act1, Act2)의 상부에 배치된 탑 게이트 타입(top gate type)이지만, 본 발명은 이에 제한되지 않으며, 다른 실시예에 따른 제1 또는 제2박막트랜지스터(T1, T2)는 제1 또는 제2게이트전극(G1, G2)이 제1, 제2반도체층(Act1, Act2)의 하부에 배치된 바텀 게이트 타입(bottom gate type)일 수 있다.
스토리지 커패시터(Cst)는 제1박막트랜지스터(T1)와 중첩되게 배치될 수 있다. 이 경우, 스토리지 커패시터(Cst) 및 제1박막트랜지스터(T1)의 면적을 증가시킬 수 있으며, 고품질의 이미지를 제공할 수 있다. 예를 들어, 제1게이트전극(G1)은 스토리지 커패시터(Cst)의 제1스토리지 축전판(CE1)일 수 있다. 제2스토리지 축전판(CE2)은 제1스토리지 축전판(CE1)과의 사이에 제2게이트절연막(122)을 개재한 채 제1스토리지 축전판(CE1)과 중첩할 수 있다. 제2게이트절연막(122)은 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx) 및/또는 실리콘옥시나이트라이드(SiON) 등의 무기 절연물을 포함할 수 있다. 다른 실시예에 따르면, 스토리지 커패시터(Cst)가 제1박막트랜지스터(T1)과 중첩되지 않고 형성될 수도 있다.
제1, 제2반도체층(Act1, Act2)과 제1, 제2게이트전극(G1, G2)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 제1게이트절연막(121)이 제1, 제2반도체층(Act1, Act2)과 제1, 제2게이트전극(G1, G2) 사이에 개재될 수 있다.
제1, 제2게이트전극(G1, G2)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기 절연물을 포함하는 제2게이트절연막(122) 배치될 수 있으며, 제2스토리지 축전판(CE2)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기 절연물을 포함하는 층간절연막(130)이 배치될 수 있다.
소스전극 및 드레인전극(SD)은 그러한 층간절연막(130) 상에 배치될 수 있다. 데이터선(DL)은 소스전극 및 드레인전극(SD)와 동일층인 층간절연막(130)상에 배치되어, 소스전극 또는 드레인전극(SD)과 전기적으로 연결될 수 있다.
이와 같이 무기물을 포함하는 절연막은 CVD 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
이러한 구조의 제1, 제2박막트랜지스터(T1, T2)와 기판(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(110)이 개재될 수 있다. 이러한 버퍼층(110)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 제1, 제2반도체층(Act1, Act2)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 버퍼층(110)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다. 일부 실시예에서, 버퍼층(110)은 실리콘옥사이드/실리콘나이트라이드/실리콘옥사이드로 이루어진 삼중층의 구조를 가질 수 있다.
그리고 제1, 제2박막트랜지스터(T1, T2), 및 스토리지 커패시터(Cst) 상에는 평탄화층(140)이 배치될 수 있다. 평탄화층(140)은 제1, 제2박막트랜지스터(T1, T2),및 스토리지 커패시터(Cst)를 덮는다. 평탄화층(140)은 그 상면이 대체로 평탄화될 수 있다. 이러한 평탄화층(140)은 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 3에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다.
기판(100)의 디스플레이영역(DA) 내에 있어서, 평탄화층(140) 상에는, 화소전극(310), 대향전극(330) 및 그 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 유기발광소자(300)가 위치할 수 있다. 화소전극(310)은 도 3에 도시된 것과 같이 평탄화층(140) 등에 형성된 개구부를 통해 소스전극 및 드레인전극(SD) 중 어느 하나와 컨택하여 제2박막트랜지스터(T2)와 전기적으로 연결될 수 있다.
평탄화층(140) 상부에는 화소정의막(150)이 배치될 수 있다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 화소전극(310)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 3에 도시된 바와 같은 경우, 화소정의막(150)은 화소전극(310)의 가장자리와 화소전극(310) 상부의 대향전극(330)과의 사이의 거리를 증가시킴으로써 화소전극(310)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
유기발광소자(300)의 중간층(320)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(320)이 고분자 물질을 포함할 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 중간층(320)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 중간층(320)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 중간층(320)은 복수개의 화소전극(310)들에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극(310)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다.
대향전극(330)은 디스플레이영역(DA) 상부에 배치되는데, 도 3에 도시된 것과 같이 디스플레이영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(330)은 복수개의 유기발광소자들(300)에 있어서 일체(一體)로 형성되어 복수개의 화소전극(310)들에 대응할 수 있다.
이러한 유기발광소자(300)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(400)이 이러한 유기발광소자를 덮어 이들을 보호하도록 할 수 있다. 봉지층(400)은 디스플레이영역(DA)을 덮으며 디스플레이영역(DA) 외측까지 연장될 수 있다. 이러한 봉지층(400)은 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함할 수 있다.
제1무기봉지층(410)은 대향전극(330)을 덮으며, 세라믹, 금속산화물, 금속질화물, 금속탄화물, 금속산질화물(metal oxynitride), 인듐산화물(In2O3), 주석 산화물(SnO2), 인듐 주석 산화물(ITO), 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 물론 필요에 따라 제1무기봉지층(410)과 대향전극(330) 사이에 캡핑층 등의 다른 층들이 개재될 수도 있다. 이러한 제1무기봉지층(410)은 그 하부의 구조물을 따라 형성되기에, 도 3에 도시된 것과 같이 그 상면이 평탄하지 않게 된다. 유기봉지층(420)은 이러한 제1무기봉지층(410)을 덮는데, 제1무기봉지층(410)과 달리 그 상면이 대략 평탄하도록 할 수 있다. 구체적으로, 유기봉지층(420)은 디스플레이영역(DA)에 대응하는 부분에서는 상면이 대략 평탄하도록 할 수 있다. 이러한 유기봉지층(420)은 아크릴, 메타아크릴(metacrylic), 폴리에스터, 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다. 제2무기봉지층(430)은 유기봉지층(420)을 덮으며, 세라믹, 금속산화물, 금속질화물, 금속탄화물, 금속산질화물, 인듐산화물(In2O3), 주석 산화물(SnO2), 인듐 주석 산화물(ITO), 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제2무기봉지층(430)은 도 3에 도시한바와 같이 디스플레이영역(DA) 외측에 위치한 그 가장자리에서 제1무기봉지층(410)과 컨택함으로써, 유기봉지층(420)이 외부로 노출되지 않도록 할 수 있다.
도 2 및 3에 있어서, 봉지층(400)은 구동전압공급라인(30)의 적어도 일부를 덮는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 봉지층(400)은 구동전압공급라인(30)을 덮지 않고, 디스플레이영역(DA)에 대응하는 부분만을 덮을 수도 있다.
이와 같이 봉지층(400)은 제1무기봉지층(410), 유기봉지층(420) 및 제2무기봉지층(430)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(400) 내에 크랙이 발생한다고 하더라도, 제1무기봉지층(410)과 유기봉지층(420) 사이에서 또는 유기봉지층(420)과 제2무기봉지층(430) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다. 도시되지는 않았으나, 봉지층(400) 상에는 외광반사를 줄이기 위한 편광층, 블랙매트릭스, 컬러필터, 및/또는 터치전극을 구비한 터치스크린층 등 다양한 기능층이 구비될 수 있다.
한편, 무기물을 포함하는 버퍼층(110), 제1게이트절연막(121), 제2게이트절연막(122) 및 층간절연막(130)을 통칭하여 무기절연층(125)이라 할 수 있다. 이러한 무기절연층(125)은 도 3에 도시된 것과 같이 벤딩영역(BA)에 대응하는 개구(OP)를 갖는다. 즉, 버퍼층(110), 제1게이트절연막(121), 제2게이트절연막(122) 및 층간절연막(130) 각각이 벤딩영역(BA)에 대응하는 개구들(110a, 121a, 122a, 130a)을 가질 수 있다. 이러한 개구(OP)가 벤딩영역(BA)에 대응한다는 것은, 개구(OP)가 벤딩영역(BA)과 중첩하는 것으로 이해될 수 있다. 이때 개구(OP)의 면적은 벤딩영역(BA)의 면적보다 넓을 수 있다. 이를 위해, 도 3에서는 개구(OP)의 폭(OW)이 벤딩영역(BA)의 폭보다 넓은 것으로 도시하고 있다. 여기서 개구(OP)의 면적은 버퍼층(110), 제1게이트절연막(121), 제2게이트절연막(122) 및 층간절연막(130)의 개구들(110a, 121a, 122a, 130a) 중 가장 좁은 면적의 개구의 면적으로 정의될 수 있으며, 도 3에서는 버퍼층(110)의 개구(110a)의 면적에 의해 무기절연층(125)의 개구(OP)의 면적이 정의되는 것으로 도시하고 있다.
참고로 도 3에서는 버퍼층(110)의 개구(110a)의 내측면과 제1게이트절연막(121)의 개구(121a)의 내측면이 일치하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 버퍼층(110)의 개구(110a)의 면적보다 제1게이트절연막(121)의 개구(121a)의 면적이 더 넓을 수도 있다.
본 실시예에 따른 디스플레이 장치는 이러한 무기절연층(125)의 개구(OP)를 채우는 유기물층(160)을 구비한다. 즉, 유기물층(160)은 벤딩영역(BA)과 중첩되어 배치된다. 물론, 유기물층(160)은 벤딩영역(BA)을 중심으로 비벤딩영역의 일부까지 연장되어 배치될 수 있다.
그리고 본 실시예에 따른 디스플레이 장치는 연결배선(215)를 구비하는데, 연결배선(215)은 제1영역(1A)에서 벤딩영역(BA)을 거쳐 제2영역(2A)으로 연장되며, 유기물층(160) 상에 위치한다. 물론 유기물층(160)이 존재하지 않는 곳에서, 연결배선(215)은 층간절연막(130) 등의 무기절연층(125) 상에 위치할 수 있다. 이러한 연결배선(215)은 디스플레이영역(DA)에 전기적 신호를 전달하는 배선으로 기능할 수 있으며, 연결배선(215)은 소스전극, 드레인전극(SD), 또는 데이터선(DL)과 동일한 물질로 동시에 형성될 수 있다.
전술한 것과 같이, 도 3에서는 편의상 디스플레이 장치가 벤딩되지 않은 상태로 도시하고 있지만, 본 실시예에 따른 디스플레이 장치는 실제로는 도 1에 도시된 것과 같이 벤딩영역(BA)에서 기판(100) 등이 벤딩된 상태이다. 이를 위해 제조과정에서 도 3에 도시된 것과 같이 기판(100)이 대략 평탄한 상태로 디스플레이 장치를 제조하며, 이후 벤딩영역(BA)에서 기판(100) 등을 벤딩하여 디스플레이 장치가 대략 도 1에 도시된 것과 같은 형상을 갖도록 한다. 이때 기판(100) 등이 벤딩영역(BA)에서 벤딩되는 과정에서 연결배선(215)에는 인장 스트레스가 인가될 수 있지만, 본 실시예에 따른 디스플레이 장치의 경우 그러한 벤딩 과정 중 연결배선(215)에서 불량이 발생하는 것을 방지하거나 최소화할 수 있다.
만일 무기절연층(125)이 벤딩영역(BA)에서 개구(OP)를 갖지 않아 제1영역(1A)에서 제2영역(2A)에 이르기까지 연속적인 형상을 갖고, 연결배선(215)이 그러한 무기절연층(125) 상에 위치한다면, 기판(100) 등이 벤딩되는 과정에서 연결배선(215)에 큰 인장 스트레스가 인가된다. 특히, 무기절연층(125)은 그 경도가 유기물층(160)보다 높기에 벤딩영역(BA)에서 무기절연층(125)에 크랙 등이 발생할 확률이 매우 높으며, 무기절연층(125)에 크랙이 발생할 경우 무기절연층(125) 상의 연결배선(215)에도 크랙 등이 발생하여 연결배선(215)의 단선 등의 불량이 발생할 확률이 매우 높게 된다.
하지만 본 실시예에 따른 디스플레이 장치의 경우 전술한 것과 같이 무기절연층(125)이 벤딩영역(BA)에서 개구(OP)를 가지며, 연결배선(215)은 상기 개구(OP)를 채우는 유기물층(160) 상에 위치한다. 무기절연층(125)는 벤딩영역(BA)에서 개구(OP)를 갖기에 무기절연층(125)에 크랙 등이 발생할 확률이 극히 낮게 되며, 유기물층(160)의 경우 유기물을 포함하는 특성상 크랙이 발생할 확률이 낮다. 따라서 유기물층(160) 상에 위치하는 연결배선(215)의 크랙 등이 발생하는 것을 방지하거나 발생확률을 최소화할 수 있다. 즉, 유기물층(160)은 그 경도가 무기물층보다 낮기에, 기판(100) 등의 벤딩에 의해 발생하는 인장 스트레스를 유기물층(160)이 흡수하여 연결배선(215)에 인장 스트레스가 집중되는 것을 효과적으로 최소화할 수 있다.
이러한 유기물층(160)은 아크릴, 메타아크릴(metacrylic), 폴리에스터, 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다.
유기물층(160)은 디스플레이영역(DA)에 포함되는 유기물이 포함된 층을 형성할 때 동일 물질로 형성할 수 있다. 예를 들면, 유기물층(160)은 평탄화막(140) 또는 화소정의막(150)을 형성할 시 동시에 동일 물질로 형성할 수 있다. 또 다른 예를 들면, 유기물층(160)은 봉지층(400)의 유기봉지층(420)을 형성할 시 동일 물질로 동시에 형성할 수 있다.
또한, 본 실시예에 따른 유기물층(160)은 디스플레이영역(DA)에 포함되는 유기물이 포함된 층과 이격되어 형성될 수 있다. 예컨대, 도 3에 도시한 바와 같이, 유기물층(160)은 디스플레이영역(DA)에 포함된 평탄화막(140), 화소정의막(150)과 이격되어 형성될 수 있다.
또한, 본 실시예에 따른 유기물층(160)은 봉지층(400)에 포함된 적어도 하나의 유기봉지층(420)과 이격되어 형성될 수 있다. 도 3 에서는 제1무기봉지층(410) 및 제2무기봉지층(430)도 유기물층(160)과 이격된 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 봉지층(400)의 제1무기봉지층(410) 또는 제2무기봉지층(430)의 일부는 유기물층(160)과 접촉될 수 있다.
본 실시예에 따른 디스플레이 장치는 연결배선(215) 외에 연결배선(215)과 연결되는 내부배선(213i) 및 외부배선(213o)을 구비할 수 있다. 이러한 내부배선(213i) 및 외부배선(213o)은 연결배선(215)이 위치한 층과 상이한 층에 위치하도록 제1영역(1A) 또는 제2영역(2A)에 배치되며, 연결배선(215)에 전기적으로 연결될 수 있다.
도 3에서는 내부배선(213i)은 제1영역(1A)에 위치하고, 외부배선(213o)은 제2영역(2A)에 위치하는 것으로 도시하고 있다. 또한, 내부배선(213i) 및 외부배선(213o)이 제1게이트전극(G1)과 동일한 물질로 동일층에, 즉 제1게이트절연막(120) 상에 위치하는 것으로 도시하고 있다.
연결배선(215)은 유기물층(160)에 형성된 유기-관통홀(160h), 및 층간절연막(130) 및 제2게이트절연막(122)을 관통하는 컨택홀(CNT)을 통해 내부배선(213i) 및 외부배선(213o)에 컨택할 수 있다. 유기-관통홀(160h)은 무기절연층(125)의 상면을 노출하며, 유기-관통홀(160h) 내부에 상기 컨택홀(CNT)이 구비된다. 도면에서는, 하나의 유기-관통홀(160h) 내부에 상기 컨택홀(CNT)이 두 개 배치되고 있는 것으로 도시하고 있으나, 이에 한정되지 않는다. 상기 컨택홀(CNT)이 하나의 유기-관통홀(160h) 내부에 배치되는 수는 다양하게 변형 가능하다.
제1영역(1A)에 위치하는 내부배선(213i)은 디스플레이영역(DA) 내의 제1, 제2박막트랜지스터(T1, T2) 등에 전기적으로 연결된 것일 수 있으며, 이에 따라 연결배선(215)이 내부배선(213i)을 통해 디스플레이영역(DA) 내의 제1, 제2박막트랜지스터(T1, T2), 및/또는 데이터선(DL) 등에 전기적으로 연결되도록 할 수 있다. 내부배선(213i)은 디스플레이영역(DA)에서 다른층에 배치된 도전층, 예컨대, 층간절연막(130) 상에 배치된 도전층 또는 제2게이트절연막(122) 상에 배치된 도전층 등과 컨택홀을 통해서 연결될 수 있다.
물론 연결배선(215)에 의해 제2영역(2A)에 위치하는 외부배선(213o) 역시 디스플레이영역(DA) 내의 제1, 제2박막트랜지스터(T1, T2), 및/또는 데이터선(DL) 등에 전기적으로 연결되도록 할 수 있다. 외부배선(213o)은 제2영역(2A)에서 다른층에 배치된 도전층, 예컨대, 층간절연막(130) 상에 배치된 도전층 또는 제2게이트절연막(122) 상에 배치된 도전층 등과 컨택홀을 통해서 연결될 수 있다.
이처럼 내부배선(213i) 및 외부배선(213o)은 디스플레이영역(DA) 외측에 위치하면서 디스플레이영역(DA) 내에 위치하는 구성요소들에 전기적으로 연결될 수도 있고, 디스플레이영역(DA) 외측에 위치하면서 디스플레이영역(DA) 방향으로 연장되어 적어도 일부가 디스플레이영역(DA) 내에 위치할 수도 있다.
전술한 것과 같이 도 3에서는 편의상 디스플레이 장치가 벤딩되지 않은 상태로 도시하고 있지만, 본 실시예에 따른 디스플레이 장치는 실제로는 도 1에 도시된 것과 같이 벤딩영역(BA)에서 기판(100) 등이 벤딩된 상태이다. 이를 위해 제조과정에서 도 3에 도시된 것과 같이 기판(100)이 대략 평탄한 상태로 디스플레이 장치를 제조하며, 이후 벤딩영역(BA)에서 기판(100) 등을 벤딩하여 디스플레이 장치가 대략 도 1에 도시된 것과 같은 형상을 갖도록 한다. 이때 기판(100) 등이 벤딩영역(BA)에서 벤딩되는 과정에서 벤딩영역(BA) 내에 위치하는 구성요소들에는 인장 스트레스가 인가될 수 있다.
따라서 벤딩영역(BA)을 가로지르는 연결배선(215)의 경우 연신율이 높은 물질을 포함하도록 함으로써, 연결배선(215)에 크랙이 발생하거나 연결배선(215)이 단선되는 등의 불량이 발생하지 않도록 할 수 있다. 아울러 제1영역(1A)이나 제2영역(2A) 등에서는 연결배선(215)보다는 연신율이 낮지만 연결배선(215)과 상이한 전기적/물리적 특성을 갖는 물질로 내부배선(213i) 및 외부배선(213o)을 형성함으로써, 디스플레이 장치에 있어서 전기적 신호 전달의 효율성이 높아지거나 제조 과정에서의 불량 발생률이 낮아지도록 할 수 있다. 예컨대 내부배선(213i) 및 외부배선(213o)이 몰리브덴을 포함할 수 있고, 연결배선(215)은 알루미늄을 포함할 수 있다. 물론 연결배선(215)이나 내부배선(213i) 및 외부배선(213o)은 필요에 따라 다층구조를 가질 수 있다. 한편, 제2영역(2A)에 위치하는 외부배선(213o)의 끝단은 외부로 노출되도록 하여, 각종 전자소자나 인쇄회로기판 등에 전기적으로 연결되도록 할 수 있다.
본 발명에 따른 실시예들에 있어서, 유기물층(160)은 연결배선(215)과 내부배선(213i) 및 외부배선(213o)이 연결되는 컨택 영역까지 연장되어 배치된다. 그 후, 유기물층(160)에 유기-관통홀(160h)를 형성하여, 연결배선(215)과 내부배선(213i) 및 외부배선(213o)이 상기 유기-관통홀(160h)를 통해서 접속하는 구조이다. 즉, 연결배선(215)은 유기-관통홀(160h)를 통해서만 무기절연층(125)과 접촉하게 되어, 연결배선들(215)을 패터닝하는 과정에서 잔존할 수 있는 도전성물질에 의한 인접한 연결배선들(215)과의 쇼트를 방지할 수 있다.
한편, 벤딩영역(BA) 주변의 무기절연층(125) 중 층간절연막(130) 또는 제2게이트절연막(122)은 생략되어 구비될 수 있다. 이에 따라, 유기-관통홀(160h) 내부에서 연결배선(215)과 내부배선(213i) 사이에는 층간절연막(130) 또는 제2게이트절연막(122) 중 하나의 층만 배치될 수 있어, 연결배선(215)과 내부배선(213i)를 연결하는 컨택홀(CNT)은 층간절연막(130) 또는 제2게이트절연막(122) 만을 관통하여 형성될 수 있다.
마찬가지로, 유기-관통홀(160h) 내부에서 연결배선(215)과 외부배선(213o) 사이에는 층간절연막(130) 또는 제2게이트절연막(122) 중 하나의 층만 배치될 수 있어, 연결배선(215)과 외부배선(213o)를 연결하는 컨택홀(CNT)은 층간절연막(130) 또는 제2게이트절연막(122) 만을 관통하여 형성될 수 있다.
연결배선(215)과 내부배선(213i), 연결배선(215)과 외부배선(213o) 사이에 배치되는 무기절연층(125)은 다양하게 변형될 수 있다. 예컨대, 연결배선(215)과 내부배선(213i) 사이, 연결배선(215)과 외부배선(213o) 사이에 모두 층간절연막(130)만이 존재할 수도 있고, 연결배선(215)과 내부배선(213i) 사이에는 층간절연막(130)만이 존재하고,연결배선(215)과 외부배선(213o) 사이에는 제2게이트절연막(122)만이 존재할 수 있는 등 다양한 변형이 가능하다.
도 4 및 도 5는 본 발명의 다른 실시예들에 따른 디스플레이 장치의 일부분을 도시하는 단면도이다. 도 4 및 도 5에 있어서, 도 3과 동일한 참조부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들의 중복 설명은 생략한다.
도 4를 참조하면, 내부배선(213i) 및 외부배선(213o)은 제2스토리지 축전판(CE2)와 동일한 물질로 동일층에, 즉 제2게이트절연막(122) 상에 위치하는 것으로 도시하고 있다.
연결배선(215)은 유기물층(160)에 형성된 유기-관통홀(160h), 및 층간절연막(130)을 관통하는 컨택홀(CNT)을 통해 내부배선(213i) 및 외부배선(213o)에 컨택할 수 있다. 유기-관통홀(160h)은 무기절연층(125)의 상면을 노출하며, 유기-관통홀(160h) 내부에 상기 컨택홀(CNT)이 구비된다. 도면에서는, 하나의 유기-관통홀(160h) 내부에 상기 컨택홀(CNT)이 두 개 배치되고 있는 것으로 도시하고 있으나, 이에 한정되지 않는다. 상기 컨택홀(CNT)이 하나의 유기-관통홀(160h) 내부에 배치되는 수는 다양하게 변형 가능하다.
제1영역(1A)에 위치하는 내부배선(213i)은 디스플레이영역(DA) 내의 제1, 제2박막트랜지스터(T1, T2), 및/또는 데이터선(DL) 등에 전기적으로 연결된 것일 수 있으며, 이에 따라 연결배선(215)이 내부배선(213i)을 통해 디스플레이영역(DA) 내의 제1, 제2박막트랜지스터(T1, T2) 등에 전기적으로 연결되도록 할 수 있다. 내부배선(213i)은 디스플레이영역(DA)에서 다른층에 배치된 도전층, 예컨대, 층간절연막(130) 상에 배치된 도전층 또는 제1게이트절연막(121) 상에 배치된 도전층 등과 컨택홀을 통해서 연결될 수 있다.
물론 연결배선(215)에 의해 제2영역(2A)에 위치하는 외부배선(213o) 역시 디스플레이영역(DA) 내의 제1, 제2박막트랜지스터(T1, T2), 및/또는 데이터선(DL) 등에 전기적으로 연결되도록 할 수 있다. 외부배선(213o)은 제2영역(2A)에서 다른층에 배치된 도전층, 예컨대, 층간절연막(130) 상에 배치된 도전층 또는 제1게이트절연막(121) 상에 배치된 도전층 등과 컨택홀을 통해서 연결될 수 있다.
이처럼 내부배선(213i) 및 외부배선(213o)은 디스플레이영역(DA) 외측에 위치하면서 디스플레이영역(DA) 내에 위치하는 구성요소들에 전기적으로 연결될 수도 있고, 디스플레이영역(DA) 외측에 위치하면서 디스플레이영역(DA) 방향으로 연장되어 적어도 일부가 디스플레이영역(DA) 내에 위치할 수도 있다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치에 있어서, 서로 연결되는 내부배선(213i)과 외부배선(213o)과 서로 다른층에 배치될 수 있다. 도 5에서는, 내부배선(213i)은 제1게이트전극(G1)과 동일한 물질로 동일층에 배치되고, 외부배선(213o)는 제2스토리지 축전판(CE2)와 동일한 물질로 동일층에 배치되는 것으로 도시하고 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예컨대, 내부배선(213i)은 제2스토리지 축전판(CE2)과 동일한 물질로 동일층에 배치되고, 외부배선(213o)는 제1게이트전극(G1)과 동일한 물질로 동일층에 배치될 수 있다.
연결배선(215)은 내부배선(213i)과 유기물층(160)에 형성된 유기-관통홀(160h), 및 층간절연막(130) 및 제2게이트절연막(122)을 관통하는 컨택홀(CNT1)을 통해 접속되며, 외부배선(213o)과는 유기물층(160)에 형성된 유기-관통홀(160h), 및 층간절연막(130)을 관통하는 컨택홀(CNT2)를 통해 접속되고 있다.
제1영역(1A)에 위치하는 내부배선(213i)은 디스플레이영역(DA) 내의 제1, 제2박막트랜지스터(T1, T2) 등에 전기적으로 연결된 것일 수 있으며, 이에 따라 연결배선(215)이 내부배선(213i)을 통해 디스플레이영역(DA) 내의 제1, 제2박막트랜지스터(T1, T2), 및/또는 데이터선(DL) 등에 전기적으로 연결되도록 할 수 있다. 내부배선(213i)은 디스플레이영역(DA)에서 다른층에 배치된 도전층, 예컨대, 층간절연막(130) 상에 배치된 도전층 또는 제2게이트절연막(122) 상에 배치된 도전층 등과 컨택홀을 통해서 연결될 수 있다.
물론 연결배선(215)에 의해 제2영역(2A)에 위치하는 외부배선(213o) 역시 디스플레이영역(DA) 내의 제1, 제2박막트랜지스터(T1, T2), 및/또는 데이터선(DL) 등에 전기적으로 연결되도록 할 수 있다. 외부배선(213o)은 제2영역(2A)에서 다른층에 배치된 도전층, 예컨대, 층간절연막(130) 상에 배치된 도전층 또는 제1게이트절연막(121) 상에 배치된 도전층 등과 컨택홀을 통해서 연결될 수 있다.
이처럼 내부배선(213i) 및 외부배선(213o)은 디스플레이영역(DA) 외측에 위치하면서 디스플레이영역(DA) 내에 위치하는 구성요소들에 전기적으로 연결될 수도 있고, 디스플레이영역(DA) 외측에 위치하면서 디스플레이영역(DA) 방향으로 연장되어 적어도 일부가 디스플레이영역(DA) 내에 위치할 수도 있다.
한편, 본 발명의 실시예들에 있어서, 내부배선(213i) 및 외부배선(213o)의 배치는 다양하게 변형될 수 있다. 예컨대, 복수의 내부배선(213i) 및 복수의 외부배선(213o) 중 일부 배선은 제1게이트전극(G1)과 동일한 물질로 동일층에 배치되고, 나머지 배선은 제2스토리지 축전판(CE2)와 동일한 물질로 동일층에 배치될 수 있다.
도 6는 도 2의 I 부분을 확대한 평면도이다. 도 7은 도 6을 II-II'선으로 절단한 단면 사시도를 나타낸 도면이다. 도 8은 도 6을 III-III' 선으로 절단한 단면의 일부를 나타낸 도면이다.
도 6 및 도 7를 참조하면, 유기-관통홀(160h)는 제1방향(+y방향)으로 나열된 복수의 제1유기-관통홀(160h1)를 포함한다. 또한, 유기-관통홀(160h)는 제1유기-관통홀(160h1)들과 x방향으로 동일 선상에 배치되지 않는 제2유기-관통홀(160h2)들을 더 포함할 수 있다. 따라서, 제1유기-관통홀(160h1)들과 제2유기-관통홀(160h2)들은 서로 동일 선상에 줄지어 배치되는 것이 아니라, 서로 엇갈려서 배치된다. 이와 같이, 제1유기-관통홀(160h1)과 제2유기-관통홀(160h2)이 엇갈려 배치됨에 따라, x방향으로 폭이 좁은 공간에도 많은 유기-관통홀(160h)들을 배치할 수 있다. 이에 따라, 좁은 공간에도 연결배선(215)과 내부배선(213i) 및 외부배선(213o)을 연결하는 컨택 영역을 많이 배치시킬 수 있어, 연결배선(215)들의 간격을 줄일 수 있다.
한편, 복수의 제1유기-관통홀(160h1) 및 복수의 제2유기-관통홀(160h2)을 서로 엇갈려 배치함에 따라, 연결배선(215)의 일부는 제1유기-관통홀(160h1)들 사이를 통과할 수 있다. 이에 따라, 연결배선(215)의 폭을 다양하게 변형할 수 있다. 예컨대, 제1유기-관통홀(160h1)들 사이를 통과하는 연결배선(215)의 일부 폭(W1)은 제1유기-관통홀(160h1)을 통해 연결되는 연결배선(215)의 폭(W2)보다 좁을 수 있다.
한편, 복수의 제1유기-관통홀(160h1)의 개수와 복수의 제2유기-관통홀(160h2)의 개수는 서로 상이할 수 있다. 또한, 도면에서는 제1유기-관통홀(160h1) 내부 또는 제2유기-관통홀(160h2) 내부에서 연결배선(215)과 내부배선(213i)을 연결하는 컨택홀(CNT)이 두 개로 구비되어 있으나, 컨택홀(CNT)의 개수는 이에 한정되지 않는다. 또한, 제1유기-관통홀(160h1) 내부에 배치되는 컨택홀(CNT)의 개수와 제2유기-관통홀(160h2) 내부에 배치되는 컨택홀(CNT)의 개수는 서로 상이할 수도 있다.
도 7을 참조하면, 상기 제1유기-관통홀(160h1)들 사이에 배치된 유기물층(160)의 상면(+z방향)의 형상은 볼록한 곡면 형상을 갖는다. 상기 유기물층(160)의 상면의 형상은 곡면을 가지면서, 가운데가 가장 높고 제1유기-관통홀(160h1)들 쪽으로 갈수록 점차 낮은 높이를 가질 수 있다. 즉, 상기 제1유기-관통홀(160h1)들 사이에 배치된 유기물층(160)의 상면(+z방향)의 형상은 편평한(flat) 상면을 갖지 않는다.
본 발명에 따른 실시예들에 의하면, 인접한 제1유기-관통홀(160h1)들의 사이를 가깝게 하여, 그 사이에 배치된 유기물층(160)의 상면을 볼록한 곡면 형상이 되도록 할 수 있다. 이는 좁은 공간에 많은 연결배선(215), 내부배선(213i), 및 외부배선(213o)을 배치하기 위함이다. 인접한 제1유기-관통홀(160h1)들의 사이를 가깝게 할수록, 그 사이에 배치된 유기물층(160)의 상면은 작은 곡률반경을 가질 수 있다.
한편, 상기 제1유기-관통홀(160h1)들 사이에 배치된 유기물층(160)의 상면에는 연결배선(215)이 배치될 수 있다. 이 경우, 연결배선(215)은 상기 유기물층(160)의 상면의 형상에 대응되어 폭방향(±y방향)으로 곡면형상을 구비할 수 있다.
도 6 및 도 8을 참조하면, 유기-관통홀(160h) 내부에는 연결배선(215)의 일단이 배치된다. 또한, 내부배선(213i)의 일단은 유기-관통홀(160h)의 내부와 중첩되어 배치되어, 연결배선(215)의 일단과 내부배선(213i)의 일단은 층간절연막(130) 및 제2게이트절연막(122)을 관통하는 컨택홀(CNT)를 통해 연결될 수 있다.
유기-관통홀(160h)은 층간절연막(130)의 상면을 노출하며, 유기-관통홀(160h) 내부에서 연결배선(215)의 일부는 층간절연막(130)의 상에 배치된다. 즉, 연결배선(215)은 유기물층(160)의 상면에서부터 유기-관통홀(160h)의 내부의 층간절연막(130)의 상면까지 연장되어 배치된다. 이 경우, 연결배선(215)은 연결배선(215)의 하부 구조물의 형상에 따라서 스트레스를 받을 가능성이 있다. 이와 같이, 컨택 영역에서 연결배선(215)이 받을 수 있는 스트레스를 최소화하기 위해서, 본 발명의 일 실시예에 따르면, 유기-관통홀(160h)의 하부 가장자리와 내부배선(213i)의 일단은 서로 비중첩되도록 수평적으로 이격하여 배치한다.
만일, 도 9의 비교예와 같이, 유기-관통홀(160h)의 하부 가장자리와 내부배선(213i)의 일단이 중첩되어 배치된다면, 내부배선(213i)의 상부에 배치되는 제2게이트절연막(122), 층간절연막(130) 등의 무기절연층에 형성된 단차와 유기물층(160)의 경계가 근접하게되어, 연결배선(215) 하부의 구조물이 많은 단차를 형성하게 된다. 이에 따라, 그 위를 지나는 연결배선(215)은 상기 단차의 영향에 의해 크랙(CR)이 발생할 확률이 높게된다.
따라서, 내부배선(213i)의 일단은 유기-관통홀(160h)의 하부 가장자리와 비중첩되도록 배치하여, 연결배선(215)에 크랙이 발생하는 것을 방지할 수 있다. 일 실시예에 있어서, 유기-관통홀(160h)의 하부 가장자리와 내부배선(213i)의 일단 사이의 이격거리(d)는 약 4um 내지 8um일 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 디스플레이 장치로, 도 2의 I 부분에 대응하는 영역을 나타낸 평면도이다. 도 11은 도 10을 IV-IV'선으로 절단한 단면도이다.
도 10 및 도 11을 참조하면, 내부배선들(213i)은 서로 다른층에 배치된 제1내부배선들(213i-1) 및 제2내부배선들(213i-2)을 포함할 수 있다. 즉, 제1내부배선들(213i-1)은 제1게이트절연막(121) 상에 배치되며, 제1게이트전극(G1)과 동일한 층에 동일한 물질로 형성될 수 있다. 제2내부배선들(213i-2)은 제2게이트절연막(122) 상에 배치되며, 제2스토리지 축전판(CE2)과 동일한 층에 동일한 물질로 형성될 수 있다. 도 10 및 도 11에 있어서, 제1내부배선들(213i-1) 및 제2내부배선들(213i-2)은 서로 교번하여 배치되는 것으로 도시하고 있다. 그러나, 본 발명의 실시예는 이에 한정되지 않는다. 제1내부배선들(213i-1) 및 제2내부배선들(213i-2)의 배치 순서는 다양하게 변형될 수 있다.
도 11에 도시된 바와 같이, 제1내부배선들(213i-1)과 제2내부배선들(213i-2)은 제2게이트절연막(122)을 사이에 두고 절연되며, 서로 다른층에 형성된다. 제1내부배선들(213i-1)과 제2내부배선들(213i-2)은 서로 중첩하지 않도록 배치될 수 있다. 이는 제1내부배선들(213i-1)과 제2내부배선들(213i-2) 사이에 발생할 수 있는 기생 커패시터를 줄이기 위함일 수 있다. 그러나, 경우에 따라서는 제1내부배선들(213i-1) 및 제2내부배선들(213i-2)은 적어도 일부 중첩하여 배치될 수 있음은 물론이다.
마찬가지로, 외부배선들(213o, 도 2 참조)은 서로 다른층에 배치된 제1외부배선들 및 제2외부배선들을 포함할 수 있다. 즉, 제1외부배선들은 제1게이트절연막(121) 상에 배치되며, 제1게이트전극(G1)과 동일한 층에 동일한 물질로 형성될 수 있다. 제2외부배선들(213i-2)은 제2게이트절연막(122) 상에 배치되며, 제2스토리지 축전판(CE2)과 동일한 층에 동일한 물질로 형성될 수 있다. 이와 같은, 제1외부배선들 및 제2외부배선들은 서로 교번하여 배치될 수 있다. 그러나, 본 발명의 실시예는 이에 한정되지 않는다. 제1외부배선들 및 제2외부배선들의 배치 순서는 다양하게 변형될 수 있다.
제1외부배선들과 제2외부배선들은 제2게이트절연막(122)을 사이에 두고 절연되며, 서로 다른층에 형성된다. 제1외부배선들과 제2외부배선들은 서로 중첩하지 않도록 배치될 수 있다. 그러나, 경우에 따라서는 제1외부배선들 및 제2외부배선들(213i-2)은 적어도 일부 중첩하여 배치될 수 있음은 물론이다.
도 12는 본 발명의 또 다른 실시예들에 따른 디스플레이 장치의 일부분을 도시하는 단면도이다. 도 12에 있어서, 도 3과 동일한 참조 번호는 동일 부재를 나타내며, 이에 대한 중복 설명은 생략한다.
도 12를 참조하면, 디스플레이영역(DA)에는 드레인전극(SD) 및 데이터선(DL)을 덮으며, 층간절연막(130) 상에 배치된 제1평탄화층(141), 상기 제1평탄화층(141) 상에 배치된 도전층(PL), 상기 도전층(PL)을 덮으며, 상기 제1평탄화층(141) 상에 배치된 제2평탄화층(142)을 포함한다. 한편, 연결배선(215)은 상기 데이터선(DL) 또는 상기 도전층(PL)과 동일한 물질로 동시에 형성될 수 있다.
제1평탄화층(141) 및 제2평탄화층(142)은 절연층으로, 유기물을 포함할 수 있다. 유기물은 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 제1평탄화층(141) 및 제2평탄화층(142)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함할 수 있다. 또한, 제1평탄화층(141)은 무기물로 형성되고, 제2평탄화층(142)는 유기물을 형성될 수 있다. 제1평탄화층(141) 및 제2평탄화층(142)은 단층 또는 다층 구조로 형성될 수 있다.
제1평탄화층(141) 상에 배치된 도전층(PL)은 구동전압을 전달하는 구동전압선 또는 데이터 신호를 전달하는 데이터선으로 기능할 수 있다. 도전층(PL)은 제1평탄화층(141)에 정의된 컨택홀을 통해서 제1평탄화층(141) 상에 배치된 데이터선(DL)과 연결될 수 있다. 도전층(PL)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며, 다층 또는 단층으로 형성될 수 있다. 도전층(PL)은 제1, 2게이트전극(G1, G2)이나 제2스토리지 축전판(CE2)에 비해서 연신율이 크게 구비될 수 있다.
본 발명의 실시예에 있어서, 연결배선(215)은 상기 도전층(PL)과 동일한 물질로 동시에 형성할 수 있다. 그러나, 이에 한정되는 것은 아니다. 예컨대, 연결배선(215)는 층간절연막(130) 상에 배치된 데이터선(DL)과 동일한 물질로 동시에 형성될 수 있다. 또는, 연결배선들(215) 중 일부는 도전층(PL)과 동일한 물질로 동시에 형성되고, 다른 일부는 데이터선(DL)과 동일한 물질로 동시에 형성될 수 있다.
연결배선(215)이 상기 도전층(PL)과 동일한 물질로 동시에 형성되는 경우, 유기물층(160)은 상기 제1평탄화층(141)과 동일한 물질로 동시에 형성될 수 있다. 이 경우, 유기물층(160)을 제1평탄화층(141)과 동시에 형성할 수 있기에, 공정의 단순화를 도모할 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부분을 도시하는 단면도이다. 구체적으로 벤딩영역(BA) 근방을 개략적으로 도시하는 단면도이다.
도 13을 참조하면, 무기절연층(125)의 개구(OP)의 내측면은 계단형상을 구비할 수 있다. 예컨대, 도 13에서와 같이 버퍼층(110)의 개구(110a)의 면적보다 제1게이트절연막(121)의 개구(121a)의 면적이 더 넓게 구비되어 무기절연층(125) 개구(OP)의 내측면에 계단형상이 구비될 수 있다. 또한, 도면에는 도시되어있지 않으나, 제1게이트절연막(121)의 개구(121a)와 제2게이트절연막(122)의 개구(122a)의 면적의 차이, 제2게이트절연막(122)의 개구(122a)와 층간절연막(130)의 개구(130a)의 면적의 차이에 의해서 무기절연층(125)의 개구(OP)의 내측면이 계단 형상이 될 수도 있다.
도 14은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부분을 도시하는 단면도이다. 구체적으로 벤딩영역(BA) 근방을 개략적으로 도시하는 단면도이다.
도 14을 참조하면, 무기절연층(125)은 벤딩영역(BA)에 대응하는 그루브(groove)를 가질 수 있다. 그루브(groove)는 무기절연층(125)이 아래 방향(-z 방향)으로 일부가 제거되고 일부는 남아있는 영역을 의미할 수 있다. 예컨대, 버퍼층(110)은 제1영역(1A), 벤딩영역(BA) 및 제2영역(2A)에 걸쳐서 연속적일 수 있다. 그리고 제1게이트절연막(121)은 벤딩영역(BA)에 대응하는 개구(121a), 제2게이트절연막(122)은 벤딩영역(BA)에 대응하는 개구(122a)를 갖고, 층간절연막(130) 역시 벤딩영역(BA)에 대응하는 개구(130a)를 가질 수 있다. 이에 따라 버퍼층(110), 제1게이트절연막(121), 제2게이트절연막(122) 및 층간절연막(130)을 포함하는 무기절연층(125)은 벤딩영역(BA)에 대응하는 그루브(GR)를 갖는 것으로 이해될 수 있다. 물론 무기절연층(125)은 이와 상이한 다양한 형태로 그루브(GR)를 포함할 수도 있다. 예컨대 버퍼층(110)의 (+z 방향) 상면의 일부도 제거될 수도 있으며, 이와 달리 게이트절연막(120)의 (-z 방향) 하면은 제거되지 않고 잔존할 수도 있는 등 다양한 변형이 가능하다.
이러한 그루브(GR)가 벤딩영역(BA)에 대응한다는 것은, 그루브(GR)가 벤딩영역(BA)과 중첩하는 것으로 이해될 수 있다. 이때 그루브(GR)의 면적은 벤딩영역(BA)의 면적보다 넓을 수 있다. 이를 위해 도 13에서는 그루브의 폭(GW)이 벤딩영역(BA)의 폭보다 넓은 것으로 도시하고 있다. 여기서 그루브의 면적은 제1, 2게이트절연막(121, 122) 및 층간절연막(130)의 개구들(121a, 122a, 130a) 중 가장 좁은 면적의 개구의 면적으로 정의될 수 있다.
무기절연층(125)은 경도가 유기물층(160)보다 높기 때문에 벤딩영역(BA)에서 무기절연층의 크랙이 발생할 확률이 매우 높으며, 무기절연층(125)에 크랙이 발생할 경우, 연결배선(215)까지 크랙이 전파될 확률이 높아지게 된다. 이에 따라, 무기절연층(125)에 그루브를 형성하는 것으로 무기절연층(125)에 크랙이 발생하는 확률을 낮출 수 있다. 상기 그루브(GR) 내부에는 스트레스 완충 작용을 하는 유기물층(160)이 배치되는 바, 벤딩영역(BA)에서 무기절연층(125)에 개구를 형성하지 않고 그루브(GR)를 형성하는 것으로도 연결배선(215)에 크랙이 발생하는 것을 방지할 수 있다.
한편, 본 발명은 무기절연층(125)에 개구 또는 그루브를 형성하지 않고, 벤딩영역에 대응되도록 유기물층(160)을 형성하는 것으로도 구현될 수 있다. 이 경우, 유기물층(160)에 의해서 연결배선(215)에 인장 스트레스가 집중되는 것을 효과적으로 방지할 수 있다.
도 15a 및 도 15b는 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부분을 도시하는 단면도이다. 구체적으로 벤딩영역(BA) 근방을 개략적으로 도시하는 단면도이다.
전술한 실시예들을 도시한 도 2 내지 도 14에 있어서, 연결배선(215)의 끝단은 유기-관통홀(160h) 내부에 배치되는 것으로 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 예컨대, 도 15a에서와 같이, 연결배선(215)의 끝단은 유기-관통홀(160h) 내부에서 연장되어 유기물층(160)의 상면에 배치될 수 있다. 이 경우, 연결배선(215)의 제2방향(x방향)에 따른 폭(W1)은 유기물층(160)이 형성된 폭(ORW)보다 작게 구비될 수 있다.
또 다른 실시예로서, 도 15b에서 도시하고 있는 것과 같이, 제2방향(x방향)에 따른 연결배선(215)의 폭(W1)은 유기물층(160)의 폭(ORW)보다 크게 구비될 수 있다. 이 경우, 연결배선(215)은 유기-관통홀(160h) 내부에서 연장되어 유기물층(160)의 상면을 지나 무기절연층(125)의 상면까지 연장될 수 있다.
그 밖에, 연결배선(215)의 일단은 유기-관통홀(160h) 내부에 배치되고, 연결배선(215)의 타단은 유기-관통홀(160h) 내부 및 유기물층(160)의 상면에 배치되는 등 다양한 변형이 가능하다.
도 16은 본 발명의 또 다른 실시예에 따른 디스플레이 장치의 일부분을 도시하는 단면도이다. 도 16에 있어서, 도 3과 동일한 참조 번호는 동일 부재를 나타내며, 이들의 중복 설명은 생략한다.
도 16을 참조하면, 기판(100)의 상면에 벤딩영역(BA)과 중첩하여 벤딩보호층(600, BPL; bending protection layer)을 형성할 수 있다. 벤딩보호층(600)은 적어도 벤딩영역(BA)에 대응하여 연결배선(215) 상에 위치하도록 할 수 있다. 어떤 적층체를 벤딩할 시 그 적층체 내에는 스트레스 중성 평면(stress neutral plane)이 존재하게 된다. 만일 이 벤딩보호층(600)이 존재하지 않는다면, 후술한 것과 같이 추후 기판(100) 등의 벤딩에 따라 벤딩영역(BA) 내에서 연결배선(215)에 과도한 인장 스트레스 등이 인가될 수 있다. 이는 연결배선(215)의 위치가 스트레스 중성 평면에 대응하지 않을 수 있기 때문이다. 하지만 벤딩보호층(600)이 존재하도록 하고 그 두께 및 모듈러스 등을 조절함으로써, 기판(100), 연결배선(215) 및 벤딩보호층(600) 등을 모두 포함하는 적층체에 있어서 스트레스 중성 평면의 위치를 조정할 수 있다. 따라서 벤딩보호층(600)을 통해 스트레스 중성 평면이 연결배선(215) 근방에 위치하도록 함으로써, 연결배선(215)에 인가되는 인장 스트레스를 최소화하여 벤딩영역(BA)을 보호할 수 있다. 벤딩보호층(600)은 액상 또는 페이스트 형태의 물질을 도포하고 이를 경화시킴으로써 형성될 수 있다.
여태까지, 본 발명의 실시예에 적용될 수 있는 실시예들을 설명하였다. 이와 같은 실시예들은 별도의 실시예로 구현될 수도 있고, 서로 조합된 실시예로 구현될 수 있다. 예컨대, 도 14에서 예로 들어 설명한 무기절연층(125)에 그루브를 형성한 실시예에 대해서 도 4 내지 도 5를 예로 들어 설명한 내부배선(213i) 및 외부배선(213o)의 위치관계에 대한 실시예를 적용할 수 있는 등 다양한 조합이 가능하다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1A: 제1영역 2A: 제2영역
BA: 벤딩영역 BAX: 벤딩축
T1, T2: 박막트랜지스터
100: 기판 110: 버퍼층
121: 제1게이트절연막 122: 제2게이트절연막
130: 층간절연막
110a, 121a, 122a, 130a: 개구 140: 평탄화층
150: 화소정의막 160: 유기물층
215: 연결배선
300: 유기발광소자
310: 화소전극 320: 중간층
330: 대향전극
400: 봉지층
600: 벤딩보호층

Claims (29)

  1. 제1영역과 제2영역 사이에 위치하는 벤딩영역을 가져, 제1방향으로 연장된 벤딩축을 중심으로 벤딩된, 기판;
    상기 제1영역에 배치되는 복수의 내부배선 및 상기 제2영역에 배치되는 복수의 외부배선;
    상기 벤딩영역을 덮으며, 상기 복수의 내부배선 및 상기 복수의 외부배선의 적어도 일부를 덮는 유기물층;
    상기 유기물층 상에 배치되며, 상기 복수의 내부배선 각각을 상기 복수의 외부배선 각각에 연결하는 복수의 연결배선;
    상기 복수의 연결배선 각각이 상기 복수의 내부배선에 대해서 접속할 수 있도록 상기 유기물층을 관통하는 복수의 유기-관통홀;을 포함하며,
    상기 복수의 유기-관통홀은 상기 제1방향으로 나열된 복수의 제1유기-관통홀을 포함하며, 상기 복수의 제1유기-관통홀들 사이에 배치된 상기 유기물층의 상면의 형상은 볼록한 곡면 형상인, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 복수의 연결배선 중 일부는 상기 복수의 제1유기-관통홀들 사이의 유기물층 상에 배치되어, 상기 벤딩영역을 가로 질러 연장되는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 복수의 제1유기-관통홀들 사이의 유기물층 상에 배치되는 상기 복수의 연결배선 중 일부는 상기 유기물층의 상면의 형상에 대응되어 상기 제1방향으로 곡면 형상을 구비한, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 복수의 연결배선의 연신율은 상기 복수의 내부배선 및 상기 복수의 외부배선의 연실율에 비해서 큰, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 복수의 내부배선은 복수의 제1내부배선, 및 상기 복수의 제1내부배선과 절연층을 사이에 두고 다른 층에 배치된 복수의 제2내부배선을 포함하는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 복수의 제1내부배선과 상기 복수의 제2내부배선은 서로 교번하여 배치되는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 복수의 외부배선들은 복수의 제1외부배선, 및 상기 복수의 제1외부배선과 절연층을 두고 다른층에 배치된 복수의 제2외부배선을 포함하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 제1영역 또는 제2영역에 배치되며, 제1게이트절연막에 의해서 절연되는 반도체층 및 게이트전극을 포함하는 박막트랜지스터;를 포함하며,
    상기 복수의 내부배선 및 상기 복수의 외부배선 중 적어도 일부는 상기 게이트전극과 동일한 물질로 동일층에 배치되는, 디스플레이 장치.
  9. 제1항에 있어서,
    상기 제1영역 또는 제2영역에 배치되며, 제1게이트절연막에 의해서 절연되는 반도체층 및 게이트전극을 포함하는 박막트랜지스터; 및
    상기 박막트랜지스터를 덮는 제2게이트절연막;
    상기 제1게이트절연막과 동일층에 배치되는 제1스토리지 축전판, 및 상기 제2게이트절연막 상에 배치되는 제2스토리지 축전판을 포함하는 스토리지 커패시터;를 더 포함하며,
    상기 복수의 내부배선 및 상기 복수의 외부배선 중 적어도 일부는 상기 제2스토리지 축전판과 동일한 물질로 동일층에 배치되는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 제1영역 또는 제2영역에 배치되며, 제1게이트절연막에 의해서 절연되는 반도체층 및 게이트전극을 포함하는 박막트랜지스터;
    상기 박막트랜지스터를 덮는 제2게이트절연막; 및
    상기 게이트전극과 동일층에 배치되는 제1스토리지 축전판, 및 상기 제2게이트절연막 상에 배치되는 제2스토리지 축전판을 포함하는 스토리지 커패시터;를 더 포함하며,
    상기 복수의 내부배선 중 일부는 게이트전극과 동일한 물질로 동일층에 배치되며, 나머지 일부는 제2스토리지 축전판과 동일한 물질로 동일층에 배치되는, 디스플레이 장치.
  11. 제1항에 있어서,
    상기 제1영역 또는 상기 제2영역에 배치되며, 반도체층 및 게이트전극을 포함하는 박막트랜지스터;
    상기 박막트랜지스터를 덮는 층간절연막; 및
    상기 층간절연막 상에 배치된 데이터선;을 더 포함하며,
    상기 복수의 연결배선 중 적어도 하나는 상기 데이터선과 동일한 물질로 동일층에 배치되는, 디스플레이 장치.
  12. 제1항에 있어서,
    상기 제1영역 또는 상기 제2영역에 배치되며, 반도체층 및 게이트전극을 포함하는 박막트랜지스터; 및
    상기 박막트랜지스터를 덮는 층간절연막;
    상기 층간절연막 상에 배치된 데이터선;
    상기 데이터선을 덮으며, 상기 층간절연막 상에 배치되는 제1평탄화층; 및
    상기 제1평탄화층에 배치되는 도전층;을 더 포함하며,
    상기 복수의 연결배선 중 적어도 하나는 상기 도전층과 동일한 물질로 동일층에 배치되는, 디스플레이 장치.
  13. 제1항에 있어서,
    상기 복수의 유기-관통홀은 상기 복수의 제1유기-관통홀과 어긋나게 배치된 복수의 제2유기-관통홀을 더 포함하여, 상기 제2유기-관통홀을 통해 연결된 연결 배선들이 상기 복수의 제1유기-관통홀들 사이로 가로질러 배치되는, 디스플레이 장치.
  14. 제1항에 있어서,
    상기 벤딩영역에 대응하는 개구 또는 그루브를 갖는 무기절연층;을 더 포함하며,
    상기 유기물층은 상기 개구 또는 그루브를 채우며, 상기 무기절연층의 상면까지 연장된, 디스플레이 장치.
  15. 제14항에 있어서,
    상기 복수의 유기-관통홀은 상기 무기절연층을 노출하며,
    상기 복수의 연결배선 각각은 상기 무기절연층에 정의된 컨택홀을 통해서 상기 복수의 내부배선 각각과 접속하는, 디스플레이 장치.
  16. 제1항에 있어서,
    상기 복수의 내부배선 각각의 일단은 상기 복수의 유기-관통홀 각각의 내부와 중첩 배치되며, 상기 복수의 내부배선 각각의 일단은 상기 복수의 유기-관통홀의 하부 가장자리와 비중첩되어 배치된, 디스플레이 장치.
  17. 제1항에 있어서,
    상기 복수의 내부배선 중 적어도 일부와 상기 복수의 외부배선 중 적어도 일부는 서로 다른층에 배치된, 디스플레이 장치.
  18. 디스플레이영역 및 벤딩영역을 갖는 주변영역을 포함하고, 제1방향으로 연장된 벤딩축을 중심으로 벤딩된, 기판;
    상기 벤딩영역에 대응하는 개구 또는 그루브를 갖는 무기절연층;
    상기 벤딩영역을 중심으로 상호 이격되는 복수의 내부배선, 및 복수의 외부배선;
    상기 개구 또는 그루브를 채우며, 상기 복수의 내부배선 및 상기 복수의 외부배선의 적어도 일부를 덮는 유기물층;
    상기 유기물층 상에 배치되어, 상기 벤딩영역을 가로질러 상기 복수의 내부배선 각각을 상기 복수의 외부배선 각각에 연결하는 복수의 연결배선; 및
    상기 복수의 연결배선 각각이 상기 복수의 내부배선에 대해서 접속할 수 있도록 상기 유기물층을 관통하는 복수의 유기-관통홀;을 포함하며,
    상기 복수의 유기-관통홀은 상기 제1방향으로 나열된 복수의 제1유기-관통홀을 포함하며, 상기 제1유기-관통홀들 사이에 배치된 상기 유기물층의 상면의 형상은 볼록한 곡면 형상인, 디스플레이 장치.
  19. 제18항에 있어서,
    상기 복수의 내부 배선 및 상기 복수의 외부 배선은 상기 무기절연층의 개구 또는 그루브를 사이에 두고 이격되는, 디스플레이 장치.
  20. 제18항에 있어서,
    상기 디스플레이영역에 배치되며, 제1게이트절연막에 의해서 절연되는 반도체층 및 게이트전극을 포함하는 박막트랜지스터;
    상기 박막트랜지스터를 덮는 제2게이트절연막; 및
    상기 제1게이트절연막과 동일층에 배치되는 제1스토리지 축전판, 및 상기 제2게이트절연막 상에 배치되는 제2스토리지 축전판을 포함하는 스토리지 커패시터;를 더 포함하며,
    상기 복수의 내부배선은 게이트전극과 동일한 물질로 동일층에 배치되는 복수의 제1내부배선 및, 상기 제2스토리지 축전판과 동일한 물질로 동일층에 배치되는 복수의 제2내부배선을 포함하는, 디스플레이 장치.
  21. 제20항에 있어서,
    상기 복수의 제1내부배선과 상기 복수의 제2내부배선은 서로 교번하여 배치되는, 디스플레이 장치.
  22. 제18항에 있어서,
    상기 디스플레이 영역에 배치되며, 반도체층 및 게이트전극을 포함하는 박막트랜지스터;
    상기 박막트랜지스터를 덮는 층간절연막; 및
    상기 층간절연막 상에 배치된 데이터선;을 더 포함하며,
    상기 복수의 내부배선 및 상기 복수의 외부배선 중 적어도 하나는 상기 게이트전극과 동일한 물질로 동일층에 배치되며,
    상기 복수의 연결배선 중 적어도 하나는 상기 데이터선과 동일한 물질로 동일층에 배치되는, 디스플레이 장치.
  23. 제18항에 있어서,
    상기 복수의 내부배선 각각의 일단은 상기 복수의 유기-관통홀 각각의 내부와 중첩 배치되며, 상기 복수의 내부배선 각각의 일단은 상기 복수의 유기-관통홀의 하부 가장자리와 비중첩되어 배치된, 디스플레이 장치.
  24. 제18항에 있어서,
    상기 복수의 연결배선 상부에 배치된 벤딩보호층;을 더 구비하는, 디스플레이 장치.
  25. 제1영역과 제2영역 사이에 위치하는 벤딩영역을 가져, 제1방향으로 연장된 벤딩축을 중심으로 벤딩된, 기판;
    상기 제1영역에 배치된 디스플레이 영역;
    상기 디스플레이 영역을 덮으며, 적어도 하나의 유기봉지층을 포함하는 봉지층;
    상기 제1영역에 배치되는 복수의 내부배선 및 상기 제2영역에 배치되는 복수의 외부배선;
    상기 벤딩영역을 덮으며, 상기 복수의 내부배선 및 상기 복수의 외부배선의 적어도 일부를 덮는 유기물층;
    상기 유기물층 상에 배치되며, 상기 복수의 내부배선 각각을 상기 복수의 외부배선 각각에 연결하는 복수의 연결배선; 및
    상기 제1영역과 상기 벤딩영역 사이에는 상기 복수의 연결배선 각각이 상기 복수의 내부배선에 대해서 접속할 수 있도록 상기 유기물층을 관통하는 복수의 유기-관통홀;을 포함하며,
    상기 적어도 하나의 유기봉지층과 상기 유기물층은 서로 이격되어 형성된, 디스플레이 장치.
  26. 제25항에 있어서,
    상기 복수의 유기-관통홀은 상기 제1방향으로 나열된 복수의 제1유기-관통홀을 포함하며, 상기 제1유기-관통홀들 사이에 배치된 상기 유기물층의 상면의 형상은 볼록한 곡면 형상인, 디스플레이 장치.
  27. 제26항에 있어서,
    상기 복수의 연결배선 중 일부는 상기 상면의 형상이 볼록한 곡면 형상을 갖는 유기물층 상에 배치되어, 상기 벤딩영역을 가로 질러 연장되는, 디스플레이 장치.
  28. 제25항에 있어서,
    상기 봉지층은 제1무기봉지층, 제1유기봉지층, 및 제2무기봉지층이 순차적으로 적층되어 형성되며, 상기 봉지층과 상기 유기물층은 서로 이격되어 형성된, 디스플레이 장치.
  29. 제25항에 있어서,
    상기 복수의 내부배선 각각의 일단은 상기 복수의 유기-관통홀 각각의 내부와 중첩 배치되며, 상기 복수의 내부배선 각각의 일단은 상기 복수의 유기-관통홀의 하부 가장자리와 비중첩되어 배치된, 디스플레이 장치.
KR1020170041932A 2017-03-31 2017-03-31 디스플레이 장치 KR102373441B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020170041932A KR102373441B1 (ko) 2017-03-31 2017-03-31 디스플레이 장치
US15/903,480 US10586841B2 (en) 2017-03-31 2018-02-23 Display apparatus
EP18164518.5A EP3392921B1 (en) 2017-03-31 2018-03-28 Display aparatus
CN201810295154.6A CN108695367B (zh) 2017-03-31 2018-03-30 显示装置
TW107111103A TWI776875B (zh) 2017-03-31 2018-03-30 顯示設備
US16/777,069 US10790350B2 (en) 2017-03-31 2020-01-30 Display apparatus
US17/034,408 US11411067B2 (en) 2017-03-31 2020-09-28 Display apparatus
US17/878,437 US11889731B2 (en) 2017-03-31 2022-08-01 Display apparatus
US18/539,620 US20240122013A1 (en) 2017-03-31 2023-12-14 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170041932A KR102373441B1 (ko) 2017-03-31 2017-03-31 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20180112203A true KR20180112203A (ko) 2018-10-12
KR102373441B1 KR102373441B1 (ko) 2022-03-14

Family

ID=61911371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170041932A KR102373441B1 (ko) 2017-03-31 2017-03-31 디스플레이 장치

Country Status (5)

Country Link
US (5) US10586841B2 (ko)
EP (1) EP3392921B1 (ko)
KR (1) KR102373441B1 (ko)
CN (1) CN108695367B (ko)
TW (1) TWI776875B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879491B1 (en) 2019-08-13 2020-12-29 Samsung Display Co., Ltd. Display apparatus having an inorganic encapsulating layer with a rough surface and method of manufacturing the same
US11121193B2 (en) 2019-04-08 2021-09-14 Samsung Display Co., Ltd. Electronic panel and electronic apparatus including the same
US20220123076A1 (en) * 2020-10-20 2022-04-21 Samsung Display Co., Ltd. Display device

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102580063B1 (ko) * 2016-07-21 2023-09-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
CN106971980A (zh) * 2017-03-30 2017-07-21 武汉华星光电技术有限公司 一种阵列基板的制作方法及阵列基板
KR102373441B1 (ko) * 2017-03-31 2022-03-14 삼성디스플레이 주식회사 디스플레이 장치
KR102357392B1 (ko) * 2017-04-26 2022-02-03 삼성디스플레이 주식회사 디스플레이 장치
CN109427249A (zh) * 2017-08-31 2019-03-05 昆山工研院新型平板显示技术中心有限公司 柔性显示面板及其制作方法
US10636855B2 (en) * 2017-09-28 2020-04-28 Sharp Kabushiki Kaisha Display device
CN107632474A (zh) * 2017-10-19 2018-01-26 京东方科技集团股份有限公司 显示面板和显示装置
CN109755256B (zh) 2017-11-01 2022-01-11 京东方科技集团股份有限公司 柔性显示面板及制备方法、柔性显示装置
WO2019186702A1 (ja) * 2018-03-27 2019-10-03 シャープ株式会社 表示装置
US11081660B2 (en) * 2018-05-03 2021-08-03 Samsung Display Co., Ltd. Display device and support film structure for display device
CN109148529B (zh) * 2018-08-20 2021-11-02 武汉华星光电半导体显示技术有限公司 基板及显示装置
WO2020066020A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示装置およびその製造方法
KR20200064207A (ko) 2018-11-28 2020-06-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200066499A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 디스플레이 장치
KR20200066504A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 디스플레이 장치
WO2020115906A1 (ja) * 2018-12-07 2020-06-11 シャープ株式会社 表示装置及びその製造方法
CN109585514A (zh) * 2018-12-12 2019-04-05 武汉华星光电半导体显示技术有限公司 显示面板及具有该显示面板的显示装置
WO2020148852A1 (ja) * 2019-01-17 2020-07-23 シャープ株式会社 表示装置
CN109888114A (zh) * 2019-01-17 2019-06-14 南京邮电大学 一种钙钛量子点矿膜层的制备方法及其应用
CN109712997B (zh) 2019-02-21 2021-02-26 京东方科技集团股份有限公司 阵列基板及其制造方法
KR20200110554A (ko) * 2019-03-14 2020-09-24 삼성디스플레이 주식회사 표시 장치
KR102441330B1 (ko) * 2019-03-27 2022-09-13 삼성디스플레이 주식회사 가요성 표시 장치
KR20200117101A (ko) * 2019-04-02 2020-10-14 삼성디스플레이 주식회사 표시 장치
CN110335964B (zh) * 2019-06-26 2020-11-10 武汉华星光电半导体显示技术有限公司 一种显示面板
CN110429107B (zh) * 2019-07-05 2021-04-27 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
US11239305B2 (en) * 2019-07-24 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Display device and manufacturing method thereof
US11475804B2 (en) * 2019-07-26 2022-10-18 Au Optronics Corporation Display panel having an auxiliary layer overlapped with a bendable region
TW202032226A (zh) * 2020-01-14 2020-09-01 友達光電股份有限公司 軟性電路結構
KR20220014365A (ko) * 2020-07-23 2022-02-07 삼성디스플레이 주식회사 표시 장치
US20220310752A1 (en) * 2020-08-27 2022-09-29 Chengdu Boe Optoelectronics Technology Co., Ltd. Display Substrate and Display Apparatus
CN114514612A (zh) * 2020-09-17 2022-05-17 京东方科技集团股份有限公司 一种显示面板及显示装置
KR20220056924A (ko) * 2020-10-28 2022-05-09 삼성디스플레이 주식회사 표시 장치
CN112635530B (zh) * 2020-12-21 2022-09-16 武汉天马微电子有限公司 显示面板及显示装置
TWI818248B (zh) * 2021-04-07 2023-10-11 元太科技工業股份有限公司 顯示裝置及其製造方法
US11848333B2 (en) 2021-08-24 2023-12-19 Innolux Corporation Electronic device
CN115019657A (zh) * 2022-06-23 2022-09-06 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140099139A (ko) * 2013-02-01 2014-08-11 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR20140116990A (ko) * 2013-03-25 2014-10-07 엘지디스플레이 주식회사 어레이 기판
KR20160000846A (ko) * 2014-06-25 2016-01-05 가부시키가이샤 재팬 디스프레이 표시장치 및 표시장치의 제조 방법
US20160179229A1 (en) * 2014-12-22 2016-06-23 Lg Display Co., Ltd. Flexible Organic Light Emitting Diode Display Device
KR20170032955A (ko) * 2015-09-15 2017-03-24 삼성디스플레이 주식회사 플렉서블 표시장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123784B2 (en) * 2012-08-21 2015-09-01 Nanya Technology Corporation Memory process and memory structure made thereby
CN104685244A (zh) * 2012-10-10 2015-06-03 Skf公司 包括两部件壳体的滚动轴承及制造和安装此轴承的方法
KR102047729B1 (ko) 2013-04-30 2019-11-22 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102066087B1 (ko) 2013-05-28 2020-01-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
KR102039496B1 (ko) 2013-08-19 2019-11-04 삼성디스플레이 주식회사 접이식 표시 장치
KR102192589B1 (ko) * 2014-08-08 2020-12-18 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
US9356087B1 (en) 2014-12-10 2016-05-31 Lg Display Co., Ltd. Flexible display device with bridged wire traces
US9490312B2 (en) * 2014-12-22 2016-11-08 Lg Display Co., Ltd. Organic light emitting diode display device with flexible printed circuit film
KR102479019B1 (ko) 2015-03-05 2022-12-19 삼성디스플레이 주식회사 플렉서블 표시장치
KR102415753B1 (ko) 2015-05-04 2022-07-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102490884B1 (ko) 2015-07-10 2023-01-25 삼성디스플레이 주식회사 표시 장치
KR102455318B1 (ko) * 2015-10-30 2022-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102611499B1 (ko) * 2015-12-15 2023-12-06 엘지디스플레이 주식회사 플렉서블 표시장치
KR102557892B1 (ko) * 2016-08-19 2023-07-21 삼성디스플레이 주식회사 디스플레이 장치
KR102373441B1 (ko) * 2017-03-31 2022-03-14 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140099139A (ko) * 2013-02-01 2014-08-11 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR20140116990A (ko) * 2013-03-25 2014-10-07 엘지디스플레이 주식회사 어레이 기판
KR20160000846A (ko) * 2014-06-25 2016-01-05 가부시키가이샤 재팬 디스프레이 표시장치 및 표시장치의 제조 방법
US20160179229A1 (en) * 2014-12-22 2016-06-23 Lg Display Co., Ltd. Flexible Organic Light Emitting Diode Display Device
KR20170032955A (ko) * 2015-09-15 2017-03-24 삼성디스플레이 주식회사 플렉서블 표시장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11121193B2 (en) 2019-04-08 2021-09-14 Samsung Display Co., Ltd. Electronic panel and electronic apparatus including the same
US11600671B2 (en) 2019-04-08 2023-03-07 Samsung Display Co., Ltd. Electronic panel and electronic apparatus including the same
US10879491B1 (en) 2019-08-13 2020-12-29 Samsung Display Co., Ltd. Display apparatus having an inorganic encapsulating layer with a rough surface and method of manufacturing the same
US20220123076A1 (en) * 2020-10-20 2022-04-21 Samsung Display Co., Ltd. Display device
US11985860B2 (en) * 2020-10-20 2024-05-14 Samsung Display Co., Ltd. Display device including narrow bent area

Also Published As

Publication number Publication date
US20200168695A1 (en) 2020-05-28
EP3392921B1 (en) 2021-11-24
US20240122013A1 (en) 2024-04-11
EP3392921A2 (en) 2018-10-24
US11889731B2 (en) 2024-01-30
CN108695367A (zh) 2018-10-23
TW201842664A (zh) 2018-12-01
US20220367600A1 (en) 2022-11-17
US10790350B2 (en) 2020-09-29
CN108695367B (zh) 2023-12-12
KR102373441B1 (ko) 2022-03-14
EP3392921A3 (en) 2019-02-13
US11411067B2 (en) 2022-08-09
US10586841B2 (en) 2020-03-10
TWI776875B (zh) 2022-09-11
US20180286938A1 (en) 2018-10-04
US20210013294A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
KR102373441B1 (ko) 디스플레이 장치
KR102586038B1 (ko) 디스플레이 장치
KR102537445B1 (ko) 디스플레이 장치 및 그 제조 방법
KR102417112B1 (ko) 디스플레이 장치
KR102649144B1 (ko) 디스플레이 장치
CN107731869B (zh) 显示设备
KR102562901B1 (ko) 디스플레이 장치
KR20190035995A (ko) 디스플레이 장치
US11935903B2 (en) Display apparatus
KR20180049469A (ko) 디스플레이 장치
KR102696805B1 (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant