KR20230092151A - 스토리지 장치 및 이의 동작 방법 - Google Patents

스토리지 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20230092151A
KR20230092151A KR1020210181257A KR20210181257A KR20230092151A KR 20230092151 A KR20230092151 A KR 20230092151A KR 1020210181257 A KR1020210181257 A KR 1020210181257A KR 20210181257 A KR20210181257 A KR 20210181257A KR 20230092151 A KR20230092151 A KR 20230092151A
Authority
KR
South Korea
Prior art keywords
data
memory
storage device
controller
storage
Prior art date
Application number
KR1020210181257A
Other languages
English (en)
Inventor
문성진
김창환
이영식
최은주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210181257A priority Critical patent/KR20230092151A/ko
Priority to US17/866,844 priority patent/US20230195321A1/en
Priority to CN202211440989.9A priority patent/CN116266151A/zh
Publication of KR20230092151A publication Critical patent/KR20230092151A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0778—Dumping, i.e. gathering error/state information after a fault for later diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/84—Using snapshots, i.e. a logical point-in-time copy of the data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

스토리지 장치 및 이의 동작 방법이 제공된다. 몇몇 실시예들에 따른 스토리지 장치는 메모리 셀, 및 상기 메모리 셀에 대한 데이터 오퍼레이션(data operation)을 수행하는 플래시 컨트롤러와, 상기 플래시 컨트롤러를 제어하는 RTOS(Real Time Operating System)를 실행하는 프로세서를 포함하는 스토리지 컨트롤러를 포함하되, 상기 RTOS는, 노멀 동작 모드(Normal operation mode)에서 상기 스토리지 컨트롤러와 통신하여 동작하고, 결함이 발생된 경우, 디버그 모드(Debug mode)에서 스냅샷(Snap shot) 데이터를 생성한다.

Description

스토리지 장치 및 이의 동작 방법{Storage device and operating method thereof}
본 발명은 스토리지 장치 및 이의 동작 방법에 관한 것이다.
플래시 메모리 장치는 컴퓨터, 스마트폰, PDA, 디지털 카메라, 캠코더, 보이스 리코더, MP3 플레이어, 휴대용 컴퓨터(Handheld PC)와 같은 정보 기기들의 음성 및 영상 데이터 저장 매체로서 널리 사용되고 있다. 그러나 플래시 메모리에 데이터를 기입하기 위해서는 소거 동작이 반드시 선행되어야 하며, 기입되는 데이터의 단위보다 삭제되는 데이터의 단위가 크다는 특징이 있다. 이러한 특징은 플래시 메모리가 보조기억장치로 사용되는 경우에도 일반 하드디스크용 파일 시스템(File System)을 그대로 활용하는 것을 저해하는 요인이 된다. 더불어, 이러한 특징은 플래시 메모리로의 연속적인(Sequential) 입출력 처리가 비연속적 입출력 처리보다 효율적임을 암시한다.
플래시 메모리 기반의 대용량 스토리지 장치의 대표적인 예로 솔리드 스테이트 드라이브(Solid State Drive: 이하, SSD)가 있다. 솔리드 스테이트 드라이브(SSD)의 폭발적인 수요 증가와 함께 그 용도는 다양하게 분화되고 있다. 예를 들면, 서버용 SSD, 클라이언트용 SSD, 데이터 센터용 SSD 등으로 용도가 세분화될 수 있다. 이러한 용도들에서 사용되는 솔리드 스테이트 드라이브(SSD)는 높은 신뢰성과 최적 서비스 품질을 제공할 수 있도록 관리 및 유지되어야 한다.
하지만, 상술한 솔리드 스테이트 드라이브(SSD)의 동작 중에 하드웨어 또는 소프트웨어 문제에 기인한 예상치 못한 고장이나 오류가 발생할 수 있다. 이 경우, 솔리드 스테이트 드라이브(SSD)는 오류 또는 고장이 발생한 시점에서의 장치 상태를 수집하여 덤프 데이터(Dump data)로 저장하게 된다. 수집된 덤프 데이터는 솔리드 스테이트 드라이브(SSD)가 연결된 호스트로 전달된다. 호스트에 전달된 덤프 데이터는 디버깅 툴이나 디버깅 장비에 제공되고, 덤프 데이터(Dump data) 기반의 디버깅이 수행된다.
이때, 디버깅이 수행되는 동안 스토리지 장치(예를 들어, 상술된 솔리드 스테이트 드라이브)의 디버깅 외의 동작에 대한 보장성이 요구된다.
본 발명이 해결하고자 하는 기술적 과제는 디버깅 동작 모드와 노말 동작 모드를 구분하여 동작하는 RTOS(Real Time Operating System)를 통해, 스토리지 장치가 디버깅 동작 모드에서 디버깅 동작 중에도 디버깅 동작 외의 동작을 수행할 수 있는 스토리지 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 디버깅 동작 모드와 노말 동작 모드를 구분하여 동작하는 RTOS를 통해, 스토리지 장치가 디버깅 동작 모드에서 디버깅 동작 중에도 디버깅 동작 외의 동작을 수행할 수 있는 스토리지 장치의 동작 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 스토리지 장치는, 메모리 셀, 및 상기 메모리 셀에 대한 데이터 오퍼레이션(data operation)을 수행하는 플래시 컨트롤러와, 상기 플래시 컨트롤러를 제어하는 RTOS(Real Time Operating System)를 실행하는 프로세서를 포함하는 스토리지 컨트롤러를 포함하되, 상기 RTOS는, 노멀 동작 모드(Normal operation mode)에서 상기 스토리지 컨트롤러와 통신하여 동작하고, 결함이 발생된 경우, 디버그 모드(Debug mode)에서 스냅샷(Snap shot) 데이터를 생성하되, 노멀 동작 모드에서 컨택스트 스위칭(context switching)을 통해, 디버그 모드로 전환하고, 디버그 모드에서 스냅샷 데이터를 생성하는 동작을 수행하는 중, 긴급한 업무(urgent work)가 발생한 경우, 노멀 동작 모드로 동작한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 스토리지 시스템은, 호스트, 및 상기 호스트와 데이터를 송수신받는 스토리지 장치를 포함하되, 상기 스토리지 장치는, 메모리 셀과, 상기 메모리 셀에 대한 데이터 오퍼레이션(data operation)을 수행하는 플래시 컨트롤러와, 상기 플래시 컨트롤러를 제어하는 RTOS(Real Time Operating System)를 실행하는 프로세서를 포함하는 스토리지 컨트롤러를 포함하되, 상기 RTOS는, 노멀 동작 모드(Normal operation mode)에서 상기 스토리지 컨트롤러와 통신하여 동작하고, 결함이 발생된 경우, 디버그 모드(Debug mode)에서 스냅샷(Snap shot) 데이터를 생성한다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 스토리지 장치는, RTOS를 실행하는 프로세서를 포함하는 스토리지 컨트롤러를 포함하는 스토리지 장치로서, 상기 RTOS는, 노멀 동작 모드(Normal operation mode)에서 상기 스토리지 컨트롤러와 통신하여 동작하고, 결함이 발생된 경우, 디버그 모드(Debug mode)에서 스냅샷(Snap shot) 데이터를 생성한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예들에 따른 스토리지 시스템을 도시한 블록도이다.
도 2는 몇몇 실시예들에 따른 스토리지 시스템의 동작을 설명하기 위한 개념도이다.
도 3은 몇몇 실시예들에 따른 스토리지 장치의 동작을 설명하기 위한 레더 다이어그램이다.
도 4는 몇몇 실시예들에 따른 스토리지 장치의 동작이 적용된 스토리지 시스템을 예시적으로 설명하기 위한 블록도이다.
도 5 및 도 6은 몇몇 실시예들에 따른 스토리지 장치의 동작이 적용된 다른 스토리지 장치들을 예시적으로 설명하기 위한 블록도이다.
도 7은 몇몇 실시예들에 따른 스토리지 장치에 적용될 수 있는 3D-VNAND 구조를 설명하기 위한 도면이다.
도 8은 몇몇 실시예들에 따른 스토리지 장치의 동작이 적용된 시스템을 설명하기 위한 예시적인 블록도이다.
도 1은 몇몇 실시예들에 따른 스토리지 시스템을 도시한 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 스토리지 시스템(1)은 호스트(10) 및 스토리지 장치(20)를 포함할 수 있다.
호스트(10)는 스토리지 장치(20)에 데이터를 저장하도록 요청하거나, 스토리지 장치(20)로부터 데이터를 읽어오도록 요청할 수 있다. 예를 들어, 호스트(10)는 호스트 인터페이스(130)를 통해 데이터 라이트(write) 명령(CMD) 및 라이트할 데이터(DATA)를 스토리지 장치(20)에 전송할 수 있다. 또한, 호스트(10)는 호스트 인터페이스(130)를 통해 데이터 리드(read) 명령(CMD)을 스토리지 장치(20)에 전송하고, 스토리지 장치(20)로부터 리드된 데이터(DATA)를 제공받을 수 있다.
호스트(10)는 스토리지 장치(20)가 지원하는 인터페이스에 따라 명령(CMD) 및 데이터(DATA)를 스토리지 장치(20)와 주고 받을 수 있다. 본 발명의 몇몇의 실시예에서, 호스트(10)와 스토리지 장치(20) 사이의 인터페이스의 예로서 UFS(Universal Flash Storage), SCSI((Small Computer System Interface), SAS(Serial Attached SCSI), SATA(Serial Advanced Technology Attachment), PCIe(Peripheral Component Interconnect Express), eMMC(embedded MultiMediaCard), FC(Fibre Channel), ATA(Advanced Technology Attachment), IDE(Intergrated Drive Electronics), USB(Universal Serial Bus), IEEE 1394(Firewire) 등을 들 수 있다. 그러나, 본 발명의 범위는 이에 제한되지 않고 호스트(10)와 스토리지 장치(20) 사이에 데이터를 주고 받을 수 있게 하는 임의의 인터페이스에 적용될 수 있다.
본 발명의 몇몇의 실시예에서, 호스트(10)는 개인용 컴퓨터, 서버, 노트북 컴퓨터, 태블릿 컴퓨터, 스마트폰, 셀룰러폰 등을 비롯한 컴퓨팅 장치일 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
스토리지 장치(20)는 스토리지 컨트롤러(200) 및 메모리 셀(290)을 포함한다.
스토리지 컨트롤러(200)는 스토리지 장치(20) 내부의 전반적인 동작을 제어한다. 예를 들어, 스토리지 컨트롤러(200)는 메모리 셀(290)에 대해 호스트(10)가 요청한 데이터를 라이트, 리드 또는 이레이즈(erase)하는 데이터 오퍼레이션(data operation)들을 수행할 수 있다.
한편, 메모리 셀(290)은 비휘발성 메모리 셀을 포함한다. 예를 들어, 메모리 셀(290)은 플래시 메모리(Flash Memory), MRAM(Magnetoresistive Random Access Memory), PRAM(Phase-change Random Access Memory), FeRAM(Ferroelectric Random Access Memory)등으로 구현되는 메모리 셀을 포함할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
스토리지 컨트롤러(200)는 프로세서(210), 버퍼(220), 스토리지 장치 인터페이스(230), 플래시 컨트롤러(240), 및 버스(280)를 포함한다.
프로세서(210)는 스토리지 장치(20) 내부의 전반적인 동작을 제어하기 위한 소프트웨어를 실행하고 처리한다. 버퍼(220)는 프로세서(210)가 동작하기 위한 메인 메모리로 사용되거나, 데이터를 임시로 저장하기 위한 캐시 메모리 등으로 사용될 수 있다. 본 발명의 몇몇의 실시예에서, 버퍼(220)는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory) 등을 비롯한 휘발성 메모리를 포함할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
스토리지 장치 인터페이스(230)는 호스트(10)의 호스트 인터페이스(130)와 전기적으로 접속되어, 호스트(10)로부터 명령(CMD) 및/또는 데이터(DATA)를 제공받거나, 호스트(10)에 데이터(DATA)를 제공한다. 스토리지 장치 인터페이스(230)와 호스트 인터페이스(130)는 앞서 설명한 바와 같은 다양한 인터페이스를 통해 데이터를 주고 받을 수 있다.
플래시 컨트롤러(240)는, 프로세서(210)의 제어 하에, 라이트, 리드, 이레이즈 등의 데이터 오퍼레이션을 메모리 셀(290)에 대해 직접 수행할 수 있다.
프로세서(210), 버퍼(220), 스토리지 장치 인터페이스(230), 플래시 컨트롤러(240)는 버스(280)를 통해 통신할 수 있다.
본 발명의 몇몇의 실시예에서, 스토리지 장치(20)는 SSD(Solid State Drive) 또는 플래시 메모리 기반의 다양한 메모리 카드 등으로 구현될 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
호스트(10)는 스토리지 장치(20)의 고장, 결함, 또는 오류를 검출할 수 있다. 예를 들면, 스토리지 장치(20)로부터 제공되는 데이터로부터 오류를 검출하거나, 스토리지 장치(20)의 오류 보고를 통해서 호스트(10)는 고장이나 오류를 인식할 수 있다. 스토리지 장치(20)는 고장이나 오류를 검출할 수 있고, 그 결과를 호스트(10)에 보고할 수도 있다. 또는, 호스트(10)가 비동기 이벤트 요청 명령(Asychronous event request)과 같은 상태 확인 명령을 스토리지 장치(20)에 제공할 수 있다. 호스트(10)는 스토리지 장치(20)의 고장이나 오류 보고, 또는 자체적인 검출을 통해서 스토리지 장치(20)의 문제나 통신상의 문제를 판단할 수 있다.
호스트(10)는 고장, 결함, 또는 오류가 발생한 시점의 스토리지 장치(20)의 상태를 보존하기 위한 덤프 데이터(Dump data) 또는 불량 컨텍스트(Failure context)를 추출하여 저장할 것을 스토리지 장치(20)에 요청할 수 있다.
그러면, 스토리지 장치(20)는 펌웨어(Firmware)의 고장이나 오류 당시의 상태를 추출하여 덤프 데이터로 작성한다. 작성된 덤프 데이터는 결함을 디버깅하는데 이용될 수 있다. 더 자세히는, 덤프 데이터를 이용하여 스냅샷(Snap shot) 데이터가 생성될 수 있다.
또는, 스토리지 장치(20) 내부에서, 스스로 스토리지 장치(20)의 고장, 결함, 또는 오류를 검출할 수 있다. 스토리지 장치(20), 더 구체적으로 스토리지 컨트롤러(200)는 고장, 결함, 또는 오류가 발생한 시점의 스토리지 장치(20)의 상태를 보존하기 위한 덤프 데이터(Dump data) 또는 불량 컨텍스트(Failure context)를 생성할 수 있다.
그러면, 스토리지 장치(20)는 펌웨어(Firmware)의 고장이나 오류 당시의 상태를 추출하여 덤프 데이터로 작성한다. 작성된 덤프 데이터는 결함을 디버깅하는데 이용될 수 있다. 더 자세히는, 덤프 데이터를 이용하여 스냅샷(Snap shot) 데이터가 생성될 수 있다.
이때, 후술되는 RTOS(Real Time Operating System)(24)가 디버그 모드(Debug mode)에 진입하여, 디버그 동작을 수행할 수 있다. 더 자세히는, RTOS(24)가 디버그 모드에서, 상술된 덤프 데이터를 이용하여 스냅샷 데이터를 생성할 수 있다.
즉, RTOS는 디버깅 동작하는 디버그 모드와, 상술된 데이터 오퍼레이션과 같은 동작이 수행되는 노멀 오퍼레이션 모드를 구분하여 동작함으로써, 스토리지 장치(20)의 동작 효율성이 향상될 수 있다. 이하에서 자세히 살펴본다.
도 2는 몇몇 실시예들에 따른 스토리지 시스템의 동작을 설명하기 위한 개념도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 스토리지 시스템(1)에서, 어플리케이션(12)은 호스트(10)에서 실행된다.
어플리케이션(12)은 사용자, 다른 소프트웨어 또는 다른 장치로부터 입력을 제공받고, 스토리지 장치(20)가 오퍼레이션을 수행하도록 하기 위한 명령(CMD) 및/또는 데이터(DATA)를 스토리지 장치(20)에 제공할 수 있다.
FTL(Flash Translation Layer)(22)은 논리 블록 매핑(logical block mapping)을 수행한다. 예를 들어, FTL(22)은 호스트(10) 영역의 논리적 블록 주소(Logical Block Address, LBA)를 메모리 셀(290)의 물리적 블록 주소(Physical Block Address, PBA)로 변환해주는 변환 테이블을 이용하여, 예컨대 메모리 셀(290)에 대한 리드, 라이트, 이레이즈 등의 데이터 오퍼레이션을 수행함으로써 호스트(10)로부터 제공받은 명령(CMD) 및 데이터(DATA)를 처리할 수 있다. 한편, FTL(22)은 스토리지 컨트롤러(200)의 프로세서(210)의 제어 하에, 메모리 셀(290)에 대한 가비지 컬렉션을 수행할 수도 있다.
RTOS(24)는 스토리지 컨트롤러(200)의 프로세서(210)에 의해 실행된다. RTOS(24)는 여러 태스크들을 정해진 시간 안에 처리하기 위한 스케줄링을 수행할 수도 있다. 또는 도 1에서 상술된 바와 같이, 덤프 데이터를 이용하여 스냅샷(Snap shot) 데이터를 생성하는 디버깅 동작을 수행할 수 있다.
이때, RTOS(24)는 스케줄링 혹은 FTL(22)과의 통신을 통한 데이터 오퍼레이션과 같은 동작이 수행되는 노멀 동작 모드와, 디버깅 동작(예를 들어, 덤프 데이터를 이용하여 스냅샷 데이터를 생성하는 동작)이 수행되는 디버그 모드를 사용할 수 있다. 이를 통해, 몇몇 실시예들에 따른 스토리지 장치(20)는 디버그 모드에서 디버깅 동작이 수행 시, 노멀 동작 모드에서 디버깅 동작 외의 동작을 수행함으로써, 스토리지 장치(20)의 동작 효율성을 증대시킬 수 있다.
본 도면에서는, RTOS(24)가 노멀 동작 모드에서 수행되는 동작을, FTL(22)과의 통신으로 예를 들었으나, 몇몇 실시예들에 따른 스토리지 장치(20)의 RTOS(24)의 노멀 동작 모드에서의 동작은 이에 제한되지 않고, 스토리지 컨트롤러(200)의 다른 구성과의 통신을 통한 동작(예를 들어, 플래시 컨트롤러(240)를 제어함으로써 수행되는 데이터 오퍼레이션 동작)도 포함될 수 있다.
이하에서, RTOS(24)의 구체적인 동작을 예시적으로 살펴본다.
도 3은 몇몇 실시예들에 따른 스토리지 장치의 동작을 설명하기 위한 레더 다이어그램이다.
도 2 및 도 3을 참조하면, RTOS(24)가 노멀 동작 모드에서 동작 중, 고장, 결함, 또는 오류가 발생되었다고 가정한다(S102). 이하에서는 결함이라 통칭하여 표현한다. 결함은 예를 들어, 스토리지 장치(20)가 호스트(10)와 통신하는 데이터에 발생된 오류일 수 있다.
이때, RTOS(24)는 컨택스트 스위칭을 통해, 노멀 동작 모드에서 디버그 모드로 전환한다(S104).
이후, RTOS(24)는 디버그 모드에서 디버깅 동작을 수행한다. 더 구체적으로, RTOS(24)는 디버그 모드에서 덤프 데이터를 이용하여 스냅샷(snap shot) 데이터를 생성한다(S106). 본 도면에서는, RTOS(24)가 디버그 모드에서 동작하는 디버깅 동작을 스냅샷 데이터 생성으로 예를 들었으나, RTOS(24)가 디버그 모드에서 동작하는 디버깅 동작은 이에 제한되지 않는다.
이후, RTOS(24)가 스냅샷 데이터를 생성하는 중, 긴급 업무가 발생한 것을 가정한다(S108). 본 도면에서는, RTOS(24)가 스냅샷 데이터를 생성하는 중, 긴급 업무가 발생한 것을 가정하였으나, RTOS(24)가 스냅샷 데이터를 생성하는 중, 긴급 업무가 발생하지 않고, 스냅샷 데이터 생성을 완료하였다면, 컨택스트 스위칭을 통해, 다시 노멀 동작 모드로 전환할 수 있다.
긴급 업무는 예를 들어, 스토리지 시스템(1)이 스냅샷 데이터의 생성 동작보다 더 우선적으로 수행해야하는 업무의 발생일 수 있다. 또는 호스트(10)로부터의 긴급 업무 수행 요청 발생일 수도 있다.
이때, RTOS(24)는 컨택스트 스위칭을 통해, 노멀 동작 모드로 전환한다(S200).
노멀 동작 모드로 전환된 RTOS(24)는 긴급 업무를 수행한다(S202).
긴급 업무의 수행이 종료된 후, RTOS(24)는 컨택스트 스위칭을 통해, 디버그 모드로 다시 돌아간다(S204).
디버그 모드로 돌아온 RTOS(24)는 스냅샷 데이터 생성 동작을 다시 이어서 진행한다(S206).
이후, RTOS(24)가 디버그 모드에서 스냅샷 데이터 생성을 완료한 경우, 컨택스트 스위칭(S208)을 통해, 다시 노멀 동작 모드로 전환하여, 디버깅 동작 이외의 동작을 수행한다(S210).
도 4는 몇몇 실시예들에 따른 스토리지 장치의 동작이 적용된 스토리지 시스템을 예시적으로 설명하기 위한 블록도이다.
도 4를 참조하면, 스토리지 장치(300)은 메모리 장치(320) 및 스토리지 컨트롤러(310)를 포함할 수 있다. 스토리지 장치(300)은 복수의 채널들(CH1~CHm)을 지원할 수 있고, 메모리 장치(320)와 스토리지 컨트롤러(310)는 복수의 채널들(CH1~CHm)을 통해 연결될 수 있다. 예를 들어, 스토리지 장치(300)은 SSD(Solid State Drive)와 같은 스토리지 장치로 구현될 수 있다.
메모리 장치(320)는 복수의 비휘발성 메모리 장치들(NVM11~NVMmn)을 포함할 수 있다. 비휘발성 메모리 장치들(NVM11~NVMmn) 각각은 대응하는 웨이(way)를 통해 복수의 채널들(CH1~CHm) 중 하나에 연결될 수 있다. 예를 들어, 비휘발성 메모리 장치들(NVM11~NVM1n)은 웨이들(W11~W1n)을 통해 제1 채널(CH1)에 연결되고, 비휘발성 메모리 장치들(NVM21~NVM2n)은 웨이들(W21~W2n)을 통해 제2 채널(CH2)에 연결될 수 있다. 예시적인 실시 예에서, 비휘발성 메모리 장치들(NVM11~NVMmn) 각각은 스토리지 컨트롤러(310)로부터의 개별적인 명령에 따라 동작할 수 있는 임의의 메모리 단위로 구현될 수 있다. 예를 들어, 비휘발성 메모리 장치들(NVM11~NVMmn) 각각은 칩(chip) 또는 다이(die)로 구현될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
스토리지 컨트롤러(310)는 복수의 채널들(CH1~CHm)을 통해 메모리 장치(320)와 신호들을 송수신할 수 있다. 예를 들어, 스토리지 컨트롤러(310)는 채널들(CH1~CHm)을 통해 메모리 장치(320)로 커맨드들(CMDa~CMDm), 어드레스들(ADDRa~ADDRm), 및 데이터(DATAa~DATAm)를 메모리 장치(320)로 전송하거나, 메모리 장치(320)로부터 데이터(DATAa~DATAm)를 수신할 수 있다.
스토리지 컨트롤러(310)는 각각의 채널을 통해 해당 채널에 연결된 비휘발성 메모리 장치들(NVM11~NVMmn) 중 하나를 선택하고, 선택된 비휘발성 메모리 장치와 신호들을 송수신할 수 있다. 예를 들어, 스토리지 컨트롤러(310)는 제1 채널(CH1)에 연결된 비휘발성 메모리 장치들(NVM11~NVM1n) 중 비휘발성 메모리 장치(NVM11)를 선택할 수 있다. 스토리지 컨트롤러(310)는 선택된 비휘발성 메모리 장치(NVM11)로 제1 채널(CH1)을 통해 커맨드(CMDa), 어드레스(ADDRa), 및 데이터(DATAa)를 전송하거나, 선택된 비휘발성 메모리 장치(NVM11)로부터 데이터(DATAa)를 수신할 수 있다.
스토리지 컨트롤러(310)는 서로 다른 채널들을 통해 메모리 장치(320)와 신호들을 병렬적으로 송수신할 수 있다. 예를 들어, 스토리지 컨트롤러(310)는 제1 채널(CH1)을 통해 메모리 장치(320)로 커맨드(CMDa)를 전송하는 동안 제2 채널(CH2)을 통해 메모리 장치(320)로 커맨드(CMDb)를 전송할 수 있다. 예를 들어, 스토리지 컨트롤러(310)는 제1 채널(CH1)을 통해 메모리 장치(320)로부터 데이터(DATAa)를 수신하는 동안 제2 채널(CH2)을 통해 메모리 장치(320)로부터 데이터(DATAb)를 수신할 수 있다.
스토리지 컨트롤러(310)는 메모리 장치(320)의 전반적인 동작을 제어할 수 있다. 스토리지 컨트롤러(310)는 채널들(CH1~CHm)로 신호를 전송하여 채널들(CH1~CHm)에 연결된 비휘발성 메모리 장치들(NVM11~NVMmn) 각각을 제어할 수 있다. 예를 들어, 스토리지 컨트롤러(310)는 제1 채널(CH1)로 커맨드(CMDa) 및 어드레스(ADDRa)를 전송하여 비휘발성 메모리 장치들(NVM11~NVM1n) 중 선택된 하나를 제어할 수 있다.
비휘발성 메모리 장치들(NVM11~NVMmn) 각각은 스토리지 컨트롤러(310)의 제어에 따라 동작할 수 있다. 예를 들어, 비휘발성 메모리 장치(NVM11)는 제1 채널(CH1)로 제공되는 커맨드(CMDa), 어드레스(ADDRa)에 따라, 데이터(DATAa)를 프로그램할 수 있다. 예를 들어, 비휘발성 메모리 장치(NVM21)는 제2 채널(CH2)로 제공되는 커맨드(CMDb) 및 어드레스(ADDRb)에 따라 데이터(DATAb)를 독출하고, 독출된 데이터(DATAb)를 스토리지 컨트롤러(310)로 전송할 수 있다.
도 4에는 메모리 장치(320)가 m개의 채널을 통해 스토리지 컨트롤러(310)와 통신하고, 메모리 장치(320)가 각각의 채널에 대응하여 n개의 비휘발성 메모리 장치를 포함하는 것으로 도시되나, 채널들의 개수와 하나의 채널에 연결된 비휘발성 메모리 장치의 개수는 다양하게 변경될 수 있다.
도 5 및 도 6은 몇몇 실시예들에 따른 스토리지 장치의 동작이 적용된 다른 스토리지 장치들을 예시적으로 설명하기 위한 블록도이다.
먼저, 도 5를 참조하면, 메모리 장치(400)는 제어 로직 회로(420), 메모리 셀 어레이(430), 페이지 버퍼(440), 전압 생성기(450), 및 로우 디코더(460)를 포함할 수 있다. 도 5에는 도시되지 않았으나, 메모리 장치(400)는 메모리 인터페이스 회로(410)를 더 포함할 수 있고, 또한 컬럼 로직, 프리-디코더, 온도 센서, 커맨드 디코더, 어드레스 디코더 등을 더 포함할 수 있다.
제어 로직 회로(420)는 메모리 장치(400) 내의 각종 동작을 전반적으로 제어할 수 있다. 제어 로직 회로(420)는 메모리 인터페이스 회로(410)로부터의 커맨드(CMD) 및/또는 어드레스(ADDR)에 응답하여 각종 제어 신호들을 출력할 수 있다. 예를 들어, 제어 로직 회로(420)는 전압 제어 신호(CTRL_vol), 로우 어드레스(X-ADDR), 및 컬럼 어드레스(Y-ADDR)를 출력할 수 있다.
메모리 셀 어레이(430)는 복수의 메모리 블록들(BLK1 내지 BLKz)을 포함할 수 있고(z는 양의 정수), 복수의 메모리 블록들(BLK1 내지 BLKz) 각각은 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀 어레이(430)는 비트 라인들(BL)을 통해 페이지 버퍼부(440)에 연결될 수 있고, 워드 라인들(WL), 스트링 선택 라인들(SSL), 및 그라운드 선택 라인들(GSL)을 통해 로우 디코더(460)에 연결될 수 있다.
예시적인 실시 예에서, 메모리 셀 어레이(430)는 3차원 메모리 셀 어레이를 포함할 수 있고, 3차원 메모리 셀 어레이는 복수의 낸드 스트링들을 포함할 수 있다. 각 낸드 스트링은 기판 위에 수직으로 적층된 워드 라인들에 각각 연결된 메모리 셀들을 포함할 수 있다. 미국 특허공개공보 제7,679,133호, 미국 특허공개공보 제8,553,466호, 미국 특허공개공보 제8,654,587호, 미국 특허공개공보 제8,559,235호, 및 미국 특허출원공개공보 제2011/0233648호는 본 명세서에 인용 형식으로 결합된다. 예시적인 실시 예에서, 메모리 셀 어레이(430)는 2차원 메모리 셀 어레이를 포함할 수 있고, 2차원 메모리 셀 어레이는 행 및 열 방향을 따라 배치된 복수의 낸드 스트링들을 포함할 수 있다.
페이지 버퍼(440)는 복수의 페이지 버퍼들(PB1 내지 PBn)을 포함할 수 있고(n은 3 이상의 정수), 복수의 페이지 버퍼들(PB1 내지 PBn)은 복수의 비트 라인들(BL)을 통해 메모리 셀들과 각각 연결될 수 있다. 페이지 버퍼(440)는 컬럼 어드레스(Y-ADDR)에 응답하여 비트 라인들(BL) 중 적어도 하나의 비트 라인을 선택할 수 있다. 페이지 버퍼(440)는 동작 모드에 따라 기입 드라이버 또는 감지 증폭기로서 동작할 수 있다. 예를 들어, 프로그램 동작 시, 페이지 버퍼(440)는 선택된 비트 라인으로 프로그램될 데이터에 대응하는 비트 라인 전압을 인가할 수 있다. 독출 동작 시, 페이지 버퍼(440)는 선택된 비트 라인의 전류 또는 전압을 감지하여 메모리 셀에 저장된 데이터를 감지할 수 있다.
전압 생성기(450)는 전압 제어 신호(CTRL_vol)를 기반으로 프로그램, 독출, 및 소거 동작들을 수행하기 위한 다양한 종류의 전압들을 생성할 수 있다. 예를 들어, 전압 생성기(450)는 워드 라인 전압(VWL)으로서 프로그램 전압, 독출 전압, 프로그램 검증 전압, 소거 전압 등을 생성할 수 있다.
로우 디코더(460)는 로우 어드레스(X-ADDR)에 응답하여 복수의 워드 라인들(WL) 중 하나를 선택할 수 있고, 복수의 스트링 선택 라인들(SSL) 중 하나를 선택할 수 있다. 예를 들어, 프로그램 동작 시, 로우 디코더(460)는 선택된 워드 라인으로 프로그램 전압 및 프로그램 검증 전압을 인가하고, 독출 동작 시, 선택된 워드 라인으로 독출 전압을 인가할 수 있다.
도 6을 참조하면, 메모리 시스템(50)은 메모리 장치(500) 및 메모리 컨트롤러(600)를 포함할 수 있다. 메모리 장치(500)는 도 4의 복수의 채널들(CH1~CHm) 중 하나를 기반으로 스토리지 컨트롤러(200)와 통신하는 비휘발성 메모리 장치들(NVM11~NVMmn) 중 하나에 대응할 수 있다. 메모리 컨트롤러(600)는 도 4의 스토리지 컨트롤러(200)에 대응할 수 있다.
메모리 장치(500)는 제1 내지 제8 핀들(P11~P18), 메모리 인터페이스 회로(510), 제어 로직 회로(520), 및 메모리 셀 어레이(530)를 포함할 수 있다.
메모리 인터페이스 회로(510)는 제1 핀(P11)을 통해 메모리 컨트롤러(600)로부터 칩 인에이블 신호(nCE)를 수신할 수 있다. 메모리 인터페이스 회로(510)는 칩 인에이블 신호(nCE)에 따라 제2 내지 제8 핀들(P12~P18)을 통해 메모리 컨트롤러(600)와 신호들을 송수신할 수 있다. 예를 들어, 칩 인에이블 신호(nCE)가 인에이블 상태(예를 들어, 로우 레벨)인 경우, 메모리 인터페이스 회로(510)는 제2 내지 제8 핀들(P12~P18)을 통해 메모리 컨트롤러(600)와 신호들을 송수신할 수 있다.
메모리 인터페이스 회로(510)는 제2 내지 제4 핀들(P12~P14)을 통해 메모리 컨트롤러(600)로부터 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE), 및 쓰기 인에이블 신호(nWE)를 수신할 수 있다. 메모리 인터페이스 회로(510)는 제7 핀(P17)을 통해 메모리 컨트롤러(600)로부터 데이터 신호(DQ)를 수신하거나, 메모리 컨트롤러(600)로 데이터 신호(DQ)를 전송할 수 있다. 데이터 신호(DQ)를 통해 커맨드(CMD), 어드레스(ADDR), 및 데이터(DATA)가 전달될 수 있다. 예를 들어, 데이터 신호(DQ)는 복수의 데이터 신호 라인들을 통해 전달될 수 있다. 이 경우, 제7 핀(P17)은 복수의 데이터 신호(DQ)들에 대응하는 복수개의 핀들을 포함할 수 있다.
메모리 인터페이스 회로(510)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 커맨드 래치 인에이블 신호(CLE)의 인에이블 구간(예를 들어, 하이 레벨 상태)에서 수신되는 데이터 신호(DQ)로부터 커맨드(CMD)를 획득할 수 있다. 메모리 인터페이스 회로(510)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 어드레스 래치 인에이블 신호(ALE)의 인에이블 구간(예를 들어, 하이 레벨 상태)에서 수신되는 데이터 신호(DQ)로부터 어드레스(ADDR)를 획득할 수 있다.
예시적인 실시 예에서, 쓰기 인에이블 신호(nWE)는 고정된(static) 상태(예를 들어, 하이(high) 레벨 또는 로우(low) 레벨)를 유지하다가 하이 레벨과 로우 레벨 사이에서 토글할 수 있다. 예를 들어, 쓰기 인에이블 신호(nWE)는 커맨드(CMD) 또는 어드레스(ADDR)가 전송되는 구간에서 토글할 수 있다. 이에 따라, 메모리 인터페이스 회로(510)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 커맨드(CMD) 또는 어드레스(ADDR)를 획득할 수 있다.
메모리 인터페이스 회로(510)는 제5 핀(P15)을 통해 메모리 컨트롤러(600)로부터 읽기 인에이블 신호(nRE)를 수신할 수 있다. 메모리 인터페이스 회로(510)는 제6 핀(P16)을 통해 메모리 컨트롤러(600)로부터 데이터 스트로브 신호(DQS)를 수신하거나, 메모리 컨트롤러(600)로 데이터 스트로브 신호(DQS)를 전송할 수 있다.
메모리 장치(500)의 데이터(DATA) 출력 동작에서, 메모리 인터페이스 회로(510)는 데이터(DATA)를 출력하기 전에 제5 핀(P15)을 통해 토글하는 읽기 인에이블 신호(nRE)를 수신할 수 있다. 메모리 인터페이스 회로(510)는 읽기 인에이블 신호(nRE)의 토글링에 기초하여 토글하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 예를 들어, 메모리 인터페이스 회로(510)는 읽기 인에이블 신호(nRE)의 토글링 시작 시간을 기준으로 미리 정해진 딜레이(예를 들어, tDQSRE) 이후에 토글하기 시작하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 메모리 인터페이스 회로(510)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터(DATA)를 포함하는 데이터 신호(DQ)를 전송할 수 있다. 이에 따라, 데이터(DATA)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 정렬되어 메모리 컨트롤러(600)로 전송될 수 있다.
메모리 장치(500)의 데이터(DATA) 입력 동작에서, 메모리 컨트롤러(600)로부터 데이터(DATA)를 포함하는 데이터 신호(DQ)이 수신되는 경우, 메모리 인터페이스 회로(510)는 메모리 컨트롤러(600)로부터 데이터(DATA)와 함께 토글하는 데이터 스트로브 신호(DQS)를 수신할 수 있다. 메모리 인터페이스 회로(510)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터 신호(DQ)로부터 데이터(DATA)를 획득할 수 있다. 예를 들어, 메모리 인터페이스 회로(510)는 데이터 스트로브 신호(DQS)의 상승 에지 및 하강 에지에서 데이터 신호(DQ)를 샘플링함으로써 데이터(DATA)를 획득할 수 있다.
메모리 인터페이스 회로(510)는 제8 핀(P18)을 통해 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(600)로 전송할 수 있다. 메모리 인터페이스 회로(510)는 레디/비지 출력 신호(nR/B)를 통해 메모리 장치(500)의 상태 정보를 메모리 컨트롤러(600)로 전송할 수 있다. 메모리 장치(500)가 비지 상태인 경우(즉, 메모리 장치(500) 내부 동작들이 수행 중인 경우), 메모리 인터페이스 회로(510)는 비지 상태를 나타내는 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(600)로 전송할 수 있다. 메모리 장치(500)가 레디 상태인 경우(즉, 메모리 장치(500) 내부 동작들이 수행되지 않거나 완료된 경우), 메모리 인터페이스 회로(510)는 레디 상태를 나타내는 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(600)로 전송할 수 있다. 예를 들어, 메모리 장치(500)가 페이지 독출 명령에 응답하여 메모리 셀 어레이(530)로부터 데이터(DATA)를 독출하는 동안, 메모리 인터페이스 회로(510)는 비지 상태(예를 들어, 로우 레벨)를 나타내는 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(600)로 전송할 수 있다. 예를 들어, 메모리 장치(500)가 프로그램 명령에 응답하여 메모리 셀 어레이(530)로 데이터(DATA)를 프로그램하는 동안, 메모리 인터페이스 회로(510)는 비지 상태를 나타내는 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(600)로 전송할 수 있다.
제어 로직 회로(520)는 메모리 장치(500)의 각종 동작을 전반적으로 제어할 수 있다. 제어 로직 회로(520)는 메모리 인터페이스 회로(510)로부터 획득된 커맨드/어드레스(CMD/ADDR)를 수신할 수 있다. 제어 로직 회로(520)는 수신된 커맨드/어드레스(CMD/ADDR)에 따라 메모리 장치(500)의 다른 구성 요소들을 제어하기 위한 제어 신호들을 생성할 수 있다. 예를 들어, 제어 로직 회로(520)는 메모리 셀 어레이(530)에 데이터(DATA)를 프로그램하거나, 또는 메모리 셀 어레이(530)로부터 데이터(DATA)를 독출하기 위한 각종 제어 신호들을 생성할 수 있다.
메모리 셀 어레이(530)는 제어 로직 회로(520)의 제어에 따라 메모리 인터페이스 회로(510)로부터 획득된 데이터(DATA)를 저장할 수 있다. 메모리 셀 어레이(530)는 제어 로직 회로(520)의 제어에 따라 저장된 데이터(DATA)를 메모리 인터페이스 회로(510)로 출력할 수 있다.
메모리 셀 어레이(530)는 복수의 메모리 셀들을 포함할 수 있다. 예를 들어, 복수의 메모리 셀들은 플래시 메모리 셀들일 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 메모리 셀들은 RRAM(Resistive Random Access Memory) 셀, FRAM(Ferroelectric Random Access Memory) 셀, PRAM(Phase Change Random Access Memory) 셀, TRAM(Thyristor Random Access Memory) 셀, MRAM(Magnetic Random Access Memory) 셀들일 수 있다. 이하에서는, 메모리 셀들이 낸드(NAND) 플래시 메모리 셀들인 실시 예를 중심으로 본 발명의 실시 예들이 설명될 것이다.
메모리 컨트롤러(600)는 제1 내지 제8 핀들(P21~P28), 및 컨트롤러 인터페이스 회로(610)를 포함할 수 있다. 제1 내지 제8 핀들(P21~P28)은 메모리 장치(500)의 제1 내지 제8 핀들(P11~P18)에 대응할 수 있다.
컨트롤러 인터페이스 회로(610)는 제1 핀(P21)을 통해 메모리 장치(500)로 칩 인에이블 신호(nCE)를 전송할 수 있다. 컨트롤러 인터페이스 회로(610)는 칩 인에이블 신호(nCE)를 통해 선택한 메모리 장치(500)와 제2 내지 제8 핀들(P22~P28)을 통해 신호들을 송수신할 수 있다.
컨트롤러 인터페이스 회로(610)는 제2 내지 제4 핀들(P22~P24)을 통해 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE), 및 쓰기 인에이블 신호(nWE)를 메모리 장치(500)로 전송할 수 있다. 컨트롤러 인터페이스 회로(610)는 제7 핀(P27)을 통해 메모리 장치(500)로 데이터 신호(DQ)를 전송하거나, 메모리 장치(500)로부터 데이터 신호(DQ)를 수신할 수 있다.
컨트롤러 인터페이스 회로(610)는 토글하는 쓰기 인에이블 신호(nWE)와 함께 커맨드(CMD) 또는 어드레스(ADDR)를 포함하는 데이터 신호(DQ)를 메모리 장치(500)로 전송할 수 있다. 컨트롤러 인터페이스 회로(610)는 인에이블 상태를 가지는 커맨드 래치 인에이블 신호(CLE)를 전송함에 따라 커맨드(CMD)를 포함하는 데이터 신호(DQ)를 메모리 장치(500)로 전송하고, 인에이블 상태를 가지는 어드레스 래치 인에이블 신호(ALE)를 전송함에 따라 어드레스(ADDR)를 포함하는 데이터 신호(DQ)를 메모리 장치(500)로 전송할 수 있다.
컨트롤러 인터페이스 회로(610)는 제5 핀(P25)을 통해 메모리 장치(500)로 읽기 인에이블 신호(nRE)를 전송할 수 있다. 컨트롤러 인터페이스 회로(610)는 제6 핀(P26)을 통해 메모리 장치(500)로부터 데이터 스트로브 신호(DQS)를 수신하거나, 메모리 장치(500)로 데이터 스트로브 신호(DQS)를 전송할 수 있다.
메모리 장치(500)의 데이터(DATA) 출력 동작에서, 컨트롤러 인터페이스 회로(610)는 토글하는 읽기 인에이블 신호(nRE)를 생성하고, 읽기 인에이블 신호(nRE)를 메모리 장치(500)로 전송할 수 있다. 예를 들어, 컨트롤러 인터페이스 회로(610)는 데이터(DATA)가 출력되기 전에 고정된 상태(예를 들어, 하이 레벨 또는 로우 레벨)에서 토글 상태로 변경되는 읽기 인에이블 신호(nRE)를 생성할 수 있다. 이에 따라, 메모리 장치(500)에서 읽기 인에이블 신호(nRE)에 기초하여 토글하는 데이터 스트로브 신호(DQS)가 생성될 수 있다. 컨트롤러 인터페이스 회로(610)는 메모리 장치(500)로부터 토글하는 데이터 스트로브 신호(DQS)와 함께 데이터(DATA)를 포함하는 데이터 신호(DQ)를 수신할 수 있다. 컨트롤러 인터페이스 회로(610)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터 신호(DQ)로부터 데이터(DATA)를 획득할 수 있다.
메모리 장치(500)의 데이터(DATA) 입력 동작에서, 컨트롤러 인터페이스 회로(610)는 토글하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 예를 들어, 컨트롤러 인터페이스 회로(610)는 데이터(DATA)를 전송하기 전에 고정된 상태(예를 들어, 하이 레벨 또는 로우 레벨)에서 토글 상태로 변경되는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 컨트롤러 인터페이스 회로(610)는 데이터 스트로브 신호(DQS)의 토글 타이밍들에 기초하여 데이터(DATA)를 포함하는 데이터 신호(DQ)를 메모리 장치(500)로 전송할 수 있다.
컨트롤러 인터페이스 회로(610)는 제8 핀(P28)을 통해 메모리 장치(500)로부터 레디/비지 출력 신호(nR/B)를 수신할 수 있다. 컨트롤러 인터페이스 회로(610)는 레디/비지 출력 신호(nR/B)에 기초하여 메모리 장치(500)의 상태 정보를 판별할 수 있다.
도 7은 몇몇 실시예들에 따른 스토리지 장치에 적용될 수 있는 3D-VNAND 구조를 설명하기 위한 도면이다. UFS 장치의 스토리지 모듈이 3D V-NAND 타입의 플래시 메모리로 구현될 경우, 스토리지 모듈을 구성하는 복수의 메모리 블록 각각은 도 7에 도시된 바와 같은 등가 회로로 표현될 수 있다.
도 7에 도시된 메모리 블록(BLKi)은 기판 상에 삼차원 구조로 형성되는 삼차원 메모리 블록을 나타낸다. 예를 들어, 메모리 블록(BLKi)에 포함되는 복수의 메모리 낸드 스트링들은 상기 기판과 수직한 방향으로 형성될 수 있다.
도 7을 참조하면, 메모리 블록(BLKi)은 비트 라인들(BL1, BL2, BL3)과 공통 소스 라인(CSL) 사이에 연결되는 복수의 메모리 낸드 스트링들(NS11~NS33)을 포함할 수 있다. 복수의 메모리 낸드 스트링들(NS11~NS33) 각각은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1, MC2, ..., MC8) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다. 도 8에는 복수의 메모리 낸드 스트링들(NS11~NS33) 각각이 8개의 메모리 셀들(MC1, MC2, ..., MC8)을 포함하는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다.
스트링 선택 트랜지스터(SST)는 상응하는 스트링 선택 라인(SSL1, SSL2, SSL3)에 연결될 수 있다. 복수의 메모리 셀들(MC1, MC2, ..., MC8)은 각각 상응하는 게이트 라인(GTL1, GTL2, ..., GTL8)에 연결될 수 있다. 게이트 라인(GTL1, GTL2, ..., GTL8)은 워드 라인들에 해당할 수 있으며, 게이트 라인(GTL1, GTL2, ..., GTL8)의 일부는 더미 워드 라인에 해당할 수 있다. 접지 선택 트랜지스터(GST)는 상응하는 접지 선택 라인(GSL1, GSL2, GSL3)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인들(BL1, BL2, BL3)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다.
동일 높이의 워드 라인(예를 들면, WL1)은 공통으로 연결되고, 접지 선택 라인(GSL1, GSL2, GSL3) 및 스트링 선택 라인(SSL1, SSL2, SSL3)은 각각 분리될 수 있다. 도 8에는 메모리 블록(BLK)이 여덟 개의 게이트 라인(GTL1, GTL2, ..., GTL8) 및 세 개의 비트 라인들(BL1, BL2, BL3)에 연결되는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다.
도 8은 몇몇 실시예들에 따른 스토리지 장치의 동작이 적용된 시스템을 설명하기 위한 예시적인 블록도이다.
도 8을 참조하면, 시스템(1000)은 기본적으로 휴대용 통신 단말기(mobile phone), 스마트폰(smart phone), 태블릿 PC(tablet personal computer), 웨어러블 기기, 헬스케어 기기 또는 IOT(internet of things) 기기와 같은 모바일(mobile) 시스템일 수 있다. 하지만 도 8의 시스템(1000)은 반드시 모바일 시스템에 한정되는 것은 아니고, 개인용 컴퓨터(personal computer), 랩탑(laptop) 컴퓨터, 서버(server), 미디어 재생기(media player) 또는 내비게이션(navigation)과 같은 차량용 장비(automotive device) 등이 될 수도 있다.
계속하여 도 8을 참조하면, 시스템(1000)은 메인 프로세서(main processor)(1100), 메모리(1200a, 1200b) 및 스토리지 장치(1300a, 1300b)를 포함할 수 있으며, 추가로 촬영 장치(image capturing device)(1410), 사용자 입력 장치(user input device)(1420), 센서(1430), 통신 장치(1440), 디스플레이(1450), 스피커(1460), 전력 공급 장치(power supplying device)(1470) 및 연결 인터페이스(connecting interface)(1480) 중 하나 이상을 포함할 수 있다.
메인 프로세서(1100)는 시스템(1000)의 전반적인 동작, 보다 구체적으로는 시스템(1000)을 이루는 다른 구성 요소들의 동작을 제어할 수 있다. 이와 같은 메인 프로세서(1100)는 범용 프로세서, 전용 프로세서 또는 애플리케이션 프로세서(application processor) 등으로 구현될 수 있다.
메인 프로세서(1100)는 하나 이상의 CPU 코어(1110)를 포함할 수 있으며, 메모리(1200a, 1200b) 및/또는 스토리지 장치(1300a, 1300b)를 제어하기 위한 컨트롤러(1120)를 더 포함할 수 있다. 실시예에 따라서는, 메인 프로세서(1100)는 AI(artificial intelligence) 데이터 연산 등 고속 데이터 연산을 위한 전용 회로인 가속기(accelerator)(1130)를 더 포함할 수 있다. 이와 같은 가속기(1130)는 GPU(Graphics Processing Unit), NPU(Neural Processing Unit) 및/또는 DPU(Data Processing Unit) 등을 포함할 수 있으며, 메인 프로세서(1100)의 다른 구성 요소와는 물리적으로 독립된 별개의 칩(chip)으로 구현될 수도 있다.
메모리(1200a, 1200b)는 시스템(1000)의 주기억 장치로 사용될 수 있으며, SRAM 및/또는 DRAM 등의 휘발성 메모리를 포함할 수 있으나, 플래시 메모리, PRAM, MRAM 및/또는 RRAM 등의 비휘발성 메모리를 포함할 수도 있다. 메모리(1200a, 1200b)는 메인 프로세서(1100)와 동일한 패키지 내에 구현되는 것도 가능하다.
스토리지 장치(1300a, 1300b)는 전원 공급 여부와 관계 없이 데이터를 저장하는 비휘발성 저장 장치로서 기능할 수 있으며, 메모리(1200a, 1200b)에 비해 상대적으로 큰 저장 용량을 가질 수 있다. 스토리지 장치(1300a, 1300b)는 스토리지 컨트롤러(1310a, 1310b)와, 스토리지 컨트롤러(1310a, 1310b)의 제어 하에 데이터를 저장하는 비휘발성 메모리(non-volatile memory, NVM)(1320a, 1320b)를 포함할 수 있다. 비휘발성 메모리(1320a, 1320b)는 2D(2-dimensional) 구조 혹은 3D(3-dimensional) V-NAND(Vertical NAND) 구조의 플래시 메모리를 포함할 수 있으나, PRAM 및/또는 RRAM 등의 다른 종류의 비휘발성 메모리를 포함할 수도 있다.
스토리지 장치(1300a, 1300b)는 메인 프로세서(1100)와는 물리적으로 분리된 상태로 시스템(1000)에 포함될 수도 있고, 메인 프로세서(1100)와 동일한 패키지 내에 구현될 수도 있다. 또한, 스토리지 장치(1300a, 1300b)는 SSD(solid state device) 혹은 메모리 카드(memory card)와 같은 형태를 가짐으로써, 후술할 연결 인터페이스(1480)와 같은 인터페이스를 통해 시스템(1000)의 다른 구성 요소들과 탈부착 가능하도록 결합될 수도 있다. 이와 같은 스토리지 장치(1300a, 1300b)는 UFS(Universal Flash Storage), eMMC(embedded multi-media card) 혹은 NVMe(non-volatile memory express)와 같은 표준 규약이 적용되는 장치일 수 있으나, 반드시 이에 한정되는 건 아니다.
촬영 장치(1410)는 정지 영상 또는 동영상을 촬영할 수 있으며, 카메라(camera), 캠코더(camcorder) 및/또는 웹캠(webcam) 등일 수 있다.
사용자 입력 장치(1420)는 시스템(1000)의 사용자로부터 입력된 다양한 유형의 데이터를 수신할 수 있으며, 터치 패드(touch pad), 키패드(keyboard), 키보드(keyboard), 마우스(mouse) 및/또는 마이크(microphone) 등일 수 있다.
센서(1430)는 시스템(1000)의 외부로부터 획득될 수 있는 다양한 유형의 물리량을 감지하고, 감지된 물리량을 전기 신호로 변환할 수 있다. 이와 같은 센서(1430)는 온도 센서, 압력 센서, 조도 센서, 위치 센서, 가속도 센서, 바이오 센서(biosensor) 및/또는 자이로스코프(gyroscope) 센서 등일 수 있다.
통신 장치(1440)는 다양한 통신 규약에 따라 시스템(1000) 외부의 다른 장치들과의 사이에서 신호의 송신 및 수신을 수행할 수 있다. 이와 같은 통신 장치(1440)는 안테나, 트랜시버(transceiver) 및/또는 모뎀(MODEM) 등을 포함하여 구현될 수 있다.
디스플레이(1450) 및 스피커(1460)는 시스템(1000)의 사용자에게 각각 시각적 정보와 청각적 정보를 출력하는 출력 장치로 기능할 수 있다.
전력 공급 장치(1470)는 시스템(1000)에 내장된 배터리(도시 안함) 및/또는외부 전원으로부터 공급되는 전력을 적절히 변환하여 시스템(1000)의 각 구성 요소들에게 공급할 수 있다.
연결 인터페이스(1480)는 시스템(1000)과, 시스템(1000)에 연결되어 시스템(1000과 데이터를 주고받을 수 있는 외부 장치 사이의 연결을 제공할 수 있다. 연결 인터페이스(1480)는 ATA(Advanced Technology Attachment), SATA(Serial ATA), e-SATA(external SATA), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCIe(PCI express), NVMe, IEEE 1394, USB(universal serial bus), SD(secure digital) 카드, MMC(multi-media card), eMMC, UFS, eUFS(embedded Universal Flash Storage), CF(compact flash) 카드 인터페이스 등과 같은 다양한 인터페이스 방식으로 구현될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 호스트 12: 어플리케이션 22: FTL 24: RTOS 130: 호스트 인터페이스 20: 스토리지 장치 200: 스토리지 컨트롤러 210: 프로세서 220: 버퍼 230: 스토리지 장치 인터페이스 240: 플래시 컨트롤러 280: 버스

Claims (10)

  1. 메모리 셀; 및
    상기 메모리 셀에 대한 데이터 오퍼레이션(data operation)을 수행하는 플래시 컨트롤러와, 상기 플래시 컨트롤러를 제어하는 RTOS(Real Time Operating System)를 실행하는 프로세서를 포함하는 스토리지 컨트롤러를 포함하되,
    상기 RTOS는,
    노멀 동작 모드(Normal operation mode)에서 상기 스토리지 컨트롤러와 통신하여 동작하고,
    결함이 발생된 경우, 디버그 모드(Debug mode)에서 스냅샷(Snap shot) 데이터를 생성하되,
    상기 노멀 동작 모드에서 컨택스트 스위칭(context switching)을 통해, 상기 디버그 모드로 전환하고,
    상기 디버그 모드에서 상기 스냅샷 데이터를 생성하는 동작을 수행하는 중, 긴급한 업무(urgent work)가 발생한 경우, 상기 노멀 동작 모드로 동작하는 스토리지 장치.
  2. 제 1항에 있어서,
    상기 데이터 오퍼레이션은,
    상기 플래시 컨트롤러가 데이터를 상기 메모리 셀에 라이트하는 것을 포함하는스토리지 장치.
  3. 제 1항에 있어서,
    상기 스냅샷 데이터는,
    상기 결함이 발생된 덤프 데이터(Dump data)를 바탕으로 생성되는 스토리지 장치.
  4. 제 1항에 있어서,
    상기 데이터 오퍼레이션은,
    상기 플래시 컨트롤러가 상기 메모리 셀에 저장된 데이터를 리드하는 것을 포함하는 스토리지 장치.
  5. 제 1항에 있어서,
    상기 긴급한 업무는,
    상기 스냅샷 데이터를 생성하는 동작보다 우선 순위(priority)가 높은 업무인 스토리지 장치.
  6. 제 1항에 있어서,
    상기 RTOS는,
    상기 노멀 동작 모드에서 상기 긴급한 업무가 종료된 경우,
    상기 디버그 모드로 동작하여 상기 스냅샷 데이터 생성 동작을 이어서 진행하는 스토리지 장치.
  7. 호스트; 및
    상기 호스트와 데이터를 송수신받는 스토리지 장치를 포함하되,
    상기 스토리지 장치는,
    메모리 셀과,
    상기 메모리 셀에 대한 데이터 오퍼레이션(data operation)을 수행하는 플래시 컨트롤러와, 상기 플래시 컨트롤러를 제어하는 RTOS(Real Time Operating System)를 실행하는 프로세서를 포함하는 스토리지 컨트롤러를 포함하되,
    상기 RTOS는,
    노멀 동작 모드(Normal operation mode)에서 상기 스토리지 컨트롤러와 통신하여 동작하고,
    결함이 발생된 경우, 디버그 모드(Debug mode)에서 스냅샷(Snap shot) 데이터를 생성하는 스토리지 시스템.
  8. 제 7항에 있어서,
    상기 RTOS는,
    상기 디버그 모드에서 상기 스냅샷 데이터를 생성하는 동작을 수행하는 중, 긴급한 업무(urgent work)가 발생한 경우, 상기 노멀 동작 모드로 동작하는 스토리지 시스템.
  9. RTOS를 실행하는 프로세서를 포함하는 스토리지 컨트롤러를 포함하는 스토리지 장치로서,
    상기 RTOS는,
    노멀 동작 모드(Normal operation mode)에서 상기 스토리지 컨트롤러와 통신하여 동작하고,
    결함이 발생된 경우, 디버그 모드(Debug mode)에서 스냅샷(Snap shot) 데이터를 생성하는 스토리지 장치.
  10. 제 9항에 있어서,
    상기 RTOS는,
    컨택스트 스위칭을 통해, 상기 노멀 동작 모드와 상기 디버그 모드 사이를 전환하는 스토리지 장치.
KR1020210181257A 2021-12-17 2021-12-17 스토리지 장치 및 이의 동작 방법 KR20230092151A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210181257A KR20230092151A (ko) 2021-12-17 2021-12-17 스토리지 장치 및 이의 동작 방법
US17/866,844 US20230195321A1 (en) 2021-12-17 2022-07-18 Storage device and operating method thereof
CN202211440989.9A CN116266151A (zh) 2021-12-17 2022-11-17 存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210181257A KR20230092151A (ko) 2021-12-17 2021-12-17 스토리지 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20230092151A true KR20230092151A (ko) 2023-06-26

Family

ID=86742891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210181257A KR20230092151A (ko) 2021-12-17 2021-12-17 스토리지 장치 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US20230195321A1 (ko)
KR (1) KR20230092151A (ko)
CN (1) CN116266151A (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5968115A (en) * 1997-02-03 1999-10-19 Complementary Systems, Inc. Complementary concurrent cooperative multi-processing multi-tasking processing system (C3M2)
US7823131B2 (en) * 2001-06-29 2010-10-26 Mentor Graphics Corporation Debugger for a hardware-implemented operating system
KR20070109432A (ko) * 2006-05-11 2007-11-15 삼성전자주식회사 커널 인지 디버깅 장치 및 방법
GB2443277B (en) * 2006-10-24 2011-05-18 Advanced Risc Mach Ltd Performing diagnostics operations upon an asymmetric multiprocessor apparatus
KR102028663B1 (ko) * 2012-07-24 2019-10-04 삼성전자주식회사 에러 검출 방법 및 장치
US9058126B2 (en) * 2012-09-10 2015-06-16 Texas Instruments Incorporated Nonvolatile logic array with retention flip flops to reduce switching power during wakeup
US8990642B2 (en) * 2013-02-22 2015-03-24 International Business Machines Corporation Managing error logs in a distributed network fabric
US20150106660A1 (en) * 2013-10-16 2015-04-16 Lenovo (Singapore) Pte. Ltd. Controller access to host memory
MA41915A (fr) * 2015-04-07 2018-02-13 Benjamin Gittins Unités de requête de transfert de mémoire programmable
US10209887B2 (en) * 2016-12-20 2019-02-19 Texas Instruments Incorporated Streaming engine with fetch ahead hysteresis

Also Published As

Publication number Publication date
CN116266151A (zh) 2023-06-20
US20230195321A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
KR102384773B1 (ko) 스토리지 장치, 컴퓨팅 시스템, 그리고 그것의 디버깅 방법
KR20170053278A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102233400B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN109992202B (zh) 数据存储设备、其操作方法以及包括其的数据处理系统
KR20170102694A (ko) 데이터 저장 장치
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
KR102592796B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11899531B2 (en) Storage device and operating method of storage controller
KR20210147696A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170094674A (ko) 데이터 저장 장치
CN110119326B (zh) 数据存储装置及其操作方法
US9837166B2 (en) Data storage device and operating method thereof
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
KR20230092151A (ko) 스토리지 장치 및 이의 동작 방법
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190102779A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR20190085645A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20230068935A (ko) 스토리지 장치 및 그 구동 방법
CN114675781A (zh) 存储控制器和包括该存储控制器的存储系统
KR20220076803A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN112084118A (zh) 数据存储装置及其操作方法
KR102553263B1 (ko) 스토리지 장치 및 이의 동작 방법
EP4181125A2 (en) Storage device and operating method thereof
KR102545465B1 (ko) 스토리지 컨트롤러 및 이를 포함하는 스토리지 장치
EP4184332A1 (en) Storage controller and storage device including the same