KR20230090133A - 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템 - Google Patents

3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템 Download PDF

Info

Publication number
KR20230090133A
KR20230090133A KR1020210179136A KR20210179136A KR20230090133A KR 20230090133 A KR20230090133 A KR 20230090133A KR 1020210179136 A KR1020210179136 A KR 1020210179136A KR 20210179136 A KR20210179136 A KR 20210179136A KR 20230090133 A KR20230090133 A KR 20230090133A
Authority
KR
South Korea
Prior art keywords
structures
vertical channel
channel structures
isolation
memory device
Prior art date
Application number
KR1020210179136A
Other languages
English (en)
Inventor
김승윤
코지 카나모리
한지훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210179136A priority Critical patent/KR20230090133A/ko
Priority to US17/876,694 priority patent/US20230186990A1/en
Priority to CN202211553881.0A priority patent/CN116264775A/zh
Publication of KR20230090133A publication Critical patent/KR20230090133A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 기판 상에 차례로 적층된 접지 선택 라인, 제1 워드 라인들, 제2 워드 라인들 및 스트링 선택 라인을 포함하는 적층 구조체, 상기 적층 구조체를 관통하며, 복수의 열들로 배열되는 수직 채널 구조체들, 상기 적층 구조체의 하부를 제1 방향으로 가로지르며, 상기 접지 선택 라인을 상기 제1 방향과 교차하는 제2 방향으로 분리시키는 하부 분리 구조체, 및 상기 적층 구조체의 상부를 상기 제1 방향으로 가로지르며, 상기 스트링 선택 라인을 상기 제2 방향으로 분리시키는 제1 및 제2 상부 분리 구조체들을 포함하되, 상기 하부 분리 구조체 및 상기 제1 상부 분리 구조체는 상기 수직 채널 구조체들의 열들 중 하나의 열과 수직적으로 중첩되고, 상기 제2 상부 분리 구조체들은 상기 수직 채널 구조체들 사이에 제공되는 3차원 반도체 메모리 장치, 이의 제조 방법 및 이를 포함하는 전자 시스템을 개시한다.

Description

3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템{THREE-DIMENSIONAL SEMICONDUCTOR MEMORY DEVICE AND ELECTRONIC SYSTEM INCLUDING THE SAME}
본 발명은 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템에 관한 것으로, 보다 구체적으로 수직 채널 구조체를 포함하는 비휘발성 3차원 반도체 메모리 장치, 이의 제조 방법 및 이를 포함하는 전자 시스템에 관한 것이다.
데이터 저장을 필요로 하는 전자 시스템에서 고용량의 데이터를 저장할 수 있는 반도체 장치가 요구되고 있다. 데이터 저장 용량을 증가시키면서, 소비자가 요구하는 우수한 성능 및 저렴한 가격을 충족시키기 위해 반도체 장치의 집적도를 증가시키는 것이 요구되고 있다. 2차원 또는 평면적 반도체 장치의 경우, 집적도는 단위 메모리 셀이 점유하는 면적에 의해 주로 결정되기 때문에, 미세 패턴 형성 기술의 수준에 크게 영향을 받는다. 하지만, 패턴의 미세화를 위해서는 초고가의 장비들이 필요하기 때문에, 2차원 반도체 장치의 집적도는 증가하고는 있지만 여전히 제한적이다. 이에 따라, 3차원적으로 배열되는 메모리 셀들을 구비하는 3차원 반도체 메모리 장치들이 제안되고 있다.
본 발명의 일 기술적 과제는 전기적 특성 및 신뢰도가 개선된 3차원 반도체 메모리 장치 및 이의 제조 방법을 제공하는데 있다.
본 발명의 일 기술적 과제는 상기 3차원 반도체 메모리 장치를 포함하는 전자 시스템을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상술한 기술적 과제들을 해결하기 위하여 본 발명의 실시예에 따른 3차원 반도체 메모리 장치는 기판 상에 차례로 적층된 접지 선택 라인, 제1 워드 라인들, 제2 워드 라인들 및 스트링 선택 라인을 포함하는 적층 구조체, 상기 적층 구조체를 관통하며, 복수의 열들로 배열되는 수직 채널 구조체들, 상기 적층 구조체의 하부를 제1 방향으로 가로지르며, 상기 접지 선택 라인을 상기 제1 방향과 교차하는 제2 방향으로 분리시키는 하부 분리 구조체, 및 상기 적층 구조체의 상부를 상기 제1 방향으로 가로지르며, 상기 스트링 선택 라인을 상기 제2 방향으로 분리시키는 제1 및 제2 상부 분리 구조체들을 포함하되, 상기 하부 분리 구조체 및 상기 제1 상부 분리 구조체는 상기 수직 채널 구조체들의 열들 중 하나의 열과 수직적으로 중첩되고, 상기 제2 상부 분리 구조체들은 상기 수직 채널 구조체들 사이에 제공될 수 있다.
또한, 본 발명의 실시예에 따른 3차원 반도체 메모리 장치는 제1 영역 및 상기 제1 영역으로부터 제1 방향으로 연장되는 제2 영역을 포함하는 제1 기판, 상기 제1 기판 상의 주변 회로 트랜지스터들을 포함하는 주변 회로 구조체, 상기 주변 회로 구조체 상의 제2 기판, 상기 제2 기판 상에 차례로 적층된 접지 선택 라인들, 제1 워드 라인들, 제2 워드 라인들 및 스트링 선택 라인들을 포함하며, 상기 제2 영역 상에서 계단 구조를 갖는 적층 구조체, 상기 적층 구조체를 관통하며, 복수의 열들로 배열되는 수직 채널 구조체들, 상기 적층 구조체의 양 측벽들을 덮으며, 상기 제1 방향으로 연장되는 워드 라인 분리 구조체들, 상기 적층 구조체의 하부를 상기 제1 방향으로 가로지르며, 상기 접지 선택 라인들을 상기 제1 방향과 교차하는 제2 방향으로 분리시키는 하부 분리 구조체, 상기 적층 구조체의 상부를 상기 제1 방향으로 가로지르며, 상기 스트링 선택 라인들을 상기 제2 방향으로 분리시키는 제1 및 제2 상부 분리 구조체들, 상기 적층 구조체의 상기 계단 구조를 관통하며 상기 제1 및 제2 워드 라인들과 각각 전기적으로 연결되는 컨택 플러그들, 상기 수직 채널 구조체들과 각각 전기적으로 연결되는 비트 라인들, 및 상기 컨택 플러그들과 각각 전기적으로 연결되는 도전 라인들을 포함하되, 상기 하부 분리 구조체 및 상기 제1 상부 분리 구조체는 상기 수직 채널 구조체들의 열들 중 하나의 열과 수직적으로 중첩되고, 상기 제2 상부 분리 구조체들은 올록볼록한(embossed) 라인 형상의 측벽을 가지며, 상기 수직 채널 구조체들과 상기 제2 방향으로 이격될 수 있다.
또한, 본 발명의 실시예에 따른 전자 시스템은 3차원 반도체 메모리 장치, 및 상기 3차원 반도체 메모리 장치와 전기적으로 연결되며, 상기 3차원 반도체 메모리 장치를 제어하도록 구성되는 컨트롤러를 포함하되, 상기 3차원 반도체 메모리 장치는 제1 영역 및 상기 제1 영역으로부터 제1 방향으로 연장되는 제2 영역을 갖는 기판, 상기 기판 상에 차례로 적층된 접지 선택 라인, 제1 워드 라인들, 제2 워드 라인들 및 스트링 선택 라인을 포함하며, 상기 제2 영역 상에서 계단 구조를 갖는 적층 구조체, 상기 적층 구조체를 관통하며, 복수의 열들로 배열되는 수직 채널 구조체들, 상기 적층 구조체의 하부를 상기 제1 방향으로 가로지르며, 상기 접지 선택 라인을 상기 제1 방향과 교차하는 제2 방향으로 분리시키는 하부 분리 구조체, 상기 적층 구조체의 상부를 상기 제1 방향으로 가로지르며, 상기 스트링 선택 라인을 상기 제2 방향으로 분리시키는 제1 및 제2 상부 분리 구조체들, 상기 적층 구조체의 상기 계단 구조를 덮는 절연막, 상기 적층 구조체 및 상기 절연막을 관통하는 컨택 플러그들, 및 상기 컨택 플러그들 중 어느 하나와 연결되는 입출력 패드를 포함하고, 상기 컨트롤러는 상기 입출력 패드를 통해 상기 3차원 반도체 메모리 장치와 전기적으로 연결되고, 상기 하부 분리 구조체 및 상기 제1 상부 분리 구조체는 상기 수직 채널 구조체들의 열들 중 하나의 열과 수직적으로 중첩되고, 상기 제2 상부 분리 구조체들은 상기 수직 채널 구조체들의 열들 중 어느 두 개의 열들 사이에 제공될 수 있다.
본 발명의 3차원 반도체 메모리 장치에 따르면, 수직 채널 구조체들 사이에 더미 채널 구조체들의 열을 추가함에 따라, 셀 동작하는 수직 채널 구조체들에 전기적 영향을 주지 않으면서 접지 선택 라인들을 분리시키는 하부 분리 구조체 및 스트링 선택 라인들을 분리시키는 상부 분리 구조체를 형성할 공간이 생길 수 있고, 이에 따라 3차원 반도체 메모리 장치의 전기적 특성 및 신뢰도가 개선될 수 있다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 전자 시스템을 개략적으로 나타내는 도면이다.
도 2는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 전자 시스템을 개략적으로 나타내는 사시도이다.
도 3 및 도 4는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 반도체 패키지를 설명하기 위한 단면도들로, 도 2를 Ⅰ-Ⅰ' 선 및 Ⅱ-Ⅱ' 선으로 자른 단면들에 각각 대응된다.
도 5a 및 도 5b는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 설명하기 위한 평면도들이다.
도 6a 및 도 6b는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 일부를 설명하기 위한 단면도들로, 도 5a 또는 도 5b를 Ⅰ-Ⅰ' 선 및 Ⅱ-Ⅱ' 선으로 자른 단면들에 각각 대응된다.
도 7은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 일부를 설명하기 위한 확대 단면도로, 도 6a의 A 부분에 대응된다.
도 8a 및 도 8b는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 설명하기 위한 평면도들이다.
도 9a, 도 10a 및 도 11a는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도들로, 각각 도 5a 또는 도 5b를 Ⅰ-Ⅰ' 선으로 자른 단면에 대응된다.
도 9b, 도 10b, 도 11b 및 도 12는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도들로, 각각 도 5a 또는 도 5b를 Ⅱ-Ⅱ' 선으로 자른 단면에 대응된다.
이하에서, 도면들을 참조하여 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치, 이의 제조 방법 및 이를 포함하는 전자 시스템에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 전자 시스템을 개략적으로 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 전자 시스템(1000)은 3차원 반도체 메모리 장치(1100) 및 3차원 반도체 메모리 장치(1100)와 전기적으로 연결되는 컨트롤러(1200)를 포함할 수 있다. 전자 시스템(1000)은 하나 또는 복수의 3차원 반도체 메모리 장치(1100)를 포함하는 스토리지 장치(storage device) 또는 스토리지 장치를 포함하는 전자 장치(electronic device)일 수 있다. 예를 들어, 전자 시스템(1000)은 하나 또는 복수의 3차원 반도체 메모리 장치(1100)를 포함하는 SSD 장치(solid state drive device), USB(Universal Serial Bus), 컴퓨팅 시스템, 의료 장치 또는 통신 장치일 수 있다.
3차원 반도체 메모리 장치(1100)는 비휘발성 메모리 장치일 수 있으며, 예를 들어, 후술하는 바와 같은 3차원 NAND 플래쉬 메모리 장치일 수 있다. 3차원 반도체 메모리 장치(1100)는 제1 영역(1100F) 및 제1 영역(1100F) 상의 제2 영역(1100S)을 포함할 수 있다. 예를 들어, 제1 영역(1100F)은 제2 영역(1100S)의 옆에 배치될 수도 있다. 제1 영역(1100F)은 디코더 회로(1110), 페이지 버퍼(1120), 및 로직 회로(1130)를 포함하는 주변 회로 영역일 수 있다. 제2 영역(1100S)은 비트 라인(BL), 공통 소스 라인(CSL), 워드 라인들(WL), 제1 라인들(LL1, LL2), 제2 라인들(UL1, UL2), 및 비트 라인(BL)과 공통 소스 라인(CSL) 사이의 메모리 셀 스트링들(CSTR)을 포함하는 메모리 셀 영역일 수 있다.
제2 영역(1100S)에서, 각각의 메모리 셀 스트링들(CSTR)은 공통 소스 라인(CSL)에 인접하는 제1 트랜지스터들(LT1, LT2), 비트 라인(BL)에 인접하는 제2 트랜지스터들(UT1, UT2), 및 제1 트랜지스터들(LT1, LT2)과 제2 트랜지스터들(UT1, UT2) 사이에 배치되는 복수의 메모리 셀 트랜지스터들(MCT)을 포함할 수 있다. 제1 트랜지스터들(LT1, LT2)의 개수와 제2 트랜지스터들(UT1, UT2)의 개수는 실시예들에 따라 다양하게 변형될 수 있다.
예를 들어, 제1 트랜지스터들(LT1, LT2)은 접지 선택 트랜지스터를 포함할 수 있고, 제2 트랜지스터들(UT1, UT2)은 스트링 선택 트랜지스터를 포함할 수 있다. 제1 라인들(LL1, LL2)은 각각 제1 트랜지스터들(LT1, LT2)의 게이트 전극들일 수 있다. 워드 라인들(WL)은 메모리 셀 트랜지스터들(MCT)의 게이트 전극들일 수 있다. 제2 라인들(UL1, UL2)은 각각 제2 트랜지스터들(UT1, UT2)의 게이트 전극들일 수 있다.
예를 들어, 제1 트랜지스터들(LT1, LT2)은 직렬 연결된 제1 소거 제어 트랜지스터(LT1) 및 접지 선택 트랜지스터(LT2)를 포함할 수 있다. 제2 트랜지스터들(UT1, UT2)은 직렬 연결된 스트링 선택 트랜지스터(UT1) 및 제2 소거 제어 트랜지스터(UT2)를 포함할 수 있다. 제1 소거 제어 트랜지스터(LT1) 및 제2 소거 제어 트랜지스터(UT2) 중 적어도 하나는 게이트 유도 누설 전류(Gate Induce Drain Leakage, GIDL) 현상을 이용하여 메모리 셀 트랜지스터들(MCT)에 저장된 데이터를 삭제하는 소거 동작에 이용될 수 있다.
공통 소스 라인(CSL), 제1 라인들(LL1, LL2), 워드 라인들(WL) 및 제2 라인들(UL1, UL2)은, 제1 영역(1100F) 내에서 제2 영역(1100S)까지 연장되는 제1 연결 배선들(1115)을 통해 디코더 회로(1110)와 전기적으로 연결될 수 있다. 비트 라인(BL)은 제1 영역(1100F) 내에서 제2 영역(1100S)까지 연장되는 제2 연결 배선들(1125)을 통해 페이지 버퍼(1120)와 전기적으로 연결될 수 있다.
제1 영역(1100F)에서, 디코더 회로(1110) 및 페이지 버퍼(1120)는 복수의 메모리 셀 트랜지스터들(MCT) 중 적어도 하나의 선택 메모리 셀 트랜지스터에 대한 제어 동작을 실행할 수 있다. 디코더 회로(1110) 및 페이지 버퍼(1120)는 로직 회로(1130)에 의해 제어될 수 있다. 3차원 반도체 메모리 장치(1100)는 로직 회로(1130)와 전기적으로 연결되는 입출력 패드(1101)를 통해, 컨트롤러(1200)와 통신할 수 있다. 입출력 패드(1101)는 제1 영역(1100F) 내에서 제2 영역(1100S)까지 연장되는 입출력 연결 배선(1135)을 통해 로직 회로(1130)와 전기적으로 연결될 수 있다.
컨트롤러(1200)는 프로세서(1210), NAND 컨트롤러(1220) 및 호스트 인터페이스(1230)를 포함할 수 있다. 예를 들어, 전자 시스템(1000)은 복수의 3차원 반도체 메모리 장치들(1100)을 포함할 수 있으며, 이 경우, 컨트롤러(1200)는 복수의 3차원 반도체 메모리 장치들(1100)을 제어할 수 있다.
프로세서(1210)는 컨트롤러(1200)를 포함한 전자 시스템(1000) 전반의 동작을 제어할 수 있다. 프로세서(1210)는 소정의 펌웨어에 따라 동작할 수 있으며, NAND 컨트롤러(1220)를 제어하여 3차원 반도체 메모리 장치(1100)에 억세스할 수 있다. NAND 컨트롤러(1220)는 3차원 반도체 메모리 장치(1100)와의 통신을 처리하는 NAND 인터페이스(1221)를 포함할 수 있다. NAND 인터페이스(1221)를 통해, 3차원 반도체 메모리 장치(1100)를 제어하기 위한 제어 명령, 3차원 반도체 메모리 장치(1100)의 메모리 셀 트랜지스터들(MCT)에 기록하고자 하는 데이터, 3차원 반도체 메모리 장치(1100)의 메모리 셀 트랜지스터들(MCT)로부터 읽어오고자 하는 데이터 등이 전송될 수 있다. 호스트 인터페이스(1230)는 전자 시스템(1000)과 외부 호스트 사이의 통신 기능을 제공할 수 있다. 호스트 인터페이스(1230)를 통해 외부 호스트로부터 제어 명령을 수신하면, 프로세서(1210)는 제어 명령에 응답하여 3차원 반도체 메모리 장치(1100)를 제어할 수 있다.
도 2는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 전자 시스템을 개략적으로 나타내는 사시도이다.
도 2를 참조하면, 본 발명의 실시예들에 따른 전자 시스템(2000)은 메인 기판(2001)과, 메인 기판(2001)에 실장되는 컨트롤러(2002), 적어도 하나 이상의 반도체 패키지(2003) 및 DRAM(2004)을 포함할 수 있다. 반도체 패키지(2003) 및 DRAM(2004)은 메인 기판(2001)에 제공되는 배선 패턴들(2005)에 의해 컨트롤러(2002)와 서로 연결될 수 있다.
메인 기판(2001)은 외부 호스트와 결합되는 복수의 핀들을 포함하는 커넥터(2006)를 포함할 수 있다. 커넥터(2006)에서 복수의 핀들의 개수와 배치는, 전자 시스템(2000)과 외부 호스트 사이의 통신 인터페이스에 따라 달라질 수 있다. 예를 들어, 전자 시스템(2000)은 USB(Universal Serial Bus), PCI-Express(Peripheral Component Interconnect Express), SATA(Serial Advanced Technology Attachment), UFS(Universal Flash Storage)용 M-Phy 등의 인터페이스들 중 어느 하나에 따라 외부 호스트와 통신할 수 있다. 예를 들어, 전자 시스템(2000)은 커넥터(2006)를 통해 외부 호스트로부터 공급받는 전원에 의해 동작할 수 있다. 전자 시스템(2000)은 외부 호스트로부터 공급받는 전원을 컨트롤러(2002) 및 반도체 패키지(2003)에 분배하는 PMIC(Power Management Integrated Circuit)를 더 포함할 수도 있다.
컨트롤러(2002)는 반도체 패키지(2003)에 데이터를 기록하거나, 반도체 패키지(2003)로부터 데이터를 읽어올 수 있으며, 전자 시스템(2000)의 동작 속도를 개선할 수 있다.
DRAM(2004)은 데이터 저장 공간인 반도체 패키지(2003)와 외부 호스트의 속도 차이를 완화하기 위한 버퍼 메모리일 수 있다. 전자 시스템(2000)에 포함되는 DRAM(2004)은 일종의 캐시 메모리로도 동작할 수 있으며, 반도체 패키지(2003)에 대한 제어 동작에서 임시로 데이터를 저장하기 위한 공간을 제공할 수도 있다. 전자 시스템(2000)에 DRAM(2004)이 포함되는 경우, 컨트롤러(2002)는 반도체 패키지(2003)를 제어하기 위한 NAND 컨트롤러 외에 DRAM(2004)을 제어하기 위한 DRAM 컨트롤러를 더 포함할 수 있다.
반도체 패키지(2003)는 서로 이격된 제1 및 제2 반도체 패키지들(2003a, 2003b)을 포함할 수 있다. 제1 및 제2 반도체 패키지들(2003a, 2003b)은 각각 복수의 반도체 칩들(2200)을 포함하는 반도체 패키지일 수 있다. 제1 및 제2 반도체 패키지들(2003a, 2003b) 각각은, 패키지 기판(2100), 패키지 기판(2100) 상의 반도체 칩들(2200), 반도체 칩들(2200) 각각의 하부면에 배치되는 접착층들(2300), 반도체 칩들(2200)과 패키지 기판(2100)을 전기적으로 연결하는 연결 구조체(2400) 및 패키지 기판(2100) 상에서 반도체 칩들(2200) 및 연결 구조체(2400)를 덮는 몰딩층(2500)을 포함할 수 있다.
패키지 기판(2100)은 패키지 상부 패드들(2130)을 포함하는 인쇄회로 기판일 수 있다. 각각의 반도체 칩들(2200)은 입출력 패드들(2210)을 포함할 수 있다. 입출력 패드들(2210) 각각은 도 1의 입출력 패드(1101)에 해당할 수 있다. 반도체 칩들(2200) 각각은 게이트 적층 구조체들(3210) 및 수직 채널 구조체들(3220)을 포함할 수 있다. 반도체 칩들(2200) 각각은 후술하는 바와 같은 3차원 반도체 메모리 장치를 포함할 수 있다.
예를 들어, 연결 구조체(2400)는 입출력 패드들(2210)과 패키지 상부 패드들(2130)을 전기적으로 연결하는 본딩 와이어일 수 있다. 각각의 제1 및 제2 반도체 패키지들(2003a, 2003b)에서, 반도체 칩들(2200)은 본딩 와이어 방식으로 서로 전기적으로 연결될 수 있으며, 패키지 기판(2100)의 패키지 상부 패드들(2130)과 전기적으로 연결될 수 있다. 실시예들에 따라, 각각의 제1 및 제2 반도체 패키지들(2003a, 2003b)에서, 반도체 칩들(2200)은 본딩 와이어 방식의 연결 구조체(2400) 대신에, 관통 전극(Through Silicon Via, TSV)에 의하여 서로 전기적으로 연결될 수도 있다.
예를 들어, 컨트롤러(2002)와 반도체 칩들(2200)은 하나의 패키지에 포함될 수도 있다. 예를 들어, 메인 기판(2001)과 다른 별도의 인터포저 기판에 컨트롤러(2002)와 반도체 칩들(2200)이 실장되고, 인터포저 기판에 제공되는 배선에 의해 컨트롤러(2002)와 반도체 칩들(2200)이 서로 연결될 수도 있다.
도 3 및 도 4는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함하는 반도체 패키지를 설명하기 위한 단면도들로, 도 2를 Ⅰ-Ⅰ' 선 및 Ⅱ-Ⅱ' 선으로 자른 단면들에 각각 대응된다.
도 3 및 도 4를 참조하면, 반도체 패키지(2003)는 패키지 기판(2100), 패키지 기판(2100) 상의 복수의 반도체 칩들(2200) 및 패키지 기판(2100)과 복수의 반도체 칩들(2200)을 덮는 몰딩층(2500)을 포함할 수 있다.
패키지 기판(2100)은 패키지 기판 바디부(2120), 패키지 기판 바디부(2120)의 상면에 배치되는 패키지 상부 패드들(2130), 패키지 기판 바디부(2120)의 하면에 배치되거나 하면을 통해 노출되는 하부 패드들(2125) 및 패키지 기판 바디부(2120) 내부에서 상부 패드들(2130)과 하부 패드들(2125)을 전기적으로 연결하는 내부 배선들(2135)을 포함할 수 있다. 상부 패드들(2130)은 연결 구조체들(2400)과 전기적으로 연결될 수 있다. 하부 패드들(2125)은 도전성 연결부들(2800)을 통해 도 2에 도시된 전자 시스템(2000)의 메인 기판(2010)의 배선 패턴들(2005)에 연결될 수 있다.
반도체 칩들(2200) 각각은 반도체 기판(3010) 및 반도체 기판(3010) 상에 차례로 적층되는 제1 구조물(3100) 및 제2 구조물(3200)을 포함할 수 있다. 제1 구조물(3100)은 주변 배선들(3110)을 포함하는 주변 회로 영역을 포함할 수 있다. 제2 구조물(3200)은 공통 소스 라인(3205), 공통 소스 라인(3205) 상의 게이트 적층 구조체(3210), 게이트 적층 구조체(3210)를 관통하는 수직 채널 구조체들(3220) 및 분리 구조체들(3230), 수직 채널 구조체들(3220)과 전기적으로 연결되는 비트 라인들(3240), 게이트 적층 구조체(3210)의 워드 라인들(도 1의 WL)과 전기적으로 연결되는 게이트 연결 배선들(3235) 및 도전 라인들(3250)을 포함할 수 있다. 게이트 연결 배선들(3235) 각각은 워드 라인들(WL) 중 어느 하나와 전기적으로 연결될 수 있다. 게이트 연결 배선들(3235) 중 적어도 어느 하나는 공통 소스 라인(3205)과 전기적으로 연결될 수 있다.
반도체 칩들(2200) 각각은, 제1 구조물(3100)의 주변 배선들(3110)과 전기적으로 연결되며 제2 구조물(3200) 내로 연장되는 관통 배선(3245)을 포함할 수 있다. 관통 배선(3245)은 게이트 적층 구조체(3210)를 관통할 수 있으며, 게이트 적층 구조체(3210)의 외측에 더 배치될 수도 있다. 반도체 칩들(2200) 각각은, 제1 구조물(3100)의 주변 배선들(3110)과 전기적으로 연결되며 제2 구조물(3200) 내로 연장되는 입출력 연결 배선(3265) 및 입출력 연결 배선(3265)과 전기적으로 연결되는 입출력 패드(2210)를 더 포함할 수 있다.
도 5a 및 도 5b는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 설명하기 위한 평면도들이다. 도 6a 및 도 6b는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 일부를 설명하기 위한 단면도들로, 도 5a 또는 도 5b를 Ⅰ-Ⅰ' 선 및 Ⅱ-Ⅱ' 선으로 자른 단면들에 각각 대응된다.
도 5a, 도 5b, 도 6a 및 도 6b를 참조하면, 제1 영역(R1) 및 제2 영역(R2)을 포함하는 제1 기판(10)이 제공될 수 있다. 제1 기판(10)은 제1 영역(R1)으로부터 제2 영역(R2)으로 향하는 제1 방향(D1) 및 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다. 제1 기판(10)의 상면은 제1 방향(D1) 및 제2 방향(D2)과 교차하는 제3 방향(D3)과 직교할 수 있다. 예를 들어, 제1 방향(D1), 제2 방향(D2) 및 제3 방향(D3)은 서로 직교하는 방향들일 수 있다.
제2 영역(R2)은 제1 영역(R1)으로부터 제1 방향(D1)으로 연장될 수 있다. 제1 영역(R1)은 도 3 및 도 4를 참조하여 설명한 수직 채널 구조체들(3220), 분리 구조체들(3230) 및 수직 채널 구조체들(3220)과 전기적으로 연결되는 비트 라인들(3240)이 제공되는 영역일 수 있다. 제2 영역(R2)은 후술하는 패드부들(WLp)을 포함하는 계단 구조가 제공되는 영역일 수 있다. 제3 영역(R3)은 도 3 및 도 4를 참조하여 설명한 관통 배선(3245) 또는 입출력 연결 배선(3265)이 제공되는 영역일 수 있다.
제1 기판(10)은, 예를 들어, 실리콘 기판, 실리콘-저마늄 기판, 저마늄 기판 또는 단결정(monocrystalline) 실리콘 기판에 성장된 단결정 에피택시얼층(epitaxial layer)일 수 있다. 소자 분리막(11)이 제1 기판(10) 내에 제공될 수 있다. 소자 분리막(11)은 제1 기판(10)의 활성 영역을 정의할 수 있다. 소자 분리막(11)은, 예를 들어, 실리콘 산화물을 포함할 수 있다.
주변 회로 구조체(PS)가 제1 기판(10) 상에 제공될 수 있다. 주변 회로 구조체(PS)는 제1 기판(10)의 상기 활성 영역 상의 주변 회로 트랜지스터들(PTR), 주변 회로 컨택 플러그들(31), 주변 회로 컨택 플러그들(31)을 통해 주변 회로 트랜지스터들(PTR)과 전기적으로 연결되는 주변 회로 배선들(33) 및 이들을 둘러싸는 제1 절연막(30)을 포함할 수 있다. 주변 회로 구조체(PS)는 도 1의 제1 영역(1100F)에 대응될 수 있고, 주변 회로 배선들(33)은 도 3 및 도 4의 주변 배선들(3110)에 해당할 수 있다.
주변 회로 트랜지스터들(PTR), 주변 회로 컨택 플러그들(31) 및 주변 회로 배선들(33)은 주변 회로를 구성할 수 있다. 예를 들어, 주변 회로 트랜지스터들(PTR)은 도 1의 디코더 회로(1110), 페이지 버퍼(1120) 및 로직 회로(1130) 등을 구성할 수 있다. 보다 구체적으로, 주변 회로 트랜지스터들(PTR) 각각은 주변 게이트 절연막(21), 주변 게이트 전극(23), 주변 캡핑 패턴(25), 주변 게이트 스페이서(27) 및 주변 소스/드레인 영역들(29)을 포함할 수 있다.
주변 게이트 절연막(21)은 주변 게이트 전극(23)과 제1 기판(10) 사이에 제공될 수 있다. 주변 캡핑 패턴(25)은 주변 게이트 전극(23) 상에 제공될 수 있다. 주변 게이트 스페이서(27)는 주변 게이트 절연막(21), 주변 게이트 전극(23) 및 주변 캡핑 패턴(25)의 측벽들을 덮을 수 있다. 주변 소스/드레인 영역들(29)은 주변 게이트 전극(23) 양측에 인접하는 제1 기판(10) 내부에 제공될 수 있다.
주변 회로 배선들(33)이 주변 회로 컨택 플러그들(31)을 통해 주변 회로 트랜지스터들(PTR)과 전기적으로 연결될 수 있다. 주변 회로 트랜지스터들(PTR) 각각은, 예를 들어, NMOS 트랜지스터, PMOS 트랜지스터 또는 게이트-올-어라운드(gate-all-around) 형 트랜지스터일 수 있다. 예를 들어, 주변 회로 컨택 플러그들(31)은 제1 기판(10)으로부터 멀어질수록 폭이 증가할 수 있다. 주변 회로 컨택 플러그들(31) 및 주변 회로 배선들(33)은 금속 등의 도전 물질을 포함할 수 있다.
제1 절연막(30)이 제1 기판(10) 상면 상에 제공될 수 있다. 제1 절연막(30)은 제1 기판(10) 상에서 주변 회로 트랜지스터들(PTR), 주변 회로 컨택 플러그들(31) 및 주변 회로 배선들(33)을 덮을 수 있다. 제1 절연막(30)은 다층 구조를 갖는 복수의 절연막들을 포함할 수 있다. 예를 들어, 제1 절연막(30)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및/또는 저유전 물질을 포함할 수 있다.
주변 회로 구조체(PS) 상에 제2 기판(100), 적층 구조체(ST), 하부 분리 구조체(GSLC), 제1 및 제2 상부 분리 구조체들(SSLC1, SSLC2), 워드 라인 분리 구조체들(WLC), 제1 내지 제4 수직 채널 구조체들(VS1, VS2, VS3, VS4), 및 컨택 플러그들(CP)을 포함하는 셀 어레이 구조체(CS)가 제공될 수 있다. 이하에서, 셀 어레이 구조체(CS)의 구조에 대하여 상세히 설명한다.
제1 영역(R1) 및 제2 영역(R2) 상의 제1 절연막(30) 상에 제2 기판(100)이 제공될 수 있다. 제2 기판(100)은 제1 방향(D1) 및 제2 방향(D2)으로 연장될 수 있다. 제2 기판(100)은 반도체 물질을 포함하는 반도체 기판일 수 있다. 제2 기판(100)은, 예를 들어, 실리콘(Si), 저마늄(Ge), 실리콘 저마늄(SiGe), 갈륨비소(GaAs), 인듐갈륨비소(InGaAs), 알루미늄갈륨비소(AlGaAs), 또는 이들의 혼합물 중 적어도 하나를 포함할 수 있다.
제2 기판(100) 상에 적층 구조체(ST)가 제공될 수 있다. 적층 구조체(ST)는 제1 영역(R1)으로부터 제2 영역(R2)을 향해 제1 방향(D1)으로 연장될 수 있다. 적층 구조체(ST)는 도 3 및 도 4의 적층 구조체들(3210)에 해당할 수 있다.
적층 구조체(ST)는 복수로 제공될 수 있고, 복수의 적층 구조체들(ST)은 제2 방향(D2)을 따라 배열될 수 있다. 평면적 관점에서, 복수의 적층 구조체들(ST) 사이를 제1 방향(D1)으로 가로지르는 워드 라인 분리 트렌치들(WTR) 내에 워드 라인 분리 구조체들(WLC)이 제공될 수 있다. 워드 라인 분리 구조체들(WLC)은 제1 영역(R1)으로부터 제2 영역(R2)으로 연장될 수 있다. 워드 라인 분리 구조체들(WLC)은 복수의 적층 구조체들(ST) 중 어느 하나의 양 측벽들 상에 제공될 수 있다. 복수의 적층 구조체들(ST)은 워드 라인 분리 구조체들(WLC) 중 어느 하나를 사이에 두고 서로 제2 방향(D2)으로 이격될 수 있다. 워드 라인 분리 구조체들(WLC) 각각의 제3 방향(D3)으로의 길이는 후술하는 제1 및 제2 상부 분리 구조체들(SSLC1, SSLC2) 각각의 제3 방향(D3)으로의 길이보다 클 수 있다. 워드 라인 분리 구조체들(WLC)은, 예를 들어, 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다. 이하에서, 설명의 편의를 위하여 단수의 적층 구조체(ST)에 대하여 설명하나, 이하의 설명은 각각 다른 적층 구조체들(ST)에 대해서도 실질적으로 동일하게 적용될 수 있다.
적층 구조체(ST)는 제2 기판(100) 상에 적층된 층간 절연막들(ILDa, ILDb, ILDc), 및 층간 절연막들(ILDa, ILDb, ILDc) 사이의 접지 선택 라인들(GSL), 워드 라인들(WLa, WLb) 및 스트링 선택 라인들(SSL)을 포함할 수 있다. 워드 라인들(WLa, WLb)은 도 1의 워드 라인들(WL)에 해당할 수 있고, 접지 선택 라인들(GSL)은 도 1의 제1 라인들(LL1, LL2)에 해당할 수 있으며, 스트링 선택 라인들(SSL)은 도 1의 제2 라인들(UL1, UL2)에 해당할 수 있다.
적층 구조체(ST)는, 보다 구체적으로, 제2 기판(100) 상의 제1 적층 구조체(STa), 제1 적층 구조체(STa) 상의 제2 적층 구조체(STb), 및 제2 적층 구조체(STb) 상의 제3 적층 구조체(STc)를 포함할 수 있다. 제1 적층 구조체(STa)는 제2 기판(100) 상에 교대로 그리고 반복적으로(alternately and repeatedly) 적층된 제1 층간 절연막들(ILDa) 및 제1 워드 라인들(WLa)(또는 접지 선택 라인들(GSL))을 포함할 수 있다. 제2 적층 구조체(STb)는 제1 적층 구조체(STa) 상에 교대로 그리고 반복적으로 적층된 제2 층간 절연막들(ILDb) 및 제2 워드 라인들(WLb)을 포함할 수 있다. 제3 적층 구조체(STc)는 제2 적층 구조체(STb) 상에 교대로 그리고 반복적으로 적층된 제3 층간 절연막들(ILDc) 및 스트링 선택 라인들(SSL)을 포함할 수 있다.
제1 및 제2 워드 라인들(WLa, WLb)은 제2 기판(100)으로부터 멀어질수록(즉, 제3 방향(D3)으로 갈수록) 제1 방향(D1)으로의 길이가 감소할 수 있다. 다시 말하면, 제1 및 제2 워드 라인들(WLa, WLb) 각각의 제1 방향(D1)으로의 길이는 해당 라인의 바로 위에 위치하는 라인의 제1 방향(D1)으로의 길이보다 클 수 있다. 제1 적층 구조체(STa)의 제1 워드 라인들(WLa) 중 최하부의 것은 제1 및 제2 워드 라인들(WLa, WLb) 중에서 제1 방향(D1)으로의 길이가 가장 클 수 있고, 제2 적층 구조체(STb)의 제2 워드 라인들(WLb) 중 최상부의 것은 제1 및 제2 워드 라인들(WLa, WLb) 중에서 제1 방향(D1)으로의 길이가 가장 작을 수 있다. 제2 적층 구조체(STb)의 제2 워드 라인들(WLb) 중 최상부의 것의 제1 방향(D1)으로의 길이는 스트링 선택 라인들(SSL)의 제1 방향(D1)으로의 길이보다 클 수 있다.
도 5a 및 도 6a를 참조하면, 제1 및 제2 워드 라인들(WLa, WLb)은 제2 영역(R2) 상에서 패드부들(WLp)을 가질 수 있다. 제1 및 제2 워드 라인들(WLa, WLb)의 패드부들(WLp)은 수평적으로 그리고 수직적으로 서로 다른 위치에 배치될 수 있다. 패드부들(WLp)은 제1 방향(D1)을 따라 계단 구조를 이룰 수 있다.
계단 구조에 의해, 제1 및 제2 적층 구조체들(STa, STb) 각각은 제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3)로부터 멀어질수록 두께가 감소할 수 있고, 제1 및 제2 워드 라인들(WLa, WLb)의 측벽들은, 평면적 관점에서, 제1 방향(D1)을 따라 일정 간격으로 이격될 수 있다.
접지 선택 라인들(GSL), 제1 및 제2 워드 라인들(WLa, WLb) 및 스트링 선택 라인들(SSL)은, 예를 들어, 도핑된 반도체(ex, 도핑된 실리콘 등), 금속(ex, 텅스텐, 구리, 알루미늄 등), 도전성 금속질화물(ex, 질화티타늄, 질화탄탈늄 등) 또는 전이금속(ex, 티타늄, 탄탈늄 등) 등에서 선택된 적어도 하나를 포함할 수 있다.
제1 내지 제3 층간 절연막들(ILDa, ILDb, ILDc)은 접지 선택 라인들(GSL), 제1 및 제2 워드 라인들(WLa, WLb) 및 스트링 선택 라인들(SSL)의 사이에 제공될 수 있다. 제1 및 제2 층간 절연막들(ILDa, ILDb)은, 제1 및 제2 워드 라인들(WLa, WLb)과 마찬가지로, 제2 기판(100)으로부터 멀어질수록 제1 방향(D1)으로의 길이가 감소할 수 있다.
제2 층간 절연막들(ILDb) 중 최하부의 것은 제1 층간 절연막들(ILDa) 중 최상부의 것과 접촉할 수 있다. 예를 들어, 제1 및 제2 층간 절연막들(ILDa, ILDb) 각각의 두께는 접지 선택 라인들(GSL), 제1 및 제2 워드 라인들(WLa, WLb) 및 스트링 선택 라인들(SSL) 각각의 두께보다 작을 수 있다. 본 명세서에서, 두께는 제3 방향(D3)으로의 두께를 의미한다. 예를 들어, 제1 층간 절연막들(ILDa) 중 최하부의 것의 두께는 다른 층간 절연막들(ILDa, ILDb, ILDc) 각각의 두께보다 작을 수 있다. 예를 들어, 제3 층간 절연막들(ILDc) 중 최상부의 것의 것의 두께는 다른 층간 절연막들(ILDa, ILDb, ILDc) 각각의 두께보다 클 수 있다. 다만, 이는 예시적인 것일 뿐 제1 내지 제3 층간 절연막들(ILDa, ILDb, ILDc)의 두께는 반도체 장치의 특성에 따라 달라질 수 있다.
제1 내지 제3 층간 절연막들(ILDa, ILDb, ILDc)은, 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및/또는 저유전 물질을 포함할 수 있다. 예를 들어, 제1 내지 제3 층간 절연막들(ILDa, ILDb, ILDc)은 고밀도 플라즈마 산화물(HDP oxide) 또는 TEOS(TetraEthylOrthoSilicate)를 포함할 수 있다.
도 5b 및 도 6b를 참조하면, 제1 영역(R1) 상에서 제1 적층 구조체(STa)의 하부를 제1 방향(D1)으로 가로지르는 하부 분리 트렌치(GTR) 내에 하부 분리 구조체(GSLC)가 제공될 수 있다. 하부 분리 구조체(GSLC)는 후술하는 제1 상부 분리 구조체(SSLC1) 및 제2 수직 채널 구조체들(VS2)과 제3 방향(D3)으로 중첩될 수 있다. 하부 분리 구조체(GSLC)는 워드 라인 분리 구조체들(WLC)과 제2 방향(D2)으로 이격될 수 있다. 하부 분리 구조체(GSLC)는, 도 5b에 따른 평면적 관점에서, 적층 구조체(ST)의 중앙부를 가로지를 수 있다. 하부 분리 구조체(GSLC)는 접지 선택 라인들(GSL)과 제2 방향(D2)으로 중첩될 수 있고, 접지 선택 라인들(GSL)을 제2 방향(D2)으로 분리시킬 수 있다. 하부 분리 구조체(GSLC)의 상면은 접지 선택 라인들(GSL) 중 최상부의 것의 상면과 제1 워드 라인들(WLa) 중 최하부의 것의 하면 사이에 위치할 수 있다. 하부 분리 구조체(GSLC)는, 도 6b에 따른 단면적 관점에서, 접지 선택 라인들(GSL) 및 제1 층간 절연막들(ILDa) 중 일부를 관통할 수 있다. 하부 분리 구조체(GSLC)는, 예를 들어, 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다.
도 5a 및 도 6b를 참조하면, 제1 영역(R1) 상에서 제3 적층 구조체(STc)를 제1 방향(D1)으로 가로지르는 제1 및 제2 상부 분리 트렌치들(STR1, STR2) 내에 제1 및 제2 상부 분리 구조체들(SSLC1, SSLC2)이 제공될 수 있다.
제1 상부 분리 트렌치(STR1) 내의 제1 상부 분리 구조체(SSLC1)는 하부 분리 구조체(GSLC) 및 제2 수직 채널 구조체들(VS2)과 제3 방향(D3)으로 중첩될 수 있다. 제1 상부 분리 구조체(SSLC1)는 워드 라인 분리 구조체들(WLC)과 제2 방향(D2)으로 이격될 수 있다. 제1 상부 분리 구조체(SSLC1)는, 도 5a에 따른 평면적 관점에서, 적층 구조체(ST)의 중앙부를 가로지를 수 있다. 제1 상부 분리 구조체(SSLC1)는 스트링 선택 라인들(SSL)과 제2 방향(D2)으로 중첩될 수 있고, 스트링 선택 라인들(SSL)을 제2 방향(D2)으로 분리시킬 수 있다. 제1 상부 분리 구조체(SSLC1)의 하면은 스트링 선택 라인들(SSL) 중 최하부의 것의 하면과 제2 워드 라인들(WLb) 중 최상부의 것의 상면 사이에 위치할 수 있다.
제2 상부 분리 트렌치들(STR2) 내의 제2 상부 분리 구조체들(SSLC2)은 워드 라인 분리 구조체들(WLC)과 제1 상부 분리 구조체(SSLC1) 사이에 제공될 수 있다. 예를 들어, 워드 라인 분리 구조체들(WLC) 각각과 제1 상부 분리 구조체(SSLC1) 사이에 제2 상부 분리 구조체들(SSLC2) 중 하나가 제공될 수 있다. 제2 상부 분리 구조체들(SSLC2)은 제3 수직 채널 구조체들(VS3)과 인접할 수 있다. 실시예들에 따르면, 제2 상부 분리 구조체들(SSLC2)은 제3 수직 채널 구조체들(VS3)과 이격될 수 있다. 보다 구체적으로, 제2 상부 분리 구조체들(SSLC2)은 제3 수직 채널 구조체들(VS3) 각각의 제3 부분(VSc)과 제2 방향(D2)으로 이격될 수 있다.
제2 상부 분리 구조체들(SSLC2)은 워드 라인 분리 구조체들(WLC) 및 제1 상부 분리 구조체(SSLC1)와 제2 방향(D2)으로 이격될 수 있다. 제2 상부 분리 구조체들(SSLC2)은 스트링 선택 라인들(SSL)과 제2 방향(D2)으로 중첩될 수 있고, 스트링 선택 라인들(SSL)을 제2 방향(D2)으로 분리시킬 수 있다. 제2 상부 분리 구조체들(SSLC2) 각각의 하면은 스트링 선택 라인들(SSL) 중 최하부의 것의 하면과 제2 워드 라인들(WLb) 중 최상부의 것의 상면 사이에 위치할 수 있다.
제1 상부 분리 구조체(SSLC1)의 측벽(SW1)은 제1 방향(D1)과 나란한 라인 형상을 가질 수 있다. 제1 상부 분리 구조체(SSLC1)의 제2 방향(D2)으로의 폭은 제1 방향(D1)으로 가면서도 일정할 수 있다. 한편, 제2 상부 분리 구조체들(SSLC2) 각각의 측벽(SW2)은, 도 5a에 따른 평면적 관점에서, 올록볼록한(embossed) 라인 형상(또는 지그재그 라인 형상)을 가질 수 있다.
제1 및 제2 상부 분리 구조체들(SSLC1, SSLC2) 각각은, 도 6b에 따른 단면적 관점에서, 스트링 선택 라인들(SSL) 및 제3 층간 절연막들(ILDc)을 관통할 수 있다. 제1 및 제2 상부 분리 구조체들(SSLC1, SSLC2) 각각의 제2 방향(D2)으로의 폭은, 예를 들어, 약 20 nm 내지 약 70 nm일 수 있다. 제1 및 제2 상부 분리 구조체들(SSLC1, SSLC2)은, 예를 들어, 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다.
소스 구조체(SC)가 제2 기판(100)과 적층 구조체(ST) 사이에 제공될 수 있다. 제2 기판(100) 및 소스 구조체(SC)는 도 1의 공통 소스 라인(CSL) 및 도 3 및 도 4의 공통 소스 라인(3205)에 해당할 수 있다.
소스 구조체(SC)는 적층 구조체(ST)의 접지 선택 라인들(GSL), 제1 및 제2 워드 라인들(WLa, WLb) 및 스트링 선택 라인들(SSL)과 나란하게 제1 방향(D1) 및 제2 방향(D2)으로 연장될 수 있다. 소스 구조체(SC)는 차례로 적층된 제1 소스 도전 패턴(SCP1) 및 제2 소스 도전 패턴(SCP2)을 포함할 수 있다. 제2 소스 도전 패턴(SCP2)은 제1 소스 도전 패턴(SCP1)과 제1 층간 절연막들(ILDa) 중 최하부의 것 사이에 제공될 수 있다. 제1 소스 도전 패턴(SCP1)의 두께는 제2 소스 도전 패턴(SCP2)의 두께보다 클 수 있다. 제1 및 제2 소스 도전 패턴들(SCP1, SCP2) 각각은 불순물이 도핑된 반도체 물질을 포함할 수 있다. 예를 들어, 제1 소스 도전 패턴(SCP1)의 불순물 농도는 제2 소스 도전 패턴(SCP2)의 불순물 농도보다 클 수 있다.
제1 영역(R1) 상에서 적층 구조체(ST) 및 소스 구조체(SC)를 관통하여 제2 기판(100)과 접촉하는 제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3)이 제공될 수 있다. 제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3) 각각은 제2 기판(100)의 적어도 일부를 관통할 수 있고, 제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3) 각각의 하면은 제2 기판(100)의 상면 및 소스 구조체(SC)의 하면보다 낮은 레벨에 위치할 수 있다.
제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3)은, 평면적 관점에서, 제1 방향(D1) 또는 제2 방향(D2)을 따라 지그재그(zigzag) 형태로 배열될 수 있다. 제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3)은 제2 영역(R2) 상에는 제공되지 않을 수 있다. 제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3)은 도 2 내지 도 4의 수직 채널 구조체들(3220)에 해당할 수 있다. 제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3)은 도 1의 제1 트랜지스터들(LT1, LT2), 메모리 셀 트랜지스터들(MCT) 및 제2 트랜지스터들(UT1, UT2)의 채널들에 해당할 수 있다.
제1 수직 채널 구조체들(VS1) 및 제3 수직 채널 구조체들(VS3)은 제1 상부 분리 구조체(SSLC1)와 제2 상부 분리 구조체들(SSLC2) 사이에 제공될 수 있다. 제3 수직 채널 구조체들(VS3)은 제2 상부 분리 구조체들(SSLC2) 각각의 측벽(SW2)에 인접할 수 있다. 제2 수직 채널 구조체들(VS2)은 하부 분리 구조체(GSLC) 및 제1 상부 분리 구조체(SSLC1)와 제2 방향(D2)으로 중첩될 수 있다. 제2 수직 채널 구조체들(VS2)은 셀 동작하지 않는 더미 채널 구조체들일 수 있다.
하나의 적층 구조체(ST)를 관통하는 제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3)은, 예를 들어, 워드 라인 분리 구조체들(WLC) 사이에서 17개의 열들로 배열될 수 있다. 다만, 이는 예시적인 것일 뿐 본 발명은 이에 제한되지 않으며, 하나의 적층 구조체(ST)를 관통하는 제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3)은 워드 라인 분리 구조체들(WLC) 사이에서 (4n+1)개의 열, 보다 구체적으로 (8n+1)개의 열(n은 자연수)로 배열될 수 있다. 본 명세서에서, 열(column)은 제1 방향(D1)을 따라 나열되는 수직 채널 구조체들의 배열을 의미한다.
제1 수직 채널 구조체들(VS1)은 제1 상부 분리 구조체(SSLC1)와 제2 상부 분리 구조체들(SSLC2) 각각의 사이에서 3개의 열들로 배열될 수 있다. 또한, 제1 수직 채널 구조체들(VS1)은 제2 상부 분리 구조체들(SSLC2) 각각과 이에 인접하는 워드 라인 분리 구조체(WLC) 사이에서 3개의 열들로 배열될 수 있다. 제2 수직 채널 구조체들(VS2)은 하부 분리 구조체(GSLC)와 제1 상부 분리 구조체(SSLC1) 사이에서 1개의 열로 배열될 수 있다. 제3 수직 채널 구조체들(VS3)은 제2 상부 분리 구조체들(SSLC2) 각각을 사이에 두고 2개의 열들로 배열될 수 있다. 제1 상부 분리 구조체(SSLC1)와 워드 라인 분리 구조체들(WLC) 중 어느 하나 사이에 배열되는 제1 및 제3 수직 채널 구조체들(VS1, VS2)의 열들의 개수는 제1 상부 분리 구조체(SSLC1)와 워드 라인 분리 구조체들(WLC) 중 다른 하나 사이에 베열되는 제1 및 제3 수직 채널 구조체들(VS1, VS3)의 열들의 개수와 같을 수 있다.
제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3)은 적층 구조체(ST)를 관통하는 수직 채널 홀들(CH) 내에 제공될 수 있다. 제1 및 제3 수직 채널 구조체들(VS1, VS3) 각각은 제1 적층 구조체(STa)를 관통하는 제1 수직 채널 홀들(CHa) 각각의 내부에 제공되는 제1 부분(VSa), 제2 적층 구조체(STb)를 관통하는 제2 수직 채널 홀들(CHb) 각각의 내부에 제공되는 제2 부분(VSb), 및 제3 적층 구조체(STc)를 관통하는 제3 수직 채널 홀들(CHc) 각각의 내부에 제공되는 제3 부분(VSc)을 포함할 수 있다. 제1 수직 채널 홀들(CHa) 각각은 각각의 제2 수직 채널 홀들(CHb) 및 각각의 제3 수직 채널 홀들(CHc)과 제3 방향(D3)으로 서로 연결될 수 있다. 즉, 제1 및 제3 수직 채널 구조체들(VS1, VS3) 각각의 제1 내지 제3 부분들(VSa, VSb, VSc)은 제3 방향(D3)으로 서로 연결될 수 있다.
제1 및 제3 수직 채널 구조체들(VS1, VS3) 각각의 제1 내지 제3 부분들(VSa, VSb, VSc) 각각은 제3 방향(D3)으로 갈수록 폭이 증가할 수 있다. 제1 부분(VSa)의 최상부 폭은 제2 부분(VSb)의 최하부 폭보다 클 수 있고, 제2 부분(VSb)의 최상부 폭(Rb)은 제3 부분(VSc)의 최하부 폭보다 클 수 있다. 다시 말하면, 제1 및 제3 수직 채널 구조체들(VS1, VS3) 각각의 측벽은 제1 부분(VSa)과 제2 부분(VSb)의 경계면 및 제2 부분(VSb)과 제3 부분(VSc)의 경계면에서 단차를 가질 수 있다. 다만, 이는 예시적인 것일 뿐 본 발명은 이에 제한되지 않으며, 제1 및 제3 수직 채널 구조체들(VS1, VS3) 각각의 측벽은 서로 다른 레벨들에서 3개 이상의 단차들을 가질 수도 있고, 단차 없이 평탄할 수도 있다.
제1 및 제3 수직 채널 구조체들(VS1, VS3) 각각에서, 제2 부분(VSb)의 최상부 폭(Rb)은 제3 부분(VSc)의 최상부 폭(Rc)보다 클 수 있다. 도 5a에 따른 평면적 관점에서, 제1 및 제3 수직 채널 구조체들(VS1, VS3) 각각의 제3 부분(VSc)의 컨투어(contour)는 제1 및 제3 수직 채널 구조체들(VS1, VS3) 각각의 제2 부분(VSb)의 컨투어의 내부에 위치할 수 있다. 제1 및 제3 수직 채널 구조체들(VS1, VS3) 각각의 제2 부분(VSb)의 최상부 폭(Rb)은, 예를 들어, 약 100 nm 내지 약 140 nm일 수 있다. 제1 및 제3 수직 채널 구조체들(VS1, VS3) 각각의 제3 부분(VSc)의 최상부 폭(Rc)은, 예를 들어, 약 50 nm 내지 약 90 nm일 수 있다.
제3 수직 채널 구조체들(VS3) 각각에서, 제3 부분(VSc)의 중심축(즉, 제3 수직 채널 홀들(CHc) 각각의 중심축)은 제2 부분(VSb)의 중심축(즉, 제2 수직 채널 홀들(CHb) 각각의 중심축)과 어긋날 수 있다. 제3 수직 채널 구조체들(VS3) 각각의 제3 부분(VSc)의 중심축과 제3 수직 채널 구조체들(VS3) 각각의 제2 부분(VSb)의 중심축 사이의 이격 거리(DL)는, 예를 들어, 약 20 nm 내지 약 30 nm일 수 있다.
제2 수직 채널 구조체들(VS2) 각각은 제1 적층 구조체(STa)를 관통하는 제1 수직 채널 홀들(CHa) 각각의 내부에 제공되는 제1 부분(VSa), 및 제2 적층 구조체(STb)를 관통하는 제2 수직 채널 홀들(CHb) 각각의 내부에 제공되는 제2 부분(VSb)을 포함할 수 있다. 제1 수직 채널 홀들(CHa) 각각은 각각의 제2 수직 채널 홀들(CHb)과 제3 방향(D3)으로 서로 연결될 수 있다. 즉, 제2 수직 채널 구조체들(VS2) 각각의 제1 및 제2 부분들(VSa, VSb)은 제3 방향(D3)으로 서로 연결될 수 있다. 제2 수직 채널 구조체들(VS2) 각각의 상면은 제1 및 제3 수직 채널 구조체들(VS1, VS3) 각각의 상면보다 낮은 레벨에 위치할 수 있다. 제2 수직 채널 구조체들(VS2) 각각은 하부 분리 구조체(GSLC)와 제1 상부 분리 구조체(SSLC1) 사이에서 제3 방향(D3)으로 연장될 수 있다.
제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3) 각각은 적층 구조체(ST)에 인접하는(즉, 수직 채널 홀들(CH) 각각의 내측벽을 덮는) 데이터 저장 패턴(DSP), 데이터 저장 패턴(DSP)의 내측벽을 컨포멀하게 덮는 수직 반도체 패턴(VSP), 수직 반도체 패턴(VSP)으로 둘러싸인 내부 공간을 채우는 매립 절연 패턴(VI) 및 매립 절연 패턴(VI)과 데이터 저장 패턴(DSP)으로 둘러싸인 공간에 제공되는 도전 패드(PAD)를 포함할 수 있다. 제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3) 각각의 상면은, 예를 들어, 원형, 타원형 또는 바(bar) 형태일 수 있다.
수직 반도체 패턴(VSP)은 데이터 저장 패턴(DSP)과 매립 절연 패턴(VI) 사이에 제공될 수 있다. 수직 반도체 패턴(VSP)은 하단이 닫힌 파이프 형상 또는 마카로니 형상을 가질 수 있다. 수직 반도체 패턴(VSP)은, 예를 들어, 소스 구조체(SC)의 일부와 접촉할 수 있다. 수직 반도체 패턴(VSP)은, 일 예로, 폴리 실리콘을 포함할 수 있다.
데이터 저장 패턴(DSP)은 하단이 오픈된(opened) 파이프 형상 또는 마카로니 형상을 가질 수 있다. 데이터 저장 패턴(DSP)은 차례로 적층된 복수의 절연막들을 포함할 수 있다. 매립 절연 패턴(VI)은, 예를 들어, 실리콘 산화물을 포함할 수 있다. 도전 패드(PAD)는, 예를 들어, 불순물이 도핑된 반도체 물질 또는 도전 물질을 포함할 수 있다.
제2 영역(R2) 상에서 후술하는 제2 절연막(110), 적층 구조체(ST) 및 소스 구조체(SC)를 관통하는 복수의 제4 수직 채널 구조체들(VS4)이 제공될 수 있다. 보다 구체적으로, 제4 수직 채널 구조체들(VS4)은 제1 및 제2 워드 라인들(WLa, WLb)의 패드부들(WLp)을 관통할 수 있다. 제4 수직 채널 구조체들(VS4)은 후술하는 컨택 플러그들(CP) 주변에 제공될 수 있다. 제4 수직 채널 구조체들(VS4)은 제1 영역(R1) 상에 제공되지 않을 수 있다. 제4 수직 채널 구조체들(VS4)은 셀 동작하지 않는 더미 채널 구조체들일 수 있다.
제4 수직 채널 구조체들(VS4)은 제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3)과 동시에 형성될 수 있다. 제4 수직 채널 구조체들(VS4)은 제1 및 제3 수직 채널 구조체들(VS1, VS3)과 실질적으로 동일한 구조를 가질 수 있다. 다만, 실시예들에 따라 제4 수직 채널 구조체들(VS4)은 제공되지 않을 수 있다.
제2 영역(R2) 상에, 적층 구조체(ST)의 계단 구조를 덮는 제2 절연막(110)이 제공될 수 있다. 제2 절연막(110)은 실질적으로 평탄한 상면을 가질 수 있다. 제2 절연막(110)의 상면은 적층 구조체(ST)의 최상면(즉, 제3 층간 절연막들(ILDc) 중 최상부의 것의 상면)과 실질적으로 공면을 이룰 수 있다.
적층 구조체(ST) 및 제2 절연막(110) 상에 제3 절연막(130)이 제공될 수 있다. 제2 및 제3 절연막들(110, 130) 각각은, 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및/또는 저유전 물질과 같은 절연 물질을 포함할 수 있다.
제1 영역(R1) 상에서, 제3 절연막(130)을 관통하는 비트 라인 컨택 플러그들(BP)이 제공될 수 있다. 비트 라인 컨택 플러그들(BP) 각각은 제1 및 제3 수직 채널 구조체들(VS1, VS3) 각각의 도전 패드(PAD)와 전기적으로 연결될 수 있다.
제2 영역(R2) 상에서, 제2 및 제3 절연막들(110, 130)을 관통하는 컨택 플러그들(CP)이 제공될 수 있다. 컨택 플러그들(CP) 각각은 적층 구조체들(ST)의 제1 및 제2 층간 절연막들(ILDa, ILDb) 중 어느 하나를 더 관통할 수 있고, 제1 및 제2 워드 라인들(WLa, WLb) 중 어느 하나와 접촉하며 전기적으로 연결될 수 있다. 컨택 플러그들(CP)은 제1 및 제2 워드 라인들(WLa, WLb)의 패드부들(WLp) 상에 제공될 수 있다. 컨택 플러그들(CP)은 제4 수직 채널 구조체들(VS4)과 서로 이격될 수 있다. 컨택 플러그들(CP) 각각은 제1 영역(R1)으로부터 멀어질수록 제3 방향(D3)으로의 높이가 증가할 수 있다. 컨택 플러그들(CP)은 도 4의 게이트 연결 배선들(3235)에 해당할 수 있다.
비트 라인 컨택 플러그들(BP) 및 컨택 플러그들(CP) 각각은 제3 방향(D3)으로 갈수록 폭이 증가할 수 있다. 비트 라인 컨택 플러그들(BP) 및 컨택 플러그들(CP)은 금속 등의 도전 물질을 포함할 수 있다.
제3 절연막(130) 상에 비트 라인 컨택 플러그들(BP)과 전기적으로 연결되는 비트 라인들(BL) 및 컨택 플러그들(CP)과 전기적으로 연결되는 도전 라인들(CL)이 제공될 수 있다. 제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3) 각각은 2개의 비트 라인들(BL)과 제3 방향(D3)으로 중첩될 수 있고, 그들 중 하나와 전기적으로 연결될 수 있다. 비트 라인들(BL) 및 도전 라인들(CL)은 금속 등의 도전 물질을 포함할 수 있다. 비트 라인들(BL)은 도 1의 비트 라인(BL) 및 도 3 및 도 4의 비트 라인들(3240)에 해당할 수 있고, 도전 라인들(CL)은 도 4의 도전 라인들(3250)에 해당할 수 있다.
실시예들에 따르면, 컨택 플러그들(CP) 중 어느 하나는 적층 구조체(ST)의 외곽에서(즉, 적층 구조체(ST) 및 제2 기판(100)과 제1 방향(D1)으로 이격된 영역 상에서) 제2 절연막(110)을 관통하여 주변 회로 트랜지스터들(PTR) 중 어느 하나와 전기적으로 연결될 수 있다. 이때, 주변 회로 트랜지스터(PTR)와 연결되는 컨택 플러그(CP) 상의 도전 라인(CL)은 도 1의 입출력 패드(1101), 도 2 및 도 3의 입출력 패드들(2210)에 해당하는 것과 전기적으로 연결될 수 있다.
제3 절연막(130) 상에서 비트 라인들(BL), 도전 라인들(CL)을 덮는 추가 절연막 및 추가 절연막 내부의 추가 배선들이 제공될 수 있다.
도 7은 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 일부를 설명하기 위한 확대 단면도로, 도 6a의 A 부분에 대응된다.
도 6a 및 도 7을 참조하면, 제1 및 제2 소스 도전 패턴들(SCP1, SCP2)을 포함하는 소스 구조체(SC) 및 데이터 저장 패턴(DSP), 수직 반도체 패턴(VSP), 매립 절연 패턴(VI), 및 하부 데이터 저장 패턴(DSPr)을 포함하는 제1 수직 채널 구조체들(VS1) 중 하나의 제1 부분(VSa)이 도시된다. 이하에서, 설명의 편의를 위하여 단수의 적층 구조체(ST) 및 단수의 제1 수직 채널 구조체(VS1)에 대해 설명하나, 이하의 설명은 다른 적층 구조체들(ST)을 관통하는 다른 제1 및 제3 수직 채널 구조체들(VS1, VS3) 각각의 제1 부분(VSa)에 대해서도 실질적으로 동일하게 적용될 수 있다.
데이터 저장 패턴(DSP)은 차례로 적층된 블록킹 절연막(BLK), 전하 저장막(CIL) 및 터널링 절연막(TIL)을 포함할 수 있다. 블록킹 절연막(BLK)은 적층 구조체(ST) 또는 소스 구조체(SC)에 인접할 수 있고, 터널링 절연막(TIL)은 수직 반도체 패턴(VSP)에 인접할 수 있다. 전하 저장막(CIL)은 블록킹 절연막(BLK) 및 터널링 절연막(TIL) 사이에 개재될 수 있다. 블록킹 절연막(BLK)은 수직 채널 홀들(CH) 각각의 내측벽(즉, 제1 수직 채널 홀(CH1)의 내측벽)을 덮을 수 있다.
블록킹 절연막(BLK), 전하 저장막(CIL) 및 터널링 절연막(TIL)은 적층 구조체(ST) 및 수직 반도체 패턴(VSP) 사이에서 제3 방향(D3)으로 연장될 수 있다. 수직 반도체 패턴(VSP)과 제1 및 제2 게이트 전극들(ELa, ELb) 사이의 전압 차이에 의해 유도되는 파울러-노드하임 터널링(Fowler-Nordheim tunneling) 현상에 의해, 데이터 저장 패턴(DSP)은 데이터를 저장 및/또는 변경할 수 있다. 예를 들어, 블록킹 절연막(BLK) 및 터널링 절연막(TIL)은 실리콘 산화물을 포함할 수 있고, 전하 저장막(CIL)은 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다.
소스 구조체(SC) 중 제1 소스 도전 패턴(SCP1)은 수직 반도체 패턴(VSP)에 접촉할 수 있고, 제2 소스 도전 패턴(SCP2)은 데이터 저장 패턴(DSP)을 사이에 두고 수직 반도체 패턴(VSP)과 서로 이격될 수 있다. 제1 소스 도전 패턴(SCP1)은 수직 반도체 패턴(VSP)을 사이에 두고 매립 절연 패턴(VI)과 서로 이격될 수 있다.
보다 구체적으로, 제1 소스 도전 패턴(SCP1)은 제2 소스 도전 패턴(SCP2)의 하면(SCP2b)보다 높은 레벨 또는 제1 소스 도전 패턴(SCP1)의 하면(SCP1b)보다 낮은 레벨에 위치한 돌출부들(SCP1bt)을 포함할 수 있다. 다만, 돌출부들(SCP1bt)은 제2 소스 도전 패턴(SCP2)의 상면(SCP2a)보다 낮은 레벨에 위치할 수 있다. 돌출부들(SCP1bt)에서, 예를 들어, 데이터 저장 패턴(DSP) 또는 하부 데이터 저장 패턴(DSPr)과 접하는 면이 곡면 형상일 수 있다.
도 8a 및 도 8b는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 설명하기 위한 평면도들이다. 이하에서, 설명의 편의를 위하여 도 5a 및 도 5b를 참조하여 설명한 것과 실질적으로 동일한 사항에 대한 설명은 생략하고, 차이점에 대하여 상세히 설명한다.
도 8a 및 도 8b를 참조하면, 예를 들어, 워드 라인 분리 구조체들(WLC) 각각과 제1 상부 분리 구조체(SSLC1) 사이에 2개의 제2 상부 분리 구조체들(SSLC2)이 제공될 수 있다. 워드 라인 분리 구조체들(WLC) 각각과 제1 상부 분리 구조체(SSLC1) 사이에서, 2개의 제2 상부 분리 구조체들(SSLC2)은 제2 방향(D2)으로 서로 이격될 수 있다.
하나의 적층 구조체(ST)를 관통하는 제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3)은, 예를 들어, 워드 라인 분리 구조체들(WLC) 사이에서 25개의 열들로 배열될 수 있다. 다만, 이는 예시적인 것일 뿐 본 발명은 이에 제한되지 않는다.
제1 수직 채널 구조체들(VS1)은 제1 상부 분리 구조체(SSLC1)와 제2 상부 분리 구조체들(SSLC2) 각각의 사이에서 3개의 열들로 배열될 수 있다. 또한, 제1 수직 채널 구조체들(VS1)은 제2 상부 분리 구조체들(SSLC2) 각각과 이에 인접하는 워드 라인 분리 구조체(WLC) 사이에서 3개의 열들로 배열될 수 있다. 또한, 제1 수직 채널 구조체들(VS1)은 서로 제2 방향(D2)으로 인접하는 2개의 제2 상부 분리 구조체들(SSLC2) 사이에서 3개의 열들로 배열될 수 있다.
도 9a, 도 10a 및 도 11a는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도들로, 각각 도 5a 또는 도 5b를 Ⅰ-Ⅰ' 선으로 자른 단면에 대응된다. 도 9b, 도 10b, 도 11b 및 도 12는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법을 설명하기 위한 단면도들로, 각각 도 5a 또는 도 5b를 Ⅱ-Ⅱ' 선으로 자른 단면에 대응된다.
이하에서, 도 9a 내지 도 12, 도 5a, 도 5b, 도 6a 및 도 6b를 참조하여 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치의 제조 방법에 대하여 상세히 설명한다.
도 9a 및 도 9b를 참조하면, 제1 영역(R1) 및 제2 영역(R2)을 포함하는 제1 기판(10)이 제공될 수 있다. 제1 기판(10) 내에 활성 영역을 정의하는 소자 분리막(11)이 형성될 수 있다. 소자 분리막(11)은 제1 기판(10) 상부에 트렌치를 형성하는 것 및 상기 트렌치를 실리콘 산화물로 채우는 것을 통해 형성될 수 있다.
소자 분리막(11)에 의해 정의되는 상기 활성 영역 상에 주변 회로 트랜지스터들(PTR)이 형성될 수 있다. 주변 회로 트랜지스터들(PTR)의 주변 소스/드레인 영역들(29)과 연결되는 주변 회로 컨택 플러그들(31) 및 주변 회로 배선들(33)이 형성될 수 있다. 주변 회로 트랜지스터들(PTR), 주변 회로 컨택 플러그들(31) 및 주변 회로 배선들(33)을 덮는 제1 절연막(30)이 형성될 수 있다.
제1 절연막(30) 상에 차례로 제2 기판(100), 하부 희생막(101) 및 하부 반도체막(103)이 형성될 수 있다. 하부 희생막(101)은, 일 예로, 실리콘 질화물로 형성될 수 있다. 하부 희생막(101)은, 다른 일 예로, 복수의 절연막들을 차례로 적층하는 것에 의해 형성될 수 있다. 하부 반도체막(103)은, 일 예로, 제2 기판(100)과 동일한 물질로 형성될 수 있다.
하부 반도체막(103) 상에 하부 몰드 구조체(105)가 형성될 수 있다. 하부 몰드 구조체(105)를 형성하는 것은 하부 반도체막(103) 상에 제1 층간 절연막들(ILDa) 및 제1 희생막들(SLa)을 교대로 그리고 반복적으로 형성하는 것을 포함할 수 있다.
하부 몰드 구조체(105)를 관통하는 하부 분리 트렌치(GTR)가 형성될 수 있다. 하부 분리 트렌치(GTR)를 채우는 하부 분리 구조체(GSLC)가 형성될 수 있다. 하부 분리 구조체(GSLC)의 상면은 하부 몰드 구조체(105)의 상면과 실질적으로 공면을 이룰 수 있다. 이하에서, 실질적으로 공면을 이루는 것은 평탄화 공정이 수행될 수 있음을 의미한다. 평탄화 공정은, 예를 들어, 화학적 기계적 연마(chemical mechanical polishing, CMP) 공정 또는 에치 백(etch back) 공정을 통해 수행될 수 있다.
도 10a 및 도 10b를 참조하면, 하부 반도체막(103) 상에 제1 몰드 구조체(MSa)가 형성될 수 있다. 도 9a 및 도 9b의 하부 몰드 구조체(105)는 제1 몰드 구조체(MSa)의 하부일 수 있고, 이하에서 제1 몰드 구조체(MSa)로 지칭될 수 있다.
제1 몰드 구조체(MSa)를 형성하는 것은 하부 반도체막(103) 상에 제1 층간 절연막들(ILDa) 및 제1 희생막들(SLa)을 교대로 그리고 반복적으로 형성하는 것, 및 제1 층간 절연막들(ILDa) 및 제1 희생막들(SLa)에 대한 제1 트리밍 공정을 수행하는 것을 포함할 수 있다.
상기 제1 트리밍 공정은 제1 층간 절연막들(ILDa) 중 최상부의 것의 상면을 덮는 마스크 패턴을 형성하는 것, 상기 마스크 패턴을 통해 제1 층간 절연막들(ILDa) 및 제1 희생막들(SLa) 중 일부를 패터닝하는 것, 상기 마스크 패턴의 면적을 축소시키는 것 및 축소된 면적을 갖는 마스크 패턴을 통해 제1 층간 절연막들(ILDa) 및 제1 희생막들(SLa) 중 일부를 패터닝하는 것을 포함할 수 있다. 상기 마스크 패턴의 면적을 축소하고, 패터닝하는 것은 교대로 반복될 수 있다. 상기 제1 트리밍 공정에 의해, 제1 몰드 구조체(MSa)는 계단 구조를 가질 수 있다.
제1 몰드 구조체(MSa) 상에 제2 몰드 구조체(MSb)가 형성될 수 있다. 제2 몰드 구조체(MSb)를 형성하는 것은 제1 몰드 구조체(MSa)의 제1 층간 절연막들(ILDa) 중 최상부의 것 상에 제2 층간 절연막들(ILDb) 및 제2 희생막들(SLb)을 교대로 그리고 반복적으로 형성하는 것, 및 제2 층간 절연막들(ILDb) 및 제2 희생막들(SLb)에 대한 제2 트리밍 공정을 수행하는 것을 포함할 수 있다. 제2 트리밍 공정은 제1 트리밍 공정에 대하여 설명한 것과 실질적으로 동일한 과정으로 수행될 수 있다. 제2 트리밍 공정에 의해, 제2 몰드 구조체(MSb)는 계단 구조를 가질 수 있다.
제1 및 제2 희생막들(SLa, SLb)은 제1 및 제2 층간 절연막들(ILDa, ILDb)과 다른 절연 물질로 형성될 수 있다. 제1 및 제2 희생막들(SLa, SLb)은 제1 및 제2 층간 절연막들(ILDa, ILDb)에 대하여 식각 선택성을 갖는 물질로 형성될 수 있다. 예를 들어, 제1 및 제2 희생막들(SLa, SLb)은 실리콘 질화물로 형성될 수 있고, 제1 및 제2 층간 절연막들(ILDa, ILDb)은 실리콘 산화물로 형성될 수 있다. 제1 및 제2 희생막들(SLa, SLb) 각각은 실질적으로 동일한 두께로 형성될 수 있고, 제1 및 제2 층간 절연막들(ILDa, ILDb)은 일부 영역에서 두께가 달라질 수 있다.
계단 구조를 갖는 제1 및 제2 몰드 구조체들(MSa, MSb)을 형성하는 것 이후에, 제1 및 제2 몰드 구조체들(MSa, MSb)의 계단 구조를 덮는 제2 절연막(110)이 형성될 수 있다. 제2 절연막(110)의 상면은 제2 몰드 구조체(MSb)의 상면과 실질적으로 공면을 이룰 수 있다.
제1 몰드 구조체(MSa), 하부 반도체막(103) 및 하부 희생막(101)을 관통하는 제1 수직 채널 홀들(CHa), 및 제2 몰드 구조체(MSb)를 관통하는 제2 수직 채널 홀들(CHb) 내에 희생 필라들(SP)이 형성될 수 있다. 희생 필라들(SP)은, 예를 들어, 폴리 실리콘으로 형성될 수 있다.
도 11a 및 도 11b를 참조하면, 제2 몰드 구조체(MSb) 상에 제3 몰드 구조체(MSc)가 형성될 수 있다. 제3 몰드 구조체(MSc)를 형성하는 것은 제2 몰드 구조체(MSb)의 제2 층간 절연막들(ILDb) 중 최상부의 것 상에 제3 층간 절연막들(ILDc) 및 제3 희생막들(SLc)을 교대로 그리고 반복적으로 형성하는 것, 및 제3 층간 절연막들(ILDc) 및 제3 희생막들(SLc)을 패터닝하여 길이를 줄이는 것을 포함할 수 있다. 제3 몰드 구조체(MSc)의 제1 방향(D1)으로의 길이는 제2 몰드 구조체(MSb)의 제2 희생막들(SLb) 중 최상부의 것의 제1 방향(D1)으로의 길이보다 작을 수 있다. 이후, 제3 몰드 구조체(MSc)의 측벽을 덮는 제2 절연막(110)이 형성될 수 있다. 제2 절연막(110)의 상면은 도 10a 및 도 10b를 참조하여 설명한 것보다 높은 레벨에 위치할 수 있고(즉, 제3 몰드 구조체(MSc)의 상면과 실질적으로 공면을 이룰 수 있고), 이는 동일한 물질이 더 증착된 것임을 의미한다.
제3 희생막들(SLc)은 제1 및 제2 희생막들(SLa, SLb)과 동일한 절연 물질로 형성될 수 있고, 제3 층간 절연막들(ILDc)은 제1 및 제2 층간 절연막들(ILDa, ILDb)과 동일한 절연 물질로 형성될 수 있다. 예를 들어, 제3 희생막들(SLc)은 실리콘 질화물로 형성될 수 있고, 제3 층간 절연막들(ILDc)은 실리콘 산화물로 형성될 수 있다.
이후, 제3 몰드 구조체(MSc)를 관통하는 제3 수직 채널 홀들(CHc)이 형성될 수 있다. 제3 수직 채널 홀들(CHc)은 제2 수직 채널 홀들(CHb)과 대응되는 위치들에 형성될 수 있다. 실시예들에 따르면, 제3 수직 채널 홀들(CHc) 중 일부는 그의 중심축이 대응되는 제2 수직 채널 홀들(CHb)의 중심축과 어긋나도록 형성될 수 있다.
제3 수직 채널 홀들(CHc)에 의해 노출된 희생 필라들(SP, 도 10a 및 도 10b 참조)이 제거될 수 있다. 희생 필라들(SP, 도 10a 및 도 10b 참조)이 제거된 제1 및 제2 수직 채널 홀들(CHa, CHb) 내부의 공간, 및 제3 수직 채널 홀들(CHc) 내부의 공간을 채우는 제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3)이 형성될 수 있다. 제2 수직 채널 구조체들(VS2)은, 도 11b에 도시되지 않았으나, 하부 분리 구조체(GSLC)와 제3 방향(D3)으로 중첩되는 위치에 형성될 수 있다.
제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3)을 형성하는 것은 제1 내지 제3 수직 채널 홀들(CHa, CHb, CHc)을 채우는 데이터 저장 패턴(DSP), 수직 반도체 패턴(VSP), 매립 절연 패턴(VI) 및 도전 패드(PAD)를 차례로 형성하는 것을 포함할 수 있다.
도 12를 참조하면, 제3 몰드 구조체(MSc)를 제1 방향(D1)으로 가로지르는 제1 및 제2 상부 분리 트렌치들(STR1, STR2)이 형성될 수 있다. 제1 및 제2 상부 분리 트렌치들(STR1, STR2) 각각의 바닥면은 제3 희생막들(SLc) 중 최하부의 것의 하면보다 낮고, 제2 희생막들(SLb) 중 최상부의 것의 상면보다 높은 레벨에 위치할 수 있다.
제1 내지 제3 몰드 구조체(MSa, MSb, MSc)의 제1 내지 제3 층간 절연막들(ILDa, ILDb, ILDc) 및 제1 내지 제3 희생막들(SLa, SLb, SLc), 및 하부 반도체막(103)을 관통하며, 제1 내지 제3 몰드 구조체(MSa, MSb, MSc)를 제1 방향(D1)으로 가로지르는 워드 라인 분리 트렌치들(WTR)이 형성될 수 있다. 워드 라인 분리 트렌치들(WTR) 각각의 바닥면은 하부 반도체막(103)의 상면보다 낮은 레벨에 위치할 수 있고, 워드 라인 분리 트렌치들(WTR)에 의해 하부 희생막(101)이 노출될 수 있다.
다시 도 5a, 도 5b, 도 6a 및 도 6b를 도 12와 함께 참조하면, 워드 라인 분리 트렌치들(WTR)에 의해 노출된 제1 내지 제3 희생막들(SLa, SLb, SLc) 및 하부 희생막(101), 및 제1 및 제2 상부 분리 트렌치들(STR1, STR2)에 의해 노출된 제3 희생막들(SLc)이 선택적으로 제거될 수 있다. 희생막들(101, SLa, SLb, SLc)의 선택적 제거는, 예를 들어, 식각 용액을 이용하는 습식 식각 공정을 통해 수행될 수 있다. 희생막들(101, SLa, SLb, SLc)의 선택적 제거 과정에서 제1 내지 제3 층간 절연막들(ILDa, ILDb, ILDc)은 제거되지 않을 수 있다.
희생막들(101, SLa, SLb, SLc)의 선택적 제거에 의해, 하부 희생막(101)이 제거된 공간으로 정의되는 제1 갭 영역, 및 제1 내지 제3 희생막들(SLa, SLb, SLc)이 제거된 공간들로 정의되는 제2 갭 영역들이 형성될 수 있다. 상기 제1 및 제2 갭 영역들에 의해 제1 및 제3 수직 채널 구조체들(VS1, VS3)의 측벽들의 일부가 노출될 수 있다. 보다 구체적으로, 상기 제1 갭 영역에 의해 제1 및 제3 수직 채널 구조체들(VS1, VS3) 각각의 수직 반도체 패턴(VSP)의 측벽의 일부가 노출될 수 있다.
상기 제1 갭 영역을 채우는 제1 소스 도전 패턴(SCP1)이 형성될 수 있다. 제1 소스 도전 패턴(SCP1) 상의 하부 반도체막(103)은 제2 소스 도전 패턴(SCP2)으로 지칭될 수 있다. 결과적으로, 제1 및 제2 소스 도전 패턴들(SCP1, SCP2)을 포함하는 소스 구조체(SC)가 형성될 수 있다.
상기 제2 갭 영역들을 채우는 접지 선택 라인들(GSL), 제1 워드 라인들(WLa), 제2 워드 라인들(WLb), 및 스트링 선택 라인들(SSL)이 형성될 수 있다. 결과적으로, 접지 선택 라인들(GSL), 제1 워드 라인들(WLa), 제2 워드 라인들(WLb), 및 스트링 선택 라인들(SSL)과 그들 사이의 제1 내지 제3 층간 절연막들(ILDa, ILDb, ILDc)을 포함하는 적층 구조체(ST)가 형성될 수 있다.
이후, 제1 상부 분리 트렌치(STR1)를 채우는 제1 상부 분리 구조체(SSLC1), 제2 상부 분리 트렌치들(STR2)을 채우는 제2 상부 분리 구조체들(SSLC2), 및 워드 라인 분리 트렌치들(WTR)을 채우는 워드 라인 분리 구조체들(WLC)이 형성될 수 있다. 제1 및 제2 상부 분리 구조체들(SSLC1, SSLC2) 및 워드 라인 분리 구조체들(WLC) 각각의 상면은 제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3)의 상면들과 동일한 레벨에 위치하는 것으로 도시되었으나, 본 발명은 이에 제한되지 않으며, 제1 및 제2 상부 분리 구조체들(SSLC1, SSLC2) 및 워드 라인 분리 구조체들(WLC) 각각의 상면은 제1 내지 제3 수직 채널 구조체들(VS1, VS2, VS3)의 상면들보다 높은 레벨에 위치할 수도 있다.
제1 및 제2 상부 분리 구조체들(SSLC1, SSLC2)의 상면들, 워드 라인 분리 구조체들(WLC)의 상면들 및 적층 구조체(ST)의 상면을 덮는 제3 절연막(130)이 형성될 수 있다.
제1 영역(R1) 상에서, 제3 절연막(130)을 관통하여 제1 및 제3 수직 채널 구조체들(VS1, VS3) 각각의 도전 패드(PAD)와 연결되는 비트 라인 컨택 플러그들(BP)이 형성될 수 있다. 제3 절연막(130) 상에 비트 라인 컨택 플러그들(BP)을 통해 제1 및 제3 수직 채널 구조체들(VS1, VS3)과 전기적으로 연결되는 비트 라인들(BL)이 형성될 수 있다.
제2 영역(R2) 상에서, 제2 및 제3 절연막들(110, 130)을 관통하는 컨택 플러그들(CP)이 형성될 수 있다. 컨택 플러그들(CP) 각각은 적층 구조체(ST)의 제1 및 제2 층간 절연막들(ILDa, ILDb) 중 어느 하나를 더 관통할 수 있고, 제1 및 제2 워드 라인들(WLa, WLb) 중 어느 하나와 전기적으로 연결될 수 있다. 제3 절연막(130) 상에 컨택 플러그들(CP)을 통해 제1 및 제2 워드 라인들(WLa, WLb)과 연결되는 도전 라인들(CL)이 형성될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 기판 상에 차례로 적층된 접지 선택 라인, 제1 워드 라인들, 제2 워드 라인들 및 스트링 선택 라인을 포함하는 적층 구조체;
    상기 적층 구조체를 관통하며, 복수의 열들로 배열되는 수직 채널 구조체들;
    상기 적층 구조체의 하부를 제1 방향으로 가로지르며, 상기 접지 선택 라인을 상기 제1 방향과 교차하는 제2 방향으로 분리시키는 하부 분리 구조체; 및
    상기 적층 구조체의 상부를 상기 제1 방향으로 가로지르며, 상기 스트링 선택 라인을 상기 제2 방향으로 분리시키는 제1 및 제2 상부 분리 구조체들을 포함하되,
    상기 하부 분리 구조체 및 상기 제1 상부 분리 구조체는 상기 수직 채널 구조체들의 열들 중 하나의 열과 수직적으로 중첩되고,
    상기 제2 상부 분리 구조체들은 상기 수직 채널 구조체들 사이에 제공되는 3차원 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제1 상부 분리 구조체의 측벽은 상기 제1 방향과 나란한 라인 형상을 갖고,
    상기 제2 상부 분리 구조체들 각각의 측벽은 올록볼록한(embossed) 라인 형상을 갖는 3차원 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 수직 채널 구조체들의 열들은 (4n+1)개(n은 자연수)인 3차원 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 적층 구조체는 복수로 제공되고,
    상기 적층 구조체들 사이를 상기 제1 방향으로 가로지르며, 상기 적층 구조체들 각각의 측벽을 덮는 워드 라인 분리 구조체들을 더 포함하는 3차원 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 워드 라인 분리 구조체들 각각의 수직적 길이는 상기 제1 및 제2 상부 분리 구조체들 각각의 수직적 길이보다 큰 3차원 반도체 메모리 장치.
  6. 제 4 항에 있어서,
    상기 수직 채널 구조체들은:
    상기 제1 상부 분리 구조체와 상기 제2 상부 분리 구조체들 각각의 사이, 및 상기 워드 라인 분리 구조체들 각각과 제2 상부 분리 구조체들 각각의 사이에 제공되는 제1 수직 채널 구조체들;
    상기 하부 분리 구조체 및 상기 제1 상부 분리 구조체와 수직적으로 중첩되는 제2 수직 채널 구조체들; 및
    상기 제2 상부 분리 구조체들에 인접하는 제3 수직 채널 구조체들을 포함하되,
    상기 제1 및 제3 수직 채널 구조체들 각각은:
    상기 접지 선택 라인 및 상기 제1 워드 라인들을 관통하는 제1 수직 채널 홀 내부의 제1 부분;
    상기 제2 워드 라인들을 관통하는 제2 수직 채널 홀 내부의 제2 부분; 및
    상기 스트링 선택 라인을 관통하는 제3 수직 채널 홀 내부의 제3 부분을 포함하는 3차원 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 제2 부분의 최상부 폭은 상기 제3 부분의 최상부 폭보다 큰 3차원 반도체 메모리 장치.
  8. 제 6 항에 있어서,
    상기 제3 수직 채널 구조체들 각각의 상기 제3 부분의 중심축은 상기 제3 수직 채널 구조체들 각각의 상기 제2 부분의 중심축과 어긋나는 3차원 반도체 메모리 장치.
  9. 제 1 항에 있어서,
    상기 제2 상부 분리 구조체들 각각의 측벽은 상기 수직 채널 구조체들과 상기 제2 방향으로 이격되는 3차원 반도체 메모리 장치.
  10. 제 1 항에 있어서,
    상기 하부 분리 구조체의 상면은 상기 접지 선택 라인의 상면과 상기 제1 워드 라인들 중 최하부의 것의 하면 사이에 위치하는 3차원 반도체 메모리 장치.
KR1020210179136A 2021-12-14 2021-12-14 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템 KR20230090133A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210179136A KR20230090133A (ko) 2021-12-14 2021-12-14 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
US17/876,694 US20230186990A1 (en) 2021-12-14 2022-07-29 Three-dimensional semiconductor memory device and electronic system including the same
CN202211553881.0A CN116264775A (zh) 2021-12-14 2022-12-06 三维半导体存储器件和包括其的电子系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210179136A KR20230090133A (ko) 2021-12-14 2021-12-14 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템

Publications (1)

Publication Number Publication Date
KR20230090133A true KR20230090133A (ko) 2023-06-21

Family

ID=86694881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210179136A KR20230090133A (ko) 2021-12-14 2021-12-14 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템

Country Status (3)

Country Link
US (1) US20230186990A1 (ko)
KR (1) KR20230090133A (ko)
CN (1) CN116264775A (ko)

Also Published As

Publication number Publication date
US20230186990A1 (en) 2023-06-15
CN116264775A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
KR20220140917A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
US20220115390A1 (en) Three-dimensional semiconductor memory device and electronic system including the same
US20230180476A1 (en) Three-dimensional semiconductor memory device and electronic system including the same
US20220359563A1 (en) Three-dimensional semiconductor memory device and electronic system including the same
US20230080436A1 (en) Semiconductor device and electronic system including same
US20230005942A1 (en) Three-dimensional (3d) semiconductor memory device and electronic system including the same
KR20230164431A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20230014928A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20230090133A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
US20230012115A1 (en) Three-dimensional semiconductor memory device and electronic system including the same
US20230058328A1 (en) Three-dimensional semiconductor memory device and electronic system including the same
US20230094302A1 (en) Semiconductor device and electronic system including the same
US20220216151A1 (en) Three-dimensional semiconductor memory devices, methods of fabricating the same, and electronic systems including the same
KR20230099759A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20230060837A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20230123186A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
US20220123014A1 (en) Semiconductor chip and semiconductor device including the same
EP4301109A1 (en) Three-dimensional semiconductor memory devices and electronic systems including the same
US20230200072A1 (en) Three-dimensional semiconductor memory device, method of fabricating the same, and electronic system including the same
KR20220143791A (ko) 3차원 반도체 메모리 장치
KR20220162224A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20230016022A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20240016714A (ko) 3차원 반도체 메모리 장치, 이를 포함하는 전자 시스템
KR20220158147A (ko) 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
KR20240036312A (ko) 3차원 반도체 메모리 장치, 이를 포함하는 전자 시스템