KR20230088569A

KR20230088569A - 표시 장치

Info

Publication number: KR20230088569A
Application number: KR1020210176610A
Authority: KR
Inventors: 이지영; 조현욱; 김상국; 김태준; 김형배; 박재현
Original assignee: 삼성디스플레이 주식회사
Priority date: 2021-12-10
Filing date: 2021-12-10
Publication date: 2023-06-20
Also published as: US20230185402A1; US11995265B2; CN116257148A

Abstract

표시 장치는 영상을 표시하는 표시 패널, 외부 입력을 감지하는 입력 감지층 및 입력 감지층의 구동을 제어하는 감지 컨트롤러를 포함하고, 입력 감지층은 복수의 스캔 전극들 및 복수의 센싱 전극들을 포함하고, 감지 컨트롤러는 그룹 스캔 구간 동안 복수의 스캔 전극들 중 적어도 두 개의 스캔 전극에 동시에 입력 스캔 신호들을 송신하고, 그룹 스캔 구간은 복수의 스캔 구간들을 포함하고, 감지 컨트롤러는 복수의 스캔 구간들 중 적어도 하나의 스캔 구간 동안 복수의 센싱 전극들 중 적어도 하나의 센싱 전극에 입력 스캔 신호들 중 적어도 하나와 반전된 위상을 갖는 보상 신호를 송신한다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로, 좀 더 구체적으로는 영상을 표시하고, 외부 입력을 감지할 수 있는 표시 장치에 관한 것이다.

텔레비전, 휴대 전화, 태블릿 컴퓨터, 내비게이션, 게임기 등과 같은 멀티미디어 전자장치들은 영상을 표시하기 위한 표시 장치를 구비한다. 전자장치들은 버튼, 키보드, 마우스 등의 통상적인 입력 방식 외에 사용자가 손쉽게 정보 혹은 명령을 직관적이고 편리하게 입력할 수 있도록 해주는 터치 기반의 입력 방식을 제공할 수 있는 입력센서를 구비할 수 있다.

입력센서는 표시 장치에 포함되어 사용자의 신체에 의한 터치 위치를 감지할 수 있다.

본 발명은 외부 입력을 감지하기 위한 입력 감지층의 동작과 무관하게 표시 패널에서 표시되는 영상의 표시 품질의 신뢰성을 유지할 수 있는 표시 장치를 제공하는 것을 목적으로 한다.

본 발명의 일 실시예에 따른 표시 장치는 영상을 표시하는 표시 패널, 상기 표시 패널 상에 배치되고, 외부 입력을 감지하는 입력 감지층 및 상기 입력 감지층의 구동을 제어하는 감지 컨트롤러를 포함한다. 상기 입력 감지층은 복수의 스캔 전극들 및 상기 복수의 스캔 전극들과 전기적으로 절연된 복수의 센싱 전극들을 포함한다. 상기 감지 컨트롤러는 그룹 스캔 구간 동안 상기 복수의 스캔 전극들 중 적어도 두 개의 스캔 전극에 동시에 입력 스캔 신호들을 송신한다. 상기 그룹 스캔 구간은 복수의 스캔 구간들을 포함한다. 상기 감지 컨트롤러는 상기 복수의 스캔 구간들 중 적어도 하나의 스캔 구간 동안 상기 복수의 센싱 전극들 중 적어도 하나의 센싱 전극에 상기 입력 스캔 신호들 중 적어도 하나와 반전된 위상을 갖는 보상 신호를 송신한다.

본 발명의 일 실시예로 상기 적어도 두 개의 스캔 전극은 상기 적어도 하나의 스캔 구간 동안 포지티브 위상을 갖는 정상 스캔 신호를 수신하는 k개의 정상 스캔 전극을 포함한다. 상기 적어도 두 개의 스캔 전극은 상기 적어도 하나의 스캔 구간 동안 리버스 위상을 갖는 역상 스캔 신호를 수신하는 j개의 역상 스캔 전극을 포함한다. 여기서, 상기 k와 상기 j는 1 이상의 자연수이고, 서로 다른 수일 수 있다.

본 발명의 일 실시예로 상기 k가 상기 j보다 크면, 상기 보상 신호는 상기 적어도 하나의 스캔 구간 동안 상기 리버스 위상을 갖는다.

본 발명의 일 실시예로 상기 보상 신호의 크기가 상기 정상 스캔 신호의 크기의 1/h 이면, 상기 복수의 센싱 전극들 중 m개의 센싱 전극들에 상기 보상 신호가 인가된다. 여기서, 상기 m은 아래의 수학식 1을 만족한다.

[수학식 1]

본 발명의 일 실시예로 상기 k가 상기 j보다 작으면, 상기 보상 신호는 상기 적어도 하나의 스캔 구간에서 상기 포지티브 위상을 갖는다.

본 발명의 일 실시예로 상기 보상 신호의 크기가 상기 정상 스캔 신호의 크기의 1/h 이면, 상기 복수의 센싱 전극들 중 m개의 센싱 전극들에 상기 보상 신호가 인가된다. 여기서, 상기 m은 아래의 수학식 2를 만족한다.

[수학식 2]

본 발명의 일 실시예로 상기 감지 컨트롤러는 상기 그룹 스캔 구간 동안 제1 스캔 전극 및 제2 스캔 전극에 동시에 상기 입력 스캔 신호들을 송신한다. 상기 복수의 스캔 구간들은 제1 스캔 구간 및 제2 스캔 구간을 포함한다. 상기 제1 스캔 구간 동안 상기 제1 및 제2 스캔 전극들은 포지티브 위상을 갖는 정상 스캔 신호를 수신한다. 상기 제2 스캔 구간 동안 상기 제1 스캔 전극은 상기 정상 스캔 신호를 수신하고, 상기 제2 스캔 전극은 리버스 위상을 갖는 역상 스캔 신호를 수신한다.

본 발명의 일 실시예로 상기 감지 컨트롤러는 상기 제1 스캔 구간에서 상기 적어도 하나의 센싱 전극에 상기 보상 신호를 송신한다.

본 발명의 일 실시예로 상기 제1 스캔 구간에서 상기 보상 신호는 상기 리버스 위상을 갖는다.

본 발명의 일 실시예로 상기 감지 컨트롤러는 상기 제2 스캔 구간에서 상기 복수의 센싱 전극들에 상기 보상 신호를 송신하지 않는다.

본 발명의 일 실시예로 상기 감지 컨트롤러는 상기 복수의 센싱 전극들 중 상기 보상 신호를 송신하는 상기 적어도 하나의 센싱 전극들을 제외한 나머지 센싱 전극들에 상기 외부 입력에 의한 상기 입력 스캔 신호들의 변화를 감지하기 위한 센싱 신호를 송신한다.

본 발명의 일 실시예로 상기 감지 컨트롤러는 상기 복수의 센싱 전극들 중 상기 적어도 하나의 센싱 전극들에 상기 보상 신호를 송신한다. 상기 감지 컨트롤러는 복수의 센싱 전극들 중 상기 적어도 하나의 센싱 전극들과 인접한 센싱 전극들에 그라운드 전압을 인가한다. 상기 감지 컨트롤러는 상기 복수의 센싱 전극들 중 상기 적어도 하나의 센싱 전극들 및 상기 인접한 센싱 전극들을 제외한 나머지 센싱 전극들에 상기 센싱 신호를 송신한다.

본 발명의 일 실시예로 상기 감지 컨트롤러는 상기 복수의 센싱 전극들 중 상기 적어도 하나의 센싱 전극들에 상기 보상 신호를 송신한다. 상기 감지 컨트롤러는 상기 복수의 센싱 전극들 중 상기 적어도 하나의 센싱 전극들과 인접한 센싱 전극들을 플로팅 상태로 유지한다. 상기 감지 컨트롤러는 상기 복수의 센싱 전극들 중 상기 적어도 하나의 센싱 전극들 및 상기 인접한 센싱 전극들을 제외한 나머지 센싱 전극들에 상기 센싱 신호를 송신한다.

본 발명의 일 실시예로 상기 감지 컨트롤러는 상기 외부 입력을 감지하는 제1 센싱 프레임 및 제2 센싱 프레임을 포함한다. 상기 제1 센싱 프레임에서 상기 감지 컨트롤러는 상기 복수의 센싱 전극들 중 제1 센싱 전극에 상기 보상 신호를 송신하고, 상기 제2 센싱 프레임에서 상기 감지 컨트롤러는 상기 복수의 센싱 전극들 중 상기 제1 센싱 전극과 다른 제2 센싱 전극에 상기 보상 신호를 송신한다.

본 발명의 일 실시예로 상기 표시 패널은 발광 소자를 포함하는 표시 소자층 및 상기 표시 소자층 상에 배치된 봉지층을 더 포함한다.

본 발명의 일 실시예로 상기 입력 감지층은 상기 봉지층 상에 직접 배치된다.

본 발명의 일 실시예로 상기 표시 장치는 상기 표시 패널과 상기 입력 감지층 상에 배치되는 접착 필름을 더 포함한다.

본 발명의 일 실시예에 따른 표시 장치는 영상을 표시하는 표시 패널, 상기 표시 패널 상에 배치되고, 외부 입력을 감지하는 입력 감지층 및 상기 입력 감지층의 구동을 제어하는 감지 컨트롤러를 포함한다. 상기 입력 감지층은 복수의 스캔 전극들 및 상기 복수의 스캔 전극들과 전기적으로 절연된 복수의 센싱 전극들을 포함한다. 상기 감지 컨트롤러는 상기 복수의 스캔 전극들에 상기 외부 입력을 감지하기 위한 입력 스캔 신호들을 송신한다. 상기 감지 컨트롤러는 상기 복수의 센싱 전극들 중 적어도 하나의 센싱 전극에 상기 입력 스캔 신호들과 반전된 위상을 갖는 보상 신호를 송신한다.

본 발명의 일 실시예로 상기 입력 감지층은 제1 센싱 프레임 및 제2 센싱 프레임을 포함한다. 상기 제1 센싱 프레임에서 상기 감지 컨트롤러는 상기 복수의 센싱 전극들 중 제1 센싱 전극에 상기 보상 신호를 송신한다. 상기 제2 센싱 프레임에서 상기 감지 컨트롤러는 상기 복수의 센싱 전극들 중 상기 제1 센싱 전극과 다른 제2 센싱 전극에 상기 보상 신호를 송신한다.

본 발명의 일 실시예로 상기 복수의 스캔 전극들은 x개의 제1 전극들을 포함한다. 상기 복수의 센싱 전극들은 y개의 제2 전극들을 포함한다. 여기서, 상기 x 및 상기 y는 1 이상의 자연수이고, 상기 x과 상기 y는 같거나 다른 수일 수 있다.

본 발명의 일 실시예로 상기 감지 컨트롤러는 상기 x개의 스캔 전극들에 상기 입력 스캔 신호들을 순차적으로 송신한다.

본 발명에 따르면, 외부 입력을 감지하기 위하여 입력 감지층에 제공되는 스캔 신호에 의하여 표시 패널이 영향을 받는 것을 방지할 수 있다. 구체적으로, 입력 감지층에 외부 입력을 감지하기 위하여 제공하는 스캔 신호와, 상기한 스캔 신호가 표시 패널에 미치는 영향을 최소화하기 위한 보상 신호를 입력 감지층에 동시에 제공한다. 스캔 신호가 표시 패널에 미치는 영향과 보상 신호가 표시 패널에 미치는 영향이 서로 상쇄된다. 이를 통해 표시 패널에 표시되는 영상의 표시 품질이 저하되는 것을 방지하고, 표시 패널의 표시 품질의 신뢰성을 향상시킬 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 3은 도 1에 도시된 표시 모듈의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 입력 감지층의 구성을 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 따른 입력 감지층의 구성을 나타낸 평면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 모듈의 액티브 영역의 일부에서의 단면도이다.
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 입력 감지층에 제공되는 신호들을 설명하기 위한 타이밍도들이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 보상 신호의 크기와 보상 신호가 제공되는 센싱 전극들의 개수와의 관계를 설명하기 위한 타이밍도들이다.
도 9는 본 발명의 일 실시예에 따른 보상 신호가 제공되는 센싱 전극들의 위치를 설명하기 위한 타이밍도이다.
도 10a 및 도 10b는 본 발명의 일 실시예에 따른 보상 신호가 제공되는 센싱 전극들과 인접한 센싱 전극들을 설명하기 위한 타이밍도들이다.
도 11a 및 도 11b는 본 발명의 일 실시예에 따른 입력 감지층에 제공되는 신호들을 설명하기 위한 타이밍도들이다.
도 12a 및 도 12b는 본 발명의 일 실시예에 따른 입력 감지층에 제공되는 신호들을 설명하기 위한 타이밍도들이다.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.

도 1을 참조하면, 표시 장치(DD)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 도1 및 도 2에는 표시 장치(DD)가 스마트폰인 것을 예시적으로 도시하였다. 그러나, 본 발명은 이에 제한되지 않으며, 표시 장치(DD)는 텔레비전, 모니터 등과 같은 대형 표시 장치를 비롯하여, 태블릿, 노트북, 자동차 내비게이션, 게임기 등과 같은 중소형 표시 장치일 수 있다. 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 표시 장치(DD)는 다른 형태로 구현될 수 있음은 물론이다.

표시 장치(DD)는 제1 방향(DR1)으로 장변을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 단변을 가지며, 꼭지점들이 둥근 사각 형상을 갖는다. 그러나, 표시 장치(DD)의 형상은 이에 한정되지 않고, 다양한 형상의 표시 장치(DD)가 제공될 수 있다. 표시 장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(IS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(IS)은 표시 장치(DD)의 전면(front surface)과 대응될 수 있다.

본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다.

제3 방향(DR3)에서의 전면과 배면 사이의 이격 거리는 표시 장치(DD)의 제3 방향(DR3)에서의 두께와 대응될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.

표시 장치(DD)는 외부에서 인가되는 외부 입력(TC)을 감지할 수 있다. 외부 입력(TC)은 표시 장치(DD)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 외부 입력(TC)은 사용자(US) 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들 중 어느 하나 또는 그들의 조합일 수 있다. 본 실시예에서, 사용자(US)의 외부 입력(TC)은 전면에 인가되는 사용자(US)의 손에 의한 터치 입력인 것을 예로 들어 설명하나, 이는 예시적인 것이며, 상술한 바와 같이 사용자(US)의 외부 입력(TC)은 다양한 형태로 제공될 수 있다. 또한, 표시 장치(DD)는 구조에 따라 표시 장치(DD)의 측면이나 배면에 인가되는 사용자(US)의 외부 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다. 표시 장치(DD)는 외부 입력(TC)의 위치(예를 들어 좌표 정보 등)를 감지할 수 있다.

본 발명의 일 실시예에 따른 외부 입력(TC)은 사용자(US)의 손 이외에, 입력 장치(예를 들어 스타일러스 펜, 액티브 펜, 터치 펜, 전자 펜, e-펜 등)에 의한 입력 등을 더 포함할 수 있다.

표시 장치(DD)의 표시면(IS)은 투과 영역(TMA) 및 베젤 영역(BZA)으로 구분될 수 있다. 투과 영역(TMA)은 영상(IM)이 표시되는 영역일 수 있다. 사용자는 투과 영역(TMA)을 통해 영상(IM)을 시인한다. 본 실시예에서, 투과 영역(TMA)은 꼭지점들이 둥근 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TMA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

베젤 영역(BZA)은 투과 영역(TMA)에 인접한다. 베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 투과 영역(TMA)을 에워쌀 수 있다. 이에 따라, 투과 영역(TMA)의 형상은 실질적으로 베젤 영역(BZA)에 의해 정의될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TMA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 표시 장치(DD)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

도 2에 도시된 바와 같이, 표시 장치(DD)는 윈도우(WM), 표시 모듈(DM) 및 외부 케이스(EDC)를 포함할 수 있다. 표시 모듈(DM)은 전기적 신호에 따라 영상(IM)을 표시하는 표시 패널(DP) 및 외부 입력에 대한 정보를 송/수신하는 입력 감지층(ISP)을 포함할 수 있다.

윈도우(WM)는 표시 모듈(DM)의 상면을 보호한다. 윈도우(WM)는 광학적으로 투명할 수 있다. 윈도우(WM)는 영상(IM)을 출사할 수 있는 투명한 물질로 이루어질 수 있다. 예를 들어, 유리, 사파이어, 플라스틱 등으로 구성될 수 있다. 윈도우(WM)는 단일층으로 도시되었으나, 이에 한정하는 것은 아니며 복수 개의 층들을 포함할 수 있다.

한편, 도시되지 않았으나, 상술한 표시 장치(DD)의 베젤 영역(BZA)은 실질적으로 윈도우(WM)의 일 영역에 소정의 컬러를 포함하는 물질이 인쇄된 영역으로 제공될 수 있다. 본 발명의 일 예로, 윈도우(WM)는 베젤 영역(BZA)을 정의하기 위한 차광 패턴을 포함할 수 있다. 차광 패턴은 유색의 유기막으로써 예컨대, 코팅 방식으로 형성될 수 있다.

윈도우(WM)는 접착 필름을 통해 표시 모듈(DM)에 결합될 수 있다. 본 발명의 일 예로, 접착 필름은 광학 투명 접착 필름(OCA, Optically Clear Adhesive film)을 포함할 수 있다. 그러나, 접착 필름은 이에 한정되지 않으며, 통상의 접착제 또는 점착제를 포함할 수 있다. 예를 들어, 접착 필름은 광학 투명 접착 수지(OCR, Optically Clear Resin) 또는 감압 접착 필름(PSA, Pressure Sensitive Adhesive film)을 포함할 수 있다.

윈도우(WM)와 표시 모듈(DM) 사이에는 반사 방지층이 더 배치될 수 있다. 반사 방지층은 윈도우(WM)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름 타입 또는 액정 코팅 타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름 타입 또는 액정 코팅 타입일 수 있다. 필름 타입은 연신형 합성 수지 필름을 포함하고, 액정 코팅 타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 하나의 편광 필름으로 구현될 수 있다.

본 발명의 일 예로, 반사 방지층은 컬러 필터들을 포함할 수도 있다. 컬러 필터들의 배열은 표시 패널(DP)에 포함된 복수의 화소들이 생성하는 광의 컬러들을 고려하여 결정될 수 있다. 반사 방지층은 차광 패턴을 더 포함할 수도 있다.

표시 모듈(DM)은 전기적 신호에 따라 영상을 표시하고, 외부 입력에 대한 정보를 송/수신할 수 있다. 표시 모듈(DM)은 유효 영역(AA) 및 비유효 영역(NAA)으로 정의될 수 있다. 유효 영역(AA)은 표시 패널(DP)으로부터 영상(IM)이 표시되는 영역으로 정의될 수 있다. 또한 유효 영역(AA)은 입력 감지층(ISP)이 외부 입력(TC)을 감지하는 영역으로 정의될 수도 있다. 다만, 본 발명은 이에 제한되지 않고, 표시 패널(DP)에서 영상(IM)이 표시되는 영역과 입력 감지층(ISP)이 외부 입력(TC)을 감지하는 영역은 서로 다를 수도 있다.

비유효 영역(NAA)은 유효 영역(AA)에 인접한다. 예를 들어, 비유효 영역(NAA)은 유효 영역(AA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비유효 영역(NAA)은 다양한 형상으로 정의될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 일 실시예에 따르면, 표시 모듈(DM)의 유효 영역(AA)은 투과 영역(TMA)의 적어도 일부와 대응될 수 있다.

본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있다. 그 일 예로 표시 패널(DP)은 유기 발광 표시 패널, 무기 발광 표시 패널 또는 퀀텀닷(quantum dot) 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 무기 발광 표시 패널의 발광층은 무기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하, 본 실시예에서 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.

입력 감지층(ISP)은 표시 패널(DP) 상에 배치되어 외부 입력(TC)을 감지할 수 있다. 입력 감지층(ISP)의 구성 및 동작에 대해서는 도 4 및 도 5를 참조하여 후술하도록 한다.

본 발명의 일 예로, 표시 장치(DD)는 구동칩(DIC), 메인 회로 기판(MCB) 및 연성 회로 필름(FCB)을 더 포함할 수 있다. 메인 회로 기판(MCB)은 연성 회로 필름(FCB)과 접속되어 표시 패널(DP)과 전기적으로 연결될 수 있다. 연성 회로 필름(FCB)은 표시 패널(DP)에 접속되어 표시 패널(DP)과 메인 회로 기판(MCB)을 전기적으로 연결한다.

메인 회로 기판(MCB)은 복수의 구동 소자를 포함할 수 있다. 복수의 구동 소자는 표시 패널(DP)을 구동하기 위한 회로부를 포함할 수 있다. 연성 회로 필름(FCB) 상에는 구동칩(DIC)이 실장될 수 있다. 본 발명의 일 실시예에 따른 연성 회로 필름(FCB)은 하나로 도시되어 있으나, 이에 한정되는 것은 아니며, 복수 개로 제공되어 표시 패널(DP)에 접속될 수 있다. 도 2에서는 구동칩(DIC)이 연성 회로 필름(FCB) 상에 실장된 구조를 도시하였으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 구동칩(DIC)은 표시 패널(DP) 상에 직접 실장될 수 있다. 이 경우, 표시 패널(DP)의 구동칩(DIC)이 실장된 부분은 벤딩되어 표시 모듈(DM)의 후면에 배치될 수 있다. 또한, 구동칩(DIC)은 메인 회로 기판(MCB) 상에 직접 실장될 수도 있다.

입력 감지층(ISP)은 연성 회로 필름(FCB)을 통해 메인 회로 기판(MCB)과 전기적으로 연결될 수 있다. 그러나, 본 발명의 실시예는 이에 한정되지 않는다. 즉, 표시 모듈(DM)은 입력 감지층(ISP)을 메인 회로 기판(MCB)과 전기적으로 연결하기 위한 별도의 연성 회로 필름을 추가적으로 포함할 수 있다.

외부 케이스(EDC)는 윈도우(WM)와 결합되어 표시 장치(DD)의 외관을 정의할 수 있다. 외부 케이스(EDC)는 외부로부터 가해지는 충격을 흡수하며 표시 모듈(DM)로 침투되는 이물질/수분 등을 방지하여 외부 케이스(EDC)에 수용된 구성들을 보호한다. 한편, 본 발명의 일 예로, 외부 케이스(EDC)는 복수의 수납 부재들이 결합된 형태로 제공될 수 있다.

일 실시예에 따른 표시 장치(DD)는 표시 모듈(DM)을 동작시키기 위한 다양한 기능성 모듈을 포함하는 전자 모듈, 표시 장치(DD)의 전반적인 동작에 필요한 전원을 공급하는 전원 공급 모듈 및 외부 케이스(EDC)와 결합되어 표시 장치(DD)의 내부 공간을 분할하는 브라켓 등을 더 포함할 수 있다.

도 3은 도 2에 도시된 표시 모듈의 단면도이다.

도 3을 참조하면, 표시 모듈(DM)은 표시 패널(DP)과 입력 감지층(ISP)을 포함한다. 표시 패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-ED), 및 봉지층(ENP)을 포함한다. 별도로 도시되지 않았으나, 표시 패널(DP)은 반사 방지층, 굴절률 조절층 등과 같은 기능성 층들을 더 포함할 수 있다.

베이스층(BL)은 적어도 하나의 합성 수지층을 포함할 수 있다. 베이스층(BL)은 합성 수지층 이외에도 유리 재료층, 금속 재료층, 또는 유/무기 복합 재료층 등을 포함할 수 있다. 본 발명의 일 예로, 베이스층(BL)은 플렉서블한 층일 수 있다. 도 2을 참조하여 설명한 유효 영역(AA)과 비유효 영역(NAA)은 베이스층(BL)에 동일하게 정의될 수 있다.

회로 소자층(DP-CL)은 베이스층(BL) 상에 배치된다. 회로 소자층(DP-CL)은 적어도 하나의 중간 절연층과 회로 소자를 포함한다. 중간 절연층은 적어도 하나의 중간 무기층과 적어도 하나의 중간 유기층을 포함한다. 상기 회로 소자는 신호 라인들, 화소의 구동 회로 등을 포함한다.

표시 소자층(DP-ED)은 회로 소자층(DP-CL) 상에 배치된다. 표시 소자층(DP-ED)은 복수의 발광 소자들을 포함한다. 발광 소자들은 유기 발광 다이오드들을 포함할 수 있다. 표시 소자층(DP-ED)은 화소 정의막과 같은 유기막을 더 포함할 수 있다.

봉지층(ENP)은 표시 소자층(DP-ED)을 밀봉한다. 봉지층(ENP)은 적어도 하나의 무기층을 포함한다. 봉지층(ENP)은 적어도 하나의 유기층을 더 포함할 수 있다. 무기층은 수분/산소로부터 표시 소자층(DP-ED)을 보호하고, 유기층은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-ED)을 보호한다. 무기층은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층 및 실리콘 옥사이드층, 티타늄 옥사이드층, 또는 알루미늄 옥사이드층 등을 포함할 수 있다. 유기층은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.

입력 감지층(ISP)은 연속 공정에 의해 표시 패널(DP) 상에 형성될 수 있다. 본 발명의 일 예로, 입력 감지층(ISP)과 표시 패널(DP) 사이에는 접착 필름이 배치될 수도 있다. 입력 감지층(ISP)은 다층 구조를 가질 수 있다. 입력 감지층(ISP)은 단층 또는 다층의 절연층을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 입력 감지층(ISP)이 연속 공정에 의해 표시 패널(DP) 상에 직접 배치되는 경우, 입력 감지층(ISP)은 봉지층(ENP) 상에 직접 배치되고, 접착 필름이 입력 감지층(ISP)과 표시 패널(DP) 사이에 배치되지 않는다. 그러나, 다른 일 예로, 입력 감지층(ISP)과 표시 패널(DP) 사이에 접착 필름이 배치될 수 있다. 이 경우, 입력 감지층(ISP)은 표시 패널(DP)과 연속 공정에 의해 제조되지 않으며, 표시 패널(DP)과 별도의 공정을 통해 제조된 후, 접착 필름에 의해 표시 패널(DP)의 상면에 고정될 수 있다.

본 발명의 다른 일 예로, 표시 패널(DP)은 봉지 기판을 더 포함할 수도 있다. 봉지 기판은 표시 소자층(DP-ED) 상에 베이스층(BL)과 마주하도록 배치될 수 있다. 봉지 기판은 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합 재료 기판 등을 포함할 수 있다. 봉지 기판과 베이스층(BL) 사이에는 실런트가 배치되고, 실런트에 의하여 봉지 기판과 베이스층(BL)이 서로 결합될 수 있다. 실런트는 유기 접착제 또는 세라믹 접착재료인 프릿(frit) 등을 포함할 수도 있다. 표시 소자층(DP-ED)은 실런트 및 봉지 기판에 의하여 밀봉될 수 있다.

입력 감지층(ISP)이 연속 공정에 의해 표시 패널(DP) 상에 직접 배치되는 경우, 입력 감지층(ISP)은 봉지 기판 상에 직접 배치될 수 있다. 그러나, 다른 일 예로 입력 감지층(ISP)과 표시 패널(DP) 사이에 접착 필름이 배치되는 경우, 입력 감지층(ISP)은 접착 필름에 의해 봉지 기판의 상면에 고정될 수 있다.

도 4는 본 발명의 실시예들에 따른 입력 감지층의 구성을 나타낸 단면도이다. 도 5는 본 발명의 일 실시예에 따른 입력 감지층의 구성을 나타낸 평면도이다.

도 4 및 도 5를 참조하면, 본 발명의 일 실시예에 따른 입력 감지층(ISP)은 제1 감지 절연층(IIL1), 제1 도전층(ICL1), 제2 감지 절연층(IIL2), 제2 도전층(ICL2) 및 제3 감지 절연층(IIL3)을 포함할 수 있다. 제1 감지 절연층(IIL1)은 봉지층(ENP) 상에 직접 배치될 수 있다. 그러나, 본 발명의 일 실시예에서 제1 감지 절연층(IIL1)은 생략될 수 있다.

제1 도전층(ICL1) 및 제2 도전층(ICL2) 각각은 복수 개의 도전 패턴들을 포함한다. 도전 패턴들은 복수 개의 스캔 전극들(SE1_1 내지 SE1_n 및 SE2_1 내지 SE2_m) 및 이에 연결된 복수 개의 신호 라인들(SL1_1 내지 SL1_n 및 SL2_1 내지 SL2_m)을 포함할 수 있다.

제1 감지 절연층(IIL1) 내지 제3 감지 절연층(IIL3) 각각은 무기물 또는 유기물을 포함할 수 있다. 본 실시예에서 제1 감지 절연층(IIL1) 및 제2 감지 절연층(IIL2) 각각은 무기층일 수 있다. 무기층은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘 옥시나이트라이드, 지르코늄 옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 무기층의 두께는 1000옹스트롬 내지 4000옹스트롬일 수 있다.

제3 감지 절연층(IIL3)은 유기층일 수 있다. 유기층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 유기 물질을 포함하는 제3 감지 절연층(IIL3)은 외부로부터 수분 등이 제1 도전층(ICL1) 및 제2 도전층(ICL2) 상에 유입되는 것을 방지할 수 있다.

본 발명의 일 실시예에 따른 입력 감지층(ISP)은 감지 영역(TA) 및 감지 영역(TA)에 인접한 비감지 영역(NTA)을 포함한다. 본 발명의 일 예로, 감지 영역(TA)은 표시 모듈(DM, 도 2 참조)의 유효 영역(AA, 도 2 참조)의 적어도 일부와 대응될 수 있다. 본 발명의 일 예로, 감지 영역(TA)은 표시 모듈(DM)의 유효 영역(AA)에 대응되고, 비감지 영역(NTA)은 표시 모듈(DM)의 비유효 영역(NAA, 도 2 참조)에 대응될 수 있다.

복수 개의 감지 전극들(SE1_1 내지 SE1_n, SE2_1 내지 SE2_m)은 감지 영역(TA) 내에 배치되고, 복수 개의 신호 라인들(SL1_1 내지 SL1_n 및 SL2_1 내지 SL2_m)은 비감지 영역(NTA)에 배치될 수 있다. 여기서, n 및 m은 1보다 큰 자연수일 수 있다.

본 발명의 일 예로, 감지 전극들(SE1_1 내지 SE1_n, SE2_1 내지 SE2_m)은 스캔 전극들(SE1_1 내지 SE1_n) 및 센싱 전극들(SE2_1 내지 SE2_m)을 포함한다.

신호 라인들(SL1_1 내지 SL1_n 및 SL2_1 내지 SL2_m)은 스캔 전극들(SE1_1 내지 SE1_n)과 연결된 스캔 신호 라인들(SL1_1 내지 SL1_n) 및 센싱 전극들(SE2_1 내지 SE2_m)과 연결된 센싱 신호 라인들(SL2_1 내지 SL2_m)을 포함할 수 있다.

스캔 전극들(SE1_1 내지 SE1_n)과 센싱 전극들(SE2_1 내지 SE2_m)은 서로 교차한다. 스캔 전극들(SE1_1 내지 SE1_n)은 제1 방향(DR1)으로 나열되며, 각각이 제2 방향(DR2)으로 연장된다. 센싱 전극들(SE2_1 내지 SE2_m)은 제2 방향(DR2)으로 나열되며, 각각이 제1 방향(DR1)으로 연장된다.

상기한 입력 감지층(ISP)은 뮤추얼 캡(mutual-cap) 방식으로 좌표정보를 획득할 수 있다. 스캔 전극들(SE1_1 내지 SE1_n)과 센싱 전극들(SE2_1 내지 SE2_m) 사이에는 커패시터(capacitor)가 형성된다. 상기한 커패시터의 정전용량(capacitance)은 외부 입력(TC, 도 1 참조)에 의해 변화될 수 있다. 여기서, 정전용량의 변화량에 따라 입력 감지층(ISP)의 센싱 감도가 결정될 수 있다.

스캔 전극들(SE1_1 내지 SE1_n) 각각은 감지 영역(TA)에 배치된 제1 센서부들(SSP1) 및 제1 연결부들(CP1)을 포함한다. 본 발명의 일 예로, 제1 연결부들(CP1) 각각은 인접한 제1 센서부들(SSP1)을 연결한다. 하나의 스캔 전극에 포함된 제1 센서부들(SSP1)은 제1 연결부들(CP1)과 연결되어 제2 방향(DR2)으로 연장될 수 있다. 본 발명의 일 예로, 제2 연결부들(CP2) 각각은 인접한 제2 센서부들(SSP2)을 연결한다. 하나의 센싱 전극에 포함된 제2 센서부들(SSP2)은 제2 연결부들(CP2)과 연결되어 제1 방향(DR1)으로 연장될 수 있다.

스캔 전극들(SE1_1 내지 SE1_n) 및 센싱 전극들(SE2_1 내지 SE2_m) 각각은 메쉬 형상을 가질 수 있다. 스캔 전극들(SE1_1 내지 SE1_n) 및 센싱 전극들(SE2_1 내지 SE2_m) 각각이 메쉬 형상을 가짐으로써 표시 패널(DP, 도 2 참조)에 포함된 전극들과의 기생 정전용량이 감소될 수 있다.

메쉬 형상의 스캔 전극들(SE1_1 내지 SE1_n) 및 센싱 전극들(SE2_1 내지 SE2_m)은 은, 알루미늄, 구리, 크롬, 니켈, 티타늄 등을 포함할 수 있다. 그러나, 스캔 전극들(SE1_1 내지 SE1_n) 및 센싱 전극들(SE2_1 내지 SE2_m)을 형성하는 물질은 이에 한정되지는 않는다.

도 5에는 일 실시예에 따른 스캔 전극들(SE1_1 내지 SE1_n)과 센싱 전극들(SE2_1 내지 SE2_m)을 도시하였으나, 그 형상은 이에 제한되지 않는다. 본 발명의 일 실시예에서 스캔 전극들(SE1_1 내지 SE1_n)과 센싱 전극들(SE2_1 내지 SE2_m) 각각은 센서부와 연결부의 구분이 없는 형상(예컨대 바 형상)을 가질 수 있다. 또한, 마름모 형상의 제1 센서부들(SSP1)과 제2 센서부들(SSP2)을 예시적으로 도시하였으나, 이에 제한되지 않고, 제1 센서부들(SSP1)과 제2 센서부들(SSP2)은 서로 다른 다각형상을 가질 수 있다.

스캔 신호 라인들(SL1_1 내지 SL1_n) 및 센싱 신호 라인들(SL2_1 내지 SL2_m)은 비감지 영역(NTA)에 배치될 수 있다.

본 발명의 일 예로, 스캔 전극들(SE1_1 내지 SE1_n)은 4개의 스캔 전극들로 이루어진 복수의 그룹 스캔 전극들(GSE1 내지 GSEn/4)로 그룹 지어질 수 있다. 본 발명의 일 예로, 제1 그룹 스캔 전극(GSE1)은 스캔 전극들(SE1_1 내지 SE1_n) 중 제1 내지 제4 스캔 전극들(SE1_1 내지 SE1_4)을 포함한다. 제2 그룹 스캔 전극(GSE2)은 스캔 전극들(SE1_1 내지 SE1_n) 중 제5 내지 제8 스캔 전극들(SE1_5 내지 SE1_8)을 포함한다. 제n 그룹 스캔 전극(GSEn)은 스캔 전극들(SE1_1 내지 SE1_n) 중 제n-3 내지 제n 스캔 전극들(SE1_n-3 내지 SE1_n)을 포함한다. 다만, 이는 설명의 편의를 위한 것이고, 본 발명은 이에 한정되지 않는다. 그룹 스캔 전극들(GSE1 내지 GSEn/4) 각각은 스캔 전극들(SE1_1 내지 SE1_n) 중 적어도 두 개 이상의 스캔 전극들로 그룹 지어질 수 있다. 또한, 대안적으로 스캔 전극들(SE1_1 내지 SE1_n)은 그룹 스캔 전극들(GSE1 내지 GSEn/4)로 그룹 지어지지 않을 수도 있다.

입력 감지층(ISP)은 스캔 신호 라인들(SL1_1 내지 SL1_n) 및 센싱 신호 라인들(SL2_1 내지 SL2_m)의 일 단으로부터 연장되고, 비감지 영역(NTA)에 배치된 입력 패드들(I_PD)을 포함할 수 있다. 입력 패드들(I_PD)은 스캔 신호 라인들(SL1_1 내지 SL1_n) 및 센싱 신호 라인들(SL2_1 내지 SL2_m)과 전기적으로 연결될 수 있다. 본 발명의 일 예로, 입력 패드들(I_PD)은 스캔 신호 라인들(SL1_1 내지 SL1_n)이 전기적으로 연결되는 스캔 입력 패드(I_PD1) 및 센싱 신호 라인들(SL2_1 내지 SL2_m)이 전기적으로 연결되는 센싱 입력 패드(I_PD2)를 포함할 수 있다.

표시 장치(DD, 도 1 참조)는 입력 감지층(ISP)의 구동을 제어하는 감지 컨트롤러(ICP)를 더 포함할 수 있다.

본 발명의 일 예로, 감지 컨트롤러(ICP)는 입력 감지층(ISP)과 전기적으로 연결될 수 있다. 감지 컨트롤러(ICP)는 입력 패드들(I_PD)을 통해 송신 신호 라인들(SL1_1 내지 SL1_n) 및 수신 신호 라인들(SL2_1 내지 SL2_m)과 전기적으로 연결될 수 있다.

감지 컨트롤러(ICP)는 스캔 신호 라인들(SL1_1 내지 SL1_n)을 통해 스캔 전극들(SE1_1 내지 SE1_n)에 입력 스캔 신호들(ISS)을 송신한다. 입력 스캔 신호들(ISS)은 외부 입력(TC)을 감지하기 위해 스캔 전극들(SE1_1 내지 SE1_n)을 순차적으로 스캔하기 위한 신호이다. 본 발명의 일 예로, 감지 컨트롤러(ICP)는 각 그룹 스캔 전극(GSE1 내지 GSEn/4)에 포함된 스캔 전극들에 동시에 입력 스캔 신호들(ISS)을 송신한다. 이 경우, 그룹 스캔 전극들(GSE1 내지 GSEn/4)이 순차적으로 스캔될 수 있다. 다만, 본 발명은 이에 제한되지 않는다. 대안적으로, 감지 컨트롤러(ICP)는 스캔 전극들(SE1_1 내지 SE1_n) 을 순차적으로 스캔할 수도 있다.

감지 컨트롤러(ICP)는 센싱 전극들(SE2_1 내지 SE2_m)에 보상 신호(CS) 및 센싱 신호(SS)를 송신할 수 있다. 본 발명의 일 예로, 보상 신호(CS)는 스캔 전극들(SE1_1 내지 SE1_n)에 제공되는 입력 스캔 신호들(ISS)이 표시 패널(DP, 도 6 참조)에 미치는 영향을 줄이기 위한 신호일 수 있다. 센싱 신호(SS)는 외부 입력(TC)에 의한 입력 스캔 신호들(ISS)의 변화를 감지하기 위한 신호일 수 있다. 감지 컨트롤러(ICP)가 입력 감지층(ISP)에 제공하는 입력 스캔 신호들(ISS), 보상 신호(CS) 및 센싱 신호(SS)에 대하여는 도 7a 내지 도 12b에 대한 설명에서 후술하도록 한다.

감지 컨트롤러(ICP)는 외부 입력(TC)에 의한 스캔 전극들(SE1_1 내지 SE1_n)과 센싱 전극들(SE2_1 내지 SE2_m) 간의 정전용량의 변화량이 반영된 감지 신호(RS)를 센싱 전극들(SE2_1 내지 SE2_m)로부터 수신할 수 있다. 감지 컨트롤러(ICP)는 감지 신호(RS)를 토대로 외부 입력(TC)의 위치 등을 감지할 수 있다.

도 6은 본 발명의 일 실시예에 따른 표시 모듈의 액티브 영역의 일부에서의 단면도이다.

표시 모듈(DM)은 표시 패널(DP) 및 입력 감지층(ISP)을 포함한다. 표시 패널(DP)은 베이스층(BL), 회로 소자층(DP-CL), 표시 소자층(DP-ED) 및 봉지층(ENP)을 포함한다.

본 발명의 일 예로 베이스층(BL)은 합성 수지 필름을 포함할 수 있다. 합성 수지층은 열 경화성 수지를 포함할 수 있다. 베이스층(BL)은 다층 구조를 가질 수 있다. 예컨대 베이스층(BL)은 합성 수지층, 접착층, 및 합성 수지층의 3층 구조를 가질 수도 있다. 특히, 합성 수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 합성 수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그밖에 베이스층(BL)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.

베이스층(BL)의 상면에 적어도 하나의 무기층이 배치될 수 있다. 무기층은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘 옥시나이트라이드, 지르코늄 옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 회로 소자층(DP-CL)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.

회로 소자층(DP-CL)은 복수 개의 중간 절연층들 및 반도체 패턴, 도전 패턴, 신호라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 의해 중간 절연층, 반도체층 및 도전층을 형성할 수 있다. 이후, 포토리소그래피의 방식으로 중간 절연층, 반도체층 및 도전층을 선택적으로 패터닝할 수 있다. 이러한 방식으로 회로 소자층(DP-CL)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등을 형성할 수 있다.

회로 소자층(DP-CL)은 버퍼층(BFL), 제1 중간 절연층(100), 제2 중간 절연층(200), 제3 중간 절연층(300), 제4 중간 절연층(400), 제5 중간 절연층(500) 및 제6 중간 절연층(600)을 포함할 수 있다.

버퍼층(BFL)은 베이스층(BL)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 실리콘 옥사이드층 및 실리콘 나이트라이드층을 포함할 수 있으며, 실리콘 옥사이드층과 실리콘 나이트라이드층은 교번하게 적층될 수 있다.

반도체 패턴은 버퍼층(BFL) 상에 배치될 수 있다. 반도체 패턴은 폴리 실리콘을 포함할 수 있다. 그러나 실시예가 제한되지 않고, 반도체 패턴은 비정질 실리콘 또는 금속 산화물을 포함할 수도 있다.

도 6은 일부의 반도체 패턴을 도시한 것일 뿐이고, 평면 상에서 화소의 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 전도율이 높은 제1 반도체 영역과 전도율이 낮은 제2 반도체 영역을 포함할 수 있다. 제1 반도체 영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함한다. 제2 반도체 영역은 비-도핑영역이거나, 제1 반도체 영역 대비 낮은 농도로 도핑될 수 있다.

제1 반도체 영역의 전도성은 제2 반도체 영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 제2 반도체 영역은 실질적으로 트랜지스터의 채널(또는 액티브) 영역에 해당한다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 채널 영역일수 있고, 다른 일부분은 트랜지스터의 소스 영역 또는 드레인 영역일 수 있고, 또 다른 일부분은 연결 전극 또는 연결 신호 라인일 수 있다.

도 6에 도시된 것과 같이, 트랜지스터(TR)의 소스 영역(SE), 채널 영역(AE) 및 드레인 영역(DE)이 반도체 패턴으로부터 형성된다. 소스 영역(SE) 및 드레인 영역(DE)은 단면 상에서 채널 영역(AE)로부터 서로 반대 방향으로 연장될 수 있다. 도 6에는 반도체 패턴으로부터 형성된 연결 신호 라인(CSL)의 일부분을 도시하였다. 별도로 도시하지는 않았으나, 연결 신호 라인(CSL)은 평면 상에서 트랜지스터(TR)의 드레인 영역(DE)에 전기적으로 연결될 수 있다.

버퍼층(BFL) 상에는 제1 중간 절연층(100)이 배치된다. 제1 중간 절연층(100)은 복수 개의 화소들에 공통으로 중첩하며, 반도체 패턴을 커버한다. 제1 중간 절연층(100)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 중간 절연층(100)은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘 옥시나이트라이드, 지르코늄 옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 중간 절연층(100)은 단층의 실리콘 옥사이드층일 수 있다. 제1 중간 절연층(100)뿐만 아니라 후술하는 회로 소자층(DP-CL)의 중간 절연층들(200, 300, 400, 500, 600)은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.

제1 중간 절연층(100) 상에 트랜지스터(TR)의 게이트(GE)가 배치된다. 게이트(GE)는 금속 패턴의 일부분일 수 있다. 게이트(GE)는 채널 영역(AE)에 중첩할 수 있다. 반도체 패턴을 도핑하는 공정에서 게이트(GE)는 마스크로 기능할 수 있다.

제1 중간 절연층(100) 상에 게이트(GE)를 커버하는 제2 중간 절연층(200)이 배치된다. 제2 중간 절연층(200)은 화소들에 공통으로 중첩할 수 있다. 제2 중간 절연층(200)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 중간 절연층(200)은 단층의 실리콘 옥사이드층일 수 있다.

제2 중간 절연층(200) 상에 상부 전극(UE)이 배치된다. 상부 전극(UE)은 게이트(GE)와 중첩할 수 있다. 상부 전극(UE)은 금속 패턴의 일부분일 수 있다. 게이트(GE)의 일부분과, 그에 중첩하는 상부 전극(UE)은 커패시터를 정의할 수 있다. 본 발명의 일 실시예에서 상부 전극(UE)은 생략될 수도 있다.

제2 중간 절연층(200) 상에 상부 전극(UE)을 커버하는 제3 중간 절연층(300)이 배치된다. 제3 중간 절연층(300)은 화소들에 공통으로 중첩할 수 있다. 제3 중간 절연층(300)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제3 중간 절연층(300)은 단층의 실리콘 옥사이드층일 수 있다.

제3 중간 절연층(300) 상에 제1 연결 전극(CNE1)이 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 내지 제3 중간 절연층(100, 200, 300)을 관통하는 제1 컨택홀(CNT-1)을 통해 연결 신호 라인(CSL)에 접속될 수 있다.

제3 중간 절연층(300) 상에 제4 중간 절연층(400)이 배치될 수 있다. 제4 중간 절연층(400)은 단층의 실리콘 옥사이드층일 수 있다.

제4 중간 절연층(400) 상에 제5 중간 절연층(500)이 배치된다. 제5 중간 절연층(500)은 유기층일 수 있다. 제5 중간 절연층(500) 상에 제2 연결 전극(CNE2)이 배치될 수 있다. 제2 연결 전극(CNE2)은 제4 및 제5 중간 절연층(400, 500)을 관통하는 제2 컨택홀(CNT-2)을 통해 제1 연결 전극(CNE1)에 접속될 수 있다.

제5 중간 절연층(500) 상에 제2 연결 전극(CNE2)을 커버하는 제6 중간 절연층(600)이 배치된다. 제6 중간 절연층(600)은 유기층일 수 있다.

회로 소자층(DP-CL) 상에는 표시 소자층(DP-ED)이 형성될 수 있다. 본 발명의 일 예로 표시 소자층(DP-ED)은 발광 소자(ED) 및 화소 정의막(PDL)을 포함할 수 있다.

발광 소자(ED)는 회로 소자층(DP-CL) 상에 배치된 제1 전극(EL1), 제1 전극(EL1) 상에 배치된 발광층(EML) 및 발광층(EML) 상에 배치된 제2 전극(EL2)을 포함할 수 있다.

제6 중간 절연층(600) 상에 제1 전극(EL1)이 배치된다. 제1 전극(EL1)은 제6 중간 절연층(600)을 관통하는 제3 컨택홀(CNT-3)을 통해 제2 연결 전극(CNE2)에 연결된다.

화소 정의막(PDL)은 제6 중간 절연층(600) 상에 배치되며, 제1 전극(EL1)의 일부분을 커버할 수 있다. 화소 정의막(PDL)에는 화소 개구부가 정의된다. 화소 개구부는 제1 전극(EL1)의 적어도 일부분을 노출시킨다. 본 발명의 일 예로, 발광 영역(PXA)은 화소 개구부에 의해 노출된 제1 전극(EL1)의 일부 영역에 대응될 수 있다. 비발광 영역(NPXA)은 발광 영역(PXA)을 에워쌀 수 있다.

제1 전극(EL1) 상에 발광층(EML)이 배치된다. 발광층(EML)은 화소 개구부에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들 각각에 분리되어 배치될 수 있다. 발광층(EML)은 형광 물질 또는 인광 물질을 포함하는 발광 물질을 포함할 수 있다. 발광 물질은 유기 발광 물질이나 무기 발광 물질을 포함할 수 있으며, 어느 하나로 제한되지 않는다.

발광층(EML) 상에 제2 전극(EL2)이 배치된다. 제2 전극(EL2)은 일체의 형상을 갖고, 복수 개의 화소들에 공통적으로 배치된다.

본 발명의 일 예로 발광 소자(ED)는 정공 제어층 및 전자 제어층을 더 포함할 수 있다. 정공 제어층은 제1 전극(EL1)과 발광층(EML) 사이에 배치되고, 정공 주입층을 더 포함할 수 있다. 전자 제어층은 발광층(EML)과 제2 전극(EL2) 사이에 배치되고, 전자 주입층을 더 포함할 수 있다.

봉지층(ENP)은 표시 소자층(DP-ED) 상에 배치될 수 있다. 봉지층(ENP)은 제2 전극(EL2) 상에 배치될 수 있다.

봉지층(ENP)은 복수 개의 화소들에 공통적으로 배치된다. 본 실시예에서 봉지층(ENP)은 제2 전극(EL2)을 직접 커버할 수 있다. 본 발명의 일 실시예에서, 봉지층(ENP)과 제2 전극(EL2) 사이에는, 제2 전극(EL2)을 커버하는 캡핑층이 더 배치될 수 있다. 이때 봉지층(ENP)은 캡핑층을 직접 커버할 수 있다.

봉지층(ENP)은 제1 무기층(IML1), 유기층(OL) 및 제2 무기층(IML2)을 포함할 수 있다. 제1 무기층(IML1) 및 제2 무기층(IML2)은 수분 및 산소로부터 발광 소자(ED)를 보호하고, 유기층(OL)은 먼지 입자와 같은 이물질로부터 발광 소자(ED)를 보호한다. 제1 무기층(IML1) 및 제2 무기층(IML2)은 실리콘 나이트라이드층, 실리콘 옥시나이트라이드층, 실리콘 옥사이드층, 티타늄 옥사이드층, 또는 알루미늄 옥사이드층 등을 포함할 수 있다. 유기층(OL)은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.

제1 무기층(IML1)은 발광 소자(ED) 상에 배치될 수 있다. 유기층(OL)은 제1 무기층(IML1) 상에 배치된다.

제2 무기층(IML2)은 유기층(OL) 상에 배치될 수 있다.

입력 감지층(ISP)은 표시 패널(DP) 상에 형성될 수 있다. 입력 감지층(ISP)은 제1 감지 절연층(IIL1), 제1 도전층(ICL1), 제2 감지 절연층(IIL2), 제2 도전층(ICL2) 및 제3 감지 절연층(IIL3)을 포함할 수 있다.

제1 감지 절연층(IIL1)은 봉지층(ENP) 상에 직접 배치될 수 있다. 예를 들어, 제1 감지 절연층(IIL1)은 제2 무기층(IML2)과 직접 접촉될 수 있다. 제1 감지 절연층(IIL1)은 단층 또는 다층 구조를 가질 수 있다.

제1 도전층(ICL1)은 제1 감지 절연층(IIL1) 상에 배치될 수 있다. 제2 감지 절연층(IIL2)은 제1 도전층(ICL1) 상에 배치될 수 있다. 제2 감지 절연층(IIL2)은 유기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다.

제2 도전층(ICL2)은 제2 감지 절연층(IIL2) 상에 배치될 수 있다. 제1 도전층(ICL1) 및 제2 도전층(ICL2) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다. 단층 구조의 도전층은 전극층 또는 투명 도전층을 포함할 수 있다.

제1 도전층(ICL1) 및 제2 도전층(ICL2)은 제1 센서부들(SSP1), 제2 센서부들(SSP2), 제1 연결부들(CP1), 제2 연결부들(CP2) 등을 포함할 수 있다. 본 발명의 일 예로, 제1 도전층(ICL1)은 제2 연결부들(CP2)을 포함할 수 있다. 제2 도전층(ICL2)은 제1 센서부들(SSP1), 제2 센서부들(SSP2) 및 제1 연결부들(CP1, 도 5 참조)을 포함할 수 있다. 다만, 제1 도전층(ICL1)에 제1 센서부들(SSP1), 제2 센서부들(SSP2) 및 제1 연결부들(CP1)이 포함되고, 제2 도전층(ICL2)에 제2 연결부들(CP2)이 포함될 수도 있다.

제3 감지 절연층(IIL3)은 제2 도전층(ICL2) 상에 배치될 수 있다. 제3 감지 절연층(IIL3)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다.

본 발명의 일 예로, 제1 및 제2 센서부들(SSP1, SSP2), 제1 및 제2 연결부들(CP1, CP2)은 비발광 영역(NPXA) 내에 배치될 수 있다.

본 발명의 일 예로, 입력 감지층(ISP)에 포함된 제1 도전층(ICL1) 및 제2 도전층(ICL2)과 표시 패널(DP)에 포함된 전극층 간에 커패시터가 형성될 수 있다. 상기한 커패시터를 통하여, 표시 패널(DP)의 전극층에 인가되는 전압 등의 신호가 감지 컨트롤러(ICP, 도 5 참조)로부터 제1 도전층(ICL1) 및 제2 도전층(ICL2)에 제공되는 입력 스캔 신호들(ISS) 및 보상 신호(CS)에 의하여 영향을 받을 수 있다. 본 발명의 일 예로, 표시 패널(DP)의 전극층은 제2 전극(EL2)을 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 않는다. 예를 들어, 전극층은 제2 전극(EL2) 이외에 표시 소자층(DP-ED)에 포함된 전극(즉, 제1 전극(EL1)) 또는 회로 소자층(DP-CL)에 포함된 전극들을 포함할 수도 있다. 입력 스캔 신호들(ISS) 및 보상 신호(CS)가 표시 패널(DP)의 전극층에 미치는 영향에 대하여는 도 7a 내지 도 12b에 대한 설명에서 후술하도록 한다.

도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 입력 감지층에 제공되는 신호들을 설명하기 위한 타이밍도들이다.

도 5, 7a 및 도 7b를 참조하면, 감지 컨트롤러(ICP, 도 5 참조)는 외부 입력(TC, 도 1 참조)을 감지하는 복수 개의 센싱 프레임들을 포함한다. 도 7a에서는 복수 개의 센싱 프레임 중 제1 센싱 프레임을 예시적으로 도시하였다.

제1 센싱 프레임(SF1)동안 감지 컨트롤러(ICP)는 스캔 전극들(SE1_1 내지 SE1_n)에 복수의 입력 스캔 신호들(ISS1 내지 ISSn)을 전송하고, 센싱 전극들(SE2_1 내지 SE2_m)에 보상 신호(CS) 또는 센싱 신호(SS)를 전송한다.

본 발명의 일 예로, 감지 컨트롤러(ICP)는 각 그룹 스캔 전극들에 포함된 스캔 전극들에 동시에 입력 스캔 신호들을 송신한다. 즉, 각 그룹 스캔 전극들에 4개의 스캔 전극들이 포함될 경우, 감지 컨트롤러(ICP)는 각 그룹 스캔 전극에 포함된 4개의 스캔 전극들에 동시에 입력 스캔 신호들을 송신할 수 있다.

본 발명의 일 예로, 제1 센싱 프레임(SF1)은 복수의 그룹 스캔 구간들(GSP1 내지 GSPn/4)을 포함한다. 각각의 그룹 스캔 구간들(GSP1 내지 GSPn/4)은 감지 컨트롤러(ICP)가 각 그룹 스캔 전극에 입력 스캔 신호들을 송신하는 구간이다. 본 발명의 일 예로, 감지 컨트롤러(ICP)는 제1 그룹 스캔 구간(GSP1)동안 제1 그룹 스캔 전극(GSE1)에 포함된 제1 내지 제4 스캔 전극들(SE1_1 내지 SE1_4)에 제1 내지 제4 입력 스캔 신호들(ISS1 내지 ISS4)을 각각 송신한다. 감지 컨트롤러(ICP)는 제2 그룹 스캔 구간(GSP2)동안 제2 그룹 스캔 전극(GSE2)에 포함된 제5 내지 제8 스캔 전극들(SE1_5 내지 SE1_8)에 제5 내지 제8 입력 스캔 신호들(ISS5 내지 ISS8)을 각각 송신한다. 감지 컨트롤러(ICP)는 제n/4 그룹 스캔 구간(GSPn/4)동안 제n/4 그룹 스캔 전극(GSEn/4)에 포함된 제n-3 내지 제n 스캔 전극들(SE1_n-3 내지 SE1_n)에 동시에 제n-3 내지 제n 입력 스캔 신호들(ISSn-3 내지 ISSn)을 각각 송신한다.

본 발명의 일 예로, 각각의 그룹 스캔 구간들(GSP1 내지 GSPn/4)은 복수의 스캔 구간들을 포함한다. 본 발명의 일 예로, 각각의 그룹 스캔 구간들(GSP1 내지 GSPn/4)에 포함된 스캔 구간들의 개수는 각각의 그룹 스캔 전극들(GSE1 내지 GSEn/4)에 포함된 스캔 전극들의 개수에 대응하여 결정될 수 있다. 본 발명의 일 예로, 각각의 그룹 스캔 전극들(GSE1 내지 GSEn/4)에 4개의 스캔 전극들이 포함되는 경우, 각각의 그룹 스캔 구간들(GSP1 내지 GSPn/4)에 4개의 스캔 구간들이 포함될 수 있다. 이하, 도 7a 내지 도 10b에 대한 설명에서는, 각각의 그룹 스캔 전극들(GSE1 내지 GSEn/4)에 4개의 스캔 전극들이 포함되고, 각각의 그룹 스캔 구간들(GSP1 내지 GSPn/4)에 4개의 스캔 구간들이 포함되는 것으로 설명한다.

이때, 감지 컨트롤러(ICP)가 각 스캔 구간들(SP1 내지 SP4) 내에서 해당 그룹 스캔 전극들(GSE1 내지 GSEn/4)에 포함된 스캔 전극들 중 어느 하나의 스캔 전극(예를 들어, 제1 스캔 전극)에 송신하는 입력 스캔 신호(예를 들어, 제1 입력 스캔 신호)는, 해당 그룹 스캔 전극(GSE1 내지 GSEn/4)에 포함된 스캔 전극들 중 다른 스캔 전극들(예를 들어, 제4 스캔 전극)에 송신하는 입력 스캔 신호들(예를 들어, 제4 입력 스캔 신호)와 다른 위상을 가질 수 있다. 본 발명의 일 예로, 입력 스캔 신호 중 포지티브 위상(positive phase, PSS)을 갖는 신호를 정상 스캔 신호라 지칭하고, 리버스 위상(reverse phase, RSS)을 갖는 신호를 역상 스캔 신호라고 지칭한다. 각 스캔 구간들(SP1 내지 SP4) 내에서 감지 컨트롤러(ICP)가 정상 스캔 신호를 제공하는 스캔 전극들을 정상 스캔 전극이라 지칭한다. 각 스캔 구간들(SP1 내지 SP4) 내에서 감지 컨트롤러(ICP)가 역상 스캔 신호를 제공하는 스캔 전극들을 역상 스캔 전극이라 지칭한다. 본 발명의 일 예로, 각 그룹 스캔 전극(GSE1 내지 GSEn/4) 내에서 정상 스캔 전극의 개수가 k일 때, 역상 스캔 전극의 개수는 j일 수 있다. 여기서, k및 j는 1 이상의 자연수이고, 서로 다른 수일 수 있다.

본 발명의 일 예로, 감지 컨트롤러(ICP)는 제1 센싱 프레임(SF1)동안 센싱 전극들(SE2_1 내지 SE2_m) 중 i개의 센싱 전극들에 각각 보상 신호(CS)를 제공할 수 있다. 감지 컨트롤러(ICP)는 제1 센싱 프레임(SF1) 동안 센싱 전극들(SE2_1 내지 SE2_m) 중 상기한 i개의 센싱 전극들을 제외한 나머지 센싱 전극들에 센싱 신호(SS)를 제공할 수 있다. 여기서, i는 1 이상의 자연수일 수 있다.

본 발명의 일 예로, 보상 신호(CS)가 포지티브 위상(PSS) 및 리버스 위상(RSS) 중 어느 위상을 갖는지는 상기한 k 및 j에 따라 결정될 수 있다. 또한, i는 k와 j 및 보상 신호(CS)의 크기(CSV)와 입력 센싱 신호들(ISS1 내지 ISSn)의 크기(SSV)에 따라 결정될 수 있다.

본 발명의 일 예로, k가 j보다 크면, 보상 신호(CS)는 리버스 위상(RSS)을 갖는다. 본 발명의 일 예로, k가 j보다 클 때, 보상 신호(CS)의 크기(CSV)가 입력 센싱 신호의 크기(SSV)의 1/h배이면, 센싱 전극들(SE2_1 내지 SE2_m) 중 리버스 위상(RSS)을 갖는 보상 신호(CS)가 센싱 스캔 신호로서 제공되는 센싱 전극들의 개수인 i는 아래의 수학식 1을 만족한다. 본 발명의 일 예로, h는 0보다 큰 정수일 수 있다. 또한, h는 0보다 큰 유리수일 수 있다.

[수학식 2]

여기서, i는 보상 신호(CS)가 센싱 스캔 신호로서 제공되는 센싱 전극들의 개수이며, k는 정상 스캔 전극의 개수, j는 역상 스캔 전극의 개수이고, h는 입력 센싱 신호의 크기(SSV) 대비 보상 신호(CS)의 크기(CSV)의 비율이다.

본 발명의 일 예로, k가 j보다 클 때, 보상 신호(CS)의 크기(CSV)와 입력 센싱 신호의 크기(SSV)가 동일하면, h는 1이다. 이때, 센싱 전극들(SE2_1 내지 SE2_m) 중 리버스 위상(RSS)을 갖는 보상 신호(CS)가 센싱 스캔 신호로서 제공되는 센싱 전극들의 개수인 i는 k-j이다.

본 발명의 일 예로, k가 j보다 작으면, 보상 신호(CS)는 포지티브 위상(PSS)을 갖는다. 본 발명의 일 예로, k가 j보다 작을 때, 보상 신호(CS)의 크기(CSV)가 입력 센싱 신호의 크기(SSV)의 1/h배이면, 센싱 전극들(SE2_1 내지 SE2_m) 중 포지티브 위상(PSS)을 갖는 보상 신호(CS)가 센싱 스캔 신호로서 제공되는 센싱 전극들의 개수인 i는 아래의 수학식 2를 만족한다.

[수학식 2]

여기서, i는 보상 신호(CS)가 센싱 스캔 신호로서 제공되는 센싱 전극들의 개수이며, k는 정상 스캔 전극의 개수이고, j는 역상 스캔 전극의 개수이고, h는 입력 센싱 신호의 크기(SSV) 대비 보상 신호(CS)의 크기(CSV)의 비율이다.

본 발명의 일 예로, k가 j보다 작을 때, 보상 신호(CS)의 크기(CSV)와 입력 센싱 신호의 크기(SSV)가 동일하면, h는 1이다. 이때, 센싱 전극들(SE2_1 내지 SE2_m) 중 포지티브 위상(PSS)을 갖는 보상 신호(CS)가 센싱 스캔 신호로서 제공되는 센싱 전극들의 개수인 i는 j-k이다.

본 발명의 일 예로, 도 7b에는 제1 그룹 스캔 구간(GSP1)동안 감지 컨트롤러(ICP)가 제1 내지 제4 스캔 전극들(SE1_1 내지 SE1_4)에 각각 송신하는 제1 내지 제4 입력 스캔 신호들(ISS1 내지 ISS4)이 도시되어 있다. 또한, 도 7b에는 제1 그룹 스캔 구간(GSP1)동안 감지 컨트롤러(ICP)가 제1 내지 제m 센싱 전극들(SE2_1 내지 SE2_m)에 송신하는 보상 신호(CS) 및 센싱 신호(SS)가 도시되어 있다. 본 발명의 일 예로, 도 7b에는 k는 3이고, j는 1이며, 보상 신호(CS)의 크기(CSV)가 제1 내지 제4 입력 센싱 신호들(ISS1 내지 ISS4)의 크기(SSV)와 동일한 경우의 타이밍도가 도시되어 있다.

구체적으로, 도 7b를 참조하면, 제1 스캔 구간(SP1)에서 감지 컨트롤러(ICP)는 제1 내지 제3 스캔 전극들(SE1_1 내지 SE1_3)에 각각 포지티브 위상(PSS)을 갖는 제1 내지 제3 입력 스캔 신호들(ISS1 내지 ISS3)을 송신한다. 제1 스캔 구간(SP1)에서 감지 컨트롤러(ICP)는 제4 스캔 전극(SE1_4)에 리버스 위상(RSS)을 갖는 제4 입력 스캔 신호(ISS4)를 송신한다. 본 발명의 일 예로, 제1 스캔 구간(SP1)에서, 제1 내지 제3 입력 스캔 신호들(ISS1 내지 ISS3) 각각은 제4 입력 스캔 신호(ISS4)와 크기는 같고, 위상은 반대인 신호일 수 있다.

본 발명의 일 예로, 제2 스캔 구간(SP2)에서 감지 컨트롤러(ICP)는 제1, 제2 및 제4 스캔 전극들(SE1_1, SE1_2, SE1_4)에 각각 포지티브 위상(PSS)을 갖는 제1, 제2 및 제4 입력 스캔 신호들(ISS1, ISS2, ISS4)을 송신한다. 제2 스캔 구간(SP2)에서 감지 컨트롤러(ICP)는 제3 스캔 전극(SE1_3)에 리버스 위상(RSS)을 갖는 제3 입력 스캔 신호(ISS3)를 송신한다. 본 발명의 일 예로, 제2 스캔 구간(SP2)에서, 제1, 제2 및 제4 입력 스캔 신호들(ISS1, ISS2 및 ISS4)은 제3 입력 스캔 신호(ISS3)와 크기는 같고, 위상은 반대인 신호일 수 있다.

본 발명의 일 예로, 제3 스캔 구간(SP3)에서 감지 컨트롤러(ICP)는 제1, 제3 및 제4 스캔 전극들(SE1_1, SE1_3, SE1_4)에 각각 포지티브 위상(PSS)을 갖는 제1, 제3 및 제4 입력 스캔 신호들(ISS1, ISS3, ISS4)을 송신한다. 제3 스캔 구간(SP3)에서 감지 컨트롤러(ICP)는 제2 스캔 전극(SE1_2)에 리버스 위상(RSS)을 갖는 제2 입력 스캔 신호(ISS2)를 송신한다. 본 발명의 일 예로, 제3 스캔 구간(GSP3)에서, 제1, 제3 및 제4 입력 스캔 신호들(ISS1, ISS3 및 ISS4)은 제2 입력 스캔 신호(ISS2)와 크기는 같고, 위상은 반대인 신호일 수 있다.

본 발명의 일 예로, 제4 스캔 구간(SP4)에서 감지 컨트롤러(ICP)는 제2 내지 제4 스캔 전극들(SE1_2, SE1_3, SE1_4)에 각각 포지티브 위상(PSS)을 갖는 제2 내지 제4 입력 스캔 신호들(ISS2, ISS3, ISS4)을 송신한다. 제4 스캔 구간(SP4)에서 감지 컨트롤러(ICP)는 제1 스캔 전극(SE1_1)에 리버스 위상(RSS)을 갖는 제1 입력 스캔 신호(ISS1)를 송신한다. 본 발명의 일 예로, 제4 스캔 구간(SP4)에서, 제2 내지 제4 입력 스캔 신호들(ISS2, ISS3, ISS4)은 제1 입력 스캔 신호(ISS1)와 크기는 같고, 위상은 반대인 신호일 수 있다.

도 7b에 도시된 바와 같이, k는 3이고, j는 1이며, 제1 내지 제4 입력 스캔 신호들(ISS1, ISS2, ISS3, ISS4)과 보상 신호(CS)의 크기가 동일한 경우, 보상 신호(CS)가 제공되는 센싱 전극들의 개수는 수학식 1에 따라 2개로 결정될 수 있다.

본 발명의 일 예로, 감지 컨트롤러(ICP)는 제1 센싱 프레임(SF1) 동안 리버스 위상(RSS)을 갖는 보상 신호(CS)를 제1 센싱 전극(SE2_1, 도 5 참조) 및 제2 센싱 전극(SE2_2, 도 5 참조)에 제공할 수 있다. 제1 센싱 프레임(SF1)동안 감지 컨트롤러(ICP)는 센싱 신호(SS)를 제3 내지 제m 센싱 전극들(SE2_3 내지 SE2_m, 도 5 참조)에 제공할 수 있다.

본 발명의 일 예로, 감지 컨트롤러(ICP)가 제1 및 제2 센싱 전극들(SE2_1, SE2_2)에 리버스 위상(RSS)을 갖는 보상 신호(CS)를 제공함으로써, 제1 그룹 스캔 구간(GSP1)동안 입력 감지층(ISP)에 제공되는 포지티브 위상(PSS)을 갖는 신호들과 리버스 위상(RSS)을 갖는 신호들의 개수가 같게 된다. 구체적으로, 제1 스캔 구간(SP1)에서는 3개의 신호들(ISS1, ISS2, ISS3)이 포지티브 위상(PSS)을 갖고, 3개의 신호들(ISS4, PS1, PS2)이 리버스 위상(RSS)을 갖는다. 제2 스캔 구간(SP2)에서는 3개의 신호들(ISS1, ISS2, ISS4)이 포지티브 위상(PSS)을 갖고, 3개의 신호들(ISS3, PS1, PS2)이 리버스 위상(RSS)을 갖는다. 제3 스캔 구간(SP3)에서는 3개의 신호들(ISS1, ISS3, ISS4)이 포지티브 위상(PSS)을 갖고, 3개의 신호들(ISS2, PS1, PS2)이 리버스 위상(RSS)을 갖는다. 제4 스캔 구간(SP4)에서는 3개의 신호들(ISS2, ISS3, ISS4)이 포지티브 위상(PSS)을 갖고, 3개의 신호들(ISS1, PS1, PS2)이 리버스 위상(RSS)을 갖는다. 이때, 제1 내지 제4 입력 스캔 신호들(ISS1, ISS2, ISS3, ISS4)과 보상 신호(CS)의 크기가 동일하므로, 제1 그룹 스캔 구간(GSP1)동안 포지티브 위상(PSS)을 갖는 신호들이 표시 패널(DP, 도 6 참조)의 전극층을 통해 표시 패널(DP)에 미치는 영향과, 리버스 위상(RSS)을 갖는 신호들이 이 표시 패널(DP)에 미치는 영향이 서로 상쇄될 수 있다. 이를 통해, 외부 입력(TC, 도 1 참조)을 감지하기 위해 입력 감지층(ISP)에 제공되는 신호들과 무관하게 표시 패널(DP)에서 표시되는 영상(IM, 도 1 참조)의 표시 품질의 신뢰성을 유지할 수 있다.

도 7c를 참조하면, 도 7c에는 k가 j보다 작고, 제1 내지 제4 입력 스캔 신호들(ISS1, ISS2, ISS3, ISS4)과 보상 신호(CS)의 크기가 동일한 경우의 타이밍도가 도시되어 있다. 이하, 도 7a 및 도 7b를 참조하여 설명한 구성 및 신호와 동일한 구성 및 신호에 대하여는 동일한 도면 부호를 부여하고 설명은 생략하기로 한다.

도 7c에 도시된 바와 같이, k는 1이고, j는 3이며, 제1 내지 제4 입력 스캔 신호들(ISS1, ISS2, ISS3, ISS4)과 보상 신호(CSa)의 크기가 동일한 경우, 보상 신호(CSa)가 제공되는 센싱 전극들의 개수는 수학식 2에 따라 2개로 결정될 수 있다. 따라서, 감지 컨트롤러(ICP)는 포지티브 위상(PSS)을 갖는 보상 신호(CSa)를 2개의 센싱 전극에 제공할 수 있다.

본 발명의 일 예로, 감지 컨트롤러(ICP)는 제1 센싱 프레임(SF1)동안 포지티브 위상(PSS)을 갖는 보상 신호(CSa)를 제1 센싱 전극(SE2_1) 및 제2 센싱 전극(SE2_2)에 제공할 수 있다. 감지 컨트롤러(ICP)는 센싱 전극들(SE2_1 내지 SE2_m) 중 2 개의 센싱 전극을 제외한 나머지 센싱 전극에 센싱 신호(SS)를 제공할 수 있다. 본 발명의 일 예로, 제1 센싱 프레임(SF1)동안 감지 컨트롤러(ICP)는 센싱 신호(SS)를 제1 및 제2 센싱 전극들(SE2_1, SE2_2)을 제외한 제3 내지 제m 센싱 전극들(SE2_3 내지 SE2_m)에 제공할 수 있다. 다만, 감지 컨트롤러(ICP)가 보상 신호(Csa)를 제공하는 센싱 스캔 전극들의 위치는 하나의 센싱 프레임 단위로 달라질 수 있다. 이에 대한 설명은 도 9에 대한 설명에서 후술하도록 한다.

본 발명의 일 예로, 감지 컨트롤러(ICP)가 제1 및 제2 센싱 전극들(SE2_1, SE2_2)에 포지티브 위상(PSS)을 갖는 보상 신호(CSa)를 제공함으로써, 제1 그룹 스캔 구간(GSP1)동안 입력 감지층(ISP)에 제공되는 포지티브 위상(PSS)을 갖는 신호들과 리버스 위상(RSS)을 갖는 신호들의 개수가 같게 된다. 구체적으로, 제1 스캔 구간(SP1)에서는 3개의 신호들(ISSa_1, ISSa_2, ISSa_3)이 리버스 위상(RSS)을 갖고, 3개의 신호들(ISSa_4, PS1, PS2)이 포지티브 위상(PSS)을 갖는다. 제2 스캔 구간(SP2)에서는 3개의 신호들(ISSa_1, ISSa_2, ISSa_4)이 리버스 위상(RSS)을 갖고, 3개의 신호들(ISSa_3, PS1, PS2)이 포지티브 위상(PSS)을 갖는다. 제3 스캔 구간(SP3)에서는 3개의 신호들(ISSa_1, ISSa_3, ISSa_4)이 리버스 위상(RSS)을 갖고, 3개의 신호들(ISSa_2, PS1, PS2)이 포지티브 위상(PSS)을 갖는다. 제4 스캔 구간(SP4)에서는 3개의 신호들(ISSa_2, ISSa_3, ISSa_4)이 리버스 위상(RSS)을 갖고, 3개의 신호들(ISSa_1, PS1, PS2)이 포지티브 위상(PSS)을 갖는다. . 이때, 제1 내지 제4 입력 스캔 신호들(ISS1, ISS2, ISS3, ISS4)과 보상 신호(CS)의 크기가 동일하므로, 제1 그룹 스캔 구간(GSP1)동안 포지티브 위상(PSS)을 갖는 신호들이 표시 패널(DP, 도 6 참조)의 전극층을 통해 표시 패널(DP)에 미치는 영향과, 리버스 위상(RSS)을 갖는 신호들이 이 표시 패널(DP)에 미치는 영향이 서로 상쇄될 수 있다.

도 8a 및 도 8b는 본 발명의 일 실시예에 따른 보상 신호의 크기와 보상 신호가 제공되는 센싱 전극들의 개수와의 관계를 설명하기 위한 타이밍도들이다.

도 8a 및 도 8b를 참조하면, 도 8a 및 도 8b에는 k는 3이고, j는 1이며, 보상 신호(CSb)의 크기(CSV_a)가 입력 센싱 신호들의 크기(SSV)보다 작은 경우의 타이밍도가 도시되어 있다. 이하, 도 7a 및 도 7b를 참조하여 설명한 구성 및 신호와 동일한 구성 및 신호에 대하여는 동일한 도면 부호를 부여하고 설명은 생략하기로 한다.

도 8a 및 도 8b를 참조하면, k는 3이고, j는 1이며, 보상 신호(CSb)의 크기(CSV_a)가 제1 내지 제4 입력 스캔 신호들(ISS1, ISS2, ISS3, ISS4)의 크기(SSV)보다 h배만큼 작으므로, 보상 신호(CSb)가 제공되는 센싱 전극들의 개수는 수학식 1에 따라 h배만큼 증가할 수 있다. 본 발명의 일 예로, 제1 내지 제4 입력 스캔 신호들(ISS1, ISS2, ISS3, ISS4)의 크기(SSV) 대비 보상 신호(CSb)의 크기(CSV_a)가 2배만큼 작은 경우, 보상 신호(CSb)가 제공되는 센싱 전극들의 개수는 4로 결정될 수 있다.

본 발명의 일 예로, 감지 컨트롤러(ICP)는 제1 내지 제4 센싱 전극들(SE2_1, SE2_2, SE2_3, SE2_4)에 리버스 위상(RSS)을 갖는 보상 신호(CSb)를 제공한다. 제1 그룹 스캔 구간(GSP1)동안 입력 감지층(ISP)에 제공되는 제1 내지 제4 입력 스캔 신호들(ISS1, ISS2, ISS3, ISS4)은 3개의 포지티브 위상(PSS)을 갖고, 1개의 리버스 위상(RSS)을 갖는다. 이때, 리버스 위상(RSS)을 갖는 보상 신호(CSb)의 크기(CSV_a)는 제1 내지 제4 입력 스캔 신호들(ISS1, ISS2, ISS3, ISS$)의 크기(SSV)의 절반이므로, 제1 그룹 스캔 구간(GSP1)동안 포지티브 위상(PSS)을 갖는 신호들이 표시 패널(DP, 도 6 참조)의 전극층을 통해 표시 패널(DP)에 미치는 영향과, 리버스 위상(RSS)을 갖는 신호들이 이 표시 패널(DP)에 미치는 영향이 서로 상쇄될 수 있다.

도 9는 본 발명의 일 실시예에 따른 보상 신호가 제공되는 센싱 전극들의 위치를 설명하기 위한 타이밍도이다.

도 7a 및 도 9를 참조하면, 감지 컨트롤러(ICP, 도 5 참조)는 적어도 하나의 센싱 프레임들을 단위로 보상 신호가 인가되는 센싱 전극들을 변경할 수 있다.

본 발명의 일 예로, 제1 센싱 프레임(SF1)에서 감지 컨트롤러(ICP)가 보상 신호(CS)를 송신하는 센싱 전극들과 제2 센싱 프레임(SF2)에서 감지 컨트롤러(ICP)가 보상 신호(CS)를 송신하는 센싱 전극들은 서로 다를 수 있다. 본 발명의 일 예로, 제1 센싱 프레임(SF1)에서 감지 컨트롤러(ICP)는 센싱 전극들(SE2_1 내지 SE2_m, 도 5 참조) 중 제1 및 제2 센싱 전극들(SE2_1, SE2_2)에 보상 신호(CS)를 송신한다. 제2 센싱 프레임(SF2)에서 감지 컨트롤러(ICP)는 센싱 전극들(SE2_1 내지 SE2_m) 중 제3 및 제4 센싱 전극들(SE2_3, SE2_4)에 보상 신호(CS)를 송신한다. 감지 컨트롤러(ICP)가 보상 신호(CS)를 송신하는 센싱 전극들이 센싱 프레임별로 달라짐에 따라, 센싱 신호(SS)를 송신하는 센싱 전극들 또한 센싱 프레임별로 달라질 수 있다.

복수의 센싱 프레임들동안 보상 신호(CS)를 제공받는 센싱 전극들이 동일할 경우, 감지 영역(TA, 도 5 참조) 중 해당 센싱 전극들이 배치된 영역은 입력 감지층(ISP)의 센싱 감도가 낮아질 수 있다. 따라서, 본 발명을 통해 보상 신호(CS)를 제공받는 센싱 전극들을 센싱 프레임별로 다르게 할 경우, 입력 감지층(ISP)에 제공되는 신호들이 표시 패널(DP)에 미치는 영향을 최소화하면서도, 외부 입력(TC)을 감지하는 입력 감지층(ISP)의 센싱 신뢰도를 유지할 수 있다.

도 10a 및 도 10b는 본 발명의 일 실시예에 따른 보상 신호가 제공되는 센싱 전극들과 인접한 센싱 전극들을 설명하기 위한 타이밍도들이다.

도 10a를 참조하면, 도 10a에는 k는 3이고, j는 1이며, 보상 신호(CS)의 크기(CSV)가 제1 내지 제4 입력 센싱 신호들(ISS1 내지 ISS4)의 크기(SSV)와 동일한 경우의 타이밍도가 도시되어 있다. 이하, 도 7a 및 7b를 참조하여 설명한 구성 및 신호와 동일한 구성 및 신호에 대하여는 동일한 도면 부호를 부여하고 설명은 생략하기로 한다.

본 발명의 일 예로, 감지 컨트롤러(ICP)는 센싱 전극들(SE2_1 내지 SE2_m, 도 5 참조) 중 적어도 하나의 센싱 전극들에 보상 신호(CS)를 송신한다. 감지 컨트롤러(ICP)는 센싱 전극들(SE2_1 내지 SE2_m) 중 상기 보상 신호(CS)를 송신하는 센싱 전극들과 인접한 센싱 전극들에 그라운드(GND) 전압을 인가할 수 있다. 감지 컨트롤러(ICP)는 센싱 전극들(SE2_1 내지 SE2_m) 중 보상 신호(CS) 및 그라운드(GND) 전압을 인가하는 센싱 전극들을 제외한 나머지 센싱 전극들에 센싱 신호(SS)를 송신할 수 있다.

구체적으로, 제1 그룹 스캔 구간(GSP1)에서 감지 컨트롤러(ICP)는 제3 및 제4 센싱 전극들(SE2_3, SE2_4)에 리버스 위상(RSS)을 갖는 보상 신호(CS)를 제공한다. 감지 컨트롤러(ICP)는 보상 신호(CS)를 인가하는 제3 및 제4 센싱 전극들(SE2_3, SE2_4)에 각각 인접한 제2 및 제5 센싱 전극들(SE2_2, SE2_5)에 그라운드(GND) 전압을 인가할 수 있다. 본 발명의 일 예로, 그라운드(GND) 전압은 0V일 수 있다. 또한, 그라운드(GND) 전압은 입력 스캔 신호들(ISS1, ISS2, ISS3, ISS4) 및 보상 신호(CS)의 기준이 되는 기준 전압일 수도 있다. 감지 컨트롤러(ICP)는 제2 내지 제5 센싱 전극들(SE2_2 내지 SE2_5)을 제외한 나머지 센싱 전극들에 센싱 신호(SS)를 제공할 수 있다. 본 발명의 일 예로, 감지 컨트롤러(ICP)가 제1 및 제2 센싱 전극들(SE2_1, SE2_2)에 보상 신호(CS)를 제공할 경우, 감지 컨트롤러(ICP)는 제2 센싱 전극(SE2_2)에 인접한 제3 센싱 전극(SE2_3)에 그라운드(GND) 전압을 인가할 수도 있다.

보상 신호(CS)가 제공되는 센싱 전극들과 인접한 센싱 전극에 그라운드(GND) 전압을 인가함으로써, 센싱 전극들간의 형성되는 커패시터에 의해 센싱 신호(SS)가 보상 신호(CS)로부터 받는 영향을 줄일 수 있다. 따라서 입력 감지층(ISP, 도 5 참조)의 센싱 신뢰도를 향상시킬 수 있다.

도 10b를 참조하면, 도 10a에는 k는 3이고, j는 1이며, 보상 신호(CS)의 크기(CSV)가 제1 내지 제4 입력 센싱 신호들(ISS1 내지 ISS4)의 크기(SSV)와 동일한 경우의 타이밍도가 도시되어 있다. 이하, 도 7a, 도 7b 및 도 10a를 참조하여 설명한 구성 및 신호와 동일한 구성 및 신호에 대하여는 동일한 도면 부호를 부여하고 설명은 생략하기로 한다.

본 발명의 일 예로, 감지 컨트롤러(ICP)는 센싱 전극들(SE2_1 내지 SE2_m) 중 적어도 하나의 센싱 전극들에 보상 신호(CS)를 송신한다. 감지 컨트롤러(ICP)는 센싱 전극들(SE2_1 내지 SE2_m) 중 상기 보상 신호(CS)를 송신하는 센싱 전극들과 인접한 센싱 전극들을 플로팅(floating) 상태로 유지할 수 있다. 감지 컨트롤러(ICP)는 센싱 전극들(SE2_1 내지 SE2_m) 중 보상 신호(CS)를 인가하는 센싱 전극들 및 플로팅 상태를 유지하는 센싱 전극들을 제외한 나머지 센싱 전극들에 센싱 신호(SS)를 송신할 수 있다.

구체적으로, 제1 그룹 스캔 구간(GSP1)에서 감지 컨트롤러(ICP)는 제3 및 제4 센싱 전극들(SE2_3, SE2_4)에 리버스 위상(RSS)을 갖는 보상 신호(CS)를 제공한다. 감지 컨트롤러(ICP)는 보상 신호(CS)를 인가하는 제3 및 제4 센싱 전극들(SE2_3, SE2_4)에 각각 인접한 제2 및 제5 센싱 전극들(SE2_2, SE2_5)을 플로팅 상태로 유지할 수 있다. 감지 컨트롤러(ICP)는 제2 내지 제5 센싱 전극들(SE2_2 내지 SE2_5)을 제외한 나머지 센싱 전극들에 센싱 신호(SS)를 제공할 수 있다. 본 발명의 일 예로, 감지 컨트롤러(ICP)가 제1 및 제2 센싱 전극들(SE2_1, SE2_2)에 보상 신호(CS)를 제공할 경우, 감지 컨트롤러(ICP)는 제2 센싱 전극(SE2_2)에 인접한 제3 센싱 전극(SE2_3)을 플로팅 상태로 유지할 수도 있다.

보상 신호(CS)가 제공되는 센싱 전극들과 인접한 센싱 전극을 플로팅 상태로 유지함에 따라, 센싱 전극들간의 형성되는 커패시터에 의해 센싱 신호(SS)가 보상 신호(CS)로부터 받는 영향을 줄일 수 있다. 따라서 입력 감지층(ISP)의 센싱 신뢰도를 향상시킬 수 있다.

도 11a 및 도 11b는 본 발명의 일 실시예에 따른 입력 감지층에 제공되는 신호들을 설명하기 위한 타이밍도들이다. 이하, 도 7a 및 도 7b를 참조하여 설명한 구성 및 신호와 동일한 구성 및 신호에 대하여는 동일한 도면 부호를 부여하고 설명은 생략하도록 한다.

도 11a를 참조하면, 제1 센싱 프레임(SF1)동안 감지 컨트롤러(ICP, 도 5 참조)는 스캔 전극들(SE1_1 내지 SE1_n, 도 5 참조)에 복수의 입력 스캔 신호들(ISS1b_1 내지 ISSb_n)을 전송하고, 센싱 전극들(SE2_1 내지 SE2_m, 도 5 참조)에 보상 신호(CSc) 또는 센싱 신호(SS)를 전송한다. 본 발명의 일 예로, 각 그룹 스캔 전극에 2개의 스캔 전극들이 포함될 경우, 감지 컨트롤러(ICP)는 각 그룹 스캔 전극에 포함된 2개의 스캔 전극들에 동시에 입력 스캔 신호들을 송신할 수 있다.

본 발명의 일 예로, 제1 센싱 프레임(SF1)은 복수의 그룹 스캔 구간들(GSPa_1 내지 GSPa_n/2)을 포함한다. 각각의 그룹 스캔 구간들(GSPa_1 내지 GSPa_n/2)은 감지 컨트롤러(ICP)가 각 그룹 스캔 전극에 입력 스캔 신호들을 송신하는 구간이다. 본 발명의 일 예로, 감지 컨트롤러(ICP)는 제1 그룹 스캔 구간(GSPa_1)동안 제1 그룹 스캔 전극에 포함된 제1 및 제2 스캔 전극들에 제1 및 제2 입력 스캔 신호들(ISSb_1 및 ISSb_2)을 각각 송신한다. 감지 컨트롤러(ICP)는 제2 그룹 스캔 구간(GSPa_2)동안 제2 그룹 스캔 전극에 포함된 제3 및 제4 스캔 전극들에 제3 및 제4 입력 스캔 신호들(ISSb_3 및 ISSb_4)을 각각 송신한다. 감지 컨트롤러(ICP)는 제n/2 그룹 스캔 구간(GSPa_n/2)동안 제n/2 그룹 스캔 전극에 포함된 제n-1 및 제n 스캔 전극들에 동시에 제n-1 및 제n 입력 스캔 신호들(ISSb_n-1 및 ISSb_n)을 각각 송신한다.

도 5 및 도 11b를 참조하면, 도 11b에는 제1 그룹 스캔 구간(GSPa_1)동안 감지 컨트롤러(ICP)가 제1 및 제2 스캔 전극들(SE1_1 및 SE1_2)에 각각 송신하는 제1 및 제2 입력 스캔 신호들(ISSb_1 및 ISSb_2)이 도시되어 있다. 또한, 도 11b에는 제2 그룹 스캔 구간(GSPa_2)동안 감지 컨트롤러(ICP)가 제3 및 제4 스캔 전극들(SE1_3 및 SE1_4)에 각각 송신하는 제3 및 제4 입력 스캔 신호들(ISSb_3 및 ISSb_4)이 도시되어 있다.

또한, 도 11b에는 제1 그룹 스캔 구간(GSPa_1)동안 감지 컨트롤러(ICP)가 제1 내지 제m 센싱 전극들(SE2_1 내지 SE2_m)에 송신하는 보상 신호(CSc) 및 센싱 신호(SS)가 도시되어 있다. 본 발명의 일 예로, 도 7b에는 k는 3이고, j는 1이며, 보상 신호(CS)의 크기(CSV)가 제1 내지 제4 입력 센싱 신호들(ISS1 내지 ISS4)의 크기(SSV)와 동일한 경우의 타이밍도가 도시되어 있다.

구체적으로, 도 11b를 참조하면, 제1 그룹 스캔 구간(GSPa_1)은 제1 스캔 구간(SPa_1) 및 제2 스캔 구간(SPa_2)을 포함한다. 제2 그룹 스캔 구간(GSPa_2)은 제3 스캔 구간(SPa_3) 및 제4 스캔 구간(SPa_4)을 포함한다.

제1 스캔 구간(SPa_1)에서 감지 컨트롤러(ICP)는 제1 및 제2 스캔 전극들(SE1_1 및 SE1_2)에 각각 포지티브 위상(PSS_a)을 갖는 제1 및 제2 입력 스캔 신호들(ISSb_1 및 ISSb_2)을 송신한다. 제2 스캔 구간(SPa_2)에서 감지 컨트롤러(ICP)는 제1 스캔 전극(SE1_1)에 포지티브 위상(PSS_a)을 갖는 제1 입력 스캔 신호(ISSb_1)를 송신하고, 제2 스캔 전극(SE1_2)에 리버스 위상(RSS_a)을 갖는 제2 입력 스캔 신호(ISSb_2)를 송신한다. 본 발명의 일 예로, 제2 스캔 구간(SPa_2)에서, 제1 및 제2 입력 스캔 신호들(ISSb_1 및 ISSb_2) 각각은 크기는 같고, 위상은 반대인 신호일 수 있다.

제1 스캔 구간(SPa_1)과 같이, k는 2이고, j는 0이며, 제1 및 제2 입력 스캔 신호들(ISSb_1, ISSb_2)과 보상 신호(CSc)의 크기가 동일한 경우, 보상 신호(CSc)가 제공되는 센싱 전극들의 개수는 수학식 1에 따라 2개로 결정될 수 있다. 본 발명의 일 예로, 감지 컨트롤러(ICP)는 제1 스캔 구간(SPa_1) 동안 리버스 위상(RSS_a)을 갖는 보상 신호(CSc)를 제1 센싱 전극(SE2_1) 및 제2 센싱 전극(SE2_2)에 제공할 수 있다. 제1 스캔 구간(SPa_1)동안 감지 컨트롤러(ICP)는 센싱 신호(SS)를 제3 내지 제m 센싱 전극들(SE2_3 내지 SE2_m)에 제공할 수 있다.

제2 스캔 구간(SPa_2)과 같이, k는 1이고, j는 1인 경우, 보상 신호(CSc)가 제공되는 센싱 전극들의 개수는 수학식 1에 따라 0개로 결정될 수 있다. 본 발명의 일 예로, 감지 컨트롤러(ICP)는 제2 스캔 구간(SPa_2)동안 보상 신호(CSc)를 제1 내지 제m 센싱 전극들(SE2_1 내지 SE2_m)에 제공하지 않는다. 제2 스캔 구간(SPa_2)동안 감지 컨트롤러(ICP)는 센싱 신호(SS)를 제1 내지 제m 센싱 전극들(SE2_1 내지 SE2_m)에 제공할 수 있다.

이를 통해, 감지 컨트롤러(ICP)는 제1 스캔 구간(SPa_1)과 같이 입력 감지층(ISP)에 제공되는 신호들(ISSb_1, ISSb_2)에 의해 표시 패널(DP, 도 2 참조)이 받는 영향이 서로 상쇄되지 않는 경우, 상기한 영향을 상쇄시키기 위한 보상 신호(CSc)를 입력 감지층(ISP)에 제공하여 표시 패널(DP)의 표시 품질의 신뢰성을 향상시킬 수 있다. 또한, 감지 컨트롤러(ICP)는 제2 스캔 구간(SPa_2)과 같이 입력 감지층(ISP)에 제공되는 신호들(ISSb_1, ISSb_2)에 의해 표시 패널(DP, 도 2 참조)이 받는 영향이 서로 상쇄되는 경우, 센싱 신호(SS)를 입력 감지층(ISP)에 제공하여 입력 감지층(ISP)의 센싱 신뢰도를 향상시킬 수 있다.

도 12a 및 도 12b는 본 발명의 일 실시예에 따른 입력 감지층에 제공되는 신호들을 설명하기 위한 타이밍도들이다. 이하, 도 5, 도 7a 및 도 9를 참조하여 설명한 구성 및 신호와 동일한 구성 및 신호에 대하여는 동일한 도면 부호를 부여하고 설명은 생략하기로 한다.

도 5, 도 12a 및 도 12b를 참조하면, 감지 컨트롤러(ICP)는 제1 내지 제n 스캔 전극들(SE1_1 내지 SE1_n)에 제1 내지 제n 입력 스캔 신호들(ISSc_1 내지 ISSc_n)을 순차적으로 송신할 수 있다. 감지 컨트롤러(ICP)는 제1 내지 제m 센싱 전극들(SE2_1 내지 SE2_m) 중 적어도 하나의 센싱 전극에 제1 내지 제n 입력 스캔 신호들(ISSc_1 내지 ISSc_n)과 반전된 위상을 갖는 보상 신호(CSd)를 송신한다. 본 발명의 일 예로, 보상 신호(CSd)가 제공되는 센싱 전극의 개수는 보상 신호(CSd)와 제1 내지 제n 입력 스캔 신호들(ISSc_1 내지 ISSc_n)의 크기에 따라 달라질 수 있다. 감지 컨트롤러(ICP)는 제1 내지 제m 센싱 전극들(SE2_1 내지 SE2_m) 중 보상 신호(CSd)가 제공되는 센싱 전극을 제외한 나머지 센싱 전극들에 센싱 신호(SS)를 제공한다.

본 발명의 일 예로, 제1 센싱 프레임(SF1)에서 감지 컨트롤러(ICP)가 보상 신호(CSd)를 제공하는 센싱 전극과 제2 센싱 프레임(SF2)에서 감지 컨트롤러(ICP)가 보상 신호(CSd)를 제공하는 센싱 전극은 서로 다를 수 있다. 본 발명의 일 예로, 제1 센싱 프레임(SF1)에서 감지 컨트롤러(ICP)는 제1 센싱 전극(SE2_1)에 보상 신호(CSd)를 제공하고, 제2 센싱 프레임(SF2)에서 감지 컨트롤러(ICP)는 제2 센싱 전극(SE2_2)에 보상 신호(CSd)를 제공할 수 있다.

이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.

DD: 표시 장치 DP: 표시 패널
ISP: 입력 감지층 ICP: 감지 컨트롤러
TC: 외부 입력 SE1: 스캔 전극들
SE2: 센싱 전극들 GSP: 그룹 스캔 구간
ISS: 입력 스캔 신호 SP: 스캔 구간
CS: 보상 신호 PSS: 정상 스캔 신호
RSS: 역상 스캔 신호 SS: 센싱 신호
GND: 그라운드 전압 ENP: 봉지층
SF1: 제1 센싱 프레임 SF2: 제2 센싱 프레임
DP-ED: 표시 소자층 ED: 발광 소자

Claims

영상을 표시하는 표시 패널;
상기 표시 패널 상에 배치되고, 외부 입력을 감지하는 입력 감지층; 및
상기 입력 감지층의 구동을 제어하는 감지 컨트롤러를 포함하고,
상기 입력 감지층은,
복수의 스캔 전극들; 및
상기 복수의 스캔 전극들과 전기적으로 절연된 복수의 센싱 전극들을 포함하고,
상기 감지 컨트롤러는,
그룹 스캔 구간 동안 상기 복수의 스캔 전극들 중 적어도 두 개의 스캔 전극에 동시에 입력 스캔 신호들을 송신하고,
상기 그룹 스캔 구간은 복수의 스캔 구간들을 포함하고,
상기 감지 컨트롤러는,
상기 복수의 스캔 구간들 중 적어도 하나의 스캔 구간 동안 상기 복수의 센싱 전극들 중 적어도 하나의 센싱 전극에 상기 입력 스캔 신호들 중 적어도 하나와 반전된 위상을 갖는 보상 신호를 송신하는 표시 장치.
제1 항에 있어서,
상기 적어도 두 개의 스캔 전극은,
상기 적어도 하나의 스캔 구간 동안 포지티브 위상을 갖는 정상 스캔 신호를 수신하는 k개의 정상 스캔 전극; 및
상기 적어도 하나의 스캔 구간 동안 리버스 위상을 갖는 역상 스캔 신호를 수신하는 j개의 역상 스캔 전극을 포함하고,
여기서, 상기 k와 상기 j는 1 이상의 자연수이고, 서로 다른 수인 표시 장치.
제2 항에 있어서,
상기 k가 상기 j보다 크면,
상기 보상 신호는 상기 적어도 하나의 스캔 구간 동안 상기 리버스 위상을 갖는 표시 장치.
제3 항에 있어서,
상기 보상 신호의 크기가, 상기 정상 스캔 신호의 크기의 1/h배이면,
상기 복수의 센싱 전극들 중 i개의 센싱 전극들에 상기 보상 신호가 인가되고,
여기서, 상기 i은 아래의 수학식 1을 만족하는 표시 장치.
[수학식 1]
제2 항에 있어서,
상기 k가 상기 j보다 작으면,
상기 보상 신호는 상기 적어도 하나의 스캔 구간에서 상기 포지티브 위상을 갖는 표시 장치.
제5 항에 있어서,
상기 보상 신호의 크기가, 상기 정상 스캔 신호의 크기의 1/h배이면,
상기 복수의 센싱 전극들 중 i개의 센싱 전극들에 상기 보상 신호가 인가되고,
여기서, 상기 i은 아래의 수학식 2를 만족하는 표시 장치.
[수학식 2]
제1 항에 있어서,
상기 감지 컨트롤러는,
상기 그룹 스캔 구간 동안, 제1 스캔 전극 및 제2 스캔 전극에 동시에 상기 입력 스캔 신호들을 송신하고,
상기 복수의 스캔 구간들은, 제1 스캔 구간 및 제2 스캔 구간을 포함하고,
상기 제1 스캔 구간 동안, 상기 제1 및 제2 스캔 전극들은 포지티브 위상을 갖는 정상 스캔 신호를 수신하고,
상기 제2 스캔 구간 동안, 상기 제1 스캔 전극은 상기 정상 스캔 신호를 수신하고, 상기 제2 스캔 전극은 리버스 위상을 갖는 역상 스캔 신호를 수신하는 표시 장치.
제7 항에 있어서,
상기 감지 컨트롤러는,
상기 제1 스캔 구간에서 상기 적어도 하나의 센싱 전극에 상기 보상 신호를 송신하는 표시 장치.
제8 항에 있어서,
상기 제1 스캔 구간에서, 상기 보상 신호는 상기 리버스 위상을 갖는 표시 장치.
제8 항에 있어서,
상기 감지 컨트롤러는,
상기 제2 스캔 구간에서 상기 복수의 센싱 전극들에 상기 보상 신호를 송신하지 않는 표시 장치.
제1 항에 있어서,
상기 감지 컨트롤러는,
상기 복수의 센싱 전극들 중 상기 보상 신호를 송신하는 상기 적어도 하나의 센싱 전극들을 제외한 나머지 센싱 전극들에 상기 외부 입력에 의한 상기 입력 스캔 신호들의 변화를 감지하기 위한 센싱 신호를 송신하는 표시 장치.
제11 항에 있어서,
상기 감지 컨트롤러는,
상기 복수의 센싱 전극들 중 상기 적어도 하나의 센싱 전극들에 상기 보상 신호를 송신하고,
상기 복수의 센싱 전극들 중 상기 적어도 하나의 센싱 전극들과 인접한 센싱 전극들에 그라운드 전압을 인가하고,
상기 복수의 센싱 전극들 중 상기 적어도 하나의 센싱 전극들 및 상기 인접한 센싱 전극들을 제외한 나머지 센싱 전극들에 상기 센싱 신호를 송신하는 표시 장치.
제11 항에 있어서,
상기 감지 컨트롤러는,
상기 복수의 센싱 전극들 중 상기 적어도 하나의 센싱 전극들에 상기 보상 신호를 송신하고,
상기 복수의 센싱 전극들 중 상기 적어도 하나의 센싱 전극들과 인접한 센싱 전극들을 플로팅 상태로 유지하고,
상기 복수의 센싱 전극들 중 상기 적어도 하나의 센싱 전극들 및 상기 인접한 센싱 전극들을 제외한 나머지 센싱 전극들에 상기 센싱 신호를 송신하는 표시 장치.
제1 항에 있어서,
상기 감지 컨트롤러는, 상기 외부 입력을 감지하는 제1 센싱 프레임 및 제2 센싱 프레임을 포함하고,
상기 제1 센싱 프레임에서 상기 감지 컨트롤러는 상기 복수의 센싱 전극들 중 제1 센싱 전극에 상기 보상 신호를 송신하고, 상기 제2 센싱 프레임에서 상기 감지 컨트롤러는 상기 복수의 센싱 전극들 중 상기 제1 센싱 전극과 다른 제2 센싱 전극에 상기 보상 신호를 송신하는 표시 장치.
제1 항에 있어서,
상기 표시 패널은,
발광 소자를 포함하는 표시 소자층; 및
상기 표시 소자층 상에 배치된 봉지층을 더 포함하는 표시 장치.
제15 항에 있어서,
상기 입력 감지층은, 상기 봉지층 상에 직접 배치되는 표시 장치.
제1 항에 있어서,
상기 표시 패널과 상기 입력 감지층 상에 배치되는 접착 필름을 더 포함하는 표시 장치.
영상을 표시하는 표시 패널;
상기 표시 패널 상에 배치되고, 외부 입력을 감지하는 입력 감지층; 및
상기 입력 감지층의 구동을 제어하는 감지 컨트롤러를 포함하고,
상기 입력 감지층은,
복수의 스캔 전극들; 및
상기 복수의 스캔 전극들과 전기적으로 절연된 복수의 센싱 전극들을 포함하고,
상기 감지 컨트롤러는,
상기 복수의 스캔 전극들에 상기 외부 입력을 감지하기 위한 입력 스캔 신호들을 송신하고,
상기 복수의 센싱 전극들 중 적어도 하나의 센싱 전극에 상기 입력 스캔 신호들과 반전된 위상을 갖는 보상 신호를 송신하는 표시 장치.
제18 항에 있어서,
상기 입력 감지층은 제1 센싱 프레임 및 제2 센싱 프레임을 포함하고,
상기 제1 센싱 프레임에서 상기 감지 컨트롤러는 상기 복수의 센싱 전극들 중 제1 센싱 전극에 상기 보상 신호를 송신하고, 상기 제2 센싱 프레임에서 상기 감지 컨트롤러는 상기 복수의 센싱 전극들 중 상기 제1 센싱 전극과 다른 제2 센싱 전극에 상기 보상 신호를 송신하는 표시 장치.
제18 항에 있어서,
상기 감지 컨트롤러는,
상기 복수의 센싱 전극들 중 상기 보상 신호를 송신하는 상기 적어도 하나의 센싱 전극들을 제외한 나머지 센싱 전극들에 상기 외부 입력에 의한 상기 입력 스캔 신호들의 변화를 감지하기 위한 센싱 신호를 송신하는 표시 장치.
제20 항에 있어서,
상기 복수의 스캔 전극들은 x개의 제1 전극들을 포함하고,
상기 복수의 센싱 전극들은 y개의 제2 전극들을 포함하며,
여기서, 상기 x 및 상기 y는 1 이상의 자연수이고, 상기 x과 상기 y는 같거나 다른 수일 수 있는 표시 장치.
제21 항에 있어서,
상기 감지 컨트롤러는,
상기 x개의 스캔 전극들에 상기 입력 스캔 신호들을 순차적으로 송신하는 표시 장치.